KR20180037864A - 고출력용 기판 - Google Patents

고출력용 기판 Download PDF

Info

Publication number
KR20180037864A
KR20180037864A KR1020160128620A KR20160128620A KR20180037864A KR 20180037864 A KR20180037864 A KR 20180037864A KR 1020160128620 A KR1020160128620 A KR 1020160128620A KR 20160128620 A KR20160128620 A KR 20160128620A KR 20180037864 A KR20180037864 A KR 20180037864A
Authority
KR
South Korea
Prior art keywords
metal plate
ceramic
substrate
ceramic base
base material
Prior art date
Application number
KR1020160128620A
Other languages
English (en)
Inventor
조현춘
박익성
Original Assignee
주식회사 아모센스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 아모센스 filed Critical 주식회사 아모센스
Priority to KR1020160128620A priority Critical patent/KR20180037864A/ko
Publication of KR20180037864A publication Critical patent/KR20180037864A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H01L21/4807—Ceramic parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

본 발명의 일 실시예에 의한 고출력용 기판은 금속판, 상기 금속판을 샌드위치하고 있는 제1 세라믹 기재와 제2 세라믹 기재, 상기 금속판과 상기 제1 세라믹 기재 사이에서 이들을 접합시키는 제1 접착층 및 상기 금속판과 상기 제2 세라믹 기재 사이에서 이들을 접합시키는 제2 접착층을 포함하는 고출력용 기판을 개시한다.

Description

고출력용 기판{Substrate for High Power}
본 발명은 고출력이 발생하는 반도체 디바이스에 사용되는 고출력용 기판에 관한 것이다.
고출력용 기판은 세라믹 기재의 양 면에 각각 동박을 붙여 만든다. 사용 용도에 따라, 세라믹 기재를 만드는 재질이 다른데, 일 예로 높은 방열 특성을 요구하는 경우에는 질화알루미늄(AlN)이 사용되고, IGBT(insulated gate bipolar mode transistor)처럼 차량에 사용되는 고출력용 기판은 높은 내구성을 가져야 하기 때문에 질화규소(Si3N4)를 사용한다.
이 질화규소는 비산화물 세라믹으로 높은 강도를 갖고 온도 변화를 되풀이 해도 좀처럼 파괴되지 않는 장점이 있으나, 희귀 금속이라 구하기가 쉽지 않으며, 때문에 가격이 높다는 단점이 있다. 일 예로, 질화규소의 가격은 질화알루미늄과 비교했을 때 약 15배 정도 높은 가격이다.
이와 비교해서, 질화알루미늄은 질화 규소에 비해 강도는 낮으나 열전도율이 상대적으로 높아, 아직까지는 내구성을 요구하는 자동차용 고출력용 기판으로 사용하는데 한계가 있다.
또한, 고출력용 기판, 일 예로 파워전력 반도체, 무선통신용 반도체, LED, 레이저 반도체용 기판은 동작 중 매우 뜨거운 열이 발생하므로, 발생된 열을 빨리 방열해 높은 신뢰성을 갖고 반도체가 동작을 할 수가 있다.
한국 등록특허 제10-1108454호
본 발명은 상기와 같은 점을 감안하여 안출된 것으로, 방열 특성을 개선한 고출력용 기판을 제공하는데 있다.
또한, 본 발명은 제조 비용을 줄인 고출력용 기판을 제공하는데 있다.
상기 목적을 달성하기 위한 본 발명의 일 실시예에 의한 고출력용 기판은 금속판, 상기 금속판을 샌드위치하고 있는 제1 세라믹 기재와 제2 세라믹 기재, 상기 금속판과 상기 제1 세라믹 기재 사이에서 이들을 접합시키는 제1 접착층 및 상기 금속판과 상기 제2 세라믹 기재 사이에서 이들을 접합시키는 제2 접착층을 포함하는 고출력용 기판을 개시한다.
상기 금속판은 알루미늄, 구리, 또는 이들의 합금 중 어느 하나로 이뤄질 수 있다.
상기 제1 세라믹 기재와 상기 제2 세라믹 기재는 동일 물질로 이뤄질 수 있다.
상기 제1 세라믹 기재는 알루미나(Al2O3), ZTA(Zirconia Toughened Alumina), 질화 알루미늄(AlN), 질화규소(Si3N4) 중 어느 하나일 수 있다.
상기 제1 접착층과 상기 제2 접착층 중 적어도 하나는 은(Ag)과 구리(Cu) 합금일 수 있다.
상기 제1 접착층과 상기 제2 접착층 중 적어도 하나는 알루미나(Al2O3)일 수 있다.
상기 금속판의 두께는 상기 제1 세라믹 기재 또는 상기 제2 세라믹 기재 중 적어도 하나의 두께보다 두꺼울 수 있다.
본 발명에서는 세라믹 기재의 두께가 얇고 대신에 그 사이에 존재하는 금속판의 두께를 두껍기 때문에, 기판 전체의 열저항이 크게 감소해서 방열 성능이 향상된다.
소자에서 발생한 열은 제1 세라믹 기재를 통과하고 나면 금속판으로 전달되는데, 금속은 세라믹 보다 열전도율이 매우 좋게 때문에 금속판 내의 좌, 우 방향으로도 열이 전달되고, 따라서 제2 세라믹 기재에 전달될 때는 넓은 면적에서 전달이되므로 열이 전달되는 면적이 증가되는 효과가 있다.
도 1은 본 발명의 일 실시예에 따른 고출력용 기판을 분해해 보여주는 도면이다.
도 2는 도 1의 I-I'선을 따라 절단한 단면 모습을 보여주는 도면이다.
도 3은 도 2의 "A" 부분을 확대해서 보여주는 도면이다.
도 4는 열이 방출되는 과정을 설명하는 도면이다.
본 발명을 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다. 여기서, 반복되는 설명, 본 발명의 요지를 불필요하게 흐릴 수 있는 공지 기능, 및 구성에 대한 상세한 설명은 생략한다. 본 발명의 실시형태는 당 업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있다.
이하, 첨부한 도면을 참조로 본 발명의 바람직한 실시예들을 설명한다. 도 1은 본 발명의 일 실시예에 따른 고출력용 기판의 분해 사시도이고, 도 2는 도 1의 I-I'선을 따라 절단한 단면 모습을 보여주는 도면이다.
이 도면들을 참조하면, 본 발명의 일 실시예에에 따른 고출력용 기판(20)은 금속판(13), 제1 세라믹 기재(11a), 제2 세라믹 기재(11b), 접착층(17, 23)을 포함해서 구성된다.
금속판(13)은 얇은 판상으로 예를 들면, 50mm×30mm, 두께 400 ∼ 600(um)의 크기로 만들어져 있다. 크기는 특별한 제한이 없으나, 두께(D1)는 방열 성능을 높이기 위해서 제1 및 제2 세라믹 기재(11a, 11b)의 두께(D2, D3)보다는 두꺼운 것이 바람직하다.
바람직한 한 형태에서, 금속판(13)은 대중적으로 많이 사용되는 알루미늄(Al) 또는 구리(Cu) 중 어느 하나의 물질로 이뤄지는 것이 바람직하다.
제1 세라믹 기재(11a)는 대중적으로 많이 사용되고 값싼 세라믹 물질인 AlN으로 제조된 것이다. 선택적으로, AlN을 대신해서 제1 세라믹 기재(11a)는 알루미나(Al2O3), ZTA(Zirconia Toughened Alumina )처럼 많이 알려진 세라믹 물질로 제조된 것일 수 있다.
제1 세라믹 기재(11a)는 예를 들면, 50mm×30mm, 두께 200 ∼ 300(um)의 크기로 만들어져 있다.
다음으로, 제1 세라믹 기재(11a)와 같이 금속판(13)을 샌드위치하고 있는 제2 세라믹 기재(11b)는 실질적으로 제1 세라믹 기재(11a)와 동일하게 구성되어 있다.
제2 세라믹 기재(11b)는 질화알루미늄(AlN), 알루미나(Al2O3), ZTA(Zirconia Toughened Alumina )처럼 많이 알려진 세라믹 물질로 제조된 것일 수 있다. 바람직하게 제2 세라믹 기재(11b)는 제1 세라믹 기재(11a)와 동일한 물질로 만들어진다.
이 실시예에서는 금속판(13)을 사이에 두고, 동일한 물질로 이뤄진 세라믹 기재가 샌드위치되어 있어, 열팽창 계수가 균형을 이루고 있기 때문에 휘는 것을 방지한다.
선택적으로, 제1 및 제2 세라믹 기재(11a, 11b)는 다른 물질인 것도 가능하다.
일 예로, 소자가 실장되는 쪽의 제1 세라믹 기재(11a)은 질화 알루미늄이고, 제2 세라믹 기재(11b)는 질화 규소로 구성하는 것도 가능하다. 질화 알루미늄은 질화 규소보다 열전도율이 좋기 때문에 소자에서 발생한 열을 금속판 쪽으로 빠르게 전달할 수가 있고, 대신에 강도가 낮은 점은 질화 규소가 이를 보충해 줄 수가 있다. 질화 규소는 열 전도율이 낮지만 금속판에서 열이 전달되기 때문에 특별히 열 전도율이 높을 필요는 없다.
이처럼, 제1 및 제2 세라믹 기재(11a, 11b)의 형성 물질을 달리해서 기판의 강도와 방열 특성을 최적화하는 것이 가능하다.
바람직하게, 제1 및 제2 세라믹 기재(11a, 11b)와 금속판(13)은 높은 접합력을 가질 수 있도록 제1 및 제2 접착층(17, 23)에 의해 접합을 이루고 있다.
바람직한 한 형태에서, 제1 및 제2 접착층(17, 23)은 제1 및 제2 세라믹 기재(11a, 11b)와 금속판(13)이 브레이징 접합하는 과정에서 두 금속이 합금 형태로 만들어진 것이므로, 신뢰성 있게 두 세라믹 기재(11a, 11b)가 접합되는 것이 가능하다.
이로 인해, 열팽창과 수축을 반복하는 온도 사이클과 지속적인 기계적 충격에서도 제1 및 제2 세라믹 기재(11a, 11b)와 금속판(13)이 박리되는 것을 방지할 수 있다.
도 3은 도 2의 “A” 부분을 확대해서 보여주는 것으로, 접착층(17, 23)을 설명하는 도면이다.
도 3을 참조하면, 바람직한 한 형태에서, 접착층(17, 23)은 은(Ag)과 구리(Cu) 합금이다. 이 접착층(17, 23)은 브레이징 과정에서 은과 구리의 두 금속이 용융되었다 굳으면서 합금을 만들기 때문에 호피 무늬를 갖게 된다.
대안으로, 이 접착층(17, 23)은 알루미나(Al2O3)인 것도 가능하다.
금속판(13)이 알루미늄인 경우에, 세라믹 기재(11a, 11b)를 금속판(13)과 접해 논 상태에서 열처리를 실시하면 접합면에서 산화 환원 반응이 일어나면서 접합면에 산화 알루미늄이 형성되면서 금속판(13)과 세라믹 기재(11a, 11b) 사이를 접합시키게 된다.
또는 금속판(13)이 구리인 경우에도, 세라믹 기재(11a, 11b)와 금속판(13) 사이에 얇은 알루미늄 호일을 위치시킨 상태에서 열처리를 실시하면 알루미늄 호일이 용융되면서 접합면에서 산화 환원 반응이 일어나 산화 알루미늄이 형성되면 금속판(13)과 세라믹 기재(11a, 11b) 사이를 접합시키게 된다.
다음으로, 제1 및 제2 세라믹 기재(11a, 11b) 아래로는 각각 전극(15a, 15b)이 접합되어 있다.
이 전극(15a, 15b)은 바람직한 한 형태에서 알루미늄(Al) 또는 구리(Cu)로 제조된 것이다.
이 전극(15a, 15b)은 두 세라믹 기재(11a, 11b)와 마찬가지로 50mm×30mm, 두께 200 ∼ 300(um)의 크기로 만들어져 있고, 필러층(19a, 19b)을 통해 두 세라믹 기재(11, 13)에 각각 접합되어 있다.
전면에 위치하는 제1 전극(15a)은 그라운드(GND)를 형성하는 회로 패턴을 이루는 홈(G)을 포함하도록 구성된다. 이 홈(G)은 에칭 공정을 통해 제1 전극(15a)에 만들어진다.
전극(15a, 15b)의 두께 즉, 제1 세라믹 기재(11a) 위에 접합되어 있는 제1 전극(15a)과 제2 세라믹 기재(11b) 배면에 접합되어 있는 제2 전극(15b)의 두께는 바람직한 한 형태에서 기판(10)의 휨 문제를 개선하기 위해 다를 수 있다.
전극(15a, 15b)을 세라믹 기재(11a, 11b)에 각각 접합시키고 있는 필러층(19a, 19b)은 바람직한 한 형태에서 Ag-Cu 합금으로 조성된다.
도 4는 이처럼 구성된 고출력용 기판에서 열이 방출되는 경로를 예시한다. 도 4에서 예시하는 바처럼, 제1 전극(15a) 위에 실장된 소자(41)가 동작 과정에서 발생시키는 열은 제1 전극(15a), 제1 세라믹 기재(11a), 금속판(13), 제2 세라믹 기재(11b), 제2 전극(15b)를 통해 방열되는데, 본 발명에서는 기판의 가운데에 열 전도성이 매우 좋은 금속판이 세라믹 기재보다 두껍게 형성돼 있고, 이로 인해 세라믹 기재의 두께는 상대적으로 얇게 형성돼 있다.
이처럼, 본 발명에서는 세라믹 기재의 두께가 얇고 대신에 그 사이에 존재하는 금속판의 두께를 두껍기 때문에, 기판 전체의 열저항이 크게 감소해서 방열 성능이 향상된다.
소자에서 발생한 열은 제1 세라믹 기재를 통과하고 나면 금속판으로 전달되는데, 금속은 세라믹 보다 열전도율이 매우 좋게 때문에 금속판 내의 좌,우 방향으로도 열이 전달되고, 따라서 제2 세라믹 기재에 전달될 때는 넓은 면적에서 전달이되므로 열이 전달되는 면적이 증가되는 효과가 있다.
이와 같은 본 발명의 기본적인 기술적 사상의 범주 내에서, 당업계의 통상의 지식을 가진 자에게 있어서는 다른 많은 변형이 가능함은 물론이고, 본 발명의 권리범위는 첨부한 특허청구 범위에 기초하여 해석되어야 할 것이다.
11: 세라믹 기재 13: 금속판
15: 전극 17, 23: 접착층
19: 필러층 20: 고출력용 기판
41: 소자

Claims (7)

  1. 금속판;
    상기 금속판을 샌드위치하고 있는 제1 세라믹 기재와 제2 세라믹 기재;
    상기 금속판과 상기 제1 세라믹 기재 사이에서 이들을 접합시키는 제1 접착층; 및,
    상기 금속판과 상기 제2 세라믹 기재 사이에서 이들을 접합시키는 제2 접착층,
    을 포함하는 고출력용 기판.
  2. 제1항에 있어서,
    상기 금속판은 알루미늄, 구리, 또는 이들의 합금 중 어느 하나로 이뤄진 고출력용 기판.
  3. 제1항에 있어서,
    상기 제1 세라믹 기재와 상기 제2 세라믹 기재는 동일 물질로 이뤄진 고출력용 기판.
  4. 제3항에 있어서,
    상기 제1 세라믹 기재는 알루미나(Al2O3), ZTA(Zirconia Toughened Alumina), 질화 알루미늄(AlN), 질화규소(Si3N4) 중 어느 하나로 이뤄진 고출력용 기판.
  5. 제1항에 있어서,
    상기 제1 접착층과 상기 제2 접착층 중 적어도 하나는 은(Ag)과 구리(Cu) 합금으로 이뤄진 고출력용 기판.
  6. 제1항에 있어서,
    상기 제1 접착층과 상기 제2 접착층 중 적어도 하나는 알루미나(Al2O3)인 고출력용 기판.
  7. 제1항에 있어서,
    상기 금속판의 두께는 상기 제1 세라믹 기재 또는 상기 제2 세라믹 기재 중 적어도 하나의 두께보다 두꺼운 고출력용 기판.
KR1020160128620A 2016-10-05 2016-10-05 고출력용 기판 KR20180037864A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160128620A KR20180037864A (ko) 2016-10-05 2016-10-05 고출력용 기판

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160128620A KR20180037864A (ko) 2016-10-05 2016-10-05 고출력용 기판

Publications (1)

Publication Number Publication Date
KR20180037864A true KR20180037864A (ko) 2018-04-13

Family

ID=61974312

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160128620A KR20180037864A (ko) 2016-10-05 2016-10-05 고출력용 기판

Country Status (1)

Country Link
KR (1) KR20180037864A (ko)

Similar Documents

Publication Publication Date Title
KR20170026557A (ko) 파워 모듈용 기판 유닛 및 파워 모듈
JP2006294898A (ja) 発光素子収納用パッケージ
JP2012531728A (ja) 電子装置
JP2001156219A5 (ko)
JP2009016621A (ja) 半導体パッケージ用放熱プレート及び半導体装置
JP2006196565A (ja) 発光素子収納用パッケージ
JP2008288536A (ja) 表面実装型セラミック基板
JP2007019123A (ja) セラミック回路基板集合体
CN106488663B (zh) 使用间距保持器将第一焊接件焊接在第二焊接件上的方法
JP2005183558A (ja) 光部品搭載用パッケージ及びその製造方法
JP2016092049A (ja) セラミックス金属接合体およびこれを用いた回路基板
JP2009076592A (ja) 半導体素子の電極と放熱板との圧着方法
WO2010117073A1 (ja) 半導体装置
EP1267421B1 (en) Semiconductor laser device
JP6607105B2 (ja) 回路基板及び半導体モジュール、回路基板の製造方法
KR20180037864A (ko) 고출력용 기판
JP2016058595A (ja) 半導体装置
JP2002343911A (ja) 基 板
JPWO2019065725A1 (ja) 電子素子搭載用基板および電子装置
JP7192469B2 (ja) ヒートシンク付き絶縁回路基板の筐体への取り付け構造
JP2019212809A (ja) 半導体装置
JP2013247338A (ja) 発光装置用カバー部材および発光装置
JP6908859B2 (ja) 半導体装置および半導体装置の製造方法
JP2007012718A (ja) 電子部品収納用パッケージおよび電子装置
JP2007053261A (ja) 電子部品用パッケージとその製造方法

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E601 Decision to refuse application