KR20180033096A - 박막 트랜지스터 및 그 제조 방법 - Google Patents
박막 트랜지스터 및 그 제조 방법 Download PDFInfo
- Publication number
- KR20180033096A KR20180033096A KR1020170122294A KR20170122294A KR20180033096A KR 20180033096 A KR20180033096 A KR 20180033096A KR 1020170122294 A KR1020170122294 A KR 1020170122294A KR 20170122294 A KR20170122294 A KR 20170122294A KR 20180033096 A KR20180033096 A KR 20180033096A
- Authority
- KR
- South Korea
- Prior art keywords
- molybdenum alloy
- alloy film
- thin film
- film transistor
- molybdenum
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 87
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 18
- 239000010408 film Substances 0.000 claims abstract description 212
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims abstract description 41
- 239000011733 molybdenum Substances 0.000 claims abstract description 40
- 229910052750 molybdenum Inorganic materials 0.000 claims abstract description 40
- 229910045601 alloy Inorganic materials 0.000 claims abstract description 16
- 239000000956 alloy Substances 0.000 claims abstract description 16
- 229910001182 Mo alloy Inorganic materials 0.000 claims description 140
- 239000010949 copper Substances 0.000 claims description 72
- 238000005530 etching Methods 0.000 claims description 69
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 61
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 59
- 229910052802 copper Inorganic materials 0.000 claims description 59
- 239000011701 zinc Substances 0.000 claims description 57
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 claims description 56
- 229910052725 zinc Inorganic materials 0.000 claims description 56
- 239000004065 semiconductor Substances 0.000 claims description 54
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 50
- 239000011777 magnesium Substances 0.000 claims description 34
- 239000010936 titanium Substances 0.000 claims description 34
- 229910052782 aluminium Inorganic materials 0.000 claims description 32
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 32
- 239000011575 calcium Substances 0.000 claims description 32
- 238000000034 method Methods 0.000 claims description 32
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 25
- 229910052757 nitrogen Inorganic materials 0.000 claims description 25
- 229910052710 silicon Inorganic materials 0.000 claims description 25
- 239000010703 silicon Substances 0.000 claims description 25
- 229910052715 tantalum Inorganic materials 0.000 claims description 24
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 24
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 claims description 23
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 21
- 229910052759 nickel Inorganic materials 0.000 claims description 21
- 239000000758 substrate Substances 0.000 claims description 21
- 229910052718 tin Inorganic materials 0.000 claims description 21
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 claims description 20
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 20
- 229910052746 lanthanum Inorganic materials 0.000 claims description 20
- FZLIPJUXYLNCLC-UHFFFAOYSA-N lanthanum atom Chemical compound [La] FZLIPJUXYLNCLC-UHFFFAOYSA-N 0.000 claims description 20
- 229910052749 magnesium Inorganic materials 0.000 claims description 20
- 229910052719 titanium Inorganic materials 0.000 claims description 20
- OYPRJOBELJOOCE-UHFFFAOYSA-N Calcium Chemical compound [Ca] OYPRJOBELJOOCE-UHFFFAOYSA-N 0.000 claims description 17
- 229910052791 calcium Inorganic materials 0.000 claims description 17
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 claims description 10
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 10
- JBQYATWDVHIOAR-UHFFFAOYSA-N tellanylidenegermanium Chemical compound [Te]=[Ge] JBQYATWDVHIOAR-UHFFFAOYSA-N 0.000 claims description 8
- 229910000147 aluminium phosphate Inorganic materials 0.000 claims description 5
- JRKICGRDRMAZLK-UHFFFAOYSA-L peroxydisulfate Chemical compound [O-]S(=O)(=O)OOS([O-])(=O)=O JRKICGRDRMAZLK-UHFFFAOYSA-L 0.000 claims description 5
- 238000001039 wet etching Methods 0.000 claims description 5
- 229910021419 crystalline silicon Inorganic materials 0.000 claims description 4
- 229910044991 metal oxide Inorganic materials 0.000 abstract description 13
- 150000004706 metal oxides Chemical class 0.000 abstract description 13
- 238000009792 diffusion process Methods 0.000 description 40
- 230000004888 barrier function Effects 0.000 description 34
- 239000011135 tin Substances 0.000 description 20
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 15
- 230000006866 deterioration Effects 0.000 description 15
- 239000011737 fluorine Substances 0.000 description 15
- 229910052731 fluorine Inorganic materials 0.000 description 15
- 238000010438 heat treatment Methods 0.000 description 12
- 239000001257 hydrogen Substances 0.000 description 11
- 229910052739 hydrogen Inorganic materials 0.000 description 11
- 150000002431 hydrogen Chemical class 0.000 description 9
- 230000008569 process Effects 0.000 description 9
- 239000000203 mixture Substances 0.000 description 6
- 238000004090 dissolution Methods 0.000 description 5
- 238000005259 measurement Methods 0.000 description 5
- 230000003405 preventing effect Effects 0.000 description 5
- 239000011521 glass Substances 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 4
- -1 phosphoric acid aluminum Chemical compound 0.000 description 4
- 230000002265 prevention Effects 0.000 description 4
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 239000000470 constituent Substances 0.000 description 3
- 230000002542 deteriorative effect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910000881 Cu alloy Inorganic materials 0.000 description 2
- 229910001069 Ti alloy Inorganic materials 0.000 description 2
- JUZTWRXHHZRLED-UHFFFAOYSA-N [Si].[Cu].[Cu].[Cu].[Cu].[Cu] Chemical compound [Si].[Cu].[Cu].[Cu].[Cu].[Cu] JUZTWRXHHZRLED-UHFFFAOYSA-N 0.000 description 2
- WJPZDRIJJYYRAH-UHFFFAOYSA-N [Zn].[Mo] Chemical compound [Zn].[Mo] WJPZDRIJJYYRAH-UHFFFAOYSA-N 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 229910021360 copper silicide Inorganic materials 0.000 description 2
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 2
- JZSKWOFOVWVHFZ-UHFFFAOYSA-N molybdenum phosphoric acid Chemical compound [Mo].OP(O)(O)=O JZSKWOFOVWVHFZ-UHFFFAOYSA-N 0.000 description 2
- 239000012466 permeate Substances 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920000139 polyethylene terephthalate Polymers 0.000 description 2
- 239000005020 polyethylene terephthalate Substances 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- QPLDLSVMHZLSFG-UHFFFAOYSA-N Copper oxide Chemical compound [Cu]=O QPLDLSVMHZLSFG-UHFFFAOYSA-N 0.000 description 1
- 239000005751 Copper oxide Substances 0.000 description 1
- 229910017518 Cu Zn Inorganic materials 0.000 description 1
- 229910017752 Cu-Zn Inorganic materials 0.000 description 1
- 229910017818 Cu—Mg Inorganic materials 0.000 description 1
- 229910017943 Cu—Zn Inorganic materials 0.000 description 1
- 229910019142 PO4 Inorganic materials 0.000 description 1
- 229910004205 SiNX Inorganic materials 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 229910001297 Zn alloy Inorganic materials 0.000 description 1
- 238000005275 alloying Methods 0.000 description 1
- AZDRQVAHHNSJOQ-UHFFFAOYSA-N alumane Chemical group [AlH3] AZDRQVAHHNSJOQ-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 229910000431 copper oxide Inorganic materials 0.000 description 1
- DIZMNGDBDDPYEZ-UHFFFAOYSA-N copper phosphoric acid Chemical compound [Cu].P(O)(O)(O)=O DIZMNGDBDDPYEZ-UHFFFAOYSA-N 0.000 description 1
- KUNSUQLRTQLHQQ-UHFFFAOYSA-N copper tin Chemical class [Cu].[Sn] KUNSUQLRTQLHQQ-UHFFFAOYSA-N 0.000 description 1
- TVZPLCNGKSPOJA-UHFFFAOYSA-N copper zinc Chemical compound [Cu].[Zn] TVZPLCNGKSPOJA-UHFFFAOYSA-N 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 235000013399 edible fruits Nutrition 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 150000002681 magnesium compounds Chemical class 0.000 description 1
- 239000003550 marker Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- NBIIXXVUZAFLBC-UHFFFAOYSA-K phosphate Chemical compound [O-]P([O-])([O-])=O NBIIXXVUZAFLBC-UHFFFAOYSA-K 0.000 description 1
- 239000010452 phosphate Substances 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 230000003449 preventive effect Effects 0.000 description 1
- 238000005546 reactive sputtering Methods 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000004611 spectroscopical analysis Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910002058 ternary alloy Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
-
- H01L27/3262—
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
- H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01042—Molybdenum [Mo]
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Geometry (AREA)
- Thin Film Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 박막 트랜지스터 및 그 제조 방법에 관한 것으로서, 상기 박막 트랜지스터는, 몰리브데늄(Mo) 합금막을 포함하는 박막 트랜지스터 전극을 포함하는 것이다.
Description
본 발명은 박막 트랜지스터 및 그 제조 방법에 관한 것으로서, 상기 박막 트랜지스터는, 몰리브데늄(Mo) 합금막을 포함하는 박막 트랜지스터 전극을 포함하는 것이다.
일반적으로 금속 산화물 반도체는 대면적 고해상도에 적합한 반도체이다. 이러한 금속 산화물 반도체는 유기 EL(Organic Electro Luminescence Display) 및 LCD(Liquid Crystal Display) 등에 활용되고 있다.
일반적으로, 금속 산화물 반도체를 이용한 박막 트랜지스터의 경우, 전극 또는 배선층을 형성하기 위하여, 기판 상에 금속 산화물 반도체층 및 금속막을 형성한 후, 4개의 마스크(mask)를 이용한 백 채널 에칭(back channel etching： BCE) 공정을 수행한다.
그런데, 이러한 백 채널 에칭 방법에 따른 종래의 박막 트랜지스터 제조 방법에 의하면, 금속 산화물 반도체층과 금속막 사이에 선택비에 의한 에칭 속도의 차이가 생기게 되고, 이에 따라 금속 산화물 반도체층상에 금속막의 잔사 현상이 발생한다는 문제점이 있었다. 이러한 잔사 현상은 전기적 특성의 열화로 이어지기 때문에 그 해결의 필요성이 대두되어 왔다.
따라서, 종래에는 상술한 잔사 현상을 방지하기 위하여, 식각액에 플루오린을 첨가하여 백 채널 에칭을 수행하였다.
그러나, 플루오린이 첨가된 식각액의 경우, 에칭 공정이 수행될 때, 반도체층이 데미지를 받아, 그 표면 조성에 변화가 발생하였으며, 이러한 표면 조성 변화는 제조된 박막 트랜지스터의 성능을 저하시켰다. 또한, 플루오린이 첨가된 식각액을 사용하는 경우, 기판(글라스) 및 금속산화물 반도체층에의 데미지 발생이나 식각액의 수명 단축이라는 문제점이 발생하였다.
아울러, 금속-산화물 반도체의 경우 외부의 수소원자가 반도체 내부로 확산 및 투과되어 금속-산화물 반도체의 전기적 특성의 열화를 야기시키므로, 상기 전기적 특성의 열화 현상까지 방지할 수 있는 금속막의 개발이 요구되고 있는 실정이다. 또한, 금속-산화물 반도체 박막 트랜지스터의 경우 외부의 수소원자가 박막 트랜지스터의 반도체 내부로 확산 및 투과되어 금속-산화물 반도체의 전기적 특성의 열화를 야기시키므로, 반도체 층과 접해있는 소스/드레인 금속배선은 기존의 반도체층과의 오믹접촉 특성 및 구리확산 방지막 특성 외에 수소의 확산을 방지할 수 있는 특성까지 요구되고 있는 실정이다.
그리고, OLED 및 초고해상도 디스플레이에 적용되는 저온 폴리 실리콘 공정에서 몰리브데늄이 구리배선의 하부막으로 사용될 경우, 공정 특성상 요구되는 고온 열처리 후 구리원자의 확산으로 인하여 배선저항이 급격히 증가하는 불량이 발생된다. 따라서 고온 열화 특성을 개선하기 위한 새로운 몰리브데늄 합금의 개발이 불가피하다.
본 발명은 금속-산화물 박막 트랜지스터에서 소스 또는 드레인 패턴 형성시 발생하는 잔사 현상의 문제점을 해결하고, 실리콘 계열 박막 트랜지스터에서도 고온 열처리 후에도 구리확산 방지막 특성을 유지할 수 있는, 박막 트랜지스터 및 그 제조 방법에 관한 것으로서, 상기 박막 트랜지스터는, 몰리브데늄(Mo) 합금막을 포함하는 박막 트랜지스터 전극을 포함하는 것이다.
본원의 제 1 측면은, 기판, 상기 기판에 형성된 실리콘 반도체층, 상기 실리콘 반도체층에 형성된 게이트 절연층, 및, 상기 기판, 실리콘 반도체층 또는 게이트 절연층에 형성된 전극을 포함하는 박막 트랜지스터에 있어서, 상기 전극은 몰리브데늄(Mo) 합금막을 포함하되, 상기 몰리브데늄 합금막은 아연(Zn)을 10 내지 40 at% 포함하는 것인, 박막 트랜지스터를 제공하는 것이다.
본원의 제 2 측면은, 기판에 실리콘 반도체층을 형성시키는 단계; 상기 실리콘 반도체층에 게이트 절연층을 형성시키는 단계; 및 상기 실리콘 반도체층 또는 게이트 절연층에 전극을 형성시키는 단계를 포함하는 박막 트랜지스터의 제조 방법에 있어서, 상기 전극은 몰리브데늄(Mo) 합금막을 포함하되, 상기 몰리브데늄 합금막은 아연(Zn)을 10 내지 40 at% 포함하는 것인, 박막 트랜지스터의 제조 방법을 제공하는 것이다.
본원의 제 3 측면은, 몰리브데늄 합금막을 포함하는, 박막 트랜지스터의 전극으로서, 상기 몰리브데늄 합금막은 아연(Zn)을 10 내지 40 at% 포함하는 것이고, 상기 박막 트랜지스터에 포함되는 반도체는 실리콘으로 형성되는 것인, 박막 트랜지스터의 전극을 제공하는 것이다.
전술한 본 발명의 과제 해결 수단에 의하면, 에칭 공정을 통하여 박막 트랜지스터의 전극을 형성함에 있어서, 과산화수소 식각액, 과황산염계 식각액, 인산계 알루미늄 식각액, 인산계 몰리브데늄 식각액 및 인산계 구리 식각액을 사용하는 경우, 기존 대비 감소된 농도, 바람직하게는 1/3 수준의 플루오린 농도에서도 잔사 현상의 발생을 막을 수 있다.
또한, 반도체층의 표면이 손상되는 것을 막을 수 있으며, 이에 따라 제조된 박막 트랜지스터의 성능을 향상시킬 수 있다.
그리고, 고온내열성이 뛰어나 구리나 알루미늄 배선의 배리어 층으로 사용시 구리 및 알루미늄 원자의 반도체층 또는 절연체층으로의 확산을 방지할 수 있으므로, 고온 열처리 후 배선의 저항 증가를 억제할 수 있고 저온폴리실리콘 또는 아몰퍼스 실리콘 박막트랜지스터의 전기적 성능을 향상시킬 수 있다.
도 1은, 본 발명의 일 실시예에 따른 박막 트랜지스터에 포함된 몰리브데늄 합금막의 구성 성분을 도시하고 있는 도면이다.
도 2는, 본 발명의 일 실시예에 따른 박막 트랜지스터에 포함된 몰리브데늄 합금막을 이용한 전극 형성 방법을 상세히 설명하기 위한 도면이다.
도 3은, 플루오린을 포함하지 않는 과산화수소 베이스의 구리 식각액에서, 아연 함량에 따라 다르게 형성된 본 발명의 일 실시예에 따른 박막 트랜지스터에 포함된 몰리브데늄 합금막의 용해 속도를 측정한 결과를 나타내는 그래프이다
도 4는, 플루오린을 포함하지 않는 과산화수소 베이스의 구리 식각액에서, 아연 함량에 따라 다르게 형성된 본 발명의 일 실시예에 따른 박막 트랜지스터에 포함된 몰리브데늄 합금막의 용해 속도를 측정한 결과를 나타내는 표이다.
도 5는, 플루오린을 포함하지 않는 과산화수소 베이스의 구리 식각액에서, 아연 함량에 따라 다르게 형성된 본 발명의 일 실시예에 따른 박막 트랜지스터에 포함된 몰리브데늄 합금막의 에칭 결과를 나타내는 광학 사진이다.
도 6은, 본 발명의 일 실시예에 따른 저온폴리실리콘용 게이트 배선으로써 몰리브데늄 합금막이 배선층의 상부 및 하부에 형성된 삼중막 구조 전극의 열처리에 따른 저항 변화를 도시한 그래프이다.
도 7a는, 본 발명의 일 실시예에 따른 몰리브데늄 합금막을 포함하는 배선층 및 순수 몰리브데늄을 포함하는 배선층 각을 게이트 전극에 적용하고, 인산계 에천트로 습식 식각한 결과를 나타내는 광학 사진이다.
도 7b는, 본 발명의 일 실시예에 따른 몰리브데늄 합금막을 포함하는 배선층 및 순수 몰리브데늄을 포함하는 배선층 각각을 게이트 전극에 적용하고, 과수계 에천트로 습식 식각한 결과를 나타내는 광학 사진이다.
도 8은, 본 발명의 실시예들의 다양한 원소 조성에 따른 몰리브데늄 합금막의 게이트/소스/드레인 전극의 물성 측정 값들을 나타낸 표이다.
도 9는, 도 8의 판정 분류 기준을 표로 정리하여 도시한 도면이다.
도 2는, 본 발명의 일 실시예에 따른 박막 트랜지스터에 포함된 몰리브데늄 합금막을 이용한 전극 형성 방법을 상세히 설명하기 위한 도면이다.
도 3은, 플루오린을 포함하지 않는 과산화수소 베이스의 구리 식각액에서, 아연 함량에 따라 다르게 형성된 본 발명의 일 실시예에 따른 박막 트랜지스터에 포함된 몰리브데늄 합금막의 용해 속도를 측정한 결과를 나타내는 그래프이다
도 4는, 플루오린을 포함하지 않는 과산화수소 베이스의 구리 식각액에서, 아연 함량에 따라 다르게 형성된 본 발명의 일 실시예에 따른 박막 트랜지스터에 포함된 몰리브데늄 합금막의 용해 속도를 측정한 결과를 나타내는 표이다.
도 5는, 플루오린을 포함하지 않는 과산화수소 베이스의 구리 식각액에서, 아연 함량에 따라 다르게 형성된 본 발명의 일 실시예에 따른 박막 트랜지스터에 포함된 몰리브데늄 합금막의 에칭 결과를 나타내는 광학 사진이다.
도 6은, 본 발명의 일 실시예에 따른 저온폴리실리콘용 게이트 배선으로써 몰리브데늄 합금막이 배선층의 상부 및 하부에 형성된 삼중막 구조 전극의 열처리에 따른 저항 변화를 도시한 그래프이다.
도 7a는, 본 발명의 일 실시예에 따른 몰리브데늄 합금막을 포함하는 배선층 및 순수 몰리브데늄을 포함하는 배선층 각을 게이트 전극에 적용하고, 인산계 에천트로 습식 식각한 결과를 나타내는 광학 사진이다.
도 7b는, 본 발명의 일 실시예에 따른 몰리브데늄 합금막을 포함하는 배선층 및 순수 몰리브데늄을 포함하는 배선층 각각을 게이트 전극에 적용하고, 과수계 에천트로 습식 식각한 결과를 나타내는 광학 사진이다.
도 8은, 본 발명의 실시예들의 다양한 원소 조성에 따른 몰리브데늄 합금막의 게이트/소스/드레인 전극의 물성 측정 값들을 나타낸 표이다.
도 9는, 도 8의 판정 분류 기준을 표로 정리하여 도시한 도면이다.
아래에서는 첨부한 도면을 참조하여 본원이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본원의 실시예를 상세히 설명한다. 그러나 본원은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본원을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.
본원 명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐 아니라, 그 중간에 다른 소자를 사이에 두고 "전기적으로 연결"되어 있는 경우도 포함한다.
본원 명세서 전체에서, 어떤 부재가 다른 부재 “에” 위치하고 있다고 할 때, 이는 어떤 부재가 다른 부재에 접해 있는 경우뿐 아니라 두 부재 사이에 또 다른 부재가 존재하는 경우도 포함한다.
본원 명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함" 한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성 요소를 더 포함할 수 있는 것을 의미한다. 본원 명세서 전체에서 사용되는 정도의 용어 "약", "실질적으로" 등은 언급된 의미에 고유한 제조 및 물질 허용오차가 제시될 때 그 수치에서 또는 그 수치에 근접한 의미로 사용되고, 본원의 이해를 돕기 위해 정확하거나 절대적인 수치가 언급된 개시 내용을 비양심적인 침해자가 부당하게 이용하는 것을 방지하기 위해 사용된다. 본원 명세서 전체에서 사용되는 정도의 용어 "~(하는) 단계" 또는 "~의 단계"는 "~ 를 위한 단계"를 의미하지 않는다.
본원 명세서 전체에서, 마쿠시 형식의 표현에 포함된 "이들의 조합(들)"의 용어는 마쿠시 형식의 표현에 기재된 구성 요소들로 이루어진 군에서 선택되는 하나 이상의 혼합 또는 조합을 의미하는 것으로서, 상기 구성 요소들로 이루어진 군에서 선택되는 하나 이상을 포함하는 것을 의미한다.
본원 명세서 전체에서, "A 및/또는 B"의 기재는, "A 또는 B, 또는 A 및 B"를 의미한다.
이하, 본원의 구현예들을 상세히 설명하였으나, 본원은 이에 제한되지 않을 수 있다.
본원의 제 1 측면은, 기판, 상기 기판에 형성된 실리콘 반도체층, 상기 실리콘 반도체층에 형성된 게이트 절연층, 및, 상기 기판, 실리콘 반도체층 또는 게이트 절연층에 형성된 전극을 포함하는 박막 트랜지스터에 있어서, 상기 전극은 몰리브데늄(Mo) 합금막을 포함하되, 상기 몰리브데늄 합금막은 아연(Zn)을 10 내지 40 at% 포함하는 것인, 박막 트랜지스터를 제공하는 것이다.
본원의 일 구현예에 있어서, 상기 실리콘 반도체층은 비정질 실리콘 또는 결정질 실리콘으로 형성된 것 일 수 있다.
도 1은 본 발명의 일 실시예에 따른 몰리브데늄 합금막의 구성 성분을 도시하고 있는 도면이다.
도 1을 참조하면, 상기 몰리브데늄 합금막은 몰리브데늄(Mo)과 아연(Zn)을 포함하거나, 몰리브데늄(Mo)과 아연(Zn) 그리고 마그네슘(Mg), 란탄(La), 탄탈(Ta), 티타늄(Ti), 알루미늄(Al), 주석(Sn), 니켈(Ni), 질소(N) 및 칼슘(Ca) 중 어느 하나 이상의 원소를 포함할 수 있다.
구체적으로, 본 발명의 일 실시예에 따른 몰리브데늄 합금막은, 아연을 1 내지 40 at% 포함할 수 있다. 그리고, 본 발명의 또 다른 실시예에 따른 몰리브데늄 합금막은 상기에 더하여, 마그네슘(Mg), 란탄(La), 탄탈(Ta), 티타늄(Ti), 알루미늄(Al), 주석(Sn), 니켈(Ni), 질소(N) 및 칼슘(Ca) 중 어느 하나의 원소를 1내지 10 at% 이하로 포함할 수 있다.
본원의 일 실시예에 있어서, 상기 몰리브데늄 합금막은 아연을 10 at% 내지 40 at% 포함할 수 있다.
본원의 일 실시예에 있어서, 상기 마그네슘(Mg), 란탄(La), 탄탈(Ta), 티타늄(Ti), 알루미늄(Al), 주석(Sn), 니켈(Ni), 질소(N) 또는 칼슘(Ca) 의 함유량은 1at% 이상 10 at% 이하일 수 있다. 여기에서, 상기 마그네슘(Mg), 란탄(La), 탄탈(Ta), 티타늄(Ti), 알루미늄(Al), 주석(Sn), 니켈(Ni), 질소(N) 또는 칼슘(Ca) 의 함유량이 상기 수치 범위를 초과할 경우, 박막 트랜지스터 전극의 전기비저항이 너무 높아지고, 에칭 후 잔사 특성이 저하될 수 있다.
한편, 본원의 일 실시예에 따른 박막 트랜지스터 및 이의 제조 방법에 있어서, 상기 박막 트랜지스터가 에치스토퍼형인 경우에도, 본 발명의 효과를 나타낼 수 있다.
또한, 본원의 일 실시예에 따른 박막 트랜지스터 및 이의 제조 방법에 있어서, 상기 전극이 게이트인 경우에도, 본 발명의 효과를 나타낼 수 있다(도 7a 및 도 7b). 도 7a 및 도 7b 는, 구리를 상부층으로 적용하고 순수 몰리브데늄(Mo) 과 몰리브데늄 합금(MoZn) 을 상기 이중막의 하부층으로 적용한 이중막의 배선층을 포함하는 박막 트랜지스터를, 각각 불소-비함유 인산계 에천트 및 불소-비함유 과수계 에천트로 에칭한 결과이다. 도 7a 에 나타낸 바와 같이, 몰리브데늄 합금(MoZn) 의 경우가 몰리브데늄(Mo) 의 경우에 비하여 Skew 가 다소 증가하였으나 (0.26 μm, 약 10%) Step 이 상당히 감소하는 (0.58 μm, 약 57%) 특성을 나타내었다. 그리고, 도 7a 에 나타낸 바와 같이, 몰리브데늄 합금(MoZn) 의 경우가 몰리브데늄(Mo) 의 경우에 비하여 유리 기판에 발생하는 잔사를 방지하거나 감소시켰다.
본 발명에 따른 몰리브데늄 합금막의 상기 에칭 잔사 방지의 특성은 도 8 에 더 자세히 나타내었다. 본 발명에 따른 몰리브데늄 합금막을 불소가 0.01wt%인 과수계 구리 에천트용액으로 에칭하였으며, 50% 오버에칭(overetching)된 5cm×5cm 의 표면을 SEM(×10,000)으로 확대하여 9 곳에서 잔사유무를 확인하였다.
도 8 에 나타낸 바와 같이, 상기 몰리브데늄 합금막이 아연을 10at% 내지 40at% 포함하는 경우, 디퓨전 베리어 등의 다른 특성도 저하시키지 않으면서, 상기 에칭 잔사 방지의 특성을 나타내었다.
상술한 본 발명의 일 실시예에 따른 몰리브데늄 합금막은 박막 트랜지스터의 전극 또는 배선으로 사용 가능하다.
이때, 본 발명의 일 실시예에 따른 몰리브데늄 합금막은 단일막 구조로서 박막 트랜지스터 또는 터치패널의 배선 또는 전극으로 사용 가능하다.
본 발명의 일 실시예에 따른 몰리브데늄 합금막은 구리 또는 알루미늄을 포함하는 이중막 또는 삼중막 구조의 배선을 형성하여, 저저항 배선을 구현하는 것도 가능하다.
구체적으로, 본 발명의 일 실시예에 따르면, 몰리브데늄 합금막은 구리의 하부막(Cu/MoZn alloy), 알루미늄의 상부막(MoZn alloy/Al), 구리의 상부 및 하부막(MoZn alloy/Cu/MoZn alloy), 또는 알루미늄의 상부막 및 하부막(MoZn alloy/Al/MoZn alloy)으로 형성되어, 이중막 또는 삼중막 구조의 배선 또는 전극으로 사용될 수 있다. 여기서, 상기 배선 또는 전극은 박막 트랜지스터 또는 터치패널의 게이트, 소스, 또는 드레인의 배선 또는 전극일 수 있거나, 데이터 배선일 수 있으며, 이에 제한 되지 않는다.
이때, 박막 트랜지스터는 기판 상에 형성된 것일 수 있다. 기판은 일례로 유리(glass), 유연한 기재(flexible substrate), 실리콘 웨이퍼(Si wafer), 화합물 반도체(compound semiconductor), 및 폴리에틸렌테레프탈레이트(PET) 중 어느 하나를 포함하는 것 일 수 있으나 이에 제한되지 않는다.
또한, 상기 박막 트랜지스터는 반도체층을 포함하는 것일 수 있으며, 배선과 반도체층 사이에 별도의 버퍼층을 포함하는 것일 수 있다. 이때, 반도체층은 실리콘으로 형성되는 것일 수 있으며, 상기 실리콘은 비정질 실리콘 및/또는 결정질 실리콘을 포함하는 것일 수 있으나 이에 제한되지 않는다.
도 2는 본 발명의 일 실시예에 따른 박막 트랜지스터의 전극 형성 방법을 상세히 설명하기 위한 도면이다.
도 2를 참조하면, 본 발명의 일 실시예에 따른 박막 트랜지스터의 전극 형성 방법은, 박막 트랜지스터의 기판, 반도체층 또는 게이트 절연층에 몰리브데늄 합금막을 형성시키는 단계(S100); 및 미리 정해진 패턴에 따라 전극을 형성시키는 단계(S200)를 포함할 수 있다. 그러나, 상술한 단계에 제한되는 것은 아니다.
구체적으로, 상기 박막 트랜지스터의 전극이 이중막 구조를 갖는 경우, 본 발명의 일 실시예에 따른 몰리브데늄 합금막을 포함하는 박막 트랜지스터의 전극 형성 방법은, 몰리브데늄 합금막을 형성시키는 단계(S100) 이후에, 몰리브데늄 합금막의 상부에 구리 및 구리 합금막을 포함하는 배선층을 형성시키는 단계를 더 포함할 수 있다. 이때, 상기 박막 트랜지스터의 전극을 형성시키는 단계는 몰리브데늄 합금막 및 몰리브데늄 합금막의 상부에 형성된 배선층을 미리 정해진 패턴에 따라 에칭하는 것일 수 있다.
또는, 본 발명의 일 실시예에 따른 박막 트랜지스터의 전극 형성 방법은, 몰리브데늄 합금막을 형성시키는 단계(S100) 이전에, 몰리브데늄 합금막의 하부에 알루미늄 및 알루미늄 합금막을 포함하는 배선층을 형성시키는 단계를 더 포함할 수 있다. 이때, 전극을 형성시키는 단계는 몰리브데늄 함금막 및 몰리브데늄 합금막의 하부에 형성된 배선층을 미리 정해진 패턴에 따라 에칭하는 것일 수 있다.
한편, 박막 트랜지스터의 전극이 삼중막 구조를 갖는 경우, 본 발명의 일 실시예에 따른 박막 트랜지스터의 전극 형성 방법은, 박막 트랜지스터의 반도체층에 몰리브데늄 합금막을 형성시키는 단계(S100) 이후에, 배선층을 형성시키는 단계 및 상기 배선층의 상부 또는 하부에 몰리브데늄 합금막을 형성시키는 단계를 더 포함할 수 있다.
전술한 바와 같이, 본 발명의 일 실시예에 따른 박막 트랜지스터의 전극은 단일막, 이중막 또는 삼중막 중 어느 하나의 구조로 설계될 수 있으며, 구조에 따라 본 발명의 일 실시예에 따른 몰리브데늄 합금막을 이용한 전극 형성 방법은 변경될 수 있다.
본 발명의 일 실시예에 따르면, 몰리브데늄 합금막을 이용한 전극 형성 방법은, 박막 트랜지스터의 반도체층의 상부에 몰리브데늄 합금막을 형성시키는 단계(S100)에서, 몰리브데늄(Mo)과 아연(Zn)을 포함하거나, 몰리브데늄(Mo)과 아연(Zn) 그리고 마그네슘(Mg), 란탄(La), 탄탈(Ta), 티타늄(Ti), 알루미늄(Al), 주석(Sn), 니켈(Ni), 질소(N) 및 칼슘(Ca) 중 어느 하나 이상의 원소를 포함하는 몰리브데늄 합금막을 형성한다. 이때, 몰리브데늄 합금막은 상술한 원소들을 미리 설정된 성분비로 포함하여 형성될 수 있다.
구체적으로, 본 발명의 일 실시예에 따른 몰리브데늄 합금막은 아연을 10 at% 내지 40 at% 포함할 수 있다. 또한, 본 발명의 다른 실시예에 따른 티타늄 합금막은 아연을 10 at% 내지 40 at% 포함하고, 마그네슘(Mg), 란탄(La), 탄탈(Ta), 티타늄(Ti), 알루미늄(Al), 주석(Sn), 니켈(Ni), 질소(N) 또는 칼슘(Ca)을 1at% 이상10at% 이하 포함할 수 있다. 여기에서, 마그네슘(Mg), 란탄(La), 탄탈(Ta), 티타늄(Ti), 알루미늄(Al), 주석(Sn), 니켈(Ni), 질소(N) 또는 칼슘(Ca) 의 함유량이 상기 수치 범위를 초과할 경우, 박막 트랜지스터 전극의 전기비저항이 너무 높아지고, 에칭 후 잔사 특성이 저하될 수 있다.
본 발명의 일 실시예에 따르면, 미리 정해진 패턴에 따라 전극을 형성시키는 단계(S200)에서, 습식 또는 드라이 에칭을 통하여, 미리 정해진 패턴에 따라 채널 형상의 전극을 형성할 수 있다.
본 발명의 일 실시예에 따르면, 상기 습식 에칭시의 식각액은, 과산화수소계 식각액, 과황산염계 식각액, 인산계 식각액, 및 이들의 조합으로부터 선택되는 것일 수 있다.
종래의 박막 트랜지스터 제조 방법에 의하면, 에칭 공정 중 잔사 현상이 발생했다. 예시적으로, 종래에는, 반도체층의 손상(damage)을 최소화하기 위해 낮은 농도의 과산화수소, 과황산염계, 또는 인산계 식각액(etchant)을 사용하는 경우가 있었는데, 이러한 경우, 몰리브데늄의 잔사를 피하기는 어려웠다.
종래에는 상술한 잔사 현상을 방지하기 위하여, 식각액에 플루오린을 첨가하여 백 채널 에칭을 수행하였다. 그러나, 플루오린이 첨가된 식각액의 경우, 에칭 공정이 수행된 후, 반도체층의 표면 조성의 일부가 손실되어 제조된 박막 트랜지스터의 성능을 저하시키는 문제점이 발생하였다.
그러나, 본 발명의 일 실시예에 따르면, 몰리브데늄 합금막의 에칭 특성이 향상될 수 있어, 플루오린의 함유량이 낮은 농도의 과산화수소 식각액, 과황산염계 식각액, 인산계 알루미늄 식각액, 인산계 몰리브데늄 식각액 및 인산계 구리 식각액을 사용하는 경우에도, 잔사 현상의 발생을 막고, 제조된 박막 트랜지스터의 성능을 향상시킬 수 있다.
도 3은 플루오린을 포함하지 않는 과산화수소 베이스의 구리 식각액에서, 아연 함량에 따라 다르게 형성된 본 발명의 일 실시예에 따른 몰리브데늄 합금막의 용해 속도를 측정한 결과를 나타내는 그래프이다.
도 3을 참조하면, 아연이 10at% 이상 함유될 때, 몰리브데늄 합금막의 용해 속도가 급격히 증가하는 것을 확인할 수 있다. 즉, 몰리브데늄 합금막은 아연을 10 at% 이상 포함함으로써, 에칭시 발생될 수 있는 잔사 현상을 방지할 수 있다.
또한, 아연의 함량이 증가함에 따라 몰리브데늄 합금막의 전기화학적 전위가 활성화되는 상태(active 한 방향)로 낮아질 수 있고, 이에 따라, 갈바닉 현상이 심화되어 몰리브데늄 합금막의 에칭 속도가 빨라질 수 있다.
즉, 몰리브데늄 합금막이 아연을 일정량 이상 함유할 경우, 에칭시 언더컷(undercut)이 발생되어 분극 곡선을 측정하기 어려울 수 있다. 따라서, 몰리브데늄 합금막에서, 아연의 함량은 10 at% 이상 40 at% 이하의 성분비로 포함할 수 있다.
도 4는 플루오린을 포함하지 않는 과산화수소 베이스의 구리 식각액에서, 아연 함량에 따라 다르게 형성된 본 발명의 일 실시예에 따른 몰리브데늄 합금막의 용해 속도를 측정한 결과를 나타내는 표이다.
도 5는 플루오린을 포함하지 않는 과산화수소 베이스의 구리 식각액에서, 아연 함량에 따라 다르게 형성된 본 발명의 일 실시예에 따른 몰리브데늄 합금막의 에칭 결과를 나타내는 광학 사진이다.
도 4 및 도 5는 본 발명의 일 실시예에 따른 몰리브데늄 합금막이 구리배선의 하부막으로 형성된 이중막 구조에서의 에칭 특성을 나타내고 있다. 구체적으로, 몰리브데늄 박막과 본 발명의 일 실시예에 따른 몰리브데늄 합금막을 구리 배선층의 하부막으로서 반도체층의 상부에 스퍼터링(sputtering)공정을 통해 증착한 후, 플루오린을 포함하지 않는 과산화수소 베이스의 구리 식각액에서 에칭을 수행한 결과를 나타내고 있다.
도 4 및 도 5를 참조하면, 아연을 10 at% 함유하거나(Mo90Zn10), 아연을 20 at% 함유하는 경우(Mo80Zn20), 잔사가 없이 에칭이 이루어진 것을 확인할 수 있다.
반면, 순수한 몰리브데늄 및 아연을 6 at% 함유하는 경우(Mo94Zn6), 잔사가 발생하는 것을 확인할 수 있으며, 반대로, 아연의 함량이 과도한 경우(Mo50Zn50), 언더컷(undercut)으로 인하여 하부막이 유실되어 패턴 형성이 불가능한 것을 확인할 수 있다.
순수한 몰리브데늄을 포함하는 배선층의 경우, 에칭 후 채널에서 발생된 잔사 현상으로 인하여, -5VG 내지 +5G에서 온 전류(on current)에 스텝(step)이 나타나는 것을 확인 할 수 있다.
도 6은 본 발명의 일 실시예에 따른 몰리브데늄 합금막이 배선층의 상부 및 하부에 형성된 삼중막 구조 전극의 열처리에 따른 저항 변화를 도시한 그래프이다.
도 6은 5000A의 구리 배선층의 상부 및 하부에 몰리브데늄 합금막을 500A 형성한 삼중막 구조로서, 유리 기판(glass substrate)에 상술한 박막을 순서대로 증착시킨 후, 400˚C 에서 1시간 동안 열처리 하여 각 시편당 16 포인트에서 저항값을 측정한 후, 평균값을 산출한 결과를 나타내는 그래프이다.
도 6을 참조하면, 순수한 몰리브데늄과 Mo94Zn6의 경우, 열처리 전의 전기저항 값에 비하여, 열처리 후의 전기저항 값이 약 10 9배 정도 급격하게 증가한 것을 확인할 수 있다. 이는 내부 구리가 몰리브데늄 막을 통과하여, 표면에 구리 산화막을 형성하여 나타난 결과로 판단된다.
반면, 아연을 20 at% 포함하는 몰리브데늄 합금막(Mo80Zn20)의 경우, 열처리 후 전기 저항이 열처리 전의 전기저항 값에 비하여, 1/3 수준으로 감소한 것을 확인할 수 있는데, 이는 열처리에 의하여 구리와 몰리브데늄 합금막의 계면 근처에 Cu-Zn 및 Cu-Mg 층이 형성되어 별도의 디퓨젼베리어(diffusion barrier)의 역할을 하기 때문인 것으로 판단된다.
본 발명에 따른 몰리브데늄 합금막의 상기 디퓨전베리어의 특성은 도 8 에서 더 자세히 나타내었다. Cu5000A/MoZn300A 알로이를 실리콘 웨이퍼위에 증착하여 400℃에서 1시간 열처리하고, XRD 피크를 측정하였으며, Cu3Si 의 규화구리(copper silicide) 피크의 유무 확인하여 도 8에 나타내었다. 상기 Cu3Si 의 규화구리 피크가 관찰되면, 몰리브데늄 합금막의 상기 디퓨전베리어의 특성이 나오지 않는다고 판정하였다.
도 8 에 나타낸 바와 같이, 상기 몰리브데늄 합금막이 아연을 10at% 내지 40at% 포함하는 경우, 에칭 잔사 등의 다른 특성도 저하시키지 않으면서, 상기 디퓨전베리어의 특성을 나타내었다.
즉, 종래의 순수 몰리브데늄막 및 몰리브데늄 합금막은 게이트 배선 또는 데이터 배선에의 적용시 예컨대, 열처리 등을 하는 경우, 고온에서 몰리브데늄과 구리배선과의 반응에 의해 Cu/Mo 또는 Mo/Cu/Mo의 이중막 또는 삼중막의 구조로 사용될 수 없었다.
그러나, 본 발명의 일 실시예에 따른 몰리브데늄 합금막은 상술한 바와 같이, 열처리를 하는 경우에 있어 오히려 전기저항 값이 감소하므로, 구리배선과 함께 이중막 또는 삼중막 구조로도 사용될 수 있다.
본 발명의 일 실시예에 있어서, 아연이 10 at% 미만으로 함유되는 몰리브데늄 합금막의 경우에는, 순수 몰리브데늄막과 거의 같은 양상을 보이며, 아연의 함유량이 과잉되면, 에칭시 언더컷(undercut)이 발생되어 몰리브데늄 합금막이 유실될 수 있다.
그러나, 아연이 10 내지 40 at% 함유된 몰리브데늄 합금막의 경우, 몰리브데늄에 의한 전기적, 화학적 특성 변화를 이끌어내어 에칭 후 잔사 특성이 향상될 수 있다. 또한, 아연이 10 at% 함유되고, 아연 이외의 삼원계 첨가 원소 또는 질소가 1 at% 미만으로 들어가는 경우된 몰리브데늄 합금막의 경우, 에칭 후 잔사 특성은 향상되나, 구리 확산 방지막 특성이 저하되며, 아연 이외의 삼원계 첨가 원소 또는 질소가 과잉되는 경우에도, 전기비저항이 높아져 에칭후 잔사 특성이 저하될 수 있다.
따라서, 아연을 10 내지 40 at% 포함하거나, 아연을 10 내지 40 at% 포함하고 몰리브데늄 및 아연 이외의 삼원계 첨가 원소를 1 at% 내지 10 at% 포함하는 것이 바람직하다.
본 발명의 일 실시예에 있어서, 상기 아연이 10 내지 40 at%의 범위로 포함되는 경우, 몰리브데늄 합금막의 결정립을 미세화하여 몰리브데늄 합금막의 기계적 특성을 향상시킬 수 있고, 구리의 확산을 효과적으로 억제할 수 있다. 그러나, 아연이 상기 at% 범위를 초과하여 몰리브데늄 합금막에 포함될 경우, 구리에천트에서 에칭이 어려워지는 등 순수몰리브데늄에 비해서 구리배선 하부막으로써의 특성을 저하시키는 문제점을 발생시킬 수 있다. 또한, 아연이 상기 at% 범위 미만으로 몰리브데늄 합금막에 포함될 경우, 몰리브데늄 합금막의 에칭성, 수소확산방지막 및 구리확산방지막 등의 특성을 동시에 개선시키지 못하는 문제점을 발생시킬 수 있다.
또한, 본 발명의 일 실시예에 있어서, 마그네슘(Mg), 란탄(La), 탄탈(Ta), 티타늄(Ti), 알루미늄(Al), 주석(Sn), 니켈(Ni), 질소(N) 또는 칼슘(Ca)의 함유량은 1 at% 이상 10 at% 이하일 수 있다.
다시 말해, 아연의 함유량은 10 이상 40 이하의 at%인 동시에, 마그네슘(Mg), 란탄(La), 탄탈(Ta), 티타늄(Ti), 알루미늄(Al), 주석(Sn), 니켈(Ni), 질소(N) 또는 칼슘(Ca)의 함유량은 1 내지 10 at%를 포함하는 것이 바람직하다. 상기 마그네슘(Mg), 란탄(La), 탄탈(Ta), 티타늄(Ti), 알루미늄(Al), 주석(Sn), 니켈(Ni), 질소(N) 또는 칼슘(Ca) 의 함유량이 10at%를 초과인 경우, 티타늄 합금막의 전기비저항이 지나치게 증가하고, 몰리브데늄 합금막의 열처리시에 구리확산방지막 특성이 저하되는 문제점이 발생할 수 있다.
본 발명의 일 실시예에 따른 박막 트랜지스터에 포함된 몰리브데늄 합금막은 마그네슘(Mg)을 1 내지 10 at% 포함할 수 있다. 상기 아연이 10 내지 40 at%의 범위로 포함되고, 상기 마그네슘이 1 내지 10 at%의 범위로 포함하는 경우, 마그네슘이 화합물을 형성함으로써 몰리브데늄 합금막의 내열성 및 내식성을 향상시킬 수 있다. 그러나, 아연이 포함되지 않고, 상기 마그네슘만이 1 내지 10 at%의 범위로 포함되는 경우, 몰리브데늄 합금막의 에칭성 및 구리하부막 특성 등을 향상시키지 못할 수 있다. 또한, 마그네슘이 상기 at% 범위를 초과하여 몰리브데늄 합금막에 포함될 경우, 순수 몰리브데늄 및 Mo90Zn10에 비하여 에칭성 및 전기적 특성을 열화시키는 문제점을 발생시킬 수 있다. 또한, 마그네슘이 상기 at% 범위 미만으로 몰리브데늄 합금막에 포함될 경우, 구리확산방지막 특성을 향상시키지 못할 수 있다.
본 발명의 일 실시예에 따른 박막 트랜지스터에 포함된 몰리브데늄 합금막은 란탄(La)을 1 내지 10 at% 포함할 수 있다. 상기 아연이 10 내지 40 at%의 범위로 포함되고, 상기 란탄이 1 내지 10 at%의 범위로 포함되는 경우, 반도체 내 유입된 수소 기체를 흡수하여 란탄수소화물을 형성함으로써, 몰리브데늄 합금막의 수소확산방지막 특성을 향상시킬 수 있다. 그러나, 아연이 포함되지 않고, 상기 란탄만이 1 내지 10 at%의 범위로 포함되는 경우, 몰리브데늄 합금막의 에칭성을 향상시키지 못할 수 있다. 또한, 란탄이 상기 at% 범위를 초과하여 몰리브데늄 합금막에 포함될 경우, 순수몰리브데늄 및 Mo90Zn10에 비하여 에칭성 및 전기적 특성을 열화시키는 문제점을 발생시킬 수 있다. 또한, 란탄이 상기 at% 범위 미만으로 몰리브데늄 합금막에 포함될 경우, 몰리브데늄 합금막의 구리확산방지막 특성을 향상시키지 못할 수 있다.
본 발명의 일 실시예에 따른 박막 트랜지스터에 포함된 몰리브데늄 합금막은 탄탈(Ta)을 1 내지 10 at% 포함할 수 있다. 상기 아연이 10 내지 40 at%의 범위로 포함되고, 상기 탄탈이 1 내지 10 at%의 범위로 포함되는 경우, 몰리브데늄 합금막의 수소확산방지막 특성 및 구리확산방지막 특성을 향상시킬 수 있다. 그러나, 아연이 포함되지 않고, 상기 탄탈만이 1 내지 10 at%의 범위로 포함되는 경우, 몰리브데늄 합금막의 에칭성 및 구리하부막 특성을 향상시키지 못할 수 있다. 또한, 탄탈이 상기 at% 범위를 초과하여 몰리브데늄 합금막에 포함될 경우, 순수몰리브데늄 및 Mo90Zn10에 비하여 에칭성 및 전기적 특성을 열화시키는 문제점을 발생시킬 수 있다. 또한, 탄탈이 상기 at% 범위 미만으로 몰리브데늄 합금막에 포함될 경우, 몰리브데늄 합금막의 구리확산방지막의 특성을 향상시키지 못할 수 있다.
본 발명의 일 실시예에 따른 박막 트랜지스터에 포함된 몰리브데늄 합금막은 티타늄(Ti)을 1 내지 10 at% 포함할 수 있다. 상기 아연이 10 내지 40 at%의 범위로 포함되고, 상기 티타늄이 1 내지 10 at%의 범위로 포함되는 경우, 몰리브데늄 합금막의 에칭성 및 구리확산방지막 특성을 향상시킬 수 있다. 그러나, 아연이 포함되지 않고, 상기 티타늄만이 1 내지 10 at%의 범위로 포함되는 경우, 몰리브데늄 합금막의 에칭성 및 구리하부막 특성을 향상시키지 못할 수 있다. 또한, 티타늄이 상기 at% 범위를 초과하여 몰리브데늄 합금막에 포함될 경우, 순수몰리브데늄 및 Mo90Zn10에 비하여 에칭성 및 전기적 특성을 열화시키는 문제점을 발생시킬 수 있다. 또한, 티타늄이 상기 at% 범위 미만으로 몰리브데늄 합금막에 포함될 경우, 구리확산방지막의 특성을 향상시키지 못할 수 있다.
본 발명의 일 실시예에 따른 박막 트랜지스터에 포함된 몰리브데늄 합금막은 알루미늄(Al)을 1 내지 10 at% 포함할 수 있다. 상기 아연이 10 내지 40 at%의 범위로 포함되고, 상기 알루미늄이 1 내지 10 at%의 범위로 포함되는 경우, 몰리브데늄 합금막의 에칭성 및 구리확산방지막 특성을 향상시킬 수 있다. 그러나, 아연이 포함되지 않고, 상기 알루미늄만이 1 내지 10 at%의 범위로 포함되는 경우, 몰리브데늄 합금막의 에칭성 및 구리하부막 특성을 향상시키지 못할 수 있다. 또한, 알루미늄이 상기 at% 범위를 초과하여 몰리브데늄 합금막에 포함될 경우, 순수몰리브데늄 및 Mo90Zn10에 비하여 에칭성 및 전기적 특성을 열화시키는 문제점을 발생시킬 수 있다. 또한, 알루미늄이 상기 at% 범위 미만으로 몰리브데늄 합금막에 포함될 경우, 구리 확산방지막 특성의 향상을 발생시키지 못할 수 있으며, 나아가 Mo90Zn10에 비하여 비정질실리콘반도체 트랜지스터의 특성을 열화시킬 수 있는데, 이는 알루미늄이 비정질실리콘반도체와의 계면에서 금속산화물을 형성함으로써 비정질 실리콘과의 오믹특성을 저하시키기 때문이다.
본 발명의 일 실시예에 따른 박막 트랜지스터에 포함된 몰리브데늄 합금막은 주석(Sn)을 1 내지 10 at% 포함할 수 있다. 상기 아연이 10 내지 40 at%의 범위로 포함되고, 상기 주석이 1 내지 10 at%의 범위로 포함되는 경우, 몰리브데늄 합금막의 에칭성 및 구리확산방지막 특성을 향상시킬 수 있으며, 이는 상기 주석이 구리/몰리브데늄 합금 계면에서 구리-주석 합금층을 형성할 수 있기 때문이다. 그러나, 아연이 포함되지 않고, 상기 주석만이 1 내지 10 at%의 범위로 포함되는 경우, 구리확산방지막을 제외한 기계적 특성을 향상시키지 못할 수 있다. 또한, 주석이 상기 at% 범위를 초과하여 몰리브데늄 합금막에 포함될 경우, 순수몰리브데늄 및 Mo90Zn10에 비하여 에칭성 및 전기적 특성을 열화시키는 문제점을 발생시킬 수 있다. 또한, 주석이 상기 at% 범위 미만으로 몰리브데늄 합금막에 포함될 경우, 구리확산방지막 및 내열 특성의 향상을 발생시키지 못할 수 있으며, 나아가 Mo90Zn10 에 비하여 비정질실리콘반도체 트랜지스터의 특성을 열화시킬 수 있다.
본 발명의 일 실시예에 따른 박막 트랜지스터에 포함된 몰리브데늄 합금막은 니켈(Ni)을 1 내지 10 at% 포함할 수 있다. 상기 아연이 10 내지 40 at%의 범위로 포함되고, 상기 니켈이 1 내지 10 at%의 범위로 포함되는 경우, 구리확산방지막, 수소확산방지막 특성 및 컨택저항성 특성을 향상시킬 수 있으며, 이는 상기 니켈이 반도체계면과 접촉시 니켈실리사이드를 형성하기 때문이다. 그러나, 아연이 포함되지 않고, 상기 니켈만이 1 내지 10 at%의 범위로 포함되는 경우, 구리확산방지막을 제외한 기계적 특성을 향상시키지 못할 수 있다. 또한, 니켈이 상기 at% 범위를 초과하여 몰리브데늄 합금막에 포함될 경우, 순수몰리브데늄 및 Mo90Zn10에 비하여 에칭성 및 전기적 특성을 열화시키는 문제점을 발생시킬 수 있다. 또한, 니켈이 상기 at% 범위 미만으로 몰리브데늄 합금막에 포함될 경우, 내열특성 저하로 구리확산방지막 특성 향상을 발생시키지 못할 수 있으며, 나아가 Mo90Zn10에 비하여 비정질실리콘반도체 트랜지스터의 특성을 열화시킬 수 있다.
본 발명의 일 실시예에 따른 박막 트랜지스터에 포함된 몰리브데늄 합금막은 질소 (N)를 1 내지 10 at% 포함할 수 있다. 상기 아연이 10 내지 40 at%의 범위로 포함되고, 상기 질소가 1 내지 10 at%의 범위로 포함되는 경우, 구리확산방지막, 수소확산방지막 특성 및 컨택저항성 특성을 동시에 향상시킬 수 있다. 그러나, 아연이 포함되지 않고, 상기 질소만이 1 내지 10 at%의 범위로 포함되는 경우, 수소확산방지막을 제외한 기계적 특성을 향상시키지 못할 수 있다. 또한, 질소가 상기 at% 범위를 초과하여 몰리브데늄 합금막에 포함될 경우, 순수몰리브데늄 및 Mo90Zn10에 비하여 에칭성 및 전기적 특성을 열화시키는 문제점을 발생시킬 수 있다. 또한, 질소가 상기 at% 범위 미만으로 몰리브데늄 합금막에 포함될 경우, 내열성 저하로 구리확산방지막 특성을 향상시키지 못할 수 있다. 특히, 상기 질소가 몰리브데늄 합금막에 포함될 경우, 별도의 삼원계 합금타겟을 만들 필요가 없으며, MoZn타겟을 활용하여 반응성 스퍼터링 공정을 진행할 수 있다. 따라서, 다른 합금원소에 비하여, 비용이 절감되며 구리확산 방지막 특성 및 은도금을 방지하는 효과를 나타낼 수 있다.
본 발명의 일 실시예에 따른 박막 트랜지스터에 포함된 몰리브데늄 합금막은 칼슘 (Ca)를 1 내지 10 at% 포함할 수 있다. 상기 아연이 10 내지 40 at%의 범위로 포함되고, 상기 칼슘이 1 내지 10 at%의 범위로 포함되는 경우, 구리확산방지막, 수소확산방지막 특성 및 컨택저항성 특성을 동시에 향상시킬 수 있다. 그러나, 아연이 포함되지 않고, 상기 칼슘만이 1 내지 10 at%의 범위로 포함되는 경우, 수소확산방지막을 제외한 기계적 특성을 향상시키지 못할 수 있다. 또한, 칼슘이 상기 at% 범위를 초과하여 몰리브데늄 합금막에 포함될 경우, 순수몰리브데늄 및 Mo90Zn10에 비하여 에칭성 및 전기적 특성을 열화시키는 문제점을 발생시킬 수 있다. 또한, 질소가 상기 at% 범위 미만으로 몰리브데늄 합금막에 포함될 경우, 내열성 저하로 구리확산방지막 특성을 향상시키지 못할 수 있다.
한편, 상기에 나타낸 내열특성은 400 ℃ 에서 1HR 대기 열처리 후, 오제이 전자분광기(Auger Elecron spectroscopy, AES)를 이용하여 원소의 깊이 분포도를 분석하여 하부막으로의 구리 확산(diffusuion) 정도를 통하여 확인할 수 있다. 그리고, 수소확산방지특성은 몰리브데늄 또는 몰리브데늄아연합금 300A/IGZO 1000A 박막위에 PECVD를 이용하여 SiNx를 2500A 증착한 후 SIMS depth profile을 통하여 PECVD 증착 공정중 상기 몰리브데늄 또는 몰리브데늄아연합금층을 뚫고 상기 IGZO에 들어간 수소량을 측정하여 판정할 수 있다. 또한, 몰리브데늄 합금막의 하부막과의 접합력(adhesion force)는 기판에 1000A두께로 증착한 후 CSM사의 마이크로-스크래치 테스터기(micro-scrach tester)를 이용하여 합금막과 기판의 파괴가 일어나는 부분에서 생기는 어쿠스틱 이미션(acoustic emission)을 측정하여 알 수 있다.
전술한 본원의 설명은 예시를 위한 것이며, 본원이 속하는 기술분야의 통상의 지식을 가진 자는 본원의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 쉽게 변형이 가능하다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 예를 들어, 단일형으로 설명되어 있는 각 구성 요소는 분산되어 실시될 수도 있으며, 마찬가지로 분산된 것으로 설명되어 있는 구성 요소들도 결합된 형태로 실시될 수 있다.
본원의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 균등 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본원의 범위에 포함되는 것으로 해석되어야 한다.
Claims (16)
- 기판, 상기 기판에 형성된 실리콘 반도체층, 상기 실리콘 반도체층에 형성된 게이트 절연층, 및, 상기 기판, 실리콘 반도체층 또는 게이트 절연층에 형성된 전극을 포함하는 박막 트랜지스터에 있어서,
상기 전극은 몰리브데늄(Mo) 합금막을 포함하되,
상기 몰리브데늄 합금막은 아연(Zn)을 10 내지 40 at% 포함하는 것이고, 마그네슘(Mg), 란탄(La), 탄탈(Ta), 티타늄(Ti), 알루미늄(Al), 주석(Sn), 니켈(Ni), 질소(N) 및 칼슘(Ca) 중 어느 하나의 원소 1 내지 10 at% 를 더 포함하는 것인,
박막 트랜지스터. - 제 1 항에 있어서,
상기 실리콘 반도체층은 비정질 실리콘 또는 결정질 실리콘으로 형성된 것인,
박막 트랜지스터. - 제 1 항에 있어서,
상기 전극은 단일막 구조를 갖는 것인,
박막 트랜지스터. - 제 1 항에 있어서,
상기 전극은, 구리(Cu)를 포함하는 배선층을 더 포함하고,
상기 몰리브데늄 합금막은 상기 구리(Cu)를 포함하는 배선층의 하부에 형성되는 것인,
박막 트랜지스터. - 제 4 항에 있어서,
상기 구리(Cu)를 포함하는 배선층의 상부에 형성되는 몰리브데늄 합금막을 더 포함하는 것이며,
상기 몰리브데늄 합금막은 아연(Zn)을 10 내지 40 at% 포함하는 것이고, 마그네슘(Mg), 란탄(La), 탄탈(Ta), 티타늄(Ti), 알루미늄(Al), 주석(Sn), 니켈(Ni), 질소(N) 및 칼슘(Ca) 중 어느 하나의 원소 1 내지 10 at% 를 더 포함하는 것인,
박막 트랜지스터. - 제 1 항에 있어서,
상기 전극은, 알루미늄(Al)를 포함하는 배선층을 더 포함하고,
상기 몰리브데늄 합금막은 상기 알루미늄(Al)를 포함하는 배선층의 상부에 형성되는 것인,
박막 트랜지스터. - 제 6 항에 있어서,
상기 알루미늄(Al)를 포함하는 배선층의 하부에 형성되는 몰리브데늄 합금막을 더 포함하는 것이며,
상기 몰리브데늄 합금막은 아연(Zn)을 10 내지 40 at% 포함하는 것이고, 마그네슘(Mg), 란탄(La), 탄탈(Ta), 티타늄(Ti), 알루미늄(Al), 주석(Sn), 니켈(Ni), 질소(N) 및 칼슘(Ca) 중 어느 하나의 원소 1 내지 10 at% 를 더 포함하는 것인,
박막 트랜지스터. - 기판에 실리콘 반도체층을 형성시키는 단계; 상기 실리콘 반도체층에 게이트 절연층을 형성시키는 단계; 및 상기 기판, 실리콘 반도체층 또는 게이트 절연층에 전극을 형성시키는 단계를 포함하는 박막 트랜지스터의 제조 방법에 있어서,
상기 전극은 몰리브데늄(Mo) 합금막을 포함하되,
상기 몰리브데늄 합금막은 아연(Zn)을 10 내지 40 at% 포함하는 것이고, 마그네슘(Mg), 란탄(La), 탄탈(Ta), 티타늄(Ti), 알루미늄(Al), 주석(Sn), 니켈(Ni), 질소(N) 및 칼슘(Ca) 중 어느 하나의 원소 1 내지 10 at% 를 더 포함하는 것인,
박막 트랜지스터의 제조 방법. - 제 8 항에 있어서,
상기 실리콘 반도체층은 비정질 실리콘 또는 결정질 실리콘으로 형성된 것인,
박막 트랜지스터의 제조 방법. - 제 8 항에 있어서,
상기 몰리브데늄 합금막의 상부에 구리(Cu)를 포함하는 배선층을 형성시키는 단계를 더 포함하되,
상기 전극을 형성시키는 단계는,
상기 몰리브데늄 합금막 및 상기 구리(Cu)를 포함하는 배선층을 에칭하는 것인,
박막 트랜지스터의 제조 방법. - 제 10 항에 있어서,
상기 배선층을 형성시키는 단계 이후에,
상기 배선층의 상부에 아연(Zn)을 10 내지 40 at% 포함하고, 마그네슘(Mg), 란탄(La), 탄탈(Ta), 티타늄(Ti), 알루미늄(Al), 주석(Sn), 니켈(Ni), 질소(N) 및 칼슘(Ca) 중 어느 하나의 원소 1 내지 10 at% 를 더 포함하는 몰리브데늄 합금막을 형성시키는 단계를 더 포함하되,
상기 전극을 형성시키는 단계는,
상기 몰리브데늄 합금막, 상기 구리(Cu)를 포함하는 배선층 및 상기 구리(Cu)를 포함하는 배선층의 상부에 형성된 몰리브데늄 합금막을 에칭하는 것인,
박막 트랜지스터의 제조 방법. - 제 8 항에 있어서,
상기 몰리브데늄 합금막의 하부에 알루미늄(Al)를 포함하는 배선층을 형성시키는 단계를 더 포함하되,
상기 전극을 형성시키는 단계는,
상기 몰리브데늄 합금막 및 상기 알루미늄(Al)를 포함하는 배선층을 에칭하는 것인,
박막 트랜지스터의 제조 방법. - 제 12 항에 있어서,
상기 배선층을 형성시키는 단계 이전에,
상기 배선층의 하부에 아연(Zn)을 10 내지 40 at% 포함하고, 마그네슘(Mg), 란탄(La), 탄탈(Ta), 티타늄(Ti), 알루미늄(Al), 주석(Sn), 니켈(Ni), 질소(N) 및 칼슘(Ca) 중 어느 하나의 원소 1 내지 10 at% 를 더 포함하는 몰리브데늄 합금막을 형성시키는 단계를 더 포함하되,
상기 전극을 형성시키는 단계는,
상기 몰리브데늄 합금막, 상기 알루미늄(Al)를 포함하는 배선층 및 상기 알루미늄(Al)를 포함하는 배선층의 하부에 형성된 몰리브데늄 합금막을 에칭하는 것인,
박막 트랜지스터의 제조 방법. - 제 8 항에 있어서,
상기 전극을 형성시키는 단계는,
습식 또는 드라이 에칭을 통하여 수행되는 것인,
박막 트랜지스터의 제조 방법. - 제 14 항에 있어서,
상기 습식 에칭시의 식각액은, 과산화수소계 식각액, 과황산염계 식각액, 인산계 식각액, 및 이들의 조합으로부터 선택되는 것인,
박막 트랜지스터의 제조 방법. - 몰리브데늄 합금막을 포함하는, 박막 트랜지스터의 전극으로서,
상기 몰리브데늄 합금막은 아연(Zn)을 10 내지 40 at% 포함하고, 마그네슘(Mg), 란탄(La), 탄탈(Ta), 티타늄(Ti), 알루미늄(Al), 주석(Sn), 니켈(Ni), 질소(N) 및 칼슘(Ca) 중 어느 하나의 원소 1 내지 10 at% 를 더 포함하는 것이고,
상기 박막 트랜지스터에 포함되는 반도체는 실리콘으로 형성되는 것인, 박막 트랜지스터의 전극.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020160122030 | 2016-09-23 | ||
| KR20160122030 | 2016-09-23 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20180033096A true KR20180033096A (ko) | 2018-04-02 |
Family
ID=61976263
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020170111371A KR102160278B1 (ko) | 2016-09-23 | 2017-08-31 | 박막 트랜지스터 및 그 제조 방법 |
| KR1020170122294A KR20180033096A (ko) | 2016-09-23 | 2017-09-22 | 박막 트랜지스터 및 그 제조 방법 |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020170111371A KR102160278B1 (ko) | 2016-09-23 | 2017-08-31 | 박막 트랜지스터 및 그 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (2) | KR102160278B1 (ko) |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6740580B1 (en) * | 1999-09-03 | 2004-05-25 | Chartered Semiconductor Manufacturing Ltd. | Method to form copper interconnects by adding an aluminum layer to the copper diffusion barrier |
| JP4819501B2 (ja) * | 2003-05-29 | 2011-11-24 | 日本電気株式会社 | 配線構造およびその製造方法 |
| JP2012109465A (ja) * | 2010-11-18 | 2012-06-07 | Kobe Steel Ltd | 表示装置用金属配線膜 |
| JP5755471B2 (ja) * | 2011-03-10 | 2015-07-29 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| JP2016072498A (ja) * | 2014-09-30 | 2016-05-09 | 株式会社東芝 | 半導体装置 |
| KR101624695B1 (ko) * | 2014-10-14 | 2016-05-26 | 서종현 | 박막 트랜지스터 제조 방법 및 박막 트랜지스터 |
-
2017
- 2017-08-31 KR KR1020170111371A patent/KR102160278B1/ko active IP Right Grant
- 2017-09-22 KR KR1020170122294A patent/KR20180033096A/ko not_active Application Discontinuation
Also Published As
| Publication number | Publication date |
|---|---|
| KR102160278B1 (ko) | 2020-09-25 |
| KR20180033059A (ko) | 2018-04-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8383509B2 (en) | Manufacture method for semiconductor device having improved copper diffusion preventive function of plugs and wirings made of copper or copper alloy and semiconductor device of this kind | |
| US8482189B2 (en) | Display device | |
| US9024322B2 (en) | Wiring structure and display device | |
| KR101320229B1 (ko) | 배선 구조 및 배선 구조를 구비한 표시 장치 | |
| JP5247448B2 (ja) | 導電膜形成方法、薄膜トランジスタの製造方法 | |
| JP2013004958A (ja) | 薄膜トランジスタ、薄膜トランジスタパネル、及びこれらを製造する方法 | |
| WO2014104229A1 (ja) | 薄膜トランジスタおよびその製造方法 | |
| JP2014143414A (ja) | 薄膜トランジスタおよびその製造方法 | |
| TW201234433A (en) | Wiring structure | |
| JP2009278057A (ja) | 配線構造、薄膜トランジスタ基板およびその製造方法、並びに表示装置 | |
| JPWO2008044757A1 (ja) | 導電膜形成方法、薄膜トランジスタ、薄膜トランジスタ付パネル、及び薄膜トランジスタの製造方法 | |
| Wojcik et al. | Electrical evaluation of Ru–W (-N), Ru–Ta (-N) and Ru–Mn films as Cu diffusion barriers | |
| JP5491947B2 (ja) | 表示装置用Ａｌ合金膜 | |
| KR101010949B1 (ko) | 표시 디바이스의 소자 구조 및 그 제조 방법 | |
| JP2012189725A (ja) | Ｔｉ合金バリアメタルを用いた配線膜および電極、並びにＴｉ合金スパッタリングターゲット | |
| US8598580B2 (en) | Wiring structure, display apparatus, and semiconductor device | |
| KR20180033097A (ko) | 박막 트랜지스터 및 그 제조 방법 | |
| JP2017069585A (ja) | 酸化物半導体層を含む薄膜トランジスタ | |
| JP2012189726A (ja) | Ｔｉ合金バリアメタルを用いた配線膜および電極、並びにＴｉ合金スパッタリングターゲット | |
| KR20180033096A (ko) | 박막 트랜지스터 및 그 제조 방법 | |
| WO2013042608A1 (ja) | 半導体装置およびその製造方法 | |
| KR101737034B1 (ko) | 박막트랜지스터 제조 방법 및 박막트랜지스터 | |
| JP2017033963A (ja) | 薄膜トランジスタ | |
| KR100327092B1 (ko) | 반도체 소자의 구리 합금배선 형성방법 | |
| JP2012109465A (ja) | 表示装置用金属配線膜 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| X091 | Application refused [patent] |