KR20180026781A - 집적 회로용 전력 멀티플렉서 - Google Patents

집적 회로용 전력 멀티플렉서 Download PDF

Info

Publication number
KR20180026781A
KR20180026781A KR1020187005464A KR20187005464A KR20180026781A KR 20180026781 A KR20180026781 A KR 20180026781A KR 1020187005464 A KR1020187005464 A KR 1020187005464A KR 20187005464 A KR20187005464 A KR 20187005464A KR 20180026781 A KR20180026781 A KR 20180026781A
Authority
KR
South Korea
Prior art keywords
power
rail
power supply
supply voltage
subsystem
Prior art date
Application number
KR1020187005464A
Other languages
English (en)
Other versions
KR101854329B1 (ko
Inventor
리펭 카오
타우시프 카지
알랭 도미니크 아티에리
Original Assignee
퀄컴 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 퀄컴 인코포레이티드 filed Critical 퀄컴 인코포레이티드
Publication of KR20180026781A publication Critical patent/KR20180026781A/ko
Application granted granted Critical
Publication of KR101854329B1 publication Critical patent/KR101854329B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3275—Power saving in memory, e.g. RAM, cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/263—Arrangements for using multiple switchable power supplies, e.g. battery and AC
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Power Sources (AREA)
  • Electronic Switches (AREA)

Abstract

집적 회로에는, 제1 전력 레일을 통해 공급되는 활성 모드 전력 공급 전압 또는 제2 전력 레일을 통해 공급되는 슬립 모드 전력 공급 전압 중 어느 하나에 선택적으로 커플링될 수 있는 내장 메모리 전력 도메인들을 포함하는 저 전력 아일랜드가 제공된다.

Description

집적 회로용 전력 멀티플렉서
[0001] 본 출원은, 2015년 8월 26일자로 출원된 미국 출원 제14/836,694호를 우선권으로 주장한다.
[0002] 본 출원은 집적 회로 전력 관리에 관한 것으로, 더 상세하게는, 집적 회로 전력 효율을 증가시키기 위한 전력 멀티플렉서에 관한 것이다.
[0003] SoC(system on a chip) 집적 회로들은 여러 가지 서브시스템들을 포함한다. 예컨대, 스마트 폰 SoC는, 모뎀, 그래픽 프로세서, Bluetooth, WiFi, 및 다른 서브시스템들을 통합할 수 있다. 이러한 서브시스템들 각각은 통상적으로, SoC 프로세서에 대한 타이밍 요건들과 비교하여, 슬립(sleep) 모드, 활성 모드, 또는 셧다운(shutdown)에 진입하는 것에 대한 상이한 타이밍 요건들을 가질 것이다. 이러한 상이한 타이밍 요건들이 주어지면, SoC 프로세서와 독립적으로 서브시스템들에 전력을 공급하는 것이 일반적이다. 예컨대, 서브시스템들은 2개의 전력 레일들(아일랜드(island) 내장 메모리(embedded memory)(MX) 전력 레일 및 아일랜드 코어 로직(CX) 전력 레일)에 의해 전력이 공급되는 "저 전력 아일랜드"로 조직될 수 있다. 프로세서는, 프로세서 CX 전력 레일 및 프로세서 MX 전력 레일에 의해 유사하게 전력이 공급될 것이다.
[0004] 각각의 MX 전력 레일은, 대응하는 내장 메모리 전력 도메인 내의 다양한 내장 메모리들에 전력 공급 전압을 제공한다. 따라서, 아일랜드 MX 전력 레일은, 저 전력 아일랜드 내의 아일랜드 내장 메모리 전력 도메인에 전력을 제공한다. 유사하게, 프로세서 MX 전력 레일은, SoC 프로세서에 대한 프로세서 내장 메모리 전력 도메인에 전력을 제공한다. 대조적으로, 각각의 CX 전력 레일은, 대응하는 코어 로직 전력 도메인 내의 코어 로직에 전력 공급 전압을 제공한다. 따라서, 아일랜드 CX 전력 레일은 저 전력 아일랜드의 아일랜드 코어 로직 전력 도메인 내의 코어 로직에 전력 공급 전압을 제공하는 반면, 프로세서 CX 전력 레일은 SoC 프로세서에 대한 코어 로직에 전력 공급 전압을 제공한다. 일반적으로, 내장 메모리 전력 도메인들에 의해 요구되는 전압 레벨들은 코어 로직 전력 도메인들에 의해 요구되는 전압 레벨들과 상이하다. 예컨대, 내장 메모리들은, 슬립 모드에서 그들의 저장된 값들을 리테이닝(retain)하기 위해, 슬립 모드에서 로직 게이트들에 전력을 공급하기 위한 감소된 전력 공급 전압과 비교하여 더 높은 전력 공급 전압을 요구한다. 내장 메모리들 및 코어 로직 둘 모두에 공통 전력 레일이 사용되면, 코어 로직은, 예컨대, 저장된 상태들을 유지하기 위해 내장 메모리들에서 요구될 높아진 전력 공급 전압으로 인한 불필요한 누설 전류 손실로부터, 슬립 모드 동안 전력을 낭비할 것이다. 따라서, 독립적인 메모리 및 코어 로직 전력 도메인들을 갖는 것이 전력을 절약할 것이다. 그러나, 종래의 메모리 및 코어 로직 전력 도메인들에 의해 형성되는 전력 그리드(grid)는, 도 1에 도시된 바와 같은 종래의 SoC(100)에 대한 다음의 논의를 통해 더 잘 인식될 수 있는 몇몇 난제들에 직면한다.
[0005] SoC(100)는, 대응하는 서브시스템들을 포함하는 저 전력 아일랜드(110)를 포함한다. 예컨대, 저 전력 아일랜드(110)는, 아일랜드 CX 전력 레일(115)에 의해 전력이 공급되는 아일랜드 CX 전력 도메인(111)을 포함하는 센서 서브-시스템(114)을 포함할 수 있다. 부가하여, 저 전력 아일랜드(110)는, 아일랜드 내장 메모리(MX) 전력 레일(120)에 의해 전력이 공급되는 MX 전력 도메인(112)을 포함한다. SoC(100)의 나머지 부분에 있는 SoC 프로세서(예시되지 않음)는, SoC MX 전력 레일(130)에 의해 전력이 공급되는 SoC MX 전력 도메인(120)을 포함한다. SoC 프로세서에 대한 CX 전력 도메인 및 대응하는 CX 전력 레일은 예시의 명확화를 위해 도시되지 않는다. 전력 관리 집적 회로(PMIC; power management integrated circuit)(105)는 SoC(100) 내의 다양한 전력 레일들에 전력을 공급한다. 예컨대, PMIC(105)는, SoC MX 전력 레일(130)에 전력을 제공하는 전용 스위치 모드 전력 공급부(MX SMPS)(135)를 포함한다. 그러나, 스위치 모드 전력 공급부들은 다이 면적의 요구들에 대한 관점들에서 비교적 비싸기 때문에, 아일랜드 SMPS(140)는 아일랜드 CX 전력 레일(115) 및 아일랜드 MX 전력 레일(120) 둘 모두에 의해 공유된다. 아일랜드 MX 및 CX 전력 공급 전압들이 위에 논의된 바와 같이 상이할 수 있으므로, 각각의 전력 레일(115 및 120)은 각각 대응하는 아일랜드 선형 드롭-아웃 조절기(LDO; linear drop-out regulator)(150 및 145)를 통해 아일랜드 SMPS(140)에 커플링된다. 각각의 아일랜드 전력 레일(115 및 120)이 자신 고유의 대응하는 아일랜드 LDO를 가지므로, 이들의 전압들은, 아일랜드 SMPS(140)의해 공통으로 전력이 공급됨에도 불구하고 독립적으로 제어될 수 있다. 저 전력 아일랜드(110)는, 자신의 아일랜드 전력 레일들(115 및 120)이, SoC 프로세서가 여전히 활성 모드에 있는 동안에 슬립 모드가 되게 될 수 있다는 점에서 유리하다. 이러한 방식으로, 단순히 SoC 프로세서가 활성이기 때문에 저 전력 아일랜드(110)에 활성-레벨 전력 공급 전압들을 공급하는 것과 관련하여 전력이 불필요하게 낭비되지 않는다.
[0006] 아일랜드 CX 전력 레일(115)은 슬립 모드에서 완전히 콜랩스(collapse)(접지로 방전)될 수 있다. 대조적으로, 아일랜드 MX 전력 도메인(112)은, 슬립 모드 동안 아일랜드 MX 전력 레일(120) 상의 MX 전력 공급 전압이 콜랩스되면, 자신의 상태를 잃을 것이다. 따라서, MX 전력 공급 전압은, 저 전력 아일랜드(110)에 대한 슬립 모드 동안 리텐션(retention) 레벨에서 유지된다. 따라서, 아일랜드 MX 전력 레일(120)을 통해 전달되는 MX 전력 공급 전압은, 저 전력 아일랜드(110)가 슬립 모드로 전환될 때, 활성 모드 전력 공급 전압 레벨로부터 리텐션 전력 공급 전압 레벨로 전환되어야 한다. 그러나, 아일랜드 CX 전력 레일(115) 및 아일랜드 MX 전력 레일(120)(뿐만 아니라 SoC MX 전력 레일(130))은 각각, 대응하는 CX 또는 MX 전력 도메인이 갑자기 전력을 요구할 때 즉각적인 전력을 제공하기 위해, 디커플링(decoupling) 커패시터(C)를 요구함을 유의한다. 이들 디커플링 커패시터들의 커패시턴스들은, 즉각적인 전력 요구들이 충족될 수 있도록 비교적 크다. 따라서, 저 전력 아일랜드(110)가 슬립 모드로 전환될 때, 비교적 많은 양의 전하가 아일랜드 MX 전력 레일(120)로부터 접지로 방전되어야 하며, 이에 따라 배터리 수명이 감소된다. 게다가, 아일랜드 MX LDO(145)는, 아일랜드 SMPS(140)로부터의 활성 모드 전력 공급 전압을 아일랜드 MX 전력 레일(120)에 대한 리텐션 전압으로 변환할 때 전력을 낭비한다. SoC(100)에 관한 다른 문제는, 저 전력 아일랜드(110)에 대한 슬립 모드 동작과 연관된 감소된 전류 출력 레벨들에서, SMPS(140)와 같은 스위치 모드 전력 공급부의 효율이 급격하게 떨어지는 경향이 있다는 것이다. 전력 그리드 효율 감소는 매우 급격할 수 있다.
[0007] 따라서, 독립적으로 전력이 공급되는 서브시스템들을 포함하는 집적 회로들을 위한 개선된 전력 아키텍쳐들에 대한 필요성이 당업계에 존재한다.
[0008] 적어도 하나의 서브시스템을 포함하는 저 전력 아일랜드가 제공된다. 각각의 서브시스템은, 전력 공급 노드를 갖는 내장 메모리(MX) 전력 도메인을 포함한다. 각각의 서브시스템은, 활성 모드 MX 전력 레일 및 슬립 모드 MX 전력 레일 중 선택된 하나의 전력 레일을 서브시스템의 내장 메모리 전력 도메인에 대한 전력 공급 노드에 커플링시키는 대응하는 전력 멀티플렉서와 연관된다. 전력 관리 집적 회로와 같은 전력 소스는, 활성 모드 MX 전력 레일에 활성 모드 MX 전력 공급 전압으로 전력을 공급한다. 유사하게, 전력 소스는, 슬립 모드 MX 전력 레일에, 활성 모드 MX 전력 공급 전압보다 작은 슬립 모드 MX 전력 공급 전압으로 전력을 공급한다.
[0009] 각각의 전력 멀티플렉서는, 활성 모드 MX 전력 레일을, 대응하는 서브시스템이 활성 모드에서 동작하는 동안 선택할 수 있다. 반대로, 각각의 전력 멀티플렉서는, 슬립 모드 MX 전력 레일을, 대응하는 서브시스템이 슬립 모드에서 동작하는 동안 선택할 수 있다. 슬립 모드 MX 전력 공급 전압 및 활성 모드 MX 전력 공급 전압이 활성 모드와 슬립 모드 사이에서의 시프트(shift)들 동안 변경될 필요가 없으므로, 이러한 모드 전환들 동안, 대응하는 전력 레일들에 대한 연관된 디커플링 커패시터들 상에서 전력 낭비가 존재하지 않는다.
[0010] 슬립 모드 MX 전력 레일은 또한, 프로세서 내장 메모리 전력 도메인과 같은, 저 전력 아일랜드 외부의 내장 메모리 전력 도메인에 전력을 공급할 수 있다. 저 전력 아일랜드 메모리 전력 도메인들과 프로세서 내장 메모리 전력 도메인의 이러한 어그리게이션(aggregation)은, 슬립 모드 MX 전력 레일에 전력을 공급하는 스위치 모드 전력 공급부의 효율을 개선시킨다.
[0011] 이들 및 부가적인 유리한 특징들은, 예시적인 구현들의 다음의 상세한 설명과 관련하여 더 잘 인식될 수 있다.
[0012] 도 1은, 저 전력 아일랜드를 포함하는 종래의 SoC 집적 회로의 블록도이다.
[0013] 도 2는 본 개시내용의 양상에 따른, 저 전력 아일랜드를 포함하는 SoC 집적 회로의 블록도이다.
[0014] 도 3은 본 개시내용의 양상에 따른, 저 전력 아일랜드를 포함하는 SoC에 대한 동작 방법의 흐름도이다.
[0015] 본 개시내용의 양상들 및 그들의 이점들은, 후속하는 상세한 설명을 참조함으로써 가장 완전하게 이해된다. 도면들 중 하나 또는 그 초과에서 예시되는 유사한 엘리먼트들을 식별하기 위해 유사한 참조 부호들이 사용된다는 것이 인식되어야 한다.
[0016] 종래의 독립적인 전력 도메인들과 연관된 문제들을 해결하는 전력 그리드 아키텍쳐를 갖는 예시적인 시스템(200)이 도 2에 도시된다. 시스템(200)은 SoC(system-on-a-chip)(205)와 같은 집적 회로를 포함하며, 그러한 회로 내에서, 저 전력 아일랜드(210)는 하나 또는 그 초과의 서브시스템들을 포함한다. 예컨대, 저 전력 아일랜드(210)는, 센서 서브시스템(215), 무선 인터페이스 서브시스템(220), 및 상시-온 전력 관리(AOP; always-on power management) 서브시스템(225)을 포함할 수 있다. 각각의 서브시스템은, 서브시스템들(215 및 220) 각각 내의 아일랜드 코어 로직(CX) 전력 도메인들(230 및 240)로 예시되는 바와 같은 CX 전력 도메인을 포함한다. 예시의 명확화를 위해, AOP 서브시스템(225)의 아일랜드 CX 도메인은 도 2에서 도시되지 않는다. 또한, 각각의 서브시스템(215, 220, 및 225)은 각각, 아일랜드 내장 메모리(MX) 전력 도메인(245, 250, 및 255)을 포함한다. SoC(205)는 또한, SoC 내장 메모리(MX) 전력 도메인(235)을 갖는 SoC 프로세서(예시되지 않음)를 포함한다. 도 1과 관련하여 논의된 바와 같이, 저 전력 아일랜드(210)의 다양한 MX 전력 도메인들은 CX 전력 도메인들과 동일한 전력 공급 전압에 의해 전력이 공급되지 않는데, 이는, 아일랜드 MX 전력 도메인들이 슬립 모드 동안 그들의 상태를 리테이닝하기 때문이다. 대조적으로, 저 전력 아일랜드(210)의 아일랜드 CX 전력 도메인들에 대한 전력 공급 전압들은, 슬립 모드 동안, 접지로 완전히 방전될 수 있다. 그러나, 대안적인 구현들에서는, 아일랜드 CX 전력 도메인들은 슬립 모드 동안, 전력이 공급되는 채로 유지될 수 있음이 인식될 것이다.
[0017] 도 1과 관련하여 논의된 것과 같은 종래의 저 전력 아일랜드 아키텍쳐들의 단점을 해결하기 위해, 저 전력 아일랜드(210)의 각각의 MX 도메인은, 대응하는 전력 멀티플렉서(280)를 통해 2개의 전력 레일들 중 하나에 선택적으로 커플링될 수 있다. 서브시스템이 활성 모드 동작(동작가능)에 있는 경우, 그 서브시스템의 전력 멀티플렉서(280)는, 활성 모드 MX 전력 공급 전압을 공급하는 활성 모드 MX 전력 레일(265)을 선택한다. 대조적으로, 서브시스템이 슬립 모드 동작(리텐션)에 있는 경우, 그 서브시스템의 전력 멀티플렉서(280)는, 슬립 모드 MX 전력 공급 전압을 공급하는 슬립 모드 MX 전력 레일(270)을 선택한다. 이러한 전력 공급 전압들은 특정 프로세스 노드의 요건들에 의존하여 변할 것이지만, 슬립 모드 MX 전력 공급 전압은 다양한 프로세스 노드들에 걸리는 활성 모드 MX 전력 공급 전압보다 낮다.
[0018] 아일랜드 MX 전력 도메인들과는 대조적으로, 저 전력 아일랜드(210)의 각각의 CX 전력 도메인, 이를테면 CX 전력 도메인들(230 및 240)은, 아일랜드 CX 전력 레일(285)에 직접 커플링된다. 그와 관련하여, 아일랜드 CX 전력 레일(285)에 대한 전력 공급 전압이 저 전력 아일랜드(210)에 대한 슬립 모드 동안 완전히 콜랩스(접지로 방전)될 수 있음을 유의한다. 따라서, 그러한 구현들에서, 아일랜드 CX 전력 레일(285)이 슬립 모드 동안 접지로 방전될 수 있으므로, 아일랜드 CX 전력 도메인들(230 및 240)을 위한 전력 멀티플렉서에 대한 필요성이 존재하지 않는다. 그러나, 그러한 방전은, 아일랜드 MX 전력 도메인들이 슬립 모드 동작(리텐션) 동안 그들의 상태를 리테이닝할 필요가 있기 때문에 아일랜드 MX 전력 도메인들에 대해 바람직하지 않다. 도 1과 관련하여 논의된 것과 같은 종래의 아키텍쳐들과는 대조적으로, 저 전력 아일랜드(210)가 활성 모드로부터 슬립 모드로 스위칭할 때, 활성 모드 MX 전력 레일(265)에 의해 공급되는 활성 모드 MX 전력 공급 전압이 그러한 모드 시프트들에 대한 응답으로 변경되지 않기 때문에, 활성 모드 MX 전력 레일(265)에 대한 디커플링 커패시터(C)는 불필요하게 접지로 방전되지 않는다. 따라서, 활성 모드 MX 전력 레일(265)에 대한 대응하는 디커플링 커패시터(C)(또는 커패시터들)는, 저 전력 아일랜드(210) 내의 서브시스템들에 대한 활성 모드로부터 슬립 모드로의 모드 전환들 동안 전하를 낭비하지 않을 것이다. 유사하게, 슬립 모드 MX 전력 레일(270)에 대한 디커플링 커패시터(C)는 모드 전환들 동안 접지로 방전될 필요가 없다.
[0019] 슬립 모드 동안 스위치 모드 전력 공급부가 비교적 낮은 양의 출력 전류를 공급해야 할 때 종래의 집적 회로 전력 그리드 아키텍쳐들이 갖는 전력 그리드 효율 문제들을 제거하기 위해, 슬립 모드 MX 전력 레일(270)은 또한, SoC MX 전력 도메인(235)에 전력을 공급할 수 있다. 전력 관리 집적 회로(PMIC)(260)는, 슬립 모드 MX 전력 레일(270)에 전력을 공급하기 위한 스위치 모드 전력 공급부(295)를 포함한다. 임의의 주어진 MX 전력 도메인에 의해 슬립 모드 동안 인출(draw)되는 전류는 비교적 작지만, 슬립 모드 MX 전력 레일(270)에 의해 전력이 공급되는 것과 관련된, 아일랜드 MX 전력 도메인들(245, 250, 및 255)과 SoC MX 전력 도메인(235)의 어그리게이션은, 슬립 모드 동안의 종래의 스위치 모드 전력 공급부(135)의 효율에 비해, 스위치 모드 전력 공급부(295)의 효율을 크게 개선한다. 특히, 종래의 SoC(100)에서는 슬립 모드 동안 저 전력 아일랜드 MX 전력 도메인들만이 스위치 모드 전력 공급부(135)에 의해 전력이 공급되는 반면, SoC(205) 전역의 모든 MX 전력 도메인들이 슬립 모드 동안 스위치 모드 전력 공급부(295)에 의해 전력이 공급될 수 있음을 유의한다. 따라서, 스위치 모드 전력 공급부(295)는 슬립 모드에서, 종래의 아키텍쳐들에 비해, 자신의 더 큰 출력 전류에 기인하여 더 높은 효율로 동작한다.
[0020] PMIC(260)의 아일랜드 스위치 모드 전력 공급부(290)는, 아일랜드 선형 드롭-아웃 조절기들(292 및 291)을 통해 각각 아일랜드 CX 전력 레일(285) 및 활성 모드 MX 전력 레일(265)에 전력을 공급한다. 이것은, 활성 모드 전력 공급 전압을 슬립 모드 전력 공급 전압으로 하향 변환하는 것과 관련된 선형 드롭-아웃 조절기 전력 손실이 존재하지 않으므로, 종래의 아키텍쳐들에 비해 유리하다. 대조적으로, 도 1의 종래의 SoC(100)의 선형 드롭-아웃 조절기(145)는, 활성 모드 전력 공급 전압을 스위치 모드 전력 공급부(140)로부터 슬립 모드 전력 공급 전압으로 강하시켜야 하기 때문에, 슬립 모드 동안 전력을 낭비함을 유의한다. 게다가, 전력 멀티플렉서들(280)은, 저 전력 아일랜드(210)의 다양한 서브시스템들이 활성 모드 및 슬립 모드에서 독립적으로 동작할 수 있게 한다. 이러한 방식으로, 단지 다른 서브시스템이 활성 모드 동작에 있기 때문에 휴면(dormant) 서브시스템에 불필요하게 활성 모드 전력 공급 전압을 공급함으로 인한 전력이 낭비되지 않는다. 게다가, 휴면 서브시스템에 대한 슬립 모드로부터 활성 모드로의 전환은 단지, 그 서브시스템의 전력 멀티플렉서(280)가 활성 모드 MX 전력 레일(265)을 선택할 것을 요구한다. 이것은, 활성 모드로 웨이크 업(wake up)시키는 것에 관한 레이턴시(latency)를 감소시켜 종래의 아키텍쳐들에 비해 부가적인 전력을 보존한다.
[0021] 각각의 전력 멀티플렉서(280)는, PMOS 트랜지스터들의 병렬 어레인지먼트(arrangement)와 같은, 임의의 적절한 세트의 스위치들을 포함할 수 있다. 대안적으로, 전력 멀티플렉서들(280)을 형성하기 위해 송신 게이트들이 또한 사용될 수 있다. 일부 구현들에서, 복수의 전력 멀티플렉서들(280)은, 아일랜드 내장 메모리(MX) 전력 도메인들 중 활성인 것들을 활성 모드 MX 전력 레일(265)에 선택적으로 커플링시키고 그리고 아일랜드 내장 메모리(MX) 전력 도메인들 중 휴면인 것들을 슬립 모드 MX 전력 레일(270)에 선택적으로 커플링시키기 위한 수단을 포함하는 것으로 간주될 수 있다. 전력 멀티플렉서(280)를 제어하는 것과 관련하여, 상시-온 서브시스템(225)과 같은 적절한 제어 회로가 전력 멀티플렉서들의 동작을 제어할 수 있다. 대안적으로, SoC 프로세서 또는 SoC 상태 머신(예시되지 않음)이 전력 멀티플렉서들(280)을 제어할 수 있다.
[0022] 전력 멀티플렉서들(280)에 대한 제어기가 어디에 로케이팅되는지에 상관없이, 제어기는, 임의의 주어진 아일랜드 MX 도메인에 대한 슬립 모드 MX 전력 레일(270) 및 활성 모드 MX 전력 레일(265) 둘 모두의 동시적인 커플링을 방지하도록 구성될 수 있는데, 이는, 그러한 동시적인 커플링이, 활성 모드 MX 레일(265)이 바람직하지 않게 슬립 모드 MX 레일(270)로 방전되는 것을 야기할 수 있기 때문이다. 따라서, 각각의 전력 멀티플렉서(280)는, (활성 모드로부터 슬립 모드로 또는 슬립 모드로부터 활성 모드로 중 어느 것이든) 임의의 모드 전환 동안, 자신의 대응하는 MX 전력 도메인에 대한 전력 공급 노드를 활성 모드 MX 전력 레일(265) 및 슬립 모드 MX 전력 레일(270) 둘 모두로부터 일시적으로 결합해제(disengage)하도록 제어될 수 있다. 결합해제 기간은, 전력 멀티플렉서(280)가 원하는 전력 레일에 결합(engage)될 때까지 대응하는 MX 전력 도메인이 자신의 전력 공급 노드 상의 잔류 전압으로 계속 동작할 수 있도록, 비교적 짧을 수 있다(예컨대, 수십 나노초일 수 있음).
[0023] 저 전력 아일랜드에 대한 동작 방법이 이제 논의될 것이다. 방법은, 활성 모드 전력 공급 전압으로 제1 전력 레일에 전력을 공급하는 동작(300)뿐만 아니라 슬립 모드 전력 공급 전압으로 제2 전력 레일에 전력을 공급하는 동작(305)을 포함하며, 여기서, 활성 모드 전력 공급 전압은 슬립 모드 전력 공급 전압보다 크다. 활성 모드 MX 전력 레일(265)에 전력을 공급하는 것이 동작(300)의 일 예인 반면, 슬립 모드 MX 전력 레일(270)에 전력을 공급하는 것이 동작(305)의 일 예이다.
[0024] 방법은, 집적 회로 내의 서브시스템에 대해 수행되고 그리고 서브시스템이 활성 모드에서 동작하는 동안 서브시스템의 내장 메모리 전력 도메인을 제1 전력 레일에 커플링시키는 것을 포함하는 동작(310)을 더 포함한다. 전력 멀티플렉서들(280) 중 하나에 의한 활성 모드 MX 전력 레일(265)의 선택이 동작(310)의 일 예이다.
[0025] 마지막으로, 방법은 또한, 서브시스템이 슬립 모드에서 동작하는 동안 내장 메모리 전력 도메인을 제2 전력 레일에 커플링시키는 것을 포함하는 동작(315)을 포함한다. 전력 멀티플렉서들(280) 중 하나에 의한 슬립 모드 MX 전력 레일(270)의 선택이 동작(315)의 일 예이다.
[0026] 당업자들이 지금쯤은 이미 인식할 바와 같이, 그리고 가까이 있는 특정 애플리케이션에 의존하여, 본 개시내용의 사상 및 범위로부터 벗어나지 않으면서 많은 수정들, 치환들 및 변형들이 본 개시내용의 재료들, 장치, 구성들, 및 디바이스들의 사용 방법들에서 그리고 이들에 대해 이루어질 수 있다. 이러한 관점에서, 본 개시내용의 범위는 본원에서 예시되고 설명된 특정 구현들의 범위로 제한되지 않아야 하는데, 그 이유는 특정 구현들이 단지 그들의 몇몇 예들로서 이루어지고, 그보다는 오히려, 특정 구현들이 이후에 첨부된 청구항들 및 그들의 기능적 등가물들의 범위에 완전히 상응해야 하기 때문이다.

Claims (15)

  1. 집적 회로로서,
    저 전력 아일랜드(island) 코어 로직 전력 공급 전압을 공급하도록 구성되는 저 전력 아일랜드 코어 로직 전력 레일;
    활성 모드 전력 공급 전압을 공급하도록 구성되는 제 1 전력 레일;
    슬립(sleep) 모드 전력 공급 전압을 공급하도록 구성되는 제 2 전력 레일 ― 상기 활성 모드 전력 공급 전압은 상기 슬립 모드 전력 공급 전압보다 큼 ―;
    복수의 서브시스템들 ― 각각의 서브시스템은, 전력 공급 노드를 포함하는 내장(embedded) 메모리, 상기 전력 공급 노드와 상기 제 1 전력 레일 및 상기 제 2 전력 레일 사이에 커플링되는 전력 멀티플렉서, 및 상기 저 전력 아일랜드 코어 로직 전력 레일에 커플링되는 서브시스템 코어 로직 전력 도메인을 갖고, 각각의 서브시스템의 전력 멀티플렉서는, 상기 서브시스템의 내장 메모리에 대한 활성 모드 동작 동안 상기 제 1 전력 레일을 선택하도록 구성되고, 그리고 상기 서브시스템의 전력 멀티플렉서는 추가로, 상기 서브시스템의 내장 메모리에 대한 슬립 모드 동작 동안 상기 제 2 전력 레일을 선택하도록 구성됨 ―; 및
    전력 아일랜드 코어 로직 전력 레일과는 독립적으로 전력이 공급되는 프로세서 코어 로직 도메인을 포함하는 프로세서를 포함하고,
    상기 프로세서는, 상기 프로세서에 대한 슬립 모드 동안 상기 제 2 전력 레일에 의해 전력이 공급되도록 구성되는 내장 메모리 전력 도메인을 포함하는, 집적 회로.
  2. 제 1 항에 있어서,
    상기 집적 회로는, 상기 슬립 모드 전력 공급 전압을 상기 제 2 전력 레일에 공급하도록 구성되는 제 1 스위치 모드 전력 공급부를 포함하는 전력 관리 집적 회로(PMIC; power management integrated circuit)를 포함하는 시스템에 통합되는, 집적 회로.
  3. 제 1 항에 있어서,
    각각의 서브시스템은, 독립적으로 슬립 모드 및 활성 모드에 진입하도록 구성되는, 집적 회로.
  4. 제 1 항에 있어서,
    상기 복수의 서브시스템들은 적어도 하나의 센서 서브시스템을 포함하는, 집적 회로.
  5. 제 1 항에 있어서,
    상기 복수의 서브시스템들은 적어도 하나의 무선 인터페이스 서브시스템을 포함하는, 집적 회로.
  6. 제 2 항에 있어서,
    상기 PMIC는:
    출력 전압을 공급하도록 구성되는 제 2 스위치 모드 전력 공급부;
    상기 출력 전압을, 상기 저 전력 아일랜드 코어 로직 전력 레일에 전력을 공급하기 위한 전력 아일랜드 코어 로직 전력 공급 전압으로 변환하도록 구성되는 제 1 선형 드롭-아웃 조절기(drop-out regulator); 및
    상기 출력 전압을, 상기 제 1 전력 레일에 전력을 공급하기 위한 상기 활성 모드 전력 공급 전압으로 변환하도록 구성되는 제 2 선형 드롭-아웃 조절기
    를 더 포함하는, 집적 회로.
  7. 제 1 항에 있어서,
    상기 전력 멀티플렉서는 한 쌍의 PMOS 트랜지스터들을 포함하는, 집적 회로.
  8. 제 1 항에 있어서,
    각각의 전력 멀티플렉서가, 대응하는 서브시스템이 활성 모드와 슬립 모드 사이에서 스위칭할 때 상기 제 1 전력 레일로부터 그리고 상기 제 2 전력 레일로부터 일시적으로 결합해제(disengage)되도록, 전력 멀티플렉서들을 제어하도록 구성되는 제어기를 더 포함하는, 집적 회로.
  9. 제 2 항에 있어서,
    상기 제 1 전력 레일에 커플링되는 제 1 디커플링(decoupling) 커패시터 및 상기 제 2 전력 레일에 커플링되는 제 2 디커플링 커패시터를 더 포함하는, 집적 회로.
  10. 방법으로서,
    집적 회로의 저 전력 아일랜드의 제 1 전력 레일에 활성 모드 전력 공급 전압으로 전력을 공급하는 단계;
    상기 저 전력 아일랜드의 제 2 전력 레일에 슬립 모드 전력 공급 전압으로 전력을 공급하는 단계 ― 상기 활성 모드 전력 공급 전압은 상기 슬립 모드 전력 공급 전압보다 큼 ―;
    상기 저 전력 아일랜드 내의 복수의 서브시스템에 대해, 각각의 서브시스템의 내장 메모리 전력 도메인을, 서브시스템이 활성 모드에서 동작하는 동안 상기 제 1 전력 레일에 커플링시키는 단계 ― 각각의 서브시스템은, 저 전력 아일랜드 코어 로직 전력 공급 전압에 의해 전력이 공급되는 서브시스템 코어 로직 전력 도메인을 포함함 ―;
    상기 각각의 서브시스템의 내장 메모리 전력 도메인을, 서브시스템이 슬립 모드에서 동작하고 그리고 상기 저 전력 아일랜드 코어 로직 전력 공급 전압이 접지로 방전되는 동안 상기 제 2 전력 레일에 커플링시키는 단계; 및
    상기 집적 회로 내의 프로세서에 대한 프로세서 내장 메모리에, 상기 프로세서가 슬립 모드에서 동작하는 동안 상기 제 2 전력 레일로부터의 상기 슬립 모드 전력 공급 전압으로 전력을 공급하는 단계를 포함하고,
    상기 프로세서에 대한 프로세서 코어 로직 전력 도메인은 상기 저 전력 아일랜드 코어 로직 전력 공급 전압과 독립적으로 전력이 공급되는, 방법.
  11. 제 10 항에 있어서,
    상기 집적 회로의 서브시스템들 중 전환 중인 서브시스템이 활성 모드와 슬립 모드 사이에서 전환될 때, 상기 전환 중인 서브시스템의 내장 메모리 전력 도메인으로부터 상기 제 2 전력 레일 및 상기 제 1 전력 레일 둘 모두를 일시적으로 디커플링시키는 단계를 더 포함하는, 방법.
  12. 제 10 항에 있어서,
    스위치 모드 전력 공급부를 통해 직접 상기 제 2 전력 레일에 전력을 공급하는 단계를 더 포함하는, 방법.
  13. 집적 회로로서,
    전력 아일랜드 코어 로직 전력 공급 전압을 공급하도록 구성되는 전력 아일랜드 코어 로직 전력 레일;
    활성 모드 전력 공급 전압을 공급하도록 구성되는 제 1 전력 레일;
    슬립 모드 전력 공급 전압을 공급하도록 구성되는 제 2 전력 레일 ― 상기 활성 모드 전력 공급 전압은 상기 슬립 모드 전력 공급 전압보다 큼 ―;
    복수의 서브시스템들 ― 각각의 서브시스템은, 상기 전력 아일랜드 코어 로직 전력 레일에 커플링되는 서브시스템 코어 로직 도메인을 포함하고, 그리고 하나 또는 그 초과의 내장 메모리들을 갖는 메모리 전력 도메인을 포함함 ―;
    메모리 전력 도메인들 중 활성인 메모리 전력 도메인들을 상기 제 1 전력 레일에 선택적으로 커플링시키고 그리고 상기 메모리 전력 도메인들 중 휴면인 메모리 전력 도메인들을 상기 제 2 전력 레일에 선택적으로 커플링시키기 위한 수단; 및
    상기 전력 아일랜드 코어 로직 전력 레일과는 독립적으로 전력이 공급되는 프로세서 코어 로직 도메인을 포함하는 프로세서를 포함하고,
    상기 프로세서는, 상기 프로세서에 대한 슬립 모드 동안 슬립 메모리 전력 레일에 의해 전력이 공급되도록 구성되는 내장 메모리를 포함하는, 집적 회로.
  14. 제 13 항에 있어서,
    상기 집적 회로는, 상기 제 2 전력 레일에 상기 슬립 모드 전력 공급 전압으로 전력을 공급하도록 구성되는 스위치 모드 전력 공급부를 포함하는 시스템에 통합되는, 집적 회로.
  15. 제 13 항에 있어서,
    상기 복수의 서브시스템들은 적어도 하나의 센서 서브시스템을 포함하는, 집적 회로.
KR1020187005464A 2015-08-26 2016-07-21 집적 회로용 전력 멀티플렉서 KR101854329B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/836,694 2015-08-26
US14/836,694 US9690359B2 (en) 2015-08-26 2015-08-26 Power multiplexer for integrated circuit power grid efficiency
PCT/US2016/043416 WO2017034714A1 (en) 2015-08-26 2016-07-21 Power multiplexer for an integrated circuit

Publications (2)

Publication Number Publication Date
KR20180026781A true KR20180026781A (ko) 2018-03-13
KR101854329B1 KR101854329B1 (ko) 2018-05-03

Family

ID=56561491

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020187005464A KR101854329B1 (ko) 2015-08-26 2016-07-21 집적 회로용 전력 멀티플렉서

Country Status (6)

Country Link
US (1) US9690359B2 (ko)
EP (1) EP3341813B1 (ko)
JP (1) JP6408192B2 (ko)
KR (1) KR101854329B1 (ko)
CN (1) CN107924223B (ko)
WO (1) WO2017034714A1 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170177068A1 (en) * 2015-12-17 2017-06-22 Intel Corporation Systems, methods and devices for standby power savings
US10379592B2 (en) * 2017-03-17 2019-08-13 Intel Corporation Power management of an NZE IoT device
US10942556B2 (en) 2017-08-22 2021-03-09 Intel Corporation Early pre-charge enablement for peak power application in net zero energy devices
US10248558B2 (en) 2017-08-29 2019-04-02 Qualcomm Incorporated Memory leakage power savings
US20190073020A1 (en) * 2017-09-01 2019-03-07 Intel Corporation Dynamic memory offlining and voltage scaling
US10642338B2 (en) 2017-09-28 2020-05-05 Intel Corporation Hierarchical power management unit for low power and low duty cycle devices
US10466766B2 (en) * 2017-11-09 2019-11-05 Qualcomm Incorporated Grouping central processing unit memories based on dynamic clock and voltage scaling timing to improve dynamic/leakage power using array power multiplexers
US10948970B2 (en) * 2018-03-30 2021-03-16 Dialog Semiconductor B.V. Low power microcontroller
US11199967B2 (en) * 2018-07-13 2021-12-14 Micron Technology, Inc. Techniques for power management using loopback
US20200103956A1 (en) * 2018-09-28 2020-04-02 Qualcomm Incorporated Hybrid low power architecture for cpu private caches
CN115769173A (zh) * 2020-07-31 2023-03-07 高通股份有限公司 用于自适应功率复用的系统和方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3147395B2 (ja) 1990-05-07 2001-03-19 セイコーエプソン株式会社 集積回路及び電子機器
US6901523B2 (en) 2002-06-14 2005-05-31 Dell Products L.P. Method and apparatus for information handling system sleep regulation
US6801146B2 (en) 2002-11-14 2004-10-05 Fyre Storm, Inc. Sample and hold circuit including a multiplexer
US6914844B2 (en) 2003-03-03 2005-07-05 Infineon Technologies North America Corp. Deep power down switch for memory device
US8166221B2 (en) 2004-03-17 2012-04-24 Super Talent Electronics, Inc. Low-power USB superspeed device with 8-bit payload and 9-bit frame NRZI encoding for replacing 8/10-bit encoding
US8315234B2 (en) * 2007-09-24 2012-11-20 Wi-Lan, Inc. Time multiplexing for coexistence within multiple communication systems
US8327173B2 (en) 2007-12-17 2012-12-04 Nvidia Corporation Integrated circuit device core power down independent of peripheral device operation
JP2009289308A (ja) * 2008-05-28 2009-12-10 Toshiba Corp 半導体記憶装置
US8406075B2 (en) * 2009-04-03 2013-03-26 Taiwan Semiconductor Manufacturing Company, Ltd. Ultra-low leakage memory architecture
US8719630B2 (en) * 2010-08-23 2014-05-06 Qualcomm Incorporated Method and apparatus for monitoring interrupts during a power down event at a processor
US8981839B2 (en) * 2012-06-11 2015-03-17 Rf Micro Devices, Inc. Power source multiplexer
US8762753B2 (en) 2012-06-17 2014-06-24 Freescale Semiconductor, Inc. Power management circuit using two configuration signals to control the power modes of two circuit modules using two crosslinked multiplexers and a level shifter
JP2014067191A (ja) * 2012-09-25 2014-04-17 Fujitsu Ltd 演算処理回路及び電源制御方法

Also Published As

Publication number Publication date
JP6408192B2 (ja) 2018-10-17
CN107924223A (zh) 2018-04-17
US20170060224A1 (en) 2017-03-02
BR112018003536A2 (pt) 2018-09-25
CN107924223B (zh) 2021-02-19
EP3341813B1 (en) 2020-03-25
EP3341813A1 (en) 2018-07-04
WO2017034714A1 (en) 2017-03-02
JP2018528541A (ja) 2018-09-27
KR101854329B1 (ko) 2018-05-03
US9690359B2 (en) 2017-06-27

Similar Documents

Publication Publication Date Title
KR101854329B1 (ko) 집적 회로용 전력 멀티플렉서
EP2438497B1 (en) Power island with independent power characteristics for memory and logic
KR101962606B1 (ko) 전력의 게이트 제어를 통한 집적 회로
EP3167521B1 (en) Dynamic sleep mode based upon battery charge
CN107003707B (zh) 具有用于逻辑和存储器的独立功率域和拆分式电源轨的集成系统
EP2302775B1 (en) Power Supply Arrangement for Integrated Circuit Core
EP3132327B1 (en) Switchable decoupling capacitors
US9252774B2 (en) Integrated circuit wake-up control system
US20110084552A1 (en) Power Management Methodology
KR20210087816A (ko) 배터리 관리 장치
US6836175B2 (en) Semiconductor integrated circuit with sleep memory
WO2018000517A1 (zh) 电源管理电路
CN219574672U (zh) 低功耗系统、微控制器及芯片
Chen et al. Self-super-cutoff power gating with state retention on a 0.3 V 0.29 fJ/cycle/gate 32b RISC core in 0.13 µm CMOS
JP2004047810A (ja) 半導体集積回路
US11196335B2 (en) Ultra-low-power mode control circuit for power converter
CN112235850B (zh) 一种物联网芯片的低功耗系统及方法
EP2297854B1 (en) Internal charge transfer for circuits
Calhoun et al. Flexible on-chip power delivery for energy efficient heterogeneous systems
Shih et al. Hybrid buck-linear (HBL) technique for enhanced dip voltage and transient response in load-preparation buck (LPB) converter
EP3046258A2 (en) Semiconductor device
CN112084133A (zh) 一种车载双微处理器系统及控制方法
US20160036321A1 (en) Dynamic bypass capacitance

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant