KR20180025356A - 불휘발성 메모리 및 불휘발성 메모리 시스템 - Google Patents

불휘발성 메모리 및 불휘발성 메모리 시스템 Download PDF

Info

Publication number
KR20180025356A
KR20180025356A KR1020160110182A KR20160110182A KR20180025356A KR 20180025356 A KR20180025356 A KR 20180025356A KR 1020160110182 A KR1020160110182 A KR 1020160110182A KR 20160110182 A KR20160110182 A KR 20160110182A KR 20180025356 A KR20180025356 A KR 20180025356A
Authority
KR
South Korea
Prior art keywords
page
data
memory
page data
value
Prior art date
Application number
KR1020160110182A
Other languages
English (en)
Inventor
이용준
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020160110182A priority Critical patent/KR20180025356A/ko
Priority to US15/606,659 priority patent/US10031702B2/en
Publication of KR20180025356A publication Critical patent/KR20180025356A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0688—Non-volatile semiconductor memory arrays
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0877—Cache access modes
    • G06F12/0882—Page mode
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5678—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using amorphous/crystalline phase transition storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G11C13/0028—Word-line or row circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0059—Security or protection circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0097—Erasing, e.g. resetting, circuits or methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0038—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0085—Write a page or sector of information simultaneously, e.g. a complete row or word line
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/72—Array wherein the access device being a diode
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Abstract

본 발명은 불휘발성 메모리 및 메모리 시스템에 관한 것이다. 본 발명의 실시예에 따른 불휘발성 메모리는 메모리 셀 어레이, 디코어, 데이터 입출력 회로, 및 컨트롤 로직을 포함한다. 컨트롤 로직은 전원 전압의 변화에 응답하여 복수의 페이지 데이터 각각을 삭제하거나 유지하도록 디코더 및 데이터 입출력 회로를 제어한다. 컨트롤 로직은 페이지 관리 유닛을 포함한다. 페이지 관리 유닛은 복수의 페이지 데이터에 대응되는 세트 플래그 값에 근거하여 페이지 데이터의 삭제여부를 결정한다. 본 발명의 실시예에 따르면, 불휘발성 메모리에 저장된 중요 데이터의 유출이 방지될 수 있다.

Description

불휘발성 메모리 및 불휘발성 메모리 시스템{NONVOLATILE MEMORY AND NONVOLATILE MEMORY SYSTEM}
본 발명은 메모리 장치에 관한 것으로, 좀 더 상세하게는 불휘발성 메모리 및 불휘발성 메모리 시스템에 관한 것이다.
반도체 메모리 장치(semiconductor memory device)는 실리콘(Si, silicon), 게르마늄(Ge, Germanium), 비화 갈륨(GaAs, gallium arsenide), 인화인듐(InP, indium phospide) 등과 같은 반도체를 이용하여 구현되는 기억장치이다. 반도체 메모리 장치는 크게 휘발성 메모리 장치(Volatile memory device)와 불휘발성 메모리 장치(Nonvolatile memory device)로 구분된다.
휘발성 메모리 장치는 전원 공급이 차단되면 저장하고 있던 데이터가 소멸되는 메모리 장치이다. 휘발성 메모리 장치에는 SRAM (Static RAM), DRAM (Dynamic RAM), SDRAM (Synchronous DRAM) 등이 있다. 불휘발성 메모리 장치는 전원 공급이 차단되어도 저장하고 있던 데이터를 유지하는 메모리 장치이다. 불휘발성 메모리 장치에는 ROM (Read Only Memory), PROM (Programmable ROM), EPROM (Electrically Programmable ROM), EEPROM (Electrically Erasable and Programmable ROM), 플래시 메모리 장치, PRAM (Phase-change RAM), MRAM (Magnetic RAM), RRAM (Resistive RAM), FRAM (Ferroelectric RAM) 등이 있다.
메인 메모리는 주로 중요 데이터를 처리하는 공간으로 사용된다. 기존의 메인 메모리는 보안상의 이유로 휘발성 메모리 장치를 사용하였다. DRAM 등의 휘발성 메모리를 메인 메모리로 사용하는 경우, 휘발 특성으로 인하여 메인 메모리에 저장된 데이터는 일정 주기로 리프레시(refresh)되어야 한다. 또한, 휘발성 메인 메모리에 저장된 데이터는 전원 오프 시에 소실된다. 따라서, 불휘발성 메인 메모리를 사용하는 방안이 연구되고 있다.
최근에는 전원 공급이 차단되어도 데이터를 유지하고, 처리 속도도 ROM보다 빠른 장점을 갖는 플래시 메모리 장치, PRAM (Phase-change RAM), MRAM (Magnetic RAM), RRAM (Resistive RAM)등의 불휘발성 메모리 장치가 메인 메모리로 각광받고 있다.
본 발명은 불휘발성 메모리의 보안성을 확보하는 불휘발성 메모리 및 불휘발성 메모리 시스템을 제공할 수 있다.
본 발명의 실시예에 따른 불휘발성 메모리는 메모리 셀 어레이, 디코더, 데이터 입출력 회로, 및 컨트롤 로직을 포함한다.
메모리 셀 어레이는 복수의 불휘발성 메모리 셀들을 포함한다. 디코더는 복수의 워드 라인들을 통해 메모리 셀 어레이에 연결된다. 데이터 입출력 회로는 복수의 비트 라인들을 통해 메모리 셀 어레이에 연결된다.
컨트롤 로직은 전원 전압의 변화에 응답하여 복수의 페이지 데이터 각각을 삭제하거나 유지하도록 디코더 및 데이터 입출력 회로를 제어한다. 전원 전압은 파워 온 또는 파워 오프를 포함한다. 컨트롤 로직은 페이지 관리 유닛을 포함한다. 페이지 관리 유닛은 파워 온 리셋 또는 파워 오프 신호를 수신할 때 페이지 데이터의 삭제 여부를 결정한다.
페이지 관리 유닛은 복수의 페이지 데이터 각각에 대응되는 세트 플래그 값에 근거하여 페이지 데이터의 삭제여부를 결정한다. 페이지 데이터는 호스트가 1회의 트랜잭션에서 요청하는 데이터에 대응될 수 있다. 페이지 관리 유닛은 세트 플래그 값이 제1 논리값을 갖는 경우, 세트 플래그에 대응되는 페이지 데이터를 삭제하도록 디코더 및 데이터 입출력 회로를 제어한다. 이 경우, 페이지 관리 유닛은 세트 플래그에 대응되는 페이지 데이터를 0, 더미 패턴, 또는 랜덤 패턴으로 덮어쓰도록 디코더 및 데이터 입출력 회로를 제어할 수 있다. 페이지 관리 유닛은 세트 플래그 값이 제2 논리값을 갖는 경우, 세트 플래그에 대응되는 페이지 데이터를 유지하도록 디코더 및 데이터 입출력 회로를 제어한다.
페이지 관리 유닛은 복수의 페이지 데이터 각각에 대응되는 독출 플래그 값에 근거하여 페이지 데이터의 읽기 허용여부를 결정할 수 있다. 페이지 관리 유닛은 세트 플래그 값이 제1 논리값을 갖는 경우, 독출 플래그 값을 제1 논리값으로 변경한다. 독출 플래그 값이 제1 논리값을 갖는 경우, 독출 플래그에 대응되는 페이지 데이터를 읽지 않도록 디코더 및 데이터 입출력 회로를 제어한다. 구체적으로, 메모리 컨트롤러는 독출 플래그를 제2 논리값으로 기입하고, 페이지 관리 유닛은 세트 플래그 값이 제1 논리값을 갖는 경우, 독출 플래그 값을 제2 논리값에서 제1 논리값으로 변경한다. 독출 플래그 값이 제1 논리값인 경우, 페이지 관리 유닛은 독출 플래그에 대응되는 페이지 데이터를 무시하거나, 더미 패턴 또는 랜덤 패턴을 출력하도록 디코더 및 데이터 입출력 회로를 제어할 수 있다.
본 발명의 실시예에 따른 메모리 시스템은 불휘발성 메모리 및 메모리 컨트롤러를 포함한다. 메모리 컨트롤러는 페이지 데이터 각각에 대응되는 세트 플래그 값에 근거하여 페이지 데이터의 삭제여부를 결정하는 페이지 관리 유닛을 포함한다.
페이지 관리 유닛은 불휘발성 메모리로부터 페이지 데이터를 읽고, 세트 플래그 값이 제1 논리값을 갖는 경우, 페이지 데이터를 삭제하고, 세트 플래그 값이 제2 논리값을 갖는 경우 세트 플래그에 대응되는 페이지 데이터를 유지할 수 있다. 또는, 페이지 관리 유닛은 전원 전압 변화에 응답하여 불휘발성 메모리 삭제 커맨드를 제공하고, 불휘발성 메모리는 삭제 커맨드에 응답하여 세트 플래그에 대응되는 페이지 데이터를 삭제할 수 있다.
본 발명의 실시예에 따른 메모리 시스템은 불휘발성 메모리를 포함할 수 있다. 본 발명의 실시 예에 따르면 불휘발성 메모리에 저장된 중요 데이터의 유출이 방지될 수 있다.
도 1은 본 발명의 일 실시예에 따른 메모리 시스템을 도시한 블록도이다.
도 2는 도 1의 불휘발성 메인 메모리를 도시한 블록도이다.
도 3 및 도 4는 본 발명의 일 실시예에 따른 페이지 데이터를 도시한 도면이다.
도 5는 본 발명의 일 실시예에 따른 메모리 시스템의 동작을 예시적으로 설명하기 위한 순서도이다.
도 6 및 도 7은 본 발명의 다른 실시예에 따른 페이지 데이터를 도시한 도면이다.
도 8 내지 도 10은 본 발명의 다른 실시예에 따른 메모리 시스템을 도시한 블록도이다.
도 11 및 도 12는 본 발명의 메모리 셀 어레이를 설명하기 위한 도면이다.
아래에서는, 본 발명의 기술 분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로, 본 발명의 실시 예들이 명확하고 상세하게 기재된다.
도 1은 본 발명의 일 실시예에 따른 메모리 시스템(10)을 도시한 블록도이다.
도 1을 참조하면, 메모리 시스템(10)은 중앙 처리 장치(100), 메인 메모리 컨트롤러(200), 및 불휘발성 메인 메모리(300), 호스트 인터페이스(400), 메모리 컨트롤러(500), 불휘발성 메모리(600), 모뎀(Modem, 700), 디스플레이 드라이버(800), 및 디스플레이(900)를 포함한다.
메모리 시스템(10)은 시스템 버스를 통해 중앙 처리 장치(100), 메인 메모리 컨트롤러(200), 호스트 인터페이스(400), 메모리 컨트롤러(500), 모뎀(Modem, 700), 디스플레이 드라이버(800)가 서로 데이터를 주고받을 수 있도록 한다. 호스트 인터페이스(400)를 통해 제공되거나, 중앙 처리 장치(100)에 의해 처리된 데이터는 불휘발성 메인 메모리(300)에 저장된다.
중앙 처리 장치(100)는 메모리 시스템(10)의 전반적인 동작을 제어한다. 예를 들어, 중앙 처리 장치(100)는 외부 요청에 응답하여 쓰기 동작, 읽기 동작, 또는 연산 동작 등이 수행되도록 메모리 시스템(10)의 각 구성요소들을 제어한다.
메인 메모리 컨트롤러(200)는 중앙 처리 장치(100)로부터 쓰기 명령을 수신하고, 쓰기 데이터가 불휘발성 메인 메모리(300)에 저장되도록 불휘발성 메인 메모리(300)를 제어한다. 또한, 메모리 컨트롤러(200)는 중앙 처리 장치(100)로부터 읽기 명령을 수신하고, 읽기 데이터에 대한 읽기 동작이 수행되도록, 불휘발성 메인 메모리(300)를 제어한다. 메모리 컨트롤러(200)는 페이지 관리 유닛(210)을 포함한다.
불휘발성 메인 메모리(300)는 메모리 시스템(10)에 대한 메인 메모리로 동작한다. 불휘발성 메인 메모리(300)는 메모리 컨트롤러(200)에서 실행 중인 프로그램에 대한 데이터를 저장할 수 있다. 불휘발성 메인 메모리(300)는 중앙 처리 장치(100)에서 실행 중인 프로그램에 대한 데이터를 저장할 수 있다. 불휘발성 메인 메모리(300)는 메모리 컨트롤러(200)를 통해 중앙 처리 장치(100)로부터 제공된 쓰기 데이터를 저장할 수 있고, 읽기 데이터에 대한 읽기 동작을 수행할 수 있다.
불휘발성 메인 메모리(300)는 상변화 물질을 이용하는 PRAM과 같은 불휘발성 메모리 소자를 이용하여 구현될 수 있다. 다만, 이에 제한되지 않고, 불휘발성 메인 메모리(300)는 자기저항 물질을 이용하는 MRAM(Magnetic Random Access Memory), 전이금속산화물질(Complex Metal Oxide)의 가변 저항 물질을 이용한 RRAM(Resistive Random Access Memory), 및 플래시 메모리(Flash Memory) 등을 이용하여 구현될 수 있다.
호스트 인터페이스(400)는 호스트와의 인터페이스를 제공하고, 메모리 컨트롤러(500)는 불휘발성 메모리(600)와의 인터페이스를 제공한다. 불휘발성 메모리(600)는 메모리 시스템(10)의 보조 기억 장치로 사용될 수 있다. 예를 들어, 중앙 처리 장치(100)에 의해 실행되는 운영 체제 또는 다양한 프로그램들에 의해 장기적인 저장을 목적으로 생성되는 다양한 데이터가 불휘발성 메모리(600)에 저장될 수 있다. 불휘발성 메모리(600)는 중앙 처리 장치(100) 또는 메인 메모리 컨트롤러(200)에 의하여 저장된 데이터가 불휘발성 메인 메모리(300)로 독출되도록 할 수 있다. 불휘발성 메모리(600)는 플래시 메모리, PRAM (Phase-change RAM), MRAM (Magnetic RAM), FeRAM (Ferroelectric RAM), RRAM (Resistive RAM) 등을 포함할 수 있다.
모뎀(700)은 외부 장치와 통신할 수 있다. 예를 들어, 모뎀(700)은 LTE (Long Term Evolution), CDMA (Code Division Multiple Access), 블루투스 (Bluetooth), NFC (Near FieLD Communication), 와이파이(WiFi), RFID (Radio Frequency IDentification) 등과 같은 다양한 무선 통신 방식들, 또는 USB (Universal Serial Bus), SATA (Serial AT Attachment), SPI (Serial Peripheral Interface), I2C (Inter-integrated Circuit), HS-I2C, I2S, (Integrated-interchip Sound) 등과 같은 다양한 유선 통신 방식들 중 적어도 하나에 기반하여 통신을 수행할 수 있다.
디스플레이 드라이버(800)는 불휘발성 메인 메모리(300) 또는 불휘발성 메모리(600)에 저장된 데이터에 따른 계조 전압을 생성하고, 생성된 계조 전압을 데이터 전압으로 디스플레이(900)에 제공할 수 있다.
디스플레이(900)는 디스플레이 드라이버(800)로부터 데이터 전압을 수신하여 표시할 수 있다. 예를 들어, 디스플레이(900)는 LCD (Liquid Crystal Display), OLED (Organic Light Emitting Diode), AMOLED (Active Matrix OLED), 플렉서블 디스플레이, 전자잉크 등을 포함할 수 있다.
도 2는 본 발명의 도 1의 불휘발성 메인 메모리(300)를 도시한 블록도이다. 다만, 도 2의 불휘발성 메인 메모리(300)의 구조 및 동작은 도 1의 불휘발성 메모리(600)에도 적용될 수 있고, 그 외 다른 불휘발성 메모리에도 사용될 수 있다.
도 2를 참조하면, 불휘발성 메인 메모리(300)는 메모리 셀 어레이(310), 데이터 입출력 회로(320), 디코더(330), 컨트롤 로직(340), 및 전원 전압 감지부(350)를 포함한다.
메모리 셀 어레이(310)는 워드 라인들(WL)을 통해 디코더(330)에 연결되고, 비트 라인들(BL)을 통해 데이터 입출력 회로(320)에 연결된다. 메모리 셀 어레이(310)는 복수의 메모리 셀들을 포함한다. 예를 들어, 행 방향으로 배열되는 메모리 셀들은 워드 라인들(WL)에 연결되고, 열 방향으로 배열되는 메모리 셀들은 비트 라인들(BL)에 연결된다. 메모리 셀 어레이(310)는 셀 당 하나 또는 그 이상의 비트를 저장할 수 있도록 구성될 수 있다.
데이터 입출력 회로(320)는 비트 라인(BL)을 통하여 메모리 셀 어레이(310)에 연결된다. 데이터 입출력 회로(320)는 컨트롤 로직(340)의 제어에 응답하여 동작한다. 데이터 입출력 회로(320)는 외부로부터 데이터를 수신하고, 수신된 데이터를 메모리 셀 어레이(310)에 저장한다. 데이터 입출력 회로(320)는 메모리 셀 어레이(310)로부터 데이터를 독출하고, 독출된 데이터를 외부로 전송한다.
데이터 입출력 회로(320)는 복수의 감지 증폭 회로들 및 쓰기 드라이버들을 포함할 수 있다. 예를 들어, 읽기 동작 시에, 각각의 감지 증폭 회로는 비트 라인(BL)을 통하여 데이터 전압을 수신하고, 수신된 데이터 전압과 기준 전압(reference voltage)을 비교할 수 있다. 각각의 감지 증폭 회로는 비교 결과를 디지털 레벨의 데이터 신호로 출력할 수 있다.
디코더(330)는 워드 라인(WL)을 통하여 메모리 셀 어레이(310)에 연결된다. 디코더(330)는 컨트롤 로직(340)의 제어에 응답하여 동작한다. 디코더(330)는 외부로부터 수신된 어드레스(ADDR)에 따라, 대응하는 워드 라인을 선택한다. 디코더(330)는 수신된 어드레스(ADDR)를 디코딩한다. 디코딩된 어드레스를 이용하여, 디코더(330)는 워드 라인들(WL)을 선택한다.
컨트롤 로직(340)은 불휘발성 메인 메모리(300)의 전반적인 동작을 제어한다. 예를 들어, 쓰기 동작 시에, 컨트롤 로직(340)은 외부로부터 수신된 데이터가 메모리 셀 어레이(310)에 저장되도록 디코더(330)와 데이터 입출력 회로(320)를 제어한다. 읽기 동작 시에, 컨트롤 로직(340)은 메모리 셀 어레이(310)에 저장된 데이터에 대한 읽기 동작이 수행되도록 디코더(330)와 데이터 입출력 회로(320)를 제어한다.
컨트롤 로직(340)은 페이지 관리 유닛(341)을 포함한다. 파워 온 리셋 또는 파워 오프시에, 페이지 관리 유닛(341)은 메모리 셀 어레이(310)에 저장된 데이터의 삭제여부를 결정할 수 있다. 페이지 관리 유닛(341)은 페이지 단위로 메모리 셀 어레이(310)에 저장된 데이터의 삭제여부를 결정한다.
구체적으로, 페이지 관리 유닛(341)은 파워 온 리셋 신호(POR) 또는 파워 오프 신호를 수신한다. 파워 온 리셋 신호(POR)는 전원 전압 감지부(350)에서 컨트롤 로직(340)으로 제공될 수 있다. 파워 오프 신호는 중앙 처리 장치(100), 메인 메모리 컨트롤러(200), 또는 호스트 인터페이스(400)가 전원 전압의 변화량을 검출하여 컨트롤 로직(340)에 제공될 수 있다. 예를 들어, 파워 온 리셋 시에, 페이지 관리 유닛(341)은 파워 온 리셋 신호(POR)에 응답하여 메모리 셀 어레이(310)에 저장된 데이터를 페이지 데이터 단위로 삭제하거나 유지할 수 있다. 저장된 데이터를 페이지 데이터 단위로 삭제하거나 유지하는 프로세스에 대한 구체적인 내용은 후술된다.
전원 전압 감지부(350)는 파워 온 리셋 시에 전압 상승을 검출하여 컨트롤 로직(340)에 파워 온 리셋 신호(POS)를 제공할 수 있다. 다만, 이에 제한되지 않고, 불휘발성 메인 메모리(300) 외부에서 파워 온 리셋 신호(POS)를 수신할 수 있다.
전원 전압 감지부(350)는 파워 오프 시에 중앙 처리 장치(100) 메인 메모리 컨트롤러(200), 또는 호스트 인터페이스(400)로부터 파워 오프 신호를 수신하여 컨트롤 로직(340)에 제공할 수 있다. 다만, 이에 제한되지 않고 전원 전압 감지부(350) 자체가 전압 하강을 검출할 수 있다. 또한, 컨트롤 로직(340)이 파워 오프 시에 중앙 처리 장치(100) 메인 메모리 컨트롤러(200), 또는 호스트 인터페이스(400)로부터 파워 오프 신호를 수신하여 컨트롤 로직(340)에 제공할 수 있다. 파워 오프 시 또는 서든 파워 오프(Sudden Power Off) 시에 저장된 페이지를 삭제 동작을 수행할 수 있도록, 불휘발성 메인 메모리(300)는 탄탈 캡(Tantalum CAP)을 더 포함할 수 있다.
불휘발성 메인 메모리(300) 내부의 페이지 관리 유닛(341)이 메모리 셀 어레이(310)에 저장된 데이터의 삭제여부를 판단하므로, 불휘발성 메인 메모리(300) 외부에서 메모리 셀 어레이(310)에 저장된 데이터의 삭제여부를 제어하는 경우와 비교하여 보안성을 확보할 수 있다. 즉, 불휘발성 메인 메모리(300) 자체가 중요 데이터의 유출을 방지하는 논리를 구성하므로, 외부 접근으로부터 보안성이 확보될 수 있다.
도 3 및 도 4는 본 발명의 일 실시예에 따른 페이지 영역(PA)을 도시한 도면이다. 도 3은 메모리 시스템(10)이 페이지 영역(PA)의 페이지 데이터의 삭제여부를 결정하기 전의 페이지 데이터를 나타내고, 도 4는 메모리 시스템(10)이 페이지 영역(PA)의 페이지 데이터의 삭제여부를 결정한 후의 페이지 데이터를 나타낸다.
도 3을 참조하면, 페이지 영역(PA)은 제1 내지 제8 페이지 데이터(P1~P8)를 포함한다. 제1 내지 제8 페이지 데이터(P1~P8)는 각각 제1 내지 제8 세트 플래그(SF1~SF8)를 포함한다. 제1 내지 제8 세트 플래그(SF1~SF8) 각각은 제1 내지 제8 페이지 데이터(P1~P8)에서 1비트씩 할당되어 있는 것으로 도시되었으나 이에 제한되지 않는다. 제1 내지 제8 세트 플래그(SF1~SF8)값 각각은 제1 내지 제8 페이지 데이터(P1~P8)의 가장 첫 데이터 값인 것으로 도시하였으나, 이에 제한되지 않는다. 제1 내지 제8 페이지 데이터(P1~P8)는 각각 제1 내지 제8 데이터 값(D1~D8)을 갖는다.
제1 내지 제8 페이지 데이터(P1~P8)는 서로 동일한 길이를 가질 수 있다. 이 경우, 각각의 페이지 데이터 수를 통하여 각각의 페이지 데이터를 구분하기 용이하고, 제1 내지 제8 페이지 데이터(P1~P5)의 처리를 용이하게 할 수 있다.
제1 내지 제8 페이지 데이터(P1~P8) 각각은 호스트의 트랜잭션(transaction) 시에 요청하는 데이터에 대응된다. 예를 들어, 제1 페이지 데이터(P1)는 호스트의 1회의 쓰기 트랜잭션 시에 쓰기 요청하는 데이터일 수 있다. 제2 페이지 데이터(P2)는 호스트의 다음 쓰기 트랜잭션 시에 쓰기 요청하는 데이터일 수 있다. 제1 내지 제4 페이지 데이터(P1~P4)는 하나의 불휘발성 메모리 페이지 영역(NVM Page)에 저장될 수 있다. 불휘발성 메모리 페이지 영역(NVM Page)은 불휘발성 메인 메모리(300)의 읽기/쓰기 단위로 정의된다. 즉, 호스트의 4회 트랜잭션 시에 요청하는 데이터에 대응되는 페이지 데이터의 길이는 불휘발성 메모리 페이지 영역(NVM Page)의 길이일 수 있다. 다만, 이에 제한되지 않고, 제1 내지 제8 페이지 데이터(P1~P8) 각각은 불휘발성 메인 메모리(300)의 불휘발성 메모리 페이지 영역(NVM Page)에 대응될 수 있다.
제1 세트 플래그(SF1), 제4 세트 플래그(SF4), 및 제6 내지 제8 세트 플래그(SF6~SF8)는 “1”의 데이터 값을 갖는다. 제2 세트 플래그(SF2), 제3 세트 플래그(SF3), 및 제5 세트 플래그(SF5)는 “0”의 데이터 값을 갖는다. 제2 세트 플래그(SF2), 제3 세트 플래그(SF3), 및 제5 세트 플래그(SF5)의 “0”의 데이터 값은 제1 논리값으로 정의된다. 제1 세트 플래그(SF1), 제4 세트 플래그(SF4), 및 제6 내지 제8 세트 플래그(SF6~SF8)의 “1”의 데이터 값은 제2 논리값으로 정의된다. 페이지 관리 유닛(341)은 세트 플래그 값이 제2 논리값인 경우, 대응되는 페이지 데이터를 유지하도록 제어한다. 페이지 관리 유닛(341)은 세트 플래그의 값이 제1 논리값인 경우, 대응되는 페이지 데이터를 삭제하도록 제어한다.
파워 온 리셋 또는 파워 오프 시에, 페이지 관리 유닛(341)은 세트 플래그를 읽고 확인할 수 있다. 세트 플래그 값이 제1 논리값인 경우, 페이지 관리 유닛(341)은 대응되는 페이지 데이터를 “0”으로 덮어쓰거나, 삭제, 또는 리셋하도록 제어할 수 있다. 다만, 이에 제한되지 않고, 대응되는 페이지 데이터를 “1”로 덮어쓰거나, 더미 패턴, 또는 랜덤 패턴으로 덮어쓰도록 제어할 수 있다.
도 4를 참조하면, 제1 페이지 데이터(P1), 제4 페이지 데이터(P4), 및 제6 내지 제8 페이지 데이터(P6~P8)의 페이지 데이터 값은 유지되고, 제2 페이지 데이터(P2), 제3 페이지 데이터(P3), 및 제5 페이지 데이터(P5)의 페이지 데이터 값은 삭제 또는 리셋된다. 제2 페이지 데이터(P2), 제3 페이지 데이터(P3), 및 제5 페이지 데이터(P5)의 페이지 데이터 값은 “0”으로 덮어쓰기 된 것일 수 있다.
상술한 바와 달리, 세트 플래그의 데이터 값이 제2 논리값(예를 들어 1)인 경우, 페이지 관리 유닛(341)은 대응되는 페이지 데이터를 삭제 또는 리셋하도록 제어할 수 있다. 세트 플래그의 데이터 값이 제1 논리값인 경우, 페이지 관리 유닛(341)은 대응되는 페이지 데이터를 유지하도록 제어할 수 있다. 이 경우, 도 4와 달리, 제1 페이지 데이터(P1), 제4 페이지 데이터(P4), 및 제6 내지 제8 페이지 데이터(P6~P8)의 페이지 데이터 값이 삭제 또는 리셋될 것이다.
제1 내지 제8 페이지 데이터(P1~P8) 각각의 제1 내지 제8 세트 플래그(SF1~SF8)의 데이터 값은 페이지 관리 유닛(341)에 의하여 순차적으로 검토될 수 있다. 예를 들어, 페이지 관리 유닛(341)은 어드레스 순서로 제1 내지 제8 페이지 데이터(P1~P8)의 삭제여부를 결정할 수 있다.
도시되지 않았으나, 각각의 페이지 데이터는 오류 정정 코드(ECC)를 포함할 수 있다. 메모리 시스템(10)은 오류 정정 코드(ECC)를 이용하여 불휘발성 메인 메모리(300)로부터 읽어진 데이터의 오류를 정정할 수 있다. 세트 플래그는 오류 정정 코드(ECC)에 인접하게 배치될 수 있다.
페이지 데이터에 세트 플래그를 할당함으로써, 중요 데이터는 메모리 시스템(10)의 부팅시 불휘발성 메인 메모리(300)에서 삭제될 수 있다. 이 경우, 중요 데이터의 유출이 방지될 수 있다. 또한, 중요도가 낮은 데이터는 불휘발성 메인 메모리(300)에서 삭제되지 않으므로, 다시 불휘발성 메인 메모리(300)를 세팅함으로써 발생하는 메모리 시스템(10)의 전력 소모를 감소시킬 수 있다.
도 3 및 도 4는 불휘발성 메인 메모리를 가정하였으나, 이에 제한되지 않고, 보조 기억 장치등 불휘발성 메모리를 이용한 다양한 장치들에 적용될 수 있다.
도 5는 본 발명의 일 실시예에 따른 메모리 시스템의 동작을 예시적으로 설명하기 위한 순서도이다.
도 5를 참조하면, 불휘발성 메인 메모리 시스템의 동작 방법(S10)은 파워 온 리셋 신호를 수신하는 단계(S100), 어드레스를 로딩하는 단계(S200), 페이지가 마크되어 있는지 확인하는 단계(S300), 데이터를 삭제하는 단계(S400), 종료 어드레스인지 확인하는 단계(S500), 및 다음 어드레스를 지정하는 단계(S600)를 포함한다.
파워 온 리셋 신호를 수신하는 단계(S100)에서 페이지 관리 유닛(341)은 전원 전압 감지부(350)로부터 파워 온 리셋 신호(POR)를 수신한다. 도 5와 달리, 페이지 관리 유닛(341)은 전원 전압 감지부(350) 또는 외부로부터 파워 오프 신호를 수신할 수 있다.
어드레스를 로딩하는 단계(S200)에서 불휘발성 메인 메모리(300)는 어드레스(ADDR)를 수신한다. 중앙 처리 장치(100)는 어드레스를 메인 메모리 컨트롤러(200)에 제공한다. 불휘발성 메인 메모리(300)는 메인 메모리 컨트롤러(200)로부터 첫번째 어드레스를 시작 어드레스로 선택할 수 있다. 다만 이에 제한되지 않고, 불휘발성 메인 메모리(300)는 메인 메모리 컨트롤러(200)로부터 마지막 어드레스를 시작 어드레스로 선택할 수 있다.
페이지가 마크되어 있는지 확인하는 단계(S300)에서 페이지 관리 유닛(341)은 해당 어드레스에 대응되는 페이지 데이터의 세트 플래그 값을 읽고 확인한다. 도 3 및 도 4의 실시예에서, 세트 플래그 값이 제2 논리값인 경우, 해당 페이지 데이터는 마크되어 있다고 볼 수 있다. 세트 플래그 값이 제1 논리값인 경우, 해당 페이지 데이터는 마크되어 있지 않다고 볼 수 있다. 해당 페이지 데이터가 마크되어 있는 경우, 종료 어드레스인지 확인하는 단계(S500)가 진행된다. 해당 페이지 데이터가 마크되어 있지 않은 경우, 데이터를 삭제하는 단계(S400)가 진행된다.
데이터를 삭제하는 단계(S400)에서 페이지 관리 유닛(341)은 페이지 데이터를 삭제하도록 불휘발성 메인 메모리(300)를 제어한다. 데이터를 삭제하는 단계(S400)에서 페이지 데이터는 “0”으로 덮어써지거나, 더미 패턴, 또는 랜덤 패턴으로 덮어써질 수 있다.
종료 어드레스인지 확인하는 단계(S500)에서, 데이터를 삭제하거나 데이터를 유지한 페이지 데이터에 대응되는 어드레스가 종료 어드레스인 경우, 본 발명의 불휘발성 메인 메모리 시스템의 동작 방법(S10)은 종료된다. 데이터를 삭제하거나 데이터를 유지한 페이지에 대응되는 어드레스가 종료 어드레스가 아닌 경우, 다음 어드레스를 지정하는 단계(S600)가 진행된다.
다음 어드레스를 지정하는 단계(S600)에서 중앙 처리 장치(100)는 다음 어드레스를 지정하고, 어드레스를 로딩하는 단계(S200)로 진행한다. 도 3 및 도 4의 실시예에서, 제1 페이지 데이터(P1)에 대응되는 어드레스는 시작 어드레스로 정의되고, 제8 페이지 데이터(P8)에 대응되는 어드레스는 종료 어드레스로 정의되는 경우, 페이지 관리 유닛(341)은 제1 페이지 데이터(P1) 내지 제8 페이지 데이터(P8)의 덮어쓰기, 삭제, 또는 리셋여부를 순차적으로 판단할 수 있다.
도 6 및 도 7은 본 발명의 다른 실시예에 따른 페이지 영역(PA_1)을 도시한 도면이다. 도 6은 메모리 시스템(10)이 페이지 영역(PA_1)의 페이지 데이터의 삭제여부를 결정하기 전의 페이지 데이터를 나타내고, 도 7은 메모리 시스템(10)이 페이지 영역(PA_1)의 페이지 데이터의 삭제여부를 결정한 후의 페이지 데이터를 나타낸다.
도 6을 참조하면, 페이지 영역(PA_1)은 제1 내지 제8 페이지 데이터(P1~P8)를 포함한다. 제1 내지 제8 페이지 데이터(P1~P8)는 각각 제1 내지 제8 세트 플래그(SF1~SF8)를 포함한다. 도 3과 달리, 도 6의 제1 내지 제8페이지 데이터(P1~P8)는 각각 제1 내지 제8 독출 플래그(RF1~RF8)를 더 포함한다.
페이지 관리 유닛(341)은 독출 플래그(RF) 값에 근거하여 해당 페이지 데이터의 읽기 허용여부를 결정한다. 도 6의 독출 플래그(RF)는 “1”의 데이터 값을 갖는다. 메인 메모리 컨트롤러(200)가 각각의 페이지 데이터를 기입할 때, 제1 내지 제8 독출 플래그(RF1~RF8)는 “1”이 기입될 수 있다. 다만, 이에 제한되지 않고, 제1 내지 제8 독출 플래그(RF1~RF8)는 “0”이 기입될 수 있다. “0”의 데이터 값은 제1 논리값으로 정의되고, “1”의 데이터 값은 제2 논리값으로 정의된다. 도 6의 페이지 관리 유닛(341)은 독출 플래그의 데이터 값이 제2 논리값인 경우, 대응되는 페이지 데이터를 리드아웃(read-out)할 수 있도록 제어한다. 즉, 제1 내지 제8 데이터 값(D1~D8)은 리드아웃될 수 있다.
도 7을 참조하면, 제1 독출 플래그(RF1), 제4 독출 플래그(RF4), 및 제6 내지 제8 독출 플래그(RF6~RF8)는 제2 논리값을 갖고, 제2 독출 플래그(RF2), 제3 독출 플래그(RF3), 및 제5 독출 플래그(RF5)는 제1 논리값을 갖는다.
페이지 관리 유닛(341)은 세트 플래그의 데이터 값이 제1 논리값인 경우, 대응되는 페이지 데이터의 독출 플래그를 제2 논리값으로 변경하도록 제어할 수 있다. 즉, 독출 플래그의 데이터 값은 세트 플래그의 값에 근거하여 삭제될 수 있다. 독출 플래그의 데이터 값이 제1 논리값을 갖는 경우, 페이지 관리 유닛(341)은 대응되는 페이지 데이터를 읽지 않도록 제어한다. 구체적으로, 중앙 처리 장치(100)가 읽기 명령을 제공하는 경우에도, 페이지 관리 유닛(341)에 의하여 불휘발성 메인 메모리(300)는 읽기 동작을 수행하지 않는다. 페이지 관리 유닛(341)은 독출 플래그에 대응되는 페이지 데이터의 읽기 명령을 무시하거나, 읽기 명령에 따라 더미 패턴 또는 랜덤 패턴을 출력할 수 있다.
제2 세트 플래그(SF2), 제3 세트 플래그(SF3), 및 제5 세트 플래그(SF5)가 제1 논리값을 갖더라도, 제2 데이터 값(D2), 제3 데이터 값(D3), 및 제5 데이터 값(D5)은 삭제되지 않을 수 있다. 다만, 제2 데이터 값(D2), 제3 데이터 값(D3), 및 제5 데이터 값(D5)은 리드아웃 될 수 없다.
페이지 데이터에 독출 플래그(RF)를 할당함으로써, 중요 데이터의 유출이 방지될 수 있다. 중요 데이터는 불휘발성 메인 메모리(300)에서 읽혀지지 않고 독출 플래그의 데이터 값만 읽고 무시될 수 있으므로, 메모리 시스템(10)의 전력 소모를 감소시킬 수 있다. 또한, 페이지 데이터에 독출 플래그(RF)를 할당하는 경우, 세트 플래그에 의한 페이지 데이터 삭제 과정이 생략되어, 부팅시간이 감소할 수 있다.
도 6 및 도 7은 불휘발성 메인 메모리를 가정하였으나, 이에 제한되지 않고, 보조 기억 장치등 불휘발성 메모리를 이용한 다양한 장치들에 적용될 수 있다.
도 8은 본 발명의 다른 실시예에 따른 메모리 시스템(10_1)을 도시한 블록도이다. 도 8을 참조하면, 메모리 시스템(10_1)은 중앙 처리 장치(100_1), 메인 메모리 컨트롤러(200_1), 및 불휘발성 메인 메모리(300_1)를 포함한다.
중앙 처리 장치(100_1)는 논리 어드레스를 메인 메모리 컨트롤러(200_1)에 제공한다. 메인 메모리 컨트롤러(200_1)는 논리 어드레스를 물리 어드레스로 변환하여 불휘발성 메인 메모리(300_1)에 제공한다. 메인 메모리 컨트롤러(200_1)는 어드레스 변환 테이블에 근거하여 논리 어드레스를 물리 어드레스로 변환할 수 있다.
메인 메모리 컨트롤러(200_1)는 페이지 관리 유닛(210) 및 파워 감지 유닛(220)을 포함한다. 도 2의 불휘발성 메인 메모리(300)가 페이지 관리 유닛(341)을 포함하는 것과 달리, 도 8의 메모리 시스템(10_1)은 메인 메모리 컨트롤러(200_1)에 페이지 관리 유닛(210)이 배치된다. 따라서, 불휘발성 메인 메모리(300_1)의 컨트롤 로직은 별도의 페이지 관리 유닛을 포함하지 않을 수 있다.
페이지 관리 유닛(210)은 불휘발성 메인 메모리(300_1)에 저장된 데이터의 삭제 여부를 결정할 수 있다. 페이지 관리 유닛(210)은 페이지 데이터 단위로 불휘발성 메인 메모리(300_1)에 저장된 데이터의 삭제여부를 결정할 수 있다. 페이지 관리 유닛(210)은 해당 어드레스에 대응되는 페이지 영역의 세트 플래그 값을 확인하여, 세트 플래그에 대응되는 페이지 데이터의 삭제여부를 결정할 수 있다.
이 경우, 페이지 관리 유닛(210)은 시작 어드레스부터 종료 어드레스까지의 어드레스에 대응되는 페이지 데이터의 세트 플래그 값을 확인할 수 있다. 시작 어드레스부터 종료 어드레스까지의 어드레스는 전체 어드레스의 일부분일 수 있다. 전체 어드레스는 논리 어드레스일 수 있으나, 이에 제한되지 않고 물리 어드레스일 수 있다. 시작 어드레스는 외부에서 변경할 수 없도록 기설정된 어드레스일 수 있다. 시작 어드레스부터 종료 어드레스까지의 어드레스를 제외한 나머지 어드레스는 커널(kernel)등에 할당된 메모리에 대응되는 어드레스일 수 있다.
페이지 관리 유닛(210)은 불휘발성 메인 메모리(300_1)의 컨트롤 로직에 삭제 커맨드(CMD_C)를 제공하여 불휘발성 메인 메모리(300_1)의 페이지 데이터 삭제여부를 페이지 데이터 단위로 관리할 수 있다. 이 경우, 페이지 관리 유닛(210)은 직접 페이지 데이터를 삭제하는 것은 아니고, 세트 플래그의 존재를 인지하고 불휘발성 메인 메모리(300_1)가 페이지 데이터를 삭제하도록 삭제 커맨드(CMD_C)를 제공한다. 또한, 페이지 데이터에 독출 플래그가 할당된 경우, 페이지 관리 유닛(210)은 독출 플래그의 존재를 인지하고 불휘발성 메인 메모리(300_1)가 페이지 데이터를 무시하도록 커맨드를 제공할 수 있다.
또는, 페이지 관리 유닛(210)은 직접 페이지 데이터를 삭제할 수 있다. 즉, 페이지 관리 유닛(210)은 불휘발성 메인 메모리(300_1)에 읽기 커맨드를 제공하여 불휘발성 메인 메모리(300_1)로부터 페이지 데이터를 읽어올 수 있다. 세트 플래그가 제1 논리값을 갖는 경우, 페이지 관리 유닛(210)은 세트 플래그에 대응되는 페이지 데이터를 삭제하도록 불휘발성 메인 메모리(300_1)에 삭제 커맨드(CMD_C)를 제공할 수 있다. 또한, 페이지 데이터에 독출 플래그가 할당된 경우, 페이지 관리 유닛(210)은 불휘발성 메인 메모리(300_1)에 읽기 커맨드를 제공하여 불휘발성 메인 메모리(300_1)로부터 페이지 데이터를 읽어올 수 있다. 페이지 관리 유닛(210)은 독출 플래그가 제1 논리값을 갖는 경우 독출 플래그에 대응되는 페이지 데이터를 무시하도록 커맨드를 제공할 수 있다.
파워 감지 유닛(220)은 파워 온 리셋 또는 파워 오프를 검출할 수 있다. 파워 감지 유닛(220)은 파워 온 리셋 신호 또는 파워 오프 신호를 페이지 관리 유닛(210)에 제공한다. 다만 이에 제한되지 않고, 메인 메모리 컨트롤러(200_1)는 별도의 파워 감지 유닛(220)을 구비하지 않고, 외부로부터 파워 온 리셋 또는 파워 오프 신호를 수신할 수 있다.
도 9는 본 발명의 다른 실시예에 따른 메모리 시스템(10_2)을 도시한 블록도이다. 구체적으로 도 9의 메모리 시스템(10_2)은 불휘발성 메인 메모리가 메모리 모듈로써 구현되는 경우의 실시예이다.
도 9를 참조하면, 메모리 시스템(10_2)은 중앙 처리 장치(100_2), 메인 메모리 컨트롤러(200_2), 및 불휘발성 메인 메모리 모듈(300_2)을 포함한다. 불휘발성 메인 메모리 모듈(300_2)은 복수의 메모리 칩들(300_2a~300_2n)을 포함한다. 예시적으로, 불휘발성 메인 메모리 모듈(300_2)의 메모리 칩들(300_2a~300_2n)은 PRAM으로 구현되는 것으로 가정된다.
메모리 시스템(10_2)은 파워 온 리셋(또는 파워 오프) 시에 불휘발성 메인 메모리 모듈(300_2)의 복수의 메모리 칩들(300_2a~300_2n)에 대한 중요 데이터 삭제 동작을 수행할 수 있다. 따라서, 중요 데이터의 유출이 방지될 수 있다.
불휘발성 메인 메모리 모듈(300_2)의 복수의 메모리 칩들(300_2a~300_2n)은 병렬적(parallel)으로 쓰기 동작을 수행할 수 있다. 복수의 메모리 칩들(300_2a~300_2n)은 데이터의 삭제여부를 결정하는 페이지 관리 유닛들을 각각 포함할 수 있다. 또는, 메인 메모리 컨트롤러(200_2)는 페이지 관리 유닛을 포함하고, 메인 메모리 컨트롤러(200_2)의 페이지 관리 유닛이 복수의 메모리 칩들(300_2a~300_2n)의 데이터를 페이지 단위로 관리할 수 있다.
도 10은 본 발명의 다른 실시예에 따른 메모리 시스템(10_3)을 도시한 블록도이다.
도 10을 참조하면, 메모리 시스템(10_3)은 중앙 처리 장치(100_3) 및 NVDIMM(Non-Volatile Dual In-line Memory Module)을 포함한다. 중앙 처리 장치(100_3)는 휘발성 메인 메모리 컨트롤러(near memory controller, 200_4)를 포함한다. NVDIMM은 불휘발성 메인 메모리 컨트롤러(far memory controller, 200_3), 불휘발성 메인 메모리(Far Memory, 300_3), 휘발성 메인 메모리(Near Memory, 300_4), 및 탄탈 캡(Tantalum CAP, TC)을 포함한다.
휘발성 메인 메모리(300_4)는 휘발성 메모리를 포함한다. 예를 들어, 휘발성 메인 메모리(300_4)는 DRAM을 포함할 수 있다. 휘발성 메인 메모리(300_4)는 복수의 휘발성 메모리 칩들을 포함할 수 있다. 불휘발성 메인 메모리(300_3)는 불휘발성 메모리를 포함한다. 예를 들어, 불휘발성 메인 메모리(300_3)는 PRAM 또는 플래시 메모리를 포함할 수 있다. 불휘발성 메인 메모리(300_3)는 복수의 불휘발성 메모리 칩들을 포함할 수 있다.
휘발성 메인 메모리(300_4)는 휘발성 메인 메모리 컨트롤러(200_4)에 의하여 제어된다. 불휘발성 메인 메모리(300_3)는 불휘발성 메인 메모리 컨트롤러(200_3)에 의하여 제어된다. NVDIMM과 같은 하이브리드 메인 메모리는 휘발성 메모리의 빠른 속도와 불휘발성 메모리의 전원이 제거되어도 데이터가 지워지지 않는 장점을 동시에 가질 수 있다. 즉, 도 10의 메모리 시스템(10_3)은 일부 데이터에 대해 영속성을 지원하고, 일부 데이터에 대해 고속 액세스 특정을 지원하는 유연성(flexibility)을 가질 수 있다. 또한, 메모리 시스템(10_3)은 DIMM 인터페이스를 통하여 NVDIIMM과 중앙 처리 장치(100_3)를 연결하므로, 향상된 통신 속도를 가질 수 있다.
불휘발성 메인 메모리(300_3)는 불휘발성 메인 메모리(300_3)에 저장된 데이터의 삭제여부를 결정하는 페이지 관리 유닛을 포함할 수 있다. 또는, 불휘발성 메인 메모리 컨트롤러(200_3)는 페이지 관리 유닛을 포함하고, 불휘발성 메인 메모리 컨트롤러(200_3)의 페이지 관리 유닛이 불휘발성 메인 메모리(300_3)에 저장된 데이터를 페이지 데이터 단위로 관리할 수 있다.
휘발성 메인 메모리(300_4)는 전원이 제거된 상태에서 데이터가 삭제되므로, 별도의 페이지 관리 유닛을 포함하지 않을 수 있다. 또한, 중앙 처리 장치(100_3)가 휘발성 메인 메모리(300_4)에 제공하는 페이지의 길이와 불휘발성 메인 메모리(300_3)에 제공하는 페이지의 길이를 다르게 제공함으로써, 휘발성 메인 메모리(300_4)는 불휘발성 메인 메모리(300_3)의 세트 플래그(독출 플래그)만큼의 데이터를 제외한 양의 데이터를 수신할 수 있다.
탄탈 캡(TC)은 파워 오프 시에도 불휘발성 메인 메모리(300_3)에 전원을 공급할 수 있다. 즉 파워 오프 시에 페이지 데이터의 삭제여부를 결정하는 경우, 탄탈 캡(TC)은 불휘발성 메인 메모리(300_3)에 전원을 공급하여 페이지 데이터 삭제 동작을 수행하도록 한다.
도 11는 도 2의 메모리 셀 어레이(310)의 블록도이고, 도 12는 도 11의 메모리 셀(MC)의 회로도이다.
도 11을 참조하면, 메모리 셀들(MC)이 행 및 열 방향에 따라 제공된다. 행 방향으로 배치된 메모리 셀들(MC)은 워드 라인들(WL1~WLn)에 연결된다. 열 방향으로 배치된 메모리 셀들은 비트 라인들(BL1~BLm)에 연결된다. 예를 들어, 하나의 워드 라인에 대응되는 메모리 셀들(MC)은 복수의 페이지 데이터에 대응될 수 있다. 하나의 워드 라인에 대응되는 메모리 셀들(MC)은 도 3의 불휘발성 메모리 페이지 영역(NVM Page)에 대응될 수 있다.
도 12를 참조하면, 워드 라인(WL) 및 비트 라인(BL) 사이에 메모리 셀(MC)이 연결된다. 메모리 셀(MC)은 선택 소자(SE, selection element) 및 저항 소자(RE, resistance element)를 포함한다.
선택 소자(SE)는 워드 라인(WL) 및 저항 소자(RE) 사이의 전기적 연결여부를 결정한다. 메모리 셀(MC)이 선택될 때, 선택 소자(SE)는 워드 라인(WL) 및 저항 소자(RE)를 전기적으로 연결한다. 즉, 워드 라인(WL) 및 비트 라인(BL)이 저항 소자(RE)를 통해 전기적으로 연결된다. 예시적으로, 메모리 셀(MC)이 비선택될 때, 선택 소자(SE)는 워드 라인(WL) 및 저항 소자(RE)를 전기적으로 분리한다.
예시적으로, 선택 소자(SE)는 다이오드인 것으로 도시되어 있다. 비트 라인(BL) 및 워드 라인(WL) 사이의 전압 차이를 다이오드의 문턱 전압보다 높게 설정하는 경우, 메모리 셀(MC)이 선택될 수 있다. 비트 라인(BL) 및 워드 라인(WL) 사이의 전압 차이를 다이오드의 문턱 전압보다 낮게 설정하는 경우, 메모리 셀(MC)이 선택되지 않을 수 있다.
예시적으로, 저항 소자(RE)는 가변 저항으로 구성된다. 저항 소자(RE)는 주변 환경에 따라 상이한 저항값을 가질 수 있다. 저항 소자(RE)는 복수의 저항값의 형태로 데이터를 저장할 수 있다. 구체적으로, 저항 소자(RE)는 i 비트 데이터를 저장하기 위하여, 적어도 2^i 개의 저항값을 가질 수 있이다.
저항 소자(RE)는 전류(또는 전압)에 따라 가변적인 저항값을 가질 수 있다. 또는, 저항 소자(RE)는 온도에 따라 가변적인 저항값을 가질 수 있다. 예를 들면, 저항 소자(RE)는 칼코겐 화합물(chalcogenide)과 같이 상 변화를 통해 가변적인 저항값을 가질 수 있다. 메모리 셀(MC)을 포함하는 불휘발성 메모리는 상 변화 메모리 장치(PRAM, phase change memory device)일 수 있으나, 이에 제한되지 않는다.
메모리 셀(MC)은 저저항값 및 고저항값을 가질 수 있다. 저저항을 갖는 메모리 셀(MC)은 리셋 상태(reset state)일 수 있다. 고저항을 갖는 메모리 셀(MC)은 셋 상태(set state)일 수 있다. 다만 이에 제한되지 않고, 메모리 셀(MC)은 저저항 상태 및 고저항 상태 사이의 다양한 저항값들을 가질 수 있고, 메모리 셀(MC)은 리셋 상태 및 셋 상태 사이의 다양한 상태들을 가질 수 있다.
메모리 셀(MC)의 셋 상태는 중앙 처리 장치(100) 또는 메인 메모리 컨트롤러(200)에 의하여 제공되는 데이터(DATA) 및 어드레스(ADDR)에 근거하여 설정된다. 또한, 메모리 셀(MC)의 리셋 상태는 도 2의 컨트롤 로직(340) 또는 도 8의 메인 메모리 컨트롤러(200_1)의 제어에 의하여 결정될 수 있다.
위에서 설명한 내용은 본 발명을 실시하기 위한 구체적인 예들이다. 본 발명에는 위에서 설명한 실시 예들뿐만 아니라, 단순하게 설계 변경하거나 용이하게 변경할 수 있는 실시 예들도 포함될 것이다. 또한, 본 발명에는 상술한 실시 예들을 이용하여 앞으로 용이하게 변형하여 실시할 수 있는 기술들도 포함될 것이다.
10, 10_1, 10_2, 10_3: 메모리 시스템
100, 100_1, 100_2, 100_3: 중앙 처리 장치
200, 200_1, 200_2, 200_3: 메인 메모리 컨트롤러
300, 300_1, 300_2, 300_3: 불휘발성 메인 메모리
210, 341: 페이지 관리 유닛 POR: 파워 온 리셋 신호
SF: 세트 플래그 RF: 독출 플래그

Claims (10)

  1. 복수의 불휘발성 메모리 셀들을 포함하는 메모리 셀 어레이;
    복수의 워드 라인들을 통해 상기 메모리 셀 어레이에 연결되는 디코더;
    복수의 비트 라인들을 통해 상기 메모리 셀 어레이에 연결되는 데이터 입출력 회로;
    전원 전압의 변화에 응답하여 복수의 페이지 데이터 각각을 삭제하거나 유지하도록 상기 디코더 및 상기 데이터 입출력 회로를 제어하는 컨트롤 로직을 포함하고,
    상기 컨트롤 로직은 상기 복수의 페이지 데이터 각각에 대응되는 세트 플래그 값에 근거하여 상기 페이지 데이터의 삭제여부를 결정하는 페이지 관리 유닛을 포함하는 불휘발성 메모리.
  2. 제1 항에 있어서,
    상기 페이지 데이터는 호스트가 1회의 트랜잭션에서 요청하는 데이터에 대응되는 불휘발성 메모리.
  3. 제1 항에 있어서,
    상기 페이지 관리 유닛은,
    상기 세트 플래그 값이 제1 논리값을 갖는 경우, 상기 세트 플래그에 대응되는 페이지 데이터를 삭제하도록 상기 디코더 및 상기 데이터 입출력 회로를 제어하고, 상기 세트 플래그 값이 제2 논리값을 갖는 경우, 상기 세트 플래그에 대응되는 페이지 데이터를 유지하도록 상기 디코더 및 상기 데이터 입출력 회로를 제어하는 불휘발성 메모리.
  4. 제3 항에 있어서,
    상기 페이지 관리 유닛은,
    상기 세트 플래그 값이 상기 제1 논리값인 경우, 상기 세트 플래그에 대응되는 페이지 데이터를 0, 더미 패턴, 또는 랜덤 패턴으로 덮어쓰도록 상기 디코더 및 상기 데이터 입출력 회로를 제어하는 불휘발성 메모리.
  5. 제1 항에 있어서,
    상기 페이지 관리 유닛은,
    상기 복수의 페이지 데이터 각각에 대응되는 독출 플래그 값에 근거하여 상기 페이지 데이터의 읽기 허용여부를 결정하는 불휘발성 메모리.
  6. 제5 항에 있어서,
    상기 페이지 관리 유닛은,
    상기 세트 플래그 값이 제1 논리값을 갖는 경우, 상기 독출 플래그 값을 상기 제1 논리값으로 변경하고, 상기 독출 플래그 값이 상기 제1 논리값을 갖는 경우, 상기 독출 플래그에 대응되는 페이지 데이터를 읽지 않도록 상기 디코더 및 상기 데이터 입출력 회로를 제어하는 불휘발성 메모리.
  7. 제6 항에 있어서,
    상기 페이지 관리 유닛은,
    상기 독출 플래그가 제2 논리값을 갖고 상기 세트 플래그 값이 상기 제1 논리값을 갖는 경우, 상기 독출 플래그 값을 상기 제2 논리값에서 상기 제1 논리값으로 변경하는 불휘발성 메모리.
  8. 제6 항에 있어서,
    상기 페이지 관리 유닛은,
    상기 독출 플래그 값이 상기 제1 논리값인 경우, 상기 독출 플래그에 대응되는 페이지 데이터를 무시하거나, 더미 패턴 또는 랜덤 패턴을 출력하도록 상기 디코더 및 상기 데이터 입출력 회로를 제어하는 불휘발성 메모리.
  9. 제1 항에 있어서,
    상기 페이지 관리 유닛은,
    파워 온 리셋시에 상기 페이지 데이터의 삭제여부를 결정하는 불휘발성 메모리.
  10. 불휘발성 메모리; 및
    전원 전압의 변화에 응답하여 복수의 페이지 데이터 각각에 기입된 페이지 데이터를 삭제하거나 유지하도록 상기 불휘발성 메모리를 제어하는 메모리 컨트롤러를 포함하고,
    상기 메모리 컨트롤러는 상기 복수의 페이지 데이터에 각각에 대응되는 세트 플래그 값에 근거하여 상기 페이지 데이터의 삭제여부를 결정하는 페이지 관리 유닛을 포함하는 메모리 시스템.
KR1020160110182A 2016-08-29 2016-08-29 불휘발성 메모리 및 불휘발성 메모리 시스템 KR20180025356A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020160110182A KR20180025356A (ko) 2016-08-29 2016-08-29 불휘발성 메모리 및 불휘발성 메모리 시스템
US15/606,659 US10031702B2 (en) 2016-08-29 2017-05-26 Nonvolatile memory and a nonvolatile memory system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160110182A KR20180025356A (ko) 2016-08-29 2016-08-29 불휘발성 메모리 및 불휘발성 메모리 시스템

Publications (1)

Publication Number Publication Date
KR20180025356A true KR20180025356A (ko) 2018-03-09

Family

ID=61242621

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160110182A KR20180025356A (ko) 2016-08-29 2016-08-29 불휘발성 메모리 및 불휘발성 메모리 시스템

Country Status (2)

Country Link
US (1) US10031702B2 (ko)
KR (1) KR20180025356A (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9921898B1 (en) * 2016-12-27 2018-03-20 Micron Technology, Inc. Identifying asynchronous power loss
US10901894B2 (en) 2017-03-10 2021-01-26 Oracle International Corporation Allocating and accessing memory pages with near and far memory blocks from heterogeneous memories
US10446248B1 (en) 2018-04-23 2019-10-15 Micron Technology, Inc. Non-volatile memory devices and systems with read-only memory features and methods for operating the same
US11049565B2 (en) * 2018-04-23 2021-06-29 Micron Technology, Inc. Non-volatile memory devices and systems with volatile memory features and methods for operating the same
JP6708762B1 (ja) * 2019-01-29 2020-06-10 ウィンボンド エレクトロニクス コーポレーション 半導体記憶装置
CN112000276B (zh) * 2020-06-19 2023-04-11 浙江绍兴青逸信息科技有限责任公司 一种内存条

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5555204A (en) 1993-06-29 1996-09-10 Kabushiki Kaisha Toshiba Non-volatile semiconductor memory device
US20080256352A1 (en) 2000-01-06 2008-10-16 Super Talent Electronics, Inc. Methods and systems of booting of an intelligent non-volatile memory microcontroller from various sources
JP2003203012A (ja) 2001-10-30 2003-07-18 Matsushita Electric Ind Co Ltd マイクロコンピュータ装置
US7130997B2 (en) 2003-05-29 2006-10-31 International Business Machines Corporation Method of registering a portion of RAM with firmware to preserve the portion during reboot
US7299314B2 (en) * 2003-12-31 2007-11-20 Sandisk Corporation Flash storage system with write/erase abort detection mechanism
JP2005196595A (ja) 2004-01-08 2005-07-21 Kyocera Corp データ管理装置、コンピュータの制御方法及びプログラム
JP2005236782A (ja) 2004-02-20 2005-09-02 Ricoh Co Ltd 画像処理装置及び画像処理プログラム
US20060002197A1 (en) * 2004-06-30 2006-01-05 Rudelic John C Method and apparatus to detect invalid data in a nonvolatile memory following a loss of power
JP2006164408A (ja) 2004-12-08 2006-06-22 Toshiba Corp 不揮発性半導体記憶装置及びそのデータ消去方法。
KR100833189B1 (ko) 2006-11-03 2008-05-28 삼성전자주식회사 불휘발성 메모리 장치 및 불휘발성 메모리 장치의환경설정정보 설정 방법
JP5658574B2 (ja) 2011-01-25 2015-01-28 キヤノン株式会社 画像形成装置及びその制御方法、並びにプログラム
US8978156B2 (en) 2011-04-19 2015-03-10 Panasonic Intellectual Property Management Co., Ltd. Information terminal and information leakage prevention method
JP5309252B2 (ja) 2012-06-11 2013-10-09 楽天株式会社 情報処理装置

Also Published As

Publication number Publication date
US10031702B2 (en) 2018-07-24
US20180059993A1 (en) 2018-03-01

Similar Documents

Publication Publication Date Title
KR20180025356A (ko) 불휘발성 메모리 및 불휘발성 메모리 시스템
US7447096B2 (en) Method for refreshing a non-volatile memory
JP5478855B2 (ja) 不揮発性メモリ制御方法及び半導体装置
US7663933B2 (en) Memory controller
KR102249810B1 (ko) 스토리지 장치 및 스토리지 장치의 동작 방법
US8355291B2 (en) Resistive memory device and method of controlling refresh operation of resistive memory device
JP6521692B2 (ja) 不揮発性メモリ及びメモリコントローラを含むメモリシステムの動作方法
KR20120128433A (ko) 불휘발성 메모리를 포함하는 메모리 시스템 및 불휘발성 메모리의 제어 방법
KR20150053092A (ko) 데이터 저장 시스템 및 그것의 동작 방법
KR102321745B1 (ko) 동적 랜덤 액세스 메모리 장치, 그것의 동작 방법, 및 그것을 포함하는 메모리 모듈
US20150213889A1 (en) Semiconductor device
KR102293082B1 (ko) 저장 장치, 저장 장치의 동작 방법, 및 저장 장치를 액세스하는 액세스 방법
KR20150090369A (ko) 불휘발성 메모리 및 메모리 컨트롤러를 포함하는 메모리 시스템 및 불휘발성 메모리에 데이터를 프로그램하는 프로그램 방법
KR102127287B1 (ko) 메모리 컨트롤러 및 메모리 컨트롤러가 불휘발성 메모리로부터 데이터를 읽는 데이터 읽기 방법
KR20210101785A (ko) 메모리 시스템, 메모리 컨트롤러 및 메모리 시스템의 동작 방법
TWI679641B (zh) 非揮發性記憶體裝置和操作方法及包括其的資料存儲裝置
JP4701807B2 (ja) メモリコントローラ、不揮発性記憶装置及び不揮発性記憶システム
KR101795417B1 (ko) 비휘발성 메모리 셀 어레이 및 비휘발성 메모리 장치
TW201835918A (zh) 半導體記憶體裝置
KR20220050691A (ko) 메모리 장치 및 그 동작 방법
CN113299332A (zh) 存储器控制器及其操作方法
KR20210143387A (ko) 메모리 시스템, 메모리 컨트롤러 및 메모리 시스템의 동작 방법
KR20200057479A (ko) 리커버리 동작을 수행하는 메모리 컨트롤러, 이의 동작 방법 및 이를 포함하는 메모리 시스템
US10937492B2 (en) Semiconductor storage apparatus
CN112783431A (zh) 存储装置及其操作方法

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right