KR20180025025A - 스페이서 및 범프 패턴을 포함하는 액정 표시 장치 및 그의 제조 방법 - Google Patents

스페이서 및 범프 패턴을 포함하는 액정 표시 장치 및 그의 제조 방법 Download PDF

Info

Publication number
KR20180025025A
KR20180025025A KR1020160112195A KR20160112195A KR20180025025A KR 20180025025 A KR20180025025 A KR 20180025025A KR 1020160112195 A KR1020160112195 A KR 1020160112195A KR 20160112195 A KR20160112195 A KR 20160112195A KR 20180025025 A KR20180025025 A KR 20180025025A
Authority
KR
South Korea
Prior art keywords
electrode
forming
pattern
pixel
thin film
Prior art date
Application number
KR1020160112195A
Other languages
English (en)
Other versions
KR101878188B1 (ko
Inventor
손석우
원상혁
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020160112195A priority Critical patent/KR101878188B1/ko
Publication of KR20180025025A publication Critical patent/KR20180025025A/ko
Application granted granted Critical
Publication of KR101878188B1 publication Critical patent/KR101878188B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1339—Gaskets; Spacers; Sealing of cells
    • G02F1/13394—Gaskets; Spacers; Sealing of cells spacers regularly patterned on the cell subtrate, e.g. walls, pillars
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G02F1/136236—Active matrix addressed cells for reducing the number of lithographic steps using a grey or half tone lithographic process
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G02F2001/136236—

Abstract

제조 시간 및 제조 비용을 절감할 수 있는 액정 표시 장치 및 그의 제조 방법이 제공된다. 본 발명의 기술적 사상에 따른 액정 표시 장치는 화소 전극의 상부면 상에 위치하는 범프 패턴을 포함할 수 있다. 본 발명의 기술적 사상에 따른 액정 표시 장치의 제조 방법은 화소 전극 및 범프 패턴을 하나의 마스크 패턴으로 형성할 수 있다.

Description

스페이서 및 범프 패턴을 포함하는 액정 표시 장치 및 그의 제조 방법{Liquide Crystal Display device having a spacer and a bump pattern, and method for fabricating the same}
본 발명은 액정층의 간격을 유지하기 위한 스페이서 및 범프 패턴을 포함하는 액정 표시 장치 및 그의 제조 방법에 관한 것이다.
일반적으로 모니터, TV, 노트북, 디지털 카메라 등과 같은 전자 기기는 영상을 구현하기 위한 디스플레이 장치를 포함한다. 예를 들어, 상기 디스플레이 장치는 액정 표시 장치 및 유기 발광 표시 장치를 포함할 수 있다.
상기 액정 표시 장치는 액정을 포함하는 디스플레이 패널 및 상기 디스플레이 패널로 빛을 공급하는 백라이트 유닛을 포함할 수 있다. 예를 들어, 상기 디스플레이 패널은 하부 기판 상에 박막 트랜지스터가 형성된 하부 어레이, 상부 기판 상에 컬러 필터들이 형성된 상부 어레이 및 상기 하부 어레이와 상기 상부 어레이 사이에 위치하는 액정층을 포함할 수 있다.
상기 액정 표시 장치는 상기 액정층의 간격을 유지하기 위한 스페이서를 더 포함할 수 있다. 상기 스페이서는 외부로부터 가해지는 힘에 의해 이동될 수 있으므로, 상기 스페이서의 이동에 의해 배향막 등이 손상되는 것을 방지하기 위하여, 상기 액정 표시 장치는 상기 스페이서와 중첩하는 범프 패턴을 더 포함할 수 있다. 예를 들어, 상기 액정 표시 장치의 상기 상부 어레이는 스페이서를 포함하고, 상기 액정 표시 장치의 상기 하부 어레이는 상기 스페이서와 중첩하는 범프 패턴을 포함할 수 있다.
그러나, 상기 스페이서 및 상기 범프 패턴을 포함하는 액정 표시 장치는 범프 패턴을 형성하기 위하여 별도의 마스크 패턴을 이용한 식각 공정이 수행되므로, 제조 시간 및 제조 비용이 증가하는 문제점이 있다. 또한, 마스크 패턴을 이용한 식각 공정은 마스크 패턴의 오정렬 등에 의한 불량이 발생할 가능성이 있으므로, 상기 스페이서 및 상기 범프 패턴을 포함하는 액정 표시 장치는 상기 범프 패턴의 형성 공정에 의해 불량 발생률이 높아지는 문제점이 있다.
본 발명이 해결하고자 하는 과제는 범프 패턴의 형성 공정을 단순화할 수 있는 액정 표시 장치 및 그의 제조 방법을 제공하는 것이다.
본 발명이 해결하고자 하는 다른 과제는 별도의 마스크 패턴을 이용한 식각 공정 없이, 범프 패턴을 형성할 수 있는 액정 표시 장치 및 그의 제조 방법을 제공하는 것이다.
본 발명이 해결하고자 하는 과제들은 앞서 언급한 과제들로 한정되지 않는다. 여기서 언급되지 않은 과제들은 아래의 기재로부터 통상의 기술자에게 명확하게 이해될 것이다.
상기 해결하고자 하는 과제를 달성하기 위한 본 발명의 기술적 사상에 따른 액정 표시 장치는 하부 기판 상에 위치하는 화소 전극; 상기 화소 전극의 상부면 상에 위치하는 범프 패턴; 및 상기 하부 기판과 대향하는 상부 기판 상에 위치하고, 상기 범프 패턴과 중첩하는 스페이서를 포함한다.
상기 범프 패턴은 상기 화소 전극의 상기 상부면과 직접 접촉할 수 있다.
상기 범프 패턴의 측면은 상기 화소 전극의 상기 상부면 상에 위치할 수 있다.
상기 범프 패턴은 상기 화소 전극의 상기 상부면 상에서 일측 방향으로 연장하는 바(bar) 형상일 수 있다.
상기 액정 표시 장치는 상기 하부 기판과 상기 화소 전극 사이에 위치하는 박막 트랜지스터를 더 포함할 수 있다. 상기 범프 패턴은 상기 박막 트랜지스터와 중첩할 수 있다.
상기 액정 표시 장치는 상기 박막 트랜지스터와 상기 화소 전극 사이에 위치하는 평탄화막을 더 포함할 수 있다. 상기 범프 패턴은 상기 평탄화막을 관통하여 상기 박막 트랜지스터의 일정 영역을 노출하는 화소 컨택홀과 중첩할 수 있다.
상기 액정 표시 장치는 상기 상부 기판과 상기 스페이서 사이에 위치하는 컬러 필터들; 및 상기 컬러 필터들 사이에 위치하는 블랙 매트릭스를 더 포함할 수 있다. 상기 범프 패턴은 상기 블랙 매트릭스와 중첩할 수 있다.
상기 스페이서의 수평 폭은 상기 블랙 매트릭스의 수평 폭 및 상기 범프 패턴의 수평 폭보다 작을 수 있다.
상기 해결하고자 하는 과제를 달성하기 위한 본 발명의 기술적 사상에 따른 액정 표시 장치의 제조 방법은 하부 기판 상에 화소 전극 물질층을 형성하는 단계; 하프톤 마스크를 이용하여 상기 화소 전극 상에 오픈 영역, 제 1 전극 마스킹 영역 및 상기 제 1 전극 마스킹 영역보다 얇은 제 2 전극 마스킹 영역을 포함하는 전극 마스크 패턴을 형성하는 단계; 상기 전극 마스크 패턴을 식각 마스크로 상기 화소 전극 물질층을 식각하여 화소 전극을 형성하는 단계; 및 상기 전극 마스크 패턴의 상기 제 2 전극 마스킹 영역을 제거하여 상기 화소 전극의 상부면 상에 범프 패턴을 형성하는 단계를 포함한다.
상기 범프 패턴을 형성하는 단계는 상기 전극 마스크 패턴을 애싱(ashing)하는 단계를 포함할 수 있다.
상기 액정 표시 장치의 제조 방법은 상기 하부 기판 상에 박막 트랜지스터를 형성하는 단계; 상기 박막 트랜지스터 상에 평탄화막을 형성하는 단계; 및 상기 평탄화막을 관통하여 상기 박막 트랜지스터의 제 1 영역을 노출하는 화소 컨택홀을 형성하는 단계를 더 포함할 수 있다. 상기 화소 전극 물질층은 상기 화소 컨택홀의 표면을 따라 연장하도록 형성될 수 있다. 상기 범프 패턴은 상기 박막 트랜지스터와 중첩하도록 형성될 수 있다.
상기 전극 마스크 패턴을 형성하는 단계는 상기 화소 컨택홀과 중첩하는 제 1 전극 마스킹 영역을 형성하는 단계를 포함할 수 있다.
상기 화소 컨택홀을 형성하는 단계는 상기 평탄화막 상에 공통 전극 물질층을 형성하는 단계, 하프톤 마스크를 이용하여 상기 공통 전극 물질층 상에 오픈 영역, 제 1 컨택 마스킹 영역 및 상기 제 1 컨택 마스킹 영역보다 얇은 제 2 컨택 마스킹 영역을 포함하는 제 1 컨택 마스크 패턴을 형성하는 단계, 상기 제 1 컨택 마스크 패턴을 식각 마스크로 상기 공통 전극 물질층 및 상기 평탄화막을 식각하여 상기 박막 트랜지스터의 제 2 영역과 중첩하는 비아홀을 형성하는 단계, 상기 제 1 컨택 마스크 패턴의 상기 제 2 컨택 마스킹 영역을 제거하여, 상기 공통 전극 물질층이 식각되어 형성된 공통 전극 물질 패턴의 일정 영역을 노출하는 제 2 컨택 마스크 패턴을 형성하는 단계, 상기 제 2 컨택 마스크 패턴을 식각 마스크로 상기 공통 전극 물질 패턴을 식각하여 공통 전극을 형성하는 단계, 상기 공통 전극 상에 상기 비아홀의 표면을 따라 연장하는 상부 보호막을 형성하는 단계 및 상기 상부 보호막의 일정 영역을 제거하는 단계를 포함할 수 있다. 상기 박막 트랜지스터의 상기 제 2 영역은 상기 박막 트랜지스터의 상기 제 1 영역을 포함할 수 있다.
상기 제 2 컨택 마스크 패턴을 형성하는 단계는 상기 제 1 컨택 마스크 패턴을 애싱하는 단계를 포함할 수 있다.
상기 제 2 컨택 마스크 패턴은 상기 비아홀에 가까이 위치하는 상기 공통 전극 물질 패턴을 노출할 수 있다.
본 발명의 기술적 사상에 따른 액정 표시 장치 및 그의 제조 방법은 화소 전극과 범프 패턴이 하나의 마스크 패턴으로 형성될 수 있다. 이에 따라 본 발명의 기술적 사상에 따른 액정 표시 장치 및 그의 제조 방법에서는 범프 패턴의 형성 공정에 의한 제조 시간 및 제조 비용의 증가가 방지될 수 있다. 또한, 본 발명의 기술적 사상에 따른 액정 표시 장치 및 그의 제조 방법에서는 범프 패턴의 형성 공정에 의한 불량 발생률의 증가가 방지될 수 있다. 따라서, 본 발명의 기술적 사상에 따른 액정 표시 장치 및 그의 제조 방법에서는 생산성이 향상될 수 있다.
도 1은 본 발명의 실시 예에 따른 액정 표시 장치의 디스플레이 패널의 하부 어레이의 평면을 개략적으로 나타낸 도면이다.
도 2는 도 1의 P 영역을 확대한 도면이다.
도 3은 도 1의 I-I'선, II-II'선 및 III-III'선을 따라 절단한 액정 표시 장치의 디스플레이 패널의 단면을 나타낸 도면이다.
도 4 내지 6은 각각 본 발명의 다른 실시 예에 따른 액정 표시 장치를 나타낸 도면들이다.
도 7a 내지 7k는 본 발명의 실시 예에 따른 액정 표시 장치의 제조 방법을 순차적으로 나타낸 도면들이다.
본 발명의 상기 목적과 기술적 구성 및 이에 따른 작용 효과에 관한 자세한 사항은 본 발명의 실시 예를 도시하고 있는 도면을 참조한 이하 상세한 설명에 의해 더욱 명확하게 이해될 것이다. 여기서, 본 발명의 실시 예들은 당업자에게 본 발명의 기술적 사상이 충분히 전달될 수 있도록 하기 위하여 제공되는 것이므로, 본 발명은 이하 설명되는 실시 예들에 한정되지 않도록 다른 형태로 구체화될 수 있다.
또한, 명세서 전체에 걸쳐서 동일한 참조 번호로 표시된 부분들은 동일한 구성 요소들을 의미하며, 도면들에 있어서 층 또는 영역의 길이와 두께는 편의를 위하여 과장되어 표현될 수 있다. 덧붙여, 제 1 구성 요소가 제 2 구성 요소 "상"에 있다고 기재되는 경우, 상기 제 1 구성 요소가 상기 제 2 구성 요소와 직접 접촉하는 상측에 위치하는 것뿐만 아니라, 상기 제 1 구성 요소와 상기 제 2 구성 요소 사이에 제 3 구성 요소가 위치하는 경우도 포함한다.
여기서, 상기 제 1, 제 2 등의 용어는 다양한 구성 요소를 설명하기 위한 것으로, 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로 사용된다. 다만, 본 발명의 기술적 사상을 벗어나지 않는 범위에서는 제 1 구성 요소와 제 2 구성 요소는 당업자의 편의에 따라 임의로 명명될 수 있다.
본 발명의 명세서에서 사용하는 용어는 단지 특정한 실시 예를 설명하기 위해 사용되는 것으로, 본 발명을 한정하려는 의도가 아니다. 예를 들어, 단수로 표현된 구성 요소는 문맥상 명백하게 단수만을 의미하지 않는다면 복수의 구성 요소를 포함한다. 또한, 본 발명의 명세서에서, "포함하다"　또는 "가지다"등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성 요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성 요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
덧붙여, 다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미가 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미가 있는 것으로 해석되어야 하며, 본 발명의 명세서에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
(실시 예)
도 1은 본 발명의 실시 예에 따른 액정 표시 장치의 디스플레이 패널의 하부 어레이의 평면을 개략적으로 나타낸 도면이다. 도 2는 도 1의 P 영역을 확대한 도면이다. 도 3은 도 1의 I-I'선, II-II'선 및 III-III'선을 따라 절단한 액정 표시 장치의 디스플레이 패널의 단면을 나타낸 도면이다.
도 1 내지 3을 참조하면, 본 발명의 실시 예에 따른 액정 표시 장치의 디스플레이 패널은 하부 어레이(100), 상부 어레이(200) 및 상기 하부 어레이(100)와 상기 상부 어레이(200) 사이에 위치하는 액정층(300)을 포함할 수 있다. 상기 하부 어레이(100) 또는 상기 상부 어레이(200)의 외측 표면 상에는 백라이트 유닛이 위치할 수 있다.
상기 하부 어레이(100)는 게이트 라인(GL) 및 상기 게이트 라인(GL)과 교차하는 데이터 라인(DL)을 포함할 수 있다. 상기 하부 어레이(100)는 상기 게이트 라인(GL)으로 신호를 인가하기 위한 게이트 패드(GP)를 더 포함할 수 있다. 상기 하부 어레이(100)는 상기 데이터 라인(DL)으로 신호를 인가하기 위한 데이터 패드(DP)를 더 포함할 수 있다.
상기 게이트 패드(GP) 및 상기 데이터 패드(DP)는 적층 구조일 수 있다. 예를 들어, 상기 게이트 패드(GP)는 하부 게이트 패드 전극(131) 및 상기 하부 게이트 패드 전극(131) 상에 위치하는 상부 게이트 패드 전극(181)을 포함할 수 있다. 예를 들어, 상기 데이터 패드(DP)는 하부 데이터 패드 전극(132) 및 상기 하부 데이터 패드 전극(132) 상에 위치하는 상부 데이터 패드 전극(182)을 포함할 수 있다.
상기 하부 어레이(100)는 상기 게이트 라인(GL) 및 상기 데이터 라인(DL)에 의해 정의된 화소 영역(PA) 내에 위치하는 박막 트랜지스터(120)를 더 포함할 수 있다. 상기 박막 트랜지스터(120)는 하부 기판(110)에 의해 지지될 수 있다. 상기 하부 기판(110)은 절연성 물질을 포함할 수 있다. 예를 들어, 상기 하부 기판(110)은 유리 또는 플라스틱을 포함할 수 있다.
상기 박막 트랜지스터(120)는 게이트 전극(121), 상기 게이트 전극(121) 상에 위치하는 게이트 절연막(122), 상기 게이트 절연막(122) 상에 위치하는 반도체 패턴(123), 상기 반도체 패턴(123)의 일측 영역과 연결되는 소스 전극(124) 및 상기 반도체 패턴(123)의 타측 영역과 연결되는 드레인 전극(125)을 포함할 수 있다. 상기 드레인 전극(125)은 상기 소스 전극(124)과 이격될 수 있다.
상기 게이트 전극(121)은 상기 하부 기판(110)에 가까이 위치할 수 있다. 상기 게이트 전극(121)은 도전성 물질을 포함할 수 있다. 예를 들어, 상기 게이트 전극(121)은 금속을 포함할 수 있다. 상기 게이트 전극(121)은 상기 게이트 라인(DL)과 동일한 물질을 포함할 수 있다. 상기 게이트 전극(121)은 상기 하부 게이트 패드 전극(131)과 동일한 물질을 포함할 수 있다. 예를 들어, 상기 게이트 전극(121), 상기 게이트 라인(DL) 및 상기 하부 게이트 패드 전극(131)은 동시에 형성될 수 있다.
상기 게이트 전극(121)은 상기 게이트 절연막(122)에 의해 덮일 수 있다. 상기 게이트 절연막(122)은 상기 게이트 라인(DL) 및 상기 하부 게이트 패드 전극(131)을 덮을 수 있다. 상기 게이트 절연막(122)은 절연성 물질을 포함할 수 있다. 상기 반도체 패턴(123)은 상기 게이트 전극(121)의 적어도 일정 영역과 중첩할 수 있다. 상기 반도체 패턴(123)은 상기 게이트 절연막(122)에 의해 상기 게이트 전극(121)과 전기적으로 절연될 수 있다.
상기 반도체 패턴(123)은 반도체 물질을 포함할 수 있다. 예를 들어, 상기 반도체 패턴(123)은 비정질 실리콘 또는 다결정 실리콘을 포함할 수 있다. 예를 들어, 상기 반도체 패턴(123)은 IGZO 등과 같은 산화물 반도체일 수 있다.
상기 소스 전극(124) 및 상기 드레인 전극(125)은 도전성 물질을 포함할 수 있다. 예를 들어, 상기 소스 전극(124) 및 상기 드레인 전극(125)은 금속을 포함할 수 있다. 상기 게이트 전극(121)은 상기 소스 전극(124) 및 상기 드레인 전극(125)과 다른 물질을 포함할 수 있다. 상기 드레인 전극(125)은 상기 소스 전극(124)과 동일한 물질을 포함할 수 있다. 예를 들어, 상기 드레인 전극(125)은 상기 소스 전극(124)과 동시에 형성될 수 있다.
상기 소스 전극(124) 및 상기 드레인 전극(125)은 상기 데이터 라인(DL)과 동일한 물질을 포함할 수 있다. 상기 소스 전극(124) 및 상기 드레인 전극(125)은 상기 하부 데이터 패드 전극(132)과 동일한 물질을 포함할 수 있다. 예를 들어, 상기 소스 전극(124), 상기 드레인 전극(125), 상기 데이터 라인(DL) 및 상기 하부 데이터 패드 전극(132)은 동시에 형성될 수 있다. 상기 데이터 라인(DL) 및 상기 하부 데이터 패드 전극(132)은 상기 게이트 절연막(122) 상에 위치할 수 있다.
본 발명의 실시 예에 따른 액정 표시 장치는 박막 트랜지스터(120)가 게이트 전극(121)을 덮는 게이트 절연막(122) 상에 위치하는 반도체 패턴(123)을 포함하는 것으로 설명된다. 그러나, 본 발명의 다른 실시 예에 따른 액정 표시 장치는 반도체 패턴(123) 상에 게이트 절연막(122) 및 게이트 전극(121)이 순서대로 적층된 박막 트랜지스터(120)를 포함할 수 있다.
본 발명의 실시 예에 따른 액정 표시 장치는 박막 트랜지스터(120)가 하부 기판(110)과 직접 접촉하는 것으로 설명된다. 그러나, 본 발명의 다른 실시 예에 따른 액정 표시 장치는 하부 기판(110)과 박막 트랜지스터(120) 사이에 위치하는 버퍼층을 더 포함할 수 있다. 상기 버퍼층은 절연성 물질을 포함할 수 있다. 예를 들어, 상기 버퍼층은 실리콘 산화물을 포함할 수 있다.
상기 박막 트랜지스터(120) 상에는 하부 보호막(140)이 위치할 수 있다. 상기 하부 보호막(140)은 상기 게이트 절연막(122)을 따라 연장할 수 있다. 예를 들어, 상기 하부 게이트 패드 전극(131) 및 상기 하부 데이터 패드 전극(132)은 상기 하부 보호막(140)에 의해 덮일 수 있다. 상기 하부 보호막(140)은 절연성 물질을 포함할 수 있다. 예를 들어, 상기 하부 보호막(140)은 실리콘 질화물 및/또는 실리콘 산화물을 포함할 수 있다.
상기 하부 보호막(140) 상에는 평탄화막(150)이 위치할 수 있다. 상기 평탄화막(150)은 상기 게이트 라인(GL), 상기 데이터 라인(DL) 및 상기 박막 트랜지스터(120)에 의한 단차를 제거할 수 있다. 예를 들어, 상기 평탄화막(150)의 상부면은 상기 하부 기판(100)의 상부면과 평행할 수 있다. 상기 하부 게이트 패드 전극(131) 및 상기 하부 데이터 패드 전극(132)은 상기 평탄화막(150)으로 덮이지 않을 수 있다. 상기 평탄화막(150)은 절연성 물질을 포함할 수 있다. 예를 들어, 상기 평탄화막(150)은 포토 아크릴 등과 같은 유기 절연 물질을 포함할 수 있다.
상기 평탄화막(150)은 상기 박막 트랜지스터(120) 상에 위치하는 비아홀(CH)을 포함할 수 있다. 예를 들어, 상기 평탄화막(150)의 상기 비아홀(CH)은 상기 박막 트랜지스터(120)의 상기 드레인 전극(125)의 일정 영역과 중첩할 수 있다.
상기 평탄화막(150) 상에는 공통 전극(163), 상부 보호막(170) 및 화소 전극(183)이 순서대로 적층된 수 있다. 상기 상부 보호막(170) 및 상기 화소 전극(183)은 상기 비아홀(CH)의 표면을 따라 연장할 수 있다. 본 발명의 실시 예에 따른 액정 표시 장치는 상기 평탄화막(150) 및 상기 상부 보호막(170)을 관통하여 상기 비아홀(CH) 내에서 상기 박막 트랜지스터(120)의 일정 영역을 노출하는 화소 컨택홀(170TH)을 포함할 수 있다. 예를 들어, 상기 화소 전극(183)은 상기 화소 컨택홀(170TH)을 통해 상기 박막 트랜지스터(120)의 상기 드레인 전극(125)과 전기적으로 연결될 수 있다.
상기 공통 전극(163) 및 상기 화소 전극(183)은 도전성 물질을 포함할 수 있다. 예를 들어, 상기 공통 전극(163) 및 상기 화소 전극(183)은 ITO 및 IZO 등과 같은 투명 도전 물질을 포함할 수 있다. 상기 상부 보호막(170)은 절연성 물질을 포함할 수 있다. 예를 들어, 상기 상부 보호막(170)은 실리콘 질화물 및/또는 실리콘 산화물을 포함할 수 있다. 상기 화소 전극(183)은 상기 상부 보호막(170)에 의해 상기 공통 전극(163)과 전기적으로 절연될 수 있다.
본 발명의 실시 예에 따른 액정 표시 장치는 공통 전극(163)이 비아홀(CH)을 노출하는 개구부를 포함하는 상기 플레이트 형상이고, 화소 전극(183)이 상기 공통 전극(163) 상에 위치하는 슬릿바를 포함하는 형상인 것으로 설명된다. 그러나 본 발명의 다른 실시 예에 따른 액정 표시 장치는 공통 전극(163)이 슬릿바를 포함하는 형상이고, 화소 전극(183)이 플레이트 형상일 수 있다.
본 발명의 실시 예에 따른 액정 표시 장치는 공통 전극(163)과 화소 전극(183)이 적층되는 것으로 설명된다. 그러나, 본 발명의 다른 실시 예에 따른 액정 표시 장치는 공통 전극(163)과 화소 전극(183)이 동일 층 상에 위치할 수 있다. 예를 들어, 본 발명의 다른 실시 예에 따른 액정 표시 장치는 IPS 타입의 디스플레이 패널을 포함할 수 있다.
상기 화소 전극(183)의 상부면 상에는 범프 패턴(190)이 위치할 수 있다. 예를 들어, 상기 범프 패턴(190)은 상기 화소 전극(183)의 상기 상부면과 직접 접촉할 수 있다. 상기 범프 패턴(190)은 상기 공통 전극(163)과 중첩되지 않을 수 있다. 상기 범프 패턴(190)은 상기 박막 트랜지스터(120)와 중첩할 수 있다. 예를 들어, 상기 범프 패턴(190)은 상기 화소 컨택홀(170TH)과 중첩할 수 있다.
상기 범프 패턴(190)의 수평 폭(W1)은 상기 화소 컨택홀(170TH)의 수평 폭보다 클 수 있다. 예를 들어, 상기 범프 패턴(190)은 상기 화소 전극(183)의 측면과 수직 정렬되는 측면을 포함할 수 있다. 상기 범프 패턴(190)은 상기 화소 컨택홀(170TH)의 내측으로 연장할 수 있다. 예를 들어, 상기 화소 컨택홀(170TH)은 상기 화소 전극(183) 및 상기 범프 패턴(190)에 의해 채워질 수 있다.
상기 범프 패턴(190)은 절연성 물질을 포함할 수 있다. 예를 들어, 상기 범프 패턴(190)은 유기 물질을 포함할 수 있다. 상기 범프 패턴(190)은 상기 평탄화막(150)과 동일한 물질을 포함할 수 있다. 상기 범프 패턴(190)은 감광성 물질을 포함할 수 있다. 예를 들어, 상기 범프 패턴(190)은 포토 레지스트(Photo-Resist; PR) 물질을 포함할 수 있다.
본 발명의 실시 예에 따른 액정 표시 장치는 범프 패턴(190)이 박막 트랜지스터(120)와 중첩할 수 있다. 예를 들어, 본 발명의 실시 예에 따른 액정 표시 장치에서는 범프 패턴(190)이 화소 컨택홀(170TH)와 중첩할 수 있다. 이에 따라 본 발명의 실시 예에 따른 액정 표시 장치에서는 범프 패턴(190)에 의한 표시 영역의 면적이 감소하는 것이 방지될 수 있다. 또한, 본 발명의 실시 예에 따른 액정 표시 장치에서는 박막 트랜지스터(120) 및 범프 패턴(190)에 의한 인접한 표시 영역 사이에 위치하는 비표시 영역의 면적이 감소될 수 있다. 따라서, 본 발명의 실시 예에 따른 액정 표시 장치에서는 구현되는 영상의 화질 및 선명도가 향상될 수 있다.
본 발명의 실시 예에 따른 액정 표시 장치는 상기 범프 패턴(190)을 포함하는 상기 하부 어레이(100)의 표면 상에 위치하는 하부 배향막을 더 포함할 수 있다. 예를 들어, 상기 하부 배향막은 상기 상부 보호막(170), 상기 화소 전극(183) 및 상기 범프 패턴(190)의 표면을 따라 연장할 수 있다. 상기 하부 배향막은 폴리 이미드(poly-imide; PI)를 포함할 수 있다.
상기 상부 어레이(200)는 상기 하부 어레이(100)의 상기 상부 보호막(170), 상기 화소 전극(183) 및 상기 범프 패턴(190) 상에 위치할 수 있다. 예를 들어, 상기 상부 어레이(200)는 상부 기판(210), 컬러 필터들(220), 블랙 매트릭스(230) 및 스페이서(250)를 포함할 수 있다.
상기 상부 기판(210)은 상기 컬러 필터들(220), 상기 블랙 매트릭스(230) 및 상기 스페이서(250)를 지지할 수 있다. 상기 상부 기판(210)은 절연성 물질을 포함할 수 있다. 예를 들어, 상기 상부 기판(210)은 유리 또는 플라스틱을 포함할 수 있다.
상기 컬러 필터들(220)은 상기 하부 어레이(100)를 향한 상기 상부 기판(210)의 표면 상에 위치할 수 있다. 상기 하부 어레이(100)의 인접한 화소 영역(PA)에서는 상기 컬러 필터들(220)에 의해 서로 다른 색이 구현될 수 있다. 예를 들어, 인접한 컬러 필터들(220)은 서로 다른 물질을 포함할 수 있다.
상기 블랙 매트릭스(230)은 인접한 화소 영역(PA)에서 혼색 및 빛샘 현상을 방지할 수 있다. 상기 블랙 매트릭스(230)는 상기 컬러 필터들(220) 사이에 위치할 수 있다. 예를 들어, 상기 블랙 매트릭스(230)는 상기 하부 어레이(100)의 인접한 화소 영역(PA) 사이의 경계와 중첩할 수 있다.
상기 블랙 매트릭스(230)는 상기 박막 트랜지스터(120) 상에 위치할 수 있다. 상기 범프 패턴(190)은 상기 블랙 매트릭스(230)와 중첩할 수 있다. 이에 따라 본 발명의 실시 예에 따른 액정 표시 장치에서는 범프 패턴(190) 및 블랙 매트릭스(230)에 의한 인접한 표시 영역 사이에 위치하는 비표시 영역의 면적이 감소될 수 있다. 따라서 본 발명의 실시 예에 따른 액정 표시 장치에서는 구현되는 영상의 화질 및 선명도가 향상될 수 있다.
상기 스페이서(250)는 상기 범프 패턴(190) 상에 위치할 수 있다. 예를 들어, 상기 스페이서(250)의 하부면은 상기 범프 패턴(190)의 상부면과 직접 접촉할 수 있다. 이에 따라 본 발명의 실시 예에 따른 액정 표시 장치에서는 하부 어레이(100)와 상부 어레이(200) 사이에 위치하는 액정층(300)의 간격이 범프 패턴(190)과 스페이서(250)에 의해 유지될 수 있다. 따라서, 본 발명의 실시 예에 따른 액정 표시 장치에서는 스페이서(250)의 이동에 의해 표시 영역 상에 위치하는 하부 배향막의 손상이 방지될 수 있다.
상기 스페이서(250)는 상기 블랙 매트릭스(230)와 중첩할 수 있다. 예를 들어, 상기 스페이서(250)는 상기 범프 패턴(190)과 상기 블랙 매트릭스(230) 사이에 위치할 수 있다. 상기 스페이서(250)의 상기 상부 기판(210)에 가까이 위치하는 단부의 수평 폭(W3)은 상기 블랙 매트릭스(230)의 수평 폭(W4)보다 작을 수 있다. 상기 스페이서(250)의 상기 하부 기판(110)에 가까이 위치하는 단부의 수평 폭(W2)은 상기 범프 패턴(190)의 수평 폭(W1)보다 작을 수 있다. 상기 범프 패턴(190)의 수평 폭(W1)은 상기 스페이서(250)의 상기 상부 기판(210)에 가까이 위치하는 단부의 수평 폭(W3)보다 클 수 있다. 이에 따라 본 발명의 실시 예에 따른 액정 표시 장치에서는 인접한 표시 영역 사이에 위치하는 비표시 영역의 면적이 감소될 수 있다. 따라서 본 발명의 실시 예에 따른 액정 표시 장치에서는 구현되는 영상의 화질 및 선명도가 향상될 수 있다.
본 발명의 실시 예에 따른 액정 표시 장치는 상기 하부 어레이(100)를 향한 상기 컬러 필터들(220)의 표면을 덮는 상부 커버막(240)을 더 포함할 수 있다. 상기 상부 커버막(240)은 절연성 물질을 포함할 수 있다. 상기 스페이서(250)는 상기 상부 커버막(240) 상에 위치할 수 있다.
본 발명의 실시 예에 따른 액정 표시 장치는 범프 패턴(190)의 측면이 화소 전극(183)의 측면과 연속되는 것으로 설명된다. 그러나, 도 4에 도시된 바와 같이, 본 발명의 다른 실시 예에 따른 액정 표시 장치는 범프 패턴(190)의 측면이 화소 전극(183)의 상부면 상에 위치할 수 있다.
본 발명의 실시 예에 따른 액정 표시 장치는 범프 패턴(190)이 화소 컨택홀(170TH)과 중첩하는 것으로 설명된다. 그러나, 도 5에 도시된 바와 같이, 본 발명의 다른 실시 예에 따른 액정 표시 장치는 범프 패턴(190)이 화소 컨택홀(170TH)과 이격될 수 있다.
본 발명의 실시 예에 따른 액정 표시 장치는 범프 패턴(190)이 원형 형상인 것으로 도시 및 설명된다. 그러나, 본 발명의 다른 실시 예에 따른 액정 표시 장치는 범프 패턴(190)이 다각형 형상일 수 있다. 예를 들어, 도 6에 도시된 바와 같이, 본 발명의 다른 실시 예에 따른 액정 표시 장치는 범프 패턴(190)이 화소 전극(183)의 상부면 상에서 일측 방향으로 연장하는 바(bar) 형상일 수 있다. 예를 들어, 본 발명의 다른 실시 예에 따른 액정 표시 장치는 화소 컨택홀(170TH) 또는 비아홀(CH)을 가로지르는 범프 패턴(190)을 포함할 수 있다.
도 7a 내지 7k는 본 발명의 실시 예에 따른 액정 표시 장치의 제조 방법을 순차적으로 나타낸 도면들이다.
도 1 내지 3 및 7a 내지 7k를 참조하여 본 발명의 실시 예에 따른 액정 표시 장치의 제조 방법을 설명한다. 먼저, 도 1 및 7a를 참조하면, 본 발명의 실시 예에 따른 액정 표시 장치의 제조 방법은 하부 기판(110) 상에 박막 트랜지스터(120), 하부 게이트 패드 전극(131), 게이트 라인(GL), 하부 데이터 패드 전극(132) 및 데이터 라인(DL)을 형성하는 단계를 포함할 수 있다.
상기 박막 트랜지스터(120)는 게이트 전극(121), 게이트 절연막(122), 반도체 패턴(123), 소스 전극(124) 및 드레인 전극(125)을 포함할 수 있다. 예를 들어, 상기 박막 트랜지스터(120)를 형성하는 단계는 상기 하부 기판(110) 상에 게이트 전극(121)을 형성하는 단계, 상기 게이트 전극(121) 상에 게이트 절연막(122)을 형성하는 단계, 상기 게이트 절연막(122) 상에 반도체 패턴(123)을 형성하는 단계 및 상기 반도체 패턴(123) 상에 소스 전극(124)과 드레인 전극(125)을 형성하는 단계를 포함할 수 있다. 상기 소스 전극(124) 및 상기 드레인 전극(125)은 서로 이격되도록 형성될 수 있다.
본 발명의 실시 예에 따른 액정 표시 장치의 제조 방법은 게이트 전극(121)을 덮는 게이트 절연막(122) 상에 반도체 패턴(123)이 위치하는 박막 트랜지스터(120)를 형성하는 것으로 설명된다. 그러나, 본 발명의 다른 실시 예에 따른 액정 표시 장치의 제조 방법에서는 반도체 패턴(123) 상에 게이트 절연막(122) 및 게이트 전극(121)이 순서대로 적층되는 박막 트랜지스터(120)가 형성될 수 있다.
본 발명의 실시 예에 따른 액정 표시 장치의 제조 방법은 하부 기판(110) 상에 박막 트랜지스터(120)가 형성되는 것으로 설명된다. 그러나, 본 발명의 다른 실시 예에 따른 액정 표시 장치의 제조 방법은 하부 기판(110) 상에 절연성 물질로 버퍼층을 형성하는 단계 및 상기 버퍼층 상에 상기 박막 트랜지스터(120)를 형성하는 단계를 포함할 수 있다.
상기 하부 게이트 패드 전극(131)은 상기 게이트 라인(GL)과 동시에 형성될 수 있다. 상기 게이트 라인(GL)은 상기 박막 트랜지스터(120)의 상기 게이트 전극(121)과 동시에 형성될 수 있다. 예를 들어, 본 발명의 실시 예에 따른 액정 표시 장치의 제조 방법은 도전성 물질로 하부 기판(110) 상에 게이트 물질층을 형성하는 단계 및 상기 게이트 물질층을 패터닝하여 상기 게이트 전극(121), 상기 게이트 라인(GL) 및 상기 하부 게이트 패드 전극(131)을 동시에 형성하는 단계를 포함할 수 있다.
상기 하부 데이터 패드 전극(132)은 상기 데이터 라인(DL)과 동시에 형성될 수 있다. 상기 데이터 라인(DL)은 상기 박막 트랜지스터(120)의 상기 소스 전극(124) 및 상기 드레인 전극(125)과 동시에 형성될 수 있다. 예를 들어, 본 발명의 실시 예에 따른 액정 표시 장치의 제조 방법은 도전성 물질로 게이트 절연막(122) 및 반도체 패턴(123) 상에 데이터 물질층을 형성하는 단계 및 상기 데이터 물질층을 패터닝하여 상기 소스 전극(124), 상기 드레인 전극(125), 상기 데이터 라인(DL) 및 상기 하부 데이터 패드 전극(132)을 동시에 형성하는 단계를 포함할 수 있다. 본 발명의 실시 예에 따른 액정 표시 장치의 제조 방법에서는 상기 하부 데이터 패드 전극(132) 및 상기 데이터 라인(GL)이 상기 게이트 절연막(122) 상에 형성될 수 있다.
도 1 및 7b를 참조하면, 본 발명의 실시 예에 따른 액정 표시 장치의 제조 방법은 상기 박막 트랜지스터(120), 상기 데이터 라인(DL) 및 상기 하부 데이터 패드 전극(132) 상에 하부 보호막(140)을 형성하는 단계, 상기 하부 보호막(140) 상에 평탄화막(150)을 형성하는 단계 및 상기 평탄화막(150) 상에 공통 전극 물질층(161)을 형성하는 단계를 포함할 수 있다.
상기 하부 보호막(140)은 상기 박막 트랜지스터(120), 상기 데이터 라인(DL) 및 상기 하부 데이터 패드 전극(132)의 표면을 덮도록 형성될 수 있다. 상기 하부 보호막(140)은 일정한 두께로 형성될 수 있다. 상기 하부 보호막(140)은 절연성 물질로 형성될 수 있다.
상기 평탄화막(150)은 상기 하부 게이트 패드 전극(131), 상기 게이트 전극(GL), 상기 하부 데이터 패드 전극(132), 상기 데이터 라인(DL) 및 상기 박막 트랜지스터(120)에 의한 단차가 제거되도록 형성될 수 있다. 상기 평탄화막(150)은 절연성 물질로 형성될 수 있다. 상기 평탄화막(150)은 상기 하부 보호막(140)과 다른 물질로 형성될 수 있다. 예를 들어, 상기 평탄화막(150)은 포토 아크릴 등과 같은 유기 절연 물질로 형성될 수 있다.
상기 공통 전극 물질층(160)은 일정한 두께로 형성될 수 있다. 상기 공통 전극 물질층(160)은 도전성 물질을 포함할 수 있다. 예를 들어, 상기 공통 전극 물질층(160)은 ITO 및 IZO 등과 같은 투명 도전 물질로 형성될 수 있다.
도 1 및 7c를 참조하면, 본 발명의 실시 예에 따른 액정 표시 장치의 제조 방법은 하프톤 마스크를 이용하여 상기 공통 전극 물질층(160) 상에 제 1 컨택 마스크 패턴(10)을 형성하는 단계를 포함할 수 있다.
상기 제 1 컨택 마스크 패턴(10)은 오픈 영역(11), 제 1 컨택 마스킹 영역(12) 및 제 2 컨택 마스킹 영역(13)을 포함할 수 있다. 상기 제 2 컨택 마스킹 영역(13)은 상기 제 1 컨택 마스킹 영역(12)보다 얇을 수 있다.
상기 제 1 컨택 마스킹 영역(12) 및 상기 제 2 컨택 마스킹 영역(13)은 화소 영역(PA) 상에 형성될 수 있다. 상기 제 1 컨택 마스크 패턴(10)은 상기 하부 게이트 패드 전극(131) 및 상기 하부 데이터 패드 전극(132)을 덮는 상기 공통 전극 물질층(160)을 노출할 수 있다. 예를 들어, 상기 화소 영역(PA) 내에서 상기 제 2 컨택 마스킹 영역(13)은 상기 오픈 영역(11)과 상기 제 1 컨택 마스킹 영역(12) 사이에 위치할 수 있다.
상기 화소 영역(PA) 내에서 상기 제 1 컨택 마스크 패턴(10)의 상기 오픈 영역(11)은 상기 박막 트랜지스터(120)의 일정 영역과 중첩할 수 있다. 예를 들어, 상기 제 1 컨택 마스크 패턴(10)을 형성하는 단계는 상기 박막 트랜지스터(120)의 상기 드레인 전극(125)과 중첩하는 상기 오픈 영역(11)을 형성하는 단계를 포함할 수 있다.
도 1 및 7d를 참조하면, 본 발명의 실시 예에 따른 액정 표시 장치의 제조 방법은 상기 제 1 컨택 마스크 패턴(10)을 이용하여 비아홀(CH)을 형성하는 단계를 포함할 수 있다.
상기 비아홀(CH)을 형성하는 단계는 상기 제 1 컨택 마스크 패턴(10)을 식각 마스크로 상기 공통 전극 물질층(161) 및 상기 평탄화막(150)을 식각하는 공정을 포함할 수 있다. 상기 비아홀(CH)을 형성하는 단계는 상기 공통 전극 물질층(161)을 식각하여 공통 전극 물질 패턴(162)을 형성하는 단계를 포함할 수 있다.
상기 비아홀(CH)을 형성하는 단계는 상기 박막 트랜지스터(120)의 일정 영역 상에 위치하는 하부 보호막(140)을 노출하는 단계를 포함할 수 있다. 예를 들어, 상기 박막 트랜지스터(120)의 상기 드레인 전극(125) 상에 위치하는 상기 하부 보호막(140)의 일부 영역은 상기 비아홀(CH)에 의해 노출될 수 있다. 상기 하부 게이트 패드 전극(131)을 덮는 상기 하부 보호막(140) 및 상기 하부 데이터 패드 전극(132)을 덮는 상기 하부 보호막(140)은 상기 비아홀(CH)의 형성 공정에 의해 노출될 수 있다.
도 1 및 7e를 참조하면, 본 발명의 실시 예에 따른 액정 표시 장치의 제조 방법은 상기 제 1 컨택 마스크 패턴(10)을 이용하여 상기 공통 전극 물질 패턴(162)의 일부 영역을 노출하는 제 2 컨택 마스크 패턴(20)을 형성하는 단계를 포함할 수 있다.
상기 제 2 컨택 마스크 패턴(20)은 오픈 영역(21) 및 컨택 마스킹 영역(22)을 포함할 수 있다. 상기 제 2 컨택 마스크 패턴(20)의 상기 오픈 영역(21)은 상기 제 1 컨택 마스크 패턴(10)의 상기 오픈 영역(11) 및 상기 제 2 컨택 마스킹 영역(13)과 동일한 위치에 형성될 수 있다. 상기 제 2 컨택 마스크 패턴(20)의 상기 컨택 마스킹 영역(22)은 상기 제 1 컨택 마스크 패턴(10)의 상기 제 1 컨택 마스킹 영역(12)과 동일한 위치에 형성될 수 있다.
상기 제 2 컨택 마스크 패턴(20)을 형성하는 단계는 상기 제 1 컨택 마스크 패턴(10)의 상기 제 2 컨택 마스킹 영역(13)을 제거하는 공정을 포함할 수 있다. 예를 들어, 상기 제 2 컨택 마스크 패틴(20)을 형성하는 공정은 상기 제 1 컨택 마스크 패턴(10)을 애싱(ashing)하는 단계를 포함할 수 있다. 상기 비아홀(CH)에 가까이 위치하는 상기 공통 전극 물질 패턴(162)의 일정 영역은 상기 제 2 컨택 마스크 패턴(20)에 의해 노출될 수 있다.
도 1 및 7f를 참조하면, 본 발명의 실시 예에 따른 액정 표시 장치의 제조 방법은 상기 제 2 컨택 마스크 패턴(20)을 이용하여 공통 전극(163)을 형성하는 단계 및 상기 제 2 컨택 마스크 패턴(20)을 제거하는 단계를 포함할 수 있다.
상기 공통 전극(163)을 형성하는 단계는 상기 제 2 컨택 마스크 패턴(20)을 식각 마스크로 상기 공통 전극 물질 패턴(162)을 식각하는 단계를 포함할 수 있다. 상기 공통 전극(163)은 상기 예비 컨택 홀(CH)과 이격되도록 형성될 수 있다.
본 발명의 실시 예에 따른 액정 표시 장치의 제조 방법은 평탄화막(150)의 비아홀(CH)을 형성하는 단계 및 공통 전극(163)을 형성하는 단계를 하나의 마스크 패턴으로 수행할 수 있다. 이에 따라 본 발명의 실시 예에 따른 액정 표시 장치에서는 제조 공정에 사용되는 마스크 패턴의 수가 감소될 수 있다. 따라서 본 발명의 실시 예에 따른 액정 표시 장치의 제조 방법에서는 제조 시간 및 제조 비용이 절감될 수 있다. 또한, 본 발명의 실시 예에 따른 액정 표시 장치의 제조 방법에서는 마스크 패턴의 오정렬 등에 의한 불량 발생률이 감소될 수 있다.
도 1 및 7g를 참조하면, 본 발명의 실시 예에 따른 액정 표시 장치의 제조 방법은 상기 공통 전극(163) 상에 상부 보호막(170)을 형성하는 단계 및 상기 상부 보호막(170)을 관통하는 게이트 패드 컨택홀(170GH), 데이터 패드 컨택홀(170DH) 및 화소 컨택홀(170TH)을 형성하는 단계를 포함할 수 있다.
상기 상부 보호막(170)은 상기 비아홀(CH)의 표면을 따라 연장하도록 형성될 수 있다. 상기 상부 보호막(170)은 일정한 두께로 형성될 수 있다. 상기 상부 보호막(170)은 절연성 물질로 형성될 수 있다.
상기 게이트 패드 컨택홀(170GH)을 형성하는 단계는 상기 하부 게이트 패드 전극(131)의 상부면의 적어도 일부 영역을 노출하는 단계를 포함할 수 있다. 예를 들어, 상기 게이트 패드 컨택홀(170GH)을 형성하는 단계는 상기 하부 게이트 패드 전극(131) 상에 위치하는 상기 상부 보호막(170)의 일정 영역을 제거하는 단계, 상기 상부 보호막(170)에 의해 노출된 상기 하부 보호막(140)을 제거하는 단계 및 상기 하부 보호막(140)에 의해 노출된 상기 게이트 절연막(122)을 제거하는 단계를 포함할 수 있다.
상기 데이터 패드 컨택홀(170DH)을 형성하는 단계는 상기 하부 데이터 패드 전극(132)의 상부면의 적어도 일부 영역을 노출하는 단계를 포함할 수 있다. 예를 들어, 상기 데이터 패드 컨택홀(170DH)을 형성하는 단게는 상기 하부 데이터 패드 전극(132) 상에 위치하는 상기 상부 보호막(170)의 일정 영역을 제거하는 단계 및 상기 상부 보호막(170)에 의해 노출된 상기 하부 보호막(140)을 제거하는 단계를 포함할 수 있다.
상기 화소 컨택홀(170TH)을 형성하는 단계는 상기 박막 트랜지스터(120)의 일정 영역을 노출하는 단계를 포함할 수 있다. 예를 들어, 상기 화소 컨택홀(170TH)을 형성하는 단계는 상기 박막 트랜지스터(120) 상에 위치하는 상기 상부 보호막(170)의 일정 영역을 제거하는 단계 및 상기 상부 보호막(170)에 의해 노출된 상기 하부 보호막(140)을 제거하는 단계를 포함할 수 있다.
상기 화소 컨택홀(170TH)은 상기 비아홀(CH)과 중첩하는 영역을 포함하도록 형성될 수 있다. 예를 들어, 상기 화소 컨택홀(170TH)은 상기 비아홀(CH) 내에 형성될 수 있다. 상기 화소 컨택홀(170TH)은 상기 비아홀(CH)보다 작은 면적으로 형성될 수 있다. 상기 화소 컨택홀(170TH)을 형성하는 단계는 상기 비아홀(CH)과 중첩하는 상기 박막 트랜지스터(120)의 일정 영역 중 일부를 노출하는 단계를 포함할 수 있다.
상기 화소 컨택홀(170TH)은 상기 게이트 패드 컨택홀(170GH)과 동시에 형성될 수 있다. 상기 게이트 패드 컨택홀(170GH)은 상기 데이터 패드 컨택홀(170DH)과 동시에 형성될 수 있다. 예를 들어, 본 발명의 실시 예에 따른 액정 표시 장치의 제조 방법은 상부 보호막(170) 상에 하부 게이트 패드 전극(131), 하부 데이터 패드 전극(132) 및 박막 트랜지스터(120)의 드레인 전극(125)과 중첩하는 개구부들을 포함하는 마스크 패턴을 형성하는 단계, 상기 마스크 패턴을 식각 마스크로 상기 상부 보호막(170)을 식각하는 단계 및 상기 상부 보호막(170)에 의해 노출된 상기 하부 보호막(140) 및 상기 게이트 절연막(122)을 순서대로 식각하는 단계를 포함할 수 있다.
도 1 및 7h를 참조하면, 본 발명의 실시 예에 따른 액정 표시 장치의 제조 방법은 상기 게이트 패드 컨택홀(170GH), 상기 데이터 패드 컨택홀(170DH) 및 상기 화소 컨택홀(170TH)이 형성된 상기 하부 기판(110) 상에 화소 전극 물질층(180)을 형성하는 단계를 포함할 수 있다.
상기 화소 전극 물질층(180)은 상기 게이트 패드 컨택홀(170GH)의 표면을 따라 연장하도록 형성될 수 있다. 예를 들어, 상기 화소 전극 물질층(180)은 상기 게이트 패드 컨택홀(170GH)을 통해 상기 하부 게이트 패드 전극(131)과 연결되도록 형성될 수 있다.
상기 화소 전극 물질층(180)은 상기 데이터 패드 컨택홀(170DH)의 표면을 따라 연장하도록 형성될 수 있다. 예를 들어, 상기 화소 전극 물질층(180)은 상기 데이터 패드 컨택홀(170DH)을 통해 상기 하부 데이터 패드 전극(132)과 연결되도록 형성될 수 있다.
상기 화소 전극 물질층(180)은 상기 화소 컨택홀(170TH)의 표면을 따라 연장하도록 형성될 수 있다. 예를 들어, 상기 화소 전극 물질층(180)은 상기 화소 컨택홀(170TH)을 통해 상기 박막 트랜지스터(120)의 상기 드레인 전극(125)과 연결되도록 형성될 수 있다.
상기 화소 전극 물질층(180)은 일정한 두께로 형성될 수 있다. 상기 화소 전극 물질층(180)은 도전성 물질로 형성될 수 있다. 예를 들어, 상기 화소 전극 물질층(180)은 ITO 및 IZO 등과 같은 투명 도전 물질로 형성될 수 있다.
도 1 및 7i를 참조하면, 본 발명의 실시 예에 따른 액정 표시 장치의 제조 방법은 하프톤 마스크를 이용하여 상기 화소 전극 물질층(180) 상에 전극 마스크 패턴(30)을 형성하는 단계를 포함할 수 있다.
상기 전극 마스크 패턴(30)은 오픈 영역(31), 제 1 전극 마스킹 영역(32) 및 제 2 전극 마스킹 영역(33)을 포함할 수 있다. 상기 제 2 전극 마스킹 영역(33)은 상기 제 1 전극 마스킹 영역(32)보다 얇을 수 있다.
상기 하부 게이트 패드 전극(131) 및 상기 하부 데이터 패드 전극(132) 상에는 상기 전극 마스크 패턴(30)의 상기 제 2 전극 마스킹 영역(33)이 형성될 수 있다. 상기 전극 마스크 패턴(30)을 형성하는 단계는 상기 게이트 컨택홀(170GH) 및 상기 데이터 컨택홀(170DH)과 중첩하는 제 2 전극 마스킹 영역(33)을 형성하는 단계를 포함할 수 있다. 상기 게이트 컨택홀(170GH) 및 상기 데이터 컨택홀(170DH)은 상기 전극 마스크 패턴(30)의 상기 제 2 전극 마스킹 영역(33)에 의해 채워질 수 있다.
상기 전극 마스크 패턴(30)은 상기 화소 컨택홀(170TH)에 의해 노출된 상기 박막 트랜지스터(120)의 일정 영역을 덮도록 형성될 수 있다. 예를 들어, 상기 전극 마스크 패턴(30)을 형성하는 단계는 상기 화소 컨택홀(170TH)과 중첩하는 제 1 전극 마스킹 영역(32)을 형성하는 단계를 포함할 수 있다. 상기 화소 컨택홀(170TH)은 상기 제 1 전극 마스킹 영역(32)에 의해 채워질 수 있다.
도 1 및 7j를 참조하면, 본 발명의 실시 예에 따른 액정 표시 장치의 제조 방법은 상기 전극 마스크 패턴(30)을 식각 마스크로 상기 화소 전극 물질층(180)을 식각하여, 상부 게이트 패드 전극(181), 상부 데이터 패드 전극(182) 및 화소 전극(183)을 형성하는 단계를 포함할 수 있다.
상기 상부 게이트 패드 전극(181)은 상기 하부 게이트 패드 전극(131) 상에 형성될 수 있다. 상기 상부 게이트 패드 전극(181)은 상기 게이트 컨택홀(170GH)을 통해 상기 하부 게이트 패드 전극(131)과 전기적으로 연결되도록 형성될 수 있다. 상기 하부 게이트 패드 전극(131) 및 상기 상부 게이트 패드 전극(181)은 게이트 패드(GP)를 구성할 수 있다.
상기 상부 데이터 패드 전극(182)은 상기 하부 데이터 패드 전극(132) 상에 형성될 수 있다. 상기 상부 데이터 패드 전극(182)은 상기 데이터 컨택홀(170DH)을 통해 상기 하부 데이터 패드 전극(132)과 전기적으로 연결되도록 형성될 수 있다. 상기 하부 데이터 패드 전극(132) 및 상기 상부 데이터 패드 전극(182)은 데이터 패드(DP)를 구성할 수 있다.
상기 화소 전극(183)은 상기 게이트 라인(GL)과 상기 데이터 라인(DL)에 의해 정의되는 화소 영역(PA) 내에 형성될 수 있다. 상기 화소 전극(183)은 상기 공통 전극(163)과 중첩하는 영역을 포함하도록 형성될 수 있다. 예를 들어, 상기 화소 전극(183)을 형성하는 단계는 상기 화소 전극 물질층(180)을 식각하여 상기 공통 전극(163) 상에 형성된 슬릿바 부분을 형성하는 단계를 포함할 수 있다.
본 발명의 실시 예에 따른 액정 표시 장치의 제조 방법은 공통 전극(163)을 플레이트 형상으로 형성하고, 상기 공통 전극(163) 상에 슬릿바 부분을 포함하는 화소 전극(183)을 형성하는 것으로 설명된다. 그러나, 본 발명의 다른 실시 예에 따른 액정 표시 장치의 제조 방법에서는 슬릿바 부분을 포함하는 공통 전극(163) 상에 플레이트 형상의 화소 전극(183)이 형성될 수 있다.
본 발명의 실시 예에 따른 액정 표시 장치의 제조 방법은 공통 전극(163)과 화소 전극(183)이 다른 층 상에 형성되는 것으로 설명된다. 그러나, 본 발명의 다른 실시 예에 따른 액정 표시 장치의 제조 방법에서는 공통 전극(163) 및 화소 전극(183)이 동일 층 상에 형성될 수 있다.
도 1 및 7k를 참조하면, 본 발명의 실시 예에 따른 액정 표시 장치의 제조 방법은 상기 전극 마스크 패턴(30)을 이용하여 상기 화소 전극(183)의 상부면 상에 범프 패턴(190)을 형성하는 단계를 포함할 수 있다.
상기 범프 패턴(190)을 형성하는 단계는 상기 전극 마스크 패턴(30)의 상기 제 2 전극 마스킹 영역(33)을 제거하는 단계를 포함할 수 있다. 예를 들어, 상기 범프 패턴(190)을 형성하는 단계는 상기 전극 마스크 패턴(30)을 애싱(ashing)하는 단계를 포함할 수 있다.
상기 하부 기판(110), 상기 게이트 라인(GL), 상기 게이트 패드(GP), 상기 데이터 라인(DL), 상기 데이터 패드(DP), 상기 박막 트랜지스터(120), 상기 공통 전극(163), 상기 화소 전극(183) 및 상기 범프 패턴(190)은 하부 어레이(100)를 구성할 수 있다.
본 발명의 실시 예에 따른 액정 표시 장치의 제조 방법은 화소 전극(183)을 형성하는 단계 및 범프 패턴(190)을 형성하는 단계를 하나의 마스크 패턴으로 수행할 수 있다. 이에 따라 본 발명의 실시 예에 따른 액정 표시 장치의 제조 방법에서는 제조 공정에 사용되는 마스크 패턴의 수가 감소될 수 있다. 따라서, 본 발명의 실시 예에 따른 액정 표시 장치의 제조 방법에서는 제조 시간 및 제조 비용이 절감될 수 있다. 또한, 본 발명의 실시 예에 따른 액정 표시 장치의 제조 방법에서는 마스크 패턴의 오정렬 등에 의한 불량 발생률이 감소할 수 있다.
도 3에 도시된 바와 같이, 본 발명의 실시 예에 따른 액정 표시 장치의 제조 방법은 상기 하부 어레이(100) 상에 스페이서(250)를 포함하는 상부 어레이(200)를 합착하는 단계 및 상기 하부 어레이(100)와 상기 상부 어레이(200) 사이에 액정층(300)을 형성하는 단계를 포함할 수 있다.
상기 상부 어레이(200)를 합착하는 단계는 상기 하부 어레이(100)의 상기 범프 패턴(190) 상에 상기 스페이서(250)가 위치하도록 상부 어레이(200)를 정렬하는 단계를 포함할 수 있다. 상기 상부 어레이(200)는 상부 기판(210)과 스페이서(250) 사이에 컬러 필터들(220) 및 블랙 매트릭스(230)을 포함할 수 있다. 상기 상부 어레이(200)를 합착하는 단계는 상기 하부 어레이(100)의 상기 범프 패턴(190) 상에 상기 블랙 매트릭스(230)가 위치하도록 상부 어레이(200)를 정렬하는 단계를 포함할 수 있다.
본 발명의 실시 예에 따른 액정 표시 장치의 제조 방법은 범프 패턴(190), 스페이서(250) 및 블랙 매트릭스(230)가 박막 트랜지스터(120) 상에서 중첩하도록 형성할 수 있다. 이에 따라 본 발명의 실시 예에 따른 액정 표시 장치의 제조 방법에서는 표시 영역들 사이에 위치하는 비표시 영역의 면적이 최소화될 수 있다. 따라서, 본 발명의 실시 예에 따른 액정 표시 장치의 제조 방법에서는 구현되는 영상의 화질 및 선명도가 향상될 수 있다.
결과적으로 본 발명의 실시 예에 따른 액정 표시 장치의 제조 방법은 하프톤 마스크를 이용하여 화소 전극(183) 및 범프 패턴(190)을 하나의 마스크 패턴으로 형성함으로써, 상기 범프 패턴(190)의 형성 공정을 단순화할 수 있다. 이에 따라 본 발명의 실시 예에 따른 액정 표시 장치의 제조 방법에서는 범프 패턴(190)의 형성 공정에 의한 제조 시간 및 제조 비용의 증가를 최소화할 수 있다. 또한, 본 발명의 실시 예에 따른 액정 표시 장치의 제조 방법에서는 범프 패턴(190)의 형성 공정에 의한 불량 발생률의 증가가 방지될 수 있다. 따라서 본 발명의 실시 예에 따른 액정 표시 장치의 제조 방법에서는 생산성이 향상될 수 있다.
100 : 하부 어레이 110 : 하부 기판
120 : 박막 트랜지스터 150 : 평탄화막
163 : 공통 전극 170 : 상부 보호막
183 : 화소 전극 190 : 범프 패턴
200 : 상부 어레이 210 : 상부 기판
250 : 스페이서 GL : 게이트 라인
GP : 게이트 패드 DL : 데이터 라인
DP : 데이터 패드

Claims (16)

  1. 하부 기판 상에 위치하는 화소 전극;
    상기 화소 전극의 상부면 상에 위치하는 범프 패턴; 및
    상기 하부 기판과 대향하는 상부 기판 상에 위치하고, 상기 범프 패턴과 중첩하는 스페이서를 포함하는 액정 표시 장치.
  2. 제 1 항에 있어서,
    상기 범프 패턴은 상기 화소 전극의 상기 상부면과 직접 접촉하는 액정 표시 장치.
  3. 제 1 항에 있어서,
    상기 범프 패턴의 측면은 상기 화소 전극의 상기 상부면 상에 위치하는 액정 표시 장치.
  4. 제 1 항에 있어서,
    상기 범프 패턴은 상기 화소 전극의 상기 상부면 상에서 일측 방향으로 연장하는 바(bar) 형상인 액정 표시 장치.
  5. 제 1 항에 있어서,
    상기 하부 기판과 상기 화소 전극 사이에 위치하는 박막 트랜지스터를 더 포함하되,
    상기 범프 패턴은 상기 박막 트랜지스터와 중첩하는 액정 표시 장치.
  6. 제 5 항에 있어서,
    상기 박막 트랜지스터와 상기 화소 전극 사이에 위치하는 평탄화막을 더 포함하되,
    상기 범프 패턴은 상기 평탄화막을 관통하여 상기 박막 트랜지스터의 일정 영역을 노출하는 화소 컨택홀과 중첩하는 액정 표시 장치.
  7. 제 5 항에 있어서,
    상기 박막 트랜지스터의 게이트 전극과 동일한 물질을 포함하는 하부 게이트 패드 전극을 포함하는 게이트 패드 및 상기 박막 트랜지스터의 소스 전극 및 드레인 전극과 동일한 물질을 포함하는 하부 데이터 패드 전극을 포함하는 데이터 패드를 더 포함하는 액정 표시 장치.
  8. 제 1 항에 있어서,
    상기 상부 기판과 상기 스페이서 사이에 위치하는 컬러 필터들; 및
    상기 컬러 필터들 사이에 위치하는 블랙 매트릭스를 더 포함하되,
    상기 범프 패턴은 상기 블랙 매트릭스와 중첩하는 액정 표시 장치.
  9. 제 8 항에 있어서,
    상기 스페이서의 수평 폭은 상기 블랙 매트릭스의 수평 폭 및 상기 범프 패턴의 수평 폭보다 작은 액정 표시 장치.
  10. 제 1 항에 있어서,
    상기 하부 기판과 상기 화소 전극 사이에 위치하는 공통 전극; 및
    상기 공통 전극과 상기 화소 전극 사이에 위치하는 상부 보호막을 더 포함하는 액정 표시 장치.
  11. 제 10 항에 있어서,
    상기 공통 전극은 플레이트 형상인 액정 표시 장치.
  12. 하부 기판 상에 화소 전극 물질층을 형성하는 단계;
    하프톤 마스크를 이용하여 상기 화소 전극 상에 오픈 영역, 제 1 전극 마스킹 영역 및 상기 제 1 전극 마스킹 영역보다 얇은 제 2 전극 마스킹 영역을 포함하는 전극 마스크 패턴을 형성하는 단계;
    상기 전극 마스크 패턴을 식각 마스크로 상기 화소 전극 물질층을 식각하여 화소 전극을 형성하는 단계; 및
    상기 전극 마스크 패턴의 상기 제 2 전극 마스킹 영역을 제거하여 상기 화소 전극의 상부면 상에 범프 패턴을 형성하는 단계를 포함하는 액정 표시 장치의 제조 방법.
  13. 제 12 항에 있어서,
    상기 하부 기판 상에 박막 트랜지스터를 형성하는 단계;
    상기 박막 트랜지스터 상에 평탄화막을 형성하는 단계; 및
    상기 평탄화막을 관통하여 상기 박막 트랜지스터의 제 1 영역을 노출하는 화소 컨택홀을 형성하는 단계를 더 포함하되,
    상기 화소 전극 물질층은 상기 화소 컨택홀의 표면을 따라 연장하도록 형성되고,
    상기 범프 패턴은 상기 박막 트랜지스터와 중첩하도록 형성되는 액정 표시 장치의 제조 방법.
  14. 제 13 항에 있어서,
    상기 전극 마스크 패턴을 형성하는 단계는 상기 화소 컨택홀과 중첩하는 제 1 전극 마스킹 영역을 형성하는 단계를 포함하는 액정 표시 장치의 제조 방법.
  15. 제 13 항에 있어서,
    상기 화소 컨택홀을 형성하는 단계는 상기 평탄화막 상에 공통 전극 물질층을 형성하는 단계, 하프톤 마스크를 이용하여 상기 공통 전극 물질층 상에 오픈 영역, 제 1 컨택 마스킹 영역 및 상기 제 1 컨택 마스킹 영역보다 얇은 제 2 컨택 마스킹 영역을 포함하는 제 1 컨택 마스크 패턴을 형성하는 단계, 상기 제 1 컨택 마스크 패턴을 식각 마스크로 상기 공통 전극 물질층 및 상기 평탄화막을 식각하여 상기 박막 트랜지스터의 제 2 영역과 중첩하는 비아홀을 형성하는 단계, 상기 제 1 컨택 마스크 패턴의 상기 제 2 컨택 마스킹 영역을 제거하여, 상기 공통 전극 물질층이 식각되어 형성된 공통 전극 물질 패턴의 일정 영역을 노출하는 제 2 컨택 마스크 패턴을 형성하는 단계, 상기 제 2 컨택 마스크 패턴을 식각 마스크로 상기 공통 전극 물질 패턴을 식각하여 공통 전극을 형성하는 단계, 상기 공통 전극 상에 상기 비아홀의 표면을 따라 연장하는 상부 보호막을 형성하는 단계 및 상기 상부 보호막의 일정 영역을 제거하는 단계를 포함하되,
    상기 박막 트랜지스터의 상기 제 2 영역은 상기 박막 트랜지스터의 상기 제 1 영역을 포함하는 액정 표시 장치의 제조 방법.
  16. 제 15 항에 있어서,
    상기 제 2 컨택 마스크 패턴은 상기 비아홀에 가까이 위치하는 상기 공통 전극 물질 패턴을 노출하는 액정 표시 장치의 제조 방법.
KR1020160112195A 2016-08-31 2016-08-31 스페이서 및 범프 패턴을 포함하는 액정 표시 장치 및 그의 제조 방법 KR101878188B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160112195A KR101878188B1 (ko) 2016-08-31 2016-08-31 스페이서 및 범프 패턴을 포함하는 액정 표시 장치 및 그의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160112195A KR101878188B1 (ko) 2016-08-31 2016-08-31 스페이서 및 범프 패턴을 포함하는 액정 표시 장치 및 그의 제조 방법

Publications (2)

Publication Number Publication Date
KR20180025025A true KR20180025025A (ko) 2018-03-08
KR101878188B1 KR101878188B1 (ko) 2018-07-13

Family

ID=61725665

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160112195A KR101878188B1 (ko) 2016-08-31 2016-08-31 스페이서 및 범프 패턴을 포함하는 액정 표시 장치 및 그의 제조 방법

Country Status (1)

Country Link
KR (1) KR101878188B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115308956A (zh) * 2021-05-06 2022-11-08 乐金显示有限公司 包括凸块的显示装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210011543A (ko) 2019-07-22 2021-02-02 삼성디스플레이 주식회사 액정 표시 장치

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100366768B1 (ko) * 2000-04-19 2003-01-09 삼성전자 주식회사 배선의 접촉부 및 그의 제조 방법과 이를 포함하는 박막 트랜지스터 기판 및 그 제조 방법
KR100910564B1 (ko) * 2003-01-17 2009-08-03 삼성전자주식회사 액정 표시 장치 및 그 제조 방법
KR101108782B1 (ko) * 2004-07-30 2012-02-24 엘지디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
KR101085136B1 (ko) * 2004-12-04 2011-11-18 엘지디스플레이 주식회사 수평 전계 박막 트랜지스터 기판 및 그 제조 방법
KR101350671B1 (ko) * 2006-05-24 2014-01-10 엘지디스플레이 주식회사 액정표시장치 및 이의 제조 방법
JP2009186869A (ja) * 2008-02-08 2009-08-20 Epson Imaging Devices Corp 液晶表示装置
KR20120032375A (ko) * 2010-09-28 2012-04-05 엘지디스플레이 주식회사 액정표시장치 및 액정표시장치용 컬러필터기판의 제조방법
KR102185319B1 (ko) * 2014-03-10 2020-12-02 엘지디스플레이 주식회사 액정 디스플레이 장치
KR20150136339A (ko) * 2014-05-27 2015-12-07 엘지디스플레이 주식회사 어레이 기판 및 이를 포함하는 액정 표시 장치
KR102204787B1 (ko) * 2014-11-26 2021-01-18 엘지디스플레이 주식회사 고강도 컬럼스페이서 및 이를 구비한 액정표시소자

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115308956A (zh) * 2021-05-06 2022-11-08 乐金显示有限公司 包括凸块的显示装置
US11620961B2 (en) 2021-05-06 2023-04-04 Lg Display Co., Ltd. Display apparatus comprising bump
CN115308956B (zh) * 2021-05-06 2024-02-13 乐金显示有限公司 包括凸块的显示装置

Also Published As

Publication number Publication date
KR101878188B1 (ko) 2018-07-13

Similar Documents

Publication Publication Date Title
KR101620526B1 (ko) 액정 표시 장치의 제조 방법과 이에 의한 액정 표시 장치
KR100470890B1 (ko) 박막 트랜지스터, 액티브 매트릭스 기판 및 그 제조방법과 표시장치
KR101264722B1 (ko) 액정표시장치의 제조방법
JP5766395B2 (ja) 液晶表示装置及びその製造方法
KR102071008B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
US9171933B2 (en) Display device and manufacturing method thereof
US9291841B2 (en) Display device and method of manufacturing the same
JP2006018275A (ja) 画素領域外郭部の光漏れを防止するｃｏｔ構造液晶表示装置及びその製造方法
WO2018120691A1 (zh) 阵列基板及其制造方法、显示装置
EP3308398B1 (en) Array substrate, display panel, and display apparatus
TW201327584A (zh) 面板及其製法
US10209576B2 (en) Liquid crystal display device and mother substrate thereof
KR20140095797A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
US8547514B2 (en) Liquid crystal display device and manufacturing method thereof
JP6472619B2 (ja) 薄膜トランジスタ表示板の製造方法
KR101878188B1 (ko) 스페이서 및 범프 패턴을 포함하는 액정 표시 장치 및 그의 제조 방법
KR20070082090A (ko) 표시 기판 및 이의 제조 방법
KR101494205B1 (ko) 표시기판, 이의 제조방법 및 이를 갖는 표시장치
JP4722538B2 (ja) 表示装置
KR100924751B1 (ko) 액정표시장치 및 그 제조방법
JP2010164750A (ja) 液晶表示装置
KR101996969B1 (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및 이의 제조 방법
KR101215943B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
US8530291B2 (en) Method for manufacturing display device
KR20080058036A (ko) 액정표시장치용 어레이 기판 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant