KR20180020430A - Flexible printed circuit boards - Google Patents
Flexible printed circuit boards Download PDFInfo
- Publication number
- KR20180020430A KR20180020430A KR1020160104709A KR20160104709A KR20180020430A KR 20180020430 A KR20180020430 A KR 20180020430A KR 1020160104709 A KR1020160104709 A KR 1020160104709A KR 20160104709 A KR20160104709 A KR 20160104709A KR 20180020430 A KR20180020430 A KR 20180020430A
- Authority
- KR
- South Korea
- Prior art keywords
- test
- connection pad
- base substrate
- pattern
- circuit board
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0266—Marks, test patterns or identification means
- H05K1/0268—Marks, test patterns or identification means for electrical inspection or testing
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
- G01R31/281—Specific types of tests or tests for a specific type of fault, e.g. thermal mapping, shorts testing
- G01R31/2813—Checking the presence, location, orientation or value, e.g. resistance, of components or conductors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
- H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09372—Pads and lands
- H05K2201/09481—Via in pad; Pad over filled via
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Structure Of Printed Boards (AREA)
Abstract
Description
본 발명은 연성 회로 기판에 관한 것이다.The present invention relates to a flexible circuit board.
최근 전자 기기에 소형화 추세에 따라 연성 회로 기판을 이용한 칩 온 필름(Chip On Film: COF) 패키지 기술이 사용되고 있다. 연성 회로 기판 및 이를 이용한 COF 패키지 기술은 예를 들어, 액정 표시 장치(Liquid Crystal Display; LCD), 유기 발광 다이오드(Organic Light Emitting Diode) 디스플레이 장치 등과 같은 평판 표시 장치(Flat Panel Display; FPD)에 이용된다.BACKGROUND ART [0002] In recent years, a chip on film (COF) package technology using a flexible circuit board has been used in electronic devices in accordance with the miniaturization trend. The flexible circuit board and the COF package technology using the flexible circuit board are used for a flat panel display (FPD) such as a liquid crystal display (LCD), an organic light emitting diode do.
연성 회로 기판 상에는 전기적 신호를 전달하기 위한 도전 배선 패턴이 형성될 수 있다. 이러한 도전 배선의 개방/단락 여부 등을 판별하기 위해 기판 위에 별도의 테스트 패드 또는 비아(via)를 둘러싸는 비아 랜드(via land)와 전기적으로 접촉하는 프로브를 이용할 수 있다.A conductive wiring pattern for transmitting an electrical signal may be formed on the flexible circuit board. A probe that is in electrical contact with a via land surrounding a test pad or via may be used on the substrate to determine whether the conductive wire is open / shorted.
그러나, 별도의 테스트 패드를 형성하는 경우 기판 상에 여분의 공간을 필요로 하게 되어 전자 장치의 소형화 요구에 부합하지 않는 측면이 있으며, 비아 랜드를 프로브로 직접 접촉하여 검사하는 경우 접촉에 의한 이물 및 단자 불량이 발생하는 문제가 있다.However, when a separate test pad is formed, an extra space is required on the substrate, which does not meet the requirement for miniaturization of the electronic device. In the case of inspecting the via land in direct contact with the probe, There is a problem that a terminal failure occurs.
본 발명이 해결하고자 하는 기술적 과제는 비아 랜드에 단자 불량을 발생시키지 않고 단락/개방 여부를 검사할 수 있는 연성 회로 기판을 제공하는 것이다.SUMMARY OF THE INVENTION It is an object of the present invention to provide a flexible circuit board capable of inspecting short-circuiting / opening of a via land without causing terminal failure.
본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다. The technical objects of the present invention are not limited to the technical matters mentioned above, and other technical subjects not mentioned can be clearly understood by those skilled in the art from the following description.
상기 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 연성 회로 기판은, 일면 상에, 테스트 영역이 정의된 베이스 기판, 상기 베이스 기판의 상기 일면 상에 형성된 제1 배선 패턴과 각각 전기적으로 연결되는 적어도 하나 이상의 제1 접속 패드, 상기 베이스 기판의 상기 일면 상에 배치되고, 상기 베이스 기판의 상기 일면의 반대면인 타면에 형성된 제2 배선 패턴과 각각 전기적으로 연결되는 적어도 하나 이상의 제2 접속 패드, 및 상기 제2 접속 패드로부터 상기 테스트 영역 상으로 연장된 테스트 패턴을 포함한다.According to an aspect of the present invention, there is provided a flexible printed circuit board, including: a base substrate having a test region defined therein; a first wiring pattern formed on the first surface of the base substrate; At least one second connection pad electrically connected to a second wiring pattern formed on the other surface of the base substrate opposite to the one surface, the at least one second connection pad being disposed on the one surface of the base substrate, And a test pattern extending from the second connection pad onto the test area.
본 발명의 몇몇 실시예에서, 상기 테스트 패턴은, 상기 제1 접속 패드로부터 상기 테스트 영역 상으로 연장된 제1 테스트 패턴 및 상기 제2 접속 패드로부터 상기 테스트 영역 상으로 연장된 제2 테스트 패턴을 포함할 수 있다.In some embodiments of the present invention, the test pattern includes a first test pattern extending from the first connection pad onto the test area and a second test pattern extending from the second connection pad onto the test area can do.
본 발명의 몇몇 실시예에서, 상기 제1 테스트 패턴 및 제2 테스트 패턴은 상기 테스트 영역 내에서 교차되어 배치될 수 있다.In some embodiments of the present invention, the first test pattern and the second test pattern may be disposed in an intersecting manner in the test region.
본 발명의 몇몇 실시예에서, 상기 테스트 영역은 제1 테스트 패턴이 배치되는 제1 테스트 영역 및 상기 제2 테스트 패턴이 배치되는 제2 테스트 영역을 포함할 수 있다.In some embodiments of the present invention, the test region may include a first test region in which a first test pattern is disposed and a second test region in which the second test pattern is disposed.
본 발명의 몇몇 실시예에서, 상기 제1 테스트 영역 또는 제2 테스트 영역은 상기 제1 접속 패드와 상기 제2 접속 패드 사이에 배치될 수 있다.In some embodiments of the present invention, the first test region or the second test region may be disposed between the first connection pad and the second connection pad.
본 발명의 몇몇 실시예에서, 상기 제1 테스트 영역 또는 제2 테스트 영역은 연성 회로 기판의 단부와 제1 접속 패드 또는 제2 접속패드 사이에 배치될 수 있다.In some embodiments of the present invention, the first test area or the second test area may be disposed between the end of the flexible circuit board and the first connection pad or the second connection pad.
본 발명의 몇몇 실시예에서, 상기 테스트 패턴은 프로브 스캐닝 진행 방향에 대하여 45도 내지 135도를 이룰 수 있다.In some embodiments of the present invention, the test pattern may range from 45 degrees to 135 degrees with respect to the probe scanning travel direction.
본 발명의 몇몇 실시예에서, 상기 제2 접속 패드는, 상기 제2 배선 패턴과 전기적으로 연결되고, 상기 베이스 기판을 관통하는 비아와 수직적으로(vertically) 오버랩될 수 있다.In some embodiments of the present invention, the second connection pad is electrically connected to the second wiring pattern and may overlap vertically with a via penetrating the base substrate.
본 발명의 실시예들에 따른 연성 회로 기판에 따르면, 배선 패턴에 단락/개방 불량 여부를 테스트하기 위해 별도의 테스트 패드를 구비하지 않아 기판의 소형화에 유리한 효과를 가질 수 있다.According to the flexible circuit board according to the embodiments of the present invention, since a separate test pad is not provided to test whether the wiring pattern is short-circuited or open, it is possible to advantageously reduce the size of the substrate.
또한, 프로브를 이용한 접촉 검사 시, 프로브가 비아 랜드가 아닌 테스트 패턴과 접촉하면서, 접촉에 의한 비아 랜드의 이물 및 단자 불량의 발생을 감소시킬 수 있다.Further, at the time of the contact inspection using the probe, it is possible to reduce the occurrence of the foreign matter and the terminal failure of the via land due to the contact while the probe is in contact with the test pattern other than the via land.
본 발명의 효과들은 이상에서 언급한 효과들로 제한되지 않으며, 언급되지 않은 또 다른 효과들은 청구범위의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.The effects of the present invention are not limited to the effects mentioned above, and other effects not mentioned can be clearly understood by those skilled in the art from the description of the claims.
도 1은 본 발명의 일 실시예에 따른 연성 회로 기판의 도면이다.
도 2는 도 1의 A-A'를 따라 절단한 단면도이다.
도 3은 본 발명의 일 실시예에 따른 연성 회로 기판의 테스트 영역을 확대한 도면이다.
도 4 내지 도 5는 본 발명의 다른 실시예에 따른 연성 회로 기판의 도면이다.1 is a view of a flexible circuit board according to an embodiment of the present invention.
2 is a cross-sectional view taken along the line A-A 'in Fig.
3 is an enlarged view of a test region of a flexible circuit board according to an embodiment of the present invention.
4 to 5 are views of a flexible circuit board according to another embodiment of the present invention.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 도면에서 표시된 구성요소의 크기 및 상대적인 크기는 설명의 명료성을 위해 과장된 것일 수 있다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭하며, "및/또는"은 언급된 아이템들의 각각 및 하나 이상의 모든 조합을 포함한다.BRIEF DESCRIPTION OF THE DRAWINGS The advantages and features of the present invention and the manner of achieving them will become apparent with reference to the embodiments described in detail below with reference to the accompanying drawings. The present invention may, however, be embodied in many different forms and should not be construed as being limited to the embodiments set forth herein. Rather, these embodiments are provided so that this disclosure will be thorough and complete, and will fully convey the scope of the invention to those skilled in the art. Is provided to fully convey the scope of the invention to those skilled in the art, and the invention is only defined by the scope of the claims. The dimensions and relative sizes of the components shown in the figures may be exaggerated for clarity of description. Like reference numerals refer to like elements throughout the specification and "and / or" include each and every combination of one or more of the mentioned items.
소자(elements) 또는 층이 다른 소자 또는 층의 "위(on)" 또는 "상(on)"으로 지칭되는 것은 다른 소자 또는 층의 바로 위뿐만 아니라 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 반면, 소자가 "직접 위(directly on)" 또는 "바로 위"로 지칭되는 것은 중간에 다른 소자 또는 층을 개재하지 않은 것을 나타낸다.It is to be understood that when an element or layer is referred to as being "on" or " on "of another element or layer, All included. On the other hand, a device being referred to as "directly on" or "directly above " indicates that no other device or layer is interposed in between.
공간적으로 상대적인 용어인 "아래(below)", "아래(beneath)", "하부(lower)", "위(above)", "상부(upper)" 등은 도면에 도시되어 있는 바와 같이 하나의 소자 또는 구성 요소들과 다른 소자 또는 구성 요소들과의 상관관계를 용이하게 기술하기 위해 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시되어 있는 방향에 더하여 사용시 또는 동작시 소자의 서로 다른 방향을 포함하는 용어로 이해되어야 한다. 예를 들면, 도면에 도시되어 있는 소자를 뒤집을 경우, 다른 소자의 "아래(below)" 또는 "아래(beneath)"로 기술된 소자는 다른 소자의 "위(above)"에 놓여질 수 있다. 따라서, 예시적인 용어인 "아래"는 아래와 위의 방향을 모두 포함할 수 있다. 소자는 다른 방향으로도 배향될 수 있고, 이에 따라 공간적으로 상대적인 용어들은 배향에 따라 해석될 수 있다.The terms spatially relative, "below", "beneath", "lower", "above", "upper" May be used to readily describe a device or a relationship of components to other devices or components. Spatially relative terms should be understood to include, in addition to the orientation shown in the drawings, terms that include different orientations of the device during use or operation. For example, when inverting an element shown in the figures, an element described as "below" or "beneath" of another element may be placed "above" another element. Thus, the exemplary term "below" can include both downward and upward directions. The elements can also be oriented in different directions, so that spatially relative terms can be interpreted according to orientation.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소 외에 하나 이상의 다른 구성요소의 존재 또는 추가를 배제하지 않는다.The terminology used herein is for the purpose of illustrating embodiments and is not intended to be limiting of the present invention. In the present specification, the singular form includes plural forms unless otherwise specified in the specification. The terms " comprises "and / or" comprising "used in the specification do not exclude the presence or addition of one or more other elements in addition to the stated element.
비록 제1, 제2 등이 다양한 소자나 구성요소들을 서술하기 위해서 사용되나, 이들 소자나 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 소자나 구성요소를 다른 소자나 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 소자나 구성요소는 본 발명의 기술적 사상 내에서 제2 소자나 구성요소 일 수도 있음은 물론이다.Although the first, second, etc. are used to describe various elements or components, it is needless to say that these elements or components are not limited by these terms. These terms are used only to distinguish one element or component from another. Therefore, it is needless to say that the first element or the constituent element mentioned below may be the second element or constituent element within the technical spirit of the present invention.
다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않는 한 이상적으로 또는 과도하게 해석되지 않는다.Unless defined otherwise, all terms (including technical and scientific terms) used herein may be used in a sense commonly understood by one of ordinary skill in the art to which this invention belongs. Also, commonly used predefined terms are not ideally or excessively interpreted unless explicitly defined otherwise.
도 1은 본 발명의 일 실시예에 따른 연성 회로 기판의 도면이고, 도 2는 도 1의 A-A'를 따라 절단한 단면도이다.FIG. 1 is a view of a flexible circuit board according to an embodiment of the present invention, and FIG. 2 is a cross-sectional view taken along line A-A 'of FIG.
도 1 및 2를 참조하면, 본 발명의 일 실시예에 따른 연성 회로 기판(1)은 베이스 기판(10), 베이스 기판 상의 일면 상에 형성된 제1 배선 패턴(15), 제1 접속 패드(50), 제2 접속 패드(30), 제1 테스트 패턴(40), 제2 테스트 패턴(20) 및 베이스 기판의 타면 상에 형성된 제2 배선 패턴(16)을 포함한다.1 and 2, a
베이스 기판(10)은 유연성이 있는 재질로 형성될 수 있으며, 연성 회로 기판(1)에 기재로서 포함되어 연성 회로 기판(1)이 벤딩되거나 접히도록 할 수 있다. 베이스 기판은(10)은 예를 들어, 폴리이미드 필름일 수 있다. 이와 달리, 베이스 기판(10)은 PET 필름, 폴리에틸렌 나프탈레이트 필름, 폴리카보네이트 필름 또는 절연금속 호일일 수도 있다. 본 발명의 일 실시예에 따른 전자 장치(1)에서, 베이스 기판(10)은 폴리이미드 필름인 것으로 설명한다.The
제1 배선 패턴(15)은 베이스 기판(10)의 일면 상에 형성될 수 있다. 설명의 편의를 위해서, 제1 배선 패턴(15)과 제1 테스트 패턴(40) 등이 배치되는 베이스 기판(10) 상의 면을 일면이라 하고, 제2 배선 패턴(16)이 배치되는 베이스 기판(10)의 면을 타면이라 기술한다. 제1 배선 패턴(15)은 도 1에 도시된 것과 같이, 일정한 폭과 간격을 갖고 서로 이격되어 배치된 복수의 배선 패턴일 수 있다.The
제1 배선 패턴(15)은 예를 들어, 구리와 같은 도전성 물질을 포함할 수 있으나 본 발명은 이에 제한되는 것은 아니다. 구체적으로, 제1 배선 패턴(15)은 금, 알루미늄 등의 전기 전도성을 가진 물질로 이루어질 수 있다.The
제1 배선 패턴(15)은 적어도 하나 이상의 서브 패턴(15_1, 15_2)를 포함할 수 있다.The
제1 배선 패턴(15)은 제1 접속 패드(50)와 각각 연결되어, 제1 접속 패드(50)로 전기적 신호를 전달할 수 있다. 구체적으로, 제1 서브 패턴(15_1)은 제1 서브 패드(50_1)과 연결되고, 제2 서브 패턴(15_2)은 제2 서브 패드(50_2)와 연결될 수 있다. The
또한, 제1 배선 패턴(15)은 제1 접속 패드(50)를 통해서 제1 테스트 패턴(40)과 전기적으로 연결될 수 있다. 구체적으로, 제1 서브 패턴(15_1)은 제1 서브 패드(50_1)를 통해서 제1 서브 테스트 패턴(40_1)과 전기적으로 연결될 수 있고, 제2 서브 패턴(15_2)은 제2 서브 패드(50_2)를 통해서 제2 서브 테스트 패턴(40_2)과 전기적으로 연결될 수 있다. 제1 배선 패턴(15)의 일단은 제1 접속 패드(50)와 연결되고, 도시되지 않은 타단은 또 다른 패드 또는 접속 단자와 연결될 수 있다.The
여기서 제1 접속 패드(50)는 예를 들어, 연성 회로 기판(1)과 접속되는 외부 장치와 연결하기 위한 아우터 리드일 수 있고, 제1 배선 패턴(15)의 타단과 접속되는 또 다른 패드는 구동 소자가 실장되는 이너 리드일 수 있다.The
본 발명의 일 실시예에 따른 연성 회로 기판(1)에서, 프로브 스캐닝을 이용한 단락/개방 테스트는 테스트 영역(25, 35) 상의 테스트 패턴(20, 40) 상에서 이루어지므로, 제1 배선 패턴(15)은 노출되지 않고 보호층으로 덮여있을 수 있다. 제1 배선 패턴(15)은 예를 들어, 적어도 일부분이 솔더 레지스트로 덮여있을 수 있다.Since the short circuit / open test using the probe scanning is performed on the
도 1에서 도시된 것과 같이, 제1 배선 패턴(15)을 구성하는 제1 서브 패턴(15_1)과 제2 서브 패턴(15_2)은 제3 방향(d3)으로 연장되도록 배치되고, 제1 방향(d1)으로 서로 이격되도록 배치될 수 있으나 본 발명이 이에 제한되는 것은 아니다. 즉, 이러한 배치는 하나의 실시예에 불과하며, 제1 서브 패턴(15_1)과 제2 서브 패턴(15_2)는 각각 제1 방향(d1)으로 연장되고 제3 방향(d3)으로 서로 이격되도록 배치될 수도 있다.1, the first sub pattern 15_1 and the second sub pattern 15_2 constituting the
제1 접속 패드(50)는 베이스 기판(10)의 일면 상에 형성될 수 있다. 제1 접속 패드(50)는 제1 배선 패턴(15)과 연결되고, 제1 배선 패턴(15)의 폭이 확장된 형상일 수 있다.The
제1 접속 패드(50)는 적어도 하나 이상의 서브 패드를 포함할 수 있다. 도 1에 도시된 것과 같이, 제1 서브 패드(50_1)과 제2 서브 패드(50_2)를 포함할 수 있다. 제1 서브 패드(50_1)는 제1 서브 패턴(15_1)과 제1 서브 테스트 패턴(40_1)을 전기적으로 접속시킬 수 있고, 제2 서브 패드(50_2)는 제2 서브 패턴(15_2)와 제2 서브 테스트 패턴(40_2)을 전기적으로 접속시킬 수 있다.The
복수의 제1 접속 패드(50)들은 서로 일정한 간격을 두고 이격되어 배치되어, 제1 접속 패드 그룹(51)을 형성할 수 있다. 복수의 제1 접속 패드(50)들은 예를 들어, 도 1에 도시된 것과 같이 제2 방향(d2)으로 나란히 배치될 수 있다. 한편, 제2 방향(d2)으로 나란히 배열된 제1 접속 패드(50)들은 제1 방향(d1)으로는 중첩되지 않고, 제3 방향(d3)으로는 적어도 일부가 중첩되도록 배치될 수 있다.The plurality of
이러한 배치는 제1 배선 패턴(15)과 제1 테스트 패턴(40)이 각각 제3 방향(d3)으로 연장되도록 배치된 경우에, 제1 접속 패드(50)의 배치에 필요한 면적을 최소화시키기 위한 제1 접속 패드(50)의 배치의 예시일 수 있으나 본 발명이 이에 제한되는 것은 아니다.This arrangement is effective in minimizing the area required for disposing the
즉, 제1 배선 패턴(15)과 제1 테스트 패턴(40)이 제1 방향(d1)으로 연장되도록 배치된 경우, 제1 접속 패드(50)들은 제1 방향(d1)으로는 적어도 일부가 중첩되고 제3 방향(d3)으로는 중첩되지 않도록 배치될 수도 있다.That is, when the
제1 접속 패드(50)는 제1 배선 패턴(15)과 마찬가지로, 구리, 금 또는 이들의 합금과 같은 전기 전도성을 가진 물질을 포함할 수 있다.The
제2 배선 패턴(16)은 베이스 기판(10)의 타면 상에 형성될 수 있다. 즉, 제2 배선 패턴(16)은 제1 배선 패턴(15)과 베이스 기판(10) 상의 반대면에 형성될 수 있다. 제2 배선 패턴(16)은 제1 배선 패턴(15)과 유사하게, 베이스 기판(10)의 타면 상에서 일정한 폭과 간격을 갖고 서로 이격되어 배치된 복수의 배선 패턴일 수 있다.The
제2 배선 패턴(16)은 제2 접속 패드(30)와 전기적으로 연결될 수 있다. 즉, 도 2에 도시된 것과 같이 제2 배선 패턴(16)은 베이스 기판(10)의 타면 상에서 연장되고, 제2 접속 패드(30)와 연결될 수 있다. 제2 배선 패턴(16)은 제2 접속 패드(30)를 통해, 제2 테스트 패턴(20)과 전기적으로 연결될 수 있다. 제2 배선 패턴(16)은 제1 배선 패턴(15)과 마찬가지로, 구리, 금, 알루미늄 등 전기 전도성을 가진 물질로 이루어질 수 있다.The
제2 접속 패드(30)는 상부 패드(36)와 하부 패드(37)를 포함할 수 있다. 상부 패드(36)는 베이스 기판(10)의 일면 상에 형성되는 제2 테스트 패턴(20)과 연결되고, 하부 패드(37)는 베이스 기판(10)의 타면 상에 형성되는 제2 배선 패턴(16)과 연결될 수 있다. The
상부 패드(36)의 적어도 일부는 하부 패드(37)와 수직적으로 중첩(overlap)될 수 있다. 한편, 상부 패드(36)와 하부 패드(37)는 비아(41)를 통해 연결될 수 있다. 제2 접속 패드(30)는 비아(41)와 수직적으로 중첩되도록 배치될 수 있다. 제2 방향(d2)으로 서로 이격되어 배치되는 복수의 제2 접속 패드(30)마다, 각각 베이스 기판(10)을 관통하는 비아(41)가 복수의 제2 접속 패드(30)들과 각각 중첩되도록 배치될 수 있다.At least a portion of the
비아(41)는 베이스 기판(10)을 관통하는 비아홀(45)을 채우며 상부 패드(36)와 하부 패드(37)를 전기적으로 연결시킬 수 있다. 비록 도 2에서 비아홀(45)을 채우는 비아(41)는 단일층으로 구성된 것으로 도시되었으나, 비아(41)는 비아홀(45)의 내측벽 상에 금속박층이 형성된 이층 이상의 다층 구조로 형성될 수도 있다.The via 41 fills the via hole 45 passing through the
복수의 제2 접속 패드(30)들은 베이스 기판(10)의 일면 상에 서로 일정한 간격을 두고 이격되어 배치되어, 제2 접속 패드 그룹(31)을 형성할 수 있다. 복수의 제2 접속 패드(30)들은 예를 들어, 제2 방향(d2)으로 나란히 배치될 수 있다. 복수의 제2 접속 패드(30)들은 제1 방향(d1)으로는 중첩되지 않고 제3 방향(d3)으로는 적어도 일부가 중첩되도록 배치될 수 있다.The plurality of
이러한 배치는 제2 테스트 패턴(20)이 제3 방향(d3)으로 연장되도록 배치된 경우에, 제2 접속 패드(20)의 배치에 필요한 면적을 최소화시키기 위한 제2 접속 패드(20)의 배치의 예시일 수 있으나 본 발명이 제한되는 것은 아니다.This arrangement is advantageous in that when the
상술한 것과 마찬가지로, 제2 테스트 패턴(20)이 제1 방향(d1)으로 연장되도록 배치된 경우에, 제2 접속 패드(30)들은 배치 면적을 최적화하기 위해 제1 방향(d1)으로는 적어도 일부가 중첩되고 제3 방향(d3)으로는 중첩되지 않도록 배치될 수 있다.The
제2 접속 패드(30)는 제1 접속 패드(50)와 마찬가지로, 구리, 금 또는 이들의 합금과 같은 전기 전도성을 가진 물질을 포함할 수 있다.The
제2 접속 패드(30)는, 베이스 기판(10)의 타면 상의 제2 배선 패턴(16)을 일면 상의 제2 테스트 패턴(20)과 접속하여, 베이스 기판(10)의 타면의 제2 배선 패턴(16)과 접속된 회로 소자를 제2 테스트 패턴(20)과 전기적으로 연결시킬 수 있다. 따라서 제2 테스트 패턴(20)을 이용하여 베이스 기판(10)의 타면에 배치된 회로 소자 또는 제2 배선 패턴(16)의 개방/단락 테스트를 수행할 수 있다.The
제1 테스트 패턴(40)은 베이스 기판(10)의 일면 상의 제1 테스트 영역(35) 상으로 연장될 수 있다. 제1 테스트 패턴(40)은 제1 접속 패드(50)와 제2 접속 패드(30) 사이로 연장될 수 있다.The
도 3은 본 발명의 일 실시예에 따른 연성 회로 기판의 테스트 영역 내 테스트 패턴의 배치를 나타낸 도면이다.3 is a view showing the arrangement of test patterns in a test region of a flexible circuit board according to an embodiment of the present invention.
제1 테스트 영역(35) 내에서, 제1 테스트 패턴(40)은 제1 테스트 영역(35)의 연장 방향(d1)와 소정의 각도를 이루며 연장될 수 있다.The
예를 들어, 제1 테스트 패턴(40)은 제1 테스트 영역(35)의 연장 방향(d1)에 대하여 45도 내지 135도의 각도를 이룰 수 있다. 도 3에서 제1 테스트 영역(35)은 제1 테스트 영역(35)의 연장 방향(d1)과 45도를 이루는 부분(40_1a)과, 90도를 이루는 부분(40_1b)으로 구분될 수 있다.For example, the
즉, 본 발명의 실시예에 따른 연성 회로 기판(1)에서, 제1 테스트 영역(35) 또는 제2 테스트 영역(25)은 회로 소자 또는 배선 패턴의 개방/단락 테스트를 수행하기 위해 프로브 스캐닝이 실시되는 영역이고, 제1 테스트 영역(35) 또는 제2 테스트 영역(25)의 연장 방향(d1)은 개방/단락 테스트에서 프로브가 진행하는 방향일 수 있다. 따라서 제1 또는 제2 테스트 패턴(40, 20)이 제1 또는 제2 테스트 영역(35, 25)의 연장 방향(d1)과 소정의 각도를 이루는 경우, 제1 또는 제2 테스트 패턴(40, 20)에 대하여 상기 각도를 이루며 프로브 스캐닝이 실시될 수 있다.That is, in the
이 때, 제1 또는 제2 테스트 영역(35, 25)의 연장 방향(d1)과 제1 또는 제2 테스트 패턴(40, 20)이 이루는 각도가 45도 보다 작은 경우, 프로브와 제1 또는 제2 테스트 패턴(40, 20)이 교차하는 각도가 45도 보다 작기 때문에 개방/단락 테스트가 정확하게 수행되지 않을 수 있다.At this time, when the angle formed by the extending direction d1 of the first or
한편, 본 발명의 몇몇 실시예에서, 제1 또는 제2 테스트 영역(35, 25)의 폭(w)은 100㎛ 이상일 수 있다. 즉, 테스트 영역의 연장 방향(도 3의 d1)의 폭(w)은 100㎛ 이상일 수 있으며, 이는 제1 또는 제2 테스트 패턴(40, 20)에 대한 개방/단락 테스트에서 프로브 스캐닝이 100㎛ 이상의 넓이 마진을 갖고 진행되는 것임을 의미한다.Meanwhile, in some embodiments of the present invention, the width w of the first or
본 발명의 일 실시예에 따른 연성 회로 기판(1)에서, 제1 테스트 영역(35)은 제1 접속 패드(50)와 제2 접속 패드(30) 사이에 배치될 수 있고, 제2 테스트 영역(25)은 베이스 기판(10)의 단부와 제2 접속 패드(30) 사이에 배치될 수 있다. In the
본 발명의 다른 실시예로서, 베이스 기판(10)의 단부에는 롤투롤 공정에서 베이스 기판(10)을 권취하기 위해 형성된 스프라켓 홀이 형성되고, 제2 테스트 영역(25)은 스프라켓 홀(미도시)와 제2 접속 패드(30) 사이에 배치될 수 있다.In another embodiment of the present invention, a sprocket hole formed for winding the
본 발명의 일 실시예에 따른 연성 회로 기판(1)은, 베이스 기판(10) 상에 형성된 배선 패턴(15, 16)들의 단락/개방 여부를 확인하기 위한 테스트 패드를 포함하지 않는다. The flexible printed
따라서 별도의 테스트 패드 대신에 프로브 스캐닝 테스트가 수행되는 베이스 기판(10)의 테스트 영역(25, 35) 상으로 연장된 테스트 패턴(20, 40)이 구비되므로, 베이스 기판(10)의 면적을 감소시켜 연성 회로 기판(1)에 유리할 수 있다.Therefore, since the
또한 베이스 기판(10)의 양면 상의 배선 패턴(15, 16)들을 전기적으로 연결하는 테스트 패턴(20, 40)에 의하여, 베이스 기판(10)의 양면 상의 배선 패턴들(15, 16)에 대한 프로브 스캐닝 테스트가 동시에 수행될 수 있다.The
도 4는 본 발명의 또 다른 실시예에 따른 연성 회로 기판의 도면이다. 이하 앞서의 실시예와 중복되는 구성은 생략하고 차이점을 위주로 설명한다.4 is a view of a flexible circuit board according to another embodiment of the present invention. Hereinafter, configurations that are the same as those in the previous embodiment will be omitted and differences will be mainly described.
도 4를 참조하면, 본 발명의 또 다른 실시예에 따른 연성 회로 기판(2)에서는, 제1 테스트 영역(35)과 제2 테스트 영역(25)이 인접하여 배치될 수 있다.Referring to FIG. 4, in the
앞서 도 1을 이용하여 설명한 연성 회로 기판(1)은 제2 테스트 패턴(20)이 베이스 기판(10)의 단부를 향한 방향, 즉 베이스 기판(10)의 외측 방향으로 연장되었다면, 본 실시예에 따른 연성 회로 기판(2)은 베이스 기판(10)의 내측 방향으로 연장된 제2 테스트 패턴(20)을 포함할 수 있다.1, if the
제1 테스트 패턴(40)과 제2 테스트 패턴은 제1 접속 패드(50)와 제2 접속 패드(30) 사이로 연장될 수 있다. 따라서 제1 및 제2 테스트 영역(35, 25) 또한 제1 접속 패드(50)와 제2 접속 패드(30) 사이에, 소정의 간격을 두고 서로 이격되어 배치될 수 있다.The
본 발명의 또 다른 실시예로서, 상기 제1 및 제2 테스트 영역(35, 25)을 하나의 테스트 영역으로 통합하고, 상기 통합 테스트 영역 내에서 상기 제1 및 제2 테스트 패턴(40, 20)이 프로브 스캐닝 방향에 대하여 교차되어 배치됨으로써 테스트 영역의 면적이 감소될 수도 있다. In another embodiment of the present invention, the first and second test areas (35, 25) are integrated into one test area, and the first and second test patterns (40, 20) The area of the test area may be reduced by being disposed in an intersecting relation to the probe scanning direction.
도 5는 본 발명의 또 다른 실시예에 따른 연성 회로 기판의 상면도이다.5 is a top view of a flexible circuit board according to another embodiment of the present invention.
도 5를 참조하면, 본 발명의 또 다른 실시예에 따른 연성 회로 기판(3)은 서로 인접하여 배치된 제1 접속 패드(50)와 제2 접속 패드(30)를 포함할 수 있다. 즉, 복수의 제1 접속 패드가 제2 방향(d2)으로 배치되어 구성된 제1 접속 패드 그룹(51)과, 복수의 제2 접속 패드(30)가 제2 방향(d2)으로 배치되어 구성된 제2 접속 패드 그룹(31)이 서로 인접하여 배치될 수 있다.Referring to FIG. 5, the
도 5에 도시된 것과 같이, 복수의 제1 접속 패드(50)를 포함하는 제1 접속 패드 그룹(51)과 복수의 제2 접속 패드(30)를 포함하는 제2 접속 패드 그룹(31)은 제2 방향(d2)로 나란히 배치될 수 있으나 본 발명이 이에 제한되는 것은 아니다. 즉, 제1 테스트 영역(35)과 제2 테스트 영역(25) 사이에 제1 접속 패드 그룹(51)과 제2 접속 패드 그룹(31)이 배치되고, 제1 및 제2 접속 패드 그룹은(51, 31) 제1 방향(d1)으로 나란히 배치되도록 하는 실시예도 얼마든지 가능할 수 있다.5, a first
본 발명의 또 다른 실시예로서, 제1 접속 패드(50)는 제1 테스트 패턴(40)을 구비하지 않을 수 있다. 이 경우, 제1 테스트 패턴(40)에 연결된 제1 배선 패턴(15)에서 일부 영역을 선택하여 제1 테스트 영역(35)으로 설정하고 프로브 스캐닝 테스트를 실시할 수 있다. 이렇게 되면 제1 테스트 패턴(40) 영역을 줄일 수 있어서, 제품 사이즈를 줄이는 효과가 있다.As another embodiment of the present invention, the
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였으나, 본 발명은 상기 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 제조될 수 있으며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.While the present invention has been described in connection with what is presently considered to be practical exemplary embodiments, it is to be understood that the invention is not limited to the disclosed embodiments, but, on the contrary, It is to be understood that the invention may be embodied in other specific forms without departing from the spirit or essential characteristics thereof. It is therefore to be understood that the above-described embodiments are illustrative in all aspects and not restrictive.
1, 2, 3: 연성 회로 기판
10: 베이스 기판
20, 40: 테스트 패턴
30, 50: 접속 패드
25, 35: 테스트 영역
45: 비아
150: 레지스트층
160: 보호 필름1, 2, 3: a flexible circuit board 10: a base board
20, 40:
25, 35: Test area 45: Via
150: resist layer 160: protective film
Claims (9)
상기 베이스 기판의 상기 일면 상에 형성된 제1 배선 패턴과 각각 전기적으로 연결되는 적어도 하나 이상의 제1 접속 패드;
상기 베이스 기판의 상기 일면 상에 배치되고, 상기 베이스 기판의 상기 일면의 반대면인 타면에 형성된 제2 배선 패턴과 각각 전기적으로 연결되는 적어도 하나 이상의 제2 접속 패드; 및
상기 제2 접속 패드로부터 상기 테스트 영역 상으로 연장된 테스트 패턴을 포함하는 연성 회로 기판.A base substrate on which a test region is defined;
At least one first connection pad electrically connected to a first wiring pattern formed on the one surface of the base substrate, respectively;
At least one second connection pad disposed on the one surface of the base substrate and electrically connected to a second wiring pattern formed on the other surface opposite to the one surface of the base substrate; And
And a test pattern extending from the second connection pad onto the test area.
상기 테스트 패턴은,
상기 제1 접속 패드로부터 상기 테스트 영역 상으로 연장된 제1 테스트 패턴; 및
상기 제2 접속 패드로부터 상기 테스트 영역 상으로 연장된 제2 테스트 패턴을 포함하는 연성 회로 기판.The method according to claim 1,
In the test pattern,
A first test pattern extending from the first connection pad onto the test area; And
And a second test pattern extending from the second connection pad onto the test area.
상기 제1 테스트 패턴 및 제2 테스트 패턴은 상기 테스트 영역 내에서 교차되어 배치되는 연성 회로 기판.3. The method of claim 2,
Wherein the first test pattern and the second test pattern are disposed in an intersecting manner in the test region.
상기 테스트 영역은 제1 테스트 패턴이 배치되는 제1 테스트 영역 및
상기 제2 테스트 패턴이 배치되는 제2 테스트 영역을 포함하는 연성 회로 기판.3. The method of claim 2,
The test region may include a first test region in which a first test pattern is disposed,
And a second test region in which the second test pattern is disposed.
상기 제1 테스트 영역 또는 제2 테스트 영역은 상기 제1 접속 패드와 상기 제2 접속 패드 사이에 배치되는 연성 회로 기판.5. The method of claim 4,
Wherein the first test region or the second test region is disposed between the first connection pad and the second connection pad.
상기 제1 테스트 영역 또는 제2 테스트 영역은 연성 회로 기판의 단부와 제1 접속 패드 또는 제2 접속패드 사이에 배치되는 연성 회로 기판.5. The method of claim 4,
Wherein the first test region or the second test region is disposed between the end of the flexible circuit board and the first connection pad or the second connection pad.
상기 테스트 영역은 상기 제1 접속 패드 또는 상기 제2 접속 패드의 외측에 배치되는 연성 회로 기판.The method according to claim 1,
Wherein the test region is disposed outside the first connection pad or the second connection pad.
상기 테스트 패턴은 프로브 스캐닝 진행 방향에 대하여 45도 내지 135도를 이루는 연성 회로 기판.The method according to claim 1,
Wherein the test pattern is 45 to 135 degrees with respect to a direction in which the probe is scanned.
상기 제2 접속 패드는, 상기 제2 배선 패턴과 전기적으로 연결되고, 상기 베이스 기판을 관통하는 비아와 수직적으로(vertically) 오버랩되는 연성 회로 기판.The method according to claim 1,
Wherein the second connection pad is electrically connected to the second wiring pattern and overlaps vertically with a via passing through the base substrate.
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020160104709A KR101896224B1 (en) | 2016-08-18 | 2016-08-18 | Flexible printed circuit boards |
CN201780050410.9A CN109644550B (en) | 2016-08-18 | 2017-08-17 | Flexible printed circuit board |
PCT/KR2017/008991 WO2018034525A1 (en) | 2016-08-18 | 2017-08-17 | Flexible circuit board |
JP2019503656A JP6918094B2 (en) | 2016-08-18 | 2017-08-17 | Flexible circuit board |
TW106128046A TWI659680B (en) | 2016-08-18 | 2017-08-18 | Flexible printed circuit boards |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020160104709A KR101896224B1 (en) | 2016-08-18 | 2016-08-18 | Flexible printed circuit boards |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20180020430A true KR20180020430A (en) | 2018-02-28 |
KR101896224B1 KR101896224B1 (en) | 2018-09-11 |
Family
ID=61196861
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020160104709A KR101896224B1 (en) | 2016-08-18 | 2016-08-18 | Flexible printed circuit boards |
Country Status (5)
Country | Link |
---|---|
JP (1) | JP6918094B2 (en) |
KR (1) | KR101896224B1 (en) |
CN (1) | CN109644550B (en) |
TW (1) | TWI659680B (en) |
WO (1) | WO2018034525A1 (en) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI744805B (en) * | 2020-02-24 | 2021-11-01 | 頎邦科技股份有限公司 | Circuit board |
KR20220076177A (en) | 2020-11-30 | 2022-06-08 | 삼성전자주식회사 | Film for package substrate and semiconductor package comprising the same |
CN112954888B (en) * | 2021-02-19 | 2022-10-28 | 合肥京东方卓印科技有限公司 | Chip on film, chip on film group and display device |
TWI776631B (en) * | 2021-08-09 | 2022-09-01 | 頎邦科技股份有限公司 | Double-sided flexible printed circuit board |
CN116525547A (en) * | 2022-01-20 | 2023-08-01 | 瑞昱半导体股份有限公司 | Die package structure and method for manufacturing the same |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20160083978A (en) * | 2015-01-02 | 2016-07-13 | 삼성전자주식회사 | Semiconductor Package and display device including the same |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09230005A (en) * | 1996-02-22 | 1997-09-05 | Hioki Ee Corp | Circuit board testing device |
JPH1167845A (en) * | 1997-08-11 | 1999-03-09 | Oki Electric Ind Co Ltd | Tape carrier |
JP3645172B2 (en) * | 2000-10-27 | 2005-05-11 | シャープ株式会社 | Semiconductor integrated circuit device mounting substrate |
JP2006228761A (en) * | 2005-02-15 | 2006-08-31 | Matsushita Electric Ind Co Ltd | Tab tape and manufacturing method thereof |
JP2006300665A (en) * | 2005-04-19 | 2006-11-02 | Oht Inc | Inspection device, and conductive pattern inspection method |
JP2008187074A (en) * | 2007-01-31 | 2008-08-14 | Nitto Denko Corp | Printed circuit board and manufacturing method therefor |
KR101445117B1 (en) * | 2008-06-25 | 2014-10-01 | 삼성전자주식회사 | A test pad structure, a pad structure for inspecting a semiconductor chip and a wiring substrate for a tape package having same |
JP2013217841A (en) * | 2012-04-11 | 2013-10-24 | Union Arrow Technologies Inc | Conductive pattern inspection device |
KR101405328B1 (en) * | 2012-11-27 | 2014-06-10 | 스템코 주식회사 | Flexible printed circuit board |
CN204578898U (en) * | 2015-05-06 | 2015-08-19 | 深圳市奔强电路有限公司 | Printed circuit board (PCB) |
-
2016
- 2016-08-18 KR KR1020160104709A patent/KR101896224B1/en active IP Right Grant
-
2017
- 2017-08-17 WO PCT/KR2017/008991 patent/WO2018034525A1/en active Application Filing
- 2017-08-17 CN CN201780050410.9A patent/CN109644550B/en active Active
- 2017-08-17 JP JP2019503656A patent/JP6918094B2/en active Active
- 2017-08-18 TW TW106128046A patent/TWI659680B/en active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20160083978A (en) * | 2015-01-02 | 2016-07-13 | 삼성전자주식회사 | Semiconductor Package and display device including the same |
Also Published As
Publication number | Publication date |
---|---|
CN109644550B (en) | 2022-03-15 |
JP6918094B2 (en) | 2021-08-11 |
CN109644550A (en) | 2019-04-16 |
WO2018034525A1 (en) | 2018-02-22 |
KR101896224B1 (en) | 2018-09-11 |
JP2019522378A (en) | 2019-08-08 |
TW201808068A (en) | 2018-03-01 |
TWI659680B (en) | 2019-05-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101896224B1 (en) | Flexible printed circuit boards | |
KR101951956B1 (en) | Flexible printed circuit board for packaging semiconductor device | |
JP2013033989A (en) | Semiconductor package | |
KR20180001672A (en) | Film packages, package modules, and methods of forming packages | |
KR20110057650A (en) | Flexible circuit board and method for fabricating the board, semiconductor package comprising the board and method for fabricating the package | |
CN111699759B (en) | Flexible circuit board and electronic device comprising same | |
JP3833124B2 (en) | Display device | |
KR101923637B1 (en) | Flexible printed circuit boards having via pads | |
KR102059478B1 (en) | Printed circuit boards and fabricating method of the same | |
KR100891531B1 (en) | Device for detecting alignment error of pattern | |
KR102123813B1 (en) | Flexible printed circuit boards and fabricating method of the same | |
KR102059477B1 (en) | Flexible printed circuit boards | |
KR101753685B1 (en) | Flexible printed circuit boards | |
KR101915946B1 (en) | Flexible printed circuit boards | |
KR20190045037A (en) | Film for package substrate, semiconductor package, display device and methods of fabricating the same | |
US20240096909A1 (en) | Chip on film package and display apparatus including the same | |
KR102017643B1 (en) | Flexible printed circuit boards and fabricating method of the same | |
US20240204009A1 (en) | Film package and display module including same | |
KR20180026348A (en) | A method of fabricating flexible printed circuit boards and the flexble printed circuit boards made by using the same | |
JP2005340294A (en) | Wiring board and its manufacturing process, semiconductor device and its manufacturing process, electronic device and electronic equipment | |
JP4438940B2 (en) | Wiring board, semiconductor device, electronic device and electronic equipment | |
KR20170066895A (en) | Flexible printed circuit boards | |
JP2005340292A (en) | Wiring board and its manufacturing process, semiconductor device and its manufacturing process, electronic device and electronic equipment | |
KR20040030265A (en) | Chip package | |
CN118192126A (en) | Thin film flip chip package structure |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant |