KR20180019560A - 독립적인 ｕａｒｔ ｂｒｋ 검출 - Google Patents

독립적인 ｕａｒｔ ｂｒｋ 검출 Download PDF

Info

Publication number
KR20180019560A
KR20180019560A KR1020177036128A KR20177036128A KR20180019560A KR 20180019560 A KR20180019560 A KR 20180019560A KR 1020177036128 A KR1020177036128 A KR 1020177036128A KR 20177036128 A KR20177036128 A KR 20177036128A KR 20180019560 A KR20180019560 A KR 20180019560A
Authority
KR
South Korea
Prior art keywords
counter
programmable
uart
data signal
receiver
Prior art date
Application number
KR1020177036128A
Other languages
English (en)
Inventor
로샨 사무엘
Original Assignee
마이크로칩 테크놀로지 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이크로칩 테크놀로지 인코포레이티드 filed Critical 마이크로칩 테크놀로지 인코포레이티드
Publication of KR20180019560A publication Critical patent/KR20180019560A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4295—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using an embedded synchronisation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G06F13/4072—Drivers or receivers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L41/00—Arrangements for maintenance, administration or management of data switching networks, e.g. of packet switching networks
    • H04L41/06—Management of faults, events, alarms or notifications
    • H04L41/0681—Configuration of triggering conditions
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L43/00—Arrangements for monitoring or testing data switching networks
    • H04L43/16—Threshold monitoring
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/28—Timers or timing mechanisms used in protocols
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0008—Synchronisation information channels, e.g. clock distribution lines
    • H04L7/0012—Synchronisation information channels, e.g. clock distribution lines by comparing receiver clock with transmitter clock
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
    • H04L7/005—Correction by an elastic buffer

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Hardware Design (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Communication Control (AREA)
  • Information Transfer Systems (AREA)
  • Dc Digital Transmission (AREA)

Abstract

범용 비동기 송수신기(UART) 모듈이 개시된다. 상기 UART 모듈은, 착신 데이터 신호를 샘플링하도록 구성된 프로그램가능한 수신기 클록부에 의해 클록되고 또한 상기 수신기 클록에 의해 클록되는 카운터를 포함하는 수신기 유닛을 포함할 수 있다. 상기 카운터는 리셋되어 상기 데이터 신호의 모든 하강 에지와 함께 카운팅을 시작하고, 그리고 카운터가 프로그램가능한 임계값에 도달하면 BRK 검출 신호를 트리거한다.

Description

독립적인 ＵＡＲＴ ＢＲＫ 검출
본 출원은, 2015년 06월 22일자로 출원된 동일 출원인에 의한 미국 가출원 제62/183,006호의 우선이익을 주장하며; 상기 가출원은 모든 목적을 위해 참조함으로써 본 출원에 통합된다.
본 개시는 직렬 인터페이스들에 관한 것으로, 특히 BRK 검출 기능부를 구비한 범용 비동기 송수신기(UART) 인터페이스에 관한 것이다.
UART들은 잘 알려져 있으며 통신 채널을 제공하기 위해 마이크로컨트롤러들에 널리 사용된다. UART 인터페이스는 병렬 데이터를 직렬 송신 형태로 변환한다. 다양한 유형의 프로토콜들이 현존하며 이들은 EIA, RS-232, RS-422 및 RS-485와 같은 다양한 통신 표준들에 의해 정의되는 UART 통신에 사용된다. LIN 프로토콜과 같은 다른 프로토콜들도 RS-232 인터페이스와 동일한 인터페이스 구성을 사용한다.
BRK가 언제 수신되는지와 관계없이 BRK의 자동 검출을 가능케 하는 UART의 제공이 필요하다.
범용 비동기 송수신기(UART) 모듈이 개시된다. 상기 UART 모듈은, 착신 데이터 신호를 샘플링하도록 구성된 프로그램가능한 수신기 클록부에 의해 클록되고 또한 상기 수신기 클록부에 의해 클록되는 카운터를 포함하는 수신기 유닛을 포함할 수 있고, 상기 카운터는 리셋되어 상기 데이터 신호의 모든 하강 에지를 이용하여 카운트를 시작하고, 그리고 상기 카운터가 프로그램가능한 임계값에 도달하면 BRK 검출 신호를 트리거한다.
다양한 실시예들에서, 범용 비동기 송수신기(UART) 모듈이 개시된다. 상기 UART 모듈은, 착신 데이터 신호를 샘플링하도록 구성된 프로그램가능한 수신기 클록부에 의해 클록되고 또한 상기 수신기 클록부에 의해 클록되는 카운터를 포함하는 수신기 유닛을 포함할 수 있고, 상기 카운터는 리셋되어 상기 데이터 신호의 모든 하강 에지를 이용하여 카운트를 시작하고, 그리고 상기 카운터가 프로그램가능한 임계값에 도달하면 BRK 검출 신호를 트리거한다.
일부 실시예들에서, 상기 프로그램가능한 수신기 클록부는 보드 속도 발생기(baud rate generator)에 결합될 수 있다. 일부 실시예들에서, 상기 카운터는 상기 데이터 신호의 상승 에지에서 카운트를 중지한다. 동일한 또는 대안적인 실시예들에서, 상기 임계값은 11로 프로그램될 수 있다.
일부 실시예들에서, 상기 수신기 유닛은 상기 카운터를 제어하는 상태 머신을 포함할 수 있다. 이러한 실시예들에서, 상기 상태 머신은 서로 다른 동작 모드들로 동작하도록 프로그램될 수 있다. 또한, 이러한 실시예들에서, 상기 인터페이스는 복수의 샘플 데이터를 수신하는 선입선출 버퍼 메모리를 포함할 수 있다.
다양한 실시예들에서, 마이크로프로세서가 개시된다. 상기 마이크로프로세서는, 착신 데이터 신호를 샘플링하도록 구성된 프로그램가능한 수신기 클록부에 의해 클록되고 또한 상기 수신기 클록부에 의해 클록되는 카운터를 포함하는 수신기 유닛을 포함하는 범용 비동기 송수신기(UART) 모듈을 포함할 수 있고, 상기 카운터는 리셋되어 상기 데이터 신호의 모든 하강 에지를 이용하여 카운트를 시작하고, 그리고 상기 카운터가 프로그램가능한 임계값에 도달하면 BRK 검출 신호를 트리거한다.
일부 실시예들에서, 상기 프로그램가능한 수신기 클록부는 보드 속도 발생기에 결합될 수 있다. 일부 실시예들에서, 상기 카운터는 상기 데이터 신호의 상승 에지에서 카운팅을 중지한다. 동일한 또는 대안적인 실시예들에서, 상기 임계값은 11로 프로그램될 수 있다.
일부 실시예들에서, 상기 수신기 유닛은 상기 카운터를 제어하는 상태 머신을 포함할 수 있다. 이러한 실시예들에서, 상기 상태 머신은 서로 다른 동작 모드들로 동작하도록 프로그램될 수 있다. 또한, 이러한 실시예들에서, 상기 인터페이스는, 복수의 샘플 데이터를 수신하는 선입선출 버퍼를 더 포함할 수 있다.
다양한 실시예들에서, 범용 비동기 송수신기(UART) 모듈을 제어하기 위한 방법이 개시된다. 상기 방법은, 착신 데이터 신호를 샘플링하도록 구성된 프로그램가능한 수신기 클록부에 의해 수신기 유닛을 클록하는 것; 상기 프로그램가능한 수신기 클록부에 의해 클록된 카운터를 리셋하는 것 - 상기 카운터는 리셋되어 상기 데이터 신호의 모든 하강 에지를 이용하여 카운팅을 시작함 -; 및 상기 카운터가 프로그램가능한 임계값에 도달하면, BRK 검출 신호를 트리거하는 것을 할 수 있다.
도 1은 본 개시의 특정 실시예들에 따른, 바이트의 시작에서 UART가 수신하는 BRK를 도시한다.
도 2는 본 개시의 특정 실시예들에 따른, 바이트의 중간에서 UART가 수신하는 BRK를 도시한다.
도 3은 공지된 마이크로컨트롤러들에서 구현된 공지의 범용 비동기 송수신기의 예시적인 공지된 송신기 모듈을 도시한다.
도 4는 공지된 마이크로컨트롤러들에서 구현된 공지의 범용 비동기 송수신기의 예시적인 공지된 수신기 모듈을 도시한다.
도 5는 본 개시의 특정 실시예들에 따른, 자동 BRK 검출기를 제공하도록 동작가능한 UART용 또는 임의의 다른 유사한 직렬 인터페이스 유닛용 수신기 유닛을 도시한다.
많은 마이크로컨트롤러들이 사용하는 소정의 레거시 UART들은 브레이크(BRK) 문자들을 검출하기 위한 어떠한 특수 로직도 없다. 일부 실시예들에서, BRK는 프레이밍 에러(Framing Error)를 갖는 8개의 제로(0) 비트들이다. 도 1은 본 개시의 특정 실시예들에 따른, 바이트(104)의 시작에서 UART가 수신하는 BRK(102)를 도시한다. 수신 라인(예를 들어, "RXS")은 로우로 이동될(pull) 수 있고 시작 비트가 이후에는 BRK를 표시하는 11 클록 사이클 동안 로우가 유지된다. 정상적으로, 수신기는 자체의 수신 디코딩을 시작할 것이고, 수신 디코딩에 의해 8개 클록들과 중지 비트 클록 이후에 에러(예를 들어, FERIF_qclk)가 생길 것이다. 종래의 수신기는 이러한 오류를 제외하고는 아무것도 검출하지 못할 수 있다. 이와 달리, 다양한 실시예들에 따른 향상된 시스템은 이러한 BRK를 자동으로 검출할 수 있다. BRK가 미리결정된 길이(예를 들어, 11개 클록들)라는 사실로 인하여, BRK 검출기 카운터(이하의 도 5에서 보다 상세히 설명됨)는 이 BRK 신호를 검출하고 각각의 검출 신호들을 발생시킬 수 있다. 카운터는 수신 라인의 하강 에지에서 시작하여 다음 상승 에지에서 중지할 수 있다. 만일 카운터가 미리결정된 BRK 개수에 도달하면, BRK가 검출된다.
특정의 공지된 시스템들에서, 만일 UART가 바이트의 중간에서 BRK를 수신하면, UART는 그 BRK를 인식하지 못할 수 있다. 도 2는 본 개시의 특정 실시예들에 따른, 바이트(204)의 중간에서 UART가 수신하는 BRK(202)를 도시한다. 이것은, 로컬 인터커넥트 네트워크("LIN")와 같은 프로토콜에서는 이상적인 동작이 아닐 수 있다. 다양한 실시예들에 따르면, UART 모듈은, BRK가 언제 발생하는지와 관계없이(no matter when it occurs) BRK를 신호로 보내는 자체의 수신기 유닛 내에 하드웨어 카운터를 포함할 수 있다. 다양한 실시예들에 따르면, 하드웨어 카운터는 저속의 주기들(low periods)을 카운트하는 인터페이스에 제공된다. 수신("RX") 라인이 로우가 될 때마다, 카운터는 카운팅을 시작한다. 송신되는 직렬 데이터에 의존하여, BRK 검출기 카운터는 설정되고 BRK 신호가 시작될 때까지 여러번(various times) 재설정될 수 있다. 직렬 데이터가 야기하는 짧은 중지들(short stops)은 어떤 검출도 트리거하지 않을 것이다. 하지만, 중간-바이트 송신의 BRK 신호는 카운터에 의해 간단히 검출될 수 있으며 각각의 검출 신호가 발생될 수 있다.
도 3은 공지된 마이크로컨트롤러들에 구현된 공지된 범용 비동기 송수신기의 예시적인 공지된 송신기를 도시한다. 도 4는 공지된 마이크로컨트롤러들에 구현된 공지된 범용 비동기 송수신기의 예시적인 공지된 수신기를 도시한다. UART 모듈은 직렬 I/O 통신 주변장치이다. 그것은, 디바이스 프로그램 실행과는 독립적으로 입/출력 직렬 데이터 전송을 수행하는 데에 필요한, 클록 발생기들, 시프트 레지스터들 및 데이터 버퍼들 모두를 포함한다. 직렬 통신 인터페이스(SCI)라고도 불리는 UART는, 전이중(full-duplex) 비동기 시스템으로서 구성될 수 있다. 전이중 모드는, CRT 단말기들 및 개인용 컴퓨터들와 같은 주변 시스템들과의 통신에 유용하다.
다양한 실시예들에서, 도 3 내지 4에 도시된 UART 모듈은 특히, 수많은 것들 중에서 다음 기능들을 포함할 수 있다: 전이중 비동기 송신 및 수신; 2-문자 입력 버퍼; 1-문자 출력 버퍼; 프로그램가능한 8-비트 또는 9-비트 문자 길이; 9-비트 모드의 어드레스 검출; 입력 버퍼 오버런(overrun) 에러 검출; 수신 문자 프레이밍(framing) 에러 검출; 슬립 동작; 등.
다양한 실시예들에서, UART 모듈은, 로컬 인터커넥트 네트워크("LIN") 버스 시스템들에서 사용되기에 더 적합하게 하는, 다음의 추가적인 특징들을 구현한다: 보드 속도의 자동 검출 및 교정; 브레이크 수신시의 웨이크업; 13-비트 브레이크 문자 송신. 슬립 모드 동안에, UART로의 모든 클록들은 일시중지(suspend)된다. 이 때문에, 보드 속도 발생기(Baud Rate Generator)는 비활성화되어 문자 수신이 올바르게 수행될 수 없다. 자동-웨이크-업 특징으로 인해, 컨트롤러는 수신/데이터 송신("RX/DT") 라인의 활성화에 기인하여 웨이크업될 수 있다. 일부 실시예들에서, 이 특징은 비동기 모드에서만 이용가능하다. 자동-웨이크-업 특징은 UART의 소정 메모리 부분을 설정(setting)함으로써 인에이블될 수 있다. 예를 들면, 자동-웨이크-업 특징은 BAUDCON 레지스터의 웨이크-업 인에이블("WUE") 비트를 설정함으로써 인에이블될 수 있다. 일단 설정되면, RX/DT의 정상 수신 시퀀스가 디스에이블될 수 있고, 향상된 범용 동기/비동기 송수신기("EUSART")는 유휴(idle) 상태로 유지될 수 있고 CPU 모드와는 독립적으로 웨이크업 이벤트를 모니터링한다. 웨이크업 이벤트는, 예를 들면, RX/DT 라인에서의 하이-로우 천이를 포함할 수 있다. (이것은 LIN 프로토콜에서의 동기 브레이크(Sync Break) 또는 웨이크업 신호 문자의 시작과 일치한다.) EUSART 모듈은 웨이크-업 이벤트와 일치하는 수신 인터럽트 플래그(예를 들어, RCIF 인터럽트)를 발생시킬 수 있다. 인터럽트는 정상 CPU 동작 모드들에서는 Q 클록들에 동기하여 발생될 수 있고, 만일 디바이스가 슬립 모드이면 비동기하여 발생될 수 있다. 인터럽트 상태는 UART의 또 하나의 메모리 부분(예를 들어, RCREG 레지스터)을 판독함으로써 소거될 수 있다. WUE 비트는, 브레이크의 끝에서 RX 라인에서의 로우-하이 천이에 의해 자동으로 소거될 수 있다. 이것은 사용자에게 Break 이벤트가 끝났음을 통보한다. 이 시점에서, EUSART 모듈은 다음 문자의 수신을 기다리는 유휴 모드에 있을 수 있다.
UART는 표준 비-제로-복귀(NRZ; non-return-to-zero) 포맷을 사용하여 데이터를 송신/수신할 수 있다. NRZ는 2개 레벨로 구현된다: '1' 데이터 비트로 표시되는 고전압 출력("VOH") 표시 상태, 및 '0' 데이터 비트로 표시되는 저전압 출력("VOL") 공간 상태. NRZ는, 동일한 값을 연속적으로 송신하는 데이터 비트들이 각 비트 송신 사이에서 중립 레벨로 복귀하지 않고 그 비트의 출력 레벨에 머물러 있다는 사실을 나타낸다. NRZ 송신 포트는 마크(mark) 상태에서 유휴(idle)한다. 각각의 문자 송신은, 하나의 시작 비트와 이어지는 8 또는 9개의 데이터 비트들로 구성되며, 항상 하나 이상의 중지 비트들에 의해 종료된다. 시작 비트는 항상 공백(space)이며 중지 비트는 항상 마크들이다. 가장 일반적인 데이터 포맷은 8개 비트들이다. 각각의 송신된 비트는 1/(보드 속도)의 주기 동안 지속된다. 온-칩의 전용 8-비트/16-비트 보드 속도 발생기는 시스템 발진기로부터 표준 보드 속도 주파수들을 얻도록 사용된다. UART는 최하위(least) 비트를 먼저 송신/수신할 수 있다. UART의 송신기와 수신기는 기능적으로 독립적이지만, 동일한 데이터 포맷과 보드 속도를 공유할 수 있다. 일부 실시예들에서 패리티가 지원되지 않을 수 있지만, 패리티는 소프트웨어로 구현될 수 있으며 제9 데이터 비트로서 저장될 수 있다.
비동기 모드는 전형적으로 RS-232 표준을 구현하는 소정 실시예들에 사용된다. 도 4를 다시 보면, 일부 실시예들에서, 데이터는 RX/DT(402) 핀에서 수신될 수 있고, 이것은 데이터 복원 블록(404)을 구동시킬 수 있다. 일부 실시예들에서, DATA 복원 블록(404)은, 보드 속도보다 더높은 속도(예를 들어, 보드 속도의 16배)로 동작하는 고속 시프터일 수 있다. 일부 실시예들에서, 수신기(400)는 또한 직렬 수신 시프트 레지스터("RSR")(406)를 포함할 수 있다. RSR(406)은 그 비트 속도에서 또는 그 비트 속도 근방에서 동작하는 시프터일 수 있다. 문자의 모든 8 또는 9개 비트들이 시프트(shift in)되었을 때, 그것들은 즉시 선입선출(FIFO) 메모리(408)로 전송된다. 일부 실시예들에서, 메모리(408)는 2-문자 FIFO일 수 있다. 일부 실시예들에서, FIFO 버퍼링으로 인해, 소프트웨어가 UART 수신기에 서비스하는 것을 시작하기 전에, 2개의 완전한 문자들과 세번째 문자의 시작을 수신할 수 있다. 일부 실시예에 따르면, FIFO와 RSR 레지스터들은 소프트웨어에 의한 직접 액세스할 수 없다. 수신된 데이터에의 액세스는, UART의 메모리 부분(예를 들어, RCREG 레지스터)을 통해 제공될 수 있다.
도 5는 본 개시의 특정 실시예에 따른, 자동 BRK 검출기를 제공하도록 동작가능한 UART용 또는 임의의 다른 유사한 직렬 인터페이스 유닛용 수신기 유닛(500)을 도시한다. 일부 실시예들에서, 수신기 유닛(500)은 프로그램가능한 수신기 클록(504)에 의해 클록될 수 있다. 일부 실시예들에서, 프로그램가능한 수신기 클록(504)은 보드 속도 발생기(506)에 의해 클록될 수 있다. 프로그램가능한 수신기 클록(504)은 착신 데이터 신호(예를 들어, 수신기 핀(508)에서의 착신 데이터)를 샘플링하도록 동작가능하다.
일부 실시예들에서, 수신기 유닛(500)은 프로그램가능한 수신기 클록(504)에 의해 클록된 카운터를 포함할 수 있다. 카운터는 리셋되어 데이터 신호의 부분을 이용하여 카운팅을 시작하고, 만일 카운터가 프로그램가능한 임계값에 도달하면 BRK 검출 신호를 트리거할 수 있다. 예를 들면, 위의 도 1 내지 4에서 상세히 설명된 바와 같이, BRK는 11개 클록 사이클들을 포함할 수 있다. 따라서, 만일 카운터가 11에 도달하면, 카운터는 BRK 검출 신호를 트리거할 수 있다.
일부 실시예들에서, 카운터는 BRK 검출기(504)에 결합된 환경설정가능한 상태 머신(502)을 포함할 수 있다. 일부 실시예들에서, 상태 머신(502)의 구성은 환경설정 레지스터 신호(예를 들어, MODE[3:0])에 의해 제어될 수 있다. 예를 들면, 도 5에 도시된 바와 같이, 환경설정 레지스터 신호(MODE[3:0])는 4개 비트들을 가지며 다양한 설정값들을 가능케 할 수 있다. 다른 레지스터들이 사용될 수도 있다. 일부 실시예들에서, 상태 머신(502)은 BRK 검출기(504)와 결합될 수 있다. 다양한 실시예들에서, BRK 검출기(504)는, 수신된 신호의 착신 하강 및 상승 에지 각각에서 시작 및 중지하는 카운터일 수 있다.
일부 실시예들에서, 카운터는 메모리 버퍼(508)에 추가로 결합될 수 있다. 예를 들면, 카운터는 도 5에 도시된 예시의 버퍼와 같은 선입선출 메모리 버퍼에 결합될 수 있다.
다양한 실시예들에 따라, BRK가 언제 수신되는지에 관계없이 BRK의 자동 검출을 가능케 하는 UART가 설명되었다.

Claims (20)

  1. 범용 비동기 송수신기(UART) 모듈로서,
    착신 데이터 신호를 샘플링하도록 구성된 프로그램가능한 수신기 클록부에 의해 클록되고 또한 상기 수신기 클록부에 의해 클록되는 카운터를 포함하는 수신기 유닛을 포함하고,
    상기 카운터는 리셋되어 상기 데이터 신호의 모든 하강 에지를 이용하여 카운트를 시작하고, 그리고 상기 카운터가 프로그램가능한 임계값에 도달하면 BRK 검출 신호를 트리거하는, UART.
  2. 제1항에 있어서,
    상기 카운터는 상기 데이터 신호의 상승 에지에서 카운트를 중지하는, UART.
  3. 제1항 또는 제2항에 있어서,
    상기 임계값은 11로 프로그램가능한, UART.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 수신기 유닛은 상기 카운터를 제어하는 상태 머신을 포함하는, UART.
  5. 제4항에 있어서,
    상기 상태 머신은 서로 다른 동작 모드들로 동작하도록 프로그램가능, UART.
  6. 제4항 또는 제5항에 있어서,
    복수의 샘플 데이터를 수신하는 선입선출 버퍼 메모리를 더 포함하는, UART.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서,
    상기 프로그램가능한 수신기 클록부는 보드 속도 발생기(baud rate generator)에 결합되는, UART.
  8. 마이크로프로세서로서:
    착신 데이터 신호를 샘플링하도록 구성된 프로그램가능한 수신기 클록부에 의해 클록되고 또한 상기 수신기 클록부에 의해 클록되는 카운터를 포함하는 수신기 유닛을 포함하는 범용 비동기 송수신기(UART) 모듈을 포함하고,
    상기 카운터는 리셋되어 상기 데이터 신호의 모든 하강 에지를 이용하여 카운트를 시작하고, 그리고 상기 카운터가 프로그램가능한 임계값에 도달하면 BRK 검출 신호를 트리거하는, 마이크로프로세서.
  9. 제8항에 있어서,
    상기 카운터는 상기 데이터 신호의 상승 에지에서 카운팅을 중지하는, 마이크로프로세서.
  10. 제8항 또는 제9항에 있어서,
    상기 임계값은 11로 프로그램가능한, 마이크로프로세서.
  11. 제8항 내지 제10항 중 어느 한 항에 있어서,
    상기 수신기 유닛은 상기 카운터를 제어하는 상태 머신을 포함하는, 마이크로프로세서.
  12. 제11항에 있어서,
    상기 상태 머신은 서로 다른 동작 모드들로 동작하도록 프로그램가능한, 마이크로프로세서.
  13. 제11항 또는 제12항에 있어서,
    복수의 샘플 데이터를 수신하는 선입선출 버퍼를 더 포함하는, 마이크로프로세서.
  14. 제8항 내지 제13항 중 어느 한 항에 있어서,
    상기 프로그램가능한 수신기 클록부는 보드 속도 발생기에 결합되는, 마이크로프로세서.
  15. 범용 비동기 송수신기(UART) 모듈을 제어하기 위한 방법으로서:
    착신 데이터 신호를 샘플링하도록 구성된 프로그램가능한 수신기 클록부에 의해 수신기 유닛을 클록하는 것;
    상기 프로그램가능한 수신기 클록부에 의해 클록된 카운터를 리셋하는 것 - 상기 카운터는 리셋되어 상기 데이터 신호의 모든 하강 에지를 이용하여 카운팅을 시작함 -; 및
    상기 카운터가 프로그램가능한 임계값에 도달하면, BRK 검출 신호를 트리거하는 것을 포함하는, 방법.
  16. 제15항에 있어서,
    상기 카운터는 상기 데이터 신호의 상승 에지에서 카운팅을 중지하는, 방법.
  17. 제15항 또는 제16항에 있어서,
    상기 임계값은 11로 프로그램가능한, 방법.
  18. 제15항 내지 제17항 중 어느 한 항에 있어서,
    상기 수신기 유닛은 상기 카운터를 제어하는 상태 머신을 포함하는, 방법.
  19. 제18항에 있어서,
    상기 상태 머신은 서로 다른 동작 모드들로 동작하도록 프로그램가능, 방법.
  20. 제18항 또는 제19항에 있어서,
    복수의 샘플 데이터를 선입선출 메모리에 송신하는 것을 더 포함하는, 방법.
KR1020177036128A 2015-06-22 2016-06-22 독립적인 ｕａｒｔ ｂｒｋ 검출 KR20180019560A (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201562183006P 2015-06-22 2015-06-22
US62/183,006 2015-06-22
US15/188,263 2016-06-21
US15/188,263 US9825754B2 (en) 2015-06-22 2016-06-21 Independent UART BRK detection
PCT/US2016/038623 WO2016209866A1 (en) 2015-06-22 2016-06-22 Independent uart brk detection

Publications (1)

Publication Number Publication Date
KR20180019560A true KR20180019560A (ko) 2018-02-26

Family

ID=56345243

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020177036128A KR20180019560A (ko) 2015-06-22 2016-06-22 독립적인 ｕａｒｔ ｂｒｋ 검출

Country Status (7)

Country Link
US (1) US9825754B2 (ko)
EP (1) EP3311297A1 (ko)
JP (1) JP2018518765A (ko)
KR (1) KR20180019560A (ko)
CN (1) CN107771331B (ko)
TW (1) TW201702894A (ko)
WO (1) WO2016209866A1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3258652B1 (en) * 2016-06-14 2019-11-27 Melexis Technologies NV Local interconnect network bus architecture
CN110808885B (zh) * 2019-10-14 2020-11-06 珠海格力电器股份有限公司 一种唤醒控制方法、装置、存储介质及多联机系统
CN114490488B (zh) * 2020-11-13 2023-09-05 芯翼信息科技(上海)有限公司 一种低功耗uart串口系统
TWI786890B (zh) * 2021-05-28 2022-12-11 精拓科技股份有限公司 Rs-485電路與通訊系統
TWI806483B (zh) * 2022-03-10 2023-06-21 台達電子工業股份有限公司 基於rs232序列埠實現的資料與指令傳輸方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5642350A (en) * 1993-11-23 1997-06-24 Ericsson Inc. Peer to peer network for a mobile radio transceiver
US6366610B1 (en) * 1998-05-15 2002-04-02 Advanced Micro Devices, Inc. Autobauding with adjustment to a programmable baud rate
US6243034B1 (en) 1998-10-29 2001-06-05 National Instruments Corporation Integrating analog to digital converter with improved resolution
FR2830954A1 (fr) * 2001-10-15 2003-04-18 St Microelectronics Sa Dispositif de transmission de donnees asynchrones comprenant des moyens de controle de deviation d'horloge
FR2830955A1 (fr) * 2001-10-15 2003-04-18 St Microelectronics Sa Recepteur asynchrone de type uart a deux modes de fonctionnement
US7596699B2 (en) * 2004-02-24 2009-09-29 Intersil Americas Inc. Battery authentication system
US7355652B2 (en) * 2004-10-13 2008-04-08 Cirrus Logic, Inc. Inverse tracking over two different clock domains
US7414553B1 (en) 2006-11-17 2008-08-19 Zilog, Inc. Microcontroller having in-situ autocalibrated integrating analog-to-digital converter (IADC)
CN101383819B (zh) * 2007-09-05 2012-02-01 迈普通信技术股份有限公司 异步串行数据线信息收发方法及异步串行收发器
JP2011035473A (ja) * 2009-07-29 2011-02-17 Renesas Electronics Corp ボーレートエラー検出回路、ボーレートエラー検出方法
JP5093261B2 (ja) * 2010-02-22 2012-12-12 株式会社デンソー 同期信号検出装置
US8901894B2 (en) 2011-04-18 2014-12-02 Renesas Electronics America Inc. Battery management control method
US9024533B2 (en) 2013-03-12 2015-05-05 Atmel Corporation Controlling switching current regulators

Also Published As

Publication number Publication date
WO2016209866A1 (en) 2016-12-29
CN107771331B (zh) 2021-05-11
CN107771331A (zh) 2018-03-06
EP3311297A1 (en) 2018-04-25
US9825754B2 (en) 2017-11-21
JP2018518765A (ja) 2018-07-12
TW201702894A (zh) 2017-01-16
US20160373238A1 (en) 2016-12-22

Similar Documents

Publication Publication Date Title
CN107771331B (zh) 独立式uark brk检测
EP0281307B1 (en) Asynchronous interface and method for coupling data between a data module and a serial asynchronous peripheral
EP3269095B1 (en) High speed isolated and optical usb
CN107534548B (zh) 用于基于脉冲的多线链路的时钟和数据恢复
Mahat Design of a 9-bit UART module based on Verilog HDL
JP2008236738A (ja) プログラマブルロジックデバイスにおける高速シリアルインターフェースのためのプロトコル非依存の自動レートネゴシエーション
KR20160145771A (ko) 하이브리드 가상 ｇｐｉｏ
US7353300B2 (en) Apparatus to improve the firmware efficiency for a multiframe serial interface
US10838510B2 (en) Generating modified keyboard data received from a client device to reduce unintended key repetition
CN103107862A (zh) 逻辑器件及其mdio数据发送方法
US6952276B2 (en) Printer detecting data precisely in response to change in data transmission speed
CN107810495B (zh) 具有线活动检测器的uart
CN111159073A (zh) 总线通信的uart侧处理方法与通信装置
CN116192624A (zh) 通信接口的配置方法和通信接口
CN110865954A (zh) 基于dma的spi设备间通信自动界定可变长帧结束的方法
JP2018195306A (ja) シリアルインタフェースを介したデータ通信において制御情報を送信する装置および方法
KR100286536B1 (ko) 멀티드롭통신시스템의송신중재장치
Gupta et al. Analysis of Universal Asynchronous Receiver-Transmitter (UART)
CN113890783B (zh) 一种数据收发系统、方法、电子设备及存储介质
JP2003263404A (ja) シリアル通信方式とそれを用いたマイクロコンピュータ
KR19980014452A (ko) 자동 버드레이트 검출기
CN117407352A (zh) 一种利用McBSP实现异步串口通信的方法
JP2011186582A (ja) データ転送制御装置及び電子機器
KR100299854B1 (ko) 멀티드롭통신시스템의송신중재장치
KR20080006146A (ko) 유니버셜 직렬 버스 기기에서 데이터 신호의 수신종료를검출하는 방법 및 장치