TW201702894A - 獨立式通用非同步接收器／傳輸器brk偵測 - Google Patents

獨立式通用非同步接收器／傳輸器brk偵測 Download PDF

Info

Publication number
TW201702894A
TW201702894A TW105119626A TW105119626A TW201702894A TW 201702894 A TW201702894 A TW 201702894A TW 105119626 A TW105119626 A TW 105119626A TW 105119626 A TW105119626 A TW 105119626A TW 201702894 A TW201702894 A TW 201702894A
Authority
TW
Taiwan
Prior art keywords
counter
receiver
programmable
uart
module
Prior art date
Application number
TW105119626A
Other languages
English (en)
Inventor
羅杉 山繆
Original Assignee
微晶片科技公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 微晶片科技公司 filed Critical 微晶片科技公司
Publication of TW201702894A publication Critical patent/TW201702894A/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4295—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using an embedded synchronisation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G06F13/4072—Drivers or receivers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L41/00—Arrangements for maintenance, administration or management of data switching networks, e.g. of packet switching networks
    • H04L41/06—Management of faults, events, alarms or notifications
    • H04L41/0681—Configuration of triggering conditions
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L43/00—Arrangements for monitoring or testing data switching networks
    • H04L43/16—Threshold monitoring
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/28—Timers or timing mechanisms used in protocols
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0008—Synchronisation information channels, e.g. clock distribution lines
    • H04L7/0012—Synchronisation information channels, e.g. clock distribution lines by comparing receiver clock with transmitter clock
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
    • H04L7/005—Correction by an elastic buffer

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Hardware Design (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Communication Control (AREA)
  • Information Transfer Systems (AREA)
  • Dc Digital Transmission (AREA)

Abstract

本文揭示一種通用非同步接收器/傳輸器(UART)模組。該UART模組可包含一接收器單元，該接收器單元係由經組態以取樣一傳入資料信號之一可程式化接收器時脈時控，且包括由該接收器時脈時控之一計數器，其中該計數器經重設以在該資料信號之每個下降邊緣開始計數，且若該計數器到達一可程式化臨限值，則觸發一BRK偵測信號。

Description

獨立式通用非同步接收器/傳輸器BRK偵測 [相關申請案之交叉參考]
本申請案主張2015年6月22日申請之美國臨時專利申請案第62/183,006號之優先權，該案之全文以引用之方式併入本文中。
本發明係關於串列介面，更具體言之，本發明係關於具有BRK偵測之一通用非同步接收器/傳輸器(UART)介面。
已知UART且在微控制器中通常用於提供一通信通道。一UART介面將並列資料轉譯為一串列傳輸形式。各種類型之協定存在且用於UART通信中，如由各種通信標準(諸如EIA、RS-232、RS-422或RS-485)所界定。其他協定(諸如LIN協定)使用與一RS-232介面相同之介面組態。
需要提供不管何時接收一BRK皆允許自動偵測該BRK之一UART。
本文揭示一種通用非同步接收器/傳輸器(UART)模組。該UART模組可包含一接收器單元，該接收器單元由經組態以取樣一傳入資料信號之一可程式化接收器時脈時控且包括由該接收器時脈時控之一計數器，其中該計數器經重設以在該資料信號之每個下降邊緣開始計數且若該計數器到達一可程式化臨限值時觸發一BRK偵測信號。
在各種實施例中，揭示一種通用非同步接收器/傳輸器(UART)模組。該模組可包含一接收器單元，該接收器單元由經組態以取樣一傳入資料信號之一可程式化接收器時脈時控且包括由該接收器時脈時控之一計數器，其中該計數器經重設以在該資料信號之每個下降邊緣開始計數且若該計數器到達一可程式化臨限值時觸發一BRK偵測信號。
在一些實施例中，該可程式化接收器時脈可耦合至一鮑率產生器。在一些實施例中，該計數器在資料信號之一上升邊緣停止計數。在相同或替代實施例中，該臨限值可經程式化為11。
在一些實施例中，該接收器單元可包含一狀態機以控制計數器。在此等實施例中，該狀態機可經程式化而以不同操作模式操作。亦在此等實施例中，介面可包含接收複數個經取樣之資料之一先進先出緩衝器記憶體。
在各種實施例中，揭示一種微處理器。該微處理器可包含一通用非同步接收器/傳輸器(UART)模組，該模組包含一接收器單元，該接收器單元由經組態以取樣一傳入資料信號之一可程式化接收器時脈時控且包括由該接收器時脈時控之一計數器，其中該計數器經重設以在該資料信號之每個下降邊緣開始計數且若該計數器到達一可程式化臨限值時觸發一BRK偵測信號。
在一些實施例中，該可程式化接收器時脈可耦合至一鮑率產生器。在一些實施例中，該計數器在該資料信號之一上升邊緣停止計數。在相同或替代實施例中，該臨限值可經程式化為11。
在一些實施例中，該接收器單元可包含一狀態機以控制計數器。在此等實施例中，該狀態機可經程式化而以不同操作模式操作。亦在此等實施例中，介面可包含接收複數個經取樣之資料之一先進先出緩衝器記憶體。
在各種實施例中，揭示一種用於控制一通用非同步接收器/傳輸 器(UART)模組之方法。該方法可包含：由經組態以取樣一傳入資料信號之一可程式化接收器時脈時控一接收器單元；重設由該可程式化接收器時脈時控之一計數器，其中該計數器經重設以在資料信號之每個下降邊緣開始計數；及若該計數器到達一可程式化臨限值時觸發一BRK偵測信號。
102‧‧‧BRK
104‧‧‧位元組
202‧‧‧BRK
204‧‧‧位元組
500‧‧‧接收器單元
502‧‧‧狀態機
504‧‧‧可程式化接收器時脈/BRK偵測器
506‧‧‧鮑率產生器
508‧‧‧接收器接腳
圖1繪示根據本發明之某些實施例之由一UART在一位元組開始時接收之一BRK；圖2繪示根據本發明之某些實施例之由一UART在一位元組中間接收之一BRK；圖3繪示在已知微控制器中實施之一已知通用非同步接收器傳輸器之一實例性已知傳輸器模組；圖4繪示在已知微控制器中實施之一已知通用非同步接收器傳輸器之一實例性已知傳輸器模組；圖5繪示根據本發明之某些實施例之用於一UART或可操作以提供一自動BRK偵測器之任何其他類似串列介面單元之一接收器單元。
由諸多微控制器使用之某些舊型UART無特殊邏輯以偵測間斷(break)(「BRK」)特性。在一些實施例中，一BRK係具有一定框錯誤(Framing Error)之8位元零。圖1繪示根據本發明之某些實施例之由一UART在一位元組104開始時接收之一BRK 102。當一開始位元在指示一BRK之11個時脈週期中保持較低之後可拉低接收線(例如，「RXS」)。一般而言，接收器將在八個時脈及一停止位元時脈之後開始其之將引起一錯誤(例如，FERIF_qclk)的接收解碼。一習知接收器僅可能夠偵測此一錯誤。相反地，根據各種實施例之一增強系統能夠自動偵測此BRK。由於一BRK係一預定長度(例如11個時脈)之事 實，所以BRK偵測器計數器(在下文中參考圖5更詳細地描述)可偵測此BRK信號，且產生各自偵測信號。該計數器可在接收線之一下降邊緣開始，且在下一上升邊緣停止。若該計數器到達預定BRK數目，則偵測一BRK。
在某些已知系統中，若UART在一位元組中間接收一BRK，則該UART可不會辨識該BRK。圖2繪示根據本發明之某些實施例之由一UART在一位元組204中間接收之一BRK 202。此可不係協定之理想操作，諸如一本端互連網路(「LIN」)。根據各種實施例，一UART模組可在其之接收器單元(無論何時出現一BRK皆發信號通知該BRK)中包括一硬體計數器。根據各種實施例，在計數低週期之介面中提供一硬體計數器。一旦接收(「RX」)線變低，該計數器就開始計數。取決於傳輸之串列資料，可多次設定且重設BRK偵測器計數器直至BRK信號開始。由該串列資料引起之短停暫將不觸發任何偵測。然而，可由計數器輕易偵測一中間位元組傳輸中之BRK信號，且可產生一各自偵測信號。
圖3繪示在已知微控制器中實施之一已知通用非同步接收器傳輸器之一實例性已知傳輸器模組。圖4繪示在已知微控制器中實施之一已知通用非同步接收器傳輸器之一實例性已知接收器模組。UART模組係一串列I/O通信周邊器件。該UART模組容納需要獨立於裝置程式執行而執行一輸入或輸出串列資料傳送的所有時脈產生器、位移暫存器及資料緩衝器。UART(亦被稱為一串列通信介面(SCI))可經組態為一全雙工非同步系統。全雙工模式實用於與周邊系統(諸如CRT終端機及個人電腦)通信。
在各種實施例中，於圖3至圖4中繪示之UART模組可包含以下能力及其他：全雙工非同步傳輸及接收；兩字元輸入緩衝器；一字元輸出緩衝器；可程式化8位元或9位元字元長度；處於9位元模式中之位 址偵測；輸入緩衝器溢位錯誤偵測；接收之字元定框錯誤偵測；睡眠操作；等等。
在各種實施例中，UART模組實施以下額外特徵，從而使得其更適合用於本端互連網路(「LIN」)匯流排系統：鮑率之自動偵測及校準；Break(間斷)接收時喚醒(Wake-up on Break reception)；13位元Break字元傳輸。在睡眠模式期間，暫停至UART之所有時脈。歸因於此，鮑率產生器係非作用中的，且不可執行一合適字元接收。自動喚醒特徵允許歸因於接收/資料傳輸(「RX/DT」)線上的活動而喚醒控制器。在一些實施例中，此特徵可僅在非同步模式中可用。可藉由設定UART之一特定記憶體部分來啟用一自動喚醒特徵。例如，可藉由設定一BAUDCON暫存器之喚醒啟用(「WUE」)位元來啟用該自動喚醒特徵。一旦設定，則可停用RX/DT上之正常接收序列，且一增強通用同步非同步接收器傳輸器(「EUSART」)可保持一閒置狀態，從而獨立於CPU模式來監測一喚醒事件。一喚醒事件可係由(例如)RX/DT線上之一高至低轉變組成。(此與開始用於LIN協定之一Sync Break(同步間斷)或一喚醒信號字元一致)。EUSART模組可產生與該喚醒事件一致之一接收中斷旗標(例如，一RCIF中斷)。該中斷可與處於正常CPU操作模式中之Q時脈同步產生，且若該裝置處於睡眠模式則非同步產生該中斷。可藉由讀取UART之另一記憶體部分(例如，RCREG暫存器)來清除該中斷條件。在Break結束時，可由RX線上之低至高轉變自動清除WUE位元。此發信號通知使用者Break事件結束。在此時，EUSART模組可處於閒置模式中等待接收下一字元。
UART可使用一標準不歸零(NRZ)格式來傳輸及接收資料。NRZ經實施具有兩個位準：表示一「1」資料位元之一高電壓輸出(「VOH」)標記狀態；及表示一「0」資料位元之一低電壓輸出(「VOL」)空白狀態。NRZ係指連續傳輸具有相同值之資料位元(其保 持在該位元之輸出位準處而不返回至各位元傳輸之間之一中性位準)的事實。一NRZ傳輸埠閒置於標記狀態中。各字元傳輸由一個開始位元、其後接著8個或9個資料位元所組成，且通常由一或多個停止位元終止。該開始位元通常係一空白，且停止位元通常係標記。最常用之資料格式係8個位元。各傳輸之位元持續達1/(鮑率)之一週期。使用一晶片上專屬8位元/16位元鮑率產生器以自系統振盪器導出標準鮑率頻率。UART可首先傳輸與接收最低有效位元。UART之傳輸器及接收器係單獨起作用的，但可共用相同資料格式及鮑率。根據一些實施例，可不支援同位(parity)，但同位可在軟體中實施且被儲存為第九資料位元。
通常在實施一RS-232標準之特定實施例中使用一非同步模式。再次參考圖4，在一些實施例中，可在可驅動資料復原區塊404之RX/DT 402接腳上接收資料。在一些實施例中，資料復原區塊404可為以高於鮑率之一速率(例如，鮑率之16倍)操作之一高速位移器。在一些實施例中，接收器400亦可包含串列接收位移暫存器(「RSR」)406。RSR 406可為以(或大約)位元率操作之一位移器。當已移入字元之所有8個或9個位元時，其等立即被傳送至一先進先出(「FIFO」)記憶體408。在一些實施例中，記憶體408可為一兩字元FIFO。在一些實施例中，FIFO緩衝在軟體必須開始伺服UART接收器之前允許接收兩個完整字元，且開始一第三字元。根據一些實施例，不可由軟體直接存取該FIFO及RSR暫存器。可經由UART之一記憶體部分(例如，RCREG暫存器)來存取所接收之資料。
圖5繪示根據本發明之某些實施例之用於一UART或可操作以提供一自動BRK偵測器之任何其他類似串列介面單元之一接收器單元500。在一些實施例中，可由可程式化接收器時脈504時控接收器單元500。在一些實施例中，可由鮑率產生器506時控可程式化接收器時脈 504。可程式化接收器時脈504可操作以取樣一傳入資料信號(例如，在接收器接腳508處傳入之資料)。
在一些實施例中，接收器單元500可包含由可程式化接收器時脈504時控之一計數器。該計數器可經重設以在資料信號之一部分處開始計時，且若該計數器到達一可程式化臨限值，則觸發一BRK偵測信號。例如，如以上參考圖1至圖4更詳細之描述，一BRK可包含11個時脈週期。因此，若該計數器到達11，則其可觸發一BRK偵測信號。
在一些實施例中，計數器可包含經耦合至BRK偵測器504之可組態狀態機502。在一些實施例中，可由一組態暫存器信號(例如，MODE[3：0])來控制狀態機502之組態。例如，如圖5中所繪示，一組態暫存器信號(MODE[3：0])具有4個位元，且可允許各種設定。可使用其他暫存器。在一些實施例中，狀態機502可係與BRK偵測器504耦合。在各種實施例中，BRK偵測器504可為在一傳入下降及上升邊緣開始與停止(不管所接收之信號)之一計數器。
在一些實施例中，計數器可進一步經耦合至一記憶體緩衝器508。例如，該計數器可經耦合至一先進先出記憶體緩衝器，諸如圖5中繪示之實例性緩衝器。
根據各種實施例，一UART經描述為不管何時接收一BRK皆允許自動偵測該BRK。
500‧‧‧接收器單元
502‧‧‧狀態機
504‧‧‧可程式化接收器時脈/BRK偵測器
506‧‧‧鮑率產生器
508‧‧‧接收器接腳

Claims (20)

  1. 一種通用非同步接收器/傳輸器(UART)模組，其包括：一接收器單元，其係由經組態以取樣一傳入資料信號之一可程式化接收器時脈時控，且包括由該接收器時脈時控之一計數器，其中該計數器經重設以在該資料信號之每個下降邊緣開始計數，且若該計數器到達一可程式化臨限值，則觸發一BRK偵測信號。
  2. 如請求項1之UART模組，其中該計數器在該資料信號之一上升邊緣停止計數。
  3. 如請求項1之UART模組，其中該臨限值可經程式化為11。
  4. 如請求項1之UART模組，其中該接收器單元包括一狀態機，以控制該計數器。
  5. 如請求項4之UART模組，其中該狀態機可經程式化而以不同操作模式操作。
  6. 如請求項4之UART模組，進一步包括接收複數個經取樣之資料之一先進先出緩衝器記憶體。
  7. 如請求項1之UART模組，其中該可程式化接收器時脈經耦合至一鮑率產生器。
  8. 一種微處理器，其包括：一通用非同步接收器/傳輸器(UART)模組，其包括一接收器單元，該接收器單元係由經組態以取樣一傳入資料信號之一可程式化接收器時脈時控，且包括由該接收器時脈時控之一計數器，其中該計數器經重設以在該資料信號之每個下降邊緣開始計數，且若該計數器到達一可程式化臨限值，則觸發一BRK偵測信號。
  9. 如請求項8之微處理器，其中該計數器在該資料信號之一上升邊緣停止計數。
  10. 如請求項8之微處理器，其中該臨限值可經程式化為11。
  11. 如請求項8之微處理器，其中該接收器單元包括一狀態機，以控制該計數器。
  12. 如請求項11之微處理器，其中該狀態機可經程式化而以不同操作模式操作。
  13. 如請求項11之微處理器，進一步包括接收複數個經取樣之資料之一先進先出緩衝器記憶體。
  14. 如請求項8之微處理器，其中該可程式化接收器時脈經耦合至一鮑率產生器。
  15. 一種用於控制一通用非同步接收器/傳輸器(UART)模組之方法，該方法包括：由經組態以取樣一傳入資料信號之一可程式化接收器時脈來時控一接收器單元；重設由該可程式化接收器時脈時控之一計數器，其中該計數器經重設以在該資料信號之每個下降邊緣開始計數；及若該計數器到達一可程式化臨限值，則觸發一BRK偵測信號。
  16. 如請求項15之方法，其中該計數器在該資料信號之一上升邊緣停止計數。
  17. 如請求項15之方法，其中該臨限值可經程式化為11。
  18. 如請求項15之方法，其中該接收器單元包括一狀態機，以控制該計數器。
  19. 如請求項18之方法，其中該狀態機可經程式化而以不同操作模式操作。
  20. 如請求項18之方法，進一步包括將複數個經取樣之資料傳輸至一先進先出緩衝器記憶體。
TW105119626A 2015-06-22 2016-06-22 獨立式通用非同步接收器／傳輸器brk偵測 TW201702894A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201562183006P 2015-06-22 2015-06-22
US15/188,263 US9825754B2 (en) 2015-06-22 2016-06-21 Independent UART BRK detection

Publications (1)

Publication Number Publication Date
TW201702894A true TW201702894A (zh) 2017-01-16

Family

ID=56345243

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105119626A TW201702894A (zh) 2015-06-22 2016-06-22 獨立式通用非同步接收器／傳輸器brk偵測

Country Status (7)

Country Link
US (1) US9825754B2 (zh)
EP (1) EP3311297A1 (zh)
JP (1) JP2018518765A (zh)
KR (1) KR20180019560A (zh)
CN (1) CN107771331B (zh)
TW (1) TW201702894A (zh)
WO (1) WO2016209866A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI786890B (zh) * 2021-05-28 2022-12-11 精拓科技股份有限公司 Rs-485電路與通訊系統
TWI806483B (zh) * 2022-03-10 2023-06-21 台達電子工業股份有限公司 基於rs232序列埠實現的資料與指令傳輸方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3258652B1 (en) * 2016-06-14 2019-11-27 Melexis Technologies NV Local interconnect network bus architecture
CN110808885B (zh) * 2019-10-14 2020-11-06 珠海格力电器股份有限公司 一种唤醒控制方法、装置、存储介质及多联机系统
CN114490488B (zh) * 2020-11-13 2023-09-05 芯翼信息科技(上海)有限公司 一种低功耗uart串口系统

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5642350A (en) * 1993-11-23 1997-06-24 Ericsson Inc. Peer to peer network for a mobile radio transceiver
US6366610B1 (en) * 1998-05-15 2002-04-02 Advanced Micro Devices, Inc. Autobauding with adjustment to a programmable baud rate
US6243034B1 (en) 1998-10-29 2001-06-05 National Instruments Corporation Integrating analog to digital converter with improved resolution
FR2830955A1 (fr) * 2001-10-15 2003-04-18 St Microelectronics Sa Recepteur asynchrone de type uart a deux modes de fonctionnement
FR2830954A1 (fr) * 2001-10-15 2003-04-18 St Microelectronics Sa Dispositif de transmission de donnees asynchrones comprenant des moyens de controle de deviation d'horloge
US7596699B2 (en) * 2004-02-24 2009-09-29 Intersil Americas Inc. Battery authentication system
US7355652B2 (en) * 2004-10-13 2008-04-08 Cirrus Logic, Inc. Inverse tracking over two different clock domains
US7414553B1 (en) 2006-11-17 2008-08-19 Zilog, Inc. Microcontroller having in-situ autocalibrated integrating analog-to-digital converter (IADC)
CN101383819B (zh) * 2007-09-05 2012-02-01 迈普通信技术股份有限公司 异步串行数据线信息收发方法及异步串行收发器
JP2011035473A (ja) * 2009-07-29 2011-02-17 Renesas Electronics Corp ボーレートエラー検出回路、ボーレートエラー検出方法
JP5093261B2 (ja) * 2010-02-22 2012-12-12 株式会社デンソー 同期信号検出装置
US8901894B2 (en) 2011-04-18 2014-12-02 Renesas Electronics America Inc. Battery management control method
US9024533B2 (en) 2013-03-12 2015-05-05 Atmel Corporation Controlling switching current regulators

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI786890B (zh) * 2021-05-28 2022-12-11 精拓科技股份有限公司 Rs-485電路與通訊系統
TWI806483B (zh) * 2022-03-10 2023-06-21 台達電子工業股份有限公司 基於rs232序列埠實現的資料與指令傳輸方法

Also Published As

Publication number Publication date
US20160373238A1 (en) 2016-12-22
KR20180019560A (ko) 2018-02-26
CN107771331B (zh) 2021-05-11
JP2018518765A (ja) 2018-07-12
WO2016209866A1 (en) 2016-12-29
EP3311297A1 (en) 2018-04-25
CN107771331A (zh) 2018-03-06
US9825754B2 (en) 2017-11-21

Similar Documents

Publication Publication Date Title
TW201702894A (zh) 獨立式通用非同步接收器／傳輸器brk偵測
US9684624B2 (en) Receive clock calibration for a serial bus
EP3254203B1 (en) Receive clock calibration for a serial bus
EP3095038B1 (en) Camera control interface extension with in-band interrupt
EP3008610B1 (en) Camera control interface extension bus
KR102287708B1 (ko) 하이브리드 가상 ｇｐｉｏ
EP3284229B1 (en) Clock and data recovery for pulse based multi-wire link
Mahat Design of a 9-bit UART module based on Verilog HDL
US7353300B2 (en) Apparatus to improve the firmware efficiency for a multiframe serial interface
US8639851B2 (en) Serial bit processor
TW201439712A (zh) 用於串列資料傳輸的顫動電路
US6240151B1 (en) Method for transmitting and receiving asynchronous serial data in digital signal processor
CN103107862A (zh) 逻辑器件及其mdio数据发送方法
CN116192624A (zh) 通信接口的配置方法和通信接口
CN107810495B (zh) 具有线活动检测器的uart
US6754839B1 (en) UART clock wake-up sequence
JP2018195306A (ja) シリアルインタフェースを介したデータ通信において制御情報を送信する装置および方法
JP2003263404A (ja) シリアル通信方式とそれを用いたマイクロコンピュータ
JP2003016026A (ja) シリアル通信回路
CN117251398A (zh) 处理系统、相关集成电路、系统和方法
KR20080006146A (ko) 유니버셜 직렬 버스 기기에서 데이터 신호의 수신종료를검출하는 방법 및 장치
KR19980014452A (ko) 자동 버드레이트 검출기
KR20120077018A (ko) 피씨아이 익스프레스에서 레인간 디스큐 방법 및 이를 실행하는 장치
CN103106162A (zh) 逻辑器件及其mdio接口通信方法