KR20180018700A - 발광 소자의 제조 방법 - Google Patents

발광 소자의 제조 방법 Download PDF

Info

Publication number
KR20180018700A
KR20180018700A KR1020187000999A KR20187000999A KR20180018700A KR 20180018700 A KR20180018700 A KR 20180018700A KR 1020187000999 A KR1020187000999 A KR 1020187000999A KR 20187000999 A KR20187000999 A KR 20187000999A KR 20180018700 A KR20180018700 A KR 20180018700A
Authority
KR
South Korea
Prior art keywords
light emitting
layer
light
main surface
etching
Prior art date
Application number
KR1020187000999A
Other languages
English (en)
Inventor
히데키 아사노
Original Assignee
니기소 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 니기소 가부시키가이샤 filed Critical 니기소 가부시키가이샤
Publication of KR20180018700A publication Critical patent/KR20180018700A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22Roughened surfaces, e.g. at the interface between epitaxial layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)

Abstract

발광 소자의 제조 방법은, 발광 소자의 광 추출면이 되는 메인면(제2메인면(12b)) 상에, 제1재료와 제1재료와 상이한 제2재료를 포함하는 용액을 도포하여 마스크층(32)을 형성하는 공정과, 형성한 마스크층(32) 위로부터 드라이 에칭에 의해 마스크층(32) 및 메인면(제2메인면(12b))을 에칭하여 요철 구조를 형성하는 공정을 포함한다. 제1재료는 수지 재료여도 좋고, 제2재료는 무기 재료여도 좋다.

Description

발광 소자의 제조 방법
본 발명은, 발광 소자의 제조 방법에 관한 것으로서, 특히, 자외광을 발광하는 발광 소자의 제조 방법에 관한 것이다.
최근, 청색광을 출력하는 발광 다이오드나 레이저 다이오드 등의 반도체 발광 소자가 실용화되어 있고, 나아가 파장이 짧은 심자외광(Deep Ultra Violet Light)을 출력하는 발광 소자의 개발이 진행되고 있다. 심자외광은 높은 살균 능력을 구비하기 때문에, 심자외광을 출력할 수 있는 반도체 발광 소자는, 의료나 식품 가공의 현장에서의 무수은 살균용 광원으로서 주목 받고 있다. 이와 같은 심자외광용의 발광 소자는, 예를 들면, 사파이어 기판 등의 기판 상에 질화알루미늄 갈륨(AlGaN)계의 n형 반도체층, 활성층, p형 반도체층을 차례로 적층시키는 것으로 형성된다.
활성층이 발광하는 심자외광은, 사파이어 기판 중 반도체층이 적층되는 제1메인면과는 반대측의 제2메인면(광 추출면)을 통해 외부로 출력된다. 사파이어 기판은, 굴절률이 비교적 높은 재료이기 때문에, 광 추출면이 되는 계면에서의 굴절률 차이가 크다. 그 결과, 활성층에서 광 추출면을 향하는 심자외광의 대부분이 내측을 향해 전반사되어, 외부 추출 효율이 크게 저하되는 요인이 되고 있다.
사파이어 기판의 광 추출 효율을 높이기 위한 방법의 하나로서, 광 추출면에 나노미터 또는 서브미크론 정도의 요철 구조를 형성하는 방법이 있다. 예를 들면, 리소그래피 기술이나 나노임프린트 기술을 사용하여 사파이어 기판 상에 레지스트 패턴을 형성하고, 에칭 처리를 하는 것에 의해 미세한 요철 구조가 형성된다(예를 들면, 특허문헌 1 참조).
[선행기술문헌]
[특허문헌]
일본특허공개공보 2012-149151호 공보
포토리소그래피 기술을 사용하여 요철 구조를 형성하는 경우, 일반적으로, 레지스트 도포, 노광, 현상, 에칭, 레지스트 박리의 공정을 필요로 하고, 노광용의 마스크가 필요하기 때문에 제조 비용이 높아지기 쉽다. 또한, 나노임프린트 기술을 사용하는 경우에도 특수한 금형을 작성할 필요가 있기 때문에 제조 비용의 증대로 연결될 수 있다. 또한, 요철 형성 전의 기판에 휨이 발생하는 경우에, 그 휨이 미미해도 금형을 정확하게 전사할 수 없을 우려가 발생할 수 있다.
본 발명은 이와 같은 과제를 해결하기 위한 것으로서, 그 예시적인 일 목적은, 간이하면서 비용이 낮은 방법으로, 광 추출 효율을 높인 발광 소자를 제조하는 것에 있다.
상기 과제를 해결하기 위해, 본 발명의 일 실시예에 따른 발광 소자의 제조 방법은, 발광 소자의 광 추출면이 되는 메인면 상에, 제1재료와 제1재료와 상이한 제2재료를 포함하는 용액을 도포하여 마스크층을 형성하는 공정과, 형성한 마스크층의 위로부터 드라이 에칭에 의해 마스크층 및 메인면을 에칭하여 요철 구조를 형성하는 공정을 포함한다.
이 실시예에 의하면, 마스크층에 포함되는 제1재료와 제2재료 재료의 특성의 차이를 이용하여, 광 추출면이 되는 메인면 상에 있어서의 에칭 속도를 위치에 따라 다르게 할 수 있다. 이에 의해, 위치에 따라 다른 깊이로 메인면을 에칭하여, 요철 구조를 구비하는 광 추출면을 간이하면서 저렴한 방법으로 형성할 수 있고, 발광 소자의 광 추출 효율을 향상시킬 수 있다.
요철 구조 위에 잔류하는 마스크층을 제거하는 공정을 더 포함해도 좋다.
제1재료는 수지 재료여도 좋고, 제2재료는 무기 재료여도 좋다.
용액에는, 제2재료의 입자가 분산되어도 좋다.
발광 소자는, 요철 구조를 통해 자외광을 외부로 출력하도록 구성되어도 좋다.
발광 소자는, 사파이어 기판을 구비해도 좋다. 요철 구조는, 사파이어 기판의 일 메인면에 형성되어도 좋다.
본 발명에 의하면, 간이하면서 비용이 낮은 방법으로, 광 추출 효율을 향상시킨 발광 소자를 제조할 수 있다.
도 1은 실시예에 따른 발광 소자의 구성을 개략적으로 나타내는 단면도이다.
도 2는 발광 소자의 제조 공정을 모식적으로 나타내는 도면이다.
도 3은 발광 소자의 제조 공정을 모식적으로 나타내는 도면이다.
도 4는 발광 소자의 제조 공정을 모식적으로 나타내는 도면이다.
도 5는 발광 소자의 제조 공정을 모식적으로 나타내는 도면이다.
이하, 도면을 참조하면서, 본 발명을 실시하기 위한 형태에 대해 상세하게 설명한다. 한편, 설명에 있어서 동일한 요소에는 동일한 부호를 첨부하고, 중복되는 설명을 적절히 생략한다. 또한, 설명의 이해를 돕기 위해서, 각 도면에 있어서의 각 구성 요소의 치수 비율은, 꼭 실제의 발광 소자의 치수 비율과 일치하지는 않는다.
도 1은 실시예에 따른 발광 소자(10)의 구성을 개략적으로 나타내는 단면도이다. 발광 소자(10)는, 기판(12)과, 반도체 적층 구조(14)를 구비한다. 반도체 적층 구조(14)는, 템플레이트층(16), n형 클래드층(18), 활성층(20), p형 클래드층(22), p형 컨택트층(24), p측 전극(26), n측 전극(28)을 구비한다.
발광 소자(10)는, 중심 파장(λ)이 약 355nm 이하가 되는 "심자외광"을 발광하도록 구성되는 반도체 발광 소자이고, 이른바 LED(Light Emitting Diode)칩이다. 이와 같은 파장의 심자외광을 출력하기 위해, 활성층(20)은, 밴드갭이 약 3.4eV 이상이 되는 질화알루미늄 갈륨(AlGaN)계 반도체 재료로 구성된다. 본 실시예에서는, 특히, 중심 파장(λ)이 약 240nm~350nm인 심자외광을 발광하는 경우에 대해 제시한다.
기판(12)은, 템플레이트층(16)이 적층되는 제1메인면(12a)을 구비한다. 기판(12)은, 사파이어(Al2O3) 기판이고, 예를 들면, 제1메인면(12a)이 사파이어 기판의 (0001)면이 되도록 마련된다. 템플레이트층(16)은, AlN계 반도체 재료로 형성되는 층을 포함하고, 예를 들면, 고온 성장시킨 AlN(HT-AlN)층을 포함한다. 템플레이트층(16)은, AlGaN계 반도체 재료로 형성되는 층, 예를 들면, 비도핑 AlGaN(u-AlGaN)층을 포함해도 좋다.
기판(12) 및 템플레이트층(16)은, n형 클래드층(18)에서 위의 층을 형성하기 위한 하지층으로서 기능한다. 또한 이들의 층은, 활성층(20)이 발광하는 심자외광을 외부로 추출하기 위한 광 추출 기판으로서 기능하고, 활성층(20)이 발광하는 심자외광을 투과한다. 기판(12)의 제1메인면(12a)과 반대측에는, 광 추출면(12c)이 마련된다. 광 추출면(12c)에는, 광 추출 효율을 향상시키기 위한 요철 구조(30)가 마련된다.
요철 구조(30)는, 발광 소자(10)가 출력하는 광의 파장보다 작은 주기로 요철이 반복되도록 형성된다. 요철 구조(30)는, 특정의 주기성을 구비하는 요철 형상이 아니고, 광 추출면(12c)의 면내에 있어서, 요철의 높이 및 면방향의 주기가 랜덤인 요철 형상을 구비한다. 이에 의해, 광 추출면(12c)을 투과하는 광에서 보아, 광 추출면(12c)의 계면에 있어서 굴절률이 서서히 변화되도록 하고 있다.
요철 구조(30)는, 요철의 면방향의 주기가 파장(λ)의 0.01배~0.5배 정도가 되도록 형성되고, 바람직하게는, 0.01배~0.1배 정도가 되도록 형성된다. 예를 들면, 발광 소자(10)의 발광 파장(λ)이 약 280nm인 경우, 요철 구조(30)의 주기는, 3nm~140nm 정도가 되도록 형성되고, 바람직하게는, 3nm~28nm 정도가 되도록 형성된다.
n형 클래드층(18)은, n형의 AlGaN계 반도체 재료로 형성되고, 예를 들면, n형의 불순물로서 실리콘(Si)이 도핑되는 AlGaN층이다. n형 클래드층(18)은, 활성층(20)이 발광하는 심자외광을 투과하도록 조성비가 선택되고, 예를 들면, 활성층(20)보다 AlN의 몰분율이 높아지게 형성된다.
활성층(20)은, n형 클래드층(18)의 일부 영역 상에 형성된다. 활성층(20)은, AlGaN계 반도체 재료로 형성되고, n형 클래드층(18)과 p형 클래드층(22)에 끼워진 2중 헤테로 접합 구조를 구성한다. 활성층(20)은, 단층 혹은 다층의 양자 우물 구조를 구성해도 좋다. 이와 같은 양자 우물 구조는, 예를 들면, n형 또는 비도핑 AlGaN계 반도체 재료로 형성되는 장벽층과, 비도핑 AlGaN계 반도체 재료로 형성되는 우물층을 적층시키는 것에 의해 형성된다.
p형 클래드층(22)은, 활성층(20) 상에 형성된다. p형 클래드층(22)은, p형의 AlGaN계 반도체 재료로 형성되는 층이고, 예를 들면, Mg가 도핑된 AlGaN층이다. p형 클래드층(22)은, 활성층(20)보다 AlN의 몰분율이 높아지게 조성비가 선택된다.
p형 컨택트층(24)은, p형 클래드층(22) 상에 형성된다. p형 컨택트층(24)은, p형의 AlGaN계 반도체 재료로 형성되고, p형 클래드층(22)보다 Al 함유율이 낮아지게 조성비가 선택된다. p형 컨택트층(24)은, 실질적으로 AlN을 포함하지 않는 p형의 GaN계 반도체 재료로 형성되어도 좋다. p형 컨택트층(24)의 AlN의 몰분율을 작게 하는 것에 의해, p측 전극(26)과의 양호한 오믹접촉을 얻을 수 있다.
p측 전극(26)은, p형 컨택트층(24) 상에 마련된다. p측 전극(26)은, p형 컨택트층(24)과의 사이에서 오믹접촉을 실현할 수 있는 재료로 형성되고, 예를 들면, 티탄(Ti)/백금(Pt)/금(Au)의 적층 구조에 의해 형성된다.
n측 전극(28)은, n형 클래드층(18) 위의 활성층(20)이 마련되지 않은 노출 영역(38)에 마련된다. n측 전극(28)은, 예를 들면, 금/게르마늄(AuGe)/Ni/Au의 적층 구조에 의해 형성된다.
이어서, 도 2~도 5를 참조하면서 발광 소자(10)의 제조 방법에 대해 설명한다.
도 2에 나타내는 바와 같이, 기판(12)의 제1메인면(12a) 위에 반도체 적층 구조(14)를 형성한다. 먼저, 기판(12)의 제1메인면(12a) 위에, 템플레이트층(16), n형 클래드층(18), 활성층(20), p형 클래드층(22), p형 컨택트층(24)을 차례로 적층시킨다. 이들의 층은, MOVPE(metal organic vapor phase epitaxy)나, MBE(molecular beam epitaxy) 등의 주지의 에피택셜 성장법을 사용하여 형성할 수 있다.
다음으로, 활성층(20), p형 클래드층(22) 및 p형 컨택트층(24)의 일부를 제거하여 n형 클래드층(18)이 노출되는 노출 영역(38)을 형성한다. 노출 영역(38)은, 예를 들면, p형 컨택트층(24) 위의 일부에 마스크를 하고, 마스크를 통해 각 층을 에칭하는 것에 의해 형성할 수 있다. 노출 영역(38)은, 예를 들면, 플라스마를 사용한 드라이 에칭에 의해 형성할 수 있다.
다음으로, p형 컨택트층(24) 위에 Ti/Pt/Au의 p측 전극(26)을 형성하고, n형 클래드층(18) 위의 노출 영역(38)에 AuGe/Ni/Au의 n측 전극(28)을 형성한다. p측 전극(26) 및 n측 전극(28)을 구성하는 각 금속층은, 예를 들면, MBE법 등의 주지의 방법에 의해 형성할 수 있다. 이에 의해, 도 2에 나타내는 반도체 적층 구조(14)가 완성된다. 한편, 이 시점에서, 기판(12)의 제1메인면(12a)과 반대측의 제2메인면(12b)에는 요철 구조가 형성되어 있지 않다.
이어서, 제2메인면(12b)에 요철 구조(30)를 형성하는 공정에 대해 설명한다. 먼저, 도 3에 나타내는 바와 같이, 기판(12)의 제2메인면(12b) 위에 마스크층(32)을 형성한다. 마스크층(32)은, 베이스부(34)와, 베이스부(34)에 분산되어 있는 입자(36)를 포함한다. 베이스부(34)는, 제1재료인 수지 재료로 구성되고, 예를 들면, 노볼락계, 페놀계, 에폭시계, 폴리에틸렌계, 폴리프로필렌계, 폴리스티렌계, 아크릴계, 폴리아미드계 등의 폴리머 수지로 구성된다. 입자(36)는, 제2재료인 무기 재료로 구성되고, 예를 들면, 금속 산화물이나 금속 등으로 구성된다. 입자(36)는, 예를 들면, 산화 실리콘(SiO2), 질화 실리콘(SiNx), 산화 알루미늄(Al2O3), 산화 지르코늄(ZrO), 산화 몰리브덴(MOOx), 산화 하프늄(HfO2), 산화 탄탈(TaOx), 산화 티탄(TiO2) 등의 금속 산화물이나, 실리콘(Si), 티탄(Ti), 니켈(Ni), 아연(Zn), 은(Ag), 금(Au), 텅스텐(W), 몰리브덴(Mo), 니오브(Nb) 등의 금속을 포함해도 좋다. 베이스부(34) 및 입자(36)는, 베이스부(34)보다 입자(36)가 에칭되기 어려운 재료, 예를 들면, 베이스부(34)보다 입자(36)가 단단한 재료가 되도록 선택된다.
입자(36)의 입경은, 형성하고자 하는 요철 구조(30)의 면방향의 주기성에 따라 선택되고, 작성하고자 하는 요철의 주기에 따른 크기의 입경이 선택된다. 예를 들면, 10nm 정도의 주기를 구비하는 요철 구조(30)를 실현하기 위해서는, 예를 들면, 10nm~100nm 정도의 입경을 구비하는 입자(36)를 사용하면 된다.
마스크층(32)은, 유기 용제에 베이스부(34)가 되는 폴리머를 혼합시키고, 입자(36)를 분산시킨 용액을 제2메인면(12b) 위에 도포하고, 도포한 용액을 건조 또는 가열하는 것에 의해 형성된다. 마스크층(32)은, 점도가 낮은 용액을 스핀 코팅에 의해 도포하는 것에 의해, 서브미크론 정도의 두께로 형성할 수 있다.
다음으로, 도 4에 나타내는 바와 같이, 마스크층(32)의 위에서 에칭 가스(40)를 조사하는 것에 의해 마스크층(32)과 제2메인면(12b)을 드라이 에칭한다. 에칭 처리는, 마스크층(32)의 거의 모두가 제거되어 제2메인면(12b)의 적어도 일부가 에칭될 때까지 진행된다. 마스크층(32)을 구성하는 베이스부(34)와 입자(36)는 재료의 특성이 다르기 때문에, 베이스부(34)와 입자(36)는 에칭 가스(40)에 의해 다른 속도로 에칭된다. 구체적으로는, 수지인 베이스부(34)에 비해 무기 재료인 입자(36)는 에칭되기 어렵고, 에칭 속도가 늦다. 본 실시예에서는, 이와 같은 베이스부(34)와 입자(36)의 에칭 속도의 차이를 이용하여 요철 구조(30)를 형성한다.
도시된 바와 같이, 마스크층(32)에 포함되는 입자(36)는 랜덤으로 겹쳐진 상태로 베이스부(34) 중에 존재한다. 예를 들면, A나 D에 나타내는 위치에서는, 에칭 방향으로 입자(36)가 많이 겹쳐있는 한편, B나 C에 나타내는 위치에서는, 입자(36)의 수가 적다. 또한, E에 나타내는 위치와 같이, 에칭 방향으로 연장되는 직선상에 입자(36)가 존재하지 않는 장소도 있을 수 있다. A나 D와 같이 입자(36)를 에칭하는 거리가 긴 위치에서는, 에칭에 의해 마스크층(32)을 관통하여 제2메인면(12b)에 도달할 때까지 걸리는 시간이 상대적으로 길다. 한편, B나 C와 같이 입자(36)를 에칭하는 거리가 짧은 위치에서는, 제2메인면(12b)에 도달할 때까지 걸리는 시간이 상대적으로 짧다. 그 때문에, 각각의 위치에 대해 균일하게 동일 시간만큼 에칭 처리를 하면, 제2메인면(12b)의 에칭되는 깊이가 위치에 따라 다르게 된다.
도 5는 에칭 처리후에 형성되는 요철 구조(30)를 모식적으로 나타내는 도면이다. 도시된 바와 같이, 에칭되기 어려운 A나 D의 위치에서는, 기판(12)의 높이가 상대적으로 높아지는 한편, 에칭되기 쉬운 B, C, E의 위치에서는, 기판(12)의 높이가 상대적으로 낮아진다. 이와 같은 에칭 깊이의 편차를 이용하여 기판(12)의 제2메인면(12b)을 에칭하는 것에 의해, 요철 구조(30)를 구비하는 광 추출면(12c)을 형성할 수 있다.
이 에칭 공정에서는, 에칭 가스(40)로서 아르곤(Ar) 등의 레어 가스를 사용하는 물리적인 에칭 방법을 사용해도 좋고, 불소(F)나 염소(Cl) 등을 포함하는 반응성의 가스를 사용하는 반응성 이온 에칭법을 사용해도 좋다. 한편, 베이스부(34) 및 입자(36)의 재질이나 에칭 가스(40)의 종류를 적절히 선택하는 것에 의해, 위치에 따른 에칭 속도의 편차량을 제어하고, 요철 구조(30)의 높이나 주기를 조정할 수 있다.
상술한 에칭 공정 후에, 제2메인면(12b) 위에 잔류하는 마스크층(32)을 제거해도 좋다. 마스크층(32)은, 베이스부(34)가 되는 수지를 녹일 수 있는 유기 용제 등을 사용하는 웨트 처리에 의해 제거 내지 세정할 수 있다. 이 세정 공정에서는, 기판(12)에 형성되는 요철 구조(30)의 형상에 영향을 주지 않는 방법으로 진행하는 것이 바람직하다.
한편, 1장의 기판(12)을 사용하여 복수의 LED칩을 형성하는 경우, 요철 구조(30)를 구비하는 광 추출면(12c)을 형성한 후에, 기판(12) 및 반도체 적층 구조(14)가 칩별로 다이싱하여 절단된다. 이에 의해, 도 1에 나타내는 발광 소자(10)가 완성된다.
본 실시예에 의하면, 베이스부(34)와 입자(36)를 포함하는 용액을 도포하여 형성되는 마스크층(32)을 이용하여, 요철 구조(30)를 구비하는 광 추출면(12c)을 형성할 수 있다. 이 때문에, 리소그래피 기술이나 나노임프린트 기술 등을 사용하는 경우에 비해, 간이하면서 염가로 요철 구조(30)를 형성할 수 있다. 또한, 기판(12)의 표면에 서브미크론 정도의 휨이 발생해있는 경우에도 요철 구조(30)의 형성이 가능하다. 따라서, 본 실시예에 의하면, 발광 소자(10)의 제조 비용을 억제하면서, 발광 소자(10)의 광 추출 효율을 향상시킬 수 있다.
(실시예)
이하에, 실시예를 바탕으로 본 발명을 상세하게 설명하지만, 본 발명은 이들의 실시예에 의해 한정되는 것은 아니다.
먼저, 상술한 방법에 의해, 사파이어 기판 상에 AlGaN계의 반도체 재료로 구성되는 반도체 적층 구조를 작성한다. 다음으로, 유기 용제에 노볼락계 수지를 혼합시키는 한편, 입경이 약 50nm인 SiO2의 입자를 분산시킨 용액을 준비했다. 이 용액은, 점도가 1.5mPa·s가 되도록 조제했다. 이 용액을 사파이어 기판의 제2메인면 상에 스핀 코팅에 의해 도포했다. 도포 후에 핫플레이트를 사용하여 기판을 가열하여 용제를 휘발시키고, 두께 약 0.2㎛의 마스크층을 형성했다.
이어서, 아르곤 가스를 사용하는 이온 밀링 장치에 의해, 마스크층의 위에서 사파이어 기판의 전체면을 드라이 에칭했다. 에칭의 조건은, 사파이어 기판을 약 0.2㎛ 에칭할 수 있는 조사량 및 조사 시간으로 했다. 이에 의해, 사파이어 기판 상에 0.1㎛ 정도의 높이를 구비하는 특이적인 주기성을 구비하지 않는 요철 구조를 형성할 수 있었다. 이 수법에 의한 요철 구조를 마련하는 것에 의해, 요철 구조를 형성하지 않는 발광 소자에 비해 출력 광의 강도가 약 30% 향상되는 것을 확인할 수 있었다.
이상, 본 발명을 실시예를 바탕으로 설명했다. 본 발명은 상기 실시예에 한정되지 않고, 다양한 설계 변경이 가능하고, 다양한 변형예가 가능하고, 또한 그러한 변형예도 본 발명의 범위에 있는 것은, 당업자에게 이해되는 바이다.
상술한 실시예에서는, 마스크 형성 공정 및 에칭 공정을 1회 진행하는 것에 의해 요철 구조를 형성하는 것으로 했다. 변형예에서는, 마스크 형성 공정과 에칭 공정을 복수회 진행하는 것에 의해 목적으로 하는 요철 구조를 형성해도 좋다. 구체적으로는, 1회째의 에칭 공정을 마친 메인면 상에 다시 마스크층을 형성하여 에칭 처리를 실시해도 좋다. 또한, 마스크 형성 공정과 에칭 공정을 복수회 진행하는 경우에는, 각각의 공정에서 사용하는 마스크층에 포함되는 입자의 입경을 다르게 해도 좋다. 예를 들면, 1회째의 마스크층으로서 비교적 입경이 큰 입자(예를 들면, 입경 0.5㎛~2㎛)를 사용하고, 2회째의 마스크층으로서 비교적 입경이 작은 입자(예를 들면, 입경 20nm~200nm)를 사용해도 좋다.
예를 들면, 제1입경의 입자를 포함하는 제1마스크층을 사용하여 에칭 처리를 실시하고, 그 후, 제2입경의 입자를 포함하는 제2마스크층을 사용하여 에칭 처리를 실시해도 좋다. 제1마스크층에 포함되는 입자는, 제2마스크층에 포함되는 입자에 비해 평균 입경 또는 입도 분포의 중앙값이 커도 좋다. 입자의 대소를 비교하기 위한 지표로서, 모드 지름, 메디안 지름, 산술 평균 지름 중의 어느 것을 사용해도 좋다. 또한, 산술 평균 지름으로서, 개수 평균 지름, 길이 평균 지름, 면적 평균 지름, 부피 평균 지름 중의 어느 것을 사용해도 좋다.
또한, 마스크 형성 공정과 에칭 공정을 복수회 진행하는 경우에, 각각의 공정에서 사용하는 마스크층에 포함되는 입자와 베이스부의 퍼센티지 내지 비율을 다르게 해도 좋다. 예를 들면, 입자의 함유율이 제1퍼센티지가 되는 제1마스크층을 사용하여 에칭 처리를 실시하고, 그 후, 입자의 함유율이 제2퍼센티지가 되는 제2마스크층을 사용하여 에칭 처리를 실시해도 좋다. 입자와 베이스부의 퍼센티지 또는 비율은, 입자 및 베이스부의 부피로 비교해도 좋고, 입자 및 베이스부의 중량으로 비교해도 좋다.
상술한 실시예에서는, 심자외광을 발광하는 발광 소자의 광 추출면에 요철 구조(30)를 형성하는 경우에 대해 제시했다. 변형예에서는, 파장(λ)이 360nm~400nm 정도인 자외광이나, 파장(λ)이 400nm 이상인 가시광을 발광하는 발광 소자의 광 추출면에 적용해도 좋다.
상술한 실시예에서는, 발광 소자인 LED칩의 반사 방지 구조로서 요철 구조를 형성하는 경우를 제시했다. 변형예에 있어서는, 다른 용도에 있어서의 반사 방지 구조로서 상술한 방법을 사용하여 형성되는 요철 구조를 적용해도 좋다. 예를 들면, 텔레비전이나 컴퓨터 등의 디스플레이, 자동차의 프론트 유리, 미술관의 전시물이나 상점의 상품 등을 지키기 위한 유리 케이스와 같은 유리 표면에 대해, 상술한 방법을 사용하여 요철 구조를 형성해도 좋다. 또한, 렌즈 등의 광학 소자의 표면에 마련되는 반사 방지막 대신으로서, 상술한 방법에 의한 요철 구조를 광학 소자 표면에 형성해도 좋다. 상술한 요철 구조는, 평면에 대해 형성되어도 좋고, 곡면에 대해 형성되어도 좋다.
[산업상 이용가능성]
본 발명에 의하면, 간이하면서 비용이 낮은 방법으로, 광 추출 효율을 향상시킨 발광 소자를 제조할 수 있다.
10: 발광 소자
12: 기판
12a: 제1메인면
12b: 제2메인면
12c: 광 추출면
14: 반도체 적층 구조
30: 요철 구조
32: 마스크층
34: 베이스부
36: 입자

Claims (6)

  1. 발광 소자의 광 추출면이 되는 메인면 상에, 제1재료와 상기 제1재료와 상이한 제2재료를 포함하는 용액을 도포하여 마스크층을 형성하는 공정과,
    형성한 마스크층의 위로부터 드라이 에칭에 의해 상기 마스크층 및 상기 메인면을 에칭하여 요철 구조를 형성하는 공정을 포함하는 것을 특징으로 하는 발광 소자의 제조 방법.
  2. 제1항에 있어서,
    상기 요철 구조 위에 잔류하는 상기 마스크층을 제거하는 공정을 더 포함하는 것을 특징으로 하는 발광 소자의 제조 방법.
  3. 제1항 또는 제2항에 있어서,
    상기 제1재료는 수지 재료이고, 상기 제2재료는 무기 재료인 것을 특징으로 하는 발광 소자의 제조 방법.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 용액에는, 상기 제2재료의 입자가 분산되는 것을 특징으로 하는 발광 소자의 제조 방법.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 발광 소자는, 상기 요철 구조를 통해 자외광을 외부로 출력하도록 구성되는 발광 소자의 제조 방법.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서,
    상기 발광 소자는, 사파이어 기판을 구비고,
    상기 요철 구조는, 상기 사파이어 기판의 일 메인면에 형성되는 것을 특징으로 하는 발광 소자의 제조 방법.
KR1020187000999A 2015-07-29 2016-07-29 발광 소자의 제조 방법 KR20180018700A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015149795 2015-07-29
JPJP-P-2015-149795 2015-07-29
PCT/JP2016/072326 WO2017018507A1 (ja) 2015-07-29 2016-07-29 発光素子の製造方法

Publications (1)

Publication Number Publication Date
KR20180018700A true KR20180018700A (ko) 2018-02-21

Family

ID=57884662

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020187000999A KR20180018700A (ko) 2015-07-29 2016-07-29 발광 소자의 제조 방법

Country Status (5)

Country Link
JP (1) JP6349036B2 (ko)
KR (1) KR20180018700A (ko)
CN (1) CN108886075B (ko)
TW (1) TW201712890A (ko)
WO (1) WO2017018507A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190082691A (ko) * 2019-06-21 2019-07-10 엘지전자 주식회사 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114023856B (zh) * 2021-09-30 2024-07-19 厦门士兰明镓化合物半导体有限公司 发光二极管及其制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100100152A (ko) * 2009-03-05 2010-09-15 우리엘에스티 주식회사 질화물계 발광소자 및 그 제조방법
JP2010239003A (ja) * 2009-03-31 2010-10-21 Sony Corp 反射防止構造体の製造方法および固体撮像装置の製造方法
KR20130054041A (ko) * 2011-11-16 2013-05-24 엘지이노텍 주식회사 발광 소자 및 이를 구비한 발광 장치

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6228538B1 (en) * 1998-08-28 2001-05-08 Micron Technology, Inc. Mask forming methods and field emission display emitter mask forming methods
JP2007019318A (ja) * 2005-07-08 2007-01-25 Sumitomo Chemical Co Ltd 半導体発光素子、半導体発光素子用基板の製造方法及び半導体発光素子の製造方法
JP5232798B2 (ja) * 2007-11-16 2013-07-10 株式会社アルバック 基板処理方法
JP5767796B2 (ja) * 2010-09-28 2015-08-19 林純薬工業株式会社 エッチング液組成物およびエッチング方法
KR20120100193A (ko) * 2011-03-03 2012-09-12 서울옵토디바이스주식회사 발광 다이오드 칩
EP2922103B1 (en) * 2012-08-21 2017-04-05 Oji Holdings Corporation Substrate for semiconductor light emitting elements and semiconductor light emitting element
JP6153734B2 (ja) * 2013-01-23 2017-06-28 スタンレー電気株式会社 光源装置
TWI543395B (zh) * 2013-04-01 2016-07-21 中國砂輪企業股份有限公司 圖案化光電基板及其製作方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100100152A (ko) * 2009-03-05 2010-09-15 우리엘에스티 주식회사 질화물계 발광소자 및 그 제조방법
JP2010239003A (ja) * 2009-03-31 2010-10-21 Sony Corp 反射防止構造体の製造方法および固体撮像装置の製造方法
KR20130054041A (ko) * 2011-11-16 2013-05-24 엘지이노텍 주식회사 발광 소자 및 이를 구비한 발광 장치

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190082691A (ko) * 2019-06-21 2019-07-10 엘지전자 주식회사 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법
WO2020256191A1 (ko) * 2019-06-21 2020-12-24 엘지전자 주식회사 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법

Also Published As

Publication number Publication date
CN108886075B (zh) 2021-07-13
CN108886075A (zh) 2018-11-23
TW201712890A (zh) 2017-04-01
JP6349036B2 (ja) 2018-06-27
WO2017018507A1 (ja) 2017-02-02
JPWO2017018507A1 (ja) 2017-11-16

Similar Documents

Publication Publication Date Title
US9312448B2 (en) Metallic contact for optoelectronic semiconductor device
US11164996B2 (en) Semiconductor light-emitting device and method of manufacturing semiconductor light-emitting device
TWI708406B (zh) 半導體發光元件及其製造方法
US9224918B2 (en) Light emitting diode with nanostructured layer and methods of making and using
JP5643920B1 (ja) Led素子及びその製造方法
JP4481894B2 (ja) 半導体発光装置及びその製造方法
US10347793B2 (en) Metallic contact for optoelectronic semiconductor device
CN109863610B (zh) 半导体发光元件及半导体发光元件的制造方法
US11791438B2 (en) Heterostructure for an optoelectronic device
US20120223355A1 (en) Semiconductor light emitting device and method for manufacturing the same
US8618564B2 (en) High efficiency light emitting diodes
US11355670B2 (en) Deep ultraviolet light emitting device
JP2017220535A (ja) 深紫外発光素子
CN108886075B (zh) 发光元件的制造方法
JP6306443B2 (ja) 発光ダイオード及び発光ダイオードの製造方法
TW201013993A (en) Optoelectronic semiconductor chip and method for its manufacture
KR20240096692A (ko) 광전자 반도체 부품
KR102091837B1 (ko) 투명 전극을 포함하는 발광 소자 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application