KR20170141681A - 땜납 전극의 제조 방법 및 그의 용도 - Google Patents

땜납 전극의 제조 방법 및 그의 용도 Download PDF

Info

Publication number
KR20170141681A
KR20170141681A KR1020177030456A KR20177030456A KR20170141681A KR 20170141681 A KR20170141681 A KR 20170141681A KR 1020177030456 A KR1020177030456 A KR 1020177030456A KR 20177030456 A KR20177030456 A KR 20177030456A KR 20170141681 A KR20170141681 A KR 20170141681A
Authority
KR
South Korea
Prior art keywords
resist
solder
substrate
electrode
opening
Prior art date
Application number
KR1020177030456A
Other languages
English (en)
Inventor
준 무카와
세이이치로우 다카하시
코우이치 하세가와
시로우 구스모토
Original Assignee
제이에스알 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 제이에스알 가부시끼가이샤 filed Critical 제이에스알 가부시끼가이샤
Priority claimed from PCT/JP2016/056214 external-priority patent/WO2016167036A1/ja
Publication of KR20170141681A publication Critical patent/KR20170141681A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/40—Treatment after imagewise removal, e.g. baking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1131—Manufacturing methods by local deposition of the material of the bump connector in liquid form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1131—Manufacturing methods by local deposition of the material of the bump connector in liquid form
    • H01L2224/11312—Continuous flow, e.g. using a microsyringe, a pump, a nozzle or extrusion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/116—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/11618—Manufacturing methods by patterning a pre-deposited material with selective exposure, development and removal of a photosensitive bump material, e.g. of a photosensitive conductive resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/116—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/1162—Manufacturing methods by patterning a pre-deposited material using masks
    • H01L2224/11622—Photolithography
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/81002—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a removable or sacrificial coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Materials For Photolithography (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Abstract

본 발명은, 전극 패드를 갖는 기판 상에 감광성 수지 조성물의 도막을 형성하는 공정 (1), 상기 도막을 선택적으로 노광하고, 추가로 현상함으로써, 상기 전극 패드에 대응하는 영역에 개구부를 갖는 레지스트를 형성하는 공정 (2), 상기 레지스트를 가열 및/또는 노광하는 공정 (3), 상기 개구부에 용융 땜납을 가열하면서 충전하는 공정 (4)를 갖는 땜납 전극의 제조 방법이다. 본 발명의 땜납 전극의 제조 방법은, IMS법 등과 같이, 땜납 충전시에 레지스트가 고열을 받는 경우에 있어서도, 레지스트 표면의 크랙 발생을 방지할 수 있어, 땜납 충전능을 향상시킬 수 있기 때문에, 목적에 적합한 땜납 전극을 확실히 제조할 수 있다.

Description

땜납 전극의 제조 방법 및 그의 용도{METHOD FOR PRODUCING SOLDERED ELECTRODE AND USE THEREOF}
본 발명은, 땜납 전극의 제조 방법, 땜납 전극, 적층체의 제조 방법, 적층체 및, 전자 부품에 관한 것이다.
IMS(인젝션·몰디드·솔더)법은, 땜납 범프 등의 땜납 패턴을 형성하기 위한 방법의 하나이다. 지금까지, 웨이퍼 등의 기판 상에 땜납 패턴을 형성하는 방법으로서는, 솔더 페이스트법, 도금법 등이 이용되어 왔다. 그러나, 이들의 방법에서는, 땜납 범프의 높이 제어가 어려운데다가, 땜납 조성을 자유롭게 선택할 수 없는 등의 제약이 있었다. 이에 대하여 IMS법에서는 이들의 제약이 없다는 이점이 알려져 있다.
IMS법은, 특허문헌 1∼4에 나타나는 바와 같이, 용융한 땜납을 사출 성형할 수 있는 노즐을 레지스트에 밀착시키면서, 레지스트 패턴의 개구부에 땜납을 흘려 넣어, 땜납을 충전하는 것을 특징으로 하는 방법이다.
일본공개특허공보 평06-055260호 일본공개특허공보 2007-294954호 일본공개특허공보 2007-294959호 일본공표특허공보 2013-520011호
IMS법은, 용융 땜납을 충전하기 위해, 고온, 통상 250℃ 이상으로 가열된 IMS 헤드를 레지스트 표면에 눌러대어 행해진다. 이 때문에, 레지스트 표면에 고열에 의한 부하가 걸려, 레지스트 표면에 크랙이 발생하거나 레지스트의 문드러짐이 발생하거나 하여, 땜납 충전능이 저하한다는 문제가 있었다.
본 발명은, IMS법 등과 같이, 땜납 충전시에 레지스트가 고열을 받는 경우에 있어서도, 레지스트 표면의 크랙 발생을 방지하여, 땜납 충전능의 향상을 도모할 수 있는 기술을 제공하는 것을 목적으로 한다.
본 발명의 땜납 전극의 제조 방법은, 전극 패드를 갖는 기판 상에 감광성 수지 조성물의 도막을 형성하는 공정 (1), 상기 도막을 선택적으로 노광하고, 추가로 현상함으로써, 상기 전극 패드에 대응하는 영역에 개구부를 갖는 레지스트를 형성하는 공정 (2), 상기 레지스트를 가열 및/또는 노광하는 공정 (3), 상기 개구부에 용융 땜납을 가열하면서 충전하는 공정 (4)를 갖는다.
상기 땜납 전극의 제조 방법에 있어서, 상기 공정 (3)이, 상기 레지스트를 가열하는 공정인 것이 바람직하고, 공정 (3)의 가열 온도가, 100∼300℃인 것이 바람직하다.
상기 땜납 전극의 제조 방법은, 추가로, 상기 레지스트를 상기 기판으로부터 박리하는 공정 (5)를 가질 수 있다.
본 발명의 땜납 전극은, 상기 땜납 전극의 제조 방법에 의해 제조된다.
본 발명의 제1 적층체의 제조 방법은, 전극 패드를 갖는 제1 기판 상에 감광성 수지 조성물의 도막을 형성하는 공정 (1), 상기 도막을 선택적으로 노광하고, 추가로 현상함으로써, 상기 전극 패드에 대응하는 영역에 개구부를 갖는 레지스트를 형성하는 공정 (2), 상기 레지스트를 가열 및/또는 노광하는 공정 (3), 상기 개구부에 용융 땜납을 가열하면서 충전하여, 땜납 전극을 제조하는 공정 (4) 및, 상기 땜납 전극을 개재하여, 상기 제1 기판의 전극 패드와 전극 패드를 갖는 제2 기판의 전극 패드의 전기적 접속 구조를 형성하는 공정 (6)을 갖는다.
본 발명의 제2 적층체의 제조 방법은, 전극 패드를 갖는 제1 기판 상에 감광성 수지 조성물의 도막을 형성하는 공정 (1), 상기 도막을 선택적으로 노광하고, 추가로 현상함으로써, 상기 전극 패드에 대응하는 영역에 개구부를 갖는 레지스트를 형성하는 공정 (2), 상기 레지스트를 가열 및/또는 노광하는 공정 (3), 상기 개구부에 용융 땜납을 가열하면서 충전하는 공정 (4), 상기 레지스트를 상기 제1 기판으로부터 박리하는 공정 (5) 및, 상기 땜납 전극을 개재하여, 상기 제1 기판의 전극 패드와 전극 패드를 갖는 제2 기판의 전극 패드의 전기적 접속 구조를 형성하는 공정 (6)을 갖는다.
본 발명의 적층체는, 상기 적층체의 제조 방법에 의해 제조된다.
본 발명의 전자 부품은 상기 적층체를 갖는다.
본 발명의 땜납 전극의 제조 방법은, IMS법 등과 같이, 땜납 충전시에 레지스트가 고열을 받는 경우에 있어서도, 레지스트 표면의 크랙 발생을 방지할 수 있어, 땜납 충전능을 향상시킬 수 있기 때문에, 목적에 적합한 땜납 전극을 적확하게 제조할 수 있다.
본 발명의 적층체의 제조 방법은, IMS법에 의해, 목적에 적합한 땜납 전극을 확실히 제조할 수 있기 때문에, 전기적 접속 구조를 갖는 적층체를 적확하게 제조할 수 있다.
도 1(1)∼(5)는, 본 발명에 따른 땜납 전극의 제조 방법의 각 공정에 있어서의 기판을 포함하는 구조체의 개략 단면도이다.
도 2(6-1) 및 (6-2)는, 본 발명에 따른 적층체의 개략 단면도이다.
도 3은, 실시예 1에 있어서의, 기판 상에 형성된 레지스트 및 땜납 전극 상태를 나타내는 전자 현미경상(像)이다.
도 4는, 실시예 1에 있어서의, 기판 상에 형성된 땜납 전극 상태를 나타내는 전자 현미경상이다.
(발명을 실시하기 위한 형태)
<땜납 전극의 제조 방법>
본 발명의 땜납 전극의 제조 방법은, 전극 패드를 갖는 기판 상에 감광성 수지 조성물의 도막을 형성하는 공정 (1), 상기 도막을 선택적으로 노광하고, 추가로 현상함으로써, 상기 전극 패드에 대응하는 영역에 개구부를 갖는 레지스트를 형성하는 공정 (2), 상기 레지스트를 가열 및/또는 노광하는 공정 (3), 상기 개구부에 용융 땜납을 가열하면서 충전하는 공정 (4)를 갖는다.
종래의 IMS법 등에 의한 땜납 전극의 제조 방법은, 전극 패드를 갖는 기판 상에, 개구부를 갖는 레지스트를 형성한 후, 레지스트를 가열 또는 노광하는 일 없이, 상기 개구부에 용융 땜납을 충전하지만, 본 발명의 땜납 전극의 제조 방법은, 전극 패드를 갖는 기판 상에, 개구부를 갖는 레지스트를 형성한 후, 상기 개구부에 용융 땜납을 충전하기 전에, 상기 레지스트를 가열 및/또는 노광하는 공정 (3)을 행하는 점에 특징을 갖는다. 이 점 이외에 대해서는, 종래의 IMS법 등에 의한 땜납 전극의 제조 방법과 동일한 조작이라도 지장없다.
이하, 본 발명의 땜납 전극의 제조 방법을, 도 1을 참조하면서 설명한다.
(공정 1)
공정 1에서는, 도 1(1)에 나타내는 바와 같이, 전극 패드(2)를 갖는 기판(1) 상에 감광성 수지 조성물의 도막(3)을 형성한다.
기판(1)은, 예를 들면 반도체 기판, 유리 기판, 실리콘 기판, 그리고 반도체판, 유리판 및 실리콘판의 표면에 각종 금속막 등을 형성하여 형성되는 기판 등이다. 기판(1)은 다수의 전극 패드(2)를 갖고 있다.
도막(3)은, 감광성 수지 조성물을 기판(1)에 도포 등 함으로써 형성된다. 상기 감광성 수지 조성물은, IMS법에 있어서 레지스트의 형성에 종래 사용되는 감광성 수지 조성물이라도 지장없다. 감광성 수지 조성물은, 통상, 다관능 아크릴레이트 등의 가교제를 포함하고 있고, 감광성 수지 조성물로 형성된 도막(3)은, 후술의 공정 2에 있어서 가교된다. 감광성 수지 조성물의 도포 방법으로서는, 특별히 한정되지 않고, 예를 들면, 스프레이법, 롤 코팅법, 스핀 코팅법, 슬릿 다이 도포법, 바 도포법, 잉크젯법을 들 수 있다. 도막(3)의 막두께는, 통상 0.001∼10㎛, 바람직하게는 0.01∼5㎛, 보다 바람직하게는 0.1∼1㎛이다.
(공정 2)
공정 2에서는, 도 1(2)에 나타내는 바와 같이, 도막(3)을 선택적으로 노광하고, 추가로 현상함으로써, 각 전극 패드(2)에 대응하는 영역에 개구부(4)를 갖는 레지스트(5)를 형성한다.
즉, 각 전극 패드(2)를 수용하는 개구부(4)가 형성되도록 도막(3)에 대하여 부분적으로 노광을 행하고, 그 후 현상을 행하여, 각 전극 패드(2)를 수용하는 개구부(4)를 형성한다. 그 결과, 각 전극 패드(2)에 대응하는 영역에 개구부(4)를 갖는 레지스트(5)가 얻어진다. 개구부(4)는, 레지스트(5)를 관통하는 구멍이다. 노광 및 현상에 관해서는, 종래법에 준거하여 행할 수 있다. 개구부(4)의 최대폭은, 통상, 도막(3)의 막두께의 0.1∼10배, 바람직하게는 0.5∼2배이다.
(공정 3)
공정 3에서는, 도 1(3)에 나타내는 바와 같이, 레지스트(5)를 가열 및/또는 노광한다. 즉, 레지스트(5)에 가열을 행하고, 노광을 행하지 않거나, 노광을 행하고, 가열을 행하지 않거나, 또는 가열 및 노광을 행한다. 이 공정을 행함으로써, 그 후 IMS법과 같이 고온의 헤드를 레지스트(5)의 표면에 눌러대어 용융 땜납을 개구부(4)에 충전한 경우에도, 레지스트(5) 표면의 크랙의 발생 및 문드러짐의 발생을 억제할 수 있어, 땜납 충전능을 개선할 수 있고, 그 결과, 목적에 적합한 땜납 전극을 확실히 제조할 수 있게 된다. 그 이유는 다음과 같이 생각할 수 있다.
전술과 같이, 공정 2에 있어서, 감광성 수지 조성물로 형성된 도막(3)은 노광에 의해 가교된다. 그러나, 통상, 노광만으로는 감광성 수지 조성물 중에 포함되는 가교제는 완전하게는 소비되지 않고, 소비되지 않은 가교제가 레지스트(5)에 잔존한다. 이 때문에, 공정 2가 종료된 시점에서는, 레지스트(5)의 가교는 불완전하고, 레지스트(5)의 강도는 충분히 높아져 있지 않다. 종래법과 같이, 이 상태에서 IMS법에 의해 고온의 헤드를 레지스트(5)의 표면에 눌러대어 용융 땜납을 개구부(4)에 충전한 경우, 레지스트(5)는 IMS 헤드로부터 받는 열을 견디지 못하고, 크랙이나 문드러짐이 발생한다고 생각된다.
이에 대하여, 본 발명의 땜납 전극의 제조 방법에 있어서는, 공정 2의 종료후에 공정 3으로서 레지스트(5)를 가열 및/또는 노광한다. 이 조작에 의해, 레지스트(5) 중에 잔존하고 있던 가교제에 의한 가교 반응이 진행하여, 레지스트(5)가 강화된다. 그 후에, IMS법과 같이 고온의 헤드를 레지스트(5)의 표면에 눌러대어 용융 땜납을 개구부(4)에 충전한 경우, 레지스트(5)는 IMS 헤드로부터 받는 열에 견딜만한 강도를 갖고 있기 때문에, 레지스트(5)는 크랙이나 문드러짐이 발생하지 않는다고 생각된다.
또한, 공정 2의 종료 후에 레지스트(5)를 가열 및/또는 노광하지 않는 종래의 IMS법에 있어서도, 용융 땜납을 개구부(4)에 한창 충전하고 있는 때에 열에 의해 레지스트(5) 내에서 가교제에 의한 가교 반응은 진행되어, 레지스트(5)는 강화된다고 생각되지만, 감광성 수지 조성물에 사용되는 다관능 아크릴레이트 등의 가교제는 가교 반응 속도가 느리기 때문에, 가교 반응이 충분히 진행되기 전에, IMS 헤드로부터 받는 열에 의해 크랙이나 문드러짐이 발생한다고 생각된다.
공정 3에 있어서, 레지스트(5)를 가열하는 경우는, 가열 온도는, 통상, 100∼300℃, 바람직하게는 150∼250℃이다. 가열 시간은, 통상, 5∼120분, 바람직하게는 5∼60분이다. 가열 온도가 높은 경우에는, 가열 시간을 짧게, 가열 온도가 낮은 경우는, 가열 시간을 길게 하는 등, 열량(熱量)에 따라 시간을 조정한다.
공정 3에 있어서, 레지스트(5)를 노광하는 경우는, 노광량은, 통상, 50∼3,000mJ/㎠, 바람직하게는 100∼1,000mJ/㎠이다. 노광 시간은, 통상, 1초∼30분이다.
공정 3에 있어서, 레지스트(5)를 가열 및 노광하는 경우는, 가열 온도는, 통상, 100∼300℃, 바람직하게는 150∼250℃이고, 가열 시간은, 통상, 5∼120분, 바람직하게는 5∼60분이다. 노광량은, 통상, 50∼3,000mJ/㎠, 바람직하게는 100∼2,000mJ/㎠이고, 노광 시간은, 통상, 1초∼30분이다.
상기와 같이 레지스트(5)를 가열 및/또는 노광함으로써, 레지스트(5) 내에서 가교제에 의한 가교 반응이 충분히 진행되어, 레지스트(5)는 용융 땜남의 충전시에 받는 열에 견딜 수 있는 강도를 구비한다.
공정 3에 있어서는, 레지스트(5)를 가열하는 것이, 레지스트(5) 내에서의 가교제의 가교 반응을 진행시켜, 레지스트(5)를 강화시키는 것이 용이하기 때문에 바람직하다.
(공정 4)
공정 4에서는, 개구부(4)에 용융 땜납을 가열하면서 충전한다. 그 후 냉각함으로써, 도 1(4)에 나타내는 바와 같이, 각 개구부(4)에 땜납 전극(6)이 형성된다.
개구부(4)에 용융 땜납을 가열하면서 충전하는 방법에는 특별히 제한은 없고, IMS법에 의한 통상의 충전 방법을 채용할 수 있다. IMS법에 있어서는, 통상, 250℃ 이상으로 용융 땜납을 가열하면서 충전을 행한다. 전술과 같이, 본 발명의 땜납 전극의 제조 방법에 있어서는, IMS법과 같이 고온의 헤드를 레지스트(5)의 표면에 눌러대어 용융 땜납을 충전한 경우에도, 레지스트(5) 표면의 크랙의 발생 및 문드러짐의 발생을 억제할 수 있다.
본 발명의 땜납 전극의 제조 방법에 의해 상기와 같이 하여 제조된 땜납 전극은, 레지스트에 크랙이나 문드러짐을 발생시키는 일 없이 형성되기 때문에, 형상 등의 흐트러짐이 없어, 목적에 적합한 전극이 된다.
상기 땜납 전극의 제조 방법은, 공정 (4) 후에, 추가로, 레지스트(5)를 기판(1)으로부터 박리하는 공정 (5)를 가질 수 있다. 도 1(5)는, 공정 (4) 후에 레지스트(5)를 기판(1)으로부터 박리한 상태를 나타낸다.
본 발명의 땜납 전극의 제조 방법에 의해 제조된 땜납 전극은, 도 1(4)에 나타낸 바와 같이 레지스트(5)와 함께 이용할 수도 있고, 도 1(5)에 나타낸 바와 같이 레지스트(5) 없이 이용할 수도 있다.
감광성 수지 조성물은, 가교하는 성분을 포함하면 어떠한 감광성 수지 조성물이라도 이용할 수 있다. 상기 설명은, 네거티브형의 감광성 수지 조성물을 이용한 경우의 설명이지만, 본 발명의 땜납 전극의 제조 방법은 포지티브형의 감광성 수지 조성물을 이용하여 행할 수도 있다.
<적층체의 제조 방법>
본 발명의 제1 적층체의 제조 방법은, 전극 패드를 갖는 제1 기판 상에 감광성 수지 조성물의 도막을 형성하는 공정 (1), 상기 도막을 선택적으로 노광하고, 추가로 현상함으로써, 상기 전극 패드에 대응하는 영역에 개구부를 갖는 레지스트를 형성하는 공정 (2), 상기 레지스트를 가열 및/또는 노광하는 공정 (3), 상기 개구부에 용융 땜납을 가열하면서 충전하여, 땜납 전극을 제조하는 공정 (4) 및, 상기 땜납 전극을 개재하여, 상기 제1 기판의 전극 패드와 전극 패드를 갖는 제2 기판의 전극 패드의 전기적 접속 구조를 형성하는 공정 (6)을 갖는다.
본 발명의 제2 적층체의 제조 방법은, 전극 패드를 갖는 제1 기판 상에 감광성 수지 조성물의 도막을 형성하는 공정 (1), 상기 도막을 선택적으로 노광하고, 추가로 현상함으로써, 상기 전극 패드에 대응하는 영역에 개구부를 갖는 레지스트를 형성하는 공정 (2), 상기 레지스트를 가열 및/또는 노광하는 공정 (3), 상기 개구부에 용융 땜납을 가열하면서 충전하는 공정 (4), 상기 레지스트를 박리하는 공정 (5) 및, 상기 땜납 전극을 개재하여, 상기 제1 기판의 전극 패드와 전극 패드를 갖는 제2 기판의 전극 패드의 전기적 접속 구조를 형성하는 공정 (6)을 갖는다.
제1 및 제2 적층체의 제조 방법에 있어서의 공정 (1)∼(4) 및, 제2 적층체의 제조 방법에 있어서의 공정 (5)는, 상기 땜납 전극의 제조 방법에 있어서의 공정 (1)∼(5)와 각각 실질적으로 동일하다. 즉, 제1 적층체의 제조 방법은, 상기 땜납 전극의 제조 방법에 있어서의 공정 (1)∼(4) 후에 공정 (6)을 행하는 방법이고, 제2 적층체의 제조 방법은, 상기 땜납 전극의 제조 방법에 있어서의 공정 (1)∼(5) 후에 공정 (6)을 행하는 방법이다.
제1 및 제2 적층체의 제조 방법에 있어서는, 상기 땜납 전극의 제조 방법에 있어서의 기판이 제1 기판에 해당한다.
제1 적층체의 제조 방법은, 상기 공정 (1)∼(4) 후에, 상기 땜납 전극을 개재하여, 상기 제1 기판의 전극 패드와 전극 패드를 갖는 제2 기판의 전극 패드의 전기적 접속 구조를 형성하는 공정 (6)을 행한다.
도 2(6-1)은, 제1 적층체의 제조 방법으로 제조된 적층체(10)를 나타낸다. 적층체(10)는, 상기 공정 (1)∼(4)에 의해 제조된 도 1(4)에 나타내는 상태의 땜납 전극(6)을 개재하여, 상기 제1 기판(1)의 전극 패드(2)와, 전극 패드(12)를 갖는 제2 기판(11)의 전극 패드(12)를 접속함으로써 형성된 전기적 접속 구조를 갖는다.
제2 기판(11)이 갖는 전극 패드(12)는, 제1 기판(1)과 제2 기판(11)을, 전극 패드가 형성된 면을 서로 마주보게 하여 대치했을 때, 제1 기판(1)의 전극 패드(2)와 대향하는 위치에 형성되어 있다. 제2 기판(11)의 전극 패드(12)를, 도 1(4)에 나타내는 상태의 땜납 전극(6)에 접촉시켜, 가열 및/또는 가압함으로써 제1 기판(1)의 전극 패드(2)와 제2 기판(11)의 전극 패드(12)를 땜납 전극(6)을 개재하여 전기적으로 접속시켜, 전기적 접속 구조를 형성하여, 적층체(10)가 얻어진다. 상기 가열 온도는, 통상, 100∼300℃이고, 상기 가압시의 힘은, 통상, 0.1∼10㎫이다.
도 1(4)에 나타내는 상태에서는, 제1 기판(1) 상에 레지스트(5)가 올려놓아져 있기 때문에, 적층체(10)는, 도 2(6-1)에 나타내는 바와 같이, 제1 기판(1)과, 땜납 전극(6)과, 제2 기판(11)과, 제1 기판(1) 및 제2 기판(11)에 끼워진 레지스트(5)를 갖는다.
제2 적층체의 제조 방법은, 상기 공정 (1)∼(5) 후에, 상기 땜납 전극을 개재하여, 상기 제1 기판의 전극 패드와 전극 패드를 갖는 제2 기판의 전극 패드의 전기적 접속 구조를 형성하는 공정 (6)을 행한다.
도 2(6-2)는, 제2 적층체의 제조 방법으로 제조된 적층체(20)를 나타낸다. 적층체(20)는, 상기 공정 (1)∼(5)에 의해 제조된 도 1(5)에 나타내는 상태의 땜납 전극(6)을 개재하여, 상기 제1 기판(1)의 전극 패드(2)와, 전극 패드(12)를 갖는 제2 기판(11)의 전극 패드(12)를 접속함으로써 형성된 전기적 접속 구조를 갖는다.
제2 기판(11)의 전극 패드(12)를, 도 1(5)에 나타내는 상태의 땜납 전극(6)에 접촉시켜, 가열 및/또는 가압함으로써 제1 기판(1)의 전극 패드(2)와 제2 기판(11)의 전극 패드(12)를 땜납 전극(6)을 개재하여 전기적으로 접속시켜, 전기적 접속 구조를 형성하여, 적층체(20)가 얻어진다.
도 1(5)에 나타내는 상태에서는, 제1 기판(1) 상에 레지스트(5)가 올려놓아져 있지 않기 때문에, 적층체(20)는, 도 2(6-2)에 나타내는 바와 같이, 제1 기판(1)과, 땜납 전극(6)과, 제2 기판(11)으로 형성된다.
전술한 바와 같이, 본 발명의 적층체의 제조 방법에 의해 제조되는 적층체는, 제1 기판과 제2 기판의 사이에 레지스트를 구비하고 있어도 구비하고 있지 않아도 좋다. 적층체(10)와 같이 레지스트를 구비하고 있는 경우에는, 그 레지스트는 언더 필로서 사용된다.
본 발명의 적층체의 제조 방법에 의해 제조된 적층체는, IMS법에 의해 목적에 적합한 전기적 접속 구조를 가지는 점에서, 땜납 조성의 선택성이 넓어지기 때문에, 반도체 소자, 표시 소자 및, 파워 디바이스 등의 다양한 전자 부품에 적용 가능하다.
본 발명의 적층체의 제조 방법에 의해 제조된 적층체는, 반도체 소자, 표시 소자 및, 파워 디바이스 등의 전자 부품에 이용할 수 있다.
실시예
이하, 본 발명을 실시예에 기초하여 더욱 구체적으로 설명하지만, 본 발명은 이들 실시예로 한정되지 않는다. 이하의 실시예 등의 기재에 있어서, 「부」는 「질량부」의 의미로 이용한다.
1. 물성의 측정 방법
(알칼리 가용성 수지 (A)의 중량 평균 분자량(Mw)의 측정 방법)
하기 조건하에서 겔 투과 크로마토그래피법으로 중량 평균 분자량(Mw)을 측정했다.
·칼럼: 토소사 제조 칼럼의 TSK-M 및 TSK2500을 직렬로 접속
·용매: 테트라하이드로푸란
·온도: 40℃
·검출 방법: 굴절률법
·표준 물질: 폴리스티렌
·GPC 장치： 토소 제조, 장치명 「HLC-8220-GPC」
2. 레지스트 형성용 조성물의 준비
[합성예 1] 알칼리 가용성 수지 1의 합성
질소 치환한 드라이아이스/메탄올 환류기가 있는 플라스크 중에, 중합 개시제로서 2,2'-아조비스이소부티로니트릴 5.0g 및, 중합 용매로서 디에틸렌글리콜에틸메틸에테르 90g을 넣고, 교반했다. 얻어진 용액에, 메타크릴산 10g, p-이소프로페닐페놀 15g, 트리사이클로〔5.2.1.02,6〕데카닐메타크릴레이트 25g, 이소보르닐아크릴레이트 20g 및, n-부틸아크릴레이트 30g을 넣고 교반을 개시하여, 80℃까지 승온했다. 그 후, 80℃에서 6시간 가열했다.
가열 종료후, 반응 생성물을 다량의 사이클로헥산 중에 적하하여 응고시켰다. 이 응고물을 수세(水洗)하고, 당해 응고물을 응고물과 동 질량의 테트라하이드로푸란에 재용해한 후, 얻어진 용액을 다량의 사이클로헥산 중에 적하하여 재차 응고시켰다. 이 재용해 및 응고 작업을 합계 3회 행한 후, 얻어진 응고물을 40℃에서 48시간 진공 건조하여, 알칼리 가용성 수지 1을 얻었다. 알칼리 가용성 수지 1의 중량 평균 분자량은 10,000이었다.
[합성예 2] 알칼리 가용성 수지 2의 합성
질소 치환한 드라이아이스/메탄올 환류기가 있는 플라스크 중에, 중합 개시제로서 2,2'-아조비스이소부티로니트릴 5.0g 및, 중합 용매로서 디에틸렌글리콜에틸메틸에테르 90g을 넣고, 교반했다. 얻어진 용액에, 메타크릴산 10g, p-이소프로페닐페놀 15g, 트리사이클로〔5.2.1.02.6〕데카닐메타크릴레이트 25g, 트리사이클로〔5.2.1.02.6〕데카닐아크릴레이트 20g 및, n-부틸아크릴레이트 30g을 더하여, 교반을 개시하고, 80℃까지 승온했다. 그 후, 80℃에서 6시간 가열했다.
가열 종료 후, 반응 생성물을 다량의 사이클로헥산 중에 적하하여 응고시켰다. 이 응고물을 수세하고, 당해 응고물을 응고물과 동 질량의 테트라하이드로푸란에 재용해한 후, 얻어진 용액을 다량의 사이클로헥산 중에 적하하여 재차 응고시켰다. 이 재용해 및 응고 작업을 합계 3회 행한 후, 얻어진 응고물을 40℃에서 48시간 진공 건조하여, 알칼리 가용성 수지 2를 얻었다. 알칼리 가용성 수지 2의 중량 평균 분자량은 10,000이었다.
[조제예 1] 감광성 수지 조성물 1의 조제
상기 합성예 1에서 합성한 알칼리 가용성 수지 1 100부, 폴리에스테르아크릴레이트(상품명 「아로닉스 M-8060」, 도아고세이(주) 제조) 50부, 트리메틸올프로판트리아크릴레이트 5부, 디페닐(2,4,6-트리메틸벤조일)포스핀옥사이드(상품명 「LUCIRIN TPO」, BASF(주) 제조) 4부, 하기 식(1)로 나타내는 화합물 0.4부, 프로필렌글리콜모노메틸에테르아세테이트 100부, 불소계 계면활성제(상품명 「프터젠트 FTX-218」(주)네오스 제조) 0.1부를 혼합하고, 교반하여 균일한 용액을 얻었다. 이 용액을, 공경 10㎛의 캅셀 필터로 여과하여, 감광성 수지 조성물 1을 조제했다.
Figure pct00001
[조제예 2] 감광성 수지 조성물 2의 조제
상기 합성예 1에서 합성한 알칼리 가용성 수지 1 100부, 폴리에스테르아크릴레이트(상품명 「아로닉스 M-8060」, 도아고세이(주) 제조) 50부, 디페닐(2,4,6-트리메틸벤조일)포스핀옥사이드(상품명 「LUCIRIN TPO」, BASF(주) 제조) 4부, 2,2-디메톡시-1,2-디페닐에탄-1-온(상품명 「IRGACURE 651」, BASF(주) 제조) 19부, 프로필렌글리콜모노메틸에테르아세테이트 80부, 불소계 계면활성제(상품명 「프터젠트 FTX-218」(주)네오스 제조) 0.1부를 혼합, 교반하여 균일한 용액을 얻었다. 이 용액을, 공경 10㎛의 캅셀 필터로 여과하여, 감광성 수지 조성물 2를 조제했다.
[조제예 3] 감광성 수지 조성물 3의 조제
상기 합성예 1에서 합성한 알칼리 가용성 수지 1 100부, 폴리에스테르아크릴레이트(상품명 「아로닉스 M-8060」, 도아고세이(주) 제조) 50부, 트리메틸올프로판트리아크릴레이트 5부, 디페닐(2,4,6-트리메틸벤조일)포스핀옥사이드(상품명 「LUCIRIN TPO」, BASF(주) 제조) 4부, 상기 식(1)로 나타내는 화합물 0.4부, 프로필렌글리콜모노메틸에테르아세테이트 100부, 메타크릴옥시프로필트리메톡시실란 5부, 불소계 계면활성제(상품명 「프터젠트 FTX-218」(주)네오스 제조) 0.1부를 혼합하고, 교반하여 균일한 용액을 얻었다. 이 용액을, 공경 10㎛의 캅셀 필터로 여과하여, 감광성 수지 조성물 3을 조제했다.
[조제예 4] 감광성 수지 조성물 4의 조제
상기 합성예 1에서 합성한 알칼리 가용성 수지 1 100부, 폴리에스테르아크릴레이트(상품명 「아로닉스 M-8060」, 도아고세이(주) 제조) 50부, 트리메틸올프로판트리아크릴레이트 5부, 디페닐(2,4,6-트리메틸벤조일)포스핀옥사이드(상품명 「LUCIRIN TPO」, BASF(주) 제조) 4부, 상기 식(1)로 나타내는 화합물 0.4부, 프로필렌글리콜모노메틸에테르아세테이트 100부, 3-글리시독시프로필트리메톡시실란 5부, 불소계 계면활성제(상품명 「프터젠트 FTX-218」(주) 네오스 제조) 0.1부를 혼합하고, 교반하여 균일한 용액을 얻었다. 이 용액을, 공경 10㎛의 캅셀 필터로 여과하여, 감광성 수지 조성물 4를 조제했다.
[조제예 5] 감광성 수지 조성물 5의 조제
상기 합성예 1에서 합성한 알칼리 가용성 수지 1 100부, 폴리에스테르아크릴레이트(상품명 「아로닉스 M-8060」, 도아고세이(주) 제조) 50부, 트리메틸올프로판트리아크릴레이트 5부, 디페닐(2,4,6-트리메틸벤조일)포스핀옥사이드(상품명 「LUCIRIN TPO」, BASF(주) 제조) 4부, 상기 식(1)로 나타내는 화합물 0.4부, 프로필렌글리콜모노메틸에테르아세테이트 100부, 트리스(3-(트리메톡시실릴)프로필)이소시아누레이트 5부, 불소계 계면활성제(상품명 「프터젠트 FTX-218」(주) 네오스 제조) 0.1부를 혼합하고, 교반하여 균일한 용액을 얻었다. 이 용액을, 공경 10㎛의 캅셀 필터로 여과하여, 감광성 수지 조성물 5를 조제했다.
[조제예 6] 감광성 수지 조성물 6의 조제
상기 합성예 2에서 합성한 알칼리 가용성 수지 2 100부, 폴리에스테르아크릴레이트(상품명 「아로닉스 M-8060」, 도아고세이(주) 제조) 50부, 트리메틸올프로판트리아크릴레이트 5부, 에탄온,1-[9-에틸-6-(2-메틸벤조일)-9H-카르바졸-3-일]-,1-(O-아세틸옥심) 1부, 프로필렌글리콜모노메틸에테르아세테이트 100부, 불소계 계면활성제(상품명 「프터젠트 FTX-218」(주) 네오스 제조) 0.1부를 혼합하고, 교반하여 균일한 용액을 얻었다. 이 용액을, 공경 10㎛의 캅셀 필터로 여과하여, 감광성 수지 조성물 6을 조제했다.
3. 땜납 전극의 제조 방법
[실시예 1]
실리콘판 상에 복수의 구리 전극 패드를 갖는 기판 상에 스핀 코터를 이용하여, 조제예 1에서 조제한 감광성 수지 조성물 1을 도포하고, 핫 플레이트에서 120℃로 5분간 가열하여, 두께 55㎛의 도막을 형성했다. 그 다음에 얼라이너(Suss사 제조, 형식 「MA-200」)를 이용하여 패턴 마스크를 개재하여, 파장 420㎚의 빛을 조사 강도 300mJ/㎠로 노광했다. 노광 후, 도막을 2.38질량％ 테트라메틸암모늄 하이드로옥사이드 수용액에 240초간 접촉시켜, 도막을 유수로 세정하고, 현상했다. 그 다음에, 질소 플로우하, 대류식 오븐에서 200℃로 10분간 가열하여, 전극 패드에 대응하는 부분에 개구부를 갖는 레지스트 보지(保持) 기판을 형성했다. 전자 현미경으로 관찰한 바, 각 개구부의 개구는 직경 30㎛의 원형이고, 각 개구부의 깊이는 50㎛였다. 또한, 개구부의 최대폭은 30㎛였다.
상기 개구부를 갖는 레지스트 보지 기판을, 1질량％ 황산 수용액에 23℃에서 1분간 침지하고, 수세, 건조했다. 건조 후의 기판의 개구부에, SAC305(납 프리 땜납, 센쥬 긴조쿠고교(주) 제품명)를 250℃에서 용융하여 얻어진 용융 땜납을 250℃로 가열하면서 10분간 걸쳐 충전했다. 용융 땜납 충전 후의 레지스트 보지 기판을 전자 현미경으로 관찰한 바, 레지스트에는 크랙은 없고, 또한, 용융 땜납은 양호하게 충전되어 있고, 땜납 전극이 양호하게 형성되어 있는 것을 확인했다. 얻어진 전자 현미경상을 도 3에 나타낸다.
그 후, 땜납 전극이 형성된 레지스트 보지 기판을 디메틸술폭사이드/테트라메틸암모늄하이드로옥사이드/물을 90/3/7(질량비)로 갖는 용액에 50℃에서 20분간 침지시켜 레지스트를 박리하고, 수세 및 건조를 행했다. 레지스트가 박리된 상태에 있어서의 땜납 전극의 전자 현미경상을 도 4에 나타낸다.
다른 구리 전극 패드를 갖는 기판을, 상기 구리 전극 패드를 갖는 기판에, 상기 땜납 전극을 개재하여, 양자가 전기적 접속 구조를 취하도록 올려놓았다. 상기 2매의 구리 전극 패드를 갖는 기판에, 다이본더 장치를 이용하여, 양자가 압착하도록 250℃에서 0.3㎫의 압력을 30초 가하여, 구리 전극 패드를 갖는 기판, 땜납 전극, 구리 전극 패드를 갖는 기판의 순서로 이루어지는 적층체를 제조했다. 이 적층체는, 기판 상에 땜납 전극이 양호하게 형성되어 있는 점에서, 반도체 소자 등의 전자 부품에 적용 가능했다.
[실시예 2]
실리콘판 상에 복수의 구리 전극 패드를 갖는 기판 상에 스핀 코터를 이용하여, 조제예 2에서 조제한 감광성 수지 조성물 2를 도포하고, 핫 플레이트에서 120℃로 5분간 가열하여, 두께 55㎛의 도막을 형성했다. 그 다음에 얼라이너(Suss사 제조, 형식 「MA-200」)를 이용하여 패턴 마스크를 개재하여, 파장 420㎚의 빛을 조사 강도 300mJ/㎠로 노광했다. 노광 후, 도막을 2.38질량％ 테트라메틸암모늄하이드로옥사이드 수용액에 240초간 접촉시켜, 도막을 유수로 세정하고, 현상했다. 그 다음에, 질소 플로우하, 대류식 오븐에서 200℃로 10분간 가열하여, 전극 패드에 대응하는 부분에 개구부를 갖는 레지스트 보지 기판을 형성했다. 전자 현미경으로 관찰한 바, 각 개구부의 개구는 직경 30㎛의 원형이고, 각 개구부의 깊이는 50㎛였다. 또한, 개구부의 최대폭은 30㎛였다.
상기 개구부를 갖는 레지스트 보지 기판을, 1질량％ 황산 수용액에 23℃에서 1분간 침지하고, 수세, 건조했다. 건조 후의 기판의 개구부에, SAC305(납 프리 땜납, 센쥬 긴조쿠고교(주) 제품명)를 250℃에서 용융하여 얻어진 용융 땜납을 250℃로 가열하면서 10분간 걸쳐 충전했다. 용융 땜납 충전 후의 레지스트 보지 기판을 전자 현미경으로 관찰한 바, 레지스트에는 크랙은 없고, 또한, 용융 땜납은 양호하게 충전되어 있고, 땜납 전극이 양호하게 형성되어 있는 것을 확인했다.
[실시예 3]
실리콘판 상에 복수의 구리 전극 패드를 갖는 기판 상에 스핀 코터를 이용하여, 조제예 1에서 조제한 감광성 수지 조성물 1을 도포하고, 핫 플레이트로 120℃로 5분간 가열하여, 두께 55㎛의 도막을 형성했다. 그 다음에 얼라이너(Suss사 제조, 형식 「MA-200」)를 이용하여 패턴 마스크를 개재하여, 파장 420㎚의 빛을 조사 강도 300mJ/㎠로 노광했다. 노광 후, 도막을 2.38질량％ 테트라메틸암모늄하이드로옥사이드 수용액에 240초간 접촉시켜, 도막을 유수로 세정하고, 현상했다. 현상 후의 도막을 1000mJ/㎠로 노광하고, 그 다음에, 질소 플로우하, 대류식 오븐에서 200℃로 10분간 가열하여, 전극 패드에 대응하는 부분에 개구부를 갖는 레지스트 보지 기판을 형성했다. 전자 현미경으로 관찰한 바, 각 개구부의 개구는 직경 30㎛의 원형이고, 각 개구부의 깊이는 50㎛였다. 또한, 개구부의 최대폭은 30㎛였다.
상기 개구부를 갖는 레지스트 보지 기판을, 1질량％ 황산 수용액에 23℃에서 1분간 침지하고, 수세, 건조했다. 건조 후의 기판의 개구부에, SAC305(납 프리 땜납, 센쥬 긴조쿠고교(주) 제품명)를 250℃에서 용융하여 얻어진 용융 땜납을 250℃로 가열하면서 10분간 걸쳐 충전했다. 용융 땜납 충전 후의 레지스트 보지 기판을 전자 현미경으로 관찰한 바, 레지스트에는 크랙은 없고, 또한, 용융 땜납은 양호하게 충전되어 있고, 땜납 전극이 양호하게 형성되어 있는 것을 확인했다.
[실시예 4]
감광성 수지 조성물 2 대신에, 감광성 수지 조성물 3을 이용한 이외에는 실시예 2와 동일한 방법으로, 개구부를 갖는 레지스트 보지 기판을 작성했다. 전자 현미경으로 관찰한 바, 각 개구부의 개구는 직경 30㎛의 원형이고, 각 개구부의 깊이는 50㎛였다. 또한, 개구부의 최대폭은 30㎛였다.
상기 개구부를 갖는 레지스트 보지 기판을, 1질량％ 황산 수용액에 23℃에서 1분간 침지하고, 수세, 건조했다. 건조 후의 기판의 개구부에, SAC305(납 프리 땜납, 센쥬 긴조쿠고교(주) 제품명)를 250℃에서 용융하여 얻어진 용융 땜납을 250℃로 가열하면서 10분간 걸쳐 충전했다. 용융 땜납 충전 후의 레지스트 보지 기판을 전자 현미경으로 관찰한 바, 레지스트에는 크랙은 없고, 또한, 용융 땜납은 양호하게 충전되어 있고, 땜납 전극이 양호하게 형성되어 있는 것을 확인했다.
[실시예 5]
감광성 수지 조성물 2 대신에, 감광성 수지 조성물 4를 이용한 이외에는 실시예 2와 동일한 방법으로, 개구부를 갖는 레지스트 보지 기판을 작성했다. 전자 현미경으로 관찰한 바, 각 개구부의 개구는 직경 30㎛의 원형이고, 각 개구부의 깊이는 50㎛였다. 또한, 개구부의 최대폭은 30㎛였다.
상기 개구부를 갖는 레지스트 보지 기판을, 1질량％ 황산 수용액에 23℃에서 1분간 침지하고, 수세, 건조했다. 건조 후의 기판의 개구부에, SAC305(납 프리 땜납, 센쥬 긴조쿠고교(주) 제품명)를 250℃에서 용융하여 얻어진 용융 땜납을 250℃로 가열하면서 10분간 걸쳐 충전했다. 용융 땜납 충전 후의 레지스트 보지 기판을 전자 현미경으로 관찰한 바, 레지스트에는 크랙은 없고, 또한, 용융 땜납은 양호하게 충전되어 있고, 땜납 전극이 양호하게 형성되어 있는 것을 확인했다.
[실시예 6]
감광성 수지 조성물 2 대신에, 감광성 수지 조성물 5를 이용한 이외에는 실시예 2와 동일한 방법으로, 개구부를 갖는 레지스트 보지 기판을 작성했다. 전자 현미경으로 관찰한 바, 각 개구부의 개구는 직경 30㎛의 원형이고, 각 개구부의 깊이는 50㎛였다. 또한, 개구부의 최대폭은 30㎛였다.
상기 개구부를 갖는 레지스트 보지 기판을, 1질량％ 황산 수용액에 23℃에서 1분간 침지하고, 수세, 건조했다. 건조 후의 기판의 개구부에, SAC305(납 프리 땜납, 센쥬 긴조쿠고교(주) 제품명)를 250℃에서 용융하여 얻어진 용융 땜납을 250℃로 가열하면서 10분간 걸쳐 충전했다. 용융 땜납 충전 후의 레지스트 보지 기판을 전자 현미경으로 관찰한 바, 레지스트에는 크랙은 없고, 또한, 용융 땜납은 양호하게 충전되어 있고, 땜납 전극이 양호하게 형성되어 있는 것을 확인했다.
[실시예 7]
실리콘판 상에 복수의 구리 전극 패드를 갖는 기판 상에 스핀 코터를 이용하여, 조제예 6에서 조제한 감광성 수지 조성물 6을 도포하고, 핫 플레이트에서 120℃로 5분간 가열하여, 두께 55㎛의 도막을 형성했다. 그 다음에 얼라이너(Suss사 제조, 형식 「MA-200」)를 이용하여, 패턴 마스크를 개재하여, 파장 365㎚의 빛을 조사 강도 200mJ/㎠로 노광했다. 노광 후, 도막을 2.38질량％ 테트라메틸암모늄하이드로옥사이드 수용액에 240초간 접촉시켜, 도막을 유수로 세정하고, 현상했다. 그 다음에, 질소 플로우하, 대류식 오븐에서 200℃로 10분간 가열하여, 전극 패드에 대응하는 부분에 개구부를 갖는 레지스트 보지 기판을 형성했다. 전자 현미경으로 관찰한 바, 각 개구부의 개구는 직경 30㎛의 원형이고, 각 개구부의 깊이는 50㎛였다. 또한, 개구부의 최대폭은 30㎛였다.
상기 개구부를 갖는 레지스트 보지 기판을, 1질량％ 황산 수용액에 23℃에서 1분간 침지하고, 수세, 건조했다. 건조 후의 기판의 개구부에, SAC305(납 프리 땜납, 센쥬 긴조쿠고교(주) 제품명)를 250℃에서 용융하여 얻어진 용융 땜납을 250℃로 가열하면서 10분간 걸쳐 충전했다. 용융 땜납 충전 후의 레지스트 보지 기판을 전자 현미경으로 관찰한 바, 레지스트에는 크랙은 없고, 또한, 용융 땜납은 양호하게 충전되어 있고, 땜납 전극이 양호하게 형성되어 있는 것을 확인했다.
[비교예 1]
실리콘판 상에 복수의 구리 전극 패드를 갖는 기판 상에 스핀 코터를 이용하여, 조제예 2에서 조제한 감광성 수지 조성물 2를 도포하고, 핫 플레이트에서 120℃로 5분간 가열하여, 두께 55㎛의 도막을 형성했다. 그 다음에 얼라이너(Suss사 제조, 형식 「MA-200」)를 이용하여, 패턴 마스크를 개재하여, 파장 420㎚의 빛을 조사 강도 300mJ/㎠로 노광했다. 노광 후, 도막을 2.38질량％ 테트라메틸암모늄하이드로옥사이드 수용액에 240초간 접촉시켜, 도막을 유수로 세정하고, 현상하여, 전극 패드에 대응하는 부분에 개구부를 갖는 레지스트 보지 기판을 형성했다. 현상 후에 가열 및 노광은 행하지 않았다. 전자 현미경으로 관찰한 바, 각 개구부의 개구는 직경 30㎛의 원형이고, 각 개구부의 깊이는 50㎛였다. 또한, 개구부의 최대폭은 30㎛였다.
상기 개구부를 갖는 레지스트 보지 기판을, 1질량％ 황산 수용액에 23℃에서 1분간 침지하고, 수세, 건조했다. 건조 후의 기판의 개구부에, SAC305(납 프리 땜납, 센쥬 긴조쿠고교(주) 제품명)를 250℃에서 용융하여 얻어진 용융 땜납을 250℃로 가열하면서 10분간 걸쳐 충전했다. 용융 땜납 충전 후의 레지스트 보지 기판을 전자 현미경으로 관찰한 바, 레지스트에 크랙이 발생하고 있는 것을 확인했다. 또한, 용융 땜납은 양호하게 충전할 수 없었다.
1, 11 : 기판
2, 12 : 전극 패드
3 : 도막
4 : 개구부
5 : 레지스트
6 : 땜납 전극
10, 20 : 적층체

Claims (9)

  1. 전극 패드를 갖는 기판 상에 감광성 수지 조성물의 도막을 형성하는 공정 (1), 상기 도막을 선택적으로 노광하고, 추가로 현상함으로써, 상기 전극 패드에 대응하는 영역에 개구부를 갖는 레지스트를 형성하는 공정 (2), 상기 레지스트를 가열 및/또는 노광하는 공정 (3), 상기 개구부에 용융 땜납을 가열하면서 충전하는 공정 (4)를 갖는 땜납 전극의 제조 방법.
  2. 제1항에 있어서,
    상기 공정 (3)이, 상기 레지스트를 가열하는 공정인 땜납 전극의 제조 방법.
  3. 제2항에 있어서,
    상기 공정 (3)의 가열 온도가, 100∼300℃인 땜납 전극의 제조 방법.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    추가로, 상기 레지스트를 상기 기판으로부터 박리하는 공정 (5)를 갖는 땜납 전극의 제조 방법.
  5. 제1항 내지 제4항 중 어느 한 항에 기재된 땜납 전극의 제조 방법에 의해 제조된 땜납 전극.
  6. 전극 패드를 갖는 제1 기판 상에 감광성 수지 조성물의 도막을 형성하는 공정 (1), 상기 도막을 선택적으로 노광하고, 추가로 현상함으로써, 상기 전극 패드에 대응하는 영역에 개구부를 갖는 레지스트를 형성하는 공정 (2), 상기 레지스트를 가열 및/또는 노광하는 공정 (3), 상기 개구부에 용융 땜납을 가열하면서 충전하여, 땜납 전극을 제조하는 공정 (4) 및, 상기 땜납 전극을 개재하여, 상기 제1 기판의 전극 패드와 전극 패드를 갖는 제2 기판의 전극 패드의 전기적 접속 구조를 형성하는 공정 (6)을 갖는 적층체의 제조 방법.
  7. 전극 패드를 갖는 제1 기판 상에 감광성 수지 조성물의 도막을 형성하는 공정 (1), 상기 도막을 선택적으로 노광하고, 추가로 현상함으로써, 상기 전극 패드에 대응하는 영역에 개구부를 갖는 레지스트를 형성하는 공정 (2), 상기 레지스트를 가열 및/또는 노광하는 공정 (3), 상기 개구부에 용융 땜납을 가열하면서 충전하는 공정 (4), 상기 레지스트를 상기 제1 기판으로부터 박리하는 공정 (5) 및, 상기 땜납 전극을 개재하여, 상기 제1 기판의 전극 패드와 전극 패드를 갖는 제2 기판의 전극 패드의 전기적 접속 구조를 형성하는 공정 (6)을 갖는 적층체의 제조 방법.
  8. 제6항 또는 제7항에 기재된 적층체의 제조 방법에 의해 제조된 적층체.
  9. 제8항에 기재된 적층체를 갖는 전자 부품.
KR1020177030456A 2015-04-16 2016-03-01 땜납 전극의 제조 방법 및 그의 용도 KR20170141681A (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2015083990 2015-04-16
JPJP-P-2015-083990 2015-04-16
JPJP-P-2015-235564 2015-12-02
JP2015235564A JP6597243B2 (ja) 2015-04-16 2015-12-02 はんだ電極の製造方法およびその用途
PCT/JP2016/056214 WO2016167036A1 (ja) 2015-04-16 2016-03-01 はんだ電極の製造方法およびその用途

Publications (1)

Publication Number Publication Date
KR20170141681A true KR20170141681A (ko) 2017-12-26

Family

ID=57487401

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020177030456A KR20170141681A (ko) 2015-04-16 2016-03-01 땜납 전극의 제조 방법 및 그의 용도

Country Status (5)

Country Link
US (1) US20180174989A1 (ko)
JP (1) JP6597243B2 (ko)
KR (1) KR20170141681A (ko)
CN (1) CN107533987A (ko)
TW (1) TWI681473B (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020068213A (ja) * 2017-02-27 2020-04-30 Jsr株式会社 はんだ電極の製造方法、積層体の製造方法、積層体および電子部品
WO2018168115A1 (ja) * 2017-03-13 2018-09-20 Jsr株式会社 積層体およびその製造方法並びに電子部品
WO2019146428A1 (ja) * 2018-01-23 2019-08-01 Jsr株式会社 はんだ電極の製造方法およびその用途

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002203869A (ja) * 2000-10-30 2002-07-19 Seiko Epson Corp バンプの形成方法、半導体装置及びその製造方法、回路基板並びに電子機器
JP4470530B2 (ja) * 2004-03-05 2010-06-02 日立化成工業株式会社 感光性樹脂組成物及び金属バンプ形成方法
US8492262B2 (en) * 2010-02-16 2013-07-23 International Business Machines Corporation Direct IMS (injection molded solder) without a mask for forming solder bumps on substrates
JP5955036B2 (ja) * 2012-03-06 2016-07-20 株式会社タムラ製作所 はんだバンプの形成方法

Also Published As

Publication number Publication date
TWI681473B (zh) 2020-01-01
TW201639051A (zh) 2016-11-01
JP6597243B2 (ja) 2019-10-30
CN107533987A (zh) 2018-01-02
US20180174989A1 (en) 2018-06-21
JP2016208001A (ja) 2016-12-08

Similar Documents

Publication Publication Date Title
CN103858527B (zh) 具有导体电路的结构体及其制造方法以及热固化性树脂组合物
JP4535066B2 (ja) ポジ型感放射線性樹脂組成物
JP6661888B2 (ja) 異方性導電フィルムの製造方法
JP4650264B2 (ja) メッキ造形物製造用ポジ型感放射線性樹脂組成物、転写フィルムおよびメッキ造形物の製造方法
TW200823601A (en) Chemically amplified positive-type photoresist composition for thick film, chemically amplified dry film for thick film, and method for production of thick film resist pattern
CN105849641A (zh) 感光性树脂组合物、感光性元件、抗蚀图案的形成方法和印刷配线板的制造方法
KR20170141681A (ko) 땜납 전극의 제조 방법 및 그의 용도
JP2022154451A (ja) 感光性樹脂組成物
WO2016167036A1 (ja) はんだ電極の製造方法およびその用途
JP3503198B2 (ja) 凹版およびこれを用いた印刷方法
TW201534678A (zh) 黏著劑組成物、由黏著劑組成物獲得之樹脂硬化物、使用黏著劑組成物之半導體裝置的製造方法、及固態成像元件
WO2019146428A1 (ja) はんだ電極の製造方法およびその用途
WO2018154974A1 (ja) はんだ電極の製造方法、積層体の製造方法、積層体および電子部品
TWI681474B (zh) 焊料電極的製造方法、焊料電極、積層體的製造方法、積層體、電子零件及射出成形焊料用感光性樹脂組成物
TWI660659B (zh) 焊料電極的製造方法、積層體的製造方法、積層體及電子元件
CN101121348A (zh) 喷墨图案转移制程及其装置
JP2010019966A (ja) ポジ型感放射線性樹脂組成物
JP5500230B2 (ja) ポジ型感放射線性樹脂組成物
TWI286661B (en) Transfer process and apparatus for inkjet pattern
JP2010171153A (ja) 電子部品接合用外部端子の形成方法
JP2007266451A (ja) バンプを備えた半導体装置の製造方法
JP2021059081A (ja) 接合体の製造方法および液体吐出ヘッドの製造方法
JP2024050229A (ja) 感光性樹脂組成物
TW202231771A (zh) 聚合性組成物，及搭載元件之基板的製造方法
JP2010161314A (ja) ドットパターンの形成方法及びこれを用いた導電性造形物の製造方法