CN107533987A - 焊料电极的制造方法及其用途 - Google Patents
焊料电极的制造方法及其用途 Download PDFInfo
- Publication number
- CN107533987A CN107533987A CN201680021417.3A CN201680021417A CN107533987A CN 107533987 A CN107533987 A CN 107533987A CN 201680021417 A CN201680021417 A CN 201680021417A CN 107533987 A CN107533987 A CN 107533987A
- Authority
- CN
- China
- Prior art keywords
- resist
- substrate
- opening portion
- electronic pads
- manufacture method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/26—Processing photosensitive materials; Apparatus therefor
- G03F7/40—Treatment after imagewise removal, e.g. baking
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
- H01L2224/1131—Manufacturing methods by local deposition of the material of the bump connector in liquid form
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
- H01L2224/1131—Manufacturing methods by local deposition of the material of the bump connector in liquid form
- H01L2224/11312—Continuous flow, e.g. using a microsyringe, a pump, a nozzle or extrusion
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/1147—Manufacturing methods using a lift-off mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/116—Manufacturing methods by patterning a pre-deposited material
- H01L2224/11618—Manufacturing methods by patterning a pre-deposited material with selective exposure, development and removal of a photosensitive bump material, e.g. of a photosensitive conductive resin
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/116—Manufacturing methods by patterning a pre-deposited material
- H01L2224/1162—Manufacturing methods by patterning a pre-deposited material using masks
- H01L2224/11622—Photolithography
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
- H01L2224/13111—Tin [Sn] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
- H01L2224/81002—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a removable or sacrificial coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/812—Applying energy for connecting
- H01L2224/81201—Compression bonding
- H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Materials For Photolithography (AREA)
- Wire Bonding (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
Abstract
本发明是一种焊料电极的制造方法,其包括:步骤(1),在具有电极垫的基板上形成感光性树脂组合物的涂膜;步骤(2),通过对所述涂膜选择性地进行曝光,进而进行显影,而形成在与所述电极垫对应的区域具有开口部的抗蚀剂;步骤(3),对所述抗蚀剂进行加热和/或曝光;以及步骤(4),将熔融焊料一边加热一边填充于所述开口部。本发明的焊料电极的制造方法是即便在如注入模具式焊料法等那样,在焊料填充时抗蚀剂受到高热的情况下,也可防止抗蚀剂表面的龟裂产生,可提高焊料填充能力,因此可确实地制造适合于目的的焊料电极。
Description
技术领域
本发明涉及一种焊料电极的制造方法、焊料电极、层叠体的制造方法、层叠体及电子零件。
背景技术
注入模具式焊料(injection molded solder,IMS)法是用以形成焊料凸块等焊料图案的方法之一。至今为止,在晶片等基板上形成焊料图案的方法是使用焊料膏法、镀敷法等。然而,这些方法中,难以控制焊料凸块的高度,而且存在无法自由选择焊料组成等的制约。与此相对,IMS法中已知不存在这些制约的优点。
IMS法如专利文献1~专利文献4所示,为如下方法,其为:一边使可将熔融的焊料注射成型的喷嘴与抗蚀剂密合,一边向抗蚀剂图案的开口部流入焊料,来填充焊料。
现有技术文献
专利文献
专利文献1:日本专利特开平06-055260号公报
专利文献2:日本专利特开2007-294954号公报
专利文献3:日本专利特开2007-294959号公报
专利文献4:日本专利特表2013-520011号公报
发明内容
发明所要解决的问题
IMS法为了填充熔融焊料,而将加热至高温、通常为250℃以上的IMS头按压在抗蚀剂表面来进行。因此,对抗蚀剂表面施加高热的负荷而在抗蚀剂表面产生龟裂,或产生抗蚀剂的溃烂,存在焊料填充能力下降的问题。
本发明的目的在于提供一种即便在如IMS法等那样,在焊料填充时抗蚀剂受到高热的情况下,也可防止抗蚀剂表面的龟裂产生,实现焊料填充能力的提高的技术。
解决问题的技术手段
本发明的焊料电极的制造方法包括:步骤(1),在具有电极垫的基板上形成感光性树脂组合物的涂膜;步骤(2),通过对所述涂膜选择性地进行曝光,进而进行显影,而形成在与所述电极垫对应的区域具有开口部的抗蚀剂;步骤(3),对所述抗蚀剂进行加热和/或曝光;以及步骤(4),将熔融焊料一边加热一边填充于所述开口部。
所述焊料电极的制造方法中,所述步骤(3)优选为对所述抗蚀剂进行加热的步骤,且步骤(3)的加热温度优选为100℃~300℃。
所述焊料电极的制造方法可进一步包括将所述抗蚀剂自所述基板上剥离的步骤(5)。
本发明的焊料电极是利用所述焊料电极的制造方法来制造。
本发明的第一层叠体的制造方法包括:步骤(1),在具有电极垫的第一基板上形成感光性树脂组合物的涂膜;步骤(2),通过对所述涂膜选择性地进行曝光,进而进行显影,而形成在与所述电极垫对应的区域具有开口部的抗蚀剂;步骤(3),对所述抗蚀剂进行加热和/或曝光;步骤(4),将熔融焊料一边加热一边填充于所述开口部,来制造焊料电极;以及步骤(6),经由所述焊料电极,形成所述第一基板的电极垫与具有电极垫的第二基板的电极垫的电性连接结构。
本发明的第二层叠体的制造方法包括:步骤(1),在具有电极垫的第一基板上形成感光性树脂组合物的涂膜;步骤(2),通过对所述涂膜选择性地进行曝光,进而进行显影,而形成在与所述电极垫对应的区域具有开口部的抗蚀剂;步骤(3),对所述抗蚀剂进行加热和/或曝光;步骤(4),将熔融焊料一边加热一边填充于所述开口部;步骤(5),将所述抗蚀剂自所述第一基板上剥离;以及步骤(6),经由所述焊料电极,形成所述第一基板的电极垫与具有电极垫的第二基板的电极垫的电性连接结构。
本发明的层叠体是利用所述层叠体的制造方法来制造。
本发明的电子零件包括所述层叠体。
发明的效果
本发明的焊料电极的制造方法是即便在如IMS法等那样,在焊料填充时抗蚀剂受到高热的情况下,也可防止抗蚀剂表面的龟裂产生,可提高焊料填充能力,因此可确实地制造适合于目的的焊料电极。
本发明的层叠体的制造方法可利用IMS法来确实地制造适合于目的的焊料电极,因此可确实地制造具有电性连接结构的层叠体。
附图说明
图1(1)~图1(5)是本发明的焊料电极的制造方法的各步骤中的包含基板的结构体的示意剖面图。
图2(6-1)及图2(6-2)是本发明的层叠体的示意剖面图。
图3是表示实施例1中的设置于基板上的抗蚀剂及焊料电极的状态的电子显微镜像。
图4是表示实施例1中的设置于基板上的焊料电极的状态的电子显微镜像。
具体实施方式
<焊料电极的制造方法>
本发明的焊料电极的制造方法包括:步骤(1),在具有电极垫的基板上形成感光性树脂组合物的涂膜;步骤(2),通过对所述涂膜选择性地进行曝光,进而进行显影,而形成在与所述电极垫对应的区域具有开口部的抗蚀剂;步骤(3),对所述抗蚀剂进行加热和/或曝光;以及步骤(4),将熔融焊料一边加热一边填充于所述开口部。
利用现有的IMS法等的焊料电极的制造方法在具有电极垫的基板上形成具有开口部的抗蚀剂后,不对抗蚀剂进行加热或曝光而在所述开口部填充熔融焊料,但本发明的焊料电极的制造方法具有如下特征:在具有电极垫的基板上形成具有开口部的抗蚀剂后,在将熔融焊料填充于所述开口部之前,进行对所述抗蚀剂进行加热和/或曝光的步骤(3)。除了此方面以外,可为与利用现有的IMS法等的焊料电极的制造方法相同的操作。
以下,一边参照图1,一边对本发明的焊料电极的制造方法进行说明。
(步骤1)
步骤1中,如图1(1)所示,在具有电极垫2的基板1上形成感光性树脂组合物的涂膜3。
基板1例如为半导体基板、玻璃基板、硅基板,以及在半导体板、玻璃板及硅板的表面设置各种金属膜等而形成的基板等。基板1具有多个电极垫2。
涂膜3是通过将感光性树脂组合物涂布于基板1上等而形成。所述感光性树脂组合物可为在IMS法中之前用于形成抗蚀剂的感光性树脂组合物。感光性树脂组合物通常包含多官能丙烯酸酯等交联剂,由感光性树脂组合物形成的涂膜3在后述的步骤2中交联。感光性树脂组合物的涂布方法并无特别限定,例如可列举:喷雾法、辊涂法、旋转涂布法、狭缝模涂布法、棒涂法、喷墨法。涂膜3的膜厚通常为0.001μm~10μm,优选为0.01μm~5μm,更优选为0.1μm~1μm。
(步骤2)
步骤2中,如图1(2)所示,通过对涂膜3选择性地进行曝光,进而进行显影,而在与各电极垫2对应的区域形成具有开口部4的抗蚀剂5。
即,以形成收容各电极垫2的开口部4的方式对涂膜3部分性地进行曝光,然后进行显影,形成收容各电极垫2的开口部4。其结果为,获得在与各电极垫2对应的区域具有开口部4的抗蚀剂5。开口部4为贯通抗蚀剂5的孔。关于曝光及显影,可依据现有方法来进行。开口部4的最大宽度通常为涂膜3的膜厚的0.1倍~10倍,优选为0.5倍~2倍。
(步骤3)
步骤3中,如图1(3)所示,对抗蚀剂5进行加热和/或曝光。即,对抗蚀剂5进行加热,不进行曝光,或进行曝光,不进行加热,或者进行加热及曝光。通过进行所述步骤,即便在然后如IMS法那样将高温的头按压在抗蚀剂5的表面而将熔融焊料填充于开口部4中的情况下,也可抑制抗蚀剂5表面的龟裂的产生以及溃烂的产生,可改善焊料填充能力,其结果为,可确实地制造适合于目的的焊料电极。其原因可考虑如下。
如上所述,在步骤2中,由感光性树脂组合物形成的涂膜3通过曝光而交联。但是,通常,仅通过曝光,感光性树脂组合物中所含的交联剂不会完全消耗,未消耗的交联剂残存于抗蚀剂5中。因此,在步骤2结束的时刻,抗蚀剂5的交联不完全,抗蚀剂5的强度未充分提高。如现有方法那样,在所述状态下利用IMS法将高温的头按压在抗蚀剂5的表面而将熔融焊料填充于开口部4中的情况下,抗蚀剂5无法耐受自IMS头受到的热,认为会产生龟裂或溃烂。
与此相对,在本发明的焊料电极的制造方法中,在步骤2的结束后对抗蚀剂5进行加热和/或曝光来作为步骤3。通过所述操作,利用残存于抗蚀剂5中的交联剂进行交联反应,抗蚀剂5被强化。然后,在如IMS法那样将高温的头按压在抗蚀剂5的表面而将熔融焊料填充于开口部4中的情况下,抗蚀剂5具有耐受自IMS头受到的热的强度,因此认为抗蚀剂5不会产生龟裂或溃烂。
此外,在步骤2的结束后不对抗蚀剂5进行加热和/或曝光的现有的IMS法中,在将熔融焊料填充于开口部4的中途,利用热而在抗蚀剂5内利用交联剂进行交联反应,认为抗蚀剂5被强化,但感光性树脂组合物中使用的多官能丙烯酸酯等交联剂的交联反应速度缓慢,因此认为在交联反应充分进行之前,因自IMS头受到的热而产生龟裂或溃烂。
步骤3中,在对抗蚀剂5进行加热的情况下,加热温度通常为100℃~300℃,优选为150℃~250℃。加热时间通常为5分钟~120分钟,优选为5分钟~60分钟。在加热温度高的情况下缩短加热时间,在加热温度低的情况下延长加热时间等,根据热量来调整时间。
步骤3中,在对抗蚀剂5进行曝光的情况下,曝光量通常为50mJ/cm2~3,000mJ/cm2,优选为100mJ/cm2~1,000mJ/cm2。曝光时间通常为1秒~30分钟。
步骤3中,在对抗蚀剂5进行加热及曝光的情况下,加热温度通常为100℃~300℃,优选为150℃~250℃,加热时间通常为5分钟~120分钟,优选为5分钟~60分钟。曝光量通常为50mJ/cm2~3,000mJ/cm2,优选为100mJ/cm2~2,000mJ/cm2,曝光时间通常为1秒~30分钟。
如上所述通过对抗蚀剂5进行加热和/或曝光,在抗蚀剂5内利用交联剂的交联反应充分进行,抗蚀剂5具备可耐受熔融焊料的填充时所受到的热的强度。
步骤3中,对抗蚀剂5进行加热的操作由于容易进行抗蚀剂5内的交联剂的交联反应,使抗蚀剂5强化,故而优选。
(步骤4)
步骤4中,将熔融焊料一边加热一边填充于开口部4中。然后进行冷却,由此如图1(4)所示,在各开口部4形成焊料电极6。
将熔融焊料一边加热一边填充于开口部4中的方法并无特别限制,可采用利用IMS法的通常的填充方法。IMS法中,通常一边将熔融焊料加热至250℃以上一边进行填充。如上所述,本发明的焊料电极的制造方法中,即便在如IMS法那样将高温的头按压在抗蚀剂5的表面来填充熔融焊料的情况下,也可抑制抗蚀剂5表面的龟裂的产生以及溃烂的产生。
利用本发明的焊料电极的制造方法且以所述方式制造的焊料电极是在抗蚀剂上不产生龟裂或溃烂的情况下形成,因此不存在形状等的紊乱,成为适合于目的的电极。
所述焊料电极的制造方法可在步骤(4)之后,进一步包括将抗蚀剂5自基板1上剥离的步骤(5)。图1(5)表示在步骤(4)之后将抗蚀剂5自基板1上剥离的状态。
利用本发明的焊料电极的制造方法来制造的焊料电极可如图1(4)所示那样与抗蚀剂5一起利用,也可如图1(5)所示那样不与抗蚀剂5一起利用。
感光性树脂组合物只要包含进行交联的成分,则可使用任一种感光性树脂组合物。所述说明为使用负型感光性树脂组合物的情况的说明,但本发明的焊料电极的制造方法也可使用正型感光性树脂组合物来进行。
<层叠体的制造方法>
本发明的第一层叠体的制造方法包括:步骤(1),在具有电极垫的第一基板上形成感光性树脂组合物的涂膜;步骤(2),通过对所述涂膜选择性地进行曝光,进而进行显影,而形成在与所述电极垫对应的区域具有开口部的抗蚀剂;步骤(3),对所述抗蚀剂进行加热和/或曝光;步骤(4),将熔融焊料一边加热一边填充于所述开口部,来制造焊料电极;以及步骤(6),经由所述焊料电极,形成所述第一基板的电极垫与具有电极垫的第二基板的电极垫的电性连接结构。
本发明的第二层叠体的制造方法包括:步骤(1),在具有电极垫的第一基板上形成感光性树脂组合物的涂膜;步骤(2),通过对所述涂膜选择性地进行曝光,进而进行显影,而形成在与所述电极垫对应的区域具有开口部的抗蚀剂;步骤(3),对所述抗蚀剂进行加热和/或曝光;步骤(4),将熔融焊料一边加热一边填充于所述开口部;步骤(5),将所述抗蚀剂剥离;以及步骤(6),经由所述焊料电极,形成所述第一基板的电极垫与具有电极垫的第二基板的电极垫的电性连接结构。
第一层叠体及第二层叠体的制造方法中的步骤(1)~步骤(4)、以及第二层叠体的制造方法中的步骤(5)与所述焊料电极的制造方法中的步骤(1)~步骤(5)分别为实质上相同。即,第一层叠体的制造方法是在所述焊料电极的制造方法中的步骤(1)~步骤(4)之后进行步骤(6)的方法,第二层叠体的制造方法是在所述焊料电极的制造方法中的步骤(1)~步骤(5)之后进行步骤(6)的方法。
第一层叠体及第二层叠体的制造方法中,所述焊料电极的制造方法中的基板相当于第一基板。
第一层叠体的制造方法在所述步骤(1)~步骤(4)之后进行步骤(6),所述步骤(6)经由所述焊料电极,形成所述第一基板的电极垫与具有电极垫的第二基板的电极垫的电性连接结构。
图2(6-1)表示利用第一层叠体的制造方法来制造的层叠体10。层叠体10具有通过如下方式而形成的电性连接结构:经由利用所述步骤(1)~步骤(4)来制造的图1(4)所示的状态的焊料电极6,将所述第一基板1的电极垫2、与具有电极垫12的第二基板11的电极垫12连接。
当将形成有电极垫的面设为面对面而将第一基板1与第二基板11对向配置时,第二基板11所具有的电极垫12设置在与第一基板1的电极垫2对向的位置。通过使第二基板11的电极垫12与图1(4)所示的状态的焊料电极6接触,进行加热和/或加压,而使第一基板1的电极垫2与第二基板11的电极垫12经由焊料电极6来电性连接,形成电性连接结构,从而获得层叠体10。所述加热温度通常为100℃~300℃,所述加压时的力通常为0.1MPa~10MPa。
在图1(4)所示的状态下,在第一基板1上载置抗蚀剂5,因此层叠体10如图2(6-1)所示,包括第一基板1、焊料电极6、第二基板11、以及夹持在第一基板1及第二基板11中的抗蚀剂5。
第二层叠体的制造方法在所述步骤(1)~步骤(5)之后,进行步骤(6),所述步骤(6)经由所述焊料电极,形成所述第一基板的电极垫与具有电极垫的第二基板的电极垫的电性连接结构。
图2(6-2)表示利用第二层叠体的制造方法来制造的层叠体20。层叠体20具有通过如下方式而形成的电性连接结构:经由利用所述步骤(1)~步骤(5)来制造的图1(5)所示的状态的焊料电极6,将所述第一基板1的电极垫2、与具有电极垫12的第二基板11的电极垫12连接。
通过使第二基板11的电极垫12与图1(5)所示的状态的焊料电极6接触,进行加热和/或加压,而使第一基板1的电极垫2与第二基板11的电极垫12经由焊料电极6来电性连接,形成电性连接结构,从而获得层叠体20。
在图1(5)所示的状态下,未在第一基板1上载置抗蚀剂5,因此层叠体20如图2(6-2)所示,包括第一基板1、焊料电极6、及第二基板11。
如上所述,利用本发明的层叠体的制造方法来制造的层叠体可在第一基板与第二基板之间具备抗蚀剂,也可不具备抗蚀剂。在如层叠体10那样具备抗蚀剂的情况下,所述抗蚀剂用作底部填充。
利用本发明的层叠体的制造方法来制造的层叠体由于利用IMS法而具有适合于目的的电性连接结构,故而焊料组成的选择性广,因此能够适用于半导体元件、显示元件、以及电力器件等多种电子零件。
利用本发明的层叠体的制造方法来制造的层叠体可用于半导体元件、表示元件、以及电力器件等电子零件。
实施例
以下,基于实施例来对本发明进一步进行具体说明,但本发明并不限定于这些实施例。以下的实施例等的记载中,“份”是以“质量份”的含义来使用。
1.物性的测定方法
(碱可溶性树脂(A)的重量平均分子量(Mw)的测定方法)
在下述条件下利用凝胶渗透色谱法来测定重量平均分子量(Mw)。
·管柱:将东曹公司制造的管柱的TSK-M及TSK2500串联连接
·溶剂:四氢呋喃
·温度:40℃
·检测方法:折射率法
·标准物质:聚苯乙烯
·GPC装置:东曹制造,装置名“HLC-8220-GPC”
2.抗蚀剂形成用组合物的准备
[合成例1]碱可溶性树脂1的合成
在带有经氮气置换的干冰/甲醇回流器的烧瓶中,加入作为聚合引发剂的5.0g的2,2′-偶氮双异丁腈、以及作为聚合溶剂的90g的二乙二醇乙基甲基醚,进行搅拌。在所获得的溶液中添加10g的甲基丙烯酸、15g的对异丙烯基苯酚、25g的甲基丙烯酸三环[5.2.1.02 ,6]癸酯、20g的丙烯酸异冰片酯、以及30g的丙烯酸正丁酯,开始搅拌,升温至80℃。然后,在80℃下加热6小时。
加热结束后,将反应产物滴加于大量的环己烷中而使其凝固。将所述凝固物进行水洗,将所述凝固物再溶解在与凝固物相同质量的四氢呋喃中后,将所获得的溶液滴加于大量的环己烷中而使其再次凝固。将所述再溶解及凝固作业进行共计3次后,将所获得的凝固物在40℃下进行48小时真空干燥,获得碱可溶性树脂1。碱可溶性树脂1的重量平均分子量为10,000。
[合成例2]碱可溶性树脂2的合成
在带有经氮气置换的干冰/甲醇回流器的烧瓶中,加入作为聚合引发剂的5.0g的2,2′-偶氮双异丁腈、以及作为聚合溶剂的90g的二乙二醇乙基甲基醚,进行搅拌。在所获得的溶液中添加10g的甲基丙烯酸、15g的对异丙烯基苯酚、25g的甲基丙烯酸三环[5.2.1.02.6]癸酯、20g的丙烯酸三环[5.2.1.02.6]癸酯、以及30g的丙烯酸正丁酯,开始搅拌,升温至80℃。然后,在80℃下加热6小时。
加热结束后,将反应产物滴加于大量的环己烷中而使其凝固。将所述凝固物进行水洗,将所述凝固物再溶解在与凝固物相同质量的四氢呋喃中后,将所获得的溶液滴加于大量的环己烷中而使其再次凝固。将所述再溶解及凝固作业进行共计3次后,将所获得的凝固物在40℃下进行48小时真空干燥,获得碱可溶性树脂2。碱可溶性树脂2的重量平均分子量为10,000。
[制备例1]感光性树脂组合物1的制备
将100份的所述合成例1中合成的碱可溶性树脂1、50份的聚酯丙烯酸酯(商品名“亚罗尼斯(Aronix)M-8060”,东亚合成(股)制造)、5份的三羟甲基丙烷三丙烯酸酯、4份的二苯基(2,4,6-三甲基苯甲酰基)氧化膦(商品名“鲁西林(LUCIRIN)TPO”,巴斯夫(BASF)(股)制造)、0.4份的下述式(1)所示的化合物、100份的丙二醇单甲基醚乙酸酯、0.1份的氟系表面活性剂(商品名“福杰特(Ftergent)FTX-218”,尼欧斯(Neos)(股)制造)进行混合,搅拌而获得均匀的溶液。将所述溶液以孔径为10μm的胶囊过滤器进行过滤,制备感光性树脂组合物1。
[化1]
[制备例2]感光性树脂组合物2的制备
将100份的所述合成例1中合成的碱可溶性树脂1、50份的聚酯丙烯酸酯(商品名“亚罗尼斯(Aronix)M-8060”,东亚合成(股)制造)、4份的二苯基(2,4,6-三甲基苯甲酰基)氧化膦(商品名“鲁西林(LUCIRIN)TPO”,巴斯夫(BASF)(股)制造)、19份的2,2-二甲氧基-1,2-二苯基乙烷-1-酮(商品名“艳佳固(IRGACURE)651”,巴斯夫(BASF)(股)制造)、80份的丙二醇单甲基醚乙酸酯、0.1份的氟系表面活性剂(商品名“福杰特(Ftergent)FTX-218”,尼欧斯(Neos)(股)制造)进行混合,搅拌而获得均匀的溶液。将所述溶液以孔径为10μm的胶囊过滤器进行过滤,制备感光性树脂组合物2。
[制备例3]感光性树脂组合物3的制备
将100份的所述合成例1中合成的碱可溶性树脂1、50份的聚酯丙烯酸酯(商品名“亚罗尼斯(Aronix)M-8060”,东亚合成(股)制造)、5份的三羟甲基丙烷三丙烯酸酯、4份的二苯基(2,4,6-三甲基苯甲酰基)氧化膦(商品名“鲁西林(LUCIRIN)TPO”,巴斯夫(BASF)(股)制造)、0.4份的所述式(1)所示的化合物、100份的丙二醇单甲基醚乙酸酯、5份的甲基丙烯酰氧基丙基三甲氧基硅烷、0.1份的氟系表面活性剂(商品名“福杰特(Ftergent)FTX-218”,尼欧斯(Neos)(股)制造)进行混合,搅拌而获得均匀的溶液。将所述溶液以孔径为10μm的胶囊过滤器进行过滤,制备感光性树脂组合物3。
[制备例4]感光性树脂组合物4的制备
将100份的所述合成例1中合成的碱可溶性树脂1、50份的聚酯丙烯酸酯(商品名“亚罗尼斯(Aronix)M-8060”,东亚合成(股)制造)、5份的三羟甲基丙烷三丙烯酸酯、4份的二苯基(2,4,6-三甲基苯甲酰基)氧化膦(商品名“鲁西林(LUCIRIN)TPO”,巴斯夫(BASF)(股)制造)、0.4份的所述式(1)所示的化合物、100份的丙二醇单甲基醚乙酸酯、5份的3-缩水甘油氧基丙基三甲氧基硅烷、0.1份的氟系表面活性剂(商品名“福杰特(Ftergent)FTX-218”尼欧斯(Neos)(股)制造)进行混合,搅拌而获得均匀的溶液。将所述溶液以孔径为10μm的胶囊过滤器进行过滤,制备感光性树脂组合物4。
[制备例5]感光性树脂组合物5的制备
将100份的所述合成例1中合成的碱可溶性树脂1、50份的聚酯丙烯酸酯(商品名“亚罗尼斯(Aronix)M-8060”,东亚合成(股)制造)、5份的三羟甲基丙烷三丙烯酸酯、4份的二苯基(2,4,6-三甲基苯甲酰基)氧化膦(商品名“鲁西林(LUCIRIN)TPO”,巴斯夫(BASF)(股)制造)、0.4份的所述式(1)所示的化合物、100份的丙二醇单甲基醚乙酸酯、5份的三(3-(三甲氧基硅烷基)丙基)异氰脲酸酯、0.1份的氟系表面活性剂(商品名“福杰特(Ftergent)FTX-218”,尼欧斯(Neos)(股)制造)进行混合,搅拌而获得均匀的溶液。将所述溶液以孔径为10μm的胶囊过滤器进行过滤,制备感光性树脂组合物5。
[制备例6]感光性树脂组合物6的制备
将100份的所述合成例2中合成的碱可溶性树脂2、50份的聚酯丙烯酸酯(商品名“亚罗尼斯(Aronix)M-8060”,东亚合成(股)制造)、5份的三羟甲基丙烷三丙烯酸酯、1份的乙酮,1-[9-乙基-6-(2-甲基苯甲酰基)-9H-咔唑-3-基]-,1-(O-乙酰基肟)、100份的丙二醇单甲基醚乙酸酯、0.1份的氟系表面活性剂(商品名“福杰特(Ftergent)FTX-218”,尼欧斯(Neos)(股)制造)进行混合,搅拌而获得均匀的溶液。将所述溶液以孔径为10μm的胶囊过滤器进行过滤,制备感光性树脂组合物6。
3.焊料电极的制造方法
[实施例1]
使用旋转涂布机,将制备例1中制备的感光性树脂组合物1涂布于在硅板上具有多个铜电极垫的基板上,在热板上以120℃加热5分钟,形成厚度为55μm的涂膜。继而,使用对准器(休斯(Suss)公司制造,型号“MA-200”),隔着图案掩模,以照射强度300mJ/cm2来曝光波长为420nm的光。曝光后,使涂膜与2.38质量%氢氧化四甲基铵水溶液接触240秒,将涂膜以流水进行洗涤,并显影。继而,在氮气流下,在对流式烘箱中以200℃加热10分钟,形成在与电极垫对应的部分具有开口部的抗蚀剂保持基板。利用电子显微镜进行观察的结果为,各开口部的开口为直径30μm的圆形,各开口部的深度为50μm。另外,开口部的最大宽度为30μm。
将所述具有开口部的抗蚀剂保持基板在1质量%硫酸水溶液中,在23℃下浸渍1分钟,进行水洗、干燥。在干燥后的基板的开口部,将使SAC305(无铅焊料,千住金属工业(股),制品名)在250℃下熔融而获得的熔融焊料一边加热至250℃一边花10分钟来填充。利用电子显微镜来观察熔融焊料填充后的抗蚀剂保持基板,结果确认:抗蚀剂上无龟裂,另外,熔融焊料被良好地填充,良好地形成焊料电极。将所获得的电子显微镜像示于图3中。
然后,使形成有焊料电极的抗蚀剂保持基板,在50℃下在以90/3/7(质量比)包含二甲基亚砜/氢氧化四甲基铵/水的溶液中浸渍20分钟而剥离抗蚀剂,进行水洗及干燥。将抗蚀剂被剥离的状态下的焊料电极的电子显微镜像示于图4中。
经由所述焊料电极,以两者取得电性连接结构的方式,在所述具有铜电极垫的基板上载置另一具有铜电极垫的基板。对于所述两块具有铜电极垫的基板,使用粘晶装置,以两者压接的方式在250℃下施加0.3MPa的压力30秒,制造依次包含具有铜电极垫的基板、焊料电极、具有铜电极垫的基板的层叠体。所述层叠体由于在基板上良好地形成有焊料电极,故而能够适用于半导体元件等电子零件。
[实施例2]
使用旋转涂布机,将制备例2中制备的感光性树脂组合物2涂布于在硅板上具有多个铜电极垫的基板上,在热板上以120℃加热5分钟,形成厚度为55μm的涂膜。继而,使用对准器(休斯(Suss)公司制造,型号“MA-200”),隔着图案掩模,以照射强度300mJ/cm2来曝光波长为420nm的光。曝光后,使涂膜与2.38质量%氢氧化四甲基铵水溶液接触240秒,将涂膜以流水进行洗涤,并显影。继而,在氮气流下,在对流式烘箱中以200℃加热10分钟,形成在与电极垫对应的部分具有开口部的抗蚀剂保持基板。利用电子显微镜进行观察的结果为,各开口部的开口为直径30μm的圆形,各开口部的深度为50μm。另外,开口部的最大宽度为30μm。
将所述具有开口部的抗蚀剂保持基板在1质量%硫酸水溶液中,在23℃下浸渍1分钟,进行水洗、干燥。在干燥后的基板的开口部,将使SAC305(无铅焊料,千住金属工业(股),制品名)在250℃下熔融而获得的熔融焊料一边加热至250℃一边花10分钟来填充。利用电子显微镜来观察熔融焊料填充后的抗蚀剂保持基板,结果确认:抗蚀剂上无龟裂,另外,熔融焊料被良好地填充,良好地形成有焊料电极。
[实施例3]
使用旋转涂布机,将制备例1中制备的感光性树脂组合物1涂布于在硅板上具有多个铜电极垫的基板上,在热板上以120℃加热5分钟,形成厚度为55μm的涂膜。继而,使用对准器(休斯(Suss)公司制造,型号“MA-200”),隔着图案掩模,以照射强度300mJ/cm2来曝光波长为420nm的光。曝光后,使涂膜与2.38质量%氢氧化四甲基铵水溶液接触240秒,将涂膜以流水进行洗涤,并显影。将显影后的涂膜以1000mJ/cm2进行曝光,继而,在氮气流下,在对流式烘箱中以200℃加热10分钟,形成在与电极垫对应的部分具有开口部的抗蚀剂保持基板。利用电子显微镜进行观察的结果为,各开口部的开口为直径30μm的圆形,各开口部的深度为50μm。另外,开口部的最大宽度为30μm。
将所述具有开口部的抗蚀剂保持基板在1质量%硫酸水溶液中,在23℃下浸渍1分钟,进行水洗、干燥。在干燥后的基板的开口部,将使SAC305(无铅焊料,千住金属工业(股),制品名)在250℃下熔融而获得的熔融焊料一边加热至250℃一边花10分钟来填充。利用电子显微镜来观察熔融焊料填充后的抗蚀剂保持基板,结果确认:抗蚀剂上无龟裂,另外,熔融焊料被良好地填充,良好地形成有焊料电极。
[实施例4]
除了代替感光性树脂组合物2而使用感光性树脂组合物3以外,利用与实施例2相同的方法,制成具有开口部的抗蚀剂保持基板。利用电子显微镜进行观察的结果为,各开口部的开口为直径30μm的圆形,各开口部的深度为50μm。另外,开口部的最大宽度为30μm。
将所述具有开口部的抗蚀剂保持基板在1质量%硫酸水溶液中,在23℃下浸渍1分钟,进行水洗、干燥。在干燥后的基板的开口部,将使SAC305(无铅焊料,千住金属工业(股),制品名)在250℃下熔融而获得的熔融焊料一边加热至250℃一边花10分钟来填充。利用电子显微镜来观察熔融焊料填充后的抗蚀剂保持基板,结果确认:抗蚀剂上无龟裂,另外,熔融焊料被良好地填充,良好地形成有焊料电极。
[实施例5]
除了代替感光性树脂组合物2而使用感光性树脂组合物4以外,利用与实施例2相同的方法,制成具有开口部的抗蚀剂保持基板。利用电子显微镜进行观察的结果为,各开口部的开口为直径30μm的圆形,各开口部的深度为50μm。另外,开口部的最大宽度为30μm。
将所述具有开口部的抗蚀剂保持基板在1质量%硫酸水溶液中,在23℃下浸渍1分钟,进行水洗、干燥。在干燥后的基板的开口部,将使SAC305(无铅焊料,千住金属工业(股),制品名)在250℃下熔融而获得的熔融焊料一边加热至250℃一边花10分钟来填充。利用电子显微镜来观察熔融焊料填充后的抗蚀剂保持基板,结果确认:抗蚀剂上无龟裂,另外,熔融焊料被良好地填充,良好地形成有焊料电极。
[实施例6]
除了代替感光性树脂组合物2而使用感光性树脂组合物5以外,利用与实施例2相同的方法,制成具有开口部的抗蚀剂保持基板。利用电子显微镜进行观察的结果为,各开口部的开口为直径30μm的圆形,各开口部的深度为50μm。另外,开口部的最大宽度为30μm。
将所述具有开口部的抗蚀剂保持基板在1质量%硫酸水溶液中,在23℃下浸渍1分钟,进行水洗、干燥。在干燥后的基板的开口部,将使SAC305(无铅焊料,千住金属工业(股),制品名)在250℃下熔融而获得的熔融焊料一边加热至250℃一边花10分钟来填充。利用电子显微镜来观察熔融焊料填充后的抗蚀剂保持基板,结果确认:抗蚀剂上无龟裂,另外,熔融焊料被良好地填充,良好地形成有焊料电极。
[实施例7]
使用旋转涂布机,将制备例6中制备的感光性树脂组合物6涂布于在硅板上具有多个铜电极垫的基板上,在热板上以120℃加热5分钟,形成厚度为55μm的涂膜。继而,使用对准器(休斯(Suss)公司制造,型号“MA-200”),隔着图案掩模,以照射强度200mJ/cm2来曝光波长为365nm的光。曝光后,使涂膜与2.38质量%氢氧化四甲基铵水溶液接触240秒,将涂膜以流水进行洗涤,并显影。继而,在氮气流下,在对流式烘箱中以200℃加热10分钟,形成在与电极垫对应的部分具有开口部的抗蚀剂保持基板。利用电子显微镜进行观察的结果为,各开口部的开口为直径30μm的圆形,各开口部的深度为50μm。另外,开口部的最大宽度为30μm。
将所述具有开口部的抗蚀剂保持基板在1质量%硫酸水溶液中,在23℃下浸渍1分钟,进行水洗、干燥。在干燥后的基板的开口部,将使SAC305(无铅焊料,千住金属工业(股),制品名)在250℃下熔融而获得的熔融焊料一边加热至250℃一边花10分钟来填充。利用电子显微镜来观察熔融焊料填充后的抗蚀剂保持基板,结果确认:抗蚀剂上无龟裂,另外,熔融焊料被良好地填充,良好地形成有焊料电极。
[比较例1]
使用旋转涂布机,将制备例2中制备的感光性树脂组合物2涂布于在硅板上具有多个铜电极垫的基板上,在热板上以120℃加热5分钟,形成厚度为55μm的涂膜。继而,使用对准器(休斯(Suss)公司制造,型号“MA-200”),隔着图案掩模,以照射强度300mJ/cm2来曝光波长为420nm的光。曝光后,使涂膜与2.38质量%氢氧化四甲基铵水溶液接触240秒,将涂膜以流水进行洗涤,并显影,形成在与电极垫对应的部分具有开口部的抗蚀剂保持基板。在显影后不进行加热及曝光。利用电子显微镜进行观察的结果为,各开口部的开口为直径30μm的圆形,各开口部的深度为50μm。另外,开口部的最大宽度为30μm。
将所述具有开口部的抗蚀剂保持基板在1质量%硫酸水溶液中,在23℃下浸渍1分钟,进行水洗、干燥。在干燥后的基板的开口部,将使SAC305(无铅焊料,千住金属工业(股),制品名)在250℃下熔融而获得的熔融焊料一边加热至250℃一边花10分钟来填充。利用电子显微镜来观察熔融焊料填充后的抗蚀剂保持基板,结果确认:在抗蚀剂上产生龟裂。另外,无法良好地填充熔融焊料。
符号的说明
1、11:基板
2、12:电极垫
3:涂膜
4:开口部
5:抗蚀剂
6:焊料电极
10、20:层叠体
Claims (9)
1.一种焊料电极的制造方法,其包括:步骤(1),在具有电极垫的基板上形成感光性树脂组合物的涂膜;步骤(2),通过对所述涂膜选择性地进行曝光,进而进行显影,而形成在与所述电极垫对应的区域具有开口部的抗蚀剂;步骤(3),对所述抗蚀剂进行加热和/或曝光;步骤(4),将熔融焊料一边加热一边填充于所述开口部。
2.根据权利要求1所述的焊料电极的制造方法,其中所述步骤(3)为对所述抗蚀剂进行加热的步骤。
3.根据权利要求2所述的焊料电极的制造方法,其中所述步骤(3)的加热温度为100℃~300℃。
4.根据权利要求1至3中任一项所述的焊料电极的制造方法,其进一步包括将所述抗蚀剂自所述基板上剥离的步骤(5)。
5.一种焊料电极,其是利用根据权利要求1至4中任一项所述的焊料电极的制造方法来制造。
6.一种层叠体的制造方法,其包括:步骤(1),在具有电极垫的第一基板上形成感光性树脂组合物的涂膜;步骤(2),通过对所述涂膜选择性地进行曝光,进而进行显影,而形成在与所述电极垫对应的区域具有开口部的抗蚀剂;步骤(3),对所述抗蚀剂进行加热和/或曝光;步骤(4),将熔融焊料一边加热一边填充于所述开口部,来制造焊料电极;以及步骤(6),经由所述焊料电极,形成所述第一基板的电极垫与具有电极垫的第二基板的电极垫的电性连接结构。
7.一种层叠体的制造方法,其包括:步骤(1),在具有电极垫的第一基板上形成感光性树脂组合物的涂膜;步骤(2),通过对所述涂膜选择性地进行曝光,进而进行显影,而形成在与所述电极垫对应的区域具有开口部的抗蚀剂;步骤(3),对所述抗蚀剂进行加热和/或曝光;步骤(4),将熔融焊料一边加热一边填充于所述开口部;步骤(5),将所述抗蚀剂自所述第一基板上剥离;以及步骤(6),经由所述焊料电极,形成所述第一基板的电极垫与具有电极垫的第二基板的电极垫的电性连接结构。
8.一种层叠体,其是利用根据权利要求6或7所述的层叠体的制造方法来制造。
9.一种电子零件,其具有根据权利要求8所述的层叠体。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015083990 | 2015-04-16 | ||
JP2015-083990 | 2015-04-16 | ||
JP2015-235564 | 2015-12-02 | ||
JP2015235564A JP6597243B2 (ja) | 2015-04-16 | 2015-12-02 | はんだ電極の製造方法およびその用途 |
PCT/JP2016/056214 WO2016167036A1 (ja) | 2015-04-16 | 2016-03-01 | はんだ電極の製造方法およびその用途 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN107533987A true CN107533987A (zh) | 2018-01-02 |
Family
ID=57487401
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201680021417.3A Pending CN107533987A (zh) | 2015-04-16 | 2016-03-01 | 焊料电极的制造方法及其用途 |
Country Status (5)
Country | Link |
---|---|
US (1) | US20180174989A1 (zh) |
JP (1) | JP6597243B2 (zh) |
KR (1) | KR20170141681A (zh) |
CN (1) | CN107533987A (zh) |
TW (1) | TWI681473B (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020068213A (ja) * | 2017-02-27 | 2020-04-30 | Jsr株式会社 | はんだ電極の製造方法、積層体の製造方法、積層体および電子部品 |
WO2018168115A1 (ja) * | 2017-03-13 | 2018-09-20 | Jsr株式会社 | 積層体およびその製造方法並びに電子部品 |
WO2019146428A1 (ja) * | 2018-01-23 | 2019-08-01 | Jsr株式会社 | はんだ電極の製造方法およびその用途 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1211835C (zh) * | 2000-10-30 | 2005-07-20 | 精工爱普生株式会社 | 缓冲垫的形成方法及半导体器件的制造方法 |
US20110201194A1 (en) * | 2010-02-16 | 2011-08-18 | International Business Machines Corporation | Direct IMS (Injection Molded Solder) Without a Mask for Forming Solder Bumps on Substrates |
JP2013187254A (ja) * | 2012-03-06 | 2013-09-19 | Tamura Seisakusho Co Ltd | はんだバンプの形成方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4470530B2 (ja) * | 2004-03-05 | 2010-06-02 | 日立化成工業株式会社 | 感光性樹脂組成物及び金属バンプ形成方法 |
-
2015
- 2015-12-02 JP JP2015235564A patent/JP6597243B2/ja active Active
-
2016
- 2016-03-01 CN CN201680021417.3A patent/CN107533987A/zh active Pending
- 2016-03-01 KR KR1020177030456A patent/KR20170141681A/ko unknown
- 2016-03-01 US US15/565,904 patent/US20180174989A1/en not_active Abandoned
- 2016-03-10 TW TW105107273A patent/TWI681473B/zh active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1211835C (zh) * | 2000-10-30 | 2005-07-20 | 精工爱普生株式会社 | 缓冲垫的形成方法及半导体器件的制造方法 |
US20110201194A1 (en) * | 2010-02-16 | 2011-08-18 | International Business Machines Corporation | Direct IMS (Injection Molded Solder) Without a Mask for Forming Solder Bumps on Substrates |
JP2013187254A (ja) * | 2012-03-06 | 2013-09-19 | Tamura Seisakusho Co Ltd | はんだバンプの形成方法 |
Also Published As
Publication number | Publication date |
---|---|
JP6597243B2 (ja) | 2019-10-30 |
TWI681473B (zh) | 2020-01-01 |
JP2016208001A (ja) | 2016-12-08 |
KR20170141681A (ko) | 2017-12-26 |
TW201639051A (zh) | 2016-11-01 |
US20180174989A1 (en) | 2018-06-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107533987A (zh) | 焊料电极的制造方法及其用途 | |
CN100551207C (zh) | 树脂掩膜层的除去方法和带焊锡突起的基板的制造方法 | |
CN100590855C (zh) | 柔性衬底及其制造方法以及半导体封装 | |
US6214446B1 (en) | Resin film and a method for connecting electronic parts by the use thereof | |
EP2421342A2 (en) | Electronic component and method of manufacturing the same | |
CN101156238A (zh) | 电子零件连接用突起电极与使用其的电子零件安装体及这些的制造方法 | |
CN107969077A (zh) | 布线基板的制造方法 | |
KR100589799B1 (ko) | 이방성 도전접속용 절연 도전성 입자, 이의 제조방법 및이를 이용한 제품 | |
CN110461920A (zh) | 用于树脂组合物的蚀刻液和蚀刻方法 | |
US10973131B2 (en) | Method of manufacturing printed circuit boards | |
JP5139933B2 (ja) | フラックス内包カプセル、フラックス内包カプセル付き導電性粒子、異方性導電材料及び接続構造体 | |
WO2016167036A1 (ja) | はんだ電極の製造方法およびその用途 | |
JP2004047773A (ja) | 実装基板の製造方法 | |
WO2019146428A1 (ja) | はんだ電極の製造方法およびその用途 | |
CN111586984A (zh) | 一种印制电路板中盘中孔阻焊塞孔的加工方法 | |
TWI681474B (zh) | 焊料電極的製造方法、焊料電極、積層體的製造方法、積層體、電子零件及射出成形焊料用感光性樹脂組成物 | |
JP2006291220A5 (ja) | 異方導電性接着剤フィルム | |
WO2018154974A1 (ja) | はんだ電極の製造方法、積層体の製造方法、積層体および電子部品 | |
JP4590088B2 (ja) | フレキシブル基板素片、及び、多層フレキシブル配線板 | |
JP6465111B2 (ja) | はんだ電極の製造方法、積層体の製造方法、積層体および電子部品 | |
CN113889414A (zh) | 导电层的形成方法、导电结构及其形成方法 | |
JP2005322825A (ja) | 配線基板の製造方法 | |
JPH10277774A (ja) | ハンダ粒子、ハンダペースト、ハンダ粒子の作製方法、及び回路基板へのデバイスの実装方法 | |
JP2000216176A (ja) | 半導体装置の製造方法 | |
JP2012160610A (ja) | 接続構造体の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20180102 |
|
WD01 | Invention patent application deemed withdrawn after publication |