KR20170134257A - 발광 다이오드 - Google Patents

발광 다이오드 Download PDF

Info

Publication number
KR20170134257A
KR20170134257A KR1020170065302A KR20170065302A KR20170134257A KR 20170134257 A KR20170134257 A KR 20170134257A KR 1020170065302 A KR1020170065302 A KR 1020170065302A KR 20170065302 A KR20170065302 A KR 20170065302A KR 20170134257 A KR20170134257 A KR 20170134257A
Authority
KR
South Korea
Prior art keywords
layer
emitting diode
light emitting
current spreading
type doped
Prior art date
Application number
KR1020170065302A
Other languages
English (en)
Other versions
KR101995628B1 (ko
Inventor
다니엘 푸어만
토마스 라우어만
Original Assignee
아주르 스페이스 솔라 파워 게엠베하
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아주르 스페이스 솔라 파워 게엠베하 filed Critical 아주르 스페이스 솔라 파워 게엠베하
Publication of KR20170134257A publication Critical patent/KR20170134257A/ko
Application granted granted Critical
Publication of KR101995628B1 publication Critical patent/KR101995628B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/0008—Devices characterised by their operation having p-n or hi-lo junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/0033—Devices characterised by their operation having Schottky barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/305—Materials of the light emitting region containing only elements of group III and group V of the periodic system characterised by the doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)

Abstract

본 발명은 스택형 구조를 갖는 발광 다이오드에 관한 것이며, 스택형 구조는 캐리어층과, 반사층과, n형 도핑된 하부 외부층과, 전자기 방사선 생성 활성층과, p형 도핑된 상부 외부층과, n형 도핑된 전류 분산층을 포함하고, 전술한 층들은 언급한 순서로 배열된다.
활성층은 양자 우물 구조를 보유한다. 상부 외부층과 전류 분산층 사이에는 터널 다이오드가 배열되며, 전류 분산층은 대부분 1%를 상회하는 Ga 함량(> 1%)을 함유하는 n형 도핑된 Ga 함유 층으로 구성된다.

Description

발광 다이오드{LIGHT-EMITTING DIODE}
본 발명은 발광 다이오드에 관한 것이다.
DE 102 44 200 A1, DE 10 2010 032 497 A1 및 양자 전자공학에서 선택된 주제에 대한 IEEE 저널 8권 2호(2002년 3월/4월)에 K. Streubel(슈트로이벨) 등이 기재한 논문 "고휘도 AlGaInP 발광 다이오드"로부터는 다양한 LED 구조들이 공지되어 있다.
본 발명의 과제는 상술한 배경에서 종래 기술을 개량하는 장치를 명시하는 것에 있다.
상기 과제는 특허 청구항 제1항의 특징들을 갖는 발광 다이오드를 통해 해결된다. 본 발명의 바람직한 구현예들은 종속 청구항들의 대상이다.
본 발명의 대상에 따라서, 스택형 구조를 갖는 발광 다이오드가 제공되고, 스택형 구조는 캐리어층과, 반사층과, n형 도핑된 하부 외부층과, 전자기 방사선 생성 활성층과, p형 도핑된 상부 외부층과, n형 도핑된 전류 분산층을 포함하며, 전술한 층들은 언급한 순서로 배열된다.
활성층은 양자 우물 구조를 포함한다. 상부 외부층과 전류 분산층 사이에는 터널 다이오드가 배열되며, 전류 분산층은 대부분 1%를 상회하는 Ga 함량(> 1%)을 함유하는 n형 도핑된 Ga 함유층으로 구성된다.
여기서 주지할 사항은, 예컨대 Ga 또는 Al 또는 In과 같은 원소들에서 퍼센트 수치들이 각각 각각의 층의 화학 화합물의 III족 원소들의 원자들의 개수의 비율 수치라는 점이다. 이처럼 Al0 . 1Ga0 . 9As 표현은 V족 원소들(As)의 원자들이 50%이고 III족 원소들의 원자들도 50%인 조건의 반도체 재료로 이루어진 층을 의미하며, III족 원소들은 다시 10%만큼 Al 원자들로, 그리고 90%만큼은 Ga 원자들로 형성된다. 이와 유사하게, GaAs0 .8P0.2와 같은 반도체 재료들에서는 V족 원소들의 혼합물들에서의 명명법이 이용된다.
자명한 사실로서, 스택형 구조의 개념은 겹쳐 배열되는 반도체층들을 포함한다. 바람직하게 층들은 N형 외부층에서 시작하여 N형 접촉층을 포함한 층까지 모놀리식으로 형성되고 특히 MOVPE 에피택시에 의해 제조된다. 또한, 각각의 제조 후에, 모놀리식으로 형성된 층들은 캐리어층 상에 접합된다.
자명한 사실로서, 터널 다이오드의 층들을 포함하여 활성층 상에서 지지되는 추가 층들은 활성층의 방출 파장에 대해 최대한 투명하게 형성된다.
본원의 구조의 장점은, 광효율이 간단하면서도 경제적인 방식으로 증가되는 반면 p형 영역이 활성층의 상부에 위치되는 것인 구조의 극성은 유지될 수 있다는 점에 있다. 활성 구역의 상부에 p형 영역을 포함하는 통상의 LED들은 매우 낮은 광효율을 나타낸다. 상대적으로 더 높은 광 출력은 단지 금속 미러가 통합된 박막 LED들로만 달성될 수 있다. 그러나 상기 박막 LED들은 항상 활성층의 하부에 p형 영역을 포함한다. 본원에서 "활성층의 하부"란 항상 광 분리와 관련하여 반대로 향하는 면에 위치하는 층을 의미하며, "활성층의 상부"란 광 분리 면으로 향해 있는 면에 위치하는 층을 의미한다.
이런 부품들의 경우 활성 구역 상부의 p형 영역은 단지 복잡하고 비용 집약적인 추가 본딩 공정 및 추가적인 보조 캐리어 재료를 통해서만 달성될 수 있다. 활성층 상부에 터널 다이오드를 포함하고 극성 반전이 이루어지는 본원의 구조에 의해, 간단하면서도 바람직한 유형 및 방식으로, 상응하는 p형 극성의 경우에서보다 n형 전류 분산층 내에서의 흡수율 손실이 더 낮고 n형 전류 분산층의 가로 전도도(transverse conductivity)는 더 높아짐으로써, 상대적으로 더 높은 광 출력이 달성될 수 있다. 이 경우, 놀라운 방식으로 확인된 점에 따르면, 터널 다이오드의 실장 및 활성층 상에서 층들의 극성 반전에도 불구하고, 광효율은, 활성층과 N형 전류 분산층 사이에 N형 외부층을 포함하는 층 시퀀스의 종래 기술에 비해 적어도 그에 상응할 수 있지만, 그러나 전체 구조의 바람직한 극성을 나타낸다. 또한, p형 접촉층에 비해 n형 접촉층의 훨씬 더 낮은 접촉 저항의 장점도 유지된다.
달리 표현하면, 효율의 증대를 위한 반사층은 비용상의 이유로 종래에는 고출력 LED들의 경우에만 적용되었다. 그러나 이 경우 통상의 기술자는, n형 층들 내에서 전자들의 낮은 유효 질량을 기반으로 필요한 가로 전도도를 확보하기 위해, 항상 n-업 구조, 다시 말해 터널 다이오드의 실장을 이용하지 않은 n-업 구조를 유지하고 있다.
그러나 고출력 p-업 LED의 경우 높은 전류 밀도는 항상 투명하면서도 전기 전도성이 매우 우수한 터널 다이오드들을 필요로 한다. 놀라운 방식으로, 상기 유형의 터널 다이오드는 간단하면서도 경제적인 방식으로 특히 텔루륨 및 탄소 도핑된 비화물 및 인화물 층들로 형성된다.
또 다른 장점은, 완전한 신안(new design)이 필요하지 않으면서, 고출력 p-업 LED들이 간단하게 종래의 "표준" p-업 LED들과 교환된다는 점이다.
일 개선예에서, 전류 분산층 상에는 접촉층이 형성되며, 전류 분산층은 도핑에서 접촉층과 동일한 극성을 보유한다. 바람직하게 접촉층의 도핑은 전류 분산층의 도핑보다 더 높다.
일 실시형태에서, 스택형 구조는 대부분 모놀리식으로 배열된 층들을 포함하며, 층들 중 일부분은 III족 비화물 화합물 반도체 및/또는 III족 인화물 화합물 반도체를 함유한다.
또 다른 개선예에서, 활성층은 600㎚를 상회하거나, 또는 700㎚를 상회하는 방출 파장을 보유한다.
일 개선예에서, 캐리어층은 규소 또는 게르마늄 또는 니켈 또는 GaAs를 포함하거나 그로 구성된다. 바람직하게 캐리어층은 하면에 전체 표면에 걸쳐서 제1 접속 접점을 포함한다. 일 실시형태에서, n형 도핑된 하부 외부층의 하부에는 n형 도핑된 접촉층이 형성된다.
또 다른 실시형태에서, 반사층은 금속층을 포함하거나 그로 구성된다. 이 경우, 금속층은 캐리어와 하부 외부층 및/또는 n형 도핑된 하부 접촉층 사이에서 전기 접점을 형성한다. 다른 실시형태에서, 반사층은 반도체 미러를 포함한다.
일 개선예에서, 하부 외부층 및 상부 외부층(20)은 대부분 GaAs 또는 AlGaAs 또는 InGaAsP 또는 GaAsP 또는 InGaP 또는 AlInGaP로 이루어진 화합물들을 포함한다.
또 다른 개선예에서, 양자 우물 구조는 다중 양자 우물 구조를 포함하며, 다중 양자 우물 구조는 15㎚와 350㎚ 사이의 두께, 또는 30㎚와 300㎚ 사이의 두께를 보유한다. 일 실시형태에서, 활성층은 0.1 ≤ x ≤ 0.2 및 0.1 ≤ y ≤ 0.3인 조건인 InxGa1 - xAs/GaAs1 - yPy 다중 양자 우물 구조로 구성되거나, 또는 0 ≤ x ≤ 0.25 및 0.2 ≤ y ≤ 0.85인 조건인 AlxGa1 - xAs/AlyGa1 - yAs 다중 양자 우물 구조로 구성된다.
일 실시형태에서, n형 도핑된 전류 분산층은 0.1㎛ 내지 5.0㎛의 두께를 보유한다. 바람직하게 전류 분산층은 GaAs 또는 AlGaAs 또는 InGaP 또는 InAlP 또는 AlInGaP 화합물로 구성된다. 특히 전류 분산층은 0%와 20% 사이의 Al 함량(x)을 함유하는 n형 도핑된 AlxGa1 - xAs층을 포함한다. 일 개선예에서, 전류 분산층은 1.0E18 N/㎤를 상회하는 n형 도펀트 농도를 함유한다. 조사로 확인된 점에 따르면, 바람직하게는, 전류 분산층은 Rs < 70
Figure pat00001
의 층 저항(Rs)을 보유하고 외부층은 Rs > 400
Figure pat00002
의 층 저항(Rs)을 보유한다.
일 개선예에서, 터널 다이오드는 As 함유 층 및/또는 P 함유 층을 포함하며, As 함유 층은 탄소로 도핑된 것이다. 바람직하게 터널 다이오드의 P 함유 층은 텔루륨(Tellurium)으로 도핑된다. 바람직하게 터널 다이오드는 3x1018 N/㎤를 상회하는 도펀트 농도를 함유한 n형 도핑층과, 1x1019 N/㎤를 상회하는 도펀트 농도를 함유한 p형 도핑층을 포함한다.
일 실시형태에서, 전류 분산층은 공동부를 포함하고, 공동부는 상면의 에지 표면과, 측면 표면과, 바닥 표면을 포함하고, 전류 분산층은 바닥 표면 상에서 완전하게 제거되고, 바닥 표면은 제1 반도체 재료에 대해 상이한 충전 재료로 덮이며, 충전 재료와 바닥 표면 간의 접촉 저항은 충전 재료와 전류 분산층 사이의 접촉 저항보다 더 크다. 공동부는 대부분, 또는 바람직하게는 완전하게 충전 재료로 충전된다. 충전 재료는 전면 접점(front side contact)의 일부분이면서 적어도 상면에서는 금속 전도성을 보유한다.
또 다른 실시형태에서, 에지 영역 및/또는 측면 표면은 적어도 부분적으로, 또는 완전하게 충전 재료로 덮인다. 바람직하게 공동부는 완전하게 충전 재료로 충전된다. 바람직하게 충전 재료는 Au 및/또는 Ni 및/또는 Pd 및/또는 Pt 및/또는 Ag를 함유한다.
일 개선예에서, 충전 재료는 금속 화합물을 함유하며, 금속 화합물은 바닥 표면 상에서, 측면 표면 및/또는 에지 표면 쪽으로 향하는 경우보다 10배 이상 더 높은 접촉 저항을 형성한다.
또 다른 개선예에서, 충전 재료와 이 충전 재료를 에워싸는 층들 사이의 경계 표면들 상에는 화합 화합물 또는 합금 또는 반도체 중간층이 형성된다.
조사로 확인된 점에 따르면, 바람직하게는 충전 재료는 에워싸는 층들과 함께 경계 표면들의 도핑을 위한 도펀트를 함유한다. 이 경우, 도펀트는 충전 재료로부터 인접하는 층들 내로 확산된다. 바람직하게 충전 재료는 전류 분산층의 도펀트의 극성을 갖는 도펀트를 함유한다.
일 실시형태에서, 충전 재료 및/또는 전류 분산층 및 접촉층은 Si, Ge 및 Te 원소들 중 하나 또는 복수의 원소를 함유한 도펀트를 포함한다. 또 다른 실시형태에서, 바닥의 영역 내에는 쇼트키 접촉(Schottky contact)이 형성된다.
일 개선예에서, 공동부는 터널 다이오드 층 구조를 전혀 관통하지 않거나, 또는 부분적으로 또는 완전하게 관통한다. 바람직하게 공동부의 바닥 표면의 적어도 일부분은 상부 외부층의 영역 내에 형성된다.
또 다른 개선예에서, 공동부는 원형으로, 또는 타원형으로, 또는 각이 진 형태로 형성되며, 공동부의 면적은 활성층의 면적의 최대 25%이다.
바람직하게 공동부는 층의 면적 중심 근처의 전류 분산층 내에 배열된다. 최고로 바람직하게는 공동부가 면적 중심을 가지며, 다시 말해 공동부는 면적의 중심에 형성된다. 달리 표현하면, 공동부는 발광 다이오드의 표면 상에서 중심에 또는 편심되어 배열된다. 일 실시형태에서, 충전 재료의 표면 상에서 공동부의 내부에는 제2 접속 접점이 본드의 형태로, 바람직하게는 와이어 본드의 형태로 형성된다.
일 개선예에서, 공동부로부터 출발하여 복수의 전기 전도성 핑거가 발광 다이오드의 표면 상에 배열되며, 핑거들은 제2 접속 접점과 전기 연결된다.
하기에서 본 발명은 도면들을 참조하여 더 상세하게 설명된다. 이 경우, 동일한 유형의 부재들은 동일한 도면부호들로 표시된다. 도시된 실시예들은 매우 개략화되어 있으며, 다시 말하면 이격 간격들과 측면 및 수직 크기들은 일정한 축척 비율이 아니며, 그리고 달리 명시되지 않는 점에 한해, 상호 간에 도출 가능한 기하학적 관계들도 나타내지 않는다.
도 1은 LED 층 스택의 본 발명에 따른 실시형태를 도시한 도면이다.
도 2는 도 1의 실시형태의 터널 다이오드를 도시한 상세도이다.
도 3은 도 1의 실시형태의 활성층의 구성을 도시한 상세도이다.
도 4는 공동부의 일 실시형태를 포함하는 도 1의 실시형태를 도시한 상세도이다.
도 5는 공동부의 제2 실시형태를 포함하고 활성층에서는 바람직한 방출 영역을 도해로 나타낸 도 1의 실시형태를 도시한 전체도이다.
도 1의 도면에는, 발광 다이오드(10)의 본 발명에 따른 실시형태에 대한 모습이 도시되어 있다. 발광 다이오드(10)는 수직으로 겹쳐서 배열되는 층들을 구비한 스택형 구조를 갖는다. 배면 접촉층(12) 상에는 캐리어층(14)이 형성된다. 캐리어층(14) 상에는 반사층(15)이 배열된다. 반사층(15) 상에는 n형 도핑된 하부 외부층(16)이 형성된다. 바람직하게 반사층(15)은 금속층으로 형성된다. 금속층은 캐리어층(14)과, 하부 외부층(16) 또는 이 하부 외부층(16)의 하부에 위치되는 미도시한 n형 도핑된 접촉층 사이에서 우수한 전기 접점을 형성한다.
하부 외부층(16) 상에는 전자기 방사선 생성 활성층(18)이 배열되며, 활성층(18)은 양자 우물 구조를 보유한다. 활성층(18) 상에는 p형 도핑된 상부 외부층(20)이 형성된다. 상부 외부층(20) 상에는 터널 다이오드(22)가 배열된다. 터널 다이오드(22) 상에는 n형 도핑된 전류 분산층(24)이 형성된다. n형 도핑된 전류 분산층(24) 상에는 n형 도핑된 접촉층(26)이 배열된다. 전류 분산층(24)은 주로 1%를 상회하는 Ga 함량을 함유하여 n형 도핑된 Ga 함유 층을 포함한다.
n형 도핑된 접촉층(26) 상에는 전면 접점(28)이 배열된다. 자명한 사실로서, 전면 접점(28)은 배면 접촉층(12)과 달리 전체 표면에 걸쳐서 형성되지 않는다. 또한, 주지할 사항은, 언급한 층들이 전술한 순서로 배열된다는 점이다.
도 2의 도면에는, 도 1의 실시형태의 터널 다이오드가 상세도로 도시되어 있다. 하기에서는 단지 도 1에서의 도면에 대한 차이점들만이 설명된다. 터널 다이오드(22)는 상부 외부층(20) 상에 배열되는 제1 p형 도핑층(22.1)을 포함한다. 제1 층의 도핑은 1x1019 N/㎤보다 더 크다. 바람직하게 제1 층은 As를 포함하며, 제1 층은 탄소로 도핑된다.
제1 층(22.1) 상에는 제2 n형 도핑층(22.2)이 배열된다. 제2 층의 도핑은 3x1018 N/㎤보다 더 크다. 바람직하게 제2 층은 P를 포함하며, 제2 층은 텔루륨으로 도핑된다.
도 3의 도면에는, 도 1의 실시형태의 활성층(18)이 상세도로 도시되어 있다. 하기에서는 단지 도 1에서의 도면에 대한 차이점들만이 설명된다. 활성층의 경우, 제1 대안 실시예에서는 다중 양자 우물 구조로서 형성된 제1 층 스택(18.1)이 도시되어 있고, 제2 대안 실시예에서도 마찬가지로 다중 양자 우물 구조로서 형성된 제2 층 스택(18.2)이 도시되어 있다.
제1 층 스택(18.1)은 제1 층(a1) 및 제2 층(b1)의 시퀀스를 포함한다. 시퀀스는 본 실시예에서 정확히 3회 반복된다. 제1 층 스택(18.1)의 최상부층으로서 제1 층(a1)이 배열된다. 제1 층(a1)은 20㎚의 두께이고 GaAs0 .8P0.2 화합물로 구성된다. 제2 층(b1)은 10㎚의 두께이고 In0 . 15Ga0 . 85As 화합물로 구성된다.
제2 층 스택(18.2)은 제1 층(a2) 및 제2 층(b2)의 시퀀스를 포함한다. 시퀀스는 본 실시예에서 정확히 3회 반복된다. 제2 층 스택(18.2)의 최상부층으로서 제1 층(a2)이 배열된다. 제1 층(a2)은 20㎚의 두께이고 Al0 . 5Ga0 . 5As 화합물로 구성된다. 제2 층(b2)은 10㎚의 두께이고 Al0.15Ga0.85As 화합물로 구성된다.
도 4의 도면에는, 도 1의 실시형태를 위한 공동부의 제1 실시형태가 상세도로 도시되어 있다. 하기에서는 단지 도 1에서의 도면에 대한 차이점들만이 설명된다.
발광 다이오드(10)의 스택형 모놀리식 구조의 상부 부분은, 바닥부(31)와, 측면 표면(32)과, 상면의 에지 표면(33)을 구비하는 원형이거나 타원형이거나 직사각형인 공동부(30)를 포함한다. 공동부(30)는 n형 도핑된 접촉층(26)의 표면(미도시)의 중심에 배열되고 n형 도핑된 접촉층(26) 및 이 아래에 위치하는 n형 도핑된 전류 분산층(24)뿐만 아니라 터널 다이오드(22)의 제2 층(22.2)을 완전하게 관통하며 도 4에는 터널 다이오드(22)의 제1 층(22.1)의 상부에 위치한다. 자명한 사실로서, 에칭 또는 구조화 공정의 각각의 기간 및 유형에 따라서 공동부(30)의 바닥부(31)는 제1 층(22.1) 내에 상이한 깊이로 형성된다.
공동부의 면적은 활성층의 면적의 최대 25%이다. 그렇지 않으면, n형 도핑된 접촉층(26)의 광 방출 표면은 너무 작아진다.
자명한 사실로서, 도 5에 도시된 또 다른 실시형태에서, 공동부(30)의 바닥부(31)는 상부 외부층(20)에, 또는 그 내부에 형성되며, 건식 에칭 공정의 각각의 기간 및 유형에 따라서 공동부(30)의 바닥부(31)는 상부 외부층(20) 내에 상이한 깊이로 형성된다.
공동부(30)는 층들(20, 22.1, 22.2, 24, 26)의 에워싸는 반도체 재료에 비해 상이한 충전 재료(40)로 충전된다. 바람직하게 충전 재료(40)는 Au 및/또는 Ni 및/또는 Pd 및/또는 Pt 및/또는 Ag를 함유한다.
공동부(30)는 대부분, 또는 바람직하게는 완전하게 충전 재료(40)로 충전된다. 충전 재료(40)는 전면 접점(28)의 일부분이며, 그리고 적어도 상면 상에서는 금속 전도성을 보유한다. 충전 재료(40)와 바닥부(31) 사이의 접촉 저항은 충전 재료(40)와 전류 분산층(24) 사이의 접촉 저항보다 10배 이상 더 크다. 바닥부(31)를 통과하여 수직으로 활성층(18)에 이르기까지 의도하지 않는 전류 흐름은 억제된다.
바람직하게 충전 재료(40)와 바닥 표면(31) 간의 접촉 저항은 측면 표면들 상에서 노출되는 층들(22.2, 24, 26) 쪽으로 향하는 경우보다 더 크다.
미도시한 실시형태에서, 바닥부(31)의 영역 내에는, 그리고/또는 측면 표면들(32) 상에는 절연층이 형성된다. 절연층은 예컨대 충전 재료(40)를 삽입하기 전에 형성된다. 또 다른 가능성으로, 반도체/외부층 자체는 충전 재료로부터 도펀트를 확산시키는 것을 통해 절연층을 형성할 수 있다.
충전 재료(40)는 충전 재료와 층들 사이의 경계 표면들(31 및 32)의 도핑을 위한 도펀트를 함유한다. 충전 재료(40)는 도펀트로서 Si, Ge 및 Te 원소들 중 하나 또는 복수의 원소를 함유한다. 충전 재료(40)는 미도시한 실시형태에서 바닥부(31)의 영역 내에 쇼트키 접촉을 포함한다.
상면의 에지 표면(33) 상에는, 전면 접점(28)의 부분으로서 금속 스트립 도체들이, 표면에 n형 도핑된 접촉층(26)을 최대한 저저항으로 접속하기 위해, 핑거들(28.1)의 형태로 형성된다. 모든 핑거(28.1)는 충전 재료(40)와 저저항으로 연결된다. 마찬가지로 미도시한 실시형태에서, 충전 재료의 상면 상에는 와이어 본드가 제2 접속 접점의 부분으로서 형성된다.
도 5의 도면에는, 공동부의 제2 실시형태를 포함하고 활성층에서는 바람직한 방출 영역을 도해로 나타낸 도 1의 실시형태의 모습이 도시되어 있다. 하기에서는, 단지 도 4에 도시된 실시형태에 대한 차이점들만이 설명된다.
전류 분산층(24)은 상부의 제2 접속 접점 쪽으로 향해 이미 우수한 전기 전도성 및 낮은 접촉 저항을 보유함으로써, n형 도핑된 접촉층(26)의 형성은 필요 없다. 장점은, 발광 다이오드(10)의 방출율이 증가된다는 점에 있다.
공동부(30)의 바닥부(31)는 상부 외부층(20) 상에 또는 내부에 형성된다. 바닥부(3)의 영역 내에는, 수직으로 활성층(18) 쪽으로 향하는 전류 흐름이 효과적으로 억제되게 하는 쇼트키 접촉 영역(50)이 형성된다.
캐리어층(14)은 매우 얇게 형성되고 100㎛ 내지 450㎛의 두께를 보유한다. 충전 재료(40)는 PdGe 화합물을 함유한다.
바닥 영역의 좌측 및 우측 옆에는 활성층(18)으로부터의 2개의 방출 영역(EM)이 도시되어 있다. 미도시한 도면에서 방출 영역들은 완전하게 공동부(30)의 둘레를 따라 연장되는 방식으로 형성된다.

Claims (27)

  1. 캐리어층(14)과,
    n형 도핑된 하부 외부층(16)과,
    전자기 방사선 생성 활성층(18)이며, 양자 우물 구조를 보유하는 상기 활성층(18)과,
    p형 도핑된 상부 외부층(20)과,
    n형 도핑된 전류 분산층(24)을 포함하는 스택형 구조를 갖는 발광 다이오드(10)로서,
    층들(14, 15, 16, 18, 20, 24)은 언급한 순서로 배열되고
    상부 외부층(20)과 전류 분산층(24) 사이에는 터널 다이오드(22)가 배열되며, 전류 분산층(24)은 대부분 1%를 상회하는 Ga 함량(> 1%)을 함유하는 n형 도핑된 Ga 함유 층을 포함하는 것인, 상기 발광 다이오드에 있어서,
    상기 캐리어층(14)과 상기 n형 도핑된 외부층(16) 사이에 반사층(15)이 배열되고,
    상기 n형 도핑된 하부 외부층(16)의 하부에 n형 도핑된 접촉층이 형성되고,
    상기 터널 다이오드(22)는 As 함유 층을 포함하고, 그리고/또는 P 함유 층을 포함하고, 상기 As 함유 층은 탄소로 도핑되고, 상기 P 함유 층은 텔루륨으로 도핑되며,
    상기 터널 다이오드(22)는 3x1018 N/㎤를 상회하는 도펀트 농도를 함유한 n형 도핑층(18.2)과, 1x1019 N/㎤를 상회하는 도펀트 농도를 함유한 P형 도핑층(18.1)을 포함하는 것을 특징으로 하는, 발광 다이오드(10).
  2. 제1항에 있어서, 상기 전류 분산층(24) 상에는 접촉층(26)이 형성되고, 상기 전류 분산층(24)은 도핑에서 상기 접촉층(26)과 동일한 극성을 보유하며, 상기 접촉층(26)의 n형 도핑은 상기 전류 분산층(24)의 n형 도핑보다 더 높은 것을 특징으로 하는, 발광 다이오드(10).
  3. 제1항 또는 제2항에 있어서, 상기 스택형 구조(10)는 대부분 모놀리식으로 배열된 층들을 포함하며, 상기 층들 중 일부분은 III족 비화물 화합물 반도체 및/또는 III족 인화물 화합물 반도체를 함유하는 것을 특징으로 하는, 발광 다이오드(10).
  4. 제1항 또는 제2항에 있어서, 방출 파장은 600㎚를 상회하거나, 또는 700㎚를 상회하는 것을 특징으로 하는, 발광 다이오드(10).
  5. 제1항 또는 제2항에 있어서, 상기 캐리어층(14)은 규소 또는 게르마늄 또는 니켈 또는 GaAs를 포함하거나 그로 구성되어 제1 접속 접점을 포함하는 것을 특징으로 하는, 발광 다이오드(10).
  6. 제1항 또는 제2항에 있어서, 상기 반사층(15)은 금속층으로 형성되며, 상기 금속층은 상기 캐리어층(14)과, 상기 하부 외부층 및/또는 상기 하부 접촉층 사이에서 전기 접점을 형성하는 것을 특징으로 하는, 발광 다이오드(10).
  7. 제1항 또는 제2항에 있어서, 상기 하부 외부층(16) 및 상기 상부 외부층(20)은 대부분 GaAs 또는 AlGaAs 또는 InGaAsP 또는 GaAsP 또는 InGaP 또는 AlInGaP로 이루어진 화합물을 포함하는 것을 특징으로 하는, 발광 다이오드(10).
  8. 제1항 또는 제2항에 있어서, 상기 활성층(18)의 양자 우물 구조는 15㎚과 350㎚ 사이의 두께, 또는 30㎚과 300㎚ 사이의 두께를 보유하는 다중 양자 우물 구조를 포함하는 것을 특징으로 하는, 발광 다이오드(10).
  9. 제1항 또는 제2항에 있어서, 상기 전류 분산층(24)은 0.1㎛ 내지 5.0㎛의 두께를 보유하는 것을 특징으로 하는, 발광 다이오드(10).
  10. 제1항 또는 제2항에 있어서, 상기 전류 분산층(24)은 n형 도핑되고 GaAs 또는 AlGaAs 또는 InGaP 또는 InAlP 또는 AlInGaP로 구성되는 것을 특징으로 하는, 발광 다이오드(10).
  11. 제1항 또는 제2항에 있어서, 상기 전류 분산층(24)은 0%와 20% 사이의 Al 함량(x)을 함유하는 n형 도핑된 AlxGa1 - xAs층을 포함하는 것을 특징으로 하는, 발광 다이오드(10).
  12. 제1항 또는 제2항에 있어서, 상기 전류 분산층(24)은 1.0x1018 N/㎤를 상회하는 n형 도펀트 농도를 보유하는 것을 특징으로 하는, 발광 다이오드(10).
  13. 제1항 또는 제2항에 있어서, 상기 전류 분산층(24)은 Rs < 70
    Figure pat00003
    의 층 저항(Rs)을 보유하고 상기 외부층은 Rs > 400
    Figure pat00004
    의 층 저항(Rs)을 보유하는 것을 특징으로 하는, 발광 다이오드(10).
  14. 제1항 또는 제2항에 있어서, 상기 활성층(18)은 0.1 ≤ x ≤ 0.2 및 0.1 ≤ y ≤ 0.3인 조건인 InxGa1 - xAs/GaAs1 - yPy 다중 양자 우물 구조로 구성되거나, 또는 0 ≤ x ≤ 0.25 및 0.2 ≤ y ≤ 0.85인 조건인 AlxGa1-xAs/AlyGa1-yAs 다중 양자 우물 구조로 구성되는 것을 특징으로 하는, 발광 다이오드(10).
  15. 제1항 또는 제2항에 있어서, 상기 전류 분산층(24)은 공동부(26)를 포함하고, 상기 공동부(26)는 상면의 에지 표면(33)과, 측면 표면(32)과, 바닥 표면(31)을 포함하고, 상기 전류 분산층(24)은 상기 바닥 표면(31) 상에서 완전하게 제거되고, 상기 바닥 표면(31)은 제1 반도체 재료에 대해 상이한 충전 재료로 덮이며, 상기 충전 재료와 상기 바닥 표면 간의 접촉 저항은 상기 충전 재료와 상기 전류 분산층(24) 사이의 접촉 저항보다 더 큰 것을 특징으로 하는, 발광 다이오드(10).
  16. 제15항에 있어서, 상기 에지 영역 및/또는 상기 측면 표면(32)은 상기 충전 재료(40)로 적어도 부분적으로, 또는 완전하게 덮이는 것을 특징으로 하는, 발광 다이오드(10).
  17. 제15항에 있어서, 상기 충전 재료(40)는 금속 화합물을 함유하며, 상기 금속 화합물은 상기 바닥부(31)의 영역 내에서, 상기 측면 표면(32) 및/또는 에지 표면(33) 쪽으로 향하는 경우보다 10배 이상 더 높은 접촉 저항을 형성하는 것을 특징으로 하는, 발광 다이오드(10).
  18. 제15항에 있어서, 상기 충전 재료(40)와 이 충전 재료(40)를 에워싸는 층들 사이의 경계 표면들(31, 32) 상에는 화학 화합물 또는 합금 또는 반도체 중간층이 형성되는 것을 특징으로 하는, 발광 다이오드(10).
  19. 제15항에 있어서, 상기 충전 재료(40)는 Au 및/또는 Ni 및/또는 Pd 및/또는 Pt 및/또는 Ag를 함유하는 것을 특징으로 하는, 발광 다이오드(10).
  20. 제15항에 있어서, 상기 충전 재료(40)는 에워싸는 층들과 함께 상기 경계 표면들의 도핑을 위한 도펀트를 함유하는 것을 특징으로 하는, 발광 다이오드(10).
  21. 제15항에 있어서, 상기 충전 재료(40) 및/또는 상기 전류 분산층(24) 및 상기 접촉층(26)은 Si, Ge 및 Te 원소들 중 하나 또는 복수의 원소를 함유한 도펀트를 포함하는 것을 특징으로 하는, 발광 다이오드(10).
  22. 제15항에 있어서, 상기 바닥부(31)의 영역 내에는 쇼트키 접촉이 형성되는 것을 특징으로 하는, 발광 다이오드(10).
  23. 제15항에 있어서, 상기 공동부(30)는 상기 터널 다이오드 층 구조(22.1, 22.2)를 전혀 관통하지 않거나, 또는 부분적으로, 또는 완전하게 관통하는 것을 특징으로 하는, 발광 다이오드(10).
  24. 제15항에 있어서, 상기 바닥 표면(31)의 적어도 일부분은 상기 상부 외부층(20)의 영역 내에 형성되는 것을 특징으로 하는, 발광 다이오드(10).
  25. 제15항에 있어서, 상기 공동부(30)는 원형으로, 또는 타원형으로, 또는 각이 진 형태로 형성되며, 상기 공동부(30)의 면적은 상기 활성층(18)의 면적의 최대 25%인 것을 특징으로 하는, 발광 다이오드(10).
  26. 제15항에 있어서, 상기 공동부(30)는 상기 발광 다이오드(10)의 표면 상에서 중심에 또는 편심되어 배열되며, 상기 공동부(30) 내부의 충전 재료의 표면 상에는 제2 접속 접점이 본드의 형태로 형성되는 것을 특징으로 하는, 발광 다이오드(10).
  27. 제26항에 있어서, 공동부(30)에서 출발하여 복수의 전기 전도성 핑거(28.1, 28.2)가 상기 발광 다이오드(10)의 표면 상에 배열되며, 상기 핑거들(28.1, 28.2)은 상기 제2 접속 접점과 전기 연결되는 것을 특징으로 하는, 발광 다이오드(10).
KR1020170065302A 2016-05-27 2017-05-26 발광 다이오드 KR101995628B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102016006295.9 2016-05-27
DE102016006295.9A DE102016006295A1 (de) 2016-05-27 2016-05-27 Leuchtdiode

Publications (2)

Publication Number Publication Date
KR20170134257A true KR20170134257A (ko) 2017-12-06
KR101995628B1 KR101995628B1 (ko) 2019-07-02

Family

ID=58744958

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170065302A KR101995628B1 (ko) 2016-05-27 2017-05-26 발광 다이오드

Country Status (6)

Country Link
US (1) US10103289B2 (ko)
EP (1) EP3249700B1 (ko)
KR (1) KR101995628B1 (ko)
CN (1) CN107452736B (ko)
DE (1) DE102016006295A1 (ko)
TW (1) TWI637532B (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106206865B (zh) * 2016-07-15 2018-05-22 厦门乾照光电股份有限公司 一种高压发光二极管及其制作方法
DE102017123542A1 (de) * 2017-10-10 2019-04-11 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008085337A (ja) * 2006-09-27 2008-04-10 Osram Opto Semiconductors Gmbh 半導体ボディおよび半導体チップ
JP2009033157A (ja) * 2007-07-12 2009-02-12 Osram Opto Semiconductors Gmbh 半導体チップ及び半導体チップ製造方法
US20150187991A1 (en) * 2013-12-27 2015-07-02 LuxVue Technology Corporation Led with internally confined current injection area

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5936266A (en) * 1997-07-22 1999-08-10 The Board Of Trustees Of The University Of Illinois Semiconductor devices and methods with tunnel contact hole sources
US6369403B1 (en) * 1999-05-27 2002-04-09 The Board Of Trustees Of The University Of Illinois Semiconductor devices and methods with tunnel contact hole sources and non-continuous barrier layer
US6420732B1 (en) * 2000-06-26 2002-07-16 Luxnet Corporation Light emitting diode of improved current blocking and light extraction structure
DE10244200A1 (de) 2002-09-23 2004-04-08 Osram Opto Semiconductors Gmbh Strahlungsemittierendes Halbleiterbauelement
US7170097B2 (en) * 2003-02-14 2007-01-30 Cree, Inc. Inverted light emitting diode on conductive substrate
TWI223460B (en) * 2003-09-23 2004-11-01 United Epitaxy Co Ltd Light emitting diodes in series connection and method of making the same
US6906353B1 (en) * 2003-11-17 2005-06-14 Jds Uniphase Corporation High speed implanted VCSEL
US20070029541A1 (en) * 2005-08-04 2007-02-08 Huoping Xin High efficiency light emitting device
WO2007049939A1 (en) * 2005-10-29 2007-05-03 Samsung Electronics Co., Ltd. Semiconductor device and method of fabricating the same
WO2009001836A1 (en) 2007-06-28 2008-12-31 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
TWI497745B (zh) * 2008-08-06 2015-08-21 Epistar Corp 發光元件
DE102010032497A1 (de) 2010-07-28 2012-02-02 Osram Opto Semiconductors Gmbh Strahlungsemittierender Halbleiterchip und Verfahren zur Herstellung eines strahlungsemittierenden Halbleiterchips
TWI458122B (zh) * 2011-11-23 2014-10-21 Toshiba Kk 半導體發光元件
US20130270514A1 (en) * 2012-04-16 2013-10-17 Adam William Saxler Low resistance bidirectional junctions in wide bandgap semiconductor materials
CN102738334B (zh) * 2012-06-19 2015-07-08 厦门市三安光电科技有限公司 具有电流扩展层的发光二极管及其制作方法
CN103730479A (zh) * 2013-11-29 2014-04-16 南京大学扬州光电研究院 一种多发光子区GaN基LED集成芯片
CN204516759U (zh) * 2015-01-30 2015-07-29 大连德豪光电科技有限公司 倒装led芯片

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008085337A (ja) * 2006-09-27 2008-04-10 Osram Opto Semiconductors Gmbh 半導体ボディおよび半導体チップ
JP2009033157A (ja) * 2007-07-12 2009-02-12 Osram Opto Semiconductors Gmbh 半導体チップ及び半導体チップ製造方法
US20150187991A1 (en) * 2013-12-27 2015-07-02 LuxVue Technology Corporation Led with internally confined current injection area

Also Published As

Publication number Publication date
EP3249700A1 (de) 2017-11-29
CN107452736B (zh) 2019-06-18
TWI637532B (zh) 2018-10-01
US20170345970A1 (en) 2017-11-30
TW201806180A (zh) 2018-02-16
DE102016006295A1 (de) 2017-11-30
CN107452736A (zh) 2017-12-08
US10103289B2 (en) 2018-10-16
EP3249700B1 (de) 2019-10-30
KR101995628B1 (ko) 2019-07-02

Similar Documents

Publication Publication Date Title
US11973163B2 (en) Light emitting device and production method and use thereof
US8679869B2 (en) Contact for a semiconductor light emitting device
JP5456957B2 (ja) 多孔質層を含む半導体発光デバイス
EP0434233B1 (en) Light-emitting diode with an electrically conductive window layer
US6828596B2 (en) Contacting scheme for large and small area semiconductor light emitting flip chip devices
JP2005217406A (ja) 電流拡散層を含む半導体発光装置
JP2001345480A (ja) Ｉｉｉ族窒化物系化合物半導体素子
KR101995628B1 (ko) 발광 다이오드
CN105355746B (zh) 包括递变区域的半导体发光器件
TW201513413A (zh) 發光元件
JP2019517144A (ja) 発光デバイスのｐ型層を形成する方法
JP3934730B2 (ja) 半導体発光素子
US8742395B2 (en) Semiconductor light emitting device
JPH1168149A (ja) 半導体素子及び半導体素子アレイ
CN108028296B (zh) 红外led
US6881978B2 (en) Semiconductor epitaxial structure and semiconductor light-emitting device
JPH07254731A (ja) 発光素子
JPH08186287A (ja) 半導体発光ダイオード
US9525104B2 (en) Light-emitting diode
US9269863B2 (en) Light-emitting apparatus
JPH09172198A (ja) 発光ダイオードおよびその製造方法
JPH05198838A (ja) 小発光点発光ダイオード
JP2003008057A (ja) 発光ダイオードアレイ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant