KR20170130685A - 반도체장치 및 반도체시스템 - Google Patents

반도체장치 및 반도체시스템 Download PDF

Info

Publication number
KR20170130685A
KR20170130685A KR1020160061102A KR20160061102A KR20170130685A KR 20170130685 A KR20170130685 A KR 20170130685A KR 1020160061102 A KR1020160061102 A KR 1020160061102A KR 20160061102 A KR20160061102 A KR 20160061102A KR 20170130685 A KR20170130685 A KR 20170130685A
Authority
KR
South Korea
Prior art keywords
signal
internal
response
counting
refresh
Prior art date
Application number
KR1020160061102A
Other languages
English (en)
Other versions
KR102443274B1 (ko
Inventor
최근호
강만근
곽명균
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020160061102A priority Critical patent/KR102443274B1/ko
Priority to US15/214,578 priority patent/US9773541B1/en
Priority to US15/683,449 priority patent/US10068632B2/en
Publication of KR20170130685A publication Critical patent/KR20170130685A/ko
Application granted granted Critical
Publication of KR102443274B1 publication Critical patent/KR102443274B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40626—Temperature related aspects of refresh operations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40611—External triggering or timing of internal or partially internal refresh operations, e.g. auto-refresh or CAS-before-RAS triggered refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4085—Word line control circuits, e.g. word line drivers, - boosters, - pull-up, - pull-down, - precharge
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4093—Input/output [I/O] data interface arrangements, e.g. data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C2211/406—Refreshing of dynamic cells
    • G11C2211/4067—Refresh in standby or low power modes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • G11C7/1009—Data masking during input/output

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Noodles (AREA)
  • Bipolar Transistors (AREA)

Abstract

반도체시스템은 오토리프레쉬커맨드, 셀프리프레쉬커맨드 및 온도정보신호를 출력하는 제1 반도체장치 및 상기 셀프리프레쉬커맨드에 응답하여 셀프리프레쉬 진입 시 내부리프레쉬 동작을 수행하지 않고, 상기 셀프리프레쉬 탈출 시 상기 오토리프레쉬커맨드의 입력을 차단하는 제2 반도체장치를 포함한다.

Description

반도체장치 및 반도체시스템{SEMICONDUCTOR DEVICE AND SEMICONDUCTOR SYSTEM}
본 발명은 리프레쉬동작을 제어하는 반도체장치 및 반도체시스템에 관한 것이다.
반도체장치 중 DRAM은 SRAM(Static Random Access Memory)이나 플레쉬 메모리(Flash Memory)와 달리 시간이 흐름에 따라 메모리셀에 저장된 정보가 사라지는 현상이 발생한다. 이러한 현상을 방지하기 위하여 외부에서 일정 주기마다 메모리셀에 저장된 정보를 다시 기입해주는 동작을 수행하도록 하고 있으며, 이러한 일련의 동작을 리프레쉬라고 한다. 리프레쉬는 메모리셀 등이 가지는 리텐션 타임(Retention Time)안에 적어도 한 번씩 워드라인을 활성화해서 데이터를 센싱하여 증폭시켜 주는 방식으로 행해진다. 여기서, 리텐션 타임(Retention Time)이란 메모리셀에 어떤 데이터를 기록한 후 리프레쉬 없이 데이터가 메모리셀에 유지될 수 있는 시간을 말한다.
한편, 메모리셀의 리텐션 타임(Retention Time)은 온도에 따라서도 매우 민감하게 변화된다. 따라서, 반도체장치의 내부온도의 변화에 따라서 반도체시스템 내에 있는 회로 블럭들의 동작조건을 조절할 필요가 생길 수 있다. 반도체시스템의 내부온도 변화에 따른 동작 조건 조절에는 DTSR(Digital Temperature Sensor Regulator), ATSR(Analog Temp Sensor Regulator) 및 TCSR(Temperature Compensated Self Refresh) 등의 온도센서가 사용된다.
본 발명은 셀프리프레쉬 진입 시 내부리프레쉬 동작을 수행하지 않고, 셀프리프레쉬 탈출 시 리프레쉬커맨드의 입력을 차단하는 반도체장치 및 반도체시스템을 제공한다.
이를 위해 본 발명은 오토리프레쉬커맨드, 셀프리프레쉬커맨드 및 온도정보신호를 출력하는 제1 반도체장치 및 상기 셀프리프레쉬커맨드에 응답하여 셀프리프레쉬 진입 시 내부리프레쉬 동작을 수행하지 않고, 상기 셀프리프레쉬 탈출 시 상기 오토리프레쉬커맨드의 입력을 차단하는 제2 반도체장치를 포함하는 반도체시스템을 제공한다.
또한, 본 발명은 셀프리프레쉬커맨드 및 온도정보신호에 응답하여 제1 및 제2 카운팅신호를 생성하고, 상기 제1 카운팅신호가 인에이블되는 시점에 인에이블되는 마스킹신호를 생성하는 리프레쉬제어회로, 상기 마스킹신호에 응답하여 오토리프레쉬커맨드를 내부커맨드로 전달하거나 상기 오토리프레쉬커맨드의 입력을 차단하는 커맨드입력회로, 리셋신호 및 상기 제2 카운팅신호에 응답하여 인에이블되는 내부프레쉬신호를 생성하는 내부리프레쉬신호생성회로 및 상기 내부리프레쉬신호에 응답하여 내부리프레쉬 동작을 수행하거나 오토리프레쉬 동작을 수행하는 내부회로를 포함하는 반도체장치를 제공한다.
본 발명에 의하면 셀프리프레쉬 진입 시 내부리프레쉬 동작을 수행하지 않고, 셀프리프레쉬 탈출 시 리프레쉬커맨드의 입력을 차단함으로써 불필요한 리프레쉬를 수행하지 않아 전류소모량을 감소할 수 있는 효과가 있다.
도 1은 본 발명의 일 실시예에 따른 반도체시스템의 구성을 도시한 블럭도이다.
도 2 는 도 1에 도시된 반도체시스템에 포함된 카운터제어회로의 일 실시예에 따른 내부 구성을 도시한 블럭도이다.
도 3 은 도 2에 도시된 카운터제어회로에 포함된 선택신호생성회로의 일 실시예에 따른 내부 구성을 도시한 블럭도이다.
도 4 는 도 2에 도시된 카운터제어회로에 포함된 카운팅신호생성회로의 일 실시예에 따른 내부 구성을 도시한 블럭도이다.
도 5 는 도 4에 도시된 카운팅신호생성회로에 포함된 펄스생성회로의 일 실시예에 따른 내부 구성을 도시한 블럭도이다.
도 6 은 도 1에 도시된 반도체시스템에 포함된 마스킹신호생성회로의 일 실시예에 따른 내부 구성을 도시한 회로도이다.
도 7 은 본 발명의 일 실시예에 따른 반도체시스템의 동작을 설명하기 위한 타이밍도이다.
도 8 은 도 1 내지 도 7에 도시된 반도체장치 및 반도체시스템이 적용된 전자시스템의 일 실시예에 따른 구성을 도시한 도면이다.
이하, 실시예를 통하여 본 발명을 더욱 상세히 설명하기로 한다. 이들 실시예는 단지 본 발명을 예시하기 위한 것이며, 본 발명의 권리 보호 범위가 이들 실시예에 의해 제한되는 것은 아니다.
도 1에 도시된 바와 같이 본 발명의 일 실시예에 따른 반도체시스템은 제1 반도체장치(1) 및 제2 반도체장치(2)를 포함할 수 있다. 제2 반도체장치(2)는 리프레쉬제어회로(10), 커맨드입력회로(20), 내부리프레쉬신호생성회로(30) 및 내부회로(40)를 포함할 수 있다.
제1 반도체장치(1)는 오토리프레쉬커맨드(AREF), 셀프리프레쉬커맨드(SREF) 및 제1 내지 제4 온도정보신호(TPI<1:4>)를 출력할 수 있다. 오토리프레쉬커맨드(AREF)는 오토리프레쉬에 진입하기 위한 커맨드이다. 셀프리프레쉬커맨드(SREF)는 셀프리프레쉬에 진입하기 위한 커맨드이다. 오토리프레쉬커맨드(AREF) 및 셀프리프레쉬커맨드(SREF)는 하나의 신호 또는 커맨드로 도시되어 있지만 실시예에 따라 다수의 커맨드 조합으로 설정될 수 있다. 제1 내지 제4 온도정보신호(TPI<1:4>)는 반도체시스템의 내부온도정보를 포함하는 신호로 설정될 수 있다. 제1 내지 제4 온도정보신호(TPI<1:4>)는 4 비트로 도시되어 있지만 실시예에 따라 다양한 비트로 구현되어 내부온도정보를 포함할 수 있다.
리프레쉬제어회로(10)는 카운터제어회로(11) 및 마스킹신호생성회로(12)를 포함할 수 있다.
카운터제어회로(11)는 온도정보신호(TPI<1:4>) 및 내부커맨드(ICMD)에 응답하여 리셋신호(RST)의 입력시점으로부터 제1 설정구간 이후 인에이블되는 제1 카운팅신호(CNT<1>)를 생성하고, 리셋신호(RST)의 입력시점으로부터 제2 설정구간 이후 인에이블되는 제2 카운팅신호(CNT<2>)를 생성할 수 있다. 제1 설정구간 및 제2 설정구간은 후술하는 구성을 통해 구체적으로 설명하도록 한다.
마스킹신호생성회로(12)는 셀프리프레쉬커맨드(SREF)에 응답하여 디스에이블되고 제1 카운팅신호(CNT<1>)에 응답하여 인에이블되는 마스킹신호(MSKB)를 생성할 수 있다. 마스킹신호(MSKB)는 셀프리프레쉬 탈출 시 오토리프레쉬커맨드(AREF)의 입력을 차단하기 위한 신호로 설정될 수 있다.
즉, 리프레쉬제어회로(10)는 온도정보신호(TPI<1:4>)에 응답하여 제1 설정구간 이후 인에이블되는 제1 카운팅신호(CNT<1>)를 생성하고, 제2 설정구간 이후 인에이블되는 제2 카운팅신호(CNT<2>)를 생성하며, 제1 카운팅신호(CNT<1>)가 인에이블되는 시점에 인에이블되는 마스킹신호(MSKB)를 생성할 수 있다.
커맨드입력회로(20)는 마스킹신호(MSKB)에 응답하여 오토리프레쉬커맨드(AREF)를 내부커맨드(ICMD)로 전달하거나 오토리프레쉬커맨드(AREF)의 입력을 차단할 수 있다. 커맨드입력회로(20)는 마스킹신호(MSKB)가 인에이블되는 경우 오토리프레쉬커맨드(AREF)를 내부커맨드(ICMD)로 전달할 수 있다. 커맨드입력회로(20)는 마스킹신호(MSKB)가 디스에이블되는 경우 오토리프레쉬커맨드(AREF)의 입력을 차단할 수 있다.
내부리프레쉬신호생성회로(30)는 리셋신호(RST) 및 제2 카운팅신호(CNT<2>)에 응답하여 인에이블되는 내부리프레쉬신호(IREF)를 생성할 수 있다. 내부리프레쉬신호생성회로(30)는 리셋신호(RST)가 인에이블되는 경우 인에이블되는 내부리프레쉬신호(IREF)를 생성할 수 있다. 내부리프레쉬신호생성회로(30)는 제2 카운팅신호(CNT<2>)가 인에이블되는 경우 인에이블되는 내부리프레쉬신호(IREF)를 생성할 수 있다.
내부회로(40)는 내부리프레쉬신호(IREF)에 응답하여 내부리프레쉬 동작을 수행하거나 오토리프레쉬 동작을 수행할 수 있다. 내부회로(40)는 셀프리프레쉬동작 에 진입 시 내부리프레쉬 동작을 수행할 수 있다. 내부회로(40)는 오토리프레쉬동작 에 진입 시 오토리프레쉬 동작을 수행할 수 있다. 내부리프레쉬 동작은 내부회로(40)에 포함된 다수의 뱅크를 순차적으로 리프레쉬하는 동작을 의미하고, 내부리프레쉬 동작은 셀프리프레쉬동작으로 설정될 수 있다. 오토리프레쉬 동작은 실시예에 따라 내부회로(40)에 포함된 다수의 뱅크를 모두 리프레쉬하는 올 뱅크 리프레쉬(All Bank Refresh) 동작이거나 일부 영역만을 리프레쉬하는 퍼 뱅크 리프레쉬 (Per Bank Refresh)동작으로 설정될 수 있다.
즉, 제2 반도체장치(2)는 셀프리프레쉬 탈출 시 제1 설정구간 동안 오토리프레쉬커맨드(AREF)의 입력을 차단하고, 셀프리프레쉬 진입 시 내부리프레쉬 동작을 수행하지 않는다. 제2 반도체장치(2)는 셀프리프레쉬 진입 시 제2 설정구간 이후 내부리프레쉬를 수행할 수 있다. 제2 반도체장치(2)는 셀프리프레쉬 탈출 시 제1 설정구간 이후 오토리프레쉬커맨드(AREF)를 입력받아 오토리프레쉬 동작을 수행할 수 있다.
도 2를 참고하면 본 발명의 일 실시예에 따른 카운터제어회로(11)는 선택신호생성회로(110), 카운팅신호생성회로(120) 및 리셋신호생성회로(130)를 포함할 수 있다.
선택신호생성회로(110)는 제1 내지 제4 온도정보신호(TPI<1:4>)에 따라 펄스생성 주기가 조절되는 선택신호(SEL)를 생성할 수 있다. 선택신호생성회로(110)는 제1 내지 제4 온도정보신호(TPI<1:4>)의 조합에 따라 내부온도가 고온일수록 펄스생성 주기가 짧아지는 선택신호(SEL)를 생성할 수 있다. 선택신호(SEL)의 펄스 생성 주기는 제1 내지 제4 온도정보신호(TPI<1:4>)의 조합에 따라 다양하게 조절될 수 있다. 선택신호생성회로(110)는 실시예에 따라 내부온도를 감지하고 내부온도 변화에 따라 주기가 조절되는 선택신호(SEL)를 생성하는 오실레이터를 포함할 수 있다.
카운팅신호생성회로(120)는 선택신호(SEL)에 응답하여 리셋신호(RST)의 입력시점으로부터 제1 설정구간 이후 인에이블되는 제1 카운팅신호(CNT<1>)를 생성하고, 리셋신호(RST)의 입력시점으로부터 제2 설정구간 이후 인에이블되는 제2 카운팅신호(CNT<2>)를 생성할 수 있다.
리셋신호생성회로(130)는 내부커맨드(ICMD) 및 제2 카운팅신호(CNT<2>)에 응답하여 로직하이레벨로 인에이블되는 리셋신호(RST)를 생성할 수 있다. 리셋신호생성회로(130)는 내부커맨드(ICMD)에 응답하여 로직하이레벨로 인에이블되는 리셋신호(RST)를 생성할 수 있다. 리셋신호생성회로(130)는 제2 카운팅신호(CNT<2>)에 응답하여 로직하이레벨로 인에이블되는 리셋신호(RST)를 생성할 수 있다. 리셋신호(RST)가 인에이블되는 로직레벨은 실시예에 따라 다양하게 설정될 수 있다.
도 3을 참고하면 본 발명의 일 실시예에 따른 선택신호생성회로(110)는 오실레이터(111), 내부주기신호생성회로(112) 및 멀티플렉서(113)를 포함할 수 있다.
오실레이터(111)는 주기적으로 발생하는 펄스를 포함하는 주기신호(OSC)를 생성할 수 있다. 오실레이터(111)는 링 오실레이터로 구현되어 주기적으로 발생하는 펄스를 포함하는 주기신호(OSC)를 생성할 수 있다.
내부주기신호생성회로(112)는 제1 카운터(1121), 제2 카운터(1122), 제3 카운터(1123) 및 제4 카운터(1124)를 포함할 수 있다.
제1 카운터(1121)는 주기신호(OSC)의 펄스에 응답하여 카운팅되는 제1 내부주기신호(IOSC<1>)를 생성할 수 있다. 제1 카운터(1121)는 일반적인 카운터로 구현되어 주기신호(OSC)의 펄스가 입력되는 시점에 레벨 천이하는 제1 내부주기신호(IOSC<1>)를 생성할 수 있다.
제2 카운터(1122)는 제1 내부주기신호(IOSC<1>)의 펄스에 응답하여 카운팅되는 제2 내부주기신호(IOSC<2>)를 생성할 수 있다. 제2 카운터(1122)는 일반적인 카운터로 구현되어 제1 내부주기신호(IOSC<1>)의 펄스가 입력되는 시점에 레벨 천이하는 제2 내부주기신호(IOSC<2>)를 생성할 수 있다.
제3 카운터(1123)는 제2 내부주기신호(IOSC<2>)의 펄스에 응답하여 카운팅되는 제3 내부주기신호(IOSC<3>)를 생성할 수 있다. 제3 카운터(1123)는 일반적인 카운터로 구현되어 제2 내부주기신호(IOSC<2>)의 펄스가 입력되는 시점에 레벨 천이하는 제3 내부주기신호(IOSC<3>)를 생성할 수 있다.
제4 카운터(1124)는 제3 내부주기신호(IOSC<3>)의 펄스에 응답하여 카운팅되는 제4 내부주기신호(IOSC<4>)를 생성할 수 있다. 제4 카운터(1124)는 일반적인 카운터로 구현되어 제3 내부주기신호(IOSC<3>)의 펄스가 입력되는 시점에 레벨 천이하는 제4 내부주기신호(IOSC<4>)를 생성할 수 있다.
여기서, 제1 내지 제4 내부주기신호(IOSC<1:4>)는 실시예에 따라 순차적으로 펄스 생성 주기가 증가하거나 감소하도록 생성될 수 있다. 또한, 내부주기신호생성회로(12)는 설명의 편의 상 4개의 카운터를 포함하도록 도시되어 있지만 실시예에 따라 카운터의 수는 다양하게 설정될 수 있다.
멀티플렉서(113)는 일반적인 멀티플렉서로 구현되어 제1 내지 제4 온도정보신호(TPI<1:4>)의 조합에 따라 제1 내지 제4 내부주기신호(IOSC<1:4>) 중 어느 하나를 선택신호(SEL)로 전달할 수 있다.
도 4를 참고하면 본 발명의 일 실시예에 따른 카운팅신호생성회로(120)는 제5 카운터(121), 제6 카운터(122), 제7 카운터(123), 제8 카운터(124) 및 펄스생성회로(125)를 포함할 수 있다.
제5 카운터(121)는 리셋신호(RST)에 응답하여 초기화되고 선택신호(SEL)의 펄스에 응답하여 카운팅되는 제1 내부카운팅신호(ICNT<1>)를 생성할 수 있다. 제5 카운터(121)는 일반적인 카운터로 구현되어 리셋신호(RST)가 입력되는 경우 로직로우레벨로 초기화되는 제1 내부카운팅신호(ICNT<1>)를 생성할 수 있다. 제5 카운터(121)는 선택신호(SEL)의 펄스가 입력되는 시점에 레벨 천이하는 제1 내부카운팅신호(ICNT<1>)를 생성할 수 있다.
제6 카운터(122)는 리셋신호(RST)에 응답하여 초기화되고 제1 내부카운팅신호(ICNT<1>)의 펄스에 응답하여 카운팅되는 제1 카운팅신호(CNT<1>)를 생성할 수 있다. 제6 카운터(122)는 일반적인 카운터로 구현되어 리셋신호(RST)가 입력되는 경우 로직로우레벨로 초기화되는 제1 카운팅신호(CNT<1>)를 생성할 수 있다. 제6 카운터(122)는 제1 내부카운팅신호(ICNT<1>)의 펄스가 입력되는 시점에 레벨 천이하는 제1 카운팅신호(CNT<1>)를 생성할 수 있다.
제7 카운터(123)는 리셋신호(RST)에 응답하여 초기화되고 제1 카운팅신호(CNT<1>)의 펄스에 응답하여 카운팅되는 제2 내부카운팅신호(ICNT<2>)를 생성할 수 있다. 제7 카운터(123)는 일반적인 카운터로 구현되어 리셋신호(RST)가 입력되는 경우 로직로우레벨로 초기화되는 제2 내부카운팅신호(ICNT<2>)를 생성할 수 있다. 제7 카운터(123)는 제1 카운팅신호(CNT<1>)의 펄스가 입력되는 시점에 레벨 천이하는 제2 내부카운팅신호(ICNT<2>)를 생성할 수 있다.
제8 카운터(124)는 리셋신호(RST)에 응답하여 초기화되고 제2 내부카운팅신호(ICNT<2>)의 펄스에 응답하여 카운팅되는 전치카운팅신호(PCNT)를 생성할 수 있다. 제8 카운터(124)는 일반적인 카운터로 구현되어 리셋신호(RST)가 입력되는 경우 로직로우레벨로 초기화되는 전치카운팅신호(PCNT)를 생성할 수 있다. 제8 카운터(124)는 제2 내부카운팅신호(ICNT<2>)의 펄스가 입력되는 시점에 레벨 천이하는 전치카운팅신호(PCNT)를 생성할 수 있다.
카운팅신호생성회로(120)는 설명의 편의 상 4개의 카운터를 포함하도록 도시되어 있지만 실시예에 따라 카운터의 수는 다양하게 설정될 수 있다.
여기서, 앞서 설명한 제1 설정구간은 리셋신호(RST)가 입력되어 제5 및 제6 카운터(121,122)가 초기화되는 시점으로부터 제5 및 제6 카운터(121,122)의 카운팅동작으로 제1 카운팅신호(CNT<1>)가 인에이블되는 시점까지의 구간으로 설정될 수 있다. 제2 설정구간은 리셋신호(RST)가 입력되어 제5 내지 제8 카운터(121,122,123,124)가 초기화되는 시점으로부터 제5 내지 제8 카운터(121,122,123,124)의 카운팅동작으로 전치카운팅신호(PCNT)가 인에이블되는 시점까지의 구간으로 설정될 수 있다. 제1 설정구간은 셀프리프레쉬 동작 주기인 tREF로 설정될 수 있다. 제2 설정구간은 오토리프레쉬동작 주기인 tTCSR로 설정될 수 있다.
펄스생성회로(125)는 셀프리프레쉬커맨드(SREF) 및 전치카운팅신호(PCNT)에 응답하여 인에이블되는 제2 카운팅신호(CNT<2>)를 생성할 수 있다. 펄스생성회로(125)는 셀프리프레쉬커맨드(SREF)가 로직하이레벨로 입력되고 전치카운팅신호(PCNT)가 로직하이레벨로 입력되는 경우 로직하이레벨로 인에이블되는 제2 카운팅신호(CNT<2>)를 생성할 수 있다.
도 5를 참고하면 본 발명의 일 실시예에 따른 펄스생성회로(125)는 내부펄스신호생성회로(1251) 및 논리회로(1252)를 포함할 수 있다.
내부펄스신호생성회로(1251)는 딜레이(D11) 및 앤드게이트(AD11)로 구현되어 전치카운팅신호(PCNT)가 입력되는 시점으로부터 소정구간 발생하는 펄스를 포함하는 내부펄스신호(IP)를 생성할 수 있다.
논리회로(1252)는 앤드게이트(AD12)로 구현되어 셀프리프레쉬커맨드(SREF)가 로직하이레벨로 입력되는 경우 내부펄스신호(IP)를 제2 카운팅신호(CNT<2>)로 출력할 수 있다.
도 6을 참고하면 본 발명의 일 실시예에 따른 마스킹신호생성회로(12)는 구동신호생성회로(140) 및 래치회로(150)를 포함할 수 있다.
구동신호생성회로(140)는 셀프리프레쉬커맨드(SREF)가 입력되는 시점에 로직하이레벨로 인에이블되고, 제1 카운팅신호(CNT<1>)가 입력되는 시점에 로직로우레벨로 디스에이블되는 구동신호(DRV)를 생성할 수 있다.
좀더 구체적으로, 구동신호생성회로(140)는 셀프리프레쉬커맨드(SREF)를 반전 버퍼링하는 인버터(IV11), 전원전압(VDD)과 내부노드(nd11) 사이에 위치하고 인버터(IV11)의 출력신호에 응답하여 내부노드(nd11)를 풀업구동하는 PMOS 트랜지스터(P11) 및 내부노드(nd11)와 접지전압(VSS) 사이에 위치하고 제1 카운팅신호(CNT<1>)에 응답하여 내부노드(nd11)를 풀다운구동하는 NMOS 트랜지스터(N11)를 포함할 수 있다. 구동신호생성회로(140)는 셀프리프레쉬커맨드(SREF)가 로직하이레벨로 입력되는 경우 내부노드(nd11)를 풀업구동하여 로직하이레벨의 구동신호(DRV)를 생성할 수 있다. 구동신호생성회로(140)는 제1 카운팅신호(CNT<1>)가 로직하이레벨로 입력되는 경우 내부노드(nd11)를 풀다운구동하여 로직로우레벨의 구동신호(DRV)를 생성할 수 있다.
래치회로(150)는 구동신호(DRV)를 래치하고, 래치된 구동신호(DRV)를 반전버퍼링하여 마스킹신호(MSKB)로 출력할 수 있다. 래치회로(150)는 인버터들(IV12,IV13)로 구현되는 일반적인 래치로 구현될 수 있다.
도 7을 참고하여 본 발명의 일 실시예에 따른 반도체시스템의 동작에서 있어서 오토리프레쉬 동작과 셀프리프레쉬 동작을 예를 들어 설명하되, 오토리프레쉬 동작과 셀프리프레쉬 진입 시 내부리프레쉬 동작을 수행하지 않는 동작 및 셀프리프레쉬 탈출 시 오토리프레쉬커맨드의 입력을 차단하는 동작을 나누어 설명하면 다음과 같다.
우선, 본 발명의 일 실시예에 따른 반도체시스템의 오토리프레쉬동작을 설명하면 다음과 같다.
T1 시점에 제1 반도체장치(1)는 오토리프레쉬커맨드(AREF) 및 제1 내지 제4 온도정보신호(TPI<1:4>)를 출력한다.
커맨드입력회로(20)는 마스킹신호(MSKB)에 응답하여 오토리프레쉬커맨드(AREF)를 내부커맨드(ICMD)로 전달한다.
리셋신호생성회로(130)는 내부커맨드(ICMD)에 응답하여 로직하이레벨로 인에이블되는 리셋신호(RST)를 생성한다.
선택신호생성회로(110)는 제1 내지 제4 온도정보신호(TPI<1:4>)에 따라 펄스생성 주기가 조절되는 선택신호(SEL)를 생성한다.
카운팅신호생성회로(120)는 선택신호(SEL)에 응답하여 리셋신호(RST)의 입력시점으로부터 제1 설정구간(P1)이 경과 되지 않아 로직로우레벨의 제1 카운팅신호(CNT<1>)를 생성하고, 리셋신호(RST)의 입력시점으로부터 제2 설정구간(P2)가 경과 되지 않아 로직로우레벨의 제2 카운팅신호(CNT<2>)를 생성한다.
내부리프레쉬신호생성회로(30)는 로직하이레벨의 리셋신호(RST)에 응답하여 로직하이레벨로 인에이블되는 내부리프레쉬신호(IREF)를 생성한다.
내부회로(40)는 로직하이레벨의 내부리프레쉬신호(IREF)에 응답하여 오토리프레쉬동작을 수행한다.
다음으로, 본 발명의 일 실시예에 따른 반도체시스템의 셀프리프레쉬 진입 시 내부리프레쉬 수행을 차단하는 동작을 설명하면 다음과 같다.
T2 시점부터 T4 시점까지 제1 반도체장치(1)는 셀프리프레쉬커맨드(SREF) 및 제1 내지 제4 온도정보신호(TPI<1:4>)를 출력한다.
선택신호생성회로(110)는 제1 내지 제4 온도정보신호(TPI<1:4>)에 따라 펄스생성 주기가 조절되는 선택신호(SEL)를 생성한다.
카운팅신호생성회로(120)는 선택신호(SEL)에 응답하여 리셋신호(RST)의 입력시점으로부터 제1 설정구간(P1)이 경과 되지 않아 로직로우레벨의 제1 카운팅신호(CNT<1>)를 생성하고, 리셋신호(RST)의 입력시점으로부터 제2 설정구간(P2)가 경과 되지 않아 로직로우레벨의 제2 카운팅신호(CNT<2>)를 생성한다.
리셋신호생성회로(130)는 로직로우레벨의 제2 카운팅신호(CNT<2>)에 응답하여 로직로우레벨로 디스에이블되는 리셋신호(RST)를 생성한다.
구동신호생성회로(140)는 로직하이레벨의 셀프리프레쉬커맨드(SREF)에 응답하여 로직하이레벨의 구동신호(DRV)를 생성한다.
래치회로(150)는 구동신호(DRV)를 래치하고, 래치된 구동신호(DRV)를 반전버퍼링하여 로직로우레벨의 마스킹신호(MSKB)를 생성한다.
T3 시점에 카운팅신호생성회로(120)는 선택신호(SEL)에 응답하여 리셋신호(RST)의 입력시점인 T1 시점으로부터 제1 설정구간(P1)이 경과 되어 로직하이레벨의 제1 카운팅신호(CNT<1>)를 생성한다.
구동신호생성회로(140)는 로직하이레벨의 제1 카운팅신호(CNT<1>)에 응답하여 로직로우레벨의 구동신호(DRV)를 생성한다.
래치회로(150)는 구동신호(DRV)를 래치하고, 래치된 구동신호(DRV)를 반전버퍼링하여 로직하이레벨의 마스킹신호(MSKB)를 생성한다.
T4 시점에 카운팅신호생성회로(120)는 선택신호(SEL)에 응답하여 리셋신호(RST)의 입력시점인 T1 시점으로부터 제2 설정구간(P2)이 경과 되지 않아 제2 카운팅신호(CNT<2>)를 로직로우레벨로 생성한다.
이때, 내부리프레쉬신호생성회로(30)는 로직로우레벨의 제2 카운팅신호(CNT<2>)에 응답하여 로직로우레벨로 디스에이블되는 내부리프레쉬신호(IREF)를 생성한다.
내부회로(40)는 로직로우레벨의 내부리프레쉬신호(IREF)에 응답하여 내부리프레쉬동작을 수행하지 않는다.
이와 같은 본 발명의 일 실시예에 따른 반도체시스템은 셀프리프레쉬 진입 시 설정구간동안 내부리프레쉬 동작을 수행하지 않을 수 있다.
다음으로, 본 발명의 일 실시예에 따른 반도체시스템의 오토리프레쉬동작 후 셀프리프레쉬 진입 시 내부리프레쉬 동작을 수행하지 않고, 설정구간이 경과 하는 경우 내부리프레쉬를 수행하는 동작을 설명하면 다음과 같다.
T5 시점에 제1 반도체장치(1)는 오토리프레쉬커맨드(AREF) 및 제1 내지 제4 온도정보신호(TPI<1:4>)를 출력한다.
커맨드입력회로(20)는 마스킹신호(MSKB)에 응답하여 오토리프레쉬커맨드(AREF)를 내부커맨드(ICMD)로 전달한다.
리셋신호생성회로(130)는 내부커맨드(ICMD)에 응답하여 로직하이레벨로 인에이블되는 리셋신호(RST)를 생성한다.
선택신호생성회로(110)는 제1 내지 제4 온도정보신호(TPI<1:4>)에 따라 펄스생성 주기가 조절되는 선택신호(SEL)를 생성한다.
카운팅신호생성회로(120)는 선택신호(SEL)에 응답하여 리셋신호(RST)의 입력시점으로부터 제1 설정구간(P1)이 경과 되지 않아 로직로우레벨의 제1 카운팅신호(CNT<1>)를 생성하고, 리셋신호(RST)의 입력시점으로부터 제2 설정구간(P2)가 경과 되지 않아 로직로우레벨의 제2 카운팅신호(CNT<2>)를 생성한다.
내부리프레쉬신호생성회로(30)는 로직하이레벨의 리셋신호(RST)에 응답하여 로직하이레벨로 인에이블되는 내부리프레쉬신호(IREF)를 생성한다.
내부회로(40)는 로직하이레벨의 내부리프레쉬신호(IREF)에 응답하여 오토리프레쉬동작을 수행한다.
T6 시점부터 T9 시점까지 제1 반도체장치(1)는 셀프리프레쉬커맨드(SREF) 및 제1 내지 제4 온도정보신호(TPI<1:4>)를 출력한다.
T6 시점에 선택신호생성회로(110)는 제1 내지 제4 온도정보신호(TPI<1:4>)에 따라 펄스생성 주기가 조절되는 선택신호(SEL)를 생성한다.
카운팅신호생성회로(120)는 선택신호(SEL)에 응답하여 리셋신호(RST)의 입력시점인 T5 시점으로부터 제1 설정구간(P1)이 경과 되지 않아 로직로우레벨의 제1 카운팅신호(CNT<1>)를 생성하고, 리셋신호(RST)의 입력시점으로부터 제2 설정구간(P2)가 경과 되지 않아 로직로우레벨의 제2 카운팅신호(CNT<2>)를 생성한다.
리셋신호생성회로(130)는 로직로우레벨의 제2 카운팅신호(CNT<2>)에 응답하여 로직로우레벨로 디스에이블되는 리셋신호(RST)를 생성한다.
구동신호생성회로(140)는 로직하이레벨의 셀프리프레쉬커맨드(SREF)에 응답하여 로직하이레벨의 구동신호(DRV)를 생성한다.
래치회로(150)는 구동신호(DRV)를 래치하고, 래치된 구동신호(DRV)를 반전버퍼링하여 로직로우레벨의 마스킹신호(MSKB)를 생성한다.
T7 시점에 카운팅신호생성회로(120)는 선택신호(SEL)에 응답하여 리셋신호(RST)의 입력시점인 T5 시점으로부터 제1 설정구간(P1)이 경과 되어 로직하이레벨의 제1 카운팅신호(CNT<1>)를 생성한다.
구동신호생성회로(140)는 로직하이레벨의 제1 카운팅신호(CNT<1>)에 응답하여 로직로우레벨의 구동신호(DRV)를 생성한다.
래치회로(150)는 구동신호(DRV)를 래치하고, 래치된 구동신호(DRV)를 반전버퍼링하여 로직하이레벨의 마스킹신호(MSKB)를 생성한다.
T8 시점에 카운팅신호생성회로(120)는 선택신호(SEL)에 응답하여 리셋신호(RST)의 입력시점인 T5 시점으로부터 제2 설정구간(P2)이 경과 되어 로직하이레벨의 제2 카운팅신호(CNT<2>)를 생성한다.
내부리프레쉬신호생성회로(30)는 로직하이레벨의 제2 카운팅신호(CNT<2>)에 응답하여 로직하이레벨로 인에이블되는 내부리프레쉬신호(IREF)를 생성한다.
내부회로(40)는 로직하이레벨의 내부리프레쉬신호(IREF)에 응답하여 내부리프레쉬동작을 수행한다.
이와 같은 본 발명의 일 실시예에 따른 반도체시스템은 셀프리프레쉬 진입 시 설정구간 동안 내부리프레쉬 동작을 수행하지 않고, 설정구간이 경과 하는 경우 내부리프레쉬를 수행한다.
다음으로, 본 발명의 일 실시예에 따른 반도체시스템의 셀프리프레쉬 탈출 시 오토리프레쉬커맨드의 입력을 차단하는 동작을 설명하면 다음과 같다.
T10 시점에 제1 반도체장치(1)는 오토리프레쉬커맨드(AREF) 및 제1 내지 제4 온도정보신호(TPI<1:4>)를 출력한다.
커맨드입력회로(20)는 로직로우레벨의 마스킹신호(MSKB)에 응답하여 오토리프레쉬커맨드(AREF)의 입력을 차단하여 로직로우레벨의 내부커맨드(ICMD)를 생성한다.
리셋신호생성회로(130)는 내부커맨드(ICMD)에 응답하여 로직로우레벨로 디스에이블되는 리셋신호(RST)를 생성한다.
선택신호생성회로(110)는 제1 내지 제4 온도정보신호(TPI<1:4>)에 따라 펄스생성 주기가 조절되는 선택신호(SEL)를 생성한다.
카운팅신호생성회로(120)는 선택신호(SEL)에 응답하여 리셋신호(RST)의 입력시점인 T8 시점으로부터 제1 설정구간(P1)이 경과 되지 않아 로직로우레벨의 제1 카운팅신호(CNT<1>)를 생성하고, 리셋신호(RST)의 입력시점인 T8 시점으로부터 제2 설정구간(P2)가 경과 되지 않아 로직로우레벨의 제2 카운팅신호(CNT<2>)를 생성한다.
내부리프레쉬신호생성회로(30)는 로직로우레벨의 리셋신호(RST) 및 제2 카운팅신호(CNT<2>)에 응답하여 로직로우레벨로 디스에이블되는 내부리프레쉬신호(IREF)를 생성한다.
내부회로(40)는 로직로우레벨의 내부리프레쉬신호(IREF)에 응답하여 오토리프레쉬동작을 수행하지 않는다.
T11 시점에 카운팅신호생성회로(120)는 선택신호(SEL)에 응답하여 리셋신호(RST)의 입력시점인 T8 시점으로부터 제1 설정구간(P1)이 경과 되어 로직하이레벨의 제1 카운팅신호(CNT<1>)를 생성하고, 리셋신호(RST)의 입력시점인 T8 시점으로부터 제2 설정구간(P2)가 경과 되지 않아 로직로우레벨의 제2 카운팅신호(CNT<2>)를 생성한다.
구동신호생성회로(140)는 로직하이레벨의 제1 카운팅신호(CNT<1>)에 응답하여 로직로우레벨의 구동신호(DRV)를 생성한다.
래치회로(150)는 구동신호(DRV)를 래치하고, 래치된 구동신호(DRV)를 반전버퍼링하여 로직하이레벨의 마스킹신호(MSKB)를 생성한다.
T11 시점 이후 커맨드입력회로(20)는 로직하이레벨의 마스킹신호(MSKB)에 응답하여 오토리프레쉬커맨드(AREF)를 내부커맨드(ICMD)로 전달할 수 있다.
이와 같은 본 발명의 일 실시예에 따른 반도체시스템은 셀프리프레쉬 탈출 시 설정구간 동안 오토리프레쉬커맨드의 입력을 차단한다.
이와 같이 구성된 본 발명의 일 실시예에 따른 반도체시스템은 셀프리프레쉬 진입 시 내부리프레쉬 동작을 수행하지 않고, 셀프리프레쉬 탈출 시 리프레쉬커맨드의 입력을 차단함으로써 불필요한 리프레쉬를 수행하지 않아 전류소모량을 감소할 수 있다.
앞서, 도 1 내지 도 7에서 살펴본 반도체장치 및 반도체시스템은 메모리시스템, 그래픽시스템, 컴퓨팅시스템 및 모바일시스템 등을 포함하는 전자시스템에 적용될 수 있다. 예를 들어, 도 8을 참고하면 본 발명의 일 실시예에 따른 전자시스템(1000)은 데이터저장부(1001), 메모리컨트롤러(1002), 버퍼메모리(1003) 및 입출력인터페이스(1004)를 포함할 수 있다.
데이터저장부(1001)는 메모리컨트롤러(1002)로부터의 제어신호에 따라 메모리컨트롤러(1002)로부터 인가되는 데이터를 저장하고 저장된 데이터를 판독하여 메모리컨트롤러(1002)에 출력한다. 데이터저장부(1001)는 도 1에 도시된 제2 반도체장치(2)를 포함할 수 있다. 한편, 데이터저장부(1001)는 전원이 차단되어도 데이터를 잃지 않고 계속 저장할 수 있는 비휘발성 메모리를 포함할 수 있다. 비휘발성 메모리는 플래쉬 메모리(Nor Flash Memory, NAND Flash Memory), 상변환 메모리(Phase Change Random Access Memory; PRAM), 저항 메모리(Resistive Random Access Memory;RRAM), 스핀 주입자화반전 메모리(Spin Transfer Torque Random Access Memory; STTRAM), 자기메모리(Magnetic Random Access Memory; MRAM)로 구현될 수 있다.
메모리컨트롤러(1002)는 입출력인터페이스(1004)를 통해 외부기기(호스트 장치)로부터 인가되는 명령어를 디코딩하고 디코딩된 결과에 따라 데이터저장부(1001) 및 버퍼메모리(1003)에 대한 데이터 입출력을 제어한다. 메모리컨트롤러(1002)는 도 1에 도시된 제1 반도체장치(1)를 포함할 수 있다. 도 8에서는 메모리컨트롤러(1002)가 하나의 블록으로 표시되었으나, 메모리컨트롤러(1002)는 비휘발성 메모리를 제어하기 위한 컨트롤러와 휘발성 메모리인 버퍼메모리(1003)를 제어하기 위한 컨트롤러가 독립적으로 구성될 수 있다.
버퍼메모리(1003)는 메모리컨트롤러(1002)에서 처리할 데이터 즉 데이터저장부(1001)에 입출력되는 데이터를 임시적으로 저장할 수 있다. 버퍼메모리(1003)는 제어신호에 따라 메모리컨트롤러(1002)에서 인가되는 데이터를 저장할 수 있다. 버퍼메모리(1003)는 저장된 데이터를 판독하여 메모리컨트롤러(1002)에 출력한다. 버퍼메모리(1003)는 DRAM(Dynamic Random Access Memory), Mobile DRAM, SRAM(Static Random Access Memory) 등의 휘발성 메모리를 포함할 수 있다.
입출력인터페이스(1004)는 메모리컨트롤러(1002)와 외부기기(호스트) 사이의 물리적 연결을 제공하여 메모리컨트롤러(1002)가 외부기기로부터 데이터 입출력을 위한 제어신호를 수신하고 외부기기와 데이터를 교환할 수 있도록 해준다. 입출력인터페이스(1004)는 USB, MMC, PCI-E, SAS, SATA, PATA, SCSI, ESDI, 및 IDE 등과 같은 다양한 인터페이스 프로토콜들 중 하나를 포함할 수 있다.
전자시스템(1000)은 호스트 장치의 보조 기억장치 또는 외부 저장장치로 사용될 수 있다. 전자시스템(1000)은 고상 디스크(Solid State Disk; SSD), USB 메모리(Universal Serial Bus Memory), 씨큐어 디지털 카드(Secure Digital; SD), 미니 씨큐어 디지털 카드(mini Secure Digital card; mSD), 마이크로 씨큐어 디지털 카드(micro SD), 고용량 씨큐어 디지털 카드(Secure Digital High Capacity; SDHC), 메모리 스틱 카드(Memory Stick Card), 스마트 미디어 카드(Smart Media Card; SM), 멀티 미디어 카드(Multi Media Card; MMC), 내장 멀티 미디어 카드(Embedded MMC; eMMC), 컴팩트 플래시 카드(Compact Flash; CF) 등을 포함할 수 있다.
1. 제1 반도체장치 2. 제2 반도체장치
10. 리프레쉬제어회로 11. 카운터제어회로
12. 마스킹신호생성회로 20. 커맨드입력회로
30. 내부리프레쉬신호생성회로 40. 내부회로
110. 선택신호생성회로 120. 카운팅신호생성회로
130. 리셋신호생성회로 111. 오실레이터
112. 내부주기신호생성회로 113. 멀티플렉서
1121. 제1 카운터 1122. 제2 카운터
1123. 제3 카운터 1124. 제4 카운터
121. 제5 카운터 122. 제6 카운터
123. 제7 카운터 124. 제8 카운터
125. 펄스생성회로 1251. 내부펄스생성회로
1252. 논리회로 140. 구동신호생성회로
150. 래치회로

Claims (21)

  1. 오토리프레쉬커맨드, 셀프리프레쉬커맨드 및 온도정보신호를 출력하는 제1 반도체장치: 및
    상기 셀프리프레쉬커맨드에 응답하여 셀프리프레쉬 진입 시 내부리프레쉬 동작을 수행하지 않고, 상기 셀프리프레쉬 탈출 시 상기 오토리프레쉬커맨드의 입력을 차단하는 제2 반도체장치를 포함하는 반도체시스템.
  2. 제 1 항에 있어서, 상기 제2 반도체장치는 상기 셀프리프레쉬 탈출 시 제1 설정구간 동안 상기 오토리프레쉬커맨드의 입력을 차단하고, 상기 셀프리프레쉬 진입 시 제2 설정구간 이후 상기 내부리프레쉬를 수행하는 반도체시스템.
  3. 제 1 항에 있어서, 상기 제2 반도체장치는 상기 셀프리프레쉬 탈출 시 제1 설정구간 이후 상기 오토리프레쉬커맨드를 입력받아 오토리프레쉬 동작을 수행하는 반도체시스템.
  4. 제 1 항에 있어서, 상기 제2 반도체장치는
    상기 온도정보신호에 응답하여 제1 설정구간 이후 인에이블되는 제1 카운팅신호를 생성하고, 제2 설정구간 이후 인에이블되는 제2 카운팅신호를 생성하며, 상기 제1 카운팅신호가 인에이블되는 시점에 인에이블되는 마스킹신호를 생성하는 리프레쉬제어회로;
    상기 마스킹신호에 응답하여 상기 오토리프레쉬커맨드를 내부커맨드로 전달하거나 상기 오토리프레쉬커맨드의 입력을 차단하는 커맨드입력회로;
    리셋신호 및 상기 제2 카운팅신호에 응답하여 인에이블되는 내부프레쉬신호를 생성하는 내부리프레쉬신호생성회로; 및
    상기 내부리프레쉬신호에 응답하여 상기 내부리프레쉬 동작을 수행하거나 오토리프레쉬 동작을 수행하는 내부회로를 포함하는 반도체시스템.
  5. 제 4 항에 있어서, 상기 리프레쉬제어회로는
    상기 리셋신호의 입력시점으로부터 상기 제1 설정구간 이후 인에이블되는 상기 제1 카운팅신호를 생성하고, 상기 리셋신호의 입력시점으로부터 상기 제2 설정구간 이후 인에이블되는 상기 제2 카운팅신호를 생성하는 카운터제어회로; 및
    상기 셀프리프레쉬커맨드에 응답하여 디스에이블되고 상기 제1 카운팅신호에 응답하여 인에이블되는 상기 마스킹신호를 생성하는 마스킹신호생성회로를 포함하는 반도체시스템.
  6. 제 5 항에 있어서, 상기 카운터제어회로는
    상기 온도정보신호에 따라 펄스생성 주기가 조절되는 선택신호를 생성하는 선택신호생성회로;
    상기 선택신호에 응답하여 상기 리셋신호의 입력시점으로부터 상기 제1 설정구간 이후 인에이블되는 상기 제1 카운팅신호를 생성하고, 상기 리셋신호의 입력시점으로부터 상기 제2 설정구간 이후 인에이블되는 상기 제2 카운팅신호를 생성하는 카운팅신호생성회로; 및
    상기 내부커맨드에 응답하여 인에이블되거나 상기 제2 카운팅신호에 응답하여 인에이블되는 상기 리셋신호를 생성하는 리셋신호생성회로를 포함하는 반도체시스템.
  7. 제 6 항에 있어서, 상기 선택신호생성회로는
    주기적으로 발생하는 펄스를 포함하는 주기신호를 생성하는 오실레이터;
    상기 주기신호에 응답하여 서로 다른 주파수를 갖는 다수의 내부주기신호를 생성하는 내부주기신호생성회로;
    상기 온도정보신호에 응답하여 상기 다수의 내부주기신호 중 어느 하나를 상기 선택신호로 출력하는 멀티플렉서를 포함하는 반도체시스템.
  8. 제 6 항에 있어서, 상기 카운팅신호생성회로는
    상기 리셋신호에 응답하여 초기화되고 상기 선택신호에 응답하여 카운팅되는 제1 내부카운팅신호를 생성하는 제1 카운터;
    상기 리셋신호에 응답하여 초기화되고 상기 제1 내부카운팅신호에 응답하여 카운팅되는 상기 제1 카운팅신호를 생성하는 제2 카운터;
    상기 리셋신호에 응답하여 초기화되고 상기 제1 카운팅신호에 응답하여 카운팅되는 제2 내부카운팅신호를 생성하는 제3 카운터;
    상기 리셋신호에 응답하여 초기화되고 상기 제2 내부카운팅신호에 응답하여 카운팅되는 전치카운팅신호를 생성하는 제4 카운터; 및
    상기 셀프리프레쉬커맨드 및 상기 전치카운팅신호에 응답하여 인에이블되는 상기 제2 카운팅신호를 생성하는 펄스생성회로를 포함하는 반도체시스템.
  9. 제 8 항에 있어서, 상기 펄스생성회로는
    상기 전치카운팅신호가 입력되는 시점으로부터 소정구간 발생하는 펄스를 포함하는 내부펄스신호를 생성하는 내부펄스신호생성회로; 및
    상기 셀프리프레쉬커맨드가 입력되는 경우 상기 내부펄스신호를 상기 제2 카운팅신호로 출력하는 논리회로를 포함하는 반도체시스템.
  10. 제 8 항에 있어서, 상기 제1 설정구간은 상기 제1 및 제2 카운터가 초기화된 시점으로부터 상기 제1 및 제2 카운터의 카운팅동작으로 상기 제1 카운팅신호가 인에이블되는 시점까지의 구간이고, 상기 제2 설정구간은 상기 제1 내지 제4 카운터가 초기화된 시점으로부터 상기 제1 내지 제4 카운터의 카운팅동작으로 상기 전치카운팅신호가 인에이블되는 시점까지의 구간인 반도체시스템.
  11. 제 5 항에 있어서, 상기 마스킹신호생성회로는
    상기 셀프리프레쉬커맨드가 입력되는 시점에 인에이블되고 상기 제1 카운팅신호가 입력되는 시점에 디스에이블되는 구동신호를 생성하는 구동신호생성회로; 및
    상기 구동신호를 래치하고, 래치된 상기 구동신호를 상기 마스킹신호로 출력하는 래치회로를 포함하는 반도체시스템.
  12. 셀프리프레쉬커맨드 및 온도정보신호에 응답하여 제1 및 제2 카운팅신호를 생성하고, 상기 제1 카운팅신호가 인에이블되는 시점에 인에이블되는 마스킹신호를 생성하는 리프레쉬제어회로를 포함하는 반도체장치.
  13. 제 12 항에 있어서,
    상기 마스킹신호에 응답하여 오토리프레쉬커맨드를 내부커맨드로 전달하거나 상기 오토리프레쉬커맨드의 입력을 차단하는 커맨드입력회로;
    리셋신호 및 상기 제2 카운팅신호에 응답하여 인에이블되는 내부프레쉬신호를 생성하는 내부리프레쉬신호생성회로; 및
    상기 내부리프레쉬신호에 응답하여 내부리프레쉬 동작을 수행하거나 오토리프레쉬 동작을 수행하는 내부회로를 더 포함하는 반도체장치.
  14. 제 13 항에 있어서,
    상기 커맨드입력회로는 셀프리프레쉬 탈출 시 제1 설정구간 동안 상기 오토리프레쉬커맨드의 입력을 차단하고,
    상기 내부리프레쉬신호생성회로는 셀프리프레쉬 진입 시 제2 설정구간 이후 상기 내부리프레쉬신호를 생성하는 반도체장치.
  15. 제 12 항에 있어서, 상기 리프레쉬제어회로는
    상기 리셋신호의 입력시점으로부터 제1 설정구간 이후 인에이블되는 상기 제1 카운팅신호를 생성하고, 상기 리셋신호의 입력시점으로부터 제2 설정구간 이후 인에이블되는 상기 제2 카운팅신호를 생성하는 카운터제어회로; 및
    상기 셀프리프레쉬커맨드에 응답하여 디스에이블되고 상기 제1 카운팅신호에 응답하여 인에이블되는 상기 마스킹신호를 생성하는 마스킹신호생성회로를 포함하는 반도체장치.
  16. 제 15 항에 있어서, 상기 카운터제어회로는
    상기 온도정보신호에 따라 펄스생성 주기가 조절되는 선택신호를 생성하는 선택신호생성회로;
    상기 선택신호에 응답하여 상기 리셋신호의 입력시점으로부터 상기 제1 설정구간 이후 인에이블되는 상기 제1 카운팅신호를 생성하고, 상기 리셋신호의 입력시점으로부터 상기 제2 설정구간 이후 인에이블되는 상기 제2 카운팅신호를 생성하는 카운팅신호생성회로; 및
    상기 내부커맨드에 응답하여 인에이블되거나 상기 제2 카운팅신호에 응답하여 인에이블되는 상기 리셋신호를 생성하는 리셋신호생성회로를 포함하는 반도체장치.
  17. 제 16 항에 있어서, 상기 선택신호생성회로는
    주기적으로 발생하는 펄스를 포함하는 주기신호를 생성하는 오실레이터;
    상기 주기신호에 응답하여 서로 다른 주파수를 갖는 다수의 내부주기신호를 생성하는 내부주기신호생성회로;
    상기 온도정보신호에 응답하여 상기 다수의 내부주기신호 중 어느 하나를 상기 선택신호로 출력하는 멀티플렉서를 포함하는 반도체장치.
  18. 제 16 항에 있어서, 상기 카운팅신호생성회로는
    상기 리셋신호에 응답하여 초기화되고 상기 선택신호에 응답하여 카운팅되는 제1 내부카운팅신호를 생성하는 제1 카운터;
    상기 리셋신호에 응답하여 초기화되고 상기 제1 내부카운팅신호에 응답하여 카운팅되는 상기 제1 카운팅신호를 생성하는 제2 카운터;
    상기 리셋신호에 응답하여 초기화되고 상기 제1 카운팅신호에 응답하여 카운팅되는 제2 내부카운팅신호를 생성하는 제3 카운터;
    상기 리셋신호에 응답하여 초기화되고 상기 제2 내부카운팅신호에 응답하여 카운팅되는 전치카운팅신호를 생성하는 제4 카운터; 및
    상기 셀프리프레쉬커맨드 및 상기 전치카운팅신호에 응답하여 인에이블되는 상기 제2 카운팅신호를 생성하는 펄스생성회로를 포함하는 반도체장치.
  19. 제 18 항에 있어서, 상기 펄스생성회로는
    상기 전치카운팅신호가 입력되는 시점으로부터 소정구간 발생하는 펄스를 포함하는 내부펄스신호를 생성하는 내부펄스신호생성회로; 및
    상기 셀프리프레쉬커맨드가 입력되는 경우 상기 내부펄스신호를 상기 제2 카운팅신호로 출력하는 논리회로를 포함하는 반도체장치.
  20. 제 18 항에 있어서, 상기 제1 설정구간은 상기 제1 및 제2 카운터가 초기화된 시점으로부터 상기 제1 및 제2 카운터의 카운팅동작으로 상기 제1 카운팅신호가 인에이블되는 시점까지의 구간이고, 상기 제2 설정구간은 상기 제1 내지 제4 카운터가 초기화된 시점으로부터 상기 제1 내지 제4 카운터의 카운팅동작으로 상기 전치카운팅신호가 인에이블되는 시점까지의 구간인 반도체장치.
  21. 제 15 항에 있어서, 상기 마스킹신호생성회로는
    상기 셀프리프레쉬커맨드가 입력되는 시점에 인에이블되고 상기 제1 카운팅신호가 입력되는 시점에 디스에이블되는 구동신호를 생성하는 구동신호생성회로; 및
    상기 구동신호를 래치하고, 래치된 상기 구동신호를 상기 마스킹신호로 출력하는 래치회로를 포함하는 반도체장치.

KR1020160061102A 2016-05-18 2016-05-18 반도체장치 및 반도체시스템 KR102443274B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020160061102A KR102443274B1 (ko) 2016-05-18 2016-05-18 반도체장치 및 반도체시스템
US15/214,578 US9773541B1 (en) 2016-05-18 2016-07-20 Semiconductor device and semiconductor system
US15/683,449 US10068632B2 (en) 2016-05-18 2017-08-22 Semiconductor device and semiconductor system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160061102A KR102443274B1 (ko) 2016-05-18 2016-05-18 반도체장치 및 반도체시스템

Publications (2)

Publication Number Publication Date
KR20170130685A true KR20170130685A (ko) 2017-11-29
KR102443274B1 KR102443274B1 (ko) 2022-09-16

Family

ID=59886450

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160061102A KR102443274B1 (ko) 2016-05-18 2016-05-18 반도체장치 및 반도체시스템

Country Status (2)

Country Link
US (2) US9773541B1 (ko)
KR (1) KR102443274B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11615832B2 (en) 2020-12-01 2023-03-28 SK Hynix Inc. Electronic devices executing a refresh operation based on temperature
KR20230122819A (ko) * 2022-02-15 2023-08-22 (주)피델릭스 반도체 메모리 장치의 오토 리프레쉬 제한 회로
US11894041B2 (en) 2020-12-01 2024-02-06 SK Hynix Inc. Electronic devices executing refresh operation based on adjusted internal voltage

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10332582B2 (en) 2017-08-02 2019-06-25 Qualcomm Incorporated Partial refresh technique to save memory refresh power
US10593392B1 (en) * 2018-12-19 2020-03-17 Micron Technology, Inc. Apparatuses and methods for multi-bank refresh timing

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080205183A1 (en) * 2007-02-28 2008-08-28 Samsung Electronics Co., Ltd. Self-refresh control circuit and semiconductor memory device including the same

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101132798B1 (ko) 2010-03-31 2012-04-02 주식회사 하이닉스반도체 셀프리프레시회로
US9007862B2 (en) 2012-07-12 2015-04-14 Rambus Inc. Reducing memory refresh exit time
KR102326018B1 (ko) * 2015-08-24 2021-11-12 삼성전자주식회사 메모리 시스템

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080205183A1 (en) * 2007-02-28 2008-08-28 Samsung Electronics Co., Ltd. Self-refresh control circuit and semiconductor memory device including the same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11615832B2 (en) 2020-12-01 2023-03-28 SK Hynix Inc. Electronic devices executing a refresh operation based on temperature
US11894041B2 (en) 2020-12-01 2024-02-06 SK Hynix Inc. Electronic devices executing refresh operation based on adjusted internal voltage
KR20230122819A (ko) * 2022-02-15 2023-08-22 (주)피델릭스 반도체 메모리 장치의 오토 리프레쉬 제한 회로

Also Published As

Publication number Publication date
US9773541B1 (en) 2017-09-26
US20170352405A1 (en) 2017-12-07
KR102443274B1 (ko) 2022-09-16
US10068632B2 (en) 2018-09-04

Similar Documents

Publication Publication Date Title
US10706899B2 (en) Semiconductor device
KR20180092513A (ko) 반도체장치
US10068632B2 (en) Semiconductor device and semiconductor system
US9613666B1 (en) Semiconductor devices and semiconductor systems including the same
KR102671072B1 (ko) 반도체장치 및 반도체시스템
US10181346B2 (en) Semiconductor devices and operations thereof
KR20170055045A (ko) 반도체장치
KR20180106491A (ko) 반도체장치
US9672884B1 (en) Semiconductor devices and semiconductor systems including the same
US10026461B2 (en) Semiconductor devices and semiconductor systems including the same
KR20190031913A (ko) 반도체장치
US10559340B2 (en) Semiconductor device
CN110364200B (zh) 半导体器件
US10636460B2 (en) Semiconductor system including mode register control circuit
CN110931059B (zh) 提供掉电模式的半导体器件及使用其控制掉电模式的方法
KR20170109141A (ko) 반도체장치
KR102638788B1 (ko) 반도체장치 및 반도체시스템
KR20190117078A (ko) 반도체장치
CN109427378B (zh) 周期控制电路
KR20180125657A (ko) 반도체장치
KR20180106493A (ko) 반도체장치
US9576628B1 (en) Semiconductor device
KR102550686B1 (ko) 반도체장치
KR20200127795A (ko) 반도체장치
KR20170103272A (ko) 반도체장치

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right