KR20170114719A - Semiconductor device package - Google Patents
Semiconductor device package Download PDFInfo
- Publication number
- KR20170114719A KR20170114719A KR1020160042164A KR20160042164A KR20170114719A KR 20170114719 A KR20170114719 A KR 20170114719A KR 1020160042164 A KR1020160042164 A KR 1020160042164A KR 20160042164 A KR20160042164 A KR 20160042164A KR 20170114719 A KR20170114719 A KR 20170114719A
- Authority
- KR
- South Korea
- Prior art keywords
- plating layer
- lead frame
- semiconductor device
- disposed
- device package
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 166
- 238000007747 plating Methods 0.000 claims abstract description 117
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims abstract description 36
- 238000000465 moulding Methods 0.000 claims abstract description 24
- 239000010931 gold Substances 0.000 claims abstract description 23
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 229910052737 gold Inorganic materials 0.000 claims abstract description 13
- 229910052759 nickel Inorganic materials 0.000 claims abstract description 12
- 229910052709 silver Inorganic materials 0.000 claims abstract description 12
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims abstract description 11
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims abstract description 10
- 239000004332 silver Substances 0.000 claims abstract description 10
- 238000000034 method Methods 0.000 claims description 8
- 230000008859 change Effects 0.000 description 20
- 230000004907 flux Effects 0.000 description 19
- 239000000853 adhesive Substances 0.000 description 16
- 230000001070 adhesive effect Effects 0.000 description 15
- 239000010408 film Substances 0.000 description 12
- 239000000463 material Substances 0.000 description 11
- 239000010949 copper Substances 0.000 description 9
- 229910052802 copper Inorganic materials 0.000 description 7
- 238000005260 corrosion Methods 0.000 description 7
- 230000007797 corrosion Effects 0.000 description 7
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 6
- 229910052718 tin Inorganic materials 0.000 description 6
- 238000007599 discharging Methods 0.000 description 5
- 230000003287 optical effect Effects 0.000 description 5
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 4
- 239000004020 conductor Substances 0.000 description 4
- 238000005286 illumination Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 239000010409 thin film Substances 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 239000003973 paint Substances 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 229910000679 solder Inorganic materials 0.000 description 3
- 239000004698 Polyethylene Substances 0.000 description 2
- 239000004743 Polypropylene Substances 0.000 description 2
- NINIDFKCEFEMDL-UHFFFAOYSA-N Sulfur Chemical compound [S] NINIDFKCEFEMDL-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 229910052797 bismuth Inorganic materials 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 239000004417 polycarbonate Substances 0.000 description 2
- 229920000515 polycarbonate Polymers 0.000 description 2
- 229920000573 polyethylene Polymers 0.000 description 2
- -1 polypropylene Polymers 0.000 description 2
- 229920001155 polypropylene Polymers 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 229910052711 selenium Inorganic materials 0.000 description 2
- 239000011669 selenium Substances 0.000 description 2
- 230000003595 spectral effect Effects 0.000 description 2
- 229910052717 sulfur Inorganic materials 0.000 description 2
- 239000011593 sulfur Substances 0.000 description 2
- 230000003746 surface roughness Effects 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229910052725 zinc Inorganic materials 0.000 description 2
- WUPHOULIZUERAE-UHFFFAOYSA-N 3-(oxolan-2-yl)propanoic acid Chemical compound OC(=O)CCC1CCCO1 WUPHOULIZUERAE-UHFFFAOYSA-N 0.000 description 1
- 229910002704 AlGaN Inorganic materials 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- BUGBHKTXTAQXES-UHFFFAOYSA-N Selenium Chemical compound [Se] BUGBHKTXTAQXES-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000000071 blow moulding Methods 0.000 description 1
- 229910052980 cadmium sulfide Inorganic materials 0.000 description 1
- UHYPYGJEEGLRJD-UHFFFAOYSA-N cadmium(2+);selenium(2-) Chemical compound [Se-2].[Cd+2] UHYPYGJEEGLRJD-UHFFFAOYSA-N 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000002845 discoloration Methods 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 230000005496 eutectics Effects 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229920003023 plastic Polymers 0.000 description 1
- 239000011148 porous material Substances 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 229920003002 synthetic resin Polymers 0.000 description 1
- 239000000057 synthetic resin Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/58—Optical field-shaping elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/58—Optical field-shaping elements
- H01L33/60—Reflective elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12041—LED
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Led Device Packages (AREA)
Abstract
실시예는 반도체 소자 패키지에 관한 것으로서, 기판; 상기 기판 상에 서로 전기적으로 이격되어 배치된 제1 리드 프레임과 제2 리드 프레임; 상기 제1 리드 프레임과 상기 제2 리드 프레임의 상하면에 각각 배치된 도금층; 상기 제1 리드 프레임과 상기 제2 리드 프레임에 전기적으로 연결된 반도체 소자; 및 상기 반도체 소자를 둘러싸는 몰딩부를 포함하고, 상기 도금층은 상기 제1 리드 프레임과 상기 제2 리드 프레임에 배치되고, 니켈(Ni)을 포함하는 제1 도금층; 상기 제1 도금층 상에 배치되고, 은(Ag)을 포함하는 제2 도금층; 및 상기 제2 도금층 상에 배치되고, 금(Au)을 포함하는 제3 도금층을 포함한다.An embodiment relates to a semiconductor device package, comprising: a substrate; A first lead frame and a second lead frame electrically spaced from each other on the substrate; A plating layer disposed on the top and bottom surfaces of the first lead frame and the second lead frame, respectively; A semiconductor element electrically connected to the first lead frame and the second lead frame; And a molding part surrounding the semiconductor device, wherein the plating layer is disposed on the first lead frame and the second lead frame, and includes: a first plating layer including nickel (Ni); A second plating layer disposed on the first plating layer and including silver (Ag); And a third plating layer disposed on the second plating layer and including gold (Au).
Description
실시예는 반도체 소자 패키지에 관한 것이다.An embodiment relates to a semiconductor device package.
GaN, AlGaN 등의 화합물을 포함하는 반도체 소자는 넓고 조정이 용이한 밴드 갭 에너지를 가지는 등의 많은 장점을 가져서, 발광 소자, 수광 소자 등 다양하게 사용되고 있다.Semiconductor devices including compounds such as GaN and AlGaN have many advantages such as having a wide and easily adjustable band gap energy, and are used in various applications such as light emitting devices and light receiving devices.
특히, 반도체의 3-5족 또는 2-6족 화합물 반도체 물질을 이용한 발광 다이오드(Light Emitting Diode)나 레이저 다이오드(Laser Diode)와 같은 발광 소자는 박막 성장 기술 및 소자 재료의 개발로 적색, 녹색, 청색 및 자외선 등 다양한 색을 구현할 수 있으며, 형광 물질을 이용하거나 색을 조합함으로써 효율이 좋은 백색 광선도 구현이 가능하며, 형광등, 백열등 등 기존의 광원에 비해 저소비전력, 반영구적인 수명, 빠른 응답속도, 안전성, 환경 친화성의 장점을 가진다.Particularly, a light emitting device such as a light emitting diode or a laser diode using a semiconductor material of Group 3-5 or 2-6 group semiconductors can be applied to various devices such as a red, Blue, and ultraviolet rays. By using fluorescent materials or combining colors, it is possible to realize a white light beam with high efficiency. Also, compared to conventional light sources such as fluorescent lamps and incandescent lamps, low power consumption, , Safety, and environmental friendliness.
따라서, 광 통신 수단의 송신 모듈, LCD(Liquid Crystal Display) 표시 장치의 백라이트를 구성하는 냉음극관(CCFL: Cold Cathode Fluorescence Lamp)을 대체하는 발광 다이오드 백라이트, 형광등이나 백열 전구를 대체할 수 있는 백색 발광 다이오드 조명 장치, 자동차 헤드 라이트 및 신호등에까지 응용이 확대되고 있다.Therefore, a transmission module of the optical communication means, a light emitting diode backlight replacing a cold cathode fluorescent lamp (CCFL) constituting a backlight of an LCD (Liquid Crystal Display) display device, a white light emitting element capable of replacing a fluorescent lamp or an incandescent lamp Diode lighting, automotive headlights, and traffic lights.
반도체 소자는 사파이어 등으로 이루어진 기판 위에 제1 도전형 반도체층과 활성층 및 제2 도전형 반도체층을 포함하는 발광구조물이 형성되고, 제1 도전형 반도체층과 제2 도전형 반도체층 상에 각각 제1 전극과 제2 전극이 배치된다.A semiconductor device includes a light emitting structure including a first conductivity type semiconductor layer, an active layer, and a second conductivity type semiconductor layer formed on a substrate made of sapphire or the like. The first conductivity type semiconductor layer and the second conductivity type semiconductor layer One electrode and the second electrode are disposed.
반도체 소자 패키지는 패키지 몸체에 제1 전극과 제2 전극이 배치되고, 패키지 몸체의 바닥 면에 반도체 소자가 배치되며 제1 전극 및 제2 전극과 전기적으로 연결된다.The semiconductor device package has a first electrode and a second electrode disposed on a package body, a semiconductor element disposed on a bottom surface of the package body, and electrically connected to the first electrode and the second electrode.
반도체 소자 패키지는 리드 프레임 상에 금속의 도금층이 배치되고, 도금층에 반도체 소자를 접착시키기 위한 접착제가 도포된다. 상기 접착제는 일정 시간이 경과하면 접착력이 떨어져 반도체 소자가 리드 프레임 상으로부터 들뜨게 됨으로써 반도체 소자 패키지의 내구성과 신뢰성이 크게 저하된다.In the semiconductor device package, a plating layer of metal is disposed on the lead frame, and an adhesive for bonding the semiconductor element to the plating layer is applied. When the adhesive agent has a certain time, the adhesive force is lowered and the semiconductor element is lifted from the lead frame, so that the durability and the reliability of the semiconductor device package are greatly deteriorated.
실시예는 반도체 소자 패키지의 내구성과 신뢰성을 향상시키고자 한다.The embodiment intends to improve the durability and reliability of the semiconductor device package.
상기와 같은 목적을 달성하기 위하여, 실시예는 기판; 상기 기판 상에 서로 전기적으로 이격되어 배치된 제1 리드 프레임과 제2 리드 프레임; 상기 제1 리드 프레임과 상기 제2 리드 프레임의 상하면에 각각 배치된 도금층; 상기 제1 리드 프레임과 상기 제2 리드 프레임에 전기적으로 연결된 반도체 소자; 및 상기 반도체 소자를 둘러싸는 몰딩부를 포함하고, 상기 도금층은 상기 제1 리드 프레임과 상기 제2 리드 프레임에 배치되고, 니켈(Ni)을 포함하는 제1 도금층; 상기 제1 도금층 상에 배치되고, 은(Ag)을 포함하는 제2 도금층; 및 상기 제2 도금층 상에 배치되고, 금(Au)을 포함하는 제3 도금층을 포함하는 반도체 소자 패키지를 제공한다.According to an aspect of the present invention, A first lead frame and a second lead frame electrically spaced from each other on the substrate; A plating layer disposed on the top and bottom surfaces of the first lead frame and the second lead frame, respectively; A semiconductor element electrically connected to the first lead frame and the second lead frame; And a molding part surrounding the semiconductor device, wherein the plating layer is disposed on the first lead frame and the second lead frame, and includes: a first plating layer including nickel (Ni); A second plating layer disposed on the first plating layer and including silver (Ag); And a third plating layer disposed on the second plating layer and including gold (Au).
예를 들어, 상기 반도체 소자와 상기 도금층 사이에 배치된 접착부재를 더 포함할 수 있다.For example, it may further include an adhesive member disposed between the semiconductor element and the plating layer.
예를 들어, 상기 제1 도금층의 두께는 0.1㎛ 내지 2.5㎛이고, 상기 제2 도금층의 두께는 0.5㎛ 내지 4.0㎛이며, 상기 제3 도금층의 두께는 0.003㎛ 내지 0.07㎛일 수 있다.For example, the thickness of the first plating layer may be 0.1 탆 to 2.5 탆, the thickness of the second plating layer may be 0.5 탆 to 4.0 탆, and the thickness of the third plating layer may be 0.003 탆 to 0.07 탆.
예를 들어, 상기 반도체 소자와 상기 몰딩부 사이에 제1 절연막; 및 상기 도금층과 상기 몰딩부 사이에 배치된 제2 절연막을 더 포함할 수 있다.For example, a first insulating layer may be formed between the semiconductor element and the molding portion. And a second insulating layer disposed between the plating layer and the molding portion.
예를 들어, 상기 반도체 소자는 제1 와이어 및 제2 와이어를 통해 상기 제1 리드 프레임 및 상기 제2 리드 프레임과 각각 연결될 수 있다.For example, the semiconductor device may be connected to the first lead frame and the second lead frame via a first wire and a second wire, respectively.
예를 들어, 상기 제1 리드 프레임 및 상기 제2 리드 프레임의 상부에 배치된 상기 도금층과 함께 캐비티를 형성하는 리플렉터를 더 포함하고, 상기 반도체 소자는 상기 캐비티 내에 배치될 수 있다.For example, the semiconductor device may further include a reflector that forms a cavity together with the plating layer disposed on the first lead frame and the second lead frame, and the semiconductor device may be disposed in the cavity.
예를 들어, 상기 리플렉터와 상기 몰딩부 사이에 배치된 제4 절연막을 더 포함할 수 있다.For example, the display device may further include a fourth insulating film disposed between the reflector and the molding part.
실시예에 따른 반도체 소자 패키지는 도금층과 접착부재에 의해 접착된 반도체 소자가 접착부재가 경화되는 열처리 과정에서 도금층으로부터 박리되는 것을 방지함으로써, 반도체 소자 패키지의 내구성과 신뢰성을 개선시킬 수 있다.The semiconductor device package according to the embodiment can improve the durability and reliability of the semiconductor device package by preventing the semiconductor device bonded by the plating layer and the bonding member from peeling off from the plating layer in the heat treatment process in which the bonding member is cured.
도 1은 실시예에 따른 반도체 소자 패키지를 나타낸 평면도이다.
도 2는 도 1의 A-A' 단면도이다.
도 3은 도 2에 도시된 반도체 소자 패키지에서 실시예에 따른 도금층의 구조를 나타낸 도면이다.
도 4는 다른 실시예에 따른 반도체 소자 패키지를 나타낸 단면도이다.
도 5는 종래의 반도체 소자 패키지의 도금층을 적용한 반도체 소자 패키지의 시간에 따른 광속 변화율을 나타낸 그래프이다.
도 6a와 도 6b는 실시예에 따른 반도체 소자 패키지의 도금층을 적용한 반도체 소자 패키지의 시간에 따른 광속 변화율을 나타낸 그래프와 표이다.
도 7a와 도 7b는 다른 실시예에 따른 반도체 소자 패키지의 도금층을 적용한 반도체 소자 패키지의 시간에 따른 광속 변화율을 나타낸 그래프와 표이다.
도 8a와 도 8b는 또 다른 실시예에 따른 반도체 소자 패키지의 도금층을 적용한 반도체 소자 패키지의 시간에 따른 광속 변화율을 나타낸 그래프와 표이다.
도 9는 종래의 도금층을 적용한 반도체 소자 패키지의 잔사를 나타낸 사진이다.
도 10은 실시예에 따른 도금층을 적용한 반도체 소자 패키지의 잔사를 나타낸 사진이다.
도 11은 실시예에 따른 반도체 소자 패키지를 포함하는 영상표시장치의 일실시예를 나타낸 분해사시도이다.
도 12는 실시예에 따른 반도체 소자 패키지가 배치된 조명 장치의 일실시예를 나타낸 분해사시도이다.1 is a plan view showing a semiconductor device package according to an embodiment.
2 is a cross-sectional view taken along line AA 'of FIG.
3 is a view illustrating a structure of a plating layer according to an embodiment of the semiconductor device package shown in FIG.
4 is a cross-sectional view of a semiconductor device package according to another embodiment.
FIG. 5 is a graph showing the rate of change of luminous flux with time of a semiconductor device package to which a plating layer of a conventional semiconductor device package is applied.
6A and 6B are graphs and tables showing the rate of change of luminous flux with time of a semiconductor device package to which a plating layer of a semiconductor device package according to the embodiment is applied.
FIGS. 7A and 7B are graphs and tables showing the rate of change of luminous flux with time of a semiconductor device package to which a plating layer of a semiconductor device package according to another embodiment is applied.
8A and 8B are graphs and tables showing the rate of change of luminous flux with time of a semiconductor device package using a plating layer of a semiconductor device package according to yet another embodiment.
9 is a photograph showing a residue of a semiconductor device package to which a conventional plating layer is applied.
10 is a photograph showing a residue of a semiconductor device package to which a plating layer according to the embodiment is applied.
11 is an exploded perspective view showing an embodiment of an image display apparatus including a semiconductor device package according to an embodiment.
12 is an exploded perspective view showing an embodiment of a lighting device in which a semiconductor device package according to the embodiment is disposed.
이하 상기의 목적을 구체적으로 실현할 수 있는 본 발명의 실시예를 첨부한 도면을 참조하여 설명한다.BRIEF DESCRIPTION OF THE DRAWINGS The above and other objects, features and advantages of the present invention will be more apparent from the following detailed description taken in conjunction with the accompanying drawings, in which: FIG.
본 발명에 따른 실시예의 설명에 있어서, 각 element의 " 상(위) 또는 하(아래)(on or under)"에 형성되는 것으로 기재되는 경우에 있어, 상(위) 또는 하(아래)(on or under)는 두 개의 element가 서로 직접(directly) 접촉되거나 하나 이상의 다른 element가 상기 두 element 사이에 배치되어(indirectly) 형성되는 것을 모두 포함한다. 또한 "상(위) 또는 하(아래)(on or under)"으로 표현되는 경우 하나의 element를 기준으로 위쪽 방향뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.In the description of the embodiment according to the present invention, in the case of being described as being formed "on or under" of each element, the upper (upper) or lower (lower) or under are all such that two elements are in direct contact with each other or one or more other elements are indirectly formed between the two elements. Also, when expressed as "on or under", it may include not only an upward direction but also a downward direction with respect to one element.
반도체 소자는 발광 소자, 수광 소자 등을 포함할 수 있으며, 발광 소자와 수광 소자는 모두 제1 도전형 반도체층과 활성층 및 제2 도전형 반도체층을 포함할 수 있다.The semiconductor device may include a light emitting element, a light receiving element, and the like. The light emitting element and the light receiving element may include the first conductivity type semiconductor layer, the active layer, and the second conductivity type semiconductor layer.
본 실시예에 따른 반도체 소자는 발광 소자일 수 있다.The semiconductor device according to this embodiment may be a light emitting device.
발광 소자는 상술한 바와 같이 제1 도전형 반도체층을 통해서 주입되는 전자와 제2 도전형 반도체층을 통해서 주입되는 정공이 서로 만나서 물질 고유의 에너지 밴드에 의해서 결정되는 에너지를 갖는 빛을 방출한다. 이때, 방출되는 빛은 상기 물질의 조성에 따라 다를 수 있다.As described above, electrons injected through the first conductive type semiconductor layer and holes injected through the second conductive type semiconductor layer meet with each other to emit light having energy determined by a specific energy band of the material. At this time, the emitted light may be different depending on the composition of the material.
발광 소자는 발광 소자 패키지로 구성되어, 조명 시스템의 광원으로 사용될 수 있는데, 예를 들어 영상 표시 장치의 광원이나 조명 장치 등의 광원으로 사용될 수 있다.The light emitting device is formed of a light emitting device package and can be used as a light source of an illumination system, for example, as a light source of an image display device or a lighting device.
영상 표시 장치의 백라이트 유닛으로 사용될 때 에지 타입의 백라이트 유닛으로 사용되거나 직하 타입의 백라이트 유닛으로 사용될 수 있고, 조명 장치의 광원으로 사용될 때 등기구나 벌브 타입으로 사용될 수도 있으며, 또한 이동 단말기의 광원으로 사용될 수도 있다.When used as a backlight unit of a video display device, it can be used as an edge-type backlight unit or as a direct-type backlight unit. When used as a light source of a lighting device, it can be used as a regulator or bulb type. It is possible.
발광 소자는 발광 다이오드 외에 레이저 다이오드가 있다. 발광 소자에서 방출되는 광은 여러 파장 영역의 광이 혼합되어 있으며 발광 소자를 중심으로 방사상으로 광이 방출될 수 있다. 레이저 다이오드는, 상술한 구조의 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함할 수 있다. 그리고, p-형의 제1 도전형 반도체와 n-형의 제2 도전형 반도체를 접합시킨 뒤 전류를 흘러주었을 때 활성층에서 빛이 방출되는 전계 발광(electro-luminescence) 현상을 이용하나, 방출되는 광의 방향성과 파장 대역의 차이점이 있다. 즉, 레이저 다이오드는 여기 방출(stimulated emission)이라는 현상과 보강간섭 현상 등을 이용하여 하나의 특정한 파장(단색광, monochromatic beam)을 가지는 빛이 동일한 위상을 가지고 동일한 방향으로 방출될 수 있으며, 이러한 특성으로 인하여 광통신에 사용될 수 있다.The light emitting element has a laser diode in addition to the light emitting diode. The light emitted from the light emitting device is mixed with light in a plurality of wavelength ranges, and light can be radiated around the light emitting device. The laser diode may include a first conductivity type semiconductor layer having the above-described structure, an active layer, and a second conductivity type semiconductor layer. Then, an electro-luminescence phenomenon in which light is emitted from the active layer when a current is applied after bonding the p-type first conductivity type semiconductor and the n-type second conductivity type semiconductor is used, There is a difference between the directionality of light and the wavelength band. That is, the laser diode can emit light having one specific wavelength (monochromatic beam) with the same phase and in the same direction by using a phenomenon called stimulated emission and a constructive interference phenomenon. It can be used for optical communication.
수광 소자는 빛을 검출하여 그 강도를 전기 신호로 변환하는 일종의 트랜스듀서인 광 검출기(photodetector)를 의미할 수 있다. 이러한 광 검출기로서, 광전지(실리콘, 셀렌), 광도전 소자(황화 카드뮴, 셀렌화 카드뮴), 포토 다이오드(예를 들어, visible blind spectral region이나 true blind spectral region에서 피크 파장을 갖는 PD), 포토 트랜지스터, 광전자 증배(multiplication)관, 광전관(진공, 가스 봉입), IR(Infra-Red) 검출기 등이 있으나, 실시예는 이에 국한되지 않는다.The light receiving element may refer to a photodetector, which is a kind of transducer that detects light and converts its intensity into an electric signal. As such a photodetector, a photodiode (e.g., a PD with a peak wavelength in a visible blind spectral region or a true blind spectral region), a photodiode (e.g., a photodiode such as a photodiode (silicon, selenium), a photoconductive element (cadmium sulfide, cadmium selenide) , Photomultiplier tubes, phototube (vacuum, gas-filled), IR (Infra-Red) detectors, and the like.
또한, 광검출기와 같은 반도체 소자는 일반적으로 광변환 효율이 우수한 직접 천이 반도체(direct bandgap semiconductor)를 이용하여 제작될 수 있다. 또는, 광검출기는 구조가 다양하여 가장 일반적인 구조로는 p-n 접합을 이용하는 pin형 광검출기와, 쇼트키접합(Schottky junction)을 이용하는 쇼트키형 광검출기와, MSM(Metal Semiconductor Metal)형 광검출기 등이 있다. 이들 중 pin형 광검출기와 쇼트키형 광검출기는 질화물 반도체 물질을 이용하여 구현될 수 있다.In addition, a semiconductor device such as a photodetector may be fabricated using a direct bandgap semiconductor, which is generally excellent in photo-conversion efficiency. Alternatively, the photodetector has a variety of structures, and the most general structure includes a pinned photodetector using a pn junction, a Schottky photodetector using a Schottky junction, and a metal-semiconductor metal (MSM) photodetector have. Among them, the pin type photodetector and the Schottky type photodetector can be implemented using a nitride semiconductor material.
포토 다이오드(Photodiode) 같은 수광 소자는 발광 소자와 동일하게, 제1 도전형 반도체층과 활성층 및 제2 도전형 반도체층을 포함할 수 있고, p-n 접합 또는 pin 구조로 이루어진다. 포토 다이오드에 역방향 바이어스 전압을 인가하면 저항이 매우 높아져서 미세한 전류가 흐르나, 광이 포토 다이오드에 입사되면 전자와 정공이 생성되어 전류가 흐르며, 이때 전압의 크기는 포토 다이오드에 입사되는 광의 강도에 거의 비례한다.Like the light emitting device, the light receiving device such as a photodiode may include a first conductivity type semiconductor layer, an active layer, and a second conductivity type semiconductor layer, and may have a p-n junction or a pin structure. When a reverse bias voltage is applied to the photodiode, the resistance becomes very high and a minute current flows. However, when light is incident on the photodiode, electrons and holes are generated and a current flows. The magnitude of the voltage is almost proportional to the intensity of light incident on the photodiode do.
광전지 또는 태양 전지(solar cell)는 포토 다이오드의 일종으로, 광전 효과를 이용하여 광을 전류로 변환할 수 있다. 태양 전지는, 발광 소자와 동일하게, 상술한 구조의 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함할 수 있다. 외부에서 태양광 등이 입사되면 n형의 제1 도전형 반도체층, p형의 제2 도전형 반도체층에서 전자(electron)와 홀(hole)이 각각 생성되고, 생성된 전자와 홀이 n형 전극과 p형 전극으로 각각 이동하며, n형 전극과 p형 전극을 서로 연결하면 전자가 n형 전극으로부터 p형 전극으로 이동하여 전류가 흐르게 된다.A photovoltaic cell or a solar cell is a type of photodiode that can convert light into current using a photoelectric effect. The solar cell, like the light emitting device, may include the first conductivity type semiconductor layer, the active layer, and the second conductivity type semiconductor layer having the above-described structure. When sunlight or the like is incident from the outside, electrons and holes are generated in the n-type first conductivity type semiconductor layer and the p-type second conductivity type semiconductor layer, respectively. When the n-type electrode and the p-type electrode are connected to each other, electrons move from the n-type electrode to the p-type electrode, and current flows.
태양 전지는 결정형 태양 전지와 박막형 태양 전지로 나뉠 수 있고, 박막형 태양 전지는 무기 박막계 태양 전지와 유기 박막계 태양 전지로 나뉠 수 있다.The solar cell can be divided into a crystalline solar cell and a thin film solar cell. The thin film solar cell can be divided into an inorganic thin film solar cell and an organic thin film solar cell.
또한, 상술한 반도체 소자는 반드시 반도체로만 구현되지 않으며 경우에 따라 금속 물질을 더 포함할 수도 있다. 예를 들어, 수광 소자와 같은 반도체 소자는 Ag, Al, Au, In, Ga, N, Zn, Se, 또는 As 중 적어도 하나를 이용하여 구현될 수 있으며, p형 도펀트나 n형 도펀트에 의해 도핑된 반도체 물질이나 진성 반도체 물질을 이용하여 구현될 수도 있다.In addition, the above-described semiconductor element is not necessarily implemented as a semiconductor, and may further include a metal material as the case may be. For example, a semiconductor element such as a light receiving element may be implemented using at least one of Ag, Al, Au, In, Ga, N, Zn, Se, or As, and doped with a p- Or may be implemented using a semiconductor material or an intrinsic semiconductor material.
이하, 전술한 발광 소자에 해당하는 기능을 수행하는 반도체 소자를 포함하는 실시예에 의한 반도체 소자 패키지를 설명한다.Hereinafter, a semiconductor device package according to an embodiment including a semiconductor device that performs a function corresponding to the above-described light emitting device will be described.
도 1은 실시예에 따른 반도체 소자 패키지(100A)를 나타낸 평면도이고, 도 2는 도 1의 A-A' 단면도이다.FIG. 1 is a plan view showing a
본 실시예에 따른 반도체 소자 패키지(100A)는 기판(110), 제1 리드 프레임(121)과 제2 리드 프레임(122), 도금층(130), 반도체 소자(150) 및 몰딩부(160)를 포함할 수 있다.The
실시예에서 기판(110)은 실리콘 재질, 합성수지 재질, 또는 금속 재질을 포함하여 형성될 수 있고 패키지 몸체로 작용할 수 있으며, 반도체 소자(150)에서 발생되는 열을 외부로 배출시킬 수 있도록 열전도성 기판으로 구비될 수 있다.In the embodiment, the
또한, 기판(110) 상에는 제1 리드 프레임(121) 및 제2 리드 프레임(122)이 서로 전기적으로 이격되어 배치되는데, 후술할 반도체 소자(150)에 형성되는 제1 전극패드 및 제2 전극패드(미도시)와 각각 대응되도록 형성되어 전기적으로 연결될 수 있다.The
제1 전극패드(미도시)와 제2 전극패드(미도시)는 알루미늄(Al), 티타늄(Ti), 크롬(Cr), 니켈(Ni), 구리(Cu) 또는 금(Au) 중 적어도 하나 및 이들의 합금을 포함하여 단층 또는 다층 구조로 형성될 수 있다.The first electrode pad (not shown) and the second electrode pad (not shown) may be formed of at least one of aluminum (Al), titanium (Ti), chromium (Cr), nickel (Ni), copper (Cu) And an alloy thereof.
그리고, 제1 리드 프레임(121)과 제2 리드 프레임(122)은 서로 전기적으로 분리되며, 제1 리드 프레임(121)과 제2 리드 프레임(122)에 전기적으로 연결된 반도체 소자(150)에 전원을 공급해 준다. 여기서, 제1 리드 프레임(121)과 제2 리드 프레임(122)은 반도체 소자(150)에서 방출된 빛을 반사시킬 수도 있다.The
제1 리드 프레임(121)과 제2 리드 프레임(122)은 구리 등의 도전성 물질로 이루어질 수 있으며, 제1 리드 프레임(121)과 제2 리드 프레임(122)의 상하면에 도금층(130)이 각각 배치될 수 있다.The
도 3은 도 2에 도시된 반도체 소자 패키지(100A)에서 실시예에 따른 도금층의 구조를 나타낸 도면이다.3 is a view showing a structure of a plating layer according to an embodiment of the
도 3에 도시된 바와 같이, 반도체 소자 패키지의 리드 프레임을 중심으로 상하 대칭으로 배치되는 도금층(130)은 제1 내지 제3 도금층(131 내지 133)을 포함할 수 있다. 여기서, 제1 도금층(131)은 제1 리드 프레임(121)과 제2 리드 프레임(122)에 배치된다. 제2 도금층(132)은 제1 도금층(131) 상에 배치되고, 제3 도금층(133)은 제2 도금층(132)과 연결되어 배치된다.As shown in FIG. 3, the
그리고, 제1 도금층(131)은 니켈(Ni)을 포함할 수 있으며, 제2 도금층(132)은 은(Ag)을 포함할 수 있고, 제3 도금층(133)은 금(Au)을 포함할 수 있다.The
니켈(Ni)을 포함하는 제1 도금층(131)은 구리 등의 도전성 물질로 이루어진 제1 리드 프레임과 제2 리드 프레임 상에 배치되어 반도체 소자 패키지 제작 시에 일어나는 열적 이력을 통해 발생되는 구리의 금속 확산을 방지해 주고, 구리의 부식을 방지해 줄 수 있는 역할을 할 수 있다.The first plated
실시예에서, 제1 도금층(131)의 두께는 0.1㎛ 내지 2.5㎛일 수 있다.In an embodiment, the thickness of the
여기서, 니켈(Ni)을 포함하는 제1 도금층(131)의 두께가 0.1㎛보다 얇게 형성되면 도금층의 강도가 약해질 수 있고, 구리의 부식을 방지해주는데 한계가 있다. 그리고, 제1 도금층(131)의 두께가 2.5㎛보다 두껍게 형성되면 도금층의 전체 두께가 너무 두꺼워질 수 있다.Here, if the thickness of the
따라서, 도금층의 강도와 내식성을 고려하여, 제1 도금층(131)의 두께가 결정될 수 있다.Therefore, the thickness of the
은(Ag)을 포함하는 제2 도금층(132)은 기공(porosity)이 형성된 제1 도금층(131)의 표면을 매끄럽게 만들어주어 내식성 향상에 기여할 뿐만 아니라 반도체 소자 패키지에 반도체 소자를 와이어 본딩할 때 접착력을 향상시켜 줄 수 있다.The
실시예에서, 제2 도금층(132)의 두께는 0.5㎛ 내지 4.0㎛일 수 있다.In an embodiment, the thickness of the
여기서, 제2 도금층(132)의 두께가 0.5㎛보다 얇게 형성되면 기공이 형성된 제1 도금층(131)의 표면을 매끄럽게 만들어주는데 한계가 있고, 제2 도금층(132)의 두께가 4.0㎛보다 두껍게 형성되면 도금층을 제작하는데 드는 비용이 증가하게 된다.If the thickness of the
금(Au)을 포함하는 제3 도금층(133)은 은(Ag)을 포함하는 제2 도금층(132)이 외부 환경에 의해 산화 또는 변색되는 것을 방지해 주고, 은(Ag)을 포함하는 제2 도금층(132)가 가지는 흡습성 때문에 몰딩 시에 몰딩 결합력이 저하되는 것을 방지해 줄 수 있다.The
제3 도금층(133)의 두께는 0.003㎛ 내지 0.07㎛일 수 있다.The thickness of the
여기서, 제3 도금층(133)의 두께가 0.003㎛보다 얇게 형성되면 황부식을 방지하는데 한계가 있고, 제3 도금층(133)의 두께가 0.07㎛보다 두껍게 형성되면 도금층의 제작 비용이 증가하게 된다. 따라서, 제3 도금층(133)의 두께는 황부식을 방지할 수 있으면서, 도금층의 제작비용을 절감할 수 있는 최소한의 두께로 형성될 수 있다.If the thickness of the
실시예들은 상술한 바와 같이, 제1 도금층(131), 제2 도금층(132) 및 제3 도금층(133)의 각 두께는 도금층의 강도와 내식성, 패키지 제작비용 등을 고려하여 결정될 수 있다. 그리고, 실시예들에 의하면, 도금층에 접착부재에 의해 접착된 반도체 소자가 접착부재가 경화되는 과정에서 접착력이 떨어져 도금층으로부터 반도체 소자가 들뜨는 것을 방지함으로써 반도체 소자 패키지의 내구성과 신뢰성을 향상시킬 수 있는 효과가 있다.As described above, the thicknesses of the
도 4는 다른 실시예에 따른 반도체 소자 패키지(100B)를 나타낸 단면도이다.4 is a cross-sectional view showing a
도 2와 도 4를 참조하면, 반도체 소자 패키지(100B)는 반도체 소자(150)와 도금층(130) 사이에 배치된 접착부재(155)를 더 포함할 수 있다. 그리고, 도전층 상에 반도체 소자가 연결되어 고정될 수 있도록 반도체 소자(150)와 도금층(130) 사이에는 접착부재(155)가 배치되어 솔더링될 수 있는데, 반도체 소자(150)의 제1 전극패드와 제1 리드 프레임의 사이와, 제2 전극 패드와 제2 리드 프레임의 사이에 각각 배치될 수 있다.2 and 4, the
여기서, 접착부재(155)는 Au 또는 Sn 그리고 Sn/Ag, Sn/Cu, Sn/Zn, Sn/Zn/Bi, Sn/Zn/Bi, Sn/Ag/Cu, Sn/Ag/Bi의 무연 솔더(Lead-free solder) 및 High lead와 eutectic의 유연 솔더(Lead solder) 중 어느 하나로 이루어질 수 있다.Here, the
그리고, 접착부재(155)의 두께(BLT: Bonding Layer Thickness)가 너무 얇으면 제1 리드 프레임(121) 및 제2 리드 프레임(122)과 반도체 소자(150) 간을 접착해 줌과 동시에 버퍼층(Buffer Layer)의 역할을 해 줄 수 없고, 접착부재(155)의 두께가 두껍게 구비되면 접착력이 불안정하게 된다.If the thickness (BLT: Bonding Layer Thickness) of the
따라서, 접착부재(155)의 두께는 제1 리드 프레임(121) 및 제2 리드 프레임(122)과 반도체 소자(150) 간을 접착해 줌과 동시에 버퍼층(Buffer Layer)의 역할을 해 줄 수 있도록 형성될 수 있다.Therefore, the thickness of the
한편, 반도체 소자 패키지(100B)는 제1 및 제2 리드 프레임(121, 122)의 상부에 배치된 도금층(130)과 함께 캐비티를 형성하는 리플렉터(115)를 더 포함하고, 반도체 소자(150)가 캐비티 내에 배치될 수 있다. 여기서, 리플렉터(115)는 반도체 소자(150)로부터 방출되는 빛을 반도체 소자 패키지(100B)의 전면(도 2와 도 4에서 윗 방향)으로 반사시켜 휘도를 증가시킬 수 있다.The
그리고, 몰딩부(160)는 반도체 소자(150)를 보호하도록 반도체 소자를 둘러싸 반도체 소자(150)의 둘레에 배치될 수 있고, 반도체 소자(150)로부터 방출되는 빛의 진로를 변경하여 렌즈로 작용할 수 있다. 몰딩부(160) 내에는 형광체가 포함되어 반도체 소자(150)로부터 방출되는 제1 파장 영역의 빛에 의하여 여기되어 제2 파장 영역의 빛을 방출할 수도 있다.The
또한, 몰딩부(160)는 도시된 바와 같이 반도체 소자(150)와 대응하는 영역의 일부가 함몰된 돔(dome) 타입으로 이루어지거나, 반도체 소자 패키지의 광출사각을 조절하기 위하여 다른 형상으로 배치될 수도 있다.The
도시되지는 않았으나, 반도체 소자(150) 위에는 형광체층이 위치할 수 있으며, 형광체층은 컨포멀 코팅(conformal coating) 방식의 일정한 두께로 배치되어 일정한 두께로 배치될 수 있으며, 형광체층의 작용은 상술한 몰딩부(160) 내에 형광체가 배치되는 경우와 동일할 수 있다.Although not shown, the phosphor layer may be disposed on the
반도체 소자(150)는 플립 칩(Flip Chip)으로 구비될 수 있으며, 기판의 상부에 수직으로 플립칩 본딩되어 배치될 수 있다.The
또한, 반도체 소자 패키지에 안착되는 반도체 소자(150)는 수직형 반도체 소자나 수평형 반도체 소자로 배치될 수도 있다. 본 실시예에서는, 반도체 소자(150)의 제1 전극패드 및 제2 전극패드(미도시)가 제1 리드 프레임(121) 및 제2 리드 프레임(122)에 각각 제1 와이어(151)와 제2 와이어(152)로 전기적으로 연결될 수 있다.In addition, the
제1 와이어(151) 및 제2 와이어(152)는 도전성 물질로 이루어질 수 있으며, 지름 0.8 내지 1.6 밀리미터 정도의 금(Au)으로 이루어질 수 있다. 와이어의 두께가 너무 얇으면 외력에 의하여 절단될 수 있으며, 너무 두꺼우면 재료비가 증가하고 반도체 소자에서 방출되는 빛이 진행에 장애물이 될 수 있다.The
한편, 도금층과 반도체 소자 사이에 배치되는 접착부재가 경화할 때, 도금층의 제3 도금층이 접착부재의 경화를 저해하게 됨으로써 접착부재의 접착력이 크게 저하될 수 있다.On the other hand, when the bonding member disposed between the plating layer and the semiconductor element is cured, the third plating layer of the plating layer hinders the curing of the bonding member, so that the adhesive force of the bonding member may be greatly lowered.
이를 방지하기 위하여, 도 2와 도 4에 굵은 실선으로 표시된 바와 같이, 실시예에 따른 반도체 소자 패키지(100B)는 반도체 소자(150)와 몰딩부(160) 사이에 배치된 제1 절연막(140a)과, 도금층(130)과 몰딩부(160) 사이에 배치된 제2 절연막(140b)을 더 포함할 수 있다. 또한, 리플렉터(115)와 몰딩부(160) 사이에 배치되는 제4 절연막(140d)을 더 포함할 수 있다.2 and 4, the
그리고, 각 절연막(140a, 140b, 140d)은 실리콘 산화막을 포함할 수 있다.Each of the insulating
이와 같이 제1 절연막(140a), 제2 절연막(140b) 및 제4 절연막(140d)이 도금층과, 도금층에 배치된 반도체 소자와, 리플렉터에 배치됨으로써, 도금층에 접착부재에 의해 접착된 반도체 소자가 접착부재가 경화되는 과정에서 접착력이 떨어져 반도체 소자가 도금층으로부터 들뜨는 것을 방지할 수 있고, 반도체 소자에서 발생하는 열로 인해 리플렉터와 몰딩부 사이가 들뜨는 것을 방지할 수 있어 반도체 소자 패키지의 내구성과 신뢰성을 향상시킬 수 있는 효과가 있다.The first
도 5는 종래의 반도체 소자 패키지의 도금층을 적용한 반도체 소자 패키지의 시간에 따른 광속 변화율을 나타낸 그래프이다.FIG. 5 is a graph showing the rate of change of luminous flux with time of a semiconductor device package to which a plating layer of a conventional semiconductor device package is applied.
반도체 소자 패키지의 사용 중 시간에 따른 광속 변화율은 일정 범위 내에서 유지되어야 반도체 소자 패키지의 신뢰성을 확보할 수 있는데, 종래의 도금층이 적용된 반도체 소자 패키지의 광속 변화율은 특정 시간동안에만 일정 범위보다 크게 나타난다.The rate of change of the luminous flux with time during use of the semiconductor device package can be maintained within a certain range to ensure the reliability of the semiconductor device package. The rate of change of the luminous flux of the semiconductor device package to which the conventional plating layer is applied, .
도 6a와 도 6b는 실시예에 따른 반도체 소자 패키지의 도금층을 적용한 반도체 소자 패키지의 시간에 따른 광속 변화율을 나타낸 그래프와 표이다.6A and 6B are graphs and tables showing the rate of change of luminous flux with time of a semiconductor device package to which a plating layer of a semiconductor device package according to the embodiment is applied.
도 6a와 도 6b를 참고하면, 니켈(Ni), 은(Ag), Au(금)의 두께가 각각 0.5㎛, 2.0㎛, 0.01㎛로 형성되었을 때, 1,000시간 동안 시간에 따른 반도체 소자 패키지의 광속 변화율은 63.43% 내지 111.92%로 측정된다. 그리고, 표준편차(STEDEV)의 최대치는 336시간이 경과했을 때, 3.86%로 종래의 도금층을 적용한 반도체 소자 패키지보다 1,000시간 동안 광속 변화율이 크지 않음을 알 수 있다.6A and 6B, when the thicknesses of nickel (Ni), silver (Ag), and Au (gold) are 0.5 μm, 2.0 μm, and 0.01 μm, respectively, The luminous flux change rate is measured from 63.43% to 111.92%. The maximum value of the standard deviation (STEDEV) is 3.86% when 336 hours have elapsed, which means that the luminous flux change rate is not greater than that of the conventional semiconductor device package using the plating layer for 1,000 hours.
도 7a와 도 7b는 다른 실시예에 따른 반도체 소자 패키지의 도금층을 적용한 반도체 소자 패키지의 시간에 따른 광속 변화율을 나타낸 그래프와 표이다.FIGS. 7A and 7B are graphs and tables showing the rate of change of luminous flux with time of a semiconductor device package to which a plating layer of a semiconductor device package according to another embodiment is applied.
도 7a와 도 7b를 참고하면, 니켈(Ni), 은(Ag), Au(금)의 두께가 각각 2.0㎛, 1.0㎛, 0.01㎛로 형성되었을 때, 1,000시간 동안 시간에 따른 반도체 소자 패키지의 광속 변화율은 79.85% 내지 109.85%로 측정된다. 그리고, 표준편차(STEDEV)의 최대치는 336시간이 경과했을 때, 4.50%로 종래의 도금층을 적용한 반도체 소자 패키지보다 1,000시간 동안 광속 변화율이 크지 않음을 알 수 있다.7A and 7B, when the thicknesses of nickel (Ni), silver (Ag), and Au (gold) are 2.0 μm, 1.0 μm, and 0.01 μm, respectively, The luminous flux change rate is measured from 79.85% to 109.85%. The maximum value of the standard deviation (STEDEV) is 4.50% when 336 hours have elapsed, which means that the rate of change of the luminous flux is not greater than that of the conventional semiconductor device package using the plating layer for 1,000 hours.
도 8a와 도 8b는 또 다른 실시예에 따른 반도체 소자 패키지의 도금층을 적용한 반도체 소자 패키지의 시간에 따른 광속 변화율을 나타낸 그래프와 표이다.8A and 8B are graphs and tables showing the rate of change of luminous flux with time of a semiconductor device package to which a plating layer of a semiconductor device package according to another embodiment is applied.
도 8a와 도 8b를 참고하면, 니켈(Ni), 은(Ag), Au(금)의 두께가 각각 1.0㎛, 0.5㎛, 0.01㎛로 형성되었을 때, 1,000시간 동안 시간에 따른 반도체 소자 패키지의 광속 변화율은 85.79% 내지 106.99%로 측정된다. 그리고, 표준편차(STEDEV)의 최대치는 336시간이 경과했을 때, 2.34%로 종래의 도금층을 적용한 반도체 소자 패키지보다 1,000시간 동안 광속 변화율이 크지 않음을 알 수 있다.8A and 8B, when the thicknesses of nickel (Ni), silver (Ag), and Au (gold) were 1.0 μm, 0.5 μm, and 0.01 μm, respectively, The luminous flux change rate is measured from 85.79% to 106.99%. The maximum value of the standard deviation (STEDEV) is 2.34% when 336 hours have elapsed, which means that the luminous flux change rate is not greater for 1,000 hours than the semiconductor device package to which the conventional plating layer is applied.
반도체 소자의 수명이 초기 광속 변화율과 관련되는데, 실시예들에 따른 반도체 소자 패키지의 광속 변화율이 336시간 동안 크지 않고 안정적임을 알 수 있다.The lifetime of the semiconductor element is related to the rate of change of the initial luminous flux. It can be seen that the luminous flux change rate of the semiconductor device package according to the embodiments is not large and stable for 336 hours.
도 9는 종래의 도금층을 적용한 반도체 소자 패키지의 잔사를 나타낸 사진이고, 도 10은 실시예에 따른 도금층을 적용한 반도체 소자 패키지의 잔사를 나타낸 사진이다.FIG. 9 is a photograph showing a residue of a semiconductor device package using a conventional plating layer, and FIG. 10 is a photograph showing a residue of a semiconductor device package using a plating layer according to an embodiment.
도 9는 니켈(Ni)을 포함하는 도금층과 금(Au)을 포함하는 도금층이 배치된 반도체 소자 패키지의 잔사를 나타내고, 도 10은 실시예에 따라 니켈(Ni)을 포함하는 제1 도금층, 은(Ag)을 포함하는 제2 도금층 및 금(Au)을 포함하는 제3 도금층을 포함하는 도금층을 적용한 반도체 소자 패키지의 잔사를 나타낸 것이다.FIG. 9 shows a residue of a semiconductor device package in which a plating layer containing nickel (Ni) and a plating layer containing gold (Au) are disposed, FIG. 10 shows a first plating layer containing nickel (Ni) (Ag), and a third plating layer containing gold (Au).
도 9와 도 10을 참조하면, 종래의 도금층을 적용한 반도체 소자 패키지의 잔사율은 10%이고, 실시예에 따른 도금층을 적용한 반도체 소자 패키지의 잔사율은 80%로 측정되어 실시예에 따른 도금층을 적용한 반도체 소자 패키지의 잔사율이 개선되었음을 알 수 있다.Referring to FIGS. 9 and 10, the residual percentage of the semiconductor device package using the conventional plating layer is 10%, and the residual percentage of the semiconductor device package using the plating layer according to the embodiment is measured as 80% It can be seen that the residual rate of the applied semiconductor device package is improved.
따라서, 본 실시예들에 따른 도금층을 적용한 반도체 소자 패키지의 시간에 따른 광속 변화율이 작게 측정되고 이로 인해 반도체 소자 패키지의 내구성과 신뢰성을 향상시킬 수 있는 효과가 있다.Therefore, the rate of change of the luminous flux with time of the semiconductor device package using the plating layer according to the present embodiments is measured to be small, thereby improving durability and reliability of the semiconductor device package.
실시예에 따른 반도체 소자 패키지는 복수 개가 기판 상에 어레이되며, 상기 반도체 소자 패키지의 광 경로 상에 광학 부재인 도광판, 프리즘 시트, 확산 시트 등이 배치될 수 있다. 이러한 반도체 소자 패키지, 기판, 광학 부재는 라이트 유닛으로 기능할 수 있다. 또 다른 실시예는 상술한 실시 예들에 기재된 반도체 소자 또는 반도체 소자 패키지를 포함하는 표시 장치, 지시 장치, 조명 시스템으로 구현될 수 있으며, 예를 들어, 조명 시스템은 램프, 가로등을 포함할 수 있다.A plurality of semiconductor device packages according to the embodiments may be arranged on a substrate, and a light guide plate, a prism sheet, a diffusion sheet, and the like may be disposed on the optical path of the semiconductor device package. These semiconductor device packages, substrates, and optical members can function as light units. Still another embodiment may be implemented as a display device, an indicating device, a lighting system including the semiconductor element or the semiconductor element package described in the above embodiments, for example, the lighting system may include a lamp and a streetlight.
이하에서는 상술한 반도체 소자 또는 반도체 소자 패키지가 배치된 조명 시스템의 일실시예로서, 백라이트 유닛과 조명 장치를 설명한다.Hereinafter, a backlight unit and a lighting apparatus will be described as an embodiment of the illumination system in which the above-described semiconductor element or semiconductor element package is arranged.
도 11은 실시예에 따른 반도체 소자 패키지를 포함하는 영상 표시장치의 일실시예를 나타낸 분해사시도이다.11 is an exploded perspective view showing an embodiment of an image display apparatus including a semiconductor device package according to an embodiment.
도 11에 도시된 바와 같이, 본 실시예에 따른 영상표시장치(900)는 광원 모듈과, 바텀 커버(910) 상의 반사판(920)과, 상기 반사판(920)의 전방에 배치되며 상기 광원모듈에서 방출되는 빛을 영상표시장치 전방으로 가이드하는 도광판(940)과, 상기 도광판(940)의 전방에 배치되는 제1 프리즘시트(950)와 제2 프리즘시트(960)와, 상기 제2 프리즘시트(960)의 전방에 배치되는 패널(970)과 상기 패널(970)의 전반에 배치되는 컬러필터(980)를 포함하여 이루어진다.11, the
광원 모듈은 회로 기판(930) 상의 반도체 소자 패키지(935)를 포함하여 이루어진다. 여기서, 회로 기판(930)은 PCB 등이 사용될 수 있고, 반도체 소자 패키지(935)는 상술한 바와 같다.The light source module comprises a
영상표시장치는 에지(edge) 타입의 백라이트 유닛 뿐만 아니라, 직하 타입의 백라이트 유닛이 사용될 수도 있다.The image display device may be an edge-type backlight unit as well as a direct-type backlight unit.
상술한 영상표시장치에 사용되는 반도체 소자 패키지는, 제1 리드 프레임과 제2 리드 프레임의 표면 등에 실리콘 산화막이 형성되어 외부로부터 수분이나 공기의 침투가 방지되어 내구성과 신뢰성이 향상될 수 있다.In the semiconductor device package used in the above-described image display device, a silicon oxide film is formed on the surfaces of the first lead frame and the second lead frame to prevent moisture and air from penetrating from the outside, thereby improving durability and reliability.
도 12는 실시예에 따른 반도체 소자 패키지가 배치된 조명 장치의 일실시예를 나타낸 분해사시도이다.12 is an exploded perspective view showing an embodiment of a lighting device in which a semiconductor device package according to the embodiment is disposed.
본 실시예에 따른 조명 장치는 커버(1100), 광원 모듈(1200), 방열체(1400), 전원 제공부(1600), 내부 케이스(1700), 소켓(1800)을 포함할 수 있다. 또한, 실시 예에 따른 조명 장치는 부재(1300)와 홀더(1500) 중 어느 하나 이상을 더 포함할 수 있고, 광원 모듈(1200)은 상술한 실시예들에 따른 반도체 소자 패키지를 포함할 수 있다.The lighting apparatus according to the present embodiment may include a
커버(1100)는 벌브(bulb) 또는 반구의 형상을 가지며, 속이 비어 있고, 일 부분이 개구된 형상으로 제공될 수 있다. 상기 커버(1100)는 상기 광원 모듈(1200)과 광학적으로 결합될 수 있다. 예를 들어, 상기 커버(1100)는 상기 광원 모듈(1200)로부터 제공되는 빛을 확산, 산란 또는 여기 시킬 수 있다. 상기 커버(1100)는 일종의 광학 부재일 수 있다. 상기 커버(1100)는 상기 방열체(1400)와 결합될 수 있다. 상기 커버(1100)는 상기 방열체(1400)와 결합하는 결합부를 가질 수 있다.The
커버(1100)의 내면에는 유백색 도료가 코팅될 수 있다. 유백색의 도료는 빛을 확산시키는 확산재를 포함할 수 있다. 상기 커버(1100)의 내면의 표면 거칠기는 상기 커버(1100)의 외면의 표면 거칠기보다 크게 형성될 수 있다. 이는 상기 광원 모듈(1200)로부터의 빛이 충분히 산란 및 확산되어 외부로 방출시키기 위함이다.The inner surface of the
커버(1100)의 재질은 유리(glass), 플라스틱, 폴리프로필렌(PP), 폴리에틸렌(PE), 폴리카보네이트(PC) 등일 수 있다. 여기서, 폴리카보네이트는 내광성, 내열성, 강도가 뛰어나다. 상기 커버(1100)는 외부에서 상기 광원 모듈(1200)이 보이도록 투명할 수 있고, 불투명할 수 있다. 상기 커버(1100)는 블로우(blow) 성형을 통해 형성될 수 있다.The
광원 모듈(1200)은 상기 방열체(1400)의 일 면에 배치될 수 있다. 따라서, 광원 모듈(1200)로부터의 열은 상기 방열체(1400)로 전도된다. 상기 광원 모듈(1200)은 반도체 소자 패키지(1210), 연결 플레이트(1230), 커넥터(1250)를 포함할 수 있다. 반도체 소자 패키지(1210)는 상술한 실시예들에 도시된 바와 같으며, 제1 리드 프레임과 제2 리드 프레임의 표면 등에 실리콘 산화막이 형성되어 외부로부터 수분이나 공기의 침투가 방지되어 내구성과 신뢰성이 향상될 수 있다.The
부재(1300)는 상기 방열체(1400)의 상면 위에 배치되고, 복수의 반도체 소자 패키지(1210)들과 커넥터(1250)이 삽입되는 가이드홈(1310)들을 갖는다. 가이드홈(1310)은 상기 반도체 소자 패키지(1210)의 기판 및 커넥터(1250)와 대응된다.The
부재(1300)의 표면은 빛 반사 물질로 도포 또는 코팅된 것일 수 있다. 예를 들면, 부재(1300)의 표면은 백색의 도료로 도포 또는 코팅된 것일 수 있다. 이러한 상기 부재(1300)는 상기 커버(1100)의 내면에 반사되어 상기 광원 모듈(1200)측 방향으로 되돌아오는 빛을 다시 상기 커버(1100) 방향으로 반사한다. 따라서, 실시 예에 따른 조명 장치의 광 효율을 향상시킬 수 있다.The surface of the
부재(1300)는 예로서 절연 물질로 이루어질 수 있다. 상기 광원 모듈(1200)의 연결 플레이트(1230)는 전기 전도성의 물질을 포함할 수 있다. 따라서, 상기 방열체(1400)와 상기 연결 플레이트(1230) 사이에 전기적인 접촉이 이루어질 수 있다. 상기 부재(1300)는 절연 물질로 구성되어 상기 연결 플레이트(1230)와 상기 방열체(1400)의 전기적 단락을 차단할 수 있다. 상기 방열체(1400)는 상기 광원 모듈(1200)로부터의 열과 상기 전원 제공부(1600)로부터의 열을 전달받아 방열한다.The
홀더(1500)는 내부 케이스(1700)의 절연부(1710)의 수납홈(1719)을 막는다. 따라서, 상기 내부 케이스(1700)의 상기 절연부(1710)에 수납되는 상기 전원 제공부(1600)는 밀폐된다. 홀더(1500)는 가이드 돌출부(1510)를 갖는다. 가이드 돌출부(1510)는 상기 전원 제공부(1600)의 돌출부(1610)가 관통하는 홀을 갖는다.The
전원 제공부(1600)는 외부로부터 제공받은 전기적 신호를 처리 또는 변환하여 상기 광원 모듈(1200)로 제공한다. 전원 제공부(1600)는 상기 내부 케이스(1700)의 수납홈(1719)에 수납되고, 상기 홀더(1500)에 의해 상기 내부 케이스(1700)의 내부에 밀폐된다. 상기 전원 제공부(1600)는 돌출부(1610), 가이드부(1630), 베이스(1650), 연장부(1670)를 포함할 수 있다.The
상기 가이드부(1630)는 상기 베이스(1650)의 일 측에서 외부로 돌출된 형상을 갖는다. 상기 가이드부(1630)는 상기 홀더(1500)에 삽입될 수 있다. 상기 베이스(1650)의 일 면 위에 다수의 부품이 배치될 수 있다. 다수의 부품은 예를 들어, 외부 전원으로부터 제공되는 교류 전원을 직류 전원으로 변환하는 직류변환장치, 상기 광원 모듈(1200)의 구동을 제어하는 구동칩, 상기 광원 모듈(1200)을 보호하기 위한 ESD(ElectroStatic discharge) 보호 소자 등을 포함할 수 있으나 이에 대해 한정하지는 않는다.The
상기 연장부(1670)는 상기 베이스(1650)의 다른 일 측에서 외부로 돌출된 형상을 갖는다. 상기 연장부(1670)는 상기 내부 케이스(1700)의 연결부(1750) 내부에 삽입되고, 외부로부터의 전기적 신호를 제공받는다. 예컨대, 상기 연장부(1670)는 상기 내부 케이스(1700)의 연결부(1750)의 폭과 같거나 작게 제공될 수 있다. 상기 연장부(1670)에는 "+ 전선"과 "- 전선"의 각 일 단이 전기적으로 연결되고, "+ 전선"과 "- 전선"의 다른 일 단은 소켓(1800)에 전기적으로 연결될 수 있다.The
내부 케이스(1700)는 내부에 상기 전원 제공부(1600)와 함께 몰딩부를 포함할 수 있다. 몰딩부는 몰딩 액체가 굳어진 부분으로서, 상기 전원 제공부(1600)가 상기 내부 케이스(1700) 내부에 고정될 수 있도록 한다.The
이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed embodiments, but, on the contrary, It will be understood that various modifications and applications are possible. For example, each component specifically shown in the embodiments can be modified and implemented. It is to be understood that all changes and modifications that come within the meaning and range of equivalency of the claims are therefore intended to be embraced therein.
100A, 100B : 반도체 소자 패키지
110 : 기판
115 : 리플렉터
121 : 제1 리드 프레임
122 : 제2 리드 프레임
130 : 도금층
131 : 제1 도금층
132 : 제2 도금층
133 : 제3 도금층
140a : 제1 절연막
140b : 제2 절연막
140d : 제4 절연막
150 : 반도체 소자
151 : 제1 와이어
152 : 제2 와이어
155 : 접착부재
160 : 몰딩부100A, 100B: semiconductor device package 110: substrate
115: Reflector 121: First lead frame
122: second lead frame 130: plated layer
131: first plating layer 132: second plating layer
133:
140b: second insulating
150: semiconductor element 151: first wire
152: second wire 155: adhesive member
160: Molding part
Claims (7)
상기 기판 상에 서로 전기적으로 이격되어 배치된 제1 리드 프레임과 제2 리드 프레임;
상기 제1 리드 프레임과 상기 제2 리드 프레임의 상하면에 각각 배치된 도금층;
상기 제1 리드 프레임과 상기 제2 리드 프레임에 전기적으로 연결된 반도체 소자; 및
상기 반도체 소자를 둘러싸는 몰딩부를 포함하고,
상기 도금층은
상기 제1 리드 프레임과 상기 제2 리드 프레임에 배치되고, 니켈(Ni)을 포함하는 제1 도금층;
상기 제1 도금층 상에 배치되고, 은(Ag)을 포함하는 제2 도금층; 및
상기 제2 도금층 상에 배치되고, 금(Au)을 포함하는 제3 도금층을 포함하는 반도체 소자 패키지.Board;
A first lead frame and a second lead frame electrically spaced from each other on the substrate;
A plating layer disposed on the top and bottom surfaces of the first lead frame and the second lead frame, respectively;
A semiconductor element electrically connected to the first lead frame and the second lead frame; And
And a molding portion surrounding the semiconductor element,
The plating layer
A first plating layer disposed on the first lead frame and the second lead frame, the first plating layer including nickel (Ni);
A second plating layer disposed on the first plating layer and including silver (Ag); And
And a third plating layer disposed on the second plating layer and including gold (Au).
상기 반도체 소자와 상기 도금층 사이에 배치된 접착부재를 더 포함하는 반도체 소자 패키지.The method according to claim 1,
And a bonding member disposed between the semiconductor element and the plating layer.
상기 제1 도금층의 두께는 0.1㎛ 내지 2.5㎛이고,
상기 제2 도금층의 두께는 0.5㎛ 내지 4.0㎛이며,
상기 제3 도금층의 두께는 0.003㎛ 내지 0.07㎛인 반도체 소자 패키지.The method according to claim 1,
The thickness of the first plating layer is 0.1 탆 to 2.5 탆,
The thickness of the second plating layer is 0.5 mu m to 4.0 mu m,
And the thickness of the third plating layer is 0.003 mu m to 0.07 mu m.
상기 반도체 소자와 상기 몰딩부 사이에 제1 절연막; 및
상기 도금층과 상기 몰딩부 사이에 배치된 제2 절연막을 더 포함하는 반도체 소자 패키지.The method according to claim 1,
A first insulating film between the semiconductor element and the molding part; And
And a second insulating film disposed between the plating layer and the molding part.
상기 반도체 소자는 제1 와이어 및 제2 와이어를 통해 상기 제1 리드 프레임 및 상기 제2 리드 프레임과 각각 연결되는 반도체 소자 패키지.The method according to claim 1,
Wherein the semiconductor element is connected to the first lead frame and the second lead frame via a first wire and a second wire, respectively.
상기 제1 리드 프레임 및 상기 제2 리드 프레임의 상부에 배치된 상기 도금층과 함께 캐비티를 형성하는 리플렉터를 더 포함하고,
상기 반도체 소자는 상기 캐비티 내에 배치되는 반도체 소자 패키지.The method according to claim 1,
Further comprising a reflector forming a cavity together with the plating layer disposed on the first lead frame and the second lead frame,
Wherein the semiconductor element is disposed in the cavity.
상기 리플렉터와 상기 몰딩부 사이에 배치된 제4 절연막을 더 포함하는 반도체 소자 패키지.The method according to claim 6,
And a fourth insulating film disposed between the reflector and the molding part.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020160042164A KR20170114719A (en) | 2016-04-06 | 2016-04-06 | Semiconductor device package |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020160042164A KR20170114719A (en) | 2016-04-06 | 2016-04-06 | Semiconductor device package |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20170114719A true KR20170114719A (en) | 2017-10-16 |
Family
ID=60296053
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020160042164A KR20170114719A (en) | 2016-04-06 | 2016-04-06 | Semiconductor device package |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20170114719A (en) |
-
2016
- 2016-04-06 KR KR1020160042164A patent/KR20170114719A/en not_active Application Discontinuation
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10297725B2 (en) | Light emitting package having phosphor layer over a transparent resin layer | |
US10790413B2 (en) | Semiconductor device having a light emitting structure | |
US10680143B2 (en) | Optical plate, lighting device, and light source module | |
KR20190006889A (en) | Light emitting device package | |
TWI802587B (en) | Semiconductor device package | |
US11355674B2 (en) | Semiconductor device package | |
KR20170114719A (en) | Semiconductor device package | |
US20210273148A1 (en) | Semiconductor device package | |
US20210210665A1 (en) | Light-emitting device package and light source module | |
KR102514851B1 (en) | Semiconductor device package | |
KR20200017972A (en) | Light emitting device package and light module | |
KR102514176B1 (en) | Light emitting device package and light source unit | |
KR102459103B1 (en) | Light emitting device package and light source unit | |
US20200357967A1 (en) | Semiconductor device package and light emitting device comprising same | |
KR102515603B1 (en) | Light emitting device package and light module | |
KR102633844B1 (en) | Light emitting device package | |
KR102559569B1 (en) | Light emitting device package and light unit | |
KR102558584B1 (en) | Light emitting device package | |
KR20190094722A (en) | Optical lens and semiconductor device package | |
KR20190142499A (en) | Light emitting device package and light source unit | |
KR20190094719A (en) | Semiconductor device package and light emitting device including the same | |
KR20190094721A (en) | Semiconductor device package and light emitting device including the same | |
KR20190094720A (en) | Semiconductor device package and light emitting device including the same | |
KR20190094723A (en) | Semiconductor device package and light emitting device including the same | |
KR20170009055A (en) | Light emitting device package and lighiting device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal |