KR102633844B1 - Light emitting device package - Google Patents
Light emitting device package Download PDFInfo
- Publication number
- KR102633844B1 KR102633844B1 KR1020160098613A KR20160098613A KR102633844B1 KR 102633844 B1 KR102633844 B1 KR 102633844B1 KR 1020160098613 A KR1020160098613 A KR 1020160098613A KR 20160098613 A KR20160098613 A KR 20160098613A KR 102633844 B1 KR102633844 B1 KR 102633844B1
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor device
- protective layer
- disposed
- package body
- package
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 129
- 239000011241 protective layer Substances 0.000 claims abstract description 102
- 238000000465 moulding Methods 0.000 claims abstract description 45
- 229910052731 fluorine Inorganic materials 0.000 claims abstract description 28
- 239000011737 fluorine Substances 0.000 claims abstract description 23
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 14
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 12
- 229910052799 carbon Inorganic materials 0.000 claims abstract description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 9
- 239000010703 silicon Substances 0.000 claims abstract description 9
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims abstract description 7
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 7
- 239000001301 oxygen Substances 0.000 claims abstract description 7
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 claims abstract 3
- 239000010410 layer Substances 0.000 description 35
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 20
- 239000000243 solution Substances 0.000 description 18
- 239000002904 solvent Substances 0.000 description 16
- 239000000463 material Substances 0.000 description 12
- 230000014759 maintenance of location Effects 0.000 description 10
- 239000011248 coating agent Substances 0.000 description 9
- 239000000126 substance Substances 0.000 description 9
- 238000000576 coating method Methods 0.000 description 6
- 239000003085 diluting agent Substances 0.000 description 6
- 238000007747 plating Methods 0.000 description 6
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 4
- 229910052946 acanthite Inorganic materials 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 230000004907 flux Effects 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 229910052709 silver Inorganic materials 0.000 description 4
- XUARKZBEFFVFRG-UHFFFAOYSA-N silver sulfide Chemical compound [S-2].[Ag+].[Ag+] XUARKZBEFFVFRG-UHFFFAOYSA-N 0.000 description 4
- 229940056910 silver sulfide Drugs 0.000 description 4
- 239000011550 stock solution Substances 0.000 description 4
- 238000004383 yellowing Methods 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 3
- YXFVVABEGXRONW-UHFFFAOYSA-N Toluene Chemical compound CC1=CC=CC=C1 YXFVVABEGXRONW-UHFFFAOYSA-N 0.000 description 3
- 239000003086 colorant Substances 0.000 description 3
- 238000004891 communication Methods 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- VLKZOEOYAKHREP-UHFFFAOYSA-N n-Hexane Chemical compound CCCCCC VLKZOEOYAKHREP-UHFFFAOYSA-N 0.000 description 3
- 230000000149 penetrating effect Effects 0.000 description 3
- 239000004332 silver Substances 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- JAZBEHYOTPTENJ-JLNKQSITSA-N all-cis-5,8,11,14,17-icosapentaenoic acid Chemical compound CC\C=C/C\C=C/C\C=C/C\C=C/C\C=C/CCCC(O)=O JAZBEHYOTPTENJ-JLNKQSITSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 238000005260 corrosion Methods 0.000 description 2
- 230000007797 corrosion Effects 0.000 description 2
- 229960005135 eicosapentaenoic acid Drugs 0.000 description 2
- 235000020673 eicosapentaenoic acid Nutrition 0.000 description 2
- 230000007613 environmental effect Effects 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 229920001296 polysiloxane Polymers 0.000 description 2
- 230000003595 spectral effect Effects 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- WUPHOULIZUERAE-UHFFFAOYSA-N 3-(oxolan-2-yl)propanoic acid Chemical compound OC(=O)CCC1CCCO1 WUPHOULIZUERAE-UHFFFAOYSA-N 0.000 description 1
- 229910002704 AlGaN Inorganic materials 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 description 1
- BUGBHKTXTAQXES-UHFFFAOYSA-N Selenium Chemical compound [Se] BUGBHKTXTAQXES-UHFFFAOYSA-N 0.000 description 1
- NINIDFKCEFEMDL-UHFFFAOYSA-N Sulfur Chemical compound [S] NINIDFKCEFEMDL-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 229910052980 cadmium sulfide Inorganic materials 0.000 description 1
- UHYPYGJEEGLRJD-UHFFFAOYSA-N cadmium(2+);selenium(2-) Chemical compound [Se-2].[Cd+2] UHYPYGJEEGLRJD-UHFFFAOYSA-N 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000002845 discoloration Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- -1 for example Substances 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- FUZZWVXGSFPDMH-UHFFFAOYSA-N hexanoic acid Chemical compound CCCCCC(O)=O FUZZWVXGSFPDMH-UHFFFAOYSA-N 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 229910052711 selenium Inorganic materials 0.000 description 1
- 239000011669 selenium Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 229910052717 sulfur Inorganic materials 0.000 description 1
- 239000011593 sulfur Substances 0.000 description 1
- 239000000057 synthetic resin Substances 0.000 description 1
- 229920003002 synthetic resin Polymers 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/483—Containers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/52—Encapsulations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12044—OLED
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Led Device Packages (AREA)
Abstract
실시예는 반도체 소자 패키지에 관한 것으로서, 패키지 몸체; 상기 패키지 몸체에 배치되는 제1 및 제2 리드 프레임; 상기 제1 및 제2 리드 프레임에 전기적으로 연결되는 반도체 소자; 상기 반도체 소자를 둘러싸는 몰딩부; 및 상기 몰딩부의 상부와 상기 패키지 몸체의 둘레에 배치되는 보호층을 포함하고, 상기 보호층은 탄소(C)와, 산소(O), 실리콘(Si) 및 플루오르(F)를 포함하며, C, O, Si 및 F의 혼합비는 C:O:Si:F= 44~70: 25~30: 3~18: 0~3인 반도체 소자 패키지를 제공한다.The embodiment relates to a semiconductor device package, comprising: a package body; First and second lead frames disposed on the package body; a semiconductor device electrically connected to the first and second lead frames; a molding portion surrounding the semiconductor device; and a protective layer disposed on the upper part of the molding part and around the package body, wherein the protective layer includes carbon (C), oxygen (O), silicon (Si), and fluorine (F), C, A semiconductor device package is provided in which the mixing ratio of O, Si, and F is C:O:Si:F= 44~70: 25~30: 3~18: 0~3.
Description
실시예는 반도체 소자 패키지에 관한 것이다.The embodiment relates to a semiconductor device package.
GaN, AlGaN 등의 화합물을 포함하는 반도체 소자는 넓고 조정이 용이한 밴드 갭 에너지를 가지는 등의 많은 장점을 가져서 발광 소자, 수광 소자 및 각종 다이오드 등으로 다양하게 사용될 수 있다.Semiconductor devices containing compounds such as GaN and AlGaN have many advantages, such as having a wide and easily adjustable band gap energy, and can be used in a variety of ways, such as light emitting devices, light receiving devices, and various diodes.
특히, 반도체의 3-5족 또는 2-6족 화합물 반도체 물질을 이용한 발광 다이오드(Light Emitting Diode)나 레이저 다이오드(Laser Diode)와 같은 발광 소자는 박막 성장 기술 및 소자 재료의 개발로 적색, 녹색, 청색 및 자외선 등 다양한 색을 구현할 수 있으며, 형광 물질을 이용하거나 색을 조합함으로써 효율이 좋은 백색 광선도 구현이 가능하며, 형광등, 백열등 등 기존의 광원에 비해 저소비전력, 반영구적인 수명, 빠른 응답속도, 안전성, 환경 친화성의 장점을 가진다.In particular, light-emitting devices such as light emitting diodes and laser diodes using group 3-5 or group 2-6 compound semiconductor materials have produced red, green, and green colors through the development of thin film growth technology and device materials. Various colors such as blue and ultraviolet rays can be realized, and efficient white light can also be realized by using fluorescent materials or combining colors. Compared to existing light sources such as fluorescent lights and incandescent lights, it has low power consumption, semi-permanent lifespan, and fast response speed. , has the advantages of safety and environmental friendliness.
뿐만 아니라, 광검출기나 태양 전지와 같은 수광 소자도 반도체의 3-5족 또는 2-6족 화합물 반도체 물질을 이용하여 제작하는 경우 소자 재료의 개발로 다양한 파장 영역의 빛을 흡수하여 광 전류를 생성함으로써 감마선부터 라디오 파장 영역까지 다양한 파장 영역의 빛을 이용할 수 있다. 또한 빠른 응답속도, 안전성, 환경 친화성 및 소자 재료의 용이한 조절의 장점을 가져 전력 제어 또는 초고주파 회로나 통신용 모듈에도 용이하게 이용할 수 있다.In addition, when light-receiving devices such as photodetectors or solar cells are manufactured using group 3-5 or group 2-6 compound semiconductor materials, the development of device materials absorbs light in various wavelength ranges to generate photocurrent. By doing so, light of various wavelengths, from gamma rays to radio wavelengths, can be used. In addition, it has the advantages of fast response speed, safety, environmental friendliness, and easy control of device materials, so it can be easily used in power control, ultra-high frequency circuits, or communication modules.
따라서, 반도체 소자는 광 통신 수단의 송신 모듈, LCD(Liquid Crystal Display) 표시 장치의 백라이트를 구성하는 냉음극관(CCFL: Cold Cathode Fluorescence Lamp)을 대체하는 발광 다이오드 백라이트, 형광등이나 백열 전구를 대체할 수 있는 백색 발광 다이오드 조명 장치, 자동차 헤드 라이트 및 신호등 및 Gas나 화재를 감지하는 센서 등에까지 응용이 확대되고 있다. 또한, 반도체 소자는 고주파 응용 회로나 기타 전력 제어 장치, 통신용 모듈에까지 응용이 확대될 수 있다.Therefore, semiconductor devices can replace the transmission module of optical communication means, the light emitting diode backlight that replaces the cold cathode fluorescence lamp (CCFL) that constitutes the backlight of LCD (Liquid Crystal Display) display devices, and fluorescent or incandescent light bulbs. Applications are expanding to include white light-emitting diode lighting devices, automobile headlights and traffic lights, and sensors that detect gas or fire. In addition, the applications of semiconductor devices can be expanded to high-frequency application circuits, other power control devices, and communication modules.
상술한 반도체 소자가 실장되는 반도체 소자 패키지의 리드 프레임에는 은(Ag) 코팅을 하게 되는데, 반도체 소자 패키지가 대기 중의 화학성분에 노출되면 리드 프레임의 부식을 야기시킬 수 있다. 리드 프레임의 부식으로 인해 반도체 소자 패키지의 광속 및 성능이 저하될 수 있다.Silver (Ag) coating is applied to the lead frame of the semiconductor device package on which the above-described semiconductor device is mounted. When the semiconductor device package is exposed to chemical components in the atmosphere, corrosion of the lead frame may occur. Corrosion of the lead frame may reduce the luminous flux and performance of the semiconductor device package.
실시예는 반도체 소자 패키지의 리드 프레임이 대기 중의 화학성분에 노출되는 것을 방지해 줄 수 있는 보호층이 구비된 반도체 소자 패키지를 제공하고자 한다.The embodiment seeks to provide a semiconductor device package provided with a protective layer that can prevent the lead frame of the semiconductor device package from being exposed to chemical components in the atmosphere.
실시예에 의한 반도체 소자 패키지는 패키지 몸체; 상기 패키지 몸체에 배치되는 제1 및 제2 리드 프레임; 상기 제1 및 제2 리드 프레임에 전기적으로 연결되는 반도체 소자; 상기 반도체 소자를 둘러싸는 몰딩부; 및 상기 몰딩부의 상부와 상기 패키지 몸체의 둘레에 배치되는 보호층을 포함하고, 상기 보호층은 탄소(C)와, 산소(O), 실리콘(Si) 및 플루오르(F)를 포함하며, C, O, Si 및 F의 중량% 혼합비는 C:O:Si:F= 44~70: 25~30: 3~18: 0~3일 수 있다.A semiconductor device package according to an embodiment includes a package body; First and second lead frames disposed on the package body; a semiconductor device electrically connected to the first and second lead frames; a molding portion surrounding the semiconductor device; and a protective layer disposed on the upper part of the molding part and around the package body, wherein the protective layer includes carbon (C), oxygen (O), silicon (Si), and fluorine (F), C, The weight percent mixing ratio of O, Si, and F may be C:O:Si:F= 44-70: 25-30: 3-18: 0-3.
상기 패키지 몸체는 캐비티를 가지고, 상기 반도체 소자는 상기 캐비티의 바닥면에 배치되고, 상기 몰딩부는 상기 캐비티의 내부에 배치되고, 상기 보호층은 상기 캐비티의 패키지 몸체와 상기 몰딩부의 경계 영역 및 상기 리드 프레임과 상기 패키지 몸체와의 경계 영역 중 적어도 하나를 덮으며 배치될 수 있다.The package body has a cavity, the semiconductor element is disposed on a bottom surface of the cavity, the molding portion is disposed inside the cavity, and the protective layer is formed at a boundary area between the package body and the molding portion of the cavity and the lid. It may be arranged to cover at least one of the boundary areas between the frame and the package body.
상기 보호층은 상기 패키지 몸체의 측면에 배치되고, 상기 패키지 몸체의 하부 영역에서의 상기 보호층의 두께가 상기 패키지 몸체의 상부 영역에서의 상기 보호층의 두께보다 두꺼울 수 있다.The protective layer is disposed on a side of the package body, and the thickness of the protective layer in the lower region of the package body may be thicker than the thickness of the protective layer in the upper region of the package body.
상기 보호층의 굴절률은 상기 몰딩부의 굴절률과 같거나 보다 클 수 있다.The refractive index of the protective layer may be equal to or greater than the refractive index of the molding part.
상기 보호층의 하단면은 상기 제1 리드 프레임 또는 상기 제2 리드 프레임의 하단면보다 높게 배치될 수 있다.The bottom surface of the protective layer may be positioned higher than the bottom surface of the first lead frame or the second lead frame.
상기 보호층의 두께는 9㎛ 내지 17㎛일 수 있다.The thickness of the protective layer may be 9㎛ to 17㎛.
상기 보호층의 상부면의 가장 자리는 곡면을 가질 수 있다.An edge of the upper surface of the protective layer may have a curved surface.
다른 실시예에 의한 반도체 소자 패키지는 패키지 몸체; 상기 패키지 몸체에 배치되는 제1 및 제2 리드 프레임; 상기 제1 및 제2 리드 프레임에 전기적으로 연결되는 반도체 소자; 상기 반도체 소자를 둘러싸고 배치되는 보호층; 및 상기 보호층 상에 배치되는 몰딩부를 포함하고, 상기 보호층은 탄소(C)와, 산소(O), 실리콘(Si) 및 플루오르(F)를 포함하며, C, O, Si 및 F의 중량% 혼합비는 C:O:Si:F= 44~70: 25~30: 3~18: 0~3일 수 있다.A semiconductor device package according to another embodiment includes a package body; First and second lead frames disposed on the package body; a semiconductor device electrically connected to the first and second lead frames; a protective layer surrounding the semiconductor device; and a molding part disposed on the protective layer, wherein the protective layer includes carbon (C), oxygen (O), silicon (Si), and fluorine (F), and the weight of C, O, Si, and F The % mixing ratio may be C:O:Si:F= 44~70: 25~30: 3~18: 0~3.
상기 패키지 몸체는 캐비티를 가지고, 상기 반도체 소자는 상기 캐비티의 바닥면에 배치되고, 상기 보호층은 상기 캐비티의 하부 영역에 배치되고, 상기 몰딩부는 상기 캐비티의 상부 영역에 배치될 수 있다.The package body may have a cavity, the semiconductor device may be disposed on a bottom surface of the cavity, the protective layer may be disposed in a lower region of the cavity, and the molding unit may be disposed in an upper region of the cavity.
상기 보호층의 두께는 9㎛ 내지 17㎛일 수 있다.The thickness of the protective layer may be 9㎛ to 17㎛.
상기 보호층의 굴절률은 상기 몰딩부의 굴절률과 같거나 보다 작을 수 있다.The refractive index of the protective layer may be equal to or smaller than the refractive index of the molding part.
실시예에 따른 반도체 소자 패키지는 반도체 소자 패키지의 리드 프레임이 대기 중의 화학성분에 노출되는 것을 방지해 줌으로써, 반도체 소자 패키지의 광속을 향상시킬 수 있고, 반도체 소자 패키지의 성능을 개선시킬 수 있다.The semiconductor device package according to the embodiment can prevent the lead frame of the semiconductor device package from being exposed to chemical components in the atmosphere, thereby improving the luminous flux of the semiconductor device package and improving the performance of the semiconductor device package.
도 1은 제1 실시예에 따른 반도체 소자 패키지를 나타내는 단면도이다.
도 2는 제2 실시예에 따른 반도체 소자 패키지를 나타내는 단면도이다.
도 3은 제3 실시예에 따른 반도체 소자 패키지를 나타내는 단면도이다.
도 4는 제4 실시예에 따른 반도체 소자 패키지를 나타내는 단면도이다.
도 5(a)와 도 5(b)는 종래의 반도체 소자 패키지의 외관과 실시예에 따른 반도체 소자 패키지의 외관을 나타내는 사진이다.
도 6은 각 실시예들의 시간에 따른 광 유지율을 나타내는 그래프이다.
도 7은 각 실시예들의 시간에 따른 황변 정도를 나타내는 표이다.1 is a cross-sectional view showing a semiconductor device package according to a first embodiment.
Figure 2 is a cross-sectional view showing a semiconductor device package according to a second embodiment.
Figure 3 is a cross-sectional view showing a semiconductor device package according to a third embodiment.
Figure 4 is a cross-sectional view showing a semiconductor device package according to a fourth embodiment.
Figures 5(a) and 5(b) are photographs showing the appearance of a conventional semiconductor device package and the appearance of a semiconductor device package according to an embodiment.
Figure 6 is a graph showing the light retention rate over time for each embodiment.
Figure 7 is a table showing the degree of yellowing over time for each example.
이하 상기의 목적을 구체적으로 실현할 수 있는 본 발명의 실시예를 첨부한 도면을 참조하여 설명한다.Hereinafter, embodiments of the present invention that can specifically realize the above object will be described with reference to the attached drawings.
본 발명에 따른 실시예의 설명에 있어서, 각 element의 "상(위) 또는 하(아래)(on or under)"에 형성되는 것으로 기재되는 경우에 있어, 상(위) 또는 하(아래)(on or under)는 두 개의 element가 서로 직접(directly) 접촉되거나 하나 이상의 다른 element가 상기 두 element 사이에 배치되어(indirectly) 형성되는 것을 모두 포함한다. 또한 "상(위) 또는 하(아래)(on or under)"으로 표현되는 경우 하나의 element를 기준으로 위쪽 방향뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.In the description of the embodiment according to the present invention, in the case where each element is described as being formed "on or under", or under) includes both two elements being in direct contact with each other or one or more other elements being placed between the two elements (indirectly). Additionally, when expressed as "on or under," it can include not only the upward direction but also the downward direction based on one element.
반도체 소자는 발광 소자, 수광 소자 등 각종 전자 소자 포함할 수 있으며, 발광 소자와 수광 소자는 모두 제1 도전형 반도체층과 활성층 및 제2 도전형 반도체층을 포함할 수 있다.The semiconductor device may include various electronic devices such as a light emitting device and a light receiving device, and both the light emitting device and the light receiving device may include a first conductivity type semiconductor layer, an active layer, and a second conductivity type semiconductor layer.
본 실시예에 따른 반도체 소자는 발광 소자일 수 있다.The semiconductor device according to this embodiment may be a light emitting device.
발광 소자는 전자와 정공이 재결합함으로써 빛을 방출하게 되고, 이 빛의 파장은 물질 고유의 에너지 밴드갭에 의해서 결정된다. 따라서, 방출되는 빛은 상기 물질의 조성에 따라 다를 수 있다.Light-emitting devices emit light when electrons and holes recombine, and the wavelength of this light is determined by the material's inherent energy band gap. Accordingly, the light emitted may vary depending on the composition of the material.
도 1은 제1 실시예에 따른 반도체 소자 패키지를 나타내는 단면도이다.1 is a cross-sectional view showing a semiconductor device package according to a first embodiment.
도 1을 참조하면, 제1 실시예에 따른 반도체 소자 패키지(100A)는 패키지 몸체(110), 제1 및 제2 리드 프레임(120a, 120b), 반도체 소자(130), 몰딩층(140) 및 보호층(150A)을 포함할 수 있다.Referring to FIG. 1, a
패키지 몸체(110)는 실리콘 재질, 합성수지 재질, 또는 금속 재질을 포함하여 형성될 수 있다.The
패키지 몸체(110)에는 캐비티(cavity)가 형성될 수 있으나, 반드시 이에 한정하지는 않는다. 캐비티는 바닥면과 내측면을 포함할 수 있고, 바닥면은 제1 리드 프레임(120a)과 제2 리드 프레임(120b)을 전기적으로 분리할 수 있다. 그리고 캐비티의 내측면은 기울기를 가질 수도 있다. 그리고, 패키지 몸체(110)에 형성된 캐비티의 내측면은 리플렉터로 작용할 수 있으며, 반도체 소자(130)로부터 방출되는 빛을 반도체 소자 패키지(100A)의 전면(도 1에서 윗 방향)으로 반사시켜 휘도를 증가시킬 수 있다.A cavity may be formed in the
이러한 작용을 위하여, 캐비티의 바닥면과 내측면에는 반사층(미도시)이 코팅 등의 방법으로 배치될 수 있다.For this function, a reflective layer (not shown) may be disposed on the bottom and inner surfaces of the cavity through a coating method or the like.
패키지 몸체(110)에는 제1 및 제2 리드 프레임(120a, 120b)이 배치될 수 있고, 제1 및 제2 리드 프레임(120a, 120b)은 서로 전기적으로 이격되어 배치될 수 있다. 제1 및 제2 리드 프레임(120a, 120b)은 도전성 물질로 이루어질 수 있으며, 예를 들면 금속으로 이루어질 수 있고, 상세하게는 구리(Cu)로 이루어질 수 있다. 제1 및 제2 리드 프레임(120a, 120b)은 패키지 몸체(110)의 하부면에 배치되고 있으나 이에 한정하지 않으며, 제1 및 제2 리드 프레임(120a, 120b)의 일부분은 캐비티의 바닥면에서 노출될 수 있다.First and
반도체 소자(130)에는 제1 전극층(131)과 제2 전극층(132)이 배치될 수 있다.A
제1 전극층(131)과 제2 전극층(132)은 알루미늄(Al), 티타늄(Ti), 크롬(Cr), 니켈(Ni), 구리(Cu) 또는 금(Au) 중 적어도 하나 및 이들의 합금을 포함하여 단층 또는 다층 구조로 형성될 수 있다.The
그리고, 제1 리드 프레임(120a)에는 제1 전극 패드(121)가 배치될 수 있고, 제2 리드 프레임(120b)에는 제2 전극 패드(122)가 배치될 수 있다.Additionally, a
반도체 소자(130)의 제1 전극층(131)이 제1 리드 프레임(120a)과 제1 와이어(W1)로 전기적으로 연결되고, 반도체 소자(130)의 제2 전극층(132)이 제2 리드 프레임(120)과 제2 와이어(W2)로 전기적으로 연결되어 반도체 소자(130)를 제1 리드 프레임(120a)과 제2 리드 프레임(120b)에 와이어 본딩을 할 수 있다. 제1 리드 프레임(120a)과 제2 리드 프레임(120b)은 패키지 몸체(110)를 통하여 서로 전기적으로 분리되며, 제1 리드 프레임(120a)과 제2 리드 프레임(120b)에 전기적으로 연결된 반도체 소자(130)에 전원을 공급해 준다. 여기서, 제1 리드 프레임(120a)과 제2 리드 프레임(120b)은 반도체 소자(130)에서 방출된 빛을 반사시킬 수도 있다.The
도 1에는 수평형 반도체 소자가 도시되고 있으나 이에 한정하지 않으며, 수직형 반도체 소자나 플립 칩 타입의 반도체 소자가 배치될 수도 있다.Although a horizontal semiconductor device is shown in FIG. 1, the present invention is not limited to this, and a vertical semiconductor device or a flip chip type semiconductor device may also be disposed.
패키지 몸체(110)의 캐비티에는 몰딩층(140)이 채워질 수 있다.The cavity of the
몰딩층(140)은 반도체 소자(130)를 보호하도록 반도체 소자(130)를 둘러싸며 반도체 소자(130)의 둘레에 배치될 수 있도록 캐비티에 배치될 수 있다. 몰딩부(140)는 실리콘 또는 에폭시 계열의 물질과 형광체(미도시)가 포함될 수 있다. 형광체는 야그(YAG) 계열의 형광체나, 나이트라이드(Nitride) 계열의 형광체, 실리케이트(Silicate) 또는 이들이 혼합되어 사용될 수 있으나, 이에 한정하지 않는다.The
제1 및 제2 리드 프레임(120a, 120b)의 상면에는 은(Ag)을 포함하는 도금층(미도시)이 배치될 수 있는데, 도 1에 도시된 패키지 몸체(110)와 몰딩층(140) 사이의 경계 영역(A)과, 패키지 몸체(110)와 제1 및 제2 리드 프레임(120a, 120b) 사이의 경계 영역(B)을 통해, 상기 도금층으로 대기 중의 화학성분이 침투할 수 있다.A plating layer (not shown) containing silver (Ag) may be disposed on the upper surfaces of the first and second lead frames 120a and 120b, between the
그리고, 상기 도금층이 패키지 몸체(110)와 몰딩층(140) 사이의 경계 영역(A)과, 패키지 몸체(110)와 제1 및 제2 리드 프레임(120a, 120b) 사이의 경계 영역(B)을 통해 침투한 화학성분과 반응할 수 있다. 예를 들어, 상기 도금층에 포함된 은(Ag)이 대기 중에 포함된 황(S)이 서로 반응하여 상기 도금층이 변색이 일어날 수 있고, 도금층이 부식되어 반도체 소자 패키지의 광속 및 성능이 저하될 수 있다.In addition, the plating layer has a boundary area (A) between the
이때, 보호층(150A)이 배치되어, 외부로부터 이물질이 침투하는 것을 방지할 수 있다. 보호층(150A)은 상술한 패키지 몸체(110)와 몰딩층(140) 사이의 경계 영역(A)과, 패키지 몸체(110)와 제1 및 제2 리드 프레임(120a, 120b) 사이의 경계 영역(B)을 덮으며, 반도체 소자 패키지(100A)의 상부면과 측면에 배치될 수 있다.At this time, the
실시예 따른 보호층(150A)은 불소용제 원액에 아이코사펜타엔산(IPA), 헥산, 부틸아세트산 및 톨루엔을 포함하는 희석제를 혼합하여 이루어질 수 있고, 원액과 희석제의 혼합 비율은 1:4일 수 있으나 원액과 희석제의 혼합 비율은 이에 한정하지는 않는다. 상기 혼합 비율에 따라 보호층(150A)의 두께가 결정될 수 있다.The
보호층(150A)의 두께는 2㎛ 내지 45㎛일 수 있다. 그리고, 보호층(150A)은불소용제 원액(silver sulfide coating agent)에 희석제가 혼합된 용액으로 도포될 수 있는데, 불소용제 원액의 함량에 따라 보호층(150A)의 두께는 달라질 수 있다. 예를 들어, 불소용제 원액의 함량이 5%일 때 보호층(150A)의 두께는 2㎛ 내지 7㎛일 수 있고, 불소용제 원액의 함량이 20%일 때 보호층(150A)의 두께는 9㎛ 내지 17㎛일 수 있으며, 불소용제 원액의 함량이 100%일 때 보호층(150A)의 두께는 38㎛ 내지 45㎛일 수 있다.The thickness of the
이와 같이, 불소용제 원액의 함량에 따라 보호층(150A)의 두께는 달라질 수 있다.In this way, the thickness of the
그리고, 보호층(150A)은 탄소(C)와, 산소(O), 실리콘(Si) 및 플루오르(F)를 포함할 수 있고, C, O, Si 및 F의 중량% 혼합비는 C:O:Si:F= 44~70: 25~30: 3~18: 0~3일 수 있으며, 상세하게는 69.5: 25.9: 3.6: 0.9일 수 있다. In addition, the
도 1에서 보호층(150A)은 두께가 일정하지 않을 수 있으며, 보호층(150A)은 몰딩부(140)의 상부 영역에서의 두께(t11)과 패키지 몸체(110)의 하부 영역에서의 두께(t22)와 상부 영역에서의 두께(t21)를 가질 수 있다.In Figure 1, the
이때, 보호층(150A)은 패키지 몸체(110)의 하부 영역에서의 두께(t22)가 상부 영역에서의 두께(t21)와 동일하거나 더 클 수 있다. 즉, 제조 공정에서 코팅 등의 방법으로 보호층(150A)을 도포하면, 보호층(150A)이 경화되기 전에 유동성을 가지므로 하부 영역으로 흐를 수 있기 때문이다.At this time, the thickness t22 of the
예를 들면, 패키지 몸체(110)의 측면에 배치되는 보호층(150A)의 두께(t21)는 아래로 갈수록 점차적으로 증가하여, 제1 및 제2 리드 프레임(120a, 120b)의 측면에 배치되는 보호층(150A)의 두께(t22)가 보호층(150A)의 바닥면에서 가장 두꺼울 수 있다.For example, the thickness t21 of the
또한, 보호층(150A)의 상부면의 가장 자리는, 상술한 유동성으로 인하여 곡면을 가질 수도 있다.Additionally, the edge of the upper surface of the
그리고, 몰딩부(140)의 상부 영역에서의 보호층(150A)의 두께(t11)는 패키지 몸체(110)의 하부 영역에서의 두께(t22)보다 작고, 상부 영역에서의 두께(t21)보다 두꺼울 수 있다.Additionally, the thickness t11 of the
반도체 소자 패키지(100A)에서 반도체 소자(130)로부터 방출된 광은, 몰딩부(140)를 통과하여 보호층(150A)로 진행하게 된다. 이때, 광이 보호층(150A)에서 전반사되는 것을 방지하기 위하여 보호층(150A)의 굴절률은 몰딩부(140)의 굴절률과 같거나 보다 클 수 있으며, 실리콘을 모재로 하는 몰딩부(140)의 굴절률은 1.4 내외일 수 있다.Light emitted from the
도 2는 제2 실시예에 따른 반도체 소자 패키지를 나타내는 단면도이다.Figure 2 is a cross-sectional view showing a semiconductor device package according to a second embodiment.
도 2를 참조하면, 제2 실시예에 따른 반도체 소자 패키지(100B)는 패키지 몸체(110), 제1 및 제2 리드 프레임(120a, 120b), 반도체 소자(130), 몰딩층(140) 및 보호층(150B)을 포함할 수 있다.Referring to FIG. 2, the
패키지 몸체(110), 제1 및 제2 리드 프레임(120a, 120b), 반도체 소자(130)는 제1 실시예의 구성과 동일하므로 설명을 생략하기로 한다.Since the
반도체 소자 패키지(100B)는 보호층(150B)의 하단면이 제1 리드 프레임(120a) 또는 제2 리드 프레임(120b)의 하단면보다 높게 배치되는 차이점이 있다.The
이때, 도 1에서 패키지 몸체(110)와 제1 및 제2 리드 프레임(120a, 120b) 사이의 경계 영역(B)을 덮기 위하여, 제1 및 제2 리드 프레임(120a, 120b)의 하부 영역에서 보호층(150B)이 배치되지 않는 영역의 높이(h2)는 제1 및 제2 리드 프레임(120a, 120b)의 높이(h1)보다 작을 수 있다.At this time, in order to cover the boundary area B between the
도 1의 반도체 소자 패키지(100A)의 경우 보호층(150A)의 하단면의 제1 및 제2 리드 프레임(120a, 120b)의 하단면과 동일한 높이에 배치되는데, 상술한 경화 공정 등에서 제1 및 2 리드 프레임(120a, 120b)의 하부 영역으로 보호층(150A)이 흐를 수 있다.In the case of the
즉, 제조 공정에서 코팅 등의 방법으로 보호층(150A)을 도포하면, 보호층(150A)이 경화되기 전에 유동성을 가지므로 하부 영역으로 흐를 수 있기 때문이다.That is, when the
따라서, 반도체 소자 패키지(100B)에 보호층(150B)을 배치시킬 때, 제1 및 제2 리드 프레임(120a, 120b)의 하부 영역에서 보호층(150B)이 배치되지 않는 영역의 높이(h2)와 동일한 마스크를 제1 및 제2 리드 프레임(120a, 120b)의 하부 둘레에 배치시키고, 보호층(150B)이 패키지 몸체(110)와 몰딩층(140) 사이의 경계 영역과, 패키지 몸체(110)와 제1 및 제2 리드 프레임(120a, 120b) 사이의 경계 영역을 덮도록, 보호층(150B)을 반도체 소자 패키지(100B)의 상부면과 측면에 도포할 수 있다.Therefore, when the
보호층(150B)을 몰딩층(140)의 상면과 패키지 몸체(110)의 상면 및 측면과 제1 및 제2 리드 프레임(120a, 120b)의 측면 상부에 도포한 뒤, 보호층(150B)이 경화되면 제1 및 제2 리드 프레임(120a, 120b)의 하부 둘레에 배치되었던 마스크를 제거할 수 있다.After the
상술한 바와 같이, 도 2의 반도체 소자 패키지(100B)의 경우, 보호층(150B)의 하단면이 제1 및 제2 리드 프레임(120a, 120b)의 하단면보다 높게 배치되어 상술한 문제점을 방지할 수 있다.As described above, in the case of the
보호층(150B)을 배치시키기 위해, 반도체 소자 패키지를 플레이트에 놓고 코팅액을 몰딩층(140)의 상단면, 패키지 몸체(110)의 상단면과 측면 및 제1 및 제2 리드 프레임(120a, 120b)의 측면 전체에 도포한다. 코팅액을 도포한 뒤, 플레이트에서 반도체 소자 패키지를 분리하는 과정에서 보호층(150B)의 바닥면이 플레이트에 들러붙어 플레이트에서 반도체 소자 패키지가 잘 떨어지지 않을 수 있다.In order to place the
따라서, 제1 및 제2 리드 프레임(120A, 120B)의 측면의 높이(h2)가 1 및 제2 리드 프레임(120A, 120B)의 높이(h1)보다 작도록 보호층(150B)을 배치시킴으로써, 패키지 몸체(110)와 제1 및 제2 리드 프레임(120A, 120B) 사이의 경계면으로 대기 중의 화학성분이 반도체 소자 패키지의 내부로 침투되는 것을 막아 줄 수 있고, 반도체 소자 패키지의 제작 공정을 용이하게 해 줄 수 있다.Accordingly, by arranging the
도 3은 제3 실시예에 따른 반도체 소자 패키지를 나타내는 단면도이다.Figure 3 is a cross-sectional view showing a semiconductor device package according to a third embodiment.
본 실시예에 따른 반도체 소자 패키지(100C)는 도 1의 반도체 소자 패키지(100)A와 유사하나, 보호층(150C)이 하부에 배치되고 몰딩부(140)가 상부에 배치되는 차이점이 있다.The
그리고, 반도체 소자(130)로부터 방출된 광이 몰딩부(140)에서 전반사되는 것을 방지하기 위하여 몰딩부(140)의 굴절률은 보호층(150c)의 굴절률과 같거나 보다 클 수 있다.Additionally, in order to prevent the light emitted from the
보호층(150C)의 두께는 2㎛ 내지 45㎛일 수 있다. 그리고, 보호층(150C)은불소용제 원액(silver sulfide coating agent)에 희석제가 혼합된 용액으로 도포될 수 있으며, 불소용제 원액의 함량에 따라 보호층(150C)의 두께는 달라질 수 있다. 예를 들어, 불소용제 원액의 함량이 5%일 때 보호층(150C)의 두께는 2㎛ 내지 7㎛일 수 있고, 불소용제 원액의 함량이 20%일 때 보호층(150C)의 두께는 9㎛ 내지 17㎛일 수 있으며, 불소용제 원액의 함량이 100%일 때 보호층(150C)의 두께는 38㎛ 내지 45㎛일 수 있다.The thickness of the
보호층(150C)은 탄소(C)와, 산소(O), 실리콘(Si) 및 플루오르(F)를 포함할 수 있고, C, O, Si 및 F의 중량% 혼합비는 C:O:Si:F= 44~70: 25~30: 3~18: 0~3일 수 있으며, 상세하게는 44.3: 30.0: 10.2: 0일 수 있다.The
보호층(150c)은 반도체 소자(130)를 덮으며 배치될 수 있고, 몰딩부(140)의 상부면은 패키지 몸체(110)의 상부면과 동일 높이에까지 배치될 수 있다. 그리고, 보호층(150C)의 두께(t32)는 몰딩부(140)의 두께(t31)보다 얇을 수 있다.The protective layer 150c may be disposed to cover the
도 4는 제4 실시예에 따른 반도체 소자 패키지를 나타내는 단면도이다.Figure 4 is a cross-sectional view showing a semiconductor device package according to a fourth embodiment.
본 실시예에 따른 반도체 소자 패키지(100D)는 도 1의 반도체 소자 패키지(100)A와 유사하나, 보호층(150D)이 몰딩부(140)와 패키지 몸체(110)의 상부 영역에만 배치되는 차이점이 있다.The
본 실시예에 따른 반도체 소자 패키지(100D)는 특히, 도 1에 도시된 패키지 몸체(110)와 몰딩층(140) 사이의 경계 영역(A)에 외부로부터 화학 성분이 침투하는 것을 방지할 수 있다.In particular, the
몰딩부(140)의 상부면은 패키지 몸체(110)의 상부면과 동일 높이에까지 배치될 수 있고, 보호층(150D)의 두께(t41)는 몰딩부(140)의 두께(t42)보다 작을 수 있다.The upper surface of the
보호층(150D)의 두께는 2㎛ 내지 45㎛일 수 있다. 그리고, 보호층(150D)은불소용제 원액(silver sulfide coating agent)에 희석제가 혼합된 용액으로 도포될 수 있으며, 불소용제 원액의 함량에 따라 보호층(150D)의 두께는 달라질 수 있다. 예를 들어, 불소용제 원액의 함량이 5%일 때 보호층(150D)의 두께는 2㎛ 내지 7㎛일 수 있고, 불소용제 원액의 함량이 20%일 때 보호층(150D)의 두께는 9㎛ 내지 17㎛일 수 있으며,불소용제 원액의 함량이 100%일 때 보호층(150D)의 두께는 38㎛ 내지 45㎛일 수 있다.The thickness of the
도 5(a)와 도 5(b)는 종래의 반도체 소자 패키지의 외관과 실시예에 따른 반도체 소자 패키지의 외관을 나타내는 사진이다.Figures 5(a) and 5(b) are photographs showing the appearance of a conventional semiconductor device package and the appearance of a semiconductor device package according to an embodiment.
도 5(a)는 종래의 반도체 소자 패키지의 외관을 나타내고, 도 5(b)는 실시예에 따른 반도체 소자 패키지의 외관을 나타내는 것으로, 도 5(a)와 도 5(b)를 비교해 봤을 때, 보호층이 구비된 반도체 소자 패키지가 황변 현상이 덜 일어나는 것을 알 수 있다.Figure 5(a) shows the appearance of a conventional semiconductor device package, and Figure 5(b) shows the appearance of a semiconductor device package according to an embodiment, when comparing Figures 5(a) and 5(b). , it can be seen that yellowing occurs less in semiconductor device packages equipped with a protective layer.
도 6은 각 실시예들의 시간에 따른 광 유지율을 나타내는 그래프이다.Figure 6 is a graph showing the light retention rate over time for each embodiment.
도 6을 참조하면, A-1, A-2는 제1 실시예에 따른 반도체 소자 패키지의 내부에 배치되는 보호층의불소용제 원액의 함량이 5%일 때와 20%일 때의 광 유지율을 나타내고, B-1, B-2, B-3은 제3 실시예에 따른 반도체 소자 패키지의 내부에 배치되는 보호층의불소용제 원액의 함량이 각각 5%, 20%, 100%일 때의 광 유지율을 나타내며, C-1, C-2는 제4 실시예에 따른 반도체 소자 패키지의 내부에 배치되는 보호층의불소용제 원액의 함량이 5%일 때와 20%일 때의 광 유지율을 나타낸다.Referring to FIG. 6, A-1 and A-2 represent the light retention rates when the content of the fluorine solvent solution of the protective layer disposed inside the semiconductor device package according to the first embodiment is 5% and 20%. Indicates, B-1, B-2, and B-3 are the light when the content of the fluorine solvent solution of the protective layer disposed inside the semiconductor device package according to the third embodiment is 5%, 20%, and 100%, respectively. Indicates the retention rate, and C-1 and C-2 represent the light retention rate when the content of the fluorine solvent solution of the protective layer disposed inside the semiconductor device package according to the fourth embodiment is 5% and 20%.
REF는 종래의 반도체 소자 패키지의 광 유지율은 500시간 내에 급격히 하락하는 것을 알 수 있다, 이에 반해 각 실시예들에 따른 반도체 소자 패키지의 광 유지율은 종래의 반도체 소자 패키지의 광 유지율보다 하락하는 정도가 현저히 감소하고 있음을 알 수 있다.REF shows that the light retention rate of the conventional semiconductor device package rapidly decreases within 500 hours. On the other hand, the light retention rate of the semiconductor device package according to each embodiment is lower than the light retention rate of the conventional semiconductor device package. It can be seen that it is decreasing significantly.
도 7은 각 실시예들의 시간에 따른 황변 정도를 나타내는 표이다.Figure 7 is a table showing the degree of yellowing over time for each example.
도 7에 도시된 바와 같이, 실시예들에 따른 반도체 소자 패키지의 광 유지율이 종래의 반도체 소자 패키지의 광 유지율에 비해 크게 향상됨과 동시에 반도체 소자 패키지의 황변되는 정도가 크게 감소함을 알 수 있다.As shown in FIG. 7, it can be seen that the light retention rate of the semiconductor device package according to the embodiments is greatly improved compared to the light retention rate of the conventional semiconductor device package, and at the same time, the degree of yellowing of the semiconductor device package is greatly reduced.
상술한 바와 같이, 실시예에 따른 반도체 소자 패키지의 리드 프레임이 대기 중의 화학성분에 노출되는 것을 방지해 줌으로써, 반도체 소자 패키지의 광속을 향상시킬 수 있고, 반도체 소자 패키지의 성능을 개선시킬 수 있다.As described above, by preventing the lead frame of the semiconductor device package according to the embodiment from being exposed to chemical components in the atmosphere, the luminous flux of the semiconductor device package can be improved and the performance of the semiconductor device package can be improved.
상술한 반도체 소자 패키지는 조명 시스템의 광원으로 사용될 수 있는데, 예를 들어 영상표시장치의 광원이나 조명 장치 등의 광원으로 사용될 수 있다.The semiconductor device package described above can be used as a light source for a lighting system, for example, a light source for an image display device or a lighting device.
영상표시장치의 백라이트 유닛으로 사용될 때 에지 타입의 백라이트 유닛으로 사용되거나 직하 타입의 백라이트 유닛으로 사용될 수 있고, 조명 장치의 광원으로 사용될 때 등기구나 벌브 타입으로 사용될 수도 있으며, 또한 이동 단말기의 광원으로 사용될 수도 있다.When used as a backlight unit for a video display device, it can be used as an edge-type backlight unit or a direct-type backlight unit. When used as a light source for a lighting device, it can be used as a luminaire or bulb type. It can also be used as a light source for a mobile terminal. It may be possible.
발광 소자는 상술한 발광 다이오드 외에 레이저 다이오드가 있다.Light-emitting devices include laser diodes in addition to the light-emitting diodes described above.
수광 소자로는 빛을 검출하여 그 강도를 전기 신호로 변환하는 일종의 트랜스듀서인 광 검출기(photodetector)를 예로 들 수 있다. 이러한 광 검출기로서, 광전지(실리콘, 셀렌), 광도전 소자(황화 카드뮴, 셀렌화 카드뮴), 포토 다이오드(예를 들어, visible blind spectral region이나 true blind spectral region에서 피크 파장을 갖는 PD), 포토 트랜지스터, 광전자 증배관, 광전관(진공, 가스 봉입), IR(Infra-Red) 검출기 등이 있으나, 실시 예는 이에 국한되지 않는다.An example of a light receiving element is a photodetector, which is a type of transducer that detects light and converts the intensity into an electrical signal. These photodetectors include photocells (silicon, selenium), photoconductive elements (cadmium sulfide, cadmium selenide), photodiodes (e.g., PDs with a peak wavelength in the visible blind spectral region or true blind spectral region), and phototransistors. , photomultiplier tubes, photoelectron tubes (vacuum, gas encapsulation), IR (Infra-Red) detectors, etc., but embodiments are not limited thereto.
또한, 광검출기와 같은 반도체 소자는 일반적으로 광변환 효율이 우수한 직접 천이 반도체(direct bandgap semiconductor)를 이용하여 제작될 수 있다. 또는, 광검출기는 구조가 다양하여 가장 일반적인 구조로는 p-n 접합을 이용하는 pin형 광검출기와, 쇼트키접합(Schottky junction)을 이용하는 쇼트키형 광검출기와, MSM(Metal Semiconductor Metal)형 광검출기 등이 있다.Additionally, semiconductor devices such as photodetectors can generally be manufactured using direct bandgap semiconductors, which have excellent light conversion efficiency. Alternatively, photodetectors have various structures, and the most common structures include a pin-type photodetector using a p-n junction, a Schottky-type photodetector using a Schottky junction, and a MSM (Metal Semiconductor Metal) type photodetector. there is.
포토 다이오드(Photodiode)는 발광소자와 동일하게, 상술한 구조의 제1 도전형 반도체층과 활성층 및 제2 도전형 반도체층을 포함할 수 있고, pn접합 또는 pin 구조로 이루어진다. 포토 다이오드는 역바이어스 혹은 제로바이어스를 가하여 동작하게 되며, 광이 포토 다이오드에 입사되면 전자와 정공이 생성되어 전류가 흐른다. 이때 전류의 크기는 포토 다이오드에 입사되는 광의 강도에 거의 비례할 수 있다.A photodiode, like a light emitting device, may include a first conductivity type semiconductor layer, an active layer, and a second conductivity type semiconductor layer of the structure described above, and may have a pn junction or pin structure. The photodiode operates by applying a reverse bias or zero bias, and when light is incident on the photodiode, electrons and holes are created and a current flows. At this time, the size of the current may be approximately proportional to the intensity of light incident on the photodiode.
광전지 또는 태양 전지(solar cell)는 포토 다이오드의 일종으로, 광을 전류로 변환할 수 있다. 태양 전지는, 발광소자와 동일하게, 상술한 구조의 제1 도전형 반도체층과 활성층 및 제2 도전형 반도체층을 포함할 수 있다.A photovoltaic cell, or solar cell, is a type of photodiode that can convert light into electric current. The solar cell, like the light emitting device, may include a first conductivity type semiconductor layer, an active layer, and a second conductivity type semiconductor layer having the above-described structure.
또한, p-n 접합을 이용한 일반적인 다이오드의 정류 특성을 통하여 전자 회로의 정류기로 이용될 수도 있으며, 초고주파 회로에 적용되어 발진 회로 등에 적용될 수 있다.In addition, it can be used as a rectifier in electronic circuits through the rectification characteristics of a general diode using a p-n junction, and can be applied to ultra-high frequency circuits and oscillator circuits.
또한, 상술한 반도체 소자는 반드시 반도체로만 구현되지 않으며 경우에 따라 금속 물질을 더 포함할 수도 있다. 예를 들어, 수광 소자와 같은 반도체 소자는 Ag, Al, Au, In, Ga, N, Zn, Se, P, 또는 As 중 적어도 하나를 이용하여 구현될 수 있으며, p형이나 n형 도펀트에 의해 도핑된 반도체 물질이나 진성 반도체 물질을 이용하여 구현될 수도 있다.In addition, the above-described semiconductor device is not necessarily implemented only as a semiconductor and may further include a metal material in some cases. For example, a semiconductor device such as a light receiving device may be implemented using at least one of Ag, Al, Au, In, Ga, N, Zn, Se, P, or As, and may be implemented using a p-type or n-type dopant. It may also be implemented using doped semiconductor materials or intrinsic semiconductor materials.
이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.Although the above description focuses on the examples, this is only an example and does not limit the present invention, and those skilled in the art will be able to You will see that various variations and applications are possible. For example, each component specifically shown in the examples can be modified and implemented. And these variations and differences in application should be construed as being included in the scope of the present invention as defined in the appended claims.
100A, 100B, 100C, 100D: 반도체 소자 패키지
110: 패키지 몸체 120a: 제1 리드 프레임
120b: 제2 리드 프레임 130: 반도체 소자
140: 몰딩층 150A, 150B, 150C, 150D: 보호층100A, 100B, 100C, 100D: Semiconductor device package
110:
120b: second lead frame 130: semiconductor device
140:
Claims (11)
상기 패키지 몸체에 배치되는 제1 및 제2 리드 프레임;
상기 제1 및 제2 리드 프레임에 전기적으로 연결되는 반도체 소자;
상기 반도체 소자를 둘러싸는 몰딩부; 및
상기 몰딩부의 상부와 상기 패키지 몸체의 둘레에 배치되는 보호층을 포함하고,
상기 보호층 내 탄소(C), 산소(O), 실리콘(Si) 및 플루오르(F)의 중량% 혼합비는 C:O:Si:F= 44~70: 25~30: 3~18: 0~3인 반도체 소자 패키지.package body;
First and second lead frames disposed on the package body;
a semiconductor device electrically connected to the first and second lead frames;
a molding portion surrounding the semiconductor device; and
It includes a protective layer disposed on an upper part of the molding part and around the package body,
The weight percent mixing ratio of carbon (C), oxygen (O), silicon (Si), and fluorine (F) in the protective layer is C:O:Si:F= 44~70: 25~30: 3~18: 0~ 3-person semiconductor device package.
상기 패키지 몸체는 캐비티를 가지고, 상기 반도체 소자는 상기 캐비티의 바닥면에 배치되고, 상기 몰딩부는 상기 캐비티의 내부에 배치되고, 상기 보호층은 상기 캐비티의 패키지 몸체와 상기 몰딩부의 경계 영역 및 상기 리드 프레임과 상기 패키지 몸체와의 경계 영역 중 적어도 하나를 덮으며 배치되는 반도체 소자 패키지.According to claim 1,
The package body has a cavity, the semiconductor element is disposed on a bottom surface of the cavity, the molding portion is disposed inside the cavity, and the protective layer is formed at a boundary area between the package body and the molding portion of the cavity and the lid. A semiconductor device package arranged to cover at least one of the boundary areas between a frame and the package body.
상기 보호층은 상기 패키지 몸체의 측면에 배치되고, 상기 패키지 몸체의 하부 영역에서의 상기 보호층의 두께가 상기 패키지 몸체의 상부 영역에서의 상기 보호층의 두께보다 두꺼운 반도체 소자 패키지.According to claim 1,
The protective layer is disposed on a side of the package body, and the thickness of the protective layer in the lower region of the package body is thicker than the thickness of the protective layer in the upper region of the package body.
상기 보호층의 굴절률은 상기 몰딩부의 굴절률과 같거나 보다 큰 반도체 소자 패키지.According to claim 1,
A semiconductor device package wherein the refractive index of the protective layer is equal to or greater than the refractive index of the molding part.
상기 보호층의 하단면은 상기 제1 리드 프레임 또는 상기 제2 리드 프레임의 하단면보다 높게 배치되는 반도체 소자 패키지.According to claim 1,
A semiconductor device package wherein the bottom surface of the protective layer is disposed higher than the bottom surface of the first lead frame or the second lead frame.
상기 보호층의 두께는 9㎛ 내지 17㎛인 반도체 소자 패키지.According to any one of claims 1 to 5,
A semiconductor device package wherein the thickness of the protective layer is 9㎛ to 17㎛.
상기 보호층의 상부면의 가장 자리는 곡면을 가지는 반도체 소자 패키지.According to any one of claims 1 to 5,
A semiconductor device package wherein an edge of the upper surface of the protective layer has a curved surface.
상기 패키지 몸체에 배치되는 제1 및 제2 리드 프레임;
상기 제1 및 제2 리드 프레임에 전기적으로 연결되는 반도체 소자;
상기 반도체 소자를 둘러싸고 배치되는 보호층; 및
상기 보호층 상에 배치되는 몰딩부를 포함하고,
상기 보호층 내 탄소(C), 산소(O), 실리콘(Si) 및 플루오르(F)의 중량% 혼합비는 C:O:Si:F= 44~70: 25~30: 3~18: 0~3인 반도체 소자 패키지.package body;
First and second lead frames disposed on the package body;
a semiconductor device electrically connected to the first and second lead frames;
a protective layer surrounding the semiconductor device; and
It includes a molding portion disposed on the protective layer,
The weight percent mixing ratio of carbon (C), oxygen (O), silicon (Si), and fluorine (F) in the protective layer is C:O:Si:F= 44~70: 25~30: 3~18: 0~ 3-person semiconductor device package.
상기 패키지 몸체는 캐비티를 가지고, 상기 반도체 소자는 상기 캐비티의 바닥면에 배치되고, 상기 보호층은 상기 캐비티의 하부 영역에 배치되고, 상기 몰딩부는 상기 캐비티의 상부 영역에 배치되는 반도체 소자 패키지.According to clause 8,
The package body has a cavity, the semiconductor device is disposed on a bottom surface of the cavity, the protective layer is disposed in a lower region of the cavity, and the molding part is disposed in an upper region of the cavity.
상기 보호층의 두께는 9㎛ 내지 17㎛인 반도체 소자 패키지.According to clause 8,
A semiconductor device package wherein the thickness of the protective layer is 9㎛ to 17㎛.
상기 보호층의 굴절률은 상기 몰딩부의 굴절률과 같거나 보다 작은 반도체 소자 패키지.According to clause 8,
A semiconductor device package wherein the refractive index of the protective layer is equal to or smaller than the refractive index of the molding part.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020160098613A KR102633844B1 (en) | 2016-08-02 | 2016-08-02 | Light emitting device package |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020160098613A KR102633844B1 (en) | 2016-08-02 | 2016-08-02 | Light emitting device package |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20180015028A KR20180015028A (en) | 2018-02-12 |
| KR102633844B1 true KR102633844B1 (en) | 2024-02-07 |
Family
ID=61225180
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020160098613A KR102633844B1 (en) | 2016-08-02 | 2016-08-02 | Light emitting device package |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR102633844B1 (en) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2010074038A1 (en) | 2008-12-24 | 2010-07-01 | 旭硝子株式会社 | Light-emitting module and method for manufacturing same |
| JP2015138965A (en) | 2014-01-24 | 2015-07-30 | 日亜化学工業株式会社 | Light emitting device |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09176323A (en) * | 1995-12-22 | 1997-07-08 | Pola Chem Ind Inc | Fluorinated silicone resin and its production |
-
2016
- 2016-08-02 KR KR1020160098613A patent/KR102633844B1/en active IP Right Grant
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2010074038A1 (en) | 2008-12-24 | 2010-07-01 | 旭硝子株式会社 | Light-emitting module and method for manufacturing same |
| JP2015138965A (en) | 2014-01-24 | 2015-07-30 | 日亜化学工業株式会社 | Light emitting device |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20180015028A (en) | 2018-02-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102401826B1 (en) | Light emitting device package and lighting apparatus | |
| KR102432216B1 (en) | Light emitting device package | |
| KR102641336B1 (en) | Semiconductor device package | |
| KR102564122B1 (en) | Semiconductor device | |
| KR102633844B1 (en) | Light emitting device package | |
| KR102552655B1 (en) | Light emitting device package and light module | |
| KR102514851B1 (en) | Semiconductor device package | |
| US11121284B2 (en) | Semiconductor device and semiconductor device package comprising same | |
| US20210273148A1 (en) | Semiconductor device package | |
| KR102608517B1 (en) | Semiconductor device | |
| KR102518480B1 (en) | Semiconductor device | |
| KR102537073B1 (en) | Semiconductor device package | |
| KR102510596B1 (en) | Semiconductor device | |
| KR102672684B1 (en) | Semiconductor device and semiconductor device package including the same | |
| KR102603255B1 (en) | Semiconductor device | |
| KR20170125587A (en) | Semiconductor device package | |
| KR20180057144A (en) | Semiconductor device and semiconductor package having the same | |
| KR102531150B1 (en) | Optical lens and semiconductor device package | |
| KR102369820B1 (en) | Semiconductor device package and light system having the same | |
| KR20180009266A (en) | Semiconductor device and light emitting device package having thereof | |
| KR102468809B1 (en) | Semiconductor device | |
| KR20180009220A (en) | Semiconductor device | |
| KR20180000971A (en) | Light emitting device | |
| KR102632215B1 (en) | Semiconductor device and semiconductor device package including the same | |
| KR20180013021A (en) | Semiconductor device package |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right |