KR20180015028A - Light emitting device package - Google Patents

Light emitting device package Download PDF

Info

Publication number
KR20180015028A
KR20180015028A KR1020160098613A KR20160098613A KR20180015028A KR 20180015028 A KR20180015028 A KR 20180015028A KR 1020160098613 A KR1020160098613 A KR 1020160098613A KR 20160098613 A KR20160098613 A KR 20160098613A KR 20180015028 A KR20180015028 A KR 20180015028A
Authority
KR
South Korea
Prior art keywords
protective layer
semiconductor device
disposed
package body
device package
Prior art date
Application number
KR1020160098613A
Other languages
Korean (ko)
Other versions
KR102633844B1 (en
Inventor
김택균
김원중
민병황
김형진
이상훈
임창만
정호영
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020160098613A priority Critical patent/KR102633844B1/en
Publication of KR20180015028A publication Critical patent/KR20180015028A/en
Application granted granted Critical
Publication of KR102633844B1 publication Critical patent/KR102633844B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483Containers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52Encapsulations
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12044OLED

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)

Abstract

An embodiment of the present invention relates to a semiconductor device package. The present invention provides the semiconductor device which includes: a package body; first and second lead frames disposed in the package body; a semiconductor device electrically connected to the first and second lead frames; a molding part surrounding the semiconductor device; and a protective layer disposed on an upper side of the molding part and around the package body. The protective layer includes carbon (C), oxygen (O), silicon (Si), and fluorine (F). A mixing ratio of C, O, Si, and F is C : O : Si : F = 44-70 : 25-30 : 3-18 : 0-3. Accordingly, the present invention can improve the performance of the semiconductor device package.

Description

반도체 소자 패키지{LIGHT EMITTING DEVICE PACKAGE}[0001] LIGHT EMITTING DEVICE PACKAGE [0002]

실시예는 반도체 소자 패키지에 관한 것이다.An embodiment relates to a semiconductor device package.

GaN, AlGaN 등의 화합물을 포함하는 반도체 소자는 넓고 조정이 용이한 밴드 갭 에너지를 가지는 등의 많은 장점을 가져서 발광 소자, 수광 소자 및 각종 다이오드 등으로 다양하게 사용될 수 있다.Semiconductor devices including compounds such as GaN and AlGaN have many merits such as wide and easy bandgap energy, and can be used variously as light emitting devices, light receiving devices, and various diodes.

특히, 반도체의 3-5족 또는 2-6족 화합물 반도체 물질을 이용한 발광 다이오드(Light Emitting Diode)나 레이저 다이오드(Laser Diode)와 같은 발광 소자는 박막 성장 기술 및 소자 재료의 개발로 적색, 녹색, 청색 및 자외선 등 다양한 색을 구현할 수 있으며, 형광 물질을 이용하거나 색을 조합함으로써 효율이 좋은 백색 광선도 구현이 가능하며, 형광등, 백열등 등 기존의 광원에 비해 저소비전력, 반영구적인 수명, 빠른 응답속도, 안전성, 환경 친화성의 장점을 가진다.Particularly, a light emitting device such as a light emitting diode or a laser diode using a semiconductor material of Group 3-5 or 2-6 group semiconductors can be applied to various devices such as a red, Blue, and ultraviolet rays. By using fluorescent materials or combining colors, it is possible to realize a white light beam with high efficiency. Also, compared to conventional light sources such as fluorescent lamps and incandescent lamps, low power consumption, , Safety, and environmental friendliness.

뿐만 아니라, 광검출기나 태양 전지와 같은 수광 소자도 반도체의 3-5족 또는 2-6족 화합물 반도체 물질을 이용하여 제작하는 경우 소자 재료의 개발로 다양한 파장 영역의 빛을 흡수하여 광 전류를 생성함으로써 감마선부터 라디오 파장 영역까지 다양한 파장 영역의 빛을 이용할 수 있다. 또한 빠른 응답속도, 안전성, 환경 친화성 및 소자 재료의 용이한 조절의 장점을 가져 전력 제어 또는 초고주파 회로나 통신용 모듈에도 용이하게 이용할 수 있다.In addition, when a light-receiving element such as a photodetector or a solar cell is manufactured using a semiconductor material of Group 3-5 or Group 2-6 compound semiconductor, development of a device material absorbs light of various wavelength regions to generate a photocurrent , It is possible to use light in various wavelength ranges from the gamma ray to the radio wave region. It also has advantages of fast response speed, safety, environmental friendliness and easy control of device materials, so it can be easily used for power control or microwave circuit or communication module.

따라서, 반도체 소자는 광 통신 수단의 송신 모듈, LCD(Liquid Crystal Display) 표시 장치의 백라이트를 구성하는 냉음극관(CCFL: Cold Cathode Fluorescence Lamp)을 대체하는 발광 다이오드 백라이트, 형광등이나 백열 전구를 대체할 수 있는 백색 발광 다이오드 조명 장치, 자동차 헤드 라이트 및 신호등 및 Gas나 화재를 감지하는 센서 등에까지 응용이 확대되고 있다. 또한, 반도체 소자는 고주파 응용 회로나 기타 전력 제어 장치, 통신용 모듈에까지 응용이 확대될 수 있다.Accordingly, the semiconductor device can be replaced with a transmission module of an optical communication means, a light emitting diode backlight replacing a cold cathode fluorescent lamp (CCFL) constituting a backlight of an LCD (Liquid Crystal Display) display device, White light emitting diodes (LEDs), automotive headlights, traffic lights, and gas and fire sensors. In addition, semiconductor devices can be applied to high frequency application circuits, other power control devices, and communication modules.

상술한 반도체 소자가 실장되는 반도체 소자 패키지의 리드 프레임에는 은(Ag) 코팅을 하게 되는데, 반도체 소자 패키지가 대기 중의 화학성분에 노출되면 리드 프레임의 부식을 야기시킬 수 있다. 리드 프레임의 부식으로 인해 반도체 소자 패키지의 광속 및 성능이 저하될 수 있다.The lead frame of the semiconductor device package on which the above-described semiconductor device is mounted is coated with silver (Ag) coating. If the semiconductor device package is exposed to chemical components in the atmosphere, it may cause corrosion of the lead frame. The light flux and performance of the semiconductor device package may be deteriorated due to corrosion of the lead frame.

실시예는 반도체 소자 패키지의 리드 프레임이 대기 중의 화학성분에 노출되는 것을 방지해 줄 수 있는 보호층이 구비된 반도체 소자 패키지를 제공하고자 한다.The embodiments are directed to a semiconductor device package provided with a protection layer that can prevent a lead frame of a semiconductor device package from being exposed to chemical components in the atmosphere.

실시예에 의한 반도체 소자 패키지는 패키지 몸체; 상기 패키지 몸체에 배치되는 제1 및 제2 리드 프레임; 상기 제1 및 제2 리드 프레임에 전기적으로 연결되는 반도체 소자; 상기 반도체 소자를 둘러싸는 몰딩부; 및 상기 몰딩부의 상부와 상기 패키지 몸체의 둘레에 배치되는 보호층을 포함하고, 상기 보호층은 탄소(C)와, 산소(O), 실리콘(Si) 및 플루오르(F)를 포함하며, C, O, Si 및 F의 혼합비는 C:O:Si:F= 44~70: 25~30: 3~18: 0~3일 수 있다.The semiconductor device package according to the embodiment includes: A package body; First and second lead frames disposed in the package body; A semiconductor element electrically connected to the first and second lead frames; A molding part surrounding the semiconductor element; And a protective layer disposed on an upper portion of the molding portion and around the package body. The protective layer includes carbon (C), oxygen (O), silicon (Si), and fluorine (F) The mixing ratio of O, Si and F may be C: O: Si: F = 44-70: 25-30: 3-18: 0-3.

상기 패키지 몸체는 캐비티를 가지고, 상기 반도체 소자는 상기 캐비티의 바닥면에 배치되고, 상기 몰딩부는 상기 캐비티의 내부에 배치되고, 상기 보호층은 상기 캐비티의 패키지 몸체와 상기 몰딩부의 경계 영역 및 상기 리드 프레임과 상기 패키지 몸체와의 경계 영역 중 적어도 하나를 덮으며 배치될 수 있다.Wherein the package body has a cavity, the semiconductor element is disposed on a bottom surface of the cavity, the molding portion is disposed inside the cavity, and the protective layer is formed on a boundary region between the package body and the molding portion of the cavity, And at least one of a boundary region between the frame and the package body.

상기 보호층은 상기 패키지 몸체의 측면에 배치되고, 상기 패키지 몸체의 하부 영역에서의 상기 보호층의 두께가 상기 패키지 몸체의 상부 영역에서의 상기 보호층의 두께보다 두꺼울 수 있다.The protective layer may be disposed on a side surface of the package body and the thickness of the protective layer in the lower region of the package body may be greater than the thickness of the protective layer in the upper region of the package body.

상기 보호층의 굴절률은 상기 몰딩부의 굴절률과 같거나 보다 클 수 있다.The refractive index of the protective layer may be equal to or greater than the refractive index of the molding part.

상기 보호층의 하단면은 상기 제1 리드 프레임 또는 상기 제2 리드 프레임의 하단면보다 높게 배치될 수 있다.The lower surface of the protective layer may be disposed higher than the lower surface of the first lead frame or the second lead frame.

상기 보호층의 두께는 9㎛ 내지 17㎛일 수 있다.The thickness of the protective layer may be 9 탆 to 17 탆.

상기 보호층의 상부면의 가장 자리는 곡면을 가질 수 있다.The edge of the upper surface of the protective layer may have a curved surface.

다른 실시예에 의한 반도체 소자 패키지는 패키지 몸체; 상기 패키지 몸체에 배치되는 제1 및 제2 리드 프레임; 상기 제1 및 제2 리드 프레임에 전기적으로 연결되는 반도체 소자; 상기 반도체 소자를 둘러싸고 배치되는 보호층; 및 상기 보호층 상에 배치되는 몰딩부를 포함하고, 상기 보호층은 탄소(C)와, 산소(O), 실리콘(Si) 및 플루오르(F)를 포함하며, C, O, Si 및 F의 혼합비는 C:O:Si:F= 44~70: 25~30: 3~18: 0~3일 수 있다.A semiconductor device package according to another embodiment includes a package body; First and second lead frames disposed in the package body; A semiconductor element electrically connected to the first and second lead frames; A protective layer disposed around the semiconductor element; And a molding part disposed on the protective layer, wherein the protective layer includes carbon (C), oxygen (O), silicon (Si), and fluorine (F) Can be C: O: Si: F = 44-70: 25-30: 3-18: 0-3.

상기 패키지 몸체는 캐비티를 가지고, 상기 반도체 소자는 상기 캐비티의 바닥면에 배치되고, 상기 보호층은 상기 캐비티의 하부 영역에 배치되고, 상기 몰딩부는 상기 캐비티의 상부 영역에 배치될 수 있다.The package body has a cavity, the semiconductor element is disposed on a bottom surface of the cavity, the protective layer is disposed in a lower region of the cavity, and the molding portion is disposed in an upper region of the cavity.

상기 보호층의 두께는 9㎛ 내지 17㎛일 수 있다.The thickness of the protective layer may be 9 탆 to 17 탆.

상기 보호층의 굴절률은 상기 몰딩부의 굴절률과 같거나 보다 작을 수 있다.The refractive index of the protective layer may be equal to or less than the refractive index of the molding part.

실시예에 따른 반도체 소자 패키지는 반도체 소자 패키지의 리드 프레임이 대기 중의 화학성분에 노출되는 것을 방지해 줌으로써, 반도체 소자 패키지의 광속을 향상시킬 수 있고, 반도체 소자 패키지의 성능을 개선시킬 수 있다.The semiconductor device package according to the embodiment can prevent the lead frame of the semiconductor device package from being exposed to chemical components in the atmosphere, thereby improving the luminous flux of the semiconductor device package and improving the performance of the semiconductor device package.

도 1은 제1 실시예에 따른 반도체 소자 패키지를 나타내는 단면도이다.
도 2는 제2 실시예에 따른 반도체 소자 패키지를 나타내는 단면도이다.
도 3은 제3 실시예에 따른 반도체 소자 패키지를 나타내는 단면도이다.
도 4는 제4 실시예에 따른 반도체 소자 패키지를 나타내는 단면도이다.
도 5(a)와 도 5(b)는 종래의 반도체 소자 패키지의 외관과 실시예에 따른 반도체 소자 패키지의 외관을 나타내는 사진이다.
도 6은 각 실시예들의 시간에 따른 광 유지율을 나타내는 그래프이다.
도 7은 각 실시예들의 시간에 따른 황변 정도를 나타내는 표이다.
1 is a cross-sectional view showing a semiconductor device package according to a first embodiment.
2 is a cross-sectional view showing a semiconductor device package according to the second embodiment.
3 is a cross-sectional view showing a semiconductor device package according to the third embodiment.
4 is a cross-sectional view showing a semiconductor device package according to the fourth embodiment.
5 (a) and 5 (b) are photographs showing the external appearance of a conventional semiconductor device package and the appearance of a semiconductor device package according to the embodiment.
6 is a graph showing the light retention rate with time in each of the embodiments.
7 is a table showing the yellowing degree with time in each of the embodiments.

이하 상기의 목적을 구체적으로 실현할 수 있는 본 발명의 실시예를 첨부한 도면을 참조하여 설명한다.BRIEF DESCRIPTION OF THE DRAWINGS The above and other objects, features and advantages of the present invention will be more apparent from the following detailed description taken in conjunction with the accompanying drawings, in which: FIG.

본 발명에 따른 실시예의 설명에 있어서, 각 element의 "상(위) 또는 하(아래)(on or under)"에 형성되는 것으로 기재되는 경우에 있어, 상(위) 또는 하(아래)(on or under)는 두 개의 element가 서로 직접(directly) 접촉되거나 하나 이상의 다른 element가 상기 두 element 사이에 배치되어(indirectly) 형성되는 것을 모두 포함한다. 또한 "상(위) 또는 하(아래)(on or under)"으로 표현되는 경우 하나의 element를 기준으로 위쪽 방향뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.In the description of the embodiment according to the present invention, in the case of being described as being formed "on or under" of each element, the upper (upper) or lower (lower) or under are all such that two elements are in direct contact with each other or one or more other elements are indirectly formed between the two elements. Also, when expressed as "on or under", it may include not only an upward direction but also a downward direction with respect to one element.

반도체 소자는 발광 소자, 수광 소자 등 각종 전자 소자 포함할 수 있으며, 발광 소자와 수광 소자는 모두 제1 도전형 반도체층과 활성층 및 제2 도전형 반도체층을 포함할 수 있다.The semiconductor device may include various electronic devices such as a light emitting device and a light receiving device. The light emitting device and the light receiving device may include the first conductivity type semiconductor layer, the active layer, and the second conductivity type semiconductor layer.

본 실시예에 따른 반도체 소자는 발광 소자일 수 있다.The semiconductor device according to this embodiment may be a light emitting device.

발광 소자는 전자와 정공이 재결합함으로써 빛을 방출하게 되고, 이 빛의 파장은 물질 고유의 에너지 밴드갭에 의해서 결정된다. 따라서, 방출되는 빛은 상기 물질의 조성에 따라 다를 수 있다.The light emitting device emits light by recombination of electrons and holes, and the wavelength of the light is determined by the energy band gap inherent to the material. Thus, the light emitted may vary depending on the composition of the material.

도 1은 제1 실시예에 따른 반도체 소자 패키지를 나타내는 단면도이다.1 is a cross-sectional view showing a semiconductor device package according to a first embodiment.

도 1을 참조하면, 제1 실시예에 따른 반도체 소자 패키지(100A)는 패키지 몸체(110), 제1 및 제2 리드 프레임(120a, 120b), 반도체 소자(130), 몰딩층(140) 및 보호층(150A)을 포함할 수 있다.1, the semiconductor device package 100A according to the first embodiment includes a package body 110, first and second lead frames 120a and 120b, a semiconductor device 130, a molding layer 140, And may include a protective layer 150A.

패키지 몸체(110)는 실리콘 재질, 합성수지 재질, 또는 금속 재질을 포함하여 형성될 수 있다.The package body 110 may be formed of a silicon material, a synthetic resin material, or a metal material.

패키지 몸체(110)에는 캐비티(cavity)가 형성될 수 있으나, 반드시 이에 한정하지는 않는다. 캐비티는 바닥면과 내측면을 포함할 수 있고, 바닥면은 제1 리드 프레임(120a)과 제2 리드 프레임(120b)을 전기적으로 분리할 수 있다. 그리고 캐비티의 내측면은 기울기를 가질 수도 있다. 그리고, 패키지 몸체(110)에 형성된 캐비티의 내측면은 리플렉터로 작용할 수 있으며, 반도체 소자(130)로부터 방출되는 빛을 반도체 소자 패키지(100A)의 전면(도 1에서 윗 방향)으로 반사시켜 휘도를 증가시킬 수 있다.A cavity may be formed in the package body 110, but the present invention is not limited thereto. The cavity may include a bottom surface and an inner surface, and the bottom surface may electrically separate the first lead frame 120a and the second lead frame 120b. And the inner surface of the cavity may have a slope. The inner surface of the cavity formed in the package body 110 can function as a reflector and reflects light emitted from the semiconductor device 130 to the front surface of the semiconductor device package 100A .

이러한 작용을 위하여, 캐비티의 바닥면과 내측면에는 반사층(미도시)이 코팅 등의 방법으로 배치될 수 있다.For this purpose, a reflective layer (not shown) may be disposed on the bottom and inner sides of the cavity by coating or the like.

패키지 몸체(110)에는 제1 및 제2 리드 프레임(120a, 120b)이 배치될 수 있고, 제1 및 제2 리드 프레임(120a, 120b)은 서로 전기적으로 이격되어 배치될 수 있다. 제1 및 제2 리드 프레임(120a, 120b)은 도전성 물질로 이루어질 수 있으며, 예를 들면 금속으로 이루어질 수 있고, 상세하게는 구리(Cu)로 이루어질 수 있다. 제1 및 제2 리드 프레임(120a, 120b)은 패키지 몸체(110)의 하부면에 배치되고 있으나 이에 한정하지 않으며, 제1 및 제2 리드 프레임(120a, 120b)의 일부분은 캐비티의 바닥면에서 노출될 수 있다.The first and second lead frames 120a and 120b may be disposed on the package body 110 and the first and second lead frames 120a and 120b may be electrically spaced from each other. The first and second lead frames 120a and 120b may be made of a conductive material, for example, a metal, and more specifically, may be made of copper (Cu). The first and second lead frames 120a and 120b are disposed on the lower surface of the package body 110 but are not limited thereto and a portion of the first and second lead frames 120a and 120b may be formed on the bottom surface of the cavity Can be exposed.

반도체 소자(130)에는 제1 전극층(131)과 제2 전극층(132)이 배치될 수 있다.The semiconductor device 130 may include a first electrode layer 131 and a second electrode layer 132.

제1 전극층(131)과 제2 전극층(132)은 알루미늄(Al), 티타늄(Ti), 크롬(Cr), 니켈(Ni), 구리(Cu) 또는 금(Au) 중 적어도 하나 및 이들의 합금을 포함하여 단층 또는 다층 구조로 형성될 수 있다.The first electrode layer 131 and the second electrode layer 132 may be formed of at least one of aluminum (Al), titanium (Ti), chrome (Cr), nickel (Ni), copper (Cu) Layer structure or a multi-layer structure.

그리고, 제1 리드 프레임(120a)에는 제1 전극 패드(121)가 배치될 수 있고, 제2 리드 프레임(120b)에는 제2 전극 패드(122)가 배치될 수 있다.A first electrode pad 121 may be disposed on the first lead frame 120a and a second electrode pad 122 may be disposed on the second lead frame 120b.

반도체 소자(130)의 제1 전극층(131)이 제1 리드 프레임(120a)과 제1 와이어(W1)로 전기적으로 연결되고, 반도체 소자(130)의 제2 전극층(132)이 제2 리드 프레임(120)과 제2 와이어(W2)로 전기적으로 연결되어 반도체 소자(130)를 제1 리드 프레임(120a)과 제2 리드 프레임(120b)에 와이어 본딩을 할 수 있다. 제1 리드 프레임(120a)과 제2 리드 프레임(120b)은 패키지 몸체(110)를 통하여 서로 전기적으로 분리되며, 제1 리드 프레임(120a)과 제2 리드 프레임(120b)에 전기적으로 연결된 반도체 소자(130)에 전원을 공급해 준다. 여기서, 제1 리드 프레임(120a)과 제2 리드 프레임(120b)은 반도체 소자(130)에서 방출된 빛을 반사시킬 수도 있다.The first electrode layer 131 of the semiconductor element 130 is electrically connected to the first lead frame 120a and the first wire W1 and the second electrode layer 132 of the semiconductor element 130 is electrically connected to the second lead frame 120a, The semiconductor chip 130 may be electrically connected to the first lead frame 120a and the second lead frame 120b by wire bonding with the first wire 120 and the second wire W2. The first lead frame 120a and the second lead frame 120b are electrically separated from each other through the package body 110 and electrically connected to the first lead frame 120a and the second lead frame 120b, (130). Here, the first lead frame 120a and the second lead frame 120b may reflect light emitted from the semiconductor device 130. [

도 1에는 수평형 반도체 소자가 도시되고 있으나 이에 한정하지 않으며, 수직형 반도체 소자나 플립 칩 타입의 반도체 소자가 배치될 수도 있다.Although the horizontal semiconductor device is shown in FIG. 1, the vertical semiconductor device or the flip chip type semiconductor device may be disposed.

패키지 몸체(110)의 캐비티에는 몰딩층(140)이 채워질 수 있다.The cavity of the package body 110 may be filled with a molding layer 140.

몰딩층(140)은 반도체 소자(130)를 보호하도록 반도체 소자(130)를 둘러싸며 반도체 소자(130)의 둘레에 배치될 수 있도록 캐비티에 배치될 수 있다. 몰딩부(140)는 실리콘 또는 에폭시 계열의 물질과 형광체(미도시)가 포함될 수 있다. 형광체는 야그(YAG) 계열의 형광체나, 나이트라이드(Nitride) 계열의 형광체, 실리케이트(Silicate) 또는 이들이 혼합되어 사용될 수 있으나, 이에 한정하지 않는다.The molding layer 140 may be disposed in the cavity so as to surround the semiconductor device 130 and to be disposed around the semiconductor device 130 to protect the semiconductor device 130. The molding part 140 may include a silicon or epoxy-based material and a phosphor (not shown). The phosphor may be a YAG-based phosphor, a nitride-based phosphor, a silicate, or a mixture thereof, but is not limited thereto.

제1 및 제2 리드 프레임(120a, 120b)의 상면에는 은(Ag)을 포함하는 도금층(미도시)이 배치될 수 있는데, 도 1에 도시된 패키지 몸체(110)와 몰딩층(140) 사이의 경계 영역(A)과, 패키지 몸체(110)와 제1 및 제2 리드 프레임(120a, 120b) 사이의 경계 영역(B)을 통해, 상기 도금층으로 대기 중의 화학성분이 침투할 수 있다.A plated layer (not shown) containing silver (Ag) may be disposed on the upper surfaces of the first and second lead frames 120a and 120b and between the package body 110 and the molding layer 140 shown in FIG. The chemical components in the air can permeate into the plating layer through the boundary region A of the package body 110 and the boundary region B between the first and second lead frames 120a and 120b.

그리고, 상기 도금층이 패키지 몸체(110)와 몰딩층(140) 사이의 경계 영역(A)과, 패키지 몸체(110)와 제1 및 제2 리드 프레임(120a, 120b) 사이의 경계 영역(B)을 통해 침투한 화학성분과 반응할 수 있다. 예를 들어, 상기 도금층에 포함된 은(Ag)이 대기 중에 포함된 황(S)이 서로 반응하여 상기 도금층이 변색이 일어날 수 있고, 도금층이 부식되어 반도체 소자 패키지의 광속 및 성능이 저하될 수 있다.The plating layer is formed on the boundary region A between the package body 110 and the molding layer 140 and the boundary region B between the package body 110 and the first and second lead frames 120a and 120b. Lt; RTI ID = 0.0 > chemical < / RTI > For example, the silver (S) contained in the plating layer reacts with the sulfur (S) contained in the atmosphere to cause discoloration of the plating layer, and corrosion of the plating layer may deteriorate the light flux and performance of the semiconductor device package have.

이때, 보호층(150A)이 배치되어, 외부로부터 이물질이 침투하는 것을 방지할 수 있다. 보호층(150A)은 상술한 패키지 몸체(110)와 몰딩층(140) 사이의 경계 영역(A)과, 패키지 몸체(110)와 제1 및 제2 리드 프레임(120a, 120b) 사이의 경계 영역(B)을 덮으며, 반도체 소자 패키지(100A)의 상부면과 측면에 배치될 수 있다.At this time, the protective layer 150A is disposed to prevent foreign matter from penetrating from the outside. The protective layer 150A has a boundary region A between the package body 110 and the molding layer 140 and a boundary region A between the package body 110 and the first and second lead frames 120a and 120b. (B), and may be disposed on the upper surface and the side surface of the semiconductor device package 100A.

실시예 따른 보호층(150A)은 불소용제 원액에 아이코사펜타엔산(IPA), 헥산, 부틸아세트산 및 톨루엔을 포함하는 희석제를 혼합하여 이루어질 수 있고, 원액과 희석제의 혼합 비율은 1:4일 수 있으나 원액과 희석제의 혼합 비율은 이에 한정하지는 않는다. 상기 혼합 비율에 따라 보호층(150A)의 두께가 결정될 수 있다.The protective layer 150A may be formed by mixing a diluent containing icosapentaenoic acid (IPA), hexane, butyl acetic acid, and toluene in a fluorine solvent stock solution at a mixing ratio of 1: 4 But the mixing ratio of the undiluted solution to the diluting agent is not limited thereto. The thickness of the protective layer 150A may be determined according to the mixing ratio.

보호층(150A)의 두께는 2㎛ 내지 45㎛일 수 있다. 그리고, 보호층(150A)은불소용제 원액(silver sulfide coating agent)에 희석제가 혼합된 용액으로 도포될 수 있는데, 불소용제 원액의 함량에 따라 보호층(150A)의 두께는 달라질 수 있다. 예를 들어, 불소용제 원액의 함량이 5%일 때 보호층(150A)의 두께는 2㎛ 내지 7㎛일 수 있고, 불소용제 원액의 함량이 20%일 때 보호층(150A)의 두께는 9㎛ 내지 17㎛일 수 있으며, 불소용제 원액의 함량이 100%일 때 보호층(150A)의 두께는 38㎛ 내지 45㎛일 수 있다.The thickness of the protective layer 150A may be between 2 탆 and 45 탆. The protective layer 150A may be coated with a solution containing a diluent mixed with a silver sulfide coating agent. The thickness of the protective layer 150A may vary depending on the content of the fluorine solvent. For example, when the content of the fluorine solvent stock solution is 5%, the thickness of the protection layer 150A may be 2 to 7 μm, and when the fluorine solvent stock solution content is 20%, the thickness of the protection layer 150A is 9 Mu m to 17 mu m, and the thickness of the protective layer 150A may be 38 mu m to 45 mu m when the content of the fluorine solvent stock solution is 100%.

이와 같이, 불소용제 원액의 함량에 따라 보호층(150A)의 두께는 달라질 수 있다.As described above, the thickness of the protective layer 150A may vary depending on the content of the fluorine solvent stock solution.

그리고, 보호층(150A)은 탄소(C)와, 산소(O), 실리콘(Si) 및 플루오르(F)를 포함할 수 있고, C, O, Si 및 F의 혼합비는 C:O:Si:F= 44~70: 25~30: 3~18: 0~3일 수 있으며, 상세하게는 69.5: 25.9: 3.6: 0.9일 수 있다. The protective layer 150A may include carbon (C), oxygen (O), silicon (Si), and fluorine (F) F = 44 to 70: 25 to 30: 3 to 18: 0 to 3, and more specifically 69.5: 25.9: 3.6: 0.9.

도 1에서 보호층(150A)은 두께가 일정하지 않을 수 있으며, 보호층(150A)은 몰딩부(140)의 상부 영역에서의 두께(t11)과 패키지 몸체(110)의 하부 영역에서의 두께(t22)와 상부 영역에서의 두께(t21)를 가질 수 있다.1, the thickness of the protective layer 150A may not be constant, and the thickness of the protective layer 150A in the upper region of the molding portion 140 and the thickness t11 in the lower region of the package body 110 t22 in the upper region and a thickness t21 in the upper region.

이때, 보호층(150A)은 패키지 몸체(110)의 하부 영역에서의 두께(t22)가 상부 영역에서의 두께(t21)와 동일하거나 더 클 수 있다. 즉, 제조 공정에서 코팅 등의 방법으로 보호층(150A)을 도포하면, 보호층(150A)이 경화되기 전에 유동성을 가지므로 하부 영역으로 흐를 수 있기 때문이다.At this time, the thickness t22 of the protection layer 150A in the lower region of the package body 110 may be equal to or larger than the thickness t21 in the upper region. That is, when the protective layer 150A is applied by a coating method or the like in the manufacturing process, the protective layer 150A can flow to the lower region since it has fluidity before being cured.

예를 들면, 패키지 몸체(110)의 측면에 배치되는 보호층(150A)의 두께(t21)는 아래로 갈수록 점차적으로 증가하여, 제1 및 제2 리드 프레임(120a, 120b)의 측면에 배치되는 보호층(150A)의 두께(t22)가 보호층(150A)의 바닥면에서 가장 두꺼울 수 있다.For example, the thickness t21 of the protective layer 150A disposed on the side surface of the package body 110 gradually increases toward the bottom and is disposed on the side surfaces of the first and second lead frames 120a and 120b The thickness t22 of the protective layer 150A may be the thickest at the bottom surface of the protective layer 150A.

또한, 보호층(150A)의 상부면의 가장 자리는, 상술한 유동성으로 인하여 곡면을 가질 수도 있다.Further, the edge of the upper surface of the protective layer 150A may have a curved surface due to the above-described fluidity.

그리고, 몰딩부(140)의 상부 영역에서의 보호층(150A)의 두께(t11)는 패키지 몸체(110)의 하부 영역에서의 두께(t22)보다 작고, 상부 영역에서의 두께(t21)보다 두꺼울 수 있다.The thickness t11 of the protective layer 150A in the upper region of the molding portion 140 is smaller than the thickness t22 in the lower region of the package body 110 and is thicker than the thickness t21 in the upper region .

반도체 소자 패키지(100A)에서 반도체 소자(130)로부터 방출된 광은, 몰딩부(140)를 통과하여 보호층(150A)로 진행하게 된다. 이때, 광이 보호층(150A)에서 전반사되는 것을 방지하기 위하여 보호층(150A)의 굴절률은 몰딩부(140)의 굴절률과 같거나 보다 클 수 있으며, 실리콘을 모재로 하는 몰딩부(140)의 굴절률은 1.4 내외일 수 있다.The light emitted from the semiconductor element 130 in the semiconductor device package 100A passes through the molding part 140 and proceeds to the protective layer 150A. The refractive index of the protective layer 150A may be equal to or greater than the refractive index of the molding part 140 in order to prevent light from being totally reflected by the protective layer 150A, The refractive index may be around 1.4.

도 2는 제2 실시예에 따른 반도체 소자 패키지를 나타내는 단면도이다.2 is a cross-sectional view showing a semiconductor device package according to the second embodiment.

도 2를 참조하면, 제2 실시예에 따른 반도체 소자 패키지(100B)는 패키지 몸체(110), 제1 및 제2 리드 프레임(120a, 120b), 반도체 소자(130), 몰딩층(140) 및 보호층(150B)을 포함할 수 있다.2, the semiconductor device package 100B according to the second embodiment includes a package body 110, first and second lead frames 120a and 120b, a semiconductor device 130, a molding layer 140, And a protective layer 150B.

패키지 몸체(110), 제1 및 제2 리드 프레임(120a, 120b), 반도체 소자(130)는 제1 실시예의 구성과 동일하므로 설명을 생략하기로 한다.Since the package body 110, the first and second lead frames 120a and 120b, and the semiconductor device 130 are the same as those of the first embodiment, their description will be omitted.

반도체 소자 패키지(100B)는 보호층(150B)의 하단면이 제1 리드 프레임(120a) 또는 제2 리드 프레임(120b)의 하단면보다 높게 배치되는 차이점이 있다.The semiconductor device package 100B has a difference in that the bottom surface of the protection layer 150B is disposed higher than the bottom surface of the first lead frame 120a or the second lead frame 120b.

이때, 도 1에서 패키지 몸체(110)와 제1 및 제2 리드 프레임(120a, 120b) 사이의 경계 영역(B)을 덮기 위하여, 제1 및 제2 리드 프레임(120a, 120b)의 하부 영역에서 보호층(150B)이 배치되지 않는 영역의 높이(h2)는 제1 및 제2 리드 프레임(120a, 120b)의 높이(h1)보다 작을 수 있다.In this case, in order to cover the boundary region B between the package body 110 and the first and second lead frames 120a and 120b in FIG. 1, in a lower region of the first and second lead frames 120a and 120b The height h2 of the region where the protective layer 150B is not disposed may be smaller than the height h1 of the first and second lead frames 120a and 120b.

도 1의 반도체 소자 패키지(100A)의 경우 보호층(150A)의 하단면의 제1 및 제2 리드 프레임(120a, 120b)의 하단면과 동일한 높이에 배치되는데, 상술한 경화 공정 등에서 제1 및 2 리드 프레임(120a, 120b)의 하부 영역으로 보호층(150A)이 흐를 수 있다.The semiconductor device package 100A of FIG. 1 is disposed at the same height as the lower end surfaces of the first and second lead frames 120a and 120b on the lower end surface of the protective layer 150A. In the above- The protective layer 150A may flow into a lower region of the two lead frames 120a and 120b.

즉, 제조 공정에서 코팅 등의 방법으로 보호층(150A)을 도포하면, 보호층(150A)이 경화되기 전에 유동성을 가지므로 하부 영역으로 흐를 수 있기 때문이다.That is, when the protective layer 150A is applied by a coating method or the like in the manufacturing process, the protective layer 150A can flow to the lower region since it has fluidity before being cured.

따라서, 반도체 소자 패키지(100B)에 보호층(150B)을 배치시킬 때, 제1 및 제2 리드 프레임(120a, 120b)의 하부 영역에서 보호층(150B)이 배치되지 않는 영역의 높이(h2)와 동일한 마스크를 제1 및 제2 리드 프레임(120a, 120b)의 하부 둘레에 배치시키고, 보호층(150B)이 패키지 몸체(110)와 몰딩층(140) 사이의 경계 영역과, 패키지 몸체(110)와 제1 및 제2 리드 프레임(120a, 120b) 사이의 경계 영역을 덮도록, 보호층(150B)을 반도체 소자 패키지(100B)의 상부면과 측면에 도포할 수 있다.Therefore, when the protective layer 150B is disposed on the semiconductor device package 100B, the height h2 of the region where the protective layer 150B is not disposed in the lower region of the first and second lead frames 120a and 120b, And a protective layer 150B is formed on a boundary region between the package body 110 and the molding layer 140 and a boundary region between the package body 110 and the molding layer 140. The protective layer 150B is disposed on the lower surface of the first and second lead frames 120a and 120b, The protective layer 150B can be applied to the upper surface and the side surface of the semiconductor device package 100B so as to cover the boundary region between the first and second lead frames 120a and 120b.

보호층(150B)을 몰딩층(140)의 상면과 패키지 몸체(110)의 상면 및 측면과 제1 및 제2 리드 프레임(120a, 120b)의 측면 상부에 도포한 뒤, 보호층(150B)이 경화되면 제1 및 제2 리드 프레임(120a, 120b)의 하부 둘레에 배치되었던 마스크를 제거할 수 있다.The protective layer 150B is applied to the upper surface of the molding layer 140 and the upper and side surfaces of the package body 110 and the side surfaces of the first and second lead frames 120a and 120b, When cured, the mask disposed around the bottom of the first and second lead frames 120a and 120b can be removed.

상술한 바와 같이, 도 2의 반도체 소자 패키지(100B)의 경우, 보호층(150B)의 하단면이 제1 및 제2 리드 프레임(120a, 120b)의 하단면보다 높게 배치되어 상술한 문제점을 방지할 수 있다.2, the lower end surface of the protective layer 150B is disposed higher than the lower end surfaces of the first and second lead frames 120a and 120b to prevent the above-described problems .

보호층(150B)을 배치시키기 위해, 반도체 소자 패키지를 플레이트에 놓고 코팅액을 몰딩층(140)의 상단면, 패키지 몸체(110)의 상단면과 측면 및 제1 및 제2 리드 프레임(120a, 120b)의 측면 전체에 도포한다. 코팅액을 도포한 뒤, 플레이트에서 반도체 소자 패키지를 분리하는 과정에서 보호층(150B)의 바닥면이 플레이트에 들러붙어 플레이트에서 반도체 소자 패키지가 잘 떨어지지 않을 수 있다.The semiconductor element package is placed on the plate and the coating liquid is supplied to the upper surface of the molding layer 140, the upper surface and the side surface of the package body 110 and the side surfaces of the first and second lead frames 120a and 120b ). The bottom surface of the protective layer 150B adheres to the plate during the process of separating the semiconductor device package from the plate after applying the coating liquid so that the semiconductor device package does not fall off the plate well.

따라서, 제1 및 제2 리드 프레임(120A, 120B)의 측면의 높이(h2)가 1 및 제2 리드 프레임(120A, 120B)의 높이(h1)보다 작도록 보호층(150B)을 배치시킴으로써, 패키지 몸체(110)와 제1 및 제2 리드 프레임(120A, 120B) 사이의 경계면으로 대기 중의 화학성분이 반도체 소자 패키지의 내부로 침투되는 것을 막아 줄 수 있고, 반도체 소자 패키지의 제작 공정을 용이하게 해 줄 수 있다.Therefore, by disposing the protective layer 150B such that the height h2 of the side surfaces of the first and second lead frames 120A and 120B is smaller than the height h1 of the first and second lead frames 120A and 120B, It is possible to prevent the chemical components in the atmosphere from penetrating into the inside of the semiconductor device package at the interface between the package body 110 and the first and second lead frames 120A and 120B, You can do it.

도 3은 제3 실시예에 따른 반도체 소자 패키지를 나타내는 단면도이다.3 is a cross-sectional view showing a semiconductor device package according to the third embodiment.

본 실시예에 따른 반도체 소자 패키지(100C)는 도 1의 반도체 소자 패키지(100)A와 유사하나, 보호층(150C)이 하부에 배치되고 몰딩부(140)가 상부에 배치되는 차이점이 있다.The semiconductor device package 100C according to the present embodiment is similar to the semiconductor device package 100A of FIG. 1 except that the protective layer 150C is disposed at the lower portion and the molding portion 140 is disposed at the upper portion.

그리고, 반도체 소자(130)로부터 방출된 광이 몰딩부(140)에서 전반사되는 것을 방지하기 위하여 몰딩부(140)의 굴절률은 보호층(150c)의 굴절률과 같거나 보다 클 수 있다.The refractive index of the molding part 140 may be equal to or greater than the refractive index of the protective layer 150c to prevent light emitted from the semiconductor element 130 from being totally reflected by the molding part 140. [

보호층(150C)의 두께는 2㎛ 내지 45㎛일 수 있다. 그리고, 보호층(150C)은불소용제 원액(silver sulfide coating agent)에 희석제가 혼합된 용액으로 도포될 수 있으며, 불소용제 원액의 함량에 따라 보호층(150C)의 두께는 달라질 수 있다. 예를 들어, 불소용제 원액의 함량이 5%일 때 보호층(150C)의 두께는 2㎛ 내지 7㎛일 수 있고, 불소용제 원액의 함량이 20%일 때 보호층(150C)의 두께는 9㎛ 내지 17㎛일 수 있으며, 불소용제 원액의 함량이 100%일 때 보호층(150C)의 두께는 38㎛ 내지 45㎛일 수 있다.The thickness of the protective layer 150C may be between 2 탆 and 45 탆. The protective layer 150C may be coated with a solution in which a diluent is mixed with a silver sulfide coating agent, and the thickness of the protective layer 150C may vary depending on the content of the fluorine solvent stock solution. For example, when the content of the fluorine solvent stock solution is 5%, the thickness of the protection layer 150C may be 2 to 7 μm, and when the fluorine solvent stock solution content is 20%, the thickness of the protection layer 150C is 9 Mu m to 17 mu m, and the thickness of the protective layer 150C may be 38 mu m to 45 mu m when the content of the fluorine solvent stock solution is 100%.

보호층(150C)은 탄소(C)와, 산소(O), 실리콘(Si) 및 플루오르(F)를 포함할 수 있고, C, O, Si 및 F의 혼합비는 C:O:Si:F= 44~70: 25~30: 3~18: 0~3일 수 있으며, 상세하게는 44.3: 30.0: 10.2: 0일 수 있다.The protective layer 150C may include carbon (C), oxygen (O), silicon (Si), and fluorine (F) 44 to 70: 25 to 30: 3 to 18: 0 to 3, and more specifically 44.3: 30.0: 10.2: 0.

보호층(150c)은 반도체 소자(130)를 덮으며 배치될 수 있고, 몰딩부(140)의 상부면은 패키지 몸체(110)의 상부면과 동일 높이에까지 배치될 수 있다. 그리고, 보호층(150C)의 두께(t32)는 몰딩부(140)의 두께(t31)보다 얇을 수 있다.The protective layer 150c may be disposed to cover the semiconductor element 130 and the upper surface of the molding part 140 may be disposed at the same height as the upper surface of the package body 110. [ The thickness t32 of the protective layer 150C may be thinner than the thickness t31 of the molding part 140. [

도 4는 제4 실시예에 따른 반도체 소자 패키지를 나타내는 단면도이다.4 is a cross-sectional view showing a semiconductor device package according to the fourth embodiment.

본 실시예에 따른 반도체 소자 패키지(100D)는 도 1의 반도체 소자 패키지(100)A와 유사하나, 보호층(150D)이 몰딩부(140)와 패키지 몸체(110)의 상부 영역에만 배치되는 차이점이 있다.The semiconductor device package 100D according to the present embodiment is similar to the semiconductor device package 100A of FIG. 1 except that the protective layer 150D is disposed only on the upper region of the molding portion 140 and the package body 110 .

본 실시예에 따른 반도체 소자 패키지(100D)는 특히, 도 1에 도시된 패키지 몸체(110)와 몰딩층(140) 사이의 경계 영역(A)에 외부로부터 화학 성분이 침투하는 것을 방지할 수 있다.The semiconductor device package 100D according to the present embodiment can prevent penetration of chemical components from the outside into the boundary region A between the package body 110 and the molding layer 140 shown in FIG. .

몰딩부(140)의 상부면은 패키지 몸체(110)의 상부면과 동일 높이에까지 배치될 수 있고, 보호층(150D)의 두께(t41)는 몰딩부(140)의 두께(t42)보다 작을 수 있다.The upper surface of the molding part 140 may be disposed at the same height as the upper surface of the package body 110 and the thickness t41 of the protective layer 150D may be smaller than the thickness t42 of the molding part 140 have.

보호층(150D)의 두께는 2㎛ 내지 45㎛일 수 있다. 그리고, 보호층(150D)은불소용제 원액(silver sulfide coating agent)에 희석제가 혼합된 용액으로 도포될 수 있으며, 불소용제 원액의 함량에 따라 보호층(150D)의 두께는 달라질 수 있다. 예를 들어, 불소용제 원액의 함량이 5%일 때 보호층(150D)의 두께는 2㎛ 내지 7㎛일 수 있고, 불소용제 원액의 함량이 20%일 때 보호층(150D)의 두께는 9㎛ 내지 17㎛일 수 있으며,불소용제 원액의 함량이 100%일 때 보호층(150D)의 두께는 38㎛ 내지 45㎛일 수 있다.The thickness of the protective layer 150D may be between 2 탆 and 45 탆. The protective layer 150D may be coated with a solution containing a diluent mixed with a silver sulfide coating agent, and the thickness of the protective layer 150D may vary depending on the content of the fluorine solvent stock solution. For example, when the content of the fluorine solvent is 5%, the thickness of the protective layer 150D may be 2 to 7 μm. When the content of the fluorine solvent is 20%, the thickness of the protective layer 150D is 9 Mu] m to 17 [mu] m, and the thickness of the protective layer 150D may be 38 [mu] m to 45 [mu] m when the content of the fluorine solvent stock solution is 100%.

도 5(a)와 도 5(b)는 종래의 반도체 소자 패키지의 외관과 실시예에 따른 반도체 소자 패키지의 외관을 나타내는 사진이다.5 (a) and 5 (b) are photographs showing the external appearance of a conventional semiconductor device package and the appearance of a semiconductor device package according to the embodiment.

도 5(a)는 종래의 반도체 소자 패키지의 외관을 나타내고, 도 5(b)는 실시예에 따른 반도체 소자 패키지의 외관을 나타내는 것으로, 도 5(a)와 도 5(b)를 비교해 봤을 때, 보호층이 구비된 반도체 소자 패키지가 황변 현상이 덜 일어나는 것을 알 수 있다.FIG. 5A shows the appearance of a conventional semiconductor device package. FIG. 5B shows the appearance of a semiconductor device package according to the embodiment. When FIGS. 5A and 5B are compared , It can be seen that the yellowing phenomenon is less likely to occur in the semiconductor device package provided with the protective layer.

도 6은 각 실시예들의 시간에 따른 광 유지율을 나타내는 그래프이다.6 is a graph showing the light retention rate with time in each of the embodiments.

도 6을 참조하면, A-1, A-2는 제1 실시예에 따른 반도체 소자 패키지의 내부에 배치되는 보호층의불소용제 원액의 함량이 5%일 때와 20%일 때의 광 유지율을 나타내고, B-1, B-2, B-3은 제3 실시예에 따른 반도체 소자 패키지의 내부에 배치되는 보호층의불소용제 원액의 함량이 각각 5%, 20%, 100%일 때의 광 유지율을 나타내며, C-1, C-2는 제4 실시예에 따른 반도체 소자 패키지의 내부에 배치되는 보호층의불소용제 원액의 함량이 5%일 때와 20%일 때의 광 유지율을 나타낸다.Referring to FIG. 6, A-1 and A-2 indicate light retention when the content of the fluorine solvent stock solution in the protective layer disposed inside the semiconductor device package according to the first embodiment is 5% and 20% B-1, B-2, and B-3 are the light when the content of the fluorine solvent stock solution of the protective layer disposed in the semiconductor device package according to the third embodiment is 5%, 20%, and 100%, respectively And C-1 and C-2 represent light retention when the content of the fluorine solvent stock solution in the protective layer disposed inside the semiconductor device package according to the fourth embodiment is 5% and 20%, respectively.

REF는 종래의 반도체 소자 패키지의 광 유지율은 500시간 내에 급격히 하락하는 것을 알 수 있다, 이에 반해 각 실시예들에 따른 반도체 소자 패키지의 광 유지율은 종래의 반도체 소자 패키지의 광 유지율보다 하락하는 정도가 현저히 감소하고 있음을 알 수 있다.REF shows that the light retention rate of a conventional semiconductor device package falls sharply within 500 hours. On the other hand, the light retention ratio of the semiconductor device package according to each embodiment is lower than the light retention ratio of the conventional semiconductor device package It can be seen that it is remarkably decreased.

도 7은 각 실시예들의 시간에 따른 황변 정도를 나타내는 표이다.7 is a table showing the yellowing degree with time in each of the embodiments.

도 7에 도시된 바와 같이, 실시예들에 따른 반도체 소자 패키지의 광 유지율이 종래의 반도체 소자 패키지의 광 유지율에 비해 크게 향상됨과 동시에 반도체 소자 패키지의 황변되는 정도가 크게 감소함을 알 수 있다.As shown in FIG. 7, it can be seen that the light retention rate of the semiconductor device package according to the embodiments is greatly improved as compared with the light retention ratio of the conventional semiconductor device package, and the degree of yellowing of the semiconductor device package is greatly reduced.

상술한 바와 같이, 실시예에 따른 반도체 소자 패키지의 리드 프레임이 대기 중의 화학성분에 노출되는 것을 방지해 줌으로써, 반도체 소자 패키지의 광속을 향상시킬 수 있고, 반도체 소자 패키지의 성능을 개선시킬 수 있다.As described above, by preventing the lead frame of the semiconductor device package according to the embodiment from being exposed to chemical components in the atmosphere, the luminous flux of the semiconductor device package can be improved and the performance of the semiconductor device package can be improved.

상술한 반도체 소자 패키지는 조명 시스템의 광원으로 사용될 수 있는데, 예를 들어 영상표시장치의 광원이나 조명 장치 등의 광원으로 사용될 수 있다.The above-described semiconductor device package can be used as a light source of an illumination system, for example, as a light source of an image display device or a light source of an illumination device.

영상표시장치의 백라이트 유닛으로 사용될 때 에지 타입의 백라이트 유닛으로 사용되거나 직하 타입의 백라이트 유닛으로 사용될 수 있고, 조명 장치의 광원으로 사용될 때 등기구나 벌브 타입으로 사용될 수도 있으며, 또한 이동 단말기의 광원으로 사용될 수도 있다.When used as a backlight unit of a video display device, it can be used as an edge type backlight unit or as a direct-type backlight unit. When used as a light source of a lighting device, it can be used as a regulator or a bulb type. It is possible.

발광 소자는 상술한 발광 다이오드 외에 레이저 다이오드가 있다.The light emitting element includes a laser diode in addition to the light emitting diode described above.

수광 소자로는 빛을 검출하여 그 강도를 전기 신호로 변환하는 일종의 트랜스듀서인 광 검출기(photodetector)를 예로 들 수 있다. 이러한 광 검출기로서, 광전지(실리콘, 셀렌), 광도전 소자(황화 카드뮴, 셀렌화 카드뮴), 포토 다이오드(예를 들어, visible blind spectral region이나 true blind spectral region에서 피크 파장을 갖는 PD), 포토 트랜지스터, 광전자 증배관, 광전관(진공, 가스 봉입), IR(Infra-Red) 검출기 등이 있으나, 실시 예는 이에 국한되지 않는다.As the light receiving element, a photodetector, which is a kind of transducer that detects light and converts the intensity of the light into an electric signal, is exemplified. As such a photodetector, a photodiode (e.g., a PD with a peak wavelength in a visible blind spectral region or a true blind spectral region), a photodiode (e.g., a photodiode such as a photodiode (silicon, selenium), a photoconductive element (cadmium sulfide, cadmium selenide) , Photomultiplier tube, phototube (vacuum, gas-filled), IR (Infra-Red) detector, and the like.

또한, 광검출기와 같은 반도체 소자는 일반적으로 광변환 효율이 우수한 직접 천이 반도체(direct bandgap semiconductor)를 이용하여 제작될 수 있다. 또는, 광검출기는 구조가 다양하여 가장 일반적인 구조로는 p-n 접합을 이용하는 pin형 광검출기와, 쇼트키접합(Schottky junction)을 이용하는 쇼트키형 광검출기와, MSM(Metal Semiconductor Metal)형 광검출기 등이 있다.In addition, a semiconductor device such as a photodetector may be fabricated using a direct bandgap semiconductor, which is generally excellent in photo-conversion efficiency. Alternatively, the photodetector has a variety of structures, and the most general structure includes a pinned photodetector using a pn junction, a Schottky photodetector using a Schottky junction, and a metal-semiconductor metal (MSM) photodetector have.

포토 다이오드(Photodiode)는 발광소자와 동일하게, 상술한 구조의 제1 도전형 반도체층과 활성층 및 제2 도전형 반도체층을 포함할 수 있고, pn접합 또는 pin 구조로 이루어진다. 포토 다이오드는 역바이어스 혹은 제로바이어스를 가하여 동작하게 되며, 광이 포토 다이오드에 입사되면 전자와 정공이 생성되어 전류가 흐른다. 이때 전류의 크기는 포토 다이오드에 입사되는 광의 강도에 거의 비례할 수 있다.The photodiode, like the light emitting device, may include the first conductivity type semiconductor layer having the structure described above, the active layer, and the second conductivity type semiconductor layer, and may have a pn junction or a pin structure. The photodiode operates by applying reverse bias or zero bias. When light is incident on the photodiode, electrons and holes are generated and a current flows. At this time, the magnitude of the current may be approximately proportional to the intensity of the light incident on the photodiode.

광전지 또는 태양 전지(solar cell)는 포토 다이오드의 일종으로, 광을 전류로 변환할 수 있다. 태양 전지는, 발광소자와 동일하게, 상술한 구조의 제1 도전형 반도체층과 활성층 및 제2 도전형 반도체층을 포함할 수 있다.A photovoltaic cell or a solar cell is a type of photodiode that can convert light into current. The solar cell, like the light emitting device, may include the first conductivity type semiconductor layer, the active layer and the second conductivity type semiconductor layer having the above-described structure.

또한, p-n 접합을 이용한 일반적인 다이오드의 정류 특성을 통하여 전자 회로의 정류기로 이용될 수도 있으며, 초고주파 회로에 적용되어 발진 회로 등에 적용될 수 있다.In addition, it can be used as a rectifier of an electronic circuit through a rectifying characteristic of a general diode using a p-n junction, and can be applied to an oscillation circuit or the like by being applied to a microwave circuit.

또한, 상술한 반도체 소자는 반드시 반도체로만 구현되지 않으며 경우에 따라 금속 물질을 더 포함할 수도 있다. 예를 들어, 수광 소자와 같은 반도체 소자는 Ag, Al, Au, In, Ga, N, Zn, Se, P, 또는 As 중 적어도 하나를 이용하여 구현될 수 있으며, p형이나 n형 도펀트에 의해 도핑된 반도체 물질이나 진성 반도체 물질을 이용하여 구현될 수도 있다.In addition, the above-described semiconductor element is not necessarily implemented as a semiconductor, and may further include a metal material as the case may be. For example, a semiconductor device such as a light receiving element may be implemented using at least one of Ag, Al, Au, In, Ga, N, Zn, Se, P, or As, Or may be implemented using a doped semiconductor material or an intrinsic semiconductor material.

이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments, but, on the contrary, It will be understood that various modifications and applications are possible. For example, each component specifically shown in the embodiments can be modified and implemented. It is to be understood that all changes and modifications that come within the meaning and range of equivalency of the claims are therefore intended to be embraced therein.

100A, 100B, 100C, 100D: 반도체 소자 패키지
110: 패키지 몸체 120a: 제1 리드 프레임
120b: 제2 리드 프레임 130: 반도체 소자
140: 몰딩층 150A, 150B, 150C, 150D: 보호층
100A, 100B, 100C, 100D: semiconductor device package
110: package body 120a: first lead frame
120b: second lead frame 130: semiconductor element
140: Molding layer 150A, 150B, 150C, 150D: Protective layer

Claims (11)

패키지 몸체;
상기 패키지 몸체에 배치되는 제1 및 제2 리드 프레임;
상기 제1 및 제2 리드 프레임에 전기적으로 연결되는 반도체 소자;
상기 반도체 소자를 둘러싸는 몰딩부; 및
상기 몰딩부의 상부와 상기 패키지 몸체의 둘레에 배치되는 보호층을 포함하고,
상기 보호층은 탄소(C)와, 산소(O), 실리콘(Si) 및 플루오르(F)를 포함하며, C, O, Si 및 F의 혼합비는 C:O:Si:F= 44~70: 25~30: 3~18: 0~3인 반도체 소자 패키지.
A package body;
First and second lead frames disposed in the package body;
A semiconductor element electrically connected to the first and second lead frames;
A molding part surrounding the semiconductor element; And
And a protective layer disposed on an upper portion of the molding portion and around the package body,
Wherein the protective layer comprises carbon (C), oxygen (O), silicon (Si) and fluorine (F) and the mixing ratio of C, O, Si and F is C: O: Si: 25 to 30: 3 to 18: 0 to 3.
제1 항에 있어서,
상기 패키지 몸체는 캐비티를 가지고, 상기 반도체 소자는 상기 캐비티의 바닥면에 배치되고, 상기 몰딩부는 상기 캐비티의 내부에 배치되고, 상기 보호층은 상기 캐비티의 패키지 몸체와 상기 몰딩부의 경계 영역 및 상기 리드 프레임과 상기 패키지 몸체와의 경계 영역 중 적어도 하나를 덮으며 배치되는 반도체 소자 패키지.
The method according to claim 1,
Wherein the package body has a cavity, the semiconductor element is disposed on a bottom surface of the cavity, the molding portion is disposed inside the cavity, and the protective layer is formed on a boundary region between the package body and the molding portion of the cavity, And at least one of a boundary region between the frame and the package body is covered.
제1 항에 있어서,
상기 보호층은 상기 패키지 몸체의 측면에 배치되고, 상기 패키지 몸체의 하부 영역에서의 상기 보호층의 두께가 상기 패키지 몸체의 상부 영역에서의 상기 보호층의 두께보다 두꺼운 반도체 소자 패키지.
The method according to claim 1,
Wherein the protection layer is disposed on a side surface of the package body and the thickness of the protection layer in the lower region of the package body is thicker than the thickness of the protection layer in the upper region of the package body.
제1 항에 있어서,
상기 보호층의 굴절률은 상기 몰딩부의 굴절률과 같거나 보다 큰 반도체 소자 패키지.
The method according to claim 1,
Wherein a refractive index of the protective layer is equal to or greater than a refractive index of the molding portion.
제1 항에 있어서,
상기 보호층의 하단면은 상기 제1 리드 프레임 또는 상기 제2 리드 프레임의 하단면보다 높게 배치되는 반도체 소자 패키지.
The method according to claim 1,
Wherein the lower surface of the protective layer is disposed higher than the lower surface of the first lead frame or the second lead frame.
제1 항 내지 제5 항 중 어느 한 항에 있어서,
상기 보호층의 두께는 9㎛ 내지 17㎛인 반도체 소자 패키지.
6. The method according to any one of claims 1 to 5,
Wherein the thickness of the protective layer is 9 mu m to 17 mu m.
제1 항 내지 제5 항 중 어느 한 항에 있어서,
상기 보호층의 상부면의 가장 자리는 곡면을 가지는 반도체 소자 패키지.
6. The method according to any one of claims 1 to 5,
And the edge of the upper surface of the protective layer has a curved surface.
패키지 몸체;
상기 패키지 몸체에 배치되는 제1 및 제2 리드 프레임;
상기 제1 및 제2 리드 프레임에 전기적으로 연결되는 반도체 소자;
상기 반도체 소자를 둘러싸고 배치되는 보호층; 및
상기 보호층 상에 배치되는 몰딩부를 포함하고,
상기 보호층은 탄소(C)와, 산소(O), 실리콘(Si) 및 플루오르(F)를 포함하며, C, O, Si 및 F의 혼합비는 C:O:Si:F= 44~70: 25~30: 3~18: 0~3인 반도체 소자 패키지.
A package body;
First and second lead frames disposed in the package body;
A semiconductor element electrically connected to the first and second lead frames;
A protective layer disposed around the semiconductor element; And
And a molding part disposed on the protective layer,
Wherein the protective layer comprises carbon (C), oxygen (O), silicon (Si) and fluorine (F) and the mixing ratio of C, O, Si and F is C: O: Si: 25 to 30: 3 to 18: 0 to 3.
제8 항에 있어서,
상기 패키지 몸체는 캐비티를 가지고, 상기 반도체 소자는 상기 캐비티의 바닥면에 배치되고, 상기 보호층은 상기 캐비티의 하부 영역에 배치되고, 상기 몰딩부는 상기 캐비티의 상부 영역에 배치되는 반도체 소자 패키지.
9. The method of claim 8,
Wherein the package body has a cavity, the semiconductor element is disposed on a bottom surface of the cavity, the protective layer is disposed in a lower region of the cavity, and the molding portion is disposed in an upper region of the cavity.
제8 항에 있어서,
상기 보호층의 두께는 9㎛ 내지 17㎛인 반도체 소자 패키지.
9. The method of claim 8,
Wherein the thickness of the protective layer is 9 mu m to 17 mu m.
제8 항에 있어서,
상기 보호층의 굴절률은 상기 몰딩부의 굴절률과 같거나 보다 작은 반도체 소자 패키지.
9. The method of claim 8,
Wherein a refractive index of the protective layer is equal to or smaller than a refractive index of the molding portion.
KR1020160098613A 2016-08-02 2016-08-02 Light emitting device package KR102633844B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160098613A KR102633844B1 (en) 2016-08-02 2016-08-02 Light emitting device package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160098613A KR102633844B1 (en) 2016-08-02 2016-08-02 Light emitting device package

Publications (2)

Publication Number Publication Date
KR20180015028A true KR20180015028A (en) 2018-02-12
KR102633844B1 KR102633844B1 (en) 2024-02-07

Family

ID=61225180

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160098613A KR102633844B1 (en) 2016-08-02 2016-08-02 Light emitting device package

Country Status (1)

Country Link
KR (1) KR102633844B1 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09176323A (en) * 1995-12-22 1997-07-08 Pola Chem Ind Inc Fluorinated silicone resin and its production
WO2010074038A1 (en) * 2008-12-24 2010-07-01 旭硝子株式会社 Light-emitting module and method for manufacturing same
JP2015138965A (en) * 2014-01-24 2015-07-30 日亜化学工業株式会社 Light emitting device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09176323A (en) * 1995-12-22 1997-07-08 Pola Chem Ind Inc Fluorinated silicone resin and its production
WO2010074038A1 (en) * 2008-12-24 2010-07-01 旭硝子株式会社 Light-emitting module and method for manufacturing same
JP2015138965A (en) * 2014-01-24 2015-07-30 日亜化学工業株式会社 Light emitting device

Also Published As

Publication number Publication date
KR102633844B1 (en) 2024-02-07

Similar Documents

Publication Publication Date Title
KR102641336B1 (en) Semiconductor device package
KR20190006889A (en) Light emitting device package
KR20180005896A (en) Semiconductor device
KR102633844B1 (en) Light emitting device package
KR102514851B1 (en) Semiconductor device package
US20210273148A1 (en) Semiconductor device package
US11121284B2 (en) Semiconductor device and semiconductor device package comprising same
KR102537073B1 (en) Semiconductor device package
KR102518480B1 (en) Semiconductor device
KR20180009220A (en) Semiconductor device
KR20170125587A (en) Semiconductor device package
KR20180000971A (en) Light emitting device
KR20180057144A (en) Semiconductor device and semiconductor package having the same
KR20170114719A (en) Semiconductor device package
KR102369820B1 (en) Semiconductor device package and light system having the same
KR20180002212A (en) Semiconductor device module
KR20180009266A (en) Semiconductor device and light emitting device package having thereof
KR102509089B1 (en) Semiconductor device package
KR20180013021A (en) Semiconductor device package
KR20170116686A (en) Semiconductor device
KR20170124283A (en) Semiconductor device package
KR20180077535A (en) Semiconductor device
KR20210017483A (en) Semiconductor device
US20200357967A1 (en) Semiconductor device package and light emitting device comprising same
KR20170135398A (en) Submount and semiconductor device package including the same

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right