KR20170111751A - 솔더링용 용가재 및 그 제조방법 - Google Patents

솔더링용 용가재 및 그 제조방법 Download PDF

Info

Publication number
KR20170111751A
KR20170111751A KR1020160037772A KR20160037772A KR20170111751A KR 20170111751 A KR20170111751 A KR 20170111751A KR 1020160037772 A KR1020160037772 A KR 1020160037772A KR 20160037772 A KR20160037772 A KR 20160037772A KR 20170111751 A KR20170111751 A KR 20170111751A
Authority
KR
South Korea
Prior art keywords
plating layer
metal material
plating
thickness
soldering
Prior art date
Application number
KR1020160037772A
Other languages
English (en)
Inventor
이지형
박효진
Original Assignee
주식회사 아모센스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 아모센스 filed Critical 주식회사 아모센스
Priority to KR1020160037772A priority Critical patent/KR20170111751A/ko
Publication of KR20170111751A publication Critical patent/KR20170111751A/ko

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/02—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape
    • B23K35/0222—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape for use in soldering, brazing
    • B23K35/0233—Sheets, foils
    • B23K35/0238—Sheets, foils layered
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00—Soldering, e.g. brazing, or unsoldering
    • B23K1/0008—Soldering, e.g. brazing, or unsoldering specially adapted for particular articles or work
    • B23K1/0016—Brazing of electronic components
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/24—Selection of soldering or welding materials proper
    • B23K35/26—Selection of soldering or welding materials proper with the principal constituent melting at less than 400 degrees C
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/24—Selection of soldering or welding materials proper
    • B23K35/30—Selection of soldering or welding materials proper with the principal constituent melting at less than 1550 degrees C
    • B23K35/3006—Ag as the principal constituent
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/24—Selection of soldering or welding materials proper
    • B23K35/30—Selection of soldering or welding materials proper with the principal constituent melting at less than 1550 degrees C
    • B23K35/3013—Au as the principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00—Articles made by soldering, welding or cutting
    • B23K2101/36—Electric or electronic devices
    • B23K2101/40—Semiconductor devices
    • B23K2201/40—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29301—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29301—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29311—Tin [Sn] as principal constituent

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

본 발명은 솔더링용 용가재 및 그 제조방법에 관한 것으로 전자회로를 구성하는 부품이 실장되는 회로전극부의 표면을 제1금속재질로 도금하여 형성되는 제1도금층, 상기 제1도금층의 표면을 상기 제1금속재질과 다른 제2금속재질로 도금하여 형성되는 제2도금층을 포함하며, 용융온도가 260℃ ~ 320℃로써 솔더링 용가재의 제조비용을 크게 절감하고, 0.005mm 미만의 박막 구현이 가능한 것이다.

Description

솔더링용 용가재 및 그 제조방법{Filler metal for Sodering and Manufacturing Method of Filler metal for Sodering thereof}
본 발명은 솔더링용 용가재 및 그 제조방법으로 솔더링용 용가재에 관한 것으로 더 상세하게는 도금으로 솔더링용 용가재를 제조하여 제조비용을 크게 절감하며 박막 구현이 가능한 솔더링용 용가재 및 그 제조방법에 관한 것이다.
일반적으로 IC칩 등과 같은 반도체 칩 또는 이미지 센서 등의 칩구조체는 기판의 회로패턴 상에 용가재를 이용한 솔더링 공정을 통해 실장된다.
또한, 반도체 조립 공정에서 Die Attach 공정은 실리콘 칩을 die pad 나 반도체 패키지의 리드프레임 구조 틀에 고정시키는 공정으로 용가재를 이용한 솔더링을 통해 이루어지고 있다.
통상의 솔더링용 용가재는 페이스트 형태로 제조되어 사용되고 있으나, 이러한 페이스트 형태의 솔더링 용가재는 가격이 고가이고 박막 구현이 어려운 문제점이 있었다.
본 발명은 상기와 같은 점을 감안하여 안출한 것으로, 솔더링용 용가재를 도금으로 형성함으로써 제조비용을 절감하고, 박막 구현이 가능한 솔더링용 용가재 및 그 제조방법을 제공하는 데 있다.
상기 목적을 달성하기 위한 본 발명의 일 실시예에 의한 솔더링용 용가재는 전자회로를 구성하는 부품이 실장되는 회로전극부의 표면을 제1금속재질로 도금하여 형성되는 제1도금층 및 상기 제1도금층의 표면을 상기 제1금속재질과 다른 제2금속재질로 도금하여 형성되는 제2도금층을 포함하며, 용융온도가 260℃ ~ 320℃인 것을 특징으로 한다.
본 발명의 일 실시예에 의한 솔더링용 용가재는 상기 제2도금층의 표면을 상기 제1금속재질로 도금하여 형성하는 제3도금층을 더 포함할 수 있다.
본 발명에서 상기 제1금속재질은 금(Au) 또는 은(Ag)이고, 상기 제2금속재질은 주석(Sn)일 수 있다.
본 발명의 일 실시예에 의한 솔더링용 용가재는 전체 두께가 0.05mm 미만의 두께를 가질 수 있다.
본 발명의 일 실시예에 의한 솔더링용 용가재는 상기 제1금속재질 60wt% ~ 90Wt%, 상기 제2금속재질 10wt% ~ 40Wt%의 조성비를 가지도록 제조될 수 있다.
본 발명에서 상기 제2도금층의 두께는 상기 제1도금층의 두께보다 작은 두께를 가질 수 있다.
본 발명에서 상기 제1도금층의 두께는 상기 제3도금층의 두께보다 두껍게 형성될 수 있다.
본 발명에서 상기 제2도금층과 상기 제3도금층의 두께는 동일하게 형성될 수 있다.
또한, 상기 목적을 달성하기 위한 본 발명의 일 실시예에 의한 솔더링용 용가재의 제조방법은 전자회로를 구성하는 부품이 실장되는 회로전극부의 표면을 제1금속재질로 도금하여 제1도금층을 형성하는 제1도금층 형성단계 및 상기 제1도금층의 표면을 상기 제1금속재질과 다른 제2금속재질로 도금하여 제2도금층을 형성하는 제2도금층 형성단계를 포함하며, 상기 제1도금층과 상기 제2도금층을 포함하여 용융온도가 260℃ ~ 320℃인 솔더링용 용가재를 제조하는 것을 특징으로 한다.
본 발명의 일 실시예에 의한 솔더링용 용가재의 제조방법은 상기 제2도금층의 표면을 상기 제1금속재질로 도금하여 제3도금층을 형성하는 제3도금층 형성단계를 더 포함할 수 있다.
본 발명에서 상기 제1도금층 형성단계와 상기 제3도금층 형성단계는 전체중량에서 상기 제1금속재질이 60wt% ~ 90Wt%을 가지도록 상기 제1도금층과 상기 제3도금층을 각각 형성하며, 상기 제2도금층 형성단계는 전체중량에서 상기 제2금속재질이 10wt% ~ 40Wt%을 가지도록 상기 제2도금층을 형성할 수 있다.
본 발명에서 상기 제2도금층 형성단계는 상기 제1도금층의 두께보다 작은 두께를 가지는 제2도금층을 형성할 수 있다.
본 발명에서 상기 제3도금층 형성단계는 상기 제1도금층의 두께보다 작은 두께를 가지는 제3도금층을 형성할 수 있다.
본 발명에서 상기 제2도금층 형성단계는 상기 제1도금층의 두께보다 작은 두께를 가지는 제2도금층을 형성하고 상기 제3도금층 형성단계는 상기 제2도금층과 동일한 두께로 제3도금층을 형성할 수 있다.
본 발명은 도금으로 복수의 도금층을 형성하여 솔더링 용가재를 제조함으로써 솔더링 용가재의 제조비용을 크게 절감하는 효과가 있다.
또한, 본 발명은 도금으로 박막 형성이 가능하여 솔더링 용가재의 박막 구현을 가능하게 하는 효과가 있다.
도 1은 본 발명에 따른 솔더링용 용가재를 도시한 확대 개략도.
도 2는 본 발명에 따른 솔더링용 용가재를 사용한 예를 도시한 확대 단면도.
도 3은 본 발명에 따른 솔더링용 용가재의 제조방법의 공정도.
도 4는 본 발명에 따른 솔더링용 용가재의 제조방법의 개략도.
본 발명을 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다. 여기서, 반복되는 설명, 본 발명의 요지를 불필요하게 흐릴 수 있는 공지 기능, 및 구성에 대한 상세한 설명은 생략한다. 본 발명의 실시형태는 당 업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있다.
도 1은 본 발명에 따른 솔더링용 용가재(10)의 일 실시예를 도시한 확대 개략도이다.
도 1을 참고하여 본 발명에 따른 솔더링용 용가재(10)의 일 실시 예를 설명하면 하기와 같다.
본 발명에 따른 솔더링용 용가재(10)는 전자회로를 구성하는 부품이 실장되는 회로전극부(2) 상에 형성되는 것으로, IC칩 등과 같은 반도체 칩 또는 이미지 센서 등의 칩구조체를 기판(1)의 회로패턴 상에 실장하는 솔더링 공정 또는 반도체 조립 공정에서 Die Attach 공정에 사용되는 것을 일 예로 한다.
상기 회로전극부(2)는 기판(1)의 표면 상에 형성되는 회로패턴인 것을 일 예로 한다.
상기 회로전극부(2)는 도시되지는 않았지만 Die Attach 공정에 사용되는 Die패드 또는 리드 프레임 등을 포함할 수 있음을 밝혀둔다.
본 발명에 따른 솔더링용 용가재(10)는 회로전극부(2)의 표면을 제1금속재질로 도금하여 형성되는 제1도금층(11)을 포함한다.
또한, 본 발명에 따른 솔더링용 용가재(10)는 상기 제1도금층(11)의 표면을 상기 제1금속재질과 다른 제2금속재질로 도금하여 형성되는 제2도금층(12)을 더 포함한다.
본 발명에 따른 솔더링용 용가재(10)는 상기 제1도금층(11)과 상기 제2도금층(12)을 포함하며, 용융온도가 260℃ ~ 320℃로 용융온도 260℃ ~ 320℃ 사이에서 합금화가 이루어지는 것이다.
본 발명에 따른 솔더링용 용가재(10)는 상기 제2도금층(12)의 표면을 상기 제1도금층(11)과 동일한 금속 재질 즉, 상기 제1금속재질로 도금하여 형성하는 제3도금층(13)을 더 포함하는 것이 바람직하다.
상기 제3도금층(13)은 상기 제1도금층(11)과 동일한 재질로 형성하여 개연성을 향상시키고 용융온도 260℃ ~ 320℃ 사이에 안정적으로 용융되고 제1도금층(11)의 금속과 제2도금층(12)의 금속이 원활하게 합금화될 수 있도록 한다.
상기 제1금속재질은 금(Au) 또는 은(Ag)이고, 상기 제2금속재질은 주석(Sn)인 것을 일 예로 한다.
즉, 상기 제1도금층(11)과 상기 제3도금층(13)은 금(Au) 또는 은(Ag)으로 형성되고, 상기 제2도금층(12)은 주석(Sn)으로 형성되는 것을 일 예로 한다.
본 발명에 따른 솔더링용 용가재(10)는 전체두께가 0.05mm 미만의 두께를 가지는 박막 구현이 가능한 것이다.
또한, 본 발명에 따른 솔더링용 용가재(10)는 상기 제1금속재질 60wt% ~ 90Wt%, 상기 제2금속재질 10wt% ~ 40Wt%의 조성비를 가지도록 제조된다.
즉, 본 발명에 따른 솔더링용 용가재(10)의 전체 wt%를 100wt%로 할 때 상기 제1도금층(11) 또는 상기 제1도금층(11)과 상기 제3도금층(13)은 60wt% ~ 90Wt%, 상기 제2도금층(12)은 10wt% ~ 40Wt%의 조성비를 가지는 것이다.
또한, 상기 제1도금층(11)의 두께는 상기 제3도금층(13)의 두께보다 두껍게 형성되는 것이 바람직하다.
또한, 상기 제2도금층(12)의 두께는 상기 제1도금층(11)의 두께보다 작은 두께를 가지며, 상기 제3도금층(13)의 두께와 동일한 두께로 형성되는 것이 바람직하다.
즉, 상기 제2도금층(12)과 상기 제3도금층(13)은 상기 제1도금층(11)의 두께보다 작은 두께를 가지며 서로 동일한 두께를 가지도록 형성되는 것을 일 예로 한다.
일 예로 0.0035mm의 두께를 가지는 솔더링용 용가재(10)를 제조하는 경우 상기 제1도금층(11)의 두께는 0.0015mm, 상기 제2도금층(12)의 두께는 0.0010mm, 상기 제3도금층(13)의 두께는 0.0010mm의 두께를 가지는 것을 일 예로 한다.
도 2는 본 발명에 따른 솔더링용 용가재(10)를 사용한 예를 도시한 확대 단면도로써, 본 발명에 따른 솔더링용 용가재(10)가 표면에 형성된 회로전극부(2)에 반도체 칩을 올려놓고 반도체 칩의 연결용단자를 상기 회로전극부(2)에 솔더링한 예를 도시한 것이다.
도 2를 참고하면, 본 발명에 따른 솔더링용 용가재(10)는 솔더링 시 260℃ ~ 320℃ 사이에서 가열되어 상기 제1도금층(11), 상기 제2도금층(12), 상기 제3도금층(13)이 용융되어 합금체(100)로 일체화된다.
상기 합금체(100)는 상기 제1금속재질 60wt% ~ 90Wt%, 상기 제2금속재질 10wt% ~ 40Wt%의 조성비를 가지는 것이다.
한편, 도 3은 본 발명에 따른 솔더링용 용가재의 제조방법의 공정도이고, 도 4는 본 발명에 따른 솔더링용 용가재의 제조방법의 개략도로써 도 3 및 도 4를 참고하여 본 발명의 일 실시예에 의한 솔더링용 용가재(10)의 제조방법의 일 실시예를 설명하면 하기와 같다.
본 발명의 일 실시예에 의한 솔더링용 용가재의 제조방법은 전자회로를 구성하는 부품이 실장되는 회로전극부(2)의 표면을 제1금속재질로 도금하여 제1도금층(11)을 형성하는 제1도금층 형성단계(S100) 및 상기 제1도금층(11)의 표면을 상기 제1금속재질과 다른 제2금속재질로 도금하여 제2도금층(12)을 형성하는 제2도금층 형성단계(S200)를 포함하는 솔더링용 용가재(10)를 제조한다.
상기 회로전극부(2)는 기판(1)의 표면 상에 형성되는 회로패턴인 것을 일 예로 한다.
상기 회로전극부(2)는 도시되지는 않았지만 Die Attach 공정에 사용되는 Die패드 또는 리드 프레임 등을 포함할 수 있음을 밝혀둔다.
본 발명의 일 실시예에 의한 솔더링용 용가재(10)의 제조방법은 상기 제1도금층(11)과 상기 제2도금층(12)을 포함하여 용융온도가 260℃ ~ 320℃인 솔더링용 용가재(10)를 제조한다.
본 발명의 일 실시예에 의한 솔더링용 용가재(10)의 제조방법은 상기 제2도금층(12)의 표면을 상기 제1금속재질로 도금하여 제3도금층(13)을 형성하는 제3도금층 형성단계(S300)를 더 포함하는 것이 바람직하다.
또한, 본 발명의 일 실시예에 의한 솔더링용 용가재(10)의 제조방법은 전체 두께 0.5mm 미만의 두께를 가지는 솔더링용 용가재(10)를 제조한다.
상기 제1도금층 형성단계(S100)와 상기 제3도금층 형성단계(S300)에서 상기 제1금속재질과 상기 제2도금층 형성단계(S200)에서 상기 제2금속재질은 상기한 본 발명에 따른 솔더링용 용가재(10)의 실시 예와 동일하여 중복 기재로 생략함을 밝혀둔다.
상기 제1도금층 형성단계(S100)와 상기 제3도금층 형성단계(S300)는 전체중량에서 상기 제1금속재질이 60wt% ~ 90Wt%을 가지도록 상기 제1도금층(11)과 상기 제3도금층(13)을 각각 형성하며, 상기 제2도금층 형성단계(S200)는 전체중량에서 상기 제2금속재질이 10wt% ~ 40Wt%을 가지도록 상기 제2도금층(12)을 형성한다.
또한, 상기 제3도금층 형성단계(S300)는 상기 제1도금층(11)의 두께보다 작은 두께로 상기 제3도금층(13)을 형성한다.
또한, 상기 제2도금층 형성단계(S200)는 상기 제1도금층(11)의 두께보다 작은 두께를 가지는 제2도금층(12)을 형성하고 상기 제3도금층 형성단계(S300)는 상기 제2도금층(12)과 동일한 두께로 제3도금층(13)을 형성하는 것을 일 예로 한다.
일 예로 상기 제1도금층 형성단계(S100)는 0.0015mm의 제1도금층(11)을 형성하고, 상기 제2도금층 형성단계(S200)는 0.0010mm의 제2도금층(12)을 형성하고, 상기 제3도금층 형성단계(S300)는 0.0010mm의 제3도금층(13)을 형성한다.
본 발명은 도금으로 복수의 도금층을 형성하여 솔더링 용가재를 제조함으로써 솔더링 용가재의 제조비용을 크게 절감한다.
또한, 본 발명은 도금으로 박막 형성이 가능하여 솔더링 용가재의 박막 구현을 가능하게 한다.
이와 같은 본 발명의 기본적인 기술적 사상의 범주 내에서, 당업계의 통상의 지식을 가진 자에게 있어서는 다른 많은 변형이 가능함은 물론이고, 본 발명의 권리범위는 첨부한 특허청구 범위에 기초하여 해석되어야 할 것이다.
1 : 기판 2 : 회로전극부
3 : 반도체 칩 10 : 솔더링용 용가재
11 : 제1도금층 12 : 제2도금층
13 : 제3도금층

Claims (14)

  1. 전자회로를 구성하는 부품이 실장되는 회로전극부의 표면을 제1금속재질로 도금하여 형성되는 제1도금층; 및
    상기 제1도금층의 표면을 상기 제1금속재질과 다른 제2금속재질로 도금하여 형성되는 제2도금층을 포함하며,
    용융온도가 260℃ ~ 320℃인 것을 특징으로 하는 솔더링용 용가재.
  2. 제1항에 있어서,
    상기 제2도금층의 표면을 상기 제1금속재질로 도금하여 형성하는 제3도금층을 더 포함하는 것을 특징으로 하는 솔더링용 용가재.
  3. 제1항 또는 제2항에 있어서,
    상기 제1금속재질은 금(Au) 또는 은(Ag)이고, 상기 제2금속재질은 주석(Sn)인 것을 특징으로 하는 솔더링용 용가재.
  4. 제1항 또는 제2항에 있어서,
    전체 두께가 0.05mm 미만의 두께를 가지는 것을 특징으로 하는 솔더링용 용가재.
  5. 제1항 또는 제2항에 있어서,
    상기 제1금속재질 60wt% ~ 90Wt%, 상기 제2금속재질 10wt% ~ 40Wt%의 조성비를 가지도록 제조되는 것을 특징으로 하는 솔더링용 용가재.
  6. 제1항에 있어서,
    상기 제2도금층의 두께는 상기 제1도금층의 두께보다 작은 두께를 가지는 것을 특징으로 하는 솔더링용 용가재.
  7. 제2항에 있어서,
    상기 제1도금층의 두께는 상기 제3도금층의 두께보다 두껍게 형성되는 것을 특징으로 하는 솔더링용 용가재.
  8. 제7항에 있어서,
    상기 제2도금층과 상기 제3도금층의 두께는 동일하게 형성되는 것을 특징으로 하는 솔더링용 용가재.
  9. 전자회로를 구성하는 부품이 실장되는 회로전극부의 표면을 제1금속재질로 도금하여 제1도금층을 형성하는 제1도금층 형성단계; 및
    상기 제1도금층의 표면을 상기 제1금속재질과 다른 제2금속재질로 도금하여 제2도금층을 형성하는 제2도금층 형성단계를 포함하며,
    상기 제1도금층과 상기 제2도금층을 포함하여 용융온도가 260℃ ~ 320℃인 솔더링용 용가재를 제조하는 것을 특징으로 하는 솔더링용 용가재의 제조방법.
  10. 제9항에 있어서,
    상기 제2도금층의 표면을 상기 제1금속재질로 도금하여 제3도금층을 형성하는 제3도금층 형성단계를 더 포함하는 것을 특징으로 하는 솔더링용 용가재의 제조방법.
  11. 제10항에 있어서,
    상기 제1도금층 형성단계와 상기 제3도금층 형성단계는 전체중량에서 상기 제1금속재질이 60wt% ~ 90Wt%을 가지도록 상기 제1도금층과 상기 제3도금층을 각각 형성하며, 상기 제2도금층 형성단계는 전체중량에서 상기 제2금속재질이 10wt% ~ 40Wt%을 가지도록 상기 제2도금층을 형성하는 것을 특징으로 하는 솔더링용 용가재의 제조방법.
  12. 제9항에 있어서,
    상기 제2도금층 형성단계는 상기 제1도금층의 두께보다 작은 두께를 가지는 제2도금층을 형성하는 것을 특징으로 하는 솔더링용 용가재의 제조방법.
  13. 제10항에 있어서,
    상기 제3도금층 형성단계는 상기 제1도금층의 두께보다 작은 두께를 가지는 제3도금층을 형성하는 것을 특징으로 하는 솔더링용 용가재의 제조방법.
  14. 제13항에 있어서,
    상기 제2도금층 형성단계는 상기 제1도금층의 두께보다 작은 두께를 가지는 제2도금층을 형성하고 상기 제3도금층 형성단계는 상기 제2도금층과 동일한 두께로 제3도금층을 형성하는 것을 특징으로 하는 솔더링용 용가재의 제조방법.
KR1020160037772A 2016-03-29 2016-03-29 솔더링용 용가재 및 그 제조방법 KR20170111751A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160037772A KR20170111751A (ko) 2016-03-29 2016-03-29 솔더링용 용가재 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160037772A KR20170111751A (ko) 2016-03-29 2016-03-29 솔더링용 용가재 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR20170111751A true KR20170111751A (ko) 2017-10-12

Family

ID=60139972

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160037772A KR20170111751A (ko) 2016-03-29 2016-03-29 솔더링용 용가재 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR20170111751A (ko)

Similar Documents

Publication Publication Date Title
US10354944B2 (en) Method for soldering surface-mount component and surface-mount component
TW490773B (en) Semiconductor device and its manufacture method
JP7206198B2 (ja) 表面が粗化された粒子を有するパッケージングされた半導体デバイス
US20160284664A1 (en) Method for Producing a Circuit Carrier Arrangement Having a Carrier which has a Surface Formed by an Aluminum/Silicon Carbide Metal Matrix Composite Material
JP2009054690A (ja) リードフレーム構造体
TW200820360A (en) Method for mounting electronic component on substrate and method for forming solder surface
CN111128912A (zh) 封装结构及其制备方法
US7928559B2 (en) Semiconductor device, electronic component module, and method for manufacturing semiconductor device
WO2010047010A1 (ja) 半導体装置及びその製造方法
CN111602233B (zh) 半导体装置的制造方法
US8071472B2 (en) Semiconductor device with solder balls having high reliability
US20130286594A1 (en) Circuit device and method for manufacturing same
JP2012175064A (ja) チップ抵抗器およびその製造方法
JP6083451B2 (ja) 面実装部品のはんだ付け方法および面実装部品
KR20170111751A (ko) 솔더링용 용가재 및 그 제조방법
JP2008034514A (ja) 半導体装置
WO2011036829A1 (ja) 半導体装置及びその製造方法
JP2005236019A (ja) 半導体装置の製造方法
JP6423147B2 (ja) 電力用半導体装置およびその製造方法
KR20130100441A (ko) 복합구조의 범프를 사용하여 이루어지는 플립칩 패키지의 제조방법 및 이에 의해 제조된 플립칩 패키지
TW475245B (en) Semiconductor device, external connecting terminal body structure and method for producing semiconductor devices
JP7022541B2 (ja) 半導体装置
KR100652444B1 (ko) 리드 상에 무연 도금막을 구비하는 반도체 칩 패키지, 그의제조방법 및 그를 구비하는 반도체 모듈
JP2014078627A (ja) 配線基板、はんだバンプ付き配線基板および半導体装置
JP5941036B2 (ja) 面実装部品のはんだ付け方法および面実装部品

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E601 Decision to refuse application