KR20170111446A - 반도체 패키지 및 이를 제조하는 방법 - Google Patents

반도체 패키지 및 이를 제조하는 방법 Download PDF

Info

Publication number
KR20170111446A
KR20170111446A KR1020160036917A KR20160036917A KR20170111446A KR 20170111446 A KR20170111446 A KR 20170111446A KR 1020160036917 A KR1020160036917 A KR 1020160036917A KR 20160036917 A KR20160036917 A KR 20160036917A KR 20170111446 A KR20170111446 A KR 20170111446A
Authority
KR
South Korea
Prior art keywords
wiring pattern
conductive
semiconductor die
substrate
molding part
Prior art date
Application number
KR1020160036917A
Other languages
English (en)
Other versions
KR101811945B1 (ko
Inventor
나도현
김승모
김정화
Original Assignee
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 앰코 테크놀로지 코리아 주식회사 filed Critical 앰코 테크놀로지 코리아 주식회사
Priority to KR1020160036917A priority Critical patent/KR101811945B1/ko
Publication of KR20170111446A publication Critical patent/KR20170111446A/ko
Application granted granted Critical
Publication of KR101811945B1 publication Critical patent/KR101811945B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • G06K9/0002—
    • G06K9/00053—
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
    • G06V40/00—Recognition of biometric, human-related or animal-related patterns in image or video data
    • G06V40/10—Human or animal bodies, e.g. vehicle occupants or pedestrians; Body parts, e.g. hands
    • G06V40/12—Fingerprints or palmprints
    • G06V40/13—Sensors therefor
    • G06V40/1306—Sensors therefor non-optical, e.g. ultrasonic or capacitive sensing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
    • G06V40/00—Recognition of biometric, human-related or animal-related patterns in image or video data
    • G06V40/10—Human or animal bodies, e.g. vehicle occupants or pedestrians; Body parts, e.g. hands
    • G06V40/12—Fingerprints or palmprints
    • G06V40/13—Sensors therefor
    • G06V40/1329—Protecting the fingerprint sensor against damage caused by the finger
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect not connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the semiconductor or solid-state body being mounted in a cavity or on a protrusion of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Human Computer Interaction (AREA)
  • Multimedia (AREA)
  • Theoretical Computer Science (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Image Input (AREA)

Abstract

본 발명은 지문 인식 센서를 포함하는 반도체 패키지 및 이를 제조하는 방법을 제공한다.
일 예로, 절연층 표면에 제1배선 패턴이 형성된 기판; 상기 기판의 일면에 부착되고, 적어도 하나의 본드 패드가 형성된 반도체 다이; 상기 기판의 일면에 형성된 제1배선 패턴에 전기적으로 연결된 도전성 부재; 상기 기판의 일면에 형성되고, 그 표면에 제2배선 패턴이 형성된 몰딩부; 및 상기 반도체 다이 및 몰딩부의 표면에 부착된 글라스를 포함하고, 상기 도전성 부재와 상기 반도체 다이의 본드 패드는 상기 제2배선 패턴을 통하여 전기적으로 연결된 반도체 패키지가 개시된다.

Description

반도체 패키지 및 이를 제조하는 방법{Semiconductor Package and Method for Manufacturing The Same}
본 발명은 반도체 패키지 및 이를 제조하는 방법에 관한 것이다.
전기전자 제품의 소형화와 더불어 고성능화가 요구됨에 따라, 반도체칩은 초소형으로 제조됨과 동시에 전력회로의 고성능화, 속도의 증가 및 회로기능이 확대된 것들이 제조되고 있다.
반도체 패키지는 반도체 칩을 기판에 연결하고, 기판위에 연결된 반도체 칩을 메인보드에 조립하는 과정을 거쳐 완성된다. 일반적으로 반도체 패키징은 반도체 칩을 기판에 연결하는 것을 말한다.
반도체 칩은 필요한 기능을 하기 위해 수백만개의 능동소자와 수동소자들이 웨이퍼 위에 형성되어 이루어진 소자이다. 반도체 칩은 센서로서 사용되기도 하는데, 그 종류로는 가속도 센서, 자이로 센서, 자력 센서 등이 있다. 특히, 지문을 인식하는 센서(Finger Print Sensor,FPS)는 반도체 칩에 감지전극를 바둑판 처럼 배열하여 손가락과 감지전극 사이에 정전용량을 측정하여 지문을 인식한다.
이러한 반도체 칩을 기판에 탑재하여 전기적으로 연결할 때, 전도성 와이어 또는 범프를 이용하여 연결시킬 수 있다. 반도체 다이를 전도성 와이어 또는 범프를 이용하여 기판에 연결시킬 때, 패키징 공간의 제약성 여부에 따라 적절한 패키징 조합이 필요하다. 특히, 반도체 패키지를 초소형 또는 초박형으로 제작하기 위해서는 반도체 다이를 전도성 와이어 등을 적절하게 배치할 필요가 있다.
본 발명은 지문 인식 센서를 포함하는 반도체 패키지 및 이를 제조하는 방법을 제공한다.
본 발명에 따른 반도체 패키지는 절연층 표면에 제1배선 패턴이 형성된 기판; 상기 기판의 일면에 부착되고, 적어도 하나의 본드 패드가 형성된 반도체 다이; 상기 기판의 일면에 형성된 제1배선 패턴에 전기적으로 연결된 도전성 부재; 및 상기 기판의 일면에 형성되고, 그 표면에 제2배선 패턴이 형성된 몰딩부를 포함하고, 상기 도전성 부재와 상기 반도체 다이의 본드 패드는 상기 제2배선 패턴을 통하여 전기적으로 연결될 수 있다.
여기서 상기 반도체 다이 및 몰딩부의 표면에 형성된 글라스 또는 투명 코팅층을 더 포함할 수 있다.
그리고 상기 반도체 다이는 지문인식 센서이고, 상기 몰딩부는 상기 반도체 다이의 상면이 상기 몰딩부의 표면으로 노출되도록 형성될 수 있다.
또한, 상기 제2배선 패턴은 3D프린터를 이용하여 형성될 수 있다.
또한, 상기 도전성 부재의 일부분이 상기 몰딩부의 표면으로 노출되고, 상기 도전성 부재의 노출된 부분이 상기 제2배선 패턴에 전기적으로 연결될 수 있다.
또한, 상기 도전성 부재는 도전성 와이어일 수 있다.
또한, 상기 도전성 와이어는 그 양단이 각각 상기 제1배선 패턴과 연결되고, 그 중심부가 상기 제2배선 패턴과 연결될 수 있다.
또한, 상기 도전성 부재는 도전성 볼, 도전성 포스트 또는 도전성 필라일 수 있다.
또한, 상기 도전성 부재는 도전성 비아일 수 있다.
또한, 상기 도전성 부재는 도전성 테이프이고, 상기 도전성 테이프의 일단부는 상기 제1배선 패턴에 전기적으로 연결되고, 타단부는 상기 몰딩부의 표면으로 노출되어 상기 제2배선 패턴을 형성할 수 있다.
본 발명에 따른 반도체 패키지 제조 방법은 절연층의 표면에 제1배선 패턴이 형성된 기판에 적어도 하나의 본드 패드가 형성된 반도체 다이를 부착하는 반도체 다이 부착 단계; 및 상기 기판의 제1배선 패턴에 도전성 부재를 전기적으로 연결하고, 상기 기판의 상기 반도체 다이가 형성된 면에 형성되고 그 표면에 상기 반도체 다이의 본드 패드와 상기 도전성 부재를 전기적으로 연결하는 제2배선 패턴이 형성된 몰딩부를 형성하는 도전성 부재와 몰딩부 형성 단계를 포함할 수 있다.
여기서 상기 반도체 다이 및 몰딩부의 표면에 글라스 또는 투명 코팅층을 형성하는 단계를 더 포함할 수 있다.
그리고 상기 반도체 다이는 지문인식 센서이고, 상기 몰딩부는 상기 반도체 다이의 상면이 상기 몰딩부의 표면으로 노출되도록 형성될 수 있다.
또한, 상기 제2배선 패턴은 3D프린터를 이용하여 형성할 수 있다.
또한, 상기 도전성 부재와 몰딩부 형성 단계는 상기 기판의 제1배선 패턴에 도전성 부재를 전기적으로 연결하는 단계; 상기 기판의 상기 반도체 다이가 형성된 면에 몰딩부를 형성하는 단계; 및 상기 몰딩부의 표면에 제2배선 패턴을 형성하는 단계를 포함할 수 있다.
또한, 상기 도전성 부재는 도전성 와이어일 수 있다.
또한, 상기 도전성 와이어는 그 양단이 각각 상기 제1배선 패턴과 연결되고, 그 중심부가 상기 제2배선 패턴과 연결될 수 있다.
또한, 상기 도전성 부재는 도전성 볼, 도전성 포스트 또는 도전성 필라일 수 있다.
또한, 상기 도전성 부재는 도전성 비아이고, 도전성 부재와 몰딩부 형성 단계는 상기 기판의 상기 반도체 다이가 형성된 면에 몰딩부를 형성하는 단계; 상기 몰딩부를 관통하여 제1배선 패턴이 외부로 드러나도록 비아 홀을 형성하는 단계; 상기 비아 홀에 도전성 비아를 형성하는 단계; 및 상기 몰딩부의 표면에 제2배선 패턴을 형성하는 단계를 포함할 수 있다.
또한, 상기 도전성 부재는 도전성 테이프이고, 상기 도전성 테이프의 일단부는 상기 제1배선 패턴에 전기적으로 연결되고, 타단부는 상기 몰딩부의 표면으로 노출되어 상기 제2배선 패턴을 형성할 수 있다.
본 발명의 반도체 패키지 및 이를 제조하는 방법은 지문 인식 센서를 포함하는 반도체 패키지는 몰드부에 형성된 배선 패턴 및 배선 패턴과 기판을 연결하는 도전성 와이어를 구비히여, 도전성 와이어 및 도전성 와이어를 연결하기 위한 반도체 다이의 트렌치를 형성하지 않음으로써, 반도체 패키지의 두께가 얇아질 수 있다.
도 1a 내지 도 1e는 본 발명의 일 실시예에 따른 반도체 패키지의 제조과정을 순차적으로 도시한 것이다.
도 2a 내지 도 2e는 본 발명의 다른 실시예에 따른 반도체 패키지의 제조과정을 순차적으로 도시한 것이다.
도 3a 내지 도 3f는 본 발명의 또 다른 실시예에 따른 반도체 패키지의 제조과정을 순차적으로 도시한 것이다.
도 4a 내지 도 4d는 본 발명의 또 다른 실시예에 따른 반도체 패키지 제조과정을 순차적으로 도시한 것이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.
본 발명의 실시예들은 당해 기술 분야에서 통상의 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위하여 제공되는 것이며, 하기 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 하기 실시예에 한정되는 것은 아니다. 오히려, 이들 실시예는 본 개시를 더욱 충실하고 완전하게 하고, 당업자에게 본 발명의 사상을 완전하게 전달하기 위하여 제공되는 것이다.
또한, 이하의 도면에서 각 층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장된 것이며, 도면상에서 동일 부호는 동일한 요소를 지칭한다. 본 명세서에서 사용된 바와 같이, 용어 "및/또는"은 해당 열거된 항목 중 어느 하나 및 하나 이상의 모든 조합을 포함한다. 또한, 본 명세서에서 "연결된다"라는 의미는 A 부재와 B 부재가 직접 연결되는 경우뿐만 아니라, A 부재와 B 부재의 사이에 C 부재가 개재되어 A 부재와 B 부재가 간접 연결되는 경우도 의미한다.
본 명세서에서 사용된 용어는 특정 실시예를 설명하기 위하여 사용되며, 본 발명을 제한하기 위한 것이 아니다. 본 명세서에서 사용된 바와 같이, 단수 형태는 문맥상 다른 경우를 분명히 지적하는 것이 아니라면, 복수의 형태를 포함할 수 있다. 또한, 본 명세서에서 사용되는 경우 "포함한다(comprise, include)" 및/또는 "포함하는(comprising, including)"은 언급한 형상들, 숫자, 단계, 동작, 부재, 요소 및/또는 이들 그룹의 존재를 특정하는 것이며, 하나 이상의 다른 형상, 숫자, 동작, 부재, 요소 및/또는 그룹들의 존재 또는 부가를 배제하는 것이 아니다.
본 명세서에서 제1, 제2 등의 용어가 다양한 부재, 부품, 영역, 층들 및/또는 부분들을 설명하기 위하여 사용되지만, 이들 부재, 부품, 영역, 층들 및/또는 부분들은 이들 용어에 의해 한정되어서는 안 됨은 자명하다. 이들 용어는 하나의 부재, 부품, 영역, 층 또는 부분을 다른 영역, 층 또는 부분과 구별하기 위하여만 사용된다. 따라서, 이하 상술할 제1부재, 부품, 영역, 층 또는 부분은 본 발명의 가르침으로부터 벗어나지 않고서도 제2부재, 부품, 영역, 층 또는 부분을 지칭할 수 있다.
"하부(beneath)", "아래(below)", "낮은(lower)", "상부(above)", "위(upper)"와 같은 공간에 관련된 용어가 도면에 도시된 한 요소 또는 특징과 다른 요소 또는 특징의 용이한 이해를 위해 이용될 수 있다. 이러한 공간에 관련된 용어는 본 발명의 다양한 공정 상태 또는 사용 상태에 따라 본 발명의 용이한 이해를 위한 것이며, 본 발명을 한정하기 위한 것은 아니다. 예를 들어, 도면의 요소 또는 특징이 뒤집어지면, "하부" 또는 "아래"로 설명된 요소 또는 특징은 "상부" 또는 "위에"로 된다. 따라서, "아래"는 "상부" 또는 "아래"를 포괄하는 개념이다.
도 1a 내지 도 1e는 본 발명의 일 실시예에 따른 반도체 패키지의 제조과정을 순차적으로 도시한 것이다.
상기 도 1a 내지 도 1e는 본 발명의 일 실시예에 따른 반도체 패키지 제조 방법을 순차적으로 도시한 것이다.
도 1a를 참조하면, 먼저 기판(110)에 반도체 다이(120)를 배치한다.
상기 기판(110)은 절연층(111), 제1배선 패턴(112), 보호층(113) 및 관통 전극(114)을 포함할 수 있다.
상기 절연층(111)은 층간 절연소재로 사용되는 복합 고분자 수지수지(프리프레그, ABF(Ajinomoto Buildup Film), FR-4 또는 BT(Bismaleimide Triazine) 등의 에폭시계 수지)일 수 있으나, 이를 상기 물질로 한정하는 것은 아니다.
상기 제1배선 패턴(112) 및 보호층(113)은 상기 절연층(111)의 상면과 하면에 형성될 수 있다. 상기 제1배선 패턴(112)은 구리(Cu), 티나늄(Ti), 니켈(Ni) 및 팔라듐(Pd) 등으로 이루어질 수 있고, 상기 보호층(113)은 통상의 폴리이미드(Polyimide), 에폭시(epoxy), BCB(Benzo Cyclo Butene), PBO(Poly Benz Oxazole) 등으로 이루어질 수 있으며, 이를 상기 재질로 한정하는 것은 아니다.
또한, 상기 제1배선 패턴(112)은 상기 보호층(113)을 통하여 그 일부가 외부로 노출될 수 있다. 즉, 상기 절연층(111)의 상면 및 하면에 보호층을 통하여 상기 제1배선 패턴(112)의 일부가 외부로 노출될 수 있다. 한편, 상기 기판(110)에 형성된 제1배선 패턴(122)은 복수의 배선층으로 이루어질 수 있다.
상기 관통 전극(114)은 상기 절연층(111)을 관통하여 형성되고, 상기 제1배선 패턴(112)과 동일한 재질로 형성될 수 있다. 상기 절연층(111)의 상면과 하면에 형성된 제1배선 패턴(112)은 상기 관통 전극(114)을 통하여 전기적으로 연결될 수 있다.
상기 반도체 다이(120)는 상기 기판(110)의 상면에 배치될 수 있다. 상기 반도체 다이(120)는 상기 기판(110)의 상면에 형성된 보호층(113)에 접착층(130)을 형성하여 접착될 수 있다.
그리고 상기 반도체 다이(120)는 지문 인식 센서일 수 있다. 상기 반도체 다이(120)는 상기 반도체 다이(120)의 상부에 감지전극이 바둑판처럼 촘촘하게 배치되어 있고, 배치된 감지전극은 골과 돌출된 부분의 거리에 따른 전정용량의 차이를 인식하여 지문을 인식할 수 있다.
또한, 상기 반도체 다이(120)의 상면에 본드 패드가 형성되어 있고, 상기 본드 패드는 상기 반도체 다이(120)를 외부와 연결시킬 수 있다. 상기 반도체 다이(120)의 상면에 형성된 본드 패드는 상기 반도체 다이(120)의 상부에 배치된 감지전극과 전기적으로 연결될 수 있다.
도 1b를 참조하면, 상기 기판(110)에 반도체 다이(120)를 배치한 후, 도전성 와이어(140)는 상기 기판(110)의 상면에 형성된 제1배선 패턴(113)에 전기적으로 연결된다. 즉, 상기 도전성 와이어(140)는 그 양단이 각각 상기 제1배선 패턴(112)과 연결되어 대략 아치 형상일 수 있다. 상기 도전성 와이어(140)의 높이는 상기 반도체 다이(120)의 높이 이상으로 형성될 수 있다. 따라서, 후에 상세히 설명하겠지만 상기 도전성 와이어(140)의 중심부가 몰딩부(150)의 표면으로 노출될 수 있다.
도 1c를 참조하면, 상기 도전성 와이어(140)를 상기 기판(110)에 전기적으로 연결한 후, 상기 기판(110)의 상면에 몰딩부(150)가 형성된다.
상기 몰딩부(150)는 상기 반도체 다이(120)의 상면이 노출되도록 형성될 수 있다. 따라서, 상기 반도체 다이(120)의 상부에 배치된 감지전극이 지문을 인식할 수 있다.
또한, 상기 몰딩부(150)는 상기 반도체 다이(120)와 동일한 높이로 형성될 수 있다. 따라서, 완성된 반도체 패키지(100)의 두께를 최소화할 수 있다. 또한, 이후에 상세히 설명하겠지만 상기 몰딩부(150)에 형성된 제2배선 패턴(160)이 상기 반도체 다이(120)의 상면에 형성된 본드 패드와 전기적으로 연결될 수 있다.
또한, 상기 몰딩부(150)는 필름 어시스트 몰드(Film-assisted Molding,FAM)로 형성될 수 있다. 따라서, 상기 반도체 다이(120) 및 상기 제1배선 패턴(112)에 연결된 도전성 와이어(140)가 상기 몰딩부(150)로 노출될 수 있다. 즉, 상기 반도체 다이(120)의 상면이 상기 몰딩부(150)의 표면으로 노출되고, 상기 아치형의 도전성 와이어(140)의 중심부가 상기 몰딩부(150)의 표면으로 노출될 수 있다. 한편, 상기 반도체 다이(120) 및 도전성 와이어(140)를 노출시킬 수 있는 방법이면 모두 적용 가능하고, 상기의 방법으로 한정하는 것은 아니다.
도 1d를 참조하면, 상기 몰딩부(150)를 형성한 후, 상기 몰딩부(150)의 표면에 상기 제2배선 패턴(160)이 형성될 수 있다. 상기 제2배선 패턴(160)은 상기 반도체 다이(120)의 본딩 패드와 상기 몰딩부(150)의 표면으로 노출된 상기 도전성 와이어(140)를 전기적으로 연결할 수 있다. 상기 제2배선 패턴(160)는 스퍼터링(Sputtering) 또는 3D프린터를 이용하여 형성될 수 있다.
도 1e를 참조하면, 상기 제2배선 패턴(160)을 형성한 후, 상기 반도체 다이(120) 및 몰딩부(150)의 표면에 글라스(170)가 부착될 수 있다. 상기 글라스(170)는 부착된 상기 반도체 다이(120) 및 몰딩부(150)를 보호할 수 있다. 또한, 상기 반도체 다이(120)는 상기 글라스(170)를 통하여, 상기 글라스(170)에 접촉된 지문을 인식할 수 있다.
한편, 상기 글라스(170)를 대신하여, 상기 반도체 다이(120) 및 몰딩부(150)의 표면을 투명 재질로 코팅하여 투명 코팅층을 형성할 수 있다.
따라서, 상기 반도체 패키지를 제조하는 방법으로 상기 제1배선 패턴(112)이 형성된 기판(110), 지문 인식 센서인 반도체 다이(120), 접착층(130), 도전성 와이어(140), 몰딩부(150), 제2배선 패턴(160) 및 글라스(170)를 포함하는 반도체 패키지(100)를 구성할 수 있다.
본 발명의 반도체 패키지 및 이를 제조하는 방법은 지문 인식 센서를 포함하는 반도체 패키지(100)는 몰드부(150)에 형성된 배선 패턴 및 배선 패턴과 기판을 연결하는 도전성 와이어(140)를 구비히여, 도전성 와이어(140) 및 도전성 와이어(140)를 연결하기 위한 반도체 다이(120)의 트렌치를 형성하지 않음으로써, 반도체 패키지(100)의 두께가 얇아질 수 있다.
도 2a 내지 도 2e는 본 발명의 다른 실시예에 따른 반도체 패키지의 제조과정을 순차적으로 도시한 것이다.
상기 도 2a 내지 도 2e는 본 발명의 일 실시예에 따른 반도체 패키지 제조 방법을 순차적으로 도시한 것이다. 앞선 실시예와 동일한 구성 및 작용을 갖는 부분은 동일한 도면 부호로 표시하였으며, 이하는 차이점을 위주로 설명하기로 한다.
도 2a를 참조하면, 먼저 상기 기판(110)에 상기 반도체 다이(120)를 배치한다. 상기 반도체 다이(120)는 상기 기판(110)의 상면에 형성된 보호층(113)에 접착층(130)을 형성하여 접착될 수 있다.
도 2b를 참조하면, 상기 기판(100)에 상기 반도체 다이(120)를 배치한 후, 도전성 볼(240)은 상기 기판(110)의 상면에 형성된 제1배선 패턴(113)에 전기적으로 연결된다. 상기 도전성 볼(240)의 재질은 구리(Cu), 니켈(Ni), 은(Ag), 납(Pb), 알루미늄(Al), 주석(Sn), 철(Fe) 등의 도전성 금속일 수 있다. 상기 도전성 볼(240)의 지름은 상기 반도체 다이(120)의 높이 이상일 수 있다. 따라서, 후에 상세히 설명하겠지만 상기 도전성 볼(240)의 상단부가 상기 몰딩부(150)의 표면으로 노출될 수 있다.
또한, 상기 도전성 볼(240)을 대신하여 도전성 포스트(Post) 및 필라(Pillar)이 상기 제1배선 패턴(113)에 전기적으로 연결될 수 있다.
도 2c를 참조하면, 상기 도전성 볼(240)을 상기 기판(110)에 전기적으로 연결한 후, 상기 기판(110)의 상면에 몰딩부(150)가 형성된다.
상기 몰딩부(150)는 필름 어시스트 몰드로 형성될 수 있다. 따라서, 상기 반도체 다이(120) 및 상기 제1배선 패턴(112)에 연결된 도전성 볼(240)이 상기 몰딩부(150)로 노출될 수 있다. 즉, 상기 반도체 다이(120)의 상면이 상기 몰딩부(150)의 표면으로 노출되고, 상기 도전성 볼(240)의 상단부가 상기 몰딩부(150)의 표면으로 노출될 수 있다. 한편, 상기 반도체 다이(120) 및 도전성 볼(240)을 노출시킬 수 있는 방법이면 모두 적용 가능하고, 상기의 방법으로 한정하는 것은 아니다.
도 2d를 참조하면, 상기 몰딩부(150)를 형성한 후, 상기 몰딩부(150)의 표면에 상기 제2배선 패턴(160)이 형성될 수 있다. 상기 제2배선 패턴(160)은 상기 반도체 다이(120)의 본딩 패드와 상기 몰딩부(150)의 표면으로 노출된 상기 도전성 볼(240)을 전기적으로 연결할 수 있다.
도 2e를 참조하면, 상기 제2배선 패턴(160)을 형성한 후, 상기 반도체 다이(120) 및 몰딩부(150)의 표면에 글라스(170)가 부착될 수 있다.
한편, 상기 글라스(170)를 대신하여, 상기 반도체 다이(120) 및 몰딩부(150)의 표면을 투명 재질로 코팅하여 투명 코팅층을 형성할 수 있다.
따라서, 상기 반도체 패키지를 제조하는 방법으로 상기 제1배선 패턴(112)이 형성된 기판(110), 지문 인식 센서인 반도체 다이(120), 접착층(130), 도전성 볼(240), 몰딩부(150), 제2배선 패턴(160) 및 글라스(170)를 포함하는 반도체 패키지(200)를 구성할 수 있다.
본 발명의 반도체 패키지 및 이를 제조하는 방법은 상기 도전성 와이어(140)를 대신하여 상기 도전성 볼(240) 등을 이용함으로써, 상기 제1배선 패턴(112)와 제2배선 패턴(160)을 전기적으로 연결할 수 있다.
도 3a 내지 도 3f는 본 발명의 또 다른 실시예에 따른 반도체 패키지의 제조과정을 순차적으로 도시한 것이다.
상기 도 3a 내지 도 3f는 본 발명의 일 실시예에 따른 반도체 패키지 제조 방법을 순차적으로 도시한 것이다. 앞선 실시예와 동일한 구성 및 작용을 갖는 부분은 동일한 도면 부호로 표시하였으며, 이하는 차이점을 위주로 설명하기로 한다.
도 3a를 참조하면, 먼저 상기 기판(110)에 상기 반도체 다이(120)를 배치한다. 상기 반도체 다이(120)는 상기 기판(110)의 상면에 형성된 보호층(113)에 접착층(130)을 형성하여 접착될 수 있다.
도 3b를 참조하면, 상기 기판(110)에 상기 반도체 다이(120)를 배치한 후, 상기 기판(110)의 상면에 몰딩부(350)가 형성된다.
상기 몰딩부(350)는 상기 반도체 다이(120)의 상면이 노출되도록 형성될 수 있다. 따라서, 상기 반도체 다이(120)의 상부에 배치된 감지전극이 지문을 인식할 수 있다.
또한, 상기 몰딩부(350)는 상기 반도체 다이(120)와 동일한 높이로 형성될 수 있다. 따라서, 완성된 반도체 패키지(100)의 두께를 최소화할 수 있다. 또한, 이후에 상세히 설명하겠지만 상기 몰딩부(350)에 형성된 제2배선 패턴(160)이 상기 반도체 다이(120)의 상면에 형성된 본드 패드와 전기적으로 연결될 수 있다.
또한, 상기 몰딩부(350)는 필름 어시스트 몰드로 형성될 수 있다. 따라서, 상기 반도체 다이(120)가 상기 몰딩부(350)로 노출될 수 있다. 즉, 상기 반도체 다이(120)의 상면이 상기 몰딩부(150)의 표면으로 노출될 수 있다. 한편, 상기 반도체 다이(120)를 노출시킬 수 있는 방법이면 모두 적용 가능하고, 상기 방법으로 한정하는 것은 아니다.
도 3c를 참조하면, 상기 몰딩부(350)을 형성한 후, 상기 몰딩부(350)에 비아 홀(350a)이 형성될 수 있다. 상기 비아 홀(350a)은 상기 몰딩부(350)를 관통하여 제1배선 패턴(112)이 외부로 드러나도록 비아 홀(350a)를 형성할 수 있다. 상기 비아 홀(350a)은 패터닝된 포토레지스트를 마스크를 이용하여 선택적으로 제거하는 식각에 의하여 형성할 수 있다.
도 3d를 참조하면, 상기 비아 홀(350a)를 형성한 후, 상기 비아 홀(350a)에 도전성 비아(Trough Mold Via,TMV,340)가 형성될 수 있다. 상기 도전성 비아(340)는 상기 비아 홀(350a)을 구리(Cu), 니켈(Ni), 주석(Sn) 등과 같은 도전성 물질로 충진하여 형성할 수 있다.
도 3e를 참조하면, 상기 도전성 비아(340)를 형성한 후, 상기 몰딩부(350)의 표면에 상기 제2배선 패턴(160)이 형성될 수 있다. 상기 제2배선 패턴(160)은 상기 반도체 다이(120)의 본딩 패드와 상기 몰딩부(350)의 표면으로 노출된 상기 도전성 비아(340)를 전기적으로 연결할 수 있다.
도 3f를 참조하면, 상기 제2배선 패턴(160)을 형성한 후, 상기 반도체 다이(120) 및 몰딩부(350)의 표면에 글라스(170)가 부착될 수 있다.
한편, 상기 글라스(170)를 대신하여, 상기 반도체 다이(120) 및 몰딩부(350)의 표면을 투명 재질로 코팅하여 투명 코팅층을 형성할 수 있다.
따라서, 상기 반도체 패키지를 제조하는 방법으로 상기 제1배선 패턴(112)이 형성된 기판(110), 지문 인식 센서인 반도체 다이(120), 접착층(130), 도전성 비아(340), 몰딩부(350), 제2배선 패턴(160) 및 글라스(170)를 포함하는 반도체 패키지(300)를 구성할 수 있다.
본 발명의 반도체 패키지 및 이를 제조하는 방법은 상기 도전성 와이어(140)를 대신하여 상기 도전성 비아(340)를 이용함으로써, 상기 제1배선 패턴(112)와 제2배선 패턴(160)을 전기적으로 연결할 수 있다.
도 4a 내지 도 4d는 본 발명의 또 다른 실시예에 따른 반도체 패키지 제조과정을 순차적으로 도시한 것이다.
상기 도 4a 내지 도 4d는 본 발명의 일 실시예에 따른 반도체 패키지 제조 방법을 순차적으로 도시한 것이다. 앞선 실시예와 동일한 구성 및 작용을 갖는 부분은 동일한 도면 부호로 표시하였으며, 이하는 차이점을 위주로 설명하기로 한다.
도 4a를 참조하면, 먼저 상기 기판(110)에 상기 반도체 다이(120)를 배치한다. 상기 반도체 다이(120)는 상기 기판(110)의 상면에 형성된 보호층(113)에 접착층(130)을 형성하여 접착될 수 있다.
도 4b를 참조하면, 상기 기판(110)에 상기 반도체 다이(120)를 배치한 후, 도전성 테이프(Tape Automated Bonding,TAB,440)는 그 일단부가 상기 기판(110)의 상면에 형성된 제1배선 패턴(113)에 전기적으로 연결되고, 그 타단부가 상기 반도체 다이(120)의 본딩 패드에 연결된다. 상기 도전성 테이프(440)는 폴리머(Polymer) 계열의 물질로 만들어진 유연성의 테이프로, 도전성이 있어 상기 제1배선 패턴(113)과 상기 반도체 다이(120)의 본딩 패드를 전기적으로 연결시켜 준다. 따라서, 후에 상세히 설명하겠지만 상기 도전성 테이프(440)는 그 타단부가 상기 몰딩부(150)의 표면으로 노출될 수 있다.
도 4c를 참조하면, 상기 도전성 테이프(440)를 상기 기판(110) 및 반도체 다이(120)에 전기적으로 연결한 후, 상기 기판(110)의 상면에 몰딩부(150)가 형성된다.
상기 몰딩부(150)는 상기 도전성 테이프(440)의 타단부가 상기 몰딩부(150)의 표면으로 노출될 수 있다. 따라서, 앞선 실시예에서의 제2배선 패턴(160)은 상기 도전성 테이프(440)의 타단부로 형성될 수 있다.
또한, 상기 몰딩부(150)는 필름 어시스트 몰드로 형성될 수 있다. 따라서, 상기 반도체 다이(120) 및 상기 제1배선 패턴(112)에 연결된 도전성 테이프(440)의 타단부가 상기 몰딩부(150)로 노출될 수 있다. 즉, 상기 반도체 다이(120)의 상면이 상기 몰딩부(150)의 표면으로 노출되고, 상기 도전성 테이프(440)의 타단부가 상기 몰딩부(150)의 표면으로 노출될 수 있다. 한편, 상기 반도체 다이(120) 및 도전성 테이프(440)를 노출시킬 수 있는 방법이면 모두 적용 가능하고, 상기의 방법으로 한정하는 것은 아니다.
도 4d를 참조하면, 상기 도전성 테이프(440)를 상기 기판(110) 및 반도체 다이(120)에 전기적으로 연결한 후, 상기 반도체 다이(120) 및 몰딩부(150)의 표면에 글라스(170)가 부착될 수 있다.
한편, 상기 글라스(170)를 대신하여, 상기 반도체 다이(120) 및 몰딩부(350)의 표면을 투명 재질로 코팅하여 투명 코팅층을 형성할 수 있다.
따라서, 상기 반도체 패키지를 제조하는 방법으로 상기 제1배선 패턴(112)이 형성된 기판(110), 지문 인식 센서인 반도체 다이(120), 접착층(130), 도전성 테이프(440), 몰딩부(150) 및 글라스(170)를 포함하는 반도체 패키지(400)를 구성할 수 있다.
본 발명의 반도체 패키지 및 이를 제조하는 방법은 상기 도전성 와이어(140)를 대신하여 상기 도전성 테이프(440)을 이용함으로써, 제2배선 패턴(160)을 상기 도전성 테이프(440)의 타단부로 형성할 수 있어서 별도로 상기 제2배선 패턴(160)을 형성할 필요가 없다.
이상에서 설명한 것은 본 발명에 따른 반도체 패키지 및 이를 제조하는 방법를 실시하기 위한 하나의 실시예에 불과한 것으로서, 본 발명은 상기한 실시예에 한정되지 않고, 이하의 특허청구범위에서 청구하는 바와 같이 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능한 범위까지 본 발명의 기술적 정신이 있다고 할 것이다.
100,200,300,400 : 반도체 패키지 110 : 기판
120 : 반도체 다이 130 : 접착층
140 : 도전성 와이어 240 : 도전성 볼
340 : 도전성 비아 440 : 도전성 테이프
150,350 : 몰드부 160 : 제2배선 패턴
170 : 글라스

Claims (20)

  1. 절연층 표면에 제1배선 패턴이 형성된 기판;
    상기 기판의 일면에 부착되고, 적어도 하나의 본드 패드가 형성된 반도체 다이;
    상기 기판의 일면에 형성된 제1배선 패턴에 전기적으로 연결된 도전성 부재; 및
    상기 기판의 일면에 형성되고, 그 표면에 제2배선 패턴이 형성된 몰딩부를 포함하고,
    상기 도전성 부재와 상기 반도체 다이의 본드 패드는 상기 제2배선 패턴을 통하여 전기적으로 연결된 반도체 패키지.
  2. 제 1 항에 있어서,
    상기 반도체 다이 및 몰딩부의 표면에 형성된 글라스 또는 투명 코팅층을 더 포함하는 반도체 패키지.
  3. 제 1 항에 있어서,
    상기 반도체 다이는 지문인식 센서이고,
    상기 몰딩부는 상기 반도체 다이의 상면이 상기 몰딩부의 표면으로 노출되도록 형성된 반도체 패키지.
  4. 제 1 항에 있어서,
    상기 제2배선 패턴은 3D프린터를 이용하여 형성된 반도체 패키지.
  5. 제 1 항에 있어서,
    상기 도전성 부재의 일부분이 상기 몰딩부의 표면으로 노출되고, 상기 도전성 부재의 노출된 부분이 상기 제2배선 패턴에 전기적으로 연결된 반도체 패키지.
  6. 제 1 항에 있어서,
    상기 도전성 부재는 도전성 와이어인 반도체 패키지.
  7. 제 6 항에 있어서,
    상기 도전성 와이어는 그 양단이 각각 상기 제1배선 패턴과 연결되고, 그 중심부가 상기 제2배선 패턴과 연결되는 반도체 패키지.
  8. 제 1 항에 있어서,
    상기 도전성 부재는 도전성 볼, 도전성 포스트 또는 도전성 필라인 반도체 패키지.
  9. 제 1 항에 있어서,
    상기 도전성 부재는 도전성 비아인 반도체 패키지.
  10. 제 1 항에 있어서,
    상기 도전성 부재는 도전성 테이프이고,
    상기 도전성 테이프의 일단부는 상기 제1배선 패턴에 전기적으로 연결되고,
    타단부는 상기 몰딩부의 표면으로 노출되어 상기 제2배선 패턴을 형성하는 반도체 패키지.
  11. 절연층의 표면에 제1배선 패턴이 형성된 기판에 적어도 하나의 본드 패드가 형성된 반도체 다이를 부착하는 반도체 다이 부착 단계; 및
    상기 기판의 제1배선 패턴에 도전성 부재를 전기적으로 연결하고, 상기 기판의 상기 반도체 다이가 형성된 면에 형성되고 그 표면에 상기 반도체 다이의 본드 패드와 상기 도전성 부재를 전기적으로 연결하는 제2배선 패턴이 형성된 몰딩부를 형성하는 도전성 부재와 몰딩부 형성 단계를 포함하는 반도체 패키지 제조 방법.
  12. 제 11 항에 있어서,
    상기 반도체 다이 및 몰딩부의 표면에 글라스 또는 투명 코팅층을 형성하는 단계를 더 포함하는 반도체 패키지 제조 방법.
  13. 제 11 항에 있어서,
    상기 반도체 다이는 지문인식 센서이고,
    상기 몰딩부는 상기 반도체 다이의 상면이 상기 몰딩부의 표면으로 노출되도록 형성된 반도체 패키지 제조 방법.
  14. 제 11 항에 있어서,
    상기 제2배선 패턴은 3D프린터를 이용하여 형성한 반도체 패키지 제조 방법.
  15. 제 11 항에 있어서,
    상기 도전성 부재와 몰딩부 형성 단계는
    상기 기판의 제1배선 패턴에 도전성 부재를 전기적으로 연결하는 단계;
    상기 기판의 상기 반도체 다이가 형성된 면에 몰딩부를 형성하는 단계; 및
    상기 몰딩부의 표면에 제2배선 패턴을 형성하는 단계를 포함하는 반도체 패키지 제조 방법.
  16. 제 15 항에 있어서,
    상기 도전성 부재는 도전성 와이어인 반도체 패키지 제조 방법.
  17. 제 16 항에 있어서,
    상기 도전성 와이어는 그 양단이 각각 상기 제1배선 패턴과 연결되고, 그 중심부가 상기 제2배선 패턴과 연결되는 반도체 패키지 제조 방법.
  18. 제 15 항에 있어서,
    상기 도전성 부재는 도전성 볼, 도전성 포스트 또는 도전성 필라인 반도체 패키지 제조 방법.
  19. 제 11 항에 있어서,
    상기 도전성 부재는 도전성 비아이고,
    도전성 부재와 몰딩부 형성 단계는
    상기 기판의 상기 반도체 다이가 형성된 면에 몰딩부를 형성하는 단계;
    상기 몰딩부를 관통하여 제1배선 패턴이 외부로 드러나도록 비아 홀을 형성하는 단계;
    상기 비아 홀에 도전성 비아를 형성하는 단계; 및
    상기 몰딩부의 표면에 제2배선 패턴을 형성하는 단계를 포함하는 반도체 패키지 제조 방법.
  20. 제 11 항에 있어서,
    상기 도전성 부재는 도전성 테이프이고,
    상기 도전성 테이프의 일단부는 상기 제1배선 패턴에 전기적으로 연결되고,
    타단부는 상기 몰딩부의 표면으로 노출되어 상기 제2배선 패턴을 형성하는 반도체 패키지 제조 방법.
KR1020160036917A 2016-03-28 2016-03-28 반도체 패키지 및 이를 제조하는 방법 KR101811945B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160036917A KR101811945B1 (ko) 2016-03-28 2016-03-28 반도체 패키지 및 이를 제조하는 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160036917A KR101811945B1 (ko) 2016-03-28 2016-03-28 반도체 패키지 및 이를 제조하는 방법

Publications (2)

Publication Number Publication Date
KR20170111446A true KR20170111446A (ko) 2017-10-12
KR101811945B1 KR101811945B1 (ko) 2017-12-22

Family

ID=60141198

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160036917A KR101811945B1 (ko) 2016-03-28 2016-03-28 반도체 패키지 및 이를 제조하는 방법

Country Status (1)

Country Link
KR (1) KR101811945B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019124715A1 (ko) * 2017-12-22 2019-06-27 엘지이노텍 주식회사 지문 인식 모듈 및 이를 포함하는 전자 디바이스
KR20210040341A (ko) * 2017-11-22 2021-04-13 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 Info 구조물 및 그 형성 방법

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190105249A (ko) 2018-02-27 2019-09-17 (주)파트론 광학센서 패키지 및 그 제조 방법
KR102534448B1 (ko) * 2020-12-15 2023-05-19 (주)파트론 배터리 보호 모듈

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003249607A (ja) * 2002-02-26 2003-09-05 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
JP4825538B2 (ja) * 2006-02-17 2011-11-30 富士通セミコンダクター株式会社 半導体装置の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210040341A (ko) * 2017-11-22 2021-04-13 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 Info 구조물 및 그 형성 방법
US11682636B2 (en) 2017-11-22 2023-06-20 Taiwan Semiconductor Manufacturing Company, Ltd. Info structure and method forming same
WO2019124715A1 (ko) * 2017-12-22 2019-06-27 엘지이노텍 주식회사 지문 인식 모듈 및 이를 포함하는 전자 디바이스
US11100351B2 (en) 2017-12-22 2021-08-24 Lg Innotek Co., Ltd. Fingerprint recognition module and electronic device comprising same

Also Published As

Publication number Publication date
KR101811945B1 (ko) 2017-12-22

Similar Documents

Publication Publication Date Title
US11901348B2 (en) Semiconductor package and method of manufacturing the semiconductor package
CN106505045B (zh) 具有可路由囊封的传导衬底的半导体封装及方法
TWI392066B (zh) 封裝結構及其製法
JP4476381B2 (ja) 半導体チップパッケージ及びその製造方法
TWI619211B (zh) 晶片封裝體及其製造方法
JP6314070B2 (ja) 指紋認識用半導体装置、指紋認識用半導体装置の製造方法及び半導体装置
CN115117106A (zh) 指纹感测器及其制造方法
TWI569390B (zh) 電子封裝件及其製法
EP3147942B1 (en) Semiconductor package, semiconductor device using the same and manufacturing method thereof
KR101811945B1 (ko) 반도체 패키지 및 이를 제조하는 방법
KR101809521B1 (ko) 반도체 패키지 및 그 제조방법
TWI611528B (zh) 晶片模組及其製造方法
EP2897163B1 (en) Semiconductor device and method of manufacturing a semiconductor device
US20080217759A1 (en) Chip package substrate and structure thereof
KR101944007B1 (ko) 반도체 패키지 및 그 제조방법
KR101837514B1 (ko) 반도체 패키지, 이의 제조 방법 및 시스템 인 패키지
US20210020579A1 (en) Semiconductor device package and method of manufacturing the same
KR101605610B1 (ko) 반도체 디바이스의 제조 방법 및 이에 따른 반도체 디바이스
KR100916695B1 (ko) 반도체 패키지 및 그 제조 방법
KR101819558B1 (ko) 반도체 패키지 및 그 제조방법
US20220393039A1 (en) Electronic devices and methods of manufacturing electronic devices
KR100417854B1 (ko) 칩크기 패키지 구조 및 그 제조방법
JP4073305B2 (ja) 回路装置
KR20210007870A (ko) 반도체 장치 및 반도체 장치의 제조 방법
CN115483179A (zh) 焊球、倒装芯片结构、堆叠式封装结构及其制作方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
GRNT Written decision to grant