KR20170105942A - Light emitting device and lighting apparatus - Google Patents

Light emitting device and lighting apparatus Download PDF

Info

Publication number
KR20170105942A
KR20170105942A KR1020160029364A KR20160029364A KR20170105942A KR 20170105942 A KR20170105942 A KR 20170105942A KR 1020160029364 A KR1020160029364 A KR 1020160029364A KR 20160029364 A KR20160029364 A KR 20160029364A KR 20170105942 A KR20170105942 A KR 20170105942A
Authority
KR
South Korea
Prior art keywords
layer
gan
light emitting
emitting device
substrate
Prior art date
Application number
KR1020160029364A
Other languages
Korean (ko)
Inventor
황정현
임재구
한대섭
백광선
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020160029364A priority Critical patent/KR20170105942A/en
Publication of KR20170105942A publication Critical patent/KR20170105942A/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • FMECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21LIGHTING
    • F21KNON-ELECTRIC LIGHT SOURCES USING LUMINESCENCE; LIGHT SOURCES USING ELECTROCHEMILUMINESCENCE; LIGHT SOURCES USING CHARGES OF COMBUSTIBLE MATERIAL; LIGHT SOURCES USING SEMICONDUCTOR DEVICES AS LIGHT-GENERATING ELEMENTS; LIGHT SOURCES NOT OTHERWISE PROVIDED FOR
    • F21K9/00Light sources using semiconductor devices as light-generating elements, e.g. using light-emitting diodes [LED] or lasers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22Roughened surfaces, e.g. at the interface between epitaxial layers
    • FMECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21LIGHTING
    • F21YINDEXING SCHEME ASSOCIATED WITH SUBCLASSES F21K, F21L, F21S and F21V, RELATING TO THE FORM OR THE KIND OF THE LIGHT SOURCES OR OF THE COLOUR OF THE LIGHT EMITTED
    • F21Y2101/00Point-like light sources
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12041LED

Abstract

An embodiment of the present invention relates to a light emitting device, a manufacturing method thereof, a light emitting device package, and a lighting apparatus. The light emitting device according to an embodiment of the present invention includes a substrate, a buffer layer on the substrate, a first GaN-based superlattice layer including a first GaN layer and a first conductive type second GaN layer on the buffer layer, a second GaN-based superlattice layer including a third GaN layer and a first conductive type fourth GaN layer on the first GaN-based superlattice layer, a first conductive type semiconductor layer on the second GaN-based superlattice layer, an active layer on the first conductive type semiconductor layer, and a second conductive type semiconductor layer on the active layer. Accordingly, the present invention can improve light extraction efficiency.

Description

발광소자 및 조명장치{LIGHT EMITTING DEVICE AND LIGHTING APPARATUS}TECHNICAL FIELD [0001] The present invention relates to a light emitting device,

실시예는 발광소자, 발광소자의 제조방법, 발광소자 패키지 및 조명장치에 관한 것이다.Embodiments relate to a light emitting device, a method of manufacturing a light emitting device, a light emitting device package, and a lighting device.

발광 다이오드(Light Emitting Diode: LED)는 전류가 인가되면 광을 방출하는 발광 소자 중 하나이며, 저 전압으로 고효율의 광을 방출할 수 있어 에너지 절감 효과가 뛰어나다. 최근, 발광 다이오드의 휘도 문제가 크게 개선되어, 액정표시장치의 백라이트 유닛(Backlight Unit), 전광판, 표시기, 가전 제품 등과 같은 각종 기기에 적용되고 있다.A light emitting diode (LED) is one of light emitting devices that emit light when a current is applied, and can emit light with high efficiency at a low voltage, thus saving energy. In recent years, the problem of luminance of a light emitting diode has been greatly improved, and it has been applied to various devices such as a backlight unit of a liquid crystal display device, a display board, a display device, and a home appliance.

예를 들어, 질화물 반도체는 높은 열적 안정성과 폭 넓은 밴드갭 에너지에 의해 광소자 및 고출력 전자소자 개발 분야에서 큰 관심을 받고 있다. 특히, 질화물 반도체를 이용한 청색(Blue) 발광소자, 녹색(Green) 발광소자, 자외선(UV) 발광소자, 적색(RED) 발광소자 등은 상용화되어 널리 사용되고 있다.For example, nitride semiconductors have received great interest in the development of optical devices and high power electronic devices due to their high thermal stability and wide bandgap energy. Particularly, a blue light emitting element, a green light emitting element, an ultraviolet (UV) light emitting element, and a red (RED) light emitting element using a nitride semiconductor are commercially available and widely used.

종래기술에 의한 발광소자는 전극층이 에피층의 한쪽 방향에 배치되는 수평형 (Lateral Type) 발광소자와 전극층이 에피층의 저면과 상면에 배치되는 수직형(Vertical type) 발광소자가 있다.The light emitting device according to the prior art has a lateral type light emitting device in which an electrode layer is disposed in one direction of the epi layer and a vertical type light emitting device in which an electrode layer is disposed on a bottom surface and an upper surface of the epi layer.

종래기술에서 발광소자는 n형 반도체층에서 주입되는 전자와 p형 반도체층에서 주입되는 홀이 활성층의 양자우물에서 재결합(recombination)되고, 양자우물의 밴드갭 에너지에 해당하는 빛이 발광된다.In the conventional light emitting device, electrons injected from the n-type semiconductor layer and holes injected from the p-type semiconductor layer are recombined in the quantum well of the active layer, and light corresponding to the band gap energy of the quantum well is emitted.

한편, 종래기술에서 발광소자의 성장은 소정의 기판 상에 n형 반도체층, 활성층 및 p형 반도체층의 에피층 성장에 의하는데, 기판 상에 에피층 성장시 발생된 결함(defect)은 빛을 흡수하여 광추출 효율을 저하시키는 문제가 있다.On the other hand, in the prior art, the growth of a light emitting element is caused by the growth of an epitaxial layer of an n-type semiconductor layer, an active layer and a p-type semiconductor layer on a predetermined substrate. There is a problem that the light extraction efficiency is lowered.

또한 종래기술에 의하면 기판과 에피층의 격자상수 차이에 의해 성장된 기판이 전체적으로 휘는((bowing) 현상이 발생되고, 기판의 외곽영역에서의 성장 품질이 저하되는 라운드(Round) 불량이 발생하여 광 출력(Po)이 저하되는 문제가 있다.In addition, according to the related art, a substrate grown by a difference in lattice constant between a substrate and an epitaxial layer is totally bent (bowing), and a round defect occurs in which growth quality in an outer region of the substrate is lowered, There is a problem that the output Po is lowered.

또한 종래기술에서는 광추출 효율을 향상시키기 위해 기판 상에 소정의 광 추출패턴을 형성하는데, 이러한 광 추출패턴에 의해 이후 형성되는 에피층 등의 막질을 저하시킴으로써 광 추출패턴의 설계에 한계가 있어서 광 추출을 효율을 향상시키는 제한이 있었다.In addition, in the prior art, a predetermined light extraction pattern is formed on a substrate in order to improve the light extraction efficiency. However, the design of the light extraction pattern is limited by lowering the film quality of an epi- There was a limit to improve extraction efficiency.

실시예는 기판 상에 에피층 성장시 발생된 결함(defect)을 제거하여 광추출 효율을 향상시킬 수 있는 발광소자, 발광소자의 제조방법, 발광소자 패키지 및 조명장치를 제공하고자 한다.Embodiments of the present invention provide a light emitting device, a method of manufacturing a light emitting device, a light emitting device package, and a lighting device capable of improving a light extraction efficiency by eliminating defects generated when an epitaxial layer is grown on a substrate.

또한 실시예는 기판과 에피층의 격자상수 차이에 의해 발생되는 보잉(bowing) 현상을 방지하고, 기판의 외곽영역에서의 성장불량을 방지하여 광 출력(Po)을 향상시킬 수 있는 발광소자, 발광소자의 제조방법, 발광소자 패키지 및 조명장치를 제공하고자 한다.In addition, the embodiment can prevent a bowing phenomenon caused by a difference in lattice constant between a substrate and an epi layer, prevent a growth defect in an outer region of a substrate, improve a light output Po, A manufacturing method of a device, a light emitting device package, and a lighting device.

또한 실시예는 기판 상의 광 추출패턴을 광 추출을 효과적으로 진행할 수 있도록 설계하면서도 발광구조층으로 결함이나 전위의 전달을 차단하여 내부 발광효율이 우수하면서도 외부 발광효율이 우수한 발광소자, 발광소자의 제조방법, 발광소자 패키지 및 조명장치를 제공하고자 한다.In addition, the embodiment can also be applied to a light emitting device which is designed to efficiently extract light extraction pattern on a substrate, while blocking transmission of defects or dislocations to the light emitting structure layer, , A light emitting device package, and a lighting device.

실시예에 따른 발광소자는 기판과, 상기 기판 상에 버퍼층과, 상기 버퍼층 상에 제1 GaN층 및 제1 도전형 제2 GaN층을 포함하는 제1 GaN 계열 초격자층과, 상기 제1 GaN계열 초격자층 상에 제3 GaN층 및 제1 도전형 제4 GaN층을 포함하는 제2 GaN계열 초격자층(106)과, 상기 제2 GaN계열 초격자층 상에 제1 도전형 반도체층과, 상기 제1 도전형 반도체층 상에 활성층 및 상기 활성층 상에 제2 도전형 반도체층을 포함할 수 있다.A light emitting device according to an embodiment includes a substrate, a buffer layer on the substrate, a first GaN superlattice layer including a first GaN layer and a first conductive type second GaN layer on the buffer layer, A second GaN-based superlattice layer 106 including a third GaN layer and a first conductive-type fourth GaN layer on the first superlattice layer and a second superlattice layer on the second superlattice layer, And an active layer on the first conductive type semiconductor layer and a second conductive type semiconductor layer on the active layer.

또한 실시예에 따른 발광소자는 돌출패턴을 포함하는 기판과, 상기 돌출패턴 상에 버퍼층과, 상기 버퍼층 상에 제1 GaN층과 제1 도전형 제2 GaN층을 포함하는 제1 GaN 계열 초격자층과, 상기 제1 GaN계열 초격자층 상에 제1 도전형 반도체층과, 상기 제1 도전형 반도체층 상에 활성층 및 상기 활성층 상에 제2 도전형 반도체층을 포함할 수 있다.The light emitting device according to the embodiment may further include a substrate including a protruding pattern, a buffer layer on the protruded pattern, and a first GaN superlattice layer including a first GaN layer and a first conductive type second GaN layer on the buffer layer. Layer, a first conductive semiconductor layer on the first GaN-based superlattice layer, an active layer on the first conductive semiconductor layer, and a second conductive semiconductor layer on the active layer.

실시예에 따른 조명장치는 상기 발광소자를 구비하는 발광유닛을 포함할 수 있다.The lighting apparatus according to the embodiment may include a light emitting unit having the light emitting element.

실시예는 기판 상에 에피층 성장시 발생된 결함(defect)을 제거하여 광추출 효율을 향상시킬 수 있는 발광소자, 발광소자의 제조방법, 발광소자 패키지 및 조명장치를 제공할 수 있다.Embodiments can provide a light emitting device, a method of manufacturing a light emitting device, a light emitting device package, and a lighting device capable of improving a light extraction efficiency by eliminating defects generated when an epitaxial layer is grown on a substrate.

또한 실시예는 기판과 에피층의 격자상수 차이에 의해 발생되는 보잉(bowing) 현상을 방지하고, 기판의 외곽영역에서의 성장불량을 방지하여 광 출력(Po)을 향상시킬 수 있는 발광소자, 발광소자의 제조방법, 발광소자 패키지 및 조명장치를 제공할 수 있다.In addition, the embodiment can prevent a bowing phenomenon caused by a difference in lattice constant between a substrate and an epi layer, prevent a growth defect in an outer region of a substrate, improve a light output Po, A device manufacturing method, a light emitting device package, and a lighting device can be provided.

또한 실시예는 기판 상의 광 추출패턴을 광 추출을 효과적으로 진행할 수 있도록 설계하면서도 발광구조층으로 결함이나 전위의 전달을 차단하여 내부 발광효율이 우수하면서도 외부 발광효율이 우수한 발광소자, 발광소자의 제조방법, 발광소자 패키지 및 조명장치를 제공할 수 있다.In addition, the embodiment can also be applied to a light emitting device which is designed to efficiently extract light extraction pattern on a substrate, while blocking transmission of defects or dislocations to the light emitting structure layer, , A light emitting device package, and a lighting device.

도 1은 제1 실시예에 따른 발광소자의 단면도.
도 2와 도 4는 실시예에 따른 발광소자의 특성 데이터.
도 3은 종래기술에 따른 발광소자의 특성 데이터.
도 5는 제2 실시예에 따른 발광소자의 단면도.
도 6 내지 도 8은 실시예에 따른 발광소자의 제조공정 단면도.
도 9는 실시예에 따른 발광소자 패키지의 단면도.
도 10은 실시예에 따른 조명 장치의 사시도.
1 is a sectional view of a light emitting device according to a first embodiment;
2 and 4 are characteristic data of the light emitting device according to the embodiment.
3 is a characteristic data of a light emitting device according to the prior art.
5 is a sectional view of a light emitting device according to a second embodiment;
6 to 8 are cross-sectional views illustrating a manufacturing process of a light emitting device according to an embodiment.
9 is a sectional view of a light emitting device package according to an embodiment.
10 is a perspective view of a lighting apparatus according to an embodiment.

실시 예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "상/위(on/over)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "상/위(on/over)"와 "아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 상/위 또는 아래에 대한 기준은 도면을 기준으로 설명한다.In the description of the embodiments, it is to be understood that each layer (film), area, pattern or structure may be referred to as being "on" or "under" the substrate, each layer Quot; on "and" under "are intended to include both" directly "or" indirectly " do. Also, the criteria for top, bottom, or bottom of each layer will be described with reference to the drawings.

(실시예)(Example)

도 1은 제1 실시예에 따른 발광소자(100)의 단면도이다. 도 1은 수평형 발광소자의 단면도이나, 실시예가 이에 한정되는 것은 아니며 수직형 발광소자 등 다양한 구조의 발광소자에도 실시예는 적용이 가능하다.1 is a cross-sectional view of a light emitting device 100 according to a first embodiment. FIG. 1 is a cross-sectional view of a horizontal light emitting device, but the embodiment is not limited thereto, and embodiments can be applied to light emitting devices having various structures such as a vertical light emitting device.

도 1을 참조하면, 실시예에 따른 발광소자(100)는 기판(105), 버퍼층(103), 제1 GaN 계열 초격자층(104), InN층(107), 제2 GaN 계열 초격자층(106), 발광구조층(110), 전류확산층(130), 투광성 전극층(140), 패시베이션층(160), 제1 전극(151), 제2 전극(152) 중 적어도 하나 이상을 포함할 수 있다. 1, a light emitting device 100 according to an embodiment includes a substrate 105, a buffer layer 103, a first GaN-based superlattice layer 104, an InN layer 107, a second GaN- At least one of the light emitting structure layer 106, the light emitting structure layer 110, the current diffusion layer 130, the light transmitting electrode layer 140, the passivation layer 160, the first electrode 151 and the second electrode 152 have.

상기 제1 GaN 계열 초격자층(104)은 상기 버퍼층(103) 상에 제1 GaN층(104a)과 제1 도전형 제2 GaN층(104b)을 포함할 수 있고, 상기 제2 GaN계열 초격자층(106)은 상기 제1 GaN계열 초격자층(104) 상에 제3 GaN층(106a)과 제1 도전형 제4 GaN층(106b)을 포함할 수 있다. 상기 발광구조층(110)은 제1 도전형 반도체층(112), 활성층(114), 제2 도전형 반도체층(116)을 포함할 수 있으나 이에 한정되는 것은 아니다.The first GaN-based superlattice layer 104 may include a first GaN layer 104a and a first conductive type second GaN layer 104b on the buffer layer 103, and the second GaN- The lattice layer 106 may include a third GaN layer 106a and a first conductive type fourth GaN layer 106b on the first GaN-based superlattice layer 104. The light emitting structure layer 110 may include a first conductive semiconductor layer 112, an active layer 114, and a second conductive semiconductor layer 116, but the present invention is not limited thereto.

예를 들어, 제1 실시예에 따른 발광소자(101)는 기판(105)과, 상기 기판(105) 상에 버퍼층(103)과, 상기 버퍼층(103) 상에 제1 GaN층(104a)과 제1 도전형 제2 GaN층(104b)을 포함하는 제1 GaN 계열 초격자층(104)과, 상기 제1 GaN계열 초격자층(104) 상에 제3 GaN층(106a)과 제1 도전형 제4 GaN층(106b)을 포함하는 제2 GaN계열 초격자층(106)과, 상기 제2 GaN계열 초격자층(106) 상에 제1 도전형 반도체층(112)과, 상기 제1 도전형 반도체층(112) 상에 활성층(114) 및 상기 활성층(114) 상에 제2 도전형 반도체층(116)을 포함할 수 있다.For example, the light emitting device 101 according to the first embodiment includes a substrate 105, a buffer layer 103 on the substrate 105, a first GaN layer 104a on the buffer layer 103, A first GaN-based superlattice layer 104 including a first conductivity type second GaN layer 104b; a third GaN-based superlattice layer 104 on which a third GaN layer 106a and a first A second GaN-based superlattice layer 106 including a fourth GaN-based fourth superlattice layer 106b, a first conductive semiconductor layer 112 on the second GaN-based superlattice layer 106, An active layer 114 may be formed on the conductive type semiconductor layer 112 and a second conductive type semiconductor layer 116 may be formed on the active layer 114.

실시예의 기술적 과제는 기판 상에 에피층 성장시 발생된 결함(defect)을 제거하여 광추출 효율을 향상시킬 수 있는 발광소자 및 조명장치를 제공하고자 한다.SUMMARY OF THE INVENTION It is an object of the present invention to provide a light emitting device and a lighting device capable of improving a light extraction efficiency by eliminating defects generated when an epitaxial layer is grown on a substrate.

또한 실시예의 기술적 과제는 기판과 에피층의 격자상수 차이에 의해 발생되는 보잉(bowing) 현상을 방지하고, 기판의 외곽영역에서의 성장불량을 방지하여 광 출력(Po)을 향상시킬 수 있는 발광소자 및 조명장치를 제공하고자 한다.Further, the technical problem of the embodiments is to provide a light emitting device capable of preventing a bowing phenomenon caused by a difference in lattice constant between a substrate and an epi layer, preventing a growth defect in an outer region of a substrate, And a lighting device.

실시예에 따른 발광소자는 버퍼층(103) 상에 제1 GaN층(104a)과 제1 도전형 제2 GaN층(104b)을 포함하는 제1 GaN 계열 초격자층(104)을 포함함으로써, 기판(105)에서 올라오는 전위(dislocation)(D) 개선과 함께 기판의 휨(bowing)을 개선하여 기판 내의 수율을 향상시킬 수 있으며, 내부 발광효율(IQE)를 개선하여 광출력(Po)을 향상시킬 수 있다.The light emitting device according to the embodiment includes the first GaN superlattice layer 104 including the first GaN layer 104a and the first conductivity type second GaN layer 104b on the buffer layer 103, It is possible to improve the yield in the substrate by improving the bowing of the substrate together with improvement of the dislocations D coming from the substrate 105 and improve the internal light emitting efficiency IQE to improve the light output Po .

도 2는 실시예에 따른 발광소자와 비교예의 파장에 따른 광출력(Po) 데이터이다.2 is optical output (Po) data according to the wavelengths of the light emitting device and the comparative example according to the embodiment.

실시예에 따른 광출력 데이터(E)는 비교에 따른 광출력의 데이터(R)에 비해 약 5mW이상 현저히 증가하였다.The light output data E according to the embodiment is remarkably increased by about 5 mW or more as compared with the light output data R according to the comparison.

도 3은 비교예에 따른 발광소자의 Vf1 데이터이며, 도 4는 실시예에 따른 발광소자의 Vf1 데이터 이다.3 is Vf1 data of the light emitting device according to the comparative example, and Fig. 4 is Vf1 data of the light emitting device according to the embodiment.

비교예에 의하면 Vf1(저전류 특성)이 나쁜 2.00 근처의 데이터 값이 많이 나타낸다. 이는 에피성장이 제대로 되지 못해 전위(dislocation)를 제대로 메우지 못해서 나타나는 현상으로 라운드(Round) 불량으로 나타난다.According to the comparative example, there are many data values near 2.00, where Vf1 (low current characteristic) is bad. This is due to poor epitaxial growth and failure to properly dislocate, resulting in round defects.

반면, 도 4와 같이 실시예에 따르면 Vf1의 데이터가 좋은 2.3 이상의 데이터가 많음에 따라 저전류 특성이 매우 개선됨을 알 수 있다.On the other hand, according to the embodiment as shown in FIG. 4, it can be seen that the low current characteristic is greatly improved as the data of Vf1 is good and the data of 2.3 or more is large.

이에 따라 실시예에 의하면, 제1 GaN층(104a)과 제1 도전형 제2 GaN층(104b)을 모듈레이션(modulation)으로 진행하여 기판 상에 생성되는 전위(dislocation)를 효율적으로 차단함으로써 품질(quality)을 개선하여 라운드(round) 불량을 개선할 수 있고, 기판의 휨(bowing)을 개선할 수 있다.Thus, according to the embodiment, the first GaN layer 104a and the first conductive type second GaN layer 104b are modulated to effectively block the dislocations generated on the substrate, quality can be improved to improve round defects and bowing of the substrate can be improved.

도 1을 참조하면, 실시예의 제1 도전형 제2 GaN층(104b)의 두께는 상기 제1 GaN층(104a)의 두께 보다 두껍게 설정됨으로써, 제1 GaN층(104a)에서는 전위(dislocation)을 차단하는 효과를 높이면서도, 제1 도전형 제2 GaN층(104b)에서는 막질의 품질(quality)을 개선시키면서 휨(bowing) 개선을 함께 할 수 있는 특유의 효과가 있다.Referring to FIG. 1, the thickness of the first conductive type second GaN layer 104b of the embodiment is set to be larger than the thickness of the first GaN layer 104a, thereby dislocating the first GaN layer 104a The first conductive type second GaN layer 104b has a unique effect of improving bow quality while improving the quality of the film quality.

예를 들어, 상기 제1 도전형 제2 GaN층(104b)의 두께는 약 4nm 내지 7nm일 수 있으며, 4nm 미만의 경우 막질이 저하될 수 있고, 7nm를 초과하는 경우 초격자층의 기능이 약화될 수 있다. 또한 상기 제1 GaN층(104a)의 두께는 약 2nm 내지 3nm일 수 있으며, 2nm 미만의 경우 전위차단의 기능이 줄어들 수 있고, 3nm를 초과하는 경우 초격자층의 기능이 약화될 수 있다.For example, the first conductive type second GaN layer 104b may have a thickness of about 4 nm to 7 nm. If the thickness is less than 4 nm, the film quality may deteriorate. If the thickness is more than 7 nm, . In addition, the first GaN layer 104a may have a thickness of about 2 nm to 3 nm. If the thickness of the first GaN layer 104a is less than 2 nm, the function of blocking the potential may be reduced, and if it is more than 3 nm, the function of the superlattice layer may be weakened.

또한 실시예에서 상기 제1 도전형 제2 GaN층(104b)의 제1 도전형 도펀트의 농도는 상기 제1 GaN층(104a)의 제1 도전형 도펀트의 농도다 높게 설정됨으로써, 상기 제1 도전형 제2 GaN층(104b)에서는 제1 도펀트의 캐리어 주입효율을 향상시킴과 동시에 상기 제1 GaN층(104a)에서의 제1 도전형 도펀트의 도핑 농도를 낮게 제어하여 막질의 품질을 유지함과 아울러 기판의 휨 현상을 개선할 수 있다.Also, in the embodiment, the concentration of the first conductive type dopant of the first conductive type second GaN layer 104b is set to be higher than the concentration of the first conductive type dopant of the first GaN layer 104a, Type second GaN layer 104b improves the carrier injection efficiency of the first dopant and controls the doping concentration of the first conductivity type dopant in the first GaN layer 104a to maintain the quality of the film quality, The warping phenomenon of the substrate can be improved.

예를 들어, 상기 제1 도전형 제2 GaN층(104b)의 제1 도전형 도펀트의 농도는 약 5X1018 내지 8X1018 (atoms/cm3)의 농도를 구비할 수 있으며, 하한 미만의 경우 캐리어 주입효율이 저하될 수 있고, 상한을 초과하는 경우 막질이 저하될 수 있다.For example, the concentration of the first conductivity type dopant of the first conductive type second GaN layer 104b may have a concentration of about 5 × 10 18 to 8 × 10 18 atoms / cm 3 , The injection efficiency may be lowered, and if the upper limit is exceeded, the film quality may be lowered.

또한 상기 제1 GaN층(104a)의 제1 도전형 도펀트의 농도는 약 1X1018 내지 4X1018 (atoms/cm3)의 농도를 구비할 수 있으며, 하한 미만의 경우 캐리어 주입효율이 저하될 수 있고, 상한을 초과하는 경우 막질이 저하될 수 있다.Also, the concentration of the first conductive dopant in the first GaN layer 104a may have a concentration of about 1 × 10 18 to 4 × 10 18 atoms / cm 3 , and when less than the lower limit, the carrier injection efficiency may be lowered If the upper limit is exceeded, the film quality may be lowered.

또한 실시예에 의하면, 상기 제1 GaN계열 초격자층(104) 상에 InN층(107)을 포함하여 상기 제1 GaN계열 초격자층(104)에서도 걸러지지 않은 전위 등을 차단함으로써 막질의 품질(quality) 및 휨(bowing) 현상을 개선할 수 있다.In addition, according to the embodiment, the InN layer 107 is formed on the first GaN superlattice layer 104 to block dislocations or the like not blocked by the first GaN superlattice layer 104, it is possible to improve quality and bowing phenomenon.

예를 들어, 상기 InN층(107)에서 인듐(In)이 전위(dislocation) 자리에 위치됨으로써 전위를 메워 결정품질을 현저히 증대시킬 수 있다.For example, in the InN layer 107, indium (In) is located at a dislocation site, thereby potentially increasing the crystal quality by filling the dislocation.

상기 InN층(107)의 두께는 약 4nm 내지 6nm일 수 있으며, 4nm 미만의 경우 전위 차단 효과가 약해질 수 있고, 6m를 초과하는 경우 막질이 저하되거나 캐리어 주입효율이 저하될 수 있다.The thickness of the InN layer 107 may be about 4 nm to 6 nm. If the thickness is less than 4 nm, the disconnection blocking effect may be weakened. If the thickness is more than 6 m, the film quality may decrease or the carrier injection efficiency may deteriorate.

또한 실시예는 상기 제1 GaN계열 초격자층(104) 또는 상기 InN층(107) 상에 제2 GaN계열 초격자층(106)을 포함할 수 있다. 예를 들어, 상기 제2 GaN계열 초격자층(106)은 상기 InN층(107) 상에 제3 GaN층(106a)과 제1 도전형 제4 GaN층(106b)을 포함할 수 있다.Also, the embodiment may include a second GaN-based superlattice layer 106 on the first GaN-based superlattice layer 104 or the InN layer 107. For example, the second GaN-based superlattice layer 106 may include a third GaN layer 106a and a first conductive type fourth GaN layer 106b on the InN layer 107.

실시예에 의하면 상기 제1 GaN계열 초격자층(104) 또는 상기 InN층(107) 상에 제2 GaN계열 초격자층(106)을 포함함으로써 기판의 휨 현상을 완화시킴과 아울러 막질의 품질을 향상시킬 수 있다.According to the embodiment, the second GaN-based superlattice layer 106 is formed on the first GaN-based superlattice layer 104 or the InN layer 107 to alleviate the warping of the substrate, Can be improved.

예를 들어, 상기 제1 도전형 제4 GaN층(106b)의 두께는 약 4nm 내지 7nm일 수 있으며, 4nm 미만의 경우 막질이 저하될 수 있고, 7nm를 초과하는 경우 초격자층의 기능이 약화될 수 있다. 또한 상기 제3 GaN층(106a)의 두께는 약 3nm 내지 6nm일 수 있으며, 3nm 미만의 경우 전위차단의 기능이 줄어들 수 있고, 6nm를 초과하는 경우 초격자층의 기능이 약화될 수 있다.For example, the thickness of the first conductive type fourth GaN layer 106b may be about 4 nm to 7 nm. If the thickness is less than 4 nm, the film quality may be deteriorated. If the thickness is more than 7 nm, . The third GaN layer 106a may have a thickness of about 3 nm to 6 nm. If the thickness of the third GaN layer 106a is less than 3 nm, the function of disconnection blocking may be reduced. If the thickness of the third GaN layer 106 is more than 6 nm, the function of the superlattice layer may be weakened.

도 5는 제2 실시예에 따른 발광소자(102)의 단면도이다.5 is a sectional view of the light emitting device 102 according to the second embodiment.

제2 실시예에 따른 발광소자(102)는 돌출패턴(P)을 포함하는 기판(105)과, 상기 돌출패턴(P) 상에 버퍼층(103)과, 상기 버퍼층(103) 상에 제1 GaN층(104a)과 제1 도전형 제2 GaN층(104b)을 포함하는 제1 GaN 계열 초격자층(104)과, 상기 제1 GaN계열 초격자층(104) 상에 제1 도전형 반도체층(112)과, 상기 제1 도전형 반도체층(112) 상에 활성층(114) 및 상기 활성층(114) 상에 제2 도전형 반도체층(116)을 포함할 수 있다. The light emitting device 102 according to the second embodiment includes a substrate 105 including a protruding pattern P, a buffer layer 103 on the protruding pattern P, a first GaN A first GaN-based superlattice layer 104 including a first GaN-based superlattice layer 104a and a first conductive-type second GaN layer 104b; And a second conductive semiconductor layer 116 on the active layer 114 and the active layer 114 on the first conductive semiconductor layer 112.

제2 실시예는 제1 실시예의 기술적인 특징을 채용할 수 있다.The second embodiment can employ the technical features of the first embodiment.

예를 들어, 실시예는 상기 제1 GaN계열 초격자층(104) 상에 제3 GaN층(106a)과 제1 도전형 제4 GaN층(106b)을 포함하는 제2 GaN계열 초격자층(106)을 더 포함할 수 있다. For example, the embodiment may include a second GaN-based superlattice layer (a second GaN-based superlattice layer) including a third GaN layer 106a and a first conductive type fourth GaN layer 106b on the first GaN- 106).

상기 제1 도전형 제2 GaN층(104b)의 두께는 상기 제1 GaN층(104a)의 두께 보다 두꺼울 수 있다. 또한 상기 제1 도전형 제2 GaN층(104b)의 제1 도전형 도펀트의 농도는 상기 제1 GaN층(104a)의 제1 도전형 도펀트의 농도다 높을 수 있다. 또한 실시예는 상기 제1 GaN계열 초격자층(104)과 상기 제2 GaN계열 초격자층(106) 사이에 InN층(107)을 더 포함할 수 있다.The thickness of the first conductive type second GaN layer 104b may be greater than the thickness of the first GaN layer 104a. The concentration of the first conductive dopant of the first conductive type second GaN layer 104b may be higher than the concentration of the first conductive type dopant of the first GaN layer 104a. The embodiment may further include an InN layer 107 between the first GaN-based superlattice layer 104 and the second GaN-based superlattice layer 106.

이하 제2 실시예의 주요 기술적 특징을 중심으로 설명하기로 한다.Hereinafter, the main technical features of the second embodiment will be mainly described.

실시예의 기술적 과제는 기판 상의 광 추출패턴을 광 추출을 효과적으로 진행할 수 있도록 설계하면서도 발광구조층으로 결함이나 전위의 전달을 차단하여 내부 발광효율이 우수하면서도 외부 발광효율이 우수한 발광소자 및 조명장치를 제공하고자 함이다.The present invention also provides a light emitting device and a lighting device having excellent light emitting efficiency and excellent external light emitting efficiency by designing the light extracting pattern on the substrate to effectively perform light extraction while blocking transmission of defects or dislocations to the light emitting structure layer I want to.

제2 실시예에 따른 발광소자(102)는 돌출패턴(P)을 포함하는 기판(105)과, 상기 돌출패턴(P) 상에 버퍼층(103)과, 상기 버퍼층(103) 상에 제1 GaN층(104a)과 제1 도전형 제2 GaN층(104b)을 포함하는 제1 GaN 계열 초격자층(104)을 포함할 수 있다.The light emitting device 102 according to the second embodiment includes a substrate 105 including a protruding pattern P, a buffer layer 103 on the protruding pattern P, a first GaN And a first GaN-based superlattice layer 104 including a first conductive type second GaN layer 104a and a first conductive type second GaN layer 104b.

종래기술에서는 기판에 형성되는 광추출 패턴, 예를 들어 PSS 패턴의 높이는 저면의 폭에 비해 크지 못하여 광추출에 한계가 있었다.In the prior art, the height of the light extracting pattern formed on the substrate, for example, the PSS pattern, is not large compared to the width of the bottom surface, which has limitations in light extraction.

도 5를 참조하면, 실시예의 돌출패턴(P)의 높이(H)는 그 저면의 폭(W)에 비해 크게 설정됨으로써 외부 광추출 효율이 현저히 향상될 수 있다.Referring to FIG. 5, the height H of the protruding pattern P in the embodiment is set to be larger than the width W of the bottom surface, so that the external light extraction efficiency can be remarkably improved.

예를 들어, 상기 돌출패턴(P)의 높이(H)는 그 저면의 폭(W)에 비해 약 1.5 배 내지 3.0배 범위로 형성될 수 있으므로 외부 광추출 효율이 현저히 향상될 수 있으며, 돌출패턴(P) 상에 제1 GaN층(104a)과 제1 도전형 제2 GaN층(104b)을 포함하는 제1 GaN 계열 초격자층(104)이 형성됨으로써 전위의 차단과 더불어 기판의 휨 현상을 방지하여 막질의 향상과 더불어 광 추출 효율을 동시에 향상시켜 광 출력(Po)을 현저히 향상시킬 수 있다. 상기 돌출패턴(P)의 높이(H)가 그 저면의 폭(W)에 비해 1.5 배 미만의 경우 광추출 효과가 미약할 수 있고, 3.0배 초과의 경우 전위발생이 과도할 수 있다.For example, the height H of the protruding pattern P can be formed in the range of about 1.5 to 3.0 times the width W of the bottom surface, so that the external light extraction efficiency can be remarkably improved, The first GaN superlattice layer 104 including the first GaN layer 104a and the first conductive type second GaN layer 104b is formed on the substrate P to prevent the substrate from being warped, Thereby improving the film quality and improving the light extraction efficiency at the same time, thereby significantly improving the light output Po. If the height H of the protruding pattern P is less than 1.5 times the width W of the bottom surface, the light extraction effect may be weak. If the height H is 3.0 times or more, the occurrence of dislocation may be excessive.

실시예는 기판 상에 에피층 성장시 발생된 결함(defect)을 제거하여 광추출 효율을 향상시킬 수 있는 발광소자, 발광소자의 제조방법, 발광소자 패키지 및 조명장치를 제공할 수 있다.Embodiments can provide a light emitting device, a method of manufacturing a light emitting device, a light emitting device package, and a lighting device capable of improving a light extraction efficiency by eliminating defects generated when an epitaxial layer is grown on a substrate.

또한 실시예는 기판과 에피층의 격자상수 차이에 의해 발생되는 보잉(bowing) 현상을 방지하고, 기판의 외곽영역에서의 성장불량을 방지하여 광 출력(Po)을 향상시킬 수 있는 발광소자, 발광소자의 제조방법, 발광소자 패키지 및 조명장치를 제공할 수 있다.In addition, the embodiment can prevent a bowing phenomenon caused by a difference in lattice constant between a substrate and an epi layer, prevent a growth defect in an outer region of a substrate, improve a light output Po, A device manufacturing method, a light emitting device package, and a lighting device can be provided.

또한 실시예는 기판 상의 광 추출패턴을 광 추출을 효과적으로 진행할 수 있도록 설계하면서도 발광구조층으로 결함이나 전위의 전달을 차단하여 내부 발광효율이 우수하면서도 외부 발광효율이 우수한 발광소자, 발광소자의 제조방법, 발광소자 패키지 및 조명장치를 제공할 수 있다.In addition, the embodiment can also be applied to a light emitting device which is designed to efficiently extract light extraction pattern on a substrate, while blocking transmission of defects or dislocations to the light emitting structure layer, , A light emitting device package, and a lighting device.

이하, 도 6 내지 도 8을 참조하여 실시예에 따른 발광소자의 제조방법을 설명하기로 한다. 이하의 설명에서 도 1을 기준으로 설명하나 실시예의 제조방법이 이에 한정되는 것은 아니다.Hereinafter, a method of manufacturing a light emitting device according to an embodiment will be described with reference to FIGS. 6 to 8. FIG. The following description will be made with reference to Fig. 1, but the manufacturing method of the embodiment is not limited thereto.

먼저, 도 6과 같이 기판(105)이 준비될 수 있다. 상기 기판(105)은 열전도성이 뛰어난 물질로 형성될 수 있으며, 전도성 기판 또는 절연성 기판일수 있다. 예를 들어, 상기 기판(105)은 GaAs, 사파이어(Al2O3), SiC, Si, GaN, ZnO, GaP, InP, Ge, 및 Ga203 중 적어도 하나가 사용될 수 있다. First, a substrate 105 may be prepared as shown in FIG. The substrate 105 may be formed of a material having excellent thermal conductivity, and may be a conductive substrate or an insulating substrate. For example, the substrate 105 is GaAs, sapphire (Al 2 O 3), SiC, Si, GaN, ZnO, GaP, InP, Ge, and Ga 2 0 3 May be used.

실시예에 따르면, 도 5와 같이 돌출패턴(P)이 기판(105)에 형성될 수 있다. 실시예에서 상기 돌출패턴(P)의 높이(H)는 그 저면의 폭(W)에 비해 크게 설정됨으로써 외부 광추출 효율이 현저히 향상될 수 있다. 예를 들어, 상기 돌출패턴(P)의 높이(H)는 그 저면의 폭(W)에 비해 약 1.5 배 내지 3.0배 범위로 형성될 수 있으므로 외부 광추출 효율이 현저히 향상될 수 있으며, 돌출패턴(P) 상에 제1 GaN층(104a)과 제1 도전형 제2 GaN층(104b)을 포함하는 제1 GaN 계열 초격자층(104)이 형성됨으로써 전위의 차단과 더불어 기판의 휨 현상을 방지하여 막질의 향상과 더불어 광 추출 효율을 동시에 향상시켜 광 출력(Po)을 현저히 향상시킬 수 있다.According to the embodiment, the protruding pattern P may be formed on the substrate 105 as shown in Fig. In the embodiment, the height H of the protruding pattern P is set to be larger than the width W of the bottom surface, so that the external light extraction efficiency can be remarkably improved. For example, the height H of the protruding pattern P can be formed in the range of about 1.5 to 3.0 times the width W of the bottom surface, so that the external light extraction efficiency can be remarkably improved, The first GaN superlattice layer 104 including the first GaN layer 104a and the first conductive type second GaN layer 104b is formed on the substrate P to prevent the substrate from being warped, Thereby improving the film quality and improving the light extraction efficiency at the same time, thereby significantly improving the light output Po.

다음으로, 상기 기판(105) 위에는 버퍼층(103)이 형성될 수 있다. 상기 버퍼층(103)은 이후 형성되는 발광구조층(110)와 상기 기판(105)간의 격자 부정합을 완화시켜 줄 수 있다. 상기 버퍼층(103)은 3족-5족 화합물 반도체 예컨대, GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN 중 적어도 하나로 형성될 수 있다.Next, a buffer layer 103 may be formed on the substrate 105. The buffer layer 103 may mitigate lattice mismatching between the light emitting structure layer 110 and the substrate 105 to be formed later. The buffer layer 103 may be formed of at least one of Group III-V compound semiconductor such as GaN, InN, AlN, InGaN, AlGaN, InAlGaN, and AlInN.

다음으로, 상기 버퍼층(103) 상에 제1 GaN 계열 초격자층(104)이 형성될 수 있다. 상기 제1 GaN 계열 초격자층(104)은 상기 버퍼층(103) 상에 제1 GaN층(104a)과 제1 도전형 제2 GaN층(104b)을 포함할 수 있다.Next, a first GaN-based superlattice layer 104 may be formed on the buffer layer 103. The first GaN-based superlattice layer 104 may include a first GaN layer 104a and a first conductive type second GaN layer 104b on the buffer layer 103.

실시예에 따른 발광소자는 버퍼층(103) 상에 제1 GaN층(104a)과 제1 도전형 제2 GaN층(104b)을 포함하는 제1 GaN 계열 초격자층(104)을 포함함으로써, 기판(105)에서 올라오는 전위(dislocation)(D) 개선과 함께 기판의 휨(bowing)을 개선하여 기판 내의 수율을 향상시킬 수 있으며, 내부 발광효율(IQE)를 개선하여 광출력(Po)을 향상시킬 수 있다.The light emitting device according to the embodiment includes the first GaN superlattice layer 104 including the first GaN layer 104a and the first conductivity type second GaN layer 104b on the buffer layer 103, It is possible to improve the yield in the substrate by improving the bowing of the substrate together with improvement of the dislocations D coming from the substrate 105 and improve the internal light emitting efficiency IQE to improve the light output Po .

또한 실시예에 의하면, 제1 GaN층(104a)과 제1 도전형 제2 GaN층(104b)을 모듈레이션(modulation)으로 진행하여 기판 상에 생성되는 전위(dislocation)을 효율적으로 차단함으로써 품질(quality)를 개선하여 라운드(round) 불량을 개선할 수 있고, 기판의 휨(bowing)을 개선할 수 있다.According to the embodiment, by modulating the first GaN layer 104a and the first conductive type second GaN layer 104b, the dislocation generated on the substrate is efficiently blocked, ) Can be improved to improve round defects, and the bowing of the substrate can be improved.

또한 실시예에서 상기 제1 도전형 제2 GaN층(104b)의 제1 도전형 도펀트의 농도는 상기 제1 GaN층(104a)의 제1 도전형 도펀트의 농도다 높게 설정됨으로써, 상기 제1 도전형 제2 GaN층(104b)에서는 제1 도펀트의 캐리어 주입효율을 향상시킴과 동시에 상기 제1 GaN층(104a)에서의 제1 도전형 도펀트의 도핑 농도를 낮게 제어하여 막질의 품질을 유지함과 아울러 기판의 휨 현상을 개선할 수 있다.Also, in the embodiment, the concentration of the first conductive type dopant of the first conductive type second GaN layer 104b is set to be higher than the concentration of the first conductive type dopant of the first GaN layer 104a, Type second GaN layer 104b improves the carrier injection efficiency of the first dopant and controls the doping concentration of the first conductivity type dopant in the first GaN layer 104a to maintain the quality of the film quality, The warping phenomenon of the substrate can be improved.

예를 들어, 상기 제1 도전형 제2 GaN층(104b)의 제1 도전형 도펀트의 농도는 약 5X1018 내지 8X1018 (atoms/cm3)의 농도를 구비할 수 있으며, 하한 미만의 경우 캐리어 주입효율이 저하될 수 있고, 상한을 초과하는 경우 막질이 저하될 수 있다.For example, the concentration of the first conductivity type dopant of the first conductive type second GaN layer 104b may have a concentration of about 5 × 10 18 to 8 × 10 18 atoms / cm 3 , The injection efficiency may be lowered, and if the upper limit is exceeded, the film quality may be lowered.

또한 상기 제1 GaN층(104a)의 제1 도전형 도펀트의 농도는 약 1X1018 내지 4X1018 (atoms/cm3)의 농도를 구비할 수 있으며, 하한 미만의 경우 캐리어 주입효율이 저하될 수 있고, 상한을 초과하는 경우 막질이 저하될 수 있다.Also, the concentration of the first conductive dopant in the first GaN layer 104a may have a concentration of about 1 × 10 18 to 4 × 10 18 atoms / cm 3 , and when less than the lower limit, the carrier injection efficiency may be lowered If the upper limit is exceeded, the film quality may be lowered.

실시예에 따르면 상기 제1 도전형 제2 GaN층(104b)의 두께는 상기 제1 GaN층(104a)의 두께 보다 두껍게 설정됨으로써, 제1 GaN층(104a)에서는 전위(dislocation)을 차단하는 효과를 높이며서도, 제1 도전형 제2 GaN층(104b)에서는 막질의 품질(quality)을 개선시키면서 휨(bowing) 개선을 함께 할 수 있는 특유의 효과가 있다.According to the embodiment, the thickness of the first conductive type second GaN layer 104b is set larger than the thickness of the first GaN layer 104a, thereby preventing dislocation in the first GaN layer 104a The first conductive type second GaN layer 104b has a unique effect of improving bow quality while improving the quality of the film quality.

예를 들어, 상기 제1 도전형 제2 GaN층(104b)의 두께는 약 4nm 내지 7nm일 수 있으며, 4nm 미만의 경우 막질이 저하될 수 있고, 7nm를 초과하는 경우 초격자층의 기능이 약화될 수 있다. 또한 상기 제1 GaN층(104a)의 두께는 약 2nm 내지 3nm일 수 있으며, 2nm 미만의 경우 전위차단의 기능이 줄어들 수 있고, 3nm를 초과하는 경우 초격자층의 기능이 약화될 수 있다.For example, the first conductive type second GaN layer 104b may have a thickness of about 4 nm to 7 nm. If the thickness is less than 4 nm, the film quality may deteriorate. If the thickness is more than 7 nm, . In addition, the first GaN layer 104a may have a thickness of about 2 nm to 3 nm. If the thickness of the first GaN layer 104a is less than 2 nm, the function of blocking the potential may be reduced, and if it is more than 3 nm, the function of the superlattice layer may be weakened.

다음으로, 실시예에 의하면, 상기 제1 GaN계열 초격자층(104) 상에 InN층(107)을 형성하여 하기 제1 GaN계열 초격자층(104)에서도 걸러지지 않은 전위 등을 차단함으로써 막질의 품질(quality) 및 휨(bowing) 현상을 개선할 수 있다. 예를 들어, 상기 InN층(107)에서 인듐(In)이 전위(dislocation) 자리에 위치됨으로써 전위를 메우어 결정품질을 현저히 증대시킬 수 있다.Next, according to the embodiment, an InN layer 107 is formed on the first GaN-based superlattice layer 104 to block dislocations or the like not filtered by the first GaN-based superlattice layer 104, The quality and the bowing phenomenon can be improved. For example, in the InN layer 107, indium (In) is located at a dislocation site, thereby enhancing the crystal quality and significantly increasing the crystal quality.

상기 InN층(107)의 두께는 약 4nm 내지 6nm일 수 있으며, 4nm 미만의 경우 전위 차단 효과가 약해질 수 있고, 6m를 초과하는 경우 막질이 저하되거나 캐리어 주입효율이 저하될 수 있다.The thickness of the InN layer 107 may be about 4 nm to 6 nm. If the thickness is less than 4 nm, the disconnection blocking effect may be weakened. If the thickness is more than 6 m, the film quality may decrease or the carrier injection efficiency may deteriorate.

다음으로, 실시예는 상기 InN층(107) 상에 제2 GaN계열 초격자층(106)을 형성할 수 있다. 예를 들어, 상기 제2 GaN계열 초격자층(106)은 상기 InN층(107) 상에 제3 GaN층(106a)과 제1 도전형 제4 GaN층(106b)을 포함할 수 있다.Next, in the embodiment, a second GaN-based superlattice layer 106 may be formed on the InN layer 107. For example, the second GaN-based superlattice layer 106 may include a third GaN layer 106a and a first conductive type fourth GaN layer 106b on the InN layer 107.

실시예에 의하면 상기 제1 GaN계열 초격자층(104) 또는 상기 InN층(107) 상에 제2 GaN계열 초격자층(106)을 포함함으로써 기판의 휨 현상을 완화시킴과 아울러 막질의 품질을 향상시킬 수 있다.According to the embodiment, the second GaN-based superlattice layer 106 is formed on the first GaN-based superlattice layer 104 or the InN layer 107 to alleviate the warping of the substrate, Can be improved.

예를 들어, 상기 제1 도전형 제4 GaN층(106b)의 두께는 약 4nm 내지 7nm일 수 있으며, 4nm 미만의 경우 막질이 저하될 수 있고, 7nm를 초과하는 경우 초격자층의 기능이 약화될 수 있다. 또한 상기 제3 GaN층(106a)의 두께는 약 3nm 내지 6nm일 수 있으며, 3nm 미만의 경우 전위차단의 기능이 줄어들 수 있고, 6nm를 초과하는 경우 초격자층의 기능이 약화될 수 있다.For example, the thickness of the first conductive type fourth GaN layer 106b may be about 4 nm to 7 nm. If the thickness is less than 4 nm, the film quality may be deteriorated. If the thickness is more than 7 nm, . The third GaN layer 106a may have a thickness of about 3 nm to 6 nm. If the thickness of the third GaN layer 106a is less than 3 nm, the function of disconnection blocking may be reduced. If the thickness of the third GaN layer 106 is more than 6 nm, the function of the superlattice layer may be weakened.

다음으로, 상기 제2 GaN계열 초격자층(106) 상에 제1 도전형 반도체층(112), 활성층(114) 및 제2 도전형 반도체층(116)을 포함하는 발광구조층(110)가 형성될 수 있다.Next, a light emitting structure layer 110 including a first conductive semiconductor layer 112, an active layer 114, and a second conductive semiconductor layer 116 is formed on the second GaN-based superlattice layer 106 .

상기 제1 도전형 반도체층(112)은 반도체 화합물, 예를 들어 3족-5족, 2족-6족 등의 화합물 반도체로 구현될 수 있으며, 제1 도전형 도펀트가 도핑될 수 있다. The first conductive semiconductor layer 112 may be formed of a compound semiconductor such as a Group 3-Group-5, Group-6, or the like, and may be doped with a first conductive dopant.

예를 들어, 상기 제1 도전형 반도체층(112)이 n형 반도체층인 경우, n형 도펀트로서, Si, Ge, Sn, Se, Te를 포함할 수 있으나 이에 한정되지 않는다.For example, when the first conductive semiconductor layer 112 is an n-type semiconductor layer, the n-type dopant may include Si, Ge, Sn, Se, and Te.

상기 제1 도전형 반도체층(112)은 InxAlyGa1 -x- yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질을 포함할 수 있다. 예를 들어, 상기 제1 도전형 반도체층(112)은 GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN, AlGaAs, InGaAs, AlInGaAs, GaP, AlGaP, InGaP, AlInGaP, InP 중 어느 하나 이상으로 형성될 수 있다.The first conductive semiconductor layer 112 may include a semiconductor material having a composition formula of In x Al y Ga 1 -x- y N (0? X? 1, 0? Y? 1, 0? X + . For example, the first conductive semiconductor layer 112 may be formed of one or more of GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN, AlGaAs, InGaAs, AlInGaAs, GaP, AlGaP, InGaP, AlInGaP, .

상기 제1 도전형 반도체층(112)은 화학증착방법(CVD) 혹은 분자선 에피택시 (MBE) 혹은 스퍼터링 혹은 수산화물 증기상 에피택시(HVPE) 등의 방법을 사용하여 형성될 수 있으나 이에 한정되는 것은 아니다.The first conductive semiconductor layer 112 may be formed using a chemical vapor deposition (CVD) method, a molecular beam epitaxy (MBE) method, a sputtering method, or a vapor phase epitaxy (HVPE) method. .

다음으로, 제1 도전형 반도체층(112) 상에 활성층(114)이 형성될 수 있다.Next, the active layer 114 may be formed on the first conductivity type semiconductor layer 112.

상기 활성층(114)은 제1 도전형 반도체층(112)을 통해서 주입되는 전자와 이후 형성되는 제2 도전형 반도체층(116)을 통해서 주입되는 정공이 서로 만나서 활성층(발광층) 물질 고유의 에너지 밴드에 의해서 결정되는 에너지를 갖는 빛을 방출하는 층이다. Electrons injected through the first conductive type semiconductor layer 112 and holes injected through the second conductive type semiconductor layer 116 formed after the first and second conductive type semiconductor layers 116 and 116 are mutually combined to form an energy band unique to the active layer Which emits light having an energy determined by < RTI ID = 0.0 >

상기 활성층(114)은 단일 양자우물 구조, 다중 양자우물 구조(MQW: Multi Quantum Well), 양자 선(Quantum-Wire) 구조, 또는 양자 점(Quantum Dot) 구조 중 적어도 어느 하나로 형성될 수 있다. The active layer 114 may be formed of at least one of a single quantum well structure, a multi quantum well (MQW) structure, a quantum-wire structure, or a quantum dot structure.

상기 활성층(114)은 양자우물/양자벽 구조를 포함할 수 있다. 예를 들어, 상기 활성층(114)은 InGaN/GaN, InGaN/InGaN, GaN/AlGaN, InAlGaN/GaN, GaAs/AlGaAs, InGaP/AlGaP, GaP/AlGaP중 어느 하나 이상의 페어 구조로 형성될 수 있으나 이에 한정되지 않는다.The active layer 114 may include a quantum well / quantum wall structure. For example, the active layer 114 may be formed of any one or more pairs of InGaN / GaN, InGaN / InGaN, GaN / AlGaN, InAlGaN / GaN, GaAs / AlGaAs, InGaP / AlGaP and GaP / AlGaP. It does not.

다음으로, 상기 활성층(114) 상에 전자차단층(118)이 형성되어 전자 차단(electron blocking) 및 활성층(114)의 클래딩(MQW cladding) 역할을 해줌으로써 발광효율을 개선할 수 있다. 예를 들어, 상기 전자차단층(118)은 AlxInyGa(1-x-y)N(0≤x≤1,0≤y≤1)계 반도체로 형성될 수 있으며, 상기 활성층(114)의 에너지 밴드 갭보다는 높은 에너지 밴드 갭을 가질 수 있다. 실시예에서 상기 전자차단층(118)은 p형으로 이온주입되어 오버플로우되는 전자를 효율적으로 차단하고, 홀의 주입효율을 증대시킬 수 있다.Next, an electron blocking layer 118 is formed on the active layer 114 to serve as electron blocking and cladding of the active layer 114, thereby improving the luminous efficiency. For example, the electron blocking layer 118 may be formed of a semiconductor of Al x In y Ga (1-xy) N (0? X ? 1, 0? Y ? 1 ) It can have an energy band gap higher than the energy band gap. In the embodiment, the electron blocking layer 118 can effectively block the electrons that are ion-implanted into the p-type and overflow, and increase the hole injection efficiency.

다음으로, 상기 전자차단층(118) 상에 제2 도전형 반도체층(116)이 형성될 수 있다. Next, a second conductive semiconductor layer 116 may be formed on the electron blocking layer 118.

상기 제2 도전형 반도체층(116)은 반도체 화합물로 형성될 수 있다. 예를 들어, 상기 제2 도전형 반도체층(116)은 3족-5족, 2족-6족 등의 화합물 반도체로 구현될 수 있으며, 제2 도전형 도펀트가 도핑될 수 있다.The second conductive semiconductor layer 116 may be formed of a semiconductor compound. For example, the second conductive semiconductor layer 116 may be formed of a compound semiconductor such as a Group III-V, a Group II-VI, or the like, and may be doped with a second conductive dopant.

상기 제2 도전형 반도체층(116)은 제2 도전형 도펀트가 도핑된 3-족-5족 화합물 반도체 예컨대, InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질을 포함할 수 있다. 상기 제2 도전형 반도체층(116)이 p형 반도체층인 경우, 상기 제2도전형 도펀트는 p형 도펀트로서, Mg, Zn, Ca, Sr, Ba 등을 포함할 수 있다.The second conductive semiconductor layer 116 may be a Group III-V compound semiconductor doped with a second conductive dopant, for example, In x Al y Ga 1 -x- y N (0? X? 1, 0? Y 1, 0? X + y? 1). When the second conductive semiconductor layer 116 is a p-type semiconductor layer, the second conductive dopant may include Mg, Zn, Ca, Sr, and Ba as p-type dopants.

상기 제2 도전형 반도체층(116)은 챔버에 트리메틸 갈륨 가스(TMGa), 암모니아 가스(NH3), 질소 가스(N2), 및 마그네슘(Mg)과 같은 p 형 불순물을 포함하는 비세틸 사이클로 펜타디에닐 마그네슘(EtCp2Mg){Mg(C2H5C5H4)2}가 주입되어 p형 GaN층이 형성될 수 있으나 이에 한정되는 것은 아니다.The second conductive type semiconductor layer 116 is Bisei that the chamber comprises a p-type impurity such as trimethyl gallium gas (TMGa), ammonia gas (NH 3), nitrogen gas (N 2), and magnesium (Mg) butyl bicyclo The p-type GaN layer may be formed by implanting pentadienyl magnesium (EtCp 2 Mg) {Mg (C 2 H 5 C 5 H 4 ) 2 }, but the present invention is not limited thereto.

실시예에서 상기 제1 도전형 반도체층(112)은 n형 반도체층, 상기 제2 도전형 반도체층(116)은 p형 반도체층으로 구현할 수 있으나 이에 한정되지 않는다. 또한 상기 제2 도전형 반도체층(116) 위에는 상기 제2 도전형과 반대의 극성을 갖는 반도체 예컨대 n형 반도체층(미도시)을 형성할 수 있다. 이에 따라 발광구조층(110)은 n-p 접합 구조, p-n 접합 구조, n-p-n 접합 구조, p-n-p 접합 구조 중 어느 한 구조로 구현할 수 있다.In an embodiment, the first conductive semiconductor layer 112 may be an n-type semiconductor layer, and the second conductive semiconductor layer 116 may be a p-type semiconductor layer. Also, on the second conductive semiconductor layer 116, a semiconductor (e.g., an n-type semiconductor) (not shown) having a polarity opposite to that of the second conductive type may be formed. Accordingly, the light emitting structure layer 110 may have any one of an n-p junction structure, a p-n junction structure, an n-p-n junction structure, and a p-n-p junction structure.

다음으로 도 7과 같이, 제1 도전형 반도체층(112)이 일부 노출되도록 그 상측에 배치된 구성을 일부 제거할 수 있다. 이러한 공정은 습식식각 또는 건식식각에 의할 수 있으나 이에 한정되는 것은 아니다. Next, as shown in FIG. 7, a part of the upper conductive semiconductor layer 112 may be partially removed so that the first conductive semiconductor layer 112 is partially exposed. Such a process may be performed by wet etching or dry etching, but is not limited thereto.

이후, 제2 전극(152)이 형성될 위치에 전류차단층(130)이 형성될 수 있다. 상기 전류차단층(130)은 비도전형 영역, 제1 도전형 이온주입층, 제1 도전형 확산층, 절연물, 비정질 영역 등을 포함하여 형성할 수 있다.Thereafter, the current blocking layer 130 may be formed at a position where the second electrode 152 is to be formed. The current blocking layer 130 may include a non-conductive region, a first conductive type ion-implanted layer, a first conductive type diffusion layer, an insulator, an amorphous region, and the like.

다음으로, 전류차단층(130)이 형성된 제2 도전형 반도체층(116) 상에 투광성 전극층(140)이 형성될 수 있다. 상기 투광성 전극층(140)은 오믹층을 포함할 수 있으며, 정공주입을 효율적으로 할 수 있도록 단일 금속 혹은 금속합금, 금속산화물 등을 다중으로 적층하여 형성할 수 있다.Next, the light-transmitting electrode layer 140 may be formed on the second conductivity type semiconductor layer 116 on which the current blocking layer 130 is formed. The transmissive electrode layer 140 may include an ohmic layer and may be formed by laminating a single metal, a metal alloy, or a metal oxide so as to efficiently inject holes.

예를 들어, 상기 투광성 전극층(140)은 반도체와 전기적인 접촉인 우수한 물질로 형성될 수 있다. 예를 들어, 상기 투광성 전극층(140)은 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IZON(IZO Nitride), AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO), ZnO, IrOx, RuOx, NiO, RuOx/ITO, Ni/IrOx/Au, 및 Ni/IrOx/Au/ITO, Ag, Ni, Cr, Ti, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 중 적어도 하나를 포함하여 형성될 수 있으며, 이러한 재료에 한정되는 않는다.For example, the light transmitting electrode layer 140 may be formed of a superior material in electrical contact with a semiconductor. For example, the light transmitting electrode layer 140 may be formed of indium tin oxide (ITO), indium zinc oxide (IZO), indium zinc oxide (IZTO), indium aluminum zinc oxide (IAZO), indium gallium zinc oxide (ZnO), indium gallium tin oxide (AZO), aluminum zinc oxide (AZO), antimony tin oxide (ATO), gallium zinc oxide (GZO), IZON nitride, AGZO Ag, Ni, Cr, Ti, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Ni, IrOx / Au, and Ni / IrOx / , Au, and Hf, and is not limited to such a material.

이후, 발광구조층(110) 측면 및 투광성 전극층(140)의 일부에 절연층 등으로 패시베이션층(160)이 형성될 수 있다. 상기 패시베이션층(160)은 제1 전극(151)이 형성될 영역은 노출할 수 있다.Thereafter, the passivation layer 160 may be formed on the side of the light emitting structure layer 110 and a part of the light transmitting electrode layer 140 with an insulating layer or the like. The passivation layer 160 may expose a region where the first electrode 151 is to be formed.

다음으로, 도 8과 같이 상기 전류차단층(130)과 중첩되도록 상기 투광성 전극층(140) 상에 제2 전극(152)을 형성하고, 노출된 제1 도전형 제1 반도체층(112) 상에 제1 전극(151)을 형성하여 실시예에 따른 발광소자를 제조할 수 있다. Next, as shown in FIG. 8, a second electrode 152 is formed on the light-transmitting electrode layer 140 so as to overlap with the current blocking layer 130, and a second electrode 152 is formed on the exposed first conductive semiconductor layer 112 The first electrode 151 may be formed to manufacture the light emitting device according to the embodiment.

상기 제1 전극(151) 또는 제2 전극(152)은 티탄(Ti), 크롬(Cr), 니켈(Ni), 알루미늄(Al), 백금(Pt), 금(Au), 텅스텐(W), 몰리브덴(Mo) 중 적어도 어느 하나로 형성될 수도 있으나 이에 한정되는 것은 아니다.The first electrode 151 or the second electrode 152 may be formed of one selected from the group consisting of Ti, Cr, Ni, Al, Pt, Au, Molybdenum (Mo), but the present invention is not limited thereto.

실시예에 따른 발광소자는 패키지 형태로 복수개가 기판 상에 어레이될 수 있으며, 발광소자 패키지에서 방출되는 광의 경로 상에 광학 부재인 도광판, 프리즘 시트, 확산 시트, 형광 시트 등이 배치될 수 있다.A plurality of light emitting devices according to the embodiments may be arrayed on a substrate in the form of a package, and a light guide plate, a prism sheet, a diffusion sheet, a fluorescent sheet, and the like may be disposed on a path of light emitted from the light emitting device package.

도 9는 실시예에 따른 발광소자가 설치된 발광소자 패키지(200)를 설명하는 도면이다.9 is a view illustrating a light emitting device package 200 provided with a light emitting device according to an embodiment.

실시예에 따른 발광 소자 패키지(200)는 패키지 몸체부(205)와, 상기 패키지 몸체부(205)에 설치된 제3 전극층(213) 및 제4 전극층(214)과, 상기 패키지 몸체부(205)에 설치되어 상기 제3 전극층(213) 및 제4 전극층(214)과 전기적으로 연결되는 발광소자(100)와, 형광체(232)를 구비하여 상기 발광 소자(100)를 포위하는 몰딩부재(230)를 포함할 수 있다.The light emitting device package 200 according to the embodiment includes a package body 205, a third electrode layer 213 and a fourth electrode layer 214 provided on the package body 205, a package body 205, A light emitting device 100 disposed on the first electrode layer 213 and electrically connected to the third electrode layer 213 and the fourth electrode layer 214 and a molding member 230 surrounding the light emitting device 100, . ≪ / RTI >

상기 제3 전극층(213) 및 제4 전극층(214)은 서로 전기적으로 분리되며, 상기 발광소자(100)에 전원을 제공하는 역할을 한다. 또한, 상기 제3 전극층(213) 및 제4 전극층(214)은 상기 발광소자(100)에서 발생된 빛을 반사시켜 광 효율을 증가시키는 역할을 할 수 있으며, 상기 발광 소자(100)에서 발생된 열을 외부로 배출시키는 역할을 할 수도 있다.The third electrode layer 213 and the fourth electrode layer 214 are electrically isolated from each other and provide power to the light emitting device 100. The third electrode layer 213 and the fourth electrode layer 214 may function to increase light efficiency by reflecting the light generated from the light emitting device 100, And may serve to discharge heat to the outside.

상기 발광 소자(100)는 상기 제3 전극층(213) 및/또는 제4 전극층(214)과 와이어 방식, 플립칩 방식 또는 다이 본딩 방식 중 어느 하나에 의해 전기적으로 연결될 수도 있다. The light emitting device 100 may be electrically connected to the third electrode layer 213 and / or the fourth electrode layer 214 by a wire, flip chip, or die bonding method.

실시예에 따른 발광소자는 백라이트 유닛, 조명 유닛, 디스플레이 장치, 지시 장치, 램프, 가로등, 차량용 조명장치, 차량용 표시장치, 스마트 시계 등에 적용될 수 있으나 이에 한정되는 것은 아니다.The light emitting device according to the embodiment may be applied to a backlight unit, a lighting unit, a display device, a pointing device, a lamp, a streetlight, a vehicle lighting device, a vehicle display device, a smart watch, but is not limited thereto.

도 10은 실시예에 따른 조명시스템의 분해 사시도이다.10 is an exploded perspective view of an illumination system according to an embodiment.

실시예에 따른 조명 장치는 커버(2100), 광원 모듈(2200), 방열체(2400), 전원 제공부(2600), 내부 케이스(2700), 소켓(2800)을 포함할 수 있다. 또한, 실시 예에 따른 조명 장치는 부재(2300)와 홀더(2500) 중 어느 하나 이상을 더 포함할 수 있다. 상기 광원 모듈(2200)은 실시 예에 따른 발광소자 또는 발광소자 패키지를 포함할 수 있다.The lighting apparatus according to the embodiment may include a cover 2100, a light source module 2200, a heat discharger 2400, a power supply unit 2600, an inner case 2700, and a socket 2800. Further, the illumination device according to the embodiment may further include at least one of the member 2300 and the holder 2500. The light source module 2200 may include a light emitting device or a light emitting device package according to the embodiment.

상기 광원 모듈(2200)은 광원부(2210), 연결 플레이트(2230), 커넥터(2250)를 포함할 수 있다. 상기 부재(2300)는 상기 방열체(2400)의 상면 위에 배치되고, 복수의 광원부(2210)들과 커넥터(2250)이 삽입되는 가이드홈(2310)들을 갖는다. The light source module 2200 may include a light source unit 2210, a connection plate 2230, and a connector 2250. The member 2300 is disposed on the upper surface of the heat discharging body 2400 and has guide grooves 2310 through which the plurality of light source portions 2210 and the connector 2250 are inserted.

상기 홀더(2500)는 내부 케이스(2700)의 절연부(2710)의 수납홈(2719)를 막는다. 따라서, 상기 내부 케이스(2700)의 상기 절연부(2710)에 수납되는 상기 전원 제공부(2600)는 밀폐된다. 상기 홀더(2500)는 가이드 돌출부(2510)를 갖는다. The holder 2500 blocks the receiving groove 2719 of the insulating portion 2710 of the inner case 2700. Therefore, the power supply unit 2600 housed in the insulating portion 2710 of the inner case 2700 is sealed. The holder 2500 has a guide protrusion 2510.

상기 전원 제공부(2600)는 돌출부(2610), 가이드부(2630), 베이스(2650), 연장부(2670)를 포함할 수 있다. 상기 내부 케이스(2700)는 내부에 상기 전원 제공부(2600)와 함께 몰딩부를 포함할 수 있다. 몰딩부는 몰딩 액체가 굳어진 부분으로서, 상기 전원 제공부(2600)가 상기 내부 케이스(2700) 내부에 고정될 수 있도록 한다.The power supply unit 2600 may include a protrusion 2610, a guide 2630, a base 2650, and an extension 2670. The inner case 2700 may include a molding part together with the power supply part 2600. The molding part is a hardened portion of the molding liquid so that the power supply unit 2600 can be fixed inside the inner case 2700.

이상에서 실시예들에 설명된 특징, 구조, 효과 등은 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 실시예의 범위에 포함되는 것으로 해석되어야 할 것이다.The features, structures, effects and the like described in the embodiments are included in at least one embodiment and are not necessarily limited to only one embodiment. Furthermore, the features, structures, effects and the like illustrated in the embodiments can be combined and modified by other persons skilled in the art to which the embodiments belong. Accordingly, the contents of such combinations and modifications should be construed as being included in the scope of the embodiments.

이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 실시예를 한정하는 것이 아니며, 실시예가 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 설정하는 실시예의 범위에 포함되는 것으로 해석되어야 할 것이다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it will be understood by those skilled in the art that various changes in form and details may be made therein without departing from the spirit and scope of the invention. It can be seen that the modification and application of branches are possible. For example, each component specifically shown in the embodiments can be modified and implemented. It is to be understood that the present invention may be embodied in many other specific forms without departing from the spirit or essential characteristics thereof.

기판(105), 버퍼층(103),
제1 GaN 계열 초격자층(104), 제1 GaN층(104a), 제1 도전형 제2 GaN층(104b),
제2 GaN 계열 초격자층(106), 제3 GaN층(106a), 제1 도전형 제4 GaN층(106b),
발광구조층(110), 제1 도전형 반도체층(112), 활성층(114), 제2 도전형 반도체층(116),
InN층(107), 전류확산층(130), 투광성 전극층(140), 패시베이션층(160),
제1 전극(151), 제2 전극(152)
The substrate 105, the buffer layer 103,
The first GaN-based superlattice layer 104, the first GaN layer 104a, the first conductivity-type second GaN layer 104b,
The second GaN-based superlattice layer 106, the third GaN layer 106a, the first conductive type fourth GaN layer 106b,
The light emitting structure layer 110, the first conductivity type semiconductor layer 112, the active layer 114, the second conductivity type semiconductor layer 116,
The InN layer 107, the current diffusion layer 130, the light-transmitting electrode layer 140, the passivation layer 160,
The first electrode 151, the second electrode 152,

Claims (12)

기판;
상기 기판 상에 버퍼층;
상기 버퍼층 상에 제1 GaN층과 제1 도전형 제2 GaN층을 포함하는 제1 GaN 계열 초격자층;
상기 제1 GaN계열 초격자층 상에 제3 GaN층과 제1 도전형 제4 GaN층을 포함하는 제2 GaN계열 초격자층;
상기 제2 GaN계열 초격자층 상에 제1 도전형 반도체층;
상기 제1 도전형 반도체층 상에 활성층; 및
상기 활성층 상에 제2 도전형 반도체층;을 포함하는 발광소자.
Board;
A buffer layer on the substrate;
A first GaN superlattice layer including a first GaN layer and a first conductive type second GaN layer on the buffer layer;
A second GaN-based superlattice layer including a third GaN layer and a first conductive type fourth GaN layer on the first GaN-based superlattice layer;
A first conductive semiconductor layer on the second GaN-based superlattice layer;
An active layer on the first conductive semiconductor layer; And
And a second conductive semiconductor layer on the active layer.
제1 항에 있어서,
상기 제1 도전형 제2 GaN층의 제1 도전형 도펀트의 농도는
상기 제1 GaN층의 제1 도전형 도펀트의 농도다 높은 발광소자.
The method according to claim 1,
The concentration of the first conductivity type dopant of the first conductive type second GaN layer is
The concentration of the first conductivity type dopant of the first GaN layer is higher than that of the first conductivity type dopant of the first GaN layer.
제1 항에 있어서,
상기 제1 GaN계열 초격자층과 상기 제2 GaN계열 초격자층 사이에 InN층을 더 포함하는 발광소자.
The method according to claim 1,
And an InN layer between the first GaN-based superlattice layer and the second GaN-based superlattice layer.
제1 항에 있어서,
상기 제1 도전형 제2 GaN층의 두께는
상기 제1 GaN층의 두께 보다 두꺼운 발광소자.
The method according to claim 1,
The thickness of the first conductive type second GaN layer is
Wherein the first GaN layer is thicker than the first GaN layer.
제4 항에 있어서,
상기 제1 도전형 제2 GaN층의 두께는 4nm 내지 7nm이며,
상기 제1 GaN층의 두께는 2nm 내지 3nm인 발광소자.
5. The method of claim 4,
The thickness of the first conductive type second GaN layer is 4 nm to 7 nm,
And the thickness of the first GaN layer is 2 nm to 3 nm.
돌출패턴을 포함하는 기판;
상기 돌출패턴 상에 버퍼층;
상기 버퍼층 상에 제1 GaN층과 제1 도전형 제2 GaN층을 포함하는 제1 GaN 계열 초격자층;
상기 제1 GaN계열 초격자층 상에 제1 도전형 반도체층;
상기 제1 도전형 반도체층 상에 활성층; 및
상기 활성층 상에 제2 도전형 반도체층;을 포함하는 발광소자.
A substrate comprising a protruding pattern;
A buffer layer on the protruding pattern;
A first GaN superlattice layer including a first GaN layer and a first conductive type second GaN layer on the buffer layer;
A first conductive semiconductor layer on the first GaN-based superlattice layer;
An active layer on the first conductive semiconductor layer; And
And a second conductive semiconductor layer on the active layer.
제6항에 있어서,
상기 돌출패턴의 높이는 그 저면의 폭에 비해 큰 발광소자.
The method according to claim 6,
And the height of the protruding pattern is larger than the width of the bottom face.
제6항에 있어서,
상기 제1 GaN계열 초격자층 상에 제3 GaN층과 제1 도전형 제4 GaN층을 포함하는 제2 GaN계열 초격자층을 더 포함하는 발광소자.
The method according to claim 6,
And a second GaN-based superlattice layer including a third GaN layer and a first conductive type fourth GaN layer on the first GaN-based superlattice layer.
제6항에 있어서,
상기 제1 도전형 제2 GaN층의 두께는
상기 제1 GaN층의 두께 보다 두꺼운 발광소자.
The method according to claim 6,
The thickness of the first conductive type second GaN layer is
Wherein the first GaN layer is thicker than the first GaN layer.
제6항에 있어서,
상기 제1 도전형 제2 GaN층의 제1 도전형 도펀트의 농도는
상기 제1 GaN층의 제1 도전형 도펀트의 농도다 높은 발광소자.
The method according to claim 6,
The concentration of the first conductivity type dopant of the first conductive type second GaN layer is
The concentration of the first conductivity type dopant of the first GaN layer is higher than that of the first conductivity type dopant of the first GaN layer.
제8항에 있어서,
상기 제1 GaN계열 초격자층과 상기 제2 GaN계열 초격자층 사이에 InN층을 더 포함하는 발광소자.
9. The method of claim 8,
And an InN layer between the first GaN-based superlattice layer and the second GaN-based superlattice layer.
제1 항 내지 제11항 중 어느 하나의 발광소자를 구비하는 발광유닛을 포함하는 조명장치.A lighting device comprising a light-emitting unit comprising a light-emitting element according to any one of claims 1 to 11.
KR1020160029364A 2016-03-11 2016-03-11 Light emitting device and lighting apparatus KR20170105942A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160029364A KR20170105942A (en) 2016-03-11 2016-03-11 Light emitting device and lighting apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160029364A KR20170105942A (en) 2016-03-11 2016-03-11 Light emitting device and lighting apparatus

Publications (1)

Publication Number Publication Date
KR20170105942A true KR20170105942A (en) 2017-09-20

Family

ID=60034029

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160029364A KR20170105942A (en) 2016-03-11 2016-03-11 Light emitting device and lighting apparatus

Country Status (1)

Country Link
KR (1) KR20170105942A (en)

Similar Documents

Publication Publication Date Title
JP6081062B2 (en) Light emitting element
KR20130069215A (en) Light emitting device
KR102376468B1 (en) Red light emitting device and lighting system
EP3073538B1 (en) Red light emitting device and lighting system
KR20170109899A (en) Light emitting device and lighting apparatus
KR20160013553A (en) Light emitting device and lighting system
KR20120138275A (en) Light emitting device
KR101798238B1 (en) Light emitting device
JP6087142B2 (en) Light emitting element
KR102471685B1 (en) Light emitting device and lighting apparatus
KR20170091354A (en) Uv light emitting device and lighting system
KR102261957B1 (en) Light emitting device and lighting system
KR102479000B1 (en) Light emitting device and lighting apparatus
KR101231477B1 (en) Light emitting device
KR20170105942A (en) Light emitting device and lighting apparatus
KR102464375B1 (en) Light emitting device and lighting apparatus
KR102261958B1 (en) Light emitting device and lighting apparatus
KR102466291B1 (en) Light emitting device and lighting apparatus
KR102302855B1 (en) Light emitting device, and lighting system
KR102485465B1 (en) Light emitting device and lighting apparatus
KR20150006631A (en) Light emitting device and lighting system
KR102249647B1 (en) Light emitting device and lighting system
KR20160015761A (en) Light emitting device and lighting system
KR101838990B1 (en) Light emitting device and method for fabricating the same
KR101886153B1 (en) Light emitting device

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right