KR20170105044A

KR20170105044A - 지문 검출 회로, 방법 및 전자 디바이스

Info

Publication number: KR20170105044A
Application number: KR1020177022219A
Authority: KR
Inventors: 젠강 리; 쿤핑 슈; 윈 양
Original assignee: 비와이디 컴퍼니 리미티드
Priority date: 2015-02-13
Filing date: 2016-01-05
Publication date: 2017-09-18
Also published as: CN105488496A; TW201629843A; US10248829B2; EP3256988A4; KR101912417B1; WO2016127738A1; TWI575461B; US20180025198A1; JP2018516471A; EP3256988A1; CN105488496B

Abstract

본 개시는 지문 검출 회로 및 방법을 제공된다. 상술한 회로는 지문 수집 모듈 및 처리 모듈을 포함한다. 지문 수집 모듈은, 복수의 수집 유닛을 포함하며, 복수의 수집 유닛 각각은 레귤레이션 전압을 가지며, 융선 커패시터들 중 하나의 커패시턴스 값, 골 커패시터들 중 하나의 커패시턴스 값 및 레귤레이션 전압에 따라 제1 전압 또는 제2 전압을 출력하도록 구성된다. 처리 모듈은 제1 전압 및 제2 전압을 설정된 인자만큼 증폭시키며, 증폭된 제1 전압 및 증폭된 제2 전압 간의 차이를 연산하고, 차이가 설정된 임계치 이상인지 결정한다. 차이가 설정된 임계치 미만이라면, 처리 모듈은 적어도 하나의 파라미터를 조절하고, 적어도 하나의 조절된 파라미터를 사용해서 지문 검출 회로를 구성한다.

Description

지문 검출 회로, 방법 및 전자 디바이스

본 출원은 2015년 2월 13일 중화인민공화국 국가지식재산권국에 출원된 중국 특허 출원 제201510082140.2호의 우선권과 이익을 주장하며, 그 모든 내용은 여기에서 원용하도록 한다.

본 개시는 지문 검출 기술 분야에 관한 것으로, 더욱 상세하게는 지문 검출 회로, 지문 검출 방법 및 전자 디바이스에 관한 것이다.

관련 분야에서, 칩에 존재하는 용량성 지문 검출 회로는 소형이면서 저전력 소모의 장점을 가지며, 이러한 종류의 지문 검출 회로는 휴대 전화 및 태블릿 시장에서 더욱 선호된다.

상술한 지문 검출 회로는 지문 융선 정보(fingerprint ridge information) 및 지문 골 정보(fingerprint valley information)를 검출한다. 지문 융선과 지문 검출 유닛의 센싱 유닛 간의 거리가 상대적으로 가깝고, 지문 골과 지문 검출 유닛의 센싱 유닛 간의 거리가 상대적으로 멀기 때문에, 지문 융선과 센싱 유닛 사이에서 생성된 융선 커패시턴스와 지문 골과 센싱 유닛 사이에 생성된 골 커패시턴스 간에 차이가 존재한다. 일단 융선 커패시턴스와 골 커패시턴스(이하, '핑거 커패시턴스(finger capacitance)'라 함)가 검출되면, 손가락의 융선 특징과 골 특징이 분석될 수 있다.

상술한 지문 검출 회로로부터 출력되는 출력 전압은 핑거 커패시턴스(테스트될 커패시턴스)와 비례적인 선형 관계를 가진다. 최종 결과는 융선의 핑거 커패시턴스에 대응하는 출력 전압과 골의 핑거 커패시턴스에 대응하는 출력 전압 간의 작은 차이를 가지므로, 핑거 커패시턴스에 대응되는 출력 전압을 처리를 위한 설정된 인자만큼 증폭시킬 필요가 있으며, 여기서 설정된 인자는 일반적으로 경험에 기초하여 설정되는 고정된 값이다. 그러나, 모든 사람의 지문은 다르므로, 고정된 설정된 인자는 최종 결과의 정확도에 영향을 미친다.

본 개시의 실시예들은 관련 분야에 존재하는 문제점들 중 적어도 하나를 적어도 어느 정도 해결하려는 것이다.

이를 위해 본 개시는 지문 검출 회로, 방법 및 전자 디바이스를 제공한다.

본 개시의 제1 측면의 실시예에 따르면, 지문 검출 회로가 제공된다. 지문 검출 회로는 융선 커패시터들(ridge capacitors) 및 골 커패시터들(valley capacitors)을 생성하기 위해 여기 신호를 손가락에 인가하도록 구성되고, 복수의 수집 유닛을 포함하는 지문 수집 모듈로, 복수의 수집 유닛 각각은 레귤레이션 전압을 가지며, 융선 커패시터들 중 하나의 커패시턴스 값, 골 커패시터들 중 하나의 커패시턴스 값, 및 레귤레이션 전압에 따라 제1 전압 또는 제2 전압을 출력하도록 구성된, 지문 수집 모듈; 및 지문 수집 모듈과 연결되어, 제1 전압 및 제2 전압을 설정된 인자만큼 증폭시키며, 증폭된 제1 전압 및 증폭된 제2 전압 간의 차이를 연산하고, 차이가 설정된 임계치 이상인지 결정하도록 구성된 처리 모듈;을 포함한다. 차이가 설정된 임계치 이상이면, 처리 모듈은 제1 전압에 따라 융선 커패시터들 중 하나의 커패시턴스 값을 연산하고, 제2 전압에 따라 골 커패시터들 중 하나의 커패시턴스 값을 연산하도록 더 구성된다. 차이가 설정된 임계치 미만이면, 처리 모듈은 설정된 임계치 및 차이에 따라 여기 전압, 설정된 인자 및 레귤레이션 전압 중 적어도 하나를 조절하고, 적어도 하나의 조절된 파라미터를 사용해서 지문 수집 모듈 및 처리 모듈을 설정하도록 더 구성되면, 여기서 여기 전압은 여기 신호의 전압 크기이다.

본 개시의 실시예에 따른 지문 검출 회로에 의하면, 증폭된 제1 전압 및 증폭된 제2 전압 간의 차이가 설정된 임계치 미만이면, 처리 모듈은 여기 전압, 설정된 인자 및 레귤레이션 전압 중 적어도 하나를 조절함으로써, 상술한 차이를 조절하고, 증폭된 제1 전압 및 증폭된 제2 전압의 차이가 확대되도록 하여, 신호대잡음비가 더 높아질 수 있으며, 이는 이후의 알고리즘에서 인식하기 더 수월하여, 지문 검출의 효과를 개선할 수 있다.

본 개시의 제2 측면의 실시예에 따르면, 지문 검출 방법이 제공된다. 지문 검출 방법은, 융선 커패시터들 및 골 커패시터들을 생성하도록 여기 신호를 손가락에 인가하는 단계; 수집 유닛에 의해, 레귤레이션 전압, 융선 커패시터들 중 하나의 커패시턴스 값 및 골 커패시터들 중 하나의 커패시턴스 값에 따라 제1 전압 또는 제2 전압을 생성하는 단계; 처리 모듈에 의해, 제1 전압 및 제2 전압을 설정된 인자만큼 증폭하는 단계; 처리 모듈에 의해, 증폭된 제1 전압 및 증폭된 제2 전압 간의 차이를 연산하는 단계; 처리 모듈에 의해, 차이가 설정된 임계치 이상인지 결정하는 단계; 처리 모듈에 의해, 차이가 설정된 임계치 이상이면, 제1 전압에 따라 융선 커패시터들 중 하나의 커패시턴스 값을 연산하고, 제2 전압에 따라 골 커패시터들 중 하나의 커패시턴스 값을 연산하는 단계; 및 처리 모듈에 의해, 차이가 설정된 임계치 미만이면, 설정된 임계치 및 차이에 따라 여기 전압, 설정된 인자 및 레귤레이션 전압 중 적어도 하나를 조절하고, 적어도 하나의 조절된 파라미터를 가지고 수집 유닛 및 처리 모듈을 설정하는 단계를 포함하며, 여기서 여기 전압은 여기 신호의 전압 크기이다.

본 개시의 실시예에 따른 지문 검출 방법에 의하면, 증폭된 제1 전압 및 증폭된 제2 전압 간의 차이가 설정된 임계치 미만이면, 처리 모듈은 여기 전압, 설정된 인자 및 레귤레이션 전압 중 적어도 하나를 조절함으로써, 상술한 차이를 조절하고, 증폭된 제1 전압 및 증폭된 제2 전압의 차이가 확대되도록 하여, 신호대잡음비가 더 높아질 수 있으며, 이는 이후의 알고리즘에서 인식하기 더 수월하여, 지문 검출의 효과를 개선할 수 있다.

본 개시의 제2 측면의 실시예에 따르면, 전자 디바이스가 제공되며, 전자 디바이스는 본 개시의 제1 측면의 실시예에 따른 지문 검출 회로를 포함한다.

본 개시의 실시예에 따른 전자 디바이스에 의하면, 증폭된 제1 전압 및 증폭된 제2 전압 간의 차이가 설정된 임계치 미만이면, 처리 모듈은 여기 전압, 설정된 인자 및 레귤레이션 전압 중 적어도 하나를 조절함으로써, 상술한 차이를 조절하고, 증폭된 제1 전압 및 증폭된 제2 전압의 차이가 확대되도록 하여, 신호대잡음비가 더 높아질 수 있으며, 이는 이후의 알고리즘에서 인식하기 더 수월하여, 지문 검출의 효과를 개선할 수 있다.

본 개시의 첨부된 형태 및 장점은 후술하는 설명들에 의해 제공될 것이며, 일부는 후술하는 설명들로부터 명확하게 되거나 또는 본 개시의 실시예들의 실시로부터 학습될 것이다.

본 발명의 앞서 언급된 그리고 다른 측면들 그리고 장점들은 도면들을 참조하여 만들어진 실시예들의 다음 설명들로부터 명백해질 것이며, 더욱 잘 이해될 것이다.
도 1은 본 개시의 예시적인 실시예에 따른 지문 검출 회로의 개략도이다.
도 2는 본 개시의 예시적인 실시예에 따른 지문 검출 회로에 의해 수행되는 지문 수집을 설명하는 개략도이다.
도 3은 본 개시의 다른 예시적인 실시예에 따른 지문 검출 회로의 개략도이다.
도 4는 본 개시의 또 다른 예시적인 실시예에 따른 지문 검출 회로의 개략도이다.
도 5는 본 개시의 예시적인 실시예에 따른 전자 디바이스의 개략도이다.
도 6은 본 개시의 예시적인 실시예에 다른 지문 검출 방법의 흐름도이다.

예시적인 실시예들이 여기서 상세하게 설명될 것이며, 이의 예시들이 첨부된 도면들을 참조하여 설명될 것이다. 본 개시의 실시예들은 구체적으로 참조될 것이다. 도면들을 참조하여 여기서 기술되는 실시예들은 예시적이고, 기술적이며, 그리고 본 발명을 일반적으로 이해하는데 사용되어야 한다. 실시예들은 본 발명을 제한하는 것으로 해석되어서는 안된다. 동일하거나 유사한 요소들 그리고 동일하거나 유사한 기능들을 가지는 요소들은 설명 전체에 걸쳐 유사한 도면 부호로 표기된다.

본 개시의 설명에서, "제1" 및 "제2"와 같은 용어들은 설명의 목적으로 여기에 사용되며, 상대적인 중요성 또는 중요도를 나타내거나 암시하거나 또는 나타난 기술적 특징의 수를 암시하려는 의도는 아니다. 따라서, "제1" 및 "제2"로 정의된 특징은 하나 이상의 이러한 특징을 포함할 수 있다. 본 발명의 설명에서, "복수의"는, 다르게 구체화되지 않는 한, 2개 이상을 의미한다.

본 발명의 설명에서, 달리 특정되거나 제한되지 않는다면, "장착된(mounted)" "연결된(connected)", "결합된(coupled)"이라는 용어 및 이의 변형들은 넓게 이해될 수 있으며, 기계적 또는 전기적 마운팅, 연결 및 결합과 같은 것을 포함하며, 내부 마운팅, 2개의 요소들간의 연결 및 결합일 수 있으며, 또한 직접 및 간접 마운팅, 연결, 결합일 수 있고, 이는 본 개시의 구체적 실시예에 따라 당해 분야의 숙련자들에 의해 이해될 수 있다.

본 개시의 다른 구조들을 구현하기 위해 다음의 설명에서 다양한 실시예들이 제공된다. 본 개시를 단순화하기 위해, 일부 요소들 및 설정들이 설명될 것이다. 그러나, 이러한 요소들 및 설정들은 예시에 불과하며, 본 개시를 제한하려는 의도는 아니다. 부가하여, 본 개시의 다른 실시예들에서 참조 부호들이 반복될 수 있다. 이러한 반복은 단순화 및 명료화를 위한 것이고, 다른 실시예들 및/또는 설정들 간의 관계를 지칭하는 것은 아니다. 부가하여, 다른 과정들 및 재료들의 예시들이 본 개시에서 제공된다. 그러나, 당해 분야의 숙련자들이라면 다른 과정들 및/또는 재료들이 또한 적용될 수 있음을 이해할 것이다.

이하에서는 첨부된 도면들을 참조하여 본 발명의 일 실시예에 따른 지문 검출 회로 및 전자 디바이스가 상세하게 설명된다.

도 1은 본 개시의 예시적인 실시예에 따른 지문 검출 회로의 개략도이다. 도 1에 도시된 바와 같이, 지문 검출 회로(100)는 지문 수집 모듈(102) 및 처리 모듈(104)을 포함한다.

지문을 수집할 때(도 2 참조), 지문 검출 회로(100)는 융선 커패시터들 및 골 커패시터들(114)을 생성하기 위해 여기 신호를 손가락(500)에 인가할 수 있다. 예를 들면, 지문 검출 회로(100)는 신호 생성기(106)를 통해 여기 신호를 출력할 수 있으며, 방출 전극(emission electrode)(미도시)을 통해 손가락(500)에 여기 신호를 전달할 수 있다. 여기 신호는 사인파 신호, 구형파 신호, 또는 삼각파와 같은 교류 신호일 수 있다. 교류 신호(이하, '여기 전압'이라 함)의 전압 크기는 Vt이며, 교류 신호의 주파수는 S이다.

융선 커패시턴스들(ridge capacitors)은 손가락(500)의 지문 융선(fingerprint ridge)과 지문 센서(502) 사이에 생성되며, 골 커패시턴스들(valley capacitors)은 손가락(500)의 지문 골(fingerprint valley)과 지문 센서(502) 사이에 생성된다. 융선 커패시턴스들 및 골 커패시턴스들 각각은 핑거 커패시터(finger capacitor)(107)로 지칭될 수 있다.

예를 들면, 도 2에 도시된 바와 같이, 지문 센서(502)는 복수의 지문 센싱 유닛(506)으로 이루어진 2차원 검출 어레이(508) 및 프레임(504)을 포함한다.

프레임(504)은 2차원 검출 어레이(508)의 둘레에 배치되어 지문 검출이 수행될 때 (교류 신호와 같은) 여기 신호를 제공한다. 예를 들면, 프레임(504)은 여기 신호를 방출하기 위한 방출 전극(emission electrode)과 연결될 수 있다.

각 지문 센싱 유닛(506)은 지문 이미지의 단일 픽셀을 수집하도록 구성될 수 있다. 예를 들면, 각 지문 센싱 유닛(506)은 대개 50㎛×50㎛의 크기를 가진다. 지문 센싱 유닛(506)과 손가락(500) 사이에 생성된 핑거 커패시터(107)의 커패시턴스 값은 지문의 융선 특성 또는 골 특성이다. 따라서, 지문 센싱 유닛(506)과 손가락(500) 사이에서 생성되는 복수의 핑거 커패시터(107)의 커패시턴스 값을 검출함으로써, 지문 이미지의 융선 및 골 특성들은 복수의 핑거 커패시터(107)에 따라 분석될 수 있다.

지문 수집 모듈(102)은 복수의 수집 유닛(112)을 포함한다. 각 수집 유닛(112)은 레귤레이션 전압을 가지며, 융선 커패시터들 중 하나의 커패시턴스 값, 골 커패시터들 중 하나의 커패시턴스 값, 및 레귤레이션 전압에 따라 제1 전압 또는 제2 전압을 출력하도록 구성된다.

처리 모듈(104)은 지문 수집 모듈(102)과 연결되어, 제1 전압 및 제2 전압을 설정된 인자만큼 증폭시키며, 증폭된 제1 전압 및 증폭된 제2 전압 간의 차이를 연산하고, 차이가 설정된 임계치 이상인지 결정하도록 구성된다. 처리 모듈(104)은 이러한 전압들의 수치적 결과에 따라 예를 들면, 작은 크기의 전압은 골 커패시터의 커패시턴스 값에 대응되고, 큰 크기의 전압은 융선 커패시터의 커패시턴스 값에 대응되는 것과 같이 커패시턴스 값과 전압 간의 관련성(correspondence)을 얻고, 제1 전압과 제2 전압을 얻는다.

만약 차이가 설정된 임계치 이상이면, 처리 모듈(104)은 제1 전압에 따라 융선 커패시터들 중 하나의 커패시턴스 값을 연산하고, 제2 전압에 따라 골 커패시터들 중 하나의 커패시턴스 값을 연산하도록 더 구성된다. 조건을 만족시키는 지문 데이터를 사용해서 지문 검출 회로(100)는 핑거 커패시터(107)의 커패시턴스 값을 연산하고 다음 어플리케이션을 수행한다.

차이가 설정된 임계치 미만이면, 처리 모듈(104)은 설정된 임계치 및 상술한 차이에 따라 지문 검출 회로(100)의 여기 전압, 설정된 인자 및 레귤레이션 전압 중 적어도 하나를 조절하고, 적어도 하나의 조절된 파라미터를 사용해서 지문 수집 모듈(102) 및 처리 모듈(104)을 설정하도록 더 구성되며, 여기서 여기 전압은 여기 신호의 전압 크기이다.

만약 설정된 인자가 조절된다면, 처리 모듈(104)은 조절된 설정된 인자만큼 제1 전압 및 제2 전압을 증폭시키고, 증폭된 제1 전압의 조절된 값과 및 증폭된 제2 전압의 조절된 값 간의 조절된 차이를 연산하고, 조절된 차이가 설정된 임계치 이상인지 결정하도록 더 구성된다.

만약 여기 전압 및 레귤레이션 전압 중 적어도 하나가 조절되거나, 또는 여기 전압, 레귤레이션 전압 및 설정된 인자 각각이 조절된다면, 수집 모듈(112)은 융선 커패시터들 중 하나의 커패시턴스 값, 골 커패시터들 중 하나의 커패시턴스 값 및 조절된 레귤레이션 전압에 따라 제1 조절된 전압 및 제2 조절된 전압을 출력하도록 더 구성되고, 처리 모듈(104)은 제1 조절된 전압 및 제2 조절된 전압을 설정된 인자 또는 조절된 설정된 인자만큼 증폭시키고, 제1 조절된 전압의 증폭된 값 및 제2 조절된 전압의 증폭된 값 간의 조절된 차이를 연산하고, 조절된 차이가 설정된 임계치 이상인지 결정하도록 더 구성된다.

일 실시예에서, 각 수집 모듈(112)은 하나의 지문 센싱 유닛(506)에 대응한다. 간명화를 위해, 도 1에는 하나의 수집 모듈(112)만을 도시하고 있다. 도 1에 도시된 바와 같이, 각 수집 모듈(112)은 신호 증폭기(114), 커패시터(116), 및 스위치 유닛(120)을 포함할 수 있다.

일 실시예에서, 신호 증폭기(114)의 음극 입력 단자는 융선 커패시터들 중 하나 또는 골 커패시터들 중 하나와 연결된다. 바꾸어 말하면, 지문 검출 회로(100)에서, 신호 증폭기(114)의 음극 입력 단자는 핑거 커패시터(107)와 연결된다. 신호 증폭기(114)의 양극 입력 단자는 전압 기준 단자와 연결된다. 신호 증폭기(114)는 핑거 커패시터(107)의 커패시턴스 값과 레귤레이션 전압에 따라 신호 증폭기(114)의 출력 단자로부터 출력 전압(예를 들면, 제1 전압 또는 제2 전압)을 출력하도록 구성된다.

일 실시예에서, 전압 기준 단자는 접지 단자이며, 다시 말하면 신호 증폭기(114)의 양극 입력 단자는 접지 단자와 연결된다.

일 실시예에서, 커패시터(116)는 지문 센서의 내부 커패시터 또는 다른 커패시터일 수 있으며, 커패시터(116)의 커패시턴스 값은 대개 고정된다. 본 실시예에서, 커패시터(116)의 양 단자 간의 전압은 레귤레이션 전압이다.

스위치 유닛(120)은 신호 증폭기(114)의 음극 입력 단자 및 신호 증폭기(114)의 출력 단자와 각각 연결되며, 제1 전압이 융선 커패시터들 중 하나의 커패시턴스 값과 비선형 관계를 가지며, 제2 전압은 골 커패시터들 중 하나의 커패시턴스 값과 비선형 관계를 가지도록 커패시터(116)가 신호 증폭기(114)의 음극 입력 단자와 신호 증폭기(114)의 출력 단자 사이에 연결되게 제어되도록 구성된다.

일 실시예에서, 수집 유닛(112)은 제1 전원 장치(118)를 더 포함할 수 있다. 제1 전원 장치(118)는 스위치 유닛(120)을 통해 커패시터(116)와 연결되며, 스위치 유닛(120)은 제1 전원 장치(118)가 커패시터(116)를 충전하도록 제어하거나 또는 커패시터(116)가 제1 전원 장치(118)로부터 연결 해제되게 제어되도록 구성된다. 제1 전원 장치(118)는 지문 검출 회로(100)의 내부 전원 장치일 수 있으며, 예를 들면 제1 전원 장치(118)의 제1 전극은 음극이며, 제1 전원 장치(118)의 제2 전극은 양극이다.

더욱이, 스위치 유닛(120)은 제1 스위치(122) 및 제2 스위치(124)를 포함한다.

제1 스위치(122)는 제1 선택 단자(A1), 제1 전력 단자(B1) 및 제1 연결 단자(C1)를 포함하고, 제1 선택 단자(A1)는 커패시터(116)의 제1 단자와 연결되고, 제2 전력 단자(B1)는 제1 전원 장치(118)의 제1 전극과 연결되며, 제1 연결 단자(C1)는 신호 증폭기(114)의 음극 입력 단자와 연결된다.

제2 스위치(124)는 제2 선택 단자(A2), 제2 전력 단자(B2) 및 제2 연결 단자(C2)를 포함하고, 제2 선택 단자(A2)는 커패시터(116)의 제2 단자와 연결되고, 제2 전력 단자(B2)는 제1 전원 장치(118)의 제2 전극과 연결되며, 제2 연결 단자(C2)는 신호 증폭기(114)의 출력 단자와 연결된다.

제1 선택 단자(A1)는 제1 연결 단자(C1) 또는 제1 전력 단자(B1)와 연결될 수 있고, 제2 선택 단자(A2)는 제2 연결 단자(C2) 또는 제2 전력 단자(B2)와 연결될 수 있다.

제1 선택 단자(A1)가 제1 연결 단자(C1)와 연결되고 제1 전력 단자(B1)로부터 연결 해제되며, 제2 선택 단자(A2)가 제2 연결 단자(C2)와 연결되고 제2 전력 단자(B2)로부터 연결 해제될 때, 커패시터(116)는 신호 증폭기(114)의 음극 입력 단자와 신호 증폭기(114)의 출력 단자 사이에 연결되며, 제1 전원 장치(118)로부터 연결 해제된다.

제1 선택 단자(A1)가 제1 전력 단자(B1)와 연결되고 제1 연결 단자(C1)로부터 연결 해제되며, 제2 선택 단자(A2)가 제2 전력 단자(B2)와 연결되고 제2 연결 단자(C2)로부터 연결 해제될 때, 제1 전원 장치(118)는 커패시터(116)를 충전함으로써, 커패시터(116)의 2개의 단자 간에는 설정된 전압이 존재한다.

예를 들면, 지문 검출 회로(100)가 초기화되거나 또는 차이를 조절할 필요가 있을 때, 처리 모듈(104)은 스위치 유닛(120)을 제어하여 커패시터(116)의 제1 단자가 제1 전원 장치(118)의 제1 전극과 연결되며 신호 증폭기(114)의 출력 단자로부터 연결 해제되도록 하고, 커패시터(116)의 제2 단자가 제1 전원 장치(118)의 제2 전극과 연결되며 신호 증폭기(116)의 출력 단자로부터 연결 해제되도록 한다. 이로써, 제1 전원 장치(118)는 커패시터(116)를 충전하여 커패시터(116)의 2개의 단자 사이에 설정된 전압(레귤레이션 전압)을 생성하도록 한다. 이때, 제1 선택 단자(A1)는 제1 전력 단자(B1)와 연결되고 제1 연결 단자(C1)로부터 연결 해제되며, 제2 선택 단자(A2)는 제2 전력 단자(B2)와 연결되고, 제2 연결 단자(C2)로부터 연결 해제된다.

지문 검출 회로(100)가 지문을 수집할 때, 처리 모듈(104)은 스위치 유닛(120)을 제어하여 커패시터(116)의 제1 단자가 신호 증폭기(114)의 음극 입력 단자와 연결되며, 커패시터(116)의 제2 단자가 신호 증폭기(114)의 출력 단자와 연결되도록 한다. 이로써, 레귤레이션 전압을 가진 커패시터(116)가 신호 증폭기(114)의 음극 입력 단자 및 신호 증폭기(114)의 출력 단자 사이에 연결된다. 따라서, 처리 모듈(104)은 레귤레이션 전압을 조절함으로써 신호 증폭기(114)의 출력 단자로부터 나오는 출력 전압을 변경할 수 있다. 이때, 제1 선택 단자(A1)는 제1 연결 단자(C1)와 연결되고 제1 전력 단자(B1)로부터 연결 해제되며, 제2 선택 단자(A2)는 제2 연결 단자(C2)와 연결되고 제2 전력 단자(B2)로부터 연결 해제된다.

일 실시예에서, 도 1에 도시된 바와 같이, 처리 모듈(104)은 샘플링 홀드 회로(108) 및 아날로그-디지털 컨버터(110)를 더 포함한다. 샘플링 홀드 회로(108)는 신호 증폭기(114)의 출력 단자와 아날로그-디지털 컨버터(110)의 단자 사이에 연결된다. 샘플링 홀드 회로(108)는 신호 증폭기(114)의 출력 단자로부터 나오는 출력 전압을 설정된 인자만큼 증폭하도록 구성된다. 아날로그-디지털 컨버터(110)는 증폭된 출력 전압을 수치 값으로 변환하고 저장한다. 처리 모듈(104)은 디지털 신호 처리를 위해 디지털 신호 프로세서(미도시)를 더 포함할 수 있고, 디지털 신호 프로세서는 아날로그-디지털 컨버터(110)의 출력 단자와 연결될 수 있다. 신호 증폭기(114)로부터 출력되는 디지털화된 전압은 이후의 연산을 위해 편하다.

일 실시예에서, 샘플링 홀드 회로(108)는 복수의 샘플링 홀드 유닛을 포함할 수 있다. 각 샘플링 홀드 회로는 하나의 수집 유닛(112)에 대응되며, 각 샘플링 홀드 유닛의 출력 단자는 아날로그-디지털 컨버터(110)와 연결된다. 이로써, 제1 전압은 모든 융선 커패시터들에 대응하는 전압들의 평균값(mean value)이며, 제2 전압은 모든 골 커패시터들에 대응하는 전압들의 평균값이다.

일 실시예에서, 핑거 커패시터들(107)(융선 커패시터들 중 하나 또는 골 커패시터들 중 하나) 중 하나의 커패시턴스 값은 수학식 Vo=(Vs-Vt×Cx/Ci)에 따라 결정되며, 여기서 Vo는 제1 전압 또는 제2 전압, Vt는 여기 전압, Cx는 융선 커패시터들 중 하나의 커패시턴스 값 또는 골 커패시터들 중 하나의 커패시턴스 값, Ci는 커패시터(116)의 커패시턴스 값, Vs는 레귤레이션 전압이다. 따라서, 아날로그-디지털 컨버터(110)로 입력되는 전압 Va는 Va=n×(Vs-Vt×Cx/Ci)이고, 여기서 n은 제1 전압 및 제2 전압을 증폭하기 위한 설정된 인자이다.

상술한 수학식에 따라, 아날로그-디지털 컨버터(110)로 입력되는 전압에 대응하는 이득은 3개의 파라미터들, 즉 여기 전압(Vt), 레귤레이션 전압(Vs) 및 설정된 인자(n)에 의해 조절될 수 있다. 3개의 인자들은 함께 아날로그-디지털 컨버터(110)로 입력되는 최종 전압(증폭된 제1 전압 및 증폭된 제2 전압)을 결정하며, 최종적으로는 그 차이를 결정한다.

예를 들면, 지문 검출 회로(100)가 초기화될 때, 제1 선택 단자(A1)는 제1 전력 단자(B1)에 연결되고, 제2 선택 단자(A2)는 제2 전력 단자(B2)에 연결되며, 제1 전력 단자(B1)는 제1 전원 장치(118)의 음극 단자에 연결되고, 제2 전력 단자(B2)는 제1 전원 장치(118)의 양극 단자에 연결되며, 제1 전원 장치(118)는 커패시터(116)를 충전한다. 충전 후에, 커패시터(116)의 전압은 Vs이다. 일 실시예에서, Vc=Vs이고, Vs는 제1 전원 장치(118)의 전압이다. 초기화 동안, 핑거 커패시터(107)의 2개의 단자는 접지에 연결되고, 신호 생성기(114)는 접지에 연결된다(즉, Vt는 접지에 연결됨). 이후에, 제1 선택 단자(A1)가 제1 연결 단자(C1)에 연결되고, 제2 연결 단자(A2)는 제2 선택 단자(C2)에 연결되고, 커패시터(116)는 신호 증폭기(114)의 음극 단자와 신호 증폭기(114)의 출력 단자 사이에 연결된다. 이때, 신호 증폭기(114)의 출력 단자로부터 나오는 출력 전압(Vo)는 Vs와 같으며, 초기화가 완료된다.

지문 검출 회로(100)가 지문을 수집할 때, 신호 생성기(106)는 여기 전압(Vt)을 증가시키며, 여기 전압(Vt)이 증가되는 동안, 핑거 커패시터(107)가 충전되며, 이때 전하량은 Q=Vt×Cx이다. 연산 증폭기의 가상의 단락(virtual short) 및 가상의 오프(virtual off) 특성 때문에, 신호 증폭기(114)로부터 출력되는 전압 Vo는 감소하며, 연산 증폭기의 입력 단자가 접지 레벨에서 유지되도록 커패시터(116)는 동일한 양의 전하로 충전될 필요가 있다. 커패시터(116)에 충전되는 전하량은 (Vs-Vo)×Ci=Vt×Cx이며, 따라서 신호 증폭기(114)의 출력 단자로부터 나오는 전압(Vo)은 Vo=Vs-Vt×Cx/Ci이다. 다음, 전압(Vo)은 샘플링 홀드 회로(108)에 의해 n배 증폭되며, 아날로그-디지털 컨버터(110)로 입력되는 최종 검출 전압은 Va=n×(Vs-Vt×Cx/Ci)이다.

예를 들면, 손가락(500)이 지문 센서(502) 위에 놓여질 때, 종래 검출에서, 융선 커패시터에 대응되는 제1 전압은 Vo1=-2V이고, 골 커패시터에 대응되는 제2 전압은 제1 전압보다 15% 작다고 가정하면, 제2 전압은 vO2=-1.7V이다. 만약 아날로그-디지털 컨버터(110)의 입력 범위가 0~5V라면, 샘플링 홀드 회로(108)는 제1 전압 및 제2 전압을 기껏해야 2.5배만큼 증폭할 수 있는데, 말하자면 증폭된 제1 전압은 Va1=-5V, 증폭된 제2 전압은 Va2=-4.25V이므로 전압 차는 Va1-Va2=-0.75V이다.

일 실시예에서는, 지문을 수집하는데 본 개시의 지문 검출 회로(100)가 사용될 때, 커패시터(116) 양단의 초기 전압이 Vs=1.5V라고 가정하면, 검출하는 동안, 제1 전압 Vo1=1.5-2=-0.5V이고, 제2 전압 Vo2=1.5-1.7=-0.2V이다. 이 경우, 샘플링 홀드 회로(108)는 제1 전압 및 제2 전압을 10배 증폭할 수 있는데, 말하자면, 증폭된 제1 전압(Va1)은 -5V, 증폭된 제2 전압(Va2)은 -2V로, 전압 차(Va1-Va2)는 -3V이므로, 이는 위의 종래 검출에서의 차이보다 -3/-0.74=4배가 더 크다. 제2 전압은 제1 전압보다 60% 작고, 이는 종래 검출에서의 15%보다 4배나 더 크다. 처리 모듈(104)에 의해 수집된 증폭된 제1 전압과 증폭된 제2 전압의 차이가 상대적으로 크고 신호대잡음비가 더 높으므로, 이후의 알고리즘에서 인식하기가 더욱 수월하다.

상술한 예시에서, 여기 전압(Vt)이 5V, 레귤레이션 전압(Vs)이 0, 설정된 인자(n)가 1, 제1 전압(Vo1)이 -2V, 제2 전압(Vo2)이 -1.7V이고, 아날로그-디지털 컨버터(100)의 입력 범위가 0~-5V이라고 가정하면, 아날로그-디지털 컨버터(110)의 한계(limits)는 대개 1V의 허용치(allowance)를 가지므로, 아날로그-디지털 컨버터(100)의 입력 범위는 -1~-4V이다. 양자화(아날로그-디지털 컨버터(110)가 전압을 수집할 때) 동안 전압들의 절대치들이 얻어질 때, 처리 모듈(104)은 증폭된 제1 전압과 증폭된 제2 전압 간의 원하는 차이를, 예를 들면 3V와 같이 설정할 수 있는데, 말하자면 설정된 임계치는 3V이고, 제1 전압과 제2 전압의 차이는 10배 증폭될 수 있다. 상술한 수학식에서 알 수 있듯이, 처리 모듈(104)은 여기 전압(Vt)과 설정된 인자(n) 중 하나 또는 두개를 조절할 수 있다. 만약 여기 전압(Vt)이 10배 증폭된다면, 여기 전압은 50V에 도달하며, 이는 사용자가 직접 터치하기에는 너무 높다. 더욱이, 그처럼 높은 전압을 생성하기가 어렵다. 따라서, 여기 전압(Vt)은 일반적으로 너무 높지 않다. 처리 모듈(104)이 여기 전압(Vt)을 10V로 조절한다고 가정하면, 이는 원래의 여기 전압보다 2배 크며, 설정된 인자(n)는 그에 따라 5배 증폭될 수 있다. 그러면, 증폭된 제1 전압(Va1)의 원하는 값은 -4V(아날로그-디지털 컨버터(110)의 입력 범위의 상한)이다. 여기 전압(Vt) 및 설정된 인자(n)가 결정되었기 때문에, 레귤레이션 전압(Vs)이 상술한 수학식에 따라 연산될 수 있다. 상술한 예시에서는, 초기에, 여기 전압 Vt=5V, 레귤레이션 전압 Vs=0V, 설정된 인자 n=1, 증폭된 제1 전압 Va1=-2V이며, 예를 들면 1×(0-5×Cx/Ci)=-2이고, 따라서 Cx/Ci는 0.4이다. 다음, 처리 모듈(104)은 여기 전압(Vt)을 10V로 조절하고, 증폭 인자(n)를 5로 조절하고, 증폭된 제1 전압 Va1=-4V 및 수학식 5×(Vs-10×Cx/Ci)=-4에 기초하여 레귤레이션 전압을 3.2V로 연산한다. 바꾸어 말하면, 여기 전압 Vt=10V, 설정된 인자 n=5, 레귤레이션 전압 Vs=3.2V일 때, 증폭된 제1 전압 Va1=-4V이고, 위의 설정된 임계치에 따라 증폭된 제2 전압 Va2=-1V이고, 차이는 -3V이고, 이의 절대값은 설정된 임계치와 같다. 이러한 경우에, 차이는 최대한 증폭될 수 있으며, 증폭된 제1 전압 및 증폭된 제2 전압은 아날로그-디지털 컨버터(110)의 측정 범위를 벗어나지 않는다. 바꾸어 말하면, 여기 전압, 설정된 인자 및 레귤레이션 전압을 조절한 후에, 처리 모듈(104)은 조절된 3개의 파라미터들을 가지고 지문 검출 회로를 구성할 수 있고, 지문 검출 회로(100)는 3개의 조절된 파라미터들을 사용해서 지문을 다시 검출하는데, 말하자면 지문 수집 모듈(102)은 조절된 여기 전압 및 조절된 레귤레이션 전압에 따라 조절된 제1 전압 및 조절된 제2 전압을 재출력하며, 샘플링 홀드 회로(108)는 조절된 설정된 인자에 따라 증폭된 제1 전압 및 증폭된 제2 전압을 재출력한다.

본 개시의 실시예에 다른 지문 검출 회로(100)에 의할 때, 만약 증폭된 제1 전압과 증폭된 제2 전압간의 차이가 설정된 임계치보다 작으면, 처리 모듈(104)은 여기 전압, 설정된 인자 및 레귤레이션 전압 중 적어도 하나를 조절함으로써 상술한 차이를 조절하여 원하는 차이를 얻는다. 이러한 방식으로, 처리 모듈(104)에 의해 수집되는 증폭된 제1 전압과 증폭된 제2 전압 간의 차이는 상대적으로 크고, 신호대잡음비가 높으므로, 이는 이후의 알고리즘에서 인식하기가 더 수월하여, 지문 검출의 효과를 개선할 수 있다.

도 3은 본 개시의 다른 예시적인 실시예에 따른 지문 검출 회로의 개략도이다. 도 3에 도시된 바와 같이, 수집 모듈(201)은 신호 증폭기(202), 커패시터(204), 스위치 유닛(206) 및 제2 전원 장치(미도시)를 포함하며, 제2 전원 장치의 전압은 레귤레이션 전압으로 사용된다.

지문을 수집할 때(도 2 참조), 지문 검출 회로(200)는 핑거 커패시터들(융선 커패시터들 및 골 커패시터들)(218)을 생성하기 위해 지문 센서(502)에 의해 손가락(500)에 여기 신호를 인가할 수 있다.

신호 증폭기(202)의 음극 입력 단자는 핑거 커패시터들(208) 중 하나와 연결되고, 신호 증폭기(202)의 양극 입력 단자는 기준 전압 단자(209)와 연결된다. 신호 프로세서(202)는 핑거 커패시터들(208) 중 하나의 커패시턴스 전압과 레귤레이션 전압에 따라 신호 증폭기(202)의 출력 단자로부터 출력 전압을 출력하고, 출력 전압을 샘플링 홀드 회로(210)로 전달할 수 있다.

일 실시예에서, 기준 전압 단자(209)는 제2 전원 장치의 출력 단자인데, 말하자면 신호 증폭기(202)의 양극 단자가 제2 전원 장치와 연결될 수 있다.

일 실시예에서, 커패시터(204)는 지문 센서의 내부 커패시터 또는 다른 커패시터들일 수 있으며, 커패시터(204)의 커패시턴스 값은 대개 고정된다.

스위치 유닛(206)은 신호 증폭기(202)의 음극 입력 단자 및 신호 증폭기(202)의 출력 단자와 각각 연결되며, 제1 전압이 융선 커패시터의 커패시턴스 값과 비선형 관계를 가지며, 제2 전압은 골 커패시터의 커패시턴스 값과 비선형 관계를 가지도록 커패시터(204)가 신호 증폭기(114)의 음극 입력 단자와 신호 증폭기(114)의 출력 단자 사이에 연결되게 제어되도록 구성된다.

일 실시예에서, 스위치 유닛(206)은 커패시터(204)와 병렬 연결된다. 스위치 유닛(206)은 제1 연결 단자(D1) 및 제2 연결 단자(D2)를 포함한다.

제1 연결 단자(D1)는 커패시터(204)의 제1 단자 및 신호 증폭기(114)의 음극 입력 단자와 각각 연결된다. 제2 연결 단자(D2)는 커패시터(204)의 제2 단자 및 신호 증폭기(202)의 출력 단자와 각각 연결된다.

스위치 유닛(206)이 턴 오프될 때, 커패시터(204)는 신호 증폭기(202)의 음극 입력 단자 및 신호 증폭기(202)의 출력 단자와 각각 통전(communicate)된다. 즉, 스위치 유닛(206)이 턴오프될 때 커패시터(204)는 신호 증폭기(202)의 음극 입력 단자 및 신호 증폭기(202)의 출력 단자와 각각 통전(communicate)된다. 상술한 통전(communications)은 연결(connection) 및 전기적 도전(electric conduction)을 의미한다.

스위치 유닛(206)이 턴온될 때, 커패시터(204)는 신호 증폭기(202)의 음극 입력 단자와 신호 증폭기(202)의 출력 단자 사이에서 연결 해제된다. 본 실시예에서, 스위치 유닛(206)이 턴 온될 때, 비록 커패시터(204)가 신호 증폭기(202)의 음극 입력 단자와 신호 증폭기(202)의 출력 단자 사이에 연결되어 있기는 하나, 커패시터(204)는 스위치 유닛(206)에 의해 단락되어 커패시터(204)는 신호 증폭기(202)의 음극 입력 단자 및 신호 증폭기(202)의 출력 단자와 각각 통전(communications)될 수 없다.

따라서, 신호 증폭기(202)의 출력 단자로부터 나오는 출력 전압은 제2 전원 장치의 전압과 같아진다. 커패시터(204)는 단락되고, 신호 증폭기(202)의 음극 입력 단자 및 신호 증폭기(202)의 출력 단자 사이에서 연결 해제되며, 따라서 신호 증폭기(202)의 출력 단자로부터 나오는 출력 전압에 아무런 영향을 미치지 않는다.

일 실시예에서는, 도 3에 도시된 바와 같이, 지문 검출 회로(200)는 샘플링 홀드 회로(210) 및 아날로그-디지털 컨버터(214)를 더 포함한다. 샘플링 홀드 회로(210)는 신호 증폭기(202)의 출력 단자와 아날로그-디지털 컨버터(214)의 단자 사이에 연결된다. 샘플링 홀드 회로(210)는 신호 증폭기(202)의 출력 단자로부터 나오는 출력 전압을 설정된 인자만큼 증폭하도록 구성된다. 아날로그-디지털 컨버터(214)는 증폭된 출력 전압을 수치 값으로 변환하고 저장한다. 지문 검출 회로(200)는 디지털 신호 처리를 위해 디지털 신호 프로세서(미도시)를 더 포함할 수 있고, 디지털 신호 프로세서는 아날로그-디지털 컨버터(214)의 출력 단자와 연결될 수 있다. 신호 증폭기(202)로부터 출력되는 디지털화된 전압은 이후의 연산을 위해 편하다.

일 실시예에서, 핑거 커패시터들(208) 중 하나의 커패시턴스 값은 수학식 Vo = (Vs-Vt×Cx/Ci)에 따라 결정되고, 여기서 Vo는 신호 증폭기(202)의 출력 단자로부터 출력되는 출력 전압, Vt는 여기 신호의 전압 크기(여기 전압), Cx는 핑거 커패시터들(208) 중 하나의 커패시턴스 값, Ci는 커패시터(204)의 커패시턴스 값, Vs는 제2 전원 장치의 전압(레귤레이션 전압)이다. 위의 수학식에 따라 신호 증폭기(202)의 출력 단자로부터 나오는 출력 전압(Vo)은 핑거 커패시터들(208) 중 하나의 커패시턴스 값(Cx)과 비선형 관계를 가진다.

예를 들면, 지문 검출 회로(200)가 초기화될 때, 스위치 유닛(206)은 턴 온되고, 핑거 커패시터(208)의 2개의 단자는 초기화 동안 접지에 연결되고, 신호 생성기(212)는 접지에 연결된다(Vt가 접지와 연결됨). 이때, 신호 증폭기(202)의 출력 단자로부터 나오는 전압(Vo)은 Vs와 같으며, 초기화가 완료된다.

지문 검출 회로(200)가 지문을 수집할 때, 스위치 유닛(206)은 턴 오프되며, 신호 생성기(212)는 여기 신호(Vt)를 증가시키고, 여기 신호(Vt)를 증가시키는 동안, 핑거 커패시터(208)가 충전되며, 여기서 전하량은 Q=Vt×Cx이다. 연산 증폭기의 가상의 단락(virtual short) 및 가상의 오프(virtual off) 특성 때문에, 신호 증폭기(202)의 출력 전압은 감소하며, 연산 증폭기의 입력 단자가 제2 전원 장치의 전압(Vs)에서 유지되도록 커패시터(204)는 동일한 양의 전하로 충전된다. 커패시터(204)로 충전되는 전하량은 Q=(Vs-Vo)×Ci=Vt×Cx이며, 신호 증폭기(202)의 출력 전압(Vo)은 Vo=Vs-Vt×Cx/Ci이다. 다음, 전압(Vo)는 샘플링 홀드 회로(210)에 의해 n배 증폭되며, 아날로그-디지털 컨버터(212)로 입력되는 최종 검출 전압은 Va=n×(Vs-Vt×Cx/Ci)이다. 따라서, 여기 전압(Vt), 제2 전원 장치의 전압(Vs), 및 설정된 인자(n) 중 적어도 하나를 조절함으로써, 신호 증폭기(202)로부터 나오는 전압이 조절될 수 있고, 예를 들면 증폭된 제1 전압 또는 증폭된 제2 전압이 조절될 수 있고, 이로써 증폭된 제1 전압 및 증폭된 제2 전압 간의 차이를 조절할 수 있다.

구체적인 조절 과정은 제1 실시예에 있는 것들을 나타내며, 여기서는 장황하게 설명하지 않는다.

본 개시의 실시예에 따른 지문 검출 회로(200)에 의하면, 만약 증폭된 제1 전압과 증폭된 제2 전압간의 차이가 설정된 임계치보다 작으면, 처리 모듈(104)은 여기 전압, 설정된 인자 및 레귤레이션 전압 중 적어도 하나를 조절함으로써 상술한 차이를 조절하여 원하는 차이를 얻는다. 이러한 방식으로, 처리 모듈(104)에 의해 수집되는 증폭된 제1 전압과 증폭된 제2 전압 간의 차이는 상대적으로 크고, 신호대잡음비가 높으므로, 이는 이후의 알고리즘에서 인식하기가 더욱 수월하여, 지문 검출의 효과를 개선할 수 있다.

도 4는 본 개시의 또 다른 예시적인 실시예에 따른 지문 검출 회로의 개략도이다. 도 4에 도시된 바와 같이, 지문 검출 회로(300)는 신호 증폭기(302), 커패시터(304), 가변 저항기(rheostat)(306) 및 스위치 유닛(308)을 포함한다.

지문을 수집할 때(도 2 참조), 지문 검출 회로(100)는 핑거 커패시터들(융선 커패시터들 및 골 커패시터들)(310)을 생성하기 위해 여기 신호를 손가락(500)에 인가할 수 있다.

신호 증폭기(302)의 음극 입력 단자는 핑거 커패시터(310)와 연결되며, 신호 증폭기(302)의 양극 입력 단자는 기준 전압 단자(312)와 연결된다. 신호 증폭기(302)는 핑거 커패시터들(310) 중 하나의 커패시턴스 값과 레귤레이션 전압에 따라 신호 증폭기(302)의 출력단자로부터 제1 전압 또는 제2 전압을 출력한다.

일 실시예에서, 기준 전압 단자(312)는 접지 단자이며, 말하자면 신호 증폭기(302)의 양극 단자가 접지 단자에 연결될 수 있다.

일 실시예에서, 커패시터(304)는 지문 센서의 내부 커패시터 또는 다른 커패시터들일 수 있으며, 커패시터(304)의 커패시턴스 값은 대개 고정된다. 커패시터(304)는 신호 증폭기(302)의 음극 입력 단자 및 신호 증폭기(302)의 출력 단자 사이에 연결된다.

스위치 유닛(206)은 가변 저항기(306)와 직렬 연결되며, 가변 저항기(306)가 커패시터(304)와 병렬 연결되게 제어되도록 구성된다.

일 실시예에서, 스위치 유닛(308)은 제1 연결 단자(E1) 및 제2 연결 단자(E2)를 포함한다. 스위치 유닛(308)이 턴온될 때, 즉 제1 전압이 융선 커패시터들 중 하나의 커패시턴스 값과 비선형 관계를 가지며, 제2 전압은 골 커패시터들 중 하나의 커패시턴스 값과 비선형 관계를 가지도록 제1 연결 단자(E1)가 제2 연결 단자(E2)와 연결되고, 가변 저항기(306)는 커패시터(304)와 병렬 연결된다.

스위치 유닛(308)이 턴 오프될 때, 즉 제1 연결 단자(E1)가 제2 연결 단자(E2)로부터 연결 해제될 때, 가변 저항기(306)는 커패시터(304)의 방전 루프에 연결되지 않는다. 지문 검출 회로(300)가 넓은 범위의 파라미터들에 기초하여 지문데이터를 수집할 때 스위치 유닛(308)이 턴 오프될 수 있다.

일 실시예에서, 도 4에 도시된 바와 같이, 지문 검출 회로(300)는 샘플링 홀드 회로(316) 및 아날로그-디지털 컨버터(318)를 더 포함한다. 샘플링 홀드 회로(316)는 신호 증폭기(302)의 출력 단자와 아날로그-디지털 컨버터(318)의 단자 사이에 연결된다. 샘플링 홀드 회로(316)는 신호 증폭기(302)의 출력 단자로부터 나오는 출력 전압을 설정된 인자만큼 증폭하도록 구성된다. 아날로그-디지털 컨버터(318)는 증폭된 출력 전압을 수치 값으로 변환하고 저장한다. 지문 검출 회로(300)는 디지털 신호 처리를 위해 디지털 신호 프로세서(미도시)를 더 포함할 수 있고, 디지털 신호 프로세서는 아날로그-디지털 컨버터(318)의 출력 단자와 연결될 수 있다. 신호 증폭기(302)로부터 출력되는 디지털화된 전압은 이후의 연산을 위해 편하다.

예를 들면, 지문 검출 회로(300)가 초기화될 때, 처리 모듈은 스위치 유닛(308)을 제어하여 턴온시키며, 커패시터(304)는 충전되지 않고, 핑거 커패시터(310)가 접지에 연결되며, 신호 생성기(314)가 접지에 연결(여기 전압 Vt가 접지에 연결)된다. 이때, 신호 증폭기(302)의 출력 전압(Vo)는 0과 같다.

지문 검출 회로(300)가 지문을 수집할 때, 신호 생성기(314)는 여기 전압(Vt)을 증가시키고, 여기 전압(Vt)이 증가되는 동안, 핑거 커패시터(310)가 충전되며, 여기서 전하량은 Q=Vt×Cx이다. 연산 증폭기의 가상의 단락(virtual short) 및 가상의 오프(virtual off) 특성 때문에, 신호 증폭기(302)의 출력 전압은 감소하며, 연산 증폭기의 입력 단자가 접지 레벨에서 유지되도록 커패시터(304)는 동일한 양의 전하로 충전된다. 그러면, 커패시터(304)로 충전되는 전하량은 Q=(0-Vo)×Ci=Vt×Cx이며, 따라서 출력 전압(Vo)은 Vo=-Vt×Cx/Ci이다. 이때, 커패시터(304)의 양단 전압은 -Vo, 말하자면 커패시터(304)의 좌측 단자의 전압은 0이고, 커패시터(304)의 우측 단자의 전압은 -Vo이며, 커패시터(304)와 병렬 연결된 가변 저항기(306)로 방전되며, 지점 전류(point current)는 I=-Vo/Rs("-"는 전류 방향, 즉 왼쪽에서 오른쪽)이다. 짧은 시간 주기 Ts 후에(가변 저항기(306)로의 방전과 함께, 출력 전압(Vo)는 감소하고, 전류는 감소한다. 전류는 시간 주기가 매우 짧다면 많이 감소하지 않으며, 이로써 전류는 시간 주기 Ts 동안 I로 근사화된다), 방전된 전하량은 Qs=I×Ts이다. 방전된 전하는 모두 커패시터(304)로부터 나오므로, 커패시터(304)의 양단간 전압은 감소하며, 감소량은 Vs=Qs/Ci이다. 따라서, 신호 증폭기(302)로부터 나오는 최종 출력 전압은 Vo= -Vt×Cx/Ci-(-Vs)=Vs-Vt×Cx/Ci이다. 출력 전압(Vo)은 샘플링 홀드 회로(346)에 의해 n배 증폭되며, 따라서 아날로그-디지털 컨버터(318)로 입력되는 최종 검출 전압은 Va=n×(Vs-Vt×Cx/Ci)이고, 여기서 Vs=Qs/Ci=I×Ts/Ci=Vo/Rs×Ts/Ci =Vt×Cx×Ts/(Ci×Ci×Rs)이고, 검출 주기 Ts는 고정된 값이며, 지문 검출 회로에서 Ts=2.5㎲와 같이 미리 설정될 수 있다. 더욱이, 검출 주기 Ts는 여기 신호의 주기보다 작을 수 있다. 따라서, 처리 모듈은 가변 저항기(306)의 저항값을 조절함으로써, 커패시터 양단의 전압(레귤레이션 전압) 감소량을 제어할 수 있고, 따라서 신호 증폭기(302)의 출력 전압(Vo)을 제어할 수 있다.

상술한 지문 검출 회로(300)에 의하면, 만약 증폭된 제1 전압과 증폭된 제2 전압간의 차이가 설정된 임계치보다 작으면, 처리 모듈은 여기 전압, 설정된 임계치 및 레귤레이션 전압 중 적어도 하나를 조절함으로써 상술한 차이를 조절하여 원하는 차이를 얻는다. 이러한 방식으로, 처리 모듈에 의해 수집되는 증폭된 제1 전압과 증폭된 제2 전압 간의 차이가 상대적으로 크고, 신호대잡음비가 높으므로, 이는 이후의 알고리즘에서 인식하기가 더 수월하여, 지문 검출의 효과를 개선할 수 있다.

도 5는 본 개시의 예시적인 실시예에 따른 전자 디바이스의 개략도이다. 도 5에 도시된 바와 같이, 전자 디바이스(400)는 지문 검출 회로를 포함한다. 지문 검출 회로는 전자 디바이스(400) 내에 구성될 수 있다. 지문 검출 회로는 위의 실시예들의 상술한 지문 검출 회로들 중 어느 하나일 수 있다.

본 개시의 실시예들에 따른 전자 디바이스에 의하면, 만약 증폭된 제1 전압과 증폭된 제2 전압간의 차이가 설정된 임계치보다 작으면, 처리 모듈은 여기 전압, 설정된 임계치 및 레귤레이션 전압 중 적어도 하나를 조절함으로써 상술한 차이를 조절하여 원하는 차이를 얻는다. 이러한 방식으로, 처리 모듈에 의해 수집되는 증폭된 제1 전압과 증폭된 제2 전압 간의 차이는 상대적으로 크고, 신호대잡음비가 높으므로, 이는 이후의 알고리즘에서 인식하기가 더 수월하여, 지문 검출의 효과를 개선할 수 있다.

일 실시예에서, 전자 디바이스(400)는 휴대폰일 수 있다. 다른 실시예에서, 전자 디바이스(400)는 테블릿 PC, 노트북 컴퓨터, 지능적 웨어러블 디바이스, 오디오 플레이어, 비디오 플레이어, 또는 지문 검출이 필요한 어떠한 다른 전자 디바이스일 수도 있다.

수집 윈도우(402)는 전자 디바이스(400)의 전면 패널(404) 상에 배치될 수 있고, 따라서 사용자의 지문을 수집하기 편하다. 명백히, 수집 윈도우(402)는, 전자 디바이스(400)의 측면 또는 후면 패널과 같이, 전자 디바이스(400)의 다른 위치에 존재도록 구성될 수 있다.

결론적으로, 전자 디바이스(400)는 개선된 지문 검출 효과를 가질 수 있다.

도 6은 본 개시의 예시적인 실시예에 다른 지문 검출 방법의 흐름도이다. 도 6에 도시된 바와 같이, 지문 검출 방법은 다음 단계들을 포함할 수 있다.

단계 S11에서, 지문 데이터가 수집된다.

구체적으로, 융선 커패시터들 및 골 커패시터들을 생성하기 위해 여기 신호가 손가락에 인가된다. 다음, 수집 유닛은 레귤레이션 전압, 융선 커패시터들 중 하나의 커패시턴스 값 및 골 커패시터들 중 하나의 커패시턴스 값에 따라 제1 전압 또는 제2 전압을 생성한다.

단계 S12에서, 지문 데이터가 분석되며, 얻은 차이가 설정된 임계치 이상인지 결정된다.

구체적으로, 처리 모듈은 설정된 인자로 제1 전압 및 제2 전압을 증폭시키고, 증폭된 제1 전압 및 증폭된 제2 전압간의 차이를 연산하고, 차이가 설정된 임계치 이상인지 결정한다. 차이가 설정된 임계치 이상인 경우 단계 S13이 실행되며, 그렇지 않다면 단계 S14가 실행된다.

단계 S13에서, 지문 수집이 완료되며, 연산 과정이 개시된다.

구체적으로, 처리 모듈은 제1 전압에 따라 융선 커패시터들 중 하나의 커패시턴스 값을 연산하고, 제2 전압에 따라 골 커패시터들 중 하나의 커패시턴스 값을 연산한다.

단계 S14에서는, 설정된 임계치 및 차이에 따라 여기 전압, 설정된 인자 및 레귤레이션 전압 중 적어도 하나가 조절되며, 지문 검출 회로는 적어도 하나의 조절된 파라미터를 사용해서 재구성된다.

구체적으로, 처리 모듈은 우선 상술한 차이 및 설정된 임계치에 따라 원하는 증폭 인자를 연산하고(단계 S41), 원하는 증폭 인자에 따라 여기 전압(Vt)과 설정된 인자(n)의 사용 가능한 조합들을 찾고, 이러한 조합들로부터 지문 검출 회로에 가장 적절한 하나의 조합을 선택한다(S42). 다음, 처리 모듈은 선택된 조합에 따라 레귤레이션 전압(Vs)을 조절하고(S43), 얻은 레귤레이션 전압(Vs), 여기 전압(Vt) 및 설정된 인자(n)를 사용해서 지문 검출 회로를 재구성한다(S44).

상술한 지문 검출 방법은 상술한 지문 검출 회로에 의해 구현될 수 있음을 이해하여야 한다.

지문을 수집하기 전에, 처리 모듈은 다양한 범위(wide range)의 파라미터들을 가지고 지문 검출 회로를 구성할 수 있다. 다양한 범위의 파라미터들은 지문 검출 회로에 의해 수집된 지문 데이터가 많은 지문 특성들에 적응할 수 있다는 것을 보증하는데 사용된다. 예를 들면, 넓은 범위는 큰 검출 범위이며, 이는 일반적으로 작은 설정된 인자와 적절한 전압을 가진 범위를 의미한다. 이러한 방식으로, 대부분의 지문 데이터는 아날로그-디지털 컨버터의 검출 범위 내에 존재하며, 데이터 오버플로우가 발생되지 않는다는 것을 보증할 수 있다.

상술한 구성 후에, 지문 수집이 개시되며, 다음 처리 모듈은 증폭된 제1 전압과 증폭된 제2 전압간의 차이가 설정된 임계치 이상인지 결정한다. 만약 차이가 설정된 임계치 이상이면, 처리 모듈은 제2 전압에 따라 골 커패시터들 중 하나의 커패시턴스 값을 연산하고, 제1 전압에 따라 융선 커패시터들 중 하나의 커패시턴스 값을 연산한다. 차이가 설정된 임계치 미만이면, 처리 모듈은 설정된 임계치 및 차이에 따라 원하는 증폭 인자를 연산한다. 예를 들면, 차이가 -0.5V이고, 설정된 임계치가 -3V라면, 원하는 설정된 인자는 6이다.

다음, 처리 모듈은 조절된 여기 전압 및 조절된 설정된 인자를 얻기 위해, 원하는 증폭 인자에 따라 여기 전압 및 설정된 인자를 조절한다. 증폭 인자는 여기 전압(Vt)×설정된 인자(n)에 의해 결정된다. 따라서, 각 증폭 인자는 여기 전압들 및 설정된 인자들의 수열(sequence)에 대응한다. 예를 들면, 만약 증폭 인자가 10이라면, 처리 모듈은 여기 전압을 증폭시키지 않고, 설정된 인자를 10배만큼 증가시키거나; 또는 처리 모듈은 여기 전압을 4배만큼 증폭시키고, 설정된 인자를 2.5배 만큼 증폭시킬 수 있다.

그러나, 지문 검출 회로에서, 여기 전압 및 설정된 인자의 값들은 일반적으로 제한되며, 임의로 설정될 수 없다. 그러면, 원하는 증폭 인자에 대응하는 집합은 제한된 여기 전압들 및 제한된 설정된 인자들의 이러한 조합들에 의해 형성될 수 있고, 최대의 효과를 구현할 수 있는 하나의 조합이 이러한 상태들로부터 선택될 수 있으며, 말하자면 여기 전압의 값 및 설정된 인자의 값이 결정된다. 예를 들면, 만약 차이를 10배 증폭시키고자 한다면, 처리 모듈은 설정된 인자(n)를 2, 3, 4, 5, 6, 7 또는 8로 선택하고, 여기 전압(Vt)은 3V, 4V, 5V, 6V, 7V, 8V, 9V 또는 10V로 선택할 수 있으며, 이는 원래의 여기 전압 5V와 비교할 때 각각 0.6배, 0.8배, 1배, 1.2배, 1.4배, 1.8배 및 2배이다. 차이를 10배 증폭하고자 한다면, 차이를 대략 10배 증폭할 수 있는 조합들은 (n=5, Vt=10, 10배 증폭), (n=6, Vt=8, 9.6배 증폭), (n=7, Vt=7, 9.8배 증폭), (n=8, Vt=6, 9.6배 증폭), (n=9, Vt=6, 10. 8배 증폭), (n=10, Vt=5, 10배 증폭)를 포함한다. 이러한 조합들 중 Vt가 클수록 신호대잡음비가 크고, 전력 소모가 크다. 따라서, 처리 모듈은 사용자의 요구 및 전력 소모에 따라 상대적으로 높은 신호대잡음비를 가진 조합을 선택할 수 있다.

조절된 여기 전압의 값과 조절된 설정된 인자의 값을 결정한 후에는, 처리 모듈은 조절된 여기 전압과 조절된 설정된 인자에 따라 레귤레이션 전압(Vs)의 값을 얻을 수 있다.

다음, 처리 모듈은 이러한 조절된 여기 전압, 조절된 설정된 인자 및 조절된 레귤레이션 전압을 사용해서 지문 검출 회로를 구성한다. 다음, 지문 검출 회로는 새로운 지문 데이터를 얻기 위해 다시 지문을 수집하고, 증폭된 제1 전압과 증폭된 제2 전압 간의 차이가 이러한 데이터에 따른 조건에 부합하는지 결정하며, 만약 그렇다면 지문 수집이 완료되며, 그렇지 않다면 차이가 조건에 부합할 때까지 지문 검출 및 분석이 반복된다. 따라서, 지문 검출 회로는 손가락에 대한 자기-적응(self-adaption)을 구현할 수 있다. 만약 손가락이 젖어 있거나 또는 손가락에 얕은 골(shallow valley)을 가진다면, 더 높은 대조(contrast), 더 높은 신호대잡음비와 더 큰 차이를 얻기 위해 지문 검출 회로가 지문을 다시 수집하도록 처리 모듈은 다시 지문 검출 회로를 구성할 것이다. 이러한 방식으로, 이후의 알고리즘은 더욱 높은 정확도를 가질 수 있으며, 사용자는 더 나은 경험을 가질 수 있고, 지문 검출의 효과도 개선될 수 있다.

본 개시의 실시예들에 따른 지문 검출 방법에 의할 때, 증폭된 제1 전압과 증폭된 제2 전압 간의 차이가 설정된 임계치 미만이면, 처리 모듈은 여기 전압, 설정된 임계치 및 레귤레이션 전압 중 적어도 하나를 조절함에 의해 상술한 차이를 조절함으로써, 원하는 차이를 얻는다. 이러한 방식으로, 처리 모듈에 의해 수집되는 증폭된 제1 전압 및 증폭된 제2 전압 간의 차이는 상대적으로 크고, 신호대잡음비가 더욱 크므로, 이후의 알고리즘에서 인식하기 수월하여 지문 검출의 효과를 개선할 수 있다.

본 명세서의 설명에서, "일 실시예", "일부 실시예", "하나의 실시예", "다른 실시예", "예시", "구체적 예시", 또는 "일부 예시"와 같은 참조 용어는 본 개시의 적어도 하나의 실시예 또는 예시에 포함된 실시예 또는 예시와 관련하여 설명된 구체적 특징, 구조, 재료 또는 특징을 의미한다. 따라서, 본 명세서를 통해 다양한 장소에서의 "일부 실시예에서", "하나의 실시예에서", "일 실시예에서", "다른 예시에서", "하나의 예시에서", "구체적 예시에서", "일부 예시에서"와 같은 표현들의 출현은 반드시 본 개시의 동일한 실시예 또는 예시를 언급하는 것은 아니다. 더욱이, 구체적인 특징들, 구조들, 재료들 또는 특성들은 하나 이상의 실시예들 또는 예시들에서 적절한 방식으로 조합될 수 있다.

부가하여, "제1" 및 "제2"와 같은 용어들은 설명의 목적으로 여기에 사용되며, 상대적인 중요성 또는 중요도를 나타내거나 암시하거나 또는 나타난 기술적 특징의 수를 암시하려는 의도는 아니다. 따라서, "제1" 및 "제2"로 정의된 특징은 하나 이상의 이러한 특징을 포함할 수 있다. 본 발명의 설명에서, "복수의"는, 다르게 구체화되지 않는 한, 2개 이상을 의미한다.

본 개시의 각 부분들은 하드웨어, 소프트웨어, 펌웨어 또는 이들의 조합을 사용해서 구현될 수 있다. 위에서 언급된 실시예들, 복수의 단계들 또는 방법들은 메모리에 저장되고 적절한 명령 실행 시스템에서 실행되는 소프트웨어 또는 펌 웨어를 사용해서 구현될 수 있다. 예를 들면, 다른 실시예에서와 유사하게, 하드웨어에 의해 구현된다면, 단계들 또는 방법들은 당해 분야에서 알려진 다음의 기술들, 예컨대 데이터 신호에 대한 로직 기능을 구현하도록 구성된 로직 게이트 회로를 가지는 이산 로직 회로, 적절한 조합 로직 게이트 회로를 가지는 주문형 집적 회로, 프로그램 가능한 게이트 어레이(PGA), 필드-프로그램 가능한 게이트 어레이(FPGA) 등 중 하나 또는 조합에 의해 구현될 수 있다.

당해 분야의 숙련자라면 본 개시의 위에서 언급된 예시적인 방법의 전부 또는 일부 단계는 프로그램을 가지고 관련된 하드웨어를 명령함에 의해 얻어질 수 있다는 점을 이해할 것이다. 프로그램은 컴퓨터로 판독 가능한 매체에 저장될 수 있고, 프로그램은 컴퓨터상에서 동작할 때 본 개시의 방법 실시예에서의 단계들 중 하나 또는 조합을 포함한다.

부가하여, 본 개시의 실시예들의 각 기능 셀은 프로세싱 모듈 내에 통합되거나 또는 이러한 셀들은 별개의 물리적 존재이거나 또는 2개 이상의 셀들이 하나의 프로세싱 모듈 내에 통합될 수 있다. 통합 모듈은 하드웨어의 형태이거나 또는 소프트웨어 모듈의 형태로 구현될 수 있다. 통합 모듈이 소프트웨어 기능 모듈의 형태로 구현될 수 있다. 통합 모듈이 소프트웨어 기능 모듈들의 형태로 구현되고 독립적 제품으로 팔리거나 사용된다면, 통합 모듈들은 컴퓨터로 판독 가능한 저장 매체에도 저장될 수 있다.

위에서 언급된 저장 매체는 롬(ROM), 마그네틱 디스크 또는 광 디스크일 수 있다.

비록 본 개시는 실시예들을 참조하여 설명되었지만, 당해 분야의 숙련자들에게는 본 개시가 본 개시를 실행하는 분야의 숙련자들에게 발생하는 다른 실시예를 포함한다는 점에 유의하여야 한다. 따라서, 본 개시는 실시예들에 제한되는 것은 아니다.

Claims

융선 커패시터들(ridge capacitors) 및 골 커패시터들(valley capacitors)을 생성하기 위해 여기 신호를 손가락에 인가하도록 구성된 지문 검출 회로에 있어서,
복수의 수집 유닛을 포함하는 지문 수집 모듈로, 상기 복수의 수집 유닛 각각은 레귤레이션 전압을 가지며, 상기 융선 커패시터들 중 하나의 커패시턴스 값, 상기 골 커패시터들 중 하나의 커패시턴스 값, 및 상기 레귤레이션 전압에 따라 제1 전압 또는 제2 전압을 출력하도록 구성된, 상기 지문 수집 모듈; 및
상기 지문 수집 모듈과 연결되어, 상기 제1 전압 및 상기 제2 전압을 설정된 인자만큼 증폭시키며, 증폭된 제1 전압 및 증폭된 제2 전압 간의 차이를 연산하고, 상기 차이가 설정된 임계치 이상인지 결정하도록 구성된 처리 모듈;을 포함하며,
상기 차이가 상기 설정된 임계치 이상이면, 상기 처리 모듈은 상기 제1 전압에 따라 상기 융선 커패시터들 중 하나의 커패시턴스 값을 연산하고, 상기 제2 전압에 따라 상기 골 커패시터들 중 하나의 커패시턴스 값을 연산하도록 더 구성되며,
상기 차이가 상기 설정된 임계치 미만이면, 상기 처리 모듈은 상기 설정된 임계치 및 상기 차이에 따라 상기 여기 신호의 전압 크기인 여기 전압, 상기 설정된 인자 및 상기 레귤레이션 전압 중 적어도 하나를 조절하고, 적어도 하나의 조절된 파라미터를 사용해서 상기 지문 수집 모듈 및 상기 처리 모듈을 설정하도록 더 구성된 지문 검출 회로.
제1항에 있어서,
상기 설정된 인자가 조절되면, 상기 처리 모듈은 조절된 설정된 인자만큼 상기 제1 전압 및 상기 제2 전압을 증폭시키고, 증폭된 제1 전압의 조절된 값과 및 증폭된 제2 전압의 조절된 값 간의 조절된 차이를 연산하고, 조절된 차이가 상기 설정된 임계치 이상인지 결정하도록 더 구성되며,
상기 여기 전압 및 상기 레귤레이션 전압 중 적어도 하나가 조절되거나, 또는 상기 여기 전압, 상기 레귤레이션 전압 및 상기 설정된 인자 각각이 조절되면, 상기 수집 유닛은 상기 융선 커패시터들 중 하나의 커패시턴스 값, 상기 골 커패시터들 중 하나의 커패시턴스 값 및 조절된 레귤레이션 전압에 따라 제1 조절된 전압 또는 제2 조절된 전압을 출력하도록 더 구성되고, 상기 처리 모듈은 상기 제1 조절된 전압 및 상기 제2 조절된 전압을 상기 설정된 인자 또는 상기 조절된 설정된 인자만큼 증폭시키고, 상기 제1 조절된 전압의 증폭된 값 및 상기 제2 조절된 전압의 증폭된 값 간의 조절된 차이를 연산하고, 상기 조절된 차이가 상기 설정된 임계치 이상인지 결정하도록 더 구성된 지문 검출 회로.
제1항 또는 제2항에 있어서,
제1 전압은, 상기 융선 커패시터들 중 하나의 커패시턴스 값과 비선형 관계를 가지며,
상기 제2 전압은, 상기 골 커패시터들 중 하나의 커패시턴스 값과 비선형 관계를 가지는 지문 검출 회로.
제1항 내지 제3항 중 어느 한 항에 있어서,
각 수집 유닛은, 신호 증폭기, 커패시터 및 스위치 유닛을 가지며,
상기 신호 증폭기는, 상기 융선 커패시터들 중 하나 또는 골 커패시터들 중 하나와 연결된 음극 입력 단자, 전압 기준 단자와 연결된 양극 입력 단자, 및 상기 제1 전압 또는 상기 제2 전압을 출력하도록 구성된 출력 단자를 구비하고,
상기 스위치 유닛은, 상기 신호 증폭기의 음극 입력 단자 및 출력 단자에 각각 연결되고, 상기 신호 증폭기의 음극 입력 단자 및 출력 단자 사이에 연결된 커패시터를 제어하도록 구성된 지문 검출 회로.
제4항에 있어서,
상기 스위치 유닛을 통해 상기 커패시터와 연결된 제1 전원 장치;를 더 포함하며,
상기 스위치 유닛은, 상기 제1 전원 장치가 상기 커패시터를 충전하도록 제어되거나 또는 상기 커패시터가 상기 제1 전원 장치로부터 연결 해제되게 제어되도록 구성되며,
상기 커패시터의 양 단자 사이의 전압은, 상기 레귤레이션 전압인 지문 검출 회로.
제4항 또는 제5항에 있어서,
상기 전압 기준 단자는, 접지 단자인 지문 검출 회로.
제4항 내지 제6항 중 어느 한 항에 있어서,
상기 스위치 유닛은, 제1 스위치 및 제2 스위치를 포함하며;
상기 제1 스위치는, 제1 선택 단자, 제1 전력 단자 및 제1 연결 단자를 구비하고, 상기 제1 선택 단자는 상기 커패시터의 제1 단자와 연결되며, 상기 제1 전력 단자는 상기 제1 전원 장치의 제1 전극과 연결되며, 상기 제1 연결 단자는 상기 신호 증폭기의 음극 입력 단자와 연결되며;
상기 제2 스위치는, 제2 선택 단자, 제2 전력 단자 및 제2 연결 단자를 구비하고, 제2 선택 단자는 상기 커패시터의 제2 단자와 연결되며, 상기 제2 전력 단자는 상기 제1 전원 장치의 제2 전극과 연결되며, 상기 제2 연결 단자는 상기 신호 증폭기의 출력 단자와 연결되며;
상기 제1 선택 단자는 상기 제1 연결 단자 또는 상기 제1 전력 단자와 연결되고, 상기 제2 선택 단자는 상기 제2 연결 단자 또는 상기 제2 전력 단자와 연결되도록 구성된 지문 검출 회로.
제7항에 있어서,
상기 제1 선택 단자가 상기 제1 연결 단자와 연결되고 상기 제1 전력 단자와 연결 해제되며, 상기 제2 선택 단자가 상기 제2 연결 단자와 연결되고 상기 제2 전력 단자와 연결 해제되면, 상기 커패시터는 상기 신호 증폭기의 음극 입력 단자 및 출력 단자 사이에 연결되고 상기 제1 전원 장치로부터 연결 해제되는 지문 검출 회로.
제7항에 있어서,
상기 제1 선택 단자가 상기 제1 전력 단자와 연결되고 상기 제1 연결 단자로부터 연결 해제되며, 상기 제2 선택 단자가 상기 제2 전력 단자와 연결되고 상기 제2 연결 단자로부터 연결 해제되면, 상기 제1 전원 장치는 상기 커패시터를 충전하도록 구성된 지문 검출 회로.
제4항에 있어서,
제2 전원 장치;를 더 포함하며,
상기 기준 전압 단자는 상기 제2 전원 장치의 출력 단자이며, 상기 스위치 유닛은 상기 커패시터와 병렬 연결되고, 상기 제2 전원 장치의 전압은 상기 레귤레이션 전압이 되도록 구성되며;
상기 스위치 유닛이 턴 오프되면, 상기 커패시터는 상기 신호 증폭기의 음극 입력 단자 및 상기 신호 증폭기의 출력 단자와 각각 통전(communicate)되며;
상기 스위치 유닛이 턴 온되면, 상기 커패시터는 상기 신호 증폭기의 음극 입력 단자 및 출력 단자 사이에서 연결 해제되는 지문 검출 회로.
제5항 또는 제10항에 있어서,
상기 융선 커패시터들 중 하나의 커패시턴스 값 또는 상기 골 커패시터들 중 하나의 커패시턴스 값은, 하기의 수학식:
Vo=(Vs-Vt×Cx/Ci)
에 따라 결정되며, 여기서 Vo는 상기 제1 전압 또는 상기 제2 전압, Vt는 상기 여기 전압, Cx는 융선 커패시터들 중 하나의 커패시턴스 값 또는 골 커패시터들 중 하나의 커패시턴스 값, Ci는 상기 커패시터의 커패시턴스 값, Vs는 레귤레이션 전압인 지문 검출 회로.
제1항 내지 제3항 중 어느 한 항에 있어서,
각 수집 유닛은, 신호 증폭기, 커패시터, 가변 저항기(rheostat) 및 스위치 유닛을 포함하며;
상기 신호 증폭기는, 상기 융선 커패시터들 중 하나 또는 상기 골 커패시터들 중 하나와 연결된 음극 입력 단자, 전압 기준 단자와 연결된 양극 입력 단자, 및 상기 제1 전압 또는 상기 제2 전압을 출력하도록 구성된 출력 단자를 구비하고;
상기 커패시터는, 상기 신호 증폭기의 음극 입력 단자 및 상기 신호 증폭기의 출력 단자 사이에 연결되며;
상기 스위치 유닛은, 상기 가변 저항기와 직렬 연결되고, 상기 가변 저항기가 상기 커패시터와 병렬 연결되게 제어되도록 구성된 지문 검출 회로.
제12항에 있어서,
상기 융선 커패시터들 중 하나의 커패시턴스 값 또는 상기 골 커패시터들 중 하나의 커패시턴스 값은 수학식:
Vo=(Vs-Vt×Cx/Ci)
Vs=Vt×Cx×Ts/(Ci×Ci×Rs)
에 따라 결정되며, 여기서 Vo는 상기 제1 전압 또는 상기 제2 전압, Vt는 상기 여기 전압, Cx는 융선 커패시터들 중 하나의 커패시턴스 값 또는 골 커패시터들 중 하나의 커패시턴스 값, Ci는 상기 커패시터의 커패시턴스 값, Vs는 상기 레귤레이션 전압, Rs는 상기 가변 저항기의 저항값, Ts는 검출 주기인 지문 검출 회로.
제1항 내지 제13항 중 어느 한 항에 있어서,
상기 처리 모듈은, 샘플링 홀드 회로 및 아날로그-디지털 컨버터를 더 포함하며, 상기 샘플링 홀드 회로는 상기 신호 증폭기의 출력 단자 및 상기 아날로그-디지털 컨버터 사이에 연결되는 지문 검출 회로.
융선 커패시터들 및 골 커패시터들을 생성하도록 여기 신호를 손가락에 인가하는 단계;
수집 유닛에 의해, 레귤레이션 전압, 상기 융선 커패시터들 중 하나의 커패시턴스 값 및 상기 골 커패시터들 중 하나의 커패시턴스 값에 따라 제1 전압 또는 제2 전압을 생성하는 단계;
상기 처리 모듈에 의해, 상기 제1 전압 및 상기 제2 전압을 설정된 인자만큼 증폭하는 단계;
상기 처리 모듈에 의해, 증폭된 제1 전압 및 증폭된 제2 전압 간의 차이를 연산하는 단계;
상기 처리 모듈에 의해, 상기 차이가 설정된 임계치 이상인지 결정하는 단계;
상기 처리 모듈에 의해, 상기 차이가 상기 설정된 임계치 이상이면, 상기 제1 전압에 따라 상기 융선 커패시터들 중 하나의 커패시턴스 값을 연산하고, 상기 제2 전압에 따라 상기 골 커패시터들 중 하나의 커패시턴스 값을 연산하는 단계; 및
상기 처리 모듈에 의해, 상기 차이가 상기 설정된 임계치 미만이면, 상기 설정된 임계치 및 상기 차이에 따라 여기 전압, 상기 설정된 인자 및 상기 레귤레이션 전압 중 적어도 하나를 조절하고, 적어도 하나의 조절된 파라미터를 가지고 상기 수집 유닛 및 상기 처리 모듈을 설정하는 단계를 포함하는 지문 검출 방법.
제1항 내지 제14항 중 어느 한 항에 따른 상기 지문 검출 회로를 포함하는, 전자 디바이스.