KR20170104905A - Bi-directional conductive socket for testing semiconductor device, bi-directional conductive module for testing semiconductor device, and manufacturing method thereof - Google Patents
Bi-directional conductive socket for testing semiconductor device, bi-directional conductive module for testing semiconductor device, and manufacturing method thereof Download PDFInfo
- Publication number
- KR20170104905A KR20170104905A KR1020160043241A KR20160043241A KR20170104905A KR 20170104905 A KR20170104905 A KR 20170104905A KR 1020160043241 A KR1020160043241 A KR 1020160043241A KR 20160043241 A KR20160043241 A KR 20160043241A KR 20170104905 A KR20170104905 A KR 20170104905A
- Authority
- KR
- South Korea
- Prior art keywords
- conductive patterns
- conductive
- semiconductor device
- terminals
- circuit board
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/2601—Apparatus or methods therefor
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/04—Housings; Supporting members; Arrangements of terminals
- G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/04—Housings; Supporting members; Arrangements of terminals
- G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
- G01R1/0416—Connectors, terminals
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/06—Measuring leads; Measuring probes
- G01R1/067—Measuring probes
- G01R1/06711—Probe needles; Cantilever beams; "Bump" contacts; Replaceable probe pins
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/06—Measuring leads; Measuring probes
- G01R1/067—Measuring probes
- G01R1/06711—Probe needles; Cantilever beams; "Bump" contacts; Replaceable probe pins
- G01R1/06733—Geometry aspects
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/06—Measuring leads; Measuring probes
- G01R1/067—Measuring probes
- G01R1/06711—Probe needles; Cantilever beams; "Bump" contacts; Replaceable probe pins
- G01R1/06755—Material aspects
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/06—Measuring leads; Measuring probes
- G01R1/067—Measuring probes
- G01R1/073—Multiple probes
- G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
- G01R1/07364—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R3/00—Apparatus or processes specially adapted for the manufacture or maintenance of measuring instruments, e.g. of probe tips
Abstract
Description
본 발명은 반도체 디바이스 테스트용 양방향 도전성 소켓, 반도체 디바이스 테스트용 양방향 도전성 모듈 및 이의 제조방법에 관한 것이며, 상세하게는 반도체소자의 단자와 접촉되는 부분을 미세 패턴화하고 검사회로기판의 단자와 접촉되는 부분의 피치 간격을 넓혀 반도체소자의 단자 간의 피치 간격이 좁아짐에 따라 별도의 더미보드와 검사회로기판을 제작하지 않고도 반도체소자의 테스트를 수행할 수 있는 반도체 디바이스 테스트용 양방향 도전성 소켓, 반도체 디바이스 테스트용 양방향 도전성 모듈 및 이의 제조방법에 관한 것이다.The present invention relates to a bidirectional conductive socket for testing semiconductor devices, a bidirectional conductive module for testing semiconductor devices, and a method of manufacturing the same. More particularly, the present invention relates to a bidirectional conductive socket for testing semiconductor devices, Directional conductive socket for semiconductor device test that can test a semiconductor device without preparing a separate dummy board and an inspection circuit board as the pitch interval between the terminals of the semiconductor device is narrowed by widening the pitch interval of the portion, To a bidirectional conductive module and a method of manufacturing the same.
반도체 소자는 제조 과정을 거친 후 전기적 성능의 양불을 판단하기 위한 검사를 수행하게 된다. 반도체 소자의 양불 검사는 반도체 소자의 단자와 전기적으로 접촉될 수 있도록 형성된 반도체 테스트 소켓(또는 콘텍터 또는 커넥터)을 반도체 소자와 검사회로기판 사이에 삽입한 상태에서 검사가 수행된다. 그리고, 반도체 테스트 소켓은 반도체 소자의 최종 양불 검사 외에도 반도체 소자의 제조 과정 중 번-인(Burn-In) 테스트 과정에서도 사용되고 있다.The semiconductor device is subjected to a manufacturing process and then an inspection is performed to determine whether the electrical performance is good or not. Inspection is carried out with a semiconductor test socket (or a connector or a connector) formed so as to be in electrical contact with a terminal of a semiconductor element inserted between a semiconductor element and an inspection circuit board. Semiconductor test sockets are used in burn-in testing process of semiconductor devices in addition to final semiconductor testing of semiconductor devices.
반도체 소자의 집적화 기술의 발달과 소형화 추세에 따라 반도체 소자의 단자 즉, 리드의 크기 및 간격도 미세화되는 추세이고, 그에 따라 테스트 소켓의 도전 패턴 상호간의 간격도 미세하게 형성하는 방법이 요구되고 있다. 따라서, 기존의 포고-핀(Pogo-pin) 타입의 반도체 테스트 소켓으로는 집적화되는 반도체 소자를 테스트하기 위한 반도체 테스트 소켓을 제작하는데 한계가 있었다. The size and spacing of terminals or leads of semiconductor devices are becoming finer in accordance with the development of technology for integrating semiconductor devices and miniaturization trends and there is a demand for a method of finely forming spaces between conductive patterns of test sockets. Therefore, conventional Pogo-pin type semiconductor test sockets have a limitation in manufacturing semiconductor test sockets for testing integrated semiconductor devices.
이와 같은 반도체 소자의 집적화에 부합하도록 제안된 기술이, 탄성 재질의 실리콘 소재로 제작되는 실리콘 본체 상에 수직 방향으로 타공 패턴을 형성한 후, 타공된 패턴 내부에 도전성 분말을 충진하여 도전 패턴을 형성하는 PCR 소켓 타입이 널리 사용되고 있다.A technique proposed to be compatible with the integration of such semiconductor devices is to form a perforated pattern in a vertical direction on a silicon body made of a silicone material made of an elastic material and then to fill the perforated pattern with a conductive powder to form a conductive pattern PCR socket type is widely used.
PCR 소켓 타입의 반도체 테스트 소켓을 사용한다 하더라도, 반도체 소자의 단자 간의 피치 간격이 좁아지면, 예를 들어, 반도체 소자의 단자 간의 피치간격이 0.3 mm이면 검사회로기판의 단자 간의 피치 간격도 0.3 mm로 제작된 상태에서 테스트가 진행되어야 한다. 검사회로기판의 별도 제작을 해결하게 위해, 종래에는 다음과 같은 구조를 가진 반도체 테스트 소켓이 사용되고 있다. Even if a PCR socket type semiconductor test socket is used, if the pitch distance between the terminals of the semiconductor elements is narrowed, for example, if the pitch distance between the terminals of the semiconductor elements is 0.3 mm, The test should proceed in the state it was manufactured. Conventionally, a semiconductor test socket having the following structure has been used for solving the manufacturing of the inspection circuit board separately.
도 1에는 종래에 반도체소자의 단자 간의 피치 간격이 0.3 mm 간격일 때, 반도체소자의 양호 불량 여부를 테스트하기 위한 반도체 테스트 장치(1)가 개시되어 있다. FIG. 1 discloses a
도 1을 참조하여 설명하면, 종래의 반도체 테스트 장치(1)는 지지 플레이트(30) 및 PCR 소켓 타입의 반도체 테스트 소켓(10)을 포함한다.Referring to FIG. 1, a conventional
지지 플레이트(30)는 반도체 테스트 소켓(10)이 반도체 소자(3) 및 검사회로기판(7) 사이에서 움직일 때 반도체 테스트 소켓(10)을 지지한다. 여기서, 지지 플레이트(30)의 중앙에는 진퇴 가이드용 메인 관통홀(미도시)이 형성되어 있고, 메인 관통홀을 형성하는 가장자리를 따라 가장자리로부터 이격되는 위치에 결합용 관통홀이 상호 이격되게 형성된다. 그리고, 반도체 테스트 소켓(10)은 지지 플레이트(30)의 상면 및 하면에 접합되는 주변 지지부(50)에 의해 지지 플레이트(30)에 고정된다.The
PCR 소켓 타입의 반도체 테스트 소켓(3)은 절연성의 실리콘 본체에 타공 패턴이 형성되고, 해당 타공 패턴 내에 충진되는 도전성 분말(11)에 의해 상하 방향으로 도전 패턴들이 형성된다.The PCR socket-type
반도체 테스트 소켓(10)의 도전성 패턴은 더미보드(6)에 마련된 더미패턴(6a)과 접촉되어, 검사회로기판(7)과 전기적으로 연결한다. 여기서, 더미패턴(6a)은 반도체 테스트 소켓(10)의 도전성 패턴과 검사회로기판의 단자를 전기적으로 연결한다. The conductive pattern of the
종래의 반도체 테스트 장치가 이와 같은 더미보드(6)에 검사회로기판(7)이 연결되는 구조를 채택하는 것은, 반도체소자의 단자 간의 피치 간격이 좁아짐에 따라 검사회로기판의 단자 간의 피치 간격을 반도체소자의 피치 간격으로, 검사회로기판을 제작하는데 비용이 추가적으로 발생하고, 단자 간의 피치 간격이 좁아질수록 검사회로기판의 제작비용도 증가되기 때문이다. The reason for adopting the structure in which the
이와 더불어, PCR 소켓은 미세 피치의 구현이 가능하다는 장점이 있으나, 타공 패턴에 충진된 도전성 분말(11)이 반도체 소자(3)와 검사회로기판(7) 사이에서의 접촉시 발생하는 압력에 의해 도전성이 형성되는 방식이라는 점에서, 상하 방향으로의 두께 형성에 제한을 받는 단점이 있다.In addition, the PCR socket has an advantage in that fine pitch can be realized. However, since the
즉, 상하 방향으로의 압력에 의해 도전성 분말(11)이 상호 접촉되어 도전성이 형성되는데, 두께가 증가하는 경우 도전성 분말(11)의 내부로 전달되는 압력이 약해져 도전성이 형성되지 않은 경우가 있다. 따라서, PCR 소켓은 높이 방향으로의 두께의 제약을 받는 단점이 있다.That is, the
한국공개특허 제10-2009-0030190호에는 반도체 칩 검사용 소켓이 개시되어 있다.Korean Patent Laid-Open No. 10-2009-0030190 discloses a socket for inspecting a semiconductor chip.
본 발명은 반도체소자의 단자와 접촉되는 부분을 미세 패턴화하고 검사회로기판의 단자와 접촉되는 부분의 피치 간격을 넓혀 반도체소자의 단자 간의 피치 간격이 좁아짐에 따라 별도의 더미보드와 검사회로기판을 제작하지 않고도 반도체소자의 테스트를 수행할 수 있는 반도체 디바이스 테스트용 양방향 도전성 소켓, 반도체 디바이스 테스트용 양방향 도전성 모듈 및 이의 제조방법을 제공하는 것을 목적으로 한다. The present invention relates to a semiconductor device and a method of manufacturing the same, and more particularly, to a method of manufacturing a semiconductor device, It is an object of the present invention to provide a bidirectional conductive socket for testing a semiconductor device, a bidirectional conductive module for testing a semiconductor device, and a method of manufacturing the same.
또한, 본 발명은 반도체소자의 단자와 검사회로기판의 단자에 접촉되게 복수의 단자핀을 금속플레이트에 에칭 또는 스탬핑방식으로 제작하여, 검사회로기판의 단자와 접촉되는 부분의 피치 간격을 넓혀 반도체소자의 단자 간의 피치 간격이 좁아짐에 따라 별도의 더미보드와 검사회로기판을 제작하지 않고도 반도체소자의 테스트를 수행할 수 있는 반도체 디바이스 테스트용 양방향 도전성 소켓, 반도체 디바이스 테스트용 양방향 도전성 모듈 및 이의 제조방법을 제공하는 것을 목적으로 한다. According to the present invention, a plurality of terminal pins are formed on a metal plate by etching or stamping so as to be in contact with terminals of a semiconductor device and a test circuit board, A bidirectional conductive socket for testing a semiconductor device, a bidirectional conductive module for testing a semiconductor device, and a method of manufacturing the same, which can perform a test of a semiconductor device without preparing a separate dummy board and an inspection circuit board as the pitch interval between terminals of the semiconductor device is narrowed The purpose is to provide.
본 발명의 일 실시예에 따른 반도체 디바이스 테스트용 양방향 도전성 모듈은 일면이 반도체소자를 향하고 다른 일면이 검사회로기판을 향하도록 절곡된 구조를 가진 기판부; 기판부의 일면에서 상호 간에 제 1 피치간격으로 일렬로 이격되어 반도체소자의 단자에 각각 전기적으로 연결되는 복수의 제 1 도전성패턴과, 기판부의 다른 일면에서 상호 간에 제 1 피치간격보다 큰 제 2 피치간격으로 일렬로 이격되어 검사회로기판의 단자에 각각 전기적으로 연결되는 복수의 제 2 도전성패턴이 마련된 복수의 단자핀; 및 기판부를 탄성지지토록 기판부에 연결된 탄성지지부를 포함하고, 복수의 단자핀은 기판부의 일면에서 복수의 제 1 도전성패턴이 제 1 피치간격만큼 이격되어 일렬로 배열되고, 기판부의 다른 일면에서 복수의 제 2 도전성패턴이 제 2 피치간격만큼 어긋나게 배치되어 지그재그형태로 배열되도록 기판부에 마련되어, 복수의 제 1 도전성패턴이 반도체소자의 단자에 대해 제 1 피치간격으로 접촉되고, 복수의 제 2 도전성패턴이 검사회로기판의 단자에 대해 제 2 피치간격으로 접촉되어, 반도체소자의 단자와 검사회로기판의 단자를 전기적으로 연결하는 것이 바람직하다.A bidirectional conductive module for testing a semiconductor device according to an embodiment of the present invention includes: a substrate portion having a structure in which one surface is directed toward a semiconductor element and the other surface is bent toward a test circuit substrate; A plurality of first conductive patterns spaced apart from each other at a first pitch interval and electrically connected to the terminals of the semiconductor element on one surface of the substrate portion and a plurality of second conductive patterns spaced apart from each other at a second pitch interval A plurality of terminal pins spaced in a line and provided with a plurality of second conductive patterns electrically connected to terminals of the inspection circuit board, respectively; And a plurality of terminal pins arranged on the one surface of the substrate portion in such a manner that a plurality of first conductive patterns are spaced apart from each other by a first pitch distance and a plurality The plurality of first conductive patterns are arranged in a zigzag form so that the second conductive patterns are arranged to be shifted by a second pitch distance and are arranged in a zigzag pattern so that a plurality of first conductive patterns are brought into contact with terminals of the semiconductor elements at a first pitch interval, It is preferable that the pattern is brought into contact with the terminals of the inspection circuit board at a second pitch interval to electrically connect the terminals of the semiconductor element and the terminals of the inspection circuit board.
본 발명의 일 실시예에서, 기판부는 유연하게 휘어지는 구조를 가진 절연시트가 도금처리되어 형성되고, 기판부에 패터닝처리된 제 1 도전성패턴과 제 2 도전성패턴은 도금처리 또는 도전성 라인에 의해 각각 전기적으로 연결되는 것이 바람직하다.In an embodiment of the present invention, the substrate portion is formed by plated with an insulating sheet having a flexible structure, and the first conductive pattern and the second conductive pattern patterned on the substrate portion are electrically connected to each other by a plating process or a conductive line .
본 발명의 일 실시예에서, 복수의 단자핀은 복수의 제 1 도전성패턴의 표면에 오돌토돌하게 형성된 제 1 범프; 및 복수의 제 2 도전성패턴의 표면에 오돌토돌하게 형성된 제 2 범프를 더 포함하고, 제 1 범프와 제 2 범프는 도전성 분말에 의해 형성된 것이 바람직하다.In an embodiment of the present invention, the plurality of terminal pins may include a first bump formed on the surface of the plurality of first conductive patterns in an opaque manner; And a second bump formed on the surface of the plurality of second conductive patterns in an opaque manner, wherein the first bump and the second bump are formed by the conductive powder.
본 발명의 일 실시예에서, 복수의 단자핀은 복수의 제 1 도전성패턴의 표면에 오돌토돌하게 형성된 제 1 범프; 복수의 제 2 도전성패턴의 표면에 오돌토돌하게 형성된 제 2 범프; 및 복수의 제 1 도전성패턴과 복수의 제 2 도전성패턴에 도금되어, 복수의 제 1 도전성패턴과 복수의 제 2 도전성패턴을 전기적으로 연결하는 도금층을 포함하고, 제 1 범프와 제 2 범프는 비도전성 분말에 의해 형성된 것이 바람직하다.In an embodiment of the present invention, the plurality of terminal pins may include a first bump formed on the surface of the plurality of first conductive patterns in an opaque manner; A second bump formed on the surface of the plurality of second conductive patterns in an opaque manner; And a plating layer which is plated on the plurality of first conductive patterns and the plurality of second conductive patterns to electrically connect the plurality of first conductive patterns to the plurality of second conductive patterns, Is preferably formed by a powdery powder.
한편, 반도체 디바이스 테스트용 양방향 도전성 소켓은 적어도 하나의 반도체 디바이스 테스트용 양방향 도전성 모듈; 및 반도체소자의 단자방향에 따라, 단위모듈화된 적어도 하나의 반도체 디바이스 테스트용 양방향 도전성 모듈이 반도체소자의 단자와 접촉되도록, 적어도 하나의 반도체 디바이스 테스트용 양방향 도전성 모듈의 설치위치를 고정하는 하우징을 포함하고, 하우징은 반도체 디바이스 테스트용 양방향 도전성 모듈의 다른 일면에 마련되어 검사회로기판의 단자와 전기적으로 접촉되는 복수의 제 2 도전성패턴을 가압토록 검사회로기판에 결합되고, 반도체 디바이스 테스트용 양방향 도전성 모듈은 반도체소자와 검사회로기판에 전기적으로 연결되어, 반도체소자의 양호 불량 여부를 테스트하는 것이 바람직하다.On the other hand, the bidirectional conductive socket for semiconductor device testing comprises at least one bidirectional conductive module for testing semiconductor devices; And a housing for fixing the installation position of the at least one bidirectional conductive module for testing semiconductor devices so that the bidirectional conductive module for testing at least one semiconductor device is brought into contact with the terminals of the semiconductor element in accordance with the terminal direction of the semiconductor element Wherein the housing is coupled to the test circuit board so as to press a plurality of second conductive patterns provided on the other surface of the bidirectional conductive module for semiconductor device testing and in electrical contact with the terminals of the test circuit board, It is preferable to test whether the semiconductor element is poor or not by being electrically connected to the semiconductor element and the inspection circuit board.
다른 한편, 본 발명의 일 실시예에 따른 반도체 디바이스 테스트용 양방향 도전성 모듈 제조방법은, (A) 기판부의 일면에 반도체소자의 단자와 접촉되는 복수의 제 1 도전성패턴이 반도체소자의 단자의 피치간격인 제 1 피치간격만큼 이격되어 패터닝되는 단계; (B) 기판부의 다른 일면에서, 검사회로기판의 단자와 접촉되는 복수의 제 2 도전성패턴이 검사회로기판의 단자의 피치간격인 제 2 피치간격만큼 상호 간에 어긋나게 이격되어, 복수의 제 1 도전성패턴의 배열방향에 대해 지그재그형태로 배열되도록 패터닝되는 단계; (C) 복수의 제 1 도전성패턴과 복수의 제 2 도전성패턴이 도금처리 또는 도전성라인에 의해 전기적으로 연결되는 단계; (D) 기판부가 성형금형에 접촉되어 성형금형의 형상대로 유선형으로 휘어지면서, 복수의 제 1 도전성패턴과 복수의 제 2 도전성패턴이 서로 다른 방향을 향하도록 절곡되는 단계; 및 (E) 기판부가 성형금형몰드에 연결되고, 실리콘이 성형금형몰드로 주입된 후 경화되어 형성되어, 기판부를 탄성지지하는 탄성지지부가 마련되는 단계를 포함하고, 기판부가 반도체소자와 검사회로기판 사이에 위치되면, 복수의 제 1 도전성패턴은 반도체소자의 단자와 전기적으로 연결되고, 복수의 제 2 도전성패턴은 검사회로기판의 단자에 전기적으로 연결되어, 반도체소자와 검사회로기판을 전기적으로 연결하는 것이 바람직하다.A method of manufacturing a bidirectional conductive module for testing a semiconductor device according to an embodiment of the present invention includes the steps of (A) forming a plurality of first conductive patterns, which are in contact with terminals of a semiconductor element, on one surface of a substrate, Spaced apart from each other by a first pitch interval; (B) a plurality of second conductive patterns, which are in contact with the terminals of the inspection circuit board, are spaced apart from each other by a second pitch interval which is the pitch interval of the terminals of the inspection circuit board, Patterning to be arranged in a zigzag manner with respect to the array direction of the first electrode; (C) a plurality of first conductive patterns and a plurality of second conductive patterns are electrically connected by a plating process or a conductive line; (D) bending the plurality of first conductive patterns and the plurality of second conductive patterns so as to face in different directions while the substrate is brought into contact with the molding die and warped in the shape of a molding die; And (E) a step of providing an elastic supporting portion connected to the molding die mold and cured after the silicon is injected into the molding die mold to elastically support the substrate portion, The plurality of first conductive patterns are electrically connected to the terminals of the semiconductor element and the plurality of second conductive patterns are electrically connected to the terminals of the inspection circuit board to electrically connect the semiconductor elements and the inspection circuit board .
본 발명의 일 실시예에 있어서, (A) 단계 전에, 기판부의 일면을 이루는 제 1 절연시트와 기판부의 다른 일면을 이루는 제 2 절연시트가 마련되고, 제 1 절연시트와 제 2 절연시트가 도금 처리되는 단계를 더 포함하는 것이 바람직하다.In one embodiment of the present invention, before step (A), a first insulating sheet constituting one surface of the substrate portion and a second insulating sheet constituting the other surface of the substrate portion are provided, and the first insulating sheet and the second insulating sheet are plated It is preferable to further include a step of processing.
본 발명의 일 실시예에 있어서, (A) 단계에서, 제 1 절연시트의 타측에는, 제 1 절연시트의 일측에 패터닝된 복수의 제 1 도전성패턴 중 어느 하나의 제 1 도전성패턴과 전기적으로 연결되는 제 1 연결패턴이 패터닝되고, 제 1 연결패턴은 제 1 절연시트와 제 2 절연시트와의 접촉시 복수의 제 2 도전성패턴 중 어느 하나와 전기적으로 연결되는 것이 바람직하다.In one embodiment of the present invention, in the step (A), on the other side of the first insulating sheet, electrically connecting one of the plurality of first conductive patterns patterned on one side of the first insulating sheet to the first conductive pattern And the first connection pattern is electrically connected to any one of the plurality of second conductive patterns when the first insulation sheet and the second insulation sheet are in contact with each other.
본 발명의 일 실시예에 있어서, (B) 단계에서, 제 2 절연시트의 일측에는, 제 2 절연시트의 타측에 패터닝된 복수의 제 2 도전성패턴 중 적어도 두 개의 제 2 도전성패턴에 각각 전기적으로 접촉되는 적어도 두 개의 제 2 연결패턴이 패터닝되고, 적어도 두 개의 제 2 연결패턴은, 제 1 절연시트와 제 2 절연시트와의 접촉시 복수의 제 1 도전성패턴 중 적어도 두 개와 전기적으로 연결되는 것이 바람직하다.In one embodiment of the present invention, in the step (B), at least one of the plurality of second conductive patterns patterned on the other side of the second insulating sheet is electrically connected to one side of the second insulating sheet, At least two second connection patterns to be contacted are patterned and at least two second connection patterns are electrically connected to at least two of the plurality of first conductive patterns when the first insulation sheet and the second insulation sheet are in contact with each other desirable.
본 발명의 일 실시예에 있어서, (B) 단계후, 도전성분말이 복수의 제 1 도전성패턴의 표면에 오돌토돌하게 부착되어 제 1 범프를 형성하고, 복수의 제 2 도전성패턴의 오돌토돌하게 부착되어 제 2 범프를 형성하는 단계를 더 포함하는 것이 바람직하다.In one embodiment of the present invention, after the step (B), the conductive powder is adhered to the surface of the plurality of first conductive patterns in an opaque manner to form a first bump, and the plurality of second conductive patterns And forming the two bumps.
본 발명의 일 실시예에 있어서, (B) 단계후, 복수의 제 1 도전성패턴과 복수의 제 2 도전성패턴이 니켈도금되는 단계; 및 니켈도금된 복수의 제 1 도전성패턴과 복수의 제 2 도전성패턴이 금도금되는 단계를 더 포함하고, 복수의 제 1 도전성패턴과 복수의 제 2 도전성패턴은 니켈도금 및 금도금에 의해 전기적으로 연결되는 것이 바람직하다.In one embodiment of the present invention, after the step (B), a plurality of first conductive patterns and a plurality of second conductive patterns are nickel plated; And a plurality of nickel-plated first conductive patterns and a plurality of second conductive patterns are gold-plated, wherein the plurality of first conductive patterns and the plurality of second conductive patterns are electrically connected by nickel plating and gold plating .
본 발명의 일 실시예에 있어서, E 단계 후, 복수의 제 1 도전성패턴 사이, 그리고, 복수의 제 2 도전성패턴 사이가 레이저 컷팅되는 단계를 더 포함하는 것이 바람직하다.In an embodiment of the present invention, it is preferable that after step E, the step of laser cutting between the plurality of first conductive patterns and the plurality of second conductive patterns is further included.
본 발명의 다른 실시예에 따른 반도체 디바이스 테스트용 양방향 도전성 모듈은 제 1 피치간격을 가지는 반도체소자의 단자와, 제 1 피치간격보다 큰 제 2 피치간격을 가진 검사회로기판의 단자를 전기적으로 연결하는 복수의 단자핀이 구비된 단자핀부; 및 복수의 단자핀을 탄성지지하는 탄성지지부를 포함하고, 복수의 단자핀은, 복수의 단자핀의 일단이 탄성지지부의 상부로 돌출되어 상호 간에 제 1 피치간격으로 이격되고, 복수의 단자핀의 타단이 단자핀의 일단에 대해 탄성지지부의 바깥방향으로 멀어진 위치에서 상호 간에 제 2 피치간격으로 이격되게 탄성지지부의 하부로 돌출되게 절곡된 것이 바람직하다. A bidirectional conductive module for testing a semiconductor device according to another embodiment of the present invention includes a terminal for electrically connecting a terminal of a semiconductor device having a first pitch distance to a terminal of an inspection circuit board having a second pitch interval larger than the first pitch distance A terminal pin portion having a plurality of terminal pins; And a plurality of terminal pins, wherein one end of the plurality of terminal pins protrudes above the elastic support portion and is spaced apart from each other by a first pitch interval, and the plurality of terminal pins And the other end is bent so as to protrude to the lower portion of the elastic supporting portion so as to be spaced apart from each other by a second pitch interval at a position away from the one end of the elastic supporting portion in the outward direction of the elastic supporting portion.
본 발명의 다른 실시예에 있어서, 복수의 단자핀은 적어도 두 개의 변곡점을 갖도록 다중절곡된 구조를 가지는 것이 바람직하다. In another embodiment of the present invention, it is preferable that the plurality of terminal pins have a multi-folded structure so as to have at least two inflection points.
본 발명의 다른 실시예에 따른 반도체 디바이스 테스트용 양방향 도전성 소켓은, 적어도 하나의 반도체 디바이스 테스트용 양방향 도전성 모듈; 및 반도체소자의 단자방향에 따라, 단위모듈화된 적어도 하나의 반도체 디바이스 테스트용 양방향 도전성 모듈이 반도체소자의 단자와 접촉되도록, 적어도 하나의 반도체 디바이스 테스트용 양방향 도전성 모듈의 설치위치를 고정하는 하우징을 포함하고, 하우징은 반도체 디바이스 테스트용 양방향 도전성 모듈의 다른 일면에 마련되어 검사회로기판의 단자와 전기적으로 접촉되는 복수의 단자핀의 타단을 가압토록 검사회로기판에 결합되고, 반도체 디바이스 테스트용 양방향 도전성 모듈은 반도체소자와 검사회로기판에 전기적으로 연결되어, 반도체소자의 양호 불량 여부를 테스트하는 것이 바람직하다. A bidirectional conductive socket for testing a semiconductor device according to another embodiment of the present invention includes: at least one bidirectional conductive module for testing a semiconductor device; And a housing for fixing the installation position of the at least one bidirectional conductive module for testing semiconductor devices so that the bidirectional conductive module for testing at least one semiconductor device is brought into contact with the terminals of the semiconductor element in accordance with the terminal direction of the semiconductor element And the housing is coupled to the test circuit board so as to press the other end of the plurality of terminal pins provided on the other surface of the bidirectional conductive module for semiconductor device testing and in electrical contact with the terminals of the test circuit board, It is preferable to test whether the semiconductor element is poor or not by being electrically connected to the semiconductor element and the inspection circuit board.
본 발명의 다른 실시예에 따른 반도체 디바이스 테스트용 양방향 도전성 모듈 제조방법은, (A) 금속플레이트에, 일단이 금속플레이트의 상부를 향하고, 타단이 일단에 대해 금속플레이트의 바깥방향으로 멀어진 위치에서 금속플레이트의 하부를 향하도록 절곡되게 복수의 단자핀패턴이 패터닝되는 단계; (B) 복수의 단자핀패턴을 제외한 나머지부분이 금속플레이트에서 제거되어, 금속플레이트로부터 복수의 단자핀이 형성되는 단계; 및 (C) 복수의 단자핀이 성형금형몰드에 연결되고, 실리콘이 성형금형몰드로 주입된 후 경화되어 형성되어, 복수의 단자핀을 탄성지지하는 탄성지지부가 마련되는 단계를 포함하고, (A)단계에서, 복수의 단자핀패턴은 복수의 단자핀패턴의 일단이 상호 간에 반도체소자의 단자 간의 간격인 제 1 피치간격만큼 이격되고, 복수의 단자핀패턴의 타단이 상호 간에 제 1 피치간격보다 큰 제 2 피치간격만큼 이격되게 일렬로 배열되게 패터닝되고, 제 2 피치간격은 검사회로기판의 단자 간의 간격인 것이 바람직하다. A method of manufacturing a bidirectional conductive module for testing a semiconductor device according to another embodiment of the present invention comprises the steps of: (A) forming a metal plate on a metal plate at a position where one end faces the upper portion of the metal plate, The plurality of terminal pin patterns being patterned so as to be bent toward the bottom of the plate; (B) removing a portion of the metal plate other than the plurality of terminal pin patterns, thereby forming a plurality of terminal pins from the metal plate; And (C) providing a plurality of terminal pins connected to the mold mold, and after the silicon is injected into the mold of the mold and cured to form an elastic support portion for elastically supporting the plurality of terminal pins, The plurality of terminal pin patterns are spaced apart from each other by a first pitch interval which is a distance between the terminals of the semiconductor elements and the other ends of the plurality of terminal pin patterns are spaced apart from each other by a first pitch interval And the second pitch interval is a distance between the terminals of the inspection circuit board.
본 발명의 다른 실시예에에 있어서, 상기 (B) 단계에서, 상기 복수의 단자핀은, 상기 금속플레이트의 에칭 처리에 의해, 상기 복수의 단자핀패턴을 제외한 나머지부분이 상기 금속플레이트에서 제거됨에 따라 형성된 것이 바람직하다. In another embodiment of the present invention, in the step (B), the remaining portions of the plurality of terminal pins except for the plurality of terminal pin patterns are removed from the metal plate by the etching process of the metal plate .
본 발명의 다른 실시예에에 있어서, 상기 (B) 단계에서, 상기 복수의 단자핀은, 상기 금속플레이트의 스탬핑 처리에 의해, 상기 복수의 단자핀패턴을 제외한 나머지부분이 상기 금속플레이트에서 제거됨에 따라 형성된 것이 바람직하다. In another embodiment of the present invention, in the step (B), the remaining portions of the plurality of terminal pins, except for the plurality of terminal pin patterns, are removed from the metal plate by stamping the metal plate .
본 발명은 반도체소자의 단자와 접촉되는 부분을 미세 패턴화하고 검사회로기판의 단자와 접촉되는 부분은 피치 간격을 넓혀 반도체소자의 단자 간의 피치간격이 좁아짐에 따른 검사회로기판의 단자 간의 피치 간격에는 영향을 주지 않고도 반도체소자의 테스트를 수행할 수 있다. The present invention relates to a semiconductor device in which a portion of a semiconductor device which is in contact with a terminal is finely patterned and a portion in contact with the terminal of the inspection circuit board is widened by a pitch interval so that the pitch interval between terminals of the semiconductor device is narrowed The semiconductor device can be tested without affecting the semiconductor device.
본 발명은 반도체소자의 단자와 검사회로기판의 단자에 접촉되게 복수의 단자핀을 금속플레이트에 에칭 또는 스탬핑방식으로 제작하여, 검사회로기판의 단자와 접촉되는 부분의 피치 간격을 넓혀 반도체소자의 단자 간의 피치 간격이 좁아짐에 따라 별도의 더미보드와 검사회로기판을 제작하지 않고도 반도체소자의 테스트를 수행할 수 있다.According to the present invention, a plurality of terminal pins are formed on a metal plate by etching or stamping so as to be in contact with terminals of a semiconductor device and a test circuit board, thereby widening the pitch interval of a portion contacting the terminals of the test circuit board, The test of the semiconductor device can be performed without preparing a separate dummy board and an inspection circuit board.
본 발명은 포고-핀 타입의 반도체 테스트 소켓이 갖는 단점과, PCR 소켓 타입의 반도체 테스트 소켓이 갖는 단점을 보완하여, 미세 패턴의 구현이 가능하면서도 반도체소자의 테스트에 사용되는 반도체 디바이스 테스트용 양방향 도전성 소켓을 용이하게 조립할 수 있다.Disclosure of the Invention The present invention has been made to solve the disadvantages of the pogo-pin type semiconductor test socket and the disadvantages of the PCR socket type semiconductor test socket and to provide a bidirectional conductive The socket can be easily assembled.
또한, 본 발명은 FPCB에 도전성패턴을 패터닝하는 방식을 이용하여, 반도체소자의 복수의 단자에 접촉되는 부분과 검사회로기판의 복수의 단자에 접촉되는 부분을 미세한 크기로 하나의 모듈에 구현할 수 있어, 기술의 발전으로 인해 기존에 반도체소자를 테스트하기 위해 사용되는 포고핀 타입 또는 PCR소켓 타입에서는 테스트하기 어려운 초소형의 반도체소자를 테스트할 수 있는 반도체 디바이스 테스트용 양방향 도전성 소켓을 용이하게 제작할 수 있다. In addition, the present invention can implement a portion of a semiconductor device that contacts a plurality of terminals and a portion that contacts a plurality of terminals of a test circuit board in a minute size in one module by using a method of patterning a conductive pattern on the FPCB Way conductive sockets for semiconductor device testing that can test very small semiconductor devices that are difficult to test in the pogo pin type or PCR socket type used for testing semiconductor devices due to the development of the technology can be easily manufactured.
아울러, 본 발명은, 반도체소자에 마련된 복수의 단자와 검사회로기판의 복수의 단자를 일일이 전기적으로 연결하는 것이 아니라, 플렉시블한 구조를 가진 FPCB에 복수의 도전성패턴을 패터닝하여 단위모듈구조를 가진 반도체 디바이스 테스트용 양방향 도전성 모듈을 제조하고, 단위 모듈화된 반도체 디바이스 테스트용 양방향 도전성 모듈을 하우징에 조립하는 방식으로 반도체 디바이스 테스트용 양방향 도전성 소켓을 조립할 수 있다. In addition, the present invention can be applied to a semiconductor device having a unit module structure by patterning a plurality of conductive patterns on an FPCB having a flexible structure, instead of electrically connecting a plurality of terminals of the semiconductor element to a plurality of terminals of the inspection circuit board. The bidirectional conductive socket for testing a semiconductor device can be assembled by manufacturing the bidirectional conductive module for device testing and assembling the unit-modulated semiconductor device test bidirectional conductive module into the housing.
이로 인해, 본 발명은 반도체 디바이스 테스트용 양방향 도전성 소켓의 조립공정의 단순화를 통해 조립효율을 증대시키는 동시에, 조립시 소요되는 작업시간을 단축할 수 있고, 이와 더불어, 작업자의 작업능률을 증대시킬 수 있다. Accordingly, the present invention can simplify the assembling process of the bidirectional conductive socket for semiconductor device test, increase the assembly efficiency, shorten the time required for assembling, and increase the work efficiency of the operator have.
도 1은 종래기술에 따른 반도체 테스트 장치에 대한 구성도를 개략적으로 도시한 것이다.
도 2는 본 발명의 일 실시예에 따른 반도체 디바이스 테스트용 양방향 도전성 소켓이 반도체소자와 검사회로기판 사이에 설치된 설치상태도를 개략적으로 도시한 것이다.
도 3은 도 2의 A부분을 확대한 도면이다.
도 4는 본 발명의 일 실시예에 따른 반도체 디바이스 테스트용 양방향 도전성 모듈의 평면도를 개략적으로 도시한 것이다.
도 5는 본 발명의 일 실시예에 따른 반도체 디바이스 테스트용 양방향 도전성 모듈의 사시도를 개략적으로 도시한 것이다.
도 6(a)는 도 5의 평면도를 개략적으로 도시한 것이고, 도 6(b)는 도 5의 저면도를 개략적으로 도시한 것이다.
도 7은 본 발명의 일 실시예에 따라, 복수의 제 1 도전성패턴과 복수의 제 2 도전성패턴이 마련된 하나의 단자핀의 단면을 개략적으로 도시한 것이다.
도 8(a)는 도 7을 위에서 바라본 평면도이고, 도 8(b)는 도 7을 아래에서 바라본 저면도를 개략적으로 도시한 것이다.
도 9은 두 개의 단자핀의 단면을 개략적으로 도시한 것이다.
도 10은 복수 개의 단자핀이 배열된 상태의 단면을 개략적으로 도시한 것이다.
도 11(a)는 도 10을 위에서 바라본 평면도이고, 도 11(b)는 도 10을 아래에서 바라본 저면도를 개략적으로 도시한 것이다.
도 12a 내지 도 12e는 반도체 디바이스 테스트용 양방향 도전성 모듈 제조방법의 공정순서를 개략적으로 도시한 것이다.
도 13은 본 발명의 다른 실시예에 따른 반도체 디바이스 테스트용 양방향 도전성 소켓이 반도체소자와 검사회로기판 사이에 설치된 설치상태도를 개략적으로 도시한 것이다.
도 14는 도 13의 B부분을 확대한 도면이다.
도 15는 본 발명의 다른 실시예에 따른 반도체 디바이스 테스트용 양방향 도전성 모듈의 사시도를 개략적으로 도시한 것이다.
도 16은 본 발명의 다른 실시예에 따른 반도체 디바이스 테스트용 양방향 도전성 모듈 제조방법의 공정순서를 개략적으로 도시한 것이다. 1 schematically shows a configuration diagram of a semiconductor test apparatus according to the prior art.
2 is a schematic view showing a state in which a bi-directional conductive socket for testing semiconductor devices according to an embodiment of the present invention is installed between a semiconductor element and a test circuit board.
3 is an enlarged view of a portion A in Fig.
4 schematically shows a top view of a bidirectional conductive module for testing semiconductor devices according to an embodiment of the invention.
5 schematically illustrates a perspective view of a bidirectional conductive module for testing a semiconductor device in accordance with an embodiment of the present invention.
Fig. 6 (a) schematically shows a plan view of Fig. 5, and Fig. 6 (b) schematically shows a bottom view of Fig.
7 schematically shows a cross-section of one terminal pin provided with a plurality of first conductive patterns and a plurality of second conductive patterns according to an embodiment of the present invention.
Fig. 8 (a) is a plan view as seen from above in Fig. 7, and Fig. 8 (b) schematically shows a bottom view in Fig. 7 as viewed from below.
Figure 9 schematically shows a cross-section of two terminal pins.
10 schematically shows a cross-section of a state in which a plurality of terminal pins are arranged.
Fig. 11 (a) is a top plan view of Fig. 10, and Fig. 11 (b) is a schematic bottom view of Fig. 10 viewed from below.
12A to 12E schematically show a process sequence of a method of manufacturing a bidirectional conductive module for testing semiconductor devices.
FIG. 13 is a schematic view showing an installation state in which a bi-directional conductive socket for testing semiconductor devices according to another embodiment of the present invention is installed between a semiconductor element and a test circuit board.
14 is an enlarged view of a portion B in Fig.
15 schematically shows a perspective view of a bidirectional conductive module for testing semiconductor devices according to another embodiment of the present invention.
16 schematically shows a process sequence of a method of manufacturing a bidirectional conductive module for testing semiconductor devices according to another embodiment of the present invention.
이하에서는 첨부도면을 참조하여, 본 발명의 바람직한 실시예에 따른 반도체 디바이스 테스트용 양방향 도전성 모듈, 반도체 디바이스 테스트용 양방향 도전성 소켓 및 반도체 디바이스 테스트용 양방향 도전성 모듈 제조방법에 대해 설명하기로 한다. Hereinafter, a bidirectional conductive module for testing a semiconductor device, a bidirectional conductive socket for testing a semiconductor device, and a method for manufacturing a bidirectional conductive module for testing a semiconductor device according to a preferred embodiment of the present invention will be described with reference to the accompanying drawings.
● ● 제 11st 실시예Example
반도체 semiconductor 디바이스device 테스트용 양방향 도전성 소켓 Bidirectional conductive socket for testing
도 2 및 도 3을 참조하여, 본 발명의 일 실시예에 따른 반도체 디바이스 테스트용 양방향 도전성 소켓(100)에 대해 설명하면 다음과 같다. Referring to FIGS. 2 and 3, a bidirectional
본 발명의 일 실시예에 따른 반도체 디바이스 테스트용 양방향 도전성 소켓(100)은 반도체소자(10)와 검사회로기판(70)을 전기적으로 연결하여, 반도체소자(10)의 양호 불량 여부를 테스트하기 위한 것이다. The bidirectional
도 2에 도시된 바와 같이, 반도체 디바이스 테스트용 양방향 도전성 소켓(100)은 반도체소자(10)와 검사회로기판(70) 사이에 설치된다. 반도체 디바이스 테스트용 양방향 도전성 소켓(100)은 반도체 디바이스 테스트용 양방향 도전성 모듈(110)에 의해, 반도체소자(10)와 검사회로기판(70)에 전기적으로 연결된다. 반도체 디바이스 테스트용 양방향 도전성 소켓(100)은 적어도 하나의 반도체 디바이스 테스트용 양방향 도전성 모듈(110)과 하우징(190)으로 이루어진다. As shown in FIG. 2, the bidirectional
시판 중인 반도체소자(10)는 전자제품에 사용되는 목적에 따라 다양한 구조가 사용되고 있다. 예컨대, 반도체소자(10)는 패키지에서 단자가 한방향으로 돌출된 SIP(Single In-line Package) 구조, 패키지에서 단자가 두방향으로 돌출된 SOP(Small Outline Package)구조, 또는 패키지에서 단자가 4방향으로 돌출된 QFP(Quad Flat Package) 구조 등 다양한 종류가 사용되고 있다. A commercially
본 실시예에 개시된 반도체소자의 구조는 예시적인 것에 불과하며, 본 발명인 반도체 디바이스 테스트용 양방향 도전성 소켓(100)은 반도체 디바이스 테스트용 양방향 도전성 모듈을 이용하여 본 명세서에 개시되지 않는 다양한 종류 및 크기를 가진 반도체소자(10)를 테스트하기 위해 제작될 수 있음은 물론이다. The structure of the semiconductor device disclosed in this embodiment is merely exemplary, and the bidirectional
반도체소자(10)는 단자배치가 다양하게 이루어지는바, 반도체소자의 단자(11)배치구조에 따라 반도체 디바이스 테스트용 양방향 도전성 소켓(100)의 구조도 다양하게 가변될 수 있다. 이를 위해, 본 발명은 반도체 디바이스 테스트용 양방향 도전성 소켓(100)은 반도체소자의 단자(11)배치에 따라, 적어도 하나의 반도체 디바이스 테스트용 양방향 도전성 모듈(110)이 하우징(190)에 조립되어 형성된다.Since the
본 발명의 일 실시예에 따른 반도체 디바이스 테스트용 양방향 도전성 모듈(110)은 반도체 디바이스 테스트용 양방향 도전성 소켓(100)을 제조하는데 사용되는 단위모듈화된 단자연결부재이다. 반도체 디바이스 테스트용 양방향 도전성 모듈(110)은 반도체소자의 단자(11)와 검사회로기판의 단자(71)를 전기적으로 연결하기 위한 것이다. The bidirectional
본 예에 따른 반도체 디바이스 테스트용 양방향 도전성 모듈(110)은 반도체소자의 단자(11) 간의 간격이 예를 들어 0.3 mm 이하로(이하에서는 "제 1 피치간격(P1)"으로 지칭한다), 작은 크기의 반도체소자를 테스트하기 위한 것이다. The bidirectional
이에, 본 예에 따른 반도체 디바이스 테스트용 양방향 도전성 모듈(110)은 반도체소자(10)에 마련된 크기가 매우 작은 복수의 단자 각각에 개별적으로 연결되는 것이 아니라, FPCB기판에 복수의 도전성패턴이 패터닝되어 반도체소자의 단자(11)와 접촉되는 구조로 단위모듈화된다. Therefore, the bidirectional
단위모듈화된 반도체 디바이스 테스트용 양방향 도전성 모듈(110)은 상술한 반도체 디바이스 테스트용 양방향 도전성 소켓(100)에 개시된 구조와 같이, 반도체소자(10)의 일측에 마련된 복수의 단자와 한번의 접촉되는 전기적으로 연결되는 구조를 가질 수 있다. The bidirectional
이러한 구조에 의해, 반도체 디바이스 테스트용 양방향 도전성 모듈(110)은 일정틀을 가진 하우징(190)에 끼움 결합되어, 반도체 디바이스 테스트용 양방향 도전성 소켓(100)의 조립공정을 단순화시킬 수 있다. With this structure, the bidirectional
하우징(190)은 상기 검사회로기판에 결합부재(191)에 의해 결합된다. 결합부재는 하우징(190)을 관통하여 검사회로기판(70)에 결합되어, 검사회로기판(70)에 대한 하우징(190)의 위치를 한정한다. The
이로 인해, 하우징(190)은 복수의 제 2 도전성패턴(114a, 114b, 114c)을 가압하게 되어, 복수의 제 2 도전성패턴(114a, 114b, 114c)과 검사회로기판의 단자(71)와의 전기적 접촉을 향상시킬 수 있다. As a result, the
본 예에 따른 반도체 디바이스 테스트용 양방향 도전성 소켓(100)은 반도체소자의 단자(11) 간의 간격이 좁아지는 경우에, 검사회로기판의 단자(71) 간의 피치 간격에는 영향을 주지 않고도 반도체소자의 테스트를 수행할 수 있도록, 검사회로기판의 단자(71)와 접촉되는 부분의 피치간격을 넓히는 구조를 가진다. 이하에서는 반도체 디바이스 테스트용 양방향 도전성 모듈에 대해 설명하기로 한다.The bidirectional
반도체 semiconductor 디바이스device 테스트용 양방향 도전성 모듈 Bidirectional conductive module for testing
이하에서는 도 3 내지 도 11을 참조하여, 반도체 디바이스 테스트용 양방향 도전성 모듈의 구성에 대해 설명하기로 한다.Hereinafter, the configuration of the bidirectional conductive module for semiconductor device testing will be described with reference to FIGS. 3 to 11. FIG.
도 3 내지 도 5에 도시된 바와 같이, 본 발명의 일 실시예에 따른 반도체 디바이스 테스트용 양방향 도전성 모듈(110)은 기판부(111), 복수의 단자핀(110A, 110B)과 탄성지지부(119)로 이루어진다. 3 to 5, the bidirectional
기판부(111)는 반도체소자(10)와 검사회로기판(70)을 전기적으로 연결하는 부분이다. 기판부(111)는 플렉시블한 구조를 가진다. 이에, 기판부(111)는 일면이 반도체소자(10)를 향하고 다른 일면이 검사회로기판(70)을 향하도록 절곡될 수 있다. The
기판부(111)는 절연시트의 양면이 도금된 후, 양면에서 각각 패터닝과정이 수행됨에 따라 일면에 복수의 제 1 도전성패턴(113a, 113b, 113c)이 형성되고, 다른 일면에 복수의 제 2 도전성패턴(114a, 114b, 114c)이 형성됨에 따라 만들어진다. A plurality of first
복수의 제 1 도전성패턴(113a, 113b, 113c)은 상호 간에 제 1 피치간격(P1)만큼 이격된다. 복수의 제 2 도전성패턴(114a, 114b, 114c)은 상호 간에 2 피치간격만큼 이격된다. The plurality of first
제 1 피치간격(P1)은 반도체소자의 단자(11)간의 피치간격에 대응되며, 제 2 피치간격(P2)은 제 1 피치간격(P1)보다 큰 간격으로서 검사회로기판의 단자(71)간의 피치간격에 대응된다.The first pitch interval P1 corresponds to the pitch interval between the
절연시트(111a, 111b)는 전기가 통하지 않고 유연하게 휘어질 수 있는 재질로 이루어진다. 절연시트로는 예를 들어 PI필름이 사용될 수 있다. 절연시트는 재질적 특성으로 인해, 반도체소자(10)의 테스트 과정에서 눌러지는 압력에 따라 휘어질 수 있는 형태가 될 수 있다. The insulating
본 실시예에서는 설명의 편의를 위하여, 기판부(111)에 패터닝된 복수의 제 1 도전성패턴(113a, 113b, 113c)과 복수의 제 2 도전성패턴(114a, 114b, 114c)이 동축상에 위치된 것을 하나의 단자핀으로 구분하여 설명하기로 한다. 하나의 기판부(111)에는 도 7 및 도 8에 도시된 바와 같이 하나의 단자핀이 마련될 수 있고, 또는, 도 9 및 도 11에 도시된 바와 같이 복수의 단자핀(110A, 110B)이 마련될 수 있다. 본 실시예에서, 단자핀의 개수는 기판부(111)의 패터닝 과정에서 조절가능하며, 본 실시예에서는 단자핀, 제 1 도전성패턴(113a, 113b, 113c)과 제 2 도전성패턴(114a, 114b, 114c)의 개수에 대해서는 특별히 한정하지 않기로 하며, 기술발전에 따른 반도체소자의 규격에 따라 다양하게 가변가능함은 물론이다.In this embodiment, for convenience of explanation, a plurality of first
복수의 단자핀(110A, 110B)은 반도체소자의 단자(11)에 대해 제 1 피치간격(P1)으로 접촉되고, 검사회로기판의 단자(71)에 대해 제 2 피치간격(P2)으로 접촉되어, 반도체소자의 단자(11)와 검사회로기판의 단자(71)를 전기적으로 연결하기 위한 것이다. The plurality of
상술했듯이, 하나의 단자핀은 동축상에서 일렬로 배열된 복수의 제 1 도전성패턴(113a, 113b, 113c)과 복수의 제 2 도전성패턴(114a, 114b, 114c)을 한 세트로 하여 이루어진다. As described above, one terminal pin is formed of a set of a plurality of first
그리고, 복수의 단자핀(110A, 110B)은 기판부(111)의 일면에서 복수의 제 1 도전성패턴(113a, 113b, 113c)이 제 1 피치간격(P1)만큼 이격되어 일렬로 배열되고, 기판부(111)의 다른 일면에서 복수의 제 2 도전성패턴(114a, 114b, 114c)이 제 2 피치간격(P2)만큼 어긋나게 배치되어 지그재그형태로 배열되도록 기판부(111)에 마련된다. The plurality of
복수의 제 1 도전성패턴(113a, 113b, 113c)은 반도체소자의 단자(11)와의 접촉시, 검사회로기판(70)으로 인가된 전류를 반도체소자의 단자(11)의 단자로 전류를 인가하는 부분이다. The plurality of first
본 실시예에서, 반도체 디바이스 테스트용 양방향 도전성 모듈은 복수의 제 1 도전성패턴(113a, 113b, 113c)과 반도체소자의 단자(11)와의 접촉효율을 증대시키기 위해, 즉, 복수의 제 1 도전성패턴(113a, 113b, 113c)의 표면을 거칠게 형성하여, 반도체소자의 단자(11)와 복수의 제 1 도전성패턴(113a, 113b, 113c)의 전기적 접촉을 안정적으로 보장하기 위해, 제 1 범프(115)가 복수의 제 1 도전성패턴(113a, 113b, 113c)에 부착된다. In this embodiment, the bidirectional conductive module for semiconductor device testing is used to increase the contact efficiency between the plurality of first
제 1 범프(115)는 복수의 제 1 도전성패턴(113a, 113b, 113c)의 표면에서 오돌토돌하게 부착된다. 제 1 범프(115)는 도전성 분말에 의해 형성될 수 있다. 또는 제 1 범프(115)는 비도전성 분말이 복수의 제 1 도전성패턴(113a, 113b, 113c)의 표면에서 오돌토돌하게 놓인 후, 니켈도금 및/또는 금도금되어, 복수의 제 1 도전성패턴(113a, 113b, 113c)의 표면에 부착될 수 있다. 제 1 범프(115)의 표면에 도금층이 형성된 것은 도 11에서 도시된다.The
또한, 제 1 범프(115)는 제 1 도전성패턴(113a, 113b, 113c)과 반도체소자의 단자(11)와의 전기적 접촉을 안정적으로 수행할 수 있는 구조라면, 본 명세서에 개시된 것과 같이 도전성 분말을 사용하는 것 이외에, 제 1 도전성패턴(113a, 113b, 113c)의 표면을 크라운 구조와 같이 뾰족뾰족하게 돌출된 구조로 도금층으로 형성될 수도 있다. If the
한편, 본 실시예에서, 복수의 제 2 도전성패턴(114a, 114b, 114c)은 검사회로기판의 단자(71)와 접촉되고, 전류인가시 전류가 통하는 부분이다. 복수의 제 2 도전성패턴(114a, 114b, 114c)은 상술한 복수의 제 1 도전성패턴(113a, 113b, 113c)과 동일한 방식으로 절연시트의 다른 일면에 마련된다. 복수의 제 2 도전성패턴(114a, 114b, 114c)은 상호 간에 제 1 피치간격(P1)보다 큰 제 2 피치간격(P2)으로 일렬로 이격되어 기판부(111)의 다른 일면에 마련된다. On the other hand, in the present embodiment, the plurality of second
복수의 제 2 도전성패턴(114a, 114b, 114c)에는 제 2 범프(116)가 형성된다. 본 실시예에서, 제 2 범프(116)는 제 1 범프(115)와 동일한 구조 및 역할을 수행하는 바, 본 실시예에서는 설명의 반복을 피하기 위해 이에 대한 설명은 생략하기로 한다.
도 6(b)에 도시된 바와 같이, 복수의 제 2 도전성패턴(114a, 114b, 114c)은 하나의 단자핀에서 제 2 피치간격(P2)으로 일렬로 배열된다. 그리고, 복수의 제 2 도전성패턴(114a, 114b, 114c)은 복수의 단자핀(110A, 110B)이 일렬로 나열된 상태에서, 인접하게 위치된 제 2 도전성패턴(114a, 114b, 114c)간에 제 2 피치간격(P2)만큼 어긋나게 배치되어 지그재그형태로 배열된다. As shown in FIG. 6 (b), the plurality of second
이와 같은 복수의 제 2 도전성패턴(114a, 114b, 114c) 간의 피치간격을 늘린 반도체 디바이스 테스트용 양방향 도전성 모듈의 구조에 의해, 반도체소자의 단자(11)간의 피치간격이 좁아지는 경우에도, 반도체소자를 테스트하기 위해, 반도체소자의 단자(11)의 피치간격과 동일한 피치간격을 가진 별도의 검사회로기판을 제작하지 않아도 되어 비용면에서 경제적이다. Even when the pitch distance between the
본 실시예에서, 반도체 디바이스 테스트용 양방향 도전성 모듈(110)은 서로 다른 면에 형성된 복수의 제 1 도전성패턴(113a, 113b, 113c)과 복수의 제 2 도전성패턴(114a, 114b, 114c)이 상호 간에 전기적으로 연결된 구조를 가진다. In this embodiment, the bidirectional
이러한 구조를 형성하기 위해, 반도체 디바이스 테스트용 양방향 도전성 모듈(110)은 절연시트의 도금 후 패터닝 공정에서, 복수의 제 1 도전성패턴(113a, 113b, 113c)과 복수의 제 2 도전성패턴(114a, 114b, 114c)이 연결되는 부분에서 도금이 제거되지 않도록 패터닝처리되어, 복수의 제 1 도전성패턴(113a, 113b, 113c)과 복수의 제 2 도전성패턴(114a, 114b, 114c)이 상호 간에 전기적으로 연결된 구조를 가질 수 있다.In order to form such a structure, the bidirectional
다른 예로, 반도체 디바이스 테스트용 양방향 도전성 모듈은 제 1 도전성패턴(113a, 113b, 113c)과 제 2 도전성패턴(114a, 114b, 114c)을 연통하는 비아홀(via hole, 118a, 118b)을 각각 형성한 후에, 복수의 제 1 도전성패턴(113a, 113b, 113c)과 복수의 제 2 도전성패턴(114a, 114b, 114c)이 비아홀 메움 도금 공정을 통해 상호 간에 도금 연결되어, 복수의 제 1 도전성패턴(113a, 113b, 113c)과 복수의 제 2 도전성패턴(114a, 114b, 114c)이 상호 간에 전기적으로 연결된 구조를 가질 수 있다.As another example, the bidirectional conductive module for testing a semiconductor device may be formed by forming via
또 다른 예로, 제 1 도전성패턴(113a, 113b, 113c)과 복수의 제 2 도전성패턴(114a, 114b, 114c)은 도전성 라인에 의해 전기적으로 연결될 수 있다. 본 발명에서는 도전성 라인으로 도전성 와이어가 사용되는 것을 예로 한다. As another example, the first
상기와 같은 구조를 통해, 본 실시예에 따른 반도체 디바이스 테스트용 양방향 도전성 모듈(110)은 제 1 도전성패턴(113a, 113b, 113c)과 제 2 도전성패턴(114a, 114b, 114c)이 서로 다른 면에 마련되었더라도, 제 1 도전성패턴(113a, 113b, 113c)과 제 2 도전성패턴(114a, 114b, 114c)이 도금연결 또는 도전성 라인에 의해 전기적으로 연결되어, 전류인가시 통전되어, 검사회로기판의 단자(71)에서 인가된 전류를 반도체소자의 단자(11)로 제공할 수 있다.Through the above structure, the bidirectional
본 실시예에 따른 반도체 디바이스 테스트용 양방향 도전성 모듈(110)은 탄성지지부(119)를 이용하여, 상술한 바와 같이 휘어지기 쉬운 구조를 가진 기판부(111)를 탄성지지할 수 있다. The bidirectional
탄성지지부(119)는 가압시 어느 정도의 탄성이 있고, 전류가 통하지 않는 재질로 이루어진다. 본 발명에서, 탄성지지부(119)가 실리콘 재질로 마련되는 것을 예로 한다. 탄성지지부(119)는 반도체 디바이스 테스트용 양방향 도전성 모듈(110)이 반도체 디바이스 테스트용 양방향 도전성 소켓(100)에 적용되어 실제 반도체소자(10)의 테스트에 사용될 때, 반도체소자(10)의 접촉을 탄성적으로 지지하게 된다. 탄성지지부(119)는 제 1 범프(115)와 제 2 범프(116)가 탄성지지부(119)에 영향을 받지 않도록, 기판부(111)에 결합된 것이 바람직하다. The resilient supporting
예컨대, 탄성지지부(119)는 복수의 제 1 도전성패턴(113a, 113b, 113c)을 제외한 기판부(111)의 일면을 둘러싸고, 복수의 제 2 도전성패턴(114a, 114b, 114c)을 제외한 기판부(111)의 다른 일면을 둘러싸는 블럭구조로 기판부(111)에 결합될 수 있다. 또는, 탄성지부(119)는 기판부(111)와의 접촉면이 판판한 구조를 가진 블럭 구조를 가질 수도 있고, 블럭형 구조를 가질 수 있다.For example, the elastic supporting
반도체 semiconductor 디바이스device 테스트용 양방향 도전성 모듈 제조방법 Method of manufacturing bidirectional conductive module for testing
이하에서는 도 7 내지 도 12e를 참조하여, 본 발명의 일 실시예에 따른 반도체 디바이스 테스트용 양방향 도전성 모듈 제조방법을 설명하기로 한다. Hereinafter, a method of manufacturing a bidirectional conductive module for testing a semiconductor device according to an embodiment of the present invention will be described with reference to FIGS. 7 to 12E.
본 발명의 일 실시예에 따른 반도체 디바이스 테스트용 양방향 도전성 모듈 제조방법은, (A) 기판부(111)의 일면에 반도체소자의 단자(11)와 접촉되는 복수의 제 1 도전성패턴(113a, 113b, 113c)이 반도체소자의 단자(11)의 피치간격인 제 1 피치간격(P1)만큼 이격되어 패터닝되는 단계; (B) 기판부(111)의 다른 일면에서, 검사회로기판의 단자(71)와 접촉되는 복수의 제 2 도전성패턴(114a, 114b, 114c)이 검사회로기판의 단자(71)의 피치간격인 제 2 피치간격(P2)만큼 상호 간에 어긋나게 이격되어, 복수의 제 1 도전성패턴(113a, 113b, 113c)의 배열방향에 대해 지그재그형태로 배열되도록 패터닝되는 단계; (C) 복수의 제 1 도전성패턴(113a, 113b, 113c)과 복수의 제 2 도전성패턴(114a, 114b, 114c)이 도금처리 또는 도전성라인에 의해 전기적으로 연결되는 단계; (D) 기판부(111)가 성형금형에 접촉되어 성형금형의 형상대로 유선형으로 휘어지면서, 복수의 제 1 도전성패턴(113a, 113b, 113c)과 복수의 제 2 도전성패턴(114a, 114b, 114c)이 서로 다른 방향을 향하도록 절곡되는 단계; 및 (E) 기판부(111)가 성형금형몰드에 연결되고, 실리콘이 성형금형몰드로 주입된 후 경화되어 형성되어, 기판부(111)를 탄성지지하는 탄성지지부(119)가 마련되는 단계를 포함한다. A method of manufacturing a bidirectional conductive module for testing a semiconductor device according to an embodiment of the present invention includes the steps of (A) forming a plurality of first conductive patterns (113a, 113b) contacting a terminal (11) of a semiconductor element on one surface of a substrate portion And 113c are spaced apart from each other by a first pitch interval P1, which is the pitch interval of the terminals 11 of the semiconductor element, and are patterned; (B) a plurality of second conductive patterns 114a, 114b and 114c which are in contact with the terminals 71 of the inspection circuit board on the other surface of the substrate portion 111 are spaced apart from each other by a pitch interval of the terminals 71 of the inspection circuit board Patterning to be arranged in a staggered arrangement with respect to an array direction of the plurality of first conductive patterns (113a, 113b, 113c), being spaced apart from each other by a second pitch interval (P2); (C) a plurality of first conductive patterns 113a, 113b, and 113c and a plurality of second conductive patterns 114a, 114b, and 114c are electrically connected by a plating process or a conductive line; (D) The substrate portion 111 comes into contact with the molding die and is warped in the shape of a molding die so that a plurality of first conductive patterns 113a, 113b, and 113c and a plurality of second conductive patterns 114a, 114b, and 114c Are bent to face in different directions; And a step of providing an elastic supporting portion 119 for elastically supporting the substrate portion 111 by being hardened after the substrate portion 111 is connected to the molding die mold and the silicon is injected into the molding die mold .
우선, 제 1 절연시트(111a)와 제 2 절연시트(111b)가 준비된다. 여기서, 제 1 절연시트(111a)는 기판부(111)의 일면을 이루고, 제 2 절연시트(111b)는 기판부(111)의 다른 일면을 이룬다. 제 1 절연시트(111a)와 제 2 절연시트(111b)가 도금 처리된다. 이때, 도금처리는 구리에 의해 행해질수 있다. 제 1 절연시트(111a)와 제 2 절연시트(111b)는 전류가 통하지 않는 재질인 PI 필름이 사용될 수 있다. First, a first insulating
이후, 도 12a에 도시된 바와 같이, 제 1 절연시트(111a)에 반도체소자의 단자(11)와 접촉되는 복수의 제 1 도전성패턴(113a, 113b, 113c)이 반도체소자의 단자(11)의 피치간격인 제 1 피치간격(P1)만큼 이격되어 패터닝된다(A단계). 본 실시예에서는 설명의 편의를 위하여, 복수의 제 1 도전성패턴(113a, 113b, 113c)에 대해 "제 1a 도전성패턴(113a), 제 1b 도전성패턴(113b), 제 1c 도전성패턴(113c)"으로 구분지어 설명하기로 한다.12A, a plurality of first
그리고, (A) 단계에서, 제 1 절연시트(111a)의 타측에는, 제 1 절연시트(111a)의 일측에 패터닝된 복수의 제 1 도전성패턴(113a, 113b, 113c) 중 어느 하나인 제 1c 도전성패턴(113c)과 전기적으로 연결되는 제 1 연결패턴(113d)이 패터닝된다. 제 1 연결패턴(113d)은 제 1 절연시트(111a)와 제 2 절연시트(111b)와의 접촉시 복수의 제 2 도전성패턴(114a, 114b, 114c) 중 어느 하나와 전기적으로 연결되는 것이 바람직하다. 본 예에서는, 제 1 절연시트(111a)에 복수의 제 1 도전성패턴(113a, 113b, 113c)과 제 1 연결패턴(113d)이 패터닝된 것을 "제 1 레이어(113A, 113B, 113C, 113D, 113E, 113F)"라 지칭한다. In step (A), on the other side of the
다음으로, 도 12b에 도시된 바와 같이, 제 2 절연시트(111b)에서, 검사회로기판의 단자(71)와 접촉되는 복수의 제 2 도전성패턴(114a, 114b, 114c)이 검사회로기판의 단자(71)의 피치간격인 제 2 피치간격(P2)만큼 상호 간에 어긋나게 이격되어, 복수의 제 1 도전성패턴(113a, 113b, 113c)의 배열방향에 대해 지그재그형태로 배열되도록 패터닝된다(B 단계). Next, as shown in FIG. 12B, a plurality of second
이로 인해, 제 2 절연시트(111b)의 타측에는 복수의 제 2 도전성패턴(114a, 114b, 114c)이 패터닝된다. 본 실시예에서는 설명의 편의를 위하여, 복수의 제 2 도전성패턴(114a, 114b, 114c)에 대해 "제 2a 도전성패턴(114a), 제 2b 도전성패턴(114b), 제 2c 도전성패턴(114c)"으로 구분지어 설명하기로 한다. As a result, a plurality of second
여기서, 제 2a 도전성패턴(114a)은 제 1a 도전성패턴(113a)과 전기적으로 연결되고, 제 2b 도전성패턴(114b)은 제 1b 도전성패턴(113b)과 전기적으로 연결되고, 제 2c 도전성패턴(114c)은 제 1c 도전성패턴(113c)과 전기적으로 연결되는데, 이들의 전기적 연결구조에 대해서는 후술하기로 한다.Here, the 2a
제 2 절연시트(111b)의 일측에는, 제 2 절연시트(111b)의 타측에 패터닝된 복수의 제 2 도전성패턴(114a, 114b, 114c) 중 적어도 두 개의 제 2a 도전성패턴(114a)과 제 2b 도전성패턴(114b)에 각각 전기적으로 접촉되는 적어도 두 개의 제 2 연결패턴이 패터닝된다. At least one of the plurality of second
본 예에서는 설명의 편의를 위하여, 제 2a 도전성패턴(114a)과 연결되는 제 2 연결패턴에 대해 '제 2a 연결패턴(114d)'이라 지칭하고, 제 2b 도전성패턴(114b)과 연결되는 제 2 연결패턴에 대해 '제 2b 연결패턴(114e)'이라 지칭하기로 한다. 그리고, 제 2 절연시트(111B)에 복수의 제 2 도전성패턴(114a, 114b, 114c), 제 2a 연결패턴(114d)과 제 2b 연결패턴(114e)이 패터닝된 것을 "제 2 레이어(114A, 114B, 114C, 114D, 114E, 114F)"라 지칭한다. 제 2 레이어에서, 제 2a 도전성패턴은 검사회로기판을 향하는 면에만 마련되며, 제 2b 도전성패턴(114e)은 제 1 레이어를 향하는 방향에만 마련된다.In this example, for convenience of explanation, the
도 7에 도시된 바와 같이, 하나의 단자핀(110A)은 하나의 제 1 레이어(113A)와 제 2 레이어(114A)가 접착되어 형성된다. 그리고, 도 9 및 도 10에 도시된 바와 같이, 복수의 단자핀(110A, 110B, 110C, 110D)은 각각 대응되는 복수의 제 1 레이어(113A, 113B, 113C, 113D)와 제 2 레이어(114A, 114B, 114C, 114D)의 간의 접착에 의해 이루어진다. As shown in FIG. 7, one
도 7 및 도 9에 도시된 바와 같이, 제 1 절연시트(111a)와 제 2 절연시트(111b)와의 접촉시, 제 2a 연결패턴(114d)은 제 1a 도전성패턴(113a)과 맞닿아, 제 1a 도전성패턴(113a)과 제 2a 도전성패턴(114a)을 전기적으로 연결한다. 7 and 9, when the first insulating
그리고, 제 2b 연결패턴(114e)은 제 2b 도전성패턴(114b)과 도금처리 또는 도전성라인에 의해 전기적으로 연결되고, 제 1b 도전성패턴(113b)과 맞닿아 제 1b 도전성패턴(113b)과 제 2b 도전성패턴(114b)을 전기적으로 연결한다. 그리고, 제 2c 도전성패턴(114c)은 제 1 연결패턴(113d)과 맞닿아 제 1c 도전성패턴(113c)과 전기적으로 연결된다. The
이때, 제 1 연결패턴(113d)과 제 2c 도전성패턴(114c)의 전기적 연결은, 제 1 연결패턴(113d)과 제 2c 도전성패턴(114c)에 비아홀(via hole)을 형성하고 비아홀 메움 도금 공정을 통해 상호 간에 도금 연결되거나, 도전성 라인에 의해 제 1 연결패턴(113d)과 제 2c 도전성패턴(114c)이 연결됨에 따라 이루어진다(C 단계). 아울러, 제 2a 연결패턴(114d)과 제 1c 도전성패턴(113c)과의 전기적 연결도 제 1 연결패턴(113d)과 제 2c 도정성패턴과 동일한 방식으로 수행된다. The
제 1c 도전성패턴(113c)과 제 1 연결패턴(113d)의 전기적 연결(111a3), 제 1b 도전성패턴(113b)과 제 1c 도전성패턴(113c)의 전기적 연결(111a2), 제 1a 도전성패턴(113a)과 제 1b 도전성패턴(113b)의 전기적 연결(111a1), 제 2b 도전성패턴(114b)과 제 2b 연결패턴(114e)의 전기적 연결(111b1), 그리고, 제 2a 도전성패턴(114a)과 제 2a 도전성패턴(114a)의 전기적 연결(111b2)은 니켈도금 및 금도금 처리에 의해 이루어진다. An electrical connection 111a3 between the first c
즉, 구리도금층에 패터닝되어 형성된 복수의 제 1 도전성패턴(113a, 113b, 113c)과 복수의 제 2 도전성패턴(114a, 114b, 114c)이 니켈도금된다. 이후, 니켈도금된 복수의 제 1 도전성패턴(113a, 113b, 113c)과 복수의 제 2 도전성패턴(114a, 114b, 114c)이 금도금된다. 이는 복수의 제 1 도전성패턴(113a, 113b, 113c)와 복수의 제 2 도전성패턴(114a, 114b, 114c)의 전기전도도를 향상시키기 위함이다. That is, a plurality of first
이후, (B) 단계 또는 (C) 단계 후, 도전성분말이 복수의 제 1 도전성패턴(113a, 113b, 113c)의 표면에 오돌토돌하게 부착됨으로써 제 1 범프(115)가 형성된다. 그리고, 도전성분말이 복수의 제 2 도전성패턴(114a, 114b, 114c)의 표면에 오돌토돌하게 부착됨으로써 제 2 범프(116)가 형성된다. Then, after the step (B) or (C), the
제 1 범프(115)는 제 1 도전성패턴(113a, 113b, 113c)과 반도체소자의 단자(11)와의 전기적 접촉을 안정적으로 수행할 수 있는 구조라면, 본 명세서에 개시된 것과 같이 도전성 분말을 사용하는 것 이외에, 제 1 도전성패턴(113a, 113b, 113c)의 표면을 크라운 구조와 같이 뾰족뾰족하게 돌출된 구조로 도금층으로 형성될 수도 있다. The
아울러, 제 2 범프(116)는 제 2 도전성패턴(114a, 114b, 114c)과 검사회로기판의 단자(71)와의 전기적 접촉을 안정적으로 수행할 수 있는 구조라면, 도전성 분말을 사용하는 것 이외에 특정형상의 도금층이 적용될 수 있다. The
한편, 상기와 같은 방식에 의해, 기판부(111)에 복수의 제 1 도전성패턴(113a, 113b, 113c)과 복수의 제 2 도전성패턴(114a, 114b, 114c)이 각각 상호 간에 전기적으로 연결된 구조를 가진 후에, 기판부(111)가 성형금형에 접촉되어 성형금형의 형상대로 유선형으로 휘어지면서, 복수의 제 1 도전성패턴(113a, 113b, 113c)과 복수의 제 2 도전성패턴(114a, 114b, 114c)이 서로 다른 방향을 향하도록 절곡된다((D) 단계).The plurality of first
다음으로, 기판부(111)가 성형금형몰드(50)에 연결된다. 이후, 실리콘이 성형금형몰드(50)로 주입된다. 성형금형몰드(50)로 주입된 실리콘이 경화되면서, 탄성지지부(119)가 형성된다((E) 단계).Next, the
그리고, E 단계 후, 복수의 제 1 도전성패턴(113a, 113b, 113c) 사이, 그리고, 복수의 제 2 도전성패턴(114a, 114b, 114c) 사이가 레이저 컷팅된다. 이는, 복수의 제 1 도전성패턴(113a, 113b, 113c) 간의 전기적 연결, 그리고, 복수의 제 2 도전성패턴(114a, 114b, 114c) 간의 전기적 연결을 차단하기 위함이다.After the step E, laser cut is performed between the plurality of first
상기와 같은 방식으로 제작된 반도체 디바이스 테스트용 양방향 도전성 모듈은 하우징에 고정된 소켓형태로, 반도체소자와 검사회로기판 사이에 위치될 때, 복수의 제 1 도전성패턴(113a, 113b, 113c)은 반도체소자의 단자(11)와 전기적으로 연결되고, 복수의 제 2 도전성패턴(114a, 114b, 114c)은 검사회로기판의 단자(71)에 전기적으로 연결되어, 반도체소자와 검사회로기판을 전기적으로 연결할 수 있다. When the bidirectional conductive module for testing a semiconductor device manufactured in the above manner is in the form of a socket fixed to a housing and positioned between the semiconductor element and the inspection circuit board, the plurality of first
상기와 같은 방식으로 제작된 반도체 디바이스 테스트용 양방향 도전성 모듈은 기존에 사용하던 검사회로기판의 단자(71)의 피치간격으로 복수의 제 2 도전성패턴(114a, 114b, 114c)의 피치간격을 조정함으로써, 반도체소자의 단자(11)간의 피치간격이 좁아짐에 따라, 반소체소자의 단자간의 피치간격에 대응되는 별도의 검사회로기판을 제작할 필요가 없다.The bidirectional conductive module for testing a semiconductor device fabricated in the above manner can be manufactured by adjusting pitch intervals of the plurality of second
이와 더불어, 상기와 같은 방식으로 제작된 반도체 디바이스 테스트용 양방향 도전성 모듈은 반도체소자의 일면에 마련된 복수의 단자(11)와 접촉가능한 도전성패턴을 미세하게 집적화하여 패터닝함으로써 기존의 포고핀의 불량으로 인한 반도체소자의 단자(11)와 검사회로기판의 단자(71) 간의 전기적 단락을 방지할 수 있다.In addition, the bidirectional conductive module for testing a semiconductor device fabricated in the above-described manner is obtained by finely integrating and patterning a conductive pattern capable of contacting with a plurality of
아울러, 본 발명은 FPCB에 도전성패턴을 패터닝하는 방식을 이용하여, 반도체소자(10)의 복수의 단자에 접촉되는 부분과 검사회로기판(70)의 복수의 단자(71)에 접촉되는 부분을 미세한 크기로 하나의 모듈에 구현할 수 있어, 기술의 발전으로 인해 기존에 반도체소자(10)를 테스트하기 위해 사용되는 포고핀 타입 또는 PCR소켓 타입에서는 테스트하기 어려운 초소형의 반도체소자(10)를 테스트할 수 있는 반도체 디바이스 테스트용 양방향 도전성 소켓(100)을 용이하게 제작할 수 있다. The present invention is also applicable to a method of patterning a conductive pattern on an FPCB so that a portion contacting a plurality of terminals of a
● ● 제 2Second 실시예Example
반도체 semiconductor 디바이스device 테스트용 양방향 도전성 소켓 Bidirectional conductive socket for testing
본 발명의 다른 실시예에 따른 반도체 디바이스 테스트용 양방향 도전성 소켓(200)에 대해 설명하면 다음과 같다. A bidirectional
본 발명의 다른 실시예에 따른 반도체 디바이스 테스트용 양방향 도전성 소켓(200)은 반도체소자(10)와 검사회로기판(70)을 전기적으로 연결하여, 반도체소자(10)의 양호 불량 여부를 테스트하기 위한 것이다. The bidirectional
도 13에 도시된 바와 같이, 반도체 디바이스 테스트용 양방향 도전성 소켓(200)은 반도체소자(10)와 검사회로기판(70) 사이에 설치된다. 반도체 디바이스 테스트용 양방향 도전성 소켓(200)은 반도체 디바이스 테스트용 양방향 도전성 모듈(210)에 의해, 반도체소자(10)와 검사회로기판(70)에 전기적으로 연결된다. 반도체 디바이스 테스트용 양방향 도전성 소켓(200)은 적어도 하나의 반도체 디바이스 테스트용 양방향 도전성 모듈(210)과 하우징(290)으로 이루어진다.As shown in FIG. 13, a bidirectional
반도체소자(10)는 단자배치가 다양하게 이루어지는바, 반도체소자의 단자(11)배치구조에 따라 반도체 디바이스 테스트용 양방향 도전성 소켓(200)의 구조도 다양하게 가변될 수 있다. The structure of the bidirectional
이를 위해, 본 발명은 반도체 디바이스 테스트용 양방향 도전성 소켓(200)은 반도체소자의 단자(11)배치에 따라, 적어도 하나의 반도체 디바이스 테스트용 양방향 도전성 모듈(210)이 하우징(290)에 조립되어 형성된다.The bidirectional
본 발명의 다른 실시예에 따른 반도체 디바이스 테스트용 양방향 도전성 모듈(210)은 반도체 디바이스 테스트용 양방향 도전성 소켓(200)을 제조하는데 사용되는 단위모듈화된 단자연결부재이다. 반도체 디바이스 테스트용 양방향 도전성 모듈(210)은 반도체소자의 단자(11)와 검사회로기판의 단자(71)를 전기적으로 연결하기 위한 것이다. The bidirectional
본 예에 따른 반도체 디바이스 테스트용 양방향 도전성 모듈(210)은 반도체소자의 단자(11) 간의 간격이 예를 들어 0.3 mm 이하로(이하에서는 "제 1 피치간격(P1)"으로 지칭한다), 작은 크기의 반도체소자를 테스트하기 위한 것이다. The bidirectional
이에, 본 예에 따른 반도체 디바이스 테스트용 양방향 도전성 모듈(210)은 반도체소자(10)에 마련된 크기가 매우 작은 복수의 단자 각각에 개별적으로 연결되는 것이 아니라, FPCB기판에 복수의 도전성패턴이 패터닝되어 반도체소자의 단자(11)와 접촉되는 구조로 단위모듈화된다. Therefore, the bidirectional
도 15에 도시된 단위모듈화된 반도체 디바이스 테스트용 양방향 도전성 모듈(210)은 여러 개가 연결되어, 블럭형 구조로, 반도체소자(10)의 단자(11)와 한 번의 접촉되는 전기적으로 연결되는 구조를 가질 수 있다. The bidirectional
이러한 구조에 의해, 반도체 디바이스 테스트용 양방향 도전성 모듈(210)은 일정틀을 가진 하우징(290)에 끼움 결합되어, 반도체 디바이스 테스트용 양방향 도전성 소켓(200)의 조립공정을 단순화시킬 수 있다. With this structure, the bidirectional
하우징(290)은 상기 검사회로기판에 결합부재(191)에 의해 결합된다. 결합부재는 하우징(290)을 관통하여 검사회로기판(70)에 결합되어, 검사회로기판(70)에 대한 하우징(290)의 위치를 한정한다. The
이로 인해, 하우징(290)은 복수의 단자핀의 타단을 가압하게 되어, 복수의 단자핀과 검사회로기판의 단자(71)와의 전기적 접촉을 향상시킬 수 있다. As a result, the
본 예에 따른 반도체 디바이스 테스트용 양방향 도전성 소켓(200)은 반도체소자의 단자(11) 간의 간격이 좁아지는 경우에, 검사회로기판의 단자(71) 간의 피치 간격에는 영향을 주지 않고도 반도체소자의 테스트를 수행할 수 있도록, 검사회로기판의 단자(71)와 접촉되는 부분의 피치간격을 넓히는 구조를 가진다. 이하에서는 반도체 디바이스 테스트용 양방향 도전성 모듈에 대해 설명하기로 한다.The bidirectional
반도체 semiconductor 디바이스device 테스트용 양방향 도전성 모듈 Bidirectional conductive module for testing
이하에서는 도 14 내지 도 15를 참조하여, 반도체 디바이스 테스트용 양방향 도전성 모듈(210)의 구성에 대해 설명하기로 한다.Hereinafter, the configuration of the bidirectional
본 발명의 다른 실시예에 따른 반도체 디바이스 테스트용 양방향 도전성 모듈(210)은 단자핀부(210A, 210B)과 탄성지지부(219)로 이루어진다. The bidirectional
단자핀부(210A, 210B)는 단자핀의 일단(211a, 212a, 213a)이 반도체소자의 단자(11)에 접촉되고, 단자핀의 타단(211b, 212b, 213b)이 검사회로기판의 단자(71)에 접촉되어, 반도체소자와 검사회로기판에 전기적으로 연결되는 것이다. One
단자핀부(210A, 210B)는 복수의 단자핀(211, 212, 213)으로 이루어진다. 단자핀부는 복수의 단자핀이 일렬로 배열된 상태를 통칭하는 것으로서, 단자핀부의 개수는 반도체소자의 단자의 개수에 따라 다양하게 가변가능하다.The
예를 들어, 도 16(d)에 도시된 바와 같이 하나의 단자핀부(210A)가 탄성지지부(219)에 의해 탄성지지될 수 있으며, 또는, 도 15에 도시된 바와 같이 두개의 단자핀부(210A, 210B)가 탄성지지부(219)의 양측으로 구분되어 배치될 수 있다. For example, as shown in FIG. 16 (d), one
복수의 단자핀(211, 212, 213)은 전류가 잘 통하는 금속재질로 이루어진다. 그리고, 복수의 단자핀(211, 212, 213)은 금속재질에 니켈도금 및 금도금 처리되어, 전도성을 더 향상시킬 수 있다. The plurality of
복수의 단자핀(211, 212, 213)은, 단자핀의 일단(211a, 212a, 213a)이 탄성지지부(219)의 상부로 돌출되어 상호 간에 제 1 피치간격(P1)으로 이격되고, 단자핀의 타단(21b, 212b, 213b)이 단자핀의 일단(211a, 212a, 213a)에 대해 탄성지지부(219)의 바깥방향으로 멀어진 위치에서 상호 간에 제 2 피치간격(P2)으로 이격되게 탄성지지부(219)의 하부로 돌출되게 절곡된다. The plurality of
복수의 단자핀(211, 212, 213)은 적어도 두 개의 변곡점을 갖도록 다중절곡된 구조를 가져, 반도체소자(10)의 테스트 과정에서 눌러지는 압력에 따라 휘어진 후, 압력해제시 원상태로 되돌아가는 정도의 탄성을 가진다.The plurality of
단자핀부(210A, 210B)는 복수의 단자핀(211, 212, 213)이 반도체소자의 단자(11)에 대해 제 1 피치간격(P1)으로 접촉되고, 검사회로기판의 단자(71)에 대해 제 2 피치간격(P2)으로 접촉되어, 반도체소자의 단자(11)와 검사회로기판의 단자(71)에 전기적으로 연결된다.The
여기서, 제 1 피치간격(P1)은 반도체소자의 단자(11)간의 피치간격에 대응되며, 제 2 피치간격(P2)은 제 1 피치간격(P1)보다 큰 간격으로서 검사회로기판의 단자(71)간의 피치간격에 대응된다.Here, the first pitch interval P1 corresponds to the pitch interval between the
본 실시예에서는 복수의 단자핀(211, 212, 213)의 개수에 대해서는 특별히 한정하지 않기로 하며, 기술발전에 따른 반도체소자의 규격에 따라 다양하게 가변가능함은 물론이다.In the present embodiment, the number of the terminal pins 211, 212, and 213 is not particularly limited, and may be variously changed according to the standard of the semiconductor device according to the technology development.
복수의 단자핀(211, 212, 213)은 타단 간의 피치간격을 늘린 반도체 디바이스 테스트용 양방향 도전성 모듈(210)의 구조에 의해, 반도체소자의 단자(11)간의 피치간격이 좁아지는 경우에도, 반도체소자(10)를 테스트하기 위해, 반도체소자의 단자(11)의 피치간격과 동일한 피치간격을 가진 별도의 검사회로기판(70)을 제작하지 않아도 되어 비용면에서 경제적이다. Even when the pitch interval between the
탄성지지부(219)는 일렬로 나열된 복수의 단자핀(211, 212, 213)을 탄성지지하는 것이다. 본 실시예에 따른 반도체 디바이스 테스트용 양방향 도전성 모듈(210)은 탄성지지부(219)를 이용하여, 휘어지기 쉽고 일단 간의 제 1 피치간격(P1)과 타단 간의 제 2 피치간격(P2)이 일정하게 유지되도록 단자핀부(210A, 210B)를 탄성지지할 수 있다. The elastic supporting
탄성지지부(219)는 복수의 단자핀의 일단(211a, 212a, 213a)과 복수의 단자핀의 타단(211b, 212b, 213b)이 돌출되도록 단자핀부(210A, 210B)를 둘러싼 블럭 구조를 가진다. The elastic supporting
탄성지지부(219)는 가압시 어느 정도의 탄성이 있고, 전류가 통하지 않는 재질로 이루어진다. 본 발명에서, 탄성지지부(219)가 실리콘 재질로 마련되는 것을 예로 한다. The elastic supporting
탄성지지부(219)는 반도체 디바이스 테스트용 양방향 도전성 모듈(210)이 반도체 디바이스 테스트용 양방향 도전성 소켓(200)에 적용되어 실제 반도체소자(10)의 테스트에 사용될 때, 반도체소자(10)의 접촉을 탄성적으로 지지하게 된다. The
탄성지지부(219)는 도 15에 도시된 바와 같이 일렬로 배열된 복수의 단자핀(211, 212, 213)을 탄성지지하는 판형 블럭구조를 가질 수도 있고, 여러 개의 열로 배열된 복수의 단자핀(211, 212, 213)을 탄성지지하는 블럭형 구조를 가질 수 있다.The elastic supporting
반도체 semiconductor 디바이스device 테스트용 양방향 도전성 모듈 제조방법 Method of manufacturing bidirectional conductive module for testing
본 발명의 다른 실시예에 따른 반도체 디바이스 테스트용 양방향 도전성 모듈 제조방법은, (A) 금속플레이트에, 일단이 금속플레이트의 상부를 향하고, 타단이 일단에 대해 금속플레이트의 바깥방향으로 멀어진 위치에서 금속플레이트의 하부를 향하도록 절곡되게 복수의 단자핀패턴(P)이 패터닝되는 단계; (B) 복수의 단자핀패턴(P)을 제외한 나머지부분이 금속플레이트에서 제거되어, 금속플레이트로부터 복수의 단자핀(211, 212, 213)이 형성되는 단계; 및 (C) 복수의 단자핀(211, 212, 213)이 성형금형몰드에 연결되고, 실리콘이 성형금형몰드로 주입된 후 경화되어 형성되어, 복수의 단자핀(211, 212, 213)을 탄성지지하는 탄성지지부(219)가 마련되는 단계를 포함한다. A method of manufacturing a bidirectional conductive module for testing a semiconductor device according to another embodiment of the present invention comprises the steps of: (A) forming a metal plate on a metal plate at a position where one end faces the upper portion of the metal plate, A plurality of terminal pin patterns (P) are patterned so as to be bent toward the bottom of the plate; (B) removing a portion of the metal plate other than the plurality of terminal pin patterns (P) from the metal plate to form a plurality of terminal pins (211, 212, 213); (C) a plurality of
도 16(a)에 도시된 바와 같이, 하나의 금속플레이트(50)에 복수의 단자핀패턴(P)이 패터닝된다. As shown in Fig. 16 (a), a plurality of terminal pin patterns P are patterned on one
복수의 단자핀패턴(P)은 복수의 단자핀패턴(P)의 일단이 상호 간에 반도체소자의 단자 간의 간격인 제 1 피치간격(P1)만큼 이격되고, 복수의 단자핀패턴(P)의 타단이 상호 간에 제 1 피치간격(P1)보다 큰 제 2 피치간격(P2)만큼 이격되게 일렬로 배열되게 패터닝된다. The plurality of terminal pin patterns P are arranged such that one ends of the plurality of terminal pin patterns P are spaced apart from each other by a first pitch interval P1 which is an interval between the terminals of the semiconductor elements, Are spaced apart from each other by a second pitch interval (P2) larger than the first pitch distance (P1).
그리고, 금속플레이트(50)에는 복수의 단자핀패턴(P)의 일단을 연결하는 제 1 연결패턴(51a)과 복수의 단자핀패턴(P)의 타단을 연결하는 제 2 연결패턴(52a)이 패터닝된다. The
도 16(b)에 도시된 바와 같이, 복수의 단자핀패턴(P), 제 1 연결패턴(51a)과 제 2 연결패턴(52a)을 제외한 나머지부분은, 에칭처리 또는 스탬핑처리에 의해 금속플레이트(50)에서 제거된다. As shown in Fig. 16 (b), the remaining portions except for the plurality of terminal pin patterns P, the
금속플레이트(50)는 패터닝되지 않은 부분이 에칭처리 또는 스탬핑처리에 의해 제거되고, 복수의 단자핀패턴(P)이 패터닝된 부분만 남아 복수의 단자핀(211, 212, 213)을 형성한다. The portion of the
이때, 복수의 단자핀(211, 212, 213)은 제 1 연결패턴(51a)과 제 2 연결패턴(52a)에 의해 형성된 제 1 연결부(51)와 제 2 연결부(52)에 의해 상호 간에 연결된 상태이다. 복수의 단자핀(211, 212, 213)은 니켈도금된 후 금도금되어, 전도성을 향상시킬 수 있다.At this time, the plurality of
다음으로, 복수의 단자핀(211, 212, 213)이 제 1 연결부(51)와 제 2 연결부(52)에 의해 상호 간에 연결된 상태로 성형금형몰드에 설치되고 이후 실리콘이 성형금형몰드로 주입되어 경화되면, 도 16(c)에 도시된 바와 같이, 복수의 단자핀(211, 212, 213)을 탄성지지하는 탄성지지부(219)가 마련된다. 탄성지지부(219)는 실리콘이 경화되어 형성된 것이다. 탄성지지부(219)의 구조는 성형금형몰드의 크기 및 구조에 따라 다양하게 가변가능하다.Next, a plurality of
마지막으로, 복수의 단자핀(211, 212, 213)이 탄성지지부(219)에 의해 탄성지지되면, 제 1 연결부(51)와 제 2 연결부(52)가 복수의 단자핀(211, 212, 213)의 양단에서 제거된다. 이는 복수의 단자핀(211, 212, 213) 간의 전기적 연결을 차단하기 위함이다. Finally, when the plurality of
도 16(d)에 도시된 바와 같이, 반도체 디바이스 테스트용 양방향 도전성 모듈(210)은 복수의 단자핀의 일단(211a, 212a, 213a)과 복수의 단자핀의 타단(211b, 212b, 213b)은 탄성지지부(219)에서 돌출된 상태이다. The bidirectional
상기와 같이 제작된 반도체 디바이스 테스트용 양방향 도전성 모듈(210)은 하우징에 고정된 소켓형태로, 반도체소자와 검사회로기판 사이에 위치될 때, 복수의 단자핀의 일단(211a, 212a, 213a)이 반도체소자의 단자(11)에 접촉되고, 복수의 단자핀의 타단(211b, 212b, 213b)이 검사회로기판의 단자(71)에 접촉되어, 반도체소자와 검사회로기판을 전기적으로 연결한다. The bidirectional
상기와 같은 방식으로 제작된 반도체 디바이스 테스트용 양방향 도전성 모듈(210)은 기존에 사용하던 검사회로기판의 단자(71)의 피치간격으로 복수의 단자핀의 타단(211b, 212b, 213b) 간의 피치간격을 조정함으로써, 반도체소자의 단자(11)간의 피치간격이 좁아짐에 따라, 반소체소자의 단자간의 피치간격에 대응되는 별도의 검사회로기판을 제작할 필요가 없다.The bidirectional
이와 더불어, 상기와 같은 방식으로 제작된 반도체 디바이스 테스트용 양방향 도전성 모듈(210)은 반도체소자의 일면에 마련된 복수의 단자(11)와 접촉가능한 도전성패턴을 미세하게 집적화하여 패터닝함으로써 기존의 포고핀의 불량으로 인한 반도체소자의 단자(11)와 검사회로기판의 단자(71) 간의 전기적 단락을 방지할 수 있다.In addition, the bidirectional
아울러, 본 발명은 FPCB에 도전성패턴을 패터닝하는 방식을 이용하여, 반도체소자(10)의 복수의 단자에 접촉되는 부분과 검사회로기판(70)의 복수의 단자(71)에 접촉되는 부분을 미세한 크기로 하나의 모듈에 구현할 수 있어, 기술의 발전으로 인해 기존에 반도체소자(10)를 테스트하기 위해 사용되는 포고핀 타입 또는 PCR소켓 타입에서는 테스트하기 어려운 초소형의 반도체소자(10)를 테스트할 수 있는 반도체 디바이스 테스트용 양방향 도전성 소켓(200)을 용이하게 제작할 수 있다. The present invention is also applicable to a method of patterning a conductive pattern on an FPCB so that a portion contacting a plurality of terminals of a
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경가능함은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명백할 것이다.While the present invention has been described in connection with what is presently considered to be practical exemplary embodiments, it is to be understood that the invention is not limited to the disclosed embodiments, but, on the contrary, It will be clear to those who have knowledge.
10: 반도체소자
70: 검사회로기판
100, 200: 반도체 디바이스 테스트용 양방향 도전성 소켓
110, 210: 반도체 디바이스 테스트용 양방향 도전성 모듈
111: 기판부
111a, 111b: 절연시트
110A, 110B, 110C, 110D: 복수의 단자핀
113A, 113B, 113C, 113D, 113E, 113F: 제 1 레이어
114A, 114B, 114C, 114D, 114E, 114F: 제 2 레이어
113a, 113b, 113c: 제 1 도전성패턴
115: 제 1 범프
114a, 114b, 114c: 제 2 도전성패턴
116: 제 2 범프
119, 219: 탄성지지부10: Semiconductor device 70: Inspection circuit board
100, 200: Bi-directional conductive socket for testing semiconductor devices
110, 210: Bi-directional conductive module for testing semiconductor devices
111:
110A, 110B, 110C, 110D: a plurality of terminal pins
113A, 113B, 113C, 113D, 113E, and 113F:
114A, 114B, 114C, 114D, 114E, 114F: the second layer
113a, 113b, and 113c: first conductive pattern 115: first bump
114a, 114b, 114c: second conductive pattern 116: second bump
119, 219: elastic support
Claims (18)
상기 기판부의 일면에서 상호 간에 제 1 피치간격으로 일렬로 이격되어 상기 반도체소자의 단자에 각각 전기적으로 연결되는 복수의 제 1 도전성패턴과, 상기 기판부의 다른 일면에서 상호 간에 상기 제 1 피치간격보다 큰 제 2 피치간격으로 일렬로 이격되어 상기 검사회로기판의 단자에 각각 전기적으로 연결되는 복수의 제 2 도전성패턴이 마련된 복수의 단자핀; 및
상기 기판부를 탄성지지토록 상기 기판부에 연결된 탄성지지부를 포함하고,
상기 복수의 단자핀은 상기 기판부의 일면에서 상기 복수의 제 1 도전성패턴이 상기 제 1 피치간격만큼 이격되어 일렬로 배열되고, 상기 기판부의 다른 일면에서 상기 복수의 제 2 도전성패턴이 상기 제 2 피치간격만큼 어긋나게 배치되어 지그재그형태로 배열되도록 상기 기판부에 마련되어, 상기 복수의 제 1 도전성패턴이 상기 반도체소자의 단자에 대해 상기 제 1 피치간격으로 접촉되고, 상기 복수의 제 2 도전성패턴이 상기 검사회로기판의 단자에 대해 상기 제 2 피치간격으로 접촉되어, 상기 반도체소자의 단자와 상기 검사회로기판의 단자를 전기적으로 연결하는 것을 특징으로 하는 반도체 디바이스 테스트용 양방향 도전성 모듈.
A substrate portion having a structure in which one surface is directed toward the semiconductor element and the other surface is bent toward the test circuit substrate;
A plurality of first conductive patterns spaced at a first pitch interval from each other on one surface of the substrate portion and electrically connected to the terminals of the semiconductor device, A plurality of terminal pins spaced apart at a second pitch interval and provided with a plurality of second conductive patterns electrically connected to terminals of the inspection circuit board, respectively; And
And an elastic support portion connected to the substrate portion to elastically support the substrate portion,
Wherein the plurality of terminal pins are arranged in a line so that the plurality of first conductive patterns are spaced apart from each other by the first pitch interval on one surface of the substrate portion, and the plurality of second conductive patterns are arranged on the other surface of the substrate portion, Wherein the plurality of first conductive patterns are brought into contact with the terminals of the semiconductor element at the first pitch interval and the plurality of second conductive patterns are arranged in a staggered arrangement, Wherein the terminals of the semiconductor device are electrically connected to the terminals of the circuit board by the second pitch interval to electrically connect the terminals of the semiconductor device and the terminals of the test circuit board.
상기 기판부는 유연하게 휘어지는 구조를 가진 절연시트가 도금처리되어 형성되고,
상기 기판부에 패터닝처리된 상기 제 1 도전성패턴과 상기 제 2 도전성패턴은 도금처리 또는 도전성 라인에 의해 각각 전기적으로 연결되는 것을 특징으로 하는 반도체 디바이스 테스트용 양방향 도전성 모듈.
The method according to claim 1,
Wherein the substrate portion is formed by plating an insulating sheet having a flexible structure,
Wherein the first conductive pattern patterned on the substrate portion and the second conductive pattern are electrically connected by a plating process or an electrically conductive line, respectively.
상기 복수의 제 1 도전성패턴의 표면에 오돌토돌하게 형성된 제 1 범프; 및
상기 복수의 제 2 도전성패턴의 표면에 오돌토돌하게 형성된 제 2 범프를 더 포함하고, 상기 제 1 범프와 상기 제 2 범프는 도전성 분말에 의해 형성된 것을 특징으로 하는 반도체 디바이스 테스트용 양방향 도전성 모듈.
The connector according to claim 1, wherein the plurality of terminal pins
A first bump formed on the surface of the plurality of first conductive patterns in an opaque manner; And
Further comprising a second bump formed on the surface of the plurality of second conductive patterns in an opaque manner, wherein the first bump and the second bump are formed by conductive powder.
상기 복수의 제 1 도전성패턴의 표면에 오돌토돌하게 형성된 제 1 범프;
상기 복수의 제 2 도전성패턴의 표면에 오돌토돌하게 형성된 제 2 범프; 및
상기 복수의 제 1 도전성패턴과 상기 복수의 제 2 도전성패턴에 도금되어, 상기 복수의 제 1 도전성패턴과 상기 복수의 제 2 도전성패턴을 전기적으로 연결하는 도금층을 포함하고,
상기 제 1 범프와 상기 제 2 범프는 비도전성 분말에 의해 형성된 것을 특징으로 하는 반도체 디바이스 테스트용 양방향 도전성 모듈.
The connector according to claim 1, wherein the plurality of terminal pins
A first bump formed on the surface of the plurality of first conductive patterns in an opaque manner;
A second bump formed on the surface of the plurality of second conductive patterns in an opaque manner; And
And a plating layer which is plated on the plurality of first conductive patterns and the plurality of second conductive patterns and electrically connects the plurality of first conductive patterns to the plurality of second conductive patterns,
Wherein the first bump and the second bump are formed by a non-conductive powder.
반도체소자의 단자방향에 따라, 단위모듈화된 상기 적어도 하나의 반도체 디바이스 테스트용 양방향 도전성 모듈이 상기 반도체소자의 단자와 접촉되도록, 상기 적어도 하나의 반도체 디바이스 테스트용 양방향 도전성 모듈의 설치위치를 고정하는 하우징을 포함하고,
상기 하우징은 상기 반도체 디바이스 테스트용 양방향 도전성 모듈의 다른 일면에 마련되어 검사회로기판의 단자와 전기적으로 접촉되는 복수의 제 2 도전성패턴을 가압토록 상기 검사회로기판에 결합되고,
상기 반도체 디바이스 테스트용 양방향 도전성 모듈은 상기 반도체소자와 검사회로기판에 전기적으로 연결되어, 상기 반도체소자의 양호 불량 여부를 테스트하는 것을 특징으로 하는 반도체 디바이스 테스트용 양방향 도전성 소켓.
A bi-directional conductive module for testing at least one semiconductor device of claim 1; And
Directional conductive module for testing the at least one semiconductor device is brought into contact with a terminal of the semiconductor element in accordance with the terminal direction of the semiconductor element, / RTI >
Wherein the housing is coupled to the inspection circuit board so as to press a plurality of second conductive patterns provided on the other surface of the bidirectional conductive module for testing the semiconductor device and in electrical contact with the terminals of the inspection circuit board,
Wherein the bidirectional conductive module for testing the semiconductor device is electrically connected to the semiconductor element and the inspection circuit board to test whether the semiconductor element is defective or not.
(B) 상기 기판부의 다른 일면에서, 상기 검사회로기판의 단자와 접촉되는 복수의 제 2 도전성패턴이 상기 검사회로기판의 단자의 피치간격인 제 2 피치간격만큼 상호 간에 어긋나게 이격되어, 상기 복수의 제 1 도전성패턴의 배열방향에 대해 지그재그형태로 배열되도록 패터닝되는 단계;
(C) 상기 복수의 제 1 도전성패턴과 상기 복수의 제 2 도전성패턴이 도금처리 또는 도전성라인에 의해 전기적으로 연결되는 단계;
(D) 상기 기판부가 성형금형에 접촉되어 상기 성형금형의 형상대로 유선형으로 휘어지면서, 상기 복수의 제 1 도전성패턴과 상기 복수의 제 2 도전성패턴이 서로 다른 방향을 향하도록 절곡되는 단계; 및
(E) 상기 기판부가 성형금형몰드에 연결되고, 실리콘이 상기 성형금형몰드로 주입된 후 경화되어 형성되어, 상기 기판부를 탄성지지하는 탄성지지부가 마련되는 단계를 포함하고,
상기 기판부가 상기 반도체소자와 상기 검사회로기판 사이에 위치되면, 상기 복수의 제 1 도전성패턴은 상기 반도체소자의 단자와 전기적으로 연결되고, 상기 복수의 제 2 도전성패턴은 상기 검사회로기판의 단자에 전기적으로 연결되어, 상기 반도체소자와 상기 검사회로기판을 전기적으로 연결하는 것을 특징으로 하는 반도체 디바이스 테스트용 양방향 도전성 모듈 제조방법.
(A) patterning a plurality of first conductive patterns, which are in contact with the terminals of the semiconductor element, on one surface of the substrate portion, with a first pitch interval that is the pitch interval of the terminals of the semiconductor element;
(B) a plurality of second conductive patterns, which are in contact with terminals of the inspection circuit board, are spaced apart from each other by a second pitch interval that is a pitch interval of the terminals of the inspection circuit board, on the other surface of the substrate portion, Patterning the first conductive patterns so as to be arranged in a zigzag manner with respect to the arrangement direction of the first conductive patterns;
(C) the plurality of first conductive patterns and the plurality of second conductive patterns are electrically connected by a plating process or a conductive line;
(D) bending the plurality of first conductive patterns and the plurality of second conductive patterns so that they are oriented in different directions while the substrate is brought into contact with the molding die so as to be streamlined in the shape of the molding die; And
(E) the step of providing the elastic supporting portion for elastically supporting the substrate portion, the substrate portion being connected to the molding die mold, the silicon being injected into the molding die mold and cured,
The plurality of first conductive patterns are electrically connected to the terminals of the semiconductor element and the plurality of second conductive patterns are electrically connected to the terminals of the inspection circuit board when the substrate portion is positioned between the semiconductor element and the inspection circuit board, And electrically connecting the semiconductor element and the inspection circuit board to each other, thereby electrically connecting the semiconductor element and the inspection circuit board.
상기 기판부의 일면을 이루는 제 1 절연시트와 상기 기판부의 다른 일면을 이루는 제 2 절연시트가 마련되고, 상기 제 1 절연시트와 상기 제 2 절연시트가 도금 처리되는 단계를 더 포함하는 것을 특징으로 하는 반도체 디바이스 테스트용 양방향 도전성 모듈 제조방법.
7. The method of claim 6, wherein before step (A)
Further comprising a step of plating the first insulating sheet and the second insulating sheet with a first insulating sheet constituting one surface of the substrate portion and a second insulating sheet forming another surface of the substrate portion, Method for fabricating bidirectional conductive module for semiconductor device testing.
상기 제 1 절연시트의 타측에는, 상기 제 1 절연시트의 일측에 패터닝된 상기 복수의 제 1 도전성패턴 중 어느 하나의 제 1 도전성패턴과 전기적으로 연결되는 제 1 연결패턴이 패터닝되고,
상기 제 1 연결패턴은 상기 제 1 절연시트와 상기 제 2 절연시트와의 접촉시 상기 복수의 제 2 도전성패턴 중 어느 하나와 전기적으로 연결되는 것을 특징으로 하는 반도체 디바이스 테스트용 양방향 도전성 모듈 제조방법.
8. The method of claim 7, wherein in the step (A)
A first connection pattern electrically connected to one of the plurality of first conductive patterns patterned on one side of the first insulation sheet is patterned on the other side of the first insulation sheet,
Wherein the first connection pattern is electrically connected to any one of the plurality of second conductive patterns when the first insulation sheet and the second insulation sheet are in contact with each other.
상기 제 2 절연시트의 일측에는, 상기 제 2 절연시트의 타측에 패터닝된 상기 복수의 제 2 도전성패턴 중 적어도 두 개의 제 2 도전성패턴에 각각 전기적으로 접촉되는 적어도 두 개의 제 2 연결패턴이 패터닝되고,
상기 적어도 두 개의 제 2 연결패턴은, 상기 제 1 절연시트와 상기 제 2 절연시트와의 접촉시 상기 복수의 제 1 도전성패턴 중 적어도 두 개와 전기적으로 연결되는 것을 특징으로 하는 반도체 디바이스 테스트용 양방향 도전성 모듈 제조방법.
8. The method of claim 7, wherein in the step (B)
At least two second connection patterns electrically contacting at least two second conductive patterns of the plurality of second conductive patterns patterned on the other side of the second insulation sheet are patterned on one side of the second insulation sheet ,
Wherein the at least two second connection patterns are electrically connected to at least two of the plurality of first conductive patterns when the first insulation sheet and the second insulation sheet are in contact with each other. Method of manufacturing a module.
도전성분말이 상기 복수의 제 1 도전성패턴의 표면에 오돌토돌하게 부착되어 제 1 범프를 형성하고, 상기 복수의 제 2 도전성패턴의 표면에 오돌토돌하게 부착되어 제 2 범프를 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 디바이스 테스트용 양방향 도전성 모듈 제조방법.
7. The method according to claim 6, wherein after the step (B)
Further comprising the step of attaching the conductive powder to the surface of the plurality of first conductive patterns in an opaque manner to form a first bump and adhering to the surface of the plurality of second conductive patterns in a staggered manner to form a second bump Wherein the method comprises the steps of:
상기 복수의 제 1 도전성패턴과 상기 복수의 제 2 도전성패턴이 니켈도금되는 단계; 및
니켈도금된 상기 복수의 제 1 도전성패턴과 상기 복수의 제 2 도전성패턴이 금도금되는 단계를 더 포함하고,
상기 복수의 제 1 도전성패턴과 상기 복수의 제 2 도전성패턴은 상기 니켈도금 및 상기 금도금에 의해 전기적으로 연결되는 것을 특징으로 하는 반도체 디바이스 테스트용 양방향 도전성 모듈 제조방법.
7. The method according to claim 6, wherein after the step (B)
The plurality of first conductive patterns and the plurality of second conductive patterns are nickel plated; And
Further comprising the step of gold plating the plurality of nickel-plated first conductive patterns and the plurality of second conductive patterns,
Wherein the plurality of first conductive patterns and the plurality of second conductive patterns are electrically connected by the nickel plating and the gold plating.
상기 복수의 제 1 도전성패턴 사이, 그리고, 상기 복수의 제 2 도전성패턴 사이가 레이저 컷팅되는 단계를 더 포함하는 것을 특징으로 하는 반도체 디바이스 테스트용 양방향 도전성 모듈 제조방법.
7. The method according to claim 6, wherein after the step (E)
Further comprising the step of laser cutting between the plurality of first conductive patterns and between the plurality of second conductive patterns. ≪ RTI ID = 0.0 > 11. < / RTI >
상기 복수의 단자핀을 탄성지지하는 탄성지지부를 포함하고,
상기 복수의 단자핀은, 상기 복수의 단자핀의 일단이 상기 탄성지지부의 상부로 돌출되어 상호 간에 상기 제 1 피치간격으로 이격되고, 상기 복수의 단자핀의 타단이 상기 단자핀의 일단에 대해 상기 탄성지지부의 바깥방향으로 멀어진 위치에서 상호 간에 상기 제 2 피치간격으로 이격되게 상기 탄성지지부의 하부로 돌출되게 절곡된 것을 특징으로 하는 반도체 디바이스 테스트용 양방향 도전성 모듈.
A terminal pin portion having terminals of a semiconductor element having a first pitch interval and a plurality of terminal pins electrically connecting terminals of the test circuit board having a second pitch interval larger than the first pitch interval; And
And an elastic support portion for elastically supporting the plurality of terminal pins,
Wherein the plurality of terminal pins are formed such that one end of the plurality of terminal pins protrudes upward from the elastic support portion and is spaced apart from each other at the first pitch interval and the other end of the plurality of terminal pins contacts the one end of the terminal pin Wherein the elastic supporting portion is bent so as to protrude to a lower portion of the elastic supporting portion so as to be spaced apart from each other at the second pitch interval at positions away from the elastic supporting portion.
상기 복수의 단자핀은 적어도 두 개의 변곡점을 갖도록 다중절곡된 구조를 가지는 것을 특징으로 하는 반도체 디바이스 테스트용 양방향 도전성 모듈.
14. The method of claim 13,
Wherein the plurality of terminal pins have a multi-folded structure so as to have at least two inflection points.
반도체소자의 단자방향에 따라, 단위모듈화된 상기 적어도 하나의 반도체 디바이스 테스트용 양방향 도전성 모듈이 상기 반도체소자의 단자와 접촉되도록, 상기 적어도 하나의 반도체 디바이스 테스트용 양방향 도전성 모듈의 설치위치를 고정하는 하우징을 포함하고,
상기 하우징은 상기 반도체 디바이스 테스트용 양방향 도전성 모듈의 다른 일면에 마련되어 검사회로기판의 단자와 전기적으로 접촉되는 상기 복수의 단자핀의 타단을 가압토록 상기 검사회로기판에 결합되고,
상기 반도체 디바이스 테스트용 양방향 도전성 모듈은 상기 반도체소자와 검사회로기판에 전기적으로 연결되어, 상기 반도체소자의 양호 불량 여부를 테스트하는 것을 특징으로 하는 반도체 디바이스 테스트용 양방향 도전성 소켓.
A bi-directional conductive module for testing at least one semiconductor device of claim 13; And
Directional conductive module for testing the at least one semiconductor device is brought into contact with a terminal of the semiconductor element in accordance with the terminal direction of the semiconductor element, / RTI >
Wherein the housing is coupled to the test circuit board so as to press the other end of the plurality of terminal pins provided on the other surface of the bidirectional conductive module for testing the semiconductor device and in electrical contact with the terminals of the test circuit board,
Wherein the bidirectional conductive module for testing the semiconductor device is electrically connected to the semiconductor element and the inspection circuit board to test whether the semiconductor element is defective or not.
(B) 상기 복수의 단자핀패턴을 제외한 나머지부분이 상기 금속플레이트에서 제거되어, 상기 금속플레이트로부터 복수의 단자핀이 형성되는 단계; 및
(C) 상기 복수의 단자핀이 성형금형몰드에 연결되고, 실리콘이 상기 성형금형몰드로 주입된 후 경화되어 형성되어, 상기 복수의 단자핀을 탄성지지하는 탄성지지부가 마련되는 단계를 포함하고,
상기 (A)단계에서, 상기 복수의 단자핀패턴은 상기 복수의 단자핀패턴의 일단이 상호 간에 반도체소자의 단자 간의 간격인 제 1 피치간격만큼 이격되고, 상기 복수의 단자핀패턴의 타단이 상호 간에 상기 제 1 피치간격보다 큰 제 2 피치간격만큼 이격되게 일렬로 배열되게 패터닝되고, 상기 제 2 피치간격은 검사회로기판의 단자 간의 간격인 것을 특징으로 하는 반도체 디바이스 테스트용 양방향 도전성 모듈 제조방법.
(A) a plurality of terminal pin patterns are patterned on a metal plate so that one end is directed to the upper portion of the metal plate and the other end is bent to the lower side of the metal plate at a position away from the one end in the direction of the metal plate ;
(B) removing a portion of the metal plate other than the plurality of terminal pin patterns from the metal plate to form a plurality of terminal pins from the metal plate; And
(C) providing a plurality of terminal pins connected to a molding die mold, wherein silicone is injected into the molding die mold and cured to form an elastic supporting portion for elastically supporting the plurality of terminal pins,
In the step (A), the plurality of terminal pin patterns may be arranged such that one ends of the plurality of terminal pin patterns are spaced apart from each other by a first pitch interval which is an interval between terminals of the semiconductor elements, Wherein the second pitch spacing is a distance between the terminals of the inspection circuit board. The method of claim 1, wherein the second pitch spacing is a distance between terminals of the inspection circuit board.
상기 복수의 단자핀은, 상기 금속플레이트의 에칭 처리에 의해, 상기 복수의 단자핀패턴을 제외한 나머지부분이 상기 금속플레이트에서 제거됨에 따라 형성된 것을 특징으로 하는 반도체 디바이스 테스트용 양방향 도전성 모듈 제조방법.
17. The method according to claim 16, wherein in the step (B)
Wherein the plurality of terminal pins are formed as the remaining portions except the plurality of terminal pin patterns are removed from the metal plate by an etching process of the metal plate.
상기 복수의 단자핀은, 상기 금속플레이트의 스탬핑 처리에 의해, 상기 복수의 단자핀패턴을 제외한 나머지부분이 상기 금속플레이트에서 제거됨에 따라 형성된 것을 특징으로 하는 반도체 디바이스 테스트용 양방향 도전성 모듈 제조방법.17. The method according to claim 16, wherein in the step (B)
Wherein the plurality of terminal pins are formed by stamping the metal plate so that the remaining portions except for the plurality of terminal pin patterns are removed from the metal plate.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/KR2016/004887 WO2017155155A1 (en) | 2016-03-07 | 2016-05-10 | Bidirectional conductive socket for testing semiconductor device, bidirectional conductive module for testing semiconductor device, and manufacturing method therefor |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020160026866 | 2016-03-07 | ||
KR20160026866 | 2016-03-07 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20170104905A true KR20170104905A (en) | 2017-09-18 |
KR101826663B1 KR101826663B1 (en) | 2018-03-23 |
Family
ID=60034555
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020160043241A KR101826663B1 (en) | 2016-03-07 | 2016-04-08 | Bi-directional conductive socket for testing semiconductor device, bi-directional conductive module for testing semiconductor device, and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101826663B1 (en) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20190091177A (en) * | 2018-01-26 | 2019-08-05 | 주식회사 이노글로벌 | By-directional electrically conductive module |
KR20190096582A (en) * | 2018-02-09 | 2019-08-20 | 주성엔지니어링(주) | Electric power interface |
WO2021033824A1 (en) * | 2019-08-22 | 2021-02-25 | 주식회사 이노글로벌 | Test socket with replaceable portion |
WO2023027396A1 (en) * | 2021-08-27 | 2023-03-02 | (주)티에스이 | Signal transmission connector |
KR102651424B1 (en) * | 2023-12-19 | 2024-03-26 | 주식회사 피엠티 | Chip test socket |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4173145B2 (en) | 2005-02-28 | 2008-10-29 | 株式会社センサータ・テクノロジーズジャパン | Contact assembly and semiconductor package socket using the same |
KR101497608B1 (en) | 2013-09-30 | 2015-03-03 | 주식회사 세미코어 | Semiconductor test socket and method for manufacturing a vertical pitch converter |
-
2016
- 2016-04-08 KR KR1020160043241A patent/KR101826663B1/en active IP Right Grant
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20190091177A (en) * | 2018-01-26 | 2019-08-05 | 주식회사 이노글로벌 | By-directional electrically conductive module |
KR20190096582A (en) * | 2018-02-09 | 2019-08-20 | 주성엔지니어링(주) | Electric power interface |
WO2021033824A1 (en) * | 2019-08-22 | 2021-02-25 | 주식회사 이노글로벌 | Test socket with replaceable portion |
WO2023027396A1 (en) * | 2021-08-27 | 2023-03-02 | (주)티에스이 | Signal transmission connector |
KR20230031646A (en) * | 2021-08-27 | 2023-03-07 | (주)티에스이 | Data signal transmission connector |
KR102651424B1 (en) * | 2023-12-19 | 2024-03-26 | 주식회사 피엠티 | Chip test socket |
Also Published As
Publication number | Publication date |
---|---|
KR101826663B1 (en) | 2018-03-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101826663B1 (en) | Bi-directional conductive socket for testing semiconductor device, bi-directional conductive module for testing semiconductor device, and manufacturing method thereof | |
US8613622B2 (en) | Interconnection interface using twist pins for testing and docking | |
KR100661254B1 (en) | Probe card for testing semiconductor | |
CN101231306A (en) | Contact probe and socket for testing semiconductor chips | |
KR101517409B1 (en) | Semiconductor test socket and manufacturing method thereof | |
US20210190822A1 (en) | Multi-layer mems spring pin | |
KR101582956B1 (en) | Semiconductor test socket and manufacturing method thereof | |
KR101566173B1 (en) | Semiconductor test socket and manufacturing method thereof | |
KR101284774B1 (en) | Probe card and manufacturing method thereof | |
KR20160124347A (en) | Bi-directional conductive socket for testing high frequency device, bi-directional conductive module for testing high frequency device, and manufacturing method thereof | |
KR101556216B1 (en) | Semiconductor test socket and manufacturing method thereof | |
US7764073B2 (en) | Electrical connecting apparatus | |
KR101694768B1 (en) | Semiconductor test socket and manufacturing method thereof | |
KR101112749B1 (en) | A test socket for semiconductor devices and manufacuring method at the same | |
JP4209696B2 (en) | Electrical connection device | |
KR100912467B1 (en) | A connection pin for a pin-type connector and A pin-type connector | |
JPH0536457A (en) | Electronic part, its application device, and manufacture thereof | |
KR20130104856A (en) | Contactor for testing semiconductor and manufacturing method thereof | |
KR101745884B1 (en) | Socket using high accuracy laser and manufacturing method thereof | |
KR101890812B1 (en) | Contact pin for test and contact device for test | |
KR20190022249A (en) | Bi-directional electrically conductive module | |
KR101846303B1 (en) | Bi-directional conductive module, semiconductor test socket and manufacturing method thereof | |
KR20140044998A (en) | Probe array head and probe card comprising the same | |
KR101721945B1 (en) | Semiconductor test socket and manufacturing method thereof | |
KR101066551B1 (en) | Pin Array Frame Used for Manufacture of Probe Card |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant |