KR20170104286A - 데이터 저장 장치의 동작 방법 - Google Patents

데이터 저장 장치의 동작 방법 Download PDF

Info

Publication number
KR20170104286A
KR20170104286A KR1020160027151A KR20160027151A KR20170104286A KR 20170104286 A KR20170104286 A KR 20170104286A KR 1020160027151 A KR1020160027151 A KR 1020160027151A KR 20160027151 A KR20160027151 A KR 20160027151A KR 20170104286 A KR20170104286 A KR 20170104286A
Authority
KR
South Korea
Prior art keywords
garbage collection
memory blocks
block
distribution characteristic
calculated
Prior art date
Application number
KR1020160027151A
Other languages
English (en)
Other versions
KR102596400B1 (ko
Inventor
김진웅
오익성
정승완
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020160027151A priority Critical patent/KR102596400B1/ko
Priority to US15/202,885 priority patent/US10275349B2/en
Priority to TW105123159A priority patent/TWI703571B/zh
Priority to CN201610671727.1A priority patent/CN107168886B/zh
Publication of KR20170104286A publication Critical patent/KR20170104286A/ko
Application granted granted Critical
Publication of KR102596400B1 publication Critical patent/KR102596400B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0253—Garbage collection, i.e. reclamation of unreferenced memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0866—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches for peripheral storage systems, e.g. disk cache
    • G06F12/0868—Data transfer between cache memory and other subsystems, e.g. storage devices or host systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0608—Saving storage space on storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/0652—Erasing, e.g. deleting, data cleaning, moving of data to a wastebasket
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0688—Non-volatile semiconductor memory arrays
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1041—Resource optimization
    • G06F2212/1044—Space efficiency improvement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/70—Details relating to dynamic memory management
    • G06F2212/702—Conservative garbage collection
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7201—Logical to physical mapping or translation of blocks or pages
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7205—Cleaning, compaction, garbage collection, erase control

Abstract

본 발명은 불휘발성 메모리 장치를 저장 매체로서 사용하는 데이터 저장 장치에 관한 것이다. 상기 데이터 저장 장치의 동작 방법은, 확보되어야 하는 빈 메모리 블럭의 최소 개수에 비례하고, 사용된 메모리 블럭들의 유효 페이지가 분포한 상태를 의미하는 사용된 메모리 블럭의 유효 페이지 분포 특성에 반비례하는 트리거 값을 결정하고, 상기 트리거 값보다 현재 비어있는 빈 메모리 블럭의 수가 큰 경우, 제1 가비지 컬렉션 스루풋 만큼 가비지 컬렉션 동작을 수행하고, 그리고 상기 트리거 값보다 현재 비어있는 빈 메모리 블럭의 수가 작거나 같은 경우, 제2 가비지 컬렉션 스루풋 만큼 가비지 컬렉션 동작을 수행한다.

Description

데이터 저장 장치의 동작 방법{OPERATING METHOD FOR DATA STORAGE DEVICE}
본 발명은 불휘발성 메모리 장치를 저장 매체로서 사용하는 데이터 저장 장치에 관한 것이다.
최근 컴퓨터 환경에 대한 패러다임(paradigm)이 언제, 어디서나 컴퓨터 시스템을 사용할 수 있도록 하는 유비쿼터스 컴퓨팅(ubiquitous computing)으로 전환되고 있다. 이로 인해 휴대폰, 디지털 카메라, 노트북 컴퓨터 등과 같은 휴대용 전자 장치의 사용이 급증하고 있다. 이와 같은 휴대용 전자 장치는 일반적으로 메모리 장치를 이용하는 데이터 저장 장치를 사용한다. 데이터 저장 장치는 휴대용 전자 장치에서 사용되는 데이터를 저장하기 위해서 사용된다.
메모리 장치를 이용한 데이터 저장 장치는 기계적인 구동부가 없어서 안정성 및 내구성이 뛰어나며 정보의 액세스 속도가 매우 빠르고 전력 소모가 적다는 장점이 있다. 이러한 장점을 갖는 데이터 저장 장치는 USB(Universal Serial Bus) 메모리 장치, 다양한 인터페이스를 갖는 메모리 카드, UFS(Universal Flash Storage) 장치, 솔리드 스테이트 드라이브(Solid State Drive, 이하, SSD라 칭함)를 포함한다.
본 발명의 실시 예는 유효 페이지가 분포된 특성에 따라서 가비지 컬렉션 동작을 최적화시킬 수 있는 데이터 저장 장치의 동작 방법을 제공하는 데 있다.
본 발명의 실시 예에 따른 데이터 저장 장치의 동작 방법은, 확보되어야 하는 빈 메모리 블럭의 최소 개수에 비례하고, 사용된 메모리 블럭들의 유효 페이지가 분포한 상태를 의미하는 사용된 메모리 블럭의 유효 페이지 분포 특성에 반비례하는 트리거 값을 결정하고, 상기 트리거 값보다 현재 비어있는 빈 메모리 블럭의 수가 큰 경우, 제1 가비지 컬렉션 스루풋 만큼 가비지 컬렉션 동작을 수행하고, 그리고 상기 트리거 값보다 현재 비어있는 빈 메모리 블럭의 수가 작거나 같은 경우, 제2 가비지 컬렉션 스루풋 만큼 가비지 컬렉션 동작을 수행한다.
본 발명의 실시 예에 따른 데이터 저장 장치의 동작 방법은, 사용된 메모리 블럭들의 유효 페이지가 분포한 상태를 의미하는 사용된 메모리 블럭의 유효 페이지 분포 특성에 따라서 결정되는 트리거 값을 결정하고, 그리고 상기 트리거 값과 빈 메모리 블럭의 수를 비교한 결과에 따라서 제1 타입 가비지 컬렉션 동작과 제2 타입 가비지 컬렉션 동작 중에서 어느 것이 수행될지를 결정한다.
본 발명의 실시 예에 따르면 데이터 저장 장치의 가비지 컬렉션 동작이 최적화될 수 있고, 그로 인해서 데이터 저장 장치의 동작의 속도가 빨라질 수 있다.
도 1은 본 발명의 실시 예에 따른 데이터 저장 장치를 예시적으로 보여주는 블럭도이다.
도 2는 도 1의 랜덤 액세스 메모리에서 구동되는 소프트웨어를 예시적으로 설명하기 위한 도면이다.
도 3은 도 2의 가비지 컬렉션 모듈에 의해서 수행되는 가비지 컬렉션 동작을 설명하고 용어를 정의하기 위한 도면이다.
도 4는 본 발명의 실시 예에 따른 가비지 컬렉션 동작을 설명하기 위한 순서도이다.
도 5는 데이터가 메모리 블럭에 효율적으로 쓰여져서 트리거 값이 작아지는 경우를 설명하기 위한 도면이다.
도 6은 데이터가 메모리 블럭에 비효율적으로 쓰여져서 트리거 값이 커지는 경우를 설명하기 위한 도면이다.
도 7은 본 발명의 실시 예에 따른 제1 타입 가비지 컬렉션 동작과 제2 타입 가비지 컬렉션 동작을 설명하기 위한 도면이다.
도 8은 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 데이터 처리 시스템을 예시적으로 보여주는 블럭도이다.
도 9는 본 발명의 실시 예에 따른 솔리드 스테이트 드라이버(SSD)를 포함하는 데이터 처리 시스템을 예시적으로 보여주는 블럭도이다.
도 10은 도 9에 도시된 SSD 컨트롤러를 예시적으로 보여주는 블럭도이다.
도 11은 본 발명의 실시 예에 따른 데이터 저장 장치가 장착되는 컴퓨터 시스템을 예시적으로 보여주는 블럭도이다.
도 12는 본 발명의 실시 예에 따른 데이터 저장 장치에 포함된 불휘발성 메모리 장치의 블럭도이다.
본 발명의 이점 및 특징, 그리고 그것을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예들을 통해 설명될 것이다. 그러나 본 발명은 여기에서 설명되는 실시 예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 단지, 본 실시 예들은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여 제공되는 것이다.
도면들에 있어서, 본 발명의 실시 예들은 도시된 특정 형태로 제한되는 것이 아니며 명확성을 기하기 위하여 과장된 것이다. 본 명세서에서 특정한 용어들이 사용되었으나. 이는 본 발명을 설명하기 위한 목적에서 사용된 것이며, 의미 한정이나 특허 청구 범위에 기재된 본 발명의 권리 범위를 제한하기 위하여 사용된 것은 아니다.
본 명세서에서 '및/또는'이란 표현은 전후에 나열된 구성요소들 중 적어도 하나를 포함하는 의미로 사용된다. 또한, '연결되는/결합되는'이란 표현은 다른 구성 요소와 직접적으로 연결되거나 다른 구성 요소를 통해서 간접적으로 연결되는 것을 포함하는 의미로 사용된다. 본 명세서에서 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 또한, 명세서에서 사용되는 '포함한다' 또는 '포함하는'으로 언급된 구성 요소, 단계, 동작 및 소자는 하나 이상의 다른 구성 요소, 단계, 동작 및 소자의 존재 또는 추가를 의미한다.
이하, 도면들을 참조하여 본 발명의 실시 예에 대해 상세히 설명하기로 한다.
도 1은 본 발명의 실시 예에 따른 데이터 저장 장치를 예시적으로 보여주는 블럭도이다. 데이터 저장 장치(100)는 휴대폰, MP3 플레이어, 랩탑 컴퓨터, 데스크탑 컴퓨터, 게임기, TV, 차량용 인포테인먼트(in-vehicle infotainment) 시스템 등과 같은 호스트 장치(도시되지 않음)에 의해서 액세스되는 데이터를 저장할 수 있다. 데이터 저장 장치(100)는 메모리 시스템이라고도 불릴 수 있다.
데이터 저장 장치(100)는 호스트 장치와 연결되는 인터페이스 프로토콜에 따라서 다양한 종류의 저장 장치들 중 어느 하나로 제조될 수 있다. 예를 들면, 데이터 저장 장치(100)는 솔리드 스테이트 드라이브(solid state drive, SSD), MMC, eMMC, RS-MMC, micro-MMC 형태의 멀티 미디어 카드(multi media card), SD, mini-SD, micro-SD 형태의 시큐어 디지털(secure digital) 카드, USB(universal storage bus) 저장 장치, UFS(universal flash storage) 장치, PCMCIA(personal computer memory card international association) 카드 형태의 저장 장치, PCI(peripheral component interconnection) 카드 형태의 저장 장치, PCI-E(PCI express) 카드 형태의 저장 장치, CF(compact flash) 카드, 스마트 미디어(smart media) 카드, 메모리 스틱(memory stick) 등과 같은 다양한 종류의 저장 장치들 중 어느 하나로 구성될 수 있다.
데이터 저장 장치(100)는 다양한 종류의 패키지(package) 형태들 중 어느 하나로 제조될 수 있다. 예를 들면, 데이터 저장 장치(100)는 POP(package on package), SIP(system in package), SOC(system on chip), MCP(multi chip package), COB(chip on board), WFP(wafer-level fabricated package), WSP(wafer-level stack package) 등과 같은 다양한 종류의 패키지 형태들 중 어느 하나로 제조될 수 있다.
데이터 저장 장치(100)는 컨트롤러(200)를 포함할 수 있다. 컨트롤러(200)는 컨트롤 유닛(210) 및 랜덤 액세스 메모리(230)를 포함할 수 있다.
컨트롤 유닛(210)은 코드 형태의 명령(instruction) 또는 알고리즘, 즉, 소프트웨어를 구동하고, 호스트 장치로부터 입력된 요청을 분석하고 처리할 수 있다. 컨트롤 유닛(210)은 호스트 장치의 요청을 처리하기 위해서 메모리 컨트롤 유닛(도시되지 않음)을 통해서 불휘발성 메모리 장치(300)를 제어할 수 있다.
랜덤 액세스 메모리(230)는 컨트롤 유닛(210)에 의해서 구동되는 소프트웨어를 저장할 수 있다. 또한, 랜덤 액세스 메모리(230)는 소프트웨어의 구동에 필요한 데이터, 예를 들면, 메타 데이터를 저장할 수 있다. 즉, 랜덤 액세스 메모리(230)는 컨트롤 유닛(210)의 동작 메모리(working memory)로서 동작할 수 있다. 랜덤 액세스 메모리(230)는 호스트 장치로부터 불휘발성 메모리 장치(300)로 또는 불휘발성 메모리 장치(300)로부터 호스트 장치로 전송될 데이터를 임시 저장할 수 있다. 즉, 랜덤 액세스 메모리(230)는 데이터 버퍼 메모리 또는 데이터 캐시(cache) 메모리로서 동작할 수 있다.
데이터 저장 장치(100)는 불휘발성 메모리 장치(300)를 포함할 수 있다. 불휘발성 메모리 장치(300)는 데이터 저장 장치(100)의 저장 매체로서 동작할 수 있다. 불휘발성 메모리 장치(300)는 낸드(NAND) 플래시 메모리 장치, 노어(NOR) 플래시 메모리 장치, 강유전체 커패시터를 이용한 강유전체 램(ferroelectric random access memory: FRAM), 티엠알(tunneling magneto-resistive: TMR) 막을 이용한 마그네틱 램(magnetic random access memory: MRAM), 칼코겐 화합물(chalcogenide alloys)을 이용한 상 변화 램(phase change random access memory: PCRAM), 전이 금속 산화물(transition metal oxide)을 이용한 저항성 램(resistive random access memory: RERAM) 등과 같은 다양한 형태의 불휘발성 메모리 장치들 중 어느 하나로 구성될 수 있다. 강유전체 램(FRAM), 마그네틱 램(MRAM), 상 변화 램(PCRAM) 및 저항성 램(RERAM)는 메모리 셀에 대한 랜덤 액세스가 가능한 불휘발성 랜덤 액세스 메모리 장치의 한 종류이다. 불휘발성 메모리 장치(300)는 낸드 플래시 메모리 장치와 위에서 언급한 다양한 형태의 불휘발성 랜덤 액세스 메모리 장치의 조합으로 구성될 수 있다. 이하의 설명에서, 낸드 플래시 메모리 장치(이하, 플래시 메모리 장치로 칭함)로 구성된 불휘발성 메모리 장치(300)가 예시될 것이다.
플래시 메모리 장치(300)는 메모리 셀 영역(310)을 포함할 수 있다. 메모리 셀 영역(310)에 포함된 메모리 셀들은 동작의 관점에서 또는 물리적(또는 구조적) 관점에서 계층적인 메모리 셀 집합 또는 메모리 셀 단위로 구성될 수 있다. 예를 들면, 동일한 워드 라인에 연결되며, 동시에 읽혀지고 쓰여지는(또는 프로그램되는) 메모리 셀들은 페이지(PG)로 구성될 수 있다. 이하에서, 설명의 편의를 위해서, 페이지(PG)로 구성되는 메모리 셀들을 "페이지"라고 칭할 것이다. 또한, 동시에 소거되는 메모리 셀들은 메모리 블럭(B)으로 구성될 수 있다.
이하에서, 설명의 간략화를 위해서, 8개의 메모리 블럭들(B1 내지 B8)로 구성된 메모리 셀 영역(310)이 예시될 것이다. 그리고 4개의 페이지들(P1 내지 P4)을 각각 포함하는 메모리 블럭들(B1 내지 B8)이 예시될 것이다. 메모리 셀 영역(310)을 구성하는 메모리 블럭의 수 및 메모리 블럭당 포함되는 페이지들의 수는 다양하게 변경될 수 있다.
도 2는 도 1의 랜덤 액세스 메모리(230)에서 구동되는 소프트웨어를 예시적으로 설명하기 위한 도면이다.
데이터 저장 장치(100)의 컨트롤 유닛(210)은 플래시 메모리 장치(300) 고유의 동작을 제어하고, 호스트 장치에 장치 호환성을 제공하기 위해서 플래시 변환 계층(flash translation lyaer)(FTL)이라 불리는 소프트웨어를 구동할 수 있다. 이러한 플래시 변환 계층(FTL)의 구동을 통해서, 데이터 저장 장치(100)는 호스트 장치에 하드 디스크와 같은 일반적인 데이터 저장 장치로 인식될 수 있다.
랜덤 액세스 메모리(230)에 로딩된 플래시 변환 계층(FTL)은 여러 기능을 수행하기 위한 모듈들과, 모듈의 구동에 필요한 메타 데이터로 구성될 수 있다. 도 2를 참조하여 예를 들면, 플래시 변환 계층(FTL)은 어드레스 맵핑 테이블(MAP), 웨어-레벨링 모듈(WLM), 배드 블럭 관리 모듈(BBM) 및 가비지 컬렉션 모듈(GCM)을 포함할 수 있다. 플래시 변환 계층(FTL)의 구성은 앞서 언급된 모듈들에 국한되지 않으며, 플래시 메모리 장치(300)들을 병렬적으로 동작시키기 위한 인터리빙 모듈, 예상치 못한 전원 차단에 대비하기 위한 서든 파워 오프 관리 모듈 등과 같은 모듈들을 더 포함할 수 있다.
호스트 장치가 데이터 저장 장치(100)를 액세스하는 경우(예를 들면, 읽기 또는 쓰기 동작을 요청하는 경우), 호스트 장치는 논리 어드레스(logical address)를 데이터 저장 장치(100)로 제공할 수 있다. 플래시 변환 계층(FTL)은 제공된 논리 어드레스를 플래시 메모리 장치(300)의 물리 어드레스(physical address)로 변환하고, 변환된 물리 어드레스를 참조하여 요청된 동작을 수행할 수 있다. 이러한 어드레스 변환 동작을 위해서 어드레스 변환 데이터, 즉, 어드레스 맵핑 테이블(MAP)은 플래시 변환 계층(FTL)에 포함될 수 있다.
웨어-레벨링 모듈(WLM)은 플래시 메모리 장치(300)의 메모리 블럭들(B1~B8)에 대한 웨어-레벨(wear-level)을 관리할 수 있다. 소거 동작 및 쓰기 동작에 의해서 플래시 메모리 장치(300)의 메모리 셀들은 노화(aging)될 수 있다. 노화된 메모리 셀, 즉, 마모된 메모리 셀은 결함(예를 들면, 물리적 결함)을 야기할 수 있다. 웨어-레벨링 모듈(WLM)은 특정 메모리 블럭이 다른 메모리 블럭들보다 빨리 마모되는 것을 방지하기 위해서 메모리 블럭들 각각의 소거-쓰기 횟수(erase-write count)가 평준화 되도록 관리할 수 있다.
배드 블럭 관리 모듈(BBM)은 플래시 메모리 장치(300)의 메모리 블럭들(B1~B8) 중에서 결함이 발생된 메모리 블럭을 관리할 수 있다. 앞서 설명된 바와 같이, 마모된 메모리 셀은 결함(예를 들면, 물리적 결함)이 발생될 수 있다. 결함이 발생된 메모리 셀에 저장된 데이터는 정상적으로 읽혀질 수 없다. 또한, 결함이 발생된 메모리 셀에는 데이터가 정상적으로 저장되지 않을 수 있다. 배드 블럭 관리 모듈(BBM)은 결함이 발생된 메모리 셀을 포함하는 메모리 블럭이 사용되지 않도록 관리할 수 있다.
플래시 메모리 장치(300)는 구조적인 특징으로 인해서 데이터 덮어쓰기(overwrite)를 지원하지 않는다. 즉, 데이터가 쓰여진 상태의 메모리 셀에 데이터를 저장하는 것은 불가능하다. 따라서, 데이터가 쓰여진 상태의 메모리 셀에 데이터를 다시 쓰기 위해서는 소거 동작이 선행되어야 한다. 이를 쓰기 전 소거 (erase-before-write) 동작이라 한다.
플래시 메모리 장치(300)의 소거 동작은 긴 시간을 필요로 한다. 그러한 이유로, 컨트롤 유닛(210)은 데이터가 쓰여진 상태의 메모리 셀을 소거한 후, 소거된 메모리 셀에 데이터를 다시 쓰지 않는다. 대신, 컨트롤 유닛(210)은 데이터가 쓰여진 상태의 메모리 셀에 쓰여질 데이터를 소거 상태로 되돌려진 메모리 셀에 저장한다. 컨트롤 유닛(210)의 이러한 동작으로 인해서, 플래시 메모리 장치(300)에는 유효한 데이터와 무효한 데이터가 혼재(mixed)하게 된다. 필요에 따라서, 컨트롤 유닛(210)은 유효한 데이터들을 한 곳에 모으고, 무효한 데이터들을 소거하는 일련의 동작, 즉, 가비지 컬렉션(garbage collection) 동작을 수행할 수 있다. 가비지 컬렉션 동작은 병합(merge) 동작이라고도 불릴 수 있다.
가비지 컬렉션 모듈(GCM)은, 도 3에 도시된 바와 같이, 플래시 메모리 장치(300)의 메모리 블럭들(B1~B8)에 대한 가비지 컬렉션 동작을 수행할 수 있다. 가비지 컬렉션 모듈(GCM)은 호스트 장치의 요청을 수행하는 도중에 가비지 컬렉션 동작을 수행할 수 있다. 또는 가비지 컬렉션 모듈(GCM)은 호스트 장치의 요청과는 무관하게 플래시 메모리 장치(300)를 관리하기 위한 내부 동작으로서 가비지 컬렉션 동작을 수행할 수 있다.
도 3은 도 2의 가비지 컬렉션 모듈(GCM)에 의해서 수행되는 가비지 컬렉션 동작을 설명하고 용어를 정의하기 위한 도면이다.
데이터가 쓰여지지 않은 메모리 블럭, 즉, 소거된 메모리 블럭은 빈(empty) 블럭(EB)으로 정의될 수 있다. 소거된 상태인 빈 블럭(EB)은 빈 페이지(EP)를 포함할 수 있다. 데이터가 쓰여진 메모리 블럭은 사용된 블럭(UB)으로 정의될 수 있다. 사용된 블럭(UB)은 빈 페이지(EP), 유효한(valid) 데이터가 저장된 페이지(이하, 유효 페이지(VP)라 칭함) 및 무효한(invalid) 데이터가 저장된 페이지(이하, 무효 페이지(IVP)라 칭함) 중 적어도 하나를 포함할 수 있다. 사용된 메모리 블럭들 중에서, 가비지 컬렉션 동작의 대상으로 선정된 메모리 블럭, 즉, 가비지 컬렉션이 수행될 메모리 블럭은 희생(victim) 블럭(VB)으로 정의될 수 있다.
제1 희생 블럭(VB1)의 페이지들(P1~P4) 중에서 빈 페이지들(P1 및 P2)을 제외한 유효 페이지들(P3 및 P4)은 빈 블럭(EB1)의 빈 페이지들(P1 및 P2)에 각각 복사될 수 있다. 또한, 제2 희생 블럭(VB2)의 페이지들(P1 내지 P4) 중에서 무효 페이지들(P1 및 P2)은 빈 블럭(EB1)의 빈 페이지들(P3 및 P4)에 각각 복사될 수 있다. 유효 페이지가 복사된 빈 블럭(EB1)은 사용된 블럭(UB3)으로 변경될 수 있다. 유효 페이지가 복사된 이후에, 희생 블럭들(VB1 및 VB2) 각각은 삭제되고, 빈 블럭들(EB2 및 EB3)로 변경될 수 있다.
가비지 컬렉션(GC) 동작은 유효 페이지(VP)를 희생 블럭(VB)으로부터 빈 블럭(EB)으로 복사하는 동작, 즉, 쓰기 동작과, 희생 블럭(VB)을 소거하는 동작을 수반하기 때문에 컨트롤러(200)의 리소스를 많이 소모하게 되고, 긴 동작 시간을 필요로 할 수 있다. 따라서, 가비지 컬렉션(GC) 동작이 발생되는 시기 또는 가비지 컬렉션(GC) 동작에 소요되는 시간을 최적화시키면, 데이터 저장 장치(100)의 동작 속도는 향상될 수 있다. 또는, 가비지 컬렉션(GC) 동작이 수행되는 양, 즉, 가비지 컬렉션(GC) 수행량 또는 처리량(이하, 가비지 컬렉션 스루풋(throughput)이라 칭함)을 최적화시키면, 데이터 저장 장치(100)의 동작 속도는 향상될 수 있다.
도 4는 본 발명의 실시 예에 따른 가비지 컬렉션 동작을 설명하기 위한 순서도이다.
가비지 컬렉션 모듈(GCM)에 의해서 수행되는 가비지 컬렉션 동작은, 도 4에 도시된 바와 같이, 제1 단계(즉, S100 단계)와 제2 단계(즉, S200 단계)를 포함할 수 있다. 설명의 편의를 위해서, 도 4 내지 도 6을 참조하여 제1 단계가 먼저 설명되고, 도 4 및 도 7을 참조하여 제2 단계가 나중에 설명될 것이다.
제1 단계(즉, S100 단계)는 수행될 가비지 컬렉션의 타입을 결정하는 단계일 수 있다. 제1 단계(즉, S100 단계)는 트리거 값(TV)을 결정 또는 산출하는 S110 단계와, 트리거 값(TV)에 따라서 수행될 가비지 컬렉션의 타입을 판단하는 S120 단계를 포함할 수 있다.
S110 단계에서, 트리거 값(TV)(또는 판단 기준 값)이 결정될 수 있다. 트리거 값(TV)은 수학식1과 같이 계산될 수 있다.
Figure pat00001
표현을 간략히 하기 위해서, 수학식1은 약어로 표현되었다. 수학식1의 약어는 다음과 같이 설명될 수 있다.
데이터 저장 장치는, 성능 향상을 위해서, 내부 동작에 필요한 빈 메모리 영역(예를 들면, 리저브(reserve) 영역 또는 오버 프로비전(over provision) 영역)을 필요로 할 수 있다. MEB는 이러한 목적으로 확보되어야 하는 빈 블럭의 최소 개수(이하, 최소 빈 블럭이라 칭함)를 의미할 수 있다.
VPDC는 메모리 블럭들(B1~B8)의(또는 메모리 블럭 내에서) 유효 페이지의 분포 특성을 의미할 수 있다. 유효 페이지 분포 특성(VPDC)은 사용된 블럭의 유효 페이지의 평균 값(UBVPA)(이하, 평균 유효 페이지라 칭함)을 사용된 블럭의 수(NUB)로 나누어 계산될 수 있다. 유효 페이지 분포 특성(VPDC)은 평균 유효 페이지(UBVPA)에 비례할 수 있다. 따라서, 유효 페이지 분포 특성(VPDC)이 작다는 것은, 사용된 블럭의 평균 유효 페이지(UBVPA)가 작다는 것을 의미할 수 있으므로, 데이터가 메모리 블럭에 비효율적으로 쓰여졌다는 것, 즉, 데이터가 여러 메모리 블럭들에 산재되어 쓰여졌다는 것을 의미할 수 있다. 반면, 유효 페이지 분포 특성(VPDC)이 크다는 것은, 사용된 블럭의 평균 유효 페이지(UBVPA)가 크다는 것을 의미할 수 있으므로, 데이터가 메모리 블럭에 효율적으로 쓰여졌다는 것, 즉, 데이터가 특정 메모리 블럭들에 집약적으로 쓰여졌다는 것을 의미할 수 있다.
트리거 값(TV)은 최소 빈 블럭(MEB)을 유효 페이지 분포 특성(VPDC)으로 나누어 계산될 수 있다. 트리거 값(TV)은 유효 페이지 분포 특성(VPDC)에 반비례할 수 있다. 따라서, 유효 페이지 분포 특성(VPDC)이 크면 트리거 값(TV)은 작아질 수 있다. 즉, 데이터가 메모리 블럭에 효율적으로 쓰여졌으면, 트리거 값(TV)은 작아질 수 있다. 반면, 유효 페이지 분포 특성(VPDC)이 작으면 트리거 값(TV)은 커질 수 있다. 즉, 데이터가 메모리 블럭에 비효율적으로 쓰여졌으면, 트리거 값(TV)은 커질 수 있다.
유효 페이지의 분포 특성(VPDC)에 따라서 트리거 값(TV)이 결정되기 때문에, 트리거 값(TV)은, 데이터가 효율적으로 쓰여졌는지 비효율적으로 쓰여졌는지를 나타내는 정보일 수 있다. 따라서, 트리거 값(TV)은 이후에 수행될 가비지 컬렉션의 타입을 결정하기 위한 판단 기준 값으로 사용될 수 있다.
즉, S120 단계에서, 현재 비어있는 빈 블럭의 수(NEB)가 트리거 값(TV)보다 큰지가 비교될 수 있다. 빈 블럭의 수(NEB)와 트리거 값(TV)을 비교한 결과에 따라서, 제1 타입 가비지 컬렉션 동작(GC1)이 수행되거나, 제2 타입 가비지 컬렉션 동작(GC2)이 수행될 수 있다. 즉, 빈 블럭의 수(NEB)가 트리거 값(TV)보다 큰 경우, 절차는 S210 단계로 진행되고, 제1 타입 가비지 컬렉션 동작(GC1)이 수행될 수 있다. 반면, 빈 블럭의 수(NEB)가 트리거 값(TV)보다 작거나 같은 경우, 절차는 S230 단계로 진행되고, 제2 타입 가비지 컬렉션 동작(GC2)이 수행될 수 있다.
도 5는 데이터가 메모리 블럭에 효율적으로 쓰여져서 트리거 값(TV)이 작아지는 경우를 설명하기 위한 도면이다. 설명의 편의를 위해서, 최소 빈 블럭(MEB)은 "1"로 가정될 것이다.
빈 블럭들(B3, B4 및 B8)에 의해서 빈 블럭의 수(NEB)는 “3”으로 결정될 수 있다. 사용된 블럭들(B1, B2, B5, B6 및 B7)에 의해서 사용된 블럭의 수(NUB)는 “5”로 결정될 수 있다. 평균 유효 페이지(UBVPA)는 사용된 블럭들(B1, B2, B5, B6 및 B7)의 모든 유효 페이지들의 수 “10”을 사용된 블럭의 수(NUB) “5”로 나눈 “2”로 결정될 수 있다. 트리거 값(TV)은 최소 빈 블럭(MEB) “1”을 유효 페이지 분포 특성(VPDC) “0.4”로 나눈 “2.5”로 결정될 수 있다.
빈 블럭의 수(NEB) “3”이 트리거 값(TV) “2.5”보다 큰 경우는, 유효 페이지들이 사용된 블럭들(B1, B2, B5, B6 및 B7)에 집약적으로(또는 조밀하게) 모여있는 상태를 의미할 수 있다. 유효 페이지들이 사용된 블럭들(B1, B2, B5, B6 및 B7)에 집약적으로 모여있기 때문에 빈 블럭(EB)이 최소 빈 블럭(MEB) 이상으로 확보된 상태이고, 그러한 이유로 가비지 컬렉션 동작은 시급히 수행되지 않아도 될 것이다. 따라서, 빈 블럭의 수(NEB)가 트리거 값(TV)보다 큰 경우, 가비지 컬렉션 동작보다 가비지 컬렉션 이외의 동작이 집중적으로 수행되는 제1 타입 가비지 컬렉션 동작(GC1)이 수행될 것이다.
도 6은 데이터가 메모리 블럭에 비효율적으로 쓰여져서 트리거 값(TV)이 커지는 경우를 설명하기 위한 도면이다. 설명의 편의를 위해서, 최소 빈 블럭(MEB)은 "1"로 가정될 것이다.
빈 블럭(B8)에 의해서 빈 블럭의 수(NEB)는 “1”로 결정될 수 있다. 사용된 블럭들(B1 내지 B7)에 의해서 사용된 블럭의 수(NUB)는 “7”로 결정될 수 있다. 평균 유효 페이지(UBVPA)는 사용된 블럭들(B1 내지 B7)의 모든 유효 페이지들의 수 “12”를 사용된 블럭의 수(NUB) “7”로 나눈 “0.58”로 결정될 수 있다. 트리거 값(TV)은 최소 빈 블럭(MEB) “1”을 유효 페이지 분포 특성(VPDC) “0.08”로 나눈 “12.5”로 결정될 수 있다.
빈 블럭의 수(NEB) “1”이 트리거 값(TV) “12.5”보다 작거나 같은 경우는, 유효 페이지들이 사용된 블럭들(B1 내지 B7)의 여기저기에 산재되어 있는 상태를 의미할 수 있다. 유효 페이지들이 사용된 블럭들(B1 내지 B7)의 여기저기에 산재되어 있기 때문에 빈 블럭(EB)이 최소 빈 블럭(MEB) 이하로 확보된 상태이고, 그러한 이유로 가비지 컬렉션 동작은 시급히 수행되어야 할 것이다. 따라서, 빈 블럭의 수(NEB)가 트리거 값(TV)보다 작거나 같은 경우, 가비지 컬렉션 이외의 동작보다 가비지 컬렉션 동작이 집중적으로 수행되는 제2 타입 가비지 컬렉션 동작(GC2)이 수행될 것이다.
다시 도 4를 참조하면, 제2 단계(즉, S200 단계)는 제1 단계에서 결정된 타입의 가비지 컬렉션 동작을 가비지 컬렉션 스루풋만큼 수행하는 단계일 수 있다. 제2 단계(즉, S200 단계)는 제1 타입 가비지 컬렉션(GC1) 동작이 수행되는 S210 단계와, 제2 타입 가비지 컬렉션(GC2) 동작이 수행되는 S230 단계를 포함할 수 있다.
제1 타입 가비지 컬렉션 동작(GC1)이 수행되는 S210 단계는, 제1 가비지 컬렉션 스루풋(GCTH1)을 결정하는 S211 단계와, 제1 가비지 컬렉션 스루풋(GCTH1)만큼 가비지 컬렉션 동작을 수행하는 S213 단계를 포함할 수 있다.
S211 단계에서, 제1 가비지 컬렉션 스루풋(GCTH1)이 결정될 수 있다. 제1 가비지 컬렉션 스루풋(GCTH1)은 수학식2와 같이 계산될 수 있다.
Figure pat00002
표현을 간략히 하기 위해서, 수학식2는 약어로 표현되었다. 수학식2의 약어는 다음과 같이 설명될 수 있다.
LPD는 가비지 컬렉션 동작이 수행됨에 따라서 저하되는 성능의 한계 값(이하, 한계 성능이라 칭함)을 의미할 수 있다. 한계 성능(LPD)은 가비지 컬렉션 스루풋을 제한하는 기능을 가질 수 있다. 즉, 한계 성능(LPD)은 가비지 컬렉션 동작이 수행되는 비율과 가비지 컬렉션 이외의 동작이 수행되는 비율을 조절하는 기능을 가질 수 있다.
함수 f(v)의 변수인 RGCTH는 필요로 하는 가비지 컬렉션 스루풋을 의미할 수 있다. 필요로 하는 가지비 컬렉션 스루풋(RGCTH)은 희생 블럭의 유효 페이지 분포 특성(VVPDC)을 사용된 블럭의 유효 페이지 분포 특성(VPDC)으로 나누어 계산될 수 있다. 희생 블럭의 유효 페이지 분포 특성(VVPDC)은 희생 블럭의 평균 유효 페이지(VBVPA)를 희생 블럭의 수(NVB)로 나누어 계산될 수 있다. 사용된 블럭의 유효 페이지 분포 특성(VPDC)은 사용된 블럭의 평균 유효 페이지(UBVPA)를 사용된 블럭의 수(NUB)로 나누어 계산될 수 있다.
희생 블럭의 유효 페이지 분포 특성(VVPDC)이 작고, 사용된 블럭의 유효 페이지 분포 특성(VPDC)이 큰 경우, 즉, 희생 블럭에 데이터가 비효율적으로 쓰여졌고, 사용된 블럭들에 데이터가 효율적으로 쓰여진 경우를 가정하자. 이러한 경우에, 가비지 컬렉션 동작을 수행해서 얻을 수 있는 이득은 클 수 있다. 즉, 이러한 경우, 가비지 컬렉션 동작이 적게 수행되더라도 빈 블럭은 용이하게 확보될 수 있다. 따라서, 희생 블럭의 유효 페이지 분포 특성(VVPDC)이 작고 사용된 블럭의 유효 페이지 분포 특성(VPDC)이 크면 가비지 컬렉션 동작이 적게 수행되도록, 필요로 하는 가비지 컬렉션 스루풋(RGCTH)은 희생 블럭의 유효 페이지 분포 특성(VVPDC)에 비례하고, 사용된 블럭의 유효 페이지 분포 특성(VPDC)에 반비례하게 설정될 수 있다.
희생 블럭의 유효 페이지 분포 특성(VVPDC)이 크고, 사용된 블럭의 유효 페이지 분포 특성(VPDC)이 작은 경우, 즉, 희생 블럭에 데이터가 효율적으로 쓰여졌고, 사용된 블럭들에 데이터가 비효율적으로 쓰여진 경우를 가정하자. 이러한 경우에, 가비지 컬렉션 동작을 수행해서 얻을 수 있는 이득은 작을 수 있다. 즉, 이러한 경우, 가비지 컬렉션 동작이 많이 수행되더라도 빈 블럭은 용이하게 확보될 수 없다. 따라서, 희생 블럭의 유효 페이지 분포 특성(VVPDC)이 크고 사용된 블럭의 유효 페이지 분포 특성(VPDC)이 작으면 가비지 컬렉션 동작이 많이 수행되도록, 필요로 하는 가비지 컬렉션 스루풋(RGCTH)은 희생 블럭의 유효 페이지 분포 특성(VVPDC)에 비례하고, 사용된 블럭의 유효 페이지 분포 특성(VPDC)에 반비례하게 설정될 수 있다.
함수 f(v)의 다른 변수인 RUB는 총 메모리 블럭에 대한 사용된 블럭의 비율을 의미할 수 있다. 사용된 블럭의 비율(RUB)은 사용된 블럭의 수(NUB)를 총 블럭의 수(NTB)로 나누어 계산될 수 있다. 사용된 블럭의 비율(RUB)은 다른 변수인 RGCTH가 함수 f(v)에 미치는 영향을 조절하는 기능을 가질 수 있다.
제1 가비지 컬렉션 스루풋(GCTH1)은 한계 성능(LPD)과 함수 f(v)에 따라서 결정될 수 있다. 따라서, 도 7에 도시된 바와 같이, 제1 가비지 컬렉션 스루풋(GCTH1)은 한계 성능(LPD) 내에서 가변될 수 있다. 함수 f(v)에 의해서 필요로 하는 가비지 컬렉션 스루풋이 결정되지만, 한계 성능(LPD)에 의해서 가비지 컬렉션 스루풋이 제한을 받을 수 있다. 즉, 한계 성능(LPD)에 의해서 가비지 컬렉션 동작(GC)보다 가비지 컬렉션 이외의 동작(EGC)이 집중적으로 수행될 수 있다. 그러한 이유로, 제1 타입 가비지 컬렉션 동작(GC1)은, 가비지 컬렉션 동작(GC)보다 가비지 컬렉션 이외의 동작(EGC)이 수행되는 비율이 높은 가비지 컬렉션 동작으로 정의될 수 있다.
예시적으로, 가비지 컬렉션 이외의 동작(EGC)은, 호스트 장치의 리퀘스트를 처리하기 위한 동작, 예를 들면, 플래시 메모리 장치(300)에 대한 읽기, 쓰기 동작 , 호스트 장치로/로부터의 데이터 입력/출력 동작 등을 포함할 수 있다. 가비지 컬렉션 이외의 동작(EGC)이 수행되면 될수록, 데이터 저장 장치(100)는 충족시켜야 하는 데이터 입/출력량을 의미하는 목표 성능(TGTH)에 도달될 수 있다.
제2 타입 가비지 컬렉션(GC2) 동작이 수행되는 S230 단계는, 제2 가비지 컬렉션 스루풋(GCTH2)을 결정하는 S231 단계와, 제2 가비지 컬렉션 스루풋(GCTH2)만큼 가비지 컬렉션 동작을 수행하는 S233 단계를 포함할 수 있다.
S231 단계에서, 제2 가비지 컬렉션 스루풋(GCTH2)이 결정될 수 있다. 제2 가비지 컬렉션 스루풋(GCTH2)은 수학식3과 같이 계산될 수 있다.
Figure pat00003
표현을 간략히 하기 위해서, 수학식3은 약어로 표현되었다. 수학식3의 약어는 다음과 같이 설명될 수 있다.
함수 f(v)의 변수인 RGCTH는 필요로 하는 가비지 컬렉션 스루풋을 의미할 수 있다. 필요로 하는 가지비 컬렉션 스루풋(RGCTH)은 희생 블럭의 유효 페이지 분포 특성(VVPDC)을 사용된 블럭의 유효 페이지 분포 특성(VPDC)으로 나누어 계산될 수 있다. 희생 블럭의 유효 페이지 분포 특성(VVPDC)은 희생 블럭의 평균 유효 페이지(VBVPA)를 희생 블럭의 수(NVB)로 나누어 계산될 수 있다. 사용된 블럭의 유효 페이지 분포 특성(VPDC)은 사용된 블럭의 평균 유효 페이지(UBVPA)를 사용된 블럭의 수(NUB)로 나누어 계산될 수 있다.
희생 블럭의 유효 페이지 분포 특성(VVPDC)이 작고, 사용된 블럭의 유효 페이지 분포 특성(VPDC)이 큰 경우, 즉, 희생 블럭에 데이터가 비효율적으로 쓰여졌고, 사용된 블럭들에 데이터가 효율적으로 쓰여진 경우를 가정하자. 이러한 경우에, 가비지 컬렉션 동작을 수행해서 얻을 수 있는 이득은 클 수 있다. 즉, 이러한 경우, 가비지 컬렉션 동작이 적게 수행되더라도 빈 블럭은 용이하게 확보될 수 있다. 따라서, 희생 블럭의 유효 페이지 분포 특성(VVPDC)이 작고 사용된 블럭의 유효 페이지 분포 특성(VPDC)이 크면 가비지 컬렉션 동작이 적게 수행되도록, 필요로 하는 가비지 컬렉션 스루풋(RGCTH)은 희생 블럭의 유효 페이지 분포 특성(VVPDC)에 비례하고, 사용된 블럭의 유효 페이지 분포 특성(VPDC)에 반비례하게 설정될 수 있다.
희생 블럭의 유효 페이지 분포 특성(VVPDC)이 크고, 사용된 블럭의 유효 페이지 분포 특성(VPDC)이 작은 경우, 즉, 희생 블럭에 데이터가 효율적으로 쓰여졌고, 사용된 블럭들에 데이터가 비효율적으로 쓰여진 경우를 가정하자. 이러한 경우에, 가비지 컬렉션 동작을 수행해서 얻을 수 있는 이득은 작을 수 있다. 즉, 이러한 경우, 가비지 컬렉션 동작이 많이 수행되더라도 빈 블럭은 용이하게 확보될 수 없다. 따라서, 희생 블럭의 유효 페이지 분포 특성(VVPDC)이 크고 사용된 블럭의 유효 페이지 분포 특성(VPDC)이 작으면 가비지 컬렉션 동작이 많이 수행되도록, 필요로 하는 가비지 컬렉션 스루풋(RGCTH)은 희생 블럭의 유효 페이지 분포 특성(VVPDC)에 비례하고, 사용된 블럭의 유효 페이지 분포 특성(VPDC)에 반비례하게 설정될 수 있다.
함수 f(v)의 다른 변수인 RUB는 총 메모리 블럭에 대한 사용된 블럭의 비율을 의미할 수 있다. 사용된 블럭의 비율(RUB)은 사용된 블럭의 수(NUB)를 총 블럭의 수(NTB)로 나누어 계산될 수 있다. 사용된 블럭의 비율(RUB)은 다른 변수인 RGCTH가 함수 f(v)에 미치는 영향을 조절하는 기능을 가질 수 있다.
제2 가비지 컬렉션 스루풋(GCTH2)은 함수 f(v)에 따라서 결정될 수 있다. 따라서, 도 7에 도시된 바와 같이, 제2 가비지 컬렉션 스루풋(GCTH2)은 목표 성능(TGTH) 내에서 가변될 수 있다. 즉, 가비지 컬렉션 동작이 수행됨에 따라서 목표 성능(TGTH)에 미치지 못하더라도 빈 블럭을 확보하기 위해서, 제2 가비지 컬렉션 스루풋(GCTH2) 만큼 가비지 컬렉션 동작(GC)이 집중적으로 수행될 수 있다. 그러한 이유로, 제2 타입 가비지 컬렉션 동작(GC2)은, 가비지 컬렉션 이외의 동작(EGC)보다 가비지 컬렉션 동작(GC)이 수행되는 비율이 높은 가비지 컬렉션 동작으로 정의될 수 있다.
도 8은 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 데이터 처리 시스템을 예시적으로 보여주는 블럭도이다. 도 8을 참조하면, 데이터 처리 시스템(1000)은 호스트 장치(1100)와 데이터 저장 장치(1200)를 포함할 수 있다.
데이터 저장 장치(1200)는 컨트롤러(1210) 및 불휘발성 메모리 장치(1220)를 포함할 수 있다. 데이터 저장 장치(1200)는 휴대폰, MP3 플레이어, 랩탑 컴퓨터, 데스크탑 컴퓨터, 게임기, TV, 차량용 인포테인먼트(in-vehicle infotainment) 시스템 등과 같은 호스트 장치(1100)에 접속되어 사용될 수 있다. 데이터 저장 장치(1200)는 메모리 시스템이라고도 불린다.
컨트롤러(1210)는 호스트 인터페이스 유닛(1211), 컨트롤 유닛(1212), 메모리 인터페이스 유닛(1213), 랜덤 액세스 메모리(1214) 그리고 에러 정정 코드(ECC) 유닛(1215)을 포함할 수 있다.
컨트롤 유닛(1212)은 호스트 장치(1100)의 요청에 응답하여 컨트롤러(1210)의 제반 동작을 제어할 수 있다. 컨트롤 유닛(1212)은 불휘발성 메모리 장치(1220)를 제어하기 위한 펌웨어 또는 소프트웨어를 구동할 수 있다.
컨트롤 유닛(1212)은 도 4 내지 도 7을 참조하여 설명된 가비지 컬렉션 동작을 수행할 수 있다. 따라서, 데이터 저장 장치(1200)의 가비지 컬렉션 동작이 최적화될 수 있고, 그로 인해서 데이터 저장 장치(1200)의 동작의 속도가 빨라질 수 있다.
랜덤 액세스 메모리(1214)는 컨트롤 유닛(1212)의 동작 메모리(working memory)로서 이용될 수 있다. 랜덤 액세스 메모리(1214)는 불휘발성 메모리 장치(1220)로부터 읽혀진 데이터 또는 호스트 장치(1100)로부터 제공된 데이터를 임시로 저장하는 버퍼 메모리로서 이용될 수 있다.
호스트 인터페이스 유닛(1211)은 호스트 장치(1100)와 컨트롤러(1210)를 인터페이싱할 수 있다. 예를 들면, 호스트 인터페이스 유닛(1211)은 USB(universal serial bus) 프로토콜, UFS(universal flash storage) 프로토콜, MMC(multi-media card) 프로토콜, PCI(peripheral component interconnection) 프로토콜, PCI-E(PCI-Express) 프로토콜, PATA(parallel advanced technology attachment) 프로토콜, SATA(serial advanced technology attachment) 프로토콜, SCSI(small computer system interface) 프로토콜, 그리고 SAS(serial attached SCSI) 프로토콜 등과 같은 다양한 인터페이스 프로토콜들 중 하나를 통해 호스트 장치(1100)와 통신할 수 있다.
메모리 인터페이스 유닛(1213)은 컨트롤러(1210)와 불휘발성 메모리 장치(1220)를 인터페이싱할 수 있다. 메모리 인터페이스 유닛(1213)은 불휘발성 메모리 장치(1220)에 커맨드 및 어드레스를 제공할 수 있다. 그리고 메모리 인터페이스 유닛(1213)은 불휘발성 메모리 장치(1220)와 데이터를 주고받을 수 있다.
에러 정정 코드(ECC) 유닛(1215)은 불휘발성 메모리 장치(1220)로 저장될 데이터를 ECC 인코딩할 수 있다. 그리고 에러 정정 코드(ECC) 유닛(1215)은 불휘발성 메모리 장치(1220)로부터 독출된 데이터를 ECC 디코딩할 수 있다.
불휘발성 메모리 장치(1220)는 데이터 저장 장치(1200)의 저장 매체로 사용될 수 있다. 불휘발성 메모리 장치(1220)는 복수의 불휘발성 메모리 칩들(또는 다이들(dies))(NVM_1~NVM_k)을 포함할 수 있다.
컨트롤러(1210) 및 불휘발성 메모리 장치(1220)는 다양한 데이터 저장 장치 중 어느 하나로 제조될 수 있다. 예를 들면, 컨트롤러(1210) 및 불휘발성 메모리 장치(1220)는 하나의 반도체 장치로 집적되어 MMC, eMMC, RS-MMC, micro-MMC 형태의 멀티미디어 카드(multi-media card), SD, mini-SD, micro-SD 형태의 시큐어 디지털(secure digital) 카드, USB(universal serial bus) 저장 장치, UFS(universal flash storage) 장치, PCMCIA(personal computer memory card international association) 카드, CF(compact flash) 카드, 스마트 미디어(smart media) 카드, 메모리 스틱(memory stick) 중 어느 하나로 제조될 수 있다.
도 9는 본 발명의 실시 예에 따른 솔리드 스테이트 드라이버(SSD)를 포함하는 데이터 처리 시스템을 예시적으로 보여주는 블럭도이다. 도 9를 참조하면, 데이터 처리 시스템(2000)은 호스트 장치(2100)와 솔리드 스테이트 드라이브(solid state drive, 이하, SSD라 칭함, 2200)를 포함할 수 있다.
SSD(2200)는 SSD 컨트롤러(2210), 버퍼 메모리 장치(2220), 불휘발성 메모리 장치들(2231~223n), 전원 공급기(2240), 신호 커넥터(2250), 전원 커넥터(2260)를 포함할 수 있다.
SSD 컨트롤러(2210)는 호스트 장치(2100)로부터의 요청에 응답하여 불휘발성 메모리 장치들(2231~223n)을 액세스할 수 있다.
버퍼 메모리 장치(2220)는 불휘발성 메모리 장치들(2231~223n)에 저장될 데이터를 임시 저장할 수 있다. 또한, 버퍼 메모리 장치(2220)는 불휘발성 메모리 장치들(2231~223n)로부터 읽혀진 데이터를 임시 저장할 수 있다. 버퍼 메모리 장치(2220)에 임시 저장된 데이터는 SSD 컨트롤러(2210)의 제어에 따라 호스트 장치(2100) 또는 불휘발성 메모리 장치들(2231~223n)로 전송될 수 있다.
불휘발성 메모리 장치들(2231~223n)은 SSD(2200)의 저장 매체로 사용될 수 있다. 불휘발성 메모리 장치들(2231~223n) 각각은 복수의 채널들(CH1~CHn)을 통해 SSD 컨트롤러(2210)와 연결될 수 있다. 하나의 채널에는 하나 또는 그 이상의 불휘발성 메모리 장치가 연결될 수 있다. 하나의 채널에 연결되는 불휘발성 메모리 장치들은 동일한 신호 버스 및 데이터 버스에 연결될 수 있다.
전원 공급기(2240)는 전원 커넥터(2260)를 통해 입력된 전원(PWR)을 SSD(2200) 내부에 제공할 수 있다. 전원 공급기(2240)는 보조 전원 공급기(2241)를 포함할 수 있다. 보조 전원 공급기(2241)는 서든 파워 오프(sudden power off)가 발생되는 경우, SSD(2200)가 정상적으로 종료될 수 있도록 전원을 공급할 수 있다. 보조 전원 공급기(2241)는 전원(PWR)을 충전할 수 있는 대용량 캐패시터들(capacitors)을 포함할 수 있다.
SSD 컨트롤러(2210)는 신호 커넥터(2250)를 통해서 호스트 장치(2100)와 신호(SGL)를 주고 받을 수 있다. 여기에서, 신호(SGL)는 커맨드, 어드레스, 데이터 등이 포함될 수 있다. 신호 커넥터(2250)는 호스트 장치(2100)와 SSD(2200)의 인터페이스 방식에 따라 PATA(parallel advanced technology attachment), SATA(serial advanced technology attachment), SCSI(small computer system interface), SAS(serial attached SCSI), PCI(peripheral component interconnection), PCI-E(PCI Express) 등의 커넥터로 구성될 수 있다.
도 10은 도 9에 도시된 SSD 컨트롤러를 예시적으로 보여주는 블럭도이다. 도 10을 참조하면, SSD 컨트롤러(2210)는 메모리 인터페이스 유닛(2211), 호스트 인터페이스 유닛(2212), 에러 정정 코드(ECC) 유닛(2213), 컨트롤 유닛(2214) 및 랜덤 액세스 메모리(2215)를 포함할 수 있다.
메모리 인터페이스 유닛(2211)은 불휘발성 메모리 장치들(2231~223n)에 커맨드 및 어드레스와 같은 제어 신호를 제공할 수 있다. 그리고 메모리 인터페이스 유닛(2211)은 불휘발성 메모리 장치들(2231~223n)과 데이터를 주고받을 수 있다. 메모리 인터페이스 유닛(2211)은 컨트롤 유닛(2214)의 제어에 따라 버퍼 메모리 장치(2220)로부터 전달된 데이터를 각각의 채널들(CH1~CHn)로 스캐터링(Scattering)할 수 있다. 그리고 메모리 인터페이스 유닛(2211)은 컨트롤 유닛(2214)의 제어에 따라 불휘발성 메모리 장치들(2231~223n)로부터 읽혀진 데이터를 버퍼 메모리 장치(2220)로 전달할 수 있다.
호스트 인터페이스 유닛(2212)은 호스트 장치(2100)의 프로토콜에 대응하여 SSD(2200)와의 인터페이싱을 제공할 수 있다. 예를 들면, 호스트 인터페이스(2212)는 PATA(parallel advanced technology attachment), SATA(serial advanced technology attachment), SCSI(small computer system interface), SAS(serial attached SCSI), PCI(peripheral component interconnection), PCI-E(PCI Expresss) 프로토콜들 중 어느 하나를 통해 호스트 장치(2100)와 통신할 수 있다. 또한, 호스트 인터페이스 유닛(2212)은 호스트 장치(2100)가 SSD(2200)를 하드 디스크 드라이브(HDD)로 인식하도록 지원하는 디스크 에뮬레이션(disk emulation) 기능을 수행할 수 있다.
컨트롤 유닛(2214)은 호스트 장치(2100)로부터 입력된 신호(SGL)를 분석하고 처리할 수 있다. 컨트롤 유닛(2214)은 SSD(2200)를 구동하기 위한 펌웨어 또는 소프트웨어에 따라서 버퍼 메모리 장치(2220) 그리고 불휘발성 메모리 장치들(2231~223n)의 동작을 제어할 수 있다. 랜덤 액세스 메모리(2215)는 이러한 펌웨어 또는 소프트웨어를 구동하기 위한 동작 메모리로서 사용될 수 있다.
컨트롤 유닛(2214)은 도 4 내지 도 7을 참조하여 설명된 가비지 컬렉션 동작을 수행할 수 있다. 따라서, SSD(2200)의 가비지 컬렉션 동작이 최적화될 수 있고, 그로 인해서 SSD(2200)의 동작의 속도가 빨라질 수 있다.
에러 정정 코드(ECC) 유닛(2213)은 버퍼 메모리 장치(2220)에 저장된 데이터 중에서 불휘발성 메모리 장치들(2231~223n)로 전송될 데이터의 패리티 데이터를 생성할 수 있다. 생성된 패리티 데이터는 데이터와 함께 불휘발성 메모리 장치들(2231~223n)에 저장될 수 있다. 에러 정정 코드(ECC) 유닛(2213)은 불휘발성 메모리 장치들(2231~223n)로부터 독출된 데이터의 에러를 검출할 수 있다. 만약, 검출된 에러가 정정 범위 내이면, 에러 정정 코드(ECC) 유닛(2213)은 검출된 에러를 정정할 수 있다.
도 11은 본 발명의 실시 예에 따른 데이터 저장 장치가 장착되는 컴퓨터 시스템을 예시적으로 보여주는 블럭도이다. 도 11을 참조하면, 컴퓨터 시스템(3000)은 시스템 버스(3700)에 전기적으로 연결되는 네트워크 어댑터(3100), 중앙 처리 장치(3200), 데이터 저장 장치(3300), 램(3400), 롬(3500) 그리고 사용자 인터페이스(3600)를 포함할 수 있다. 여기에서, 데이터 저장 장치(3300)는 도 1에 도시된 데이터 저장 장치(100), 도 8에 도시된 데이터 저장 장치(1200) 또는 도 9에 도시된 SSD(2200)로 구성될 수 있다.
네트워크 어댑터(3100)는 컴퓨터 시스템(3000)과 외부의 네트워크들 사이의 인터페이싱을 제공할 수 있다. 중앙 처리 장치(3200)는 램(3400)에 상주하는 운영 체제(Operating System)나 응용 프로그램(Application Program)을 구동하기 위한 제반 연산 처리를 수행할 수 있다.
데이터 저장 장치(3300)는 컴퓨터 시스템(3000)에서 필요한 제반 데이터를 저장할 수 있다. 예를 들면, 컴퓨터 시스템(3000)을 구동하기 위한 운영 체제(Operating System), 응용 프로그램(Application Program), 다양한 프로그램 모듈(Program Module), 프로그램 데이터(Program data), 그리고 유저 데이터(User data) 등이 데이터 저장 장치(3300)에 저장될 수 있다.
램(3400)은 컴퓨터 시스템(3000)의 동작 메모리로서 사용될 수 있다. 부팅 시에 램(3400)에는 데이터 저장 장치(3300)로부터 읽혀진 운영 체제(Operating System), 응용 프로그램(Application Program), 다양한 프로그램 모듈(Program Module)과 프로그램들의 구동에 소요되는 프로그램 데이터(Program data)가 로드될 수 있다. 롬(3500)에는 운영 체제(Operating System)가 구동되기 이전부터 활성화되는 기본적인 입출력 시스템인 바이오스(BIOS: Basic Input/Output System)가 저장될 수 있다. 유저 인터페이스(3600)를 통해서 컴퓨터 시스템(3000)과 사용자 사이의 정보 교환이 이루어질 수 있다.
도 12는 본 발명의 실시 예에 따른 데이터 저장 장치에 포함된 불휘발성 메모리 장치의 블럭도이다. 도 12를 참조하면, 불휘발성 메모리 장치(300)는 메모리 셀 어레이(310), 행 디코더(320), 열 디코더(330), 데이터 읽기/쓰기 블럭(340), 전압 발생기(350) 및 제어 로직(360)을 포함할 수 있다.
메모리 셀 어레이(310)는 워드 라인들(WL1~WLm)과 비트 라인들(BL1~BLn)이 서로 교차된 영역에 배열된 메모리 셀(MC)들을 포함할 수 있다. 비록 도시되지는 않았지만, 메모리 셀 어레이(310)는 도 1의 메모리 셀 영역(310)과 같이, 복수의 플레인들로 구성될 수 있다.
행 디코더(320)는 워드 라인들(WL1~WLm)을 통해서 메모리 셀 어레이(310)와 연결될 수 있다. 행 디코더(320)는 제어 로직(360)의 제어에 따라 동작할 수 있다. 행 디코더(320)는 외부 장치(도시되지 않음)로부터 제공된 어드레스를 디코딩할 수 있다. 행 디코더(320)는 디코딩 결과에 근거하여 워드 라인들(WL1~WLm)을 선택하고, 구동할 수 있다. 예시적으로, 행 디코더(320)는 전압 발생기(350)로부터 제공된 워드 라인 전압을 워드 라인들(WL1~WLm)에 제공할 수 있다.
데이터 읽기/쓰기 블럭(340)은 비트 라인들(BL1~BLn)을 통해서 메모리 셀 어레이(310)와 연결될 수 있다. 데이터 읽기/쓰기 블럭(340)은 비트 라인들(BL1~BLn) 각각에 대응하는 읽기/쓰기 회로들(RW1~RWn)을 포함할 수 있다. 데이터 읽기/쓰기 블럭(340)은 제어 로직(360)의 제어에 따라 동작할 수 있다. 데이터 읽기/쓰기 블럭(340)은 동작 모드에 따라서 쓰기 드라이버로서 또는 감지 증폭기로서 동작할 수 있다. 예를 들면, 데이터 읽기/쓰기 블럭(340)은 쓰기 동작 시 외부 장치로부터 제공된 데이터를 메모리 셀 어레이(310)에 저장하는 쓰기 드라이버로서 동작할 수 있다. 다른 예로서, 데이터 읽기/쓰기 블럭(340)은 읽기 동작 시 메모리 셀 어레이(310)로부터 데이터를 독출하는 감지 증폭기로서 동작할 수 있다.
열 디코더(330)는 제어 로직(360)의 제어에 따라 동작할 수 있다. 열 디코더(330)는 외부 장치로부터 제공된 어드레스를 디코딩할 수 있다. 열 디코더(330)는 디코딩 결과에 근거하여 비트 라인들(BL1~BLn) 각각에 대응하는 데이터 읽기/쓰기 블럭(340)의 읽기/쓰기 회로들(RW1~RWn)과 데이터 입출력 라인(또는 데이터 입출력 버퍼)을 연결할 수 있다.
전압 발생기(350)는 불휘발성 메모리 장치(300)의 내부 동작에 사용되는 전압을 생성할 수 있다. 전압 발생기(350)에 의해서 생성된 전압들은 메모리 셀 어레이(310)의 메모리 셀들에 인가될 수 있다. 예를 들면, 프로그램 동작 시 생성된 프로그램 전압은 프로그램 동작이 수행될 메모리 셀들의 워드 라인에 인가될 수 있다. 다른 예로서, 소거 동작 시 생성된 소거 전압은 소거 동작이 수행될 메모리 셀들의 웰-영역에 인가될 수 있다. 다른 예로서, 읽기 동작 시 생성된 읽기 전압은 읽기 동작이 수행될 메모리 셀들의 워드 라인에 인가될 수 있다.
제어 로직(360)은 외부 장치로부터 제공된 제어 신호에 근거하여 불휘발성 메모리 장치(300)의 제반 동작을 제어할 수 있다. 예를 들면, 제어 로직(360)은 불휘발성 메모리 장치(300)의 읽기, 쓰기, 소거 동작과 같은 불휘발성 메모리 장치(100)의 동작을 제어할 수 있다.
이상에서, 본 발명은 구체적인 실시 예를 통해 설명되고 있으나, 본 발명은 그 범위에서 벗어나지 않는 한도 내에서 여러 가지로 변형할 수 있음은 잘 이해될 것이다. 그러므로, 본 발명의 범위는 상술한 실시 예에 국한되어 정해져서는 안되며, 후술하는 특허청구범위 및 이와 균등한 것들에 의해 정해져야 한다. 본 발명의 범위 또는 기술적 사상을 벗어나지 않고 본 발명의 구조가 다양하게 수정되거나 변경될 수 있음은 잘 이해될 것이다.
100 : 데이터 저장 장치
200 : 컨트롤러
210 : 컨트롤 유닛
230 : 랜덤 액세스 메모리
300 : 불휘발성 메모리 장치
310 : 메모리 셀 어레이

Claims (24)

  1. 데이터 저장 장치의 동작 방법에 있어서:
    확보되어야 하는 빈 메모리 블럭의 최소 개수에 비례하고, 사용된 메모리 블럭들의 유효 페이지가 분포한 상태를 의미하는 사용된 메모리 블럭의 유효 페이지 분포 특성에 반비례하는 트리거 값을 결정하고,
    상기 트리거 값보다 현재 비어있는 빈 메모리 블럭의 수가 큰 경우, 제1 가비지 컬렉션 스루풋 만큼 가비지 컬렉션 동작을 수행하고, 그리고
    상기 트리거 값보다 현재 비어있는 빈 메모리 블럭의 수가 작거나 같은 경우, 제2 가비지 컬렉션 스루풋 만큼 가비지 컬렉션 동작을 수행하는 데이터 저장 장치의 동작 방법.
  2. 제1항에 있어서,
    상기 사용된 메모리 블럭의 유효 페이지 분포 특성은, 상기 사용된 메모리 블럭들의 유효 페이지의 평균 값을 상기 사용된 메모리 블럭들의 수로 나누어 계산되는 데이터 저장 장치의 동작 방법.
  3. 제1항에 있어서,
    상기 제1 가비지 컬렉션 스루풋은, 필요로 하는 가비지 컬렉션 스루풋, 상기 사용된 메모리 블럭들의 비율 및 상기 필요로 하는 가비지 컬렉션 스루풋을 제한하는 한계 값을 곱하여 계산되는 데이터 저장 장치의 동작 방법.
  4. 제3항에 있어서,
    상기 필요로 하는 가비지 컬렉션 스루풋은, 가비지 컬렉션 동작의 대상으로 선정된 희생 메모리 블럭들의 유효 페이지가 분포한 상태를 의미하는 희생 블럭의 유효 페이지 분포 특성을, 상기 사용된 메모리 블럭의 유효 페이지 분포 특성으로 나누어 계산되는 데이터 저장 장치의 동작 방법.
  5. 제4항에 있어서,
    상기 희생 메모리 블럭의 유효 페이지 분포 특성은, 상기 희생 메모리 블럭들의 유효 페이지의 평균 값을 상기 희생 메모리 블럭들의 수로 나누어 계산되는 데이터 저장 장치의 동작 방법.
  6. 제3항에 있어서,
    상기 사용된 메모리 블럭들의 비율은, 상기 사용된 메모리 블럭들의 수를총 메모리 블럭들의 수로 나누어 계산되는 데이터 저장 장치의 동작 방법.
  7. 제1항에 있어서,
    상기 제2 가비지 컬렉션 스루풋은, 필요로 하는 가비지 컬렉션 스루풋 및 상기 사용된 메모리 블럭들의 비율을 곱하여 계산되는 데이터 저장 장치의 동작 방법.
  8. 제7항에 있어서,
    상기 필요로 하는 가비지 컬렉션 스루풋은, 가비지 컬렉션 동작의 대상으로 선정된 희생 메모리 블럭들의 유효 페이지가 분포한 상태를 의미하는 희생 블럭의 유효 페이지 분포 특성을, 상기 사용된 메모리 블럭의 유효 페이지 분포 특성으로 나누어 계산되는 데이터 저장 장치의 동작 방법.
  9. 제8항에 있어서,
    상기 희생 메모리 블럭의 유효 페이지 분포 특성은, 상기 희생 메모리 블럭들의 유효 페이지의 평균 값을 상기 희생 메모리 블럭들의 수로 나누어 계산되는 데이터 저장 장치의 동작 방법.
  10. 제7항에 있어서,
    상기 사용된 메모리 블럭들의 비율은, 상기 사용된 메모리 블럭들의 수를총 메모리 블럭들의 수로 나누어 계산되는 데이터 저장 장치의 동작 방법.
  11. 데이터 저장 장치의 동작 방법에 있어서:
    사용된 메모리 블럭들의 유효 페이지가 분포한 상태를 의미하는 사용된 메모리 블럭의 유효 페이지 분포 특성에 따라서 결정되는 트리거 값을 결정하고, 그리고
    상기 트리거 값과 빈 메모리 블럭의 수를 비교한 결과에 따라서 제1 타입 가비지 컬렉션 동작과 제2 타입 가비지 컬렉션 동작 중에서 어느 것이 수행될지를 결정하는 데이터 저장 장치의 동작 방법.
  12. 제11항에 있어서,
    상기 사용된 메모리 블럭의 유효 페이지 분포 특성은, 상기 사용된 메모리 블럭들의 유효 페이지의 평균 값을 상기 사용된 메모리 블럭들의 수로 나누어 계산되는 데이터 저장 장치의 동작 방법.
  13. 제11항에 있어서,
    상기 트리거 값은, 확보되어야 하는 빈 메모리 블럭들의 최소 개수를 상기 유효 페이지 분포 특성으로 나누어 계산되는 데이터 저장 장치의 동작 방법.
  14. 제11항에 있어서,
    상기 빈 메모리 블럭의 수가 상기 트리거 값보다 큰 경우, 상기 제1 타입 가비지 컬렉션 동작이 수행되도록 결정하는 데이터 저장 장치의 동작 방법.
  15. 제14항에 있어서,
    상기 제1 타입 가비지 컬렉션 동작은, 필요로 하는 가비지 컬렉션 스루풋과, 상기 사용된 메모리 블럭들의 비율에 비례하는 제1 가비지 컬렉션 스루풋만큼 수행되는 데이터 저장 장치의 동작 방법.
  16. 제15항에 있어서,
    상기 필요로 하는 가비지 컬렉션 스루풋은, 가비지 컬렉션 동작의 대상으로 선정된 희생 메모리 블럭들의 유효 페이지가 분포한 상태를 의미하는 희생 블럭의 유효 페이지 분포 특성을, 상기 사용된 메모리 블럭의 유효 페이지 분포 특성으로 나누어 계산되는 데이터 저장 장치의 동작 방법.
  17. 제16항에 있어서,
    상기 희생 메모리 블럭의 유효 페이지 분포 특성은, 상기 희생 메모리 블럭들의 유효 페이지의 평균 값을 상기 희생 메모리 블럭들의 수로 나누어 계산되는 데이터 저장 장치의 동작 방법.
  18. 제15항에 있어서,
    상기 사용된 메모리 블럭들의 비율은, 상기 사용된 메모리 블럭들의 수를 총 메모리 블럭들의 수로 나누어 계산되는 데이터 저장 장치의 동작 방법.
  19. 제15항에 있어서,
    상기 제1 가비지 컬렉션 스루풋은, 상기 필요로 하는 가비지 컬렉션 스루풋에, 상기 필요로 하는 가비지 컬렉션 스루풋을 제한하는 한계 값을 곱하여 계산되는 데이터 저장 장치의 동작 방법.
  20. 제11항에 있어서,
    상기 빈 메모리 블럭의 수가 상기 트리거 값보다 작거나 같은 경우, 상기 제2 타입 가비지 컬렉션 동작이 수행되도록 결정하는 데이터 저장 장치의 동작 방법.
  21. 제20항에 있어서,
    상기 제2 타입 가비지 컬렉션 동작은, 필요로 하는 가비지 컬렉션 스루풋과, 상기 사용된 메모리 블럭들의 비율에 비례하는 제2 가비지 컬렉션 스루풋만큼 수행되는 데이터 저장 장치의 동작 방법.
  22. 제21항에 있어서,
    상기 필요로 하는 가비지 컬렉션 스루풋은, 가비지 컬렉션 동작의 대상으로 선정된 희생 메모리 블럭들의 유효 페이지가 분포한 상태를 의미하는 희생 메모리 블럭의 유효 페이지 분포 특성을, 상기 사용된 메모리 블럭의 유효 페이지 분포 특성으로 나누어 계산되는 데이터 저장 장치의 동작 방법.
  23. 제22항에 있어서,
    상기 희생 메모리 블럭의 유효 페이지 분포 특성은, 상기 희생 메모리 블럭들의 유효 페이지의 평균 값을 상기 희생 메모리 블럭들의 수로 나누어 계산되는 데이터 저장 장치의 동작 방법.
  24. 제21항에 있어서,
    상기 사용된 메모리 블럭들의 비율은, 상기 사용된 메모리 블럭들의 수를 총 메모리 블럭들의 수로 나누어 계산되는 데이터 저장 장치의 동작 방법.
KR1020160027151A 2016-03-07 2016-03-07 데이터 저장 장치 및 데이터 저장 장치의 동작 방법 KR102596400B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020160027151A KR102596400B1 (ko) 2016-03-07 2016-03-07 데이터 저장 장치 및 데이터 저장 장치의 동작 방법
US15/202,885 US10275349B2 (en) 2016-03-07 2016-07-06 Data storage device and the operating method thereof
TW105123159A TWI703571B (zh) 2016-03-07 2016-07-22 數據儲存裝置及其操作方法
CN201610671727.1A CN107168886B (zh) 2016-03-07 2016-08-15 数据存储装置及其操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160027151A KR102596400B1 (ko) 2016-03-07 2016-03-07 데이터 저장 장치 및 데이터 저장 장치의 동작 방법

Publications (2)

Publication Number Publication Date
KR20170104286A true KR20170104286A (ko) 2017-09-15
KR102596400B1 KR102596400B1 (ko) 2023-11-01

Family

ID=59724212

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160027151A KR102596400B1 (ko) 2016-03-07 2016-03-07 데이터 저장 장치 및 데이터 저장 장치의 동작 방법

Country Status (4)

Country Link
US (1) US10275349B2 (ko)
KR (1) KR102596400B1 (ko)
CN (1) CN107168886B (ko)
TW (1) TWI703571B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190131901A (ko) * 2018-05-18 2019-11-27 에스케이하이닉스 주식회사 저장 장치 및 그 동작 방법
US11204865B2 (en) 2019-01-07 2021-12-21 SK Hynix Inc. Data storage device, operation method thereof, and storage system including the same

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180024751A1 (en) * 2016-07-19 2018-01-25 Western Digital Technologies, Inc. Metadata management on a storage device
KR20180089742A (ko) * 2017-02-01 2018-08-09 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법
JP2019046530A (ja) 2017-09-07 2019-03-22 東芝メモリ株式会社 メモリシステム
KR20190043863A (ko) * 2017-10-19 2019-04-29 에스케이하이닉스 주식회사 메모리 시스템 및 그것의 동작 방법
TWI659304B (zh) * 2017-10-20 2019-05-11 慧榮科技股份有限公司 存取快閃記憶體模組的方法及相關的快閃記憶體控制器與電子裝置
TWI658462B (zh) 2018-01-19 2019-05-01 慧榮科技股份有限公司 管理快閃記憶體模組的方法及相關的快閃記憶體控制器及電子裝置
US10621084B2 (en) * 2018-03-05 2020-04-14 International Business Machines Corporation Efficient garbage collection in the presence of block dependencies
JP6901427B2 (ja) 2018-03-27 2021-07-14 キオクシア株式会社 ストレージ装置、コンピュータシステムおよびストレージ装置の動作方法
KR20200004656A (ko) * 2018-07-04 2020-01-14 에스케이하이닉스 주식회사 메모리 시스템 및 그것의 동작방법
KR102634631B1 (ko) * 2018-07-11 2024-02-08 에스케이하이닉스 주식회사 메모리 시스템 및 그것의 동작방법
US11567665B2 (en) * 2020-08-31 2023-01-31 Micron Technology, Inc. Data dispersion-based memory management
TW202213084A (zh) * 2020-09-28 2022-04-01 韓商愛思開海力士有限公司 儲存裝置、儲存裝置的控制方法及記錄媒體
KR102569823B1 (ko) * 2021-02-24 2023-08-24 에스케이하이닉스 주식회사 스토리지 장치 및 그 동작 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130326120A1 (en) * 2012-05-31 2013-12-05 Silicon Motion, Inc. Data storage device and operating method for flash memory
KR20150139112A (ko) * 2014-06-02 2015-12-11 삼성전자주식회사 가비지 컬렉션 유닛을 포함하는 메모리 시스템 및 동작 방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101488153A (zh) * 2009-02-12 2009-07-22 浙江大学 嵌入式Linux下大容量闪存文件系统的实现方法
KR101929584B1 (ko) * 2012-06-29 2018-12-17 에스케이하이닉스 주식회사 데이터 저장 장치 및 그 동작 방법
KR20140142759A (ko) * 2013-05-31 2014-12-15 에스케이하이닉스 주식회사 비휘발성 메모리 장치 및 그의 동작방법과 비휘발성 메모리 장치를 포함하는 시스템
TWI524183B (zh) 2014-01-09 2016-03-01 群聯電子股份有限公司 資料寫入方法、記憶體控制電路單元與記憶體儲存裝置
IN2015CH01601A (ko) * 2015-03-28 2015-05-01 Wipro Ltd

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130326120A1 (en) * 2012-05-31 2013-12-05 Silicon Motion, Inc. Data storage device and operating method for flash memory
KR20150139112A (ko) * 2014-06-02 2015-12-11 삼성전자주식회사 가비지 컬렉션 유닛을 포함하는 메모리 시스템 및 동작 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190131901A (ko) * 2018-05-18 2019-11-27 에스케이하이닉스 주식회사 저장 장치 및 그 동작 방법
US11204865B2 (en) 2019-01-07 2021-12-21 SK Hynix Inc. Data storage device, operation method thereof, and storage system including the same

Also Published As

Publication number Publication date
KR102596400B1 (ko) 2023-11-01
US10275349B2 (en) 2019-04-30
TWI703571B (zh) 2020-09-01
CN107168886B (zh) 2021-06-22
CN107168886A (zh) 2017-09-15
TW201732832A (zh) 2017-09-16
US20170255550A1 (en) 2017-09-07

Similar Documents

Publication Publication Date Title
KR102596400B1 (ko) 데이터 저장 장치 및 데이터 저장 장치의 동작 방법
US8843697B2 (en) Operating method of data storage device
KR20170053278A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR102233400B1 (ko) 데이터 저장 장치 및 그것의 동작 방법
US11086772B2 (en) Memory system performing garbage collection operation and operating method of memory system
US9436267B2 (en) Data storage device
KR20200095103A (ko) 데이터 저장 장치 및 그 동작 방법
KR20170105760A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20200085967A (ko) 데이터 저장 장치 및 그 동작 방법
KR20190120573A (ko) 메모리 시스템, 데이터 처리 시스템 및 메모리 시스템의 동작 방법
KR20170111386A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20170051563A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20170028670A (ko) 데이터 저장 장치 그리고 그것의 동작 방법
KR20200114212A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR102544162B1 (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20210144249A (ko) 저장 장치 및 이의 동작 방법
US10558562B2 (en) Data storage device and operating method thereof
KR20220103340A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR102425470B1 (ko) 데이터 저장 장치 및 그것의 동작 방법
KR102474937B1 (ko) 데이터 저장 장치 및 그것의 동작 방법
KR102372828B1 (ko) 불휘발성 메모리 장치 및 그것을 포함하는 데이터 저장 장치
KR20190041082A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20150059439A (ko) 데이터 저장 장치 및 그것을 포함하는 데이터 처리 시스템
KR20180121733A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20210156061A (ko) 저장 장치 및 그 동작 방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right