KR20170095897A - 반도체 장치용 기판, 반도체 장치용 배선부재 및 그 제조 방법 및 반도체 장치용 기판을 이용한 반도체 장치의 제조 방법 - Google Patents

반도체 장치용 기판, 반도체 장치용 배선부재 및 그 제조 방법 및 반도체 장치용 기판을 이용한 반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR20170095897A
KR20170095897A KR1020177017444A KR20177017444A KR20170095897A KR 20170095897 A KR20170095897 A KR 20170095897A KR 1020177017444 A KR1020177017444 A KR 1020177017444A KR 20177017444 A KR20177017444 A KR 20177017444A KR 20170095897 A KR20170095897 A KR 20170095897A
Authority
KR
South Korea
Prior art keywords
plating layer
semiconductor device
metal plating
noble metal
substrate
Prior art date
Application number
KR1020177017444A
Other languages
English (en)
Other versions
KR102403960B1 (ko
Inventor
사토시 쿠보타
Original Assignee
에스에이치 메테리얼스 코퍼레이션 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2014263554A external-priority patent/JP2016122808A/ja
Priority claimed from JP2014263553A external-priority patent/JP2016122807A/ja
Priority claimed from JP2014263556A external-priority patent/JP6562493B2/ja
Priority claimed from JP2014263555A external-priority patent/JP2016122809A/ja
Priority claimed from JP2014265374A external-priority patent/JP6562495B2/ja
Priority claimed from JP2014265373A external-priority patent/JP6562494B2/ja
Application filed by 에스에이치 메테리얼스 코퍼레이션 리미티드 filed Critical 에스에이치 메테리얼스 코퍼레이션 리미티드
Publication of KR20170095897A publication Critical patent/KR20170095897A/ko
Application granted granted Critical
Publication of KR102403960B1 publication Critical patent/KR102403960B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49558—Insulating layers on lead frames, e.g. bridging members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1605—Shape
    • H01L2224/16057—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81444—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81463—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/81464—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

[과제] 반도체 소자를 탑재하는 내부 단자면 및 반도체 소자와 전기적으로 접속하는 내부 단자부의 높이를 균일하게 할 수 있고, 더욱이 외부 단자부만이 노출하는 개구부를 형성하는 공정을 생략할 수 있고, 반도체 장치 제조 시의 공정수를 삭감하여, 신뢰성이 높은 수지 봉지형 반도체 장치를 제조 가능한 반도체 장치용 기판, 반도체 장치용 배선부재 및 그 제조 방법 및 반도체 장치용 기판을 이용한 반도체 장치의 제조 방법의 제공.
[해결 수단] 금속판(1) 상에 있어서의 소정 부위에 내부 단자가 되는 제1 귀금속 도금층(11)이 형성되고, 제1 귀금속 도금층 위에 제1 귀금속 도금층과 동일 형상으로 금속 도금층(12)이 형성되며, 더욱이 금속 도금층 위에 부분적으로 외부 단자가 되는 제2 귀금속 도금층(14)이 형성되고, 제2 귀금속 도금층 표면의 금속판면으로부터의 높이(H2)가, 제1 귀금속 도금층 표면의 금속판면으로부터의 높이(H1)에 비해 높다.

Description

반도체 장치용 기판, 반도체 장치용 배선부재 및 그 제조 방법 및 반도체 장치용 기판을 이용한 반도체 장치의 제조 방법 {SEMICONDUCTOR DEVICE SUBSTRATE, SEMICONDUCTOR DEVICE WIRING MEMBER AND METHOD FOR MANUFACTURING SAME, AND METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE USING SEMICONDUCTOR DEVICE SUBSTRATE}
본 발명은, 반도체 장치용 기판, 반도체 장치용 배선부재 및 그 제조 방법 및 반도체 장치용 기판을 이용한 반도체 장치의 제조 방법에 관한 것이다.
종래, 반도체 장치용 기판에는, 예를 들면, ELP(Etched Leadless Package) 구조의 배선을 가지는 표면 실장형 봉지 수지형 반도체 장치 등의 제조에 이용되고, 기판인 금속판 상에 내부 단자, 외부 단자 및 배선부를 금속 도금으로 형성한 타입이 있다.
그리고, 종래, 이러한 타입의 반도체 장치용 기판 및 반도체 장치용 기판을 이용한 반도체 장치는, 예를 들면, 다음의 특허 문헌 1에 기재되어 있다.
특허 문헌 1에 기재의 반도체 장치용 기판은, 금속판 상에 금속판 측으로부터 외부 단자부를 가지는 외부 단자면이 도금 형성되고, 그 위에 중간층이 같은 형상으로 도금 형성되며, 그 위에 내부 단자부를 가지는 내부 단자면이 같은 형상으로 더 도금 형성된 반도체 장치용 기판이 개시되어 있다. 이 반도체 장치용 기판은, 반도체 소자와 전기적으로 접속되는 내부 단자부를 가지는 내부 단자면이 최상면이 되도록 형성되어 있고, 금속판으로부터 최상면까지의 높이는 전체가 거의 같은 높이로 형성되는 구성으로 되어 있다.
특허 문헌 1에 기재의 반도체 장치용 기판은, 반도체 장치를 제조할 때에는, 외부 단자면은 금속판 측의 면에 접하고, 내부 단자면은 금속판과는 반대측의 면을 노출시킨 상태로 이용한다. 상세하게는, 반도체 장치용 기판의 내부 단자면 측에 반도체 소자를 탑재하고, 반도체 소자의 전극과 내부 단자부를 접속한 후, 반도체 소자 탑재부를 수지로 봉지한다. 수지로 봉지 후에 금속판을 에칭에 의한 용해 등에 의해 제거하고, 봉지한 수지의 이면에 내부 단자부, 배선부 및 외부 단자부를 가지는, 도금 형성부에 있어서의 외부 접속면이 노출한 상태가 되도록 한다. 그 후, 노출한 외부 접속면 전체를 덮는 수지를 형성하고, 외부 단자부만이 노출하는 개구부를 형성하고 있다.
그러나, 금속판 측으로부터 외부 단자면을 형성하고, 최상층에 내부 단자면을 도금에 의해 형성하면 실제 생산에 있어서는, 도금 두께의 격차가 발생하고, 예를 들면 도금의 두께가 약 30μm의 경우 5 ~ 8μm정도의 높이 차이가 발생하기 때문에, 반도체 소자를 탑재하여 내부 단자부와 전기적인 접속을 실시할 때에, 반도체 소자가 경사진 상태로 탑재되거나 전기적인 접속에 도통 불량이 될 가능성이 있다. 또, 외부 접속면 전체를 덮는 수지를 형성하고, 외부 단자부만이 노출하는 개구부를 형성하는 공정이 필요해져, 그 만큼, 반도체 장치의 생산성이 나빠진다.
특허 문헌 1: 일본특허공개 2009－164594호 공보
이와 같이, 특허 문헌 1에 기재의 반도체 장치용 기판에서는, 최상층에 반도체 소자를 탑재하는 내부 단자면 및 반도체 소자와 전기적으로 접속하는 내부 단자부의 높이에 생산 시의 격차에 의한 높이 차이가 발생하고, 탑재된 반도체 소자의 기울기나 본딩 등의 접속 불량에 의해 최종적으로 도통 불량이 되기 때문에, 본 발명은 반도체 소자를 탑재하는 내부 단자면 및 반도체 소자와 전기적으로 접속하는 내부 단자부의 높이를 균일하게 할 수 있는 반도체 소자용 기판으로서, 더욱이 외부 단자부만이 노출하는 개구부를 형성하는 공정을 생략할 수 있는 반도체 소자용 기판으로 함으로써, 반도체 장치 제조 시의 공정수를 삭감하여, 신뢰성이 높은 수지 봉지형 반도체 장치를 제조 가능한 반도체 장치용 기판 및 그 제조 방법을 제공하는 것을 목적으로 하고 있다.
또, 본 발명은, 반도체 소자를 탑재하는 내부 단자면 및 반도체 소자와 전기적으로 접속하는 내부 단자부의 높이를 균일하게 할 수 있는 반도체 소자용 배선부재로서, 더욱이 반도체 장치의 제조 공정에 있어서 금속판의 에칭 제거나 외부 단자부만이 노출하는 개구부를 형성하는 공정을 생략할 수 있는 반도체 소자용 배선부재로 함으로써, 반도체 장치 제조 시의 공정수를 삭감하여, 신뢰성이 높은 수지 봉지형 반도체 장치를 제조 가능한 반도체 장치용 배선부재 및 그 제조 방법을 제공하는 것을 목적으로 하고 있다.
또, 본 발명은, 반도체 소자와 전기적으로 접속하는 내부 단자부의 높이의 격차에 의한 높이 차이를 없애고, 탑재하는 반도체 소자의 기울기를 방지하여 본딩 등의 접속 불량에 의해 최종적으로 도통 불량이 되는 것을 해소할 수 있는 반도체 장치의 제조 방법과, 외부 단자부만이 노출하는 개구부를 형성하는 공정을 생략할 수 있는 반도체 장치의 제조 방법을 제공하는 것을 목적으로 하고 있다.
상기의 목적을 달성하기 위해서, 본 발명에 의한 반도체 장치용 기판은, 소정면에 있어서의 소정 부위에 내부 단자가 되는 도금층이 형성되고, 상기 내부 단자가 되는 도금층 위에 부분적으로 외부 단자가 되는 도금층이 형성되며, 상기 외부 단자가 되는 도금층 표면의 상기 소정면으로부터의 높이가, 다른 도금층 표면의 이 소정면으로부터의 높이에 비해 높은 것을 특징으로 하고 있다.
또, 본 발명의 반도체 장치용 기판에 있어서는, 바람직하게는, 상기 내부 단자가 되는 도금층이 금속판 상에 있어서의 소정 부위에 형성된 제1 귀금속 도금층으로 이루어지고, 상기 제1 귀금속 도금층 위에 이 제1 귀금속 도금층과 동일 형상으로 금속 도금층이 형성되고, 상기 외부 단자가 되는 도금층이 상기 금속 도금층 위에 부분적으로 형성된 제2 귀금속 도금층으로 이루어지고, 상기 제2 귀금속 도금층 표면의 상기 금속판면으로부터의 높이가, 상기 금속 도금층 표면의 상기 금속판면으로부터의 높이에 비해 높다.
또, 본 발명의 반도체 장치용 기판에 있어서는, 바람직하게는, 상기 내부 단자가 되는 도금층이 금속판 상에 있어서의 소정 부위에 형성된 제1 귀금속 도금층으로 이루어지고, 상기 제1 귀금속 도금층 위에 이 제1 귀금속 도금층과 동일 형상으로 금속 도금층이 형성되고, 상기 외부 단자가 되는 도금층이 상기 금속 도금층 위에 부분적으로 형성된 제2 귀금속 도금층으로 이루어지고, 더욱이 상기 금속판 및 상기 금속 도금층에 있어서의 상기 제2 귀금속 도금층이 형성되어 있지 않은 부위 위에 상기 제2 귀금속 도금층의 표면을 노출시킨 상태로 수지층이 형성되어 있다.
또, 본 발명의 반도체 장치용 기판에 있어서는, 바람직하게는, 상기 내부 단자가 되는 도금층이 금속판 상에 있어서의 소정 부위에 형성된 제1 귀금속 도금층으로 이루어지고, 상기 제1 귀금속 도금층 위에 이 제1 귀금속 도금층과 동일 형상으로 금속 도금층이 형성되고, 상기 금속판 및 상기 금속 도금층 위에 이 금속 도금층에 있어서의 소정 부위를 개구시킨 영구 레지스트가 형성되고, 상기 외부 단자가 되는 도금층이 상기 영구 레지스트의 개구부에 위치하는 상기 금속 도금층 위에 형성된 제2 귀금속 도금층으로 이루어진다.
또, 본 발명의 반도체 장치용 기판에 있어서는, 바람직하게는, 상기 금속 도금층과 상기 제2 귀금속 도금층 사이에 이 제2 귀금속 도금층과 동일 형상으로 제2 금속 도금층이 형성되어 있다.
또, 본 발명의 반도체 장치용 기판에 있어서는, 바람직하게는, 상기 금속판측으로부터 순서대로 상기 제1 귀금속 도금층으로서의 Au도금층, Pd도금층, 상기 금속 도금층 및 상기 제2 금속 도금층으로서의 Ni도금층, 상기 제2 귀금속 도금층으로서의 Pd도금층, Au도금층이 형성되어 있다.
또, 본 발명의 반도체 장치용 기판에 있어서는, 바람직하게는, 상기 영구 레지스트는 상기 제2 귀금속 도금층의 상면을 노출시키기 위한 개구부를 가지고 형성되고, 상기 제2 귀금속 도금층의 상면은 상기 영구 레지스트의 상면보다 아래 쪽에 위치한다.
또, 본 발명에 의한 반도체 장치용 배선부재는, 상기 본 발명의 반도체 장치용 기판을 이용하여 제조된 반도체 장치용 배선부재로서, 상기 내부 단자가 되는 도금층이 수지층의 일측 면에 있어서의 소정 부위에 아래 면을 이 수지층의 일측 면과 면일하게 노출시킨 상태로 형성된 제1 귀금속 도금층으로 이루어지고, 상기 제1 귀금속 도금층 위에 이 제1 귀금속 도금층과 동일 형상으로 금속 도금층이 형성되고, 상기 외부 단자가 되는 도금층이 상기 금속 도금층 위에 부분적으로 상면을 상기 수지층의 타측 면으로부터 노출시킨 상태로 형성된 제2 귀금속 도금층으로 이루어지는 것을 특징으로 하고 있다.
또, 본 발명의 반도체 장치용 배선부재에 있어서는, 바람직하게는, 상기 금속 도금층과 상기 제2 귀금속 도금층 사이에 제2 귀금속 도금층과 동일 형상으로 제2 금속 도금층이 형성되어 있다.
또, 본 발명의 반도체 장치용 배선부재에 있어서는, 바람직하게는, 상기 수지층의 일측 면측으로부터 순서대로, 상기 제1 귀금속 도금층으로서의 Au도금층, Pd도금층, 상기 금속 도금층 및 상기 제2 금속 도금층으로서의 Ni도금층, 상기 제2 귀금속 도금층으로서의 Pd도금층, Au도금층이 형성되어 있다.
또, 본 발명에 의한 반도체 장치용 기판의 제조 방법은, 금속판 상에 패턴(A)의 개구부를 가지는 레지스트 마스크를 형성하는 공정과, 상기 패턴(A)의 개구부에 제1 귀금속 도금층을 형성하는 공정과, 상기 제1 귀금속 도금층 위에 이 제1 귀금속 도금층과 동일 형상으로 금속 도금층을 형성하는 공정과, 상기 레지스트 마스크를 박리하는 공정과, 상기 레지스트 마스크를 박리한 후, 상기 금속 도금층의 일부가 노출하는 패턴(B)의 개구부를 가지는 제2 레지스트 마스크를 형성하는 공정과, 상기 패턴(B)의 개구부에 제2 귀금속 도금층 혹은 제2 금속 도금층과 상기 제2 귀금속 도금층을 형성하는 공정을 가지는 것을 특징으로 하고 있다.
또, 본 발명의 반도체 장치용 기판의 제조 방법에 있어서는, 바람직하게는, 상기 패턴(B)의 개구부에 제2 귀금속 도금층 혹은 제2 금속 도금층과 상기 제2 귀금속 도금층을 형성한 후, 상기 제2 레지스트 마스크를 박리하는 공정을 가진다.
또, 본 발명의 반도체 장치용 기판의 제조 방법에 있어서는, 바람직하게는, 상기 패턴(B)의 개구부에 제2 귀금속 도금층 혹은 제2 금속 도금층과 상기 제2 귀금속 도금층을 형성한 후, 상기 제2 레지스트 마스크를 박리하는 공정과, 상기 제2 레지스트 마스크를 박리한 후, 상기 금속판 및 상기 금속 도금층에 있어서의 상기 제2 귀금속 도금층이 형성되어 있지 않은 부위 위에 이 제2 귀금속 도금층의 상면을 노출시키도록 수지층을 형성하는 공정을 가진다.
또, 본 발명의 반도체 장치용 기판의 제조 방법에 있어서는, 바람직하게는, 상기 제2 레지스트 마스크가 영구 레지스트로 이루어진다.
또, 본 발명의 반도체 장치용 기판의 제조 방법에 있어서는, 바람직하게는, 상기 제2 귀금속 도금층의 상면은 상기 제2 레지스트 마스크의 상면보다 아래 쪽에 위치한다.
또, 본 발명에 의한 반도체 장치용 배선부재의 제조 방법은, 상기 본 발명의 반도체 장치용 기판의 제조 방법을 이용하여 제조하는 반도체 장치용 배선부재의 제조 방법에 있어서, 상기 패턴(B)의 개구부에 제2 귀금속 도금층 혹은 제2 금속 도금층과 상기 제2 귀금속 도금층을 형성한 후, 상기 제2 레지스트 마스크를 박리하는 공정과, 상기 제2 레지스트 마스크를 박리한 후, 상기 금속판 및 상기 금속 도금층에 있어서의 상기 제2 귀금속 도금층이 형성되어 있지 않은 부위 위에 이 제2 귀금속 도금층의 상면을 노출시키도록 수지층을 형성하는 공정과, 상기 수지층을 형성한 후, 상기 금속판을 제거하는 공정을 가지는 것을 특징으로 하고 있다.
또, 본 발명에 의한 반도체 장치의 제조 방법은, 상기 본 발명의 반도체 장치용 기판을 이용하여 제조하는 반도체 장치의 제조 방법에 있어서, 금속판 상에 상기 내부 단자가 되는 도금층이 형성되고, 상기 도금층 위에 부분적으로 상기 외부 단자가 되는 도금층이 형성되고, 상기 외부 단자가 되는 도금층 표면의 상기 금속판면으로부터의 높이가, 다른 도금층의 상기 금속판면으로부터의 높이에 비해 높은 상기 반도체 장치용 기판을 이용하여, 상기 외부 단자가 되는 도금층 표면이 노출하는 수지층을 형성하는 공정과, 상기 외부 단자가 되는 도금층 표면이 노출하는 수지층을 형성한 후, 상기 금속판을 제거하여, 형성된 도금층이 상기 수지층에 의해 유지된 배선부재를 제작하는 공정과, 제작한 상기 배선부재에 반도체 소자를 탑재하는 공정을 포함하는 것을 특징으로 하고 있다.
또, 본 발명에 의한 반도체 장치의 제조 방법은, 상기 본 발명의 반도체 장치용 기판을 이용하여 제조하는 반도체 장치의 제조 방법에 있어서, 금속판 상에 상기 내부 단자가 되는 도금층이 형성되고, 상기 도금층 위에 부분적으로 상기 외부 단자가 되는 도금층이 형성되고, 상기 외부 단자가 되는 도금층 표면의 상기 금속판면으로부터의 높이가, 다른 도금층의 상기 금속판면으로부터의 높이에 비해 높은 상기 반도체 장치용 기판에 상기 외부 단자가 되는 도금층 표면이 노출하는 수지층을 형성하는 공정과, 상기 외부 단자가 되는 도금층 표면이 노출하는 수지층을 형성한 후, 상기 금속판을 제거하여, 형성된 도금층이 상기 수지층에 의해 유지된 배선부재를 제작하는 공정과, 제작한 상기 배선부재의 상기 금속판측인 상기 내부 단자가 되는 도금층의 면측에 반도체 소자를 탑재하는 공정을 포함하는 것을 특징으로 하고 있다.
또, 본 발명에 의한 반도체 장치의 제조 방법은, 상기 본 발명의 반도체 장치용 기판을 이용하여 제조하는 반도체 장치의 제조 방법에 있어서, 금속판 상에 상기 내부 단자가 되는 도금층이 형성되고, 상기 도금층 위에 부분적으로 상기 외부 단자가 되는 도금층이 형성되고, 상기 외부 단자가 되는 도금층 표면의 상기 금속판면으로부터의 높이가, 다른 도금층의 상기 금속판면으로부터의 높이에 비해 높은 상기 반도체 장치용 기판에 상기 외부 단자가 되는 도금층 표면이 노출하는 수지층을 형성하는 공정과, 상기 외부 단자가 되는 도금층 표면이 노출하는 수지층을 형성한 후, 상기 금속판을 제거하여, 형성된 도금층이 상기 수지층에 의해 유지된 배선부재를 제작하는 공정과, 제작한 상기 배선부재의 상기 금속판측인 상기 내부 단자가 되는 도금층의 면측에 반도체 소자를 탑재하여 이 반도체 소자의 전극과 상기 내부 단자를 도통시키는 공정과, 반도체 소자 탑재 부분을 수지 봉지하는 공정을 포함하는 것을 특징으로 하고 있다.
또, 본 발명에 의한 반도체 장치의 제조 방법은, 상기 본 발명의 반도체 장치용 기판을 이용하여 제조하는 반도체 장치의 제조 방법에 있어서, 금속판 상에 소정의 두께로 영구 레지스트층이 형성되고, 상기 영구 레지스트층 내에, 상기 금속판에 면하여 상기 내부 단자가 되는 도금층이 형성되고, 상기 내부 단자가 되는 도금층 위에 부분적으로 상기 외부 단자가 되는 도금층이 형성되고, 상기 외부 단자가 되는 도금층의 상면만이 상기 영구 레지스트 상면의 개구부로부터 노출한 반도체 장치용 기판으로부터 상기 금속판을 제거하여 상기 영구 레지스트에 의해 도금층이 고정된 배선부재를 제작하는 공정과, 제작한 상기 배선부재의 상기 금속판을 제거한 측에 반도체 소자를 탑재하는 공정을 포함하는 것을 특징으로 하고 있다.
또, 본 발명에 의한 반도체 장치의 제조 방법은, 상기 본 발명의 반도체 장치용 기판을 이용하여 제조하는 반도체 장치의 제조 방법에 있어서, 금속판 상에 소정의 두께로 영구 레지스트층이 형성되고, 상기 영구 레지스트층 내에, 소정의 패턴으로 금속판 측에 상기 내부 단자가 되는 도금층이 형성되고, 상기 내부 단자가 되는 도금층 위에 부분적으로 상기 외부 단자가 되는 도금층이 형성되고, 상기 외부 단자가 되는 도금층의 상면만이 상기 영구 레지스트 상면의 개구부로부터 노출한 반도체 장치용 기판으로부터 상기 금속판을 제거하여 상기 영구 레지스트에 의해 도금층이 고정된 배선부재를 준비하는 공정과, 준비한 상기 배선부재의 상기 금속판을 제거한 측에 반도체 소자를 탑재하여, 상기 배선부재로부터 노출하고 있는 상기 내부 단자가 되는 도금층의 부분에 상기 반도체 소자의 전극과의 접속을 실시하는 공정과, 반도체 소자 탑재 측을 수지 봉지하는 공정을 포함하는 것을 특징으로 하고 있다.
또, 본 발명의 반도체 장치의 제조 방법에 있어서는, 바람직하게는, 상기 반도체 장치용 기판은, 상기 금속판 상에 소정의 패턴으로 상기 내부 단자가 되는 제1 귀금속 도금층이 형성되고, 그 위에 상기 제1 귀금속 도금층과 동일 형상으로 상기 금속 도금층이 형성되고, 상기 금속 도금층 위에 부분적으로 상기 외부 단자가 되는 상기 제2 귀금속 도금층이 또는 상기 금속 도금층 위에 부분적으로 상기 제2 금속 도금층과 상기 외부 단자가 되는 상기 제2 귀금속 도금층이 동일 형상으로 형성되고, 이들 도금층보다 두껍게 상기 금속판 상에 상기 영구 레지스트가 형성되어 있고, 상기 영구 레지스트의 개구부로부터 상기 제2 귀금속 도금층의 면이 노출하고 있다.
또, 본 발명의 반도체 장치의 제조 방법에 있어서는, 바람직하게는, 상기 내부 단자가 되는 도금층과 상기 외부 단자가 되는 도금층의 사이에 다른 금속에 의한 도금층이 형성되어 있다.
본 발명에 의하면, 반도체 소자를 탑재하는 내부 단자면 및 반도체 소자와 전기적으로 접속하는 내부 단자부의 높이를 균일하게 할 수 있는 반도체 소자용 기판이며, 반도체 장치 제조 시의 공정수를 삭감하여 생산성을 향상시킬 수 있는, 신뢰성이 높은 수지 봉지형 반도체 장치를 제조 가능한 반도체 장치용 기판 및 그 제조 방법을 얻을 수 있다.
또, 본 발명에 의하면, 반도체 소자를 탑재하는 내부 단자면 및 반도체 소자와 전기적으로 접속하는 내부 단자부의 높이를 균일하게 할 수 있는 반도체 소자용 배선부재이며, 더욱이, 반도체 장치의 제조 공정에 있어서 금속판의 에칭 제거나 외부 단자부만이 노출하는 개구부를 형성하는 공정을 생략할 수 있는 반도체 소자용 배선부재로 함으로써, 반도체 장치 제조 시의 공정수를 삭감하여, 신뢰성이 높은 수지 봉지형 반도체 장치를 제조 가능한 반도체 장치용 배선부재 및 그 제조 방법을 얻을 수 있다.
또, 본 발명에 의하면, 반도체 소자와 전기적으로 접속하는 내부 단자부의 높이의 격차에 의한 높이 차이를 없애고, 탑재하는 반도체 소자의 기울기를 방지하여 본딩 등의 접속 불량에 의해 최종적으로 도통 불량이 되는 것을 해소할 수 있는 반도체 장치의 제조 방법과, 외부 단자부만이 노출하는 개구부를 형성하는 공정을 생략할 수 있는 반도체 장치의 제조 방법을 얻을 수 있다.
도 1에서, 도 1A, 도 1B는, 본 발명의 제1 실시 형태에 따른 반도체 장치용 기판의 구성을 나타내는 도로서, 도 1A는 외부 단자 측에서 본 평면도, 도 1B는 도 1A의 A－A단면도이다.
도 2에서, 도 2A ~ 도 2I는 도 1A, 도 1B에 나타내는 반도체 장치용 기판의 제조 공정을 나타내는 설명도이다.
도 3에서, 도 3A ~ 도 3E는 도 2A ~ 도 2I의 제조 공정에 있어서의 반도체 장치용 기판 상태의 변화를 나타내는 평면도이다.
도 4에서, 도 4A ~ 도 4G는 도 2A ~ 도 2I에 나타내는 제조 공정을 통해 제조된 제1 실시 형태의 반도체 장치용 기판을 이용한 수지 봉지형 반도체 장치의 제조 공정의 일례를 나타내는 설명도이다.
도 5에서, 도 5A, 도 5B는, 본 발명의 제2 실시 형태에 따른 반도체 장치용 기판의 구성을 나타내는 도로서, 도 5A는 외부 단자 측에서 본 평면도, 도 5B는 도 5A의 A－A단면도이다.
도 6에서, 도 6A ~ 도 6J`는, 도 5A, 도 5B에 나타내는 반도체 장치용 기판의 제조 공정을 나타내는 설명도이다.
도 7에서, 도 7A ~ 도 7F는, 도 6A ~ 도 6J`에 나타내는 제조 공정을 통해 제조된 제2 실시 형태의 반도체 장치용 기판을 이용한 수지 봉지형 반도체 장치의 제조 공정의 일례를 나타내는 설명도이다.
도 8에서, 도 8A, 도 8B는 본 발명의 제3 실시 형태에 따른 반도체 장치용 기판의 구성을 나타내는 도로서, 도 8A는 외부 단자 측에서 본 평면도, 도 8B는 도 8A의 A－A단면도이다.
도 9에서, 도 9A ~ 도 9J는 도 8A, 도 8B에 나타내는 반도체 장치용 기판의 제조 공정을 나타내는 설명도이다.
도 10에서, 도 10A ~ 도 10G는 도 9A ~ 도 9J에 나타내는 제조 공정을 통해 제조된 제3 실시 형태의 반도체 장치용 기판을 이용한 수지 봉지형 반도체 장치의 제조 공정의 일례를 나타내는 설명도이다.
도 11에서, 도 11A, 도 11B는 본 발명의 제4 실시 형태에 따른 반도체 장치용 배선부재의 구성을 나타내는 도로서, 도 11A는 외부 단자 측에서 본 평면도, 도 11B는 도 11A의 A－A단면도이다.
도 12에서, 도 12A ~ 도 12K는 도 11A, 도 11B에 나타내는 반도체 장치용 배선부재의 제조 공정을 나타내는 설명도이다.
도 13에서, 도 13A ~ 도 13E는 도 12A ~ 도 12K에 나타내는 제조 공정을 통해 제조된 제4 실시 형태의 반도체 장치용 배선부재를 이용한 수지 봉지형 반도체 장치의 제조 공정의 일례를 나타내는 설명도이다.
도 14에서, 도 14A ~ 도 14E는 비교예 1에 따른 종래의 반도체 장치용 기판의 제조 공정을 나타내는 설명도이다.
도 15에서, 도 15A ~ 도 15C는 도 14A ~ 도 14E의 제조 공정에 있어서의 반도체 장치용 기판 상태의 변화를 나타내는 평면도이다.
도 16에서, 도 16A ~ 도 16L는 도 14A ~ 도 14E에 나타내는 제조 공정을 통해 제조된 비교예 1의 반도체 장치용 기판을 이용한 수지 봉지형 반도체 장치의 제조 공정의 일례를 나타내는 설명도이다.
도 17에서, 도 17A ~ 도 17D는 본 발명의 일 실시예에 따른 반도체 장치의 제조 방법의 공정을 나타낸 도로서, 도 17A, 도 17A`는 본 실시예의 반도체 장치의 제조에 사용하는 반도체 장치용 기판의 구성을 나타내는 설명도, 도 17B, 도 17B`는 도 17A, 도 17A`에 나타내는 반도체 장치용 기판에 외부 단자부의 면이 노출하도록 수지로 봉지한 상태를 나타내는 설명도, 도 17C는 도 17B에 나타내는 반도체 장치용 기판으로부터 금속판을 제거하여, 배선부재로 한 상태를 나타내는 설명도, 도 17D는 도 17C에 나타내는 배선부재의 내부 단자가 되는 도금층 측에 반도체 소자를 탑재하고, 반도체 소자의 전극과 배선부재의 내부 단자부를 접속하여, 반도체 소자를 탑재한 측을 수지 봉지한 상태를 나타내는 설명도이다.
도 18은 본 발명의 다른 실시예에 따른 반도체 장치의 제조 방법에 사용하는 배선부재의 단면도이다.
도 19는 도 18에 나타내는 배선부재의 내부 단자가 되는 도금층 측에 반도체 소자를 탑재하고, 반도체 소자의 전극과 배선부재의 내부 단자부를 접속하여, 반도체 소자를 탑재한 측을 수지 봉지한 상태를 나타내는 설명도이다.
도 20에서, 도 20A ~ 도 20F는 도 18의 실시예에 따른 반도체 장치의 제조 방법에 사용하는 배선부재의 제조 방법의 공정의 일례를 나타내는 설명도이다.
실시 형태의 설명에 앞서, 본 발명의 작용 효과에 대해 설명한다.
본 발명의 반도체 장치용 기판은, 소정면에 있어서의 소정 부위에 내부 단자가 되는 도금층이 형성되고, 내부 단자가 되는 도금층 위에 부분적으로 외부 단자가 되는 도금층이 형성되며, 외부 단자가 되는 도금층 표면의 소정면으로부터의 높이가 다른 도금층 표면의 소정면으로부터의 높이에 비해 높다.
예를 들면, 본 발명의 제1 형태의 반도체 장치용 기판은, 금속판을 제거한 후에 반도체 소자를 탑재하는 반도체 장치용 기판이며, 금속판 상에서의 소정 부위에 금속판측으로부터 내부 단자가 되는 제1 귀금속 도금층이 형성되고, 제1 귀금속 도금층 위에 제1 귀금속 도금층과 동일 형상으로 금속 도금층이 형성되고, 더욱이, 금속 도금층 위에 부분적으로 외부 단자가 되는 제2 귀금속 도금층이 형성되며, 제2 귀금속 도금층 표면의 금속판면으로부터의 높이가 금속 도금층 표면의 금속판면으로부터의 높이에 비해 높다.
본 발명의 제1 형태의 반도체 장치용 기판과 같이, 종래의 반도체 장치용 기판에 있어서 반도체 장치의 제조 과정에서 마련하는 수지층의 개구부에 상당하는 부위에 내부 단자 및 배선부와는 두께가 다른 외부 단자를 미리 마련해 두면, 반도체 장치의 제조 공정에서 내부 단자 및 배선부를 수지로 봉지하고, 외부 단자만을 노출시키는 것을 용이하게 할 수 있다. 때문에, 종래의 반도체 장치용 기판과는 달리 반도체 장치의 제조 과정에서 외부 부재와의 접속면에 개구부를 가지는 절연층을 마련할 필요가 없어져, 그 만큼, 반도체 장치의 제조 시의 공정수가 감소하고 생산성이 향상한다.
또, 예를 들면, 본 발명의 제2 형태의 반도체 장치용 기판은, 금속판을 제거한 후에 반도체 소자를 탑재하는 반도체 장치용 기판이며, 금속판 상에서의 소정 부위에 금속판 측으로부터 내부 단자가 되는 제1 귀금속 도금층이 형성되고, 제1 귀금속 도금층 위에 제1 귀금속 도금층과 동일 형상으로 금속 도금층이 형성되며, 금속 도금층 위에 부분적으로 외부 단자가 되는 제2 귀금속 도금층이 형성되고, 더욱이, 금속판 및 금속 도금층에 있어서의 제2 귀금속 도금층이 형성되어 있지 않은 부위 위에 제2 귀금속 도금층의 상면을 노출시킨 상태로 수지층이 형성되어 있다.
본 발명의 제2 형태의 반도체 장치용 기판과 같이, 종래의 반도체 장치용 기판에 있어서 반도체 장치의 제조 과정에서 마련하는 수지층의 개구부에 해당하는 부위에 내부 단자 및 배선부와는 두께가 다른 외부 단자를 미리 마련하고, 내부 단자 및 배선부를 수지로 봉지하고, 외부 단자만을 노출시켜 놓으면, 종래의 반도체 장치용 기판과는 달리 반도체 장치의 제조 과정에서 외부 부재와의 접속면에 개구부를 가지는 절연층을 마련할 필요가 없어져, 그 만큼, 반도체 장치의 제조 시의 공정수가 감소하고 생산성이 향상한다.
또, 예를 들면, 본 발명의 제3 형태의 반도체 장치용 기판은, 금속판을 제거한 후에 반도체 소자를 탑재하는 반도체 장치용 기판이며, 금속판 상에 있어서의 소정 부위에 금속판 측으로부터 내부 단자가 되는 제1 귀금속 도금층이 형성되고, 제1 귀금속 도금층 위에 제1 귀금속 도금층과 동일 형상으로 금속 도금층이 형성되며, 금속판 및 금속 도금층 위에 금속 도금층에 있어서의 소정 부위를 개구시킨 영구 레지스트가 형성되고, 더욱이, 영구 레지스트의 개구부에 위치하는 금속 도금층 위에 외부 단자가 되는 제2 귀금속 도금층이 형성되어 있다.
본 발명의 제3 형태의 반도체 장치용 기판과 같이, 종래의 반도체 장치용 기판에 있어서 반도체 장치의 제조 과정에서 마련하는 수지를 반도체 장치용 기판에 영구 레지스트로서 미리 마련함과 함께, 영구 레지스트의 개구부에 내부 단자 및 배선부와는 두께가 다른 외부 단자를 미리 마련하고, 내부 단자 및 배선부를 영구 레지스트로 봉지하며, 외부 단자만을 노출시켜 놓으면, 종래의 반도체 장치용 기판과는 달리 반도체 장치의 제조 과정에서 외부 부재와의 접속면에 개구부를 가지는 절연층을 마련할 필요가 없어져, 반도체 장치의 제조 시의 공정수가 감소하여 생산성이 향상한다.
또, 본 발명의 반도체 장치용 배선부재는, 금속판이 제거된 반도체 소자를 탑재하는 반도체 장치용 배선부재이며, 수지층의 일측 면에 있어서의 소정 부위에 내부 단자가 되는 제1 귀금속 도금층이 아래 면을 수지층의 일측 면과 면일하게 노출시킨 상태로 형성되고, 제1 귀금속 도금층 위에 제1 귀금속 도금층과 동일 형상으로 금속 도금층이 형성되며, 더욱이, 금속 도금층 위에 부분적으로 외부 단자가 되는 제2 귀금속 도금층이 상면을 수지층의 타측 면으로부터 노출시킨 상태로 형성되어 있다.
본 발명의 반도체 장치용 배선부재와 같이, 종래의 반도체 장치용 기판에 있어서 반도체 장치의 제조 과정에서 마련하는 수지층의 개구부에 상당하는 부위에 내부 단자 및 배선부와는 두께가 다른 외부 단자를 미리 마련하고, 내부 단자 및 배선부를 수지로 봉지하고, 수지층의 타측 면으로부터 외부 단자만을 노출시켜 놓으면, 종래의 반도체 장치용 기판과는 달리 반도체 장치의 제조 과정에서 외부 부재와의 접속면에 개구부를 가지는 절연층을 마련할 필요가 없어져, 그 만큼, 반도체 장치의 제조 시의 공정수가 감소하여 생산성이 향상한다.
이러한 점에 대해 상세하게 설명한다.
본 발명 출원인은 시행 착오 끝에, 반도체 장치를 제조할 때에 이용하는 반도체 장치용 기판에 있어서의 내부 단자와 외부 단자의 전기적 접속면을 종래의 반도체 장치용 기판과는 반대로 하는 것을 착상했다.
즉, 종래의 반도체 장치용 기판에서는, 반도체 장치를 제조할 때에, 외부 단자면은 금속판 측의 면, 내부 단자면은 금속판과는 반대 측의 면을 노출시킨 상태로 이용하도록 구성되어 있다.
이것에 대해, 본 발명의 제1 ~ 제3 형태의 반도체 장치용 기판에서는, 반도체 장치를 제조할 때에, 외부 단자면은 금속판과는 반대측의 면, 내부 단자면은 금속판 측의 면을 노출시킨 상태로 이용하는 착상에 기초하여 내부 단자 및 배선부를 구성하는 도금층보다 외부 단자를 구성하는 도금층을 금속판으로부터 높아지도록 구성한다.
또, 본 발명의 제3 형태의 반도체 장치용 기판에서는, 이를 위해, 금속판 및 내부 단자가 되는 금속 도금층 위에, 금속 도금층에 있어서의 소정 부위를 개구시킨 영구 레지스트를 형성하고, 더욱이, 영구 레지스트의 개구부에 위치하는 금속 도금층 위에 외부 단자가 되는 제2 귀금속 도금층을 형성한다.
또, 본 발명의 반도체 장치용 배선부재에서는, 반도체 장치를 제조할 때에, 외부 단자면은 반도체 장치용 기판의 제조 시에 이용하는 금속판과는 반대 측의 면, 내부 단자면은 반도체 장치용 기판의 제조 시에 이용하는 금속판 측의 면을 노출시킨 상태로 이용하는 착상에 기초하여, 내부 단자 및 배선부를 구성하는 도금층보다 외부 단자를 구성하는 도금층을 반도체 장치용 기판의 제조 시에 이용하는 금속판으로부터 높아지도록 구성한다.
예를 들면, 본 발명의 제1 형태의 반도체 장치용 기판에 있어서의 단자가 설치되어 있는 측을 수지로 봉지하고, 수지 봉지 후에 금속판을 에칭에 의한 용해 등에 의해 제거하면, 금속판 제거 후에는, 금속판을 제거한 측의 내부 단자가 되는 제1 귀금속 도금층의 면이 금속판의 표면에 따라 단차가 없는(높이 차이 1μm 이하) 상태로 노출하게 된다.
또, 예를 들면, 본 발명의 제2, 제3 형태의 반도체 장치용 기판에 있어서의 금속판을 에칭에 의한 용해 등에 의해 제거하면, 금속판 제거 후에는, 금속판을 제거한 측의 내부 단자가 되는 제1 귀금속 도금층의 면이 금속판의 표면에 따라 단차가 없는(높이 차이 1μm 이하) 상태로 노출하게 된다.
또, 예를 들면, 본 발명의 반도체 장치용 배선부재의 제조 시에 이용하는 금속판을 에칭에 의한 용해 등에 의해 제거하면, 금속판 제거 후에는, 금속판을 제거한 측의 내부 단자가 되는 제1 귀금속 도금층의 면이 금속판의 표면에 따라 단차가 없는(높이 차이 1μm 이하) 상태로 노출하게 된다. 이 금속판은, 리드 프레임 등에 사용되는 일반적인 압연재이다.
이러한 금속판은 리드 프레임 등에 사용되는 일반적인 압연재이다.
여기서, 종래의 반도체 장치용 기판을 이용한 반도체 장치와 마찬가지로, 제1 귀금속 도금층 상에 반도체 소자를 탑재하지만, 제1 귀금속 도금층의 면이 단차의 없는 상태로 노출하고 있으므로 접속면은 전체가 평면이기 때문에, 접속이 안정된다.
이 경우, 외부 단자는 금속판 측과는 반대측의 면을 노출시킬 필요가 있다.
그리하여, 본 발명 출원인은, 금속판 상에 있어서의, 내부 단자, 외부 단자 및 배선부가 되는 부위에 귀금속 도금, 금속 도금을 실시한 후, 종래의 반도체 장치용 기판과는 달리, 더욱이, 외부 단자가 되는 부위에만, 귀금속 도금(또는 금속 도금 및 귀금속 도금)을 더 증가시켜 실시함으로써, 내부 단자, 배선부와는 높이 차이가 있는 외부 단자를 형성시킨 본 발명의 제1 형태의 반도체 장치용 기판을 상도하기에 이르렀다.
또, 본 발명 출원인은, 본 발명의 제1 형태의 반도체 장치용 기판에 대해, 더욱이 제2 귀금속 도금층이 형성되어 있지 않은 부위 위에 상기 제2 귀금속 도금층의 상면을 노출시킨 상태로 수지층이 형성된 본 발명의 제2 형태의 반도체 장치용 기판을 상도하기에 이르렀다.
또, 본 발명 출원인은, 본 발명의 제1 형태의 반도체 장치용 기판을 형성시킬 수 있도록, 금속판 및 내부 단자가 되는 금속 도금층 위에, 금속 도금층에 있어서의 소정 부위를 개구시킨 영구 레지스트를 형성하고, 더욱이, 영구 레지스트의 개구부에 위치하는 금속 도금층 위에 외부 단자가 되는 제2 귀금속 도금층을 형성한 본 발명의 제3 형태의 반도체 장치용 기판을 상도하기에 이르렀다.
또, 본 발명 출원인은, 본 발명의 제1 형태의 반도체 장치용 기판에 대해, 더욱이 제2 귀금속 도금층이 형성되어 있지 않은 부위 위에 제2 귀금속 도금층의 상면을 노출시킨 상태로 수지층이 형성되고, 금속판이 에칭 제거된 본 발명의 반도체 장치용 배선부재를 상도하기에 이르렀다.
본 발명의 제1 형태의 반도체 장치용 기판과 같이, 외부 단자와 내부 단자 및 배선부에 높이 차이를 형성하면, 그 후의 반도체 장치의 제조 공정에 있어서 수지 등으로 내부 단자 및 배선부만을 봉지하고, 외부 단자만을 노출시키는 것이 가능해진다. 때문에, 종래의 반도체 장치용 기판과는 달리, 반도체 장치의 제조 공정에 있어서 외부 부재와의 접속면에 개구부를 형성하는 가공이 필요가 없고, 그 만큼, 공정수가 감소하여, 생산성이 향상한다.
또, 본 발명의 제2 형태의 반도체 장치용 기판과 같이, 외부 단자와 내부 단자 및 배선부에 높이 차이를 형성하고, 수지로 내부 단자 및 배선부만을 봉지하여, 외부 단자만을 노출시키면, 종래의 반도체 장치용 기판과는 달리, 반도체 장치의 제조 공정에 있어서 외부 부재와의 접속면에 개구부를 형성하는 가공이 필요가 없고, 그 만큼, 공정수가 감소하여, 생산성이 향상한다.
또, 본 발명의 제3 형태의 반도체 장치용 기판과 같이, 외부 단자와 내부 단자 및 배선부에 높이 차이를 형성하고, 영구 레지스트로 내부 단자 및 배선부만을 봉지하여, 외부 단자만을 노출시키면, 종래의 반도체 장치용 기판과는 달리, 반도체 장치의 제조 공정에 있어서 외부 부재와의 접속면에 개구부를 형성하는 가공이 필요가 없고, 그 만큼, 공정수가 감소하여, 생산성이 향상한다.
또, 본 발명의 반도체 장치용 배선부재와 같이, 외부 단자와 내부 단자 및 배선부에 높이 차이를 형성하고, 수지로 내부 단자 및 배선부만을 봉지하여, 외부 단자만을 노출시킨 면을 수지층의 일측 면에 마련하도록 하면, 종래의 반도체 장치용 기판과는 달리, 반도체 장치의 제조 공정에 있어서 금속판의 에칭 제거나 외부 부재와의 접속면에 개구부를 형성하는 가공이 필요가 없고, 그 만큼, 공정수가 감소하여, 생산성이 향상한다.
또, 본 발명의 반도체 장치의 제조 방법은, 상기 본 발명의 반도체 장치용 기판을 이용하여 제조하는 반도체 장치의 제조 방법으로서, 금속판 상에 내부 단자가 되는 도금층이 형성되고, 도금층 위에 부분적으로 외부 단자가 되는 도금층이 형성되며, 외부 단자가 되는 도금층 표면의 금속판면으로부터의 높이가 다른 도금층의 금속판면으로부터의 높이에 비해 높은 반도체 장치용 기판을 이용하여, 외부 단자가 되는 도금층 표면이 노출하는 수지층을 형성하는 공정과, 외부 단자가 되는 도금층 표면이 노출하는 수지층을 형성한 후, 금속판을 제거하여, 형성된 도금층이 수지층에 의해 유지된 배선부재를 제작하는 공정과, 제작한 배선부재에 반도체 소자를 탑재하는 공정을 포함한다.
또, 본 발명의 반도체 장치의 제조 방법은, 상기 본 발명의 반도체 장치용 기판을 이용하여 제조하는 반도체 장치의 제조 방법으로서, 금속판 상에 내부 단자가 되는 도금층이 형성되고, 도금층 위에 부분적으로 외부 단자가 되는 도금층이 형성되며, 외부 단자가 되는 도금층 표면의 금속판면으로부터의 높이가 다른 도금층의 금속판면으로부터의 높이에 비해 높은 반도체 장치용 기판에 외부 단자가 되는 도금층 표면이 노출하는 수지층을 형성하는 공정과, 외부 단자가 되는 도금층 표면이 노출하는 수지층을 형성한 후, 금속판을 제거하여, 형성된 도금층이 수지층에 의해 유지된 배선부재를 제작하는 공정과, 제작한 배선부재의 금속판 측인 내부 단자가 되는 도금층의 면측에 반도체 소자를 탑재하는 공정을 포함한다.
또, 본 발명에 의한 반도체 장치의 제조 방법은, 상기 본 발명의 반도체 장치용 기판을 이용하여 제조하는 반도체 장치의 제조 방법으로서, 금속판 상에 내부 단자가 되는 도금층이 형성되고, 도금층 위에 부분적으로 외부 단자가 되는 도금층이 형성되며, 외부 단자가 되는 도금층 표면의 금속판면으로부터의 높이가 다른 도금층의 금속판면으로부터의 높이에 비해 높은 반도체 장치용 기판에 외부 단자가 되는 도금층 표면이 노출하는 수지층을 형성하는 공정과, 외부 단자가 되는 도금층 표면이 노출하는 수지층을 형성한 후, 금속판을 제거하여, 형성된 도금층이 수지층에 의해 유지된 배선부재를 제작하는 공정과, 제작한 배선부재의 금속판 측인 내부 단자가 되는 도금층의 면측에 반도체 소자를 탑재하여 반도체 소자의 전극과 내부 단자를 도통시키는 공정과, 반도체 소자 탑재 부분을 수지 봉지하는 공정을 포함한다.
본 발명의 반도체 장치의 제조 방법에 이용하는 반도체 장치용 기판은, 금속판을 제거한 후에 반도체 소자를 탑재하는 배선부재가 되는 반도체 장치용 기판이며, 예를 들면, 금속판 상에 있어서의 소정 부위에 금속판 측으로부터 내부 단자가 되는 제1 귀금속 도금층이 형성되고, 제1 귀금속 도금층 위에 제1 귀금속 도금층과 동일 형상으로 금속 도금층이 형성되며, 더욱이 금속 도금층 위에 부분적으로 제2 금속 도금층이 형성되고, 제2 금속 도금층과 동일 형상으로 외부 단자가 되는 제2 귀금속 도금층이 형성되어 있고, 제2 귀금속 도금층 표면의 금속판면으로부터의 높이가 금속 도금층 표면의 금속판면으로부터의 높이에 비해 높다.
이 반도체 장치용 기판은, 내부 단자부 및 배선부와는 두께가 다른 외부 단자부를 미리 설치되고 있기 때문에, 반도체 장치의 제조 공정에서 내부 단자 및 배선부를 수지로 봉지하고, 외부 단자만을 노출시키는 것이 용이하게 할 수 있다. 때문에, 이 반도체 장치용 기판을 이용하면, 종래의 반도체 장치용 기판과는 달리 반도체 장치의 제조 과정에서 외부 부재와의 접속면에 개구부를 형성하는 공정이 불필요해지고, 그 만큼, 반도체 장치의 제조 시의 공정수가 감소하여 생산성이 향상한다.
이 점에 대해, 상세하게 설명한다.
상술한 바와 같이, 본 발명 출원인은, 시행 착오 끝에, 반도체 장치를 제조할 때 이용하는 반도체 장치용 기판에 있어서의 내부 단자와 외부 단자의 전기적인 접속면을, 종래의 반도체 장치용 기판과는 반대로 하는 것을 착상했다.
즉, 종래의 반도체 장치용 기판에서는, 반도체 장치를 제조할 때에, 외부 단자면은 금속판 측의 면, 내부 단자면은 금속판과는 반대 측의 면을 노출시킨 상태로 이용하도록 구성되어 있다.
이것에 대해, 본 발명에 사용하는 반도체 장치용 기판에서는, 반도체 장치를 제조할 때에, 외부 단자면은 금속판과는 반대 측의 면, 내부 단자면은 금속판 측의 면을 노출시킨 상태로 이용하도록 형성되고, 내부 단자부 및 배선부를 구성하는 도금층보다 외부 단자부를 구성하는 도금층을 금속판으로부터 높아지도록 구성되어 있다.
예를 들면, 본 발명의 반도체 장치의 제조 방법에 사용하는 반도체 장치용 기판에 있어서의 단자가 설치되어 있는 측을 수지로 봉지하고, 수지 봉지 후에 금속판을 에칭에 의한 용해 등에 의해 제거하면, 금속판 제거 후에는, 금속판을 제거한 측의 내부 단자가 되는 제1 귀금속 도금층의 면이 금속판의 표면에 따라 단차가 없는(높이 차이 1μm 이하) 상태로 노출하게 된다. 이 금속판은 리드 프레임 등에 사용되는 입수 가능한 일반적인 압연재이다.
여기서, 종래의 반도체 장치용 기판을 이용한 반도체 장치와 마찬가지로, 제1 귀금속 도금층 상에 반도체 소자를 탑재하지만, 제1 귀금속 도금층의 면이 단차가 없는 상태로 노출하고 있으므로, 접속하는 면은 전체가 평면이기 때문에, 반도체 소자가 경사하지 않고, 복수의 내부 단자부도 균일한 높이이므로 반도체 소자의 전극과도 접속이 안정된다.
그리고, 외부 단자부는 금속판 측과는 반대 측의 면을 노출시킬 필요가 있지만, 금속판 상에 있어서의, 내부 단자부, 외부 단자부 및 배선부가 되는 부위에 귀금속 도금, 금속 도금을 실시한 후, 종래의 반도체 장치용 기판과는 달리, 더욱이, 외부 단자가 되는 부위에만, 금속 도금 및 귀금속 도금을 더 증가하여 실시함으로써 내부 단자부, 배선부와는 높이 차이가 있는 외부 단자를 형성시킨 반도체 장치용 기판을 이용함으로써 외부 단자부의 면을 노출시킨 수지층을 용이하게 형성할 수 있음과 함께, 외부 단자부의 면을 노출시키는 공정을 생략할 수 있다.
또, 본 발명의 다른 반도체 장치의 제조 방법은, 상기 본 발명의 반도체 장치용 기판을 이용하여 제조하는 반도체 장치의 제조 방법으로서, 금속판 상에 소정의 두께로 영구 레지스트층이 형성되고, 영구 레지스트층 내에 금속판에 면하여 내부 단자가 되는 도금층이 형성되며, 내부 단자가 되는 도금층 위에 부분적으로 외부 단자가 되는 도금층이 형성되고, 외부 단자가 되는 도금층의 상면만이 영구 레지스트 상면의 개구부로부터 노출한 반도체 장치용 기판으로부터, 금속판을 제거하여 영구 레지스트에 의해 도금층이 고정된 배선부재를 제작하는 공정과, 제작한 배선부재의 금속판을 제거한 측에 반도체 소자를 탑재하는 공정을 포함한다.
또, 본 발명의 다른 반도체 장치의 제조 방법은, 상기 본 발명의 반도체 장치용 기판을 이용하여 제조하는 반도체 장치의 제조 방법으로서, 금속판 상에 소정의 두께로 영구 레지스트층이 형성되고, 영구 레지스트층 내에, 소정의 패턴으로 금속판 측에 내부 단자가 되는 도금층이 형성되며, 내부 단자가 되는 도금층 위에 부분적으로 외부 단자가 되는 도금층이 형성되고, 외부 단자가 되는 도금층의 상면만이 영구 레지스트 상면의 개구부로부터 노출한 반도체 장치용 기판으로부터 금속판을 제거하여 영구 레지스트에 의해 도금층이 고정된 배선부재를 준비하는 공정과, 준비한 배선부재의 금속판을 제거한 측에 반도체 소자를 탑재하고, 배선부재로부터 노출하고 있는 내부 단자가 되는 도금층의 부분에 반도체 소자의 전극과의 접속을 실시하는 공정과, 반도체 소자 탑재 측을 수지 봉지하는 공정을 포함한다.
본 발명의 다른 반도체 장치의 제조 방법에 이용하는 반도체 장치용 기판은, 금속판을 제거한 후에 반도체 소자를 탑재하는 배선부재가 되는 반도체 장치용 기판이며, 금속판 상에 소정의 두께로 영구 레지스트층이 형성되고, 영구 레지스트층 내에, 금속판 상에 있어서의 소정 부위에 금속판 측으로부터 내부 단자가 되는 제1 귀금속 도금층이 형성되며, 제1 귀금속 도금층 위에 제1 귀금속 도금층과 동일 형상으로 금속 도금층이 형성되고, 더욱이 금속 도금층 위에 부분적으로 외부 단자가 되는 제2 귀금속 도금층이 형성되며, 혹은 제2 귀금속 도금층과 금속 도금층 사이에 제2 금속 도금층이 제2 귀금속 도금층과 동일 형상으로 형성되고, 외부 단자가 되는 도금층의 상면만이 영구 레지스트 상면의 개구부로부터 노출한 반도체 장치용 기판이다. 그리고 이 금속판은 리드 프레임 등에 사용되는 입수 가능한 일반적인 압연재이다.
이 반도체 장치용 기판으로부터 금속판을 제거함으로써, 영구 레지스트층 내에, 금속판에 면하여 내부 단자가 되는 도금층이 형성되고, 내부 단자가 되는 도금층의 일부에 외부 단자가 되는 도금층이 형성되고, 반대면 측에 외부 단자가 되는 도금층의 면만이 영구 레지스트의 개구부로부터 노출한, 영구 레지스트에 의해 도금층이 고정된 배선부재를 얻는다.
본 발명의 다른 반도체 장치의 제조 방법은, 상기 배선부재를 이용하여, 배선부재가 금속판과 접하고 있던 측에 반도체 소자를 탑재하여 조립한다.
이 영구 레지스트에 의해 도금층이 고정된 배선부재는, 외부 단자는 금속판과는 반대 측의 면, 내부 단자는 금속판 측의 면을 노출시킨 상태로 이용하기 위해, 반도체 소자를 탑재하는 면은, 금속판의 표면에 따라 단차가 없는(높이 차이 1μm 이하) 상태로 형성된 면 상태이다.
그리고, 본 발명의 다른 반도체 장치의 제조 방법에서는, 이 배선부재의 반도체 소자 탑재면에 있어서의 내부 단자가 되는 도금층 상에 반도체 소자를 탑재하지만, 내부 단자가 되는 도금층의 면이 단차가 없는 상태로 노출하고 있으므로, 접속하는 면은 전체가 평면이기 때문에, 반도체 소자가 경사지지 않고, 복수의 내부 단자부도 균일한 높이이므로 반도체 소자의 전극과도 접속이 안정된다.
이와 같이, 본 발명의 다른 반도체 장치의 제조 방법에서는, 이 배선부재의 금속판을 제거한 측에 반도체 소자를 탑재함으로써, 탑재하는 반도체 소자의 기울기를 방지하여 본딩 등의 접속 불량에 의해 최종적으로 도통 불량이 되는 것을 해소할 수 있다. 게다가, 이 배선부재는, 외부 단자측은, 영구 레지스트 상면의 개구부로부터 외부 단자의 면만이 이미 노출하고 있으므로, 종래의 반도체 장치의 제조 방법과 같은 외부 단자부의 면을 노출시키기 위한 개구부를 형성하는 공정을 생략할 수 있다.
이하, 본 발명의 실시 형태에 대해 도면을 이용해 설명한다.
제1 실시 형태
도 1A, 도 1B는 본 발명의 제1 실시 형태에 따른 반도체 장치용 기판의 구성을 나타내는 도로서, 도 1A는 외부 단자측에서 본 부분 평면도, 도 1B는 도 1A의 A－A단면도이다. 도 2A ~ 도 2I는 도 1A, 도 1B에 나타내는 반도체 장치용 기판의 제조 공정을 나타내는 설명도이다. 도 3은 도 2의 제조 공정에 있어서의 반도체 장치용 기판의 상태의 변화를 나타내는 평면도이다.
제1 실시 형태의 반도체 장치용 기판은, 도 1B에 나타내는 바와 같이, 금속판(1) 상에 있어서의 소정 부위에 내부 단자가 되는 제1 귀금속 도금층(11)이 형성되고, 제1 귀금속 도금층(11) 위에 제1 귀금속 도금층(11)과 동일 형상으로 금속 도금층(12)이 형성되며, 더욱이, 금속 도금층(12) 위에 부분적으로 제2 금속 도금층(13)이 형성되고, 제2 금속 도금층(13) 위에 제2 금속 도금층(12)과 동일 형상으로 외부 단자가 되는 제2 귀금속 도금층(14)이 형성되어 있다.
금속판(1)은, 예를 들면, 동판으로 구성되어 있다.
제1 귀금속 도금층(11)은, 예를 들면, 금속판(1)측으로부터 순서대로 형성된, Au도금층(11A)과 Pd도금층(11B)으로 구성되어 있다.
금속 도금층(12), 제2 금속 도금층(13)은, 예를 들면, Ni도금층으로 구성되어 있다.
제2 귀금속 도금층(14)은, 예를 들면, 금속판(1)측으로부터 순서대로 형성된, Pd도금층(14a)과, Au도금층(14b)으로 구성되어 있다.
그리고, 제2 귀금속 도금층(14)의 표면(즉, Au도금층(14b)의 표면)의 금속판(1)의 면으로부터의 높이(H2)가, 금속 도금층(12)의 표면의 금속판(1)의 면으로부터의 높이(H1)에 비해 높다.
이와 같이 구성되는 제1 실시 형태의 반도체 장치용 기판은, 예를 들면, 다음과 같이 제조할 수 있다. 또한, 제조의 각 공정에서 실시되는 약액 세정이나 물 세정 등을 포함한 전처리· 후처리 등은 편의상 설명을 생략한다.
우선, 도 2A에 나타내는 바와 같이, 기판으로 되는 금속판의 양면에 레지스트 마스크용 드라이 필름 레지스트를 래미네이트한다. 이때 금속판에는, 도 3A에 나타내는 바와 같이, 도금층은 형성되어 있지 않다.
다음에, 도 2B에 나타내는 바와 같이, 표면 측의 드라이 필름 레지스트에 대해서는, 소정 위치에, 내부 단자, 배선부 및 외부 단자의 기초부를 형성하는 패턴(여기에서는 패턴(A)로 한다)이 형성된 유리 마스크를 이용하여, 표면 측을 노광·현상함과 함께, 이면 측의 드라이 필름 레지스트에 대해서는, 전면을 조사하는 유리 마스크를 이용하여 이면 측을 노광·현상 한다. 그리고, 도 2C에 나타내는 바와 같이, 표면에는 패턴(A)의 레지스트 마스크를 형성하고, 이면에는 전면을 덮는 레지스트 마스크를 형성한다. 또한, 노광·현상은 종래 공지의 방법에 의해 실시한다. 예를 들면, 유리 마스크로 덮은 상태에서 자외선을 조사하고, 유리 마스크를 통과한 자외선이 조사된 드라이 필름 레지스트의 부위의 현상액에 대한 용해성을 저하시켜, 그 이외의 부분을 제거함으로써 레지스트 마스크를 형성한다. 또한 여기에서는, 레지스트로서 네가티브형의 드라이 필름 레지스트를 사용했지만, 레지스트 마스크의 형성에는, 네가티브형의 액상 레지스트를 사용해도 좋다. 또, 포저티브형의 드라이 필름 레지스트 또는 액상 레지스트를 사용하여, 유리 마스크를 통과한 자외선이 조사된 레지스트의 부분의 현상액에 대한 용해성을 증대시켜, 그 부분을 제거함으로써 레지스트 마스크를 형성하도록 해도 좋다. 더욱이, 또, 레지스트 마스크를 형성하기 위한 레지스트로서는 솔더 레지스트를 이용해도 좋다.
다음에, 레지스트 마스크로부터 노출하고 있는 금속판의 부위에, 제1 귀금속 도금층(11)으로서 예를 들면, Au도금층(11a), Pd도금층(11b)의 순서로 각각 소정의 두께가 되도록, Au도금, Pd도금을 각각 실시한다.
다음에, Pd도금층(11B) 위에 금속 도금층(12)으로서, 예를 들면, Ni도금층이 귀금속 도금층과 평면 형상이 동일한 형상으로 형성되도록, Ni도금을 실시한다. 도 2D는 이때의 상태를 나타내고 있다.
다음에, 양면의 레지스트 마스크를 박리한다. 도 3B는, 이때의 반도체 장치용 기판에 실시된 패턴(A)의 도금층을 나타내는 도, 도 3C는 도 3B에 있어서 구형으로 둘러싼 일부 영역을 확대하여 나타내는 도이다. 그리고, 박리한 양면에 도 2E에 나타내는 바와 같이, 드라이 필름 레지스트를 래미네이트 한다.
다음에, 도 2F에 나타내는 바와 같이, 먼저 형성한 Ni도금층의 일부로서 외부 단자가 되는 부위에 중첩하여 도금층을 형성하기 위한 패턴(여기에서는 패턴(B)로 한다)이 형성된 유리 마스크를 이용하여, 표면 측을 노광·현상함과 함께, 이면 측의 레지스트 필름에 대해서는, 전면을 조사하는 유리 마스크를 이용하여 이면 측을 노광·현상 한다. 그리고, 도 2G에 나타내는 바와 같이, 표면에는 패턴(B)의 레지스트 마스크를 형성하고, 이면에는 전면을 덮는 레지스트 마스크를 형성한다.
다음에, 레지스트 마스크로부터 노출하고 있는, 금속 도금층(12)을 구성하는 Ni도금의 표면에 제2 금속 도금층(13)으로서 예를 들면, Ni도금층이 형성되도록, Ni도금을 실시한다.
다음에, 제2 금속 도금층(13)인 Ni도금층의 표면에 제2 귀금속 도금층(14)으로서 예를 들면, Pd도금층(14a), Au도금층(14b)의 순서로 각각 소정의 두께가 되도록, Pd도금, Au도금을 각각 실시한다. 도 2H는 이때의 상태를 나타내고 있다. 또한 제2 금속 도금층(13)을 마련하지 않고, 제2 귀금속 도금층(14)으로서 예를 들면, Pd도금층(14a), Au도금층(14b)의 순서로 각각 소정의 두께가 되도록, Pd도금, Au도금을 각각 실시해도 좋다.
다음에, 도 2I에 나타내는 바와 같이, 양면의 레지스트 마스크를 박리함으로써, 본 실시 형태의 반도체 장치용 기판이 완성한다. 도 3D는, 이때의 반도체 장치용 기판에 실시된 패턴(B)의 도금층을 나타내는 도, 도 3E는 도 3D에 있어서 구형으로 둘러싼 일부 영역을 확대하여 나타내는 도이다.
이와 같이 제조된 제1 실시 형태의 반도체 장치용 기판을 사용한 반도체 장치의 제조는 다음과 같이 실시한다. 도 4A ~ 도 4G는 도 2A ~ 도 2I에 나타내는 제조 공정을 통해 제조된 제1 실시 형태의 반도체 장치용 기판을 이용한 수지 봉지형 반도체 장치의 제조 공정의 일례를 나타내는 설명도이다.
우선, 도 4A에 나타내는 반도체 장치용 기판의 금속판 상에서 내부 단자, 배선부, 외부 단자에 대응하는 각 도금층이 돌출한 측에, 도 4B에 나타내는 바와 같이, 외부 단자가 되는 귀금속 도금층(14)의 표면이 노출하도록 하여, 그 외의 부위를 수지로 봉지한다. 도 4B는 금속 도금층(12)을 구성하는 Ni도금의 표면에 제2 금속 도금층(13)을 마련하지 않고, 제2 귀금속 도금층인 귀금속 도금층(14)을 마련한 반도체 장치용 기판을 사용한 경우에 있어서의 수지 봉지 상태를 나타내고 있다. 금속 도금층(12)을 구성하는 Ni도금의 표면에 제2 금속 도금층(13)을 마련하고, 제2 금속 도금층(13)의 표면에 제2 귀금속 도금층인 귀금속 도금층(14)을 마련한 반도체 장치용 기판을 사용한 경우는, 도 4B`에 나타내는 바와 같이, 수지 봉지했을 때에 수지의 면으로부터 귀금속 도금층(14)이 돌출한 상태가 된다. 또한, 이하의 설명에서는, 편의상, 제2 금속 도금층(13)을 마련하지 않고, 제2 귀금속 도금층인 귀금속 도금층(14)을 마련한 반도체 장치용 기판을 사용하는 것으로 한다. 또한, 제2 금속 도금층(13)을 마련하지 않고, 제2 귀금속 도금층인 귀금속 도금층(14)을 마련한 반도체 장치용 기판을 사용한 경우, 수지 봉지 시에는, 단자 패턴의 도금에 의한 단자의 높이의 불균일에 의해 외부 단자면에 수지가 들어가는 경우가 있다. 그 경우에는, 봉지한 수지의 표면을 연마하여 외부 단자면을 노출시킨다.
다음에, 반도체 장치용 기판의 금속판에 대해 에칭을 실시하고, 금속판을 용해 등에 의해 제거한다. 이것에 의해, 내부 단자, 배선부, 외부 단자의 표면이 수지면으로부터 면일하게 노출한다. 도 4C는 이 때의 상태를 나타내고 있다.
다음에, 반도체 소자를 금속판을 제거하여 나타낸 내부 단자면 측에 탑재하고, 반도체 소자의 전극을 수지면으로부터 면일하게 노출한 내부 단자와 접속시킨다. 이 경우, 플립 칩 방식에서는, 도 4D에 나타내는 바와 같이, 반도체 소자의 전극과 내부 단자를 접속시킨다. 또, 와이어 방식에서는, 도 4E에 나타내는 바와 같이, 반도체 소자의 전극과 내부 단자를 와이어로 연결한다. 또한 제1 실시 형태의 반도체 장치용 기판을 이용하여 도 4A ~ 도 4C에 나타내는 반도체 장치의 제조 공정을 통해 노출한 내부 단자의 표면이 수지면과 면일하게 되기 때문에, 반도체 소자를 안정된 상태로 탑재할 수 있다. 또한, 여기에서는, 편의상, 반도체 소자를 고정하는 다이본딩에 관해서는 설명을 생략한다.
다음에, 도 4F에 나타내는 바와 같이, 반도체 소자를 탑재한 면을 수지로 봉지한다. 이것에 의해 반도체 장치가 완성한다. 또한 도 4A ~ 도 4F는, 반도체 장치용 기판의 상하 방향을 바꾸지 않고 도시하고 있다.
완성한 반도체 장치를, 도 4F에 나타낸 방향이란 상하 방향의 방향을 반전시켜 외부 부재에 탑재한다. 이 경우, 외부 단자만이 수지로부터 노출하고 있음으로써, 외부 부재에 설치된 접속용 단자와 용이하게 접속할 수 있다. 도 4G는 이때의 상태를 나타내고 있다.
제2 실시 형태
도 5A, 도 5B는 본 발명의 제2 실시 형태에 따른 반도체 장치용 기판의 구성을 나타내는 도로서, 도 5A는 외부 단자측에서 본 부분 평면도, 도 5B는 도 5A의 A－A단면도이다. 도 6A ~ 도 6J`는 도 5A, 도 5B에 나타내는 반도체 장치용 기판의 제조 공정을 나타내는 설명도이다.
제2 실시 형태의 반도체 장치용 기판은, 도 5B에 나타내는 바와 같이, 제1 실시 형태의 반도체 장치용 기판과 약 동일한 구성 외에, 더욱이 금속판(1) 및 금속 도금층(12)에 있어서의 제2 귀금속 도금층(14)이 형성되어 있지 않은 부위 위에 제2 귀금속 도금층(14)의 상면을 노출시킨 상태로 수지층(15)이 형성되어 있다.
이와 같이 구성되는 제2 실시 형태의 반도체 장치용 기판은, 예를 들면, 다음과 같이 제조할 수 있다. 또한, 제조의 각 공정에서 실시되는, 약액 세정이나 물 세정 등을 포함하는 전처리· 후처리 등은 편의상 설명을 생략한다.
기판으로 되는 금속판의 양면에의 레지스트 마스크용 드라이 필름 레지스트의 래미네이트(도 6A)로부터 양면의 레지스트 마스크의 박리(도 6I)까지의 공정은 도 2A ~ 도 2I에 나타낸 제1 실시 형태의 반도체 장치용 기판의 제조 공정과 대략 동일하다
다음에, 도 6J에 나타내는 바와 같이, 금속판에 있어서의 내부 단자, 배선부, 외부 단자에 대응하는 각 도금층이 돌출한 측에, 외부 단자가 되는 귀금속 도금층(14)의 표면이 노출하도록 하여, 그 외의 부위를 수지로 봉지한다. 도 6J는, 금속 도금층(12)을 구성하는 Ni도금의 표면에 제2 금속 도금층(13)을 마련하지 않고, 제2 귀금속 도금층인 귀금속 도금층(14)을 마련한 금속판을 사용한 경우에 있어서의 수지 봉지 상태를 나타내고 있다. 금속 도금층(12)을 구성하는 Ni도금의 표면에, 제2 금속 도금층(13)을 마련하고, 제2 금속 도금층(13)의 표면에 제2 귀금속 도금층인 귀금속 도금층(14)을 마련한 금속판을 사용한 경우는, 도 6J`에 나타내는 바와 같이, 수지 봉지했을 때에 수지의 면으로부터 귀금속 도금층(14)이 돌출한 상태가 된다. 또한 여기에서는, 편의상, 제2 금속 도금층(13)을 마련하지 않고, 제2 귀금속 도금층인 귀금속 도금층(14)을 마련한 금속판을 사용하는 것으로 한다. 또한 제2 금속 도금층(13)을 마련하지 않고, 제2 귀금속 도금층인 귀금속 도금층(14)을 마련한 금속판을 사용한 경우, 수지 봉지 시에는, 단자 패턴의 도금에 의한 단자의 높이의 불균일에 의해 외부 단자면에 수지가 들어가는 경우가 있다. 그 경우에는, 봉지한 수지의 표면을 연마하여 외부 단자면을 노출시킨다. 이것에 의해, 본 실시 형태의 반도체 장치용 기판이 완성한다.
이와 같이 제조된 제2 실시 형태의 반도체 장치용 기판을 이용한 반도체 장치의 제조는 다음과 같이 실시한다. 7A ~ 도 7F는 도 6A ~ 도 6J`에 나타내는 제조 공정을 통해 제조된 제2 실시 형태의 반도체 장치용 기판을 이용한 수지 봉지형 반도체 장치의 제조 공정의 일례를 나타내는 설명도이다. 도 7A는 금속 도금층(12)을 구성하는 Ni도금의 표면에 제2 금속 도금층(13)을 마련하지 않고, 제2 귀금속 도금층인 귀금속 도금층(14)을 마련하여 소정 부위를 수지 봉지한 반도체 장치용 기판을 나타내고 있다. 금속 도금층(12)을 구성하는 Ni도금의 표면에 제2 금속 도금층(13)을 마련하고, 제2 금속 도금층(13)의 표면에 제2 귀금속 도금층인 귀금속 도금층(14)을 마련하여 소정 부위를 수지 봉지한 반도체 장치용 기판을 이용하는 경우는, 도 7A`에 나타내는 바와 같이, 수지의 면으로부터 귀금속 도금층(14)이 돌출한 상태가 된다. 또한, 이하의 설명에서는, 편의상, 제2 금속 도금층(13)을 마련하지 않고, 제2 귀금속 도금층인 귀금속 도금층(14)을 마련하여 소정 부위를 수지 봉지한 반도체 장치용 기판을 이용하는 것으로 한다.
우선, 도 7A에 나타내는 반도체 장치용 기판의 금속판에 대해서 에칭을 실시하고, 금속판을 용해 등에 의해 제거한다. 이것에 의해, 내부 단자, 배선부, 외부 단자의 표면이 수지면으로부터 면일하게 노출한다. 도 7B는 이때의 상태를 나타내고 있다.
이하, 반도체 소자의 내부 소자면 측에의 탑재(도 7C, 도 7D), 반도체 소자를 탑재한 면의 수지 봉지(도 7E), 완성한 반도체 장치의 외부 부재에의 탑재(도 7F)의 각 공정은, 도 4D ~ 도 4G에 나타낸 제1 실시 형태의 반도체 장치용 기판을 이용한 반도체 장치의 제조 공정과 대략 동일하다.
제3 실시 형태
도 8A, 도 8B는 본 발명의 제3 실시 형태에 따른 반도체 장치용 기판의 구성을 나타내는 도로서, 도 8A는 외부 단자 측에서 본 부분 평면도, 도 8B는 도 8A의 A－A단면도이다. 도 9A ~ 도 9J는 도 8A, 도 8B에 나타내는 반도체 장치용 기판의 제조 공정을 나타내는 설명도이다.
제3 실시 형태의 반도체 장치용 기판은, 도 8B에 나타내는 바와 같이, 금속판(1) 및 금속 도금층(11) 위에 금속 도금층(11)에 있어서의 소정 부위를 개구시킨 영구 레지스트(16)가 형성되고, 영구 레지스트(16)의 개구부에 위치하는 금속 도금층(11) 위에 제2 금속 도금층(13)이 형성되어 있다. 그 외의 구성은, 제1 실시 형태의 반도체 장치용 기판과 대략 동일하다.
이와 같이 구성되는 제3 실시 형태의 반도체 장치용 기판은, 예를 들면, 다음과 같이 제조할 수 있다. 또한, 제조의 각 공정에서 실시되는, 약액 세정이나 물 세정 등을 포함하는 전처리· 후처리 등은 편의상 설명을 생략한다.
기판이 되는 금속판의 양면에의 레지스트 마스크용 드라이 필름 레지스트의 래미네이트(도 9A)로부터 제1 귀금속 도금층(11), 금속 도금층(12)의 형성(도 9D) 까지의 공정은 도 2A ~ 도 2D에 나타낸 제1 실시 형태의 반도체 장치용 기판의 제조 공정과 대략 동일하다.
다음에, 양면의 레지스트 마스크를 박리한다. 그리고, 도 9E에 나타내는 바와 같이, 도금층을 형성한 표면 측에 필름 타입의 영구 레지스트를 래미네이트 하고, 이면 측에 도 9A에서 사용한 것과 같은 드라이 필름 레지스트를 래미네이트한다.
다음에, 도 9F에 나타내는 바와 같이, 먼저 형성한 Ni도금층의 일부로서 외부 단자가 되는 부위에 중첩하여 도금층을 형성하기 위한 패턴(여기에서는 패턴(B)으로 한다)이 형성된 유리 마스크를 이용하여, 표면 측을 노광·현상함과 함께, 이면 측의 레지스트 필름에 대해서는, 전면을 조사하는 유리 마스크를 이용하여 이면 측을 노광·현상 한다. 그리고, 도 9G에 나타내는 바와 같이, 표면에는 패턴(B)의 영구 레지스트로 이루어지는 레지스트 마스크(도 8A, 도 8B에 나타내는 영구 레지스트(16))를 형성하고, 이면에는 전면을 덮는 레지스트 마스크를 형성한다.
다음에, 레지스트 마스크로부터 노출하고 있는, 금속 도금층(12)을 구성하는 Ni도금의 표면에 제2 금속 도금층(13)으로서 예를 들면, Ni도금층이 형성되도록 Ni도금을 실시한다.
다음에, 제2 금속 도금층(13)인 Ni도금층의 표면에 제2 귀금속 도금층(14)으로서, 예를 들면, Pd도금층(14a), Au도금층(14b)의 순서대로 각각 소정의 두께가 되도록, Pd도금, Au도금을 각각 실시한다. 도 9H는 이때의 상태를 나타내고 있다. 또한 제2 금속 도금층(13)을 마련하지 않고, 제2 귀금속 도금층(14)으로서 예를 들면, Pd도금층(14a), Au도금층(14b)의 순서대로 각각 소정의 두께가 되도록 Pd도금, Au도금을 각각 실시해도 좋다. 도 9I는 이때의 상태를 나타내고 있다.
다음에, 도 9J에 나타내는 바와 같이, 이면의 레지스트 마스크를 박리함으로써 본 실시 형태의 반도체 장치용 기판이 완성한다.
이와 같이 제조된 제3 실시 형태의 반도체 장치용 기판을 이용한 반도체 장치의 제조는 다음과 같이 실시한다. 도 10A ~ 도 10G는 도 9A ~ 도 9J에 나타내는 제조 공정을 통해 제조된 제3 실시 형태의 반도체 장치용 기판을 이용한 수지 봉지형 반도체 장치의 제조 공정의 일례를 나타내는 설명도이다.
우선, 도 10A에 나타내는 반도체 장치용 기판의 금속판에 대해서 에칭을 실시하고, 금속판을 용해 등에 의해 제거한다. 이것에 의해, 내부 단자, 배선부, 외부 단자의 표면이 영구 레지스트면으로부터 면일하게 노출한다. 도 10B는 이때의 상태를 나타내고 있다.
다음에, 반도체 소자를 금속판을 제거하여 나타난 내부 단자면 측에 탑재하고, 반도체 소자의 전극을 영구 레지스트면으로부터 면일하게 노출한 내부 단자와 접속시킨다. 이 경우, 플립 칩 방식에서는, 도 10C에 나타내는 바와 같이, 반도체 소자의 전극과 내부 단자를 접속시킨다. 또, 와이어 방식에서는, 도 10D에 나타내는 바와 같이, 반도체 소자의 전극과 내부 단자를 와이어로 연결한다. 또한 제3 실시 형태의 반도체 장치용 기판을 이용하여 도 10A, 도 10B에 나타내는 반도체 장치의 제조 공정을 통해 노출한 내부 단자의 표면이 영구 레지스트면과 면일하게 되기 때문에, 반도체 소자를 안정된 상태로 탑재할 수 있다. 또한 여기에서는, 편의상, 반도체 소자를 고정하는 다이본딩에 관해서는 설명을 생략한다.
다음에, 도 10E에 나타내는 바와 같이, 반도체 소자를 탑재한 면을 수지로 봉지한다. 이것에 의해, 반도체 장치가 완성한다. 또한 도 10A ~ 도 10E는 반도체 장치용 기판의 상하 방향을 바꾸지 않고 도시하고 있다.
완성한 반도체 장치를 도 10E에 나타낸 방향과는 상하 방향의 방향을 반전시켜 외부 부재에 탑재한다. 이 경우, 외부 단자만이 영구 레지스트로부터 노출하고 있는 것으로, 외부 부재에 설치된 접속용 단자와 용이하게 접속할 수 있다. 도 10F는 이때의 상태를 나타내고 있다.
제4 실시 형태
도 11A, 도 11B는 본 발명의 제4 실시 형태에 따른 반도체 장치용 배선부재의 구성을 나타내는 도로서, 도 11A는 외부 단자측에서 본 부분 평면도, 도 11B는 도 11A의 A－A단면도이다. 도 12A ~ 도 12K는 도 11A, 도 11B에 나타내는 반도체 장치용 배선부재의 제조 공정을 나타내는 설명도이다.
제4 실시 형태의 반도체 장치용 배선부재는, 도 11B에 나타내는 바와 같이, 수지층(15)의 일측 면(15a)에 있어서의 소정 부위에 내부 단자가 되는 제1 귀금속 도금층(11)이 아래 면을 수지층(15)의 일측 면(15a)과 면일하게 노출시킨 상태로 형성되고, 제1 귀금속 도금층(11) 위에 제1 귀금속 도금층(11)과 동일 형상으로 금속 도금층(12)이 형성되고, 금속 도금층(12) 위에 부분적으로 제2 금속 도금층(13)이 형성되며, 제2 금속 도금층(13) 위에 제2 금속 도금층(12)과 동일 형상으로 외부 단자가 되는 제2 귀금속 도금층(14)이 상면을 수지층(15)의 일측 면(15b)으로부터 노출시킨 상태로 형성되어 있다.
제1 귀금속 도금층(11)은, 예를 들면, 수지층(15)의 일측 면(15a) 측으로부터 순서대로 형성된, Au도금층(11A)과, Pd도금층(11B) 상으로 구성되어 있다.
금속 도금층(12), 제2 금속 도금층(13)은, 예를 들면, Ni도금층으로 구성되어 있다.
제2 귀금속 도금층(14)은, 예를 들면, 수지층(15)의 일측 면(15a) 측으로부터 순서대로 형성된, Pd도금층(14a)과, Au도금층(14b)으로 구성되어 있다.
그리고, 제2 귀금속 도금층(14)의 표면(즉, Au도금층(14b)의 표면)의 수지층(15)의 일측 면(15a)으로부터의 높이(H2)가 금속 도금층(12)의 표면의 수지층(15)의 일측 면(15a)으로부터의 높이(H1)에 비해 높다.
이와 같이 구성되는 제4 실시 형태의 반도체 장치용 배선부재는, 예를 들면, 다음과 같이 제조할 수 있다. 또한 제조 각 공정에서 실시되는, 약액 세정이나 물 세정 등을 포함한 전처리· 후처리 등은, 편의상 설명을 생략한다.
기판으로 되는 금속판의 양면에의 레지스트 마스크용 드라이 필름 레지스트의 래미네이트(도 12A)로부터 양면의 레지스트 마스크의 박리(도 12I)까지의 공정은, 도 2A ~ 도 2I에 나타낸 제1 실시 형태의 반도체 장치용 기판의 제조 공정과 대략 동일하다.
다음에, 도 12J에 나타내는 바와 같이, 금속판 상에서 내부 단자, 배선부, 외부 단자에 대응하는 각 도금층이 돌출한 측에, 외부 단자가 되는 귀금속 도금층(14)의 표면이 노출하도록 하여, 그 외의 부위를 수지로 봉지한다. 도 12J는, 금속 도금층(12)을 구성하는 Ni도금의 표면에 제2 금속 도금층(13)을 마련하지 않고, 제2 귀금속 도금층인 귀금속 도금층(14)을 마련한 금속판을 사용한 경우에 있어서의 수지 봉지 상태를 나타내고 있다. 금속 도금층(12)을 구성하는 Ni도금의 표면에 제2 금속 도금층(13)을 마련하고, 제2 금속 도금층(13)의 표면에 제2 귀금속 도금층인 귀금속 도금층(14)을 마련한 금속판을 사용한 경우는, 도 12J`에 나타내는 바와 같이, 수지 봉지했을 때 수지의 면으로부터 귀금속 도금층(14)이 돌출한 상태가 된다. 또한 이하의 설명에서는, 편의상, 제2 금속 도금층(13)을 마련하지 않고, 제2 귀금속 도금층인 귀금속 도금층(14)을 마련한 금속판을 사용하는 것으로 한다. 또한 제2 금속 도금층(13)을 마련하지 않고, 제2 귀금속 도금층인 귀금속 도금층(14)을 마련한 금속판을 사용한 경우, 수지 봉지 시에는, 단자 패턴의 도금에 의한 단자의 높이의 불균일에 의해 외부 단자면에 수지가 넣는 경우가 있다. 그 경우에는, 봉지한 수지의 표면을 연마하여 외부 단자면을 노출시킨다.
다음에, 반도체 장치용 기판의 금속판에 대해서 에칭을 실시하고, 금속판을 용해 등에 의해 제거하여, 도 12K에 나타내는 바와 같이, 내부 단자, 배선부, 외부 단자의 표면을 수지면으로부터 면일하게 노출시킨다. 이것에 의해, 본 실시 형태의 반도체 장치용 배선부재가 완성한다.
이와 같이 제조된 제4 실시 형태의 반도체 장치용 배선부재를 이용한 반도체 장치의 제조는 다음과 같이 실시한다. 도 13A ~ 도 13E는 도 12A ~ 도 12K에 나타내는 제조 공정을 통해 제조된 제4 실시 형태의 반도체 장치용 배선부재를 이용한 수지 봉지형 반도체 장치의 제조 공정의 일례를 나타내는 설명도이다. 도 13A는 금속 도금층(12)을 구성하는 Ni도금의 표면에 제2 금속 도금층(13)을 마련하지 않고, 제2 귀금속 도금층인 귀금속 도금층(14)을 마련하고 소정 부위를 수지 봉지하여, 금속판을 용해 제거한 반도체 장치용 기판을 나타내고 있다. 금속 도금층(12)을 구성하는 Ni도금의 표면에 제2 금속 도금층(13)을 마련하고, 제2 금속 도금층(13)의 표면에 제2 귀금속 도금층인 귀금속 도금층(14)을 마련하여 소정 부위를 수지 봉지하며, 금속판을 용해 제거한 반도체 장치용 기판을 이용하는 경우에는 도 13A`에 나타내는 바와 같이, 수지의 면으로부터 귀금속 도금층(14)이 돌출한 상태로 된다. 또한, 이하의 설명에서는, 편의상, 제2 금속 도금층(13)을 마련하지 않고, 제2 귀금속 도금층인 귀금속 도금층(14)을 마련하여 소정 부위를 수지 봉지하고, 금속판을 용해 제거한 반도체 장치용 기판을 이용하는 것으로 한다.
우선, 도 13A에 나타내는 반도체 장치용 배선부재의 내부 단자면 측에 반도체 소자를 탑재하고, 반도체 소자의 전극을, 수지면으로부터 면일하게 노출한 내부 단자와 접속시킨다. 이 경우, 플립 칩 방식에서는, 도 13B에 나타내는 바와 같이, 반도체 소자의 전극과 내부 단자를 접속시킨다. 또, 와이어 방식에서는, 도 13C에 나타내는 바와 같이, 반도체 소자의 전극과 내부 단자를 와이어로 연결한다. 또한 제4 실시 형태의 반도체 장치용 배선부재에서는, 노출한 내부 단자의 표면이 수지면과 면일하게 되어 있기 때문에, 반도체 소자를 안정된 상태로 탑재할 수 있다. 또한 여기에서는, 편의상, 반도체 소자를 고정하는 다이본딩에 관해서는 설명을 생략한다.
다음에, 도 13D에 나타내는 바와 같이, 반도체 소자를 탑재한 면을 수지로 봉지한다. 이것에 의해, 반도체 장치가 완성한다. 또한, 도 13A ~ 도 13D는 반도체 장치용 배선부재의 상하 방향을 바꾸지 않고 도시하고 있다.
완성한 반도체 장치를 도 13D에 나타낸 방향과는 상하 방향의 방향을 반전시켜 외부 부재에 탑재한다. 이 경우, 외부 단자만이 수지로부터 노출하고 있기 때문에, 외부 부재에 설치된 접속용 단자와 용이하게 접속할 수 있다. 도 13E는 이때의 상태를 나타내고 있다.
비교예 1
다음에, 상기 각 실시 형태의 반도체 장치용 기판, 반도체 장치용 배선부재의 비교예로서 종래의 반도체 장치용 기판의 구성을 설명한다. 도 14A ~ 도 14E는 비교예 1에 따른 종래의 반도체 장치용 기판의 제조 공정을 나타내는 설명도이다. 도 15A ~ 도 15C는 도 14A ~ 도 14E의 제조 공정에 있어서의 반도체 장치용 기판의 상태 변화를 나타내는 평면도이다.
비교예 1의 반도체 장치용 기판은, 도 14D에 나타내는 바와 같이, 금속판 상에 형성되는 내부 단자, 배선부, 외부 단자의 표면이 금속판의 면으로부터 대략 같은 높이로 형성되어 있다.
이와 같이 구성되는 비교예 1의 반도체 장치용 기판은, 예를 들면, 다음과 같이 제조된다.
도 14A ~ 도 14D에 나타내는 바와 같이, 반도체 장치용 기판이 되는 금속판의 양면에의 레지스트 마스크용 드라이 필름 레지스트의 래미네이트, 표면 측 및 이면 측에 있어서의 유리 마스크를 이용한 노광·현상에 의한 패턴(A) 및 전면의 레지스트 마스크의 형성, 레지스트 마스크로부터 노출하고 있는 금속판의 부위에의 도금까지는, 도 2A ~ 도 2D에 나타낸 제1 실시 형태의 반도체 장치용 기판의 제조 공정과 대략 동일하다.
비교예 1의 반도체 장치용 기판은, 도 14D의 상태로부터 양면의 레지스트 마스크를 박리하는 것에 의해 완성하고, 도 2E ~ 도 2I에 나타낸 공정을 거치지 않는 점에서 제1 실시 형태의 반도체 장치용 기판의 제조 공정과는 다르다. 또, 비교예 1의 반도체 장치용 기판은, 도 6E ~ 도 6J에 나타낸 공정을 거치지 않는 점에서 제2 실시 형태의 반도체 장치용 기판의 제조 공정과는 다르다. 또, 비교예 1의 반도체 장치용 기판은 도 9E ~ 도 9J에 나타낸 공정을 거치지 않는 점에서 제3 실시 형태의 반도체 장치용 기판의 제조 공정과는 다르다. 또, 비교예 1의 반도체 장치용 기판은 도 12E ~ 도 12K에 나타낸 공정을 거치지 않는 점에서 제4 실시 형태의 반도체 장치용 배선부재의 제조 공정과는 다르다.
이와 같이 제조된 비교예 1의 반도체 장치용 기판을 이용한 반도체 장치의 조립은 다음과 같이 이루어진다. 도 16A ~ 도 16L는 도 14A ~ 도 14E에 나타내는 제조 공정을 통해 제조된 비교예 1의 반도체 장치용 기판을 이용한 수지 봉지형 반도체 장치의 제조 공정을 나타내는 설명도이다.
우선, 도 16A, 도 16B에 나타내는 반도체 장치용 기판의 금속판에 있어서의 내부 단자, 배선부, 외부 단자가 되는 도금층이 돌출한 측에 반도체 소자를 탑재하여 반도체 소자의 전극을 내부 단자와 접속시킨다. 이 경우, 플립 칩 방식에서는, 도 16A에 나타내는 바와 같이, 반도체 소자의 전극과 내부 단자를 접속시킨다. 또, 와이어 방식에서는, 도 16B에 나타내는 바와 같이, 반도체 소자의 전극과 내부 단자를 와이어로 연결한다. 또한, 반도체 소자를 탑재하는 면은 도금 가공에 의한 형성된 두께의 격차로부터 높이 차이를 가지고 있기 때문에 안정된 상태로는 탑재하는 것이 어렵다. 그리하여, 반도체 소자를 탑재하는 금속판과 반도체 소자의 틈새에 필름 형상이나 페이스트 형상의 접착 재료를 이용한 접착층을 마련하고, 반도체 소자를 탑재했을 때 반도체 소자와 내부 단자의 일부가 접촉하여 반도체 소자가 기울지 않도록 접착층을 개입시켜 금속판에 반도체 소자를 고정시킨다.
다음에, 도 16C에 나타내는 바와 같이, 반도체 소자를 탑재한 면을 수지로 봉지한다.
다음에, 반도체 장치용 기판의 금속판에 에칭을 실시하고, 금속판을 용해 제거한다. 이것에 의해, 반도체 장치의 이면 측에는 내부 단자, 배선부, 외부 단자의 표면이 수지면으로부터 면일하게 노출한다. 도 16D는 이때의 상태를 나타내고 있다.
다음에, 도 16E에 나타내는 바와 같이, 반도체 장치의 이면측을 수지로 덮고, 외부 단자의 일부 표면이 노출하도록 수지에 개구부를 가공하여 외부 절연층을 형성한다. 이것에 의해 반도체 장치가 완성한다.
또한, 외부 절연층의 형성은 다음과 같이 이루어진다.
예를 들면, 도 16F에 나타내는 수지면으로부터 내부 단자, 배선부, 외부 단자의 표면이 면일하게 노출한 측에, 도 16G에 나타내는 바와 같이, 레지스트 마스크용 액상 솔더 레지스트를 도포하고, 유리 전이점을 약간 밑도는 온도로 가열하여 프리큐어(예비 경화)를 실시한다(도 16H).
다음에, 도 16I에 나타내는 바와 같이, 외부 단자가 되는 부위에 개구부를 형성하기 위한 패턴이 형성된 유리 마스크를 이용하여, 예비 경화한 솔더 레지스트를 노광·현상 한다. 그리고, 도 16J에 나타내는 바와 같이, 외부 단자가 되는 부위에 개구부를 형성하기 위한 패턴의 레지스트 마스크를 형성한다. 그 후, 레지스트 마스크에 대해 최종적인 강도를 얻기 위해서 가열하는 포우스트큐어를 실시한다(도 16K).
이것에 의해, 도 16L에 나타내는 반도체 장치가 완성한다.
완성한 반도체 장치를 외부 부재에 탑재한다. 이 경우, 외부 단자가 레지스트 마스크의 개구면보다 안쪽에서 노출하고 있다. 그리하여, 개구부에 솔더 볼을 매설함으로써 외부 부재의 단자와 전기적으로 접속시킨다. 도 16L은 이때의 상태를 나타내고 있다.
제1 실시 형태와 비교예 1의 반도체 장치의 비교
이와 같이, 비교예 1의 반도체 장치용 기판에서는, 외부 단자와 내부 단자 및 배선부를 구성하는 도금층의 두께가 거의 같게 형성되어 있기 때문에, 그 후의 반도체 장치의 제조 공정에 있어서, 도금층을 매설하기 위한 절연층을 형성하고, 그 절연층에 외부 단자와 접속하기 위한 개구부를 가공해야 하므로, 반도체 장치의 조립에 있어서의 공정이 증가하는 결과, 제조의 지연 등을 초래하고, 생산성이 악화한다.
이것에 대해, 제1 실시 형태의 반도체 장치용 기판에 의하면, 외부 단자와 내부 단자 및 배선부에 높이 차이를 형성했기 때문에, 그 후의 반도체 장치의 제조 공정에 있어서, 수지 등으로 내부 단자 및 배선부만을 봉지하여, 외부 단자만을 노출시키는 것이 가능해진다. 때문에, 비교예 1의 반도체 장치용 기판과는 달리, 반도체 장치의 제조 공정에 있어서 외부 부재와의 접속면에 개구부를 가공할 필요가 없고, 그 만큼, 공정수가 감소하여 생산성이 향상한다.
또, 비교예 1의 반도체 장치용 기판에서는, 복수의 내부 단자의 상면의 높이는 수μm(예를 들면 5 ~ 8μm)의 높이 차이를 가지는 격차를 가진 도금층에서 형성되기 때문에, 반도체 소자를 탑재하여 내부 단자부와 전기적으로 접속할 때, 반도체 소자가 기운 상태로 탑재되거나 전기적인 접속에 있어서 도통 불량이 된다.
이것에 대해, 제1 실시 형태의 반도체 장치용 기판에 의하면, 그 후의 반도체 장치의 제조 공정에 있어서, 반도체 소자를 탑재하는 내부 단자면 및 반도체 소자와 전기적으로 접속하는 내부 단자부의 높이가 균일해 지기 때문에, 반도체 소자와 내부 단자부와의 전기적인 접속의 신뢰성이 향상한다.
제2 실시 형태와 비교예 1의 반도체 장치의 비교
또, 제2 실시 형태의 반도체 장치용 기판에 의하면, 외부 단자와 내부 단자 및 배선부에 높이 차이를 형성하고, 수지로 내부 단자 및 배선부만을 봉지하여, 외부 단자만을 노출시켰기 때문에, 비교예 1의 반도체 장치용 기판과는 달리, 반도체 장치의 제조 공정에 있어서 외부 부재와의 접속면에 개구부를 가공할 필요가 없고, 그 만큼, 공정수가 감소하여, 생산성이 향상한다.
또, 제2 실시 형태의 반도체 장치용 기판에 의하면, 제1 실시 형태의 반도체 장치용 기판과 마찬가지로, 그 후의 반도체 장치의 제조 공정에 있어서, 반도체 소자를 탑재하는 내부 단자면 및 반도체 소자와 전기적으로 접속하는 내부 단자부의 높이가 균일해 지기 때문에, 반도체 소자와 내부 단자부와의 전기적인 접속의 신뢰성이 향상한다.
제3 실시 형태와 비교예 1의 반도체 장치의 비교
또, 제3 실시 형태의 반도체 장치용 기판에 의하면, 외부 단자와 내부 단자 및 배선부에 높이 차이를 형성하고, 영구 레지스트 등으로 내부 단자 및 배선부만을 봉지하여, 외부 단자만을 노출시켰기 때문에, 비교예 1의 반도체 장치용 기판과는 달리, 반도체 장치의 제조 공정에 있어서, 외부 부재와의 접속면에 개구부를 가지는 절연층을 마련할 필요가 없고, 그 만큼, 공정수가 감소하여, 생산성이 향상한다. 더욱이 제3 실시 형태의 반도체 장치용 기판에 의하면, 금속판을 제거한 배선부재로서 출하할 수도 있다. 이처럼 하면, 반도체 장치의 제조 시에 있어서의 금속판 제거를 위한 에칭 공정도 불필요해져, 생산성이 더 향상한다.
또, 제3 실시 형태의 반도체 장치용 기판에 의하면, 제1 실시 형태의 반도체 장치용 기판과 마찬가지로, 그 후의 반도체 장치의 제조 공정에 있어서, 반도체 소자를 탑재하는 내부 단자면 및 반도체 소자와 전기적으로 접속하는 내부 단자부의 높이가 균일해 지기 때문에, 반도체 소자와 내부 단자부의 전기적인 접속의 신뢰성이 향상한다.
제4 실시 형태와 비교예 1의 반도체 장치의 비교
또, 제4 실시 형태의 반도체 장치용 배선부재에 의하면, 외부 단자와 내부 단자 및 배선부에 높이 차이를 형성하고, 수지로 내부 단자 및 배선부만을 봉지하여, 수지층의 타측 면으로부터 외부 단자만을 노출시켰기 때문에, 비교예 1의 반도체 장치용 기판과는 달리, 반도체 장치의 제조 공정에 있어서 금속판의 에칭 제거나 외부 부재와의 접속면에 개구부를 가공할 필요가 없고, 그 만큼, 공정수가 감소하여, 생산성이 향상한다.
또, 제4 실시 형태의 반도체 장치용 배선부재에 의하면, 제1 실시 형태의 반도체 장치용 기판과 마찬가지로, 그 후의 반도체 장치의 제조 공정에 있어서, 반도체 소자를 탑재하는 내부 단자면 및 반도체 소자와 전기적으로 접속하는 내부 단자부의 높이가 균일해 지기 때문에, 반도체 소자와 내부 단자부의 전기적인 접속의 신뢰성이 향상한다.
실시예 1
다음에, 본 발명의 제1 실시 형태에 대응하는 반도체 장치용 기판 및 그 제조 방법의 실시예를 설명한다.
또한 각 공정에는, 약액 세정이나 물 세정 등을 포함한 전처리· 후처리를 실시하지만 일반적인 처리이기 때문에 기재를 생략한다.
우선, 금속판으로서 리드 프레임재로서도 사용되고 있는 판두께 0.15 mm의 동재를 준비했다.
레지스트 마스크 형성 공정에 있어서는, 금속판의 양면에 두께 25μm의 드라이 필름 레지스트(아사히카세이 제조：AQ－2558)를 래미네이트 했다(도 2A참조).
다음에, 표면 측에 소정의 위치에 도금을 형성하기 위한 패턴(A)이 형성된 유리 마스크를 이용해 표면 측의 드라이 필름 레지스트에 노광·현상을 하고, 도금을 형성하는 부분이 개구된 레지스트 마스크를 형성했다(도 2B, 도 2C참조). 이면 측의 드라이 필름 레지스트에 대해서는 금속판의 이면 전체를 덮는 레지스트 마스크를 형성했다. 이 노광·현상은 종래 공법과 마찬가지로, 노광용 유리 마스크를 드라이 필름 레지스트에 밀착시키고, 자외선을 조사하는 것에 의해 패턴(A)을 드라이 필름 레지스트에 노광하고, 탄산나트륨에 의해 현상을 했다.
다음의 도금 공정에서는, 형성한 레지스트 마스크로부터 노출하고 있는 금속판에 일반적인 도금 전처리를 행한 후, 순서대로 Au를 0.003μm 이상, Pd를 0.01μm 이상, Ni를 6μm 이상이 되도록 도금을 실시했다(도 2D참조).
다음에, 양면의 레지스트 마스크를 박리하고, 양면에 같은 드라이 필름 레지스트를 래미네이트했다(도 2E참조). 이때, 형성하는 제2 금속 도금층의 두께에 따라 레지스트의 두께를 선정해야 하지만, 본 실시예에서는 제2 금속 도금층을 15 ~ 40μm가 되도록 형성하기 때문에 표면 측만 두께가 50μm의 레지스트를 이용하고, 이면 측은 두께가 25μm의 레지스트를 이용했다.
그리고, 먼저 형성한 도금층의 일부로서, 외부 단자가 되는 부분에 중첩하여 도금을 형성하기 위한 패턴(B)이 형성된 유리 마스크를 이용하여 노광·현상을 실시하여 레지스트 마스크를 형성했다(도 2F, 도 2G참조). 또한 이면 측은 앞의 레지스트 마스크 형성 공정과 마찬가지로 전체를 덮는 레지스트 마스크를 형성했다.
다음의 도금 공정에서는, 형성한 레지스트 마스크로부터 노출하고 있는 Ni도금면에 순서대로 Ni를 40μm 이상, Pd를 0.01μm 이상, Au를 0.003μm 이상이 되도록 도금을 실시하고(도 2H참조), 다음에, 양면의 레지스트 마스크를 제거하여, 반도체 장치용 기판을 제작했다(도 2I참조).
완성한 반도체 장치용 기판의 금속판에 있어서의 내부 단자, 배선부, 외부 단자에 대응하는 도금층이 돌출한 측에, 외부 단자가 되는 귀금속 도금층의 표면이 노출하도록 하여, 그 외의 부위를 수지로 봉지하고(도 4B참조), 다음에, 금속판(동재)을 에칭 제거하며(도 4C참조), 수지로 고정된 도금층을 배선으로서 금속판과 접하고 있던 면 측에 반도체 소자를 탑재하여 내부 단자와 도통을 하고(도 4D참조), 반도체 소자 탑재부를 수지 봉지함으로써 외부 단자의 표면이 수지의 면으로부터 노출한 상태의 반도체 장치를 얻었다(도 4F참조).
실시예 2
다음에, 본 발명의 제2 실시 형태에 대응하는 반도체 장치용 기판 및 그 제조 방법의 실시예를 설명한다.
또한, 각 공정에는, 약액 세정이나 물 세정 등을 포함한 전처리· 후처리를 실시하지만 일반적인 처리이기 때문에 기재를 생략한다.
실시예 1과 대략 마찬가지로, 금속판의 준비, 드라이 필름 레지스트의 래미네이트(도 6A)로부터 양면의 레지스트 마스크의 박리(도 6I)까지의 각 공정을 실시했다.
다음에, 금속판에 있어서의 내부 단자, 배선부, 외부 단자에 대응하는 도금층이 돌출한 측에, 외부 단자가 되는 귀금속 도금층의 표면이 노출하도록 하여, 그 외의 부위를 수지로 봉지하여(도 6J참조), 반도체 장치용 기판을 제작했다.
완성한 반도체 장치용 기판의 금속판(동재)을 에칭 제거하고(도 7B참조), 수지로 고정된 도금층을 배선으로서 금속판과 접하고 있던 면 측에 반도체 소자를 탑재하여 내부 단자와 도통을 하고(도 7C참조), 반도체 소자 탑재부를 수지 봉지함으로써 외부 단자의 표면이 수지의 면으로부터 노출한 상태의 반도체 장치를 얻었다(도 7E참조).
실시예 3
다음에, 본 발명의 제3 실시 형태에 대응하는 반도체 장치용 기판 및 그 제조 방법의 실시예를 설명한다.
또한 각 공정에는, 약액 세정이나 물 세정 등을 포함한 전처리· 후처리를 실시하지만 일반적인 처리이기 때문에 기재를 생략한다.
실시예 1과 대략 마찬가지로 금속판의 준비, 드라이 필름 레지스트의 래미네이트(도 9A)로부터 Au, Pd, Ni의 순서대로 도금(도 9D)까지의 각 공정을 실시했다.
다음에, 양면의 레지스트 마스크를 박리하고, 먼저 도금층을 형성한 표면 측에 필름 타입의 영구 레지스트(히타치카세이 제조：KI－1000T4F)를 래미네이트하고, 이면 측은 상기 같은 드라이 필름 레지스트를 래미네이트 했다(도 9E참조). 이때, 형성하는 제2 금속 도금층의 두께에 따라 영구 레지스트의 두께를 선정해야 하지만, 본 실시예에서는 제2 금속 도금층을 15 ~ 40μm가 되도록 형성하기 위해 두께가 50μm의 영구 레지스트를 이용했다. 또, 이면 측은 두께가 25μm의 레지스트를 이용했다.
그리고, 먼저 형성한 도금층의 일부로서, 외부 단자가 되는 부분에 중첩하여 도금을 형성하기 위한 패턴(B)이 형성된 유리 마스크를 이용해 노광·현상을 실시하여 레지스트 마스크를 형성했다(도 9F, 도 9G참조). 또한, 이면 측은, 앞의 레지스트 마스크 형성 공정과 같이, 전체를 덮는 레지스트 마스크를 형성했다.
다음의 도금 공정에서는, 형성한 레지스트 마스크로부터 노출하고 있는 Ni도금면에 순서대로 Pd를 0.01μm 이상, Au를 0.003μm 이상이 되도록 도금을 실시한 기판과, 순서대로 Ni를 15μm 이상, Pd를 0.01μm 이상, Au를 0.003μm 이상이 되도록 도금을 실시한 기판의 2 종류의 도금이 실시된 기판을 만들고(도 9H, 도 9I 참조), 다음에, 각각의 기판 이면의 레지스트 마스크를 제거하여, 2 종류의 반도체 장치용 기판을 제작했다(도 9J참조).
완성한 반도체 장치용 기판의 금속판(동재)을 에칭 제거하고(도 10B참조), 영구 레지스트로 고정된 도금층을 배선으로서 금속판과 접하고 있던 면 측에 반도체 소자를 탑재하여 내부 단자와 도통을 하고(도 10C참조), 수지 봉지함으로써 외부 단자의 표면이 영구 레지스트의 면으로부터 거의 면일하게 노출한 상태(도 10E참조)와, 영구 레지스트의 면으로부터 오목한 상태(도 10G에 나타내는 바와 같이, 개구부에 솔더 볼을 매설함으로써 외부 부재의 접속용 단자와 전기적으로 접속시킬 수 있는 상태)의 2 종류의 반도체 장치를 얻었다.
실시예 4
다음에, 본 발명의 제4 실시 형태에 대응하는 반도체 장치용 배선부재 및 그 제조 방법의 실시예를 설명한다.
또한 각 공정에는, 약액 세정이나 물 세정 등을 포함한 전처리· 후처리를 실시하지만 일반적인 처리이기 때문에 기재를 생략한다.
실시예 1과 대략 마찬가지로 금속판의 준비, 드라이 필름 레지스트의 래미네이트(도 12A)로부터 양면의 레지스트 마스크의 박리(도 12I)까지의 각 공정을 실시했다.
다음에, 금속판에 있어서의 내부 단자, 배선부, 외부 단자에 대응하는 도금층이 돌출한 측에, 외부 단자가 되는 귀금속 도금층의 표면이 노출하도록 하여, 그 외의 부위를 수지로 봉지했다(도 12J참조).
다음에, 금속판(동재)을 에칭 제거하여 반도체 장치용 배선부재를 제작했다(도 12K참조).
완성한 반도체 장치용 배선부재의 수지로 고정된 도금층을 배선으로서 금속판과 접하고 있던 면 측에 반도체 소자를 탑재하여 내부 단자와 도통을 하고(도 13C 참조), 반도체 소자 탑재부를 수지 봉지함으로써 외부 단자의 표면이 수지의 면으로부터 노출한 상태의 반도체 장치를 얻었다(도 13E참조).
제5 실시 형태
본 실시 형태의 반도체 장치의 제조 방법은, 금속판 상에 내부 단자가 되는 도금층이 형성되고, 그 위에 동일 형상으로 다른 금속의 도금층이 형성되며, 그 위에 부분적으로 도금층이 더 형성되고, 부분적으로 형성된 도금층 위에 동일 형상으로 외부 단자가 되는 도금층이 형성되며, 외부 단자가 되는 도금층 표면이 다른 도금층에 비해 금속판면으로부터의 높이가 높은 반도체 장치용 기판을 준비한다.
다음에 이 반도체 장치용 기판을 이용하여, 반도체 장치용 기판의 금속판 상에서 내부 단자부, 배선부, 외부 단자부에 대응하는 도금층이 돌출한 측에, 외부 단자부의 표면이 노출하도록 하여, 그 외의 부위를 수지로 봉지한다.
다음에, 반도체 장치용 기판의 금속판을 제거하여, 금속판과 접하고 있던 면 측에 도금층의 면이 수지면으로부터 면일하게 노출한 배선부재를 얻는다.
다음에, 금속판을 제거하여 나타난 도금층 측에 반도체 소자를 탑재하고, 반도체 소자의 전극을, 수지면으로부터 면일하게 노출한 도금층의 내부 단자부와 접속시킨다.
다음에, 반도체 소자를 탑재한 면 측을 수지로 봉지한다.
이러한 공정에 의해, 금속판의 표면에 따라 단차가 없는 상태의 면에 반도체 소자를 탑재할 수가 있고, 이미 외부 접속부가 수지로부터 노출한 부재이기 때문에 외부 접속부를 노출시키는 종래의 가공 공정을 생략할 수 있다.
실시예 5
도 17A ~ 도 17D는 본 발명의 제5 실시 형태에 대응하는 실시예에 따른 반도체 장치의 제조 방법의 공정을 나타낸 도로서, 도 17A, 도 17A`는 본 실시예의 반도체 장치의 제조에 사용하는 반도체 장치용 기판의 구성을 나타내는 설명도, 도 17B, 도 17B`는 도 17A, 도 17A`에 나타내는 반도체 장치용 기판에, 외부 단자부의 면이 노출하도록 수지로 봉지한 상태를 나타내는 설명도, 도 17C는 도 17B에 나타내는 반도체 장치용 기판으로부터 금속판을 제거하여, 배선부재로 한 상태를 나타내는 설명도, 도 17D는 도 17C에 나타내는 배선부재의 내부 단자가 되는 도금층 측에 반도체 소자를 탑재하고, 반도체 소자의 전극과 배선부재의 내부 단자부를 접속하여 반도체 소자를 탑재한 측을 수지 봉지한 상태를 나타내는 설명도이다.
도 17A에 나타내는 바와 같이, 본 실시예의 반도체 장치의 제조에 이용하기 위해 준비하는 반도체 장치용 기판은, 금속판(1) 상에 있어서의 소정 부위에 내부 단자가 되는 제1 귀금속 도금층(11)이 형성되고, 제1 귀금속 도금층(11) 위에 제1 귀금속 도금층(11)과 동일 형상으로 금속 도금층(12)이 형성되고, 더욱이, 금속 도금층(12) 위에 부분적으로 제2 금속 도금층(13)이 형성되며, 제2 금속 도금층(13) 위에 제2 금속 도금층(13)과 동일 형상으로 외부 단자가 되는 제2 귀금속 도금층(14)이 형성되어 있다. 그리고, 외부 단자가 되는 제2 귀금속 도금층(14)의 표면은 다른 도금층에 비해 금속판(1) 표면으로부터의 높이가 높다.
금속판(1)은, 예를 들면, 동판으로 구성되어 있다.
제1 귀금속 도금층(11)은, 예를 들면, 금속판(1) 측으로부터 순서대로 형성된, Au도금층과 Pd도금층으로 구성되어 있다.
금속 도금층(12), 제2 금속 도금층(13)은, 예를 들면, Ni도금층으로 구성되어 있다.
제2 귀금속 도금층(14)은, 예를 들면, 금속판(1) 측으로부터 순서대로 형성된, Pd도금층과 Au도금층으로 구성되어 있다.
그리고, 제2 귀금속 도금층(14)의 표면(즉, Au도금층의 표면)의 금속판(1)의 면으로부터의 높이를 약 40μm, 금속 도금층(12)의 표면의 금속판(1)의 면으로부터의 높이를 약 6μm로 한 반도체 장치용 기판을 본 실시예의 반도체 장치의 제조에 사용했다.
또한, 본 실시예의 변형예로서 도 17A`에 나타내는 바와 같이, 금속 도금층(12) 위에 제2 금속 도금층(13)이 형성되지 않고, 금속 도금층(12) 위에 부분적으로 외부 단자가 되는 제2 귀금속 도금층(14)이 형성된 반도체 장치용 기판을 반도체 장치의 제조에 사용해도 좋다.
본 실시예의 반도체 장치의 제조 시에는, 우선, 도 17A에 나타낸 반도체 장치용 기판을 이용하여 도 17B에 나타내는 바와 같이 반도체 장치용 기판의 금속판 상에서 내부 단자부(1－1), 배선부(1－2), 외부 단자부(1－3)에 대응하는 도금층이 돌출한 측에, 외부 단자가 되는 제2 귀금속 도금층(14)의 표면이 노출하도록 하여, 그 외의 부위를 수지(20)로 봉지한다. 또한, 변형예로서 도 17A`에 나타낸 반도체 장치용 기판을 사용한 경우에 있어서의, 반도체 장치용 기판의 금속판 상에서 내부 단자부(1－1), 배선부(1－2), 외부 단자부(1－3)에 대응하는 도금층이 돌출한 측에 외부 단자가 되는 제2 귀금속 도금층(14)의 표면이 노출하도록 하여, 그 외의 부위를 수지(20)로 봉지한 상태를 도 17B`에 나타낸다. 도 17A`에 나타낸 반도체 장치용 기판을 사용한 경우는, 수지 봉지 시에는, 단자 패턴의 도금에 의한 단자 높이의 불균일에 의해 외부 단자면에 수지가 들어가는 경우가 있다. 이 경우에는, 봉지한 수지의 표면을 연마하여 외부 단자면을 노출시킨다. 또한 이하의 설명에서는, 편의상, 도 17B에 나타낸 반도체 장치용 기판을 이용하는 것으로 한다.
다음에, 반도체 장치용 기판의 금속판(1)에 대해 에칭을 실시하고, 금속판(1)을 용해 등에 의해 제거한다. 이것에 의해, 금속판(1)과 접하고 있던 면 측에 내부 단자부(1－1), 배선부(1－2), 외부 단자부(1－3)의 면이 수지면으로부터 면일하게 노출한 배선부재(30)를 얻을 수 있다. 도 17C는 이때의 상태를 나타내고 있다.
다음에, 도 17C에 나타낸 배선부재(30)의 아래 쪽을 위쪽으로 뒤집어, 도 17D에 나타내는 바와 같이, 금속판(1)을 제거하여 나타난 내부 단자면 측에 반도체 소자(40)를 탑재하고, 반도체 소자(40)의 전극을 수지(20)의 면으로부터 면일하게 노출한 내부 단자와 접속시킨다. 이 경우, 플립 칩 방식에서는, 반도체 소자(40)의 전극과 내부 단자를 접속시키고, 와이어 방식에서는, 반도체 소자(40)의 전극과 내부 단자를 와이어로 연결한다. 또한 배선부재(30)으로서 노출한 내부 단자의 표면이 수지(20)의 면과 면일하게 되기 때문에, 탑재하는 반도체 소자(40)가 기울지 않고 안정된 상태로 탑재할 수 있다. 또한 여기에서는, 편의상, 반도체 소자(40)를 고정하는 다이본딩에 관해서는 설명을 생략한다.
다음에, 반도체 소자(40)을 탑재한 면 측을 수지(41)로 봉지한다. 이것에 의해, 반도체 장치가 완성한다. 또한, 복수의 반도체 장치를 일괄로 봉지하는 경우에, 절단 가공을 하여 개개의 반도체 장치를 얻을 수 있게 된다.
이때 이미 반도체 장치의 이면 측에는 외부 접속 단자가 수지(20)로부터 노출한 상태로 형성되어 있기 때문에, 종래의 반도체 장치의 제조 방법에서와 같은 수지로 덮인 외부 접속부를 노출시키는 가공은 불필요해진다.
또한, 본 발명의 반도체 장치의 제조 방법에 사용하는 반도체 장치용 기판은, 예를 들면, 실시예 1에 나타낸 제조 방법에 의해 제조할 수 있다.
제6 실시 형태
본 실시 형태의 반도체 장치의 제조 방법은, 금속판 상에 형성되는 도금층 보다 두껍게 소정의 두께로 영구 레지스트층이 형성되고, 영구 레지스트층 내에는, 금속판 상에 내부 단자가 되는 도금층이 형성되며, 그 위에 동일 형상으로 금속의 도금층이 중첩하여 형성되고, 더욱이, 그 위에, 부분적으로 외부 단자가 되는 도금층이 형성되며, 혹은 부분적으로 금속의 도금층과 그 위에 외부 단자가 되는 도금층이 형성되어 있는 반도체 장치용 기판으로부터 금속판을 제거하여 얻어지는, 영구 레지스트에 의해 도금층이 고정된 배선부재를 제작 또는 준비하는 공정과, 배선부재의 금속판과 접하고 있던 측에 반도체 소자를 탑재하는 공정과, 탑재한 반도체 소자의 전극과 배선부재의 내부 단자를 접속하는 공정과, 반도체 소자를 탑재한 측을 수지 봉지하는 공정을 가지고 있다.
이러한 공정에 의해, 금속판의 표면에 따라 단차가 없는 상태의 배선부재의 면에 반도체 소자를 탑재할 수 있고, 이미 외부 단자의 면이 영구 레지스트의 개구부로부터 노출한 배선부재이기 때문에, 수지층의 형성 및 외부와 접속하는 부분을 노출시키는 종래의 가공 공정을 생략할 수 있다.
실시예 6
도 18은 본 발명의 제6 실시 형태에 대응하는 실시예에 따른 반도체 장치의 제조 방법에 사용하는 배선부재의 단면도이다. 도 19는 도 18에 나타내는 배선부재의 내부 단자가 되는 도금층 측에 반도체 소자를 탑재하고, 반도체 소자의 전극과 배선부재의 내부 단자부를 접속하여, 반도체 소자를 탑재한 측을 수지 봉지한 상태를 나타내는 설명도이다. 도 20A ~ 도 20F는 도 18의 실시예에 따른 반도체 장치의 제조 방법에 사용하는 배선부재의 제조 방법의 공정의 일례를 나타내는 설명도이다.
도 18에 나타내는 바와 같이, 본 실시예의 반도체 장치의 제조에 이용하기 위해 준비하는 배선부재(30)는, 내부 단자가 되는 제1 귀금속 도금층(11), 제1 귀금속 도금층(11)과 동일 형상으로 금속 도금층(12), 더욱이, 금속 도금층(12)에 대해 부분적으로 제2 금속 도금층(13)이 형성되어 제2 금속 도금층(13)과 동일 형상으로 외부 단자가 되는 제2 귀금속 도금층(14)이 형성되어 있다.
그리고, 도 18의 위로부터 순서대로, 예를 들면 제1 귀금속 도금층(11)은, Au도금층과 Pd도금층으로 구성되고, 금속 도금층(12)는 Ni도금층, 제2 금속 도금층(13)도 Ni도금층으로 구성되며, 제2 귀금속 도금층(14)은 Pd도금층과 Au도금층으로 구성되고, Au도금층이 배선부재의 표리에 노출하고 있다. 도 18에서, 1－1은 내부 단자부, 1－2는 배선부, 1－3은 외부 단자부, 16은 영구 레지스트이다.
다음에 이 배선부재를 이용하여 도 19에 나타내는 바와 같이 내부 단자가 되는 도금층(제1 귀금속 도금층)(11)의 면 측에 반도체 소자(40)를 탑재하고, 반도체 소자(40)의 전극을, 영구 레지스트(16)의 면으로부터 면일하게 노출한 내부 단자와 접속시킨다. 접속은, 플립 칩 방식에서는, 반도체 소자(40)의 전극과 내부 단자를 접속시키고, 와이어 방식에서는, 반도체 소자(40)의 전극과 내부 단자를 와이어로 연결한다. 또한, 배선부재(30)으로서 노출한 내부 단자의 표면이 영구 레지스트(16)의 면과 면일하게 되어 있기 때문에, 탑재하는 반도체 소자(40)가 기울지 않고 안정된 상태로 탑재할 수 있다. 또한, 여기에서는, 편의상, 반도체 소자(40)를 고정하는 다이본딩 등에 관해서는 설명을 생략한다.
다음에, 반도체 소자(40)를 탑재한 면 측을 수지(41)로 봉지한다. 이것에 의해, 반도체 장치가 완성한다. 또한, 복수의 반도체 장치를 일괄로 봉지하는 경우는, 절단 가공을 하여 개개의 반도체 장치를 얻을 수 있게 된다.
이때, 이미 반도체 장치의 이면 측에는 외부 접속 단자가 영구 레지스트(16)의 개구부로부터 노출한 상태로 형성되어 있기 때문에, 종래의 반도체 장치의 제조 방법에서 필요한 수지로 덮고, 덮인 외부 접속부를 노출시키는 가공은 불필요해진다.
또한, 본 발명의 반도체 장치의 제조 방법에 사용하는 배선부재(30)는, 예를 들면, 다음과 같이 제조할 수 있다(도 20A ~ 도 20F참조).
우선, 금속판(1)으로서 리드 프레임재로서도 사용되고 있는, 예를 들면, 판 두께 0.15 mm의 동재를 준비한다.
그 다음, 금속판(1)의 양면에, 예를 들면 두께 25μm의 드라이 필름 레지스트(9)를 래미네이트하고, 다음에, 표면 측의 소정 위치에 도금을 형성하기 위한 패턴(A)이 형성된 유리 마스크를 이용해 표면 측의 드라이 필름 레지스트(9)에 노광·현상을 실시하여, 도금을 형성하는 부분이 개구된 레지스트 마스크를 형성한다. 이면 측의 드라이 필름 레지스트(9)에 대해서는, 금속판(1)의 이면 전체를 덮는 레지스트 마스크를 형성한다. 이 노광·현상은 종래 공법과 같다.
다음의 도금 공정에서는, 형성한 레지스트 마스크로부터 노출하고 있는 금속판(1)에 일반적인 도금 전처리를 행한 후, 순서대로 제1 귀금속 도금층으로서 Au를 0.003μm 이상, Pd를 0.01μm 이상, 금속 도금층으로서 Ni를 6μm 이상이 되도록 도금을 실시한다(도 20A참조).
그 다음, 양면의 레지스트 마스크를 박리하고(도 20B참조), 표면 측에는 영구 레지스트(20), 이면에는 전술과 같은 드라이 필름 레지스트(9)를 래미네이트한다. 이때, 형성하는 제2 금속 도금층의 두께에 따라 영구 레지스트(16)의 두께를 선정할 필요가 있지만, 제2 금속 도금층을 15 ~ 35μm가 되도록 형성하기 위해 표면 측만 두께가 40μm의 영구 레지스트(16)를 이용하고, 이면측은 두께가 25μm 레지스트(9)를 이용한다.
그리고, 먼저 형성한 도금층의 일부로서, 외부 단자가 되는 부분에 중첩하여 도금을 형성하기 위한 패턴(B)이 형성된 유리 마스크를 이용해 노광·현상을 실시하여 레지스트 마스크를 형성한다. 이면 측은, 위와 동일하게 전체를 덮는 레지스트 마스크를 형성한다.
그 다음, 형성한 레지스트 마스크로부터 노출하고 있는 금속 도금층인 Ni도금면에 순서대로 제2 금속 도금층으로서 Ni를 30μm 이상, 제2 귀금속 도금층으로서 Pd를 0.01μm 이상, Au를 0.003μm 이상이 되도록 도금을 실시한(도 20C참조) 후, 이면의 레지스트 마스크를 제거하여 영구 레지스트(16)을 남기고(도 20D참조), 금속판을 제거함으로써 배선부재(30)를 얻을 수 있다(도 20E참조).
또한, 제2 금속 도금을 생략하고, 금속 도금층인 Ni도금면에 제2 귀금속 도금층으로서 Pd를 0.01μm 이상, Au를 0.003μm 이상이 되도록 도금을 실시해도 좋다.
그리고 배선부재(30)는 제거한 금속판(1) 측의 면에 반도체 소자를 탑재하기 위해 배선부재(30)의 아래 쪽을 위쪽으로 뒤집어 사용한다(도 20F 참조).
비교예 2
그 다음, 비교예 2로서 종래의 반도체 장치의 제조 방법에 대해 설명한다.
종래의 반도체 장치용 기판은, 본 발명에 사용하는 반도체 장치용 기판과는 반대로 금속판 상에 외부 단자가 되는 도금층이 형성되고, 동일 형상으로 도금층이 중첩되며, 상층에 내부 단자가 되는 도금층이 형성되어 있다. 이들 도금층은, 탑재하는 반도체 소자의 전극수에 따라 복수개 도금층으로서 거의 같은 높이에 형성되어 있다.
이 반도체 장치 등 기판의 내부 단자 위에 반도체 소자를 탑재하여, 반도체 소자의 전극과 내부 단자와의 접속을 실시한다.
그러나, 도금 가공에 의해 두께로서 30μm, 40μm 등의 높이를 복수개 형성하면, 도금 생산 시의 격차로서 5 ~ 8μm 정도의 높이 차이가 발생하기 때문에, 종래의 반도체 장치용 기판은 금속판으로부터 내부 단자 상면까지의 높이에 높이 차이가 발생하게 된다.
때문에, 반도체 소자를 탑재했을 때에, 반도체 소자에 기울기가 발생하거나 반도체 소자의 전극과 내부 단자의 접속에 있어서 도통 불량이 발생하는 경우가 있었다.
반도체 소자를 탑재 후, 반도체 소자를 탑재한 측을 수지 봉지하고, 반도체 장치용 기판의 금속판만을 제거한다.
금속판을 제거함으로써, 수지의 이면 측에는 금속판과 접하고 있던 외부 단자가 되는 도금층의 면이 나타나게 된다.
그리고, 나타난 외부 단자면의 일부를 외부와 접속하기 위한 외부 단자부로서 사용하기 위해, 수지의 이면 측 전면을 수지로 덮고, 그 다음, 외부 단자부만이 노출하도록 덮은 수지의 일부를 개구하는 가공을 실시하고, 외부 단자부를 노출시켜 반도체 장치가 완성한다. 다수 개의 반도체 장치를 일괄하여 봉지하는 타입에서는, 절단 가공을 하여 개개의 반도체 장치가 완성한다.
이상, 본 발명의 반도체 장치용 기판, 반도체 장치용 배선부재 및 이들 제조 방법 및 반도체 장치용 기판을 이용한 반도체 장치의 제조 방법의 실시 형태 및 실시예에 대해 설명했지만, 본 발명의 반도체 장치용 기판, 반도체 장치용 배선부재는 상기 실시 형태 및 실시예의 구성으로 한정되는 것은 아니다.
예를 들면, 제1 실시 형태 ~ 제3 실시 형태의 반도체 장치용 기판, 제4 실시 형태의 반도체 장치용 배선부재에서는 제1 귀금속 도금층에 Au, Pd, 금속 도금층에 Ni, 제2 금속 도금층에 Ni, 제2 귀금속 도금층에 Pd, Au를 이용했지만, 본 발명의 반도체 장치용 기판에 있어서의 제1 귀금속 도금층, 금속 도금층(또는 금속 도금층과 제2 금속 도금층), 제2 귀금속 도금층의 형성에 이용하는 도금의 조합은, 이것으로 한정되는 것이 아니고, 변형예로서 다음의 표 1에 나타내는 것 같은 도금을 실시한 제1 귀금속 도금층, 금속 도금층(또는 금속 도금층과 제2 금속 도금층), 제2 귀금속 도금층을 조합하여, 본 발명의 반도체 장치용 기판, 반도체 장치용 배선부재를 구성해도 좋다. 또한, 표 1에서는, 도금이 각 변형예에서 칸의 위로부터 순서대로 실시한 것으로 나타내고 있다.
표 1
반도체 장치용 기판, 반도체 장치용 배선부재를 구성하는 도금의 조합
변형례
제1 귀금속 도금층
금속 도금층(또는 금속 도금층과 제2 금속 도금층)
제2 귀금속 도금층
[산업상의 이용 가능성]
본 발명의 반도체 장치용 기판, 반도체 장치용 배선부재 및 그러한 제조 방법 및 반도체 장치용 기판을 이용한 반도체 장치의 제조 방법은, 표면 실장형 봉지 수지형 반도체 장치를 조립하는 것이 필요한 분야에 유용하다.
1 금속판
1－1 내부 단자부
1－2 배선부
1－3 외부 단자부
9 레지스트
11 내부 단자가 되는 도금층(제1 귀금속 도금층)
11a Au도금층(제1 귀금속 도금층)
11b Pd도금층(제1 귀금속 도금층)
12 Ni도금층(금속 도금층)
13 Ni도금층(제2 금속 도금층)
14 외부 단자가 되는 도금층(제2 귀금속 도금층)
14a Pd도금층(제2 귀금속 도금층)
14b Au도금층(제2 귀금속 도금층)
15 수지층
15a 일측 면
15b 타측 면
16 영구 레지스트
20 수지
30 배선부재
40 반도체 소자
41 수지

Claims (23)

  1. 소정면에 있어서의 소정 부위에 내부 단자가 되는 도금층이 형성되고, 상기 내부 단자가 되는 도금층 위에 부분적으로 외부 단자가 되는 도금층이 형성되고, 상기 외부 단자가 되는 도금층 표면의 상기 소정면으로부터의 높이가 다른 도금층 표면의 이 소정면으로부터의 높이에 비해 높은 것을 특징으로 하는 반도체 장치용 기판.
  2. 제 1 항에 있어서,
    상기 내부 단자가 되는 도금층이 금속판 상에 있어서의 소정 부위에 형성된 제1 귀금속 도금층으로 이루어지고,
    상기 제1 귀금속 도금층 위에 이 제1 귀금속 도금층과 동일 형상으로 금속 도금층이 형성되고,
    상기 외부 단자가 되는 도금층이 상기 금속 도금층 위에 부분적으로 형성된 제2 귀금속 도금층으로 이루어지고,
    상기 제2 귀금속 도금층 표면의 상기 금속판면으로부터의 높이가 상기 금속 도금층 표면의 상기 금속판면으로부터의 높이에 비해 높은 것을 특징으로 하는 반도체 장치용 기판.
  3. 제 1 항에 있어서,
    상기 내부 단자가 되는 도금층이 금속판 상에 있어서의 소정 부위에 형성된 제1 귀금속 도금층으로 이루어지고,
    상기 제1 귀금속 도금층 위에 이 제1 귀금속 도금층과 동일 형상으로 금속 도금층이 형성되고,
    상기 외부 단자가 되는 도금층이 상기 금속 도금층 위에 부분적으로 형성된 제2 귀금속 도금층으로 이루어지고,
    더욱이, 상기 금속판 및 상기 금속 도금층에 있어서의 상기 제2 귀금속 도금층이 형성되어 있지 않은 부위 위에 상기 제2 귀금속 도금층의 상면을 노출시킨 상태로 수지층이 형성되어 있는 것을 특징으로 하는 반도체 장치용 기판.
  4. 제 1 항에 있어서,
    상기 내부 단자가 되는 도금층이 금속판 상에 있어서의 소정 부위에 형성된 제1 귀금속 도금층으로 이루어지고,
    상기 제1 귀금속 도금층 위에 이 제1 귀금속 도금층과 동일 형상으로 금속 도금층이 형성되고,
    상기 금속판 및 상기 금속 도금층 위에 이 금속 도금층에 있어서의 소정 부위를 개구시킨 영구 레지스트가 형성되고,
    상기 외부 단자가 되는 도금층이 상기 영구 레지스트의 개구부에 위치하는 상기 금속 도금층 위에 형성된 제2 귀금속 도금층으로 이루어지는 것을 특징으로 하는 반도체 장치용 기판.
  5. 제 2 항 내지 제 4 항 중의 어느 한 항에 있어서,
    상기 금속 도금층과 상기 제2 귀금속 도금층 사이에, 이 제2 귀금속 도금층과 동일 형상으로 제2 금속 도금층이 형성되어 있는 것을 특징으로 하는 반도체 장치용 기판.
  6. 제 2 항 내지 제 4 항 중의 어느 한 항에 있어서,
    상기 금속판측으로부터 순서대로 상기 제1 귀금속 도금층으로서의 Au도금층, Pd도금층, 상기 금속 도금층 및 상기 제2 금속 도금층으로서의 Ni도금층, 상기 제2 귀금속 도금층으로서의 Pd도금층, Au도금층이 형성되어 있는 것을 특징으로 하는 반도체 장치용 기판.
  7. 제 4 항에 있어서,
    상기 영구 레지스트는 상기 제2 귀금속 도금층의 상면을 노출시키기 위한 개구부를 가지고 형성되고,
    상기 제2 귀금속 도금층의 상면은 상기 영구 레지스트의 상면보다 아래쪽에 위치하는 것을 특징으로 하는 반도체 장치용 기판.
  8. 제 1 항 기재의 반도체 장치용 기판을 사용하여 제조된 반도체 장치용 배선부재에 있어서,
    상기 내부 단자가 되는 도금층이 수지층의 일측 면에 있어서의 소정 부위에 아래 면을 이 수지층의 일측 면과 면일하게 노출시킨 상태로 형성된 제1 귀금속 도금층으로 이루어지고,
    상기 제1 귀금속 도금층 위에 이 제1 귀금속 도금층과 동일 형상으로 금속 도금층이 형성되고,
    상기 외부 단자가 되는 도금층이 상기 금속 도금층 위에 부분적으로 상면을 상기 수지층의 타측 면으로부터 노출시킨 상태로 형성된 제2 귀금속 도금층으로 이루어지는 것을 특징으로 하는 반도체 장치용 배선부재.
  9. 제 8 항에 있어서,
    상기 금속 도금층과 상기 제2 귀금속 도금층 사이에 제2 귀금속 도금층과 동일 형상으로 제2 금속 도금층이 형성되어 있는 것을 특징으로 하는 반도체 장치용 배선부재.
  10. 제 8 항 또는 제 9 항에 있어서,
    상기 수지층의 일측 면측으로부터 순서대로 상기 제1 귀금속 도금층으로서의 Au도금층, Pd도금층, 상기 금속 도금층 및 상기 제2 금속 도금층으로서의 Ni도금층, 상기 제2 귀금속 도금층으로서의 Pd도금층, Au도금층이 형성되어 있는 것을 특징으로 하는 반도체 장치용 배선부재.
  11. 금속판 상에 패턴(A)의 개구부를 가지는 레지스트 마스크를 형성하는 공정과,
    상기 패턴(A)의 개구부에 제1 귀금속 도금층을 형성하는 공정과,
    상기 제1 귀금속 도금층 위에 이 제1 귀금속 도금층과 동일 형상으로 금속 도금층을 형성하는 공정과,
    상기 레지스트 마스크를 박리하는 공정과,
    상기 레지스트 마스크를 박리한 후, 상기 금속 도금층의 일부가 노출하는 패턴(B)의 개구부를 가지는 제2 레지스트 마스크를 형성하는 공정과,
    상기 패턴(B)의 개구부에 제2 귀금속 도금층 혹은 제2 금속 도금층과 상기 제2 귀금속 도금층을 형성하는 공정을 가지는 것을 특징으로 하는 반도체 장치용 기판의 제조 방법.
  12. 제 11 항에 있어서,
    상기 패턴(B)의 개구부에 제2 귀금속 도금층 혹은 제2 금속 도금층과 상기 제2 귀금속 도금층을 형성한 후, 상기 제2 레지스트 마스크를 박리하는 공정을 가지는 것을 특징으로 하는 반도체 장치용 기판의 제조 방법.
  13. 제 11 항에 있어서,
    상기 패턴(B)의 개구부에 제2 귀금속 도금층 혹은 제2 금속 도금층과 상기 제2 귀금속 도금층을 형성한 후, 상기 제2 레지스트 마스크를 박리하는 공정과,
    상기 제2 레지스트 마스크를 박리한 후, 상기 금속판 및 상기 금속 도금층에 있어서의 상기 제2 귀금속 도금층이 형성되어 있지 않은 부위 위에 이 제2 귀금속 도금층의 상면을 노출시키도록 수지층을 형성하는 공정을 가지는 것을 특징으로 하는 반도체 장치용 기판의 제조 방법.
  14. 제 11 항에 있어서,
    상기 제2 레지스트 마스크가 영구 레지스트로 이루어지는 것을 특징으로 하는 반도체 장치용 기판의 제조 방법.
  15. 제 14 항에 있어서,
    상기 제2 귀금속 도금층의 상면은 상기 제2 레지스트 마스크의 상면보다 아래쪽에 위치하는 것을 특징으로 하는 반도체 장치용 기판의 제조 방법.
  16. 제 11 항 기재의 반도체 장치용 기판의 제조 방법을 이용하여 제조하는 반도체 장치용 배선부재의 제조 방법에 있어서,
    상기 패턴(B)의 개구부에 제2 귀금속 도금층 혹은 제2 금속 도금층과 상기 제2 귀금속 도금층을 형성한 후, 상기 제2 레지스트 마스크를 박리하는 공정과,
    상기 제2 레지스트 마스크를 박리한 후, 상기 금속판 및 상기 금속 도금층에 있어서의 상기 제2 귀금속 도금층이 형성되어 있지 않은 부위 위에 이 제2 귀금속 도금층의 상면을 노출시키도록 수지층을 형성하는 공정과,
    상기 수지층을 형성한 후, 상기 금속판을 제거하는 공정을 가지는 것을 특징으로 하는 반도체 장치용 배선부재의 제조 방법.
  17. 제 1 항 기재의 반도체 장치용 기판을 이용하여 제조하는 반도체 장치의 제조 방법에 있어서,
    금속판 상에 상기 내부 단자가 되는 도금층이 형성되고, 상기 도금층 위에 부분적으로 상기 외부 단자가 되는 도금층이 형성되고, 상기 외부 단자가 되는 도금층 표면의 상기 금속판면으로부터의 높이가, 다른 도금층의 상기 금속판면으로부터의 높이에 비해 높은 상기 반도체 장치용 기판을 이용하여, 상기 외부 단자가 되는 도금층 표면이 노출하는 수지층을 형성하는 공정과,
    상기 외부 단자가 되는 도금층 표면이 노출하는 수지층을 형성한 후, 상기 금속판을 제거하여, 형성된 도금층이 상기 수지층에 의해 유지된 배선부재를 제작하는 공정과,
    제작한 상기 배선부재에 반도체 소자를 탑재하는 공정을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  18. 제 1 항 기재의 반도체 장치용 기판을 이용하여 제조하는 반도체 장치의 제조 방법에 있어서,
    금속판 상에 상기 내부 단자가 되는 도금층이 형성되고, 상기 도금층 위에 부분적으로 상기 외부 단자가 되는 도금층이 형성되고, 상기 외부 단자가 되는 도금층 표면의 상기 금속판면으로부터의 높이가, 다른 도금층의 상기 금속판면으로부터의 높이에 비해 높은 상기 반도체 장치용 기판에, 상기 외부 단자가 되는 도금층 표면이 노출하는 수지층을 형성하는 공정과,
    상기 외부 단자가 되는 도금층 표면이 노출하는 수지층을 형성한 후, 상기 금속판을 제거하여, 형성된 도금층이 상기 수지층에 의해 유지된 배선부재를 제작하는 공정과,
    제작한 상기 배선부재의 상기 금속판 측인 상기 내부 단자가 되는 도금층의 면측에 반도체 소자를 탑재하는 공정을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  19. 제 1 항 기재의 반도체 장치용 기판을 이용하여 제조하는 반도체 장치의 제조 방법에 있어서,
    금속판 상에 상기 내부 단자가 되는 도금층이 형성되고, 상기 도금층 위에 부분적으로 상기 외부 단자가 되는 도금층이 형성되고, 상기 외부 단자가 되는 도금층 표면의 상기 금속판면으로부터의 높이가, 다른 도금층의 상기 금속판면으로부터의 높이에 비해 높은 상기 반도체 장치용 기판에, 상기 외부 단자가 되는 도금층 표면이 노출하는 수지층을 형성하는 공정과,
    상기 외부 단자가 되는 도금층 표면이 노출하는 수지층을 형성한 후, 상기 금속판을 제거하여, 형성된 도금층이 상기 수지층에 의해 유지된 배선부재를 제작하는 공정과,
    제작한 상기 배선부재의 상기 금속판 측인 상기 내부 단자가 되는 도금층의 면측에 반도체 소자를 탑재하여 이 반도체 소자의 전극과 상기 내부 단자를 도통시키는 공정과,
    반도체 소자 탑재 부분을 수지 봉지하는 공정을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  20. 제 1 항 기재의 반도체 장치용 기판을 이용하여 제조하는 반도체 장치의 제조 방법에 있어서,
    금속판 상에 소정의 두께로 영구 레지스트층이 형성되고, 상기 영구 레지스트층 내에 상기 금속판에 면하여 상기 내부 단자가 되는 도금층이 형성되고, 상기 내부 단자가 되는 도금층 위에 부분적으로 상기 외부 단자가 되는 도금층이 형성되고, 상기 외부 단자가 되는 도금층의 상면만이 상기 영구 레지스트 상면의 개구부로부터 노출한 반도체 장치용 기판으로부터 상기 금속판을 제거하여 상기 영구 레지스트에 의해 도금층이 고정된 배선부재를 제작하는 공정과,
    제작한 상기 배선부재의 상기 금속판을 제거한 측에 반도체 소자를 탑재하는 공정을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  21. 제 1 항 기재의 반도체 장치용 기판을 이용하여 제조하는 반도체 장치의 제조 방법에 있어서,
    금속판 상에 소정의 두께로 영구 레지스트층이 형성되고, 상기 영구 레지스트층 내에 소정의 패턴으로 금속판 측에 상기 내부 단자가 되는 도금층이 형성되고, 상기 내부 단자가 되는 도금층 위에 부분적으로 상기 외부 단자가 되는 도금층이 형성되고, 상기 외부 단자가 되는 도금층의 상면만이 상기 영구 레지스트 상면의 개구부로부터 노출한 반도체 장치용 기판으로부터 상기 금속판을 제거하여 상기 영구 레지스트에 의해 도금층이 고정된 배선부재를 준비하는 공정과,
    준비한 상기 배선부재의 상기 금속판을 제거한 측에 반도체 소자를 탑재하고, 상기 배선부재로부터 노출하고 있는 상기 내부 단자가 되는 도금층의 부분에 상기 반도체 소자의 전극과의 접속을 실시하는 공정과,
    반도체 소자 탑재 측을 수지 봉지하는 공정을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  22. 제 21 항에 있어서,
    상기 반도체 장치용 기판은, 상기 금속판 상에 소정의 패턴으로 상기 내부 단자가 되는 제1 귀금속 도금층이 형성되고, 그 위에 상기 제1 귀금속 도금층과 동일 형상으로 상기 금속 도금층이 형성되고, 상기 금속 도금층 위에 부분적으로 상기 외부 단자가 되는 상기 제2 귀금속 도금층이, 또는 상기 금속 도금층 위에 부분적으로 상기 제2 금속 도금층과 상기 외부 단자가 되는 상기 제2 귀금속 도금층이 동일 형상으로 형성되고,
    이들 도금층보다 두껍고 상기 금속판 상에 상기 영구 레지스트가 형성되어 있고, 상기 영구 레지스트의 개구부로부터 상기 제2 귀금속 도금층의 면이 노출하고 있는 것을 특징으로 하는 반도체 장치의 제조 방법.
  23. 제 17 항 내지 제 22 항 중의 어느 한 항에 있어서,
    상기 내부 단자가 되는 도금층과 상기 외부 단자가 되는 도금층의 사이에 다른 금속에 의한 도금층이 형성되어 있는 것을 특징으로 하는 반도체 장치의 제조 방법.
KR1020177017444A 2014-12-25 2015-12-25 반도체 장치용 기판, 반도체 장치용 배선부재 및 그 제조 방법 및 반도체 장치용 기판을 이용한 반도체 장치의 제조 방법 KR102403960B1 (ko)

Applications Claiming Priority (13)

Application Number Priority Date Filing Date Title
JP2014263554A JP2016122808A (ja) 2014-12-25 2014-12-25 半導体装置用基板及びその製造方法
JPJP-P-2014-263554 2014-12-25
JPJP-P-2014-263555 2014-12-25
JP2014263553A JP2016122807A (ja) 2014-12-25 2014-12-25 半導体装置用基板及びその製造方法
JP2014263556A JP6562493B2 (ja) 2014-12-25 2014-12-25 半導体装置用基板及びその製造方法
JPJP-P-2014-263556 2014-12-25
JP2014263555A JP2016122809A (ja) 2014-12-25 2014-12-25 半導体装置用配線部材及びその製造方法
JPJP-P-2014-263553 2014-12-25
JPJP-P-2014-265374 2014-12-26
JP2014265374A JP6562495B2 (ja) 2014-12-26 2014-12-26 半導体装置の製造方法
JPJP-P-2014-265373 2014-12-26
JP2014265373A JP6562494B2 (ja) 2014-12-26 2014-12-26 半導体装置の製造方法
PCT/JP2015/086254 WO2016104713A1 (ja) 2014-12-25 2015-12-25 半導体装置用基板、半導体装置用配線部材及びそれらの製造方法、並びに、半導体装置用基板を用いた半導体装置の製造方法

Publications (2)

Publication Number Publication Date
KR20170095897A true KR20170095897A (ko) 2017-08-23
KR102403960B1 KR102403960B1 (ko) 2022-05-30

Family

ID=56150725

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020177017444A KR102403960B1 (ko) 2014-12-25 2015-12-25 반도체 장치용 기판, 반도체 장치용 배선부재 및 그 제조 방법 및 반도체 장치용 기판을 이용한 반도체 장치의 제조 방법

Country Status (5)

Country Link
US (1) US10276422B2 (ko)
KR (1) KR102403960B1 (ko)
CN (1) CN107112289B (ko)
TW (1) TWI677944B (ko)
WO (1) WO2016104713A1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002261190A (ja) * 2001-02-28 2002-09-13 Sony Corp 半導体装置、その製造方法及び電子機器
JP2005244033A (ja) * 2004-02-27 2005-09-08 Torex Semiconductor Ltd 電極パッケージ及び半導体装置
US20070268675A1 (en) * 2006-05-22 2007-11-22 Hitachi Cable Ltd. Electronic device substrate, electronic device and methods for fabricating the same
JP2009164594A (ja) 2007-12-11 2009-07-23 Dainippon Printing Co Ltd 半導体装置用基板、樹脂封止型半導体装置、半導体装置用基板の製造方法および樹脂封止型半導体装置の製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4489221B2 (ja) * 1999-12-14 2010-06-23 大日本印刷株式会社 転写用配線部材およびその製造方法
JP4392201B2 (ja) * 2003-07-02 2009-12-24 テセラ・インターコネクト・マテリアルズ，インコーポレイテッド 電子装置とその製造方法
TW200507131A (en) 2003-07-02 2005-02-16 North Corp Multi-layer circuit board for electronic device
JP2008091719A (ja) * 2006-10-03 2008-04-17 Shinko Electric Ind Co Ltd 半導体装置
DE102007034402B4 (de) * 2006-12-14 2014-06-18 Advanpack Solutions Pte. Ltd. Halbleiterpackung und Herstellungsverfahren dafür
TWI601250B (zh) * 2011-07-22 2017-10-01 先進封裝技術私人有限公司 用於製造半導體封裝元件之半導體結構及其製造方法
US9723717B2 (en) * 2011-12-19 2017-08-01 Advanpack Solutions Pte Ltd. Substrate structure, semiconductor package device, and manufacturing method of semiconductor package

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002261190A (ja) * 2001-02-28 2002-09-13 Sony Corp 半導体装置、その製造方法及び電子機器
US20030111734A1 (en) * 2001-02-28 2003-06-19 Hirotaka Kobayashi Semiconductor device, its manufacturing method, and electronic apparatus
JP2005244033A (ja) * 2004-02-27 2005-09-08 Torex Semiconductor Ltd 電極パッケージ及び半導体装置
US20070268675A1 (en) * 2006-05-22 2007-11-22 Hitachi Cable Ltd. Electronic device substrate, electronic device and methods for fabricating the same
JP2009164594A (ja) 2007-12-11 2009-07-23 Dainippon Printing Co Ltd 半導体装置用基板、樹脂封止型半導体装置、半導体装置用基板の製造方法および樹脂封止型半導体装置の製造方法

Also Published As

Publication number Publication date
TW201635448A (zh) 2016-10-01
CN107112289B (zh) 2020-01-07
US10276422B2 (en) 2019-04-30
WO2016104713A1 (ja) 2016-06-30
US20170358477A1 (en) 2017-12-14
CN107112289A (zh) 2017-08-29
KR102403960B1 (ko) 2022-05-30
TWI677944B (zh) 2019-11-21

Similar Documents

Publication Publication Date Title
JP6863846B2 (ja) 半導体素子搭載用基板及びその製造方法
JP6643213B2 (ja) リードフレーム及びその製造方法と電子部品装置
JP6927634B2 (ja) 半導体素子搭載用基板及びその製造方法
JP2017212290A (ja) 光半導体装置用リードフレーム、樹脂付きリードフレーム及び光半導体装置、並びにそれらの製造方法
US10312187B2 (en) Multi-row wiring member for semiconductor device and method for manufacturing the same
JP2017163106A (ja) リードフレーム集合基板及び半導体装置集合体
JP6676854B2 (ja) リードフレーム、並びにリードフレーム及び半導体装置の製造方法
JP6524526B2 (ja) 半導体素子実装用基板及び半導体装置、並びにそれらの製造方法
CN108155170B (zh) 引线框
KR20170095897A (ko) 반도체 장치용 기판, 반도체 장치용 배선부재 및 그 제조 방법 및 반도체 장치용 기판을 이용한 반도체 장치의 제조 방법
US10763202B2 (en) Multi-row wiring member for semiconductor device and method for manufacturing the same
JP6562493B2 (ja) 半導体装置用基板及びその製造方法
JP6485777B2 (ja) 多列型半導体装置用配線部材及びその製造方法
JP2016122807A (ja) 半導体装置用基板及びその製造方法
JP2016122809A (ja) 半導体装置用配線部材及びその製造方法
JP2016122808A (ja) 半導体装置用基板及びその製造方法
JP2018088512A (ja) 半導体装置用配線部材
KR102570205B1 (ko) 다열형 반도체 장치용 배선 부재 및 그 제조 방법
JP6562494B2 (ja) 半導体装置の製造方法
JP6562495B2 (ja) 半導体装置の製造方法
JP4786465B2 (ja) 光学マスク部材及びその製造方法
JP2017216366A (ja) 多列型半導体装置用配線部材及びその製造方法
JP2018093157A (ja) 半導体装置用配線部材
JP2017216364A (ja) 多列型半導体装置用配線部材及びその製造方法
JP2012074517A (ja) 半導体装置の製造方法およびメッキ用治具

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant