KR20170088221A - 반도체 메모리 소자의 리페어 방법 - Google Patents

반도체 메모리 소자의 리페어 방법 Download PDF

Info

Publication number
KR20170088221A
KR20170088221A KR1020160008317A KR20160008317A KR20170088221A KR 20170088221 A KR20170088221 A KR 20170088221A KR 1020160008317 A KR1020160008317 A KR 1020160008317A KR 20160008317 A KR20160008317 A KR 20160008317A KR 20170088221 A KR20170088221 A KR 20170088221A
Authority
KR
South Korea
Prior art keywords
memory cell
memory cells
redundancy
redundancy memory
address
Prior art date
Application number
KR1020160008317A
Other languages
English (en)
Inventor
양승엽
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020160008317A priority Critical patent/KR20170088221A/ko
Publication of KR20170088221A publication Critical patent/KR20170088221A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/76—Masking faults in memories by using spares or by reconfiguring using address translation or modifications
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/838—Masking faults in memories by using spares or by reconfiguring using programmable devices with substitution of defective spares

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

본 출원의 일 실시예에 따른 반도체 메모리 소자의 리페어 방법은 메모리 셀의 어드레스를 수신하는 단계와, 상기 수신된 메모리 셀의 어드레스가 불량 메모리 셀의 어드레스를 지시하는지의 여부를 판단하는 단계와, 상기 수신된 어드레스가 불량 메모리 셀의 어드레스로 판단되면, 불량 메모리 셀과 리던던시 메모리 셀의 개수를 비교하는 단계와, 상기 불량 메모리 셀의 개수가 상기 리던던시 메모리 셀의 개수를 초과하면, 상기 로우 리던던시 메모리 셀, 컬럼 리던던시 메모리 셀 및 크로스 리던던시 메모리 셀을 이용하여 리페어를 수행하는 단계를 포함하는 것을 특징으로 한다.

Description

반도체 메모리 소자의 리페어 방법{Method of repairing the semiconductor device}
본 발명의 다양한 실시예들은 반도체 메모리 소자의 수율을 향상시킬 수 있는 반도체 메모리 소자의 리페어 방법과 관련된다.
반도체 메모리 장치의 고집적화 기술이 발전함에 따라 하나의 반도체 메모리 장치에 들어가는 메모리 셀(CELL)과 신호선의 수가 급격하게 증가하고 있으며, 한정된 공간 내에서 집적하기 때문에 내부회로의 선폭이 좁아지고 메모리 셀의 크기도 점점 작아지고 있다. 상기와 같은 이유로 반도체 메모리 장치의 메모리 셀(CELL)의 불량 가능성이 높아지게 되는데 셀의 결함이 있음에도 불구하고 기대하는 용량을 가진 메모리가 높은 수율을 가지고 출하될 수 있는 것은 반도체 메모리 장치 내부에 불량 메모리 셀을 구제하는 리던던시 회로(REDUNDANCY CIRCUIT)가 있기 때문이다.
리던던시 회로는 리던던시 메모리 셀과 불량 메모리 셀에 해당하는 리페어 어드레스(REPAIR ADDRESS)를 프로그래밍 하기 위한 퓨즈(FUSE) 등을 구비하고 있다.
일반적으로 웨이퍼 공정(WAFER PROCESS)이 종료되면 각종 테스트를 수행하게 되는데 불량으로 판독된 메모리 셀 중에서 수리가 가능한 경우는 리던던시 메모리 셀로 치환하는 방식 등을 통해 불량을 구제하게 된다. 즉, 불량 메모리 셀에 해당하는 어드레스를 리던던시 메모리 셀의 어드레스로 바꾸어 주기 위한 프로그래밍을 내부회로에서 행하며 이에 따라 불량 메모리 셀에 해당하는 어드레스가 입력되면 리던던시 메모리 셀로 대체되어 정상적인 동작을 수행하게 된다.
이때, 불량 메모리 셀을 대체하는 리던던시 메모리 셀은 로우 리던던시 메모리 셀(Row Redundancy Cell) 및 컬럼 리던던시 메모리 셀(Column Redundancy Cell)을 포함한다. 셀 매트의 상하면에는 컬럼 리던던시 메모리 셀이 리던던시 매트의 양측면에는 로우 리던던시 메모리 셀이 배치된다.
이러한 구조에서 컬럼 리던던시 메모리 셀과 로우 리던던시 메모리 셀이 교차되는 부분에 위치한 크로스 리던던시 메모리 셀은 실질적인 리페어에 사용되어질 수 없는 상태로 일정 면적만 차지하고 있다. 이에, 이러한 크로스 리던던시 메모리 셀을 리페어에 이용하는 방법이 요구되고 있다.
본 발명의 다양한 실시예들은 로우 리던던시 메모리 셀과 컬럼 리던던시 메모리 셀이 교차되는 부분에 위치한 크로스 리던던시 메모리 셀을 리페어에 사용함에 따라 반도체 메모리 소자의 수율을 향상시키는 기술을 제공하고자 한다.
상기와 같은 목적을 달성하기 위한 본 출원의 일 실시예에 따른 반도체 메모리 소자의 리페어 방법은 셀 매트와, 상기 셀 매트의 제 1 방향 측면에 배치된 로우 리던던시 메모리 셀(Row Redundancy Memory Cell)과, 상기 셀 매트의 제 2 방향 측면에 배치된 컬럼 리던던시 메모리 셀(Column Redundancy Memory Cell); 및
상기 로우 리던던시 메모리 셀과 컬럼 리던던시 메모리 셀이 교차되는 부분에 위치한 크로스 리던던시 메모리 셀(Cross Redundancy Memory Cell)을 포함하는 메모리 셀에 있어서, 상기 메모리 셀의 어드레스를 수신하는 단계와, 상기 수신된 메모리 셀의 어드레스가 불량 메모리 셀의 어드레스를 지시하는지의 여부를 판단하는 단계와, 상기 수신된 어드레스가 불량 메모리 셀의 어드레스로 판단되면, 불량 메모리 셀과 리던던시 메모리 셀의 개수를 비교하는 단계와, 상기 불량 메모리 셀의 개수가 상기 리던던시 메모리 셀의 개수를 초과하면, 상기 로우 리던던시 메모리 셀, 컬럼 리던던시 메모리 셀 및 크로스 리던던시 메모리 셀을 이용하여 리페어를 수행하는 단계를 포함하는 것을 특징으로 한다.
나아가, 상기 메모리 셀 일측면에 배치된 워드라인 드라이버(Wordline Driver)와, 상기 워드라인 드라이버 일측면에 배치된 비교부와, 상기 워드라인 드라이버 상단 및 하단에 배치된 멀티 디코더(Multi Decoder)를 더 포함하는 것을 특징으로 한다.
상기 불량 메모리 셀과 리던던시 메모리 셀의 개수를 비교하는 단계는 상기 비교부에서 진행하는 것을 특징으로 하고, 상기 크로스 리던던시 메모리 셀을 이용하여 리페어를 수행하는 단계는 상기 멀티 디코더에서 진행하는 것을 특징으로 한다.
나아가, 상기 불량 메모리 셀과 리던던시 메모리 셀의 개수를 비교하는 단계에서, 상기 불량 메모리 셀의 개수가 리던던시 메모리 셀의 개수 이하인 경우,
로우 리던던시 메모리 셀 또는 컬럼 리던던시 메모리 셀만을 이용하여 리페어를 진행하는 것을 특징으로 한다.
상기 리던던시 메모리 셀의 개수는 로우 리던던시 메모리 셀의 개수 X 컬럼 리던던시 메모리 셀의 개수인 것을 특징으로 한다.
상기 크로스 리던던시 메모리 셀은 1-bit 페일에 대해 적용가능하며, 상기 크로스 리던던시 메모리 셀은 연속된 2-bit 페일에 대해 적용가능한 것을 특징으로 한다.
또한, 본 출원의 일 실시예에 따른 반도체 메모리 소자의 리페어 방법은 로우 리던던시 메모리 셀과 컬럼 리던던시 메모리 셀이 교차되는 부분에 위치한 크로스 리던던시 메모리 셀(Cross Redundancy Memory Cell)을 포함하는 메모리 셀에 있어서, 상기 메모리 셀의 어드레스를 수신하는 단계와, 상기 수신된 메모리 셀의 어드레스가 불량 메모리 셀의 어드레스를 지시하는지의 여부를 판단하는 단계와, 상기 수신된 어드레스가 불량 메모리 셀의 어드레스로 판단되면, 상기 불량 메모리 셀과 리던던시 메모리 셀의 개수를 비교하는 단계와, 상기 불량 메모리 셀의 개수가 상기 리던던시 메모리 셀의 개수를 초과하는 경우에는 상기 크로스 리던던시 메모리 셀을 이용하여 리페어를 수행하는 단계를 포함하는 것을 특징으로 한다.
상기 불량 메모리 셀과 리던던시 메모리 셀의 개수를 비교하는 단계는 상기 비교부에서 진행하는 것을 특징으로 하고, 상기 크로스 리던던시 메모리 셀을 이용하여 리페어를 수행하는 단계는 상기 멀티 디코더에서 진행하는 것을 특징으로 하며, 상기 크로스 리던던시 메모리 셀은 1-bit 페일 또는 연속된 2-bit 페일에 대해 적용 가능한 것을 특징으로 한다.
나아가, 메모리 셀의 어드레스를 수신하는 단계와, 상기 수신된 메모리 셀의 어드레스가 불량 메모리 셀의 어드레스를 지시하는지의 여부를 판단하는 단계와, 상기 수신된 메모리 셀의 어드레스가 불량 메모리 셀의 어드레스로 판단되면, 상기 불량 메모리 셀과 리던던시 메모리 셀의 개수를 비교하는 단계와, 상기 불량 메모리 셀의 개수가 상기 리던던시 메모리 셀의 개수 이하이면 제 1 모드를 이용하여 리페어를 진행하고, 상기 불량 메모리 셀의 개수가 상기 리던던시 메모리 셀의 개수를 초과하면 제 2 모드를 이용하여 리페어를 진행하는 단계를 포함하는 것을 특징으로 한다.
나아가, 상기 제 1 모드는 상기 불량 메모리 셀에 대해 로우 리던던시 메모리 셀 또는 컬럼 리던던시 메모리 셀만을 이용하여 리페어 동작을 수행하는 것을 특징으로 하고, 상기 제 2 모드는 로우 리던던시 메모리 셀, 컬럼 리던던시 메모리 셀 및 크로스 리던던시 메모리 셀을 이용하여 리페어 동작을 수행하는 것을 특징으로 한다.
상기 메모리 셀 일측면에 배치된 워드라인 드라이버(Wordline Driver);
상기 워드라인 드라이버 일측면에 배치된 비교부; 및
상기 워드라인 드라이버 상단 및 하단에 배치된 멀티 디코더(Multi Decoder)를 더 포함하는 것을 특징으로 하는 반도체 메모리 소자의 리페어 방법.
상기 불량 메모리 셀과 리던던시 메모리 셀의 개수를 비교하는 단계는 상기 비교부에서 진행하는 것을 특징으로 하고, 상기 크로스 리던던시 메모리 셀을 이용하여 리페어를 수행하는 단계는 상기 멀티 디코더에서 진행하는 것을 특징으로 하며, 상기 크로스 리던던시 메모리 셀은 1-bit 페일 또는 연속된 2-bit 페일에 대해 적용 가능한 것을 특징으로 한다.
본 발명의 다양한 실시예들에 따르면, 로우 리던던시 메모리 셀과 컬럼 리던던시 메모리 셀이 교차되는 부분에 위치한 크로스 리던던시 메모리 셀을 리페어 셀로 사용함에 따라 반도체 메모리 소자의 수율을 향상시키는 효과를 얻을 수 있다.
도 1은 일반적인 메모리 셀 어레이를 도시한 도면이다.
도 2는 본 발명의 실시예에 따른 반도체 메모리 소자를 이용한 리페어 방법을 도시한 순서도이다.
도 3은 본 발명의 실시예에 따른 반도체 메모리 셀 어레이를 이용한 리페어 방법을 도시한 도면이다.
도 4는 본 발명의 실시예에 따른 반도체 메모리 소자의 리페어 방법을 적용하기 위한 반도체 메모리 소자의 구성도를 도시한 것이다.
이하, 본 발명의 일부 실시예들을 예시적인 도면을 통해 상세하게 설명한다. 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가지도록 하고 있음에 유의해야 한다. 또한, 본 출원의 일 실시예를 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 출원의 일 실시예에 대한 이해를 방해한다고 판단되는 경우에는 그 상세한 설명은 생략한다.
도 1은 본 발명의 일 실시예에 따른 리던던시 메모리 셀을 포함하는 반도체 메모리 소자를 도시한 도면이다.
도 1을 참조하면, 반도체 메모리 소자는 다수의 셀 매트(MAT)로 구분되어 동작된다. 셀 매트 내에 불량 메모리 셀이 발생되는 경우, 불량 메모리 셀에 해당하는 어드레스를 리던던시 메모리 셀의 어드레스로 바꾸어 주기 위한 프로그래밍을 내부회로에서 행한다.
이에 따라 불량 메모리 셀에 해당하는 어드레스가 입력되면, 불량 메모리 셀이 리던던시 메모리 셀로 대체되어 정상적인 동작을 수행하게 된다. 이때, 불량 메모리 셀을 대체하는 리던던시 메모리 셀은 로우 리던던시 메모리 셀(10, Row Redundancy Memory Cell)과 컬럼 리던던시 메모리 셀(20, Column Redundancy Memory Cell)을 포함한다.
일반적으로 로우 리던던시 메모리 셀(10)과 컬럼 리던던시 메모리 셀(20)이 교차되는 부분에 위치한 크로스 리던던시 메모리 셀(30)은 실질적인 리페어 동작 시 사용되지 않는 상태이다.
도 2는 본 발명의 일 실시예에 따른 반도체 메모리 소자의 리페어 방법을 도시한 순서도이다.
도 2를 참조하여, 크로스 리던던시 메모리 셀을 리페어 동작에 사용하기 위한 리페어 방법을 설명하면 다음과 같다.
먼저, 반도체 메모리 소자는 외부로부터 메모리 셀의 어드레스(Address)를 수신한다(단계 S100). 이와 동시에 리페어 동작이 가능한 퓨즈의 정보를 수신한다.
그리고, 수신된 어드레스가 불량 메모리 셀의 어드레스를 지시하는지의 여부를 판단한다(단계 S200). 수신된 메모리 셀의 어드레스가 불량 메모리 셀의 어드레스를 지시하는지는 수신된 메모리 셀의 어드레스와 리페어 동작이 가능한 퓨즈의 정보를 비교하여 판단할 수 있다.
예컨대, 수신된 메모리 셀의 어드레스와 리페어 동작이 가능한 퓨즈의 정보가 일치하지 않는 경우는 수신된 메모리 셀의 어드레스가 불량 메모리 셀에 대한 어드레스 신호가 아니라고 판단한다. 즉, 리페어 동작을 수행하지 않고 메인 셀을 그대로 사용하는 것으로 결정한다(단계 S300).
한편, 수신된 메모리 셀의 어드레스와 리페어 동작이 가능한 퓨즈의 정보가 일치하는 경우에는 수신된 어드레스가 불량 메모리 셀에 대한 어드레스 신호라고 판단한다. 즉, 리페어 동작을 수행하는 것으로 결정하는 단계를 진행한다.
수신된 어드레스가 불량 메모리 셀에 대한 어드레스 신호라고 판단되면, 상기 수신된 메모리 셀의 어드레스가 불량 메모리 셀의 어드레스를 지시하면 불량 메모리 셀과 리던던시 메모리 셀의 개수를 비교하는 단계를 진행한다(단계 S400).
리던던시 메모리 셀은 로우 리던던시 메모리 셀(도 1의 '10', Row Redundancy Memory Cell), 컬럼 리던던시 메모리 셀(도 1의 '20',Column Redundancy Memory Cell) 및 컬럼 리던던시 메모리 셀과 로우 리던던시 메모리 셀이 교차되는 부분에 위치한 크로스 리던던시 메모리 셀(도 1의 '30',Cross Redundancy Memory Cell)을 포함한다.
리페어 동작은 로우 리던던시 메모리 셀 또는 컬럼 리던던시 메모리 셀만을 이용하여 리페어 할 수 있는 제 1 모드(mode)와 로우 리던던시 메모리 셀, 컬럼 리던던시 메모리 셀 및 크로스 리던던시 메모리 셀을 이용하여 리페어 할 수 있는 제 2 모드(mode)로 나뉠 수 있다.
불량 메모리 셀의 개수가 로우 리던던시 메모리 셀과 컬럼 리던던시 메모리 셀의 개수 이하인 경우에는 제 1 모드가 선택된다(단계 S500). 제 1 모드가 선택되면, 불량 메모리 셀에 대해 로우 리던던시 메모리 셀 또는 컬럼 리던던시 메모리 셀만을 이용하여 리페어 동작을 수행한다.
반면, 불량 메모리 셀의 개수가 로우 리던던시 메모리 셀과 컬럼 리던던시 메모리 셀의 개수를 초과하는 경우에는 제 2 모드가 선택된다(단계 S600). 제 2 모드가 선택되면, 로우 리던던시 메모리 셀 및 컬럼 리던던시 메모리 셀을 이용하여 리페어 동작을 수행하고, 리페어되지 않고 남겨진 불량 메모리 셀에 대해 크로스 리던던시 메모리 셀을 이용하여 리페어 동작을 수행할 수 있다. 이때, 크로스 리던던시 메모리 셀은 1-bit 페일이 발생한 경우 또는 연속된 2-bit 페일이 발생한 경우 적용 가능하다.
즉, 로우 리던던시 메모리 셀과 컬럼 리던던시 메모리 셀이 리페어 셀로 모두 사용된 후 추가로 발생한 1-bit 페일의 셀을 크로스 리던던시 메모리 셀을 이용하여 리페어 동작을 진행할 수 있다.
상술한 바와 같이, 로우 리던던시 메모리 셀과 컬럼 리던던시 메모리 셀의 개수보다 더 많은 불량 메모리 셀이 발생하더라도 1-bit 페일 또는 연속된 2-bit 페일이 발생한 경우에는 크로스 리던던시 메모리 셀을 이용하여 리페어를 진행할 수 있다.
도 3은 본 발명의 실시예에 따른 반도체 메모리 소자의 리페어 방법을 나타내는 도면으로, 불량 메모리 셀을 리던던시 메모리 셀(Redundancy Cell)로 대체하는 방법을 도시하는 것이다.
도 3을 참조하면, 다수의 메모리 셀 그룹을 포함하며, 다수의 메모리 셀 그룹은 각각 셀 매트(MAT) 및 불량 메모리 셀을 여분의 셀로 교체하는 리던던시 메모리 셀(redundancy Cell)을 포함한다. 다수의 메모리 셀 그룹들 사이에는 서브 워드라인 드라이버(SWD) 및 센스 앰프(S/A)가 배치될 수 있다.
센스 앰프는 메모리 셀 어레이들 사이에 위치하며, 비트라인의 신호를 감지 증폭시키는 역할을 한다. 또한, 서브 워드라인 드라이버는 메모리 셀 어레이들 사이에 위치하며, 서브 워드라인 드라이버 제어신호와 메인 워드라인 신호에 의해 구동된다.
리던던시 메모리 셀은 불량 메모리 셀의 어드레스를 저장하는 퓨즈 어레이를 포함한다. 퓨즈 어레이는 복수의 퓨즈 배선들을 포함하는 복수의 퓨즈셋들로 구성된다. 그리고, 각각의 퓨즈셋은 과전류로 퓨즈를 녹이는 방식으로 정보를 프로그래밍한다.
리던던시 메모리 셀은 로우(row)계 배선의 결함 시 이를 대체하는 로우 리던던시 메모리 셀(10) 및 컬럼(column)계 배선의 결함 시 이를 대체하는 컬럼 리던던시 메모리 셀(20)을 포함할 수 있다.
예컨대, 로우 리던던시 메모리 셀(10)은 워드라인에 페일이 발생할 경우, 워드라인을 대체할 수 있는 리페어 워드라인(RWL)으로 정의할 수 있다. 또한, 컬럼 리던던시 메모리 셀(20)은 비트라인에 페일이 발생할 경우, 비트라인을 대체할 수 있는 리페어 비트라인(RBL)으로 정의할 수 있다.
이러한 구조를 포함하는 반도체 메모리 소자의 리페어 방법은 외부로부터 메모리 셀의 어드레스(Address)를 수신하고, 리페어 동작이 가능한 퓨즈의 정보를 수신한다.
이후, 수신된 메모리 셀의 어드레스와 퓨즈의 정보를 비교하여 수신된 메모리 셀의 어드레스가 불량 메모리 셀의 어드레스를 지시하는지 여부를 판단한다. 수신된 메모리 셀의 어드레스가 불량 메모리 셀의 어드레스라고 판단된 경우, 불량 메모리 셀의 개수와 리던던시 메모리 셀의 개수를 비교한다.
불량 메모리 셀의 개수가 리던던시 메모리 셀의 개수 이하인 경우에는 로우 리던던시 메모리 셀(10) 또는 컬럼 리던던시 메모리 셀(20)만을 이용하여 리페어 동작을 진행한다.
예컨대, 도 3의 'A'와 같이 불량 메모리 셀의 워드라인(100a)을 로우 리던던시 메모리 셀의 리페어 워드라인(100b)으로 대체할 수 있다. 또한, 도 3의 'B'와 같이 불량 메모리 셀의 비트라인(200a)을 컬럼 리던던시 메모리 셀의 리페어 비트라인(200b)으로 대체할 수 있다.
로우 리던던시 메모리 셀(10) 및 컬럼 리던던시 메모리 셀(20)을 이용하여 대체할 수 있는 셀의 개수는 다음과 같은 <식 1>으로 구할 수 있다.
리던던시 메모리 셀의 개수 = 로우 리던던시 메모리 셀의 개수 X 컬럼 리던던시 메모리 셀의 개수 < 식 1 >
예를들어, 로우 리던던시 메모리 셀(10)의 개수가 4-Row 이고, 컬럼 리던던시 메모리 셀(20)의 개수가 6-Column이라고 하면 로우 리던던시 메모리 셀과 컬럼 리던던시 메모리 셀이 대체할 수 있는 셀은 4-Row X 6-Column = 24 bit 셀이된다.
즉, 리던던시 메모리 셀이 4-Row, 6-Column인 경우에서 24 bit 셀 이하의 불량 메모리 셀이 발생했다고하면 로우 리던던시 메모리 셀(10) 및 컬럼 리던던시 메모리 셀(20)만을 이용하여 리페어 가능한다.
반면, 불량 메모리 셀의 개수가 리던던시 메모리 셀의 개수 보다 많을 경우에는 로우 리던던시 메모리 셀(10) 또는 컬럼 리던던시 메모리 셀(20)로 대체할 수 있는 범위내에서는 로우 리던던시 메모리 (10)셀 또는 컬럼 리던던시 메모리 셀(20)을 이용하여 도 3의 'A'또는 'B'와 같이 리페어 동작을 수행한다.
이후, 로우 리던던시 메모리 셀(10) 또는 컬럼 리던던시 메모리 셀(20)이 모두 리페어로 사용된 후 남은 불량 메모리 셀에 대해서는 도 3의 'C'와 같이 크로스 리던던시 메모리 셀(30)을 이용하여 리페어 동작을 수행한다.
즉, 리던던시 메모리 셀이 4-Row, 6-Column인 경우에서 24 bit 셀 이상의 불량 메모리 셀이 발생했다고하면 먼저 로우 리던던시 메모리 셀(10) 및 컬럼 리던던시 메모리 셀(20)을 이용하여 리페어를 진행하고, 리페어되지 못한 불량 메모리 셀(300a, 400a)들에 대해 크로스 리던던시 메모리 셀(30)의 리페어 셀(300b, 400b)을 이용하여 리페어를 진행할 수 있다.
기존에는 로우 리던던시 메모리 셀 또는 컬럼 리던던시 메모리 셀의 개수를 초과하는 경우에는 불량 메모리 셀이 발생하는 경우에는 대체할 수 있는 리던던시 메모리 셀이 부족하여 정상적인 메모리 칩으로 사용할 수 없는 문제점이 있었다.
그러나, 본 발명의 실시예와 같이 로우 리던던시 메모리 셀과 컬럼 리던던시 메모리 셀의 개수보다 더 많은 불량 메모리 셀이 발생하더라도 1-bit 페일 또는 연속된 2-bit 페일이 발생한 경우에는 크로스 리던던시 메모리 셀을 이용하여 리페어를 진행할 수 있다.
도 4는 본 발명의 실시예에 따른 반도체 메모리 소자의 리페어 방법을 적용하기 위한 반도체 메모리 소자의 구성도를 도시한 것이다.
도 4를 참조하면, 메인 셀(Main Cell)이 배치되고, 메인 셀의 상하 좌우 측면으로 리페어 셀(Repair Cell)이 배치된다. 메인 셀의 일측면에는 워드라인 드라이버(WLDRV)가 배치되고, 워드라인 드라이버 일측면에는 CRC 비교부(Compare)가 배치된다.
CRC 비교부는 리던던시 메모리 셀들이 교차되는 부분에 위치한 크로스 리던던시 메모리 셀의 사용 여부를 판단하는 역할을 한다.
또한, 워드라인 드라이버의 상부 및 하부에 멀티 디코더(Multi Decoder)가 추가 배치된다. 멀티 디코더는 CRC 비교부(Cross Redundancy Cell Compare)에서 크로스 리던던시 메모리 셀의 사용이 필요하다고 판단하는 경우 리페어 셀을 동작시키는 역할을 한다.
따라서, 기존에 면적만 차지하고 있던 크로스 리던던시 메모리 셀을 리페어 동작에 효율적으로 적용함에 따라 반도체 메모리 소자의 효율을 향상시킬 수 있는 효과를 얻을 수 있다.
이상의 설명은 본 출원의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 출원이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 출원의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다.
따라서, 본 출원에 개시된 실시예들은 본 출원의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 출원의 기술 사상의 범위가 한정되는 것은 아니다.
본 출원의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.

Claims (20)

  1. 셀 매트;
    상기 셀 매트의 제 1 방향 측면에 배치된 로우 리던던시 메모리 셀(Row Redundancy Memory Cell);
    상기 셀 매트의 제 2 방향 측면에 배치된 컬럼 리던던시 메모리 셀(Column Redundancy Memory Cell); 및
    상기 로우 리던던시 메모리 셀과 컬럼 리던던시 메모리 셀이 교차되는 부분에 위치한 크로스 리던던시 메모리 셀(Cross Redundancy Memory Cell)을 포함하는 메모리 셀에 있어서,
    상기 메모리 셀의 어드레스를 수신하는 단계;
    상기 수신된 메모리 셀의 어드레스가 불량 메모리 셀의 어드레스를 지시하는지의 여부를 판단하는 단계;
    상기 수신된 어드레스가 불량 메모리 셀의 어드레스로 판단되면, 불량 메모리 셀과 리던던시 메모리 셀의 개수를 비교하는 단계; 및
    상기 불량 메모리 셀의 개수가 상기 리던던시 메모리 셀의 개수를 초과하면, 상기 로우 리던던시 메모리 셀, 컬럼 리던던시 메모리 셀 및 크로스 리던던시 메모리 셀을 이용하여 리페어를 수행하는 단계
    를 포함하는 것을 특징으로 하는 반도체 메모리 소자의 리페어 방법.
  2. 청구항 1에 있어서,
    상기 메모리 셀 일측면에 배치된 워드라인 드라이버(Wordline Driver);
    상기 워드라인 드라이버 일측면에 배치된 비교부; 및
    상기 워드라인 드라이버 상단 및 하단에 배치된 멀티 디코더(Multi Decoder)를 더 포함하는 것을 특징으로 하는 반도체 메모리 소자의 리페어 방법.
  3. 청구항 2에 있어서,
    상기 불량 메모리 셀과 리던던시 메모리 셀의 개수를 비교하는 단계는 상기 비교부에서 진행하는 것을 특징으로 하는 반도체 메모리 소자의 리페어 방법.
  4. 청구항 2에 있어서,
    상기 크로스 리던던시 메모리 셀을 이용하여 리페어를 수행하는 단계는 상기 멀티 디코더에서 진행하는 것을 특징으로 하는 반도체 메모리 소자의 리페어 방법.
  5. 청구항 1에 있어서,
    상기 불량 메모리 셀과 리던던시 메모리 셀의 개수를 비교하는 단계에서,
    상기 불량 메모리 셀의 개수가 리던던시 메모리 셀의 개수 이하인 경우,
    로우 리던던시 메모리 셀 또는 컬럼 리던던시 메모리 셀만을 이용하여 리페어를 진행하는 것을 특징으로 하는 반도체 메모리 소자의 리페어 방법.
  6. 청구항 1에 있어서,
    상기 리던던시 메모리 셀의 개수는 로우 리던던시 메모리 셀의 개수 X 컬럼 리던던시 메모리 셀의 개수인 것을 특징으로 하는 반도체 메모리 소자의 리페어 방법.
  7. 청구항 1에 있어서,
    상기 크로스 리던던시 메모리 셀은 1-bit 페일에 대해 적용가능한 것을 특징으로 하는 반도체 메모리 소자의 리페어 방법.
  8. 청구항 1에 있어서,
    상기 크로스 리던던시 메모리 셀은 연속된 2-bit 페일에 대해 적용가능한 것을 특징으로 하는 반도체 메모리 소자의 리페어 방법.
  9. 로우 리던던시 메모리 셀과 컬럼 리던던시 메모리 셀이 교차되는 부분에 위치한 크로스 리던던시 메모리 셀(Cross Redundancy Memory Cell)을 포함하는 메모리 셀에 있어서,
    상기 메모리 셀의 어드레스를 수신하는 단계;
    상기 수신된 메모리 셀의 어드레스가 불량 메모리 셀의 어드레스를 지시하는지의 여부를 판단하는 단계;
    상기 수신된 어드레스가 불량 메모리 셀의 어드레스로 판단되면, 상기 불량 메모리 셀과 리던던시 메모리 셀의 개수를 비교하는 단계; 및
    상기 불량 메모리 셀의 개수가 상기 리던던시 메모리 셀의 개수를 초과하는 경우에는 상기 크로스 리던던시 메모리 셀을 이용하여 리페어를 수행하는 단계
    를 포함하는 것을 특징으로 하는 반도체 메모리 소자의 리페어 방법.
  10. 청구항 9에 있어서,
    상기 메모리 셀 일측면에 배치된 워드라인 드라이버(Wordline Driver);
    상기 워드라인 드라이버 일측면에 배치된 비교부; 및
    상기 워드라인 드라이버 상단 및 하단에 배치된 멀티 디코더(Multi Decoder)를 더 포함하는 것을 특징으로 하는 반도체 메모리 소자의 리페어 방법.
  11. 청구항 10에 있어서,
    상기 불량 메모리 셀과 리던던시 메모리 셀의 개수를 비교하는 단계는 상기 비교부에서 진행하는 것을 특징으로 하는 반도체 메모리 소자의 리페어 방법.
  12. 청구항 10에 있어서,
    상기 크로스 리던던시 메모리 셀을 이용하여 리페어를 수행하는 단계는 상기 멀티 디코더에서 진행하는 것을 특징으로 하는 반도체 메모리 소자의 리페어 방법.
  13. 청구항 9에 있어서,
    상기 크로스 리던던시 메모리 셀은 1-bit 페일 또는 연속된 2-bit 페일에 대해 적용 가능한 것을 특징으로 하는 반도체 메모리 소자의 리페어 방법.
  14. 메모리 셀의 어드레스를 수신하는 단계;
    상기 수신된 메모리 셀의 어드레스가 불량 메모리 셀의 어드레스를 지시하는지의 여부를 판단하는 단계;
    상기 수신된 메모리 셀의 어드레스가 불량 메모리 셀의 어드레스로 판단되면, 상기 불량 메모리 셀과 리던던시 메모리 셀의 개수를 비교하는 단계; 및
    상기 불량 메모리 셀의 개수가 상기 리던던시 메모리 셀의 개수 이하이면 제 1 모드를 이용하여 리페어를 진행하고, 상기 불량 메모리 셀의 개수가 상기 리던던시 메모리 셀의 개수를 초과하면 제 2 모드를 이용하여 리페어를 진행하는 단계
    를 포함하는 것을 특징으로 하는 반도체 메모리 소자의 리페어 방법.
  15. 청구항 14에 있어서,
    상기 제 1 모드는 상기 불량 메모리 셀에 대해 로우 리던던시 메모리 셀 또는 컬럼 리던던시 메모리 셀만을 이용하여 리페어 동작을 수행하는 것을 특징으로 하는 반도체 메모리 소자의 리페어 방법.
  16. 청구항 14에 있어서,
    상기 제 2 모드는 로우 리던던시 메모리 셀, 컬럼 리던던시 메모리 셀 및 크로스 리던던시 메모리 셀을 이용하여 리페어 동작을 수행하는 것을 특징으로 하는 반도체 메모리 소자의 리페어 방법.
  17. 청구항 14에 있어서,
    상기 메모리 셀 일측면에 배치된 워드라인 드라이버(Wordline Driver);
    상기 워드라인 드라이버 일측면에 배치된 비교부; 및
    상기 워드라인 드라이버 상단 및 하단에 배치된 멀티 디코더(Multi Decoder)를 더 포함하는 것을 특징으로 하는 반도체 메모리 소자의 리페어 방법.
  18. 청구항 17에 있어서,
    상기 불량 메모리 셀과 리던던시 메모리 셀의 개수를 비교하는 단계는 상기 비교부에서 진행하는 것을 특징으로 하는 반도체 메모리 소자의 리페어 방법.
  19. 청구항 17에 있어서,
    상기 크로스 리던던시 메모리 셀을 이용하여 리페어를 수행하는 단계는 상기 멀티 디코더에서 진행하는 것을 특징으로 하는 반도체 메모리 소자의 리페어 방법.
  20. 청구항 14에 있어서,
    상기 크로스 리던던시 메모리 셀은 1-bit 페일 또는 연속된 2-bit 페일에 대해 적용 가능한 것을 특징으로 하는 반도체 메모리 소자의 리페어 방법.
KR1020160008317A 2016-01-22 2016-01-22 반도체 메모리 소자의 리페어 방법 KR20170088221A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160008317A KR20170088221A (ko) 2016-01-22 2016-01-22 반도체 메모리 소자의 리페어 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160008317A KR20170088221A (ko) 2016-01-22 2016-01-22 반도체 메모리 소자의 리페어 방법

Publications (1)

Publication Number Publication Date
KR20170088221A true KR20170088221A (ko) 2017-08-01

Family

ID=59650207

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160008317A KR20170088221A (ko) 2016-01-22 2016-01-22 반도체 메모리 소자의 리페어 방법

Country Status (1)

Country Link
KR (1) KR20170088221A (ko)

Similar Documents

Publication Publication Date Title
US7224596B2 (en) Apparatus and method for repairing semiconductor memory device
US20080229144A1 (en) Flexible row redundancy system
KR100744124B1 (ko) 테스트 시간을 단축하기 위한 리던던시 퓨즈 블락 어레이의배치 방법 및 이를 적용한 메모리 장치
US9886339B2 (en) Semiconductor device using fuse arrays to store weak cell addresses
US11200962B2 (en) Memory devices having spare column remap storages and methods of remapping column addresses in the memory devices
US5025418A (en) Semiconductor device for performing automatic replacement of defective cells
JP2006179131A (ja) メモリシステム及び半導体記憶装置
US6865123B2 (en) Semiconductor memory device with enhanced repair efficiency
KR20000052482A (ko) 다양한 크기를 갖는 결함구제회로
JP3930446B2 (ja) 半導体装置
JP2005353264A (ja) ツイストビットライン構造を有するメモリ装置の冗長回路及び不良セルの救済方法
JP5123140B2 (ja) 強誘電体メモリ
US20080316844A1 (en) Selection method of bit line redundancy repair and apparatus performing the same
US7100090B2 (en) Semiconductor memory device having a test circuit
US6535436B2 (en) Redundant circuit and method for replacing defective memory cells in a memory device
KR20170088221A (ko) 반도체 메모리 소자의 리페어 방법
JPH06203594A (ja) 半導体記憶装置
JPH11121627A (ja) 半導体メモリ
US6906969B2 (en) Hybrid fuses for redundancy
JP5038788B2 (ja) 半導体装置
KR100400771B1 (ko) 워드라인 리던던시 회로
US20220171543A1 (en) Memory with fuse pins shared by multiple-type repairs
KR19990024776A (ko) 오류 점검/정정 회로의 디세이블 회로를 갖는 반도체 장치
KR100772092B1 (ko) 반도체 메모리 장치
KR100532453B1 (ko) 로우 리던던시 효율을 향상시킬 수 있는 로우 리페어 방법및 이를 이용하는 반도체 메모리장치