KR20170087400A - 다이렉트 방열 구조의 메탈 피씨비의 제조방법 및 그에 의해 제조된 피씨비 - Google Patents

다이렉트 방열 구조의 메탈 피씨비의 제조방법 및 그에 의해 제조된 피씨비 Download PDF

Info

Publication number
KR20170087400A
KR20170087400A KR1020160170815A KR20160170815A KR20170087400A KR 20170087400 A KR20170087400 A KR 20170087400A KR 1020160170815 A KR1020160170815 A KR 1020160170815A KR 20160170815 A KR20160170815 A KR 20160170815A KR 20170087400 A KR20170087400 A KR 20170087400A
Authority
KR
South Korea
Prior art keywords
metal layer
copper
build
layer
metal
Prior art date
Application number
KR1020160170815A
Other languages
English (en)
Inventor
김말숙
Original Assignee
김말숙
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김말숙 filed Critical 김말숙
Priority to KR1020160170815A priority Critical patent/KR20170087400A/ko
Publication of KR20170087400A publication Critical patent/KR20170087400A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H05K1/0206—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate by printed thermal vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0047—Drilling of holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
    • H05K3/182—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method
    • H05K3/184—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method using masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명은 다이렉트 방열 구조의 메탈 피씨비의 제조방법 및 그에 의해 제조된 피씨비에 관한 것이다.
본 발명은 베이스기판으로 사용할 메탈층에 프리프레그 및 동박을 적층 부착하여 메탈 피씨비 재료로 구성한 다음, 상기 메탈 피씨비에 비관통 홀 또는 관통 홀 형성 및 상기 비관통 홀 또는 관통 홀을 동도금하여 필링하는 방법으로서 메탈층으로부터 회로기판 상부에 이르는 메탈 빌드업에 의한 다이렉트 방열구조를 마련토록 하는 다이렉트 방열 구조로 제조하는 것을 특징으로 한다.

Description

다이렉트 방열 구조의 메탈 피씨비의 제조방법 및 그에 의해 제조된 피씨비{Manufacturing methods of metal PCB for heat sinking and the metal PCB thereof}
본 발명은 LED와 같이 발열소자들을 기판 실장하여 사용하는데 적합한 다이렉트 방열 구조로 된 메탈 인쇄회로기판(이하, 메탈 피씨비'라 칭함)에 관한 것으로서, 좀더 구체적으로는 메탈 피씨비의 표면 실장부분과 베이스메탈 부분을 홀을 형성하고 관통 홀 및 비관통 홀에 도금하여 필링하는 방법으로 메탈로부터 기판 상부에 이르는 메탈 빌드업 방열구조를 마련토록 하는 다이렉트 방열 구조의 메탈 피씨비의 제조방법 및 그에 의해 제조된 피씨비에 관한 것이다.
일반적으로 메탈 피씨비는 발열 소자의 성능 및 내구성을 높이기 위해 사용되고 있는데, 기술 발전에 따라 발열 소자의 고전력화 및 소형화에 따라 발열량이 커지고 발열부위 사이즈가 집중되면서 더욱더 방열성이 우수한 기판 제품에 대한 필요성이 요구되고 있다. 기존에 알려진 페더스틀 기판(Pedestal PCB)은 상술한 시장의 요구를 만족시킬 수 있는 제품이라 할 것이다. 일반적인 메탈 피씨비 구조는 도 1에서와 같이 베이스 기판으로서 메탈층(1), 절연층(2), 도전층(3)으로 구성되며, 전술한 종래의 페더스틀 기판의 층 구조에 대해 도 2에서 예시하고 있는데 높은 열전도성에 의한 방열층 역할을 하는 메탈층(1)의 필요 부분을 돌기(4) 형성하여 절연층(3) 제거부분에서 피씨비 상부로 돌출되게 한 구조이다.
그러나, 상술한 종래의 페더스틀 기판은 에칭 방식을 이용하여 복잡한 공정으로 제조되는 제품으로서 그 제조 공정이 복잡하고 제조 비용이 많이 발생하는 단점이 있다.
본 발명은 LED와 같이 발열소자들을 기판 실장하여 사용하는데 적합한 다이렉트 방열 구조로 된 메탈 인쇄회로기판(이하, 메탈 피씨비'라 칭함)에 관한 것으로서, 좀더 구체적으로는 메탈 피씨비에 비관통 홀 형성과 함께 비관통 홀을 동도금하여 필링하는 방법으로 메탈로부터 기판 상부에 이르는 메탈 빌드업에 의한 다이렉트 방열구조를 마련토록 하는 다이렉트 방열 구조의 메탈 피씨비의 제조방법 및 그에 의해 제조된 피씨비에 관한 것이다.
본 발명은 상술한 종래의 단점들을 극복하기 위해 기존 메탈 피씨비에 홀 가공 및 금속 도금을 적용하여 다이렉트로 연결하여 열전도율을 높게 함으로써 메탈 피씨비의 방열 기능을 향상시킴과 아울러 종래보다 간단하게 열전도효율이 높은 방열 구조 및 방법을 구현하려는데 목적을 두고 있다.
상술한 목적을 달성하기 위한 본 발명은,
a) 베이스 기판으로 메탈층을 사용하여 그 상부에 절연층으로서 프리프레그 및 도전층으로서 사용할 동박(Cooper Foil)을 순차 적층하고 경화하여 부착하는 단계;
b) 실장 부품의 단자패드 또는 그 부위에 인접하게 상부 부품 실장층과 하부 메탈층을 연결하여 부품 방열용 열전도를 하기 위한 빌드업 홀을 형성하되, 상기 도전층 상부로부터 하방으로 드릴링하는 방법으로 상기 메탈층을 침투하여 비관통 깊이 또는 관통되는 깊이로 홀 가공을 행하는 단계;
c) 상기 b)단계 결과물의 도전층 상부 전면에 상기 화학 동도금 및 전해 동도금 하는 방법으로 상기 메탈층으로부터 상기 도전층까지 연결되도록 상기 빌드업 홀을 필링시키거나 상기 빌드업 홀에 두터운 도금측벽을 형성하여 상부 부품 실장층과 하부 베이스 메탈층을 연결하는 단계;
d) 상기 c) 단계 결과물을 도전층 상부에 일반적인 포토리소그래피 공정에 의하여 원하는 회로패턴을 포함한 동 패턴을 형성하는 단계;
e) 상기 d) 단계 결과물의 상부 전면에 감광성잉크를 도포한 후 외형가공 및 동 패턴 부위를 표면처리 노출시켜 후속의 SMT공정(표면실장 공정)에서 상기 표면 노출된 동 패턴 부위에 부품 솔더링 할 수 있게 하여 준비하여 메탈 피씨비 제조를 완성하는 단계;
로 행하는 것을 특징으로 하는 다이렉트 방열 구조의 메탈 피씨비의 제조방법을 제공한다.
상술한 본 발명의 구성에 있어서, 상기 빌드업 홀은 상기 포토리소그래피 공정 후에 도전층으로부터 동 패턴이 남는 위치 및 동 패턴이 제거되는 위치를 포함하는 것이 바람직하다. 상기 동 패턴이 남는 위치는 회로패턴이 될 수도 있고 회로패턴으로 사용되지 않는 열전도를 위한 전용의 동 패턴이 될 수도 있다.
또, 본 발명에서, 상기 부품은 발열성 부품이고, 상기 부품 실장될 부품의 단자패드 부위에 대응하는 동 패턴으로서 하나의 동 패턴 당 다수개의 빌드업 홀을 형성하는 것을 다른 특징으로 한다.
아울러, 부품 실장되는 발열성 부품을 후속의 SMT 공정에서 기판에 실장할 때 동 패턴에 부품의 단자패드가 솔더링되도록 실장하는 구조로 하여 열전도 되게 하여 방열하는 방법은, 부품 발열몸체를 기판상부와 밀착시키기 용이한 플립 칩 등의 채용하는 경우에 더욱 바람직하다. 또한, 실장 부품의 형태나 구조에 따라서는, 발열부품 발열몸체를 동 패턴에 밀착시키기 위하여 상기 동 패턴(33a)과 별도의 다른 동 패턴을 상기 동 패턴과 인접하게 형성하고 부품을 실장하는 방법을 채택할 수 있다.
상기 메탈층은 알루미늄, 아연, 구리의 단일 금속 또는 이를 주재료로 하는 합금을 사용하여 열전도성을 높일 수 있도록 한다. 이때 동도금에 대한 부착성이 양호하도록 하는 것이 바람직한데, 알루미늄으로 메탈을 사용할 경우, 본원 공정에서 PP 또는 PE 등 합성수지제의 보호필름이 메탈층 바깥면(하부면)에 부착된 상태에서 징 캐스트 처리로 아연피막 처리후 화학동도금 및 전해동도금을 순차 행하는 것이 바람직하다. 또, 메탈층으로서 아연이나 동을 사용할 경우, 본원 공정에서 내산성 드라이필름을 메탈층 바깥면에 부착된 상태에서 화학동도금 및 전해동도금을 순차 행하는 것이 바람직하다. 즉, 전해도금시 메탈층은 홀(관통홀 또는 비관통홀)을 제외하고 전기도금되지 않도록 절연시키도록 하는 공정을 포함하는 것이다.
상기 전해동도금은 디핑 방식을 사용하는 것이 바람직하다.
한편, 본 발명은 상술한 일련의 공정 방법으로 제조되어 베이스기판으로서 메탈층, 그 위에 프레프레그로 적층 형성된 절연층, 그 위에 동박 적층되어 형성된 도전층의 회로패턴으로 이루어진 3층 구조를 가지며, 상기 회로패턴으로부터 메탈층을 침투하여 필링된 동에 의해 방열용 빌드업 홀이 형성된 것을 특징으로 하는 메탈 피씨비를 제공한다. 여기에서, 상기 도전층의 상부에 절연층 및 도전층을 더 가지는 멀티 레이어 구조인 경우, 상기 빌드업 홀은 상기 멀티 레이어 상부에서 상기 메탈층으로 침투되어 필링된 동(Cu) 포스트로 이루어짐을 특징으로 한다.
이와 같이 구성되는 본 발명은 메탈 피씨비에 비관통 또는 관통되는 홀의 형성과 함께 비관통 또는 관통 홀을 동도금하여 필링하는 방법으로 메탈로부터 기판 상부에 이르도록 동도금으로 다이렉트 연결하는 메탈 빌드업에 의한 다이렉트 방열구조로 된 메탈 피씨비의 제조방법을 제공함으로써 보다 저렴한 비용과 간편한 공정으로 방열대책이 우수한 메탈 피씨비를 제조할 수 있게 되는 효과가 있다.
아울러, 본 발명은 방열 구조를 제공하는 빌드업 홀을 회로기판의 상부으로부터 메탈에 침투하여 관통 또는 비관통하여 형성하는 것이되, 그 방법이 드릴링 하는 방법으로 형성하는 것이므로, 회로기판 상부의 동 패턴의 수정이 있는 경우에도 이에 대응하여 수정 작업이 용이하므로 발열소자 사양 변경 및 이로 인한 동 패턴의 좌표 수정, 발열설계 조정 및 빌드업 홀 추가 등과 같은 여러 측면의 설계 변경이 많은 피씨비 제품에서 유리한 효과가 있다.
도 1a 및 도 1b는 각각 종래의 일반적인 메탈피씨비 및 페더스틀 피씨비의 층구조를 예시한 단면도,
도 2a 및 2b는 본 발명에 의한 메탈 피씨비의 순차적 제조방법을 보인 공정 순서를 보인 층단면도,
도 3은 본 발명에 의한 도 2a 및 도 2b에 도시된 공정 이후의 후속 공정을 개략적으로 설명한 공정 순서 블록도,
도 4는 본 발명의 실시예에 의한 방열용 열전도 부위인 동 패턴 형성 후 잉크층 절연 후 부품 실장을 위해 노출시키는 마감공정을 설명하기 위한 도면,
이하, 본 발명에 대하여 실시예로 도시된 도면을 참조하여 구체적으로 설명하기로 한다. 도면에서 도 2a 및 도 2b는 순차적 공정을 나타내는 것으로서 지면관계 상 나눈 것이므로 통합하여 도 2로 해석하면 될 것이며, 후술하는 실시예의 설명에서는 도 2로 지칭하여 설명될 것이다.
본 발명에 의한 메탈 피씨비는, 도 2의 (바)에 도시된 바와 같이, 베이스기판으로서 메탈층(10), 그 위에 프레프레그로 적층된 절연층(20), 절연층 위로 동박이 적층되어 형성된 도전층(30)의 동 패턴(30a)으로 이루어진 3층 단면 구조를 가지며, 상기 동 패턴(30a)으로부터 메탈층(10)을 침투하여 전해 동도금시에 필링된 부분에 의해 방열용 빌드업 비아가 형성된 구조이다.
도 2의 (가) 도면 내지 (바) 도면을 참조하여 본 발명의 메탈 피씨비를 제조하기 위한 공정 방법을 설명하면 다음과 같다. 도 2의 (나) 내지 (바) 도면과, 도 4의 (가) 내지 (나)의 도면에서, 좌측 도면은 후술될 비관통 빌드업 비아홀(40a), 그리고 우측 도면은 후술될 관통 빌드업 비아홀(40b)로서 이 두 비아홀(40a)(40b)는 모두 메탈층(10)을 천공하여 침투하는 형태로 된다.
이러한 빌드업 비아홀(40a)(40b)에 동 도금에 의한 비관통 또는 관통의 빌드업 비아(41a)(41b)을 형성하여 본 발명의 열전도용 다이렉트 방열 구조를 구현하는 공정 과정을 설명하기 위한 도면이다.
먼저, 도 2의 (가) 도면과 같이 베이스 기판으로 메탈층(10)을 사용하여 그 상부에 절연층(20)으로서 프리프레그 및 동도금 이전의 도전층(30)으로 사용할 동박(Cooper Foil)을 순차 적층하고 경화하여 부착하여 패턴형성 이전의 동박적층 메탈기판(2)을 형성한다.
도 2의 (나) 도면 내지 (마) 도면에 도시된 바와같이, 앞의 도 2의 (가)를 참조해 설명된 공정에 이어서, 본 발명에 의해 완성된 후의 메탈 기판(2)에 부품 실장할 칩(chip)의 단자패드와 솔더링 대면될 좌표 위치 또는 이와 인접한 좌표 위치에 메탈기판 상부의 동 패턴(30a)과 메탈기판 하부의 메탈층(10) 간을 상하 연결하여 부품 방열용 열전도를 하기 위한 빌드업 비아(41a)(41b)를 형성하되, 부품 실장될 단자패드 패턴(30a)이 위치할 부위 또는 단자패드 패턴(30a)이 위치할 부위의 좌표에 인접한 위치로 칩(chip)의 방열용 열전도를 위한 빌드업 비아(41a)(41b)를 형성하기 위해 사전에 상기 도전층(30) 상부로부터 하방으로 드릴링 하는 방법으로 상기 메탈층(10)을 침투하여 비관통되는 깊이로 도 2의 (나)도면 이하의 각 도면들 중 좌측 도시의 비관통 빌드업 비아홀(40a) 또는 우측 도시 도면의 메탈층(10)을 관통하는 빌드업 비아홀(40b)을 가공한다.
도 2의 (나) 내지 (다)의 미설명부호 12,22,33은 빌드업 비아홀(40a)(40b)를 이루는 각 층(10,20,30)별 드릴링 형성된 홀이다. 또, 도 2의 (다)의 도면부호 42는 메탈층(10)의 홀 가공된 벽으로서, 이 벽 부분은 도금(전해도금시 화학 동 도금 또는 후술될 징 캐스트 피막)되어 상부 도전층(10)과 열 전도시킬 도금 부분으로서 미리 형성된다.
도 2의 (바)에서 발열 부품과 솔더링시켜 열전도를 행하는 동 패턴(30a)은 동박 도전층(10) 및 이 도전층(10) 상부에 올려진 도금층(44)으로부터 패터닝되어 형성된 부분을 모두 포함한다.
이렇게 빌드업 비아홀(40a)(40b) 가공된 결과물을 도 2의 (다) 내지 (라) 도면에서 보인 바와 같이 상기 도전층(30)의 상부 전면에 상기 화학 동도금 및 전해 동도금의 방법으로 상기 메탈층(10)으로부터 상기 도전층(30)까지 연결되도록 상기 비관통 빌드업 비아홀(40a)을 동 필링하여 동 포스트(44a)를 형성하거나 상기 비관통 빌드업 비아홀(40a) 또는 관통 빌드업 관통홀(40b)에 두터운 도금측벽을 형성하여 방열용 빌드업 비아(41a)(41b)를 형성하는 단계를 행한다. 이때, 상기 메탈층(30)이 알루미늄 소재를 사용하는 경우, 징 캐스트(zinc cast) 공정으로 아연 피막 처리하여 후속되는 공정에서 앞서 가공한 빌드업 비아홀(40a)(40b)의 화학적 손상을 방지하도록 함과 아울러 동 도금 피막의 품질을 향상시킬 수 있게 한다.
이어서, 도 2의 (마) 내지 (바) 도면의 공정 순서와 같이, 전해도금에 의해 동 도금층(44) 및 동 포스트(44a)에 의한 빌드업 비아가 형성된 상태에서 공지의 포토리소그래피 공정에 의하여 상기 동 도금층(44)을 포함한 도금층(30)으로부터 원하는 회로 패턴과 함께 발열부품의 단자패드를 솔더링시킬 동 패턴(30a)을 형성하는 순차 공정을 포함하여 제조된다. 여기에서, 상기 회로 패턴 및 동 패턴(30a)의 형성 이전에 가이드 홀(도 2에서 도시생략)을 드릴링하는 것이 바람직하다.(도 3의 S1 ~ S2 단계 참조)
이와 같은 공정 이후에는 도 3 및 도 4에 도시된 바와 같이, 이전 단계 결과물의 상부 전면에 감광성잉크(PSR)를 도포 형성한 후 외형가공 및 선택적 노광 현상에 의한 감광성잉크층(PSR)을 선택 제거하는 표면처리방법으로 실장할 부품의 단자패드에 대응하거나 부품몸체가 열전도 가능하게 접촉될 인접 위치에 앞의 도 2의 공정을 통해 설명한 바와같이 미리 형성된 동 패턴(30a) 부위를 노출시켜 후속의 칩(Chip) 등 부품의 SMT공정(표면실장 공정)에서 상기 표면 노출된 동 패턴(30a) 부위에 부품을 솔더링 할 수 있게 준비하여 메탈 피씨비 제조를 완료한다(도 3의 S3~S6 단계, 도 4의 (가) 내지 (나) 도면 참조).
여기에서 상기 동 패턴(30a)은 도 4의 예시도면과 같이 또 다른 동 패턴(부품 패드와 솔더링 될 동 패턴)과 별도의 인접한 동 패턴으로서 부품 몸체를 부착하는 것이 될 수도 있고, 또는 상기 동 패턴(30a)이 피씨비의 회로설계 아트웍 상 회로의 접지로서 사용되는 경우 등, 실장 부품의 단자 패드와 직접 연결되는 것일 수도 있다.
상기 메탈층(10)은 열전도성이 좋고 가벼운 알루미늄을 채택하여 사용할 수 있는데, 동도금 필링시에 비관통 빌드업 비아홀(40a)에 동이 침투하여 메탈층(10)의 홀(12) 내부와 부착되는 긴밀성을 고려한다면 필링을 위한 화학 동도금 및 전해 동도금시에 친화성이 좋은 합금 또는 금속을 선택하여 채택함도 바람직하다. 또, 상기 전해 동도금은 일반적인 침지 방식의 전해도금의 방법으로 행하는 것이며, 이의 전처리 과정인 화학동 도금시에도 미리 메탈층(10)의 바깥 면(하부면,측면)이 노출되지 않게 하여 공정 후에도 메탈층(10)의 외표면을 본래 재질로 현출되게 하는 것이 바람직하다.
이를 위해 메탈층(10)에 보호필름 또는 드라이 필름으로 보호한 상태에서 앞에서 설명한 도금 공정(화학동 도금 및 전해 동도금)을 행한다. 상기 보호 필름 또는 드라이 필름은 비관통 빌드업 비아홀(40a) 또는 관통 빌드업 비아홀(40b) 형성 이전에 부착한 상태이거나 관통 빌드업 비아홀(40b) 형성 이후에 부착한 상태 모두에서 가능하다. 이러한 보호필름 또는 드라이필름의 부착을 빌드업 비아홀 형성 이전에 부착하면 관통 빌드업 비아홀(40b)의 경우에는 일반적인 방법의 화학 동도금 및 전해 동도금시에 관통 빌드업 비아홀(40b) 하부 측의 도금 부착성이 더욱 양호할 것이다.
앞에서의 공정상 상기 비관통 빌드업 비아홀(40a) 또는 관통 빌드업 비아홀(40b), 그리고 빌드업 비아(41a)(41b)의 위치는, 상기 포토리소그래피 공정 후에 도전층으로부터 동 패턴(30a)이 남는 위치로 정의되었으나, 본 발명에서는 상기 도전층으로부터 동 패턴(30a)이 제거되는 위치를 포함하지 않는 것으로서 굳이 한정할 필요없이 동 패턴(30a)이 남는 위치와 함께 존재시킬 수도 있다.
본 발명은 메탈층(10)으로 회로기판의 상부 실장 부품의 발열을 메탈층(10)으로 열전도하기 좋게 하는 것으로서, 상기 부품은 최근 많이 사용되고 있는 LED와 같은 발열성 부품에 해당한다. 본 발명의 기술사상에서, 상기 부품 실장될 부품 단자패드 부위에 대응하는 동 패턴에 하나의 동 패턴 당 한 개의 빌드업 홀로서 발열대책이 부족한 경우에는 하나의 동 패턴 당 다수개의 빌드업 홀(40a)을 형성하여 빌드업 홀(40a)의 열전도에 의한 방열 구조를 갖게 할 수 있다.
본 발명에서, 실장 부품의 형태나 구조에 따라서는, 발열부품 발열몸체를 동 패턴(30a)에 밀착시키기 위하여 상기 동 패턴(33a)과 별도의 다른 동 패턴을 상기 동 패턴(30a)과 인접하게 형성하고 부품을 실장하는 방법을 채택할 수 있다.
본 발명에서는 메탈층(10),절열층(20),도전층(30)의 적층 부착을 미리 행하여 각 층(10)(20)(30) 간의 부착,고정성을 부여한 후, 메탈층(10)까지 비관통 침투하는 드릴링 깊이를 제어하여 빌드업 비아(41a) 형성을 위한 비관통 비아홀(40a)을 형성하는 것은, 동 도금 필링시에 도금되어 홀 필링되는 품질, 즉 빌드업 비아홀(40)의 내측벽에 대한 부착성, 홀 공간을 채우는 충만성, 메탈층(10)의 홀(12) 가공면의 메탈 조직과 긴밀한 접촉성에서도 효과적일 것이다.
만약, 메탈층(10)에 드릴링을 먼저 행하고 그 위에 프리프레그 및 동박의 적층을 행할 경우 프리프레그에 비경화 접착제 성분에 의해 메탈층(10)까지 비관통 홀(40)의 수직벽이 일직선으로 깨끗하게 연통하지 않게 되고 비관통 빌드업 비아홀(40a)의 필링시에 필링 도금의 불량이 야기될 우려가 크며, 메탈과의 접촉 긴밀성에서도 불리하게 작용할 것이다.
또한, 본 발명은 비관통 빌드업 비아홀(40a) 뿐 아니라 도 2의 도면에서 우측부분에 도시한 관통 빌드업 비아홀(40b)로 형성하여 필링하는 방법도 가능할 것이다.
한편, 본 발명의 기술사상은 도 2에 도시된 메탈층(10), 절연층(20), 도전층(30)의 3층 구조에 한정하지 않고 층 구조가 더 많은 다층 피씨비에도 적용될 수 있다. 보다 구체적으로, 도금층(44)을 포함하는 상기 도전층(30)의 상부에 또다른 절연층 및 도전층을 더 가지는 다층 피씨비의 구조인 경우에는, 상기 빌드업 비아홀(41a)(41b)은 상기 다층 피씨비 상부에서 최하부의 상기 메탈층(10)에까지 침투하여 동(Cu) 필링된 동 포스트(44a)를 의미하며, 이는 위 본 발명의 공정에서 설명한 같은 제조방법 기술사상으로부터 가능하다.
즉, 하부층의 제1 피씨비의 회로패턴 형성하는 과정에서 드릴링을 행하지 않고 상부층의 제2 피씨비 적층 후에 메탈층(10)을 비관통 천공하는 깊이 제어된 드릴링을 행하여 앞서 본 발명에서 설명한 비관통 빌드업 비아홀(40a)을 형성하는 것으로 적용하면 된다.
2 - 동박적층 메탈기판
10 : 메탈층 20 : 절연층
30 : 도전층 30a : 패턴
40a : 비관통 빌드업 비아홀 40b : 관통 빌드업 비아홀
41a : 비관통 빌드업 비아 41b : 관통 빌드업 비아
44 : 도금층 44a : 동 포스트
PSR : 감광성잉크

Claims (6)

  1. 발열성 부품을 실장하여 사용하는 방열 구조의 메탈 피씨비의 제조방법으로서,
    a)베이스 기판으로 메탈층(10)을 사용하여 그 상부에 절연층(20)으로서 프리프레그, 및 패턴형성을 위한 동도금시에 도전층(30)으로 사용할 동박(Cooper Foil)을 순차 적층한 후 경화함으로써 하부로부터 상부로 상기 메탈층(10), 절연층(20), 도전층(30)을 순차 부착하여 메탈 베이스 동박기판을 형성하는 단계;
    b) 상기 도전층(10)과 상기 메탈층(30)을 다이렉트 연결하여 실장할 부품의 방열용 열전도 하기 위한 빌드업 비아(41a)(41b)를 형성할 수 있도록, 미리 설정된 실장 부품의 단자패드 부위의 설정 위치에 인접한 위치에 해당하는 상기 도전층(30) 상부의 미리 설정된 좌표로부터 직 하방으로 드릴링 하는 방법으로 상기 도전층(30)으로부터 상기 절연층(20)을 경유하여 상기 메탈층(10)을 비관통하는 깊이 또는 관통하는 깊이로 천공하여 비관통 빌드업 비아홀(40a) 또는 관통 빌드업 비아홀(40b)을 가공하는 단계;
    c) 상기 b)단계 결과물의 도전층(30)의 상부 전면에 화학 동도금 및 전해 동도금을 순차 행하는 방법으로 상기 도전층(30)으로부터 상기 메탈층(10)까지 상기 메탈층(10)을 비관통 침투하여 연결되도록 상기 가공된 비관통 또는 관통 빌드업 비아홀(40a)(40b)의 내벽 내 공간을 동 필링하여 상기 도전층(10)의 부품실장될 인접 부위로부터 상기 메탈층(10)의 일정 깊이까지를 동 포스트(44a) 형성하거나 또는 두터운 도금측벽 형성으로 연결하여 비관통 빌드업 비아(41a) 또는 관통 빌드업 비아(41b)를 형성하되, 상기 화학 동도금 및 전해 동도금 공정을 상기 메탈층(10)의 외표면을 보호필름 또는 드라이필름으로 보호된 상태에서 진행하는 단계;
    d) 상기 c)단계를 마친 후 동 도금층(44) 및 동 포스트(44a)가 형성된 상태에서 상기 도전층(30)으로부터 공지의 포토리소그래피 공정에 의하여 원하는 회로 패턴을 형성함과 함께 상기 비관통 빌드업 비아(41a) 또는 관통 빌드업 비아(41b) 영역을 내포하는 면적의 동 패턴(30a)을 동시에 형성하는 단계;
    e) 상기 d)단계 결과물의 상부 전면에 감광성잉크를 도포한 후 외형가공 및 노광 및 현상 공정에 의해 상기 비관통 빌드업 비아(41a) 또는 관통 빌드업 비아(41b) 영역을 내포하는 동 패턴(30a)을 선택적으로 표면 노출되게 하는 단계;
    로 행하여서, 상기 e)단계에서 표면 노출된 동 패턴(30a)에 솔더링 되는 실장 부품의 발열이 상기 비관통 빌드업 비아(41a) 또는 관통 빌드업 비아(41b)를 통해 상기 메탈층(10)의 심부로까지 다이렉트 열전도 되게 구성한 것을 특징으로 하는 다이렉트 방열 구조의 메탈 피씨비의 제조방법.
  2. 제 1항에 있어서, 상기 비관통 빌드업 비아(41a) 또는 관통 빌드업 비아(41b)는 상기 포토리소그래피 공정 후에 도전층(30)으로부터 동 패턴(30a)이 남는 위치로 형성되어지되 상기 동 패턴(30a)이 남는 위치는 동 패턴 형성시에 회로 패턴으로 사용되지 않는 열전도를 위한 전용의 동 패턴의 위치이고,
    상기 화학 동 도금 및 전해 동도금을 행하기 이전에 상기 메탈층(10)의 노출된 외표면 하부 전면에 보호필름 또는 드라이 필름으로 커버된 상태에서 도금을 행하는 것을 특징으로 하는 다이렉트 방열 구조의 메탈 피씨비의 제조방법.
  3. 제 2항에 있어서, 상기 동 패턴(30a) 한 개 당 상기 비관통 빌드업 비아(41a), 상기 관통 빌드업 비아(41b) 중 어느 하나 또는 두 개가 혼합된 비아로서 다수 개의 비아로 형성되어, 상기 동 패턴(30a)에서 상기 다수 개의 빌드업 비아를 통해서 상기 메탈층(10)의 심부로 다중 열 전도되게 한 것을 특징으로 하는 다이렉트 방열 구조의 메탈 피씨비의 제조방법.
  4. 제 1항에 있어서, 상기 메탈층(10)이 알루미늄인 경우에 상기 비관통 또는 관통 빌드업 비아홀(40a)(40b)을 드릴링한 후 화학 동 도금 처리 이전 공정에서 징 캐스트에 의한 상기 빌드업 비아홀(40a)(40b) 내벽에 아연 피막이 형성되게 하되 이때 상기 메탈층(10)의 하부 외표면 전면에 보호테이프로 부착하여 상기 메탈층(10) 외표면을 보호 처리하여 징 캐스트 아연 피막 형성 공정을 행하고,
    상기 보호테이프는 상기 빌드업 비아홀(40a)(40b)을 필링하는 이후의 화학도금 및 전해 동도금을 포함하는 도금 공정시에도 그대로 부착 사용되는 것으로서 상기 메탈층(10)의 하부 외표면 전면을 커버하는 보호필름 또는 드라이 필름인 것을 특징으로 하는 다이렉트 방열 구조의 메탈 피씨비의 제조방법.
  5. 제 3항 또는 제 4항의 방법으로 제조되어, 베이스기판으로서 메탈층(10), 그 위에 프레프레그로 적층된 절연층(20), 그 위에 절연층 위로 동박이 적층되어 형성된 도전층(30)으로부터 회로 패턴을 포함하는 동 패턴(30a)이 형성된 단면상 3층 구조의 메탈기판으로 이루어지되,
    상기 동 패턴(30a)으로부터 메탈층(10)을 비관통 침투 또는 관통하여 메탈층(10)의 심부까지 동도금 필링되어 형성된 비관통 빌드업 비아(41a) 또는 관통 빌드업 비아(41b)에 의해 메탈층 심부로 열전도되어 메탈층 심부에서 열 확산되어 방열되는 구조를 이루는 것을 특징으로 하는 다이렉트 방열구조의 메탈 피씨비.
  6. 제 5항에 있어서, 상기 도전층(30)의 상부에 또 다른 절연층 및 도전층을 더 가지는 다층회로기판의 구조인 경우, 상기 비관통 빌드업 비아(41a)로 채택되어 상기 다층회로기판의 최상부 회로기판의 동 패턴과, 상기 도전층(30)최하부에 위치한 상기 메탈층(10)의 심부까지 비관통으로 침투되어 함께 연결되는 구조이거나, 상기 관통 빌드업 비아(41b)로 채택되어 상기 다층회로기판의 최상부 회로기판의 동 패턴과, 상기 도전층(30)최하부에 위치한 상기 메탈층(10)을 관통하면서 함께 연결되는 동 도금 필링된 동 포스트(44a)로 이루어진 것을 특징으로 하는 메탈 피씨비.

KR1020160170815A 2016-12-14 2016-12-14 다이렉트 방열 구조의 메탈 피씨비의 제조방법 및 그에 의해 제조된 피씨비 KR20170087400A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160170815A KR20170087400A (ko) 2016-12-14 2016-12-14 다이렉트 방열 구조의 메탈 피씨비의 제조방법 및 그에 의해 제조된 피씨비

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160170815A KR20170087400A (ko) 2016-12-14 2016-12-14 다이렉트 방열 구조의 메탈 피씨비의 제조방법 및 그에 의해 제조된 피씨비

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020160006827 Division 2016-01-20

Publications (1)

Publication Number Publication Date
KR20170087400A true KR20170087400A (ko) 2017-07-28

Family

ID=59422515

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160170815A KR20170087400A (ko) 2016-12-14 2016-12-14 다이렉트 방열 구조의 메탈 피씨비의 제조방법 및 그에 의해 제조된 피씨비

Country Status (1)

Country Link
KR (1) KR20170087400A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108770191A (zh) * 2018-08-21 2018-11-06 信丰福昌发电子有限公司 一种新能源汽车铜基线路板及其制作方法
CN114286508A (zh) * 2020-09-28 2022-04-05 深南电路股份有限公司 一种线路板及其制造方法
CN114698243A (zh) * 2018-09-07 2022-07-01 上海嘉楠捷思信息技术有限公司 一种计算电路板以及包括该计算电路板的计算设备

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108770191A (zh) * 2018-08-21 2018-11-06 信丰福昌发电子有限公司 一种新能源汽车铜基线路板及其制作方法
CN108770191B (zh) * 2018-08-21 2024-02-23 信丰福昌发电子有限公司 一种新能源汽车铜基线路板及其制作方法
CN114698243A (zh) * 2018-09-07 2022-07-01 上海嘉楠捷思信息技术有限公司 一种计算电路板以及包括该计算电路板的计算设备
CN114286508A (zh) * 2020-09-28 2022-04-05 深南电路股份有限公司 一种线路板及其制造方法

Similar Documents

Publication Publication Date Title
US20110209911A1 (en) Wiring board and method for manufacturing the same
TWI617225B (zh) 印刷電路板及其製造方法
JP6189592B2 (ja) 部品組込み型印刷回路基板及びその製造方法
KR20120072689A (ko) 방열회로기판 및 그 제조 방법
KR20170087400A (ko) 다이렉트 방열 구조의 메탈 피씨비의 제조방법 및 그에 의해 제조된 피씨비
JP2007288022A (ja) 多層プリント配線板及びその製造方法
TWI500366B (zh) Multilayer printed wiring board and manufacturing method thereof
KR101044787B1 (ko) 인쇄회로기판 제조방법
JP2015170769A (ja) プリント配線板及びプリント配線板の製造方法
JP4964322B2 (ja) 放熱基板およびその製造方法
JP4319917B2 (ja) 部品内蔵配線板の製造方法
JP4279090B2 (ja) 部品内蔵配線板の製造方法、部品内蔵配線板
JP4282161B2 (ja) 多層プリント配線板及び多層プリント配線板の製造方法
CN105191512B (zh) 印刷电路板及其制造方法
KR20100109699A (ko) 인쇄회로기판의 제조방법
KR101089923B1 (ko) 인쇄회로기판의 제조방법
JP2004111578A (ja) ヒートスプレッダー付きビルドアップ型の配線基板の製造方法とヒートスプレッダー付きビルドアップ型の配線基板
JP6725099B2 (ja) プリント回路基板及びその製造方法
JP4802402B2 (ja) 高密度多層ビルドアップ配線板及びその製造方法
KR101205431B1 (ko) 구리 코어 구조의 방열 인쇄회로기판 제조방법
JP2010262954A (ja) 配線基板の製造方法
KR101171100B1 (ko) 회로기판 제조방법
KR20090070117A (ko) 아노다이징을 이용한 금속 기판 및 이의 제조방법
TW201532239A (zh) 嵌入式基板及其製造方法
JP2005072414A (ja) 部品内蔵配線板の製造方法、部品内蔵配線板

Legal Events

Date Code Title Description
A107 Divisional application of patent