KR20170080820A - 표시 패널과 이를 포함하는 표시 장치 및 표시 장치의 구동 방법 - Google Patents

표시 패널과 이를 포함하는 표시 장치 및 표시 장치의 구동 방법 Download PDF

Info

Publication number
KR20170080820A
KR20170080820A KR1020150189956A KR20150189956A KR20170080820A KR 20170080820 A KR20170080820 A KR 20170080820A KR 1020150189956 A KR1020150189956 A KR 1020150189956A KR 20150189956 A KR20150189956 A KR 20150189956A KR 20170080820 A KR20170080820 A KR 20170080820A
Authority
KR
South Korea
Prior art keywords
pixel
data line
data
gate
data lines
Prior art date
Application number
KR1020150189956A
Other languages
English (en)
Other versions
KR102388241B1 (ko
Inventor
이윤주
정재훈
양인영
전광훈
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020150189956A priority Critical patent/KR102388241B1/ko
Publication of KR20170080820A publication Critical patent/KR20170080820A/ko
Application granted granted Critical
Publication of KR102388241B1 publication Critical patent/KR102388241B1/ko

Links

Images

Classifications

    • H01L27/3276—
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • H01L27/326—
    • H01L51/56—
    • H01L2227/32—

Abstract

본 발명은 서로 인접하여 배치된 데이터 라인들이 하나로 합쳐지는 각형 불량을 방지할 수 있는 표시 패널과 이를 포함하는 표시 장치 및 표시 장치의 구동 방법에 관한 것이다. 본 발명은 서로 인접하여 배치된 데이터 라인들 중 어느 하나를 다른 물질로 형성하여 서로 간의 간섭을 최소화 할 수 있는 것을 기술적 특징으로 한다. 본 발명에 의하면 서로 인접하여 배치된 데이터 라인들 중 어느 하나를 다른 물질로 형성함으로써 종래 기술에 비해 표시 장치의 개구율 감소를 최소화 할 수 있고, 표시 패널의 구동 성능을 향상시킬 수 있다.

Description

표시 패널과 이를 포함하는 표시 장치 및 표시 장치의 구동 방법{DISPLAY PANEL AND DISPLAY PANEL INCLUDING THE SAME AND DRIVING METHOD THEREOF}
본 발명은 표시 패널과 이를 포함하는 표시 장치 및 표시 장치의 구동 방법에 관한 것이다.
반도체 기술의 급격한 진보에 힘입어 전자 기기의 소형화, 박형화 및 경량화 추세가 이어지면서, 이와 같은 새로운 전자 기기에서 처리되는 정보를 사용자가 육안으로 확인하기 위한 인터페이스 역할을 하는 표시 장치의 발전이 이루어져 왔다. 근래에는 액정 표시 장치(Liquid Crystal Display Device), 플라즈마 표시 장치(Plasma Display Device), 유기 발광 표시 장치(Organic Light Emitting Display Device)와 같은 여러 가지 표시 장치가 사용되고 있다.
전술한 표시 장치 중 액정 표시 장치 또는 유기 발광 표시 장치는 교차하는 다수의 데이터 라인 및 다수의 게이트 라인과 이들이 서로 교차하는 지점에 배치되는 서브 화소들을 포함하는 표시 패널, 다수의 데이터 라인으로 데이터 신호를 제공하는 데이터 구동부, 다수의 게이트 라인으로 게이트 신호를 제공하는 게이트 구동부를 포함한다. 이와 같은 표시 장치는 게이트 구동부에 의해 출력되는 게이트 신호 및 데이터 구동부에 의해 출력되는 데이터 신호를 기반으로 표시 패널이 빛을 발산하거나 투과시킴으로써 특정 영상을 표시할 수 있다. 즉, 게이트 구동부에 의해 출력되는 게이트 신호가 순차적으로 게이트 라인에 공급되면, 이에 응답하여 데이터 구동부를 통해 공급되는 데이터 신호가 데이터 라인을 통해 각각의 서브 화소에 전달됨으로써 원하는 영상을 표시할 수 있다.
영상을 표시하기 위한 단위 화소는 각각의 서브 화소를 구동하기 위한 데이터 라인과 연결되어 있으며, 데이터 라인들은 서브 화소들 사이에 서로 인접하여 배치된다. 또한, 데이터 라인들은 서로 동일한 물질로 형성되어 있다.
따라서, 데이터 라인 공정 진행시 공정상 이물 또는 공정 조건 마진(Margin) 부족으로 인한 서로 인접하여 배치된 데이터 라인들이 하나로 합쳐지는 각형 불량이 발생하게 된다. 이에 따라 데이터 라인에 각형 불량이 발생하는 경우, 서로 다른 데이터 라인이 컨택(Contact)되게 되며, 라인성 딤(Dim)이나 데이터 왜곡이 발생할 수 있다.
또한, 서로 인접하여 배치된 데이터 라인들의 컨택을 방지하기 위해 서로 인접한 데이터 라인들의 간격을 최대한 유지해야 하는데, 이는 표시 장치의 개구율 감소가 발생하게 된다. 따라서, 표시 장치의 개구율 감소를 최소화 하기 위해서는 데이터 라인의 선폭을 줄여야 하는데 이는 데이터 라인의 저항 증가로 인해 표시 패널의 구동 성능을 저하시키는 문제가 있다.
본 발명은 서로 인접하여 배치된 데이터 라인들이 하나로 합쳐지는 각형 불량을 방지할 수 있는 표시 패널과 이를 포함하는 표시 장치 및 표시 장치의 구동 방법을 제공하는 것을 일 목적으로 한다.
본 발명은 서로 다른 데이터 라인이 컨택되어 발생하는 라인성 딤이나 데이터 왜곡을 방지할 수 있는 표시 패널과 이를 포함하는 표시 장치 및 표시 장치의 구동 방법을 제공하는 것을 다른 목적으로 한다.
본 발명은 표시 장치의 개구율 감소를 최소화 할 수 있는 표시 패널과 이를 포함하는 표시 장치 및 표시 장치의 구동 방법을 제공하는 것을 다른 목적으로 한다.
본 발명은 표시 패널의 구동 성능을 향상시킬 수 있는 표시 패널과 이를 포함하는 표시 장치 및 표시 장치의 구동 방법을 제공하는 것을 다른 목적으로 한다.
전술한 바와 같은 목적을 달성하기 위하여 본 발명은 서로 인접하여 배치된 데이터 라인들 중 어느 하나를 다른 물질로 형성하여 서로 간의 간섭을 최소화 할 수 있는 표시 패널과 이를 포함하는 표시 장치 및 표시 장치의 구동 방법을 제공한다.
보다 구체적으로, 본 발명에서는 서로 인접하여 배치된 데이터 라인들 중 어느 하나를 다른 물질로 형성하여 서로 인접한 데이터 라인들이 서로 이격되도록 다른 층에 형성된다. 이에 따라 서로 인접한 데이터 라인들 간에 수천Å 이상의 절연막이 존재하게 되어 서로 인접한 데이터 라인들 사이에 각형 불량이 발생하는 것을 방지한다.
또한, 본 발명에서는 서로 인접하여 배치된 데이터 라인들 중 어느 하나를 화소 영역과 중첩되는 부분에 해당하는 데이터 라인을 다른 물질로 형성하여 서로 인접한 데이터 라인들이 서로 이격되도록 다른 층에 형성한다. 이에 따라 서로 인접한 데이터 라인들 사이에 쇼트가 발생하는 것을 방지한다.
본 발명에 의하면, 서로 인접하여 배치된 데이터 라인들 중 어느 하나를 다른 물질로 형성함으로써 서로 인접하여 배치된 데이터 라인들이 하나로 합쳐지는 각형 불량과 서로 다른 데이터 라인이 컨택되어 발생하는 라인성 딤이나 데이터 왜곡을 방지할 수 있는 효과가 있다.
또한, 본 발명에 의하면, 서로 인접하여 배치된 데이터 라인들 중 어느 하나를 다른 물질로 형성함으로써 표시 장치의 개구율 감소를 최소화 할 수 있고, 표시 패널의 구동 성능을 향상시킬 수 있다.
그리고, 본 발명에 의하면, 서로 인접하여 배치된 데이터 라인들 중 어느 하나를 화소 영역과 중첩되는 부분에 해당하는 데이터 라인을 다른 물질로 형성함으로써 서로 인접하여 배치된 데이터 라인들이 하나로 합쳐지는 각형 불량과 서로 다른 데이터 라인이 컨택되어 발생하는 라인성 딤이나 데이터 왜곡을 방지할 수 있는 효과가 있다.
마지막으로, 본 발명에 의하면, 서로 인접하여 배치된 데이터 라인들 중 어느 하나를 화소 영역과 중첩되는 부분에 해당하는 데이터 라인을 다른 물질로 형성함으로써 표시 장치의 개구율 감소를 최소화 할 수 있고, 표시 패널의 구동 성능을 향상시킬 수 있다.
도 1은 일반적인 표시 장치의 구성도이다.
도 2는 도 1의 화소의 구성도이다.
도 3은 본 발명의 일 실시예에 따른 어레이 기판의 평면도이다.
도 4는 도 3의 구동 트랜지스터(T11)을 나타내는 단면도이다.
도 5는 도 3의 I-I' 선을 따라 자른 단면도이다.
도 6은 도 3의 II-II' 선을 따라 자른 단면도이다.
도 7은 본 발명의 다른 실시예에 따른 어레이 기판의 평면도이다.
도 8은 도 7의 구동 트랜지스터(T21)를 나타내는 도면이다.
도 9는 도 7의 III-III' 선을 따라 자른 단면도이다.
도 10은 도 7의 IV-IV' 선을 따라 자른 단면도이다.
전술한 목적, 특징 및 장점은 첨부된 도면을 참조하여 상세하게 후술되며, 이에 따라 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 것이다. 본 발명을 설명함에 있어서 본 발명과 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 상세한 설명을 생략한다. 이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예를 상세히 설명하기로 한다. 도면에서 동일한 참조부호는 동일 또는 유사한 구성요소를 가리키는 것으로 사용된다.
도 1은 일반적인 표시 장치의 구성도이다.
도 1을 참조하면, 타이밍 제어부(102)는 컴퓨터나 서버와 같은 외부 단말 또는 시스템으로부터 표시하고자 하는 영상에 대한 디지털 데이터 신호(RWGB) 및 제어 신호를 입력 받는다. 여기서, 제어 신호는 입력 클럭(CLK), 수평동기신호(Hsync), 수직동기신호(Vsync), 데이터 인에이블 신호(DE)를 포함할 수 있다.
또한, 타이밍 제어부(102)는 외부로부터 전달되는 제어 신호를 이용하여 게이트 구동부(106)의 구동 타이밍을 제어하는 게이트 제어 신호(GDC)와 데이터 구동부(108)의 구동 타이밍을 제어하는 데이터 제어 신호(DDC)를 생성한다. 그리고, 타이밍 제어부(102)는 외부로부터 전달되는 디지털 데이터 신호(RWGB)를 데이터 구동부(108)로 전송한다.
게이트 구동부(106)는 게이트 제어 신호(GDC)에 응답하여 게이트 신호를 생성하며, 생성된 게이트 신호를 표시 패널(110)에 포함된 다수의 게이트 라인들(GL)에 순차적으로 공급한다.
기준 전압 생성부(104)는 표시 패널(110)의 투과율-전압 특성을 기준으로 설정된 다양한 감마 기준전압들(GMA)을 생성하여 데이터 구동부(108)로 공급한다.
데이터 구동부(108)는 데이터 제어 신호(DDC)에 응답하여 감마 기준전압들(GMA)을 기반으로 디지털 데이터 신호(RWGB)를 아날로그 데이터 신호("이하 데이터 전압"이라 함)로 변환한다. 또한 데이터 구동부(108)는 게이트 구동부(106)에 의해 각 게이트 라인에 게이트 신호가 공급될 때마다 표시 패널(110)에 포함된 다수의 데이터 라인들(DL)에 데이터 전압을 공급한다.
표시패널(110)에는 다수의 게이트 라인들(GL)과 다수의 데이터 라인들(DL)이 포함된다. 다수의 게이트 라인들(GL)과 다수의 데이터 라인들(DL)은 서로 교차되고, 교차 지점에는 화소가 배치된다.
여기서, 화소는 광을 출력하는 유기 발광 다이오드 및 유기 발광 다이오드를 구동하기 위한 구동부를 포함한다. 여기서, 유기 발광 다이오드는, 유기 발광 다이오드에서 발생된 빛이 상부기판을 통해 외부로 방출되는 탑 에미션(Top Emission) 방식으로 구성될 수도 있고, 유기 발광 다이오드에서 발생된 빛이 하부기판으로 방출되는 바텀 에미션(Bottom Emission) 방식으로 구성될 수도 있다.
구동부는 데이터 라인(DL)과 게이트 라인(GL)에 접속되어 유기 발광 다이오드(OLED)의 구동을 제어하기 위해, 구동 트랜지스터(T11), 스위칭 트랜지스터(T12~T13) 및 스토리지 커패시터(C)를 포함하여 구성될 수 있다. 이에 대한 자세한 설명은 도 2를 참조하여 설명하기로 한다.
마지막으로, 게이트 구동부(106)는 타이밍 제어부(102)로부터 입력되는 게이트 제어신호에 응답하여 표시 패널(110)의 게이트 라인들(GL)에 게이트 신호를 순차적으로 공급한다. 이에 따라 게이트 신호가 입력되는 해당 수평라인의 각각의 화소에 형성되어 있는 스위칭 트랜지스터(T12~T13)들이 턴 온되어 각 화소로 영상이 출력될 수 있다.
게이트 구동부(106)는 표시 패널(110)과 독립되게 형성되어, 다양한 방식으로 표시 패널(110)과 전기적으로 연결될 수 있는 형태로 구성될 수 있으나, 표시 패널(110) 내에 실장되어 있는 게이트 인 패널(Gate In Panel: GIP) 방식으로 구성될 수도 있다. 이 경우, 게이트 구동부(106)를 제어하기 위한 게이트 제어 신호로는 스타트 신호(VST) 및 게이트 클럭(GCLK)이 될 수 있다.
또한, 데이터 구동부(108), 게이트 구동부(106) 및 타이밍 제어부(102)가 독립적으로 구성된 것으로 설명되었으나, 데이터 구동부(108) 또는 게이트 구동부(106)들 중 적어도 어느 하나는 타이밍 제어부(102)에 일체로 구성될 수도 있다.
본 발명의 일 실시예에서는 유기 발광 다이오드(OLED)를 포함하는 표시 장치에 대해 설명하였으나, 박막 트랜지스터가 형성된 어레이 기판과 이와 대향 배치되며, 컬러필터가 형성된 컬러필터 기판 및 어레이 기판과 컬러필터 기판 사이의 이격된 공간에 액정이 충진된 액정층으로 구성된 표시 장치에 적용하는 것도 가능하다.
도 2는 도 1의 화소의 구성도이다.
도 2를 참조하면, 본 발명의 화소는 VDD 공급 라인, VSS 공급 라인, 기준 전압 공급 라인(Vref) 및 제1 및 제2 신호 라인(S1, S2)에 접속된다. 각 화소는 구동 TFT(T11), 제1 내지 제2 TFT(T12~T13), 커패시터(C) 및 OLED를 구비한다.
구동 TFT(T11)는 VDD 공급 라인과 제1 노드(N1)에 접속되어 VDD가 인가되는 드레인 전극과, 제1 노드(N1)에 접속된 소스 전극, 제2 노드(N2)에 접속된 게이트 전극을 구비한다. 이러한 구동 TFT(T11)는 제1 노드(N1)의 전압 상태에 따라 제2 노드(N2)에 구동 전류를 공급한다.
제1 TFT(T12)는 제1 신호 라인(S1)으로부터 제공되는 게이트 신호에 응답하여 데이터 라인(Vdata)와 제2 노드(N2) 간을 서로 스위칭 한다. 여기서, 제2 노드는 구동 TFT(T11)의 게이트 전극에 접속된 노드이다.
제2 TFT(T13)는 제2 신호 라인(S2)으로부터 제공되는 게이트 신호에 응답하여 센싱 라인과 제1 노드(N1) 간을 서로 스위칭 한다. 여기서, 센싱 라인은 기준 전압 공급 라인(Vref)이다. 그리고, 제1 노드(N1)는 구동 TFT(T11)의 소스 전극에 접속된 노드이다.
OLED는 VDD 공급 라인과, VSS 공급 라인 사이에 구동 TFT(T11)와 직렬로 접속된다. 구체적으로, OLED는 구동 TFT(T11)에 접속된 애노드와, VSS 공급 라인에 접속된 캐소드와, 애노드 및 캐소드 사이의 발광층을 구비한다.
발광층은 캐소드와 애노드 사이에 순차 적층된 전자 주입층, 전자 수송층, 유기 발광층, 정공 수송층, 정공 주입층을 구비한다. 이러한 OLED는 애노드와 캐소드 사이에 포지티브 바이어스가 인가되면 캐소드로부터의 전자가 전자 주입층 및 전자 수송층을 경유하여 유기 발광층으로 공급되고, 애노드로부터 정공이 정공 주입층 및 정공 수송층을 경유하여 유기 발광층으로 공급된다. 이에 따라, 유기 발광층에서 공급된 전자 및 정공의 재결합으로 형광 또는 인광 물질을 발광시킴으로써 전류 밀도에 비례하는 휘도를 발생한다.
본 발명의 일 실시예에서는 유기 발광 다이오드에 대해 설명하였으나, 화이트 유기 발광 다이오드(White Organic Lighting Emission Display; WOLED) 소자에 적용하는 것도 가능하다.
커패시터(C)는 제1 및 제2 노드(N1, N2) 사이에 접속된다. 이러한 커패시터(C)는 제1 노드(N1)에 인가된 전압, 예를 들어 데이터 전압(Vdata)이나 센싱 전압(Vref)을 저장한다.
도 3은 본 발명의 일 실시예에 따른 어레이 기판의 평면도이고, 도 4는 도 3의 구동 트랜지스터(T11)을 나타내는 단면도이고, 도 5는 도 3의 I-I' 선을 따라 자른 단면도이고, 도 6은 도 3의 II-II' 선을 따라 자른 단면도이다.
도 3 내지 도 6을 참조하면, 본 발명의 일 실시예에 따른 어레이 기판(200) 위에는 서로 이격하여 구동 TFT(T11), 제1 내지 제2 TFT(T12~T13), 커패시터(C) 및 화소 영역(A)이 배치된다.
화소 영역(A)에는 RWBG를 포함하는 서브 화소가 순차적으로 배치되고, 각각의 서브 화소를 구동하기 위한 데이터 라인들(DL11~DL14)이 배치된다. 여기서, R 화소와 W 화소 사이에 R 화소와 W 화소를 구동하기 위한 제1 데이터 라인(DL11)과 제2 데이터 라인(DL12)이 서로 인접하여 배치된다. 이렇게 제1 및 제2 데이터 라인(DL11, DL12)이 서로 인접하여 배치되면, 공정 상의 이물이나 공정 조건 마진(Margin) 부족으로 인해 제1 데이터 라인(DL11)과 제2 데이터 라인(DL12)이 하나로 합쳐지는 불량이 발생된다.
이에 따라 본 발명의 일 실시예에서는 R 화소와 W 화소 사이에 제1 데이터 라인(DL11)과 제2 데이터 라인(DL12)을 서로 인접하게 배치하되 제1 데이터 라인(DL11)과 제2 데이터 라인(DL12)을 동일한 물질로 형성하는 것이 아니라, 제1 데이터 라인(DL11)과 제2 데이터 라인(DL12)을 각각 다른 물질로 형성한다. 이때, 제1 데이터 라인(DL11)과 제2 데이터 라인(DL12)은 서로 다른 층에 이격되어 형성되며, 제1 데이터 라인(DL11)과 제2 데이터 라인(DL12)은 서로 일부분이 중첩되도록 형성될 수 있다.
예를 들어, 제1 데이터 라인(DL11)을 소스 및 드레인 전극(214a, 214b) 물질로 형성한 경우, 제2 데이터 라인(DL12)은 도 3 및 도 5에 도시된 바와 같이, 차광층(202)과 동일한 물질로 형성할 수 있다. 또한, 제1 데이터 라인(DL11)을 차광층(202)과 동일한 물질로 형성한 경우, 제2 데이터 라인(DL12)은 소스 및 드레인 전극(214a, 214b) 물질로 형성할 수 있다.
여기서, 제2 데이터 라인(DL12)을 서로 다른 물질 즉, 차광층(202)과 동일한 물질로 형성하게 되면, 차광층(202)과 소스 및 드레인 전극(214a, 214b) 사이에 버퍼층(204), 게이트 절연막(208) 및 제2 층간 절연막(212) 사이에 수천Å 이상의 절연막이 존재하게 되어 제1 데이터 라인(DL11)과 제2 데이터 라인(DL12) 간의 중첩(Overlap) 캐패시턴스(Capacitance)를 최소화 하여 서로 간의 간섭을 최소화 할 수 있다. 이에 따라, 제1 데이터 라인(DL11)과 제2 데이터 라인(DL12) 간의 쇼트(Short) 발생을 최소화 할 수 있다.
또한, B 화소와 G 화소 사이에 B 화소와 G 화소를 구동하기 위한 제3 데이터 라인(DL13)과 제4 데이터 라인(DL14)이 서로 인접하여 배치된다. 여기서, 제3 데이터 라인(DL13)과 제4 데이터 라인(DL14)이 서로 인접하여 배치되어 제3 데이터 라인(DL13)과 제4 데이터 라인(DL14)이 서로 쇼트(short)가 발생한다.
본 발명의 일 실시예에서는 도 3 및 도 6에 도시된 바와 같이, B 화소와 G 화소 사이에 제3 데이터 라인(DL13)과 제4 데이터 라인(DL14)을 배치하되 제3 데이터 라인(DL13)과 제4 데이터 라인(DL14)을 각각 다른 물질로 형성한다. 이때, 제3 데이터 라인(DL13)과 제4 데이터 라인(DL14)은 서로 다른 층에 이격되어 형성된다.
예를 들어, 제3 데이터 라인(DL13)을 소스 및 드레인 전극(214a, 214b) 물질로 형성한 경우, 제4 데이터 라인(DL14)은 도 3 및 도 5에 도시된 바와 같이, 차광층(202)과 동일한 물질로 형성할 수 있다. 또한, 제3 데이터 라인(DL13)을 차광층(202)과 동일한 물질로 형성한 경우, 제4 데이터 라인(DL14)은 소스 및 드레인 전극(214a, 214b) 물질로 형성할 수 있다.
도 4를 참조를 참조하면, 어레이 기판(200) 위에는 차광층(Light Shield, 202)이 형성되고, 그 위에 버퍼층(204)이 형성된다. 버퍼층(204)은 차광층(202)을 덮도록 어레이 기판 상에 증착된다. 여기서, 차광층(202)은 구리(Cu), 몰리브덴(Mo) 등의 금속으로 형성될 수 있다. 이때, 차광층(202)은 제1 마스크 공정으로 패터닝되며, 이때에 마스크 공정은 포토 마스크 정렬, 노광, 현상 및 식각 공정을 포함하는 포토리소그래피(Photorithograph) 공정을 의미한다. 버퍼층(204)은 산화 실리콘(SiOx)으로 형성될 수 있다.
버퍼층(204) 위에 아몰퍼스 실리콘(a-Si)을 증착하고, 탈수소화와 결정화를 수행하여 다결정 실리콘(poly-silicon)으로 만든다. 다결정 실리콘 물질은 제2 마스크 공정으로 패터닝되어 반도체층(206)으로 형성된다.
반도체층(206)이 형성된 기판(200) 전체 표면 위에 산화 실리콘(SiOx)과 같은 절연 물질을 증착하여 게이트 절연막(208)을 형성한다.
이어서, 게이트 절연막(208) 위에 게이트 금속을 증착한다. 게이트 금속은 구리(Cu), 몰리브덴(Mo) 등의 금속이다. 이어서, 제3 마스크 공정으로 게이트 금속을 패터닝하여 게이트 전극(209)을 형성한다. 여기서, 게이트 전극(209)은 반도체층(206)의 일부와 중첩되고, 게이트 절연막(208)은 게이트 전극(209) 하부에만 형성된다.
게이트 전극(209)을 마스크로 하여, 하부에 배치된 반도체층(206)에 불순물을 주입한다. 이때, 트랜지스터의 타입에 따라 P형 또는 N형 불순물을 주입할 수 있다.
게이트 전극(209)이 형성된 기판(200) 전체 표면 위에 층간 절연막(212)을 증착한다. 이때, 층간 절연막(212)은 질화 실리콘(SiNx)과 같은 질화막으로 형성되거나, 산화막과 질화막이 적층된 이중층 이상의 구조로 형성될 수 있다.
층간 절연막(212)이 형성된 어레이 기판에 대하여 열처리를 실시하여 반도체층(206)을 활성화 시키고 수소화 처리한다. 이때, 층간 절연막(212) 내의 수소가 게이트 절연막(208)을 통해 반도체층(206)에 공급된다.
이어서, 제4마스크 공정으로 패터닝하여 층간 절연막(212)을 식각하여 반도체층(206)의 일부분을 노출시키는 콘택홀을 형성한다.
층간 절연막(212)이 형성된 어레이 기판(200) 상에 소스-드레인 금속을 증착하고 제5 마스크 공정으로 패터닝하여 구동 TFT(T11)의 소스 전극(214a)과 드레인 전극(214b)을 형성한다. 이때, 소스 및 드레인 금속은 구리(Cu)일 수 있으나 이에 한정되지 않는다. 여기서, 소스 전극(214a)과 드레인 전극(214b)은 콘택홀을 통해 반도체층(206)에 각각 접촉된다.
소스 및 드레인 전극(214a, 214b)을 덮도록 어레이 기판(200) 상에 산화 실리콘(SiOx)을 증착하고, 제6 마스크 공정으로 패터닝하여 보호막(216)을 형성한다.
마지막으로, 보호막(216)이 형성된 어레이 기판(200) 상에 ITO(Indium Tin Oxide)와 같은 투명 금속을 증착하고, 제7 마스크 공정으로 투명 금속을 패터닝 하여 도 5 및 도 6과 같이 화소 전극(218)을 형성한다.
도 7은 본 발명의 다른 실시예에 따른 어레이 기판의 평면도이고, 도 8은 도 7의 구동 트랜지스터(T21)를 나타내는 단면도이고, 도 9는 도 7의 III-III' 선을 따라 자른 단면도이고, 도 10은 도 7의 IV-IV' 선을 따라 자른 단면도이다.
도 7 내지 도 10을 참조하면, 본 발명의 다른 실시예에 따른 어레이 기판(400) 위에는 서로 이격하여 구동 TFT(T21), 제1 내지 제2 TFT(T22~T23), 커패시터(C) 및 화소 영역(A')이 배치된다.
화소 영역(A')에는 RWBG를 포함하는 서브 화소가 순차적으로 배치되고, 각각의 서브 화소를 구동하기 위한 데이터 라인들(DL21~DL24)이 배치된다. 여기서, R 화소와 W 화소 사이에 R 화소와 W 화소를 구동하기 위한 제1 데이터 라인(DL21)과 제2 데이터 라인(DL22)이 서로 인접하여 배치된다. 이렇게 제1 및 제2 데이터 라인(DL21, DL22)이 서로 인접하여 배치되면, 공정 상의 이물이나 공정 조건 마진(Margin) 부족으로 인해 제1 데이터 라인(DL21)과 제2 데이터 라인(DL22)이 하나로 합쳐지는 불량이 발생된다.
이에 따라 본 발명의 일 실시예에서는 R 화소와 W 화소 사이에 제1 데이터 라인(DL21)과 제2 데이터 라인(DL22)을 서로 인접하게 배치하되 제1 데이터 라인(DL21)과 제2 데이터 라인(DL22)을 동일한 물질로 형성하는 것이 아니라, 화소 영역(A')과 중첩되는 부분에 해당하는 제2 데이터 라인(DL22)을 다른 물질로 형성한다. 이때, 제2 데이터 라인(DL22)은 화소 영역(A')과 중첩되는 화소 중첩 데이터 라인(DL22-1)과 화소 영역(A')과 중첩되지 않는 화소 비중첩 데이터 라인(DL22-2)을 포함한다.
여기서, 제1 데이터 라인(DL21)과 화소 영역(A')과 중첩되는 화소 중첩 데이터 라인(DL22-1)은 서로 다른 층에 이격되어 형성되며, 제1 데이터 라인(DL21)과 화소 영역(A')과 중첩되는 화소 중첩 데이터 라인(DL22-1)은 일부분이 중첩되도록 형성될 수 있다. 또한, 제1 데이터 라인(DL21)과 화소 영역(A')과 중첩되지 않는 화소 비중첩 데이터 라인(DL22-2)은 동일한 물질로 형성될 수 있으며, 화소 중첩 데이터 라인(DL22-1)과 화소 비중첩 데이터 라인(DL22-2)은 서로 다른 물질로 형성될 수 있다.
또한, 제1 데이터 라인(DL21)을 소스 및 드레인 전극(414a, 414b) 물질로 형성한 경우, 화소 영역(A')과 중첩되는 화소 중첩 데이터 라인(DL22-1)은 도 7 및 도 9에 도시된 바와 같이, 차광층(402)과 동일한물질로 형성할 수 있다. 반대로, 제1 데이터 라인(DL21)을 차광층(402)과 동일한물질로 형성한 경우, 화소 영역(A')과 중첩되는 화소 중첩 데이터 라인(DL22-1)은 소스 및 드레인 전극(414a, 414b) 물질로 형성할 수 있다. 또한, 제1 데이터 라인(DL21)과 화소 영역(A')과 중첩되지 않는 화소 비중첩 데이터 라인(DL22-2)은 동일한 물질로 형성할 수 있다.
여기서, 화소 영역(A')과 중첩되는 화소 중첩 데이터 라인(DL22-1)을 서로 다른 물질 즉, 차광층(402)과 동일한 물질로 형성하게 되면, 차광층(402)과 소스 및 드레인 전극(414a, 414b) 사이에 버퍼층(404), 게이트 절연막(408) 및 제2 층간 절연막(412) 사이에 수천Å 이상의 절연막이 존재하게 되어 제1 데이터 라인(DL21)과 화소 영역(A')과 중첩되는 화소 중첩 데이터 라인(DL22-1) 간의 중첩(Overlap) 캐패시턴스(Capacitance)를 최소화 하여 서로 간의 간섭을 최소화 할 수 있다. 이에 따라, 제1 데이터 라인(DL21)과 화소 영역(A')과 중첩되는 화소 중첩 데이터 라인(DL22-1) 간의 쇼트(Short) 발생을 최소화 할 수 있다.
또한, B 화소와 G 화소 사이에 B 화소와 G 화소를 구동하기 위한 제3 데이터 라인(DL23)과 제4 데이터 라인(DL24)이 서로 인접하여 배치된다. 여기서, 제3 데이터 라인(DL23)과 제4 데이터 라인(DL24)이 서로 인접하여 배치되어 제3 데이터 라인(DL23)과 제4 데이터 라인(DL24)이 서로 쇼트(short)가 발생한다.
본 발명의 다른 실시예에서는 도 7 및 도 10에 도시된 바와 같이, B 화소와 G 화소 사이에 제3 데이터 라인(DL23)과 제4 데이터 라인(DL24)을 배치하되 화소 영역(A')과 중첩되는 화소 중첩 데이터 라인(DL23-1)과 제4 데이터 라인(DL24)을 각각 다른 물질로 형성한다. 이때, 화소 영역(A')과 중첩되는 화소 중첩 데이터 라인(DL23-1)과 제4 데이터 라인(DL24)은 서로 다른 층에 이격되어 형성된다.
여기서, 제3 데이터 라인(DL23)은 화소 영역(A')과 중첩되는 화소 중첩 데이터 라인(DL23-1)과 화소 영역(A')과 중첩되지 않는 화소 비중첩 데이터 라인(DL23-2)을 포함한다. 이때, 화소 영역(A')과 중첩되지 않는 화소 비중첩 데이터 라인(DL23-2)은 제4 데이터 라인(DL24)과 동일한 물질로 형성될 수 있으며, 화소 중첩 데이터 라인(DL23-1)과 화소 비중첩 데이터 라인(DL23-2)은 서로 다른 물질로 형성될 수 있다.
이렇게 화소 영역(A')과 중첩되는 화소 중첩 데이터 라인(DL23-1)과 제4 데이터 라인(DL24)을 일부분이 중첩되도록 형성하게 되면, 표시장치의 개구율을 증가시킬 수 있다. 또한, 화소 영역(A')과 중첩되는 화소 중첩 데이터 라인(DL23-1)과 제4 데이터 라인(DL24)을 일부분이 중첩되도록 하여 전체 중첩으로 인한 캐패시턴스의 증가를 최소화 할 수 있다.
도 7을 참조하면, 어레이 기판(400) 위에는 차광층(Light Shield, 402)이 형성되고, 그 위에 버퍼층(404)이 형성된다. 버퍼층(404)은 차광층(402)을 덮도록 어레이 기판 상에 증착된다. 여기서, 차광층(402)은 구리(Cu), 몰리브덴(Mo) 등의 금속으로 형성될 수 있다. 차광층(402)은 제1 마스크 공정으로 패터닝되며, 이때에 마스크 공정은 포토 마스크 정렬, 노광, 현상 및 식각 공정을 포함하는 포토리소그래피(Photorithograph) 공정을 의미한다. 버퍼층(404)은 산화 실리콘(SiOx)으로 형성될 수 있다.
버퍼층(404) 위에 아몰퍼스 실리콘(a-Si)을 증착하고, 탈수소화와 결정화를 수행하여 다결정 실리콘(poly-silicon)으로 만든다. 다결정 실리콘 물질은 제2 마스크 공정으로 패터닝되어 반도체층(406)으로 형성된다.
반도체층(406)이 형성된 기판(400) 전체 표면 위에 산화 실리콘(SiOx)과 같은 절연 물질을 증착하여 게이트 절연막(408)을 형성하고, 그 후 게이트 절연막(408) 위에 게이트 금속을 증착한다. 게이트 금속은 구리(Cu), 몰리브덴(Mo) 등의 금속이다. 이어서, 제3 마스크 공정으로 게이트 금속을 패터닝하여 게이트 전극(409)을 형성한다. 여기서, 게이트 전극(409)은 반도체층(406)의 일부와 중첩된다. 이때, 게이트 절연막(408)은 게이트 전극(409) 하부에만 형성된다.
게이트 전극(409)을 마스크로 하여, 하부에 배치된 반도체층(406)에 불순물을 주입한다. 이때, 트랜지스터의 타입에 따라 P형 또는 N형 불순물을 주입할 수 있다.
게이트 전극(409)이 형성된 기판(400) 전체 표면 위에 층간 절연막(412)을 증착한다. 이때, 층간 절연막(412)은 질화 실리콘(SiNx)과 같은 질화막으로 형성되거나, 산화막과 질화막이 적층된 이중층 이상의 구조로 형성될 수 있다.
층간 절연막(412)이 형성된 어레이 기판에 대하여 열처리를 실시하여 반도체층(406)을 활성화 시키고 수소화 처리한다. 이때, 층간 절연막(412) 내의 수소가 게이트 절연막(408)을 통해 반도체층(406)에 공급된다.
이어서, 제4마스크 공정으로 패터닝하여 층간 절연막(412)을 식각하여 반도체층(406)의 일부분을 노출시키는 콘택홀을 형성한다.
층간 절연막(412)이 형성된 어레이 기판(400) 상에 소스-드레인 금속을 증착하고 제5 마스크 공정으로 패터닝하여 구동 TFT(T11)의 소스 전극(414a)과 드레인 전극(414b)을 형성한다. 이때, 소스 및 드레인 금속은 구리(Cu)일 수 있으나 이에 한정되지 않는다. 여기서, 소스 전극(414a)과 드레인 전극(414b)은 콘택홀을 통해 반도체층(406)에 각각 접촉된다.
소스 및 드레인 전극(414a, 214b)을 덮도록 어레이 기판(400) 상에 산화 실리콘(SiOx)을 증착하고, 제6 마스크 공정으로 패터닝하여 보호막(416)을 형성한다.
마지막으로, 보호막(416)이 형성된 어레이 기판(400) 상에 ITO(Indium Tin Oxide)와 같은 투명 금속을 증착하고, 제7 마스크 공정으로 투명 금속을 패터닝 하여 도 9 및 도 10과 같이 화소 전극(418)을 형성한다.
전술한 본 발명은, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하므로 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니다.

Claims (20)

  1. 다수의 게이트 라인;
    상기 게이트 라인과 교차하여 배치된 복수의 데이터 라인; 및
    상기 각 게이트 라인과 상기 각 데이터 라인에 의해 정의된 복수의 화소 영역을 포함하고,
    인접한 제1 및 제2 화소 사이에 서로 인접하게 배치되며, 서로 다른 물질로 형성된 한 쌍의 제1 데이터 라인; 및
    인접한 제3 및 제4 화소 사이에 서로 인접하게 배치되며, 서로 다른 물질로 형성된 한 쌍의 제2 데이터 라인을 포함하는 표시 패널.
  2. 제1항에 있어서,
    상기 한 쌍의 제1 데이터 라인 중 어느 하나는 상기 화소 영역과 중첩되는 화소 중첩 데이터 라인과 상기 화소 영역과 중첩하지 않는 화소 비중첩 데이터 라인을 포함하는 표시 패널.
  3. 제2항에 있어서,
    상기 화소 중첩 데이터 라인과 화소 비중첩 데이터 라인은 서로 다른 물질로 형성되는 표시 패널.
  4. 제1항에 있어서,
    상기 한 쌍의 제1 데이터 라인은 서로 다른 층에 형성되는 표시 패널.
  5. 제1항에 있어서,
    상기 한 쌍의 제1 데이터 라인은 서로 일부분이 중첩되도록 형성되는 표시 패널.
  6. 제1항에 있어서,
    상기 한 쌍의 제2 데이터 라인 중 어느 하나는 상기 화소 영역과 중첩되는 화소 중첩 데이터 라인과 상기 화소 영역과 중첩하지 않는 화소 비중첩 데이터 라인을 포함하는 표시 패널.
  7. 제6항에 있어서,
    상기 화소 중첩 데이터 라인과 화소 비중첩 데이터 라인은 서로 다른 물질로 형성되는 표시 패널.
  8. 제1항에 있어서,
    상기 한 쌍의 제2 데이터 라인은 서로 다른 층에 형성되는 표시 패널.
  9. 제1항에 있어서,
    상기 한 쌍의 제2 데이터 라인은 서로 일부분이 중첩되도록 형성된 표시 패널.
  10. 제1항에 있어서,
    상기 제1 내지 제4 화소는 R, W, B, G 화소를 포함하는 단위 화소인 표시 패널.
  11. 다수의 게이트 라인, 상기 게이트 라인과 교차하여 배치된 복수의 데이터 라인 및 상기 각 게이트 라인과 상기 각 데이터 라인에 의해 정의된 복수의 화소 영역을 포함하고, 인접한 제1 및 제2 화소 사이에 서로 인접하게 배치되며, 서로 다른 물질로 형성된 한 쌍의 제1 데이터 라인; 및 인접한 제3 및 제4 화소 사이에 서로 인접하게 배치되며, 서로 다른 물질로 형성된 한 쌍의 제2 데이터 라인을 포함하는 표시 패널;
    상기 게이트 라인으로 게이트 신호를 공급하는 게이트 구동부; 및
    상기 데이터 라인으로 데이터 신호를 공급하는 데이터 구동부를 포함하는 표시 장치.
  12. 제11항에 있어서,
    상기 한 쌍의 제1 데이터 라인 중 어느 하나는 상기 화소 영역과 중첩되는 화소 중첩 데이터 라인과 상기 화소 영역과 중첩하지 않는 화소 비중첩 데이터 라인을 포함하는 표시 장치.
  13. 제12항에 있어서,
    상기 화소 중첩 데이터 라인과 화소 비중첩 데이터 라인은 서로 다른 물질로 형성되는 표시 장치.
  14. 제11항에 있어서,
    상기 한 쌍의 제1 데이터 라인은 서로 다른 층에 형성되는 표시 장치.
  15. 제11항에 있어서,
    상기 한 쌍의 제1 데이터 라인은 서로 일부분이 중첩되도록 형성되는 표시 장치.
  16. 제11항에 있어서,
    상기 한 쌍의 제2 데이터 라인 중 어느 하나는 상기 화소 영역과 중첩되는 화소 중첩 데이터 라인과 상기 화소 영역과 중첩하지 않는 화소 비중첩 데이터 라인을 포함하는 표시 장치.
  17. 제16항에 있어서,
    상기 화소 중첩 데이터 라인과 화소 비중첩 데이터 라인은 서로 다른 물질로 형성되는 표시 장치.
  18. 제11항에 있어서,
    상기 한 쌍의 제2 데이터 라인은 서로 다른 층에 형성되는 표시 장치.
  19. 제11항에 있어서,
    상기 한 쌍의 제2 데이터 라인은 서로 일부분이 중첩되도록 형성된 표시 장치.
  20. 게이트 라인과 데이터 라인에 의해 정의된 복수의 화소 영역을 포함하고, 인접한 제1 및 제2 화소 사이에 서로 인접하게 배치되며, 서로 다른 물질로 형성된 한 쌍의 제1 데이터 라인; 및 인접한 제3 및 제4 화소 사이에 서로 인접하게 배치되며, 서로 다른 물질로 형성된 한 쌍의 제2 데이터 라인을 포함하는 표시 패널과, 각 화소 영역을 구동하는 게이트 전압을 공급하는 게이트 구동부 및 각 화소 영역을 표시하기 위한 데이터 신호를 공급하는 데이터 구동부를 포함하는 표시 장치에 있어서,
    상기 게이트 전압에 응답하여 하나의 게이트 라인을 스캔하는 단계;
    상기 데이터 신호에 응답하여 상기 복수의 화소 영역 중 하나의 게이트 라인을 공유하는 화소 영역들로 이루어진 블록 영역을 표시하는 단계; 및
    상기 게이트 라인을 스캔하는 단계와 상기 블록 영역을 표시하는 단계를 반복적으로 수행하는 단계를 포함하는 표시 장치의 구동 방법.
KR1020150189956A 2015-12-30 2015-12-30 표시 패널과 이를 포함하는 표시 장치 및 표시 장치의 구동 방법 KR102388241B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150189956A KR102388241B1 (ko) 2015-12-30 2015-12-30 표시 패널과 이를 포함하는 표시 장치 및 표시 장치의 구동 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150189956A KR102388241B1 (ko) 2015-12-30 2015-12-30 표시 패널과 이를 포함하는 표시 장치 및 표시 장치의 구동 방법

Publications (2)

Publication Number Publication Date
KR20170080820A true KR20170080820A (ko) 2017-07-11
KR102388241B1 KR102388241B1 (ko) 2022-04-19

Family

ID=59354699

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150189956A KR102388241B1 (ko) 2015-12-30 2015-12-30 표시 패널과 이를 포함하는 표시 장치 및 표시 장치의 구동 방법

Country Status (1)

Country Link
KR (1) KR102388241B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001242827A (ja) * 1999-12-24 2001-09-07 Semiconductor Energy Lab Co Ltd 電子装置
JP2008123986A (ja) * 2006-11-10 2008-05-29 Samsung Sdi Co Ltd 有機電界発光表示装置
JP2012234210A (ja) * 2012-08-24 2012-11-29 Seiko Epson Corp 電気光学装置、マトリクス基板、及び電子機器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001242827A (ja) * 1999-12-24 2001-09-07 Semiconductor Energy Lab Co Ltd 電子装置
JP2008123986A (ja) * 2006-11-10 2008-05-29 Samsung Sdi Co Ltd 有機電界発光表示装置
JP2012234210A (ja) * 2012-08-24 2012-11-29 Seiko Epson Corp 電気光学装置、マトリクス基板、及び電子機器

Also Published As

Publication number Publication date
KR102388241B1 (ko) 2022-04-19

Similar Documents

Publication Publication Date Title
US10211270B2 (en) Thin film transistor and display panel using the same having serially connected gates
US9129923B1 (en) Organic light emitting display and repairing method of the same
CN109728033B (zh) 显示装置及其制造方法
KR102490623B1 (ko) 유기전계발광표시장치와 이의 제조방법
WO2016206224A1 (zh) 一种内嵌式触摸显示屏、其驱动方法及显示装置
US20060007072A1 (en) Display device and driving method thereof
JP2021524926A (ja) 表示パネルおよび表示装置
US20060279499A1 (en) Organic light-emitting device
US10735629B2 (en) Display device having an emission layer
US20190164999A1 (en) Thin-Film Transistor Array Substrate and Organic Light-Emitting Display Device Including the Same
JP2010085695A (ja) アクティブマトリクス型表示装置
TW201351368A (zh) 顯示裝置
WO2016013264A1 (ja) 表示装置、表示装置の製造方法、及び、電子機器
JP2009276460A (ja) 表示装置
JP2009109853A (ja) アクティブマトリクス型表示装置
CN109994513B (zh) 显示装置及制造该显示装置的方法
KR20190046414A (ko) 박막트랜지스터 어레이 기판 및 그를 포함하는 유기발광표시장치
CN111326673B (zh) 显示装置
US20210202659A1 (en) Display panel and repair method thereof
KR20060096857A (ko) 표시 장치 및 그 구동 방법
JP2009181014A (ja) アクティブマトリクス型表示装置
KR20170080223A (ko) 유기전계 발광표시장치 및 그 제조방법
US20230154401A1 (en) Display panel and display device
JP2005157277A (ja) エレクトロルミネセンス表示装置及び駆動方法
US20230275195A1 (en) Display device

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant