KR20170074530A - 인쇄회로기판 및 인쇄회로기판 제조방법 - Google Patents

인쇄회로기판 및 인쇄회로기판 제조방법 Download PDF

Info

Publication number
KR20170074530A
KR20170074530A KR1020150183918A KR20150183918A KR20170074530A KR 20170074530 A KR20170074530 A KR 20170074530A KR 1020150183918 A KR1020150183918 A KR 1020150183918A KR 20150183918 A KR20150183918 A KR 20150183918A KR 20170074530 A KR20170074530 A KR 20170074530A
Authority
KR
South Korea
Prior art keywords
insulating layer
hole
conductive core
wall
introducing
Prior art date
Application number
KR1020150183918A
Other languages
English (en)
Other versions
KR102466205B1 (ko
Inventor
손경진
박정환
최철호
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020150183918A priority Critical patent/KR102466205B1/ko
Publication of KR20170074530A publication Critical patent/KR20170074530A/ko
Application granted granted Critical
Publication of KR102466205B1 publication Critical patent/KR102466205B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/421—Blind plated via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명의 일 측면에 따른 인쇄회로기판은, 관통홀이 형성된 전도성 코어; 상기 전도성 코어의 상하면 및 상기 관통홀 내벽에 형성된 절연층; 및 상기 절연층 상에 형성된 회로를 포함하고, 상기 절연층에서, 상기 코어의 상하면에 형성된 부분의 두께는 상기 관통홀 내벽에 형성된 부분의 두께보다 크다.

Description

인쇄회로기판 및 인쇄회로기판 제조방법{PRINTED CIRCUIT BOARD AND METHOD FOR MANUFACTURING THE SAME}
본 발명은 인쇄회로기판 및 인쇄회로기판 제조방법에 관한 것이다.
기술의 발전에 따라 전자 기기는 소형화 및 경량화를 추구하고 있으며, 이에 따라 정해진 인쇄회로기판 면적에 탑재되는 전자 부품들의 수는 증가하고 있으며 배선의 폭, 배선간 거리 또한 줄어들고 있다.
전자 부품들의 수가 증가함에 따라 발열 문제가 발생하므로, 방열 특성이 향상된 인쇄회로기판의 개발이 계속되고 있다.
대한민국 공개특허공보 제1999-0037873호(2013.07.03)
본 발명의 목적은 방열 특성이 향상되고 열팽창이 작은 인쇄회로기판 및 그 제조방법을 제공하는 것이다.
본 발명의 일 측면에 따르면, 관통홀이 형성된 전도성 코어; 상기 전도성 코어의 상하면 및 상기 관통홀 내벽에 형성된 절연층; 및 상기 절연층 상에 형성된 회로를 포함하고, 상기 절연층에서, 상기 코어의 상하면에 형성된 부분의 두께는 상기 관통홀 내벽에 형성된 부분의 두께보다 큰 인쇄회로기판이 제공된다.
본 발명의 다른 측면에 따르면, 전도성 코어에 관통홀을 형성하는 단계; 상기 전도성 코어의 상면에, 상기 관통홀 상단을 커버하도록 제1 절연층을 배치하는 단계; 상기 제1 절연층이 상기 관통홀 내부에서 찢어져 상기 관통홀 내벽에 부착되도록, 상기 제1 절연층을 상기 관통홀 내부로 유입시키는 단계; 및 상기 전도성 코어의 하면에 제2 절연층을 형성하는 단계를 포함하는 인쇄회로기판 제조방법이 제공된다.
도 1은 본 발명의 일 실시예에 따른 인쇄회로기판을 나타낸 도면.
도 2는 도 1의 일부를 확대한 도면.
도 3 내지 도 12는 본 발명의 일 실시예에 따른 인쇄회로기판 제조방법을 나타낸 도면.
본 발명에 따른 인쇄회로기판 및 그 제조방법의 실시예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
또한, 이하 사용되는 제1, 제2 등과 같은 용어는 동일 또는 상응하는 구성 요소들을 구별하기 위한 식별 기호에 불과하며, 동일 또는 상응하는 구성 요소들이 제1, 제2 등의 용어에 의하여 한정되는 것은 아니다.
또한, 결합이라 함은, 각 구성 요소 간의 접촉 관계에 있어, 각 구성 요소 간에 물리적으로 직접 접촉되는 경우만을 뜻하는 것이 아니라, 다른 구성이 각 구성 요소 사이에 개재되어, 그 다른 구성에 구성 요소가 각각 접촉되어 있는 경우까지 포괄하는 개념으로 사용하도록 한다.
인쇄회로기판
도 1은 본 발명의 일 실시예에 따른 인쇄회로기판을 나타낸 도면이고, 도 2는 도 1의 일부를 확대한 도면이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 인쇄회로기판은, 전도성 코어(110), 절연층(120), 회로(130)를 포함하고, 절연층(120)에서, 상기 코어(110)의 상하면에 형성된 부분의 두께는 상기 관통홀(111) 내벽에 형성된 부분의 두께보다 큰 것을 특징으로 한다.
전도성 코어(110)는 열 및 전기 전도성을 가지는 재질로 이루어진 코어이다. 예를 들어, 전도성 코어(110)는 금속 재질일 수 있고, 비금속인 카본(carbon)이 함유된 수지재일 수 있다. 이러한 전도성 코어(110)는 고 열전도율 미 저 열팽창 특성을 가질 수 있다.
전도성 코어(110)가 금속 재질인 경우, 금속은 열 전도율이 높고, 강성이 크기 때문에 인쇄회로기판의 방열 특성이 향상되고, 강성이 증대될 수 있다. 인쇄회로기판의 강성이 증대되면 인쇄회로기판의 워피지(warpage) 제어가 용이해진다.
전도성 코어(110)에 사용되는 금속으로, 구리(Cu), 알루미늄(Al), 마그네슘(Mg), 티타늄(Ti), 하프늄(Hf), 아연(Zn), 텅스텐(W), 몰리브덴(Mo) 등을 포함할 수 있다. 또한, 금속층(120)은 인바(Invar), 코바(Kovar)와 같은 합금이 사용될 수 있다.
한편, 도 1에 도시된 바와 같이, 전도성 코어(110)는 두 종류의 금속이 사용될 수 있다. 이 경우, 전도성 코어(110)는 제1 금속의 양면에 제2 금속이 형성되어 이루어질 수 있다. 이러한 제1 금속 및 제2 금속은 시트(sheet) 형태로 제작되어 서로 라미네이트(laminate)될 수 있다.
예를 들어, 제1 금속은 인바이고, 제2 금속은 구리일 수 있다. 즉, 전도성 코어(110)는 인바층의 양면에 구리층이 형성된 것일 수 있다. 여기서, 구리는 특히 인쇄회로기판의 방열 특성을 향상시키고, 인바는 특히 인쇄회로기판의 강성을 증대시킨다. 인바는 200℃이하의 온도에서는 물리적 특성의 변화가 미미하기 때문에 고온의 조건에서 인쇄회로기판의 휨 문제를 개선하는데 효과적이다.
전도성 코어(110)는 방열 효과 및 휨 개선 효과를 개선함과 동시에 전체 인쇄회로기판을 필요 이상으로 두껍게 하지 않을 정도의 두께를 가질 수 있고, 구체적으로는 20㎛~100㎛ 두께일 수 있다.
한편, 전도성 코어(110)가 카본을 함유하는 수지재인 경우, 카본은 섬유 형태로 존재할 수 있다. 즉, 전도성 코어(110)는 수지재에 카본 섬유가 함침된 형태일 수 있다.
수지재는 에폭시 수지와 같은 열경화성 수지, 폴리이미드(PI)와 같은 열가소성 수지를 포함할 수 있다.
에폭시 수지는, 예를 들어, 나프탈렌계 에폭시 수지, 비스페놀 A형 에폭시 수지, 비스페놀 F형 에폭시 수지, 노볼락계 에폭시 수지, 크레졸 노볼락계 에폭시 수지, 고무 변성형 에폭시 수지, 고리형 알리파틱계 에폭시 수지, 실리콘계 에폭시 수지, 질소계 에폭시 수지, 인계 에폭시 수지 등일 수 있으나, 이에 한정되지 않는다.
또한, 폴리이미드는 연성이 높은 물질로서 핸들링이 용이하다.
카본 섬유는 수지재 전체에 대해 형성되거나 수지재 중앙에 집중적으로 형성될 수 있다.
한편, 카본은 섬유 형태로 한정되지 않으며 필러(filler) 형태로 수지재에 분포될 수 있다.
전도성 코어(110)에는 관통홀(111)이 구비될 수 있다. 관통홀(111)은 전도성 코어(110)의 상면에서 하면까지 모두 관통한다. 관통홀(111)의 단면적은 상면에서 중앙으로 갈수록 작아지고, 중앙에서 하면으로 갈수록 커질 수 있다. 그러나, 관통홀(111)의 단면적은 상술한 형상에 한정되지 않으며, 관통홀(111)의 단면적이 전도성 코어(110)의 상면에서 하면으로 갈수록 일정할 수 있다.
여기서, 상면 및 하면과 관련하여, 두 면을 구별을 위하여 상하 개념을 도입하였으며, 절대적인 상하 위치 관계를 의미하는 것이 아니다. 따라서, 상면 및 하면은, 서로 마주보는 일면 및 타면으로 이해하도록 한다. 이하에서 서술되는 상면 및 하면에 대해서도 마찬가지이다.
관통홀(111)은 레이저 가공, 기계적 드릴 가공, 에칭 등의 방법으로 형성될 수 있다. 특히, 전도성 코어(110)가 금속 재질인 경우, 에칭의 방법으로 관통홀(111)이 형성될 수 있고, 전도성 코어(110)가 카본 섬유를 함유하는 수지재인 경우, 레이저 가공으로 관통홀(111)이 형성될 수 있다.
관통홀(111)은 복수로 형성될 수 있다. 복수의 관통홀(111) 간의 피치(pitch)는 150um 이하일 수 있다. 여기서, '피치'는 중심과 중심 간의 거리이며, 따라서, 복수의 관통홀(111) 중심 간의 거리가 150um 이하일 수 있다.
절연층(120)은 전도성 코어(110)의 상하면 및 관통홀(111) 내벽에 형성된다. 즉, 전도성 코어(110)는 측면을 제외한 모든 면이 절연층(120)에 의하여 커버되어 노출되지 않는다.
전도성 코어(110)에 후술하게 될 비아(140)와 회로(130)가 형성되면, 비아(140)와 회로(130)는 전도성이기 때문에, 코어(110)와 비아(140) 또는 회로(130)를 서로 절연시킬 필요가 있다. 그러한 기능을 하는 것이 절연층(120)이다.
절연층(120)은 열가소성 수지로 이루어질 수 있다. 특히, 절연층(120)은 부품 실장온도, 예를 들어, (섭씨) 260도 이상의 녹는점을 가지는 수지일 수 있다. 또한, 절연층(120)은 내열 특성 및 낮은 유전율을 가진 수지인 것이 바람직하다.
예를 들어, 절연층(120)은 PEEK(Polyether ether ketone), PCT(Polycyclohezylene Dimethylene Terephthalate), PPS(Polyphenylene sulfide) 및 LCP(Liquid crystal polymer) 중에서 선택되는 적어도 하나로 이루어질 수 있다.
절연층(120)의 두께는 전도성 코어(110)의 상하면에서는 일정할 수 있고, 관통홀(111) 내벽에 형성된 부분은 전도성 코어(110)의 상하면에 형성된 부분보다 얇을 수 있다.
또한, 관통홀(111) 내벽에 형성된 부분에 있어서는, 관통홀(111)의 단부에서 내측으로 갈수록 그 두께가 얇아질 수 있다. 이 경우, 관통홀(111)의 중심에 위차한 절연층(120) 부분의 두께가 가장 얇다.
도 2에는, 절연층(120)의 두께가 도시되어 있다. 도 2를 참조하면, 전도성 코어(110)의 상하면에 형성된 부분(L1)의 두께는 a이고, 관통홀(111) 내벽에 형성된 부분(L2)의 두께는 b 및 c가 된다. 두께 a는 두께 b, c 보다 크다.
또한, 관통홀(111) 내벽에 형성된 부분(L2) 중, 관통홀(111) 상단 및 하단에 위치한 것의 두께는 b이고, 관통홀(111) 중앙에 위치한 것의 두께는 c이다. 두께 b는 두께 c보다 크다.
다만, 두께 b와 두께 c의 관계는 도 2에 도시된 것으로 한정되지 않고, 두께 b와 두께 c는 동일할 수 있다.
회로(130)는 전기적 특성이 우수한 금속으로 형성될 수 있으며, 회로(130)를 이루는 금속으로는, 구리(Cu), 은(Ag), 팔라듐(Pd), 알루미늄(Al), 니켈(Ni), 티타늄(Ti), 금(Au), 백금(Pt) 등이 포함될 수 있다.
회로(130)는 애디티브(additive), 서브트랙티브(subtractive), 세미-애디티브(Semi additive), 텐팅(Tenting), MSAP(Modified Semi-Additive Process) 등의 공법으로 형성될 수 있으나, 이러한 방법으로 한정되는 것은 아니다.
회로(130)는 코어(110)의 상부 및 하부에 모두 형성될 수 있다. 또한 회로(130)의 일부는 관통홀(111) 상하부에 위치할 수 있다.
본 발명의 일 실시예에 따른 인쇄회로기판은 비아(140)를 더 포함할 수 있다.
비아(140)는 코어(110)의 상하부에 형성된 각각의 회로(130)를 전기적으로 연결시킨다.
비아(140)는 관통홀(111) 내부에 형성되어, 관통홀(111) 상하부에 위치한 회로(130)와 접촉된다. 이 경우, 비아(140)는 관통홀(111) 전체를 충진하도록 형성될 수 있다.
비아(140)는 회로(130)와 동일한 금속으로 형성될 수 있다. 또한, 비아(140)는 회로(130)와 일체가 될 수 있다. 비아(140)가 전도성 물질이라 하더라도, 관통홀(111) 내벽에 형성된 절연층(120)에 의하여 비아(140)와 전도성 코어(110)는 서로 절연될 수 있다.
인쇄회로기판 제조방법
도 3 내지 도 12는 본 발명의 일 실시예에 따른 인쇄회로기판 제조방법을 나타낸 도면이다.
도 3 내지 도 12를 참조하면, 본 발명의 일 실시예에 따른 인쇄회로기판 제조방법은, 전도성 코어(110)에 관통홀(111)을 형성하는 단계, 상기 전도성 코어(110)의 상면에, 상기 관통홀(111) 상단을 커버하도록 제1 절연층(121)을 배치하는 단계, 상기 제1 절연층(121)이 상기 관통홀(111) 내부에서 찢어져 상기 관통홀(111) 내벽에 부착되도록, 상기 제1 절연층(121)을 상기 관통홀(111) 내부로 유입시키는 단계 및 상기 전도성 코어(110)의 하면에 제2 절연층(122)을 형성하는 단계를 포함할 수 있다.
상기 전도성 코어(110)의 하면에 제2 절연층(122)을 형성하는 단계는, 상기 전도성 코어(110)의 하면에, 상기 관통홀(111) 하단을 커버하도록 제2 절연층(122)을 배치하는 단계 및 상기 제2 절연층(122)이 상기 관통홀(111) 내부에서 찢어져 상기 관통홀(111) 내벽에 형성되도록, 상기 제2 절연층(122)을 상기 관통홀(111) 내부로 유입시키는 단계를 포함할 수 있다.
본 발명의 일 실시예에 따른 인쇄회로기판 제조방법은, 상기 제1 절연층(121)을 상기 관통홀(111) 내부로 유입시키는 단계 이전에, 상기 제1 절연층(121)에 열을 가하는 단계를 더 포함할 수 있고, 상기 제2 절연층(122)을 상기 관통홀(111) 내부로 유입시키는 단계 이전에, 상기 제2 절연층(122)에 열을 가하는 단계를 더 포함할 수 있다.
본 발명의 일 실시예에 따른 인쇄회로기판 제조방법은, 상기 관통홀(111) 내에 비아(140)를 형성하는 단계 및 상기 제1 절연층(121) 및 상기 제2 절연층(122) 상에 회로(130)를 형성하는 단계를 더 포함할 수 있다.
도 3을 참조하면, 전도성 코어(110)에 관통홀(111)이 형성된다. 관통홀(111)은 레이저 가공, 기계적 드릴 가공, 에칭 등의 방법으로 형성될 수 있다. 특히, 전도성 코어(110)가 금속 재질인 경우, 에칭의 방법으로 관통홀(111)이 형성될 수 있고, 전도성 코어(110)가 카본 섬유를 함유하는 수지재인 경우, 레이저 가공으로 관통홀(111)이 형성될 수 있다.
관통홀(111)은 전도성 코어(110)의 상면에서 하면까지 모두 관통하도록 형성될 수 있다. 관통홀(111)의 단면적은 상면에서 중앙으로 갈수록 작아지고, 중앙에서 하면으로 갈수록 커질 수 있다. 이 경우, 관통홀(111)은 모래시계 형상을 가질 수 있다.
도 4를 참조하면, 전도성 코어(110) 상면에 제1 절연층(121)이 배치된다. 제1 절연층(121)은 전도성 코어(110)의 상면에 밀착된다. 이러한 제1 절연층(121)은 전도성 코어(110)의 관통홀(111) 상단을 커버한다. 즉, 관통홀(111)의 상단은 제1 절연층(121)에 의해 노출되지 않는다.
도 5를 참조하면, 제1 절연층(121)에 열이 가해진다. 제1 절연층(121)이 열가소성인 경우, 제1 절연층(121)은 열을 받아 연화될 수 있다. 연화된 제1 절연층(121)은 변형될 수 있다. 제1 절연층(121)에 가해지는 열의 온도는 제1 절연층(121)의 연화점 이상 및 녹는점의 이하일 수 있다. 가해지는 열의 원천은 뜨거운 바람(hot air)일 수 있다.
도 6을 참조하면, 제1 절연층(121)이 관통홀(111) 내부로 유입된다. 관통홀(111) 상단을 커버하는 부분의 제1 절연층(121)은 관통홀(111) 내부 측으로 팽창(인플레이션, inflation)된다.
여기서, 제1 절연층(121)에는 관통홀(111) 측으로 압력이 가해질 수 있다.
구체적으로 제1 절연층(121)의 바깥에서 제1 절연층(121)에 대해 관통홀(111) 내부 측으로 압력이 가해질 수 있다. 예를 들어, 제1 절연층(121)의 바깥에서 제1 절연층(121)에 바람이 작용할 수 있다. 이 경우, 제1 절연층(121)은 마치 풍선껌의 껌처럼 팽창하여 관통홀(111) 내부로 유입될 수 있다.
또는, 관통홀(111) 내부가 감압되면서 제1 절연층(121)이 관통홀(111) 내부로 유입될 수 있다.
어느 경우에나 제1 절연층(121)은 부풀거나, 팽창하거나, 늘어나 관통홀(111) 내부로 유입될 수 있다.
도 7을 참조하면, 관통홀(111) 내부로 유입된 제1 절연층(121)은 일부가 찢어지고, 관통홀(111) 내벽에 달라붙는다. 즉, 제1 절연층(121)은 관통홀(111) 내벽에 부착된다.
구체적으로, 제1 절연층(121)에 탄성 및 소성 영역 이상의 압력이 계속 가해지면, 관통홀(111) 내부로 유입된 제1 절연층(121)에는 구멍(홀)이 형성된다. 제1 절연층(121)이 팽창할수록 그 구멍은 커지고, 그 구멍이 관통홀(111)의 크기 이상이 되면, 제1 절연층(121)은 관통홀(111) 내벽에 부착될 수 있다.
한편, 관통홀(111) 내부로 유입되는 제1 절연층(121)의 두께는, 원래의 두께보다 얇아질 수 있다. 따라서, 제1 절연층(121)에서, 전도성 코어(110)의 상면에 위치한 부분의 두께보다, 관통홀(111) 내부로 유입된 부분의 두께가 더 작을 수 있다.
도 8을 참조하면, 전도성 코어(110) 하면에 제2 절연층(122)이 배치된다. 제2 절연층(122)은 전도성 코어(110)의 하면에 밀착된다. 이러한 제2 절연층(122)은 전도성 코어(110)의 관통홀(111) 하단을 커버한다. 즉, 관통홀(111)의 하단은 제2 절연층(122)에 의해 노출되지 않는다.
도 9를 참조하면, 제2 절연층(122)에 열이 가해진다. 제2 절연층(122)이 열가소성인 경우, 제2 절연층(122)은 열을 받아 연화될 수 있다. 연화된 제2 절연층(122)은 변형될 수 있다. 제2 절연층(122)에 가해지는 열의 온도는 제2 절연층(122)의 연화점 이상 및 녹는점의 이하일 수 있다.
도 10을 참조하면, 제2 절연층(122)이 관통홀(111) 내부로 유입된다. 관통홀(111) 상단을 커버하는 부분의 제2 절연층(122)은 관통홀(111) 내부 측으로 팽창(인플레이션, inflation)된다.
여기서, 제2 절연층(122)에는 관통홀(111) 측으로 압력이 가해질 수 있다.
구체적으로 제2 절연층(122)의 바깥에서 제2 절연층(122)에 대해 관통홀(111) 내부 측으로 압력이 가해질 수 있다. 또는, 관통홀(111) 내부가 감압되면서 제2 절연층(122)이 관통홀(111) 내부로 유입될 수 있다.
어느 경우에나 제2 절연층(122)은 부풀거나, 팽창하거나, 늘어나 관통홀(111) 내부로 유입될 수 있다.
도 11을 참조하면, 관통홀(111) 내부로 유입된 제2 절연층(122)은 일부가 찢어지고, 관통홀(111) 내벽에 달라붙는다. 즉, 제2 절연층(122)은 관통홀(111) 내벽에 부착된다.
구체적으로, 제2 절연층(122)에 탄성 및 소성 영역 이상의 압력이 계속 가해지면, 관통홀(111) 내부로 유입된 제2 절연층(122)에는 구멍(홀)이 형성된다. 제2 절연층(122)이 팽창할수록 그 구멍은 커지고, 그 구멍이 관통홀(111)의 크기 이상이 되면, 제2 절연층(122)은 관통홀(111) 내벽에 부착될 수 있다.
한편, 관통홀(111) 내부로 유입되는 제2 절연층(122)의 두께는, 원래의 두께보다 얇아질 수 있다. 따라서, 제2 절연층(122)에서, 전도성 코어(110)의 하면에 위치한 부분의 두께보다, 관통홀(111) 내부로 유입된 부분의 두께가 더 작을 수 있다.
상술한 과정에서, 제1 절연층(121)은 관통홀(111) 내벽 전체를 커버할 수 있지만, 관통홀(111) 내벽 일부를 커버할 수 있다. 제1 절연층(121)이 관통홀(111) 내벽 일부를 커버하는 경우, 제2 절연층(122)은 관통홀(111) 내벽 나머지를 커버할 수 있다. 또한, 이 경우, 제1 절연층(121)과 제2 절연층(122)은 서로 중첩될 수 있다.
특히, 관통홀(111) 내벽의 중심 측에서 제1 절연층(121)과 제2 절연층(122)은 서로 중첩될 수 있다. 제1 절연층(121) 및 제2 절연층(122)이 모두 열가소성이고, 특히, 두 절연층(120)이 동일한 소재의 수지인 경우, 제1 절연층(121)과 제2 절연층(122)의 중첩된 부분은, 일체가 되어, 서로 간의 경계가 없어질 수 있다. 다만, 경우에 따라서는, 제1 절연층(121)과 제2 절연층(122)의 중첩된 부분에는 경계가 관찰될 수 있다.
한편, 상술한 과정은 반복될 수 있다. 즉, 제1 절연층(121)의 인플레이션 과정과 제2 절연층(122)의 인플레이션 과정이 순차적으로 계속 반복될 수 있다.
이러한 과정으로 절연층(120)을 형성하게 되면, 절연층(120)의 두께가 얇아지고, 이에 따라 관통홀(111) 간 피치가 줄어들 수 있으므로, 미세한 패턴이 구현될 수 있다.
본 발명의 일 실시예에 따른 인쇄회로기판 제조방법은, 상기 관통홀(111) 내에 비아(140)를 형성하는 단계 및 상기 제1 절연층(121) 및 상기 제2 절연층(122) 상에 회로(130)를 형성하는 단계를 더 포함할 수 있다.
도 12를 참조하면, 관통홀(111) 내에 비아(140)가 형성되고, 절연층(120) 상에 회로(130)가 형성된다.
비아(140)는 전도성 페이스트가 관통홀(111) 내에 충진되거나, 관통홀(111) 내부가 도금되는 방식으로 형성될 수 있다.
특히, 관통홀(111) 내부가 도금되는 경우, 관통홀(111) 내부에 팔라듐 촉매를 이용한 무전해도금층이 먼저 형성되고, 그 층 위에 전해도금층이 형성되어 관통홀(111)을 충진함으로써 비아(140)가 형성될 수 있다.
회로(130)는 애디티브(additive), 서브트랙티브(subtractive), 세미-애디티브(Semi additive), 텐팅(Tenting), MSAP(Modified Semi-Additive Process) 등의 공법으로 형성될 수 있다.
특히, 회로(130)가 애디티브, 세미-애디티브 등의 방법으로 형성되는 경우, 상기 무전해도금층이 관통홀(111) 내부뿐만 아니라 절연층(120) 표면에도 형성될 수 있다. 포토 공정(photo lithography)을 통하여 드라이 필름에 선택적으로 개구부를 형성하고, 해당 개구부에 대해 시드층으로부터 전해 도금층을 성장시키면, 회로(130)가 완성될 수 있다.
드라이 필름이 박리되고, 시드층 중 불필요한 것, 즉, 회로(130) 외의 부분에 형성된 시드층은 에칭으로 제거된다.
이상, 본 발명의 일 실시예에 대하여 설명하였으나, 해당 기술 분야에서 통상의 지식을 가진 자라면 특허청구범위에 기재된 본 발명의 사상으로부터 벗어나지 않는 범위 내에서, 구성 요소의 부가, 변경, 삭제 또는 추가 등에 의해 본 발명을 다양하게 수정 및 변경시킬 수 있을 것이며, 이 또한 본 발명의 권리범위 내에 포함된다고 할 것이다.
110: 전도성 코어
111: 관통홀
120: 절연층
121: 제1 절연층
122: 제2 절연층
130: 회로
140: 비아

Claims (17)

  1. 관통홀이 형성된 전도성 코어;
    상기 전도성 코어의 상하면 및 상기 관통홀 내벽에 형성된 절연층; 및
    상기 절연층 상에 형성된 회로를 포함하고,
    상기 절연층에서, 상기 코어의 상하면에 형성된 부분의 두께는 상기 관통홀 내벽에 형성된 부분의 두께보다 큰 인쇄회로기판.
  2. 제1항에 있어서,
    상기 절연층은 열가소성 수지로 이루어진 인쇄회로기판.
  3. 제2항에 있어서,
    상기 절연층은 PEEK(Polyether ether ketone), PCT(Polycyclohezylene Dimethylene Terephthalate), PPS(Polyphenylene sulfide) 및 LCP(Liquid crystal polymer) 중에서 선택되는 적어도 하나로 이루어진 인쇄회로기판.
  4. 제1항에 있어서,
    코어는 탄소 섬유를 포함하는 수지재인 인쇄회로기판.
  5. 제1항에 있어서,
    상기 코어는 금속 재질로 이루어진 인쇄회로기판.
  6. 제1항에 있어서,
    상기 관통홀 내부에 형성된 상기 절연층의 두께는, 상기 관통홀 단부에서 내측으로 갈수록 갈수록 작아지는 인쇄회로기판.
  7. 제1항에 있어서,
    상기 관통홀 내부에 형성된 비아를 더 포함하는 인쇄회로기판.
  8. 제1항에 있어서,
    상기 관통홀은 복수로 형성되고, 상기 복수의 관통홀 간의 피치(pitch)는 150um 이하인 인쇄회로기판.
  9. 전도성 코어에 관통홀을 형성하는 단계;
    상기 전도성 코어의 상면에, 상기 관통홀 상단을 커버하도록 제1 절연층을 배치하는 단계;
    상기 제1 절연층이 상기 관통홀 내부에서 찢어져 상기 관통홀 내벽에 부착되도록, 상기 제1 절연층을 상기 관통홀 내부로 유입시키는 단계; 및
    상기 전도성 코어의 하면에 제2 절연층을 형성하는 단계를 포함하는 인쇄회로기판 제조방법.
  10. 제9항에 있어서,
    상기 전도성 코어의 하면에 제2 절연층을 형성하는 단계는,
    상기 전도성 코어의 하면에, 상기 관통홀 하단을 커버하도록 제2 절연층을 배치하는 단계; 및
    상기 제2 절연층이 상기 관통홀 내부에서 찢어져 상기 관통홀 내벽에 형성되도록, 상기 제2 절연층을 상기 관통홀 내부로 유입시키는 단계를 포함하는 인쇄회로기판 제조방법.
  11. 제9항에 있어서,
    상기 제1 절연층을 상기 관통홀 내부로 유입시키는 단계 이전에,
    상기 제1 절연층에 열을 가하는 단계를 더 포함하는 인쇄회로기판 제조방법.
  12. 제11항에 있어서,
    상기 제1 절연층 및 상기 제2 절연층은 열가소성 수지로 이루어지는 인쇄회로기판 제조방법.
  13. 제9항에 있어서,
    상기 제1 절연층을 상기 관통홀 내부로 유입시키는 단계에서,
    상기 제1 절연층에 상기 관통홀 측으로 압력이 가해지는 인쇄회로기판 제조방법.
  14. 제9항에 있어서,
    상기 제1 절연층을 상기 관통홀 내부로 유입시키는 단계에서,
    상기 제1 절연층의 상기 관통홀 내부로 유입된 부분이, 상기 전도성 코어의 상면에 형성된 부분보다 얇아지는 인쇄회로기판 제조방법.
  15. 제10항에 있어서,
    상기 제1 절연층을 상기 관통홀 내부로 유입시키는 단계에서,
    상기 제1 절연층은 상기 관통홀 내벽 일부를 커버하고,
    상기 제2 절연층을 상기 관통홀 내부로 유입시키는 단계에서,
    상기 제2 절연층은 상기 관통홀 내벽 나머지를 커버하는, 인쇄회로기판 제조방법.
  16. 제15항에 있어서,
    상기 제2 절연층과 상기 제1 절연층은 상기 관통홀 내부에서 일부 중첩되는 인쇄회로기판 제조방법.
  17. 제9항에 있어서,
    상기 관통홀 내에 비아를 형성하는 단계; 및
    상기 제1 절연층 및 상기 제2 절연층 상에 회로를 형성하는 단계를 더 포함하는 인쇄회로기판 제조방법.
KR1020150183918A 2015-12-22 2015-12-22 인쇄회로기판 및 인쇄회로기판 제조방법 KR102466205B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150183918A KR102466205B1 (ko) 2015-12-22 2015-12-22 인쇄회로기판 및 인쇄회로기판 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150183918A KR102466205B1 (ko) 2015-12-22 2015-12-22 인쇄회로기판 및 인쇄회로기판 제조방법

Publications (2)

Publication Number Publication Date
KR20170074530A true KR20170074530A (ko) 2017-06-30
KR102466205B1 KR102466205B1 (ko) 2022-11-11

Family

ID=59279445

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150183918A KR102466205B1 (ko) 2015-12-22 2015-12-22 인쇄회로기판 및 인쇄회로기판 제조방법

Country Status (1)

Country Link
KR (1) KR102466205B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200051095A (ko) * 2018-11-02 2020-05-13 진영글로벌 주식회사 차량 전장용 디바이스
CN114786392A (zh) * 2022-05-16 2022-07-22 深圳市润达通电子有限公司 一种防折断具有散热循环功能的pcba主板

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990037873A (ko) 1999-02-08 1999-05-25 구자홍 방열부재를구비한인쇄회로기판및그제조방법
JP2001332828A (ja) * 2000-05-25 2001-11-30 Nitto Denko Corp 両面回路基板およびそれを用いた多層配線基板

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990037873A (ko) 1999-02-08 1999-05-25 구자홍 방열부재를구비한인쇄회로기판및그제조방법
JP2001332828A (ja) * 2000-05-25 2001-11-30 Nitto Denko Corp 両面回路基板およびそれを用いた多層配線基板

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200051095A (ko) * 2018-11-02 2020-05-13 진영글로벌 주식회사 차량 전장용 디바이스
US11056251B2 (en) 2018-11-02 2021-07-06 Jin Young Global Co., Ltd. Patterning formation method, manufacturing method of electrical devices using the same and vehicular electrical device
CN114786392A (zh) * 2022-05-16 2022-07-22 深圳市润达通电子有限公司 一种防折断具有散热循环功能的pcba主板
CN114786392B (zh) * 2022-05-16 2024-01-26 深圳市润达通电子有限公司 一种防折断具有散热循环功能的pcba主板

Also Published As

Publication number Publication date
KR102466205B1 (ko) 2022-11-11

Similar Documents

Publication Publication Date Title
KR101181105B1 (ko) 방열회로기판 및 그 제조 방법
KR101441236B1 (ko) 배선판의 제조 방법, 배선판 및 비아의 구조
US11723153B2 (en) Printed circuit board and method of fabricating the same
JP7188836B2 (ja) プリント回路基板
JP7238241B2 (ja) プリント回路基板
JP2013540368A (ja) 印刷回路基板及びその製造方法
KR20160049667A (ko) 인쇄회로기판 및 그 제조방법
KR20170074530A (ko) 인쇄회로기판 및 인쇄회로기판 제조방법
JP6111832B2 (ja) 多層基板およびこれを用いた電子装置、電子装置の製造方法
KR101154739B1 (ko) 인쇄회로기판 및 그의 제조 방법
US20170094786A1 (en) Printed circuit board and method of manufacturing the same
KR102494340B1 (ko) 인쇄회로기판
KR20150136914A (ko) 인쇄회로기판의 제조방법
JP6911242B2 (ja) プリント回路基板及びその製造方法
SE518269C2 (sv) Mönsterkort och metod för bearbetning av mönsterkort
JP7214951B2 (ja) プリント回路基板
WO2017122284A1 (ja) 部品内蔵基板及び部品内蔵基板の製造方法
KR20200096285A (ko) 전력 부품과 회로 캐리어의 금속 층 간의 열 전도성 연결부 형성 방법
KR20130104507A (ko) 연성인쇄회로기판 및 그의 제조 방법
JP2019046955A (ja) 放熱基板及びその製造方法
JP2018041750A (ja) インターポーザ、モジュールおよびインターポーザの製造方法
KR20110027078A (ko) 인쇄회로기판의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant