JP6911242B2 - プリント回路基板及びその製造方法 - Google Patents

プリント回路基板及びその製造方法 Download PDF

Info

Publication number
JP6911242B2
JP6911242B2 JP2016058028A JP2016058028A JP6911242B2 JP 6911242 B2 JP6911242 B2 JP 6911242B2 JP 2016058028 A JP2016058028 A JP 2016058028A JP 2016058028 A JP2016058028 A JP 2016058028A JP 6911242 B2 JP6911242 B2 JP 6911242B2
Authority
JP
Japan
Prior art keywords
layer
forming
circuit board
printed circuit
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016058028A
Other languages
English (en)
Other versions
JP2017085074A (ja
Inventor
ムーン ジン−セオク
ムーン ジン−セオク
アン セオク−ファン
アン セオク−ファン
カン ミュン−サム
カン ミュン−サム
ジェオン ドー−ヨン
ジェオン ドー−ヨン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2017085074A publication Critical patent/JP2017085074A/ja
Application granted granted Critical
Publication of JP6911242B2 publication Critical patent/JP6911242B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明は、プリント回路基板及びその製造方法に関する。
近年、技術の発展によって電子機器に高機能化が要求されており、これに伴って小型化、軽量化が求められている。
これにより、電子機器に装着されるプリント回路基板は多層化されており、回路はますます複雑になっている。
プリント回路基板の高密度小型化のために、効率的な多層化工程及び微細ホールの加工に関する技術が要求されている。
韓国公開特許第2015−0104828号公報
本発明の一側面によれば、コアを含むプリント回路基板において、コアは、炭素材及び炭素材の周辺に形成された絶縁層を含む炭素補強層と、炭素補強層上に積層される第1感光性絶縁層と、を含む。
本発明の他の側面によれば、炭素補強層上に第1感光性絶縁層を積層してコアを形成するステップと、コア上にビルドアップ層を形成するステップと、を含むプリント回路基板の製造方法が提供される。
本発明の一実施例に係るプリント回路基板を示す図である。 本発明の一実施例に係るプリント回路基板のコアを示す図である。 本発明の一実施例に係るプリント回路基板のビルドアップ層を示す図である。 本発明の一実施例に係るプリント回路基板の製造方法を示すフローチャートである。 本発明の一実施例に係るプリント回路基板の製造方法において、コアを形成する一工程を示す図である。 図5の工程の次の工程を示す図である。 図6の工程の次の工程を示す図である。 図7の工程の次の工程を示す図である。 図8の工程の次の工程を示す図である。 図9の工程の次の工程を示す図である。 図10の工程の次の工程を示す図である。 図11の工程の次の工程を示す図である。 図12の工程の次の工程を示す図である。 本発明の一実施例に係るプリント回路基板の製造方法において、ビルドアップ層を形成する一工程を示す図である。 図14の工程の次の工程を示す図である。 図15の工程の次の工程を示す図である。 図16の工程の次の工程を示す図である。 図17の工程の次の工程を示す図である。 図18の工程の次の工程を示す図である。 図19の工程の次の工程を示す図である。 図20の工程の次の工程を示す図である。
本発明によるプリント回路基板及びその製造方法の実施例を添付図面を参照して詳細に説明し、添付図面を参照して説明するに当たって、同一または対応する構成要素には同一の図面番号を付し、これに対する重複説明は省略する。
また、本明細書において、第1、第2などの用語は、同一または相応する構成要素を区別するための識別記号に過ぎず、同一または相応する構成要素が第1、第2などの用語により限定されない。
また、結合とは、各構成要素間の接触関係において、各構成要素の間に物理的に直接接触する場合のみを意味するものではなく、他の構成が各構成要素の間に介在され、その他の構成に構成要素がそれぞれ接触している場合まで包括する概念として使用する。
<プリント回路基板>
図1は、本発明の一実施例に係るプリント回路基板1000を示す図である。
図1を参照すると、本発明の一実施例に係るプリント回路基板1000は、コア100と、コア100上にビルドアップ層200と、を含む。
図2は、本発明の一実施例に係るプリント回路基板1000のコア100を示す図である。
図2を参照すると、本発明の一実施例に係るコア100は、炭素補強層110と、第1感光性絶縁層150と、を含み、炭素補強層110は、炭素材111と、絶縁層112と、を含む。
炭素補強層110は、炭素材111の上下に絶縁層112が積層されて基板の剛性(stiffness)を高めることができる。
炭素材111とは、炭素繊維(carbon fiber)、グラファイトシート(graphite sheet)等を含む概念である。
炭素材111は、引張強度(tensile strength)と引張弾性率(Tensile modulus、引張に対する弾性係数)が高くて基板の剛性(stiffness)を高めることができる。
炭素材111の引張弾性率は、400Gpa以上であり、好ましくは500Gpa以上であることができる。
炭素材111の高い引張弾性率によりプリント回路基板1000の引張弾性率を50Gpa以上改善することができる。
さらに、炭素材111は耐熱性に優れて、プリント回路基板の加工工程中の基板の変形を最小化することができる。
炭素材111は、モジュラスの高いPAN系炭素繊維、耐変形性の高いピッチ(Pitch)系の炭素繊維のうちのいずれか1つ以上を含むことができる。
炭素材111は、プリント回路基板の最適の引張強度(high tensile strength)及び引張弾性率を導出するために、炭素補強層110に含有される含有量、種類、及び配置形態を異ならせることができる。
絶縁層112は、炭素材111上に形成可能である。
絶縁層112は、樹脂材であってもよく、エポキシ樹脂等の熱硬化性樹脂、ポリイミド(PI)等の熱可塑性樹脂を含むことができ、本発明の一実施例に係る絶縁層112としては、感光性絶縁物質を用いることが好ましい。
具体的には、絶縁層112がPID、ソルダーレジストなどの感光性絶縁物質で形成されることにより、レーザ、ドリルなどを使用せずに貫通ホールまたはビアホールを形成することができる。
絶縁層112を貫通するビアを形成する方法は、プリント回路基板の製造方法でより詳細に説明する。
プリント回路基板1000は、炭素補強層110を貫通する第1ビア121をさらに含むことができる。
第1ビア121は、伝導性物質123で形成可能であり、伝導性ペーストのような伝導性物質123で充填されることができる。
第1ビア121を伝導性ペーストで充填すると、伝導性ペーストの高い接着特性により電気伝導度を高めることができる。
非伝導性物質122は、炭素補強層110と第1ビア121との間の電気的な絶縁のために第1ビア121と炭素補強層110との間に介在できる。
プリント回路基板1000は、炭素補強層110上に形成される第1回路パターン131をさらに含むことができる。
第1回路パターン131が形成された炭素補強層110の上には、第1感光性絶縁層150を積層することができる。
第1感光性絶縁層150は、感光性絶縁物質で形成可能である。
感光性絶縁物質は、PID(photo−imageable dielectric)、ソルダーレジスト(solder−resist)等を含む。
PIDは、絶縁特性、遮光特性及び耐化学特性を有し、内部に微細なビアホール(30μm以下)を形成するに有利な物質である。
第2ビア151は、第1感光性絶縁層150を貫通して形成することができ、第1回路パターン131に電気的に接続するように、第1回路パターン131上に形成することができる。
第2ビア151に接続する第1回路パターン131は、パッドである。
第2ビア151は、第1感光性絶縁層150の露光、現像工程によりビアホールを形成した後に、ビアホールに伝導性ペーストを充填することで形成可能である。
図3は、本発明の一実施例に係るプリント回路基板1000のビルドアップ層200を示す図である。
図3を参照すると、本発明の一実施例に係るビルドアップ層200は、コア100上に積層され、第2感光性絶縁層250を含むことができる。
ビルドアップ層200は、第2感光性絶縁層250が内部に形成される第2回路パターン231または第2感光性絶縁層250を貫通する第3ビア221を含むことができる。
第2感光性絶縁層250は、第1感光性絶縁層150と同じ物質で形成することができ、第3ビア221は、第2ビア151と同様の工程により形成することができる。
<プリント回路基板の製造方法>
図4は、本発明の一実施例に係るプリント回路基板の製造方法を示すフローチャートである。
図5から図21は、本発明の一実施例に係るプリント回路基板の製造方法を示す工程図である。
図4から図21を参照すると、本発明の一実施例に係るプリント回路基板1000の製造方法は、コア100を形成するステップS100と、コア100上にビルドアップ層200を形成するステップS200と、ビルドアップ層200を一括積層するステップS300と、を含む。
図5から図13は、本発明の一実施例に係るコア100を形成する製造方法を示す工程図であり、図5から図13を参照すると、コア100を形成するステップS100は、炭素材111上に絶縁層112を積層して炭素補強層110を形成するステップS110を含むことができる。
次に、コア100を形成するステップS100は、炭素補強層110を貫通する第1ビア121を形成するステップS120をさらに含むことができる。
第1ビア121を形成するステップS120は、炭素補強層110を貫通する第1貫通ホール10を形成するステップと、第1貫通ホール10の内部に非伝導性物質122を充填するステップと、非伝導性物質122の内部に第2貫通ホール20を形成するステップと、第2貫通ホール20の内部に伝導性物質123を充填するステップと、を含むことができる。
第1貫通ホール10または第2貫通ホール20は、CNCドリルなどにより形成可能である。また、第1貫通ホール10は、絶縁層112が感光性絶縁物質で形成された場合は、露光及び現像工程により形成可能である。
コア100と第1ビア121との絶縁のために、第1貫通ホール10の内部に非伝導性物質122を充填することができる。
一方、本発明の実施例に係るコア100を形成するステップS100は、炭素補強層110上に第1回路パターン131を形成するステップS130をさらに含むことができる。第1回路パターン131は、回路及びパッドを含む概念である。
炭素補強層110に第1ビア121または第1回路パターン131を形成した後に、第1ビア121または第1回路パターン131が形成された炭素補強層110上に第1感光性絶縁層150を形成することができる(S140)。
その後、本発明の実施例に係るコア100を形成するステップS100は、第1感光性絶縁層150を貫通する第2ビア151を形成するステップS150をさらに含むことができる。
第2ビア151は、第1感光性絶縁層150を貫通するビアホールを形成した後に、ビアホールに伝導性物質を充填して形成することができる。
ビアホールは、レーザ、ドリルなどを用いたホールの加工なしで、第1感光性絶縁層150の露光、現像工程により形成可能である。
また、第2ビア151は、伝導性ペーストを充填することで形成可能であり、ビアホールにメッキ層が形成されることを排除することではない。
図14から図21は、本発明の一実施例に係るビルドアップ層200を形成する製造方法を示す工程図である。図14から図21を参照すると、ビルドアップ層200を形成するステップS200は、一面にキャリア層222が形成された金属層211を準備するステップS210と、金属層211をエッチングして第2回路パターン231を形成するステップS220と、第2回路パターン231上に第2感光性絶縁層250を形成するステップS230と、第2感光性絶縁層250を貫通する第3ビア221を形成するステップS240と、キャリア層222を除去するステップS250と、を含むことができる。
一面にキャリア層222が形成された金属層211を準備するステップS210において、キャリア層222は、金属層211を支持する手段であり、金属層211に回路の形成の際に歪み(warpage)などの発生を最小化するために金属層211の一面に形成される。
キャリア層222には、ポリエチレンテレフタレート(Polyethylene terephthalate)、ポリエチレンナプタレート(Polyethylene naphthalate)、ポリイミド(Polyimide)、ポリエチレン(Polyethylene)、ポリプロピレン(Polypropylene)、及びポリエーテルエーテルケトン(Poly ether ether ketone)のうちのいずれか一つ以上が含まれることができる。
金属層211は、銅箔であってもよく、厚さは、2μmから36μm範囲であってもよい。
金属層211をエッチングして第2回路パターン231を形成するステップS220では、金属層211上にメッキを施し、エッチング工程を経て第2回路パターン231を形成することができる。
第2回路パターン231は、サブトラックティブ(Substractive)工法、セミアディティブ(Semi−additive)工法、及びアディティブ(addive)工法のうちのいずれか一つの工法を用いて形成することができる。
第2回路パターン231は、回路及びパッドを含む概念である。
次に、第2回路パターン231上に第2感光性絶縁層250を形成するステップS230を行うことができる。
第2感光性絶縁層250は、第1感光性絶縁層150と同じ感光性絶縁物質で形成することができる。
次に、第2感光性絶縁層250を貫通する第3ビア221を形成するステップS240を行うことができる。
第3ビア221を形成するステップS240は、第2感光性絶縁層250に第3貫通ホール30を形成するステップと、第3貫通ホール30に伝導性物質を充填するステップと、を含み、第2ビア151を形成するステップと同様に行われることができる。
第3ビア221または第2回路パターン231が形成された第2感光性絶縁層250からキャリア層222を除去する(S250参照)ことにより、ビルドアップ層200を形成することができる。
本発明の一実施例に係るプリント回路基板の製造方法は、ビルドアップ層200を複数形成するステップS300をさらに含むことができる。
本発明の一実施例に係るプリント回路基板の製造方法は、複数のビルドアップ層200をコア100上に一括積層するステップS300をさらに含むことができる。
ビルドアップ層をコアに順次積層する製造方法は、ビアホールの加工、積層、メッキ工程、検査及び表面処理工程を順次繰り返さなければならないので、製造工程の時間が長くなり、製造費用も増加することになる。
したがって、複数のビルドアップ層200を一括的にコア100上に積層する製造方法は、ビルドアップ層200を順次にコア100上に積層する製造工程に比べて製造時間及びコスト面で有利である。
本発明の一実施例に係るプリント回路基板の製造方法は、ビルドアップ層200の最外郭層にソルダーレジスト層270を形成するステップをさらに含むことができる。
ソルダーレジスト層270がビルドアップ層200の最外郭層に形成されることにより、ビルドアップ層200に形成された回路パターンを保護することができる。
本発明の一実施例に係るプリント回路基板は、コアに、high strengthとhigh modulus特性を有する炭素繊維のような炭素材が含まれることにより、剛性(stiffness)を改善することができる。
さらに、本発明の一実施例に係るプリント回路基板の製造方法は、一括積層により形成されるので、多層プリント回路基板の製造の際に製造時間及び製造費用を低減することができる。
以上、本発明の一実施例について説明したが、当該技術分野で通常の知識を有する者であれば特許請求の範囲に記載した本発明の思想から逸脱しない範囲内で、構成要素の付加、変更、削除または追加などにより本発明を様々に修正及び変更することができ、これも本発明の範囲内に含まれるといえよう。
100 コア
110 炭素補強層
111 炭素材
112 絶縁層
121 第1ビア
123 伝導性物質
122 非伝導性物質
131 第1回路パターン
150 第1感光性絶縁層
151 第2ビア
200 ビルドアップ層
211 金属層
222 キャリア層
221 第3ビア
231 第2回路パターン
250 第2感光性絶縁層
270 ソルダーレジスト層

Claims (14)

  1. コアを含むプリント回路基板において、
    前記コアは、
    炭素材及び前記炭素材上に形成されて前記炭素材と接触する絶縁層を含む炭素補強層と、
    前記炭素補強層を貫通する第1ビアと、
    前記第1ビアと前記炭素補強層との間に介在される非伝導性物質と、
    前記炭素補強層上に積層される第1感光性絶縁層と、
    を含み、
    前記非伝導性物質と前記絶縁層との間には、境界面が形成される、プリント回路基板。
  2. 前記第1ビアは、伝導性物質で充填される請求項1に記載のプリント回路基板。
  3. 前記炭素補強層上に形成される第1回路パターンをさらに含む請求項1または請求項2に記載のプリント回路基板。
  4. 前記第1回路パターンに電気的に接続するように、前記第1感光性絶縁層を貫通する第2ビアをさらに含む請求項3に記載のプリント回路基板。
  5. 前記コア上に積層され、第2感光性絶縁層を含む回路層をさらに含む請求項1から請求項4のいずれか1項に記載のプリント回路基板。
  6. 絶縁層を含む炭素補強層を貫通する第1貫通ホールを形成するステップと、
    前記第1貫通ホールの内部に前記絶縁層と境界面を形成する非伝導性物質を充填するステップと、
    前記炭素補強層上に第1感光性絶縁層を積層してコアを形成するステップと、
    前記コア上に回路層を形成するステップと、を含み、
    前記炭素補強層は、前記絶縁層と接触する炭素材を含むプリント回路基板の製造方法。
  7. 前記回路層を形成するステップは、
    一面にキャリア層が形成された金属層を準備するステップと、
    前記金属層をエッチングして第2回路パターンを形成するステップと、
    前記第2回路パターン上に第2感光性絶縁層を形成するステップと、
    前記第2感光性絶縁層を貫通する第3ビアを形成するステップと、
    前記キャリア層を除去するステップと、を含む請求項6に記載のプリント回路基板の製造方法。
  8. 第3ビアを形成するステップは、
    前記第2感光性絶縁層を貫通する第3貫通ホールを形成するステップと、
    前記第3貫通ホールに伝導性物質を充填するステップと、を含む請求項7に記載のプリント回路基板の製造方法。
  9. 前記回路層を形成するステップは、
    前記回路層を複数形成するステップを含む請求項6または請求項7に記載のプリント回路基板の製造方法。
  10. 前記回路層を形成するステップは、
    複数の前記回路層を前記コア上に一括積層するステップを含む請求項6から請求項9のいずれか1項に記載のプリント回路基板の製造方法。
  11. 前記回路層の最外郭層にソルダーレジスト層を形成するステップをさらに含む請求項6から請求項10のいずれか1項に記載のプリント回路基板の製造方法。
  12. 記非伝導性物質の内部に第2貫通ホールを形成するステップと、
    前記第2貫通ホールの内部に伝導性物質を充填するステップと、をさらに含む請求項6から請求項11のいずれか1項に記載のプリント回路基板の製造方法。
  13. 前記炭素補強層上に第1回路パターンを形成するステップをさらに含む請求項6から請求項12のいずれか1項に記載のプリント回路基板の製造方法。
  14. 前記第1感光性絶縁層を貫通する第2ビアを形成するステップをさらに含む請求項6から請求項13のいずれか1項に記載のプリント回路基板の製造方法。
JP2016058028A 2015-10-23 2016-03-23 プリント回路基板及びその製造方法 Active JP6911242B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2015-0148077 2015-10-23
KR1020150148077A KR102473406B1 (ko) 2015-10-23 2015-10-23 인쇄회로기판 및 그 제조방법

Publications (2)

Publication Number Publication Date
JP2017085074A JP2017085074A (ja) 2017-05-18
JP6911242B2 true JP6911242B2 (ja) 2021-07-28

Family

ID=58711254

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016058028A Active JP6911242B2 (ja) 2015-10-23 2016-03-23 プリント回路基板及びその製造方法

Country Status (2)

Country Link
JP (1) JP6911242B2 (ja)
KR (1) KR102473406B1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102163059B1 (ko) 2018-09-07 2020-10-08 삼성전기주식회사 연결구조체 내장기판

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1140902A (ja) * 1997-07-18 1999-02-12 Cmk Corp プリント配線板及びその製造方法
JP2001068855A (ja) * 1999-08-25 2001-03-16 Matsushita Electric Works Ltd 多層プリント配線板及びその製造方法
JP2004363325A (ja) * 2003-06-04 2004-12-24 Fujikura Ltd 多層配線板およびその製造方法
JP2006108211A (ja) * 2004-10-01 2006-04-20 North:Kk 配線板と、その配線板を用いた多層配線基板と、その多層配線基板の製造方法
JP3988764B2 (ja) * 2004-10-13 2007-10-10 三菱電機株式会社 プリント配線板用基材、プリント配線板及びプリント配線板用基材の製造方法
JP4816343B2 (ja) * 2006-09-05 2011-11-16 三菱電機株式会社 高放熱基板及びその製造方法
KR100847003B1 (ko) * 2006-11-21 2008-07-17 대덕전자 주식회사 인쇄 회로 기판을 위한 탄소 섬유 보강재
JP5581218B2 (ja) * 2008-12-25 2014-08-27 三菱電機株式会社 プリント配線板の製造方法
US20110290540A1 (en) * 2010-05-25 2011-12-01 Samsung Electro-Mechanics Co., Ltd. Embedded printed circuit board and method of manufacturing the same
KR101975450B1 (ko) 2014-03-06 2019-05-07 삼성전기주식회사 표면처리된 절연필름을 포함하는 다층 인쇄회로기판의 제조방법

Also Published As

Publication number Publication date
KR20170047688A (ko) 2017-05-08
KR102473406B1 (ko) 2022-12-02
JP2017085074A (ja) 2017-05-18

Similar Documents

Publication Publication Date Title
US9119322B2 (en) Wiring board and method for manufacturing the same
US20090250253A1 (en) Printed circuit board and manufacturing method thereof
JP6795137B2 (ja) 電子素子内蔵型印刷回路基板の製造方法
CN103687344A (zh) 电路板制作方法
US10674608B2 (en) Printed circuit board and manufacturing method thereof
KR102488164B1 (ko) 프로파일된 도전성 층을 갖는 인쇄 회로 기판 및 그 제조 방법
US9907157B2 (en) Noise blocking printed circuit board and manufacturing method thereof
JP6911242B2 (ja) プリント回路基板及びその製造方法
US9253873B2 (en) Printed circuit board and method of manufacturing the same
JP2009010266A (ja) プリント配線板の製造方法及びプリント配線板
JP2018195657A (ja) リジッド・フレックス多層プリント配線板
CN102196673B (zh) 线路结构的制作方法
JP2009272600A (ja) 印刷回路基板の製造方法
US9736939B2 (en) Printed circuit board and method of manufacturing printed circuit board
JP2012134502A (ja) 多層印刷回路基板及びその製造方法
JP5100429B2 (ja) 多層プリント配線板の製造方法
US20130146337A1 (en) Multi-layered printed circuit board and manufacturing method thereof
US20140076611A1 (en) Printed circuit board and method of manufacturing the same
KR102268385B1 (ko) 인쇄회로기판 및 인쇄회로기판의 제조 방법
KR101197783B1 (ko) 매립형 인쇄회로기판 및 그 제조방법
KR101197782B1 (ko) 매립형 인쇄회로기판 및 그 제조방법
US20120298412A1 (en) Printed circuit board and method of manufacturing the same
JP2007088230A (ja) フレックスリジッドプリント配線板
KR20160034168A (ko) 인쇄회로기판 및 그 제조방법
KR20150134699A (ko) 회로기판의 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190314

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200303

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200423

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201020

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210118

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210608

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210610

R150 Certificate of patent or registration of utility model

Ref document number: 6911242

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250