KR20170071425A - 기판 처리 장치 및 기판 처리 장치의 조정 방법 - Google Patents

기판 처리 장치 및 기판 처리 장치의 조정 방법 Download PDF

Info

Publication number
KR20170071425A
KR20170071425A KR1020160168403A KR20160168403A KR20170071425A KR 20170071425 A KR20170071425 A KR 20170071425A KR 1020160168403 A KR1020160168403 A KR 1020160168403A KR 20160168403 A KR20160168403 A KR 20160168403A KR 20170071425 A KR20170071425 A KR 20170071425A
Authority
KR
South Korea
Prior art keywords
temperature
heating
substrate
offset value
time
Prior art date
Application number
KR1020160168403A
Other languages
English (en)
Other versions
KR102653671B1 (ko
Inventor
겐이치 시게토미
다케시 사이쿠사
에이이치 세키모토
다카유키 후쿠도메
고오스케 요시하라
스구루 에노키다
가즈히로 다케시타
가즈토 우메키
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20170071425A publication Critical patent/KR20170071425A/ko
Application granted granted Critical
Publication of KR102653671B1 publication Critical patent/KR102653671B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/38—Treatment before imagewise removal, e.g. prebaking
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/40—Treatment after imagewise removal, e.g. baking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67103—Apparatus for thermal treatment mainly by conduction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B1/00—Details of electric heating devices
    • H05B1/02—Automatic switching arrangements specially adapted to apparatus ; Control of heating devices
    • H05B1/0227—Applications
    • H05B1/023—Industrial applications
    • H05B1/0233—Industrial applications for semiconductors manufacturing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B2203/00—Aspects relating to Ohmic resistive heating covered by group H05B3/00
    • H05B2203/037—Heaters with zones of different power density

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Control Of Resistance Heating (AREA)

Abstract

기판의 면내에 있어서나 기판 사이에 있어서나, 균일성이 양호한 가열 처리를 행할 수 있는 기술을 제공하는 것.
각각 기판을 적재대에 적재하여 가열하는 복수의 가열 모듈을 구비한 기판 처리 장치에 있어서, 상기 적재대에 복수 설치되고, 서로 독립해서 발열량이 제어되는 히터와, 상기 복수의 히터 각각에 대응하는 기판의 피가열 부위에 대해, 미리 결정된 제1 시점으로부터 제2 시점에 이르기까지의 사이의 적산 열량이 1대의 적재대 중에서 균일하고, 또한 복수의 가열 모듈의 사이에서 균일하도록 제어 신호를 출력하는 제어부를 구비하도록 장치를 구성한다. 상기 제1 시점은, 히터의 발열량이 안정되어 있는 상태에서 적재대에 기판이 적재된 후의 기판의 온도 추이 프로파일에 있어서, 기판의 프로세스 온도를 향하는 승온 도중의 시점이고, 상기 제2 시점은 상기 온도 추이 프로파일에 있어서 기판이 처리 온도에 도달한 후의 시점이다.

Description

기판 처리 장치 및 기판 처리 장치의 조정 방법 {SUBSTRATE PROCESSING APPARATUS AND ADJUSTING METHOD OF SUBSTRATE PROCESSING APPARATUS}
본 발명은, 기판을 적재대에 적재하여 가열하는 복수의 가열 모듈을 구비한 기판 처리 장치 및 기판 처리 장치의 조정 방법에 관한 것이다.
반도체 제조 프로세스에 있어서는, 반도체 웨이퍼 등의 기판(이하 「웨이퍼」라고 함)에 도포막을 형성한 후에, 히터가 설치되어 있는 적재대에 기판을 적재하여 가열 처리를 행하는 것이 행해지고 있다. 가열 처리로서는, 기판에 형성된 레지스트막에 대해 노광 전후에, 예를 들어 100℃ 전후의 온도에서 행하는 처리를 들 수 있다. 레지스트 패턴의 선 폭은, 다양한 요인에 의해 좌우되지만, 그 요인 중 하나로서 가열 처리 시의 가열 온도를 들 수 있다.
그리고 약액의 열처리 온도 의존성이 높아지는 경향이 있으므로, 가열 처리 시의 웨이퍼의 열이력에 있어서의 웨이퍼의 면내간의 차 및 웨이퍼간(면간)의 차가 레지스트 패턴의 선 폭에 있어서의 웨이퍼의 면내 균일성 및 웨이퍼간 균일성에 미치는 영향이 커지고 있다.
가열 처리를 행하는 가열 모듈은, 웨이퍼의 피가열 영역을 복수로 분할하고, 각 분할 영역마다 히터를 설치하여, 각 히터를 독립해서 발열 제어하도록 구성되어 있다. 히터의 제어계의 파라미터의 조정 방법으로서는, 특허문헌 1에 기재되어 있는 바와 같이, 적재대(열판)의 온도를 복수의 계측점에서 계측하였을 때의 각 계측 온도가, 각 목표 온도에 일치하도록 제어하는 방법이 알려져 있다. 그러나 패턴의 선 폭의 균일성에 대해 더욱 엄격한 스펙이 요구되는 프로세스에 대해서는, 금후 조정 방법을 개선해 가는 것이 필요해지고 있다.
또한 레지스트 패턴을 형성하는 장치는, 복수 매의 웨이퍼를 병행하여 처리하므로, 복수의 가열 모듈을 구비하고 있다. 이로 인해, 각 가열 모듈에 있어서 웨이퍼의 면내의 열이력을 균일하게 할 뿐만 아니라, 가열 모듈 사이에 있어서, 웨이퍼의 열이력을 고정밀도로 균일하게 할 필요에 처해 있다.
일본 특허 제4391518호
본 발명은, 이러한 사정에 기초하여 이루어진 것이며, 그 목적은, 기판의 면내에 있어서나 기판 사이에 있어서나, 균일성이 양호한 가열 처리를 행할 수 있는 기술을 제공하는 것이다.
본 발명의 기판 처리 장치는, 각각 기판을 적재대에 적재하여 가열하는 복수의 가열 모듈을 구비한 기판 처리 장치에 있어서,
상기 적재대에 복수 설치되고, 서로 독립해서 발열량이 제어되는 히터와,
상기 복수의 히터 각각에 대응하는 기판의 피가열 부위에 대해, 미리 결정된 제1 시점으로부터 제2 시점에 이르기까지의 동안의 적산 열량이 1대의 적재대 중에서 균일하고, 또한 복수의 가열 모듈의 사이에서 균일하도록 제어 신호를 출력하는 제어부를 구비하고,
상기 제1 시점은, 히터의 발열량이 안정되어 있는 상태에서 적재대에 기판이 적재된 후의 기판의 온도 추이 프로파일에 있어서, 기판의 프로세스 온도를 향하는 승온 도중의 시점이고, 상기 제2 시점은 상기 온도 추이 프로파일에 있어서 기판이 처리 온도에 도달한 후의 시점인 것을 특징으로 한다.
본 발명의 기판 처리 장치의 조정 방법은,
각각 기판을 적재대에 적재하여 가열하는 복수의 가열 모듈과,
상기 적재대에 복수 설치되고, 서로 독립해서 발열량이 제어되는 히터와,
각 히터마다 설치되고, 설정 온도와 상기 온도 검출부의 검출 온도의 편차를 연산하여 히터의 공급 전력의 제어 신호를 출력하는 조절부와,
목표 온도와 오프셋값을 가산하여 상기 설정 온도를 얻는 가산부를 구비한 기판 처리 장치에 있어서의 히터의 발열량을 조정하는 방법에 있어서,
각 가열 모듈마다 오프셋값을 제로로 하여, 히터의 발열량이 안정된 상태에서 조정용 기판을 적재대에 적재하고, 복수의 히터 각각에 대응하는 조정용 기판의 피가열 부위의 온도를 당해 조정용 기판에 설치된 온도 검출부에서 검출하여, 조정용 기판의 온도 추이 프로파일을 취득하는 제1 공정과,
상기 조정용 기판의 온도 추이 프로파일에 기초하여, 기판의 프로세스 온도를 향하는 승온 도중의 제1 시점으로부터 조정용 기판이 프로세스 온도에 도달한 후의 제2 시점까지를 복수로 분할한 복수의 시간 구간의 각각에 있어서 피가열 부위마다 적산 열량을 구하고, 각 시간 구간마다 복수의 피가열 부위의 평균 적산 열량을 구하여, 각 시간 구간마다의 평균 적산 열량과 각 피가열 부위의 적산 열량의 차분에 대응하는 값을, 각 피가열 부위의 오프셋값으로서 결정하는 제2 공정과,
상기 제2 공정에서 결정된 오프셋값을 사용하여, 상기 제1 공정 및 제2 공정을 반복하여 각 피가열 부위의 오프셋값을 구하는 공정을, 1회 이상 행하는 제3 공정과,
상기 제3 공정에서 구해진 오프셋값을 사용하는 것 외에는 마찬가지로 하여, 상기 제1 공정을 실시하고, 얻어진 기판의 온도 추이 프로파일에 기초하여, 상기 조정용 기판을 적재대에 적재한 후에 있어서 미리 설정한 시점으로부터 당해 조정용 기판을 적재대로부터 반출할 때까지의 적산 열량을 피가열 부위마다 구하여, 미리 결정된 복수의 가열 모듈에 공통의 기준 적산 열량과 각 피가열 부위의 적산 열량의 차분에 대응하는 값을, 각 피가열 부위의 오프셋값으로서 결정하는 제4 공정을 포함하는 것을 특징으로 한다.
본 발명은, 복수의 가열 모듈 각각에서, 가열 처리되는 기판에 있어서의 복수의 히터에 대응하는 피가열 부위의 가열 처리 시의 적산 열량을, 1대의 가열 모듈 중에서 균일하고, 또한 복수의 가열 모듈의 사이에서 균일하게 하고 있다. 따라서, 기판의 면내에 있어서나 기판 사이에 있어서나, 균일성이 양호한 가열 처리를 행할 수 있다.
도 1은 상기 도포, 현상 장치의 사시도이다.
도 2는 상기 도포, 현상 장치의 처리 블록의 사시도이다.
도 3은 상기 처리 블록에 설치되는 가열 모듈의 종단 측면도이다.
도 4는 상기 가열 모듈에 설치되는 열판의 평면도이다.
도 5는 상기 가열 모듈에 설치되는 온도 조절기를 구성하는 제어계의 블록도이다.
도 6은 상기 가열 모듈에 설치되는 컨트롤러의 블록도이다.
도 7은 상기 열판의 온도의 오프셋값의 설정 공정을 나타내는 흐름도이다.
도 8은 상기 설정 공정에 있어서 온도 센서에 의해 취득되는 온도 추이 프로파일을 나타내는 그래프도이다.
도 9는 상기 열판의 온도의 제2 조정용 오프셋값 군이 저장된 테이블을 나타내는 모식도이다.
도 10은 상기 설정 공정에 있어서 온도 센서에 의해 취득되는 온도 추이 프로파일을 나타내는 그래프도이다.
도 11은 상기 제2 조정용 오프셋값으로부터 처리용 오프셋값을 산출하기 위한 데이터를 나타내는 그래프도이다.
도 12는 상기 열판의 온도를 조정하기 위한 파라미터인 제2 조정용 오프셋값이 저장된 테이블을 나타내는 모식도이다.
도 13은 상기 처리용 오프셋값을 사용하여 취득되는 온도 추이 프로파일을 나타내는 그래프도이다.
도 14는 상기 처리용 오프셋값을 사용하여 취득되는 온도 추이 프로파일을 나타내는 그래프도이다.
도 15는 평가 시험의 결과를 나타내는 그래프도이다.
도 16은 평가 시험의 결과를 나타내는 그래프도이다.
도 17은 평가 시험의 결과를 나타내는 그래프도이다.
도 18은 평가 시험의 결과를 나타내는 그래프도이다.
도 19는 평가 시험의 결과를 나타내는 그래프도이다.
본 발명의 기판 처리 장치의 실시 형태에 관한 도포, 현상 장치(1)에 대해, 도 1의 개략 사시도를 참조하면서 설명한다. 도포, 현상 장치(1)는, 캐리어 블록(D1)과, 처리 블록(D2)과, 인터페이스 블록(D3)을 이 순서로, 수평하게 직선 형상으로 접속하여 구성되어 있다. 블록(D1∼D3)의 배열 방향을 전후 방향으로 한다. 또한, 인터페이스 블록(D3)에는 노광 장치(D4)가, 처리 블록(D2)과 반대측에 접속되어 있다.
캐리어 블록(D1)에는, 원형의 기판인 웨이퍼(W)가 복수 매 격납된 캐리어(11)가 적재되는 적재대(12)가 설치된다. 처리 블록(D2)은, 단위 블록(E1, E2, E3)을 2개씩 구비하고 있고, 단위 블록(E1∼E3)은, 서로 적층되어 있다. 2개의 동일한 단위 블록(E)에 대해서는, 어느 한쪽으로 웨이퍼(W)가 반송되어 처리된다.
단위 블록(E1)은 웨이퍼(W)에의 반사 방지막 형성용의 약액의 도포와, 당해 약액 도포 후의 웨이퍼(W)의 가열 처리를 행하여, 반사 방지막을 형성하기 위한 블록이다. 단위 블록(E2)은, 웨이퍼(W)에의 레지스트의 도포와, 당해 레지스트 도포 후의 웨이퍼(W)의 가열 처리를 행하여, 레지스트막을 형성하기 위한 블록이다. 단위 블록(E3)은, 노광 장치(D4)에 의해 소정의 패턴을 따라 레지스트막이 노광된 후의 웨이퍼(W)의 가열 처리와, 가열 처리 후의 웨이퍼(W)에의 현상액의 공급을 행하여, 웨이퍼(W)에 레지스트 패턴을 형성하기 위한 블록이다. 단위 블록(E3)의 가열 처리는, 포스트 익스포저 베이크(PEB)라고 불리는 노광 후의 정재파의 제거나, 레지스트가 화학 증폭형인 경우에 노광된 개소에서의 화학 반응을 행하기 위한 것이다.
각 블록(D1∼D3)에는 웨이퍼(W)의 반송 기구가 각각 설치되어 있고, 캐리어(11) 내의 웨이퍼(W)는, 캐리어 블록(D1)→단위 블록(E1)→단위 블록(E2)→인터페이스 블록(D3)→노광 장치(D4)→인터페이스 블록(D3)→단위 블록(E3)의 순으로 반송되어, 상기한 각 처리가 행해져, 웨이퍼(W)에 레지스트 패턴이 형성된다. 그 후, 웨이퍼(W)는, 캐리어 블록(D1)으로 반송되어, 캐리어(C)로 복귀된다.
도 2는, 단위 블록(E3)을 도시하는 사시도이다. 도면 중 부호 12는, 전후 방향으로 신장되는 웨이퍼(W)의 반송로(13)이다. 반송로(13)의 좌우 중 일측에는, 상기한 PEB를 행하는 가열 모듈(2)이 설치되어 있다. 가열 모듈(2)은, 전후 방향, 상하 방향을 각각 따른 매트릭스 형상으로 다수 배치되어 있다. 반송로(13)의 좌우 중 타측에는, 상기한 바와 같이 PEB를 받은 웨이퍼(W)에 현상액을 공급하는 현상 모듈(14)이 설치되어 있다. 도면 중 부호 15는, 캐리어 블록(D1)으로 웨이퍼(W)를 전달하기 위해 웨이퍼(W)가 적재되는 전달 모듈이다.
도면 중 부호 16은 웨이퍼(W)의 반송 기구이며, 전달 모듈(15)과, 현상 모듈(14)과, 가열 모듈(2)과, 인터페이스 블록(D3) 사이에서 웨이퍼(W)를 반송한다. 반송 기구(16)에 의해 인터페이스 블록(D3)으로부터 단위 블록(E3)으로 반입된 웨이퍼(W)는, 다수의 가열 모듈(2) 중 어느 하나로 반송되어 처리된다. 각 가열 모듈(2)은, 후술하는 바와 같이 파라미터가 설정됨으로써, 웨이퍼(W)의 면내에 있어서 형성되는 레지스트 패턴의 균일성이 높고, 또한 웨이퍼(W) 사이에서 형성되는 레지스트 패턴의 균일성이 높아지도록 구성되어 있다.
도 3은, 가열 모듈(2)의 종단 측면도이다. 가열 모듈(2)은, 하우징(21)을 구비하고 있고, 도면 중 부호 22는 하우징(21)에 설치되는 웨이퍼(W)의 반송구이다. 도면 중 부호 23은 표면이 가열되는 수평한 열판이고, 도면 중 부호 24는 열판(23)의 표면에 복수 설치되는 지지 핀이다. 웨이퍼(W)는 지지 핀(24) 상에 적재되고, 열판(23)의 표면으로부터 약간 뜬 상태에서 가열된다. 도면 중 부호 25는 가열 후의 웨이퍼(W)를 적재하여 냉각하기 위한 냉각 플레이트이며, 이동 기구(26)에 의해 도 3에 도시하는 열판(23)의 외측의 대기 위치와 열판(23) 상의 사이에서 수평하게 이동하여, 단위 블록(E3)의 반송 기구(16)와 열판(23)의 전달을 중개한다. 대기 위치에 있어서의 냉각 플레이트(25)에 대해 반송 기구(16)가 승강하여, 당해 반송 기구(16)와 냉각 플레이트(25) 사이에서 웨이퍼(W)가 전달된다. 또한, 열판(23)에 설치되는 도시하지 않은 승강 핀의 승강과 냉각 플레이트(16)의 이동의 협동에 의해 열판(23)과 냉각 플레이트(25) 사이에서 웨이퍼(W)가 전달된다.
웨이퍼(W)의 적재대를 이루는 열판(23)에 대해, 도 4의 평면도를 참조하여 더욱 상세하게 설명한다. 열판(23)에는, 평면에서 보아 서로 다른 영역에 각각 히터(3)가 매설되어 있다. 도 4에서는 일례로서, 11개의 영역에 각각 히터(3)가 설치되는 구성을 나타내고 있다. 각 히터(3)에 대해서는, 1채널(1ch)∼11채널(11ch)의 히터(3)로서, 채널 번호를 부여함으로써 서로 구별하여 기재하는 경우가 있다. 1ch∼11ch의 히터(3)의 발열량이 서로 독립해서 제어됨으로써, 열판(23)의 각 히터(3)가 설치되는 영역이, 독립해서 온도 제어된다. 바꾸어 말하면, 열판(23)의 표면이 11분할되도록 설정되어 있고, 분할된 각 영역의 온도가 개별로 제어되도록, 분할 영역마다 히터(3)가 설치되어 있다. 이러한 열판(23)의 구성에 의해, 열판(23)에 적재되는 웨이퍼(W)의 온도는, 열판(23)의 분할 영역에 대응하는 영역마다 히터(3)의 온도로 되도록 제어된다. 즉, 1ch∼11ch의 히터(3)의 각각에 대응하는 11개의 웨이퍼(W)의 피가열 영역이, 각 히터(3)에 의해 개별로 가열된다.
열판(23)에는 상기한 분할 영역마다, 히터(3)의 온도를 검출하여 검출 신호를 출력하는 온도 센서(4)가 설치되어 있다. 따라서, 온도 센서(4)는, 웨이퍼(W)의 피가열 부위마다 설치되어 있다. 1개의 채널의 히터(3)와 당해 히터(3)에 대응하는 온도 센서(4)는, 당해 히터(3)가 설치되는 영역에 대응하는 웨이퍼(W)의 피가열 영역의 온도를 제어하는 온도 제어 기구(5)를 구성한다. 즉, 1개의 열판(23)에 대해 11채널분의 온도 제어 기구(5)가 설치된다. 이하에서는, 온도 제어 기구(5), 온도 제어 기구(5)에 포함되는 각 구성 요소 및 열판(23)의 분할 영역에 대해서도 히터(3)와 마찬가지로, 채널 번호를 부여하여 표기하는 경우가 있다.
도 5는, 각 온도 제어 기구(5)의 구성을 도시하는 블록도이다. 히터, 온도 센서, 제어계에 대해서는, 이들 요소를 나타내는 부호 3∼5의 뒤에 부여한 하이픈 뒤의 숫자로, 채널 번호를 나타내고 있다. 따라서, 예를 들어 1ch의 온도 제어 기구(5)는 5-1, 11ch의 온도 제어 기구(5)는 5-11로 표기하고 있다. 단, 온도 제어 기구(5)를 구성하는 후술하는 가산부나 조절부 등에 대해서는, 편의상, 채널 번호의 표기를 생략하고 있다. 1ch∼11ch의 온도 제어 기구(5)에는, 컴퓨터인 컨트롤러(6)가 접속되어 있고, 컨트롤러(6)로부터 각 온도 제어 기구(5)에 제어 신호로서, 웨이퍼(W)의 목표값, 목표값에 대한 오프셋값을 각각 나타내는 신호가 송신된다.
1ch∼11ch의 온도 제어 기구(5)는, 서로 마찬가지로 구성되어 있다. 대표로 1ch의 온도 제어 기구(5)에 대해 설명한다. 온도 제어 기구(5)는, 상기한 히터(3) 및 온도 센서(4) 외에, 목표값 출력부(51), 오프셋값 출력부(52), 제1 가산부(53), 제2 가산부(54), 조절부(55)에 의해 구성되어 있다. 목표값 출력부(51)는, 컨트롤러(6)로부터 송신된 웨이퍼(W)의 온도 목표값이 입력되는 레지스터를 구비하고, 이 레지스터에의 입력값에 대응하는 신호를 후단에 출력한다. 오프셋값 출력부(52)는, 컨트롤러(6)로부터 송신된 오프셋값이 입력되는 레지스터를 구비하고, 이 레지스터에의 입력값에 대응하는 신호를 후단에 출력한다.
제1 가산부(53)는, 목표값 출력부(51)로부터의 출력값과 오프셋값 출력부(52)로부터의 출력값을 가산하고, 히터(3)의 설정 온도에 대응하는 당해 가산값을 후단에 출력한다. 제2 가산부(54)는, 제1 가산부(53)로부터의 출력값과, 온도 센서(4)로부터의 출력값에 -를 승산한 값을 가산하고, 즉, 제1 가산부(53)의 출력값과 온도 센서(4)의 출력값의 편차를 산출하고, 이 연산값을 조절부(55)에 출력한다. 조절부(55)는, 제2 가산부(54)로부터의 출력값과, 당해 조절부(55)에 포함되는 메모리에 기억된 전달 함수에 기초하여, 히터(3)에 공급하는 전력을 산출하여, 히터(3)에 공급한다. 히터(3)의 발열량은, 이와 같이 공급된 전력에 대응한다.
컨트롤러(6)로부터 온도 제어 기구(5)로 송신되는 웨이퍼(W)의 온도의 목표값에 대해서는, 예를 들어 각 채널 사이에서 공통으로 된다. 컨트롤러(6)로부터 온도 제어 기구(5)로 송신되는 오프셋값에 대해서는, 채널마다 개별로 설정되어 있다. 또한, 상세하게는 후술하지만, 이 오프셋값은 웨이퍼(W)에 가열 처리를 행하는 시간대에 있어서의 소정의 구간(시간 구간) Δt마다 설정된다. 즉, 웨이퍼(W)의 가열 처리 중에 있어서, 각 채널의 온도 제어 기구(5)로 송신되는 오프셋값은, 시간에 따라서 변화된다.
각 채널의 온도 제어 기구(5)에 포함되는 목표값 출력부(51), 오프셋값 출력부(52), 제1 가산부(53), 제2 가산부(54) 및 조절부(55)는, 도 6에 나타내는 온도 조절기(56)를 구성한다. 또한, 컨트롤러(6) 및 온도 조절기(56)는, 제어부를 구성한다. 도 6 중 부호 W1은, 파라미터인 상기한 오프셋값을 설정하기 위한 열판의 조정 공정에 사용되는 검사용 웨이퍼이며, 당해 조정 공정에 있어서는 도면에 도시하는 바와 같이 웨이퍼(W) 대신에 열판(23)에 적재된다. 이 조정용 웨이퍼(W1)에 대해서는 웨이퍼(W)와 대략 마찬가지로 구성되어 있지만, 차이점으로서, 열판(23)의 각 분할 영역(각 히터(3)가 설치되는 영역)에 대응하는 영역에 도시하지 않은 온도 센서를 구비하고 있다.
조정 공정에 있어서, 검사용 웨이퍼(W1)의 각 온도 센서는 컨트롤러(6)에 접속되고, 디지털 신호인 온도 검출 신호를 컨트롤러(6)에 송신한다. 이 온도 검출 신호에 의해, 컨트롤러(6)는 조정용 웨이퍼(W1)에 있어서의 열판(23)의 각 분할 영역에 대응하는 각 영역의 온도를 검출하고, 온도 추이의 프로파일을 취득할 수 있다. 따라서, 11채널분의 온도 추이 프로파일을 취득할 수 있다. 이 온도 추이 프로파일에 대해서도 채널 번호를 부여하여 나타내는 경우가 있다. 즉, 예를 들어 1ch의 온도 추이 프로파일이라고 기재하는 경우, 조정용 웨이퍼(W1)에 있어서 1ch의 히터(3)에 의해 가열되는 영역에 설치되는 온도 센서로부터 취득되는 온도 추이 프로파일인 것을 의미한다. 또한, 여기서는 조정용 웨이퍼(W1)의 온도 추이 프로파일은, 웨이퍼(W)의 온도 추이 프로파일과 마찬가지로 되는 것으로 한다.
컨트롤러(6)는 버스(61)에 각각 접속된, CPU(62), 메모리(기억부)(63), 입력부(64), 온도 추이 프로파일 검출부(65), 적산 열량 산출부(66) 및 제1 오프셋값 산출부(67), 제2 오프셋값 산출부(68)를 구비하고 있다. 또한, 이 버스(61)에는, 상기한 조정용 웨이퍼(W1)의 온도 센서가 접속되어 있다. CPU(62)에 의해 후술하는 열판의 조정 공정의 플로우를 실행하기 위한 각종 연산이 행해진다. 메모리(63)에는, 상기한 온도 제어 기구(5)로 송신되는, 히터(3)마다, 또한 시간 구간마다 설정된 오프셋값이 기억된다. 입력부(64)는 마우스나 키보드나 터치 패널 등에 의해 구성되고, 열판의 조정 공정의 플로우를 진행시키기 위해, 장치의 유저가 각종 조작을 행할 수 있도록 설치되어 있다.
온도 추이 프로파일 검출부(65), 적산 열량 산출부(66), 제1 오프셋값 산출부(67), 제2 오프셋값 산출부(68)는, 각각 예를 들어 컴퓨터 프로그램에 의해 구성되어 있고, 후술하는 플로우를 실행할 수 있도록 스텝 군이 짜여져 있다. 이 프로그램은, 하드 디스크, 콤팩트 디스크, 광자기 디스크, 메모리 카드, 플렉시블 디스크 등의 기억 매체로부터 컨트롤러(6)에 인스톨된다.
계속해서 도 7의 흐름도를 참조하여, 1개의 가열 모듈(2)의 열판의 조정 공정에 대해 설명한다. 장치의 유저는, 도 6에서 설명한 바와 같이 열판(23) 상에 조정용 웨이퍼(W1)를 적재하고, 예를 들어 1ch∼11ch의 히터(3)에 대해 각각 스텝 입력을 하여, 조정용 웨이퍼(W1)의 각 온도 센서로부터의 출력에 기초하여, 1ch∼11ch의 온도 추이 프로파일을 취득한다. 유저는, 취득된 온도 추이 프로파일로부터, 웨이퍼(W)를 가열 처리함에 있어서 처리를 행하는 시간대 내를 소정의 시간 간격을 두고 보았을 때에 채널 사이에서 온도가 균일해지도록, 온도 제어 기구(5)의 조절부(55)에 저장되는 전달 함수를 구성하는 시상수나 게인 등의 적절한 파라미터를 산출하여, 당해 전달 함수를 설정한다(스텝 S1). 보충하면, 가열 처리를 행하는 시간대에 있어서, 예를 들어 웨이퍼(W)가 승온하는 도중의 소정의 온도(예를 들어, 45℃)가 되는 시각과, 이 시각 이후의 소정의 시간마다의 웨이퍼(W)의 온도가, 채널 사이에서 맞추어지도록 전달 함수가 설정된다.
그리고 나서, 컨트롤러(6)로부터 각 채널의 온도 제어 기구(5)에, 목표값으로서 웨이퍼(W)를 가열 처리할 때에 있어서의 당해 웨이퍼(W)의 프로세스 온도를, 오프셋값을 0으로 하여 각각 입력하고, 각 히터(3)의 온도가 상승하여, 당해 히터(3)의 발열량이 안정된 상태로 된 후, 웨이퍼(W)에 대해 가열 처리를 행하는 경우와 마찬가지로 조정용 웨이퍼(W1)를 열판(23)에 적재하여 가열하고, 1ch∼11ch의 온도 추이 프로파일을 취득한다. 도 8은, 일례로서 1ch의 온도 추이 프로파일의 그래프를 나타내고 있다. 그래프의 횡축은 조정용 웨이퍼(W1)를 열판(23)에 적재하여 가열을 개시하고 나서의 경과 시간을 나타내고 있다. 그래프의 종축은, 조정용 웨이퍼(W1)의 온도 센서에 의해 검출되는 온도를 나타내고 있다.
1ch∼11ch의 온도 추이 프로파일에 대해, 예를 들어 조정용 웨이퍼(W1)의 가열을 개시하고 나서 소정의 시간 경과 후이며, 온도가 프로세스 온도를 향해 승온 도중의 소정의 온도가 되는 시각, 예를 들어 55℃가 되는 시각을 t0으로 하고, 이 시각 t0(제1 시점)으로부터 구간 Δt 간격으로 시각 t1, t2, t3 … tn(n=정수)을 설정한다. 시각 t0∼시각 tn의 각각에 대해서는, 1ch∼11ch의 온도 추이 프로파일 사이에서 서로 일치하고 있다. 제2 시점인 시각 tn은, 온도 추이 프로파일에 있어서, 웨이퍼(W)가 프로세스 온도에 도달한 후의 시점이며, 예를 들어 웨이퍼(W)를 강온시키기 위해 승강 핀에 의해 열판(23)으로부터 밀어올려 가열 처리를 종료하는 시각이다. 이와 같이 웨이퍼(W)가 열판(23)으로부터 상승한 시점이, 당해 열판(23)으로부터 웨이퍼(W)가 반출된 시점이다. 상기한 구간 Δt에 대해, 시각 t0∼시각 t1 사이를 구간 Δt1, 시각 t1∼시각 t2 사이를 구간 Δt2, 시각 t2∼시각 t3 사이를 구간 Δt3, 시각 t3∼시각 t4 사이를 구간 Δt4 … 시각 tn-1∼시각 tn을 구간 Δtn으로 한다. 그리고, 1ch∼11ch의 각 온도 추이 프로파일에 대해 각각, 구간 Δt마다의 적산 열량이 산출된다(스텝 S2).
하나의 채널에 있어서의 구간 Δtd(d는 임의의 수)의 적산 열량에 대해, 구체적인 산출 방법을 나타낸다. 이 적산 열량은, 예를 들어 도 8에 나타내는 바와 같이 온도 추이 프로파일의 그래프를 작성한 것으로서, 구간 Δtd 내에 있어서 시각 t0에 있어서의 온도를 나타내는 선분과, 온도 추이 프로파일의 그래프선으로 둘러싸이는 영역의 면적으로서 취득된다. 도 8 중에서는 일례로서, Δt3의 적산 열량에 대응하는 영역에 사선을 부여하여 나타내고 있다.
계속해서, 구간 Δt마다 1ch∼11ch의 적산 열량의 평균값이 산출되고, 이 평균값은 당해 평균값을 산출한 구간 Δt에 있어서의 적산 열량의 기준값으로서 설정된다(스텝 S3). 즉, 이 스텝 S3에서는, 구간 Δt1에 있어서의 1ch∼11ch의 적산 열량의 평균값, 구간 Δt2에 있어서의 1ch∼11ch의 적산 열량의 평균값 … 구간 Δtn에 있어서의 1ch∼11ch의 적산 열량의 평균값이, 각각 산출된다.
그리고 채널마다 구간 Δt에 있어서의 적산 열량과, 당해 구간 Δt의 적산 열량의 기준값의 차분이 연산되고, 이 연산값에 대응하는 값이 각 채널에 대한 당해 구간 Δt의 오프셋값으로서 산출된다. 구체적으로 설명하면, 예를 들어 구간 Δt1에 있어서, 1ch의 적산 열량이 X1, 2ch의 적산 열량이 X2이고, 구간 Δt1의 기준값을 Y로 하면, X1-Y, X2-Y가 연산된다. 그리고, X1-Y에 대응하는 값이 구간 Δt1에 있어서 1ch의 온도 제어 기구(5)에 출력하는 오프셋값이 되고, X2-Y에 대응하는 값이 구간 Δt1에 있어서 2ch의 온도 제어 기구(5)에 출력하는 오프셋값이 된다. 각 구간 Δt마다, 또한 각 채널마다, 이와 같이 오프셋값이 설정되고, 각 채널 번호와 구간 Δt의 번호와 오프셋값이 서로 대응지어진 테이블이 작성되어, 컨트롤러(6)의 메모리(63)에 기억된다(스텝 S4).
이 스텝 S4에서 취득되는 오프셋값은, 웨이퍼(W)에 가열 처리를 행함에 있어서, 구간 Δt마다 1ch∼11ch의 히터(3)에 의해 가열되는 각 영역의 적산 열량을 대략 균일하게 하기 위한 오프셋값이며, 이후의 스텝에서 취득되는 오프셋값과 구별하기 위해 제1 조정용 오프셋값으로서 기재한다. 이하의 스텝은, 제1 조정용 오프셋값을 이용하여, 각 채널 사이에서 구간 Δt마다의 적산 열량을 더욱 고정밀도로 균일하게 하기 위한 오프셋값을 산출하는 스텝이다.
당해 제1 조정용 오프셋값의 취득 후, 상기한 스텝 S2와 마찬가지로 조정용 웨이퍼(W1)를 히터(3)의 발열량이 안정된 열판(23)에 적재하여 가열하고, 1ch∼11ch의 온도 추이 프로파일을 취득하여, 채널마다, 또한 구간 Δt마다의 적산 열량을 산출한다. 단, 이 조정용 웨이퍼(W1)의 가열 시에는, 스텝 S4에서 취득한 제1 조정용 오프셋값이 사용된다. 즉, 구간 Δt마다 각 채널에 대해 설정된 제1 조정용 오프셋값이 컨트롤러(6)의 메모리(63)로부터 판독되어 각 채널의 온도 제어 기구(5)로 송신되고, 히터(3)의 출력이 채널마다, 또한 구간 Δt마다 제어되어, 조정용 웨이퍼(W1)의 가열이 행해진다.
그리고, 취득된 각 적산 열량으로부터, 상기한 스텝 S3과 마찬가지로 구간 Δt마다 1ch∼11ch의 적산 열량의 평균값이 기준값으로서 산출된다. 계속해서, 스텝 S4와 마찬가지로, 채널마다 구간 Δt에 있어서의 적산 열량과, 당해 구간 Δt의 적산 열량의 기준값의 차분이 연산되고, 이 연산값에 대응하는 값이 각 채널에 대한 당해 구간 Δt의 오프셋값(편의상, 제2 조정용 오프셋값이라고 기재함)으로서 산출된다. 그리고, 예를 들어 도 9에 나타내는 바와 같이, 각 채널 번호와 구간 Δt의 번호와 제2 조정용 오프셋값이 대응지어진 테이블이 작성되어, 컨트롤러(6)의 메모리(63)에 기억된다(스텝 S5). 즉, 스텝 S4에서 취득된 제1 조정용 오프셋값은, 이 스텝 S5에서 산출된 제2 조정용 오프셋값으로 갱신된다.
상기한 바와 같이 제2 조정용 오프셋값은, 구간 Δt마다 1ch∼11ch의 히터(3)에 의해 가열되는 웨이퍼(W)의 각 영역의 적산 열량을 고정밀도로 균일하게 하기 위한 오프셋값이며, 따라서 제2 조정용 오프셋값을 이용하여 웨이퍼(W)에 가열 처리를 행함으로써, 웨이퍼(W)를 균일성 높게 가열할 수 있다. 바꾸어 말하면, 웨이퍼(W)의 면내에서 레지스트 패턴의 CD(Critical Dimension)의 균일성이 높아지도록 가열 처리를 행할 수 있다. 그러나, 상기한 바와 같이 단위 블록(E3)에 가열 모듈(2)은 다수 설치되어 있어, 모듈 사이에서 그 특성에 차가 존재할 수 있다. 이후의 스텝은, 이 특성의 차를 캔슬하고, 가열 모듈(2) 사이에서 균일성 높게 웨이퍼(W)를 가열 처리를 행할 수 있도록 하기 위해 행하는 스텝이다. 바꾸어 말하면, 각 가열 모듈(2)에 있어서 처리되는 웨이퍼(W) 사이에서 CD를 균일하게 하기 위해 행하는 스텝이다.
당해 제2 조정용 오프셋값의 취득 후, 상기한 스텝 S4와 마찬가지로 조정용 웨이퍼(W1)를 가열하고, 1ch∼11ch의 온도 추이 프로파일을 취득한다. 단, 이 조정용 웨이퍼(W1)의 가열 시에는, 스텝 S5에서 취득한 제2 조정용 오프셋값이 사용된다. 그리고, 1ch∼11ch의 온도 추이 프로파일에 대해, 미리 설정한 시각 tm(0＜m＜n)으로부터 시각 tn에 이르기까지의 적산 열량이 취득된다. 일례로서, 도 10에는 1ch의 온도 추이 프로파일을 나타내고 있다. 그리고, 이 프로파일에 있어서, 그 면적이 적산 열량으로서 취득되는 영역에 사선을 부여하여 P0으로서 표시하고 있다. 예를 들어 시각 tm은, 조정용 웨이퍼(W1)의 승온이 종료되고, 온도가 안정화되는 타이밍 부근의 시각으로서 설정된다.
이와 같이 각 채널에 대해 시각 tm∼시각 tn의 적산 열량이 각각 취득되면, 예를 들어 도 11에 나타내는 그래프에 기초하여, 각 채널마다 오프셋값의 보정량이 결정된다. 이 그래프의 종축은 시각 tm∼시각 tn의 적산 열량을, 횡축은 오프셋값의 보정량을 각각 나타내고 있다. 이 그래프에서는, 시각 tm∼시각 tn의 적산 열량이 기준 적산 열량(5102)일 때의 보정량을 0으로 하고, 취득된 적산 열량의 기준 적산 열량과의 편차에 따라서, 오프셋값의 보정량이 결정된다. 즉, 오프셋값의 보정량이, 기준 적산 열량과 취득된 적산 열량의 차분에 기초하여 결정된다. 또한, 후술하는 평가 시험에 의해, 시각 tm∼시각 tn의 적산 열량과, 패턴의 CD의 사이에는 상관 관계가 있는 것이 확인되어 있으므로, 미리 실험을 행함으로써 이 그래프와 같은 시각 tm∼시각 tn의 적산 열량과 오프셋값의 보정량의 상관 관계를 취득할 수 있다.
그와 같이 각 채널마다 오프셋값의 보정량이 취득되면, 이 보정량이 예를 들어 Δt1∼Δtn의 각 제2 조정용 오프셋값에 각각 가산된다. 즉, 하나의 채널에 대해 취득된 보정량이, 당해 채널의 Δt1∼Δtn의 각 제2 조정용 오프셋값에 가산된다. 즉, 도 9의 테이블에 기억된 각 제2 조정용 오프셋값이, 도 12에 나타내는 바와 같이 갱신된다. 이와 같이 보정량이 가산됨으로써 보정된 제2 조정용 오프셋값은, 처리용 오프셋값으로 한다(스텝 S6).
그 후, 상기한 스텝 S5와 마찬가지로 조정용 웨이퍼(W1)를 가열하여, 1ch∼11ch의 온도 추이 프로파일을 취득한다. 단, 이 조정용 웨이퍼(W1)의 가열 시에는, 스텝 S6에서 취득한 처리용 오프셋값이 사용된다. 그리고, 온도 추이 프로파일로부터 각 채널마다, 시각 tm∼시각 tn의 적산 열량이 취득되고, 이 적산 열량이 허용 범위에 들어가 있는지 여부가 판정된다(스텝 S7). 허용 범위에 들어가 있다고 판정된 경우는, 설정된 처리용 오프셋값이 적절한 것이라고 하여, 열판의 조정 공정을 종료한다. 부적절하다고 판정한 경우는, 설정된 처리용 오프셋값이 부적절한 것이라고 하여, 예를 들어 이미 서술한 임의의 스텝으로부터 조정 공정을 다시 행한다.
또한, 상기한 공정에 있어서, 조정용 웨이퍼(W1)로부터의 온도 검출 신호에 의한 온도 추이 프로파일의 작성은, 온도 추이 프로파일 취득부에 의해 행해진다. 온도 추이 프로파일에 기초하는 각 구간 Δt의 적산 열량의 산출 및 시각 tm∼시각 tn의 적산 열량의 산출은, 적산 열량 산출부(66)에 의해 행해진다. 또한, 구간 Δt마다의 적산 열량의 평균값의 산출, 및 구간 Δt마다의 당해 평균값에 대한 각 채널의 적산 열량의 편차의 산출은, 제1 오프셋값 산출부(67)에 의해 행해진다. 상기한 도 11의 그래프로부터의 처리용 오프셋값의 산출은, 제2 오프셋값 산출부(68)에 의해 행해진다.
하나의 가열 모듈(2)의 열판(23)의 조정 공정에 대해 설명하였지만, 다른 가열 모듈(2)의 열판(23)에 대해서도 마찬가지의 조정 공정을 행한다. 즉, 처리용 오프셋값이, 가열 모듈(2)마다 설정된다. 모듈 사이에서 적산 열량을 균일하게 하기 위해, 이미 서술한 스텝 S6에서 사용한 시각 tm∼시각 tn의 적산 열량과 오프셋값의 보정량의 상관 관계(도 11의 그래프)는, 각 모듈의 열판의 조정 공정에 있어서 공통의 것이 사용된다. 즉, 보정량을 구하기 위한 기준 적산 열량(도 11에서는 5102)으로서는, 각 모듈의 열판의 조정 공정에서 공통의 값이 사용된다.
또한, 상기한 스텝 S1∼S7 및 각 가열 모듈(2)에서 사용되는 조정용 웨이퍼(W1)는, 적산 열량을 웨이퍼(W)의 면내 또한 웨이퍼(W) 사이에서 균일하게 한다고 하는 목적으로부터, 마찬가지의 온도 특성을 갖는 것이 사용되는 것이 바람직하다. 따라서, 예를 들어 상기한 스텝 S1∼S7에서는 공통의 조정용 웨이퍼(W1)를 사용하고, 또한 각 모듈의 열판의 조정 공정에서 공통의 조정용 웨이퍼(W1)를 사용하는 것이 바람직하다. 그런데, 조정용 웨이퍼(W1)에서 ch1∼ch11의 히터(3)에 의해 각각 가열되는 각 영역의 면적은 동일하고, 재질도 동일하다. 그로 인해, 상기한 열판의 조정 공정에 있어서는, 조정용 웨이퍼(W1)로부터의 온도 검출 신호의 디지털 값을 적산 열량으로서 취급하고 있다.
이와 같이 조정이 행해진 가열 모듈(2)에 의한 웨이퍼(W)의 가열 처리는, 조정용 웨이퍼(W1) 대신에 웨이퍼(W)가 가열되는 것을 제외하고, 상기한 조정 공정에 있어서의 스텝 S7의 조정용 웨이퍼(W1)의 가열과 마찬가지로 행해진다. 즉, 구간 Δt마다 각 채널에 대해 설정된 처리용 오프셋값이, 컨트롤러(6)의 메모리(63)의 테이블로부터 판독되어 온도 제어 기구(5)로 송신되고, 히터(3)의 출력이 채널마다, 또한 구간 Δt마다 제어되어 웨이퍼(W)가 가열된다.
그런데 도 13은, 상기한 스텝 S1∼S7의 조정 공정이 행해진 하나의 가열 모듈(2)에서 가열되는 검사용 웨이퍼(W1)로부터 취득되는, 임의의 하나의 채널의 온도 추이 프로파일이다. 상기한 바와 같이 검사용 웨이퍼(W1)는, 웨이퍼(W)와 대략 마찬가지로 구성되므로 웨이퍼(W)의 온도 추이 프로파일이라고도 할 수 있다. 또한, 상기한 바와 같이 채널 사이에서 구간 Δt마다 적산 열량이 균일하게 되어 있으므로, 다른 10개의 채널의 온도 추이 프로파일도 도 10에 나타내는 것과 대략 마찬가지이다. 도면 중, 시각 t0∼시각 tn에 있어서의 적산 열량에 대응하는 영역을 P1로서 나타내고 있다. 편의상, 이 영역 P1을 적산 열량 P1로 한다.
도 14는, 상기한 스텝 S1∼S7의 조정 공정이 행해진 다른 가열 모듈(2)에서 가열되는 검사용 웨이퍼(W1)로부터 취득되는, 임의의 하나의 채널의 온도 추이 프로파일이다. 도면 중, 시각 t0∼tn에 있어서의 적산 열량에 대응하는 영역을 P2로서 나타내고 있다. 편의상, 이 영역 P2를 적산 열량 P2로 한다. 이미 서술한 바와 같이, 적산 열량 P1, P2는 서로 균일하도록 각 가열 모듈(2)에서 오프셋값의 설정이 행해지고 있다. 더욱 구체적으로, 예를 들어 적산 열량 P1, P2의 평균값을 기준 적산 열량으로 하였을 때, 기준 적산 열량에 대해 ±0.5％ 이내에 적산 열량 P1, P2는 각각 들어가 있는 것이 바람직하고, ±0.2％ 이내에 들어가 있으면 더욱 바람직하다. 또한, 기준 적산 열량은, P1, P2와 관계없이 미리 설정된 값이어도 된다.
상기한 도포, 현상 장치(1)에 의하면, PEB를 행하는 복수의 가열 모듈(2)에 대해, 가열 처리되는 웨이퍼(W)에 있어서의 복수의 히터(3)에 대응하는 피가열 부위의 가열 처리 시의 적산 열량을, 1대의 가열 모듈(2) 중에서 균일하게 하고, 또한 복수의 가열 모듈(2)의 사이에서 균일하게 하고 있다. 따라서, 웨이퍼(W)의 면내에 있어서나 웨이퍼(W) 사이에 있어서나, 균일성이 양호한 가열 처리를 행할 수 있다.
상기한 도포, 현상 장치(1)의 단위 블록(E2)은, 현상 모듈(14) 대신에 레지스트 도포 모듈이 설치되는 것을 제외하고, 단위 블록(E3)과 마찬가지로 구성되어 있다. 그리고, 레지스트 도포 모듈에 의해 레지스트가 도포된 웨이퍼(W)는, 단위 블록(E2)에 설치되는 다수의 가열 모듈 중 하나로 반송되어 가열 처리되어, 도포된 레지스트가 건조하여 레지스트막이 형성된다. 이 단위 블록(E2)의 다수의 가열 모듈에 대해서도, 이미 서술한 열판의 조정 공정을 행하도록 함으로써, 웨이퍼(W)의 면내 및 웨이퍼(W) 사이에서 균일성 높게 레지스트막을 형성할 수 있어, 웨이퍼(W)의 면내 및 웨이퍼(W) 사이에서 CD의 균일성을 향상시킬 수 있다. 또한, 단위 블록(E1)에 대해서도 레지스트 도포 모듈 대신에 반사 방지막 형성용의 약액 도포 모듈이 설치되는 것을 제외하고, 단위 블록(E2)과 마찬가지의 구성이다. 이 단위 블록(E1)의 다수의 가열 모듈에 대해서도 마찬가지로, 열판의 조정 공정을 행하도록 해도 된다.
그런데, 상기한 조정 공정에 있어서는, 스텝 S2 이후의 스텝에서 오프셋값을 신규로 취득하고 있다. 예를 들어, 상기한 스텝 S1이 실행되고, 또한 스텝 S2 이후의 스텝과는 상이한 방법에 의해, 소정의 시간 간격으로 보았을 때에 웨이퍼(W)가 승온하여 예를 들어 55℃가 되는 시각 이후의 각 시각의 온도가 채널 사이에서 맞추어지도록, 이미 오프셋값이 설정되어 있는 것으로 한다. 그 경우는, 상기한 스텝 S2 이후의 스텝에서는, 이미 설정되어 있는 오프셋값의 증감량을 산출하도록 해도 된다. 또한, 상기한 스텝 S3, S5에서는 Δt마다 각 채널의 적산 열량의 평균값을 산출하여, 그것을 기준값으로 하고 있지만, 미리 설정해 둔 값을 기준값으로서 사용해도 된다.
또한, 가열 모듈(2)에서는 하나의 채널의 히터(3)에 대해 하나의 온도 센서(4)가 설치됨으로써, 당해 히터(3)의 발열량의 제어가 행해지고 있지만, 하나의 채널의 히터(3)에 대해 복수의 온도 센서(4)를 배치하고, 예를 들어 당해 복수의 온도 센서(4)의 출력의 평균값에 기초하여, 히터(3)의 발열량의 제어가 행해지도록 해도 된다.
웨이퍼(W)의 면내에서 더욱 정밀도 높게 적산 열량을 균일하게 하기 위해, 상기한 스텝 S5는 복수 회, 반복하여 행하도록 해도 된다. 구체적으로는, 1회째의 스텝 S5에서 취득된 오프셋값을 사용하여, 2회째의 스텝 S5를 행하여, 오프셋값을 새롭게 취득한다. 3회째의 스텝 S5를 행하는 경우에는, 2회째의 스텝 S5에서 취득된 오프셋값을 사용한다. 이와 같이 1개 전의 스텝 S5에서 산출된 오프셋값을 사용하여 다음의 스텝 S5를 행하도록 한다.
상기한 스텝 S6에서는, 조정용 웨이퍼(W1)를 열판(23)에 적재한 후에 있어서, 미리 설정한 시점인 예를 들어 프로세스 온도에 도달하는 시점으로부터 당해 조정용 웨이퍼(W1)를 열판(23)으로부터 반출할 때까지의 적산 열량을 피가열 부위마다 구하고 있다. 여기서 「조정용 웨이퍼(W1)를 열판(23)으로부터 반출할 때까지」라 함은, 조정용 웨이퍼(W1)를 열판(23)으로부터 반출한 시점에 한정되지 않고, 이 시점보다 약간 이전의 시점이라도, 적산 열량의 균일화라고 하는 목적을 달성할 수 있는 시점이면, 당해 시점도 포함된다.
또한, 스텝 S7에 있어서의 처리용 오프셋값의 적부의 판정은, 온도 추이 프로파일을 취득하여 사용하는 것에 한정되지 않는다. 예를 들어, 노광 완료된 레지스트막이 형성된 웨이퍼(W)를 가열하고, 이 웨이퍼(W)를 현상하여 패턴을 형성하고, 이 패턴의 CD를 측정한다. 이 CD가 적절한지 여부를 판정함으로써, 처리용 오프셋값의 적부를 판정할 수 있다.
평가 시험
이하, 본 발명에 관련하여 행해진 평가 시험에 대해 설명한다.
·평가 시험 1
상기한 바와 같이 도포, 현상 장치(1)에 의한 처리를 행하여, 복수의 웨이퍼(W)에 레지스트 패턴을 형성하였다. 이 처리에 있어서, 가열 모듈(2)에서는 웨이퍼(W)마다 이미 서술한 시각 tm∼시각 tn의 적산 열량이, 서로 다른 값으로 되도록 처리를 행하였다. 웨이퍼(W)마다 레지스트 패턴의 CD를 측정하여 평균값을 산출하고, 당해 평균값과 적산 열량의 대응 관계를 조사하였다.
도 15의 그래프 중의 플롯은, 이 평가 시험 1의 결과를 나타내고 있다. 그래프의 종축, 횡축은 CD의 평균값, 적산 열량을 각각 나타내고 있다. 플롯으로부터 근사 직선을 취득하여, 결정 계수 R2를 산출한 바 0.9894로, 시각 tm∼시각 tn과 레지스트 패턴의 CD의 사이의 상관은 높은 것이 확인되었다. 따라서, 이미 서술한 스텝 S6에서 설명한 바와 같이 적산 열량에 따라서 오프셋값을 보정함으로써, 가열 모듈 2 사이에서 CD를 균일하게 하는 것이 가능한 것을 알 수 있다.
·평가 시험 2
평가 시험 2-1로서, 발명의 실시 형태에서 설명한 열판의 조정 공정을 행하였다. 그 후, 조정을 행한 열판(23)에 의해 조정용 웨이퍼(W1)를 가열하고, 온도 추이 프로파일을 취득하여, 각 채널의 시각 t0∼시각 tn의 적산 열량을 산출하였다. 평가 시험 2-2로서, 스텝 S1을 행하고, 또한 소정의 시간 간격으로 보았을 때, 웨이퍼(W)가 승온하여 소정의 온도가 되는 시각 이후의 각 시각의 온도가 채널 사이에서 맞추어지도록 오프셋값을 설정하였다. 즉, 평가 시험 2-2에서는 이미 서술한 열판의 조정 공정과 같은 구간 Δt마다, 또한 각 채널마다의 적산 열량의 취득을 행하지 않고 오프셋값을 설정하였다. 이 오프셋값의 설정 후, 평가 시험 2-1과 마찬가지로 설정을 행한 열판(23)에 의해 조정용 웨이퍼(W1)를 가열하고, 각 채널의 시각 t0∼시각 tn의 적산 열량을 산출하였다.
도 16, 도 17의 그래프는, 평가 시험 2-1, 2-2의 결과를 각각 나타내고 있다. 각 그래프의 횡축은 채널 번호를 나타내고 있고, 각 그래프의 종축은 적산 열량을 나타내고 있다. 평가 시험 2-2에 비해, 평가 시험 2-1에서는 채널 사이에서의 적산 열량의 변동이 억제되어 있다. 따라서, 이 평가 시험 2의 결과로부터, 상기한 열판의 조정 공정을 행함으로써, 웨이퍼(W)의 면내에서 레지스트 패턴의 CD의 변동을 더욱 크게 억제할 수 있는 것이 추측된다.
·평가 시험 3
평가 시험 3-1로서, 평가 시험 2-1과 마찬가지로, 발명의 실시 형태에서 설명한 열판의 조정 공정을 행하고, 오프셋값을 설정하였다. 그 후, 조정을 행한 열판(23)에 의해 조정용 웨이퍼(W1)를 가열하고, 온도 추이 프로파일을 취득하고, 이 온도 조정 프로파일로부터, 시각 t0∼시각 tn에서 검출되는 온도의 적산값을 취득하였다. 또한 이 열판(23)을 사용하여, 레지스트막이 노광된 웨이퍼(W)에 PEB를 행하고, 그 후 레지스트막을 현상하여 레지스트 패턴을 형성하였다. 그리고, 웨이퍼(W)의 면내 각 부에서 패턴의 CD를 측정하고, 3σ를 산출하였다.
평가 시험 3-2로서, 평가 시험 2-2와 마찬가지로 발명의 실시 형태에서 설명한 방법과는 상이한 방법으로 오프셋값을 설정하였다. 그 후, 평가 시험 3-1과 마찬가지로 조정을 행한 열판(23)에 의해 조정용 웨이퍼(W1)를 가열하고, 온도 추이 프로파일을 취득하여, 시각 t0∼시각 tn에서 검출되는 온도의 적산값을 취득하였다. 또한, 평가 시험 3-1과 마찬가지로, 이 열판(23)을 사용하여 PEB를 행하여, 레지스트 패턴을 형성하고, 웨이퍼(W)의 면내 각 부에서 패턴의 CD를 측정하고, 3σ를 산출하였다.
도 18, 도 19의 그래프는, 평가 시험 3-1, 3-2의 결과를 각각 나타내고 있다. 그래프의 횡축은 채널 번호를, 그래프의 종축은 온도의 적산값을 각각 나타내고 있다. 각 그래프로부터 명백한 바와 같이 평가 시험 3-1에서는 평가 시험 3-2에 비해, 채널 사이에 있어서 검출 온도의 적산값의 편차가 작다. 따라서, 평가 시험 3-1에서는, 웨이퍼(W) 면내를 더욱 균일성 높게 가열할 수 있다고 생각된다. 또한, 3σ에 대해서는, 평가 시험 3-1이 0.179㎚이고, 평가 시험 3-2가 0.321㎚였다. 따라서, 이 3σ로부터 평가 시험 3-1의 쪽이, CD의 변동이 억제되어 있는 것이 확인되었다.
W : 웨이퍼
W1 : 조정용 웨이퍼
1 : 도포, 현상 장치
2 : 가열 모듈
23 : 열판
3 : 히터
4 : 온도 센서
5 : 온도 제어 기구
56 : 온도 조절기
6 : 컨트롤러

Claims (7)

  1. 각각 기판을 적재대에 적재하여 가열하는 복수의 가열 모듈을 구비한 기판 처리 장치에 있어서,
    상기 적재대에 복수 설치되고, 서로 독립해서 발열량이 제어되는 히터와,
    상기 복수의 히터 각각에 대응하는 기판의 피가열 부위에 대해, 미리 결정된 제1 시점으로부터 제2 시점에 이르기까지의 동안의 적산 열량이 1대의 적재대 중에서 균일하고, 또한 복수의 가열 모듈의 사이에서 균일하도록 제어 신호를 출력하는 제어부를 구비하고,
    상기 제1 시점은, 히터의 발열량이 안정되어 있는 상태에서 적재대에 기판이 적재된 후의 기판의 온도 추이 프로파일에 있어서, 기판의 프로세스 온도를 향하는 승온 도중의 시점이고, 상기 제2 시점은 상기 온도 추이 프로파일에 있어서 기판이 프로세스 온도에 도달한 후의 시점인 것을 특징으로 하는, 기판 처리 장치.
  2. 제1항에 있어서,
    상기 제1 시점으로부터 제2 시점까지를 복수로 분할한 복수의 시간 구간 각각에 있어서,
    상기 피가열 부위 각각의 적산 열량이 1대의 적재대 중에서 균일하고, 또한 복수의 모듈의 사이에서 균일한 것을 특징으로 하는, 기판 처리 장치.
  3. 제1항 또는 제2항에 있어서,
    상기 복수의 가열 모듈에 있어서의 상기 피가열 부위의 적산 열량이 기준 적산 열량에 대해 ±0.5％ 이내에 들어가 있는 것을 특징으로 하는, 기판 처리 장치.
  4. 제2항에 있어서,
    상기 피가열 부위마다 온도를 검출하는 온도 검출부가 설치되고,
    상기 제어부는,
    각 히터마다 설치되고, 설정 온도와 상기 온도 검출부의 검출 온도의 편차를 연산하여 히터의 공급 전력의 제어 신호를 출력하는 조절부와,
    프로세스 온도인 목표 온도와 오프셋값을 가산하여 상기 설정 온도를 얻는 가산부와,
    각 히터마다 또한 상기 시간 구간마다 상기 오프셋값이 기억되어 있는 기억부를 구비한 것을 특징으로 하는, 기판 처리 장치.
  5. 각각 기판을 적재대에 적재하여 가열하는 복수의 가열 모듈과,
    상기 적재대에 복수 설치되고, 서로 독립해서 발열량이 제어되는 히터와,
    각 히터마다 설치되고, 설정 온도와 상기 온도 검출부의 검출 온도의 편차를 연산하여 히터의 공급 전력의 제어 신호를 출력하는 조절부와,
    목표 온도와 오프셋값을 가산하여 상기 설정 온도를 얻는 가산부를 구비한 기판 처리 장치에 있어서의 히터의 발열량을 조정하는 방법에 있어서,
    각 가열 모듈마다 오프셋값을 제로로 하여, 히터의 발열량이 안정된 상태에서 조정용 기판을 적재대에 적재하고, 복수의 히터 각각에 대응하는 조정용 기판의 피가열 부위의 온도를 당해 조정용 기판에 설치된 온도 검출부에서 검출하여, 조정용 기판의 온도 추이 프로파일을 취득하는 제1 공정과,
    상기 조정용 기판의 온도 추이 프로파일에 기초하여, 기판의 프로세스 온도를 향하는 승온 도중의 제1 시점으로부터 조정용 기판이 프로세스 온도에 도달한 후의 제2 시점까지를 복수로 분할한 복수의 시간 구간 각각에 있어서 피가열 부위마다 적산 열량을 구하고, 각 시간 구간마다 복수의 피가열 부위의 평균 적산 열량을 구하여, 각 시간 구간마다의 평균 적산 열량과 각 피가열 부위의 적산 열량의 차분에 대응하는 값을, 각 피가열 부위의 오프셋값으로서 결정하는 제2 공정과,
    상기 제2 공정에서 결정된 오프셋값을 사용하여, 상기 제1 공정 및 제2 공정을 반복하여 각 피가열 부위의 오프셋값을 구하는 공정을, 1회 이상 행하는 제3 공정과,
    상기 제3 공정에서 구해진 오프셋값을 사용하는 것 외에는 마찬가지로 하여, 상기 제1 공정을 실시하고, 얻어진 기판의 온도 추이 프로파일에 기초하여, 상기 조정용 기판을 적재대에 적재한 후에 있어서 미리 설정한 시점으로부터 당해 조정용 기판을 적재대로부터 반출할 때까지의 적산 열량을 피가열 부위마다 구하고, 미리 결정된 복수의 가열 모듈에 공통의 기준 적산 열량과 각 피가열 부위의 적산 열량의 차분에 대응하는 값을, 각 피가열 부위의 오프셋값으로서 결정하는 제4 공정을 포함하는 것을 특징으로 하는, 기판 처리 장치의 조정 방법.
  6. 제5항에 있어서,
    상기 제4 공정에서 결정된 오프셋값을 사용하는 것 외에는 마찬가지로 하여 상기 제4 공정을 진행하여 상기 기준 적산 열량과 각 피가열 부위의 적산 열량의 차분을 구하고, 이 차분이 허용 범위 이내에 들어가 있는지 여부를 판단하여, 허용 범위 이내에 들어가 있으면, 상기 제4 공정에서 구한 오프셋값을 프로세스 시의 오프셋값으로서 결정하는 제5 공정을 포함하는 것을 특징으로 하는, 기판 처리 장치의 조정 방법.
  7. 제5항 또는 제6항에 있어서,
    상기 조정용 기판은, 복수의 모듈의 사이에서 공통적으로 사용되는 것을 특징으로 하는, 기판 처리 장치의 조정 방법.
KR1020160168403A 2015-12-15 2016-12-12 기판 처리 장치 및 기판 처리 장치의 조정 방법 KR102653671B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015244491A JP6512089B2 (ja) 2015-12-15 2015-12-15 基板処理装置及び基板処理装置の調整方法
JPJP-P-2015-244491 2015-12-15

Publications (2)

Publication Number Publication Date
KR20170071425A true KR20170071425A (ko) 2017-06-23
KR102653671B1 KR102653671B1 (ko) 2024-04-03

Family

ID=59020798

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160168403A KR102653671B1 (ko) 2015-12-15 2016-12-12 기판 처리 장치 및 기판 처리 장치의 조정 방법

Country Status (5)

Country Link
US (2) US10504757B2 (ko)
JP (1) JP6512089B2 (ko)
KR (1) KR102653671B1 (ko)
CN (1) CN107068588B (ko)
TW (2) TWI743596B (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6930119B2 (ja) * 2017-01-30 2021-09-01 東京エレクトロン株式会社 加熱装置及び基板処理装置
JP6890068B2 (ja) * 2017-08-25 2021-06-18 リンナイ株式会社 衣類乾燥機
JP6923419B2 (ja) * 2017-10-31 2021-08-18 株式会社Ｓｃｒｅｅｎホールディングス 基板処理装置及び基板処理方法
JP6994424B2 (ja) * 2018-04-17 2022-01-14 東京エレクトロン株式会社 基板処理装置、基板処理方法、及び記憶媒体
KR102225682B1 (ko) * 2018-09-28 2021-03-12 세메스 주식회사 기판의 열처리 방법
JP7129309B2 (ja) * 2018-10-16 2022-09-01 東京エレクトロン株式会社 基板処理装置、基板処理方法、及び記憶媒体
CN109585483B (zh) * 2018-12-04 2021-05-04 上海华力微电子有限公司 一种处理半导体晶圆的方法
JP7162541B2 (ja) * 2019-01-22 2022-10-28 東京エレクトロン株式会社 基板処理装置、及び基板処理方法、及び記憶媒体
WO2020163173A1 (en) * 2019-02-04 2020-08-13 Applied Materials, Inc. Temperature offset and zone control tuning
CN110752171B (zh) * 2019-11-01 2022-07-29 长江存储科技有限责任公司 晶圆弯曲度调整装置及方法
CN111415887A (zh) * 2020-03-27 2020-07-14 宁波润华全芯微电子设备有限公司 一种晶圆加热装置
CN115020300B (zh) * 2022-06-29 2023-09-19 江苏实为半导体科技有限公司 一种基于化合物半导体设备的分区式加热盘

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010030216A (ko) * 1999-09-03 2001-04-16 히가시 데쓰로 기판처리장치 및 기판처리방법
JP2003051439A (ja) * 2001-08-07 2003-02-21 Tokyo Electron Ltd 熱処理方法及び熱処理装置
KR20040108537A (ko) * 2003-06-16 2004-12-24 동경 엘렉트론 주식회사 열처리장치 및 열처리방법
JP2008141071A (ja) * 2006-12-04 2008-06-19 Dainippon Screen Mfg Co Ltd 基板の熱処理装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997031389A1 (fr) * 1996-02-23 1997-08-28 Tokyo Electron Limited Dispositif de traitement thermique
JP2001143850A (ja) * 1999-09-03 2001-05-25 Tokyo Electron Ltd 基板の加熱処理装置，基板の加熱処理方法，基板処理装置及び基板処理方法
US6259072B1 (en) * 1999-11-09 2001-07-10 Axcelis Technologies, Inc. Zone controlled radiant heating system utilizing focused reflector
US20080090309A1 (en) * 2003-10-27 2008-04-17 Ranish Joseph M Controlled annealing method
JP4343151B2 (ja) * 2004-08-11 2009-10-14 東京エレクトロン株式会社 加熱プレートの温度測定方法、基板処理装置及び加熱プレートの温度測定用のコンピュータプログラム
US7368303B2 (en) * 2004-10-20 2008-05-06 Taiwan Semiconductor Manufacturing Company, Ltd. Method for temperature control in a rapid thermal processing system
US7723648B2 (en) * 2006-09-25 2010-05-25 Tokyo Electron Limited Temperature controlled substrate holder with non-uniform insulation layer for a substrate processing system
JP4850664B2 (ja) * 2006-11-02 2012-01-11 東京エレクトロン株式会社 熱処理板の温度設定方法、プログラム、プログラムを記録したコンピュータ読み取り可能な記録媒体及び熱処理板の温度設定装置
JP4391518B2 (ja) 2006-12-28 2009-12-24 東京エレクトロン株式会社 温度制御方法、調整装置、温度調節器、プログラム、記録媒体および加熱処理装置
US7910863B2 (en) * 2007-09-20 2011-03-22 Tokyo Electron Limited Temperature setting method of thermal processing plate, computer-readable recording medium recording program thereon, and temperature setting apparatus for thermal processing plate
US8633423B2 (en) * 2010-10-14 2014-01-21 Applied Materials, Inc. Methods and apparatus for controlling substrate temperature in a process chamber
KR102022718B1 (ko) * 2011-11-03 2019-09-18 어플라이드 머티어리얼스, 인코포레이티드 급속 열처리 챔버
CA2843276A1 (en) * 2013-02-20 2014-08-20 Hartford Steam Boiler Inspection And Insurance Company Dynamic outlier bias reduction system and method
DE102013109155A1 (de) * 2013-08-23 2015-02-26 Aixtron Se Substratbehandlungsvorrichtung

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010030216A (ko) * 1999-09-03 2001-04-16 히가시 데쓰로 기판처리장치 및 기판처리방법
JP2003051439A (ja) * 2001-08-07 2003-02-21 Tokyo Electron Ltd 熱処理方法及び熱処理装置
KR20040108537A (ko) * 2003-06-16 2004-12-24 동경 엘렉트론 주식회사 열처리장치 및 열처리방법
JP2008141071A (ja) * 2006-12-04 2008-06-19 Dainippon Screen Mfg Co Ltd 基板の熱処理装置

Also Published As

Publication number Publication date
US11476136B2 (en) 2022-10-18
CN107068588B (zh) 2021-10-22
US20170170040A1 (en) 2017-06-15
CN107068588A (zh) 2017-08-18
US20200066559A1 (en) 2020-02-27
TWI681442B (zh) 2020-01-01
KR102653671B1 (ko) 2024-04-03
JP6512089B2 (ja) 2019-05-15
TWI743596B (zh) 2021-10-21
TW202013450A (zh) 2020-04-01
US10504757B2 (en) 2019-12-10
JP2017112182A (ja) 2017-06-22
TW201735107A (zh) 2017-10-01

Similar Documents

Publication Publication Date Title
KR20170071425A (ko) 기판 처리 장치 및 기판 처리 장치의 조정 방법
JP6930119B2 (ja) 加熱装置及び基板処理装置
US8242417B2 (en) Temperature control method of heat processing plate, computer storage medium, and temperature control apparatus of heat processing plate
US7655886B2 (en) Method of measuring a heating plate temperature, substrate processing device and computer-readable recording medium with computer program recorded thereon for measuring the heating plate temperature
KR101087932B1 (ko) 열처리판의 온도 설정 방법 및 열처리판의 온도 설정 장치
KR100955561B1 (ko) 열처리장치 및 열처리방법
KR102450184B1 (ko) 기판 액처리 장치
CN108428645B (zh) 基板液处理装置
KR101059422B1 (ko) 열처리판의 온도 설정 방법, 프로그램을 기록한 컴퓨터판독 가능한 기록 매체 및 열처리판의 온도 설정 장치
US8916804B2 (en) Heat treatment method, recording medium having recorded program for executing heat treatment method, and heat treatment apparatus
US8041525B2 (en) Substrate measuring method, computer-readable recording medium recording program thereon, and substrate measuring system
US20200066553A1 (en) Substrate liquid processing apparatus, substrate liquid processing method and recording medium
CN111699544B (zh) 基板处理装置、基板处理方法以及存储介质

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right