KR20170068656A - 유기 발광 표시 장치 및 이의 제조 방법 - Google Patents

유기 발광 표시 장치 및 이의 제조 방법 Download PDF

Info

Publication number
KR20170068656A
KR20170068656A KR1020150174863A KR20150174863A KR20170068656A KR 20170068656 A KR20170068656 A KR 20170068656A KR 1020150174863 A KR1020150174863 A KR 1020150174863A KR 20150174863 A KR20150174863 A KR 20150174863A KR 20170068656 A KR20170068656 A KR 20170068656A
Authority
KR
South Korea
Prior art keywords
electrode
gate
layer
capacitor
insulating film
Prior art date
Application number
KR1020150174863A
Other languages
English (en)
Other versions
KR102477631B1 (ko
Inventor
김동원
김성호
허종무
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020150174863A priority Critical patent/KR102477631B1/ko
Priority to US15/251,678 priority patent/US10347705B2/en
Publication of KR20170068656A publication Critical patent/KR20170068656A/ko
Application granted granted Critical
Publication of KR102477631B1 publication Critical patent/KR102477631B1/ko

Links

Images

Classifications

    • H01L27/3265—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H01L27/3225—
    • H01L27/3258—
    • H01L27/3262—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L51/56—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H01L2227/32—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명의 일 실시예에 따른 유기 발광 표시 장치는 기판, 상기 기판 위에 배치되어 있으며, 서로 이격되어 있는 박막 트랜지스터 및 스토리지 커패시터, 그리고 상기 박막 트랜지스터에 연결되어 있는 유기 발광 다이오드를 포함하고, 상기 스토리지 커패시터는 커패시터 하부 전극, 상기 커패시터 하부 전극 위에 배치되어 있는 커패시터 절연막 및 상기 커패시터 절연막 위에 배치되어 있는 커패시터 상부 전극을 포함하고, 상기 커패시터 하부 전극은 산화물 반도체에 수소가 확산되어 도체화된다.

Description

유기 발광 표시 장치 및 이의 제조 방법{ORGANIC LIGHT EMITTING DISPLAY AND METHOD FOR MANUFACTURING THE SAME}
본 발명은 유기 발광 표시 장치 및 이의 제조 방법에 관한 것이다.
유기 발광 표시 장치는 두 개의 전극과 그 사이에 위치하는 유기 발광층을 포함하며, 하나의 전극으로부터 주입된 전자(electron)와 다른 전극으로부터 주입된 정공(hole)이 유기 발광층에서 결합하여 여기자(exciton)를 형성하고, 여기자가 에너지를 방출하면서 발광한다. 이러한 발광을 이용하여 유기 발광 표시 장치가 소정의 영상을 표시한다.
유기 발광 표시 장치는 자발광(self-luminance) 특성을 가지며, 액정 표시 장치와 달리 별도의 광원을 필요로 하지 않으므로 두께와 무게를 줄일 수 있다. 또한, 유기 발광 표시 장치는 낮은 소비 전력, 높은 휘도 및 빠른 응답 속도 등의 고품위 특성을 나타내므로 차세대 표시 장치로 주목을 받고 있다.
이러한 유기 발광 표시 장치는 자발광 소자인 유기 발광 다이오드를 포함하는 복수개의 화소를 포함하며, 각 화소에는 유기 발광 다이오드를 구동하기 위한 복수개의 트랜지스터 및 하나 이상의 커패시터(Capacitor)가 형성되어 있다.
여기서, 커패시터를 형성하는 방법에는 구조나 재료에 따라 다양한 방법이 존재한다.
본 발명이 이루고자 하는 기술적 과제는 유기 발광 표시 장치에서, 산화물 반도체를 이용하여 커패시터를 형성하는 것이다.
본 발명의 일 실시예에 따른 유기 발광 표시 장치는 기판, 상기 기판 위에 배치되어 있으며, 서로 이격되어 있는 박막 트랜지스터 및 스토리지 커패시터, 그리고 상기 박막 트랜지스터에 연결되어 있는 유기 발광 다이오드를 포함하고, 상기 스토리지 커패시터는 커패시터 하부 전극, 상기 커패시터 하부 전극 위에 배치되어 있는 커패시터 절연막 및 상기 커패시터 절연막 위에 배치되어 있는 커패시터 상부 전극을 포함하고, 상기 커패시터 하부 전극은 산화물 반도체에 수소가 확산되어 도체화된다.
상기 박막 트랜지스터는 채널 영역, 소스 영역 및 드레인 영역을 포함하는 반도체층, 상기 채널 영역 위에 배치되어 있는 게이트 절연막, 상기 게이트 절연막 위에 배치되어 있는 게이트 전극, 상기 소스 영역에 연결되어 있는 소스 전극, 그리고 상기 소스 전극과 이격되어 있으며, 상기 드레인 영역에 연결되어 있는 드레인 전극을 포함할 수 있다.
상기 반도체층은 상기 산화물 반도체를 포함할 수 있다.
상기 게이트 절연막 및 상기 커패시터 절연막은 동일한 물질로 이루어져 있을 수 있다.
상기 커패시터 절연막은 상기 커패시터 하부 전극의 측면을 덮고 있을 수 있다.
상기 게이트 전극은 상기 게이트 절연막 위에 배치되어 있는 제1 게이트 전극 및 상기 제1 게이트 전극 위에 배치되어 있는 제2 게이트 전극을 포함할 수 있다.
상기 제1 게이트 전극 및 상기 커패시터 상부 전극은 동일한 물질로 이루어져 있을 수 있다.
상기 제1 게이트 전극 및 상기 커패시터 상부 전극은 몰리브덴, 알루미늄, 산화인듐주석 및 산화인듐아연 중 적어도 하나를 포함하고, 상기 제2 게이트 전극은 티타늄, 티타늄-몰리브덴 합금 및 산화알루미늄 중 적어도 하나를 포함할 수 있다.
상기 게이트 전극, 상기 커패시터 상부 전극 위에 배치되어 있으며,질화규소 및 산화규소 중 적어도 하나를 포함하는 층간 절연막을 더 포함하고, 상기 소스 전극 및 상기 드레인 전극은 상기 층간 절연막 위에 배치되어 있을 수 있다.
상기 층간 절연막은 상기 소스 영역을 노출하는 소스 노출구 및 상기 드레인 전극을 노출하는 드레인 노출구를 포함하고, 상기 소스 전극은 상기 소스 노출구를 통하여 상기 소스 영역에 연결되어 있고, 상기 드레인 전극은 상기 드레인 노출구를 통하여 상기 드레인 영역에 연결되어 있을 수 있다.
본 발명의 일 실시예에 따른 유기 발광 표시 장치의 제조 방법은 기판 위에 서로 이격되어 있는 제1 산화물 반도체층 및 제2 산화물 반도체층을 형성하는 단계, 상기 제1 산화물 반도체층 위에 상기 제1 산화물 반도체층의 일부를 노출하는 게이트 절연막을 형성하는 단계, 상기 제2 산화물 반도체층 위에 커패시터 절연막을 형성하는 단계, 상기 게이트 절연막 위에 게이트 전극을 형성하고, 상기 커패시터 절연막 위에 커패시터 상부 전극을 형성하는 단계, 노출된 상기 제1 산화물 반도체층에 불순물을 주입하여 소스 영역 및 드레인 영역을 형성하는 단계, 상기 게이트 전극, 상기 커패시터 상부 전극, 상기 소스 영역 및 상기 드레인 영역 위에 층간 절연막을 형성하는 단계, 상기 층간 절연막 위에 서로 이격되어 있는 소스 전극 및 드레인 전극을 형성하는 단계, 상기 소스 전극, 상기 드레인 전극 및 상기 층간 절연막 위에 평탄화막을 형성하는 단계, 그리고 상기 평탄화막 위에 유기 발광 다이오드를 형성하는 단계를 포함하고, 상기 층간 절연막을 형성하는 단계는 열처리를 실시하여, 상기 층간 절연막의 수소가 상기 제2 산화물 반도체층으로 확산하여 상기 제2 산화물 반도체층을 도체화하여 커패시터 하부 전극을 형성하는 단계를 포함한다.
상기 게이트 전극 및 상기 커패시터 상부 전극을 형성하는 단계는 노출된 상기 제1 산화물 반도체층, 상기 게이트 절연막 및 상기 커패시터 절연막 위에 제1 게이트 금속층 및 제2 게이트 금속층을 차례로 형성하는 단계, 상기 제2 게이트 금속층 위에 제1 부분 및 상기 제1 부분보다 두께가 얇은 제2 부분을 포함하는 제1 감광막을 형성하는 단계, 상기 제1 감광막을 마스크로 하여 상기 제1 게이트 금속층 및 상기 제2 게이트 금속층을 식각하여 상기 게이트 전극, 상기 커패시터 상부 전극 및 상기 커패시터 상부 전극 위에 위치한 게이트 금속 패턴을 형성하는 단계, 애슁 처리하여 상기 제2 부분을 제거하여 제2 감광막을 형성하는 단계, 상기 제2 감광막을 마스크로 하여 상기 게이트 금속 패턴을 제거하는 단계, 그리고 상기 제2 감광막을 제거하는 단계를 포함할 수 있다.
상기 제1 부분은 상기 게이트 절연막에 대응하는 부분에 형성되고, 상기 제2 부분은 상기 커패시터 절연막에 대응하는 부분에 형성될 수 있다.
상기 게이트 전극 및 상기 커패시터 상부 전극을 형성하는 단계는 노출된 상기 제1 산화물 반도체층, 상기 게이트 절연막 및 상기 커패시터 절연막 위에 제1 게이트 금속층 및 제2 게이트 금속층을 차례로 형성하는 단계, 상기 제2 게이트 금속층 위에 제3 감광막을 형성하는 단계, 상기 제3 감광막을 마스크로 하여 상기 제1 게이트 금속층 및 상기 제2 게이트 금속층을 식각하여 상기 게이트 전극, 상기 커패시터 상부 전극 및 상기 커패시터 상부 전극 위에 위치한 게이트 금속 패턴을 형성하는 단계, 상기 제3 감광막을 제거한 후, 상기 게이트 전극 위에 제4 감광막을 형성하는 단계, 상기 제4 감광막을 마스크로 하여 상기 게이트 금속 패턴을 제거하는 단계, 그리고 상기 제4 감광막을 제거하는 단계를 포함하고, 상기 제3 감광막은 상기 게이트 절연막에 대응하는 부분의 상기 제2 게이트 금속층 위 및 상기 커패시터 절연막에 대응하는 부분의 상기 제2 게이트 금속층 위에 형성될 수 있다.
상기 게이트 전극 및 상기 커패시터 상부 전극을 형성하는 단계는 노출된 상기 제1 산화물 반도체층, 상기 게이트 절연막 및 상기 커패시터 절연막 위에 제1 게이트 금속층을 형성하는 단계, 상기 제1 게이트 금속층 위에 제5 감광막을 형성하는 단계, 상기 제5 감광막을 마스크로 하여 상기 제1 게이트 금속층을 식각하여 상기 제1 게이트 전극 및 상기 커패시터 상부 전극을 형성하는 단계, 상기 제5 감광막을 제거한 후, 노출된 상기 제1 산화물 반도체층, 상기 제1 게이트 전극 및 상기 커패시터 상부 전극 위에 제2 게이트 금속층을 형성하는 단계, 상기 제1 게이트 전극에 대응하는 부분의 상기 제2 게이트 금속층 위에 제6 감광막을 형성하는 단계, 상기 제6 감광막을 마스크로 하여 상기 제2 게이트 금속층을 식각하여 상기 제2 게이트 전극을 형성하는 단계, 그리고 상기 제6 감광막을 제거하는 단계를 포함하고, 상기 제5 감광막은 상기 게이트 절연막에 대응하는 부분의 상기 제1 게이트 금속층 위 및 상기 커패시터 절연막에 대응하는 부분의 상기 제1 게이트 금속층 위에 형성될 수 있다.
본 발명의 일 실시예에 따르면, 수소가 투과할 수 재료로 커패시터 상부 전극을 형성하고, 층간 절연막의 형성 시, 층간 절연막의 수소가 산화물 반도체층으로 확산되어 커패시터의 하부 전극을 형성함에 따라, 추가의 공정 없이, 산화물 반도체로 커패시터의 하부 전극을 형성할 수 있다.
도 1은 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 단면의 일 예를 나타낸 도면이다.
도 2 내지 도 9는 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 제조 방법을 개략적은 도시한 단면도이다.
도 10 내지 도 12는 본 발명의 다른 실시예에 따른 유기 발광 표시 장치의 제조 방법을 개략적은 도시한 단면도이다.
도 13 내지 도 16은 본 발명의 또 다른 실시예에 따른 유기 발광 표시 장치의 제조 방법을 개략적은 도시한 단면도이다.
이하, 첨부한 도면을 참고로 하여 본 발명의 여러 실시예들에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예들에 한정되지 않는다.
본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조 부호를 붙이도록 한다.
또한, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 그리고 도면에서, 설명의 편의를 위해, 일부 층 및 영역의 두께를 과장되게 나타내었다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 또는 "상에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다.
또한, 명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함" 한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다. 또한, 명세서 전체에서, "~상에"라 함은 대상 부분의 위 또는 아래에 위치함을 의미하는 것이며, 반드시 중력 방향을 기준으로 상 측에 위치하는 것을 의미하는 것은 아니다.
또한, 명세서 전체에서, "평면상"이라 할 때, 이는 대상 부분을 위에서 보았을 때를 의미하며, "단면상"이라 할 때, 이는 대상 부분을 수직으로 자른 단면을 옆에서 보았을 때를 의미한다.
도 1은 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 단면의 일 예를 나타낸 도면이다.
도 1을 참고하면, 유기 발광 표시 장치는 기판(110) 및 기판(110) 위에 배치되어 있는 복수의 박막 구조물을 포함한다. 이하에서는 복수의 박막 구조물에 대해서 상세하게 설명한다.
기판(110)은 유리, 석영, 세라믹 또는 플라스틱 등으로 이루어진 투명한 절연성 기판 일 수 있다. 또한, 기판(110)은 스테인리스 강 등으로 이루어진 금속성 기판일 수 있다.
기판(110) 위에 버퍼층(120)이 배치되어 있다. 버퍼층(120)은 질화규소(SiNx)의 단일막 또는 질화 규소(SiNx)와 산화 규소(SiO2)가 적층된 이중막 구조로 형성될 수 있다. 버퍼층(120)은 불순물 또는 수분과 같이 불필요한 성분의 침투를 방지하면서 동시에 표면을 평탄화하는 역할을 한다. 이러한 버퍼층(120)은 기판(110)의 종류 및 공정 조건에 따라 생략될 수도 있다.
버퍼층(120) 위에 반도체층(154) 및 커패시터 하부 전극(155)이 서로 이격되어 배치되어 있다.
반도체층(154)은 산화물 반도체로 이루어져 있으며, 채널 영역(1541), 소스 영역(1542) 및 드레인 영역(1543)을 포함한다.
산화물 반도체는 아연(Zn), 갈륨(Ga), 주석(Sn) 및 인듐(In)을 기본으로 하는 산화물, 이들의 복합 산화물인 산화아연(ZnO), 인듐-갈륨-아연 산화물(InGaZnO4), 인듐-아연 산화물(Zn-In-O) 및 아연-주석 산화물(Zn-Sn-O) 중 적어도 어느 하나를 포함한다.
소스 영역(1542) 및 드레인 영역(1543)은 채널 영역(1541)의 양 옆에 배치되어 있다. 채널 영역(1541)은 불순물이 도핑되지 않은 산화물 반도체이고, 소스 영역(1542)과 드레인 영역(1543)은 도전성 불순물이 도핑된 산화물 반도체, 즉 불순물 반도체(impurity semiconductor)이다.
커패시터 하부 전극(155)은 도체화된 산화물 반도체로 이루어져 있다. 커패시터 하부 전극(155)은 후술하는 층간 절연막(160)의 수소가 산화물 반도체로 확산되어 캐리어 농도가 높아져 도체화된 것이다.
반도체층(154)의 채널 영역(1541) 위에 게이트 절연막(140)이 배치되어 있다. 또한, 커패시터 하부 전극(155) 위에 커패시터 절연막(141)이 배치되어 있다. 커패시터 절연막(141)은 커패시터 하부 전극(155)의 측면을 덮고 있다.
게이트 절연막(140) 및 커패시터 절연막(141)은 동일한 물질로 이루어져 있으며, 동일한 두께를 가진다. 게이트 절연막(140) 및 커패시터 절연막(141)은 산화규소(SiOx) 및 질화규소(SiNx) 중 적어도 어느 하나를 포함할 수 있다.
게이트 절연막(140) 위에 게이트 전극(124)이 배치되어 있다. 또한, 커패시터 절연막(141) 위에 커패시터 상부 전극(125)이 배치되어 있다.
게이트 전극(124)은 게이트 절연막(140) 위에 배치되어 있는 제1 게이트 전극(124a) 및 제1 게이트 전극(124a) 위에 배치되어 있는 제2 게이트 전극(124b)를 포함한다.
제1 게이트 전극(124a) 및 커패시터 상부 전극(125)은 동일한 물질로 이루어져 있으며, 몰리브덴(Mo), 알루미늄(Al), 산화인듐주석(ITO, In-Sn-O) 및 산화인듐아연(IZO, In-Zn-O) 중 적어도 하나를 포함할 수 있다.
제2 게이트 전극(124b)은 티타늄(Ti), 티타늄-몰리브덴(Mo) 합금 및 산화알루미늄(Al2O3) 중 적어도 어느 하나를 포함할 수 있다.
여기서, 커패시터 하부 전극(155)과 커패시터 상부 전극(125)은 커패시터 절연막(141)을 유전체로 하여 스토리지 커패시터(Cst)를 이룬다. 이 때, 커패시터 절연막(141)은 다른 절연막에 비해 상대적으로 두께가 얇은 구성으로 커패시터 용량의 확보에 유리하다.
반도체층(154)의 소스 영역(1542) 및 드레인 영역(1543), 게이트 전극(124) 및 커패시터 상부 전극(125) 위에 층간 절연막(160)이 배치되어 있다. 층간 절연막(160)은 질화규소(SiNx) 및 산화규소(SiOx) 중 적어도 하나를 포함한 단층 또는 복수층일 수 있다.
층간 절연막(160)에는 소스 영역(1542)과 드레인 영역(1543)을 각각 노출하는 소스 노출구(62a)와 드레인 노출구(62b)가 형성되어 있다.
층간 절연막(160) 위에 소스 전극(173) 및 드레인 전극(175)이 서로 이격되어 배치되어 있다. 소스 전극(173)과 드레인 전극(175)은 각각 소스 노출구(62a)와 드레인 노출구(62b)을 통하여, 소스 영역(1542)과 드레인 영역(1543)에 연결되어 있다.
반도체층(154), 게이트 전극(124), 소스 전극(173) 및 드레인 전극(175)은 박막 트랜지스터(TFT)를 이룬다.
층간 절연막(160), 소스 전극(173) 및 드레인 전극(175) 위에 평탄화막(180)이 배치되어 있다. 평탄화막(180)은 유기 물질로 이루어져 있을 수 있으며, 상부면이 평탄화되어 있다. 평탄화막(180)은 드레인 전극(175)의 일부분을 노출하는 접촉 구멍(185)이 형성되어 있다.
평탄화막(180) 위에 화소 전극(191) 및 화소 정의막(350)이 배치되어 있다.
화소 전극(191)은 평탄화막(180)에 형성된 접촉 구멍(185)을 통해서 박막 트랜지스터(TFT)의 드레인 전극(175)과 전기적으로 연결되어 있다. 화소 전극(191)은 리튬(Li), 칼슘(Ca), 플루오르화리튬/칼슘(LiF/Ca), 플루오르화리튬/알루미늄(LiF/Al), 알루미늄(Al), 은(Ag), 마그네슘(Mg), 또는 금(Au) 등의 반사성 금속으로 이루어질 수 있다.
화소 정의막(350)의 화소 전극(191)의 가장자리부 및 평탄화막(180) 위에 배치되어 있으며, 화소 전극(191)을 노출하는 개구부(355)가 형성되어 있다. 즉, 화소 전극(191)의 가장자리부는 화소 정의막(350) 아래에 위치한다.
화소 정의막(350)의 개구부(355) 내의 화소 전극(191) 위에 유기 발광층(360)이 배치되어 있다.
유기 발광층(360)은 발광층, 정공 수송층(hole-injection layer, HIL), 정공 수송층(hole-transporting layer, HTL), 전자 수송층(electron-transporting layer, ETL) 및 전자 주입층(electron-injection layer, EIL) 중 하나 이상을 포함하는 복수층으로 이루어져 있다. 유기 발광층(360)이 이들 모두를 포함할 경우 정공 주입층이 애노드 전극인 화소 전극(191) 위에 위치하고 그 위로 정공 수송층, 발광층, 전자 수송층, 전자 주입층이 차례로 적층될 수 있다.
유기 발광층(360)은 적색을 발광하는 적색 유기 발광층, 녹색을 발광하는 녹색 유기 발광층 및 청색을 발광하는 청색 유기 발광층을 포함할 수 있으며, 적색 유기 발광층, 녹색 유기 발광층 및 청색 유기 발광층은 각각 적색 화소, 녹색 화소 및 청색 화소에 형성되어 컬러 화상을 구현하게 된다.
또한, 유기 발광층(360)은 적색 유기 발광층, 녹색 유기 발광층 및 청색 유기 발광층을 적색 화소, 녹색 화소 및 청색 화소에 모두 함께 적층하고, 각 화소별로 적색 색필터, 녹색 색필터 및 청색 색필터를 형성하여 컬러 화상을 구현할 수 있다. 다른 예로, 백색을 발광하는 백색 유기 발광층을 적색 화소, 녹색 화소 및 청색 화소 모두에 형성하고, 각 화소별로 각각 적색 색필터, 녹색 색필터 및 청색 색필터를 형성하여 컬러 화상을 구현할 수도 있다. 백색 유기 발광층과 색필터를 이용하여 컬러 화상을 구현하는 경우, 적색 유기 발광층, 녹색 유기 발광층 및 청색 유기 발광층을 각각의 개별 화소 즉, 적색 화소, 녹색 화소 및 청색 화소에 증착하기 위한 증착 마스크를 사용하지 않아도 된다.
다른 예에서 설명한 백색 유기 발광층은 하나의 유기 발광층으로 형성될 수 있음은 물론이고, 복수 개의 유기 발광층을 적층하여 백색을 발광할 수 있도록 한 구성까지 포함한다. 예로, 적어도 하나의 옐로우 유기 발광층과 적어도 하나의 청색 유기 발광층을 조합하여 백색 발광을 가능하게 한 구성, 적어도 하나의 시안 유기 발광층과 적어도 하나의 적색 유기 발광층을 조합하여 백색 발광을 가능하게 한 구성, 적어도 하나의 마젠타 유기 발광층과 적어도 하나의 녹색 유기 발광층을 조합하여 백색 발광을 가능하게 한 구성 등도 포함할 수 있다.
공통 전극(270)은 화소 정의막(350) 및 유기 발광층(360) 위에 배치되어 있다. 공통 전극(270)은 ITO, IZO, ZnO 또는 In2O3 등의 투명한 도전 물질로 이루어져 있다. 본 실시예에서는 화소 전극(191)이 반사성 금속으로 이루어져 있고, 공통 전극(270)이 투명한 도전 물질로 이루어져 있지만, 이에 한정되지 않고, 화소 전극(191)이 투명한 도전 물질로 이루어지고, 공통 전극(270)이 반사성 금속으로 이루어질 수도 있다.
여기서, 화소 전극(191), 유기 발광층(360) 및 공통 전극(270)은 유기 발광 다이오드를 이룬다. 이 때, 화소 전극(191)은 유기 발광 다이오드(LD)의 애노드(anode) 전극이 되고, 공통 전극(270)은 유기 발광 다이오드(LD)의 캐소드(cathode) 전극이 될 수 있다.
공통 전극(270) 위에는 유기 발광 다이오드(LD)를 보호하면서 동시에 유기 발광층(360)에서 발생된 빛이 효율적으로 외부를 향해 방출될 수 있도록 돕는 역할을 하는 캐핑층이 배치되어 있을 수 있다.
또한, 공통 전극(270) 위에는 기판(110)과 밀봉재(도시하지 않음)에 의해 합착되어 밀봉 기판(encapsulation substrate)으로서 기능을 하는 봉지 기판이 배치되어 있을 수 있다.
그러면, 도 2 내지 도 9를 참고하여 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 제조 방법에 대해 설명한다.
도 2 내지 도 9는 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 제조 방법을 개략적은 도시한 단면도이다.
도 2를 참고하면, 기판(110) 위에 버퍼층(120)을 형성한 후, 버퍼층(120) 위에 제1 산화물 반도체층(150a) 및 제2 산화물 반도체층(150b)을 형성한다. 제1 산화물 반도체층(150a) 및 제2 산화물 반도체층(150b)은 서로 이격되어 있다.
도 3을 참고하면, 제1 산화물 반도체층(150a) 위에 게이트 절연막(140)을 형성하고, 제2 산화물 반도체층(150b) 위에 커패시터 절연막(141)을 형성한다. 게이트 절연막(140)은 제1 산화물 반도체층(150a)의 일부분은 노출하고, 커패시터 절연막(141)은 제2 산화물 반도체층(150b)의 상부면 및 측면을 덮고 있다.
도 4를 참고하면, 제1 산화물 반도체층(150a), 게이트 절연막(140), 커패시터 절연막(141) 및 버퍼층(120) 위에 제1 게이트 금속층(120a) 및 제2 게이트 금속층(120b)을 차례로 형성한다.
제1 게이트 금속층(120a)은 몰리브덴(Mo), 알루미늄(Al), 산화인듐주석(ITO, In-Sn-O) 및 산화인듐아연(IZO, In-Zn-O) 중 적어도 하나를 포함할 수 있다. 제2 게이트 금속층(120b)은 티타늄(Ti), 티타늄-몰리브덴(Mo) 합금 및 산화알루미늄(Al2O3) 중 적어도 어느 하나를 포함할 수 있다.
이어서, 제2 게이트 금속층(120b) 위에 제1 감광막(50, 60)을 형성한다. 제1 감광막(50, 60)은 하프톤(half-tone) 마스크 또는 슬릿(slit) 마스크를 사용하여 형성하며, 제1 부분(50) 및 제1 부분(50)보다 두께가 더 얇은 제2 부분(60)을 포함한다. 제1 부분(50)은 게이트 절연막(140)에 대응하는 부분의 제2 게이트 금속층(120b) 위에 형성되고, 제2 부분(60)은 커패시터 절연막(141)에 대응하는 부분의 제2 게이트 금속층(120b) 위에 형성된다.
도 5를 참고하면, 제1 감광막(50, 60)을 마스크로 하여 제1 게이트 금속층(120a) 및 제2 게이트 금속층(120b)을 식각한다.
이 때, 제1 부분(50) 아래에는 게이트 전극(124)이 형성된다. 게이트 전극(124)은 게이트 절연막(140) 위에 형성된 제1 게이트 전극(124a) 및 제1 게이트 전극(124a) 위에 형성된 제2 게이트 전극(124b)을 포함한다.
제2 부분(60) 아래에는 커패시터 상부 전극(125) 및 게이트 금속 패턴(126)이 형성된다. 여기서, 커패시터 상부 전극(125)은 커패시터 절연막(141) 위에 형성되고, 게이트 금속 패턴(126)은 커패시터 상부 전극(125) 위에 형성된다.
제1 게이트 전극(124a) 및 커패시터 상부 전극(125)은 동일한 재료로 형성되고, 제2 게이트 전극(124b)은 게이트 금속 패턴(126)과 동일한 재료로 형성된다.
도 6을 참고하면, 제1 감광막(50, 60)을 애슁(ashing) 처리하여 제2 감광막(55)을 형성한다.
제1 감광막(50, 60)을 애슁 처리하면, 제2 부분(60)이 제거되고, 제1 부분(50)의 두께가 얇아져 제2 감광막(55)이 형성된다.
이어서, 제2 감광막(55)을 마스크로 하여 게이트 금속 패턴(126)을 식각하여 제거한다. 이 때, 습식 식각을 진행하는데, 게이트 금속 패턴(126)만 제거되고, 커패시터 상부 전극(125)을 제거되지 않는다.
도 7을 참고하면, 제2 감광막(55)을 제거한 후, 게이트 절연막(140)에 의해 노출된 제1 산화물 반도체층(150a)에 불순물을 도핑하여 소스 영역(1542) 및 드레인 영역(1543)을 형성한다. 이 때, 게이트 절연막(140)에 의해 덮어져 있는 제1 산화물 반도체층(150a) 영역은 채널 영역(1541)이 된다. 이에, 제1 산화물 반도체층(150a)은 채널 영역(1541), 소스 영역(1542) 및 드레인 영역(1543)을 포함하는 반도체층(154)이 된다.
도 8을 참고하면, 소스 영역(1542), 드레인 영역(1543), 게이트 전극(124), 커패시터 상부 전극(125) 위에 층간 절연막(160)을 형성한 후, 층간 절연막(160) 위에 소스 전극(173) 및 드레인 전극(175)을 형성한다.
층간 절연막(160)은 소스 영역(1542)의 일부분을 노출하는 소스 노출구(62a) 및 드레인 영역(1543)의 일부분을 노출하는 드레인 노출구(62b)를 포함한다.
층간 절연막(160)을 형성할 때, 열처리 공정을 진행하는데, 이 때, 층간 절연막(160)에 포함된 수소(H)가 제2 산화물 반도체층(150b)으로 확산된다. 구체적으로 설명하면, 층간 절연막(160)에 포함된 수소(H)는 커패시터 상부 전극(125) 및 커패시터 절연막(141)을 투과하여 제2 산화물 반도체층(150b)으로 확산된다. 이에, 제2 산화물 반도체층(150b)은 층간 절연막(160)으로부터 확산된 수소에 의해 캐리어 농도가 높아져 도체의 성질을 띄게 되어 커패시터 하부 전극(155)이 된다.
한편, 제2 게이트 전극(124b)은 층간 절연막(160)에 포함된 수소를 투과시키지 않는다. 이에, 게이트 전극(124) 아래에 배치된 채널 영역(1541)에는 층간 절연막(160)에 포함된 수소가 확산되지 않는다.
소스 영역(1542) 및 드레인 영역(1543)에는 층간 절연막(160)에 포함된 수소가 확산될 수 있다.
소스 전극(173)은 소스 노출구(62a)를 통하여 소스 영역(1542)에 연결되고, 드레인 전극(175)은 드레인 노출구(62b)를 통하여 드레인 영역(1543)에 연결된다.
이와 같이, 수소가 투과할 수 재료로 커패시터 상부 전극(125)을 형성하고, 층간 절연막(160)의 형성 시, 층간 절연막(160)의 수소가 제2 산화물 반도체층(150b)로 확산되어 제2 산화물 반도체층(150b)이 도체화되어 커패시터 하부 전극(155)를 형성함에 따라, 추가의 공정 없이, 산화물 반도체로 커패시터의 하부 전극을 형성할 수 있다.
도 9를 참고하면, 소스 전극(173), 드레인 전극(175) 및 층간 절연막(160) 위에 평탄화막(180)을 형성한 후, 평탄화막(180) 위에 화소 전극(191)을 형성한다.
평탄화막(180)은 상부면이 평탄화되어 있고, 드레인 전극(175)의 일부분을 노출하는 접촉 구멍(185)을 포함한다.
화소 전극(191)은 접촉 구멍(185)을 통하여 드레인 전극(175)에 연결된다.
도 1을 참고하면, 화소 전극(191)의 가장자리부 및 평탄화막(180) 위에 화소 정의막(350)을 형성한다. 화소 정의막(350)은 화소 전극(191)을 노출하는 개구부(355)를 포함한다.
이어서, 개구부(355) 내의 화소 전극(191) 위에 유기 발광층(360)을 형성한 후, 화소 정의막(350) 및 유기 발광층(360) 위에 공통 전극(270)을 형성한다.
그러면, 도 10 내지 도 12를 참고하여 본 발명의 다른 실시예에 따른 유기 발광 표시 장치의 제조 방법에 대해 설명한다.
도 10 내지 도 12는 본 발명의 다른 실시예에 따른 유기 발광 표시 장치의 제조 방법을 개략적은 도시한 단면도이다.
본 실시예에 따른 유기 발광 표시 장치의 제조 방법은 도 2 내지 도 9에 따른 유기 발광 표시 장치의 제조 방법과 비교할 때, 커패시터 상부 전극(125)을 형성하는 방법만 다를 뿐, 나머지 방법은 동일하다. 이에, 동일한 방법의 설명은 생략한다.
도 10을 참고하면, 기판(110) 위에 버퍼층(12)을 형성하고, 버퍼층(12) 위에 서로 이격된 제1 산화물 반도체층(150a) 및 제2 산화물 반도체층(150b)을 형성한다.
이어서, 제1 산화물 반도체층(150a) 위에 게이트 절연막(140)을 형성하고, 제2 산화물 반도체층(150b) 위에 커패시터 절연막(141)을 형성한다.
이어서, 제1 산화물 반도체층(150a), 게이트 절연막(140), 커패시터 절연막(141) 및 버퍼층(120) 위에 제1 게이트 금속층(120a) 및 제2 게이트 금속층(120b)을 차례로 형성한 후, 제2 게이트 금속층(120b) 위에 제3 감광막(70)을 형성한다. 여기서, 제3 감광막(70)은 게이트 절연막(140)에 대응하는 부분의 제2 게이트 금속층(120b) 위 및 커패시터 절연막(141)에 대응하는 부분의 제2 게이트 금속층(120b) 위에 형성된다.
도 11을 참고하면, 제3 감광막(70)을 마스크로 하여 제1 게이트 금속층(120a) 및 제2 게이트 금속층(120b)을 식각한다.
이 때, 게이트 절연막(140) 위에 게이트 전극(124)이 형성되고, 커패시터 절연막(141) 위에 커패시터 상부 전극(125) 및 게이트 금속 패턴(126)이 차례로 형성된다. 여기서, 게이트 전극(124)은 게이트 절연막(140) 위에 형성된 제1 게이트 전극(124a) 및 제1 게이트 전극(124a) 위에 형성된 제2 게이트 전극(124b)을 포함한다.
도 12를 참고하면, 제3 감광막(70)을 제거하고, 게이트 전극(124) 위에 제4 감광막(75)을 형성한 후, 제4 감광막(75)을 마스크로 하여 게이트 금속 패턴(126)을 식각하여 제거한다. 이 때, 습식 식각을 진행하는데, 게이트 금속 패턴(126)만 제거되고, 커패시터 상부 전극(125)을 제거되지 않는다.
이 후, 제4 감광막(75)을 제거하고, 그 다음 공정은 도 2 내지 도 9에 따른 유기 발광 표시 장치의 제조 방법과 동일하다.
그러면, 도 13 내지 도 16을 참고하여 본 발명의 또 다른 실시예에 따른 유기 발광 표시 장치의 제조 방법에 대해 설명한다.
도 13 내지 도 16은 본 발명의 또 다른 실시예에 따른 유기 발광 표시 장치의 제조 방법을 개략적은 도시한 단면도이다.
본 실시예에 따른 유기 발광 표시 장치의 제조 방법은 도 2 내지 도 9에 따른 유기 발광 표시 장치의 제조 방법과 비교할 때, 커패시터 상부 전극(125)을 형성하는 방법만 다를 뿐, 나머지 방법은 동일하다. 이에, 동일한 방법의 설명은 생략한다.
도 13을 참고하면, 기판(110) 위에 버퍼층(12)을 형성하고, 버퍼층(12) 위에 서로 이격된 제1 산화물 반도체층(150a) 및 제2 산화물 반도체층(150b)을 형성한다.
이어서, 제1 산화물 반도체층(150a) 위에 게이트 절연막(140)을 형성하고, 제2 산화물 반도체층(150b) 위에 커패시터 절연막(141)을 형성한다.
이어서, 제1 산화물 반도체층(150a), 게이트 절연막(140), 커패시터 절연막(141) 및 버퍼층(120) 위에 제1 게이트 금속층(120a)을 형성한 후, 제1 게이트 금속층(120b) 위에 제5 감광막(80)을 형성한다. 여기서, 제5 감광막(80)은 게이트 절연막(140)에 대응하는 부분의 제1 게이트 금속층(120a) 위 및 커패시터 절연막(141)에 대응하는 부분의 제1 게이트 금속층(120a) 위에 형성된다.
도 14를 참고하면, 제5 감광막(80)을 마스크로 하여 제1 게이트 금속층(120a)을 식각한다.
이 때, 게이트 절연막(140) 위에 제1 게이트 전극(124a)이 형성되고, 커패시터 절연막(141) 위에 커패시터 상부 전극(125)이 형성된다.
도 15를 참고하면, 제5 감광막(80)를 제거하고, 제1 산화물 반도체층(150a), 제1 게이트 전극(124a), 커패시터 상부 전극(125) 및 버퍼층(120) 위에 제2 게이트 금속층(120b)을 형성한 후, 제2 게이트 금속층(120b) 위에 제6 감광막(85)을 형성한다. 여기서, 제6 감광막(85)은 제1 게이트 전극(124a)에 대응하는 부분의 제2 게이트 금속층(120b) 위에 형성된다.
도 16을 참고하면, 제6 감광막(85)을 마스크로 하여 제2 게이트 금속층(120b)을 식각한다.
이 때, 제1 게이트 전극(124a) 위에 제2 게이트 전극(124b)이 형성된다. 즉, 제1 게이트 전극(124a) 및 제2 게이트 전극(124b)을 포함하는 게이트 전극(124)이 형성된다.
이 후, 제6 감광막(85)을 제거하고, 그 다음 공정은 도 2 내지 도 9에 따른 유기 발광 표시 장치의 제조 방법과 동일하다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
110: 기판 120: 버퍼층
124: 게이트 전극 124a: 제1 게이트 전극
124b: 제2 게이트 전극 125: 커패시터 상부 전극
126: 게이트 금속 패턴 140: 게이트 절연막
141: 커패시터 절연막 150a: 제1 산화물 반도체층
150b: 제1 산화물 반도체층 154: 반도체층
155: 커패시터 하부 전극 160: 층간 절연막
173: 소스 전극 175: 드레인 전극
191: 화소 전극 270: 공통 전극
350: 화소 정의막 355: 개구부
360: 유기 발광층

Claims (20)

  1. 기판,
    상기 기판 위에 배치되어 있으며, 서로 이격되어 있는 박막 트랜지스터 및 스토리지 커패시터, 그리고
    상기 박막 트랜지스터에 연결되어 있는 유기 발광 다이오드를 포함하고,
    상기 스토리지 커패시터는 커패시터 하부 전극, 상기 커패시터 하부 전극 위에 배치되어 있는 커패시터 절연막 및 상기 커패시터 절연막 위에 배치되어 있는 커패시터 상부 전극을 포함하고,
    상기 커패시터 하부 전극은 산화물 반도체에 수소가 확산되어 도체화된 유기 발광 표시 장치.
  2. 제1항에서,
    상기 박막 트랜지스터는
    채널 영역, 소스 영역 및 드레인 영역을 포함하는 반도체층,
    상기 채널 영역 위에 배치되어 있는 게이트 절연막,
    상기 게이트 절연막 위에 배치되어 있는 게이트 전극,
    상기 소스 영역에 연결되어 있는 소스 전극, 그리고
    상기 소스 전극과 이격되어 있으며, 상기 드레인 영역에 연결되어 있는 드레인 전극을 포함하는 유기 발광 표시 장치.
  3. 제2항에서,
    상기 반도체층은 상기 산화물 반도체를 포함하는 유기 발광 표시 장치.
  4. 제3항에서,
    상기 게이트 절연막 및 상기 커패시터 절연막은 동일한 물질로 이루어져 있는 유기 발광 표시 장치.
  5. 제4항에서,
    상기 커패시터 절연막은 상기 커패시터 하부 전극의 측면을 덮고 있는 유기 발광 표시 장치.
  6. 제5항에서,
    상기 게이트 전극은 상기 게이트 절연막 위에 배치되어 있는 제1 게이트 전극 및 상기 제1 게이트 전극 위에 배치되어 있는 제2 게이트 전극을 포함하는 유기 발광 표시 장치.
  7. 제6항에서,
    상기 제1 게이트 전극 및 상기 커패시터 상부 전극은 동일한 물질로 이루어져 있는 유기 발광 표시 장치.
  8. 제7항에서,
    상기 제1 게이트 전극 및 상기 커패시터 상부 전극은 몰리브덴, 알루미늄, 산화인듐주석 및 산화인듐아연 중 적어도 하나를 포함하고,
    상기 제2 게이트 전극은 티타늄, 티타늄-몰리브덴 합금 및 산화알루미늄 중 적어도 하나를 포함하는 유기 발광 표시 장치.
  9. 제8항에서,
    상기 게이트 전극, 상기 커패시터 상부 전극 위에 배치되어 있으며,질화규소 및 산화규소 중 적어도 하나를 포함하는 층간 절연막을 더 포함하고,
    상기 소스 전극 및 상기 드레인 전극은 상기 층간 절연막 위에 배치되어 있는 유기 발광 표시 장치.
  10. 제9항에서,
    상기 층간 절연막은 상기 소스 영역을 노출하는 소스 노출구 및 상기 드레인 전극을 노출하는 드레인 노출구를 포함하고,
    상기 소스 전극은 상기 소스 노출구를 통하여 상기 소스 영역에 연결되어 있고,
    상기 드레인 전극은 상기 드레인 노출구를 통하여 상기 드레인 영역에 연결되어 있는 유기 발광 표시 장치.
  11. 기판 위에 서로 이격되어 있는 제1 산화물 반도체층 및 제2 산화물 반도체층을 형성하는 단계,
    상기 제1 산화물 반도체층 위에 상기 제1 산화물 반도체층의 일부를 노출하는 게이트 절연막을 형성하는 단계,
    상기 제2 산화물 반도체층 위에 커패시터 절연막을 형성하는 단계,
    상기 게이트 절연막 위에 게이트 전극을 형성하고, 상기 커패시터 절연막 위에 커패시터 상부 전극을 형성하는 단계,
    노출된 상기 제1 산화물 반도체층에 불순물을 주입하여 소스 영역 및 드레인 영역을 형성하는 단계,
    상기 게이트 전극, 상기 커패시터 상부 전극, 상기 소스 영역 및 상기 드레인 영역 위에 층간 절연막을 형성하는 단계,
    상기 층간 절연막 위에 서로 이격되어 있는 소스 전극 및 드레인 전극을 형성하는 단계,
    상기 소스 전극, 상기 드레인 전극 및 상기 층간 절연막 위에 평탄화막을 형성하는 단계, 그리고
    상기 평탄화막 위에 유기 발광 다이오드를 형성하는 단계를 포함하고,
    상기 층간 절연막을 형성하는 단계는 열처리를 실시하여, 상기 층간 절연막의 수소가 상기 제2 산화물 반도체층으로 확산하여 상기 제2 산화물 반도체층을 도체화하여 커패시터 하부 전극을 형성하는 단계를 포함하는 유기 발광 표시 장치의 제조 방법.
  12. 제11항에서,
    상기 게이트 절연막 및 상기 커패시터 절연막은 동일한 물질로 형성하는 유기 발광 표시 장치의 제조 방법.
  13. 제12항에서,
    상기 커패시터 절연막은 상기 커패시터 하부 전극의 측면을 덮는 유기 발광 표시 장치의 제조 방법.
  14. 제13항에서,
    상기 게이트 전극은 상기 게이트 절연막 위에 배치되어 있는 제1 게이트 전극 및 상기 제1 게이트 전극 위에 배치되어 있는 제2 게이트 전극을 포함하는 유기 발광 표시 장치의 제조 방법.
  15. 제14항에서,
    상기 제1 게이트 전극 및 상기 커패시터 상부 전극은 동일한 물질로 형성되는 유기 발광 표시 장치의 제조 방법.
  16. 제15항에서,
    상기 제1 게이트 전극 및 상기 커패시터 상부 전극은 몰리브덴, 알루미늄, 산화인듐주석 및 산화인듐아연 중 적어도 하나를 포함하고,
    상기 제2 게이트 전극은 티타늄, 티타늄-몰리브덴 합금 및 산화알루미늄 중 적어도 하나를 포함하는 유기 발광 표시 장치의 제조 방법.
  17. 제16항에서,
    상기 게이트 전극 및 상기 커패시터 상부 전극을 형성하는 단계는
    노출된 상기 제1 산화물 반도체층, 상기 게이트 절연막 및 상기 커패시터 절연막 위에 제1 게이트 금속층 및 제2 게이트 금속층을 차례로 형성하는 단계,
    상기 제2 게이트 금속층 위에 제1 부분 및 상기 제1 부분보다 두께가 얇은 제2 부분을 포함하는 제1 감광막을 형성하는 단계,
    상기 제1 감광막을 마스크로 하여 상기 제1 게이트 금속층 및 상기 제2 게이트 금속층을 식각하여 상기 게이트 전극, 상기 커패시터 상부 전극 및 상기 커패시터 상부 전극 위에 위치한 게이트 금속 패턴을 형성하는 단계,
    애슁 처리하여 상기 제2 부분을 제거하여 제2 감광막을 형성하는 단계,
    상기 제2 감광막을 마스크로 하여 상기 게이트 금속 패턴을 제거하는 단계, 그리고
    상기 제2 감광막을 제거하는 단계를 포함하는 유기 발광 표시 장치의 제조 방법.
  18. 제17항에서,
    상기 제1 부분은 상기 게이트 절연막에 대응하는 부분에 형성되고, 상기 제2 부분은 상기 커패시터 절연막에 대응하는 부분에 형성되는 유기 발광 표시 장치의 제조 방법.
  19. 제16항에서,
    상기 게이트 전극 및 상기 커패시터 상부 전극을 형성하는 단계는
    노출된 상기 제1 산화물 반도체층, 상기 게이트 절연막 및 상기 커패시터 절연막 위에 제1 게이트 금속층 및 제2 게이트 금속층을 차례로 형성하는 단계,
    상기 제2 게이트 금속층 위에 제3 감광막을 형성하는 단계,
    상기 제3 감광막을 마스크로 하여 상기 제1 게이트 금속층 및 상기 제2 게이트 금속층을 식각하여 상기 게이트 전극, 상기 커패시터 상부 전극 및 상기 커패시터 상부 전극 위에 위치한 게이트 금속 패턴을 형성하는 단계,
    상기 제3 감광막을 제거한 후, 상기 게이트 전극 위에 제4 감광막을 형성하는 단계,
    상기 제4 감광막을 마스크로 하여 상기 게이트 금속 패턴을 제거하는 단계, 그리고
    상기 제4 감광막을 제거하는 단계를 포함하고,
    상기 제3 감광막은 상기 게이트 절연막에 대응하는 부분의 상기 제2 게이트 금속층 위 및 상기 커패시터 절연막에 대응하는 부분의 상기 제2 게이트 금속층 위에 형성되는 유기 발광 표시 장치의 제조 방법.
  20. 제16항에서,
    상기 게이트 전극 및 상기 커패시터 상부 전극을 형성하는 단계는
    노출된 상기 제1 산화물 반도체층, 상기 게이트 절연막 및 상기 커패시터 절연막 위에 제1 게이트 금속층을 형성하는 단계,
    상기 제1 게이트 금속층 위에 제5 감광막을 형성하는 단계,
    상기 제5 감광막을 마스크로 하여 상기 제1 게이트 금속층을 식각하여 상기 제1 게이트 전극 및 상기 커패시터 상부 전극을 형성하는 단계,
    상기 제5 감광막을 제거한 후, 노출된 상기 제1 산화물 반도체층, 상기 제1 게이트 전극 및 상기 커패시터 상부 전극 위에 제2 게이트 금속층을 형성하는 단계,
    상기 제1 게이트 전극에 대응하는 부분의 상기 제2 게이트 금속층 위에 제6 감광막을 형성하는 단계,
    상기 제6 감광막을 마스크로 하여 상기 제2 게이트 금속층을 식각하여 상기 제2 게이트 전극을 형성하는 단계, 그리고
    상기 제6 감광막을 제거하는 단계를 포함하고,
    상기 제5 감광막은 상기 게이트 절연막에 대응하는 부분의 상기 제1 게이트 금속층 위 및 상기 커패시터 절연막에 대응하는 부분의 상기 제1 게이트 금속층 위에 형성되는 유기 발광 표시 장치의 제조 방법.
KR1020150174863A 2015-12-09 2015-12-09 유기 발광 표시 장치 및 이의 제조 방법 KR102477631B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020150174863A KR102477631B1 (ko) 2015-12-09 2015-12-09 유기 발광 표시 장치 및 이의 제조 방법
US15/251,678 US10347705B2 (en) 2015-12-09 2016-08-30 Organic light emitting diode display and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150174863A KR102477631B1 (ko) 2015-12-09 2015-12-09 유기 발광 표시 장치 및 이의 제조 방법

Publications (2)

Publication Number Publication Date
KR20170068656A true KR20170068656A (ko) 2017-06-20
KR102477631B1 KR102477631B1 (ko) 2022-12-14

Family

ID=59020192

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150174863A KR102477631B1 (ko) 2015-12-09 2015-12-09 유기 발광 표시 장치 및 이의 제조 방법

Country Status (2)

Country Link
US (1) US10347705B2 (ko)
KR (1) KR102477631B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11616082B2 (en) 2019-07-04 2023-03-28 Lg Display Co., Ltd. Display apparatus

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170143082A (ko) * 2016-06-17 2017-12-29 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
CN107680993B (zh) * 2017-10-23 2019-12-24 深圳市华星光电半导体显示技术有限公司 Oled面板及其制作方法
KR102490895B1 (ko) * 2017-12-14 2023-01-25 삼성디스플레이 주식회사 디스플레이 장치 및 그 제조방법
US11195863B2 (en) * 2018-09-21 2021-12-07 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Display panel having a storage capacitor, manufacturing method the same thereof and display module having the same
CN110047850A (zh) * 2019-04-09 2019-07-23 深圳市华星光电半导体显示技术有限公司 一种tft阵列基板、其制备方法及其显示面板
CN110429114A (zh) * 2019-07-23 2019-11-08 武汉华星光电半导体显示技术有限公司 显示面板的制备方法、显示面板及显示装置
KR20220072107A (ko) * 2020-11-24 2022-06-02 삼성디스플레이 주식회사 표시 장치 및 그 제조방법
CN113224120A (zh) * 2021-04-29 2021-08-06 深圳市华星光电半导体显示技术有限公司 显示面板及其制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120070870A (ko) * 2010-12-22 2012-07-02 엘지디스플레이 주식회사 유기전계 발광소자용 기판 및 그 제조 방법
KR20130073719A (ko) * 2011-12-23 2013-07-03 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조방법
KR20140084603A (ko) * 2012-12-27 2014-07-07 엘지디스플레이 주식회사 양 방향 표시형 유기전계 발광소자 및 이의 제조 방법
KR20140117041A (ko) * 2013-03-26 2014-10-07 엘지디스플레이 주식회사 유기발광 다이오드 표시장치 및 그의 제조방법
KR20140131774A (ko) * 2013-05-06 2014-11-14 삼성디스플레이 주식회사 커패시터의 제조 방법, 이를 포함하는 유기 발광 표시 장치의 제조 방법 및 이를 통해 제조된 유기 발광 표시 장치

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090105561A (ko) 2008-04-03 2009-10-07 삼성모바일디스플레이주식회사 반도체 장치 및 그를 구비하는 평판 표시 장치
KR101073272B1 (ko) 2009-11-04 2011-10-12 삼성모바일디스플레이주식회사 유기전계발광 표시 장치의 제조 방법
JP5708910B2 (ja) 2010-03-30 2015-04-30 ソニー株式会社 薄膜トランジスタおよびその製造方法、並びに表示装置
US9704894B2 (en) * 2013-05-10 2017-07-11 Semiconductor Energy Laboratory Co., Ltd. Display device including pixel electrode including oxide

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120070870A (ko) * 2010-12-22 2012-07-02 엘지디스플레이 주식회사 유기전계 발광소자용 기판 및 그 제조 방법
KR20130073719A (ko) * 2011-12-23 2013-07-03 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조방법
KR20140084603A (ko) * 2012-12-27 2014-07-07 엘지디스플레이 주식회사 양 방향 표시형 유기전계 발광소자 및 이의 제조 방법
KR20140117041A (ko) * 2013-03-26 2014-10-07 엘지디스플레이 주식회사 유기발광 다이오드 표시장치 및 그의 제조방법
KR20140131774A (ko) * 2013-05-06 2014-11-14 삼성디스플레이 주식회사 커패시터의 제조 방법, 이를 포함하는 유기 발광 표시 장치의 제조 방법 및 이를 통해 제조된 유기 발광 표시 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11616082B2 (en) 2019-07-04 2023-03-28 Lg Display Co., Ltd. Display apparatus

Also Published As

Publication number Publication date
US10347705B2 (en) 2019-07-09
KR102477631B1 (ko) 2022-12-14
US20170170252A1 (en) 2017-06-15

Similar Documents

Publication Publication Date Title
KR102477631B1 (ko) 유기 발광 표시 장치 및 이의 제조 방법
CN110137374B (zh) 有机发光显示装置及其制造方法
US8822999B2 (en) Organic light-emitting display device and method of manufacturing the same
US7928431B2 (en) Organic light emitting display apparatus
US10734461B2 (en) Thin film transistor array panel and organic light emitting diode display including the same
JP5794830B2 (ja) 有機発光ディスプレイ装置及びその製造方法
KR102028025B1 (ko) 유기 발광 표시 장치 및 유기 발광 표시 장치 제조 방법
US10535722B2 (en) Organic light-emitting display apparatus having a pixel electrode and pixel-defining film and method of manufacturing the same
KR20150071538A (ko) 유기 발광 표시 장치 및 그 제조방법
KR20130007310A (ko) 유기 발광 소자, 유기 발광 표시 장치 및 그 제조 방법
US9246132B2 (en) Flexible organic light-emitting display apparatus and method of manufacturing the same
TW201304230A (zh) 用於平板顯示裝置之後面板、包含其之平板顯示裝置及製造該後面板之方法
US20170194401A1 (en) Thin film transistor for display device and organic light emitting diode display device including the same
US20120326174A1 (en) Organic light-emitting display device and method of manufacturing the same
KR102471021B1 (ko) 박막 트랜지스터 표시판 및 이의 제조 방법
KR20150027434A (ko) 유기 발광 표시 장치 및 그 제조 방법
KR20170115640A (ko) 트랜지스터 표시판, 그 제조 방법 및 이를 포함하는 표시 장치
KR20170013480A (ko) 유기 발광 표시 장치
KR20170136680A (ko) 유기 발광 표시 장치 및 그 제조 방법
US9245905B2 (en) Back plane for flat panel display device and method of manufacturing the same
KR101899477B1 (ko) 박막 트랜지스터, 그 제조방법 및 이를 포함하는 유기 발광 표시장치
US20150270323A1 (en) Organic light-emitting display apparatus and manufacturing method thereof
US20140312315A1 (en) Back plane of flat panel display and method of manufacturing the same
WO2022001531A1 (zh) 发光层图案化方法及发光二极管器件的制备方法
KR102324764B1 (ko) 유기 발광 표시 장치 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant