KR20170055858A - In-cell touch type liquid crystal display device and method of manufacturing the same - Google Patents

In-cell touch type liquid crystal display device and method of manufacturing the same Download PDF

Info

Publication number
KR20170055858A
KR20170055858A KR1020150159166A KR20150159166A KR20170055858A KR 20170055858 A KR20170055858 A KR 20170055858A KR 1020150159166 A KR1020150159166 A KR 1020150159166A KR 20150159166 A KR20150159166 A KR 20150159166A KR 20170055858 A KR20170055858 A KR 20170055858A
Authority
KR
South Korea
Prior art keywords
pattern
transparent conductive
sensing wiring
touch
pixel electrode
Prior art date
Application number
KR1020150159166A
Other languages
Korean (ko)
Other versions
KR102392656B1 (en
Inventor
정성진
안성훈
김성수
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020150159166A priority Critical patent/KR102392656B1/en
Publication of KR20170055858A publication Critical patent/KR20170055858A/en
Application granted granted Critical
Publication of KR102392656B1 publication Critical patent/KR102392656B1/en

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412Digitisers structurally integrated in a display
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04103Manufacturing, i.e. details related to manufacturing processes specially suited for touch sensitive devices

Abstract

The present invention relates to technology capable of solving an electronic short circuit between a sensing wiring and a pixel electrode caused by foreign substances, and a problem of losing the sensing wiring. The present invention forms a transparent conductive pattern and the pixel electrode which are separated to each other by patterning a transparent conductive layer, an insulating film, and a metal layer which are sequentially laminated through a single mask process; and an insulating pattern and the sensing wiring on an upper part of the transparent conductive pattern. The present invention further performs a dry etching process depending on use of the insulating film. The present invention is provided to further perform the dry etching process depending on the use of the insulating film by adding an ashing process for a photoresist pattern, thereby desirably separating the transparent conductive pattern and the pixel electrode by patterning a lower part of the transparent conductive layer to a desired form. The insulating pattern exists on the transparent conductive pattern separated from the pixel electrode. Therefore, the present invention definitely solves the electronic short circuit between the sensing wiring and the pixel electrode. The insulating film adheres to the lower part of the transparent conductive layer and an upper part of the metal layer with excellent adhesive strength. Therefore, the present invention effectively solves the problem of losing the sensing wiring by increasing the adhesive strength between the sensing wiring and a lower part of a lamination film.

Description

인셀 터치 방식 액정표시장치 및 그 제조방법{In-cell touch type liquid crystal display device and method of manufacturing the same}[0001] The present invention relates to an in-cell touch type liquid crystal display device and a manufacturing method thereof,

본 발명은 인셀 터치 방식 액정표시장치에 관한 것으로서, 보다 상세하게는, 이물에 의한 센싱배선과 화소전극 간의 전기적 단락 문제와 센싱배선이 유실되는 문제를 개선할 수 있는 인셀 터치 방식 액정표시장치 및 그 제조방법에 관한 것이다.The present invention relates to an in-cell touch-type liquid crystal display device, and more particularly to an in-cell touch-type liquid crystal display device capable of solving the problem of electrical short circuit between a sensing wire and a pixel electrode due to a foreign object, And a manufacturing method thereof.

정보화 사회가 발전함에 따라 화상을 표시하기 위한 표시장치에 대한 요구가 다양한 형태로 증가하고 있으며, 근래에는 액정표시장치(LCD : liquid crystal display device), 플라즈마표시장치(PDP : plasma display panel), 유기발광소자(OLED : organic light emitting diode)와 같은 여러가지 평판표시장치(flat display device)가 활용되고 있다.2. Description of the Related Art [0002] As an information society develops, there has been a growing demand for display devices for displaying images. Recently, liquid crystal display devices (LCDs), plasma display panels (PDPs) Various flat display devices such as an organic light emitting diode (OLED) have been utilized.

이들 평판표시장치 중에서, 액정표시장치는 소형화, 경량화, 박형화, 저전력 구동의 장점을 가지고 있어 널리 사용되고 있다.Of these flat panel display devices, liquid crystal display devices are widely used because they have advantages of miniaturization, weight reduction, thinness, and low power driving.

최근에, 스마트폰(smart phone)이나 태블릿(tablet)이 보급됨에 따라 액정표시장치에 터치 기능이 부가되고 있는 실정인데, 특히 액정표시장치의 슬림화를 위해 액정패널 내부에 터치 스크린이 내장된 인셀(in-cell) 터치 방식이 적용되고 있다.In recent years, a touch function has been added to a liquid crystal display device due to the spread of a smart phone or a tablet. In particular, in order to reduce the size of a liquid crystal display device, in-cell touch method.

이와 같은 인셀 터치 방식의 액정표시장치에서는, 표시영역에 매트릭스 형태로 배치된 터치블럭이 정의되고, 터치블럭 단위로 셀프 캡(self cap) 방식의 터치전극으로 기능하는 공통전극이 배치되며, 각 터치전극에는 대응되는 센싱배선이 접속된다. 이와 같이 구성된 액정표시장치에 대해, 표시구간(display period)과 터치센싱구간(touch sensing period)이 교대하게 되며, 표시구간에는 공통전압이 센싱배선에 출력되어 해당 터치전극에 인가되고 터치센싱구간 동안에는 터치센싱을 위한 터치구동신호가 센싱배선에 출력되어 해당 터치전극에 인가된다. In such an in-line touch type liquid crystal display device, a touch block arranged in a matrix form is defined in a display area, a common electrode functioning as a self-cap type touch electrode is arranged in units of touch blocks, A corresponding sensing wiring is connected to the electrode. A display period and a touch sensing period are alternated with respect to the liquid crystal display device constructed as described above. A common voltage is output to the sensing wiring and applied to the corresponding sensing electrode during the touch sensing period, A touch driving signal for touch sensing is output to the sensing wiring and applied to the corresponding touch electrode.

종래의 액정표시장치에 있어, 어레이기판 제조시 마스크 공정 저감을 위해 화소전극과 센싱배선을 동일한 마스크 공정으로 형성하게 되는데, 이와 관련하여 도 1a 및 1b를 참조할 수 있다.In the conventional liquid crystal display device, the pixel electrode and the sensing wiring are formed by the same mask process in order to reduce the mask process in the manufacture of the array substrate, and in this regard, FIGS. 1A and 1B can be referred to.

도 1a 및 1b는 종래의 인셀 터치 방식 액정표시장치의 화소전극과 센싱배선을 형성하는 공정을 도시한 단면도이다. 도 1a 및 1b에서는, 설명의 편의를 위해, 화소전극과 센싱배선 형성과 관련된 구성을 위주로 도시하였다.1A and 1B are cross-sectional views illustrating a process of forming a sensing wire and a pixel electrode of a conventional in-cell touch-type liquid crystal display device. In FIGS. 1A and 1B, for convenience of explanation, the configuration related to the formation of the pixel electrode and the sensing wiring is mainly shown.

도 1a를 참조하면, 기판(11) 상에 ITO와 같은 투명도전층(60)과, 구리(Cu)와 같이 저저항 특성의 금속물질로 이루어진 금속층(80)을 증착하고, 하프톤 마스크를 사용하여 금속층(80) 상에 제1,2포토레지스트패턴(91,92)을 형성하게 된다. 이때, 제1포토레지스트패턴(91,92)은 센싱배선이 형성되는 영역에 대응하여 위치하고, 제2포토레지스트패턴(92)은 화소전극이 형성되는 영역에 대응하여 위치하게 되며, 제2포토레지스트패턴(92)은 제1포토레지스트패턴(91)에 비해 낮은 두께를 갖게 된다.1A, a transparent conductive layer 60 such as ITO and a metal layer 80 made of a metal material having a low resistance characteristic such as copper (Cu) are deposited on a substrate 11, The first and second photoresist patterns 91 and 92 are formed on the metal layer 80. At this time, the first photoresist patterns 91 and 92 are located corresponding to the regions where the sensing wiring is formed, the second photoresist patterns 92 are located corresponding to the regions where the pixel electrodes are formed, The pattern 92 has a lower thickness than the first photoresist pattern 91.

위와 같이 형성된 제1,2포토레지스터패턴(91,92)을 식각 마스크로 하여 금속층(80)에 대해 제1습식식각(wet-etching) 공정을 진행한다.A first wet etching process is performed on the metal layer 80 using the first and second photoresist patterns 91 and 92 formed as described above as an etching mask.

이에 따라, 도 1b에 도시한 바와 같이, 제1,2포토레지스터패턴(91,92) 사이의 노출된 영역에 위치하는 금속층(80)은 제거되어 서로 이격된 제1,2금속패턴(81,82)이 형성된다. 다음으로, 애싱(ashing)공정을 진행하여 낮은 두께의 제2포토레지스트패턴(91)을 제거한다. 다음으로, 투명도전층(60)에 대해 제2습식식각 공정을 진행하여 투명도전패턴(61)과 화소전극(62)을 형성하게 된다. 1B, the metal layer 80 located in the exposed region between the first and second photoresist patterns 91 and 92 is removed and the first and second metal patterns 81 and 82, 82 are formed. Next, an ashing process is performed to remove the second photoresist pattern 91 having a low thickness. Next, a second wet etching process is performed on the transparent conductive layer 60 to form the transparent conductive pattern 61 and the pixel electrode 62.

그 후에, 제1,2금속패턴(81,82)에 대해 제3습식식각 공정을 진행하여 노출된 제2금속패턴(82)을 제거하고, 가장자리가 일부 제거된 제1금속패턴(81) 즉 센싱배선(81)이 형성된다.Thereafter, the third wet etching process is performed on the first and second metal patterns 81 and 82 to remove the exposed second metal pattern 82 and the first metal pattern 81 A sensing wiring 81 is formed.

그런데, 센싱배선(81)과 화소전극(62) 간의 간격은 대략 2-3um 정도로 상당히 좁아, 이물에 의해 센싱배선(81)과 화소전극(62)이 전기적으로 단락되는 문제가 발생할 수 있다. However, the gap between the sensing wiring 81 and the pixel electrode 62 is considerably narrowed to about 2-3 .mu.m so that the sensing wiring 81 and the pixel electrode 62 are electrically short-circuited by foreign matter.

이와 관련하여 도 2를 함께 참조하여 설명하면, 제1,2포토레지스트패턴(91,92) 간의 간격이 매우 좁은 관계로, 제1습식식각 공정 진행시 발생된 이물이 이격 간격 공간에 제거되지 않은 상태로 잔존할 수 있게 된다. 이 경우에, 잔존하는 이물에 의해 그 하부의 투명도전층(60)은 제2습식식각 공정에서 제거되지 않게 되고, 이에 따라 센싱배선(81) 하부의 투명도전패턴(61)은 화소전극(62)과 분리되지 않고 일체로 연결된 상태가 된다. 이로 인해, 센싱배선(81)과 화소전극(62)은 전기적으로 단락되는 문제가 발생하게 된다.Referring to FIG. 2, if the distance between the first and second photoresist patterns 91 and 92 is very narrow, foreign matter generated during the first wet etching process is not removed in the spacing space It is possible to remain in the state. In this case, the transparent conductive layer 61 under the sensing wiring 81 is not removed by the second wet etching process because the transparent conductive layer 60 below the transparent conductive layer 61 is not removed by the remaining foreign matter, So that they are integrally connected. This causes a problem that the sensing wiring 81 and the pixel electrode 62 are electrically short-circuited.

또한, 일반적으로 투명도전층(60)과 금속층(80)은 접착력이 좋지 않아, 금속층(80)이 투명도전층(60)으로부터 들뜬 상태를 갖게 된다. 이에 따라, 금속층(80)에 대한 식각공정 진행시 식각액이 투명도전층(60)과 금속층(80) 사이로 침투하여, 결과적으로 센싱배선(81)이 하부의 투명도전층(60)으로부터 이탈되어 유실되는 문제가 발생하게 된다. In general, the adhesion between the transparent conductive layer 60 and the metal layer 80 is poor, so that the metal layer 80 is excited from the transparent conductive layer 60. Accordingly, when the etching process for the metal layer 80 proceeds, the etching liquid penetrates between the transparent conductive layer 60 and the metal layer 80, resulting in the problem that the sensing wiring 81 is separated from the transparent conductive layer 60 .

본 발명은 이물에 의한 센싱배선과 화소전극 간의 전기적 단락과 센싱배선이 유실되는 문제를 개선할 수 있는 방안을 제공하는 것에 과제가 있다.Disclosure of the Invention Problems to be Solved by the Invention There is a problem to be solved by the present invention to solve the problem of the electrical short between the sensing wiring and the pixel electrode due to the foreign object and the problem of loss of the sensing wiring.

전술한 바와 같은 과제를 달성하기 위해, 본 발명은 동일한 형상으로 순차 적층된 투명도전패턴과, 제1절연패턴과, 센싱배선과, 화소영역에 배치되고 투명도전패턴과 동일층에 분리되어 위치하는 화소전극과, 터치블럭 각각에 배치되고 센싱배선과 연결되는 터치전극을 포함하는 인셀 터치 방식 액정표시장치를 제공한다.According to an aspect of the present invention, there is provided a display device including a transparent conductive pattern sequentially stacked in the same shape, a first insulating pattern, a sensing wiring, A pixel electrode, and a touch electrode disposed on each of the touch blocks and connected to the sensing line.

한편, 인셀 터치 방식 액정표시장치는 화소전극과 동일한 형상을 갖고 제1절연패턴과 동일층에 분리되어 위치하는 제2절연패턴이 더 구비될 수 있다.Meanwhile, the in-cell touch-type liquid crystal display device may further include a second insulation pattern having the same shape as the pixel electrode and separately located in the same layer as the first insulation pattern.

그리고, 투명도전패턴과 제1절연패턴은 센싱배선보다 넓은 폭을 갖는 갖도록 구성될 수 있다.The transparent conductive pattern and the first insulating pattern may be configured to have a wider width than the sensing wiring.

또한, 터치전극과 센싱배선이 접속되는 터치콘택홀을 갖는 보호막이 더 구비될 수 있다.In addition, a protective film having a touch contact hole to which the touch electrode and the sensing wiring are connected may be further provided.

다른 측면에서, 본 발명은 기판 상에 순차 적층된 투명도전층과 절연막과 금속층 상에 제1,2포토레지스터패턴을 형성하는 단계와, 제1식각공정을 진행하여 제1,2포토레지스트패턴 하부 각각에 제1,2금속패턴을 형성하는 단계와, 건식식각 공정을 진행하여 제1,2절연패턴을 형성하는 단계와, 애싱공정을 진행하여 제2포토레지스트패턴을 제거하는 단계와, 제2식각공정을 진행하여 제1,2절연패턴 하부 각각에 투명도전패턴과 화소전극을 형성하는 단계와, 제3식각공정을 진행하여 센싱배선을 형성하는 단계와, 센싱배선과 연결되는 터치전극을 터치블럭 각각에 형성하는 단계를 포함하는 인셀 터치 방식 액정표시장치 제조방법을 제공한다.According to another aspect of the present invention, there is provided a method of manufacturing a semiconductor device, comprising: forming first and second photoresist patterns on a transparent conductive layer, an insulation layer, and a metal layer sequentially deposited on a substrate; Forming a first and a second metal patterns on the first and second metal patterns, performing a dry etching process to form first and second insulating patterns, performing an ashing process to remove the second photoresist pattern, Forming a transparent conductive pattern and a pixel electrode under each of the first and second insulating patterns, forming a sensing wiring by performing a third etching process, and forming a sensing wiring, which is connected to the sensing wiring, The method comprising the steps of: forming a liquid crystal layer on a substrate;

한편, 인셀 터치 방식 액정표시장치 제조방법은 터치전극과 센싱배선이 접속되는 터치콘택홀을 갖는 보호막을 형성하는 단계가 더 포함될 수 있다.Meanwhile, the manufacturing method of an in-cell touch-type liquid crystal display device may further include forming a protective film having a touch contact hole to which a touch electrode and a sensing wiring are connected.

본 발명에서는, 단일 마스크 공정을 통해 순차적으로 적층된 투명도전층과 절연막과 금속층을 패터닝하여 서로 분리된 투명도전패턴 및 화소전극과, 투명도전패턴 상부에 절연패턴 및 센싱배선을 형성할 수 있으며, 특히 절연막 사용에 따라 건식식각 공정이 추가적으로 진행된다. In the present invention, an insulating pattern and a sensing wiring can be formed on a transparent conductive pattern and a pixel electrode separated from each other by patterning a transparent conductive layer, an insulating film, and a metal layer which are sequentially stacked through a single mask process, Depending on the use of the insulating film, a dry etching process is further performed.

이처럼, 포토레지스트패턴에 대한 애싱 공정에 더하여 절연막 사용에 따른 건식식각 공정이 추가적으로 진행됨으로써, 금속층 식각 공정시 발생하는 이물은 효과적으로 제거될 수 있게 되어, 하부의 투명도전층은 원하는 형태로 패터닝되어 투명도전패턴과 화소전극으로 바람직하게 분리될 수 있다. 또한, 화소전극과 분리된 투명도전패턴 상에는 절연패턴이 존재하게 되므로, 센싱배선은 화소전극과는 전기적으로 절연된 상태가 된다. 이에 따라, 센싱배선과 화소전극 간의 전기적 단락 문제는 확실하게 방지될 수 있게 된다.As described above, in addition to the ashing process for the photoresist pattern, the dry etching process according to the use of the insulating film is further performed, so that foreign substances generated during the metal layer etching process can be effectively removed, and the lower transparent conductive layer is patterned into a desired shape, Pattern and a pixel electrode. In addition, since the insulating pattern exists on the transparent conductive pattern separated from the pixel electrode, the sensing wiring is electrically insulated from the pixel electrode. Thus, the problem of electrical short-circuiting between the sensing wiring and the pixel electrode can be reliably prevented.

더욱이, 절연막은 그 특성상 하부의 투명도전층 및 상부의 금속층과 접착력이 우수하므로, 센싱배선과 하부 적층막과의 접착력이 향상되어 센싱배선이 제거되어 유실되는 것을 효과적으로 개선할 수 있게 된다.In addition, since the insulating film is excellent in adhesion to the lower transparent conductive layer and the upper metal layer due to its characteristics, the adhesion between the sensing wiring and the lower laminated film is improved, and the sensing wiring is effectively removed.

도 1a 및 1b는 종래의 인셀 터치 방식 액정표시장치의 화소전극과 센싱배선을 형성하는 공정을 도시한 단면도.
도 2는 종래의 인셀 터치 방식 액정표시장치의 화소전극과 센싱배선을 형성하는 공정에서 이물이 발생한 경우를 도시한 단면도.
도 3은 본 발명의 실시예에 따른 인셀 터치 방식 액정표시장치를 개략적으로 도시한 도면.
도 4는 본 발명의 실시예에 따른 액정표시장치의 어레이기판의 터치블럭 내의 화소영역을 도시한 평면도.
도 5는 도 4의 절단선 V-V를 따라 도시한 단면도.
도 6a 내지 6f는 본 발명의 실시예에 따른 액정표시장치용 어레이기판의 제조방법을 도시한 단면도.
FIGS. 1A and 1B are cross-sectional views illustrating a process of forming a sensing line and a pixel electrode of a conventional in-cell touch-type liquid crystal display device.
BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to an in-line touch type liquid crystal display device.
3 is a view schematically illustrating an in-cell touch-type liquid crystal display device according to an embodiment of the present invention.
4 is a plan view showing a pixel region in a touch block of an array substrate of a liquid crystal display device according to an embodiment of the present invention.
5 is a cross-sectional view taken along line VV in Fig.
6A to 6F are cross-sectional views illustrating a method of manufacturing an array substrate for a liquid crystal display according to an embodiment of the present invention.

이하, 도면을 참조하여 본 발명의 실시예를 설명한다. Hereinafter, embodiments of the present invention will be described with reference to the drawings.

도 3은 본 발명의 실시예에 따른 인셀 터치 방식 액정표시장치를 개략적으로 도시한 도면이다.3 is a schematic view illustrating an in-cell touch-type liquid crystal display according to an embodiment of the present invention.

도 3을 참조하면, 본 실시예에 따른 액정표시장치(100)는 셀프 캡 방식의 터치소자인 터치전극(201)이 액정표시장치 즉 액정패널 내부에 구성된 인셀 터치 방식의 액정표시장치이다. 이와 같은 액정표시장치(100)는, 어레이기판과 어레이기판에 대향하는 대향기판으로서 예를 들면 컬러필터기판과 어레이기판과 컬러필터기판 사이에 위치하는 액정층을 포함할 수 있다.Referring to FIG. 3, the liquid crystal display 100 according to the present embodiment is an in-cell touch type liquid crystal display device in which a touch electrode 201, which is a self-cap type touch element, is formed in a liquid crystal display device, i.e., a liquid crystal panel. Such a liquid crystal display device 100 may include, for example, a color filter substrate, a liquid crystal layer positioned between the array substrate and the color filter substrate as an opposing substrate facing the array substrate and the array substrate.

여기서, 터치전극(201)은 공통전극으로 기능하도록 구성될 수 있으며, 이 경우에 터치전극(201) 즉 공통전극(201)은 화소영역에 배치된 화소전극(도 4의 162 참조)과 함께 어레이기판에 형성되어 영상을 표시하는 표시구간 동안에는 액정층을 구동할 수 있다. 이와 같은 터치전극(201)을 구비한 액정표시장치(100)는 프린지필드(fringe field) 방식인 AH-IPS(Advanced High performance In-Plane Switching) 방식으로 구성될 수 있다. In this case, the touch electrode 201, that is, the common electrode 201 and the pixel electrode (see 162 in FIG. 4) disposed in the pixel region, The liquid crystal layer can be driven during a display period formed on the substrate and displaying an image. The liquid crystal display 100 having the touch electrode 201 may be configured as an AH-IPS (Advanced High Performance In-Plane Switching) scheme, which is a fringe field scheme.

액정표시장치(100)의 영상을 표시하는 표시영역에는, 화소영역이 행방향과 열방향을 따라 매트릭스 형태로 배치된다. In a display region for displaying an image of the liquid crystal display device 100, pixel regions are arranged in a matrix form along the row direction and the column direction.

한편, 액정표시장치(100)의 표시영역에는, 다수의 터치블럭(TB)이 행방향과 열방향을 따라 매트릭스 형태로 배치될 수 있다. 이때, 각 터치블럭(TB)은 행방향과 열방향으로 이웃하는 다수의 화소영역을 단위 그룹으로 하여 구성된다.On the other hand, in the display area of the liquid crystal display device 100, a plurality of touch blocks TB may be arranged in a matrix form along the row direction and the column direction. At this time, each touch block TB is composed of a plurality of pixel regions neighboring in the row direction and the column direction as a unit group.

액정표시장치(100)의 어레이기판에는 터치블럭(TB) 단위로 터치전극(201)이 형성된다. 각 터치블럭(TB)에 형성된 터치전극(201)은, 이웃하는 터치블럭(TB)의 터치전극(201)과는 분리되어 이격된 형태로 패턴되어 있다. 즉, 이웃하는 터치블럭에 구성된 터치전극(201)은 서로 전기적으로 단선된 형태로 구성된다.A touch electrode 201 is formed on an array substrate of the liquid crystal display device 100 in units of touch blocks (TB). The touch electrode 201 formed on each touch block TB is separated from the touch electrode 201 of the neighboring touch block TB and is patterned in a spaced apart form. That is, the touch electrodes 201 formed in neighboring touch blocks are electrically disconnected from each other.

액정표시장치(100)의 어레이기판에는 각 터치블럭(TB)과 연결되는 센싱배선(181)이 일방향을 따라 연장되어 형성되어 있다. 예를 들면, 센싱배선(181)은 데이터배선(도 4의 141 참조)의 연장방향인 열방향을 따라 형성될 수 있다. 센싱배선(181)은 터치콘택홀(CH1)을 통해 해당 터치블럭(TB)의 터치전극(201)과 연결되어 구동 신호를 전달하게 된다.A sensing wiring 181 connected to each touch block TB is formed on the array substrate of the liquid crystal display device 100 along one direction. For example, the sensing wiring 181 may be formed along the column direction which is the extending direction of the data wiring (see 141 in FIG. 4). The sensing wiring 181 is connected to the touch electrode 201 of the corresponding touch block TB through the touch contact hole CH1 to transmit a driving signal.

이와 관련하여, 표시구간으로서 매 프레임 동안에는, 센싱배선(181)에 공통전압이 인가되어 대응되는 터치전극(201)에 전달된다. 이에 따라, 해당 터치블럭(TB)의 각 화소영역에는 화소전극과 터치전극(201) 사이에 전계가 발생되어 액정을 구동하게 되고, 이로 인해 영상을 표시할 수 있게 된다.In this regard, a common voltage is applied to the sensing wiring 181 and transmitted to the corresponding touch electrode 201 during each frame as a display period. Accordingly, an electric field is generated between the pixel electrode and the touch electrode 201 in each pixel region of the corresponding touch block TB to drive the liquid crystal, thereby displaying an image.

한편, 표시구간 사이의 터치센싱구간으로서 이웃하는 프레임 사이의 블랭크(blank)구간 동안에는, 센싱배선(181)에 펄스 파형의 터치구동신호가 인가되어 터치전극(201)에 전달된다. 또한, 터치 유무에 따른 각 터치블럭(TB)의 정전용량 변화량에 해당되는 센싱신호가 해당 터치전극(201)을 통해 검출되어 대응되는 센싱배선(181)에 인가된다. 이와 같이 검출된 센싱신호를 통해 사용자의 터치 여부를 판단할 수 있게 된다.On the other hand, a touch driving signal of a pulse waveform is applied to the sensing wiring 181 and transmitted to the touch electrode 201 during a blank interval between neighboring frames as a touch sensing interval between display periods. In addition, a sensing signal corresponding to the capacitance change amount of each touch block TB depending on the presence or absence of the touch is detected through the touch electrode 201 and applied to the corresponding sensing wiring 181. Thus, it is possible to determine whether or not the user touches the sensing signal.

이처럼, 터치블럭(TB)에 형성된 터치전극(201)은 전계 발생을 위한 공통전극(201)의 기능과 함께 사용자 터치를 감지하기 위한 전극으로 기능하여 얇은 두께의 인셀 터치 방식 액정표시장치(100)를 구현할 수 있게 된다.As described above, the touch electrode 201 formed on the touch block TB functions as a common electrode 201 for generating an electric field and an electrode for sensing a user's touch, thereby forming a thin in-cell touch-type liquid crystal display device 100. [ . ≪ / RTI >

이하, 본 실시예에 따른 액정표시장치의 어레이기판의 구조에 대해 보다 도 4 및 5를 더 참조하여 상세하게 설명한다. Hereinafter, the structure of the array substrate of the liquid crystal display device according to the present embodiment will be described in detail with reference to FIGS. 4 and 5. FIG.

도 4는 본 발명의 실시예에 따른 액정표시장치의 어레이기판의 터치블럭 내의 화소영역을 도시한 평면도이고, 도 5는 도 4의 절단선 V-V를 따라 도시한 단면도이다. 여기서, 도 4에서는 설명의 편의를 위해, 소스전극 및 드레인전극(143,145) 하부의 반도체층(131)과 데이터배선(141) 하부의 반도체패턴(132)을 생략하였다.FIG. 4 is a plan view showing pixel regions in a touch block of an array substrate of a liquid crystal display device according to an embodiment of the present invention, and FIG. 5 is a cross-sectional view taken along a line V-V in FIG. 4, the semiconductor layer 131 under the source and drain electrodes 143 and 145 and the semiconductor pattern 132 under the data line 141 are omitted for convenience of explanation.

도 4 및 5를 참조하면, 액정표시장치(100)의 어레이기판에는 제1방향으로서 행방향을 따라 연장된 다수의 게이트배선(121)이 기판(111) 상에 형성되어 있다. 게이트배선(121) 상에는 게이트절연막(130)이 형성되며, 게이트절연막(130) 상에는 제2방향으로서 열방향을 따라 연장된 다수의 데이터배선(141)이 형성된다.4 and 5, on the substrate 111 of the liquid crystal display 100, a plurality of gate wirings 121 extending along the row direction as a first direction are formed. A gate insulating film 130 is formed on the gate wiring 121 and a plurality of data wirings 141 is formed on the gate insulating film 130 as a second direction extending along the column direction.

이와 같이 서로 교차하는 게이트배선 및 데이터배선(121,141)에 의해, 매트릭스(matrix) 형태로 배치된 다수의 화소영역(P)이 정의된다.A plurality of pixel regions P arranged in a matrix form are defined by the gate wirings and data wirings 121 and 141 intersecting with each other in this manner.

각 화소영역(P)에는, 게이트배선 및 데이터배선(121,141)과 연결된 박막트랜지스터(T)가 형성되어 있다.In each pixel region P, a thin film transistor T connected to the gate and data lines 121 and 141 is formed.

박막트랜지스터(T)는, 게이트배선(121)과 연결된 게이트전극(123)과, 게이트전극(123) 상의 게이트절연막(130) 상에 위치하는 반도체층(131)과, 반도체층(131) 상에 서로 이격된 소스전극 및 드레인전극(143,145)을 포함할 수 있다. 여기서, 소스전극(143)은 데이터배선(141)과 연결된다. 그리고, 데이터배선(141) 하부에는 데이터배선(141)을 따라 연장되며 반도체층(131)과 연결된 반도체패턴(132)이 형성될 수 있다.The thin film transistor T includes a gate electrode 123 connected to the gate wiring 121, a semiconductor layer 131 located on the gate insulating film 130 on the gate electrode 123, And source and drain electrodes 143 and 145 spaced apart from each other. Here, the source electrode 143 is connected to the data line 141. A semiconductor pattern 132 extending along the data line 141 and connected to the semiconductor layer 131 may be formed under the data line 141.

소스전극 및 드레인전극(143,145) 상에는 제1보호막(150)이 형성될 수 있다. 제1보호막(150)은 포토아크릴(photo acryl:PAC)과 같은 유기절연물질로 형성될 수 있는데, 이에 한정되지는 않는다. 이때, 유기절연물질로 제1보호막(145)이 형성된 경우에 기판 면은 실질적으로 평탄화될 수 있게 된다. 제1보호막(150)에는 드레인전극(145)을 노출하는 드레인콘택홀(CH2)이 형성된다.A first passivation layer 150 may be formed on the source and drain electrodes 143 and 145. The first passivation layer 150 may be formed of an organic insulating material such as photo acryl (PAC), but is not limited thereto. At this time, when the first protective layer 145 is formed of an organic insulating material, the substrate surface can be substantially planarized. A drain contact hole CH2 exposing the drain electrode 145 is formed in the first passivation layer 150. [

제1보호막(150) 상에는 각 화소영역(P) 별로 박막트랜지스터(T)의 드레인전극(145)과 드레인콘택홀(CH2)을 통해 연결되는 화소전극(162)이 형성되어 있다. 화소전극(162)은 화소영역(P) 내에서 실질적으로 판 형상으로 형성될 수 있다. 그리고, 화소전극(162)은 ITO와 같은 투명도전물질로 형성된다.A pixel electrode 162 connected to the drain electrode 145 of the thin film transistor T through the drain contact hole CH2 is formed for each pixel region P on the first protective layer 150. [ The pixel electrode 162 may be formed in a substantially plate shape in the pixel region P. [ The pixel electrode 162 is formed of a transparent conductive material such as ITO.

화소전극(162) 상에는, 화소전극(162)과 직접 접촉하며 실질적으로 동일한 형상으로 패턴된 제2절연패턴(172)이 형성될 수 있다. 이와 관련하여, 제2절연패턴(172)은 화소전극(162)과 동일한 마스크 공정에서 형성되는 구성으로서, 평면적으로 볼 때 실질적으로 화소전극(162)과 동일한 형상으로 형성될 수 있다. 다른 예로서, 제2절연패턴(172)은 화소전극(162) 상에서 제거되도록 구성될 수 있다.On the pixel electrode 162, a second insulation pattern 172 that is in direct contact with the pixel electrode 162 and is patterned in substantially the same shape may be formed. In this regard, the second insulation pattern 172 is formed in the same mask process as the pixel electrode 162, and may be formed substantially in the same shape as the pixel electrode 162 in plan view. As another example, the second insulating pattern 172 may be configured to be removed on the pixel electrode 162. [

터치전극(201) 즉 공통전극(201)은 터치블럭(TB) 단위로 형성되며, 화소전극(162) 상에 적어도 하나의 절연막, 예를 들어, 제2절연패턴(172)과 제2보호막(190)을 사이에 두고 배치되어 프린지 필드를 형성할 수 있다. 공통전극(201)은 각 화소영역(P)에 대응하여 화소전극(162)과 마주보는 바(bar) 형상의 다수의 전극패턴(202)을 포함하고, 전극패턴(202) 사이에는 개구(203)가 형성될 수 있다.The touch electrode 201 or the common electrode 201 is formed in units of touch blocks TB and includes at least one insulating layer such as a second insulating layer 172 and a second protective layer 190 to form a fringe field. The common electrode 201 includes a plurality of electrode patterns 202 in the shape of a bar facing the pixel electrode 162 corresponding to each pixel region P and an opening 203 May be formed.

여기서, 다수의 전극패턴(202)은 데이터배선(141)의 연장방향을 따라 연장되는 형태로 형성될 수 있다. 그리고, 다수의 전극패턴(202)은, 데이터배선(141)에 근접하여 화소영역(P)의 최외측에 위치하는 제1전극패턴(202a)과, 제1전극패턴(202a)의 내측에 위치하는 제2전극패턴(202b)을 포함할 수 있다.Here, the plurality of electrode patterns 202 may be formed to extend along the extending direction of the data lines 141. The plurality of electrode patterns 202 includes a first electrode pattern 202a located at the outermost side of the pixel region P in the vicinity of the data line 141 and a second electrode pattern 202b located inside the first electrode pattern 202a And the second electrode pattern 202b.

여기서, 제1전극패턴(202a)은 데이터배선(141)보다 넓은 폭을 가져 실질적으로 하부의 데이터배선(141)을 가리는 형태로 형성될 수 있는데, 이에 한정되지는 않는다. 또한, 제1전극패턴(202a)은, 데이터배선(141)과 중첩되는 센싱배선(181) 보다 넓은 폭을 가져 실질적으로 하부의 대응되는 센싱배선(181)을 가리는 형태로 형성될 수 있는데, 이에 한정되지는 않는다. Here, the first electrode pattern 202a may be formed to have a width larger than that of the data line 141 and substantially obscure the data line 141 below, but the present invention is not limited thereto. The first electrode pattern 202a may have a width larger than that of the sensing wiring 181 overlapping the data wiring 141 so as to cover substantially the corresponding sensing wiring 181 below. But is not limited to.

이와 같은 형태로 제1전극패턴(202a)을 형성하게 되면, 제1전극패턴(202a)은 데이터배선(141)과 화소전극(162) 사이의 차폐전극으로서 기능하여 이들 간의 전기적 간섭을 방지할 수 있게 되고, 마찬가지로 제1전극패턴(202a)은 센싱배선(181)과 화소전극(162) 사이의 차폐전극으로서 기능하게 되어 이들 간의 전기적 간섭을 방지할 수 있게 된다.When the first electrode pattern 202a is formed in this manner, the first electrode pattern 202a functions as a shielding electrode between the data line 141 and the pixel electrode 162 to prevent electrical interference therebetween. Similarly, the first electrode pattern 202a functions as a shielding electrode between the sensing wiring 181 and the pixel electrode 162, thereby preventing electrical interference therebetween.

그리고, 내부에 위치하는 제2전극패턴(202b)은 제1전극패턴(202a)보다 작은 폭을 갖도록 형성될 수 있는데, 이에 한정되지는 않는다.The second electrode pattern 202b located inside may be formed to have a smaller width than the first electrode pattern 202a, but the present invention is not limited thereto.

공통전극(201)과 화소전극(151)은 ITO,IZO,ITZO 등의 투명도전성물질로 형성된다. The common electrode 201 and the pixel electrode 151 are formed of a transparent conductive material such as ITO, IZO, or ITZO.

센싱배선(181)은 해당 터치블럭(TB) 내에서 하부에 위치하는 데이터배선(141)의 연장 방향을 따라 연장되고, 데이터배선(141)과 중첩되도록 구성될 수 있다. 이처럼, 센싱배선(181)을 비표시요소인 데이터배선(141)과 중첩되게 배치하게 되면, 센싱배선(181)에 의해 개구율이 저하되는 것을 방지하고 또한 센싱배선(181)의 폭을 최대한 증가시켜 저항을 감소시킬 수 있다. The sensing wiring 181 may extend along the extending direction of the data wiring 141 located below the touch block TB and overlap the data wiring 141. If the sensing wiring 181 is arranged so as to overlap with the data wiring 141 which is a non-display element, the opening ratio can be prevented from being lowered by the sensing wiring 181 and the width of the sensing wiring 181 can be increased as much as possible The resistance can be reduced.

센싱배선(181)은 공통전극(201)과 절연막, 예를 들어, 제2보호막(190)을 사이에 두고 배치될 수 있으며, 이들 전극은 제2보호막(190)에 형성된 터치콘택홀(CH1)을 통해 접촉하도록 구성될 수 있다.The sensing wiring 181 may be disposed between the common electrode 201 and an insulating layer such as a second protective layer 190. These electrodes may be formed in the touch contact hole CH1 formed in the second protective layer 190, As shown in FIG.

한편, 센싱배선(181) 하부에는, 센싱배선(181)의 연장 방향을 따라 연장되며 실질적으로 동일한 형상으로 패턴된 제1절연패턴(171)과 투명도전패턴(161)이 형성되며, 센싱배선(181)은 하부의 제1절연패턴(171)과 직접 접촉하고 제1절연패턴(171)은 하부의 투명도전패턴(161)와 직접 접촉하도록 구성된다.A first insulating pattern 171 and a transparent conductive pattern 161 which extend along the extending direction of the sensing wiring 181 and are patterned in substantially the same shape are formed in the lower portion of the sensing wiring 181, 181 are in direct contact with the lower first insulating pattern 171 and the first insulating pattern 171 is in direct contact with the lower transparent conductive pattern 161. [

이와 관련하여, 순차적으로 적층된 투명도전패턴(161)과 제1절연패턴(171)과 센싱배선(181)은 앞서 언급한 제2절연패턴(172) 및 화소전극(162)과 동일한 마스크 공정에서 형성되는 구성이다. 이에 따라, 센싱배선(181)과 제1절연패턴(171)과 투명도전패턴(161)은 실질적으로 동일한 형상으로 형성될 수 있게 된다. In this regard, the transparent conductive pattern 161, the first insulation pattern 171, and the sensing wiring 181, which are sequentially stacked, are formed in the same mask process as the second insulation pattern 172 and the pixel electrode 162 . Accordingly, the sensing wiring 181, the first insulation pattern 171, and the transparent conductive pattern 161 can be formed in substantially the same shape.

또한, 제1,2절연패턴(171,172)은 동일 물질로서, 예를 들면, 산화실리콘이나 질화실리콘 등의 무기절연물질로 형성되는 것이 바람직한데 이에 한정되지는 않으며, 유기절연물질로 형성될 수도 있다. 그리고, 제1,2절연패턴(171,172)은 서로 이격되어 분리된 상태로 구성된다. 마찬가지로, 투명도전패턴(161)은 화소전극(162)과 동일 물질로 형성되고 서로 이격되어 분리된 상태로 구성된다. The first and second insulating patterns 171 and 172 may be formed of the same material, for example, an inorganic insulating material such as silicon oxide or silicon nitride. However, the first and second insulating patterns 171 and 172 may be formed of an organic insulating material . The first and second insulating patterns 171 and 172 are separated from each other. Similarly, the transparent conductive pattern 161 is formed of the same material as that of the pixel electrode 162 and is separated from and separated from each other.

한편, 제1절연패턴(171)이 개재되어 상부의 센싱배선(181)과는 절연된 상태가 되는 투명도전패턴(161)은, 전기적으로 볼 때 액정표시장치(100) 내에서 별도의 신호가 인가되지 않는 플로팅(floating) 상태로 구성될 수 있다. 이 경우에, 투명도전패턴(161)에 별도의 신호가 인가되지 않게 되어, 주변의 신호배선들에 대한 전기적 간섭은 방지될 수 있다.On the other hand, the transparent conductive pattern 161, which is in a state of being insulated from the upper sensing wiring 181 through the first insulating pattern 171, is electrically isolated from the liquid crystal display device 100 It can be configured as an unauthorized floating state. In this case, a separate signal is not applied to the transparent conductive pattern 161, so that electrical interference with surrounding signal wirings can be prevented.

위와 같이 본 실시예에 따르면 센싱배선(181) 하부와 화소전극 및 투명도전패턴(162,161) 상부에 이들과 동일 마스크 공정을 통해 형성되는 절연패턴(171,172)을 배치하게 된다. 이 배치 구조를 단일 마스크 공정으로 형성함에 따라, 센싱배선(181)과 화소전극(162) 간의 전기적 단락이 방지될 수 있고, 또한 센싱배선(181)의 유실이 방지될 수 있게 된다.As described above, according to the present embodiment, the insulating patterns 171 and 172 formed under the sensing wiring 181 and the pixel electrodes and the transparent conductive patterns 162 and 161 through the same mask process are disposed. By forming this arrangement structure by a single mask process, an electrical short between the sensing wiring 181 and the pixel electrode 162 can be prevented, and also the loss of the sensing wiring 181 can be prevented.

이와 관련하여, 금속물질로 형성된 센싱배선(181)은 투명도전물질로 형성된 투명도전패턴(161)과는 접착력이 좋지 않으며, 이에 따라 종래와 같이 투명도전패턴 상에 직접 센싱배선을 형성하는 경우에는 센싱배선이 식각공정에서 제거되어 유실되는 문제가 발생하게 된다.In this regard, the sensing wiring 181 formed of a metal material has poor adhesion to the transparent conductive pattern 161 formed of a transparent conductive material. Accordingly, when the sensing wiring is directly formed on the transparent conductive pattern as in the conventional art The sensing wiring is removed in the etching process and is lost.

반면에, 본 실시예에서는 센싱배선(181)과 하부의 투명도전패턴(161) 사이에, 이들과 접착력이 우수한 절연물질을 사용한 절연패턴(171)를 형성하게 된다. 이에 따라, 센싱배선(181)과 하부 적층막과의 접착력이 향상되어, 식각공정에서 식각액 침투로 인해 센싱배선(181)이 제거되어 유실되는 문제가 효과적으로 개선될 수 있게 된다.On the other hand, in the present embodiment, the insulating pattern 171 using an insulating material having excellent adhesion to the sensing wiring 181 and the transparent conductive pattern 161 at the bottom is formed. Accordingly, the adhesion between the sensing wiring 181 and the underlying laminated film is improved, and the problem of the sensing wiring 181 being removed and lost due to penetration of the etching solution in the etching process can be effectively improved.

그리고, 종래의 경우에는 센싱배선 형성을 위한 금속층의 식각공정에서 발생된 이물이 포토레지스트패턴 사이의 투명도전층 상에 잔존함에 따라, 후속하는 식각공정에서 투명도전패턴과 화소전극이 분리되지 않고 연결되어 결과적으로 센싱배선과 화소전극이 전기적으로 단락되는 문제가 발생하게 된다.In the related art, as the foreign matter generated in the etching process of the metal layer for forming the sensing wiring remains on the transparent conductive layer between the photoresist patterns, the transparent conductive pattern and the pixel electrode are connected without being separated in the subsequent etching process As a result, there arises a problem that the sensing wiring and the pixel electrode are electrically short-circuited.

반면에, 본 실시예에서는 투명도전패턴(161)과 센싱배선(181) 사이에 절연패턴(171)이 개재됨으로써, 센싱배선(181)과 화소전극(162) 간의 전기적 단락 문제는 근원적으로 해소된다. On the other hand, in the present embodiment, since the insulating pattern 171 is interposed between the transparent conductive pattern 161 and the sensing wiring 181, the electrical shorting problem between the sensing wiring 181 and the pixel electrode 162 is fundamentally eliminated .

한편, 절연패턴(171) 사용에 의해 센싱배선(181)과 화소전극(162) 간의 전기적 단락 문제가 해소된다 하더라도, 투명도전패턴(161)과 화소전극(162)이 종래와 같이 분리되지 않고 연결된 상태가 되면, 화소전극(162)에 인가된 전하가 투명도전패턴(161)으로 유입되어 화소 전압이 강하되는 문제가 발생하거나 투명도전패턴(161)을 따라 배치된 화소영역들이 전기적으로 단락되는 문제가 발생할 수 있다. 이에 대해, 본 실시예에서는 서로 분리된 절연패턴(171,172)을 형성하기 위해 금속층과 투명도전층 사이에 개재된 절연막에 대한 건식식각 공정이 추가적으로 진행된다. 이 추가적 건식식각 공정에 의해, 투명도전층 상에 보다 정확하게는 절연막 상에 존재하는 존재하는 이물은 효과적으로 제거될 수 있게 되어, 후속하는 식각공정에서 투명도전패턴(161)과 화소전극(162)은 바람직하게 분리될 수 있게 된다. Even if the electric short circuit between the sensing wiring 181 and the pixel electrode 162 is solved by using the insulating pattern 171, the transparent conductive pattern 161 and the pixel electrode 162 are connected without being disconnected as in the conventional case The charge applied to the pixel electrode 162 flows into the transparent conductive pattern 161 and the pixel voltage drops or a problem that the pixel regions arranged along the transparent conductive pattern 161 are electrically short- May occur. On the other hand, in the present embodiment, the dry etching process for the insulating film interposed between the metal layer and the transparent conductive layer further proceeds to form the insulating patterns 171 and 172 separated from each other. By this additional dry etching process, foreign matter existing on the insulating film can be removed more effectively on the transparent conductive layer, and in the subsequent etching process, the transparent conductive pattern 161 and the pixel electrode 162 are preferably formed .

따라서, 본 실시예에 따르면, 센싱배선(181)과 화소전극(162) 간의 전기적 단락 문제가 해소되고, 또한 화소전극(162)과 투명도전패턴(161)이 연결되는 경우에 발생하는 문제들을 개선할 수 있게 된다.Therefore, according to the present embodiment, problems that occur when the electric short circuit between the sensing wiring 181 and the pixel electrode 162 is solved and the pixel electrode 162 and the transparent conductive pattern 161 are connected are improved .

이하, 전술한 구조의 액정표시장치용 어레이기판을 제조하는 방법을 도 6을 함께 참조하여 상세하게 설명한다.Hereinafter, a method of manufacturing the array substrate for a liquid crystal display device having the above-described structure will be described in detail with reference to FIG.

도 6a 내지 6f는 본 발명의 실시예에 따른 액정표시장치용 어레이기판의 제조방법을 도시한 단면도이다.6A to 6F are cross-sectional views illustrating a method of manufacturing an array substrate for a liquid crystal display according to an embodiment of the present invention.

도 6a를 참조하면, 기판(111) 상에 게이트배선(도 4의 121 참조)과 게이트배선에 연결된 게이트전극(123)을 형성하고, 게이트배선과 게이트전극(123) 상에 게이트절연막(130)을 형성한다.6A, a gate wiring (see 121 in FIG. 4) and a gate electrode 123 connected to a gate wiring are formed on a substrate 111 and a gate insulating film 130 is formed on the gate wiring and the gate electrode 123, .

다음으로, 게이트절연막(130) 상에 게이트전극(123)에 대응하는 반도체층(131)을 형성하고, 반도체층(131) 상에 서로 이격된 소스전극 및 드레인전극(143,145)을 형성하고, 소스전극(143)과 연결된 데이터배선(141)을 형성한다. 이때, 마스크 공정 저감을 위해, 반도체층(131)과, 소스전극 및 드레인전극(143,145)과, 데이터배선(141)은 동일한 마스크 공정으로 형성될 수 있다. 이 경우에, 데이터배선(141) 하부에는 반도체층(131)과 연결된 반도체패턴(132)이 형성된다. Next, a semiconductor layer 131 corresponding to the gate electrode 123 is formed on the gate insulating film 130, source and drain electrodes 143 and 145 are formed on the semiconductor layer 131, And the data line 141 connected to the electrode 143 is formed. At this time, the semiconductor layer 131, the source and drain electrodes 143 and 145, and the data line 141 may be formed by the same mask process in order to reduce the mask process. In this case, a semiconductor pattern 132 connected to the semiconductor layer 131 is formed under the data line 141.

위와 같이 형성된 게이트전극(123)과, 반도체층(131)과, 소스전극 및 드레인전극(143,145)은 박막트랜지스터(T)를 구성하게 된다.The gate electrode 123, the semiconductor layer 131 and the source and drain electrodes 143 and 145 formed as described above constitute the thin film transistor T.

다음으로, 데이터배선(141)과 소스전극 및 드레인전극(143,145) 상에, 드레인전극(145)을 노출하는 드레인콘택홀(CH2)을 갖는 제1보호막(150)을 형성한다.Next, a first protective film 150 having drain contact holes CH2 for exposing the drain electrodes 145 is formed on the data lines 141 and the source and drain electrodes 143 and 145.

다음으로, 제1보호막(150) 상에 투명도전층(160)과, 절연막(170)과, 금속층(180)을 순차 적층하고, 금속층(180) 상에 포토레지스트층(미도시)을 형성한다. Next, a transparent conductive layer 160, an insulating film 170, and a metal layer 180 are sequentially formed on the first protective film 150, and a photoresist layer (not shown) is formed on the metal layer 180.

이때, 투명도전층(160)은 ITO,IZO,ITZO 등의 투명도전물질로 형성된다. At this time, the transparent conductive layer 160 is formed of a transparent conductive material such as ITO, IZO, or ITZO.

그리고, 절연막(170)은 실리콘이나 질화실리콘 등의 무기절연물질로 형성될 수 있는데, 이에 한정되지는 않는다. 한편, 투명도전층(160)과 금속층(180) 사이에 절연막(170)이 배치됨에 따라 투명도전층(160)과 금속층(180) 사이의 접착력은 향상될 수 있다. The insulating film 170 may be formed of an inorganic insulating material such as silicon or silicon nitride, but is not limited thereto. The adhesion between the transparent conductive layer 160 and the metal layer 180 can be improved by disposing the insulating layer 170 between the transparent conductive layer 160 and the metal layer 180.

또한, 금속층(180)은 신호 전달을 고려하여 투명도전층(160)에 비해 낮은 저항의 금속물질로서 구리와 같은 저저항의 금속물질로 형성될 수 있다.In addition, the metal layer 180 may be formed of a low-resistance metal material such as copper as a metal material having a lower resistance than the transparent conductive layer 160 in consideration of signal transmission.

다음으로, 포토레지스트층에 대해 하프톤 마스크를 사용한 노광 공정과 현상 공정을 진행하여, 금속층(180) 상에 제1,2포토레지스트패턴(211,212)을 형성한다.Next, the photoresist layer is subjected to an exposure process and a development process using a halftone mask to form first and second photoresist patterns 211 and 212 on the metal layer 180.

이때, 제1포토레지스트패턴(211)은 센싱배선이 형성되는 영역에 대응하여 형성되고, 제2포토레지스트패턴(212)은 화소전극이 형성되는 영역에 대응하여 형성된다. 그리고, 제2포토레지스트패턴(212)은 제1포토레지스트패턴(211)에 비해 낮은 두께를 갖게 된다.At this time, the first photoresist pattern 211 is formed corresponding to the region where the sensing wiring is formed, and the second photoresist pattern 212 is formed corresponding to the region where the pixel electrode is formed. The second photoresist pattern 212 has a lower thickness than the first photoresist pattern 211.

다음으로, 도 6b를 참조하면, 위와 같이 형성된 제1,2포토레지스터패턴(211,212)을 식각 마스크로 하여 금속층(180)에 대해 제1습식식각 공정을 진행한다. 이에 따라, 제1,2포토레지스터패턴(211,212) 사이의 노출된 영역에 위치하는 금속층(180)은 제거되어, 제1,2포토레지스트패턴(211,212) 하부 각각에 제1,2금속패턴(181,182)이 형성된다. Next, referring to FIG. 6B, the first wet etching process is performed on the metal layer 180 using the first and second photoresist patterns 211 and 212 formed as described above as an etching mask. Accordingly, the metal layer 180 located in the exposed region between the first and second photoresist patterns 211 and 212 is removed and the first and second metal patterns 181 and 182 are formed on the lower portions of the first and second photoresist patterns 211 and 212, Is formed.

다음으로, 절연막(170)에 대해 제1,2포토레지스터패턴(211,212)을 식각 마스크로 하여(즉, 제1,2금속패턴(181,182)을 식각 마스크로 하여) 건식식각 공정을 진행한다. 이에 따라, 제1,2금속패턴(181,182) 하부 각각에는 제1,2절연패턴(171,172)이 형성된다.Next, the dry etching process is performed on the insulating film 170 using the first and second photoresist patterns 211 and 212 as etching masks (that is, using the first and second metal patterns 181 and 182 as etching masks). Accordingly, first and second insulating patterns 171 and 172 are formed under the first and second metal patterns 181 and 182, respectively.

다음으로, 도 6c를 참조하면, 애싱 공정을 진행하여 낮은 두께를 갖는 제2포토레지스트패턴(212)을 제거한다. 이 애싱 공정에 의해, 제1포토레지스트패턴(211)은 두께와 폭이 일부 제거되고, 이에 따라 하부의 제1금속패턴(181)의 가장자리가 노출된다.Next, referring to FIG. 6C, the ashing process is performed to remove the second photoresist pattern 212 having a low thickness. By this ashing process, the thickness and the width of the first photoresist pattern 211 are partially removed, thereby exposing the edge of the first metal pattern 181 at the bottom.

다음으로, 도 6d를 참조하면, 투명도전층(160)에 대해 제1,2금속패턴(181,182)을 식각 마스크로 하여 제2습식식각 공정을 진행한다. 이에 따라, 제1,2금속패턴(181,182) 하부 각각에(즉, 제1,2절연패턴(171,172) 하부 각각에) 투명도전패턴(161)과 화소전극(162)을 형성한다.Next, referring to FIG. 6D, the second wet etching process is performed on the transparent conductive layer 160 using the first and second metal patterns 181 and 182 as etching masks. Thus, the transparent conductive pattern 161 and the pixel electrode 162 are formed in the lower portions of the first and second metal patterns 181 and 182 (that is, under the first and second insulating patterns 171 and 172, respectively).

다음으로, 도 6e를 참조하면, 애싱된 제1포토레지스트패턴(211)을 식각 마스크로 하여 금속층 즉 제1,2금속패턴(181,182)에 대해 제3습식식각 공정을 진행한다. 이에 따라, 제2금속패턴(182)은 제거되고, 제1금속패턴(181)은 제1포토레지스트패턴(211) 주변으로 노출된 부분이 제거된다. 이와 같이, 가장자리가 제거된 제1금속패턴(181)은 센싱배선(181)에 해당된다. Next, referring to FIG. 6E, a third wet etching process is performed on the metal layers, that is, the first and second metal patterns 181 and 182, using the ashed first photoresist pattern 211 as an etching mask. Thus, the second metal pattern 182 is removed, and the exposed portion of the first metal pattern 181 around the first photoresist pattern 211 is removed. As described above, the first metal pattern 181 from which the edges are removed corresponds to the sensing wiring 181.

한편, 센싱배선(181)은 애싱 공정 진행 후 추가적인 식각 공정 진행을 통해 패턴되므로, 하부 적층막인 제1절연패턴(171)과 투명도전패턴(161) 보다 좁은 폭을 갖게 된다. 즉, 제1절연패턴(171)과 투명도전패턴(161)은 센싱배선(181) 외측으로 돌출된 형태를 갖게 된다.On the other hand, since the sensing wiring 181 is patterned through an additional etching process after the ashing process, the sensing wiring 181 has a narrower width than the first insulating pattern 171 and the transparent conductive pattern 161 that are the lower laminated layer. That is, the first insulating pattern 171 and the transparent conductive pattern 161 have a shape protruding outside the sensing wiring 181.

다음으로, 스트립(strip) 공정을 진행하여 제1포토레지스트패턴(211)을 제거하게 된다.Next, a strip process is performed to remove the first photoresist pattern 211.

다음으로, 도 6f를 참조하면, 센싱배선(181)이 형성된 기판 상에 센싱배선(181)을 노출하는 터치콘택홀(도 4의 CH1 참조)을 갖는 제2보호막(190)을 형성하게 된다.Next, referring to FIG. 6F, a second protective film 190 having a touch contact hole (see CH1 in FIG. 4) for exposing the sensing wiring 181 is formed on the substrate on which the sensing wiring 181 is formed.

다음으로, 제2보호막(190) 상에 터치블럭(TB) 단위로 형성된 터치전극(201) 즉 공통전극을 형성하게 된다. 이 터치전극(201)은 터치콘택홀을 통해 해당 센싱배선(181)과 연결된다.Next, the touch electrode 201 formed on a unit basis of the touch block (TB), that is, the common electrode, is formed on the second protective film 190. The touch electrode 201 is connected to the corresponding sensing wiring 181 through a touch contact hole.

위와 같은 공정을 통해 본 실시예에 따른 액정표시장치용 어레이기판이 제조될 수 있게 된다.The array substrate for a liquid crystal display according to the present embodiment can be manufactured through the above process.

전술한 바와 같이, 본 실시예에서는 단일 마스크 공정을 통해 센싱배선(181) 및 화소전극(162)을 형성하게 되며, 또한 센싱배선(181) 하부에 제1절연패턴(171)과 화소전극(162)과 분리된 투명도전패턴(161)을 형성할 수 있고, 화소전극(162) 상부에 제1절연패턴(171)과 분리된 제2절연패턴(172)을 형성할 수 있게 된다.As described above, in this embodiment, the sensing wiring 181 and the pixel electrode 162 are formed through a single mask process, and the first insulating pattern 171 and the pixel electrode 162 The first insulating pattern 171 and the second insulating pattern 172 separated from each other can be formed on the pixel electrode 162. In addition,

특히, 본 실시예에서는 투명도전층(160)과 금속층(180) 사이에 절연막(170)을 추가적으로 형성하며, 이에 따라 금속층(180)에 대한 제1습식식각 공정 후 하부의 절연막(170)을 패터닝하여 분리된 제1,2절연패턴(171,172)을 형성하기 위한 건식식각 공정이 추가적으로 진행된다.Particularly, in this embodiment, an insulating layer 170 is additionally formed between the transparent conductive layer 160 and the metal layer 180. Accordingly, the lower insulating layer 170 is patterned after the first wet etching process with respect to the metal layer 180 The dry etching process for forming the first and second insulating patterns 171 and 172 is further performed.

이로 인해, 좁은 간격(예를 들어 2-3um)으로 배치된 제1,2포토레지스트패턴(211,212) 사이에 이물이 발생하더라도, 애싱 공정에 더하여 절연막(170) 사용에 따른 건식식각 공정이 추가적으로 진행됨으로써, 제1,2포토레지스트패턴(211,212) 사이에 존재하는 이물은 효과적으로 제거될 수 있게 된다.Therefore, even if foreign matter is generated between the first and second photoresist patterns 211 and 212 arranged at narrow intervals (for example, 2-3 μm), the dry etching process using the insulating film 170 is further performed in addition to the ashing process Foreign matter existing between the first and second photoresist patterns 211 and 212 can be effectively removed.

따라서, 후속하는 투명도전층(160)에 대한 식각 공정은 이물 잔존에 의한 영향을 받지 않게 됨으로써, 투명도전층(160)은 원하는 형태로 패터닝되어 투명도전패턴(161)과 화소전극(162)으로 바람직하게 분리될 수 있다. 또한, 화소전극(162)과 분리된 투명도전패턴(161) 상에는 제1절연패턴(171)이 존재하게 되므로, 센싱배선(181)은 화소전극(162)과는 전기적으로 절연된 상태가 된다.The transparent conductive layer 160 is patterned into a desired shape and is preferably used as the transparent conductive pattern 161 and the pixel electrode 162. [ Can be separated. Since the first insulating pattern 171 is present on the transparent conductive pattern 161 separated from the pixel electrode 162, the sensing wiring 181 is electrically insulated from the pixel electrode 162.

이처럼, 종래에 비해 절연막(170)을 추가적으로 사용함에 따라, 센싱배선(181)과 화소전극(162) 간의 전기적 단락 문제는 확실하게 방지될 수 있게 된다.As described above, since the insulating film 170 is additionally used, the problem of electrical short-circuiting between the sensing wiring 181 and the pixel electrode 162 can be reliably prevented.

더욱이, 절연막(170)은 그 특성상 하부의 투명도전층(160) 및 상부의 금속층(180)과 접착력이 우수하므로, 센싱배선(181)과 하부 적층막과의 접착력이 향상되어 종래에서 센싱배선이 제거되어 유실되는 문제를 효과적으로 개선할 수 있게 된다.The insulating film 170 is excellent in adhesion to the lower transparent conductive layer 160 and the upper metal layer 180 so that the adhesion between the sensing wiring 181 and the lower laminated film is improved, The problem of being lost can be effectively improved.

결과적으로, 본 실시예에 따르면 화소전극(162) 형성을 위한 투명도전층(160)과 센싱배선(181) 형성을 위한 금속층(180) 사이에 절연막(170)을 추가적으로 배치하고 이에 따라 절연막(170)에 대한 건식식각 공정을 진행함으로써, 별도의 마스크 공정 추가 없이 센싱배선(181)과 화소전극(162) 간의 전기적 단락 문제와 센싱배선 유실 문제를 효과적으로 개선할 수 있게 된다.As a result, according to the present embodiment, the insulating layer 170 is additionally disposed between the transparent conductive layer 160 for forming the pixel electrode 162 and the metal layer 180 for forming the sensing wiring 181, The electrical short circuit between the sensing wiring 181 and the pixel electrode 162 and the loss of the sensing wiring can be effectively prevented without performing a separate mask process.

전술한 본 발명의 실시예는 본 발명의 일예로서, 본 발명의 정신에 포함되는 범위 내에서 자유로운 변형이 가능하다. 따라서, 본 발명은, 첨부된 특허청구범위 및 이와 등가되는 범위 내에서의 본 발명의 변형을 포함한다.The embodiment of the present invention described above is an example of the present invention, and variations are possible within the spirit of the present invention. Accordingly, the invention includes modifications of the invention within the scope of the appended claims and equivalents thereof.

100: 액정표시장치 111: 기판
121: 게이트배선 123: 게이트전극
130: 게이트절연막 131: 반도체층
132: 반도체패턴 141: 데이터배선
143: 소스전극 145: 드레인전극
150: 제1보호막 160: 투명도전층
161: 투명도전패턴 162: 화소전극
170: 절연막 171: 제1절연패턴
172: 제2절연패턴 180: 금속층
181: 센싱배선(제1금속패턴) 182: 제2금속패턴
190: 제2절연막 201: 터치전극(공통전극)
202: 전극패턴 202a: 제1전극패턴
202b: 제2전극패턴 203: 개구
211: 제1포토레지스트패턴 212: 제2포토레지스트패턴
CH1,CH2: 터치콘택홀,드레인콘택홀
TB: 터치블럭
P: 화소영역
100: liquid crystal display device 111: substrate
121: gate wiring 123: gate electrode
130: gate insulating film 131: semiconductor layer
132: semiconductor pattern 141: data wiring
143: source electrode 145: drain electrode
150: first protective film 160: transparent transparency layer
161: transparent conductive pattern 162: pixel electrode
170: insulating film 171: first insulating pattern
172: second insulation pattern 180: metal layer
181: sensing wiring (first metal pattern) 182: second metal pattern
190: second insulating film 201: touch electrode (common electrode)
202: electrode pattern 202a: first electrode pattern
202b: second electrode pattern 203: opening
211: first photoresist pattern 212: second photoresist pattern
CH1, CH2: Touch contact hole, drain contact hole
TB: Touch block
P: pixel area

Claims (6)

기판 상에 동일한 형상으로 순차 적층된 투명도전패턴과, 제1절연패턴과, 센싱배선과;
화소영역에 배치되고, 상기 투명도전패턴과 동일층에 분리되어 위치하는 화소전극과;
터치블럭 각각에 배치되고, 상기 센싱배선 및 화소전극 상에 위치하며, 상기 센싱배선과 연결되는 터치전극
을 포함하는 인셀 터치 방식 액정표시장치.
A transparent conductive pattern sequentially formed on the substrate in the same shape; a first insulation pattern; a sensing wiring;
A pixel electrode arranged in the pixel region and separated from the transparent conductive pattern;
A touch electrode disposed on each of the touch blocks and positioned on the sensing wiring and the pixel electrode,
The liquid crystal display device comprising:
제 1 항에 있어서,
상기 화소전극 상에 상기 화소전극과 동일한 형상을 갖고, 상기 제1절연패턴과 동일층에 분리되어 위치하는 제2절연패턴
을 더 포함하는 인셀 터치 방식 액정표시장치.
The method according to claim 1,
A second insulation pattern having the same shape as that of the pixel electrode on the pixel electrode and separately disposed on the same layer as the first insulation pattern,
The liquid crystal display device further comprising:
제 1 항에 있어서,
상기 투명도전패턴과 제1절연패턴은 상기 센싱배선보다 넓은 폭을 갖는
인셀 터치 방식 액정표시장치.
The method according to claim 1,
Wherein the transparent conductive pattern and the first insulation pattern have a width wider than the sensing wiring
Insel touch type liquid crystal display device.
제 1 항에 있어서,
상기 센싱배선 및 화소전극 상부와 상기 터치전극 하부에 위치하고, 상기 터치전극과 센싱배선이 접속되는 터치콘택홀을 갖는 보호막
을 더 포함하는 인셀 터치 방식 액정표시장치.
The method according to claim 1,
And a touch contact hole which is located above the sensing wiring and the pixel electrode and below the touch electrode and which is connected to the sensing electrode and the touch electrode,
The liquid crystal display device further comprising:
기판 상에 순차 적층된 투명도전층과 절연막과 금속층 상에, 제1포토레지스터패턴과, 상기 제1포토레지스트패턴 보다 낮은 두께의 제2포토레지스터패턴을 형성하는 단계와;
상기 금속층에 대한 제1식각공정을 진행하여, 상기 제1,2포토레지스트패턴 하부 각각에 제1,2금속패턴을 형성하는 단계와;
상기 제1식각공정 후 상기 절연막에 대한 건식식각 공정을 진행하여, 상기 제1,2금속패턴 하부 각각에 제1,2절연패턴을 형성하는 단계와;
상기 제1식각공정 후 애싱공정을 진행하여 상기 제2포토레지스트패턴을 제거하는 단계와;
상기 애싱공정 후 상기 투명도전층에 대한 제2식각공정을 진행하여, 상기 제1,2절연패턴 하부 각각에 투명도전패턴과 화소전극을 형성하는 단계와;
상기 제2식각공정 후 상기 제1,2금속패턴에 대한 제3식각공정을 진행하여 상기 제1금속패턴 가장자리가 일부 제거된 센싱배선을 형성하는 단계와;
상기 센싱배선과 화소전극 상에 상기 센싱배선과 연결되는 터치전극을 터치블럭 각각에 형성하는 단계
를 포함하는 인셀 터치 방식 액정표시장치 제조방법.
Forming a first photoresist pattern and a second photoresist pattern having a thickness lower than that of the first photoresist pattern on the transparent conductive layer, the insulating film, and the metal layer sequentially stacked on the substrate;
Forming a first metal pattern on each of the first and second photoresist patterns under the first etching process;
Performing a dry etching process on the insulating film after the first etching process to form first and second insulating patterns on the lower portions of the first and second metal patterns;
Performing an ashing process after the first etching process to remove the second photoresist pattern;
Forming a transparent conductive pattern and a pixel electrode under each of the first and second insulating patterns by performing a second etching process on the transparent conductive layer after the ashing process;
Forming a sensing wiring in which the first metal pattern edge is partially removed by performing a third etching process on the first and second metal patterns after the second etching process;
Forming a touch electrode on the sensing wiring and the pixel electrode on the touch block, respectively, the touch electrode being connected to the sensing wiring;
The method of manufacturing an in-line touch-type liquid crystal display device according to claim 1,
제 5 항에 있어서,
상기 센싱배선 및 화소전극 상부와 상기 터치전극 하부에 위치하고, 상기 터치전극과 센싱배선이 접속되는 터치콘택홀을 갖는 보호막을 형성하는 단계
를 더 포함하는 인셀 터치 방식 액정표시장치 제조방법.

6. The method of claim 5,
Forming a protective film on the sensing wiring and the upper portion of the pixel electrode and below the touch electrode and having a touch contact hole to which the touch electrode and the sensing wiring are connected,
Further comprising the steps of:

KR1020150159166A 2015-11-12 2015-11-12 In-cell touch type liquid crystal display device and method of manufacturing the same KR102392656B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150159166A KR102392656B1 (en) 2015-11-12 2015-11-12 In-cell touch type liquid crystal display device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150159166A KR102392656B1 (en) 2015-11-12 2015-11-12 In-cell touch type liquid crystal display device and method of manufacturing the same

Publications (2)

Publication Number Publication Date
KR20170055858A true KR20170055858A (en) 2017-05-22
KR102392656B1 KR102392656B1 (en) 2022-04-28

Family

ID=59050127

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150159166A KR102392656B1 (en) 2015-11-12 2015-11-12 In-cell touch type liquid crystal display device and method of manufacturing the same

Country Status (1)

Country Link
KR (1) KR102392656B1 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110020049A (en) * 2009-08-21 2011-03-02 엘지디스플레이 주식회사 Touch sensor in-cell type organic electroluminescent device and methode of fabricating the same
JP2015069440A (en) * 2013-09-30 2015-04-13 大日本印刷株式会社 Touch panel sensor and touch panel module
KR20150073418A (en) * 2013-12-23 2015-07-01 엘지디스플레이 주식회사 Display device having in-cell type touch electrode and fabricating method thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110020049A (en) * 2009-08-21 2011-03-02 엘지디스플레이 주식회사 Touch sensor in-cell type organic electroluminescent device and methode of fabricating the same
JP2015069440A (en) * 2013-09-30 2015-04-13 大日本印刷株式会社 Touch panel sensor and touch panel module
KR20150073418A (en) * 2013-12-23 2015-07-01 엘지디스플레이 주식회사 Display device having in-cell type touch electrode and fabricating method thereof

Also Published As

Publication number Publication date
KR102392656B1 (en) 2022-04-28

Similar Documents

Publication Publication Date Title
US11592699B2 (en) Backplane substrate including in-cell type touch panel, liquid crystal display device using the same, and method of manufacturing the same
KR102089074B1 (en) Array Substrate for Display Panel and Manufacturing Method for the same
KR102410726B1 (en) In-cell touch type display device
CN109117016B (en) Display panel and manufacturing method thereof
CN103946742B (en) The manufacture method of semiconductor device, display device and semiconductor device
KR102320514B1 (en) Touch type liquid crsytal display device
CN108550553A (en) A kind of thin film transistor (TFT) and production method, display device
TWI406420B (en) Active matrix substrate, display device and method for manufacturing active matrix substrate
KR20130134448A (en) Array substrate for liquid crystal display and method for fabricating the same
US8633069B2 (en) Array substrate and manufacturing method thereof, active display
KR102081598B1 (en) Array substrate for narrow bezel type liquid crystal display device and method of fabricating the same
KR102384192B1 (en) In-cell touch type liquid crystal display device
JP5241966B2 (en) Semiconductor device, TFT substrate, and semiconductor device and TFT substrate manufacturing method
KR20160025643A (en) Display Device and Method of manufacturing the same
KR102392656B1 (en) In-cell touch type liquid crystal display device and method of manufacturing the same
KR20110105893A (en) Array substrate for double rate drive type liquid crystal display device
KR20150023160A (en) Thin film transistor array panel and manufacturing method thereof
KR20150072829A (en) Thin film transistor array substrate and method of fabricating the same
KR102245995B1 (en) Thin film transistor array substrate and manufacturing method of the same
KR102159969B1 (en) Display Device With Integrated Touch Screen and Method for Manufacturing The Same
KR20140095357A (en) Thin film transistor array substrate and method for manufacturing the same
KR20070088044A (en) Array substrate of lcd device and method of manufacturing the same
KR102113603B1 (en) Thin film transistor array substrate and method of fabricating the same
KR20150067888A (en) Thin film transistor array substrate and method for fabricating the same
KR102141561B1 (en) Liquid crystal display device and method of manufacturing the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant