KR20170049758A

KR20170049758A - 유-무기 하이브리드 페로브스카이트를 저항변화층으로 구비하는 저항변화 메모리 소자 및 그의 제조방법

Info

Publication number: KR20170049758A
Application number: KR1020150150221A
Authority: KR
Inventors: 최영진; 유은지
Original assignee: 세종대학교산학협력단
Priority date: 2015-10-28
Filing date: 2015-10-28
Publication date: 2017-05-11
Also published as: KR101828131B1

Abstract

저항 변화 메모리 소자 및 그의 제조방법을 제공한다. 상기 저항 변화 메모리 소자는 제1 전극과 제2 전극을 구비한다. 상기 제1 전극과 상기 제2 전극 사이에 위치하는 페로브스카이트 결정구조를 갖는 유기 금속 할라이드를 구비하는 저항 변화층이 배치된다.

Description

유-무기 하이브리드 페로브스카이트를 저항변화층으로 구비하는 저항변화 메모리 소자 및 그의 제조방법{Resistance change memory device including organic-inorganic hybrid perovskite as resistance change layer and method for fabricating the same}

본 발명은 비휘발성 메모리 소자에 관한 것으로, 더욱 자세하게는 저항 변화 메모리 소자에 관한 것이다.

저항 변화 메모리 소자(Resistive RAM; RRAM)은 간단한 구조, 빠른 스위칭 속도, 내구성, 고밀도 및 저전력 소모로 인해 차세대 비휘발성 메모리 소자로서 고려되어 왔다. 이러한 RRAM은 빠른 저항 변화, 가역적 쌍안정 상태(reversible bistable state), 및 비휘발성으로부터 나오는 저항 스위치 효과에 기반을 두고 있다.

RRAM의 저항변화층으로 주로 산화물 기반의 무기물을 사용하고 있으나, 이러한 산화물 기반의 무기물은 고온 및 진공의 환경에서 형성되어야 하므로 제조원가 절감이 어렵고, 플렉서블 메모리 소자를 구현하기 어려운 단점이 있다.

본 발명이 해결하고자 하는 과제는 낮은 제조원가 및 플렉서블 특성을 구현할 수 있는 저항 변화 메모리 소자를 제공함에 있다.

본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.

상기 과제를 이루기 위하여 본 발명의 일 측면은 저항 변화 메모리 소자를 제공한다. 상기 저항 변화 메모리 소자는 제1 전극과 제2 전극을 구비한다. 상기 제1 전극과 상기 제2 전극 사이에 위치하는 페로브스카이트 결정구조를 갖는 유기 금속 할라이드를 구비하는 저항 변화층이 배치된다.

상기 유기 금속 할라이드는 하기 화학식 1로 나타내어질 수 있다.

[화학식 1]

RNH₃MX¹ _nX² _(3-n)

상기 화학식 1에서, R은 C1 내지 C3의 알킬기, C5 내지 C7의 시클로알킬 또는 C6-C20의 아릴기일 수 있고, M은 2가 금속 이온일 수 있고, X¹과 X²는 서로 다른 할로겐 이온일 수 있고, n은 0 내지 3의 실수일 수 있다.

R은 메틸 또는 에틸일 수 있다. M은 Cu²⁺, Ni²⁺, Co²⁺, Fe²⁺, Mn²⁺, Cr^2+, Pd²⁺, Cd²⁺, Ge²⁺, Sn²⁺, Pb²⁺, Yb²⁺ 및 이들 중 둘 이상의 조합으로 이루어진 군에서 선택될 수 있다. 상기 유기 금속 할라이드는 구체적으로 CH₃NH₃PbI_nCl_3-n(0≤n≤3인 실수), CH₃NH₃PbI_nBr_3-n(0≤n≤3인 실수), CH₃NH₃PbCl_nBr_3-n(0≤n≤3인 실수), CH₃NH₃PbI_nF_3-n(0≤n≤3인 실수), 및 이들 중 둘 이상의 조합으로 이루어진 군에서 선택될 수 있다. 더 구체적으로, 상기 유기 금속 할라이드는 CH₃NH₃PbI₃, CH₃NH₃PbI₂Br, CH₃NH₃PbI_nCl_3-n(n은 2 내지 2.5의 실수), 또는 이들 중 둘 이상의 조합일 수 있다.

상기 저항변화층은 500nm 내지 5um의 두께를 가질 수 있다.

상기 제1 전극은 금속 산화물 도전막이고, 상기 제2 전극은 금속막 또는 금속 질화물 도전막일 수 있다. 상기 제1 전극은 IO (indium oxide), TO(Tin Oxide), ITO(indium tin oxide), FTO(Fluorine-doped Tin Oxide), AZO(Aluminum-doped Zinc Oxide), 또는 이들 중 둘 이상의 조합일 수 있다. 상기 제2 전극은 W막, Pt막, Ru막, Ir막, Al막, Mo막, Au막, TiN막, 또는 이들 중 둘 이상의 조합일 수 있다.

상기 제1 전극과 상기 저항변화층 사이 또는 상기 제2 전극과 상기 저항변화층 사이에 위치하는 반도체층이 배치될 수 있다.

상기 제1 전극이 금속 산화물 도전막이고, 상기 반도체층은 상기 제1 전극과 상기 저항변화층 사이에 위치하는 경우, 상기 반도체층은 무기 반도체층일 수 있다. 상기 무기 반도체층은 ZnO 막 또는 TiO₂ 막일 수 있다.

상기 반도체층이 상기 제2 전극과 상기 저항변화층 사이에 위치하는 경우, 상기 반도체층은 유기 반도체층일 수 있다. 상기 유기 반도체층은 폴리(3-헥실티오펜)(poly(3-hexylthiophene); P3HT), 또는 폴리(사이클로펜타디티오펜-co-벤조티아디아졸)일 수 있다.

상기 과제를 이루기 위하여 본 발명의 다른 측면은 저항 변화 메모리 소자의 제조방법을 제공한다. 먼저, 기판 상에 제1 전극을 형상한다. 상기 제1 전극 상에 페로브스카이트 결정구조를 갖는 유기 금속 할라이드층인 저항 변화층을 형성한다. 상기 저항 변화층 상에 제2 전극을 형성한다.

상기 저항 변화층은 상기 유기 금속 할라이드를 용매 내에 용해한 용액을 용액 공정을 사용하여 상기 제1 전극 상에 코팅하여 형성할 수 있다. 상기 저항 변화층을 형성한 후, 상기 저항 변화층을 열처리할 수 있다.

상기 제1 전극을 형성한 후, 상기 제1 전극의 표면을 플라즈마 에칭할 수 있다. 상기 제1 전극의 표면을 플라즈마 에칭한 후, 상기 제1 전극을 열처리할 수 있다.

본 발명에 따르면, 페로브스카이트 결정구조를 갖는 유기 금속 할라이드를 저항변화층으로 구비하는 저항변화메모리 소자는 용액 공정을 사용하여 저항변화층을 형성할 수 있음에 따라 제조원가를 낮출 수 있다. 이와 더불어서, 유기물에 의한 플렉서블 소자의 구현 및 무기물에 의한 안정성 높은 소자의 구현이 가능하다.

도 1은 본 발명의 일 실시예에 따른 저항 변화 메모리 소자의 단위 소자를 나타낸 단면도이다.
도 2 및 도 3은 본 발명의 다른 실시예들에 따른 저항 변화 메모리 소자의 단위 소자를 나타낸 단면도들이다.
도 4는 제조예에 따른 저항 변화 메모리 소자의 단면을 나타낸 SEM(scanning electron microscope) 사진이다.
도 5는 제조예에 따른 저항 변화 메모리 소자 중 페로브스카이트층에 대한 XRD(X-ray Photoelectron Spectroscopy)그래프이다.
도 6은 제조에에 따른 저항 변화 메모리 소자의 I-V특성을 나타낸 그래프이다.
도 7a 는 제조예에 따른 저항 변화 메모리 소자의 반복측정을 통한 재현성 확인 결과를 나타내는 그래프이다.
도 7b는 제조예에 따른 저항변화 메모리 소자의 데이터 유지 특성을 나타내는 그래프이다.
도 8은 제조예에 따른 저항 변화 메모리 소자의 전기전도 메커니즘을 확인하기 위한 그래프이다.

이하, 본 발명을 보다 구체적으로 설명하기 위하여 본 발명에 따른 바람직한 실시예를 첨부된 도면을 참조하여 보다 상세하게 설명한다. 그러나, 본 발명은 여기서 설명되어지는 실시예에 한정되지 않고 다른 형태로 구체화될 수도 있다. 도면들에 있어서, 층이 다른 층 또는 기판 "상"에 있다고 언급되어지는 경우에 그것은 다른 층 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제 3의 층이 개재될 수도 있다.

도 1은 본 발명의 일 실시예에 따른 저항 변화 메모리 소자의 단위 소자를 나타낸 단면도이다.

도 1을 참조하면, 기판(100)을 제공할 수 있다. 상기 기판(100)은 실리콘 기판, 유리 기판 또는 고분자 기판일 수 있다. 상기 고분자 기판은 PET(polyethylene terephthalate) 또는 PES(polyethersulfone)일 수 있다. 그러나, 이에 한정되는 것은 아니다. 상기 기판(100) 상에 버퍼층(미도시) 예를 들어, 실리콘 산화막 또는 실리콘 질화막이 형성될 수도 있다.

상기 기판(100) 상에 제1 전극(10)을 형성할 수 있다. 상기 제1 전극(10)은 금속막, 금속 질화물 도전막, 금속 산화물 도전막, 또는 이들의 조합일 수 있다. 금속 산화물 도전막은 IO (indium oxide), TO(Tin Oxide), ITO(indium tin oxide), FTO(Fluorine-doped Tin Oxide), AZO(Aluminum-doped Zinc Oxide), 또는 이들 중 둘 이상의 조합일 수 있다. 한편, 상기 금속막은 W막, Pt막, Ru막, Ir막, Al막, Mo막, Au막, 또는 이들 중 둘 이상의 조합일 수 있고, 상기 금속 질화물 도전막은 TiN막일 수 있다. 일 실시예에서, 상기 제1 전극(10)은 그의 표면 거칠기가 큰 금속 산화물 도전막 구체적으로, ITO 또는 FTO일 수 있다. 이러한 제1 전극(10)은 열기상증착, 전자빔 증착, 스퍼터링 등의 방법을 이용하여 형성될 수 있다.

상기 제1 전극(10) 상에 저항변화층(30)을 형성할 수 있다. 상기 저항변화층(30)은 유-무기 하이브리드 페로브스카이트층일 수 있다. 다시 말해서, 상기 저항변화층(30)은 페로브스카이트 결정구조를 갖는 유기 금속 할라이드를 구비하는 층일 수 있다. 구체적으로, 상기 저항변화층(30)은 페로브스카이트 결정구조를 갖는 유기 금속 할라이드로 이루어진 층일 수 있다. 그러나, 이 경우에도 상기 저항변화층(30) 내에는 불가피하게 잔존하는 용매가 남아있을 수는 있다.

상기 제1 전극(10)의 큰 표면 거칠기는 상기 저항변화층(30)과의 접착력을 향상시킬 수 있다. 한편, 이러한 접착력을 추가적으로 향상시키기 위해 상기 제1 전극(10)의 표면을 플라즈마 에칭 구체적으로, 산소 플라즈마 에칭하여 표면 거칠기를 증가시킬 수 있다. 이와 별도로 혹은 이의 수행 후에 상기 저항변화층(30)의 형성 전에 상기 제1 전극(10)을 열처리 구체적으로 80 내지 120도의 온도로 열처리할 수도 있다. 상기 열처리 분위기는 질소 분위기일 수 있다.

유기 금속 할라이드는 하기 화학식 1로 나타낼 수 있다.

[화학식 1]

RNH₃MX¹ _nX² _(3-n)

상기 화학식 1에서 R은 C1 내지 C3의 알킬기, C5 내지 C7의 시클로알킬 또는 C6-C20의 아릴기일 수 있고, M은 2가 금속 이온일 수 있고, X¹과 X²는 서로 다른 할로겐 이온일 수 있고, n은 0 내지 3의 실수일 수 있다. 또한, 상기 유기 금속 할라이드는 정방정계 결정인 페로브스카이트 결정형태를 가질 수 있는데, 이러한 페로브스카이트 결정에서 M은 단위 셀의 중앙부에 위치하고 X¹과 X²는 단위 셀의 6개의 면의 중심부에 위치하고, RNH₃는 단위 셀의 각 꼭지점에 위치할 수 있다.

구체적으로, R은 메틸 또는 에틸일 수 있다. M은 Cu²⁺, Ni²⁺, Co²⁺, Fe²⁺, Mn²⁺, Cr^2+, Pd²⁺, Cd²⁺, Ge²⁺, Sn²⁺, Pb²⁺, Yb²⁺ 및 이들 중 둘 이상의 조합으로 이루어진 군에서 선택되는 금속 이온일 수 있다. X¹과 X²는 F^-, Cl^-, Br^-, I^-이되 서로 다른 이온일 수 있다.

상기 유기 금속 할라이드는 구체적으로 CH₃NH₃PbI_nCl_3-n(0≤n≤3인 실수), CH₃NH₃PbI_nBr_3-n(0≤n≤3인 실수), CH₃NH₃PbCl_nBr_3-n(0≤n≤3인 실수), CH₃NH₃PbI_nF_3-n(0≤n≤3인 실수), 및 이들 중 둘 이상의 조합으로 이루어진 군에서 선택될 수 있다. 더 구체적으로, 상기 유기 금속 할라이드는 CH₃NH₃PbI₃, CH₃NH₃PbI₂Br, CH₃NH₃PbI_nCl_3-n(n은 2 내지 2.5의 실수), 또는 이들 중 둘 이상의 조합일 수 있다.

이러한 저항변화층(30)은 상기 유기 금속 할라이드를 용매 내에 용해한 용액을 용액 공정 일 예로서, 스핀코팅하여 형성할 수 있다. 상기 용매는 극성 비양자성 용매(polar aprotic solvent), 일 예로서 다이메틸설폭사이드(Dimethylsulfoxide) 또는 다이메틸포름아미드(Dimethylformamide; DMF)일 수 있다. 상기 스핀코팅 후 상기 저항변화층(30)을 열처리하여 상기 저항변화층(30) 내에서 상기 유기 금속 할라이드를 결정화할 수 있다. 상기 열처리 과정에서 상기 용매는 휘발될 수 있다. 상기 열처리는 일 예로서, 80 내지 120도의 온도에서 수행할 수 있다.

이러한 저항변화층(30)은 500nm 내지 5um의 두께를 가질 수 있다. 일 예로서, 저항변화층(30)은 1um 내지 3um의 두께를 가질 수 있는데, 이 경우 소자 특성을 안정화시킬 수 있을 것이다. 그러나, 이에 한정되는 것은 아니다.

이 후, 상기 저항변화층(30) 상에 제2 전극(50)을 형성할 수 있다. 상기 제2 전극(50)은 금속막 또는 금속 질화물 도전막 또는 이들의 조합일 수 있다. 상기 금속막은 W막, Pt막, Ru막, Ir막, Al막, Mo막, 또는 Au막일 수 있고, 상기 금속 질화물 도전막은 TiN막일 수 있다. 일 실시예에서, 상기 제2 전극(50)은 Au막일 수 있다. 이러한 제2 전극(50)은 열기상증착, 전자빔 증착, 스퍼터링 등의 방법을 이용하여 형성될 수 있다.

이러한 저항 변화 메모리 소자에서, 상기 저항변화층(30)인 상기 유-무기 하이브리드 페로브스카이트층 내에는 할라이드 공공(halide vacancy)를 구비할 수 있고, 이러한 할라이드 공공은 전하-캐리어 트랩핑 사이트(charge-carrier trapping site)로서의 역할을 할 수 있다. 이에 따라, 저항 변화 메모리 소자의 여러 동작 메커니즘으로 밝혀진 트랩-제어 공간-전하-제한 전도(trap-controlled space-charge-limited conduction)에 의해 저항 변화가 일어날 수 있다. 그러나, 이러한 이론에 구속되는 것은 아니다. 이러한 저항 변화는 바이폴라(bipolar)한 특성을 가질 수 있다.

이와 같이, 페로브스카이트 결정구조를 갖는 유기 금속 할라이드를 저항변화층으로 구비하는 저항변화메모리 소자는 용액 공정을 사용하여 저항변화층을 형성할 수 있음에 따라 제조원가를 낮출 수 있고 또한 플렉서블 소자의 구현이 가능하다.

도 2 및 도 3은 본 발명의 다른 실시예들에 따른 저항 변화 메모리 소자의 단위 소자를 나타낸 단면도들이다. 본 실시예들에 따른 소자는 후술하는 것을 제외하고는 도 1을 참조하여 설명한 소자와 유사하다.

도 2를 참조하면, 저항변화층(30)을 형성하기 전에 제1 전극(10) 상에 반도체층(20)을 형성할 수 있다. 한편 도 3을 참조하면, 제2 전극(50)을 형성하기 전에 상기 저항변화층(30) 상에 반도체층(40)을 형성할 수 있다.

상기 반도체층(20, 40)은 유기 또는 무기 반도체층일 수 있다. 또한, 사이 반도체층(20, 40)은 n형 반도체 도는 p형 반도체일 수 있다.

일 예에서, 상기 제1 전극이 하부 전극이고 금속 산화물 도전막일 때, 상기 저항변화층(30)과 제1 전극(10) 사이의 반도체층(20)은 무기 반도체층, 구체적으로 n형 무기 반도체층, 더 구체적으로 ZnO 막 또는 TiO₂ 막일 수 있다.

한편, 상기 제2 전극(50)이 상부 전극일 때, 상기 제2 전극(50)과 상기 저항변화층(30) 사이의 반도체층(40)은 유기 반도체층, 구체적으로 p형 유기 반도체층, 더 구체적으로 P3HT(폴리티오펜(polythiophenes), 폴리플로렌(polyfluorene), 폴리아닐린(polyanilines), 폴리카바졸(polycarbazoles), 폴리비닐카바졸(polyvinylcarbazoles), 폴리페닐렌(polyphenylenes), 폴리페닐비닐렌(polyphenylvinylenes), 폴리실란(polysilanes), 폴리티에닐렌비닐렌(polythienylenevinylenes), 폴리이소티아나프타넨(polyisothianaphthanenes), 폴리사이클로펜타디티오펜(polycyclopentadithiophenes), 폴리실라사이클로펜타디티오펜(polysilacyclopentadithiophenes), 폴리사이클로펜타디티아졸(polycyclopentadithiazoles), 폴리티아졸로티아졸(polythiazolothiazoles), 폴리티아졸(polythiazoles), 폴리벤조티아다이아졸(polybenzothiadiazoles), 폴리티오펜옥사이드(poly(thiophene oxide)s), 폴리사이클로펜타디티오펜옥사이드(poly(cyclopentadithiophene oxide)s), 폴리티아디아졸로퀴녹살린(polythiadiazoloquinoxaline), 폴리벤조이소티아졸(polybenzoisothiazole), 폴리벤조티아졸(polybenzothiazole), 폴리티에노티오펜(polythienothiophene), 폴리티에노티오펜옥사이드(poly(thienothiophene oxide)), 폴리디티에노티오펜(polydithienothiophene), 폴리디티에노티오펜옥사이드(poly(dithienothiophene oxide)s), 폴리테트라하이드로이소인돌(polytetrahydroisoindoles), 또는 이들의 공중합체일 수 있다. 일 예로서, 상기 전자 도너 물질은 폴리티오펜의 한 종류인 폴리(3-헥실티오펜)(poly(3-hexylthiophene); P3HT)이거나, 폴리사이클로펜타디티오펜(polycyclopentadithiophenes)의 한 종류인 폴리(사이클로펜타디티오펜-co-벤조티아디아졸)일 수 있다. 상기 폴리(사이클로펜타디티오펜-co-벤조티아디아졸)은 PCPDTBT (poly [2,6-(4,4-bis-(2-ethylhexyl)-4H-cyclopenta[2,1-b;3,4-b']dithiophene)-alt -4,7-(2,1,3-benzothiadiazole)]일 수 있다.

이와 같이, 저항변화층(30)과 제1 전극(10)과 반도체층(20)을 구비하거나 혹은 저항변화층(30)과 제2 전극(50)과 반도체층(40)을 구비하는 경우에, 상기 전극과 상기 반도체층 사이에 쇼키-베리어 다이오드가 형성될 수 있다. 이 경우, 상기 저항 변화 메모리 소자는 유니폴라한 특성을 나타낼 수 있다.

이하, 본 발명의 이해를 돕기 위해 바람직한 실험예(example)를 제시한다. 다만, 하기의 실험예는 본 발명의 이해를 돕기 위한 것일 뿐, 본 발명이 하기의 실험예에 의해 한정되는 것은 아니다.

<저항 변화 메모리 소자 제조예>

제1 전극으로서 FTO를 구비하는 FTO (FTO22-7, Yingkou OPV Tech New Energy Co. LTD) 기판을 아세톤, 에탄올, 및 이소프로필 알코올로 세정한 후, 질소 가스 흐름 하에서 건조하였다. 이 후, FTO 기판을 핫 플레이트 상에 두고 100도에서 5분간 열처리하였다. CH₃NH₃PbI_nCl_3-n(n=2.3)을 DMF에 50 wt%로 용해시켜 페로브스카이트 용액을 얻었다. 상기 페로브스카이트 용액을 대기중에서 200RPMs^-1의 램핑속도(ramping rate)를 적용하여 1000 RPM에서 30초간 상기 FTO 기판 상에 스핀코팅하였다. 코팅된 페로브스카이트층을 구비하는 기판을 핫 플레이트 상에서 100도로 2 시간 동안 베이킹하였다. 이 후, 상기 페로브스카이트 층 상에 50um 직경과 100 nm의 두께를 갖는 제2 전극인 Au 전극을 쉐도우 마스크 및 전자빔 증착법을 사용하여 형성하였다.

도 4는 제조예에 따른 저항 변화 메모리 소자의 단면을 나타낸 SEM(scanning electron microscope) 사진이다.

도 4를 참조하면, 약 2.5um 두께의 페로브스카이트층 (CH₃NH₃PbI_nCl_3-n)이 상제1 전극들 사이에 배치된 것을 알 수 있다.

도 5는 제조예에 따른 저항 변화 메모리 소자 중 페로브스카이트층에 대한 XRD(X-ray Photoelectron Spectroscopy)그래프이다.

도 5를 참조하면, 제조예에 따른 페로브스카이트층은 전형적인 정방정계 결정구조에서 나타나는 매우 샤프한 (110), (220), 및 (330) 피크들을 나타내므로, 결정도가 매우 높은 것을 알 수 있다. 이로 부터, 상기 층 내에서 CH₃NH₃PbI_nCl_3-n가 페로브스카이트 결정 구조를 갖도록 잘 정렬된 것을 알 수 있으며, 또한 불순물이 없는 순수한 상태 박막이 형성되었음을 확인할 수 있다.

도 6은 제조에에 따른 저항 변화 메모리 소자의 I-V특성을 나타낸 그래프이다.

도 6을 참조하면, 제조예에 따른 저항 변화 메모리 소자의 제1 전극에 양의 전압을 0V에서 1V, 1V에서 OV, OV에서 -1V, 그리고 -1V에서 OV로 스윕(sweep)하였다. 이 때, 제2 전극은 접지되었다. 0V에서 1V로 전압을 스윕하는 과정 중 약 0.8V에서 저항이 HRS (High Resistance State)에서 LRS (Low Resistance State)로 전이되었다. 다시 말해서, 셋 과정이 일어났다. 이 저항 전이 후에, LRS는 마이너스 바이어스 전압이 인가될 때까지 유지되다가, 약 -0.6V에서 HRS로 전이 즉, 리셋되었다. 이와 같이, 셋 과 리셋 과정들이 반대의 바이어스 극성들에서 일어남에 따라 제조예에 따른 소자는 바이폴라 저항 스위칭 특성을 갖고 있는 것을 알 수 있다.

도 7a 는 제조예에 따른 저항 변화 메모리 소자의 반복측정을 통한 재현성 확인 결과를 나타내는 그래프이다. 구체적으로, 도 7a는 저항 변화 메모리 소자에 인가하는 전압 펄스의 갯수에 따른 전류변화를 나타낸 그래프로서, 제1 전극에 단위 사이클 당 0V에서 1V, 1V에서 OV, OV에서 -1V, 그리고 -1V에서 OV의 전압 스윕을 진행하면서 각 사이클에서 0.25V에서 저항을 읽었다.

도 7a를 참조하면, 셋 전류(@ LRS)는 약 1.4x10^-3A 즉, 10^-3A 수준으로 나타났고 리셋 전류(@ HRS)는 약 4x10^-4A 즉, 10^-4A 수준으로 나타났다. 또한, 100 사이클을 진행하더라도 이러한 셋 전류와 리셋 전류는 거의 변하지 않는 것으로 나타났다.

도 7b는 제조예에 따른 저항변화 메모리 소자의 데이터 유지 특성을 나타내는 그래프이다. 구체적으로, 도 7b는 저항 변화 메모리 소자에 특정 전압을 인가하는 시간에 대한 전류변화를 나타낸 그래프로서, 소자를 LRS(또는 HRS)로 만든 직후, 10000초까지 방치하면서 중간중간 전류를 측정하여 도시하였다.

도 7b를 참조하면, 셋 전류와 리셋 전류는 10000초에 이르기까지 거의 변하지 않는 것으로 나타났다.

도 8은 제조예에 따른 저항 변화 메모리 소자의 전기전도 메커니즘을 확인하기 위한 그래프이다.

도 8을 참조하면, 제조예에 따른 저항 변화 메모리 소자는 인가되는 전기장에 대해 0.4V 이내에서는 전류밀도와 전압이 오믹전도를 따르는 것으로 보아 내부 전자의 진동이나 열적확산에 의한 전류가 흐르는 것을 확인할 수 있다(a, b). 0.4 ~ 0.5V 사이에서는 풀 플랭켈 전도를 따르는 것으로 보아 내부에 트랩되어있던 전자들이 하부전극으로 이동하면서 전류가 흐르는 것을 확인할 수 있다(a. c). 한편, 0.5V 이상의 전압을 인가할 경우 전류밀도가 전압의 제곱에 비례하는 것으로 보아 전자의 트랩에 따른 공간전하제한전류 메커니즘을 따르는 것을 확인할 수 있다(a, d).

이상, 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 사상 및 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러가지 변형 및 변경이 가능하다.

Claims

제1 전극;
제2 전극; 및
상기 제1 전극과 상기 제2 전극 사이에 위치하는 페로브스카이트 결정구조를 갖는 유기 금속 할라이드를 구비하는 저항 변화층을 포함하는 저항 변화 메모리 소자.
제1항에 있어서,
상기 유기 금속 할라이드는 하기 화학식 1로 나타내어지는 저항 변화 메모리 소자:
[화학식 1]
RNH₃MX¹ _nX² _(3-n)
상기 화학식 1에서, R은 C1 내지 C3의 알킬기, C5 내지 C7의 시클로알킬 또는 C6-C20의 아릴기이고, M은 2가 금속 이온이고, X¹과 X²는 서로 다른 할로겐 이온이고, n은 0 내지 3의 실수이다.
제2항에 있어서,
R은 메틸 또는 에틸인 저항 변화 메모리 소자.
제2항에 있어서,
M은 Cu²⁺, Ni²⁺, Co²⁺, Fe²⁺, Mn²⁺, Cr^2+, Pd²⁺, Cd²⁺, Ge²⁺, Sn²⁺, Pb²⁺, Yb²⁺ 및 이들 중 둘 이상의 조합으로 이루어진 군에서 선택되는 금속 이온인 저항 변화 메모리 소자.
제1항 또는 제2항에 있어서,
상기 유기 금속 할라이드는 CH₃NH₃PbI_nCl_3-n(0≤n≤3인 실수), CH₃NH₃PbI_nBr_3-n(0≤n≤3인 실수), CH₃NH₃PbCl_nBr_3-n(0≤n≤3인 실수), CH₃NH₃PbI_nF_3-n(0≤n≤3인 실수), 및 이들 중 둘 이상의 조합으로 이루어진 군에서 선택되는 저항 변화 메모리 소자.
제5항에 있어서,
상기 유기 금속 할라이드는 CH₃NH₃PbI₃, CH₃NH₃PbI₂Br, CH₃NH₃PbI_nCl_3-n(n은 2 내지 2.5의 실수), 또는 이들 중 둘 이상의 조합인 저항 변화 메모리 소자.
제1항에 있어서,
상기 저항변화층은 500nm 내지 5um의 두께를 갖는 저항 변화 메모리 소자.
제1항에 있어서,
상기 제1 전극은 금속 산화물 도전막이고, 상기 제2 전극은 금속막 또는 금속 질화물 도전막인 저항 변화 메모리 소자.
제1항 또는 제8항에 있어서,
상기 제1 전극은 IO (indium oxide), TO(Tin Oxide), ITO(indium tin oxide), FTO(Fluorine-doped Tin Oxide), AZO(Aluminum-doped Zinc Oxide), 또는 이들 중 둘 이상의 조합인 저항 변화 메모리 소자.
제1항 또는 제8항에 있어서,
상기 제2 전극은 W막, Pt막, Ru막, Ir막, Al막, Mo막, Au막, TiN막, 또는 이들 중 둘 이상의 조합인 저항 변화 메모리 소자.
제1항에 있어서,
상기 제1 전극과 상기 저항변화층 사이 또는 상기 제2 전극과 상기 저항변화층 사이에 위치하는 반도체층을 더 포함하는 저항 변화 메모리 소자.
제11항에 있어서,
상기 제1 전극이 금속 산화물 도전막이고,
상기 반도체층은 상기 제1 전극과 상기 저항변화층 사이에 위치하고,
상기 반도체층은 무기 반도체층인 저항 변화 메모리 소자.
제12항에 있어서,
상기 무기 반도체층은 ZnO 막 또는 TiO₂ 막인 저항 변화 메모리 소자.
제11항에 있어서,
상기 반도체층은 상기 제2 전극과 상기 저항변화층 사이에 위치하고,
상기 반도체층은 유기 반도체층인 저항 변화 메모리 소자.
제14항에 있어서,
상기 유기 반도체층은 폴리(3-헥실티오펜)(poly(3-hexylthiophene); P3HT), 또는 폴리(사이클로펜타디티오펜-co-벤조티아디아졸)인 저항 변화 메모리 소자.
기판 상에 제1 전극을 형상하는 단계;
상기 제1 전극 상에 페로브스카이트 결정구조를 갖는 유기 금속 할라이드층인 저항 변화층을 형성하는 단계; 및
상기 저항 변화층 상에 제2 전극을 형성하는 단계를 포함하는 저항 변화 메모리 소자 제조방법.
제16항에 있어서,
상기 유기 금속 할라이드는 하기 화학식 1로 나타내어지는 저항 변화 메모리 소자 제조방법:
[화학식 1]
RNH₃MX¹ _nX² _(3-n)
상기 화학식 1에서, R은 C1 내지 C3의 알킬기, C5 내지 C7의 시클로알킬 또는 C6-C20의 아릴기이고, M은 2가 금속 이온이고, X¹과 X²는 서로 다른 할로겐 이온이고, n은 0 내지 3의 실수이다.
제16항에 있어서,
상기 저항 변화층을 형성하는 단계는
상기 유기 금속 할라이드를 용매 내에 용해한 용액을 용액 공정을 사용하여 상기 제1 전극 상에 코팅하는 단계를 포함하는 저항 변화 메모리 소자 제조방법.
제16항 또는 제18항에 있어서,
상기 저항 변화층을 형성한 후,
상기 저항 변화층을 열처리하는 단계를 더 포함하는 저항 변화 메모리 소자 제조방법.
제16항에 있어서,
상기 제1 전극을 형성한 후,
상기 제1 전극의 표면을 플라즈마 에칭하는 단계를 더 포함하는 저항 변화 메모리 소자 제조방법.
제20항에 있어서,
상기 제1 전극의 표면을 플라즈마 에칭한 후,
상기 제1 전극을 열처리하는 단계를 더 포함하는 저항 변화 메모리 소자 제조방법.