KR20220114288A - 할라이드 페로브스카이트를 포함하는 저항 스위칭 메모리 소자 및 그 제조 방법 - Google Patents

할라이드 페로브스카이트를 포함하는 저항 스위칭 메모리 소자 및 그 제조 방법 Download PDF

Info

Publication number
KR20220114288A
KR20220114288A KR1020210017595A KR20210017595A KR20220114288A KR 20220114288 A KR20220114288 A KR 20220114288A KR 1020210017595 A KR1020210017595 A KR 1020210017595A KR 20210017595 A KR20210017595 A KR 20210017595A KR 20220114288 A KR20220114288 A KR 20220114288A
Authority
KR
South Korea
Prior art keywords
layer
memory device
oxide
conductive filament
electrode layer
Prior art date
Application number
KR1020210017595A
Other languages
English (en)
Other versions
KR102497052B1 (ko
Inventor
이장식
박영준
Original Assignee
포항공과대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 포항공과대학교 산학협력단 filed Critical 포항공과대학교 산학협력단
Priority to KR1020210017595A priority Critical patent/KR102497052B1/ko
Publication of KR20220114288A publication Critical patent/KR20220114288A/ko
Application granted granted Critical
Publication of KR102497052B1 publication Critical patent/KR102497052B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H01L45/14—
    • H01L27/2409—
    • H01L45/08—
    • H01L45/1233—
    • H01L45/1253—
    • H01L45/1608—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of the switching material, e.g. layer deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은, 할라이드 페로브스카이트를 포함하는 저항 스위칭 메모리 소자를 제공한다. 본 발명의 일 실시예에 의하면, 상기 저항 스위칭 메모리 소자는, 기판; 상기 기판 상에 위치하는 하부 전극층; 상기 하부 전극층 상에 위치하고, 할라이드 페로브스카이트 물질 내에서 전도성 필라멘트의 형성과 파괴에 의하여 저항 스위칭 동작을 수행하도록 다중층으로 이루어진 저항 스위칭층; 및 상기 저항 스위칭층 상에 위치하는 상부 전극층;을 포함한다.

Description

할라이드 페로브스카이트를 포함하는 저항 스위칭 메모리 소자 및 그 제조 방법{Resistive switching memory device having halide perovskite and method of manufacturing the same}
본 발명의 기술적 사상은 반도체 소자에 관한 것으로서, 보다 상세하게는 할라이드 페로브스카이트를 포함하는 저항 스위칭 메모리 소자 및 그 제조 방법에 관한 것이다.
차세대 메모리 소자 중에 저항 스위칭 메모리 소자가 있다. 상기 저항 스위칭 메모리 소자는 빠른 스위칭 속도, 높은 축소가능성, 및 낮은 전력 소비 등의 장점이 있으며, 금속-절연체-금속의 간단한 구조로서 3차원 메모리 구조에 적용될 수 있다. 이러한 장점들에 의하여, 상기 저항 스위칭 메모리 소자는 뉴로모픽(Neuromorphic) 컴퓨터 장치, 인-메모리 로직 장치, 및 메모리 장치 등과 같은 다양한 차세대 전자 장치에 사용될 수 있다. 저항 스위칭 메모리 소자에 산화물의 적용 가능성이 광범위하게 연구되고 있으나, 고온 공정, 높은 에너지 소비, 및 부족한 유연성 등과 문제점이 있다. 따라서, 차세대 컴퓨터 시스템을 위한 고성능 저항 스위칭 메모리를 구현하기 위하여 물질 개발이 필요하다. 특히, 낮은 동작 전압과 높은 온/오프 비의 장점을 가지면서도, 높은 내구성과 안정성을 가지는 저항 스위칭 메모리 소자가 요구된다.
한국특허출원번호 제10-2016-0010338호
본 발명의 기술적 사상이 이루고자 하는 기술적 과제는 할라이드 페로브스카이트를 포함하는 저항 스위칭 메모리 소자 및 그 제조 방법을 제공하는 것이다.
그러나 이러한 과제는 예시적인 것으로, 본 발명의 기술적 사상은 이에 한정되는 것은 아니다.
본 발명의 일 관점에 의하면, 할라이드 페로브스카이트를 포함하는 저항 스위칭 메모리 소자 및 그 제조 방법을 제공한다.
본 발명의 일 실시예에 의하면, 상기 저항 스위칭 메모리 소자는, 기판; 상기 기판 상에 위치하는 하부 전극층; 상기 하부 전극층 상에 위치하고, 할라이드 페로브스카이트 물질 내에서 전도성 필라멘트의 형성과 파괴에 의하여 저항 스위칭 동작을 수행하도록 다중층으로 이루어진 저항 스위칭층; 및 상기 저항 스위칭층 상에 위치하는 상부 전극층;을 포함할 수 있다.
본 발명의 일 실시예에 의하면, 상기 저항 스위칭층은, 상기 전도성 필라멘트를 형성하는 금속이 도핑된 금속 도핑층; 및 상기 할라이드 페로브스카이트 물질을 포함하고, 그 내부에서 상기 금속에 의하여 상기 전도성 필라멘트가 형성되거나 또는 파괴되는 전도성 필라멘트 형성층;을 포함할 수 있다.
본 발명의 일 실시예에 의하면, 상기 전도성 필라멘트 형성층은 상기 하부 전극층 상에 위치하고, 상기 금속 도핑층은 상기 전도성 필라멘트 형성층 상에 위치할 수 있다.
본 발명의 일 실시예에 의하면, 상기 금속 도핑층은 상기 하부 전극층 상에 위치하고, 상기 전도성 필라멘트 형성층은 상기 금속 도핑층 상에 위치할 수 있다.
본 발명의 일 실시예에 의하면, 상기 금속 도핑층은 제1 금속 도핑층 및 제2 금속 도핑층을 포함하고, 상기 제2 금속 도핑층은 상기 하부 전극층 상에 위치하고, 상기 전도성 필라멘트 형성층은 상기 제2 금속 도핑층 상에 위치하고, 상기 제1 금속 도핑층은 상기 전도성 필라멘트 형성층 상에 위치할 수 있다.
본 발명의 일 실시예에 의하면, 상기 금속 도핑층에 도핑된 상기 금속은 상기 전도성 필라멘트 형성층으로 이동하여 상기 전도성 필라멘트를 형성하고, 상기 전도성 필라멘트는 상기 상부 전극층과 상기 하부 전극층을 전기적으로 연결할 수 있다.
본 발명의 일 실시예에 의하면, 상기 전도성 필라멘트 형성층에 형성되는 상기 전도성 필라멘트는 전기적 신호가 인가되면 형성되는 특성을 가질 수 있다.
본 발명의 일 실시예에 의하면, 상기 전도성 필라멘트 형성층에 형성되는 상기 전도성 필라멘트는 전기적 신호가 인가되면 형성되고, 상기 전기적 신호가 제거되어도 유지되는 비휘발성 특성을 가질 수 있다.
본 발명의 일 실시예에 의하면, 상기 금속 도핑층은, 아연 산화물, 인듐 산화물, 인듐-아연 산화물, 인듐-갈륨 산화물, 아연-주석 산화물, 알루미늄-아연 산화물, 갈륨-아연 산화물, 인듐-아연-주석 산화물, 인듐-갈륨-아연 산화물, 인듐-갈륨-주석 산화물, 하프늄 산화물, 하프늄-지르코늄 산화물, 지르코늄 산화물, 탄탈륨 산화물, 티타늄 산화물, 텅스텐 산화물, 망간 산화물, 니켈 산화물, 마그네슘 산화물, 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물, 구리 산화물, 및 알루미늄 산화물 중 적어도 어느 하나를 포함할 수 있다.
본 발명의 일 실시예에 의하면, 상기 금속 도핑층은, 은, 구리, 철, 금, 티타늄, 아연, 마그네슘, 주석, 알루미늄, 텅스텐, 크롬, 몰리브덴, 백금, 탄탈륨, 망간, 및 이들의 합금 중 적어도 어느 하나가 도핑될 수 있다.
본 발명의 일 실시예에 의하면, 상기 할라이드 페로브스카이트 물질은 ABX 구조를 가질 수 있다. (여기에서, "A"는 유기 양이온, "B"는 금속 양이온, 및 "X"는 할로겐 음이온을 의미함)
본 발명의 일 실시예에 의하면, 상기 할라이드 페로브스카이트 물질은, CH3NH3PbI3, CH3NH3PbBr3, CH3NH3PbCl3, CH3NH3SnI3, CH3NH3SnBr3, CH3NH3SnCl3, CH3NH3GeI3, CH3NH3GeBr3, CH3NH3GeCl3, CH3CH2NH3PbI3, CH3CH2NH3PbBr3, CH3CH2NH3PbCl3, CH3CH2NH3SnI3, CH3CH2NH3SnBr3, CH3CH2NH3SnCl3, CH3CH2NH3GeI3, CH3CH2NH3GeBr3, CH3CH2NH3GeCl3, [HC(NH2)2]PbI3, [HC(NH2)2]PbBr3, [HC(NH2)2]PbCl3, [HC(NH2)2]SnI3, [HC(NH2)2]SnBr3, [HC(NH2)2]SnCl3, [HC(NH2)2]GeI3, [HC(NH2)2]GeBr3, [HC(NH2)2]GeCl3, C(NH2)3PbI3, C(NH2)3PbBr3, C(NH2)3PbCl3, C(NH2)3SnI3, C(NH2)3SnBr3, C(NH2)3SnCl3, C(NH2)3GeI3, C(NH2)3GeBr3, C(NH2)3GeCl3, (C4H9NH3)2PbI4, (C4H9NH3)2PbBr4, (C4H9NH3)2PbCl4, (C4H9NH3)2SnI4, (C4H9NH3)2SnBr4, (C4H9NH3)2SnCl4, (C4H9NH3)2GeI4, (C4H9NH3)2GeBr4, (C4H9NH3)2GeCl4, (C6H5CH2NH3)2PbI4, (C6H5CH2NH3)2PbBr4, (C6H5CH2NH3)2PbCl4, (C6H5CH2NH3)2SnI4, (C6H5CH2NH3)2SnBr4, (C6H5CH2NH3)2SnCl4, (C6H5CH2NH3)2GeI4, (C6H5CH2NH3)2GeBr4, (C6H5CH2NH3)2GeCl4, (C6H5CH2CH2NH3)2PbI4, (C6H5CH2CH2NH3)2PbBr4, (C6H5CH2CH2NH3)2PbCl4, (C6H5CH2CH2NH3)2SnI4, (C6H5CH2CH2NH3)2SnBr4, (C6H5CH2CH2NH3)2SnCl4, (C6H5CH2CH2NH3)2GeI4, (C6H5CH2CH2NH3)2GeBr4, (C6H5CH2CH2NH3)2GeCl4, (HOOC(CH2)4NH3)2PbI4, (HOOC(CH2)4NH3)2PbBr4, (HOOC(CH2)4NH3)2PbCl4, (HOOC(CH2)4NH3)2SnI4, (HOOC(CH2)4NH3)2SnBr4, (HOOC(CH2)4NH3)2SnCl4, (HOOC(CH2)4NH3)2GeI4, (HOOC(CH2)4NH3)2GeBr4, 및 (HOOC(CH2)4NH3)2GeCl4 중 적어도 어느 하나를 포함할 수 있다.
본 발명의 일 실시예에 의하면, 상기 기판과 상기 하부 전극층 사이에 개재되어, 상기 기판과 상기 하부 전극층을 서로 접착시키는 접착층을 더 포함할 수 있다.
본 발명의 일 실시예에 의하면, 상기 저항 스위칭 메모리 소자는, 기판; 상기 기판 상에 위치하는 하부 전극층; 상기 하부 전극층 상에 위치하고, 상기 하부 전극층을 노출하도록 관통하는 비아홀을 구비한 절연층; 상기 비아홀 내에서 상기 하부 전극층 상에 위치하고, 할라이드 페로브스카이트 물질 내에서 전도성 필라멘트의 형성과 파괴에 의하여 저항 스위칭 동작을 수행하도록 다중층으로 이루어진 저항 스위칭층; 및 상기 저항 스위칭층 상에 위치하는 상부 전극층;을 포함할 수 있다.
본 발명의 일 실시예에 의하면, 상기 절연층은, 상기 저항 스위칭층의 측벽을 형성하여, 상기 저항 스위치층을 개별화할 수 있다.
본 발명의 일 실시예에 의하면, 상기 절연층은, 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물, 하프늄 산화물, 티타늄 산화물, 탄탈륨 산화물, 알루미늄 산화물, 지르코늄 산화물, 텅스텐 산화물, 망간 산화물, 니켈 산화물, 마그네슘 산화물, 및 구리 산화물 중 적어도 어느 하나를 포함할 수 있다.
본 발명의 일 실시예에 의하면, 상기 저항 스위칭 메모리 소자의 제조방법은, 기판 상에 하부 전극층을 형성하는 단계; 상기 하부 전극층 상에 절연층을 형성하는 단계; 상기 절연층의 일부 영역을 제거하여, 상기 하부 전극층을 노출하는 비아홀을 형성하는 단계; 상기 비아홀 내에 상기 하부 전극층 상에 위치하고, 할라이드 페로브스카이트 물질 내에서 전도성 필라멘트의 형성과 파괴에 의하여 저항 스위칭 동작을 수행하도록 다중층으로 이루어진 저항 스위칭층을 형성하는 단계; 및 상기 저항 스위칭층 상에 상부 전극층을 형성하는 단계;를 포함할 수 있다.
본 발명의 일 실시예에 의하면, 상기 저항 스위칭층을 형성하는 단계는, 상기 비아홀 내에 상기 하부 전극층 상에 전도성 필라멘트 형성층을 형성하는 단계; 및 상기 전도성 필라멘트 형성층 상에 금속 도핑층을 형성하는 단계;를 포함할 수 있다.
본 발명의 일 실시예에 의하면, 상기 전도성 필라멘트 형성층을 형성하는 단계는, 상기 비아홀 내에 상기 하부 전극층 상에 금속 할로겐층을 형성하는 단계; 및 상기 금속 할로겐층에 유기 할로겐 물질을 투입하여 상기 할라이드 페로브스카이트 물질을 형성함으로써, 상기 전도성 필라멘트 형성층을 형성하는 단계;를 포함할 수 있다.
본 발명의 일 실시예에 의하면, 상기 금속 할로겐층은 PbI2, PbBr2, PbCl2, SnI2, SnBr2, SnCl2, GeI2, GeBr2, 및 GeCl2 중 적어도 어느 하나의 물질을 포함할 수 있고, 상기 유기 할로겐 물질은 CH3NH3I, CH3NH3Br, CH3NH3Cl, CH3CH2NH3I, CH3CH2NH3Br, CH3CH2NH3Cl, HC(NH2)2I, HC(NH2)2Br, HC(NH2)2Cl, C(NH2)3I, C(NH2)3Br, C(NH2)3Cl, (C4H9NH3)2I, (C4H9NH3)2Br, (C4H9NH3)2Cl, (C6H5CH2NH3)2I, (C6H5CH2NH3)2Br, (C6H5CH2NH3)2Cl, (C6H5CH2CH2NH3)2I, (C6H5CH2CH2NH3)2Br, (C6H5CH2CH2NH3)2Cl, (HOOC(CH2)4NH3)2I, (HOOC(CH2)4NH3)2Br, 및 (HOOC(CH2)4NH3)2Cl 중 적어도 어느 하나의 물질을 포함할 수 있고, 상기 할라이드 페로브스카이트 물질은 CH3NH3PbI3, CH3NH3PbBr3, CH3NH3PbCl3, CH3NH3SnI3, CH3NH3SnBr3, CH3NH3SnCl3, CH3NH3GeI3, CH3NH3GeBr3, CH3NH3GeCl3, CH3CH2NH3PbI3, CH3CH2NH3PbBr3, CH3CH2NH3PbCl3, CH3CH2NH3SnI3, CH3CH2NH3SnBr3, CH3CH2NH3SnCl3, CH3CH2NH3GeI3, CH3CH2NH3GeBr3, CH3CH2NH3GeCl3, [HC(NH2)2]PbI3, [HC(NH2)2]PbBr3, [HC(NH2)2]PbCl3, [HC(NH2)2]SnI3, [HC(NH2)2]SnBr3, [HC(NH2)2]SnCl3, [HC(NH2)2]GeI3, [HC(NH2)2]GeBr3, [HC(NH2)2]GeCl3, C(NH2)3PbI3, C(NH2)3PbBr3, C(NH2)3PbCl3, C(NH2)3SnI3, C(NH2)3SnBr3, C(NH2)3SnCl3, C(NH2)3GeI3, C(NH2)3GeBr3, C(NH2)3GeCl3, (C4H9NH3)2PbI4, (C4H9NH3)2PbBr4, (C4H9NH3)2PbCl4, (C4H9NH3)2SnI4, (C4H9NH3)2SnBr4, (C4H9NH3)2SnCl4, (C4H9NH3)2GeI4, (C4H9NH3)2GeBr4, (C4H9NH3)2GeCl4, (C6H5CH2NH3)2PbI4, (C6H5CH2NH3)2PbBr4, (C6H5CH2NH3)2PbCl4, (C6H5CH2NH3)2SnI4, (C6H5CH2NH3)2SnBr4, (C6H5CH2NH3)2SnCl4, (C6H5CH2NH3)2GeI4, (C6H5CH2NH3)2GeBr4, (C6H5CH2NH3)2GeCl4, (C6H5CH2CH2NH3)2PbI4, (C6H5CH2CH2NH3)2PbBr4, (C6H5CH2CH2NH3)2PbCl4, (C6H5CH2CH2NH3)2SnI4, (C6H5CH2CH2NH3)2SnBr4, (C6H5CH2CH2NH3)2SnCl4, (C6H5CH2CH2NH3)2GeI4, (C6H5CH2CH2NH3)2GeBr4, (C6H5CH2CH2NH3)2GeCl4, (HOOC(CH2)4NH3)2PbI4, (HOOC(CH2)4NH3)2PbBr4, (HOOC(CH2)4NH3)2PbCl4, (HOOC(CH2)4NH3)2SnI4, (HOOC(CH2)4NH3)2SnBr4, (HOOC(CH2)4NH3)2SnCl4, (HOOC(CH2)4NH3)2GeI4, (HOOC(CH2)4NH3)2GeBr4 및 (HOOC(CH2)4NH3)2GeCl4 중 적어도 어느 하나를 포함할 수 있다.
본 발명의 기술적 사상에 의할 경우, 저항 스위칭 메모리 소자는 활성 전극의 기능을 수행하는 제1 금속 도핑층으로부터 제공되는 도핑된 금속에 의하여 할라이드 페로브스카이트 물질을 포함하는 전도성 필라멘트 형성층에 전도성 필라멘트를 형성 또는 파괴하여 저항 스위치 동작을 구현할 수 있다. 상기 저항 스위칭 메모리 소자는 낮은 동작 전압과 높은 온/오프 비의 장점을 가진다.
상기 저항 스위칭 메모리 소자에 포함되는 상기 전도성 필라멘트 형성층은 내구성과 안정성과 같은 신뢰성에 제한이 있을 수 있으므로, 필라멘트 형성을 제어할 필요가 있다. 이를 위하여, 순차적인 기상 증착을 이용하여 상기 할라이드 페로브스카이트 물질로 구성된 전도성 필라멘트 형성층 상에 금속이 도핑된 산화물을 포함하는 제1 금속 도핑층을 형성시킴에 의하여 상기 전도성 필라멘트의 형성과 파괴를 제어할 수 있다. 상기 금속이 도핑된 산화물 내의 금속의 농도를 제어함에 의하여, 금속 물질로 구성되는 전도성 필라멘트의 형성과 파괴를 제어할 수 있다. 이러한 금속이 도핑된 산화물을 사용하지 않고, 금속 물질을 제공하는 구성 요소로서 금속 전극을 사용하는 저항 스위치 소자의 경우에는 400 사이클까지의 내구성을 가지는 반면, 본 발명의 저항 스위칭 메모리 소자는 30,000 사이클까지의 내구성을 가질 수 있다.
또한, 상기 저항 스위칭 메모리 소자에서는, 상기 도핑된 금속의 농도에 의존하여 저항 스위치 거동이 변화될 수 있고, 상기 저항 스위칭 메모리 소자의 신뢰성과 균일성에 영향을 줄 수 있다. 특히, 상기 금속의 농도가 저농도인 경우에는 저항 스위칭 거동이 나타나지 않고, 문턱 스위칭 거동을 나타내므로, 고성능 저항 스위칭 메모리 소자를 구현하기 위하여 상기 전도성 필라멘트를 형성하기 위한 금속의 농도를 제어할 필요가 있다.
또한, 상기 금속이 도핑된 산화물 포함하는 제1 금속 도핑층은 상기 할라이드 페로브스카이트 물질을 보호하는 보호막층(passivation)으로 기능할 수 있다. 이에 따라, 상기 저항 스위칭 메모리 소자는 적어도 15일 동안 대기 환경에서 106 수준의 높은 온/오프 비를 유지할 수 있다.
이러한 결과로부터, 상기 금속이 도핑된 산화물은 할라이드 페로브스카이트 물질에 제공되는 금속의 함량을 제어할 수 있고, 또한 고밀도 메모리 응용을 위한 할라이드 페로브스카이트 기반 저항 스위칭 메모리 소자의 성능 및 신뢰성을 개선할 수 있다.
상술한 본 발명의 효과들은 예시적으로 기재되었고, 이러한 효과들에 의해 본 발명의 범위가 한정되는 것은 아니다.
도 1은 본 발명의 일실시예에 따른 저항 스위칭 메모리 소자를 도시하는 단면도이다.
도 2는 본 발명의 일실시예에 따른 저항 스위칭 메모리 소자를 도시하는 단면도이다.
도 3은 본 발명의 일실시예에 따른 저항 스위칭 메모리 소자를 도시하는 단면도이다.
도 4는 본 발명의 일실시예에 따른 비아홀 구조 내에 형성된 저항 스위칭 메모리 소자를 도시하는 개략도이다.
도 5는 본 발명의 일실시예에 따른 비아홀 구조 내에 형성된 저항 스위칭 메모리 소자를 도시하는 단면도이다.
도 6은 본 발명의 일실시예에 따른 저항 스위칭 메모리 소자에서 전도성 필라멘트 형성층 내에서의 전도성 필라멘트의 형성과 파괴를 설명하는 개략도이다.
도 7 내지 도 12는 본 발명의 일실시예에 따른 저항 스위칭 메모리 소자의 제조 방법을 공정 단계에 따라 도시한 단면도들이다.
도 13은 본 발명의 일실시예에 따른 저항 스위칭 메모리 소자의 전도성 필라멘트 형성층을 구성하는 2차원 층상형 할라이드 페로브스카이트 물질을 도시하는 모식도이다.
도 14는 본 발명의 일실시예에 따른 저항 스위칭 메모리 소자의 전도성 필라멘트 형성층을 구성하는 2차원 층상형 할라이드 페로브스카이트 물질에 대한 X-선 회절 패턴을 도시하는 그래프이다.
도 15는 본 발명의 일실시예에 따른 저항 스위칭 메모리 소자의 전류-전압 특성을 나타내는 그래프이다.
도 16은 본 발명의 일실시예에 따른 저항 스위칭 메모리 소자의 연속적인 동작에 따른 내구성 및 저장된 정보의 안정성 특성을 나타내는 그래프들이다.
도 17은 본 발명의 일실시예에 따른 저항 스위칭 메모리 소자의 신뢰성 특성을 나타내는 그래프들이다.
도 18은 본 발명의 일실시예에 따른 저항 스위칭 메모리 소자의 다중 레벨 데이터 저장 능력을 나타내는 그래프들이다.
도 19는 본 발명의 일실시예에 따른 저항 스위칭 메모리 소자의 스위칭 속도를 나타내는 그래프들이다.
도 20은 본 발명의 일실시예에 따른 저항 스위칭 메모리 소자의 대기 환경에서의 장기 안정성을 나타내는 그래프들이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 본 발명의 실시예들은 당해 기술 분야에서 통상의 지식을 가진 자에게 본 발명의 기술적 사상을 더욱 완전하게 설명하기 위하여 제공되는 것이며, 하기 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 기술적 사상의 범위가 하기 실시예에 한정되는 것은 아니다. 오히려, 이들 실시예는 본 개시를 더욱 충실하고 완전하게 하고, 당업자에게 본 발명의 기술적 사상을 완전하게 전달하기 위하여 제공되는 것이다. 본 명세서에서 동일한 부호는 시종 동일한 요소를 의미한다. 나아가, 도면에서의 다양한 요소와 영역은 개략적으로 그려진 것이다. 따라서, 본 발명의 기술적 사상은 첨부한 도면에 그려진 상대적인 크기나 간격에 의해 제한되지 않는다.
본 발명의 기술적 사상은 할라이드 페로브스카이트 물질을 적용한 저항 스위칭 메모리 소자를 제공하는 것이다.
상기 할라이드 페로브스카이트 물질은 ABX3 구조를 가진다. 여기에서, "A"는 유기 양이온, "B"는 금속 양이온, 및 "X"는 할로겐 음이온을 의미한다. 상기 할라이드 페로브스카이트 물질은 결함 이동 또는 이온 이동에 기인하여, 전류-전압 특성에서 상당한 히스테리시스 현상을 나타낸다. 이러한 히스테리시스 현상은 태양 전지에서는 안정성 및 성능에 역효과를 발생시키지만, 저항 스위칭 메모리 소자에서는 저항 스위칭 층으로 사용되는 가능성을 나타낸다.
상기 할라이드 페로브스카이트 기반 저항 스위칭 메모리 소자는 저전압 동작과 높은 온/오프 비 등과 같은 장점을 제공할 수 있다. 또한, 상기 할라이드 페로브스카이트 기반 저항 스위칭 메모리 소자는 고밀도 교차점(cross-point) 메모리 소자에 적용될 가능성이 있다. 이러한 관점에서, 저항 스위칭 메모리 소자로의 적용을 위하여, 저 차원의 할라이드 페로브스카이트 물질 또는 할라이드 페로브스카이트 기반 양자점들에 대한 연구가 계속되고 있다.
그러나, 이러한 할라이드 페로브스카이트 기반 저항 스위칭 메모리는 내구성과 같은 신뢰성에 아직 한계가 있다. 예를 들어, 일반적인 산화물 기반 저항 스위칭 메모리 소자가 106 사이클 이상에서도 안정적으로 동작하는 반면, 종래의 할라이드 페로브스카이트 기반 저항 스위칭 메모리는 안정적으로 동작되는 한계가 약 103 사이클이므로, 안정성이 낮은 한계가 있다. 또한, 할라이드 페로브스카이트 물질은 물질 특성 상 습도 및 대기 조건에서 낮은 안정성을 가지므로, 환경 영향에 따라 스위칭 거동이 저하되는 한계가 있다. 또한, 상기 할라이드 페로브스카이트 물질이 상부 전극과 반응하여 반응물을 형성하기 용이하므로, 스위칭 특성의 저하가 발생하게 되고, 따라서, 이러한 현상을 방지할 수 있는 보호층의 추가가 요구된다.
저항 스위칭 메모리 소자에서, 할라이드 페로브스카이트 물질의 저항 스위칭 거동을 구현하기 위하여, 예를 들어, 이온 이동 또는 결함 이동에 의하여 전도성 필라멘트를 형성하거나 또는 계면에 대한 쇼트키 장벽 높이를 변화시키는 등의 다양한 스위칭 메커니즘이 제안되었다. 이중에서, 할라이드 페로브스카이트 기반 저항 스위칭 메모리 소자에서, 은과 같은 금속을 제공하여 전도성 필라멘트를 형성하는 방식을 고려할 수 있고, 이러한 방식은 낮은 동작 전압 및 높은 온/오프 비를 가지는 장점이 있다.
상기 저항 스위칭 메모리 소자는 제공층으로부터 제공되는 은(Ag)과 같은 도핑된 금속에 의하여 전도성 필라멘트가 형성되고 파괴되면서 동작할 수 있다. 상기 전도성 필라멘트는 제공되는 은과 같은 금속의 농도에 의존하여 저항 스위칭 거동의 변화를 구현할 수 있고, 상기 저항 스위칭 메모리 소자의 신뢰성과 균일성에 영향을 줄 수 있다. 특히, 은과 같은 금속의 농도가 저농도인 경우에는 문턱 스위칭 거동을 발생시키며, 저항 스위칭 거동은 발생시키지 않는다. 따라서, 고성능 저항 스위칭 메모리 소자를 구현하기 위하여, 전도성 필라멘트 형성을 위하여 은과 같은 금속의 농도를 제어할 필요가 있다.
도 1은 본 발명의 일실시예에 따른 저항 스위칭 메모리 소자(100)를 도시하는 단면도이다.
도 1을 참조하면, 저항 스위칭 메모리 소자(100)는, 기판(110), 하부 전극층(120), 저항 스위칭층(130), 및 상부 전극층(170)을 포함한다.
구체적으로, 저항 스위칭 메모리 소자(100)는, 기판(110); 기판(110) 상에 위치하는 하부 전극층(120); 하부 전극층(120) 상에 위치하고, 할라이드 페로브스카이트 물질 내에서 전도성 필라멘트의 형성과 파괴에 의하여 저항 스위칭 동작을 수행하도록 다중층으로 이루어진 저항 스위칭층(130); 및 저항 스위칭층(130) 상에 위치하는 상부 전극층(170)을 포함한다.
기판(110)은 다양한 기판을 포함할 수 있다. 기판(110)은, 예를 들어 실리콘층(112) 및 실리콘층(112) 상에 실리콘 산화물층(114)이 위치하여 구성될 수 있다. 기판(110)은, 예를 들어 유리층으로 구성될 수 있다. 그러나, 이는 예시적이며 본 발명의 기술적 사상은 이에 한정되는 것은 아니다.
하부 전극층(120)은 기판(110) 상에 위치할 수 있다. 하부 전극층(120)은 전도성 물질을 포함할 수 있고, 예를 들어 백금, 알루미늄, 구리, 금, 은, 철, 팔라듐, 티타늄, 아연, 몰리브덴, 텅스텐, 니켈, 니오븀, 루비듐, 이리듐, 탄탈륨, 크롬, n-형 실리콘, p-형 실리콘, 인듐-주석 산화물, 및 이들의 합금 중 적어도 어느 하나를 포함할 수 있다.
또한, 기판(110)과 하부 전극층(120) 사이에 개재되어, 기판(110)과 하부 전극층(120)을 서로 접착시키는 접착층(122)을 더 포함할 수 있다. 접착층(122)에 의하여 기판(110)과 하부 전극층(120) 사이의 접착이 더 강해질 수 있고, 균일한 접착이 이루어 질 수 있다. 접착층(122)은, 예를 들어 티타늄, 티타늄 질화물, 실리콘, 알루미늄, 이리듐, 크롬 및 이들의 합금 중 적어도 어느 하나를 포함할 수 있다. 그러나, 몇몇 다른 실시 예들에 있어서, 접착층은 생략될 수도 있다.
저항 스위칭층(130)은 하부 전극층(120) 상에 위치할 수 있다. 저항 스위칭층(130)은 할라이드 페로브스카이트 물질 내에서 전도성 필라멘트의 형성과 파괴에 의하여 저항 스위칭 동작을 수행하도록 다중층으로 이루어질 수 있다.
저항 스위칭층(130)은 전도성 필라멘트 형성층(140) 및 제1 금속 도핑층(150)을 포함할 수 있다.
도 1의 저항 스위칭 메모리 소자(100)에서는, 전도성 필라멘트 형성층(140)은 하부 전극층(120) 상에 위치할 수 있다. 제1 금속 도핑층(150)은 전도성 필라멘트 형성층(140) 상에 위치할 수 있다.
전도성 필라멘트 형성층(140)은, 상기 할라이드 페로브스카이트 물질을 포함할 수 있다. 상기 할라이드 페로브스카이트 물질은 ABX 구조를 가질 수 있다. (여기에서, "A"는 유기 양이온, "B"는 금속 양이온, 및 "X"는 할로겐 음이온을 의미함)
상기 할라이드 페로브스카이트 물질은, 예를 들어 CH3NH3PbI3, CH3NH3PbBr3, CH3NH3PbCl3, CH3NH3SnI3, CH3NH3SnBr3, CH3NH3SnCl3, CH3NH3GeI3, CH3NH3GeBr3, CH3NH3GeCl3, CH3CH2NH3PbI3, CH3CH2NH3PbBr3, CH3CH2NH3PbCl3, CH3CH2NH3SnI3, CH3CH2NH3SnBr3, CH3CH2NH3SnCl3, CH3CH2NH3GeI3, CH3CH2NH3GeBr3, CH3CH2NH3GeCl3, [HC(NH2)2]PbI3, [HC(NH2)2]PbBr3, [HC(NH2)2]PbCl3, [HC(NH2)2]SnI3, [HC(NH2)2]SnBr3, [HC(NH2)2]SnCl3, [HC(NH2)2]GeI3, [HC(NH2)2]GeBr3, [HC(NH2)2]GeCl3, C(NH2)3PbI3, C(NH2)3PbBr3, C(NH2)3PbCl3, C(NH2)3SnI3, C(NH2)3SnBr3, C(NH2)3SnCl3, C(NH2)3GeI3, C(NH2)3GeBr3, C(NH2)3GeCl3, (C4H9NH3)2PbI4, (C4H9NH3)2PbBr4, (C4H9NH3)2PbCl4, (C4H9NH3)2SnI4, (C4H9NH3)2SnBr4, (C4H9NH3)2SnCl4, (C4H9NH3)2GeI4, (C4H9NH3)2GeBr4, (C4H9NH3)2GeCl4, (C6H5CH2NH3)2PbI4, (C6H5CH2NH3)2PbBr4, (C6H5CH2NH3)2PbCl4, (C6H5CH2NH3)2SnI4, (C6H5CH2NH3)2SnBr4, (C6H5CH2NH3)2SnCl4, (C6H5CH2NH3)2GeI4, (C6H5CH2NH3)2GeBr4, (C6H5CH2NH3)2GeCl4, (C6H5CH2CH2NH3)2PbI4, (C6H5CH2CH2NH3)2PbBr4, (C6H5CH2CH2NH3)2PbCl4, (C6H5CH2CH2NH3)2SnI4, (C6H5CH2CH2NH3)2SnBr4, (C6H5CH2CH2NH3)2SnCl4, (C6H5CH2CH2NH3)2GeI4, (C6H5CH2CH2NH3)2GeBr4, (C6H5CH2CH2NH3)2GeCl4, (HOOC(CH2)4NH3)2PbI4, (HOOC(CH2)4NH3)2PbBr4, (HOOC(CH2)4NH3)2PbCl4, (HOOC(CH2)4NH3)2SnI4, (HOOC(CH2)4NH3)2SnBr4, (HOOC(CH2)4NH3)2SnCl4, (HOOC(CH2)4NH3)2GeI4, (HOOC(CH2)4NH3)2GeBr4, 및 (HOOC(CH2)4NH3)2GeCl4 중 적어도 어느 하나를 포함할 수 있다.
전도성 필라멘트 형성층(140)의 내부에서는, 제1 금속 도핑층(150)에 도핑된 금속이 전도성 필라멘트 형성층(140)으로 이동하여 상기 전도성 필라멘트를 형성하고, 또는 이탈하여 상기 전도성 필라멘트가 파괴될 수 있다.
상기 전도성 필라멘트는 다음과 같은 방식으로 형성되거나 또는 파괴될 수 있다. 상기 금속 물질로 구성된 전도성 필라멘트가 형성되는 상기 저항 스위칭 메모리 소자에서, 전압이 인가되면, 도핑된 금속들이 제1 금속 도핑층(150)에서 전도성 필라멘트 형성층(140)으로 이동하고, 산화-환원 반응에 의하여 전도성 필라멘트 형성층(140) 내에 전도성 필라멘트를 형성한다. 상기 전도성 필라멘트는 확장되어, 하부 전극층(120)과 상부 전극층(170)을 전기적으로 연결할 수 있다. 이에 따라 상기 저항 스위칭 메모리 소자의 저항을 고저항 상태에서 저저항 상태로 변화시킬 수 있다.
전도성 필라멘트 형성층(140)에 형성되는 상기 전도성 필라멘트는 전기적 신호가 인가되면 형성되는 특성을 가질 수 있다. 또한, 전도성 필라멘트 형성층(140)에 형성되는 상기 전도성 필라멘트는 전기적 신호가 인가되면 형성되고, 상기 전기적 신호가 제거되어도 유지되는 비휘발성 특성을 가질 수 있다.
제1 금속 도핑층(150)은, 상기 전도성 필라멘트를 형성하는 금속이 도핑될 수 있다. 제1 금속 도핑층(150)은 상기 금속을 전도성 필라멘트 형성층(140)에 제공할 수 있다. 상기 금속은 양이온으로서 제공되거나 또는 원자로서 제공될 수 있다. 또한, 제1 금속 도핑층(150)은 외부로부터 산소(O2) 또는 수분(H2O)을 차단하여, 전도성 필라멘트 형성층(140)를 보호하는 보호층의 기능을 수행할 수 있다.
제1 금속 도핑층(150)은 기지(matrix)로서 절연물을 포함할 수 있고, 예를 들어 아연 산화물, 인듐 산화물, 인듐-아연 산화물, 인듐-갈륨 산화물, 아연-주석 산화물, 알루미늄-아연 산화물, 갈륨-아연 산화물, 인듐-아연-주석 산화물, 인듐-갈륨-아연 산화물, 인듐-갈륨-주석 산화물, 하프늄 산화물, 하프늄-지르코늄 산화물, 지르코늄 산화물, 탄탈륨 산화물, 티타늄 산화물, 텅스텐 산화물, 망간 산화물, 니켈 산화물, 마그네슘 산화물, 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물, 구리 산화물, 및 알루미늄 산화물 중 적어도 어느 하나를 포함할 수 있다.
또한, 제1 금속 도핑층(150)은 상기 절연물에 금속이 도핑될 수 있고, 예를 들어 은, 구리, 철, 금, 티타늄, 아연, 마그네슘, 주석, 알루미늄, 텅스텐, 크롬, 몰리브덴, 백금, 탄탈륨, 망간, 및 이들의 합금 중 적어도 어느 하나가 도핑될 수 있다. 제1 금속 도핑층(150)은, 예를 들어 0.01% 내지 50% 범위의 금속 도핑 농도를 가질 수 있다. 상술한 금속은, 예를 들어 은, 구리, 철, 금, 티타늄, 아연, 마그네슘, 주석, 알루미늄, 텅스텐, 크롬, 몰리브덴, 백금, 탄탈륨, 망간, 및 이들의 합금 중 적어도 어느 하나는 전도성 필라멘트 형성층(140)에서 전도성 필라멘트를 형성할 수 있다.
상기 도핑된 금속의 농도가 저농도인 경우에는. 저항 스위칭 메모리 소자(100)가 저항 스위칭 거동이 나타나지 않고, 문턱 스위칭 거동을 나타날 수 있다. 상기 도핑된 금속의 농도가 고농도인 경우에는. 저항 스위칭 거동이 나타날 수 있다.
상부 전극층(170)은 저항 스위칭층(130) 상에 위치할 수 있다. 구체적으로, 상부 전극층(170)은 제1 금속 도핑층(150) 상에 위치할 수 있다. 상부 전극층(170)은 전도성 물질을 포함할 수 있고, 예를 들어 백금, 알루미늄, 구리, 금, 은, 철, 팔라듐, 티타늄, 아연, 몰리브덴, 텅스텐, 니켈, 니오븀, 루비듐, 이리듐, 탄탈륨, 크롬, n-형 실리콘, p-형 실리콘, 인듐-주석 산화물, 및 이들의 합금 중 적어도 어느 하나를 포함할 수 있다.
하부 전극층(120) 및 상부 전극층(170)은 동일한 물질을 포함하거나 또는 서로 다른 물질을 포함할 수 있다.
제1 금속 도핑층(150) 및 제2 금속 도핑층(160)은, 예를 들어 1 nm 내지 300 nm의 두께를 가질 수 있다. 전도성 필라멘트 형성층(140)은, 예를 들어 1 nm 내지 300 nm의 두께를 가질 수 있다. 그러나, 이러한 두께는 예시적이며 본 발명의 기술적 사상은 이에 한정되는 것은 아니다.
도 2는 본 발명의 일실시예에 따른 저항 스위칭 메모리 소자(100a)를 도시하는 단면도이다.
도 2를 참조하면, 저항 스위칭 메모리 소자(100a)는, 기판(110), 하부 전극층(120), 저항 스위칭층(130a), 및 상부 전극층(170)을 포함한다. 상술한 실시예와 중복되는 구성요소에 대한 설명은 생략하기로 한다.
도 2의 저항 스위칭 메모리 소자(100a)에서는, 저항 스위칭층(130a)은 전도성 필라멘트 형성층(140) 및 제2 금속 도핑층(160)을 포함할 수 있다. 또한, 제2 금속 도핑층(160)은 하부 전극층(120) 상에 위치할 수 있다. 전도성 필라멘트 형성층(140)은 제2 금속 도핑층(160) 상에 위치할 수 있다.
제2 금속 도핑층(160)은 상술한 바와 같이 제1 금속 도핑층(150)을 구성하는 물질 및 구성을 포함할 수 있다. 제2 금속 도핑층(160)은 제1 금속 도핑층(150)과 동일한 물질을 포함하거나 또는 서로 다른 물질을 포함할 수 있다.
도 3은 본 발명의 일실시예에 따른 저항 스위칭 메모리 소자(100b)를 도시하는 단면도이다.
도 3을 참조하면, 저항 스위칭 메모리 소자(100b)는, 기판(110), 하부 전극층(120), 저항 스위칭층(130b), 및 상부 전극층(170)을 포함한다. 상술한 실시예와 중복되는 구성요소에 대한 설명은 생략하기로 한다.
도 3의 저항 스위칭 메모리 소자(100b)에서는, 저항 스위칭층(130b)은 전도성 필라멘트 형성층(140), 제1 금속 도핑층(150) 및 제2 금속 도핑층(160)을 포함할 수 있다. 즉, 상기 금속 도핑층은 제1 금속 도핑층(150) 및 제2 금속 도핑층(160)을 포함할 수 있다. 또한, 제2 금속 도핑층(160)은 하부 전극층(120) 상에 위치할 수 있다. 전도성 필라멘트 형성층(140)은 제2 금속 도핑층(160) 상에 위치할 수 있다. 제1 금속 도핑층(150)은 전도성 필라멘트 형성층(140) 상에 위치할 수 있다.
도 4는 본 발명의 일실시예에 따른 비아홀 구조 내에 형성된 저항 스위칭 메모리 소자(100c)를 도시하는 개략도이다. 도 5는 본 발명의 일실시예에 따른 비아홀 구조 내에 형성된 저항 스위칭 메모리 소자(100c)를 도시하는 단면도이다.
도 4 및 도 5를 참조하면, 저항 스위칭 메모리 소자의 일 구현예로서, 비아홀 내에 저항 스위칭층이 형성된 저항 스위칭 메모리 소자(100c)가 나타나있다. 상술한 실시예와 중복되는 구성요소에 대한 설명은 생략하기로 한다.
저항 스위칭 메모리 소자(100c)는, 기판(110); 기판(110) 상에 위치하는 하부 전극층(120); 하부 전극층(120) 상에 위치하고, 하부 전극층(120)을 노출하도록 관통하는 비아홀을 구비한 절연층(180); 상기 비아홀 내에서 하부 전극층(120) 상에 위치하고, 할라이드 페로브스카이트 물질 내에서 전도성 필라멘트의 형성과 파괴에 의하여 저항 스위칭 동작을 수행하도록 다중층으로 이루어진 저항 스위칭층(130); 및 저항 스위칭층(130) 상에 위치하는 상부 전극층(170);을 포함한다.
기판(110)은 다양한 기판을 포함할 수 있고, 예를 들어 실리콘층(112) 및 실리콘 산화물층(114)을 포함하여 구성될 수 있다. 기판(110)은, 예를 들어 유리층으로 구성될 수 있다. 그러나, 이는 예시적이며 본 발명의 기술적 사상은 이에 한정되는 것은 아니다.
하부 전극층(120)은 기판(110) 상에 위치할 수 있다. 기판(110)과 하부 전극층(120)을 서로 접착시키는 접착층(122)을 더 포함할 수 있다.
절연층(180)은 하부 전극층(120) 상에 위치할 수 있다. 절연층(180)은 하부 전극층(120)을 노출하도록 관통하는 복수의 비아홀들(135)을 포함할 수 있다. 절연층(180)은 저항 스위칭층(130)의 측벽을 형성하여, 저항 스위칭층(130)을 개별화할 수 있다. 절연층(180)은 다양한 절연물을 포함할 수 있고, 예를 들어 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물, 하프늄 산화물, 티타늄 산화물, 탄탈륨 산화물, 알루미늄 산화물, 지르코늄 산화물, 텅스텐 산화물, 망간 산화물, 니켈 산화물, 마그네슘 산화물, 및 구리 산화물 중 적어도 어느 하나를 포함할 수 있다.
저항 스위칭층(130)은 비아홀(135) 내에서 하부 전극층(120) 상에 위치할 수 있다. 저항 스위칭층(130)은 할라이드 페로브스카이트 물질 내에서 전도성 필라멘트의 형성과 파괴에 의하여 저항 스위칭 동작을 수행하도록 다중층으로 이루어질 수 있다. 저항 스위칭층(130)은 전도성 필라멘트 형성층(140) 및 제1 금속 도핑층(150)을 포함할 수 있다. 전도성 필라멘트 형성층(140) 및 제1 금속 도핑층(150)은 비아홀(135) 내에 형성될 수 있다. 또한, 도 2 및 도 3을 참조하여 설명한 바와 같이, 저항 스위칭층(130)이 제2 금속 도핑층(160)을 포함하는 경우도 본 발명의 기술적 사상에 포함된다.
상부 전극층(170)은 저항 스위칭층(130) 상에 위치할 수 있다. 상부 전극층(170)은 개별화된 저항 스위칭층(130) 각각에 분리되어 형성될 수 있다.
상기 비아홀은 다양한 직경을 가질 수 있고, 예를 들어 100 nm 내지 100 μm 범위일 수 있고, 예를 들어 250 nm 범위일 수 있다.
도 6은 본 발명의 일실시예에 따른 저항 스위칭 메모리 소자에서 전도성 필라멘트 형성층(140)내에서의 전도성 필라멘트(190)의 형성과 파괴를 설명하는 개략도이다.
도 6을 참조하면, 전도성 필라멘트 형성층(140)에 형성되는 전도성 필라멘트(190)의 형성과 파괴가 도시되어 있다.
외부에서 전기적 신호가 인가되지 않으면, 전도성 필라멘트를 형성하지 못하고 구체적으로 제1 금속 도핑층(150)에서 배출된 금속(192)이 하부 전극층(120)과 상부 전극층(170)을 전기적으로 연결하지 못한 상태가 된다. 예를 들어, 제1 금속 도핑층(150)은 절연물 기지(158)에 금속(192)이 도핑되어 존재할 수 있다. 전도성 필라멘트 형성층(140)에는 상기 금속이 도핑되지 않거나, 또는 전도성 필라멘트(190)를 형성하지 못하는 수준으로 도핑될 수 있다.
외부에서 일정 수준 이상으로 전기적 신호가 인가되어 저저항 상태가 되면, 제1 금속 도핑층(150)에서 도핑된 금속(192)이 전도성 필라멘트 형성층(140)으로 이동하여, 전도성 필라멘트 형성층(140)에 전도성 필라멘트(190)를 형성한다. 금속(192)이 이동하는 경우, 금속(192)은 원자 상태로 이동하거나 또는 양이온 상태로 이동할 수 있다. 이에 따라, 전도성 필라멘트(190)는 하부 전극층(120)과 상부 전극층(170)을 전기적으로 연결한다. 구체적으로, 하부 전극층(120), 전도성 필라멘트 형성층(140), 제1 금속 도핑층(150), 및 상부 전극층(170)이 물리적으로 연결되어 전기적 경로를 형성할 수 있다.
다시 외부에서 일정 수준 이상으로 전기적 신호가 인가되면, 전도성 필라멘트(190)가 파괴될 수 있고, 전도성 필라멘트(190)를 구성하는 금속(192)은 다시 금속 도핑층(160)으로 이동할 수 있다. 따라서, 연결된 전도성 필라멘트(190)가 끊어지는 특성을 가질 수 있다. 그러나, 이는 예시적이며 전도성 필라멘트(190)가 휘발성 특성을 가지는 경우도 본 발명의 기술적 사상에 포함된다.
도 7 내지 도 12는 본 발명의 일실시예에 따른 저항 스위칭 메모리 소자의 제조 방법을 공정 단계에 따라 도시한 단면도들이다.
도 7 내지 도 12에서, 상기 저항 스위칭 메모리 소자의 형성을 위한 다양한 층의 형성과 제거는 본 기술 분야에서 잘 알려진 화학기상증착법, 물리기상증착법, 리소그래피 방법을 이용하여 수행할 수 있으므로, 상세한 설명은 생략하기로 한다. 상기 저항 스위칭 메모리 소자의 제조 방법은 통상적인 CMOS 기술을 적용하여 구현될 수 있다.
도 7을 참조하면, 기판(110)을 제공한다. 기판(110)은, 실리콘층(112) 및 실리콘 산화물층(114)이 적층되어 구성될 수 있다. 이어서, 기판(110) 상에 하부 전극층(120)을 형성한다. 선택적으로, 하부 전극층(120)을 형성하기 전에 기판(110) 상에 접착층(122)을 형성할 수 있다. 접착층(122)은 기판(110)과 하부 전극층(120)을 접착하는 기능을 수행할 수 있다. 접착층(122)과 하부 전극층(120)은, 예를 들어 전자빔 증착(e-beam evaporation), 열 증착(thermal evaporation), 스퍼터링 (sputtering) 방법을 이용하여 형성할 수 있다.
도 8을 참조하면, 하부 전극층(120) 상에 절연층(180)을 형성한다. 절연층(180)은, 예를 들어 화학기상증착법(chemical vapor deposition, CVD), 플라즈마 강화 화학기상증착법(plasma-enhanced chemical vapor deposition, PECVD), 원자층 증착법(atomic layer deposition, ALD), 스퍼터링을 이용하여 형성할 수 있다.
도 9를 참조하면, 절연층(180)의 일부 영역을 제거하여, 하부 전극층(120)을 노출하는 비아홀(135)을 형성한다. 비아홀(135)은, 예를 들어 KrF 리소그래피 방법과 반응성 이온 식각 방법을 이용하여 형성할 수 있다.
이어서, 비아홀(135) 내에 하부 전극층(120) 상에 위치하고, 할라이드 페로브스카이트 물질 내에서 전도성 필라멘트의 형성과 파괴에 의하여 저항 스위칭 동작을 수행하도록 다중층으로 이루어진 저항 스위칭층(130)을 형성한다.
저항 스위칭층(130)을 형성하는 단계는, 비아홀(135) 내에 하부 전극층(120) 상에 전도성 필라멘트 형성층(140)을 형성하는 단계; 및 전도성 필라멘트 형성층(140) 상에 제1 금속 도핑층(150)을 형성하는 단계;를 포함할 수 있다.
저항 스위칭층(130)을 형성하는 단계는 하기의 도 10 내지 도 12를 참조하여 상세하게 설명하기로 한다.
도 10을 참조하면, 비아홀(135) 내에 하부 전극층(120) 상에 금속 할로겐층(142)을 형성한다. 금속 할로겐층(142)은 열증착을 이용하여 형성될 수 있고, 예를 들어 PbI2, PbBr2, PbCl2, SnI2, SnBr2, SnCl2, GeI2, GeBr2, 및 GeCl2 중 적어도 어느 하나의 물질을 포함할 수 있다.
도 11을 참조하면, 금속 할로겐층(142)에 유기 할로겐 물질을 투입하여 상기 할라이드 페로브스카이트 물질을 형성함으로써, 전도성 필라멘트 형성층(140)을 형성한다.
상기 금속 할로겐층은, PbI2, PbBr2, PbCl2, SnI2, SnBr2, SnCl2, GeI2, GeBr2, 및 GeCl2 중 적어도 어느 하나의 물질을 포함할 수 있다. 상기 유기 할로겐 물질은, CH3NH3I, CH3NH3Br, CH3NH3Cl, CH3CH2NH3I, CH3CH2NH3Br, CH3CH2NH3Cl, HC(NH2)2I, HC(NH2)2Br, HC(NH2)2Cl, C(NH2)3I, C(NH2)3Br, C(NH2)3Cl, (C4H9NH3)2I, (C4H9NH3)2Br, (C4H9NH3)2Cl, (C6H5CH2NH3)2I, (C6H5CH2NH3)2Br, (C6H5CH2NH3)2Cl, (C6H5CH2CH2NH3)2I, (C6H5CH2CH2NH3)2Br, (C6H5CH2CH2NH3)2Cl, (HOOC(CH2)4NH3)2I, (HOOC(CH2)4NH3)2Br, 및 (HOOC(CH2)4NH3)2Cl 중 적어도 어느 하나의 물질을 포함할 수 있다. 상기 할라이드 페로브스카이트 물질은, CH3NH3PbI3, CH3NH3PbBr3, CH3NH3PbCl3, CH3NH3SnI3, CH3NH3SnBr3, CH3NH3SnCl3, CH3NH3GeI3, CH3NH3GeBr3, CH3NH3GeCl3, CH3CH2NH3PbI3, CH3CH2NH3PbBr3, CH3CH2NH3PbCl3, CH3CH2NH3SnI3, CH3CH2NH3SnBr3, CH3CH2NH3SnCl3, CH3CH2NH3GeI3, CH3CH2NH3GeBr3, CH3CH2NH3GeCl3, [HC(NH2)2]PbI3, [HC(NH2)2]PbBr3, [HC(NH2)2]PbCl3, [HC(NH2)2]SnI3, [HC(NH2)2]SnBr3, [HC(NH2)2]SnCl3, [HC(NH2)2]GeI3, [HC(NH2)2]GeBr3, [HC(NH2)2]GeCl3, C(NH2)3PbI3, C(NH2)3PbBr3, C(NH2)3PbCl3, C(NH2)3SnI3, C(NH2)3SnBr3, C(NH2)3SnCl3, C(NH2)3GeI3, C(NH2)3GeBr3, C(NH2)3GeCl3, (C4H9NH3)2PbI4, (C4H9NH3)2PbBr4, (C4H9NH3)2PbCl4, (C4H9NH3)2SnI4, (C4H9NH3)2SnBr4, (C4H9NH3)2SnCl4, (C4H9NH3)2GeI4, (C4H9NH3)2GeBr4, (C4H9NH3)2GeCl4, (C6H5CH2NH3)2PbI4, (C6H5CH2NH3)2PbBr4, (C6H5CH2NH3)2PbCl4, (C6H5CH2NH3)2SnI4, (C6H5CH2NH3)2SnBr4, (C6H5CH2NH3)2SnCl4, (C6H5CH2NH3)2GeI4, (C6H5CH2NH3)2GeBr4, (C6H5CH2NH3)2GeCl4, (C6H5CH2CH2NH3)2PbI4, (C6H5CH2CH2NH3)2PbBr4, (C6H5CH2CH2NH3)2PbCl4, (C6H5CH2CH2NH3)2SnI4, (C6H5CH2CH2NH3)2SnBr4, (C6H5CH2CH2NH3)2SnCl4, (C6H5CH2CH2NH3)2GeI4, (C6H5CH2CH2NH3)2GeBr4, (C6H5CH2CH2NH3)2GeCl4, (HOOC(CH2)4NH3)2PbI4, (HOOC(CH2)4NH3)2PbBr4, (HOOC(CH2)4NH3)2PbCl4, (HOOC(CH2)4NH3)2SnI4, (HOOC(CH2)4NH3)2SnBr4, (HOOC(CH2)4NH3)2SnCl4, (HOOC(CH2)4NH3)2GeI4, (HOOC(CH2)4NH3)2GeBr4 및 (HOOC(CH2)4NH3)2GeCl4 중 적어도 어느 하나를 포함할 수 있다.
도 12를 참조하면, 전도성 필라멘트 형성층(140) 상에 제1 금속 도핑층(150)을 형성한다. 제1 금속 도핑층(150)은 산화물 타겟과 금속 타겟을 함께 사용하는 코스퍼터링(co-sputtering)을 이용하여 금속의 도핑 농도의 구배를 가지도록 형성할 수 있다. 예를 들어, 금속으로서 은을 제공하는 은 타겟과 산화물로서 아연 산화물을 제공하는 아연 산화물 타겟을 코스퍼터링(co-sputtering)을 수행하여, 은 도핑 아연 산화물층을 제1 금속 도핑층(150)으로서 형성할 수 있다.
이어서, 저항 스위칭층(130) 상에, 즉 제1 금속 도핑층(150) 상에 상부 전극층(170)을 형성하여, 도 5의 저항 스위칭 메모리 소자(100c)를 완성한다. 상부 전극층(170)은, 예를 들어 전자빔 증착, 열 증착, 스퍼터링 방법을 이용하여 형성할 수 있다.
실험예
이하, 본 발명의 이해를 돕기 위해 바람직한 실험예를 제시한다. 다만, 하기의 실험예는 본 발명의 이해를 돕기 위한 것일 뿐, 본 발명이 하기의 실험예에 의해 한정되는 것은 아니다.
물질 준비
직경 250 nm의 비아홀 패턴들을 가지는 실리콘 웨이퍼를 기판으로 사용하였다. 상기 유기 할로겐 물질로 C4H9NH3Br (GreatCell Solar)을 준비하고, 상기 금속 할로겐 물질로 PbBr2 (98% 이상의 순도, Sigma-Aldrich)를 준비하였다. 아세톤(99.5% 순도, Samchun chemical, Korea)과 에탄올(95% 순도, Samchun chemical, Korea)을 준비하였다.
저항 스위칭 메모리 소자의 제조
상기 기판을 아세톤, 에탄올, 및 증류수를 이용하여 10분 동안 세정하였다. 상기 기판 상에 하부 전극층으로서 백금 전극층을 형성하였다.
이어서, 기상 증착을 순차적으로 수행하여 전도성 필라멘트 형성층을 구성하는 할라이드 페로브스카이트 물질을 형성하였다.
먼저, 열증착 공정을 이용하여 6x10-6 torr의 진공 압력 하에서 PbBr2 박막을 상기 비아홀 내에 형성하였다. 상기 PbBr2 박막은 상기 금속 할로겐층에 해당된다. 이어서, 상기 PbBr2 박막을 상기 유기 할로겐 물질인 C4H9NH3Br (또는 BABr) 기체에 노출하여, 상기 PbBr2 를 (C4H9NH3)2PbBr4 로 변화시켰다. 상기 PbBr2 를 (C4H9NH3)2PbBr4 변환 공정은 글로브 박스 내에 진행하였다. 상기 (C4H9NH3)2PbBr4 는 2차원 층상형 할라이드 페로브스카이트 물질이다. 상기 (C4H9NH3)2PbBr4 를 형성하는 공정은 150℃의 온도에서 3 시간 동안 수행하였다. 이에 따라, 상기 2차원 층상형 할라이드 페로브스카이트 물질로 구성된 전도성 필라멘트 형성층을 형성한다.
이어서, 상기 비아홀 내에 상기 전도성 필라멘트 형성층 상에 금속 도핑층으로서 은 도핑 아연 산화물층을 형성하였다. 상기 은 도핑 아연 산화물층은 코스퍼터링(co-sputtering) 공정을 이용하여 형성하였다. 상기 스퍼터링 공정에 은(Ag) 타겟과 아연 산화물(ZnO) 타겟을 동시에 사용하였다. 상기 스퍼터링 동안에, 상기 아연 산화물 타겟에 인가된 교류 스퍼터링 전력은 100 W 이었고, 상기 은 타겟에 인가된 직류 스퍼터링 전력은 100 W 이었다. 상기 스퍼터링은 10 mtorr 증착 압력 하에서 아르곤 가스의 유동하에 수행되었다. 상기 은 도핑 아연 산화물층은 상기 전도성 필라멘트 형성층 내에서 전도성 필라멘트 형성을 위한 은 함량을 제어하는 층으로서 기능할 수 있다.
이어서, 전자빔 증착을 이용하여 상기 은 도핑 아연 산화물층 상에 상부 전극층으로서 알루미늄 전극층을 증착하였다.
저항 스위칭 메모리 소자의 특성분석
상기 저항 스위칭 메모리 소자의 전기적 특성은 프로브 스테이션에서 반도체 파라미터 분석기(4200A-SCS, KEITHLEY)를 이용하여 측정하였다. 상기 저항 스위칭 메모리 소자의 전기적 특성을 측정하는 동안에, 상기 상부 전극층에 바이어스 전압을 인가하고, 상기 하부 전극층은 접지하였다.
상기 저항 스위칭 메모리 소자의 내구성 특성을 측정하기 위하여, 펄스 측정기(4225-PMU, Keithley)를 사용하였다. 상기 저항 스위칭 메모리 소자의 스위칭 속도는 파형 발생기(33600A, Keysight) 및 오실로스코프(TDS 5054, Tektronix)를 이용하여 측정하였다. 상기 저항 스위칭 메모리 소자의 스위칭 속도를 상기 파형 발생기로부터 하나의 셋 펄스 또는 리셋 펄스를 상기 저항 스위칭 메모리 소자에 인가하여 측정하였다. 상기 저항 스위칭 메모리 소자의 저항 상태를 확인하기 위하여, 상기 반도체 파라미터 분석기를 이용하여 직류 전압을 인가하였다.
도 13은 본 발명의 일실시예에 따른 저항 스위칭 메모리 소자의 전도성 필라멘트 형성층을 구성하는 2차원 층상형 할라이드 페로브스카이트 물질을 도시하는 모식도이다.
도 13을 참조하면, 상기 2차원 층상형 할라이드 페로브스카이트 물질은, [PbBr6]4- 무기층이 2차원 층상형으로 배치되고, 두 층의 [PbBr6]4- 무기층들 사이에 하나의 [C4H9NH3]+ (부틸 암모늄)의 유기층이 개재된 형태를 가진다. 또한, 두 층의 [C4H9NH3]+ 의 유기층들 사이에 하나의 [PbBr6]4- 무기층이 개재된 형태를 가진다. 상기 부틸 암모늄(butyl ammonium)에서 백색은 메틸기를 나타내고, 흑색은 아미노기를 나타낸다.
도 14는 본 발명의 일실시예에 따른 저항 스위칭 메모리 소자의 전도성 필라멘트 형성층을 구성하는 2차원 층상형 할라이드 페로브스카이트 물질에 대한 X-선 회절 패턴을 도시하는 그래프이다.
도 14를 참조하면, 상기 PbBr2 로부터 (C4H9NH3)2PbBr4 의 2차원 층상형 할라이드 페로브스카이트 물질로 변화되는 것을 확인하기 위하여, X-선 회절 패턴 분석 결과가 나타나있다. 상기 X-선 회절 패턴의 6.6도, 12.2도, 및 19.2도에서 피크가 나타나며, 상기 피크들은 (002)면, (004)면, 및 (006)면에 각각 대응되며, (C4H9NH3)2PbBr4 에 해당된다. 따라서, (C4H9NH3)2PbBr4 의 2차원 층상형 할라이드 페로브스카이트 물질이 형성됨을 알 수 있다.
도 15는 본 발명의 일실시예에 따른 저항 스위칭 메모리 소자의 전류-전압 특성을 나타내는 그래프이다.
도 15를 참조하면, 전기적 측정 동안에, 상부 전극층에는 전기적 바이어스를 인가하였고, 하부 전극층은 접지하였다. 또한, 상기 저항 스위칭 메모리 소자의 파괴를 방지하기 위하여, 10-4 A의 제한 전류(compliance current, Icc)를 인가하였다. 전압은 0 V에서 0.5 V로, 0.5 V에서 0 V로, 0 V에서 -0.5 V로, 및 -0.5 V에서 0 V 로 스위핑하였다.
상기 전압을 0 V에서 0.5 V로 스위핑하면, 0.3 V에서 전류가 급격하게 증가하였고, 상기 저항 스위칭 메모리 소자가 고저항 상태(HRS, high resistance state)에서 저저항 상태(LRS, low resistance state)로 변화됨을 알 수 있다. 이어서, 상기 전압을 반대 방향으로 0.5 V에서 0 V로 스위핑하면, 상기 저저항 상태(LRS)가 유지되었다. 이어서, 상기 전압을 0 V에서 -0.5 V로 스위핑하면, -0.25 V에서 전류가 급격하게 감소하였고, 상기 저항 스위칭 메모리 소자가 저저항 상태(LRS)에서 고저항 상태(HRS)로 변화됨을 알 수 있다. 이어서, 상기 전압을 -0.5 V에서 0 V로 스위핑하면, 상기 고저항 상태(HRS)가 유지되었다.
고저항 상태(HRS)에서 저저항 상태(LRS)로의 저항의 변화는 전도성 필라멘트 형성층(140) 내의 은(Ag) 전도성 필라멘트의 형성과 관련된 것으로 분석된다. 반면, 저저항 상태(LRS)에서 고저항 상태(HRS)로의 저항의 변화는 전도성 필라멘트 형성층(140) 내의 상기 은(Ag) 전도성 필라멘트의 파괴와 관련된 것으로 분석된다.
도 15의 결과로부터, 상기 저항 스위칭 메모리 소자는 약 0.3 V의 낮은 셋 전압과 약 106의 높은 온/오프 비를 가지는 양극성(bipolar) 저항 스위칭 거동을 나타내는 것으로 분석된다.
도 16은 본 발명의 일실시예에 따른 저항 스위칭 메모리 소자의 연속적인 동작에 따른 내구성 및 저장된 정보의 안정성 특성을 나타내는 그래프들이다.
도 16의 (a)를 참조하면, 상기 저항 스위칭 메모리 소자의 내구성을 평가하기 위하여, 반복적인 펄스 동작을 이용하여 내구성 특성을 측정하였다. 셋 동작에서 5 V 및 100 μs 의 양 전압 펄스를 인가하고, 리셋 동작에서 -3 V 및 100 μs 의 음 전압 펄스를 인가하였다. 읽기 펄스는 0.1 V이었다. 상기 저항 스위칭 메모리 소자는 열화가 나타나지 않고, 104 사이클까지 안정된 셋 동작 및 리셋 동작을 나타내었다.
도 16의 (b)를 참조하면, 상기 저항 스위칭 메모리 소자의 안정성을 평가하기 위하여, 시간에 따른 데이터 유지 특성을 측정하였다. 읽기 전압을 0.1 V로 인가하여, 시간에 따른 저저항 상태(LRS) 및 고저항 상태(HRS)의 전류를 측정함으로써, 데이터 유지 특성을 측정하였다. 104 의 시간 범위에서, 상기 저저항 상태(LRS) 및 고저항 상태(HRS)는 106의 높은 온/오프 비를 유지하였으며, 따라서 우수한 데이터 유지 특성을 가짐을 알 수 있다.
상기 저항 스위칭 메모리 소자의 스위칭 거동은 아연 산화물층의 은의 거동과 관련되어 있다. 구체적으로, 상기 할라이드 페로브스카이트 기반 저항 스위칭 메모리 소자의 스위칭 메커니즘은 전도성 필라멘트의 형성에 기인한다. 상기 전도성 필라멘트 형성 메커니즘에 관련하여, 할라이드 페로브스카이트 물질 내의 저항 스위칭 거동을 설명하기 위하여, 전도성 필라멘트의 스위칭 메커니즘은 하기의 두 가지로 설명될 수 있다.
먼저, 할라이드 페로브스카이트 물질 내의 할로겐 이온에 의한 결함들이 낮은 에너지 장벽을 가지므로, 용이하게 이동할 수 있다. 상기 할라이드 페로브스카이트 물질이 CH3NH3PbBr3 인 경우에는, Br- 의 에너지 장벽이 0.23 eV 이고, 전기장에 의한 Br- 의 이동은 상기 CH3NH3PbBr3 내에서 전도성 필라멘트를 형성할 수 있다. 이러한 스위칭 거동은 전극의 종류에 무관하게 발생할 수 있다. 상기 저항 스위칭 메모리 소자 내에서, 스위칭 거동을 위한 Br- 의 이동의 영향은 은을 포함하지 않은 알루미늄/2차원 할라이드 페로브스카이트/백금 구조 소자와 알루미늄/아연 산화물/2차원 할라이드 페로브스카이트/백금 구조 소자를 이용하여 확인하였다.
그러나, 상기 두 개의 소자들에 고전압을 인가하면, 저항 스위칭 거동이 나타나지 않았다. 따라서, 상기 저항 스위칭 메모리 소자에서의 저항 스위칭 거동에는 은의 산화환원 반응에 의한 전도성 필라멘트의 형성이 큰 영향을 끼치는 것으로 분석된다. 상기 상부 전극층에 양의 전압을 인가하면, 아연 산화물층 내의 은 이온(Ag+)은 2차원 층상형 할라이드 페로브스카이트 물질을 통과하여 하부 전극층으로 이동하게 된다. 상기 은 이온(Ag+)은 상기 하부 전극층에서 전자를 받아 환원될 수 있다.
은 이온(Ag+)으로부터 은이 형성됨에 따라, 전도성 필라멘트가 형성될 수 있다. 상기 전도성 필라멘트가 상부 전극층과 전기적으로 연결되면, 상기 상부 전극층과 상기 하부 전극층은 전기적으로 연결되고, 따라서 저항은 고저항 상태(HRS)로부터 저저항 상태(LRS)로 변환된다. 이에 따라, 상기 저항 스위칭 메모리 소자는 셋 동작을 수행할 수 있다.
음 전압이 인가되면, 상기 저항 스위칭 메모리 소자가 리셋 동작을 수행할 수 있다. 상기 음 전압의 인가에 따라 상기 은은 다시 은 이온(Ag+)으로 변화되고, 상기 전도성 필라멘트가 파괴되고, 저항은 저저항 상태(LRS)로부터 고저항 상태(HRS)로 변환된다.
상기 저항 스위칭 메모리 소자의 스위칭 거동은 금속 도핑층을 구성하는 아연 산화물층 내의 은 농도에 의하여 영향받을 수 있다. 상기 아연 산화물층 내의 상기 은 농도는 코스퍼터링(co-sputtering) 공정에서 은 타겟에 인가되는 스퍼터링 전력에 의하여 제어될 수 있다. 그러나, 은의 농도가 너무 낮은 경우에는 상술한 저항 스위칭 거동을 나타내지 않고 문턱 스위칭 거동을 나타낸다. 예를 들어, 은 타겟에 대한 스퍼터링 전력이 50 W인 경우에는, 10-4 A의 제한 전류(Icc) 하에서, 문턱 스위칭 거동을 나타내었다. 상기 문턱 스위칭 거동을 설명하면, 0 V에서 1 V로 전압을 인가하면, 저항은 고저항 상태(HRS)에서 저저항 상태(LRS)로 변화하였고, 그러나, 상기 전압이 1 V 에서 0 V로 인가되면, 변화된 저항은 초기 상태로 되돌아갔다. 또한, 이러한 문턱 스위칭 거동은 음의 방향으로 전압을 인가하는 경우에도 측정되었다. 따라서, 은의 함량이 너무 낮은 경우에는 저항 스위칭 거동을 구현할 수 없다.
또한, 은 도핑 아연 산화물을 대신하여, 은으로만 구성된 상부 전극층으로 가지는 저항 스위칭 메모리를 제조하였다. 이러한 Ag/2차원 할라이드 페로브스카이트/Pt 소자는 저항 스위칭 거동을 나타내었으나, 최대 400 사이클까지만 동작이 가능하였다. 반면, 본 발명의 저항 스위칭 메모리 소자는, 은 도핑 아연 산화물을 포함하여, 30000 사이클까지에 대하여 안정적인 저항 스위칭 거동을 나타내었다.
따라서, 상기 아연 산화물층 내의 은의 농도는 저항 스위칭 메모리 소자의 스위칭 거동에 영향을 끼치는 것으로 분석되며, 최적화된 은의 농도가 제안될 필요가 있다.
도 17은 본 발명의 일실시예에 따른 저항 스위칭 메모리 소자의 신뢰성 특성을 나타내는 그래프들이다.
도 17의 (a)를 참조하면, 상기 저항 스위칭 메모리 소자의 안정성을 검증하기 위하여, 연속적인 250 사이클 동안의 고저항 상태(HRS)와 저저항 상태(LRS)의 누적 확률 분포를 나타낸다. 서로 분리된 저저항 상태(LRS)와 고저항 상태(HRS)에서 각각 전류가 안정적으로 유지되었다. 따라서, 상기 저항 스위칭 메모리 소자는 우수한 안정성을 가짐을 알 수 있다.
도 17의 (b)를 참조하면, 상기 저항 스위칭 메모리 소자의 균일성을 검증하기 위하여, 20개의 저항 스위칭 메모리 소자들에 대하여 고저항 상태(HRS)와 저저항 상태(LRS)를 측정하였다. 상기 측정은 10-4 A의 제한 전류(Icc)를 인가하고, 0 V => 0.5 V => 0 V 순서로의 양 전압 영역에서 전압을 인가하면서, 0.1 V 의 읽기 전압에서 수행하였다. 상기 고저항 상태(HRS)와 상기 저저항 상태(LRS) 각각은 상당한 수준의 균일성이 나타났으며, 평균 온/오프 비도 약 106 수준으로 모든 저항 스위칭 메모리 소자들에 대하여 유사한 값을 나타내었다. 따라서, 상기 저항 스위칭 메모리 소자는 우수한 균일성을 가짐을 알 수 있다.
이하에서는, 본 발명의 기술적 사상에 따른 저항 스위칭 메모리 소자의 다중 레벨 데이터 저장 능력의 가능성을 설명하기로 한다.
다중 레벨 데이터 저장 능력은 하나의 셀에 둘 이상의 데이터를 저장할 수 있는 능력으로서, 저항 스위칭 메모리 소자의 밀도를 증가시킬 수 있는 중요한 요소이다. 본 발명의 기술적 사상에 따른 저항 스위칭 메모리 소자는 높은 온/오프 비를 가지므로, 다중 레벨 데이터 저장 능력을 보유할 가능성이 있다.
도 18은 본 발명의 일실시예에 따른 저항 스위칭 메모리 소자의 다중 레벨 데이터 저장 능력을 나타내는 그래프들이다.
도 18의 (a)를 참조하면, 10-3 A, 10-4 A, 및 10-5 A의 세 개의 수준의 제한 전류(Icc) 하에서의 저항 스위칭 메모리 소자의 전류-전압 특성을 나타낸다. 상기 세 개의 수준의 제한 전류에 대하여 저저항 상태(LRS)가 세 개의 명백하게 구분된 그래프 특성을 나타냄을 알 수 있다. 즉, 상기 저저항 상태(LRS)는 상기 제한 전류에 의존하여 변화되었으며, 반면 고저항 상태(HRS)는 상기 제한 전류에 영향받지 않음을 알 수 있다.
도 18의 (b)를 참조하면, 10-3 A, 10-4 A, 및 10-5 A의 세가지 제한 전류(Icc) 하에서의 저항 스위칭 메모리 소자의 다중 레벨 저항 상태를 나타낸다. 저항 상태는 0.1 V의 읽기 전압에서, 제한 전류(Icc) 수준을 10-3 A, 10-4 A, 및 10-5 A의 세 개의 수준으로 변화시키면서, 상기 제한 전류 각각에 대하여 20 사이클로 측정하였다. 고저항 상태(HRS)는 거의 동일한 수준으로 균일하게 나타났다. 저저항 상태(LRS)는 상기 제한 전류에 따라 다른 구분된 수준으로 변화하였으며, 각각의 상기 제한 전류 하에서는 균일하게 유지되었다. 따라서, 상기 저항 스위칭 메모리 소자는 제한 전류를 제어하여 다중 레벨 데이터 저장 능력을 가짐을 알 수 있고, 이에 따라 다중 레벨 데이터 저장 소자로서 적용될 수 있다.
이하에서는, 본 발명의 기술적 사상에 따른 저항 스위칭 메모리 소자의 실제 적용을 위한 중요한 특성으로서 스위칭 속도를 설명하기로 한다.
도 19는 본 발명의 일실시예에 따른 저항 스위칭 메모리 소자의 스위칭 속도를 나타내는 그래프들이다.
도 19의 (a)는 5 V 및 300 ns 의 셋 펄스에서의 전류-전압 특성이고, 도 19의 (b)는 -4 V 및 100 ns 의 리셋 펄스에서의 전류-전압 특성이다. 각각의 내부 도면들은 셋 펄스와 리셋 펄스의 인가 방법을 나타낸다.
도 19를 참조하면, 셋 동작과 리셋 동작에 요구되는 펄스 폭에 의하여 상기 저항 스위칭 메모리 소자의 스위칭 속도를 측정하였다. 0 V 내지 0.25 V의 직류 전압 바이어스를 인가하여, 펄스 인가 전과 후의 상기 저항 스위칭 메모리 소자의 저항 상태를 측정하였다. 상기 범위에서의 전압 인가는 소자의 저항 상태에 영향을 미치지 않으며, 이는 상기 셋 전압이 0.25 V에 비하여 높기 때문이다. 300 ns의 펄스 폭을 가지는 5 V의 양 전압 펄스를 인가하면, 저항 상태는 고저항 상태(HRS)에서 저저항 상태(LRS)로 완전히 변화하였다. 100 ns의 펄스 폭을 가지는 -4 V의 음 전압 펄스를 인가하면, 저항 상태는 이와 반대로 저저항 상태(LRS)에서 고저항 상태(HRS)로 완전히 변화하였다. 상기 저항 스위칭 메모리 소자는 완전한 셋 동작 또는 리셋 동작을 항상 요구하는 것이 아니므로, 최적의 온/오프 비를 설정하여 더 빠른 동작을 구현할 수 있다.
이하에서는, 본 발명의 기술적 사상에 따른 저항 스위칭 메모리 소자의 실제 적용을 위한 중요한 특성으로서 장기 안정성을 설명하기로 한다. 실제로, 페로브스카이트 물질은 습도와 대기 조건에 민감하므로, 장기 안정성을 검증할 필요가 있다. 일반적인 경우에, 알루미늄 산화물 또는 아연 산화물 등을 이용하여 봉지층(encapsulation) 또는 보호막층(passivation)을 형성한다. 본 발명의 상기 저항 스위칭 메모리 소자에서는, 상기 할라이드 페로브스카이트 물질을 포함하는 상기 전도성 필라멘트 형성층을 덮는 은 도핑 아연 산화물로 구성된 상기 금속 도핑층이 저항 스위칭 거동을 제어하는 기능과 함께 보호막층의 기능을 수행할 수 있다.
도 20은 본 발명의 일실시예에 따른 저항 스위칭 메모리 소자의 대기 환경에서의 장기 안정성을 나타내는 그래프들이다.
도 20의 (a)는 전류-전압 특성이고, 도 20의 (b)는 저항 변화를 나타낸다.
도 20을 참조하면, 상기 저항 스위칭 메모리 소자는 10-4 A의 제한 전류(Icc) 하에서 대기 노출 후 15일이 지난 후까지 양극성(bipolar) 저항 스위칭 거동을 나타냄을 알 수 있다. 또한, 0.1 V의 읽기 전압에서 측정한 온/오프 비는 15일이 지난 후까지 특별한 열화가 발생하지 않고 유지되었다. 이러한 결과로부터, 상기 은 도핑 아연 산화물로 구성된 상기 금속 도핑층에 의하여 상기 할라이드 페로브스카이트 기반 저항 스위칭 메모리 소자의 안정성이 확보됨을 알 수 있다.
결론
본 발명의 기술적 사상에 따르면, 다중층 구조를 가지는 나노 크기의 저항 스위칭 메모리 소자를 제안한다. 상기 저항 스위칭 메모리 소자는 250 nm 직경의 비아홀 내에 2차원 층상형 할라이드 페로브스카이트 물질로 구성된 전도성 필라멘트 형성층과 은 도핑 아연 산화물로 구성된 금속 도핑층을 포함한다. 상기 2차원 층상형 할라이드 페로브스카이트 물질 상에 배치된 상기 은 도핑 아연 산화물은, 저항 스위칭 거동을 위하여 상기 할라이드 페로브스카이트 물질 내의 전도성 필라멘트 형성 및 파괴를 제어한다.
은을 단독으로 포함한 은 전극을 사용한 경우에는 400 사이클까지 내구성을 가지는 반면, 상기 은 도핑 아연 산화물을 사용하는 경우에는 30,000 사이클까지도 안정적인 저항 스위칭 거동을 나타내므로, 내구성이 향상됨을 알 수 있다.
상기 저항 스위칭 메모리 소자에서, 상기 은 도핑 아연 산화물에 도핑된 은의 농도를 제어하여, 상기 할라이드 페로브스카이트 내에 형성되는 은으로 구성된 상기 전도성 필라멘트에 의하여 유도된 스위칭 거동이 최적화할 수 있다.
상기 저항 스위칭 메모리 소자는 약 0.3 V의 낮은 동작 전압과 106의 높은 온/오프 비의 신뢰성있는 저항 스위칭 거동을 나타내고, 이에 따라 다중 레벨 데이터 저장 능력을 가짐을 알 수 있다.
상기 은 도핑 아연 산화물은 상기 할라이드 페로브스카이트 물질을 보호하는 보호막층으로 기능할 수 있다. 이에 따라, 대기 환경에서 할라이드 페로브스카이트 기반 저항 스위칭 메모리 소자의 신뢰성있는 동작을 제공할 수 있다. 상기 저항 스위칭 메모리 소자는 106의 높은 온/오프 비를 적어도 15일 동안 유지할 수 있다.
결과적으로, 상기 할라이드 페로브스카이트 내에 은을 주입하는 것을 제어함에 따라 할라이드 페로브스카이트 물질을 기반한 상기 저항 스위칭 메모리의 성능을 개선할 수 있다. 따라서, 순차적인 기상 증착을 이용하여 증착한 2차원 층상형 할라이드 페로브스카이트는 나노 크기의 고밀도 메모리 응용에 대하여 가능성이 있다.
이상에서 설명한 본 발명의 기술적 사상이 전술한 실시예 및 첨부된 도면에 한정되지 않으며, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것은, 본 발명의 기술적 사상이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
100, 100a, 100b, 100c: 저항 스위칭 메모리 소자,
110: 기판, 112: 실리콘층,
114: 실리콘 산화물층, 120: 하부 전극층,
122: 접착층, 130, 130a, 130b: 저항 스위칭층,
135: 비아홀, 140: 전도성 필라멘트 형성층,
142: 금속 할로겐층, 150: 제1 금속 도핑층,
158: 절연물 기지, 160: 제2 금속 도핑층,
170: 상부 전극층, 180: 절연층,
190: 전도성 필라멘트, 192: 금속,

Claims (19)

  1. 기판;
    상기 기판 상에 위치하는 하부 전극층;
    상기 하부 전극층 상에 위치하고, 할라이드 페로브스카이트 물질 내에서 전도성 필라멘트의 형성과 파괴에 의하여 저항 스위칭 동작을 수행하도록 다중층으로 이루어진 저항 스위칭층; 및
    상기 저항 스위칭층 상에 위치하는 상부 전극층;을 포함하는,
    저항 스위칭 메모리 소자.
  2. 제 1 항에 있어서,
    상기 저항 스위칭층은,
    상기 전도성 필라멘트를 형성하는 금속이 도핑된 금속 도핑층; 및
    상기 할라이드 페로브스카이트 물질을 포함하고, 그 내부에서 상기 금속에 의하여 상기 전도성 필라멘트가 형성되거나 또는 파괴되는 전도성 필라멘트 형성층;을 포함하는,
    저항 스위칭 메모리 소자.
  3. 제 2 항에 있어서,
    상기 전도성 필라멘트 형성층은 상기 하부 전극층 상에 위치하고,
    상기 금속 도핑층은 상기 전도성 필라멘트 형성층 상에 위치하는,
    저항 스위칭 메모리 소자.
  4. 제 2 항에 있어서,
    상기 금속 도핑층은 상기 하부 전극층 상에 위치하고,
    상기 전도성 필라멘트 형성층은 상기 금속 도핑층 상에 위치하는,
    저항 스위칭 메모리 소자.
  5. 제 2 항에 있어서,
    상기 금속 도핑층은 제1 금속 도핑층 및 제2 금속 도핑층을 포함하고,
    상기 제2 금속 도핑층은 상기 하부 전극층 상에 위치하고,
    상기 전도성 필라멘트 형성층은 상기 제2 금속 도핑층 상에 위치하고,
    상기 제1 금속 도핑층은 상기 전도성 필라멘트 형성층 상에 위치하는,
    저항 스위칭 메모리 소자.
  6. 제 2 항에 있어서,
    상기 금속 도핑층에 도핑된 상기 금속은 상기 전도성 필라멘트 형성층으로 이동하여 상기 전도성 필라멘트를 형성하고,
    상기 전도성 필라멘트는 상기 상부 전극층과 상기 하부 전극층을 전기적으로 연결하는,
    저항 스위칭 메모리 소자.
  7. 제 2 항에 있어서,
    상기 전도성 필라멘트 형성층에 형성되는 상기 전도성 필라멘트는 전기적 신호가 인가되면 형성되는 특성을 가지는,
    저항 스위칭 메모리 소자.
  8. 제 2 항에 있어서,
    상기 금속 도핑층은, 아연 산화물, 인듐 산화물, 인듐-아연 산화물, 인듐-갈륨 산화물, 아연-주석 산화물, 알루미늄-아연 산화물, 갈륨-아연 산화물, 인듐-아연-주석 산화물, 인듐-갈륨-아연 산화물, 인듐-갈륨-주석 산화물, 하프늄 산화물, 하프늄-지르코늄 산화물, 지르코늄 산화물, 탄탈륨 산화물, 티타늄 산화물, 텅스텐 산화물, 망간 산화물, 니켈 산화물, 마그네슘 산화물, 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물, 구리 산화물, 및 알루미늄 산화물 중 적어도 어느 하나를 포함하는,
    저항 스위칭 메모리 소자.
  9. 제 2 항에 있어서,
    상기 금속 도핑층은, 은, 구리, 철, 금, 티타늄, 아연, 마그네슘, 주석, 알루미늄, 텅스텐, 크롬, 몰리브덴, 백금, 탄탈륨, 망간, 및 이들의 합금 중 적어도 어느 하나가 도핑된,
    저항 스위칭 메모리 소자.
  10. 제 1 항에 있어서,
    상기 할라이드 페로브스카이트 물질은 ABX 구조를 가지는,
    (여기에서, "A"는 유기 양이온, "B"는 금속 양이온, 및 "X"는 할로겐 음이온을 의미함)
    저항 스위칭 메모리 소자.
  11. 제 1 항에 있어서,
    상기 할라이드 페로브스카이트 물질은, CH3NH3PbI3, CH3NH3PbBr3, CH3NH3PbCl3, CH3NH3SnI3, CH3NH3SnBr3, CH3NH3SnCl3, CH3NH3GeI3, CH3NH3GeBr3, CH3NH3GeCl3, CH3CH2NH3PbI3, CH3CH2NH3PbBr3, CH3CH2NH3PbCl3, CH3CH2NH3SnI3, CH3CH2NH3SnBr3, CH3CH2NH3SnCl3, CH3CH2NH3GeI3, CH3CH2NH3GeBr3, CH3CH2NH3GeCl3, [HC(NH2)2]PbI3, [HC(NH2)2]PbBr3, [HC(NH2)2]PbCl3, [HC(NH2)2]SnI3, [HC(NH2)2]SnBr3, [HC(NH2)2]SnCl3, [HC(NH2)2]GeI3, [HC(NH2)2]GeBr3, [HC(NH2)2]GeCl3, C(NH2)3PbI3, C(NH2)3PbBr3, C(NH2)3PbCl3, C(NH2)3SnI3, C(NH2)3SnBr3, C(NH2)3SnCl3, C(NH2)3GeI3, C(NH2)3GeBr3, C(NH2)3GeCl3, (C4H9NH3)2PbI4, (C4H9NH3)2PbBr4, (C4H9NH3)2PbCl4, (C4H9NH3)2SnI4, (C4H9NH3)2SnBr4, (C4H9NH3)2SnCl4, (C4H9NH3)2GeI4, (C4H9NH3)2GeBr4, (C4H9NH3)2GeCl4, (C6H5CH2NH3)2PbI4, (C6H5CH2NH3)2PbBr4, (C6H5CH2NH3)2PbCl4, (C6H5CH2NH3)2SnI4, (C6H5CH2NH3)2SnBr4, (C6H5CH2NH3)2SnCl4, (C6H5CH2NH3)2GeI4, (C6H5CH2NH3)2GeBr4, (C6H5CH2NH3)2GeCl4, (C6H5CH2CH2NH3)2PbI4, (C6H5CH2CH2NH3)2PbBr4, (C6H5CH2CH2NH3)2PbCl4, (C6H5CH2CH2NH3)2SnI4, (C6H5CH2CH2NH3)2SnBr4, (C6H5CH2CH2NH3)2SnCl4, (C6H5CH2CH2NH3)2GeI4, (C6H5CH2CH2NH3)2GeBr4, (C6H5CH2CH2NH3)2GeCl4, (HOOC(CH2)4NH3)2PbI4, (HOOC(CH2)4NH3)2PbBr4, (HOOC(CH2)4NH3)2PbCl4, (HOOC(CH2)4NH3)2SnI4, (HOOC(CH2)4NH3)2SnBr4, (HOOC(CH2)4NH3)2SnCl4, (HOOC(CH2)4NH3)2GeI4, (HOOC(CH2)4NH3)2GeBr4, 및 (HOOC(CH2)4NH3)2GeCl4 중 적어도 어느 하나를 포함하는,
    저항 스위칭 메모리 소자.
  12. 제 1 항에 있어서,
    상기 기판과 상기 하부 전극층 사이에 개재되어, 상기 기판과 상기 하부 전극층을 서로 접착시키는 접착층을 더 포함하는,
    저항 스위칭 메모리 소자.
  13. 기판;
    상기 기판 상에 위치하는 하부 전극층;
    상기 하부 전극층 상에 위치하고, 상기 하부 전극층을 노출하도록 관통하는 비아홀을 구비한 절연층;
    상기 비아홀 내에서 상기 하부 전극층 상에 위치하고, 할라이드 페로브스카이트 물질 내에서 전도성 필라멘트의 형성과 파괴에 의하여 저항 스위칭 동작을 수행하도록 다중층으로 이루어진 저항 스위칭층; 및
    상기 저항 스위칭층 상에 위치하는 상부 전극층;을 포함하는,
    저항 스위칭 메모리 소자.
  14. 제 13 항에 있어서,
    상기 절연층은, 상기 저항 스위칭층의 측벽을 형성하여, 상기 저항 스위치층을 개별화하는,
    저항 스위칭 메모리 소자.
  15. 제 13 항에 있어서,
    상기 절연층은, 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물, 하프늄 산화물, 티타늄 산화물, 탄탈륨 산화물, 알루미늄 산화물, 지르코늄 산화물, 텅스텐 산화물, 망간 산화물, 니켈 산화물, 마그네슘 산화물, 및 구리 산화물 중 적어도 어느 하나를 포함하는,
    저항 스위칭 메모리 소자.
  16. 기판 상에 하부 전극층을 형성하는 단계;
    상기 하부 전극층 상에 절연층을 형성하는 단계;
    상기 절연층의 일부 영역을 제거하여, 상기 하부 전극층을 노출하는 비아홀을 형성하는 단계;
    상기 비아홀 내에 상기 하부 전극층 상에 위치하고, 할라이드 페로브스카이트 물질 내에서 전도성 필라멘트의 형성과 파괴에 의하여 저항 스위칭 동작을 수행하도록 다중층으로 이루어진 저항 스위칭층을 형성하는 단계; 및
    상기 저항 스위칭층 상에 상부 전극층을 형성하는 단계;를 포함하는,
    저항 스위칭 메모리 소자의 제조방법.
  17. 제 16 항에 있어서,
    상기 저항 스위칭층을 형성하는 단계는,
    상기 비아홀 내에 상기 하부 전극층 상에 전도성 필라멘트 형성층을 형성하는 단계; 및
    상기 전도성 필라멘트 형성층 상에 금속 도핑층을 형성하는 단계;를 포함하는,
    저항 스위칭 메모리 소자의 제조방법.
  18. 제 17 항에 있어서,
    상기 전도성 필라멘트 형성층을 형성하는 단계는,
    상기 비아홀 내에 상기 하부 전극층 상에 금속 할로겐층을 형성하는 단계; 및
    상기 금속 할로겐층에 유기 할로겐 물질을 투입하여 상기 할라이드 페로브스카이트 물질을 형성함으로써, 상기 전도성 필라멘트 형성층을 형성하는 단계;를 포함하는,
    저항 스위칭 메모리 소자의 제조방법.
  19. 제 18 항에 있어서,
    상기 금속 할로겐층은 PbI2, PbBr2, PbCl2, SnI2, SnBr2, SnCl2, GeI2, GeBr2, 및 GeCl2 중 적어도 어느 하나의 물질을 포함하고,
    상기 유기 할로겐 물질은 CH3NH3I, CH3NH3Br, CH3NH3Cl, CH3CH2NH3I, CH3CH2NH3Br, CH3CH2NH3Cl, HC(NH2)2I, HC(NH2)2Br, HC(NH2)2Cl, C(NH2)3I, C(NH2)3Br, C(NH2)3Cl, (C4H9NH3)2I, (C4H9NH3)2Br, (C4H9NH3)2Cl, (C6H5CH2NH3)2I, (C6H5CH2NH3)2Br, (C6H5CH2NH3)2Cl, (C6H5CH2CH2NH3)2I, (C6H5CH2CH2NH3)2Br, (C6H5CH2CH2NH3)2Cl, (HOOC(CH2)4NH3)2I, (HOOC(CH2)4NH3)2Br, 및 (HOOC(CH2)4NH3)2Cl 중 적어도 어느 하나의 물질을 포함하고,
    상기 할라이드 페로브스카이트 물질은 CH3NH3PbI3, CH3NH3PbBr3, CH3NH3PbCl3, CH3NH3SnI3, CH3NH3SnBr3, CH3NH3SnCl3, CH3NH3GeI3, CH3NH3GeBr3, CH3NH3GeCl3, CH3CH2NH3PbI3, CH3CH2NH3PbBr3, CH3CH2NH3PbCl3, CH3CH2NH3SnI3, CH3CH2NH3SnBr3, CH3CH2NH3SnCl3, CH3CH2NH3GeI3, CH3CH2NH3GeBr3, CH3CH2NH3GeCl3, [HC(NH2)2]PbI3, [HC(NH2)2]PbBr3, [HC(NH2)2]PbCl3, [HC(NH2)2]SnI3, [HC(NH2)2]SnBr3, [HC(NH2)2]SnCl3, [HC(NH2)2]GeI3, [HC(NH2)2]GeBr3, [HC(NH2)2]GeCl3, C(NH2)3PbI3, C(NH2)3PbBr3, C(NH2)3PbCl3, C(NH2)3SnI3, C(NH2)3SnBr3, C(NH2)3SnCl3, C(NH2)3GeI3, C(NH2)3GeBr3, C(NH2)3GeCl3, (C4H9NH3)2PbI4, (C4H9NH3)2PbBr4, (C4H9NH3)2PbCl4, (C4H9NH3)2SnI4, (C4H9NH3)2SnBr4, (C4H9NH3)2SnCl4, (C4H9NH3)2GeI4, (C4H9NH3)2GeBr4, (C4H9NH3)2GeCl4, (C6H5CH2NH3)2PbI4, (C6H5CH2NH3)2PbBr4, (C6H5CH2NH3)2PbCl4, (C6H5CH2NH3)2SnI4, (C6H5CH2NH3)2SnBr4, (C6H5CH2NH3)2SnCl4, (C6H5CH2NH3)2GeI4, (C6H5CH2NH3)2GeBr4, (C6H5CH2NH3)2GeCl4, (C6H5CH2CH2NH3)2PbI4, (C6H5CH2CH2NH3)2PbBr4, (C6H5CH2CH2NH3)2PbCl4, (C6H5CH2CH2NH3)2SnI4, (C6H5CH2CH2NH3)2SnBr4, (C6H5CH2CH2NH3)2SnCl4, (C6H5CH2CH2NH3)2GeI4, (C6H5CH2CH2NH3)2GeBr4, (C6H5CH2CH2NH3)2GeCl4, (HOOC(CH2)4NH3)2PbI4, (HOOC(CH2)4NH3)2PbBr4, (HOOC(CH2)4NH3)2PbCl4, (HOOC(CH2)4NH3)2SnI4, (HOOC(CH2)4NH3)2SnBr4, (HOOC(CH2)4NH3)2SnCl4, (HOOC(CH2)4NH3)2GeI4, (HOOC(CH2)4NH3)2GeBr4 및 (HOOC(CH2)4NH3)2GeCl4 중 적어도 어느 하나를 포함하는,
    저항 스위칭 메모리 소자의 제조방법.
KR1020210017595A 2021-02-08 2021-02-08 할라이드 페로브스카이트를 포함하는 저항 스위칭 메모리 소자 및 그 제조 방법 KR102497052B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020210017595A KR102497052B1 (ko) 2021-02-08 2021-02-08 할라이드 페로브스카이트를 포함하는 저항 스위칭 메모리 소자 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210017595A KR102497052B1 (ko) 2021-02-08 2021-02-08 할라이드 페로브스카이트를 포함하는 저항 스위칭 메모리 소자 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20220114288A true KR20220114288A (ko) 2022-08-17
KR102497052B1 KR102497052B1 (ko) 2023-02-09

Family

ID=83110671

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210017595A KR102497052B1 (ko) 2021-02-08 2021-02-08 할라이드 페로브스카이트를 포함하는 저항 스위칭 메모리 소자 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR102497052B1 (ko)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4526587B2 (ja) * 2006-07-27 2010-08-18 パナソニック株式会社 不揮発性半導体記憶装置およびその製造方法
KR20120006018A (ko) * 2009-03-31 2012-01-17 인터몰레큘러 인코퍼레이티드 저항성 메모리들을 위한 제어된 로컬화된 결함 경로들
KR20130097139A (ko) * 2010-06-18 2013-09-02 쌘디스크 3디 엘엘씨 저항-스위칭 층들을 구비한 메모리 셀의 구성
KR20160010338A (ko) 2014-07-18 2016-01-27 애피컬 리미티드 비디오 분석 방법
KR20170049758A (ko) * 2015-10-28 2017-05-11 세종대학교산학협력단 유-무기 하이브리드 페로브스카이트를 저항변화층으로 구비하는 저항변화 메모리 소자 및 그의 제조방법
KR20170089726A (ko) * 2016-01-27 2017-08-04 에스케이하이닉스 주식회사 스위칭 소자, 이의 제조 방법, 스위칭 소자를 선택 소자로서 포함하는 저항 변화 메모리 장치

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4526587B2 (ja) * 2006-07-27 2010-08-18 パナソニック株式会社 不揮発性半導体記憶装置およびその製造方法
KR20120006018A (ko) * 2009-03-31 2012-01-17 인터몰레큘러 인코퍼레이티드 저항성 메모리들을 위한 제어된 로컬화된 결함 경로들
KR20130097139A (ko) * 2010-06-18 2013-09-02 쌘디스크 3디 엘엘씨 저항-스위칭 층들을 구비한 메모리 셀의 구성
KR20160010338A (ko) 2014-07-18 2016-01-27 애피컬 리미티드 비디오 분석 방법
KR20170049758A (ko) * 2015-10-28 2017-05-11 세종대학교산학협력단 유-무기 하이브리드 페로브스카이트를 저항변화층으로 구비하는 저항변화 메모리 소자 및 그의 제조방법
KR20170089726A (ko) * 2016-01-27 2017-08-04 에스케이하이닉스 주식회사 스위칭 소자, 이의 제조 방법, 스위칭 소자를 선택 소자로서 포함하는 저항 변화 메모리 장치

Also Published As

Publication number Publication date
KR102497052B1 (ko) 2023-02-09

Similar Documents

Publication Publication Date Title
Wu et al. Capping CsPbBr 3 with ZnO to improve performance and stability of perovskite memristors
JP5154138B2 (ja) ｎ＋界面層を備えた可変抵抗ランダムアクセスメモリ素子
US7511294B2 (en) Resistive memory element with shortened erase time
KR102527408B1 (ko) 스위칭 소자 및 저항 변화 메모리 장치의 제조 방법
US10217797B2 (en) Switching device, and resistive random access memory including the same as a selection device
US20100090172A1 (en) Stabilized resistive switching memory
US9177998B2 (en) Method of forming an asymmetric MIMCAP or a Schottky device as a selector element for a cross-bar memory array
KR20080064353A (ko) 저항 메모리 소자 및 그 제조 방법
JP2007300100A (ja) 可変抵抗物質を含む不揮発性メモリ素子
KR20120046327A (ko) 혼합된-금속-원자가 화합물에 기초한 멤리스터
WO2009140305A1 (en) Correlated electron material and process for making
KR20120010050A (ko) 비휘발성 메모리요소 및 이를 포함하는 메모리소자
US20090302301A1 (en) Resistance ram device having a carbon nano-tube and method for manufacturing the same
JP2007158325A (ja) 双方向ショットキーダイオードを備えるクロスポイント型抵抗メモリ装置
KR102464065B1 (ko) 스위칭 소자, 이의 제조 방법, 스위칭 소자를 선택 소자로서 포함하는 저항 변화 메모리 장치
Pei et al. Forming free bipolar ReRAM of Ag/a-IGZO/Pt with improved resistive switching uniformity through controlling oxygen partial pressure
US10312442B2 (en) Non-volatile memory devices, RRAM devices and methods for fabricating RRAM devices with magnesium oxide insulator layers
Aziz et al. Improved memory performance of ALD grown HfO2 films by nitrogen doping
US8859329B2 (en) Memory cells and methods of forming memory cells
US9666798B1 (en) Switching elements, resistive random access memory devices including the same, and methods of manufacturing the switching elements and the resistive random access memory devices
US20170338409A1 (en) Switching element, resistive memory device including switching element, and methods of manufacturing the same
US9444042B2 (en) Memory cells and methods of forming memory cells
KR102497052B1 (ko) 할라이드 페로브스카이트를 포함하는 저항 스위칭 메모리 소자 및 그 제조 방법
US11600775B2 (en) Conductive amorphous oxide contact layers
US9825099B2 (en) Switching element, switching element array, and resistive random access memory including switching element, and methods of manufacturing the same

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right