KR20170042176A - 반도체 패키지 - Google Patents

반도체 패키지 Download PDF

Info

Publication number
KR20170042176A
KR20170042176A KR1020150141825A KR20150141825A KR20170042176A KR 20170042176 A KR20170042176 A KR 20170042176A KR 1020150141825 A KR1020150141825 A KR 1020150141825A KR 20150141825 A KR20150141825 A KR 20150141825A KR 20170042176 A KR20170042176 A KR 20170042176A
Authority
KR
South Korea
Prior art keywords
adhesive layer
substrate
semiconductor chip
mounting groove
sensor unit
Prior art date
Application number
KR1020150141825A
Other languages
English (en)
Inventor
임창현
이태훈
정대훈
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020150141825A priority Critical patent/KR20170042176A/ko
Priority to US15/181,480 priority patent/US20170101307A1/en
Publication of KR20170042176A publication Critical patent/KR20170042176A/ko

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/008—MEMS characterised by an electronic circuit specially adapted for controlling or driving the same
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/0045—Packages or encapsulation for reducing stress inside of the package structure
    • B81B7/0048—Packages or encapsulation for reducing stress inside of the package structure between the MEMS die and the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01D—MEASURING NOT SPECIALLY ADAPTED FOR A SPECIFIC VARIABLE; ARRANGEMENTS FOR MEASURING TWO OR MORE VARIABLES NOT COVERED IN A SINGLE OTHER SUBCLASS; TARIFF METERING APPARATUS; MEASURING OR TESTING NOT OTHERWISE PROVIDED FOR
    • G01D11/00—Component parts of measuring arrangements not specially adapted for a specific variable
    • G01D11/24—Housings ; Casings for instruments
    • G01D11/245—Housings for sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B81B2201/0228—Inertial sensors
    • B81B2201/0235—Accelerometers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B81B2201/0264—Pressure sensors
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/01—Microstructural systems or auxiliary parts thereof comprising a micromechanical device connected to control or processing electronics, i.e. Smart-MEMS
    • B81B2207/012—Microstructural systems or auxiliary parts thereof comprising a micromechanical device connected to control or processing electronics, i.e. Smart-MEMS the micromechanical device and the control or processing electronics being separate parts in the same package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1605—Shape
    • H01L2224/16052—Shape in top view
    • H01L2224/16055—Shape in top view being circular or elliptic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1605—Shape
    • H01L2224/16057—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26122—Auxiliary members for layer connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/26145—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29011—Shape comprising apertures or cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2902—Disposition
    • H01L2224/29034—Disposition the layer connector covering only portions of the surface to be connected
    • H01L2224/29035—Disposition the layer connector covering only portions of the surface to be connected covering only the peripheral area of the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48105—Connecting bonding areas at different heights
    • H01L2224/48106—Connecting bonding areas at different heights the connector being orthogonal to a side surface of the semiconductor or solid-state body, e.g. parallel layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10158—Shape being other than a cuboid at the passive surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Pressure Sensors (AREA)
  • Micromachines (AREA)

Abstract

기판 상에 적층되는 반도체 칩에 접착층이 적층되는 설치홈이 형성되어 접착층의 두께를 증가시켜 외력에 따른 충격량을 보다 더 잘 흡수할 수 있으나, 두께 증가를 감소시킬 수 있는 반도체 패키지가 개시된다.

Description

반도체 패키지{Semi-conductor package}
본 발명은 반도체 패키지에 관한 것이다.
최근 새로운 어플리케이션(application) 적용을 위해서 기존 대비 높은 정확도의 센서 개발이 필요하다. 그리고, 정확한 상태 변화를 측정하기 위해서는 원하지 않는 스트레스(Stress)의 영향을 최소화하는 것이 필요하다.
이를 위해, 반도체 패키지 구조, 소자 구조 변경 등을 통한 다양한 시도가 이루어지고 있다.
또한, 모바일 어플리케이션, 특히 웨어러블 어플리케이션(Wearable Application) 적용을 위해 낮은 두께의 센서 모듈 구현이 중요하다. 하지만, 기판, 반도체 칩, 센서를 적층하여 제작할 경우 접착층 두께로 인해 모듈 전체의 두께를 맞추기 어려운 상황이 발생될 수 있는 문제가 있다.
따라서, 전체 반도체 패키지 두께의 증대 없이 접착층 두께를 증대시켜 외력 차단 효과를 부여할 수 있는 반도체 패키지 구조의 개발이 필요한 실정이다.
대한민국 공개특허공보 제2013-0057485호
전체 두께의 증가 없이 외력에 따른 충격량을 감소시킬 수 있는 반도체 패키지가 제공된다.
본 발명의 일 실시예에 따른 반도체 패키지는 기판 상에 적층되는 반도체 칩에 접착층이 적층되는 설치홈이 형성되어 접착층의 두께를 증가시켜 외력에 따른 충격량을 보다 더 잘 흡수할 수 있으나, 두께 증가를 감소시킬 수 있다.
전체 두께의 증가 없이 외력에 따른 충격량을 감소시킬 수 있는 효과가 있다.
도 1은 본 발명의 일 실시예에 따른 반도체 패키지를 나타내는 개략 구성도이다.
도 2는 본 발명의 일 실시예에 따른 반도체 패키지의 반도체 칩를 나타내는 평면도이다.
도 3은 본 발명의 반도체 패키지의 제1 변형 실시예를 나타내는 구성도이다.
도 4는 반도체 패키지의 제1 변형 실시예에 구비되는 반도체 칩을 나타내는 평면도이다.
도 5는 본 발명에 따른 반도체 패키지의 제2 변형 실시예를 나타내는 구성도이다.
도 6은 본 발명에 따른 반도체 패키지의 제3 변형 실시예를 나타내는 구성도이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 형태들을 설명한다. 그러나, 본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시 형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 당해 기술분야에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 도면에서 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있다.
도 1은 본 발명의 일 실시예에 따른 반도체 패키지를 나타내는 개략 구성도이고, 도 2는 본 발명의 일 실시예에 따른 반도체 패키지의 반도체 칩를 나타내는 평면도이다.
도 1 및 도 2를 참조하면, 본 발명의 일 실시예에 따른 반도체 패키지(100)는 일예로서, 기판(110), 반도체 칩(120), 접착층(130), 센서부(140)를 포함하여 구성될 수 있다.
기판(110)은 플레이트 형상을 가지며, 패턴층(미도시)이 구비될 수 있다. 한편, 기판(110)의 상면에는 반도체 칩(120)의 실장을 위한 전극층(미도시)이 형성될 수 있다. 즉, 반도체 칩(120)는 기판(110) 상에 적층될 수 있다.
반도체 칩(ASIC, Application specific integranted circuit, 120)은 기판(110) 상에 실장된다. 한편, 반도체 칩(120)에는 식각 공정에 의해 형성되는 설치홈(122)이 형성될 수 있다.
일예로서, 바닥면을 식각한 반도체 칩(120)을 뒤집어서 기판(110) 상에 실장하면, 식각한 깊이에 해당되는 만큼의 두께가 추가적으로 증가될 수 있다.
또한, 반도체 칩(120)에 형성되는 설치홈(122)은 상부에서 바라볼 때, 도 2에 도시된 바와 같이 사각형 형상을 가질 수 있다. 다만, 이에 한정되지 않으며, 설치홈(122)의 형상을 센서부(130)의 형상에 따라 다양하게 변형 가능할 것이다. 즉, 센서부(130)의 형상에 대응되는 형상으로 설치홈(122)이 형성될 수 있으며, 예를 들어 상부에서 바라볼 때 삼각형, 원형, 육각형 형상 등 다양한 형상으로 변경 가능할 것이다.
그리고, 설치홈(122)의 깊이는 접착층(130)의 두께에 대응하는 깊이를 가질 수 있다.
한편, 반도체 칩(120)의 저면에는 기판(110) 상에 적층되기 위한 솔더볼(124)이 구비될 수 있다. 솔더볼(124)은 반도체 칩(120)의 저면에 복수개가 상호 이격 배치되며, 기판(110) 상면에 형성되는 전극층(미도시)에 접합될 수 있다.
이와 같이, 규소(Si)가 주성분인 반도체 칩(120)과 솔더볼(124)의 열팽창 계수의 차이가 작기 때문에 열팽창 계수의 차이에 따른 접합 불량을 감소시킬 수 있는 것이다.
접착층(130)은 설치홈(122) 내에 적층된다. 일예로서, 접착층(130)은 다이 부착 필름(Die Attach Film)과 같이 폴리머 재질의 본딩 레이어(Bonding layer)로 구성될 수 있다.
그리고, 상기에서 설명한 바와 같이, 접착층(130)은 설치홈(122)의 깊이에 대응되는 두께를 가질 수 있다. 나아가, 접착층(130)은 연질의 재질로 이루어질 수 있다.
이와 같이, 접착층(130)이 설치홈(122)의 깊이에 대응되는 두께를 가지며 연질의 재질을 가지므로, 외력이 가해지는 경우 충격량을 접착층(130)이 흡수할 수 있다. 이에 따라, 외력이 가해지는 경우 충격량이 센서부(140)로 전달되는 것을 감소시킬 수 있다.
나아가, 접착층(130)이 설치홈(122) 내에 배치되도록 적층되므로, 접착층(130)에 의한 반도체 패키지(100)의 두께 증가를 방지할 수 있다.
센서부(140)는 접착층(130) 상에 적층된다. 센서부(140)는 접착층(130)에 적층되는 센서 다이(142)와, 센서 다이(142)에 설치되는 압력센서(144)를 구비할 수 있다.
한편, 압력센서(144)와 기판(110)은 와이어 본딩을 통해 전기적으로 연결될 수 있다.
그리고, 본 실시예에서는 센서부(140)에 압력센서(144)가 구비되는 경우를 예로 들어 설명하고 있으나, 이에 한정되지 않으며 센서부(140)에 구비되는 센서의 종류를 다양하게 변경 가능할 것이다.
상기한 바와 같이, 접착층(130)이 설치홈(122)의 깊이에 대응되는 두께를 가지며 연질의 재질을 가지므로, 외력이 가해지는 경우 충격량을 접착층(130)이 흡수할 수 있다. 이에 따라, 외력이 가해지는 경우 충격량이 센서부(140)로 전달되는 것을 감소시킬 수 있다.
나아가, 접착층(130)이 설치홈(122) 내에 배치되도록 적층되므로, 접착층(130)에 의한 반도체 패키지(100)의 두께 증가를 방지할 수 있다.
이하에서는 도면을 참조하여 본 발명의 다른 실시예에 따른 반도체 패키지를 설명하기로 한다.
도 3은 본 발명의 반도체 패키지의 제1 변형 실시예를 나타내는 구성도이고, 도 4는 반도체 패키지의 제1 변형 실시예에 구비되는 반도체 칩을 나타내는 평면도이다.
도 3 및 도 4를 참조하면, 본 발명의 제1 변형 실시예에 따른 반도체 패키지(200)는 기판(110), 반도체 칩(220), 접착층(130) 및 센서부(140)를 포함하여 구성될 수 있다.
기판(110)은 플레이트 형상을 가지며, 패턴층(미도시)이 구비될 수 있다. 한편, 기판(110)의 상면에는 반도체 칩(120)의 실장을 위한 전극층(미도시)이 형성될 수 있다. 즉, 반도체 칩(120)는 기판(110) 상에 적층될 수 있다.
반도체 칩(220)의 설치홈(222)은 상부에서 바라볼 때, 사각형 고리 형상을 가질 수 있다. 즉, 반도체 칩(220)의 전체 두께가 얇아질 경우, 온도 변동 등의 상황에서 반도체 칩의 측정 등의 특성이 변동되어 센서부(140)에 의한 출력 특성이 저하될 가능성이 있으므로, 센서부(140)와 접합되는 부분에만 설치홈(222)을 형성한다.
이와 같이 반도체 칩(220) 중 두께에 민감하게 영향 받을 수 있는 측정 부분 등은 두께가 두꺼운 부분에 배치하고, 두께에 영향이 적거나 없는 부분을 설치홈(222)이 형성된 두께가 얇은 부분에 배치할 수 있다.
다만, 이에 한정되지 않으며, 설치홈(222)의 형상은 센서부(140)의 형상에 따라 다양하게 변형 가능할 것이다. 즉, 센서부(140)의 형상에 대응되는 형상으로 설치홈(222)이 형성될 수 있으며, 예를 들어 상부에서 바라볼 때 삼각형 고리, 원형 고리, 육각형 고리 형상 등 다양한 형상으로 변경 가능할 것이다.
그리고, 설치홈(222)의 깊이는 접착층(130)의 두께에 대응하는 깊이를 가질 수 있다.
또한, 반도체 칩(220)의 저면에는 기판(110) 상에 적층되기 위한 솔더볼(224)이 구비될 수 있다. 솔더볼(224)은 반도체 칩(220)의 저면에 복수개가 상호 이격 배치되며, 기판(110) 상면에 형성되는 전극층(미도시)에 접합될 수 있다.
이와 같이, 규소(Si)가 주성분인 반도체 칩(220)과 솔더볼(224)의 열팽창 계수의 차이가 작기 때문에 열팽창 계수의 차이에 따른 접합 불량을 감소시킬 수 있는 것이다.
접착층(130)은 설치홈(222) 내에 적층된다. 일예로서, 접착층(130)은 다이 부착 필름(Die Attach Film)과 같이 폴리머 재질의 본딩 레이어(Bonding layer)로 구성될 수 있다.
그리고, 상기에서 설명한 바와 같이, 접착층(130)은 설치홈(122)의 깊이에 대응되는 두께를 가질 수 있다. 나아가, 접착층(130)은 연질의 재질로 이루어질 수 있다.
이와 같이, 접착층(130)이 설치홈(122)의 깊이에 대응되는 두께를 가지며 연질의 재질을 가지므로, 외력이 가해지는 경우 충격량을 접착층(130)이 흡수할 수 있다. 이에 따라, 외력이 가해지는 경우 충격량이 센서부(140)로 전달되는 것을 감소시킬 수 있다.
나아가, 접착층(130)이 설치홈(122) 내에 배치되도록 적층되므로, 접착층(130)에 의한 반도체 패키지(100)의 두께 증가를 방지할 수 있다.
센서부(140)는 접착층(130) 상에 적층된다. 센서부(140)는 접착층(130)에 적층되는 센서 다이(142)와, 센서 다이(142)에 설치되는 압력센서(144)를 구비할 수 있다.
한편, 압력센서(144)와 기판(110)은 와이어 본딩을 통해 전기적으로 연결될 수 있다.
그리고, 본 실시예에서는 센서부(140)에 압력센서(144)가 구비되는 경우를 예로 들어 설명하고 있으나, 이에 한정되지 않으며 센서부(140)에 구비되는 센서의 종류를 다양하게 변경 가능할 것이다.
상기한 바와 같이, 접착층(130)이 설치홈(222)의 깊이에 대응되는 두께를 가지며 연질의 재질을 가지므로, 외력이 가해지는 경우 충격량을 접착층(130)이 흡수할 수 있다. 이에 따라, 외력이 가해지는 경우 충격량이 센서부(140)로 전달되는 것을 감소시킬 수 있다.
나아가, 접착층(130)이 설치홈(222) 내에 배치되도록 적층되므로, 접착층(130)에 의한 반도체 패키지(200)의 두께 증가를 방지할 수 있다.
더하여, 센서부(140)와 접합되는 부분에만 설치홈(222)을 형성하므로, 반도체 칩(220) 중 두께에 민감하게 영향 받을 수 있는 측정 부분 등은 두께가 두꺼운 부분에 배치하고, 두께에 영향이 적거나 없는 부분을 설치홈(222)이 형성된 두께가 얇은 부분에 배치할 수 있다.
따라서, 설치홈(222)의 형성에 의한 측정 불량을 감소시킬 수 있는 것이다.
도 5는 본 발명에 따른 반도체 패키지의 제2 변형 실시예를 나타내는 구성도이다.
도 5를 참조하면, 반도체 패키지(300)는 기판(110), 반도체 칩(120), 접착층(130) 및 센서부(340)를 구비할 수 있다.
기판(110)은 플레이트 형상을 가지며, 패턴층(미도시)이 구비될 수 있다. 한편, 기판(110)의 상면에는 반도체 칩(120)의 실장을 위한 전극층(미도시)이 형성될 수 있다. 즉, 반도체 칩(120)는 기판(110) 상에 적층될 수 있다.
반도체 칩(ASIC, Application specific integranted circuit, 120)은 기판(110) 상에 실장된다. 한편, 반도체 칩(120)에는 식각 공정에 의해 형성되는 설치홈(122)이 형성될 수 있다.
일예로서, 바닥면을 식각한 반도체 칩(120)을 뒤집어서 기판(110) 상에 실장하면, 식각한 깊이에 해당되는 만큼의 두께가 추가적으로 증가될 수 있다.
또한, 반도체 칩(120)에 형성되는 설치홈(122)은 상부에서 바라볼 때, 도 2에 도시된 바와 같이 사각형 형상을 가질 수 있다. 다만, 이에 한정되지 않으며, 설치홈(122)의 형상을 센서부(130)의 형상에 따라 다양하게 변형 가능할 것이다. 즉, 센서부(130)의 형상에 대응되는 형상으로 설치홈(122)이 형성될 수 있으며, 예를 들어 상부에서 바라볼 때 삼각형, 원형, 육각형 형상 등 다양한 형상으로 변경 가능할 것이다.
그리고, 설치홈(122)의 깊이는 접착층(130)의 두께에 대응하는 깊이를 가질 수 있다.
한편, 반도체 칩(120)의 저면에는 기판(110) 상에 적층되기 위한 솔더볼(124)이 구비될 수 있다. 솔더볼(124)은 반도체 칩(120)의 저면에 복수개가 상호 이격 배치되며, 기판(110) 상면에 형성되는 전극층(미도시)에 접합될 수 있다.
이와 같이, 규소(Si)가 주성분인 반도체 칩(120)와 솔더볼(124)의 열팽창 계수의 차이가 작기 때문에 열팽창 계수의 차이에 따른 접합 불량을 감소시킬 수 있는 것이다.
접착층(130)은 설치홈(122) 내에 적층된다. 일예로서, 접착층(130)은 다이 부착 필름(Die Attach Film)과 같이 폴리머 재질의 본딩 레이어(Bonding layer)로 구성될 수 있다.
그리고, 상기에서 설명한 바와 같이, 접착층(130)은 설치홈(122)의 깊이에 대응되는 두께를 가질 수 있다. 나아가, 접착층(130)은 연질의 재질로 이루어질 수 있다.
이와 같이, 접착층(130)이 설치홈(122)의 깊이에 대응되는 두께를 가지며 연질의 재질을 가지므로, 외력이 가해지는 경우 충격량을 접착층(130)이 흡수할 수 있다. 이에 따라, 외력이 가해지는 경우 충격량이 센서부(140)로 전달되는 것을 감소시킬 수 있다.
나아가, 접착층(130)이 설치홈(122) 내에 배치되도록 적층되므로, 접착층(130)에 의한 반도체 패키지(100)의 두께 증가를 방지할 수 있다.
센서부(340)는 구동체(341), 가요기판부(342), 지지체(343) 및 하부캡(344)을 포함한다.
보다 구체적으로, 상기 가요기판부(342)는 가요기판, 압전재료(PZT) 및 전극으로 이루어지고, 상기 가요기판은 실리콘 또는 SOI(Silicon On Insulator)기판으로 이루어지고, 압전소자 및 전극을 증착하여, 구동전극(미도시)과 감지전극(미도시)을 형성시킨다. 상기 구동전극은 상기 구동체를 구동시키기 위한 것이고, 상기 감지전극은 구동전극의 이동을 감지하여 관성력을 검출하기 위한 것이다.
그리고 상기 가요기판부(342)에는 구동체(341)가 변위가능하도록 결합되고, 상기 구동체(341)는 가요기판부(342)의 구동전극에 접압이 인가됨에 따라 이동된다.
또한, 상기 지지체(343)는 상기 구동체(341) 및 가요기판부(342)를 지지하고, 상기 구동체(341)는 상기 지지체(113)에 의해 부유된 상태로 자유이동 가능하도록 지지된다.
그리고, 구동체(341), 가요기판부(342), 지지체(343)는 에칭공정에 의해 일체로 이루어질 수 있다.
또한, 상기 하부캡(344)은 상기 구동체(341)를 커버함과 동시에 반도체 칩(120)에 상기 센서부(340)를 지지 결합시키기 위한 것이다. 그리고 상기 하부캡(344)은 상기 구동체(341) 및 지지체(343)와 동일한 재료인 실리콘으로 이루어지거나, 유사한 열팽창계수를 갖는 파이렉스(Pyrex)유리 등을 이용할 수 있으나, 가공성 및 공정성을 고려하여 동일 재료인 실리콘을 이용하는 것이 바람직하다.
또한, 상기 하부캡(344)은 공정성 및 경제성을 고려하여 상기 지지체(343)에 웨이퍼 레벨 본딩으로 결합시키는 것이 바람직하며, 압전박막 소자의 특성을 유지하기 위해 300℃ 이하 저온공정에서 이루어지는 것이 바람직하다. 그리고, 보다 바람직하게는 포토레지스트 또는 에폭시를 이용한 폴리머 본딩이 바람직하고, 이에 따라 본딩부(B)가 형성된다.
이와 같이, 센서부(340)는 관성센서, 즉 가속도 센서를 구비할 수 있다. 다만, 이에 한정되는 것은 아니며, 다양한 센서가 센서부(340)에 구비될 수 있을 것이다.
상기한 바와 같이, 접착층(130)이 설치홈(122)의 깊이에 대응되는 두께를 가지며 연질의 재질을 가지므로, 외력이 가해지는 경우 충격량을 접착층(130)이 흡수할 수 있다. 이에 따라, 외력이 가해지는 경우 충격량이 센서부(340)로 전달되는 것을 감소시킬 수 있다.
나아가, 접착층(130)이 설치홈(222) 내에 배치되도록 적층되므로, 접착층(130)에 의한 반도체 패키지(300)의 두께 증가를 방지할 수 있다.
도 6은 본 발명에 따른 반도체 패키지의 제3 변형 실시예를 나타내는 구성도이다.
도 6을 참조하면, 반도체 패키지(400)는 기판(410), 반도체 칩(120), 접착층(130), 센서부(140) 및 캡부재(450)를 포함한다.
기판(410)은 플레이트 형상을 가지며, 패턴층(미도시)이 구비될 수 있다. 한편, 기판(410)의 상면에는 반도체 칩(120)의 실장을 위한 전극층(미도시)이 형성될 수 있다. 즉, 반도체 칩(120)는 기판(410) 상에 적층될 수 있다.
기판(410)에는 저면에 메인 기판(10)에의 설치를 위한 솔더볼(416)이 설치될 수 있다.
반도체 칩(ASIC, Application specific integranted circuit, 120)은 기판(410) 상에 실장된다. 한편, 반도체 칩(120)에는 식각 공정에 의해 형성되는 설치홈(122)이 형성될 수 있다.
일예로서, 바닥면을 식각한 반도체 칩(120)을 뒤집어서 기판(410) 상에 실장하면, 식각한 깊이에 해당되는 만큼의 두께가 추가적으로 증가될 수 있다.
또한, 반도체 칩(120)에 형성되는 설치홈(122)은 상부에서 바라볼 때, 도 2에 도시된 바와 같이 사각형 형상을 가질 수 있다. 다만, 이에 한정되지 않으며, 설치홈(122)의 형상을 센서부(130)의 형상에 따라 다양하게 변형 가능할 것이다. 즉, 센서부(130)의 형상에 대응되는 형상으로 설치홈(122)이 형성될 수 있으며, 예를 들어 상부에서 바라볼 때 삼각형, 원형, 육각형 형상 등 다양한 형상으로 변경 가능할 것이다.
그리고, 설치홈(122)의 깊이는 접착층(130)의 두께에 대응하는 깊이를 가질 수 있다.
한편, 반도체 칩(120)의 저면에는 기판(110) 상에 적층되기 위한 솔더볼(124)이 구비될 수 있다. 솔더볼(124)은 반도체 칩(120)의 저면에 복수개가 상호 이격 배치되며, 기판(110) 상면에 형성되는 전극층(미도시)에 접합될 수 있다.
이와 같이, 규소(Si)가 주성분인 반도체 칩(120)과 솔더볼(124)의 열팽창 계수의 차이가 작기 때문에 열팽창 계수의 차이에 따른 접합 불량을 감소시킬 수 있는 것이다.
접착층(130)은 설치홈(122) 내에 적층된다. 일예로서, 접착층(130)은 다이 부착 필름(Die Attach Film)과 같이 폴리머 재질의 본딩 레이어(Bonding layer)로 구성될 수 있다.
그리고, 상기에서 설명한 바와 같이, 접착층(130)은 설치홈(122)의 깊이에 대응되는 두께를 가질 수 있다. 나아가, 접착층(130)은 연질의 재질로 이루어질 수 있다.
이와 같이, 접착층(130)이 설치홈(122)의 깊이에 대응되는 두께를 가지며 연질의 재질을 가지므로, 외력이 가해지는 경우 충격량을 접착층(130)이 흡수할 수 있다. 이에 따라, 외력이 가해지는 경우 충격량이 센서부(140)로 전달되는 것을 감소시킬 수 있다.
나아가, 접착층(130)이 설치홈(122) 내에 배치되도록 적층되므로, 접착층(130)에 의한 반도체 패키지(100)의 두께 증가를 방지할 수 있다.
센서부(140)는 접착층(130) 상에 적층된다. 센서부(140)는 접착층(130)에 적층되는 센서 다이(142)와, 센서 다이(142)에 설치되는 압력센서(144)를 구비할 수 있다.
한편, 압력센서(144)와 기판(110)은 와이어 본딩을 통해 전기적으로 연결될 수 있다.
그리고, 본 실시예에서는 센서부(140)에 압력센서(144)가 구비되는 경우를 예로 들어 설명하고 있으나, 이에 한정되지 않으며 센서부(140)에 구비되는 센서의 종류를 다양하게 변경 가능할 것이다.
또한, 캡부재(450)는 기판(410)과 함께 밀폐 공간을 형성한다. 한편, 캡부재(450)는 금속 또는 플라스틱 재질로 이루어질 수 있으며, 하단부가 개방된 박스 형상을 가질 수 있다.
이와 같이, 캡부재(450)와 기판(410)에 의해 형성되는 밀폐 공간에 센서부(140)가 배치되므로, 외부 충격에 의한 센서부(140)의 파손을 방지할 수 있다.
상기한 바와 같이, 기판(410)의 저면에 솔더볼(416)이 구비되므로, 솔더링을 통해 반도체 패키지(400)를 메인 기판(10) 상에 설치할 수 있는 것이다.
한편, 상기에서는 센서부가 압력센서 또는 관성센서를 구비하는 경우를 예로 들어 설명하고 있으나, 이에 한정되지 않으며, 기타 MEMS 센서/액추에이터 구조에 대한 패키지에 적용될 수 있을 것이다.
이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 수정 및 변형이 가능하다는 것은 당 기술분야의 통상의 지식을 가진 자에게는 자명할 것이다.
100, 200, 300, 400 : 반도체 패키지
110, 410 : 기판
120, 220 : 반도체 칩
130 : 접착층
140, 340 : 센서부

Claims (16)

  1. 기판;
    상기 기판 상에 실장되며, 설치홈이 형성되는 반도체 칩;
    상기 설치홈에 적층되는 접착층; 및
    상기 접착층 상에 적층되는 센서부;
    를 포함하는 반도체 패키지.
  2. 제1항에 있어서,
    상기 접착층의 두께는 상기 설치홈의 깊이에 대응되는 반도체 패키지.
  3. 제1항에 있어서,
    상기 반도체 칩의 저면에는 상기 기판 상에 적층되기 위한 솔더볼이 형성되는 반도체 패키지.
  4. 제1항에 있어서,
    상기 설치홈은 사각형 고리 형상을 가지는 반도체 패키지.
  5. 제1항에 있어서,
    상기 설치홈은 사각형 형상을 가지는 반도체 패키지.
  6. 제1항에 있어서,
    상기 센서부는 상기 접착층에 적층되는 센서 다이와, 상기 센서 다이에 설치되는 압력센서를 구비하는 반도체 패키지.
  7. 제6항에 있어서,
    상기 압력센서와 상기 기판은 와이어 본딩을 통해 전기적으로 연결되는 반도체 패키지.
  8. 제1항에 있어서,
    상기 센서부는 가속도 센서로 구성되는 반도체 패키지.
  9. 제1항에 있어서,
    상기 기판의 저면에는 메인 기판에의 설치를 위한 솔더볼이 설치되는 반도체 패키지.
  10. 제1항에 있어서,
    상기 기판과 함께 밀폐 공간을 형성하는 캡부재를 더 포함하는 반도체 패키지.
  11. 제10항에 있어서,
    상기 캡부재는 금속 또는 플라스틱 재질로 이루어지는 반도체 패키지.
  12. 제1항에 있어서,
    상기 접착층은 폴리머 재질로 이루어지는 반도체 패키지.
  13. 저면에 메인 기판에의 설치를 위한 솔더볼이 형성되는 기판;
    상기 기판 상에 실장되며, 상면으로부터 만입 형성되는 설치홈이 구비되는 반도체 칩;
    상기 설치홈에 적층되는 접착층;
    상기 접착층 상에 적층되는 센서부; 및
    상기 기판과 함께 밀폐 공간을 형성하는 캡부재;
    를 포함하는 반도체 패키지.
  14. 제13항에 있어서,
    상기 접착층의 두께는 상기 설치홈의 깊이에 대응되는 반도체 패키지.
  15. 제13항에 있어서,
    상기 설치홈은 사각형 고리 형상 또는 사각형 형상을 가지는 반도체 패키지.
  16. 제13항에 있어서,
    상기 센서부와 상기 기판은 와이어 본딩을 통해 전기적으로 연결되는 반도체 패키지.
KR1020150141825A 2015-10-08 2015-10-08 반도체 패키지 KR20170042176A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020150141825A KR20170042176A (ko) 2015-10-08 2015-10-08 반도체 패키지
US15/181,480 US20170101307A1 (en) 2015-10-08 2016-06-14 Semiconductor package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150141825A KR20170042176A (ko) 2015-10-08 2015-10-08 반도체 패키지

Publications (1)

Publication Number Publication Date
KR20170042176A true KR20170042176A (ko) 2017-04-18

Family

ID=58499551

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150141825A KR20170042176A (ko) 2015-10-08 2015-10-08 반도체 패키지

Country Status (2)

Country Link
US (1) US20170101307A1 (ko)
KR (1) KR20170042176A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10579882B1 (en) * 2016-09-20 2020-03-03 Apple Inc. Sensor module
KR102437764B1 (ko) 2017-12-20 2022-08-30 삼성전자주식회사 센서 패키지, 센서 패키지의 제조 방법, 및 리드 구조체의 제조 방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19852967B4 (de) * 1998-11-17 2004-05-27 Micronas Gmbh Messeinrichtung mit einer Halbleiteranordnung
US6441503B1 (en) * 2001-01-03 2002-08-27 Amkor Technology, Inc. Bond wire pressure sensor die package
US7919842B2 (en) * 2009-03-17 2011-04-05 Texas Instruments Incorporated Structure and method for sealing cavity of micro-electro-mechanical device
US9013011B1 (en) * 2011-03-11 2015-04-21 Amkor Technology, Inc. Stacked and staggered die MEMS package and method

Also Published As

Publication number Publication date
US20170101307A1 (en) 2017-04-13

Similar Documents

Publication Publication Date Title
EP3252449B1 (en) Miniaturized load sensor device having low sensitivity to thermo-mechanical packaging stress, in particular force and pressure sensor
US9046546B2 (en) Sensor device and related fabrication methods
US8522613B2 (en) Acceleration sensor
US10329141B2 (en) Encapsulated device of semiconductor material with reduced sensitivity to thermo-mechanical stresses
US20170107097A1 (en) Inter-poly connection for parasitic capacitor and die size improvement
US8127617B2 (en) Pressure sensor, manufacturing method thereof, and electronic component provided therewith
WO2007079454A3 (en) Pressure sensor with silicon frit bonded cap
JP2019050396A (ja) パターン化されたインターポーザを備えるパッケージ化マイクロチップ
CN107892268B (zh) 压力传感器及其制造方法
US11473991B2 (en) Low-pressure sensor with stiffening ribs
WO2007020701A1 (ja) 加速度センサ装置
US9073750B2 (en) Manufacturing method of micro-electro-mechanical system device and micro-electro-mechanical system device made thereby
US20170001857A1 (en) Sensor element and method of manufacturing the same
KR20170042176A (ko) 반도체 패키지
JP2006250760A (ja) センサ
KR101892793B1 (ko) 압력 센서
US20150355220A1 (en) Inertial sensor module having hermetic seal formed of metal and multi-axis sensor employing the same
JP2010085143A (ja) 加速度センサー
JP2007322191A (ja) 半導体加速度センサ
US9963339B2 (en) Sensor device
JP5343678B2 (ja) 半導体装置およびその製造方法
JP2003028892A (ja) 加速度センサ
JP2006250550A (ja) センサ
JP2008122304A (ja) 静電容量式加速度センサ
KR20150142015A (ko) 미소 전자 기계 디바이스 및 제조 방법