KR20170041912A - 마이크로 픽 앤드 본드 조립체 - Google Patents

마이크로 픽 앤드 본드 조립체 Download PDF

Info

Publication number
KR20170041912A
KR20170041912A KR1020177007178A KR20177007178A KR20170041912A KR 20170041912 A KR20170041912 A KR 20170041912A KR 1020177007178 A KR1020177007178 A KR 1020177007178A KR 20177007178 A KR20177007178 A KR 20177007178A KR 20170041912 A KR20170041912 A KR 20170041912A
Authority
KR
South Korea
Prior art keywords
substrate
μpnb
psa
led
pedestal
Prior art date
Application number
KR1020177007178A
Other languages
English (en)
Other versions
KR102143680B1 (ko
Inventor
피터 엘 창
치트라 파와쉐
마이클 메이베리
지아-훙 청
Original Assignee
인텔 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인텔 코포레이션 filed Critical 인텔 코포레이션
Publication of KR20170041912A publication Critical patent/KR20170041912A/ko
Application granted granted Critical
Publication of KR102143680B1 publication Critical patent/KR102143680B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H01L21/6833—Details of electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Device Packages (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Die Bonding (AREA)

Abstract

마이크로 픽-앤드-본드 헤드, 조립 방법, 및 디바이스 조립체가 제공된다. 실시예에서, 마이크로 픽-앤드-본드 헤드는 (마이크로) LED와 같은 마이크로 디바이스 요소를 한꺼번에 소스 기판으로부터 LED 디스플레이 기판과 같은 타겟 기판으로 전달한다. 소스 기판 상의 앵커 및 해제 구조물은 디바이스 요소가 소스 기판으로부터 분리될 수 있게 하며, 감압성 접착제(PSA)는 디바이스 요소가 마이크로 픽-앤드-본드 헤드의 받침대에 일시적으로 부착될 수 있게 한다. 디바이스 요소가 타겟 기판에 영구적으로 부착되면, PSA 인터페이스는 인터페이스 층의 박리 및/또는 열분해를 통해서 타파될 수 있다.

Description

마이크로 픽 앤드 본드 조립체{MICRO PICK AND BOND ASSEMBLY}
밀리미터 횡방향 칩 치수를 갖는 다수의 IC 칩 또는 다이를 기판 상에 집적하는 종래의 IC 조립체와 대조적으로, 마이크로 디바이스 조립체는 마이크로미터 영역(예를 들면, 1-10 ㎛)의 횡방향 칩 치수를 갖는 전자 및/또는 광학 요소를 집적한다. 다이 격리, 취급, 접합 및 상호연결은 기존의 IC 조립체보다 마이크로 디바이스 조립체에서 한층 더 도전 과제이다. 예를 들어, 전통적인 픽-앤드-플레이스 방법은 횡방향(XY) 치수로 ∼200 ㎛까지 및 두께(Z)로 100 ㎛까지의 디바이스를 취급할 수 있다. 이러한 커다란 칩 두께로 인해, 패키지의 소형화를 가능하게 하는 상호연결을 형성하기가 어렵다.
개발중인 마이크로 디바이스 조립 기술은, 수십 마이크로미터의 횡방향 치수와 ∼1 ㎛의 Z두께를 갖는 마이크로 다이스를 조립체에 집적할 수 있는 것으로 나타난 소위 전사 인쇄 방법을 포함한다. 하나의 예시적 전사 인쇄 기술은 수천 개의 정전 클램핑 포인트를 제공하는 정교한 MEMS 프린트 헤드에 의존한다. 다른 예시적 전사 인쇄 기술은 납땜 접합과 같은 고온 칩 접합 기술과 호환성이 없는 폴리디메틸실록산(PDMS)에 의한 저온 접합에 의존한다.
전자 디스플레이는 진보된 마이크로 디바이스 조립 기술로부터 이익을 얻을 수 있는 하나의 영역이다. 전자 디스플레이 기술은 전자 기기의 중요한 사용자 인터페이스로서 최근에 급속히 진보하고 있다. 지금까지, 액정 디스플레이(LCD) 기술은 대형 포맷(예를 들면, 텔레비전)과 모바일 디바이스 양자에서 지배적인 디스플레이 기술이었다. 그러나 현재의 LCD 기반 디스플레이는 백라이트 소스(예를 들면, LED 또는 CFL 등)로부터의 빛의 ∼5 %를 통과시킬 뿐이며, 이는 취약한 전력 효율, 불충분한 일광 디스플레이 조명, 및 취약한 시야각을 초래한다.
유기 발광 다이오드(OLED) 디스플레이 기술에 대해 상당한 연구 개발이 이루어졌다. OLED 디스플레이는 LCD에 비해서 디스플레이 전력 효율을 급격하게는 아니지만 향상시킨다. OLED 기술은 또한 현재 색상 퇴색에 시달리며, 이는 디스플레이 내구성/수명의 감소로 이어진다. 연구 중에 있는 다른 차세대 디스플레이 기술은 무기 LED(iLED)로도 지칭되는 결정성 LED이다. 결정성 LED 디스플레이는 결정성 반도체 LED 칩의 어레이에 의존한다. 결정성 LED 디스플레이는 예를 들어 하나의 화소 또는 픽셀당 하나의 LED 칩을 사용할 수 있다. 결정성 LED의 전력 효율은 OLED의 전력 효율보다 한 자릿수 더 효율적이지만, 대량 제조 공정은 디스플레이 용도로 입증되지 않았다. 결정성 LED의 기술적 과제 중 하나는, 방대한 개수의 초소형 결정성 LED가 모놀리식 성장/제조 매체로부터 통제된 발광을 가능하게 하는 방식으로 전기적으로 상호접속되는 공간적으로 큰 어레이로 전송될 필요가 있다는 것이다. 현재 디스플레이 해상도(예를 들면, HD)의 경우에는, 디스플레이 영역의 1인치 사각형 내에서 각각 미크론 스케일(예를 들면, 한 변에서 5 ㎛ 이하)인 수십만 개의 결정성 LED 요소를 예상할 수 있다.
따라서 결정성 LED 디스플레이를 조립할 수 있는 마이크로-접합 기술이 유리하다.
본 명세서에 기재된 재료는 첨부 도면에 예시적으로 및 비제한적으로 도시되어 있다. 설명의 간명함을 위해, 도면에 도시된 요소들은 반드시 실척으로 도시되지 않는다. 예를 들어, 일부 요소의 치수는 다른 요소에 대해 과장될 수도 있다. 또한, 적절하다고 생각되는 경우, 참조 부호는 대응하거나 유사한 요소를 나타내기 위해 여러 도면에서 반복된다.
도 1은 실시예에 따른, 조립체 내에 마이크로 디바이스 요소를 집적하기에 적합한 마이크로-픽-앤드-본드(pick-and-bond)(μPnB) 방법을 나타내는 흐름도이다.
도 2a, 도 2b 및 도 2c는 실시예에 따른, μPnB 소스 기판 내의 예시적 결정성 LED 요소의 단면도이다.
도 3a, 도 3b 및 도 3c는 실시예에 따른, μPnB 타겟 기판 내의 예시적 구조물의 단면도이다.
도 4a, 도 4b 및 도 4c는 실시예에 따른, μPnB 방법에서의 픽 작업이 수행될 때의 예시적 작업의 단면도이다.
도 5a, 도 5b 및 도 5c는 실시예에 따른, μPnB 방법에서의 접합 작업이 수행될 때의 예시적 작업의 단면도이다.
도 6a는 실시예에 따른 예시적 μPnB 조립 공구의 등각도이다.
도 6b는 실시예에 따른, 도 6a에 도시된 μPnB 조립 공구로 μPnB 헤드를 제조하는 방법을 나타내는 흐름도이다.
도 7a, 도 7b, 도 7c, 도 7d, 도 7e, 도 7f 및 도 7g는 실시예에 따른, 도 6b에 도시된 방법으로부터 선택된 작업이 수행될 때의 예시적 μPnB 헤드의 단면도이다.
도 8a, 도 8b, 도 8c 및 도 8d는 다른 실시예에 따른, 선택된 제조 작업이 수행될 때의 예시적 μPnB 헤드의 단면도이다.
도 9는 실시예에 따른, 디스플레이에 조립하기에 적합한 결정성 LED 요소를 구비하는 μPnB 소스 기판의 제조 방법을 나타내는 흐름도이다.
도 10a, 도 10b, 도 10c, 도 10d, 도 10e, 도 10f, 도 10g, 도 10h, 도 10i, 도 10j 및 도 10k는 실시예에 따른, 도 9에서의 방법의 예시적 작업이 수행될 때의 예시적 결정성 LED 요소의 단면도이다.
도 10l은 실시예에 따른, 도 10k에 도시된 결정성 LED 요소의 평면도이다.
도 11은 대체 실시예에 따른, 디스플레이에 조립하기에 적합한 결정성 LED 요소를 구비하는 μPnB 소스 기판의 제조 방법을 나타내는 흐름도이다.
도 12a, 도 12b 및 도 12c는 대체 실시예에 따른, 도 11에서의 방법의 예시적 작업이 수행될 때의 예시적 결정성 LED 요소의 단면도이다.
도 13은 실시예에 따른, 결정성 LED 디스플레이를 구비하는 모바일 컴퓨팅 디바이스의 전면도 및 배면도이다.
하나 이상의 실시예를 첨부된 도면을 참조하여 설명한다. 특정 구성 및 배치가 상세히 도시되고 논의되지만, 이는 예시적 목적으로만 이루어진다는 것을 알아야 한다. 통상의 기술자는 발명의 취지 및 범위를 벗어나지 않는 한도 내에서 다른 구성 및 배열이 가능하다는 것을 인식할 것이다. 본 명세서에 기재된 기술 및/또는 배치가 본 명세서에 상세히 기재되는 것 이외의 다양한 다른 시스템 및 용도에 사용될 수 있음은 당업자에게 명백할 것이다.
이하의 상세한 설명에서는 그 일부를 형성하고 예시적 실시예를 도시하는 첨부 도면을 참조한다. 또한, 청구 요지의 범위를 벗어나지 않는 한도 내에서 다른 실시예가 사용될 수 있고 구조적 및/또는 논리적 변경이 이루어질 수 있음을 알아야 한다. 또한 예를 들어 위, 아래, 상, 하 등과 같은 방향 및 참조는 도면에서의 특징부 설명을 용이하게 하기 위해서만 사용될 수 있음을 알아야 한다. 따라서, 이하의 상세한 설명은 제한적인 의미로 해석되지 않아야 하며 청구 요지의 범위는 청구범위와 그 등가물에 의해서만 한정된다.
이하의 설명에서는, 많은 세부 사항이 설명된다. 그러나, 본 발명의 실시예가 이들 특정 세부 사항 없이 실시될 수도 있다는 것은 당업자에게 명백할 것이다. 일부 경우에, 주지된 방법 및 장치는 본 발명의 실시예를 불명료하게 하는 것을 피하기 위해 상세하게 보다는 블록도 형태로 도시된다. 본 명세서 전체에 걸쳐서 "실시예" 또는 "일 실시예"에 대한 언급은 그 실시예와 관련하여 설명되는 특정한 특징, 구조, 기능 또는 특성이 본 발명의 하나 이상의 실시예에 구비됨을 의미한다. 따라서, 본 명세서 전체에 걸쳐 여러 군데에서 "실시예에서" 또는 "일 실시예에서"라는 문구의 등장이 반드시 본 발명의 동일한 실시예를 언급하는 것은 아니다. 또한, 특정한 특징, 구조, 기능 또는 특성은 하나 이상의 실시예에서 임의의 적절한 방식으로 조합될 수 있다. 예를 들어, 제 1 실시예와 제 2 실시예는 두 개의 실시예와 관련된 특정한 특징, 구조, 기능 또는 특성이 상호 배타적이지 않은 어느 곳에서든 조합될 수 있다.
상세한 설명 및 청구범위에서 사용될 때 단수 형태의 관사 및 정관사는 달리 명시되지 않는 한 복수 형태를 포함하도록 의도된다. 본 명세서에 사용되는 용어 "및/또는"은 관련 열거된 항목들 중 하나 이상의 임의의 및 모든 가능한 조합을 지칭하고 망라한다는 것도 알 것이다.
용어 "결합된" 및 "연결된"과 그 파생어는 본 명세서에서 부품들 간의 기능적 또는 구조적 관계를 설명하기 위해 사용될 수 있다. 이들 용어는 서로 동의어로서 의도되지 않음을 알아야 한다. 오히려, 특정 실시예에서, "연결된"은 두 개 이상의 요소가 서로 직접적으로 물리적, 광학적 또는 전기적으로 접촉하고 있음을 나타내기 위해 사용될 수 있다. "결합된"은 두 개 이상의 요소가 서로 직접적으로 또는 간접적으로(그 사이에 다른 중개 요소가 구비) 물리적 또는 전기적으로 접촉하거나 및/또는 두 개 이상의 요소가(예를 들면, 인과 관계로) 서로 협동하거나 상호작용하는 것을 나타내기 위해 사용될 수 있다.
본 명세서에 사용되는 용어 "위에", "아래에", "사이에" 및 "상에"는 그러한 물리적 관계가 두드러진 다른 부품 또는 재료에 대한 하나의 부품 또는 재료의 상대 위치를 지칭한다. 예를 들어, 재료와 관련하여, 다른 재료 위에 또는 아래에 배치되는 하나의 재료는 직접 접촉할 수 있거나 하나 이상의 중개 재료를 가질 수 있다. 또한, 두 개의 재료 사이에 배치되는 하나의 재료는 두 개의 층과 직접 접촉할 수 있거나 하나 이상의 중개 층을 가질 수 있다. 대조적으로, 제 2 재료 "상의" 제 1 재료는 그 제 2 재료와 직접 접촉한다. 부품 조립체와 관련하여 유사한 구별이 이루어져야 한다.
명세서 및 청구범위에서 사용될 때, 용어 "적어도 하나" 또는 "하나 이상"으로 연결되는 항목들의 리스트는 열거된 항목들의 임의의 조합을 의미할 수 있다. 예를 들어 "A, B 또는 C 중 적어도 하나"는 A; B; C; A와 B; A와 C; B와 C; 또는 A, B 및 C를 의미할 수 있다.
본 명세서에 기재되는 것은 마이크로 픽 앤드 본드 조립 기술, 마이크로 픽-앤드-본드(μPnB) 조립 장비 및 마이크로 디바이스 조립체이다. 공지된 전사 인쇄 방법과 대조적으로, μPnB 방법은 고전압 정전기 헤드의 복잡성 없이 마이크로-디바이스를 집적할 수 있으며, 고온 납땜 접합과 호환된다. 실시예에서, 마이크로 픽-앤드-본드 헤드는(마이크로) LED와 같은 마이크로 디바이스 요소를 한꺼번에 소스 기판으로부터 LED 디스플레이 기판과 같은 타겟 기판으로 전달한다. 소스 기판 상의 앵커 및 해제 구조물은 디바이스 요소가 소스 기판으로부터 분리될 수 있게 하며, 감압성 접착제(pressure sensitive adhesive: PSA)는 디바이스 요소가 마이크로 픽-앤드-본드 헤드의 받침대에 일시적으로 부착될 수 있게 한다. 디바이스 요소가 타겟 기판에 영구적으로 부착되면, PSA 인터페이스는 계면 재료의 박리 및/또는 열분해를 통해서 타파될 수 있다. 본 명세서에 기재되는 μPnB 헤드 및 조립 기술은 예를 들어 μLED를 디스플레이에 조립하기 위해 수십만 개 내지 수백만 개의 마이크로 디바이스를 조립 기판 상에 집적하는데 있어서 특히 유리하다.
이하에서 추가로 설명되는 특정한 예시적 실시예에서, μPnB 조립 헤드는 전극과 같은 전기 부품 또는 회로를 전혀 갖지 않는 완전히 수동적이다. 순전히 기계적인 μPnB 조립 헤드는 마이크로 다이스를 픽업하기 위해 정전기적 힘을 사용하는 것과 같은 전기 제어식 헤드보다 덜 복잡하다는 장점을 갖는다. 정전 헤드와 대조적으로, 본 명세서에 기재되는 하나 이상의 실시예에 따른 수동적 μPnB 조립 헤드에는 정전 클램핑 전극이 없다. 따라서 능동 고전압 제어가 전혀 필요하지 않으며, 조립 공정 중에 각각의 다이에서 영상 전하를 빌드업 및 블리드 오프할 필요가 전혀 없다.
다수의 μPnB 조립체 실시예는 μLED 및 μLED 디스플레이와 관련하여 이하에서 상세하게 설명된다. 그러나, 설명의 일관성 및 명확성을 위해 μLED 실시예로 예시된 μPnB의 다양한 특징은 임의의 전자, 광자 또는 기타 마이크로 디바이스(예를 들면, MEMS)에 쉽게 적용될 수 있음을 알아야 한다.
도 1은 실시예에 따른, 조립체 내에 마이크로 디바이스 요소(예를 들면, 마이크로 다이)를 조립하기에 적합한 마이크로-픽-앤드-본드(μPnB) 방법(101)을 나타내는 흐름도이다. 하나의 예시적 실시예에서, 디바이스 요소는 디스플레이 조립체 내에 조립되는 μLED 다이스이다. 방법(101)은 작업 105에서 다이 접합 소스 기판을 수용하고 작업 108에서 다이 접합 타겟 기판을 수용하는 것으로 시작된다. μPnB 방법(101)은 하나 이상의 다이를 소스 기판으로부터 타겟 기판으로 전달하는 것이다. 다이는 미크론 단위, 예를 들어 10 ㎛ 이하의 횡방향 치수를 갖는다. 예시적 μLED 실시예에서, μLED(여기에서는 간단히 LED로 지칭)는 5 ㎛ 이하의 최대 횡방향 길이를 갖는다. μPnB 방법(101)은 예를 들어 1 내지 5 ㎛ 범위의 디바이스(예를 들면 LED)에 적합하게 확장성이 높다. 이러한 실시예에서, 방법(101)은 예를 들어 결정성 LED 디스플레이를 조립하는데 사용될 수 있다. 본 명세서에서는 명료함을 위해 소수의 또는 심지어 단일의 디바이스와 관련하여 설명되지만, 예시된 소스 기판 실시예, 타겟 기판 실시예 및 μPnB 조립 기술은 방대한 개수의 디바이스의 동시 픽-앤드-본드/조립에 적용될 수 있다는 것도 알아야 한다.
일 실시예에서, 작업 105에서 수용된 소스 기판은 복수의 디바이스를 포함하며, 각각의 디바이스는 특정 공칭 소스 기판 디바이스 피치를 갖는 웨이퍼-레벨로 제조된 디바이스 스택을 구비한다. 소스 기판 내의 디바이스 중 하나 이상은 소스 기판 상의 낭비되는 공간을 감소시키기 위해 예를 들어 소스 기판 디바이스 피치의 정수배일 수 있는 소정의 타겟 기판 디바이스 피치로 타겟 기판에 픽업 접합되어야 한다. 도 2a는 실시예에 따른, μPnB 소스 기판(201)에 집적된 예시적 결정성 LED 요소의 단면도이다. 도 2b 및 도 2c는 추가 실시예에 따른, μPnB 소스 기판(201)에 대한 두 개의 대체 실시예(201A, 201B)의 확대 단면도이다.
먼저 도 2b를 참조하면, 소스 기판(201A)은 캐리어(220)로부터 LED 요소의 후속 벌크 전달이 캐리어(220)의 더 큰 평탄성에 의해 촉진될 수 있기 때문에 적절한 평탄성을 갖는 임의의 금속, 반도체 또는 유전체 재료일 수 있는 캐리어(220)를 구비한다. 유리한 일 실시예에서, 캐리어(220)는(단)결정 실리콘 기판이며, 예를 들면 IC 제조에 사용되는 형태의 웨이퍼이다. 다른 유리한 실시예에서, 캐리어(220)는 유리 기판이다.
소스 기판(201A)은 캐리어(220)에 고정되는 결정성 LED 요소(230)를 추가로 구비한다. LED 요소(230)는 사각형(예를 들면, 정사각형)일 수 있거나 또는 다른 형상(예를 들면, 원형 풋프린트)을 갖도록 패터닝될 수 있다. 각각의 요소(230)는 LED 필름 스택(207)을 구비한다. 일반적으로, 임의의 공지된 반도체 LED 필름 스택이 사용될 수 있다. 실시예에서, LED 필름 스택(207)은 예를 들어 양자 우물 등을 형성하는 하나 이상의 반도체 이종접합부를 구비한다. 반도체 LED 필름 스택(207)은 적어도 두 개의 상보적 도핑된(doped) 반도체 구역(층), 즉 p-형 도핑된 층 및 n-형 도핑된 층을 다이오드 스택 구조로 구비한다. 특정 실시예에서, 반도체 LED 필름 스택(207)은 예를 들어 GaN 및/또는 InGaN과 같은 그 합금을 포함하는 헤테로에피택셜 Ⅲ-N 반도체 필름 스택이다. 그러나 반도체 LED 필름 스택(207)의 조성은 소정 발광 대역(emission band)에 의존하며, 본 발명의 실시예는 이와 관련하여 제한되지 않는다.
각각의 LED 요소(230)는 LED 필름 스택과 접촉하는 전극 금속(210)을 추가로 구비한다. 전극 금속(210)의 조성은 예를 들어 저항(ohmic) 접촉, 터널링 접촉 등을 제공하기에 적합한 소정 금속 일 함수를 제공하기 위해 LED 필름 스택의 함수로서 변경될 수 있다. 예시적 일 실시예에서, 금속(210)은 LED 필름 스택의 p-형 도핑된 반도체 층에 접촉하기에 적합한 p-형 금속이다. 각각의 LED 요소(230)는 LED 필름 스택과 접촉하는 제 2 금속 전극(225)을 추가로 구비한다. 제 2 전극 금속(225)의 조성은 예를 들어 저항 접촉, 터널링 접촉 등을 제공하기에 적합한 소정 금속 일 함수를 제공하기 위해 LED 필름 스택의 함수로서 변경될 수 있다. 예시적 일 실시예에서, 금속(225)은 LED 필름 스택의 n-형 도핑된 반도체 층에 접촉하기에 적합한 n-형 금속이다.
인접한 LED 요소(230)는 LED 반도체 필름 스택 내에 에칭되는 트렌치(trench)에 의해 분리된다. 트렌치의 치수/피치는 디스플레이 조립체에 통합될 LED 요소의 치수를 실질적으로 설정한다. 도 2b에 도시하듯이, LED 요소(230) 사이의 트렌치는 금속 전극(225, 210)을 통해서 및 각각의 LED 요소의 측벽을 형성하는 전체 반도체 LED 필름 스택(207)을 통해서 연장된다. LED 요소 측벽 위에 유전체 측벽 스페이서(230)가 배치된다. 유전체 측벽 스페이서(235)는 비정질 Si/C, SiOx, SiON, SiN, CDO 및 CDN과 같은 하지만 이것에 한정되지 않는 임의의 공지된 유전체 재료일 수 있다. 유전체 측벽 스페이서(235)는 LED 요소 위에 등각적으로(conformally) 증착되고, 각각의 LED 요소의 금속 및 반도체 측벽 위에 적어도 부분적으로 셀프-정렬된 측벽 코팅을 형성하기 위해 이방성으로 에칭된다.
예시적 실시예에서, 각각의 LED 요소(230)의 횡방향 요소 폭(W e )은 5㎛ 이하이도록 패터닝된다. 유리한 실시예에서, 스페이서 형성을 위해 사용되는 유전체 재료의 두께는 유전체 스페이서(235)가 작업 935(도 9)에서 LED 필름 스택 내에 에칭되는 트렌치(232)의 공칭 횡방향 폭(W t )의 절반보다 작은 횡방향 두께 또는 폭(W s )을 갖는 것을 보장하도록 선택된다. 스페이서 폭에 대한 제한은 인접한 LED 요소 상의 두 개의 유전체 스페이서가 이형제(예를 들면, 기판 에칭제)의 접근이 가능하도록 기판 재료의 일부를 트렌치의 바닥에서 노출된 상태로 남겨두도록 보장한다. 예시적 실시예에서, W s 는 0.1 ㎛ 미만이다.
LED 요소(230)는 캐리어(220)로부터 LED 요소(230)의 통제된 방출을 위해 캐리어(220)에 고정된다. LED 요소 앵커는 인접한 요소 사이의 트렌치 내에, 예를 들어 LED 요소 측벽의 교차 부분에 형성되지만, 이형제가 LED 요소를 언더컷하기 위한 액세스를 여전히 남긴다. 앵커 재료가 트렌치 내에 다시 충전되어, 예를 들어 스핀-온(spin-on) 공정에 의해 LED 요소(230)의 상면과 함께 평탄화할 수 있다. 평탄화된 앵커 재료는 이후 LED의 상면 아래로 오목해질 수 있으며 및/또는 복수의 개별 앵커로 패터닝될 수 있다. 오목해진 앵커는 픽업 중에 μPnB 헤드에 대한 오염을 방지하며 또한 픽업을 쉽게 하기 위해 고정 강도를 감소시킬 수 있다. 유리한 일 실시예에서, 앵커 재료는 트렌치 내로 스핀-코팅되는 감광성 폴리머 재료(예를 들면, 포토레지스트)이다. 레지스트 리세스는 블랭킷 애싱(포지티브 및 네거티브 레지스트 모두), 이미지 역전(포지티브 레지스트) 또는 블랭킷 현상(네거티브 레지스트)과 같은 주지된 기술에 의해 달성될 수 있다. 포토레지스트는 이후 도 2b에 추가로 도시하듯이 트렌치를 채우고 인접한 LED 요소(230) 사이의 분리를 유지하는 개별 LED 요소 앵커(245)로 리소그래피 방식으로 패터닝(즉, 노광 및 현상)된다. LED 요소(230)는 앵커(245)에 의해서만 캐리어에 부착된 상태로 유지된다. 캐리어(220) 상에 랜딩되는 앵커(245)는 각각의 LED 요소(230)의 전체 측면적 또는 풋프린트에 걸쳐서 연장되는 자유-공간 공극(249)에 의해 둘러싸인다. 감광 폴리머가 앵커 재료 용으로 사용되는 예시적 실시예에서, 각각의 앵커(245)는 적어도 두 개의 인접한 LED 요소(230)를 코팅하는 측벽 유전체[스페이서(235)]와 접촉하는 폴리머 기둥(pillar)이다[예를 들어, 네 개의 가장 가까운 LED 요소(230)가 각각의 앵커(245)에 의해 연결됨]. 도 2b에 도시된 형태에서, LED 요소(230)는 픽업되어 LED 디스플레이 조립체에 접합될 준비가 되어 있다.
도 2c에 도시된 대체 실시예에서, 소스 기판(201B)은 또한 캐리어(220)에 고정되는 복수의 LED 요소(230)를 구비한다. 각각의 LED 요소(230)는 다시 LED 필름 스택을 구비하지만, 유전체 스페이서(235)는 LED 필름 스택 반도체(208)의 측벽을 따라서 연장되고, p-형 도핑된 반도체(209) 상에 랜딩한다. 유전체 스페이서(235)는 셀프-정렬된 p-형 금속 전극(210)을 제공하는 금속 스페이서로부터 LED 필름 스택 반도체(208)를 분리한다. 일 예로서, Al 및/또는 Au는 Cu 전극(210) 및 SiN 스페이서 유전체(235)는 에칭되지 않은 채로 남겨두면서 전극(210)을 형성하기 위해 염소-기반 건식 에칭 공정에 의해 에칭될 수 있다. 셀프-정렬된 금속 전극(210)은 도핑된 반도체 구역(209)에 대한 접촉(예를 들면, p-접촉)을 유지한다. 금속 전극(210)은 예를 들어 0.1 ㎛ 미만의, 유리하게 단지 수백 나노미터의 횡방향 폭(W m )을 가질 수 있다. LED 앵커는 요소(230) 사이에 배치되고 공극(249)에 의해 둘러싸인다. 도 2c에 도시된 형태에서, LED 요소(230)는 픽업되어 LED 디스플레이 조립체에 접합될 준비가 되어 있다.
도 1로 돌아가서, 작업 108에서 수용되는 타겟 기판은 타겟 기판의 표면 위에 배열되는 복수의 랜드를 구비한다. 타겟 기판은 예를 들어 각각의 랜드가 소정의 공칭 타겟 기판 디바이스 피치로 패터닝 및/또는 도금된 대형 기판일 수 있다. 소스 기판 내의 디바이스 중 하나 이상은 예를 들어 소스 기판 디바이스 피치보다 훨씬 큰 타겟 기판 디바이스 피치로 타겟 기판 상의 랜드에 픽업 및 접합될 것이다.
도 3a는 실시예에 따른 μPnB 타겟 기판(301)의 예시적 구조의 단면도이다. 도 3b 및 도 3c는 추가 실시예에 따른, μPnB 타겟 기판(301)에 대한 두 개의 대체 실시예(301A, 301B)의 확대 단면도이다. μPnB 타겟 기판(301A)은 예를 들어 소스 기판(201A)으로부터 픽업된 LED 요소와 접합될 수 있다(도 2b). μPnB 타겟 기판(301B)은 예를 들어 소스 기판(201B)으로부터 픽업된 LED 요소와 접합될 수 있다(도 2c).
먼저 도 3b를 참조하면, 타겟 기판(301A)은 캐리어(305)를 구비한다. 캐리어(305)는 디스플레이 백플레인이거나, 또는 디스플레이를 구성하기 위한 임시 기판일 수 있다. 도 3b는 또한 캐리어(305)가 해제 층(release layer)(314)으로 커버되는 임시 캐리어 실시예를 도시한다. 해제 층(314)은 임의의 희생성 재료일 수 있으며 일 예에서는 이하에서 추가로 설명되는 PSA 재료이다. 해제 층(314)은 또한 예를 들어 캐리어(305)와 압축 결합을 형성할 수 있는 SiOx와 같은 하지만 이것에 한정되지 않는 무기 유전체 층일 수 있다. 빌드업 이후, LED 디스플레이 조립체는 해제 층(314)에서 제거될 수 있으며 캐리어(305)는 해제 이후 재사용되도록 이용 가능하다. 따라서 캐리어(305)는 충분한 평탄성을 갖고 소정 디스플레이 영역을 수용하기에 충분히 큰 면적을 갖는 빌드업에 적합한 것으로 관련 기술분야에 공지된 임의의 기판 재료일 수 있다. 도 3a에 도시된 예시적 실시예는 빌드업 및 캐리어(305)로부터의 해제 이후에 LED 디스플레이 조립체를 보호하기 위해 유전체 보호층(327)을 추가로 구비한다. 예시적 보호층 재료는 SiON, SiN 및 CDN을 포함한다. 대체 실시예에서는, 유전체 보호층(327)이 존재하지 않는다.
제 1 LED 전극을 디스플레이 백플레인(예를 들면, 구동 회로, 액세스 트랜지스터 및/또는 개별 전자기기 등)과 인터페이스 연결시키는 제 1 금속 상호연결체를 갖는 디스플레이 백플레인 인터페이스가 캐리어(305) 위에 배치된다. 도 3a에 도시된 예시적 실시예에서, 제 1 금속 상호연결체(340)는 캐리어(305) 위에 배열된 패드이다. LED 디스플레이가 5×5 ㎛ LED 요소의 어레이를 구비하는 예시적 실시예에서, 제 1 금속 상호연결체(340)는 대략 25 ㎛의 피치를 갖는 10 ㎛ 금속 패드일 수 있다. 제 2 금속 상호연결체(345)는 역시 캐리어(305) 위에(예를 들어, 유사한 피치로) 배열된 금속 패드이다. 제 2 금속 상호연결체(345)는 제 2 LED 전극에 전기적으로 연결되어야 하며, 따라서 제 1 금속 상호연결체(340)로부터 전기적으로 절연되어야 한다.
실시예에서, μPnB 타겟 기판은 솔더 피처(feature) 또는 도전성 접착 요소를 구비하는 랜드를 갖는다. 타겟 기판(301A)은 금속 상호연결체(340)에 도포되는 도전성 접착제(350)를 도시한다. 도전성 접착제(350)는 LED 요소를 수용하고, LED 디스플레이 조립체가 LED 요소 주위에 형성되는 동안 LED 요소를 접합 타겟 기판에 부착한다. 예시적 실시예에서, 도전성 접착제(350)는 금속 상호연결체(340) 중 하나를 LED 요소의 제 1(후방) 측면 상의 금속 전극에 전기적으로 연결시킨다. 유리한 일 실시예에서, 도전성 접착제는 감광성 도전성 필름(예를 들면, 도전성 포토레지스트)과 같은 구조 접착제이다. 이러한 재료의 예는 도전성 폴리머(예를 들면, 폴리아닐린)로 도핑된 포토레지스트(예를 들면, SU-825)이다. 일부 도전성 포토레지스트 제형은 1 ohm-cm 범위의 저항을 갖는 것으로 기술 문헌에 기재되어 있다. 이 저항에서, 본 발명의 실시예에 따라 사용되는, 약 0.5 ㎛ 두께의 도전성 폴리머에 기인하는 기생 전기 저항은 5×5 ㎛ LED 요소에 대해 ∼200 ohm의 범위에 있을 것으로 예상된다. 이 저항은 이 크기의 요소에 대한 통상적인(p-형) 접촉 저항(예를 들면, ＞ 2kohm)보다 훨씬 작다. 도전성 폴리머 요소의 패터닝 및 정렬은 중요하지 않다. 예시적인 10 ㎛ 금속 상호연결 패드의 경우에, 도전성 폴리머 요소는 25 ㎛ 피치에서 10 내지 15 ㎛의 횡방향 치수를 가질 수 있다.
도 3b에 역시 도시된 다른 실시예에서는, 다이를 타겟 기판에 영구적으로 부착시키기 위해 도전성 접착제(350) 대신에 솔더 요소(351)가 사용된다. 솔더 피처(351)는 밀리미터 규모의 픽-앤드-플레이스/압축 접합 기술에 사용되는 임의의 고온(예를 들어, 150℃ 이상) 접합 공정에 대해 호환 가능한 것으로 알려진 납땜 재료 또는 납땜 재료 스택의 포스트 또는 다른 구조일 수 있다. 하나의 예시적 실시예에서, 솔더 피처(351)는 160 내지 180℃의 범위에서 용융되는 인듐(In)을 포함한다. 솔더 피처(351)는 상당히 높은(재)용융 온도를 갖는 Au-In 합금을 형성하기 위해 유사한 온도에서 역시 용융될 Au 층을 추가로 구비할 수 있다. Au-Ti의 이중층 또한 유사한 성능을 제공할 수 있다. 그러나 솔더 재료에 관계없이, 납땜 접합의 상대적으로 높은 온도는 본 명세서에 기재된 μPnB 기술에 대해 추가 제약을 초래한다는 것을 알아야 한다. 예를 들어, 스탠드-오프(333)는 유리하게 고온 접합 기술이 이용될 수 있도록 고온에서 안정적인(예를 들어, 적어도 190℃까지 안정적) 재료이다. 일 예에서, 스탠드-오프(333)는 SU-8과 같은 포토레지스트이다.
일 실시예에서, μPnB 타겟 기판은 다이 랜드에 인접한 적어도 하나의 기계적 스탠드-오프를 추가로 구비한다. 이러한 스탠드-오프는 소스 기판 상의 모든 다이 랜드에 인접할 필요는 없으며, 예를 들어 μPnB 헤드와 타겟 기판 사이의 평면적 결합을 보장하기에 충분한 밀도로 타겟 기판 위에 희박하게 분포될 수 있다. 도 3b는 랜드에 부착될 μPnB 헤드의 평면에 대해 다이(LED 요소)의 z-높이에 추가되는 다이(LED) 랜드의 z-높이보다 큰 z-높이를 갖는 예시적 스탠드-오프(333)를 도시한다. 기계적 스탠드-오프는 이 스탠드-오프가 다이와 랜드 사이의 최종 z-높이를 설정하지 않고 오히려 이하에서 추가로 설명하듯이 다이를 송달하는 μPnB 헤드의 표면에 대해 기계적 정지를 제공한다는 점에서 종래의 붕괴 컨트롤러와 구별될 수 있다. 다이 랜드의 z-높이가 수 미크론 이하(예를 들면, ∼1 ㎛)인 예시적 실시예에서, 스탠드-오프(333)는 μPnB 헤드[예를 들면, 도 5b의 LED(230)]로부터 5 ㎛ 연장되는 다이 z-높이에 대해 6 ㎛ 이하일 수 있다. 특정 실시예에서, 스탠드-오프(333)는 다이 접합 이후에 제거되는 희생성 재료이다. 이러한 일 실시예에서, 스탠드-오프(333)는 감광성이다(예를 들어, SU-8과 같은 하지만 이것에 한정되지 않는 포토레지스트). 이러한 실시예에서, 스탠드-오프(333)는 리소그래피 방식으로 패터닝되고, 노광되고, 이어서 공지된 기술로 제거될 수 있다.
다른 실시예에서는, 다이를 타겟 기판에 부착하기 위해 광투과성 접착제가 사용된다. 도 3c를 참조하면, 접합 타겟 기판(301B)은 마찬가지로, 예를 들어 실질적으로 타겟 기판(301A)에 대해 전술한 것과 같은 피치 및 치수로 캐리어(305)의 표면 위에 배열된 금속 상호연결체(340, 345)를 구비한다. 이 예시적 실시예에서, 타겟 기판(301B)은 유리 및 사파이어(Al2O3)와 같은 하지만 이것에 한정되지는 않는 디스플레이 커버 용도에 적합한 것으로 알려진 임의의 재료일 수 있는 디스플레이 커버(375)를 구비한다. 터치 센서 층(370)이 타겟 기판(301B)에 추가로 구비될 수 있으며, 금속 상호연결체(340, 345)는 디스플레이 커버(375) 위에 배치된다. 도전성 접착제 또는 솔더 대신에, 각각의 다이 랜드는 광투과성 접착제(352)를 구비한다. 도 2c에서의 기판(201B)상의 LED는 이러한 타겟 기판에 접합하기에 적합하다. LED 발광이 디스플레이 커버(375) 쪽으로 향하게 될 것이므로, 유리한 일 실시예에서는, 광투과성(예를 들어, 투명한) 접착제(352)를 통과한다.
도 1로 돌아가서, μPnB 조립 방법(101)은 μPnB 헤드 상의 복수의 받침대가 소스 기판에 고정된 복수의 다이 또는 디바이스 요소와 정렬되는 작업 110에서 시작되는 다이 픽업과 함께 계속된다. 도 4a, 도 4b 및 도 4c는 예시적 LED 실시예에 따른, μPnB 방법(101)에서의 픽업 작업이 수행될 때의 예시적 작업의 단면도이다. 도 4a에 도시하듯이, μPnB 헤드(401)는 μPnB 헤드 기판(407) 위에 배열되는 복수의 모놀리식 마이크로공구(380)를 구비한다. 마이크로공구(380)는 접합 타겟 기판 상의 특정 랜드 피치와 매칭되거나 이를 수용하도록 미리결정된 타겟 피치(Pt)로 배치된다. 받침대 피치(Pt)는 또한 복수의 마이크로공구(380)가 복수의 LED 요소(230)와 동시에 정렬될 수 있도록 소스 기판 상의 소스 장치(LED 요소) 피치의 배수이다.
도 1로 돌아가서, μPnB 조립 방법(101)은 복수의 소스 다이가 감압성 접착제(PSA)에 의해 μPnB 헤드 받침대에 접촉 및 접착되는 작업 115에서 계속된다. 본 명세서에 사용될 때, PSA는 접착제가 피착체(예를 들면, 받침대 표면 및/또는 다이 표면)와 접착하도록 압력이 가해질 때 접합을 형성하는 접착제이다. PSA는 영구 접합을 형성하기 위해 통상 사용되는 구조 접착제와 구별된다. 구조 접착제는 용매 증발, UV 방사선 유도 반응, 성분 반응 또는 열적 세팅과 같은 공정을 통해서 경화되지만, PSA를 활성화시키기 위해 용매(예를 들면 물), 열 또는 다른 경화제(예를 들면, UV)가 전혀 필요하지 않다. PSA와 피착체가 근접하면, 분자간 상호작용(예를 들면, 반 데르 발스 힘)이 접합을 완성한다. 감압성 접착제는 통상적으로 그 전단 및 박리 내성뿐 아니라 초기 점착성을 특징으로 한다. 접합 강도는 복수의 다이를 μPnB 헤드 받침대에 대해 가압하기 위해 사용되는 압력의 양 및 경계면 친화력에 의해 더 영향 받을 수 있다. 유리한 실시예에서, 작업 115에서 사용되는 PSA 재료는 타겟 기판에 대한 다이의 후속 접합을 촉진하기 위해 고온에서 안정적이다. 하나의 예시적 실시예에서, 작업 115에서 사용되는 PSA 재료는 적어도 180℃까지 안정적이고 이상적으로 250℃ 이상(예를 들면 300℃)에서 안정적이다. 작업 115에서 사용되는 PSA 재료는 다이-받침대 접합을 높은 다이 접합 온도에 유지하기에 충분한 전단 강도를 유지한다. 하나의 예시적 실시예에서, 작업 115에서 사용되는 PSA 재료는 실록산 폴리머(Si-O-Si)를 포함하는 실리콘계 재료이다. 도 4a에 추가로 도시되어 있듯이, μPnB 헤드(401)는 마이크로공구(380)의 접합면을 LED 요소(230)의 접합면과 접촉시키기 위해 z-방향으로 변위되었다. PSA 재료는 이들 접합면 중 적어도 하나에 미리 도포되고 소스 기판(201)과 μPnB 헤드 기판(407) 사이에서 가압된다.
도 1로 돌아가서, μPnB 조립 방법(101)은 다이가 PSA 재료에 의해 받침대에 접합되는 동안 μPnB 헤드 받침대를 소스 기판에 대해 변위시킴으로써 다이와 소스 기판 사이의 앵커가 파괴되는 작업 120에서 계속된다. PSA 재료의 박리 강도는 PSA 접합이 소스 기판 앵커를 극복할 수 있도록 소스 기판 앵커의 접합 강도와 호환성이 있다. 예시적 μLED 실시예에서, 적절하게 선택된 앵커 재료 및 설계된 구조에 대해서는 1 N/cm 미만의 PSA 박리 강도가 적당할 수 있다. 예시적 실시예에서, 5 ㎛×5 ㎛ LED에 대한 고정력은 0.2 N/㎝의 박리 강도를 갖는 100 μN의 박리력에 대해서 10 μN 미만일 수 있다. 도 4c에 추가로 도시되어 있듯이, μPnB 헤드(401)는 소스 기판(201)에 대해 적어도 z-방향으로 변위된다. 일부 실시예에서, μPnB 헤드(401)는 앵커 전단 강도를 극복하기 위한 일환으로 소스 기판(201)에 대해 측방으로 변위될 수 있다. 작업 120이 완료되면, PSA 접합은 복수의 LED 요소(230)를 복수의 μPnB 헤드 마이크로공구(380)에 부착시킨다.
도 1로 돌아가서, μPnB 조립 방법(101)은 작업 120에서 픽업된 다이가 이제 타겟 기판으로 이송되는 접합 단계로 계속된다. 작업 125에서, μPnB 헤드에 부착된 복수의 다이는 접합 타겟 기판 상의 랜드와 정렬된다. 작업 130에서, 복수의 다이는 접합 타겟 기판의 랜드에 부착된다. 작업 130은 밀리미터 단위의 다이에 적합한 것으로 알려진 임의의 납땜 접합/압축 접합 공정을 수반할 수 있다. 도 5a, 도 5b 및 도 5c는 예시적 LED 실시예에 따른, μPnB 방법(101)에서의 접합 작업이 수행될 때의 예시적 작업의 단면도이다. 도 5a에 도시된 바와 같이, 타겟 피치(Pt)에서의 마이크로공구(380)의 작업면은 접합 타겟 기판(301)상의 랜드와 정렬된다. 도 5b는 μPnB 헤드(401)가 타겟 기판(301)에 대해 가압될 때 타겟 기판(301)에 결합되는 LED 요소(230)를 도시한다. 일 예에서, 타겟 기판(301)은 솔더 재유동/용융 온도 바로 아래까지 가열되며, μPnB 헤드(401)는 솔더 재유동 온도 이상의 온도로 가열된다. μPnB 헤드(401)와 타겟 기판(301) 사이에 압력이 인가될 수 있다. μPnB 헤드(401)는 솔더 피처를 솔더 재유동 온도 이상으로 국소 가열하여 솔더 조인트를 형성하며 솔더 조인트는 이후 냉각된다. 대안적으로, 작업 130은 예를 들어 다이가 μPnB에 임시 부착되어 있는 동안 타겟 기판에 사전-도포되거나 다이에 사전-도포된 구조 접착제의 UV 또는 열 경화 및/또는 건조를 포함하는 접착제 접합 공정을 수반할 수 있다. 유리한 일 실시예에서는, 복수의 LED 요소(230)를 타겟 기판(301) 상의 도전성 접착 요소에 부착하기 위해 실온 압축 접합이 사용된다. 추가 실시예에서, 실온 접합은 초기 접합을 위해 사용되며, 도전성 접착제의 고온(예를 들면, 140-180℃) 경화 및/또는 UV 경화가 이어진다.
도 1로 돌아가서, 각각의 마이크로 다이/칩과 각각의 조립 헤드 받침대 사이의 PSA 접합은 이후 작업 135에서 파괴되거나 타파되어, 다이를 타겟 기판에 부착된 상태로 남겨둔다. 하나의 예시적 실시예에서, 다이와 μPnB 헤드 받침대 사이의 PSA 접합은 다이가 랜드에 부착되어 있는 동안 μPnB 헤드 받침대를 타겟 기판에 대해 변위시킴으로써 타파된다. 도 5c에 추가로 도시된 일 실시예에서, μPnB 헤드 받침대는 μPnB 헤드(401)를 타겟 기판(301)에 대해 횡방향으로(예를 들면, y-치수) 및 수직으로(예를 들면, z-치수) 동시에 변위시킴으로써 다이로부터 박리된다. 박리 력은 초기에는 낮고 유리하게는 최대 다이 직경에서만 발생하는 최대 힘 아래에 항상 있도록 예를 들어 다이의 풋프린트를 포함하는 다수의 파라미터를 통해서 정밀하게 제어될 수 있다. μPnB 조립 헤드가 박리되면, 일부 PSA 잔류물이 마이크로 다이 상면(599) 또는 받침대(380)의 표면 상에 남을 수 있다. 이러한 PSA 잔류물은 PSA가 접합 공정을 통해서 안정적이라면 용매로 제거될 수 있다. 제거되지 않으면, PSA 잔류물은 다이 상면(599) 상에 다양한 정도로 남아있을 수 있으며, 따라서 다이의 적어도 서브세트 상의 이러한 잔류물의 존재는 실시예에 따라서 PSA를 사용하는 조립 방법을 나타낸다.
다른 실시예에서는, 다이와 μPnB 헤드 받침대 사이의 PSA 결합을 파괴하기 위해 PSA 재료를 인터페이싱하는 희생성 재료가 분해된다. 유리한 실시예에서, 상기 희생성 인터페이스 재료는 PSA 재료의 다이-측에 존재한다. 이는 PSA 재료가 방법(101)의 후속 반복 동안 재사용되기 위해 μPnB 헤드 받침대 상에 남아있게 할 수 있다. 일 예로서, 희생성 인터페이스 재료는 다이에 미리-도포된 열분해성 재료이다. 열분해성 재료는 작업 135에서 열분해될 수 있다. 이하에서 추가로 설명하듯이, 폴리카보네이트는 250℃ 이상의 온도에서 μPnB 헤드 받침대와 다이 사이를 분리시키는데 사용될 수 있는 열분해성 재료의 일 예이다. 이러한 일 실시예에서, 접합 작업(130)에서 사용되는 상승된 온도는 열분해성 재료를 분해하기에 불충분하지만(예를 들면, ＜ 250℃), 열분해성 인터페이스 재료의 열분해 온도 이상의 (재)용융 온도(예를 들면, ＞ 350℃)를 갖는 솔더 합금(예를 들면, ＞ 160℃)을 형성하기에 충분하다. 고융점 합금이 작업 130에서 형성되면(예를 들면, 180 내지 200℃에서), 작업 135는 희생성 재료를 열분해하기 위해 더 높은 온도(예를 들면, 250 내지 300℃)로 가열하는 것을 수반할 수 있다.
μPnB 조립 방법(101)은 이후 다이(예를 들면, LED 요소)가 타겟 기판 상의 모든 랜드에 접합될 때까지 전술한 픽업 및 접합 작업을 통해서 반복될 수 있다. 모든 소스 다이스를 타겟 기판에 부착한 후, 타겟 기판은 타겟 기판 상에 조립된 마이크로 디바이스의 상호연결 및/또는 봉입을 완료하기 위해 추가로 처리될 수 있다. μPnB 조립을 용이하게 하기 위해 타겟 기판 상에 제조된 임의의 보조 구조물[예를 들면, 스탠드오프(333)] 또한 제거될 수 있다.
특히, μPnB 조립 방법(101)의 성공적인 실행은 적어도 부분적으로, 충분한 평탄성을 갖는 소스 및 타겟 기판 및/또는 충분한 평탄성을 갖는 μPnB 조립 헤드에 의존한다. 유리한 실시예에서, μPnB 조립 헤드는 μPnB 조립 헤드 받침대와 타겟 기판 사이의 비평면성의 임계 레벨을 수용할 수 있는 마이크로공구를 구비한다. 도 6a는 실시예에 따른, μPnB 조립 방법(101)을 수행하기 위해 사용될 수 있는 예시적 μPnB 조립 공구(601)의 등각도이다. 도 6b는 PSA 재료가 μPnB 조립 헤드 받침대 상에 제공되는 특정 실시예에 따른, μPnB 조립 공구(601)에 통합되는 μPnB 조립 헤드(401)의 제조 방법(602)을 나타내는 흐름도이다. 도 7a 내지 도 7g는 제 1 실시예에 따른, 방법(602)에서 선택된 작업이 수행될 때의 예시적 μPnB 조립 헤드의 단면도이다. 도 8a 내지 도 8d는 대체 실시예에 따른, 방법(602)에서 선택된 작업이 수행될 때의 예시적 μPnB 헤드의 단면도이다.
먼저 도 6a를 참조하면, μPnB 조립 공구(601)는 μPnB 조립 헤드(401)가 장착된 다이 압축 접합기(bonder)(655)를 구비한다. 도 6a에 도시된 예에서, 압축 접합기(655)는 관절형 로봇 아암 또는 갠트리(gantry)(680)를 구비한다. 통상적인 열 압축 접합 공구에서, 갠트리(680)는 공구를 XYZ 방향의 주위로 이동시키기 위한 기구 및 접합 헤드의 평면을 조정하기 위한 짐벌을 구비할 수 있다. 밀리미터 스케일 접합기 인터페이스(670)는 예를 들어 접합기 인터페이스(670)와 μPnB 조립 헤드 기판(407) 사이에 압력/진공 제어를 위한 복수의 가스 통로(665)를 구비하는 정밀하게 평탄화된 진공 블록(660)을 통해서 μPnB 조립 헤드 기판(407)의 뒷면과 교합한다. 마이크로공구(380)는 이후 μPnB 조립 헤드 기판(407)이 접합기(655)에 부착되어 있는 동안 작업면을 제공한다. 이하에서 추가로 설명되는 예시적 실시예에서, 각각의 마이크로공구(380)는 불완전하게 편평한 소스 및 타겟 접합 기판에 합치되어야 하는 굴곡 부재에 결합된 마이크로 다이에 접촉하는 받침대를 구비한다.
μPnB 조립 헤드(401)는 먼저 μPnB 조립 헤드(401)를 픽업하기 위해 임의의 공지된 픽-앤드-플레이스/압축 다이 접합기를 작동시킴으로써 빌드업될 수 있다. μPnB 조립 헤드(401)는 각각의 반복에 의해 복수의 마이크로 다이를 소스 기판과 타겟 기판 사이에서 이송하기 위해 접합 소스 기판 및 접합 타겟 상에 연속적으로 배치되어야 한다. μPnB 조립 헤드(401)가 접합 소스 기판 상에 배치될 때, 헤드(401) 상의 마이크로공구는 소스 기판 고정을 타파시키기 위해 소스 다이(예를 들면, PSA 재료에 의해)와 일시적으로 접합한다. 접합기(655)가 μPnB 조립 헤드(401)를 접합 타겟 기판 상에 (재)배치할 때, 다이와 타겟 사이에 형성된 영구 접합은 μPnB 조립 헤드(401)와의 임시 접합을 타파한다. 이후 접합기(655)는 다른 μPnB 반복을 위해 μPnB 조립 헤드(401)를 접합 소스 기판 상에 (재)배치한다. μPnB 조립 헤드(401)가 에이징되는 경우에(예를 들어, 접합 소스와 타겟 기판 사이의 하나 이상의 배치 후에), 접합기(655)는 에이징된 μPnB 조립 헤드(401)를 마이크로 다이 μPnB 반복 사이에 드롭시키고 μPnB 헤드 트레이로부터 대체 μPnB 조립 헤드(401)를 픽업한다. 이런 식으로, μPnB 조립 헤드(401)는 임의의 밀리미터-스케일 다이와 마찬가지로 압축 접합기(655)와 상호작용한다. 그러나, 접합기(655)에 의해 일단 픽업되면, μPnB 조립 헤드(401)는 압축 접합기(655)가 μPnB 조립 방법[예를 들면, μPnB 조립 방법(101)]을 수행할 수 있게 하는 추가 공구로서 기능한다.
도 6b는 굴곡 부재에 결합된 받침대를 구비하는 마이크로 공구가 μPnB 조립 헤드 기판 상에 모놀리식하게 제조되게 하는 μPnB 조립 헤드 제조 방법(602)을 추가로 도시한다. 작업 605에서 수용된 헤드 기판은 몇 가지를 거론하면 유리, 실리콘, 게르마늄, SiGe, GaAs와 같은 Ⅲ-V 화합물, InP, GaN과 같은 Ⅲ-N 화합물, 3C-SiC, 및 사파이어와 같은 하지만 이것에 한정되지 않는 MEMS 제조에 적합한 임의의 기판일 수 있다. 도 7a에 추가로 도시된 하나의 유리한 실시예에서, 헤드 기판(407)은 8×25mm 사이트에 대해 0.1 ㎛ 미만의 사이트 평탄성을 갖는 유리 또는 결정성 실리콘을 포함한다. 예시적 실시예에서, 헤드 기판 평탄성은 헤드 기판(407)에 배치된 화학양론적 이산화규소(SiO2) 층(718)을 형성하는 실리콘 기판의 열적 표면 산화를 통해서 더 개선된다.
도 6b를 다시 참조하면, μPnB 조립 헤드 제조 방법(602)은 헤드 기판 상에 배치된 저응력 재료 층 위에 유전체 베이스 층이 증착되는 작업 610에서 계속된다. 예시적 실시예는 유전체 베이스 층과 저응력 층을 둘 다 도시하지만, 대체 실시예(예를 들어, PSA 재료 층이 충분한 순응을 제공하기에 충분히 두꺼운 실시예)에서는 이들 바닥 층이 없으며 후속 재료 층(예를 들면 PSA)이 기판 바로 위에 증착된다. 저응력 재료와 그 위의 유전체 베이스 층은 모두 방법(602)의 일부로서 증착될 수 있거나, 작업 605에서 수용된 진입 기판은 어느 하나/양자의 재료(들)를 포함할 수 있다. 저응력 재료 층(들)은 임의의 공지된 MEMS/IC 제조 기술을 사용하여 제어된 스프링 상수를 갖는 굴곡 부재를 형성하기에 적합한 임의의 조성일 수 있다. 일 실시예에서, 저응력 재료는 대략 1 ㎛ 두께의 Al/Cu 합금 필름이다. 저응력 재료 층은 필요에 따라서 어닐링될 수 있다. 다른 예시적 실시예에서, 저응력 재료는 SOI 기판의 실리콘 디바이스 층이다. 저응력 재료 층 상에 증착된 유전체 베이스 층은 1 내지 5 ㎛의 두께로 증착될 수 있고 고온(예를 들어, 250℃ 이상)에서 안정하며 패터닝에 적합한 재료인 것이 유리하다. 유리한 실시예에서, 유전체 베이스 층 재료는 헤드 기판 상에 스핀 코팅되고 이후 경화 및/또는 건조될 수 있는 유기 폴리머이다. 하나의 예시적인 유기 폴리머는 폴리이미드(PI)이다.
작업 615에서, PSA 재료는 기판 위에(예를 들면, 헤드 조립체 재료 스택 위에) 증착된다. PSA 재료는 적용에 적합한 박리력(예를 들면, ＜ 1 N/cm)을 갖는 임의의 공지된 재료일 수 있다. PSA 재료가 고온 다이 접합을 견뎌내야 하는 추가 실시예에서, PSA 재료는 또한 고온에서 안정적이다. 예를 들어, PSA 재료는 전술한 바와 같이 실리콘계(예를 들면, 실록산 폴리머)일 수 있다. 유리한 실시예에서, PSA 재료는 헤드 기판 상에 실리콘계 폴리머 혼합물을 스핀-코팅하고 이후 혼합물을 경화 및/또는 건조시켜 PSA 재료 층으로 만들어 냄으로써 도포된다.
도 7b는 실리콘 기판(407)상의 화학양론적 SiO2 층(718) 위에 저응력 재료 층(721)(예를 들면 AlCu)이 증착되는 작업(610) 이후의 헤드 기판을 추가로 도시한다. 고온 적합성 유전체 베이스 층(723)은 저응력 재료 층(727) 상에 배치되고 캡핑(capping) 층(727)은 유전체 베이스 층(723) 위에 증착된다. 선택적이지만, 캡핑 층(727)은 유리하게 유전체 베이스 층(723)을 그 위에 놓이는 PSA 층(731)(도 7c)으로부터 분리할 수 있다. 유전체 베이스 층(723) 및 PSA 재료 층(731)의 조성에 따라서, SiON과 같은 하지만 이것에 한정되지 않는 중개 재료는 PSA 층(731) 및/또는 유전체 베이스 층(723)의 접착을 향상시킬 수 있거나 및/또는 그 패터닝을 촉진할 수 있다. PSA가 μPnB 헤드 대신에 LED 상에 배치되는 실시예에서, 층(727)의 재료는 접착력 및 박리력을 미세하게 조절하도록 선택될 수 있다. 유리한 실시예에서, 층(727)의 재료는 유전체 베이스 층(723)으로 제조된 받침대의 평면을 검출하기 위한 광학 계측을 가능하게 하도록 선택될 수 있다. 예를 들어, 금속 층(727)은 거울로서 기능할 수 있거나, 또는 인접한 층(723, 731)과 상이한 광학 지수의 유전체 층은 보다 양호한 신호를 위해 반사를 향상시킬 수 있다.
도 6b로 돌아가서, μPnB 헤드 제조 방법(602)은 적어도 PSA 층을 통해서 및 추가로 그 아래의 유전체 재료 층(존재할 경우)을 통해서 에칭하여 저응력 층(존재할 경우)을 노출시킴으로써 복수의 μPnB 헤드 받침대가 헤드 조립체로 패터닝되는 작업 620에서 계속된다. 도 7d는 저응력 층(721) 상에 배치된 받침대(741)를 도시한다. 받침대(741)는 타겟 접합 기판의 사양에 따라서 다른 받침대(도시되지 않음)로부터 치수화 및 이격될 수 있다. 예를 들어, 받침대(741)가 1 내지 5 ㎛ 횡방향 치수를 갖는 μLED를 픽업하는 실시예에서, 받침대(741)는 역시 1 내지 5 ㎛의 횡방향 치수(예를 들면, y-치수)를 갖는다. 하나의 유리한 실시예에서, 받침대(741)는 직경이 대략 3 ㎛인 원형 풋프린트를 갖는다. 받침대(741)를 패터닝하기 위해, 포토레지스트가 재료 층(731) 위에 스핀 코팅될 수 있다. 일부 실시예에서는, PSA 재료와 친화적이지 않은 레지스트 처리를 촉진하기 위해 PSA 재료 층(731) 위에 얇은 산화물 층(도시되지 않음)이 배치된다. PSA 재료는 건식 에칭 또는 용매에 의해 제거될 수 있다. 특정 폴리이미드 실시예에서, 유전체 베이스 층(723)은 감광성 폴리이미드이다. 포지티브한 톤의 감광성 PI는 PSA 재료를 패터닝하기 위해 사용되는 것과 동일한 마스크 및 동일한 노광에 의해 리소그래피 방식으로 패터닝될 수 있다. 특정 폴리이미드 실시예(예를 들면, 비감광성 PI)에서, 패터닝은 캡핑 층(727) 및 PSA 층(731)의 제거 후에 임의의 공지된 건식 에칭을 수행하는 것을 수반할 수 있다.
도시된 예시적 실시예에서, PSA 재료 층(731)은 유전체 베이스 층(723)(즉, 거의 수직한 받침대 측벽)과 거의 동일한 횡방향 치수를 갖지만, 대체 실시예에서 받침대(741)는 두꺼울 수 있고(예를 들면, 1 ㎛ 대신에 5 ㎛) 받침대 순응성을 개선하기 위해 유전체 베이스 층(723)의 횡방향 치수보다 작은 횡방향 치수를 갖는 PSA 재료 층(731)을 갖는 포지티브하게 경사진 측벽을 갖도록 패터닝될 수 있다. 또 다른 실시예에서, 유전체 베이스 재료(723)는 이중층 구조를 가지며, 이중층 유전체 베이스 재료의 제 1 층은 유전체 베이스 재료의 제 2 층에 대해 횡방향으로 언더컷된다. 예를 들어, 이중층 베이스 재료의 바닥 층은 이중층 유전체의 제 2 층의 횡방향 폭의 적어도 10% 내지 30%에 해당하는 양 만큼 언더컷될 수 있다. 받침대 언더컷의 예가 도 7e에 점선으로 도시되어 있다. 유전체 베이스 층과 굴곡 부재 사이의 계면의 면적을 PSA 재료의 노출된 표면적 미만으로 감소시키기 위해 받침대를 언더컷하는 것은 받침대 내에 추가 응력 완화를 유리하게 제공할 수 있다. 이러한 응력 감소는 받침대가 해제된 굴곡 부재 상에서 안정적이고 소스/타겟 접합 기판과 양호한 접촉을 수행하기 위해 복수의 헤드 받침대를 가로질러 충분한 평탄성을 유지하도록 보장할 수 있다. 받침대 언더컷은 또한 받침대 순응성을 향상시킬 수 있다. 받침대는 저응력 층을 굴곡 부재로 패터닝하기 전 또는 후에 언더컷될 수 있다.
도 6b로 돌아가서, μPnB 조립 헤드 제조 방법(602)은 저응력 층(존재할 경우)이 복수의 굴곡 부재로 패터닝되고 각각의 굴곡 부재가 적어도 하나의 받침대에 물리적으로 결합되는 작업 630에서 계속된다. 더불어, 굴곡 부재와 받침대는 마이크로공구(380)를 형성한다(도 4a, 도 6a). 굴곡 부재는 μPnB 조립 작업 중에 조립 헤드 기판에 대해 탄성적으로 변형/편향된다. 굴곡 부재는 각각의 받침대와 소스/타겟 기판 상의 장치 및/또는 랜딩 패드 사이에 접촉이 이루어질 수 있도록 소스 접합 기판 및/또는 타겟 접합 기판에서의 임계 레벨의 평탄성을 수용하기에 충분히 받침대로 이동하거나 받침대에 대한 순응성을 제공한다. 바람직한 실시예에서, 각의 굴곡 부재는 기판 표면에 수직한 방향으로 적어도 0.1 ㎛ 만큼 탄성적으로 변형될 수 있다. 각각의 굴곡 부재는 다이 픽업, 접합 및 헤드 분리를 살리기에 충분한 강도 및 소정 스프링 상수를 달성하기 위해 저응력 재료 필름 두께를 보충하는 횡방향 치수로 제조될 수 있다. PSA 재료가 1.0 N/cm 이하의 박리 강도를 갖는 예시적 실시예에서, 각각의 굴곡 부재는 100 내지 600 N/m의 스프링 상수를 갖도록 치수형성된다. 굴곡 부재는 받침대를 지지하도록 치수형성된다. 다시 말해서, 받침대 베이스는 굴곡 부재 상에서 완전히 부유하며, 굴곡 부재를 통해서만 조립 헤드 기판에 결합된다.
실시예에서, 작업 630에서의 각각의 굴곡 부재의 제조는 저응력 층의 일부를 에칭하는 것과 받침대 아래의 굴곡 부재를 언더컷하는 기판 내의 리세스를 에칭하는 것을 수반한다. 굴곡 부재는 이후 기판 표면에 수직한 방향으로 굴곡 부재의 편향을 가능하게 하는 리세스 위로 연장된다. 도 7e 및 도 7f는 굴곡 부재의 묘사 및 해제 이후의 예시적 마이크로공구(380)를 도시한다. 도 7은 복수의 마이크로공구(380)의 평면도이다. 도 7e에 도시하듯이, 저응력 층(721)에는 해제 개구(780)가 형성된다. 받침대(741) 아래에는 리세스 또는 공극(785)이 형성된다. 이후 저응력 층(721)이 멤브레인 또는 격막을 형성하며, 이는 받침대(741)를 리세스(785) 위에 지지한다. 도 7g에 추가로 도시하듯이, 저응력 층(721)은 개별 멤브레인으로 패터닝된다. 유리한 실시예에서, 저응력 층(721)과 층(718)은 μPnB 조립 헤드 위에서 연속적일 수 있으며, 각각의 받침대(741) 주위에 개별적으로 형성되는 리세스(785)만 구비한다. 층(721, 718)을 제거하지 않음으로써, 기판(407)의 지형이 감소되어, 계측이 더 용이하게 만들고, 기계적 정지부(333)(도 5a)에 대한 기준면으로서 더 용이하게 사용되게 만든다. 예시적 실시예에서는 원형 굴곡 부재가 도시되어 있지만, 굴곡 부재는 받침대가 기판 표면과 접촉하는 두 개의 고정 지점 사이에 있는 굴곡 부재의 구역에 여전히 결합되는 다른 형태를 취할 수 있다. 대체 실시예에서, 받침대는 단 하나의 고정 지점(예를 들면, 외팔보 지지되는)을 갖거나 두 개의 개별 고정 지점(예를 들면, 브릿지)을 갖는 굴곡 부재를 통해서 기판에 결합될 수 있다.
도 8a, 도 8b, 도 8c 및 도 8d는 대체 실시예에 따른, 방법(602)(도 6b)으로부터 선택된 제조 작업이 수행될 때의 예시적 μPnB 헤드의 단면도이다. 도 8a는 출발 재료로서 수용되는 예시적 SOI(silicon-on-insulator) 기판(807)을 도시한다. SOI 기판(807)은 유전체 층(718)(예를 들어, SiO2)에 의해 (단)결정 실리콘 기판 베이스(805)로부터 분리되는 (단)결정 실리콘 장치 층(821)을 구비한다. 받침대 재료 필름 또는 필름 스택은 실질적으로 전술했듯이 SOI 기판(807) 위에 증착된다. 예시적 실시예에서, 유전체 베이스 재료(731)는 감광성 PI이다. 배리어 층(727)(예를 들면, TiN)은 유전체 베이스 재료(723) 위에 증착되고, PSA 재료(731)는 유전체 배리어 층(727) 위에 증착된다. 포토레지스트 마스크가 받침대 재료 필름 스택 위에 형성된다. 유리한 실시예에서는, 포토레지스트 증착 이전에 PSA(731) 상에 얇은 유전체 층(예를 들어, SiOx)이 증착될 수 있다. 중간 층은 레지스트와 PSA 사이의 화학적 비화합성을 없앨 수 있고, 레지스트 접착을 향상시킬 수 있으며, 또한 후속 패터닝을 위한 하드마스크로서 기능할 수 있다. SiOx 중간 층은 매립된 산화물(718)의 언더컷 에칭 중에 쉽게 제거될 수 있다. 마스킹되지 않은 PSA 재료(731) 및 배리어 층(727)이 제거되고, 유전체 베이스 재료(731)의 전면 노광(flood exposure)이 받침대(741)의 패터닝을 완료한다.
패터닝 이후, 많은 폴리이미드 재료는 고온 경화를 필요로 한다. 경화 온도가 PSA(731)에 대해 너무 높을 수 있는 일부 실시예에서는, 층(727, 731)을 증착하기 전에 PI가 대신 경화된다. 이후 경화된 PI는 전술한 전면 노광 대신에 층(727, 731)의 제거 후에 건식 에칭될 수 있다. 도 8c에 도시된 예시적 실시예에서, 유전체 베이스 층 및/또는 PSA는 포지티브한 측벽 경사로 인쇄된다. 이러한 실시예에서, 받침대 베이스는 기계적 안정성을 향상시키기 위해 받침대의 상면에서 PSA 재료보다 큰 횡방향 치수를 갖는다. 도 8d에 추가로 도시되어 있듯이, 받침대(741) 아래에 배치된 디바이스 층(821)의 일부는 유전체 층(718)의 언더컷 에칭을 위한 구멍을 개방하도록 에칭되며 굴곡 부재를 형성하도록 베이스 기판(705)으로부터 해제된다. 이후 마이크로공구(380)가 실질적으로 완성되고, 복수의 모놀리식 마이크로공구(380)를 구비하는 모놀리식 조립 헤드 기판은 싱귤레이션 및 픽업에 대해 준비된다.
전술했듯이, 일부 실시예에서, 충분히 두꺼운 PSA 층(731)은 충분히 평면적인 소스 기판 및 타겟 기판에 대한 적절한 순응성을 제공하며, 굴곡 부재와 관련된 복잡성이 회피될 수 있다. 이러한 실시예에서, 마이크로공구(380)는 일체의 기저 굴곡 부재 없이 받침대(741)만 구비한다. 이러한 특정 실시예에서, 기판(805)은 디바이스 층(821) 및 중개 유전체 층(718)이 없는 규칙적인 결정성 실리콘 웨이퍼일 수 있다.
실시예에서, μPnB 소스 기판은 PSA 재료를 포함한다. PSA 재료는 μPnB 조립 헤드에 PSA 재료를 통합시키는 것에 추가적으로 또는 대안적으로 소스 기판에 통합될 수 있다. 도 9는 디스플레이 내에 조립하기에 적합한 결정성 LED 요소를 구비하는 μPnB 소스 기판을 제조하기 위한 방법(901)을 나타내는 흐름도이다. 도 10a 내지 도 10k는 실시예에 따른, 방법(901)의 작업이 수행될 때의 예시적 결정성 LED 요소의 단면도이다. 동일한 기술이 임의의 마이크로 디바이스/다이(예를 들면, 임의의 미크론 치수의 IC 또는 광자 칩 등)에 직접 적용될 수 있다.
방법(901)은 작업 905에서 수용된 반도체 LED 필름 스택으로부터 LED 소스 기판을 생성하기에 적합한 웨이퍼-레벨 처리를 수반한다. 반도체 LED 필름 스택은 모놀리식 보디(예를 들면, LED 에피 웨이퍼)를 형성하기 위해 에피택셜 기판을 커버하는 인접 필름일 수 있다. 일반적으로, 임의의 공지된 반도체 LED 필름 스택이 사용될 수 있다. 도 10a에 도시된 예시적 실시예에서, 에피 웨이퍼(1001)는 에피택셜 기판(1005), 버퍼층(1006), 및 상기 버퍼층(1006) 상에서 에피택셜하게 성장되는 반도체 LED 필름 스택(207)을 구비한다. 실시예에서, LED 필름 스택(207)은 도 2a와 관련하여 전술했듯이 예를 들어 양자 우물 등을 형성하는 하나 이상의 반도체 이종접합부를 포함한다. 에피택셜 기판(1005)은 LED 반도체 필름 스택을 성장시키는데 적합한 임의의 공지된 기판일 수 있다. 예를 들어 기판(1005)은 몇 가지를 열거하면 실리콘, 게르마늄, SiGe, GaAs와 같은 Ⅲ-V 화합물, InP, GaN과 같은 Ⅲ-N 화합물, 3C-SiC, 및 사파이어를 포함하지만 이것에 한정되지 않는 다양한 재료일 수 있다. 버퍼층(들)(1006)은 에피택셜 기판(1005)의 조성/미세구조로부터 LED 필름 스택(207)의 조성/미세구조로 옮겨가기에 적합한 임의의 공지된 구조일 수 있다.
도 9로 돌아가서, 방법(901)은 LED 필름 스택 위에 전극 금속이 증착되는 작업 910에서 계속된다. 전극 금속의 조성은 예를 들어 저항 접촉, 터널링 접촉 등을 제공하기에 적합한 소정 금속 일 함수를 제공하기 위해 LED 필름 스택의 함수로서 변경될 수 있다. 예시적인 일 실시예에서, 작업 910에서 증착된 금속은 LED 필름 스택의 p-형 도핑된 반도체 층에 접촉하기에 적합한 p-형 금속이다. PVD, CVD, 전해 또는 무전해 도금과 같은 하지만 이것에 한정되지 않는 임의의 공지된 증착 기술이 작업(910)에서 사용될 수 있다. 도 10b에 추가로 도시되어 있듯이, p-형 금속 필름(210)은 LED 필름 스택(207)의 p-형 도핑된 반도체 층 위에 블랭킷 증착된다.
도 9로 돌아가서, 방법(901)은 LED 필름 및 금속 전극 스택이 캐리어에 결합되는 작업(915)으로 계속된다. 작업 920에서, LED 및 금속 전극 스택은 LED 에피 기판으로부터 분리된다. 작업(915, 920)은 LED 필름 스택이 두 개의 대향하는 금속 전극 사이에 샌드위치되게 할 수 있는 웨이퍼-레벨 박막 전사를 실시한다. 작업 915에서는, LED 필름 및 전극 스택을 캐리어에 결합하기 위해 관련 기술분야에서 공지된 임의의 기술이 사용될 수 있다. 일 실시예에서, 캐리어에 대한 LED 필름 및 전극 스택의 결합은 임의의 (열) 압축 접합 기술에 의해 이루어진다. 대체 실시예에서, LED 필름/전극 스택 및 캐리어는 정전기적으로 및/또는 접착식으로 결합된다. 도 10c에 추가로 도시된 이러한 일 실시예에서, 접합 재료 층(1012)은 제 2 PSA 재료(예를 들면, 고온 호환성 실리콘계 PSA)이다. 접합 재료 층(1012)은 이후 금속 전극(210) 또는 캐리어(220) 중 적어도 하나 위에 도포된다. 접합 재료 층(1012)은 이후 캐리어(220)와 디바이스 재료 스택 사이에서 압축된다. 압축은 접착제 접합을 위해서 실온에 있거나, 또는 무기(예를 들면, SiOx) 접합을 위해서 고온에 있을 수 있다. 유리한 접착제 접합 실시예에서, 정전기 캐리어에 의해 인가되는 정전기적 클램핑 력은 접착성 재료를 압축할 수 있다. 정전기 캐리어의 사용은 에피택셜 기판의 후속 제거 도중에 충분한 평탄성을 보장할 수 있다. 에피택셜 기판의 제거 이후에, 클램핑 전압은 접착 재료 접합에 의존하여 방전될 수 있다. 매립된 전극을 갖는 유리 캐리어와 같은 임의의 공지된 정전기 캐리어가 사용될 수 있다. LED 필름/금속 전극 스택을 도 10d에 도시된 구조에 도달하도록 에피택셜 기판으로부터 분리하기 위해 관련 기술분야에 공지되어 있는 임의의 기술이 사용될 수 있다. 예를 들어, 에피택셜 기판을 제거하여 LED 필름 스택(207)의 제 2 도핑된 반도체 구역(예를 들면, n-형 도핑된 층)을 노출시키기 위해 LED 리프트오프 또는 CMP/연마 및 세정이 사용될 수 있다.
도 9로 돌아가서, 방법(901)은 작업 920에 의해 노출된 LED 필름 스택의 표면 위에 제 2 금속 전극 필름이 증착되는 작업 925에서 계속된다. 제 2 전극 금속의 조성은 예를 들어 저항 접촉, 터널링 접촉 등을 제공하기에 적합한 소정 금속 일 함수를 제공하기 위해 LED 필름 스택의 함수로서 변경될 수 있다. 예시적인 일 실시예에서, 작업 925에서 증착된 금속은 LED 필름 스택의 n-형 도핑된 반도체 층에 접촉하기에 적합한 n-형 금속이다. PVD, CVD, 전해 또는 무전해 도금과 같은 하지만 이것에 한정되지 않는 임의의 공지된 증착 기술이 작업 925에서 사용될 수 있다. 도 10e에 추가로 도시되어 있듯이, n-형 금속 필름(225)은 LED 필름 스택(207)의 n-형 도핑된 반도체 층 위에 블랭킷 증착된다.
도 9로 돌아가서, 방법(901)은 PSA 재료가 제 2 금속 전극 필름 위에 증착되는 작업 930에서 계속된다. 보호 캡핑 재료는 PSA 재료 층 위에는 보호 캡핑 재료가 추가로 증착될 수 있다. PSA 재료는 고온 호환성 실리콘계 PSA와 같은 하지만 이것에 한정되지 않는 전술한 것들 중 임의의 것일 수 있다. 예시적 실시예에서, 제 2 금속 전극 필름 위에는 실록산 폴리머(또는 그 전구체)를 포함하는 액체 혼합물이 임의의 스핀-온 공정을 사용하여 도포된다. PSA 혼합물은 이후 PSA 재료 층을 형성하기 위해 경화 및/또는 건조된다. 특정 실시예에서, PSA 재료 층은 1 내지 5 ㎛의 두께로 증착된다. 캡핑 재료는 선택적이지만 유리하게는 후속 포토리소그래피를 가능하게 하고, 후속 처리 중에 PSA 재료를 부식으로부터 보호한다. 캡핑 재료는 그 목적에 적합한 것으로 관련 기술분야에 공지된 임의의 재료일 수 있다. PSA 재료 위에 캡핑 재료를 증착하기 위해 PVD 및 CVD와 같은 하지만 이것에 한정되지 않는 임의의 저온 증착 기술이 사용될 수 있다. 도 10f는 n-형 금속 LED 전극 필름(225) 위에 증착되는 PSA 재료(1027) 블랭킷, 및 PSA 재료(1027) 위에 증착되는 탄소 도핑된 실리콘 질화물(CDN) 필름(1035) 블랭킷을 추가로 도시한다.
도 9로 돌아가서, 방법(109)은 LED 반도체 필름 스택 내에 트렌치를 에칭함으로써 복수의 LED 요소가 형성되는 작업 935에서 계속된다. 작업 935에서는 임의의 공지된 포토리소그래피 마스크 패터닝 및 박막 에칭 공정이 사용될 수 있다. 작업 935에서 마스크 피처의 치수는 디스플레이에 통합될 LED 요소의 치수를 실질적으로 설정한다. PSA 재료는 건식 또는 습식 화학 공정으로 에칭될 수 있다. 습식 화학 에칭은 PSA 재료 두께의 함수로서 LED 요소들 사이의 트렌치의 종횡비를 감소시키는 등방성 에칭 프로파일을 생성할 것이며, 이는 PSA 재료의 더 큰 두께(예를 들면, 2 ㎛ 내지 5 ㎛)가 받침대 순응성 증가를 위해 사용된다.
작업 940에서는, LED 요소 측벽 위에 유전체 측벽 스페이서가 형성된다. 비정질 Si 또는 탄소, SiOx, SiON, SiN, CDO 및 CDN과 같은 하지만 이것에 한정되지 않는 임의의 공지된 유전체 재료가 LED 요소 위에 등각적으로 증착될 수 있다. 이후 각각의 LED 요소의 금속 및 반도체 측벽 위에 적어도 부분적으로 셀프-정렬된 측벽 코팅을 형성하기 위해 선택된 유전체 재료에 적합한 것으로 관련 기술분야에 공지된 임의의 이방성 에칭 공정을 사용하여 이방성 에칭이 수행된다.
도 10g는 유전체 스페이서에 의한 그 묘사 및 봉입 이후의 결정성 LED 요소(230)의 단면도이다. 캡핑 층(1035)이 제거되고 스페이서(235)가 LED 요소 측벽만 커버하는 상태에서 습식-에칭된 프로파일(1082)이 점선으로 도시되어 있다. 이러한 일 실시예에서, 캡핑 층이 PSA(1082)를 보호하지 않기 때문에, 접합 층(1012)은 PSA(1082)와 다른 조성인 것이 유리하다. 예를 들어, 접합 층(1012)은 PSA(1082)에 대해 선택성을 갖는 용매에 의해 제거될 수 있는 대체 조성의 다른 PSA일 수 있다. 대안적으로 접합 층(1012)은 HF로 제거될 수 있는 SiOx일 수 있다. 예시적 실시예에서, 각각의 LED 요소(230)의 횡방향 요소 폭(W e )은 5 ㎛ 이하이도록 패터닝된다. 추가로 도시하듯이, 스페이서 유전체(235)(예를 들어, CDN)는 LED 요소(230) 상의 셀프-정렬된 측벽 유전체 코팅으로서 기능하다. 캡핑 층(1035)을 포함하는 실시예에서, LED 요소(230)는 하나 이상의 유전체 재료(예를 들면, CDN)에 의해 여섯 개의 변 중 다섯 개에서 봉입될 수 있다. 유리한 실시예에서, 스페이서 형성에 사용되는 유전체 재료의 두께는 유전체 스페이서(235)가 LED 필름 스택 내에 에칭된 트렌치(1040)의 공칭 횡방향 폭(W t )의 절반 미만인 횡방향 두께 또는 폭(W s )을 갖도록 보장하도록 선택된다. 스페이서 폭에 대한 제한은 인접한 LED 요소 상의 두 개의 유전체 스페이서가 기판 재료[예를 들면, 접합/해제 재료(1012)]의 일부를 트렌치(1040)의 바닥에서 노출된 상태로 남겨두도록 보장한다.
접합 재료(1012)는 이후 선택된 고정 지점을 제외하고 LED 요소를 해제하기 위해 제거될 수 있거나, 또는 접합 재료가 PSA 재료인 경우 LED 요소는 간단히 이들 요소를 캐리어에 결합시키는 접합 재료를 극복함으로써 소스 기판으로부터 제거될 수 있다. 예를 들어, 요소들을 캐리어에 결합시키는 PSA 재료는 작업 930(도 9)에서 LED 요소의 상면의 PSA 재료에 비해서 낮은 박리 강도 및/또는 낮은 전단 강도를 갖도록 선택될 수 있다. 예를 들어, 접합 재료 층(1012)(도 10g)에 대해서는 저온 PSA 재료가 사용될 수 있으며 PSA 재료 층(1027)에 대해서는 고온 호환성 PSA 재료가 사용된다. PSA 재료(1027)가 노출되고 가열된 조립 헤드 받침대와 접촉할 때, 접촉된 LED 요소의 국소 가열은 PSA 재료 층(1027)의 접합이 접합 재료 층(1012)의 접합을 극복할 수 있게 할 수 있다. 다른 실시예에서, 접합 층(1012)은 중심 접촉 영역만을 LED가 PSA(1027)를 통해서 픽업되기에 충분히 작게 남겨두기 위해 LED 요소(230)의 주위로부터 제거될 수 있다.
대안적으로, LED 요소 앵커는 인접한 요소들 사이의 트렌치 내에서 패터닝될 수 있으며 접합 재료 층(1012)은 앵커 주위에서 제거될 수 있다. 이러한 실시예에서, 접합 재료 층(1012)은 접착제 또는 다른 것(SiOx)일 수 있다. 도 10h에 추가로 도시되어 있듯이, 하나 이상의 접합 재료 층(1012)의 적어도 일부는 오목해진다. 이러한 실시예에서, 재료 층(1012)은 기능적으로 접합 층 및 해제 층이다. 접합 재료 층(1012)은 PSA 재료(1027)를 보호하는 캡핑 재료(1035) 및 유전체 스페이서(235)에 의해 마스킹된 블랭킷 에칭 공정에 의해 유전체 스페이서(235) 아래에서 오목해질 수 있다. 앵커 재료는 이후 인접한 LED 요소(230) 사이의 오목한 트렌치 내에 증착되며, 적어도 오목한 해제 층을 채우고, 유전체 스페이서에 의해 라이닝된 트렌치의 일부를 채운다. 앵커 재료는 트렌치 내에 다시 충전되어, 예를 들어 스핀-온 공정에 의해 LED 요소(230)의 상면과 함께 평탄화할 수 있다. 평탄화된 앵커 재료는 이후 도 10i에 추가로 도시되어 있듯이 복수의 개별 앵커(245)로 패터닝될 수 있다. 유리한 일 실시예에서, 앵커 재료는 트렌치 내에 스핀-코팅된 감광성 폴리머 재료(예를 들면, 포토레지스트)이다. 포토레지스트는 이후 트렌치를 채우고 인접한 LED 요소(230) 사이의 분리를 유지하는 개별 LED 요소 앵커(245)로 리소그래피 방식으로 패터닝(즉, 노광 및 현상)된다. 앵커가 적소에 위치하면, LED 요소는 그렇지 않으면 작업 950에서 캐리어로부터 해제된다. 예를 들어, 도 10j에 추가로 도시되어 있듯이, 접합 재료(1012)는 예를 들어 임의의 등방성 건식 또는 습식 화학 에칭제에 의해 횡방향으로 에칭되며, 복수의 결정성 LED 요소(230)를 언더컷하고, 앵커(245)를 둘러싸는 공극(249)을 형성한다.
캐리어(220) 상에 랜딩하는 앵커(245)는 이후 각각의 LED 요소(230)의 전체 횡방향 영역 또는 풋프린트에 걸쳐서 연장되는 자유-공간 공극(249)에 의해 둘러싸인다. 앵커 재료 용으로 감광성 폴리머가 채용되는 예시적 실시예에서, 각각의 앵커(245)는 적어도 두 개의 인접한 LED 요소(230)를 코팅하는 측벽 유전체[스페이서(235)]와 접촉하는 폴리머 필러이다[예를 들어, 네 개의 최근접 LED 요소(230)는 요소(230)의 코너에 위치된 각각의 앵커(245)에 의해 연결되거나, 두 개의 최근접 LED 요소는 앵커(245)가 코너 대신에 에지에 위치함]. 캡핑 재료(1035)는 이후 PSA 재료(1027)를 노출시키기 위해 제거된다. 도 10k 및 도 10l에 도시된 소스 기판(1050)은 이후 PSA 재료(1027)가 없는 소스 기판(201A)에 대해 전술한 것과 거의 동일한 방식으로 타겟 기판에 전사/접착될 준비가 된다. 따라서 추가 실시예에서, 방법(901)은 마이크로 다이 픽업을 위한 대체 수단(예를 들면, PSA 재료)을 제공하는 조립 헤드에 의존하여 PSA 재료(1027)의 도포를 중지하도록 수정될 수 있다.
도 11은 마이크로 다이를 타겟 기판에 대한 접합 이후 조립 헤드로부터 분리하기를 촉진하기 위해 소스 기판에 희생 층이 통합되는 대체 실시예에 따른, 디스플레이에 조립하기에 적합한 결정성 LED 요소를 구비하는 μPnB 소스 기판을 제조하기 위한 방법(1101)을 도시하는 흐름도이다. 일반적으로, 희생 층은 PSA 재료에 추가적으로 또는 소스 기판 내로의 PSA 재료 통합에 대안적으로 소스 기판에 통합될 수 있다. 도 12a 내지 도 12c는 방법(1101)의 예시적인 작업이 하나의 예시적 실시예에 따라 수행될 때의 예시적인 결정성 LED 요소의 단면도이다.
방법(1101)은 작업 1105에서 캐리어 기판 위에 배치된 복수의 모놀리식하게 집적된 LED 요소를 수용하는 것으로 시작된다. 예시적 실시예에서, LED 요소는 에피택셜 기판 상에 제조되고 실질적으로 작업 905 내지 920(도 9)과 관련하여 전술했듯이 캐리어로 전달되었다. 방법(1101)은 실질적으로 방법(901)과 관련하여 전술했듯이, 작업 1130에서 유전체 캡핑 층을 증착하고, 작업 1135에서 LED 필름/전극 스택을 복수의 LED 요소로 에칭하며, 작업 1140에서 LED 요소 측벽 위에 유전체 스페이서를 형성하는 것으로 계속된다. 도 12a에 추가로 도시된 예시적 실시예에서, 앵커 재료(1045)는 유전체 캡핑 재료(1035)와 평면적이다. 방법(1101)은 희생성 인터페이스 재료가 LED 요소 위에 증착되는 작업 1142에서 계속된다. 예시적 실시예에서, 희생성 인터페이스 재료는 열적으로 분해 가능하다. 분해 온도는 유리하게 250℃ 이상이다. 도 12b에 도시된 예시적 일 실시예에서는, 폴리카보네이트와 같은 희생성 인터페이스 재료(1235)가 평탄화된 LED 요소 위에 스피닝되고 비교적 낮은 온도(예를 들면, 150℃ 미만)에서 경화된다. 작업 1145에서, 희생성 인터페이스 재료(1235)는 앵커 포토레지스트와 함께 리소그래피 방식으로 패터닝된다. 도 12c에 도시하듯이, 평탄화된 포토레지스트가 앵커를 형성하기 위해 노광 및 현상되면, LED 요소는 실질적으로 전술했듯이 공극(249)을 형성하기 위해 접합 재료(1012)를 제거함으로써 캐리어로부터 해제된다. 유전체 스페이서(235) 및 희생성 인터페이스 재료(1235)는 LED 필름 스택을 보호한다[캡핑 재료(1035)가 제거될 수 있다]. 도 12c에 도시된 소스 기판(1250)은 이후 타겟 기판에 픽업/접합될 준비가 되어 있다. 적절히 선택된 재료(예를 들면, InAu)와의 열적 접합 작업[예를 들면, 도 1에서의 작업(130)] 이후에, 접합 헤드는 희생성 인터페이스 재료(1235)가 분해되어 헤드 조립체를 소스 다이로부터 해제시키기 위해 더 높은 온도까지 가열될 수 있다. 캡핑 유전체(1035)는 LED 필름 스택 및/또는 상부 전극을 노출시키기 위해 모든 LED 요소가 타겟 기판 상에 조립된 후에 제거될 수 있다.
본 발명의 실시예에 따라 조립된 LED 디스플레이는 다양한 물리적 스타일 또는 형태 인자로 구체화되는 전자 디바이스에 통합될 수 있다. 도 13은 실시예에 따른, 결정성 LED 디스플레이를 통합하는 모바일 컴퓨팅 핸드셋 디바이스(1300)의 정면도 및 배면도이다. 실시예에서, 예를 들어, 디바이스(1300)는 무선 성능을 갖는 모바일 컴퓨팅 기기로서 실현될 수 있다. 모바일 컴퓨팅 디바이스는 예를 들어 하나 이상의 배터리와 같은 모바일 전원 또는 전력 공급장치 및 처리 시스템을 갖는 임의의 디바이스를 지칭할 수 있다. 모바일 컴퓨팅 디바이스의 예로는 울트라-랩탑 컴퓨터, 태블릿, 터치 패드, 휴대용 컴퓨터, 핸드헬드 컴퓨터, 팜탑 컴퓨터, 개인용 디지털 단말기(PDA), 이동 전화기, 조합 이동 전화기/PDA, 텔레비전, 스마트 디바이스(예를 들면, 스마트폰, 태블릿 또는 스마트 텔레비전), 모바일 인터넷 디바이스(MID), 메시징 디바이스, 데이터 통신 기기 등이 포함될 수 있다. 모바일 컴퓨팅 디바이스의 예로는 또한 손목 컴퓨터, 핑거 컴퓨터, 링 컴퓨터, 안경 컴퓨터, 벨트-클립 컴퓨터, 아암-밴드 컴퓨터, 신발(shoe) 컴퓨터, 의류 컴퓨터 및 기타 웨어러블 컴퓨터와 같은, 사람이 착용하도록 구성된 컴퓨터 및/또는 미디어 캡처/전송 장치가 포함될 수 있다. 다양한 실시예에서, 예를 들어, 모바일 컴퓨팅 디바이스는 컴퓨터 애플리케이션 뿐만 아니라 음성 통신 및/또는 데이터 통신을 실행할 수 있는 스마트폰으로서 실현될 수 있다. 일부 실시예는 예로서 스마트폰으로 실현되는 모바일 컴퓨팅 디바이스와 더불어 설명될 수 있지만, 다른 실시예는 다른 무선 모바일 컴퓨팅 디바이스 역시 사용하여 실현될 수도 있음을 알 것이다. 실시예는 이와 관련하여 제한되지 않는다.
도 13에 도시하듯이, 모바일 핸드셋 디바이스(1300)는 앞면(1301)과 뒷면(1302)을 갖는 하우징을 구비할 수 있다. 디바이스(1300)는 예를 들어 전술한 예시적 실시예에 따른 결정성 LED 디스플레이 조립체(1304)를 구비한다. 디바이스(1300)는 입력/출력(I/O) 장치 및 통합 안테나(1308)를 추가로 구비한다. 디바이스(1300)는 또한 내비게이션 기능(1312)을 구비할 수 있다. I/O 디바이스(1306)는 모바일 컴퓨팅 디바이스에 정보를 입력하기 위한 임의의 적절한 I/O 디바이스를 구비할 수 있다. I/O 디바이스(1306)의 예로는 영숫자 키보드, 숫자 키패드, 터치 패드, 입력 키, 버튼, 스위치, 마이크, 스피커, 음성 인식 장치, 및 소프트웨어 등이 포함될 수 있다. 정보는 또한 마이크(도시되지 않음)에 의해 디바이스(1300)에 입력될 수 있거나, 또는 음성 인식 장치에 의해 디지털화될 수 있다. 실시예는 이와 관련하여 제한되지 않는다. 적어도 뒷면(1302)에 통합되는 것은 카메라(1305)(예를 들면, 렌즈, 개구 및 이미징 센서를 포함) 및 플래시(1310)이며, 이들은 모두 디바이스(1300)에 의해 결정성 LED 디스플레이 조립체(1304) 상에 표시되거나 및/또는 디바이스(1300)로부터 원격 전송되는 스트리밍 비디오로 처리되는 화상 데이터를 초래하기 위한 카메라 모듈의 부품일 수 있다.
본 명세서에 제시되는 특정한 특징은 다양한 실시예를 참조하여 설명되지만, 본 설명은 제한적인 의미로 해석되도록 의도되지 않는다. 따라서, 본 명세서에 기재된 실시예의 다양한 수정예뿐 아니라 관련 기술분야의 통상의 기술자에 자명한 다른 실시예는 본 발명의 취지 및 범위에 포함되는 것으로 간주된다.
본 발명의 범위는 설명된 실시예로 한정되지 않지만, 청구범위를 벗어나지 않는 한도 내에서 수정 및 변경되어 실시될 수 있음을 알 것이다. 예를 들어, 상기 실시예는 이하에서 추가로 설명되는 특징들의 특정 조합을 포함할 수 있다.
하나 이상의 제 1 실시예에서, 마이크로-픽-앤드-본드(μPnB) 조립 헤드는 기판, 복수의 받침대를 포함한다. 각각의 받침대는 기판에 기계적으로 결합되는 베이스 및 상기 기판과 대향하여 선단에 제공되는 감압성 접착제(PSA) 재료를 포함한다.
제 1 실시예의 촉진을 위해, 상기 조립 헤드는 기판 위에 배열되는 복수의 굴곡 부재를 추가로 포함하며, 각각의 받침대는 하나 이상의 굴곡 부재를 통해서 기판에 결합된다.
제 1 실시예의 촉진을 위해, 상기 베이스는 PSA 재료와 굴곡 부재 사이에 배치되는 유전체 재료를 포함한다.
제 1 실시예의 촉진을 위해, 받침대 베이스의 최대 횡방향 치수는 10 ㎛ 미만이며, 굴곡 부재로부터 받침대의 높이는 10 ㎛ 미만이다.
제 1 실시예의 촉진을 위해, 상기 PSA 재료는 경사진 측벽을 가지며 PSA의 선단 근처에서의 횡방향 치수가 기판 근처의 횡방향 치수보다 작거나, 및/또는 상기 베이스는 PSA 재료와 기판 사이에 배치되는 유전체 재료를 포함하고, 유전체 베이스 재료의 일부는 언더컷되며 유전체 베이스 층의 기판 근처에서의 면적은 접착성 재료의 노출된 표면의 면적보다 작다.
제 1 실시예의 촉진을 위해, 상기 PSA 재료는 실리콘계 PSA 재료이며, 받침대 베이스는 폴리머 유전체 재료를 포함한다.
제 1 실시예의 촉진을 위해, 상기 PSA 재료는 160℃ 이상에서 안정적이다.
바로 위 실시예의 촉진을 위해, 상기 PSA 재료는 250℃ 이상에서 안정적이며, 실록산 폴리머를 포함한다.
제 1 실시예의 촉진을 위해, 각각의 굴곡 부재는 기판 표면에 수직한 방향으로 0.1 ㎛ 이상 탄성적으로 변형 가능하다.
바로 위 실시예의 촉진을 위해, 각각의 굴곡 부재는 100 내지 600 N/m의 스프링 상수를 가지며, PSA 재료는 1.0 N/cm 이하의 박리 강도를 갖는다.
상기 실시예의 촉진을 위해, 각각의 굴곡 부재는 기판 표면의 리세스 위에서 연장되고, 받침대는 기판 표면과 접촉하는 고정 지점 사이에서 굴곡 부재의 구역에 결합된다.
바로 위 실시예의 촉진을 위해, 굴곡 부재는 유전체 박막 재료에 의해 기판에 고정되는 하나 이상의 금속 박막 또는 반도체 박막을 포함한다.
제 1 실시예의 촉진을 위해, 상기 기판은 8×25mm 사이트에 대해 1 ㎛ 미만의 사이트 평탄성을 갖는 유리 또는 결정성 실리콘을 포함하며, 굴곡 부재는 화학양론적 SiO2 층에 의해 기판으로부터 분리되는 금속 박막 또는 기판의 결정성 실리콘 층을 포함한다.
제 1 실시예의 촉진을 위해, 상기 받침대는 5 ㎛ 미만의 직경을 갖는 원형 상면을 갖는다.
하나 이상의 제 2 실시예에서, 결정성 LED 디스플레이는 복수의 금속 상호연결체를 구비하는 디스플레이 인터페이스, 및 복수의 LED 요소를 포함한다. 상기 복수의 LED 요소의 각각은 상기 금속 상호연결체 중 하나 이상에 결합되는 제 1 금속 전극을 구비하고, 상기 복수의 LED 요소 중 하나 이상은 제 1 금속 전극과 대향하는 LED 요소의 표면 위에 감압성 접착제(PSA)를 추가로 구비한다.
제 1 실시예의 촉진을 위해, 상기 PSA는 실록산 폴리머를 포함하며, 상기 금속 상호연결체는 솔더 또는 도전성 접착제에 의해 제 1 전극에 결합된다.
하나 이상의 제 3 실시예에서, 마이크로-픽-앤드-본드(μPnB) 조립 헤드를 제조하는 방법은 기판 위에 감압성 접착제(PSA) 재료 층을 증착하는 단계, 및 상기 PSA 재료 층을 기판 위에 배열되는 복수의 받침대로 패터닝하는 단계를 포함한다.
제 3 실시예의 촉진을 위해, 상기 방법은 기판 상에 배치된 저응력 재료 층 위에 유전체 베이스 층을 증착하는 단계를 포함한다. 상기 방법은 상기 유전체 베이스 층 위에 감압성 접착제(PSA) 재료 층을 증착하는 단계를 포함한다. 상기 방법은 상기 PSA 재료 층과 상기 유전체 베이스 층을 복수의 받침대로 패터닝하는 단계를 포함한다. 상기 방법은 저응력 재료 층을 복수의 굴곡 부재로 패터닝하는 단계를 포함하며, 각각의 굴곡 부재는 하나 이상의 받침대를 구조적으로 지지한다. 상기 방법은 받침대 아래에서 굴곡 부재를 언더컷하는 리세스를 기판에 형성하는 단계를 포함한다.
제 3 실시예의 촉진을 위해, 상기 유전체 베이스 층을 증착하는 단계는 고온 안정 폴리머를 포함하는 혼합물을 저응력 재료 위에 스핀 코팅하고 상기 혼합물을 유전체 베이스 층으로 경화 또는 건조시키는 단계를 추가로 포함한다. 상기 PSA 재료 층을 증착하는 단계는 실록산 폴리머를 포함하는 액체 혼합물을 스핀 코팅하고 상기 혼합물을 PSA 재료 층으로 경화 또는 건조시키는 단계를 추가로 포함한다. 상기 PSA 재료 층과 상기 유전체 베이스 층을 복수의 받침대로 패터닝하는 단계는 PSA 재료 층 위에 포토레지스트를 증착하고 패터닝하는 단계, 및 패터닝된 포토레지스트에 의해 보호되지 않는 PSA 재료 층과 유전체 베이스 층의 부분을 에칭 또는 용해시키는 단계를 추가로 포함한다.
제 3 실시예의 촉진을 위해, 상기 방법은 유전체 베이스 층과 감압성 접착제(PSA) 재료 사이에 무기 유전체 재료를 증착하고 상기 무기 유전체 재료를 PSA 재료 및 유전체 베이스 층과 함께 패터닝하여 받침대를 형성하는 단계를 추가로 포함한다. 상기 방법은 유전체 베이스 층을 언더컷함으로써 유전체 베이스 층과 굴곡 부재 사이의 계면의 면적을 PSA 재료의 노출된 표면적보다 작게 감소시키는 단계를 추가로 포함한다.
하나 이상의 제 4 실시예에서, 마이크로-픽-앤드-본드(μPnB) 조립 방법은 복수의 μPnB 헤드 받침대를 소스 기판에 고정된 복수의 다이와 정렬시키는 단계를 포함한다. 상기 방법은 복수의 다이 각각을 μPnB 헤드 받침대 중 하나 이상의 표면으로 가압하여 다이를 감압성 접착제(PSA) 재료에 의해 받침대에 접착하는 단계를 포함한다. 상기 방법은 다이가 PSA 재료에 의해 받침대에 접착되는 동안 μPnB 헤드 받침대를 소스 기판에 대해 변위시킴으로써 다이와 소스 기판 사이의 앵커를 파괴시키는 단계를 포함한다. 상기 방법은 μPnB 헤드 받침대에 부착된 복수의 다이를 접합 타겟 기판 상의 랜드와 정렬시키는 단계를 포함한다. 상기 방법은 복수의 다이를 접합 타겟 기판 상의 랜드에 부착시키는 단계를 포함한다. 상기 방법은 다이가 랜드에 부착되는 동안 다이와 받침대 사이의 PSA 접합을 파괴시키는 단계를 포함한다.
바로 위 실시예의 촉진을 위해, 상기 다이와 받침대 사이의 PSA 접합을 파괴시키는 단계는 μPnB 헤드 받침대를 타겟 기판에 대해 변위시키거나, PSA 재료와 인터페이스 연결되는 열분해성 재료를 열적으로 분해하는 단계를 추가로 포함한다.
바로 위 실시예의 촉진을 위해, 상기 다이와 받침대 사이의 PSA 접합을 파괴시키는 단계는 PSA 재료를 받침대 또는 다이의 인터페이스 재료로부터 박리시키기 위해 μPnB 헤드 받침대를 횡방향과 수직 방향의 양 방향으로 동시에 변위시키는 단계를 추가로 포함한다.
제 4 실시예의 촉진을 위해, 상기 복수의 다이를 접합 타겟 기판 상의 랜드에 부착시키는 단계는 다이를 납땜 접합하는 단계를 추가로 포함한다.
하나 이상의 제 5 실시예에서, 마이크로-픽-앤드-본드(μPnB) 소스 기판은 캐리어, 및 상기 캐리어 위에 배치되는 복수의 디바이스 요소를 포함한다. 각각의 디바이스 요소는 디바이스 재료 스택, 상기 디바이스 재료 스택과 상기 캐리어 사이의 전극, 및 적어도 상기 디바이스 재료 스택에 의해 전극으로부터 분리되는 감압성 접착제(PSA) 재료 또는 열분해성 재료 중 적어도 하나를 추가로 포함한다.
제 5 실시예의 촉진을 위해, 상기 복수의 디바이스 요소는 복수의 LED 요소를 포함한다. 각각의 LED 요소는 제 1 금속 LED 전극과 제 2 금속 LED 전극 사이에 배치되는 적어도 제 1 및 제 2 도핑된 반도체 구역을 구비하는 반도체 LED 필름 스택을 추가로 포함하며, 상기 제 1 금속 LED 전극은 캐리어와 대면하고 자유-공간 공극에 의해 캐리어로부터 이격된다. 각각의 LED 요소는 상기 LED 필름 스택, 제 1 금속 LED 전극 및 제 2 금속 LED 전극의 측벽 위에 배치되는 측벽 유전체 코팅을 추가로 포함한다. 소스 기판은 각각의 LED 요소를 인접한 LED 요소로부터 분리시키는 트렌치 내에 배치되는 복수의 앵커를 추가로 포함한다.
제 5 실시예의 촉진을 위해, 상기 복수의 디바이스 요소는 복수의 LED 요소를 포함한다. 각각의 LED 요소는 적어도 제 1 및 제 2 도핑된 반도체 구역을 구비하는 에피택셜 반도체 LED 필름 스택, 상기 제 1 도핑된 반도체 구역과 접촉하는 제 1 금속 LED 전극, 상기 제 1 도핑된 반도체 구역의 측벽과 상기 제 1 금속 LED 전극 주위의 유전체 측벽 스페이서, 및 상기 유전체 스페이서에 인접하고 상기 제 2 도핑된 반도체 구역과 전기적으로 접촉하는 금속 스페이서를 더 포함하는 제 2 금속 LED 전극을 추가로 포함한다. 소스 기판은 각각의 LED 요소를 인접한 LED 요소로부터 분리시키는 트렌치 내에 배치되는 복수의 앵커를 추가로 포함한다.
하나 이상의 제 6 실시예에서, 마이크로-픽-앤드-본드(μPnB) 소스 기판을 형성하는 방법은 기판 상에 복수의 마이크로전자 또는 광자 디바이스를 모놀리식하게 제조하는 단계를 포함한다. 상기 방법은 모놀리식 마이크로전자 또는 광자 디바이스 위에 감압성 접착제(PSA)를 도포하는 단계를 포함한다. 상기 방법은 PSA를 통해서 마이크로전자 또는 광자 디바이스 사이에 트렌치를 패터닝하여 개별 다이를 형성하는 단계를 포함한다. 상기 방법은 각각의 다이에 결합된 하나 이상의 앵커를 둘러싸는 하나 이상의 재료를 에칭함으로써 기판으로부터 개별 다이를 해제시키는 단계를 포함한다.
제 6 실시예의 촉진을 위해, 상기 기판 상에 복수의 마이크로전자 또는 광자 디바이스를 모놀리식하게 제조하는 단계는 제 1 기판 위에 디바이스 재료 스택을 형성하는 단계, 제 1 기판으로부터 캐리어 기판으로 디바이스 재료 스택의 기판-레벨 전달을 수행하는 단계, 및 캐리어 기판에 부착되어 있는 동안 디바이스 재료 스택 위에 PSA를 도포하는 단계를 추가로 포함한다.
바로 위 실시예의 촉진을 위해, 상기 기판-레벨 전달을 수행하는 단계는 캐리어와 디바이스 재료 스택의 표면 중 적어도 하나에 제 2 PSA 재료를 도포하는 단계, 제 2 PSA 재료를 캐리어와 디바이스 재료 스택 사이에서 압축하는 단계, 및 디바이스 재료 스택을 노출시키기 위해 제 1 기판을 제거하는 단계를 추가로 포함한다. 상기 각각의 다이에 결합된 하나 이상의 앵커를 둘러싸는 하나 이상의 재료를 에칭함으로써 기판으로부터 개별 다이를 해제시키는 단계는 제 2 PSA 재료를 캐리어와 디바이스 재료 스택 사이에서 용해하는 단계를 추가로 포함한다.
바로 위 실시예의 촉진을 위해, 상기 캐리어는 하나 이상의 정전 클램핑 구조물을 갖는 정전기 캐리어를 포함한다. 상기 PSA 재료를 캐리어와 디바이스 재료 스택 사이에서 압축하는 단계는 PSA 재료를 가로질러 전기장을 발전시키기 위해 정전기 캐리어에 전압을 인가하는 단계를 포함한다.
제 6 실시예의 촉진을 위해, 상기 기판 상에 복수의 마이크로전자 또는 광자 디바이스를 모놀리식하게 제조하는 단계는 에피택셜 기판을 커버하는 반도체 LED 필름 스택 위에 제 1 금속 전극 필름을 증착하는 단계를 추가로 포함한다. 상기 기판 상에 복수의 마이크로전자 또는 광자 디바이스를 모놀리식하게 제조하는 단계는 LED 필름 및 전극 스택을 캐리어로 전달하는 단계를 추가로 포함하며, 제 1 금속 전극 필름은 캐리어와 대면한다. 상기 기판 상에 복수의 마이크로전자 또는 광자 디바이스를 모놀리식하게 제조하는 단계는 LED 필름 스택 위에 제 2 금속 전극 필름을 증착하는 단계를 추가로 포함한다. 상기 기판 상에 복수의 마이크로전자 또는 광자 디바이스를 모놀리식하게 제조하는 단계는 LED 필름 스택, 제 1 금속 전극 필름 및 제 2 금속 전극 필름 내에 트렌치를 에칭함으로써 복수의 LED 요소를 형성하는 단계를 추가로 포함하며, 각각의 LED 요소는 트렌치 에칭에 의해 형성되는 측벽을 갖는다. 상기 기판 상에 복수의 마이크로전자 또는 광자 디바이스를 모놀리식하게 제조하는 단계는 LED 요소 측벽 위에 유전체 스페이서를 형성하는 단계를 추가로 포함한다. 상기 기판 상에 복수의 마이크로전자 또는 광자 디바이스를 모놀리식하게 제조하는 단계는 트렌치 내에 LED 요소 앵커를 형성하는 단계를 추가로 포함하며, 앵커는 LED 요소 측벽의 부분과 교차한다. 상기 기판 상에 복수의 마이크로전자 또는 광자 디바이스를 모놀리식하게 제조하는 단계는 LED 요소와 캐리어 사이에서 해제 층을 횡방향으로 에칭함으로써 앵커를 제외하고 캐리어로부터 LED 요소를 해제시키는 단계를 추가로 포함한다.
하나 이상의 제 7 실시예에서, 마이크로-픽-앤드-본드(μPnB) 타겟 기판은 타겟 기판 위에 배열되는 복수의 다이 랜드로서, 각각의 다이 랜드는 솔더 또는 접착제를 추가로 포함하는 복수의 다이 랜드, 및 상기 다이 랜드의 적어도 하나에 인접하는 하나 이상의 기계적 스탠드-오프를 포함하며, 상기 스탠드오프는 랜드에 부착될 다이의 z-높이에 추가되는 다이 랜드의 z-높이보다 큰 z-높이를 갖는다.
제 7 실시예의 촉진을 위해, 상기 스탠드오프는 포토레지스트를 포함한다.
제 7 실시예의 촉진을 위해, 각각의 다이 랜드는 광투과성 접착제 또는 도전성 접착제를 포함한다.
그러나, 실시예는 상기 예에 한정되지 않으며, 다양한 실행에 있어서 상기 실시예는 이러한 특징의 서브세트만 수행하기, 이러한 특징의 상이한 순서를 수행하기, 이러한 특징의 상이한 조합을 수행하기, 및/또는 명확히 열거된 것 이외의 추가 특징을 수행하기를 포함할 수 있다. 따라서 본 발명의 범위는 청구범위와 이러한 청구범위가 부여하는 등가물의 전체 범위를 참조하여 결정되어야 한다.

Claims (33)

  1. 마이크로-픽-앤드-본드(μPnB) 조립 헤드에 있어서,
    기판; 및
    상기 기판의 표면 위에 배열되는 복수의 받침대를 포함하며,
    각각의 받침대는 기판에 기계적으로 결합되는 베이스 및 상기 기판과 대향하여 받침대의 선단에 제공되는 감압성 접착제(PSA) 재료를 포함하는 것을 특징으로 하는
    μPnB 조립 헤드.
  2. 제 1 항에 있어서,
    상기 기판 위에 배열되는 복수의 굴곡 부재를 추가로 포함하며, 각각의 받침대는 하나 이상의 굴곡 부재를 통해서 기판에 결합되는 것을 특징으로 하는
    μPnB 조립 헤드.
  3. 제 1 항에 있어서,
    받침대 베이스의 최대 횡방향 치수는 10 ㎛ 미만이며,
    굴곡 부재로부터 받침대의 높이는 10 ㎛ 미만인 것을 특징으로 하는
    μPnB 조립 헤드.
  4. 제 3 항에 있어서,
    상기 베이스는 PSA 재료와 굴곡 부재 사이에 배치되는 유전체 재료를 포함하는 것을 특징으로 하는
    μPnB 조립 헤드.
  5. 제 3 항에 있어서,
    PSA 재료는 경사진 측벽을 가지며 PSA의 선단 근처에서의 횡방향 치수가 기판 근처의 횡방향 치수보다 작거나,
    상기 베이스는 PSA 재료와 기판 사이에 배치되는 유전체 재료를 포함하고, 유전체 베이스 재료의 일부는 언더컷되며 유전체 베이스 층의 기판 근처에서의 면적은 접착성 재료의 노출된 표면의 면적보다 작은 것을 특징으로 하는
    μPnB 조립 헤드.
  6. 제 4 항에 있어서,
    상기 PSA 재료는 실리콘계 PSA 재료이며,
    받침대 베이스는 폴리머 유전체 재료를 포함하는 것을 특징으로 하는
    μPnB 조립 헤드.
  7. 제 1 항에 있어서,
    상기 PSA 재료는 160℃ 이상에서 안정적인 것을 특징으로 하는
    μPnB 조립 헤드.
  8. 제 7 항에 있어서,
    상기 PSA 재료는 250℃ 이상에서 안정적이며, 실록산 폴리머를 포함하는 것을 특징으로 하는
    μPnB 조립 헤드.
  9. 제 2 항에 있어서,
    각각의 굴곡 부재는 기판 표면에 수직한 방향으로 0.1 ㎛ 이상 탄성적으로 변형 가능한 것을 특징으로 하는
    μPnB 조립 헤드.
  10. 제 9 항에 있어서,
    각각의 굴곡 부재는 100 내지 600 N/m의 스프링 상수를 가지며,
    PSA 재료는 1.0 N/cm 이하의 박리 강도를 갖는 것을 특징으로 하는
    μPnB 조립 헤드.
  11. 제 10 항에 있어서,
    각각의 굴곡 부재는 기판 표면의 리세스 위에서 연장되고,
    받침대는 기판 표면과 접촉하는 고정 지점 사이에서 굴곡 부재의 구역에 결합되며,
    굴곡 부재는 유전체 박막 재료에 의해 기판에 고정되는 하나 이상의 금속 박막 또는 반도체 박막을 포함하는 것을 특징으로 하는
    μPnB 조립 헤드.
  12. 제 1 항에 있어서,
    상기 기판은 8×25mm 사이트에 대해 1 ㎛ 미만의 사이트 평탄성을 갖는 유리 또는 결정성 실리콘을 포함하며,
    굴곡 부재는 화학양론적 SiO2 층에 의해 기판으로부터 분리되는 금속 박막 또는 기판의 결정성 실리콘 층을 포함하는 것을 특징으로 하는
    μPnB 조립 헤드.
  13. 제 1 항에 있어서,
    상기 받침대는 5 ㎛ 미만의 직경을 갖는 원형 상면을 갖는 것을 특징으로 하는
    μPnB 조립 헤드.
  14. 결정성 LED 디스플레이에 있어서,
    복수의 금속 상호연결체를 구비하는 디스플레이 인터페이스, 및
    복수의 LED 요소를 포함하며,
    상기 복수의 LED 요소의 각각은 상기 금속 상호연결체 중 하나 이상에 결합되는 제 1 금속 전극을 구비하고,
    상기 복수의 LED 요소 중 하나 이상은 제 1 금속 전극과 대향하는 LED 요소의 표면 위에 감압성 접착제(PSA)를 추가로 구비하는 것을 특징으로 하는
    결정성 LED 디스플레이.
  15. 제 14 항에 있어서,
    상기 PSA는 실록산 폴리머를 포함하며,
    상기 금속 상호연결체는 솔더 또는 도전성 접착제에 의해 제 1 전극에 결합되는 것을 특징으로 하는
    결정성 LED 디스플레이.
  16. 마이크로-픽-앤드-본드(μPnB) 조립 헤드를 제조하는 방법에 있어서,
    기판 위에 감압성 접착제(PSA) 재료 층을 증착하는 단계, 및
    상기 PSA 재료 층을 기판 위에 배열되는 복수의 받침대로 패터닝하는 단계를 포함하는 것을 특징으로 하는
    μPnB 조립 헤드 제조 방법.
  17. 제 16 항에 있어서,
    기판 상에 배치된 저응력 재료 층 위에 유전체 베이스 층을 증착하는 단계,
    상기 유전체 베이스 층 위에 PSA 재료 층을 증착하는 단계,
    상기 PSA 재료 층과 상기 유전체 베이스 층을 복수의 받침대로 패터닝하는 단계,
    저응력 재료 층을 복수의 굴곡 부재로 패터닝하는 단계로서, 각각의 굴곡 부재는 하나 이상의 받침대를 구조적으로 지지하는 단계, 및
    받침대 아래에서 굴곡 부재를 언더컷하는 리세스를 기판에 형성하는 단계를 추가로 포함하는 것을 특징으로 하는
    μPnB 조립 헤드 제조 방법.
  18. 제 17 항에 있어서,
    상기 유전체 베이스 층을 증착하는 단계는 고온 안정 폴리머를 포함하는 혼합물을 저응력 재료 위에 스핀 코팅하고 상기 혼합물을 유전체 베이스 층으로 경화 또는 건조시키는 단계를 추가로 포함하며;
    상기 PSA 재료 층을 증착하는 단계는 실록산 폴리머를 포함하는 액체 혼합물을 스핀 코팅하고 상기 혼합물을 PSA 재료 층으로 경화 또는 건조시키는 단계를 추가로 포함하며;
    상기 PSA 재료 층과 상기 유전체 베이스 층을 복수의 받침대로 패터닝하는 단계는,
    PSA 재료 층 위에 포토레지스트를 증착하고 패터닝하는 단계, 및
    패터닝된 포토레지스트에 의해 보호되지 않는 PSA 재료 층과 유전체 베이스 층의 부분을 에칭 또는 용해시키는 단계를
    추가로 포함하는 것을 특징으로 하는
    μPnB 조립 헤드 제조 방법.
  19. 마이크로-픽-앤드-본드(μPnB) 조립 방법에 있어서,
    복수의 μPnB 헤드 받침대를 소스 기판에 고정된 복수의 다이와 정렬시키는 단계;
    복수의 다이 각각을 μPnB 헤드 받침대 중 하나 이상의 표면으로 가압하여 다이를 감압성 접착제(PSA) 재료에 의해 받침대에 접착하는 단계;
    다이가 PSA 재료에 의해 받침대에 접착되는 동안 μPnB 헤드 받침대를 소스 기판에 대해 변위시킴으로써 다이와 소스 기판 사이의 앵커를 파괴시키는 단계;
    μPnB 헤드 받침대에 부착된 복수의 다이를 접합 타겟 기판 상의 랜드와 정렬시키는 단계;
    복수의 다이를 접합 타겟 기판 상의 랜드에 부착시키는 단계; 및
    다이가 랜드에 부착되는 동안 다이와 받침대 사이의 PSA 접합을 파괴시키는 단계를 포함하는 것을 특징으로 하는
    μPnB 조립 방법.
  20. 제 19 항에 있어서,
    상기 다이와 받침대 사이의 PSA 접합을 파괴시키는 단계는 μPnB 헤드 받침대를 타겟 기판에 대해 변위시키거나, PSA 재료와 인터페이스 연결되는 열분해성 재료를 열적으로 분해하는 단계를 추가로 포함하는 것을 특징으로 하는
    μPnB 조립 방법.
  21. 제 20 항에 있어서,
    상기 다이와 받침대 사이의 PSA 접합을 파괴시키는 단계는 PSA 재료를 받침대 또는 다이의 인터페이스 재료로부터 박리시키기 위해 μPnB 헤드 받침대를 횡방향과 수직 방향의 양 방향으로 동시에 변위시키는 단계를 추가로 포함하는 것을 특징으로 하는
    μPnB 조립 방법.
  22. 제 19 항에 있어서,
    상기 복수의 다이를 접합 타겟 기판 상의 랜드에 부착시키는 단계는 다이를 납땜 접합하는 단계를 추가로 포함하는 것을 특징으로 하는
    μPnB 조립 방법.
  23. 마이크로-픽-앤드-본드(μPnB) 소스 기판에 있어서,
    캐리어; 및
    상기 캐리어 위에 배치되는 복수의 디바이스 요소를 포함하며,
    각각의 디바이스 요소는,
    디바이스 재료 스택,
    상기 디바이스 재료 스택과 상기 캐리어 사이의 전극, 및
    적어도 상기 디바이스 재료 스택에 의해 전극으로부터 분리되는 감압성 접착제(PSA) 재료 또는 열분해성 재료 중 적어도 하나를
    추가로 포함하는 것을 특징으로 하는
    μPnB 소스 기판.
  24. 제 23 항에 있어서,
    상기 복수의 디바이스 요소는 복수의 LED 요소를 포함하고,
    각각의 LED 요소는
    제 1 금속 LED 전극과 제 2 금속 LED 전극 사이에 배치되는 적어도 제 1 및 제 2 도핑된 반도체 구역을 구비하는 반도체 LED 필름 스택으로서, 상기 제 1 금속 LED 전극은 캐리어와 대면하고 자유-공간 공극에 의해 캐리어로부터 이격되는, 반도체 LED 필름 스택; 및
    상기 LED 필름 스택, 제 1 금속 LED 전극 및 제 2 금속 LED 전극의 측벽 위에 배치되는 측벽 유전체 코팅을 추가로 포함하며;
    소스 기판은 각각의 LED 요소를 인접한 LED 요소로부터 분리시키는 트렌치 내에 배치되는 복수의 앵커를 추가로 포함하는 것을 특징으로 하는
    μPnB 소스 기판.
  25. 제 23 항에 있어서,
    상기 복수의 디바이스 요소는 복수의 LED 요소를 포함하고,
    각각의 LED 요소는
    적어도 제 1 및 제 2 도핑된 반도체 구역을 구비하는 에피택셜 반도체 LED 필름 스택;
    상기 제 1 도핑된 반도체 구역과 접촉하는 제 1 금속 LED 전극;
    상기 제 1 도핑된 반도체 구역의 측벽과 상기 제 1 금속 LED 전극 주위의 유전체 측벽 스페이서; 및
    상기 유전체 스페이서에 인접하고 상기 제 2 도핑된 반도체 구역과 전기적으로 접촉하는 금속 스페이서를 더 포함하는 제 2 금속 LED 전극을 추가로 포함하며,
    소스 기판은 각각의 LED 요소를 인접한 LED 요소로부터 분리시키는 트렌치 내에 배치되는 복수의 앵커를 추가로 포함하는 것을 특징으로 하는
    μPnB 소스 기판.
  26. 마이크로-픽-앤드-본드(μPnB) 소스 기판을 형성하는 방법에 있어서,
    기판 상에 복수의 마이크로전자 또는 광자 디바이스를 모놀리식하게 제조하는 단계;
    모놀리식 마이크로전자 또는 광자 디바이스 위에 감압성 접착제(PSA)를 도포하는 단계;
    PSA를 통해서 마이크로전자 또는 광자 디바이스 사이에 트렌치를 패터닝하여 개별 다이를 형성하는 단계; 및
    각각의 다이에 결합된 하나 이상의 앵커를 둘러싸는 하나 이상의 재료를 에칭함으로써 기판으로부터 개별 다이를 해제시키는 단계를 포함하는 것을 특징으로 하는
    μPnB 소스 기판 형성 방법.
  27. 제 26 항에 있어서,
    상기 기판 상에 복수의 마이크로전자 또는 광자 디바이스를 모놀리식하게 제조하는 단계는,
    제 1 기판 위에 디바이스 재료 스택을 형성하는 단계;
    제 1 기판으로부터 캐리어 기판으로 디바이스 재료 스택의 기판-레벨 전달을 수행하는 단계; 및
    캐리어 기판에 부착되어 있는 동안 디바이스 재료 스택 위에 PSA를 도포하는 단계를 추가로 포함하는 것을 특징으로 하는
    μPnB 소스 기판 형성 방법.
  28. 제 27 항에 있어서,
    상기 기판-레벨 전달을 수행하는 단계는
    캐리어와 디바이스 재료 스택의 표면 중 적어도 하나에 제 2 PSA 재료를 도포하는 단계;
    제 2 PSA 재료를 캐리어와 디바이스 재료 스택 사이에서 압축하는 단계; 및
    디바이스 재료 스택을 노출시키기 위해 제 1 기판을 제거하는 단계를 추가로 포함하며,
    상기 각각의 다이에 결합된 하나 이상의 앵커를 둘러싸는 하나 이상의 재료를 에칭함으로써 기판으로부터 개별 다이를 해제시키는 단계는 제 2 PSA 재료를 캐리어와 디바이스 재료 스택 사이에서 용해하는 단계를 추가로 포함하는 것을 특징으로 하는
    μPnB 소스 기판 형성 방법.
  29. 제 28 항에 있어서,
    상기 캐리어는 하나 이상의 정전 클램핑 구조물을 갖는 정전기 캐리어를 포함하며,
    상기 PSA 재료를 캐리어와 디바이스 재료 스택 사이에서 압축하는 단계는
    PSA 재료를 가로질러 전기장을 발전시키기 위해 정전기 캐리어에 전압을 인가하는 단계를 포함하는 것을 특징으로 하는
    μPnB 소스 기판 형성 방법.
  30. 제 26 항에 있어서,
    상기 기판 상에 복수의 마이크로전자 또는 광자 디바이스를 모놀리식하게 제조하는 단계는,
    에피택셜 기판을 커버하는 반도체 LED 필름 스택 위에 제 1 금속 전극 필름을 증착하는 단계;
    LED 필름 및 전극 스택을 캐리어로 전달하는 단계로서, 제 1 금속 전극 필름이 캐리어와 대면하는 단계;
    LED 필름 스택 위에 제 2 금속 전극 필름을 증착하는 단계;
    LED 필름 스택, 제 1 금속 전극 필름 및 제 2 금속 전극 필름 내에 트렌치를 에칭함으로써 복수의 LED 요소를 형성하는 단계로서, 각각의 LED 요소는 트렌치 에칭에 의해 형성되는 측벽을 갖는 단계;
    LED 요소 측벽 위에 유전체 스페이서를 형성하는 단계;
    트렌치 내에 LED 요소 앵커를 형성하는 단계로서, 앵커는 LED 요소 측벽의 부분과 교차하는 단계; 및
    LED 요소와 캐리어 사이에서 해제 층을 횡방향으로 에칭함으로써 앵커를 제외하고 캐리어로부터 LED 요소를 해제시키는 단계를
    추가로 포함하는 것을 특징으로 하는
    μPnB 소스 기판 형성 방법.
  31. 마이크로-픽-앤드-본드(μPnB) 타겟 기판에 있어서,
    타겟 기판 위에 배열되는 복수의 다이 랜드로서, 각각의 다이 랜드는 솔더 또는 접착제를 추가로 포함하는 복수의 다이 랜드; 및
    상기 다이 랜드의 각각에 인접하는 하나 이상의 기계적 스탠드-오프를 포함하며,
    상기 스탠드오프는 랜드에 부착될 다이의 z-높이에 추가되는 다이 랜드의 z-높이보다 큰 z-높이를 갖는 것을 특징으로 하는
    μPnB 타겟 기판.
  32. 제 31 항에 있어서,
    상기 스탠드오프는 포토레지스트를 포함하는 것을 특징으로 하는
    μPnB 타겟 기판.
  33. 제 31 항에 있어서,
    각각의 다이 랜드는 광투과성 접착제 또는 도전성 접착제를 포함하는 것을 특징으로 하는
    μPnB 타겟 기판.
KR1020177007178A 2014-10-17 2014-10-17 마이크로 픽 앤드 본드 조립체 KR102143680B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2014/061053 WO2016060677A1 (en) 2014-10-17 2014-10-17 Micro pick and bond assembly

Publications (2)

Publication Number Publication Date
KR20170041912A true KR20170041912A (ko) 2017-04-17
KR102143680B1 KR102143680B1 (ko) 2020-08-11

Family

ID=55747063

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020177007178A KR102143680B1 (ko) 2014-10-17 2014-10-17 마이크로 픽 앤드 본드 조립체

Country Status (6)

Country Link
US (2) US10242892B2 (ko)
EP (1) EP3207563A4 (ko)
JP (1) JP6483246B2 (ko)
KR (1) KR102143680B1 (ko)
CN (1) CN106716611B (ko)
WO (1) WO2016060677A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101993863B1 (ko) * 2017-12-29 2019-06-27 (재)한국나노기술원 Led 집적 모듈 및 led 집적 모듈의 제조방법

Families Citing this family (61)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6483841B2 (ja) * 2015-01-30 2019-03-13 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングＯｓｒａｍ Ｏｐｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ＧｍｂＨ 半導体部品を製造するための方法、半導体部品およびデバイス
US10163388B2 (en) * 2015-09-14 2018-12-25 Apple Inc. Light-emitting diode displays with predictive luminance compensation
US10453388B2 (en) * 2015-09-14 2019-10-22 Apple Inc. Light-emitting diode displays with predictive luminance compensation
TWI608591B (zh) * 2016-07-05 2017-12-11 群創光電股份有限公司 顯示裝置與顯示裝置的製造方法
US10217729B2 (en) * 2016-09-30 2019-02-26 Intel Corporation Apparatus for micro pick and bond
US10998352B2 (en) 2016-11-25 2021-05-04 Vuereal Inc. Integration of microdevices into system substrate
DE102016124646A1 (de) 2016-12-16 2018-06-21 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Halbleiterbauelements
WO2018191883A1 (en) * 2017-04-19 2018-10-25 Goertek.Inc Micro-led array transfer method, manufacturing method and display device
CN106941108B (zh) * 2017-05-23 2019-09-17 深圳市华星光电技术有限公司 微发光二极管显示面板及其制作方法
KR102236769B1 (ko) * 2017-07-18 2021-04-06 삼성전자주식회사 엘이디 모듈 제조장치 및 엘이디 모듈 제조방법
US10353243B2 (en) * 2017-08-01 2019-07-16 Innolux Corporation Display device
US20190058081A1 (en) * 2017-08-18 2019-02-21 Khaled Ahmed Micro light-emitting diode (led) display and assembly apparatus
KR102502176B1 (ko) * 2017-10-13 2023-02-21 삼성전자주식회사 디스플레이 장치 및 그 제조방법
TWI641072B (zh) * 2017-10-18 2018-11-11 友達光電股份有限公司 微拾取陣列及其製造方法
US10319705B2 (en) 2017-10-20 2019-06-11 Facebook Technologies, Llc Elastomeric layer fabrication for light emitting diodes
EP3474336B1 (en) * 2017-10-20 2020-04-08 Facebook Technologies, LLC Elastomeric layer fabrication for light emitting diodes
TWI679748B (zh) * 2017-12-19 2019-12-11 英屬開曼群島商錼創科技股份有限公司 微型元件結構
US11588082B2 (en) 2017-12-19 2023-02-21 PlayNitride Inc. Micro device and micro device display apparatus
CN108231651B (zh) * 2017-12-26 2020-02-21 厦门市三安光电科技有限公司 微元件转移装置和转移方法
CN109994413A (zh) * 2017-12-29 2019-07-09 南昌欧菲显示科技有限公司 微型元件巨量转移方法
CN108227375B (zh) * 2018-01-02 2021-01-26 京东方科技集团股份有限公司 一种微型发光二极管转印方法及阵列基板
CN108400108B (zh) * 2018-03-23 2021-03-09 京东方科技集团股份有限公司 一种微器件转印装置及微器件转印系统
CN108682312B (zh) * 2018-05-12 2020-11-06 汕头超声显示器技术有限公司 一种led阵列装置的制造方法
US11024220B2 (en) 2018-05-31 2021-06-01 Invensas Corporation Formation of a light-emitting diode display
TWI699870B (zh) * 2018-06-14 2020-07-21 啟端光電股份有限公司 發光二極體之承載結構及其製造方法
EP3588540A1 (en) * 2018-06-27 2020-01-01 Facebook Technologies, LLC Monitoring dry-etching of polymer layer for transferring semiconductor devices
US10998215B2 (en) 2018-06-27 2021-05-04 Facebook Technologies, Llc Monitoring dry-etching of polymer layer for transferring semiconductor devices
US11107947B2 (en) * 2018-07-10 2021-08-31 Long Yang Micro light emitting diode
US10998480B2 (en) * 2018-09-19 2021-05-04 Facebook Technologies, Llc Light-emitting structure alignment preservation in display fabrication
US20220045039A1 (en) * 2018-09-28 2022-02-10 Semiconductor Energy Laboratory Co., Ltd. Method for Manufacturing Display Device and Display Device Manufacturing Apparatus
US10672891B2 (en) * 2018-10-04 2020-06-02 International Business Machines Corporation Stacked gate all around MOSFET with symmetric inner spacer formed via sacrificial pure Si anchors
US10872866B2 (en) * 2018-10-08 2020-12-22 Advanced Semiconductor Engineering, Inc. Semiconductor package and method of manufacturing the same
US11234351B2 (en) * 2018-10-18 2022-01-25 Facebook Technologies, Llc Display fabrication microassembly system
CN111128789B (zh) * 2018-10-31 2022-08-05 成都辰显光电有限公司 微元件的转移装置及其转移方法
CN111261572B (zh) * 2018-11-30 2023-03-31 成都辰显光电有限公司 转移装置以及微元件的转移方法
CN113166626B (zh) * 2018-12-04 2023-09-05 信越化学工业株式会社 紫外线固化型有机硅压敏粘合剂组合物及其固化物
US10926521B2 (en) * 2018-12-28 2021-02-23 Palo Alto Research Center Incorporated Method and system for mass assembly of thin film materials
DE102019121672A1 (de) * 2019-08-12 2021-02-18 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren und vorrichtung zum aufnehmen und ablegen von optoelektronischen halbleiterchips
US11156759B2 (en) 2019-01-29 2021-10-26 Osram Opto Semiconductors Gmbh μ-LED, μ-LED device, display and method for the same
US11610868B2 (en) 2019-01-29 2023-03-21 Osram Opto Semiconductors Gmbh μ-LED, μ-LED device, display and method for the same
US11302248B2 (en) 2019-01-29 2022-04-12 Osram Opto Semiconductors Gmbh U-led, u-led device, display and method for the same
US11271143B2 (en) 2019-01-29 2022-03-08 Osram Opto Semiconductors Gmbh μ-LED, μ-LED device, display and method for the same
US11552163B2 (en) 2019-02-22 2023-01-10 Vuereal Inc. Staggered and tile stacked microdevice integration and driving
WO2020170222A1 (en) * 2019-02-22 2020-08-27 Vuereal Inc. Staggered and tile stacked microdevice integration and driving
TW202105671A (zh) * 2019-02-22 2021-02-01 加拿大商弗瑞爾公司 微裝置匣結構
US11538852B2 (en) 2019-04-23 2022-12-27 Osram Opto Semiconductors Gmbh μ-LED, μ-LED device, display and method for the same
DE112020002376A5 (de) * 2019-05-13 2022-01-27 Osram Opto Semiconductors Gmbh Multi-chip trägerstruktur
TWI706537B (zh) * 2019-05-28 2020-10-01 友達光電股份有限公司 自發光元件及發光裝置的製造方法
CN114008763A (zh) * 2019-06-18 2022-02-01 维耶尔公司 高吞吐量的缩微印刷工艺
WO2020262034A1 (ja) * 2019-06-28 2020-12-30 株式会社ブイ・テクノロジー 電子部品実装構造、その実装方法及びｌｅｄチップ実装方法
KR20210004029A (ko) * 2019-07-03 2021-01-13 삼성전자주식회사 엘이디 패널의 제조 방법 및 제조 장치
US11101159B1 (en) * 2019-08-27 2021-08-24 Facebook Technologies, Llc Pickup head with photocurable polymers for assembling light emitting diodes
US20210066547A1 (en) 2019-08-28 2021-03-04 Tslc Corporation Semiconductor Components And Semiconductor Structures And Methods Of Fabrication
CN112582343B (zh) * 2019-09-29 2022-12-06 成都辰显光电有限公司 一种生长基板及微元件的转移方法
DE102019216302A1 (de) * 2019-10-23 2021-04-29 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur montage eines strahlungsemittierenden halbleiterchips und strahlungsemittierender halbleiterchip
CN113517215A (zh) * 2020-04-09 2021-10-19 京东方科技集团股份有限公司 一种转移基板及其制作方法、转移方法
CN112992755B (zh) * 2020-05-27 2022-09-27 重庆康佳光电技术研究院有限公司 一种巨量转移装置及其转移方法
WO2022019200A1 (ja) * 2020-07-20 2022-01-27 Ａｇｃ株式会社 透明表示装置及びその製造方法
US20220199450A1 (en) * 2020-12-23 2022-06-23 Intel Corporation Carrier for microelectronic assemblies having direct bonding
US20220199449A1 (en) * 2020-12-23 2022-06-23 Intel Corporation Carrier for microelectronic assemblies having direct bonding
TW202312343A (zh) * 2021-08-09 2023-03-16 加拿大商弗瑞爾公司 微裝置之選擇性釋放

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120065273A (ko) * 2009-05-12 2012-06-20 더 보드 오브 트러스티즈 오브 더 유니버시티 오브 일리노이 변형가능 및 반투과 디스플레이를 위한 초박형, 미세구조 무기발광다이오드의 인쇄 어셈블리

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4761335A (en) * 1985-03-07 1988-08-02 National Starch And Chemical Corporation Alpha-particle protection of semiconductor devices
US5441809A (en) * 1993-10-28 1995-08-15 Brady U.S.A., Inc. Dissipative cover tape surface mount device packaging
US5611884A (en) * 1995-12-11 1997-03-18 Dow Corning Corporation Flip chip silicone pressure sensitive conductive adhesive
GB2320615B (en) * 1996-12-19 2001-06-20 Lintec Corp Process for producing a chip and pressure sensitive adhesive sheet for said process
US6514782B1 (en) 1999-12-22 2003-02-04 Lumileds Lighting, U.S., Llc Method of making a III-nitride light-emitting device with increased light generating capability
WO2002063678A1 (en) 2001-02-08 2002-08-15 International Business Machines Corporation Chip transfer method and apparatus
JP2003077940A (ja) 2001-09-06 2003-03-14 Sony Corp 素子の転写方法及びこれを用いた素子の配列方法、画像表示装置の製造方法
JP2003079304A (ja) * 2001-09-11 2003-03-18 Takarabako Kk 動物用バリア材
JP2004304161A (ja) * 2003-03-14 2004-10-28 Sony Corp 発光素子、発光装置、画像表示装置、発光素子の製造方法及び画像表示装置の製造方法
JP4315742B2 (ja) * 2003-06-20 2009-08-19 株式会社沖データ 半導体薄膜の製造方法及び半導体装置の製造方法
US7045375B1 (en) 2005-01-14 2006-05-16 Au Optronics Corporation White light emitting device and method of making same
TWI254397B (en) 2005-05-13 2006-05-01 King Yuan Electronics Co Ltd Apparatus and method of automatically cleaning a pick-up head
US20070000592A1 (en) * 2005-06-29 2007-01-04 Intel Corporation Apparatus and method to operate on one or more attach sites in die package assembly
JP2008204947A (ja) 2007-01-25 2008-09-04 Konica Minolta Holdings Inc 面発光体、面発光体の製造方法、面発光体を用いた表示装置及び照明装置
JP5452088B2 (ja) * 2009-06-15 2014-03-26 株式会社日立ハイテクノロジーズ 微小接触式プローバ
EP2296168A1 (en) 2009-09-09 2011-03-16 Kulicke & Soffa Die Bonding GmbH Tool for picking a planar object from a supply station
WO2011069242A1 (en) 2009-12-09 2011-06-16 Cooledge Lighting Inc. Semiconductor dice transfer-enabling apparatus and method for manufacturing transfer-enabling apparatus
US20130010435A1 (en) * 2010-03-11 2013-01-10 Toshinobu Ogatsu Frame unit, mounting substrate unit, and manufacturing method for the same
US8193610B2 (en) 2010-08-10 2012-06-05 Stats Chippac, Ltd. Semiconductor device and method of forming B-stage conductive polymer over contact pads of semiconductor die in Fo-WLCSP
US8476649B2 (en) 2010-12-16 2013-07-02 Micron Technology, Inc. Solid state lighting devices with accessible electrodes and methods of manufacturing
EP2697822B1 (en) * 2011-04-11 2020-12-30 NDSU Research Foundation Selective laser-assisted transfer of discrete components
US8349116B1 (en) 2011-11-18 2013-01-08 LuxVue Technology Corporation Micro device transfer head heater assembly and method of transferring a micro device
TWI582202B (zh) * 2011-11-18 2017-05-11 Ｌｇ化學股份有限公司 用於封裝有機電子裝置之光可硬化壓感性黏著膜、有機電子裝置及用於封裝有機電子裝置之方法
US8518204B2 (en) * 2011-11-18 2013-08-27 LuxVue Technology Corporation Method of fabricating and transferring a micro device and an array of micro devices utilizing an intermediate electrically conductive bonding layer
US9105492B2 (en) * 2012-05-08 2015-08-11 LuxVue Technology Corporation Compliant micro device transfer head
TWI535077B (zh) 2012-05-24 2016-05-21 台達電子工業股份有限公司 發光單元及其發光模組
FR2992465B1 (fr) 2012-06-22 2015-03-20 Soitec Silicon On Insulator Procede de fabrication collective de leds et structure pour la fabrication collective de leds
JP2014011242A (ja) 2012-06-28 2014-01-20 Nitto Denko Corp Ｌｅｄの製造方法
US8415768B1 (en) * 2012-07-06 2013-04-09 LuxVue Technology Corporation Compliant monopolar micro device transfer head with silicon electrode
US9356070B2 (en) 2012-08-15 2016-05-31 Epistar Corporation Light-emitting device
US8835940B2 (en) 2012-09-24 2014-09-16 LuxVue Technology Corporation Micro device stabilization post
JP2014072351A (ja) 2012-09-28 2014-04-21 Nitto Denko Corp 蛍光体層貼着キット、光半導体素子−蛍光体層貼着体および光半導体装置
DE102012217957B4 (de) 2012-10-01 2014-10-09 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur Herstellung einer Mikro-LED-Matrix
JP2014090157A (ja) * 2012-10-03 2014-05-15 Nitto Denko Corp 封止シート被覆半導体素子、その製造方法、半導体装置およびその製造方法
EP2731126A1 (en) 2012-11-09 2014-05-14 Nederlandse Organisatie voor toegepast -natuurwetenschappelijk onderzoek TNO Method for bonding bare chip dies
US9229597B2 (en) 2013-02-22 2016-01-05 Nthdegree Technologies Worldwide, Inc. Integrated capacitive touch screen and LED layer
EP3177463A4 (en) * 2014-08-05 2018-06-27 Uniqarta, Inc. Setting up ultra-small or ultra-thin discrete components for easy assembly

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120065273A (ko) * 2009-05-12 2012-06-20 더 보드 오브 트러스티즈 오브 더 유니버시티 오브 일리노이 변형가능 및 반투과 디스플레이를 위한 초박형, 미세구조 무기발광다이오드의 인쇄 어셈블리

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101993863B1 (ko) * 2017-12-29 2019-06-27 (재)한국나노기술원 Led 집적 모듈 및 led 집적 모듈의 제조방법

Also Published As

Publication number Publication date
EP3207563A1 (en) 2017-08-23
WO2016060677A1 (en) 2016-04-21
CN106716611B (zh) 2019-08-20
JP2017533453A (ja) 2017-11-09
US20190148188A1 (en) 2019-05-16
KR102143680B1 (ko) 2020-08-11
US10242892B2 (en) 2019-03-26
US20170278733A1 (en) 2017-09-28
EP3207563A4 (en) 2018-05-30
US10886153B2 (en) 2021-01-05
JP6483246B2 (ja) 2019-03-13
CN106716611A (zh) 2017-05-24

Similar Documents

Publication Publication Date Title
US10886153B2 (en) Display including an LED element having a pressure sensitive adhesive (PSA) for micro pick and bond assembly of the display
CN106716641B (zh) 微型led显示器和组装
US9484332B2 (en) Micro solar cell powered micro LED display
US9217541B2 (en) Stabilization structure including shear release posts
KR101737281B1 (ko) 안정화 포스트를 갖는 마이크로 소자
TWI739949B (zh) 微轉印可印刷覆晶結構及方法
TWI639248B (zh) 用於準備氮化鎵及用於微組裝之相關材料之系統及方法
TWI569408B (zh) 微型元件穩定結構
KR20090027639A (ko) 절연성 결합 매체를 이용하는 전기 전도적 결합
CN112967984A (zh) 微芯片的巨量转移方法及显示背板
CN112768370B (zh) 微元件的转移方法及转移装置
TWI458058B (zh) 晶片封裝體及其形成方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant