KR20170041711A - 전자 구성요소, 광전자 구성요소, 구성요소 배열체, 및 전자 구성요소 생산 방법 - Google Patents

전자 구성요소, 광전자 구성요소, 구성요소 배열체, 및 전자 구성요소 생산 방법 Download PDF

Info

Publication number
KR20170041711A
KR20170041711A KR1020177002785A KR20177002785A KR20170041711A KR 20170041711 A KR20170041711 A KR 20170041711A KR 1020177002785 A KR1020177002785 A KR 1020177002785A KR 20177002785 A KR20177002785 A KR 20177002785A KR 20170041711 A KR20170041711 A KR 20170041711A
Authority
KR
South Korea
Prior art keywords
electronic
molding body
semiconductor chip
electronic component
sacrificial structure
Prior art date
Application number
KR1020177002785A
Other languages
English (en)
Other versions
KR102379374B1 (ko
Inventor
루카 하이베르거
마티아스 스페를
Original Assignee
오스람 옵토 세미컨덕터스 게엠베하
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 오스람 옵토 세미컨덕터스 게엠베하 filed Critical 오스람 옵토 세미컨덕터스 게엠베하
Publication of KR20170041711A publication Critical patent/KR20170041711A/ko
Application granted granted Critical
Publication of KR102379374B1 publication Critical patent/KR102379374B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/005—Processes relating to semiconductor body packages relating to encapsulations

Abstract

전자 구성요소를 생산하기 위한 방법이 포토리소그래픽 프로세스에 의해서 기재(2)의 상부 측면 상에 희생 구조물(470)을 형성하는 단계 및 몰딩된 부분(481)을 이용하여 전자 반도체 칩(430)의 표면(435)이 몰딩된 부분(481)에 의해서 적어도 부분적으로 덮이지 않는 방식으로 기재(2)의 상부 측면 상에 배열된 희생 구조물(470) 및 전자 반도체 칩(430)을 성형하는 단계를 포함한다. 추가적인 단계로서, 방법은 몰딩된 부분(481)을 기재(2)로부터 탈착시키는 단계 및 희생 구조물(470)을 제거하는 단계를 포함하고, 희생 구조물(470)을 제거하는 단계에 의해서 몰딩된 부분(481) 내에 함몰부가 형성된다.

Description

전자 구성요소, 광전자 구성요소, 구성요소 배열체, 및 전자 구성요소 생산 방법{ELECTRONIC COMPONENT, OPTOELECTRONIC COMPONENT, COMPONENT ARRANGEMENT, AND METHOD FOR PRODUCING AN ELECTRONIC COMPONENT}
본 발명은 전자 구성요소, 광전자 구성요소 및 구성요소 배열체를 생산하는 방법에 관한 것이다.
본 특허출원은 독일 특허출원 10　2014　111　106.0의 우선권을 주장하고, 그 독일 특허출원의 개시 내용은 여기에서 참조로 포함된다.
종래 기술은 하우징 내에 배열된 전자 반도체 칩을 포함하는 전자 구성요소를 개시한다. 이러한 경우에, 전자 구성요소의 생산 중에, 전자 반도체 칩의 표면이 자유롭게 유지되는 방식으로 전자 반도체 칩이 몰딩 본체(molded body) 내로 매립될 수 있다. 결과적으로, 전자 반도체 칩의 표면이 히트 싱크와 직접 접촉되도록, 전자 구성요소가 장착될 수 있다. 이는, 전자 구성요소로부터의 방열 소산을 용이하게 한다.
만약 전자 구성요소가 광전자 반도체 칩을 포함하는 광전자 구성요소라면, 노출 표면의 일부 또는 전체 노출 표면이 광전자 반도체 칩의 광학적으로 활성적인 표면, 예를 들어 방출 면일 수 있다.
본 발명의 하나의 목적은 전자 구성요소를 생산하기 위한 방법을 제공하는 것이다. 본 발명의 추가적인 목적은 전자 구성요소, 구성요소 배열체 및 광전자 구성요소를 제공하는 것이다. 이러한 목적은 제1항에 따른 방법, 제15항에 따른 전자 구성요소, 제18항에 따른 구성요소 배열체, 및 제20항에 따른 광전자 구성요소에 의해서 달성된다. 개선사항이 종속항에서 구체화된다.
전자 구성요소를 생산하기 위한 방법은, 전자 반도체 칩의 표면이 몰딩 본체에 의해서 적어도 부분적으로 덮이지 않도록 하는 방식으로, 운반체(carrier)의 상단측 상에 배열된 희생 구조물 주위에 그리고 전자 반도체 칩 주위에 몰딩 본체를 몰딩하는 단계를 포함한다. 추가적인 단계로서, 방법은 몰딩 본체를 운반체로부터 탈착시키는 단계 및 희생 구조물을 제거하는 단계를 포함하고, 희생 구조물을 제거하는 단계는 몰딩 본체 내에 형성된 절개부를 초래한다.
몰딩 본체를 희생 구조물 주위에 몰딩하는 단계 그리고 그 이후에 희생 구조물 층을 제거하는 단계에 의해서, 유리하게 단순하게 그리고 비용-절감 방식으로 몰딩 본체 내에 절개부를 생성할 수 있다. 예로서, 타원형 절개부 또는 언더컷이 생성될 수 있다. 만약 희생 구조물이 큰 높이 대 폭의 종횡비를 갖는다면, 깊고 좁은 절개부가 몰딩 본체 내에서 유리하게 생성될 수 있다.
전자 반도체 칩의 표면이 몰딩 본체에 의해서 적어도 부분적으로 덮이지 않는다는 사실로 인해서, 예를 들어, 열 손실이 표면을 통해서 전자 반도체 칩으로부터 소산될 수 있도록, 전자 반도체 칩의 표면이 접근 가능하게 유지될 수 있다.
방법의 하나의 개선예에서, 전자 반도체 칩이 광전자 반도체 칩이고, 표면은 광전자 반도체 칩의 방출 면이다. 광전자 반도체 칩의 방출 면이 몰딩 본체가 없이 자유롭게 유지되기 때문에, 유리하게, 광전자 반도체 칩의 방출이 몰딩 본체에 의해서 손상되지 않는다.
희생 구조물이 포토리소그래픽 프로세스에 의해서 포토레지스트로부터 형성된다. 유리하게, 포토리소그래픽 프로세스의 이용은 몰딩 본체 내에 생성된 절개부의 현미경적 구조화를 허용한다. 만약 큰 독립형(free-standing) 구조물을 생성할 수 있게 하는 포토레지스트가 포토리소그래픽 프로세스를 위해서 이용된다면, 유리하게, 깊고 좁은 절개부가 몰딩 본체 내에서 생성될 수 있다.
방법의 하나의 개선예에서, 도전성 층이 절개부의 적어도 하나의 벽면 상에 도포된다. 절개부는 예를 들어 전자 구성요소를 통해서 연장될 수 있다. 이어서, 도전성 층은 구성요소의 2개의 측면들 사이의 도전성 연결을 유리하게 가능하게 한다.
방법의 하나의 개선예에서, 연결 요소가 몰딩 본체 상에 배열되고, 그러한 연결 요소는 도전성 층을 전자 반도체 칩의 접촉 패드에 도전성 연결한다. 이어서, 절개부의 벽면 상의 도전성 층이 전자 반도체 칩과의 접촉을 위해서 유리하게 이용될 수 있다. 결과적으로, 예를 들어, 전자 구성요소의 단지 하나의 측면으로부터의 전자 반도체 칩의 접촉이 가능하다.
방법의 하나의 개선예에서, 후자는 몰딩 본체 및 그러한 몰딩 본체 내에서 생성된 절개부를 절단하는 단계를 포함한다. 결과적으로, 절개부의 벽면이 전자 구성요소의 외부 면을 형성할 수 있다. 전자 구성요소의 곡선형 외부 면이 희생 구조물의 그리고 그에 따라 절개부의 적절한 구조화에 의해서 유리하게 생성될 수 있다. 도전성 층이 절개부의 벽면 상에 도포되면, 예를 들어 납땜에 의한, 외부로부터의 구성요소의 단순한 접촉이 가능해진다.
방법의 하나의 개선예에서, 절개부가 전자 반도체 칩의 표면에 인접하는 방식으로 형성된다. 결과적으로, 전자 반도체 칩의 표면이 몰딩 본체의 함몰부 내에 배열되고 외부로부터 접근될 수 있는 경우에, 몰딩 본체가 유리하게 생성될 수 있다. 함몰부가 파장-변환 재료로 유리하게 충진될 수 있다.
방법의 하나의 개선예에서, 첫 번째로, 희생 구조물이 운반체의 상단측 상에 배열되고 이어서 전자 반도체 칩이 희생 구조물의 상단측 상에 배열된다. 이러한 경우에, 전자 반도체 칩의 표면이 희생 구조물과 대면된다. 결과적으로, 운반체를 구비하기 전에 희생 구조물이 형성될 수 있다. 이는, 희생 구조물을 형성하기 위해서 포토리소그래픽 프로세스가 이용될 때 특히 유리하다. 희생 구조물 상의 전자 반도체 칩의 배열체의 결과로서, 전자 반도체 칩의 표면에 인접하는 절개부가 단순하고 비용-효과적인 방식으로 몰딩 본체 내에 생성될 수 있다.
방법의 하나의 개선예에서, 희생 구조물이 전자 반도체 칩의 표면 상에 배열된다. 이어서, 희생 구조물 및 전자 반도체 칩이 운반체의 상단측 상에 배열된다. 예를 들어 포토리소그래픽 방법에 의해서, 희생 구조물이 첫 번째로 전자 반도체 칩 상에 배열되거나 형성된다는 사실로 인해서, 유리하게, 희생 구조물 및 전자 반도체 칩이 특히 정밀하게 서로 정렬될 수 있다.
방법의 하나의 개선예에서, 절개부가 전자 반도체 칩의 측면(side face)에 인접하는 방식으로 형성된다. 결과적으로, 열 전도성 및/또는 복사선-투과 재료가 또한 유리하게 측면 상에 도포될 수 있다. 그러한 재료는, 광전자 부피 방출기를 포함하는 전자 반도체 칩을 이용할 때 특히 유리하다.
방법의 하나의 개선예에서, 전자 반도체 칩이 희생 구조물 내로 부분적으로 매립된다. 결과적으로, 전자 반도체 칩의 표면 및 측면 모두와 인접하는 절개부가 특히 단순하고 비용-효과적인 방식으로 몰딩 본체 내에 생성될 수 있다.
방법의 하나의 개선예에서, 희생 구조물은, 제1 포토레지스트 층 및 제2 포토레지스트 층을 포함하는 포토레지스트 시스템으로부터 포토리소그래픽 프로세스에 의해서 형성된다. 이러한 경우에, 전자 반도체 칩이 제2 포토레지스트 층 내로 압입된다. 이는, 전자 반도체 칩의 표면 및 측면 모두와 인접하는 절개부가 단순하고 비용-효과적인 방식으로 몰딩 본체 내에 생성되게 할 수 있다.
방법의 하나의 개선예에서, 추가적인 방법 단계에서, 포팅 화합물(potting compound)이 절개부 내로 도입된다. 포팅 화합물이 열 전도성 재료를 포함한다면, 그에 따라 전자 반도체 칩으로부터의 열의 특히 효율적이고 신속한 소산을 달성할 수 있다. 만약 전자 반도체 칩이 광전자 반도체 칩이라면, 포팅 화합물이 투명한 또는 예를 들어 파장-변환 재료를 포함할 수 있다. 결과적으로, 반도체 칩에 의해서 방출되는 광의 유리하게 높은 색채 균일성 및 발광 효율이 달성될 수 있다.
방법의 하나의 개선예에서, 페그(peg)가 전자 구성요소의 제1 측면 상에서 절개부를 통해서 형성되고, 페그와 합치되는 홈이 전자 구성요소의 제2 측면 상에 형성된다. 이는, 동일한 유형의 복수의 전자 구성요소를 단순한 방식으로 연결할 수 있게 하고 작은 구성요소 간격을 실현할 수 있게 한다. 또한, 구성요소들의 연결을 위한 회로 기판 및 상응하는 파퓰레이팅 프로세스가 필요치 않을 수 있다.
방법의 하나의 개선예에서, 전자 구성요소가 몰딩 본체 조립체 내의 추가적인 전자 구성요소와 함께 생산된다. 이러한 경우에, 방법은, 부가적인 방법 단계로서, 몰딩 본체 조립체를 분할하는 것에 의해서 추가적인 전자 구성요소로부터 전자 구성요소를 분리하는 단계를 포함한다. 결과적으로, 절개부를 포함하는 몰딩 본체를 포함하는 복수의 전자 구성요소가 단순하고 비용-절감 방식으로 생성될 수 있다.
전자 구성요소가 전자 반도체 칩 및 몰딩 본체를 포함한다. 이러한 경우에, 몰딩 본체는 전자 반도체 칩의 적어도 하나의 측면을 덮는다. 전자 반도체 칩의 표면이 적어도 부분적으로 몰딩 본체에 의해서 덮이지 않는다. 또한, 몰딩 본체는 페그를 가지는 제1 측면 및 페그와 합치되는 홈을 가지는 제2 측면을 포함한다.
페그 및 홈에 의해서, 전자 구성요소는, 추가적인 전자 구성요소의 홈 내로 결합되는 방식으로 배열되는 전자 구성요소의 페그에 의해서, 동일한 방식으로 구성된 다른 전자 구성요소에 단순한 방식으로 연결될 수 있다.
전자 구성요소의 하나의 개선예에서, 홈 및/또는 페그 상의 접촉 구조물이 도전성 방식으로 형성된다. 결과적으로, 이러한 방식으로 형성된 2개의 전자 구성요소는, 다른 구성요소의 홈 내로 결합되는 방식으로 배열되는 하나의 구성요소의 페그 그리고 접촉되는 홈 및/또는 페그 상의 도전성 접촉 구조물에 의해서, 기계적 그리고 전기적 모두로 유리하게 연결될 수 있다.
전자 구성요소의 하나의 개선예에서, 홈의 및/또는 페그의 도전성 연결 면은 도전성 연결 요소를 통해서 전자 반도체 칩의 접촉 패드에 도전성 연결된다. 결과적으로, 전자 반도체 칩이 홈 및/또는 페그 상의 도전성 연결 면을 통해서 유리하게 접촉될 수 있다. 또한, 각각의 경우에 다른 구성요소의 홈 내로 결합되는 방식으로 배열되는 하나의 구성요소의 페그 및 연결되는 홈 상의 그리고 페그 상의 연결 면에 의해서 복수의 전자 반도체 칩의 시리즈 연결부를 또한 실현할 수 있다.
구성요소 배열체는 제1 전자 구성요소 및 제2 전자 구성요소를 포함하고, 제1 전자 구성요소의 페그는 제2 전자 구성요소의 홈 내로 결합되는 방식으로 배열된다. 결과적으로, 추가적인 기계적 연결 요소, 예를 들어 회로 기판이 없이, 제1 및 제2 전자 구성요소가 연결될 수 있고, 이는 유리하게 작은 구성요소 간격을 가능하게 한다. 이는 또한 구성요소 배열체 내의 전자 구성요소를 용이하게 교환할 수 있게 한다. 구성요소들의 연결을 위한 회로 기판 또는 복잡한 파퓰레이팅 프로세스가 필요하지 않기 때문에, 구성요소 배열체가 비용-절감 방식으로 생산될 수 있다.
구성요소 배열체의 하나의 개선예에서, 각각의 경우에 제1 전자 구성요소 및 제2 전자 구성요소는 접촉 구조물을 포함한다. 도전성 연결부가 구성요소 배열체 상에 배열된다. 이러한 경우에, 도전성 연결부는 제1 전자 구성요소의 그리고 제2 전자 구성요소의 접촉 구조물에 도전성 연결된다. 이는 접촉 구조물을 통한 전자 구성요소들의 단순한 전기적 접촉을 가능하게 한다.
광전자 구성요소가 광전자 반도체 칩 및 몰딩 본체를 포함한다. 몰딩 본체는 광전자 반도체 칩의 측면을 적어도 부분적으로 덮고, 광전자 반도체 칩의 방출 면은 몰딩 본체에 의해서 적어도 부분적으로 덮이지 않는다. 또한, 몰딩 본체는 절개부를 포함하고, 그러한 절개부는 광전자 반도체 칩의 표면 및 측면에 인접한다. 광전자 반도체 칩이 예를 들어 부피 방출기일 수 있고, 그러한 부피 방출기에서 방출 면은 표면 및 측면 모두를 포함한다. 광전자 구성요소의 높은 발광 효율이, 전자 반도체 칩의 표면 및 측면 모두 상의 절개부의 배열체에 의해서 달성될 수 있다.
본 발명의 전술한 성질, 특징 및 장점 그리고 그 달성되는 방식이, 도면과 관련하여 더 구체적으로 설명되는 예시적인 실시예에 관한 이하의 설명과 관련하여 더 명확해질 것이고 더 명확하게 이해될 것이다. 도면에서, 각각의 경우에, 개략적으로 도시되어 있다.
도 1은 제1 희생 구조물이 상부에 배열된 운반체의 단면도를 도시한다.
도 2는 제1 희생 구조물 및 제1 전자 반도체 칩을 가지는 운반체의 단면도를 도시한다.
도 3은 운반체 상에 형성된 제1 몰딩 본체를 포함하는 제1 몰딩 본체 조립체를 가지는 운반체의 단면도를 도시한다.
도 4는 운반체의 탈착 이후의 제1 몰딩 본체 조립체의 단면도를 도시한다.
도 5는 제1 몰딩 본체의 상단측을 적어도 부분적으로 제거한 후의 제1 몰딩 본체 조립체의 단면도를 도시한다.
도 6은 제1 희생 구조물을 제거한 후의 제1 몰딩 본체 조립체의 단면도를 도시한다.
도 7은 제1 몰딩 본체 조립체로 형성된 2개의 제1 전자 구성요소의 단면도를 도시한다.
도 8은 제1 희생 구조물을 가지는 제1 몰딩 본체 조립체의 평면도를 도시한다.
도 9는 2개의 전자 구성요소를 포함하는 구성요소 배열체의 평면도를 도시한다.
도 10은 운반체 상에 배열된 제2 희생 구조물을 가지는 운반체의 단면도를 도시한다.
도 11은 운반체 상에 배열된 제3 전자 반도체 칩을 가지는 운반체의 단면도를 도시한다.
도 12는 운반체 상에 배열된 제3 몰딩 본체를 포함하는 제2 몰딩 본체 조립체를 가지는 운반체의 단면도를 도시한다.
도 13은 운반체의 제거 이후의 제2 몰딩 본체 조립체의 단면도를 도시한다.
도 14는 제3 몰딩 본체의 후방 측면을 적어도 부분적으로 제거한 후의 제2 몰딩 본체 조립체의 단면도를 도시한다.
도 15는 제2 희생 구조물을 제거한 후의 제2 몰딩 본체 조립체의 단면도를 도시한다.
도 16은 4개의 제3 전자 구성요소를 포함하는 제2 몰딩 본체 조립체의 평면도를 도시한다.
도 17은 제3 전자 구성요소의 사시도를 도시한다.
도 18은 운반체 상에 배열된 제3 희생 구조물 및 제3 희생 구조물 상에 배열된 제4 전자 반도체 칩을 가지는 운반체의 단면도를 도시한다.
도 19는 운반체 상에 형성된 제4 몰딩 본체를 가지는 운반체의 단면도를 도시한다.
도 20은 운반체를 제거하고 제4 몰딩 본체의 후방 측면을 적어도 부분적으로 제거한 후의 제4 몰딩 본체의 단면도를 도시한다.
도 21은 제4 전자 구성요소의 단면도를 도시한다.
도 22는 운반체 상에 배열된 노광된 제1 포토레지스트 층을 가지는 운반체의 단면도를 도시한다.
도 23은 제1 포토레지스트 층 상에 배열된 제2 포토레지스트 층 및 제5 전자 반도체 칩을 가지는 운반체의 단면도를 도시한다.
도 24는 제1 및 제2 포토레지스트 층으로 형성된 제4 희생 구조물을 가지는 운반체의 단면도를 도시한다.
도 25는 운반체 상에 형성된 제5 몰딩 본체를 가지는 운반체의 단면도를 도시한다.
도 26은 제5 광전자 구성요소의 단면도를 도시한다.
도 1은 전자 구성요소를 생성하기 위한 운반체(2)의 개략적인 단면도를 도시한다. 운반체(2)는 예를 들어 얇은 슬라이스와 같은 웨이퍼의 형태로 형성될 수 있고 예를 들어 규소를 포함할 수 있다. 그러나, 운반체(2)는 또한 금속, 세라믹 또는 일부 다른 재료를 포함할 수 있다. 운반체(2)는 실질적으로 평면형인 상단측(3)을 포함한다.
제1 희생 구조물(70)이 접착 층(4)에 의해서 운반체(2)의 상단측(3) 상에 고정된다. 접착 층(4)은, 예를 들어, 하나의 측면 상의 열 해제 가능 접착제 층 및 다른 측면 상의 일반적인 접착제 층을 포함하는 박막으로 이루어질 수 있다. 도 2에서, 열 해제 가능 층은 접착 층(4)의 구성요소 측면(6) 상에 그리고 제1 희생 구조물(70)과 대면하는 방식으로 배열되는 한편, 일반적인 접착제 층은 운반체(2)와 대면하는 접착 층(4)의 운반체 측면(5) 상에 배열된다. 열 해제 가능 접착 층 대신에 또는 그와 함께, 접착 층(4)은 또한, 광, 예를 들어 UV 광의 조사에 의해서 해제 가능한 접착제, 습식-화학적 처리에 의해서 해제 가능한 접착제, 또는 레이저 처리에 의해서 해제 가능한 접착제를 포함할 수 있다. 접착 층(4)의 접착제는 또한 전단력 또는 인장력에 의해서 해제될 수 있다.
접착 층(4)은 운반체(2)와 그 상단측(3) 상에 배열된 요소 사이의 일부 다른 고정 수단에 의해서 선택적으로 생략되거나 대체될 수 있다. 접착 층(4)은, 일부 경우에, 추가적인 설명 및 도면에서 명시적으로 묘사되지 않으나, 항상 존재할 수 있다.
접착 층(4)에 의해서 운반체(2)의 상단측(3) 상에 배열되는 제1 희생 구조물(70)은, 도시된 바와 같이, 복수의 개별적인 요소로 이루어질 수 있다. 제1 희생 구조물(70)의 2개의 요소가 도 1에서 단면도로 도시되어 있다.
제1 희생 구조물(70)은 운반체(2) 상에서 포토리소그래픽 방법에 의해서 형성된다. 이러한 목적을 위해서, 첫 번째로 포토레지스트가 운반체(2) 상에 도포될 수 있고; 예로서, 포토레지스트가 운반체(2) 상에서 스핀-코팅에 의해서 도포될 수 있다. 결과적으로, 실질적으로 균일하고 평면형인 포토레지스트 층이 운반체(2) 상에 형성된다. 이어서, 포토레지스트가 포토마스크를 통해서 노광된다. 포토레지스트가 현상된 후에, 프로세스에 따라서, 포토레지스트의 노광 또는 비노광 영역이 운반체(2) 상에 잔류하고 제1 희생 구조물(70)을 형성한다.
대안적으로, 제1 희생 구조물(70)은 또한 설명된 바와 같은 포토리소그래픽 방법에 의해서 별개의 운반체 상에서 먼저 생성될 수 있다. 별개의 운반체가 운반체(2)와 같이 형성될 수 있다. 이어서, 제1 희생 구조물(70)이 운반체(2)의 상단측(3)에 전사될 수 있다. 이는, 예를 들어, 접착 박막의 도움으로 이루어질 수 있고, 제1 희생 구조물(70)의 개별적인 요소가 별개의 운반체로부터 탈착되기 전에 그러한 접착 박막 상에 고정된다.
도 2는, 도 1의 도시 내용에 시간적으로 이어지는 방법 상태에서 상단측(3) 상에 배열된 제1 희생 구조물(70)을 가지는 운반체(2)를 도시한다. 제1 전자 반도체 칩(30) 및 관통-접촉 요소(40)가 상단측(3) 상에 부가적으로 배열되었다. 바람직하게, 제1 희생 구조물(70)은 운반체(2)의 상단측(3)에 수직으로 측정된 이의 높이가 제1 전자 반도체 칩(30)의 상응하는 높이 및 관통-접촉 요소(40)의 높이에 대략적으로 상응하도록 형성되었다. 제1 희생 구조물(70)은, 예를 들어, 10　㎛ 내지 1　mm의 높이를 가질 수 있고; 바람직하게 몇백 마이크로미터의 높이를 갖는다.
제1 전자 반도체 칩(30)은 광전자 반도체 칩으로서, 예를 들어 발광 다이오드 칩, 레이저 칩, 광전지 칩 또는 포토다이오드 칩으로서 형성될 수 있다. 그러나, 전자 반도체 칩(30)은 또한, 예를 들어, 전력 반도체 구성요소를 포함하는 전자 회로로서 형성될 수 있다. 이러한 회로는, 예를 들어, 높은 전류 및 전압을 스위칭 또는 조절하도록 구성될 수 있다. 예로서, 회로가 전력 다이오드, 사이리스터, 트라이액 또는 전력 트랜지스터, 예를 들어 IGBT 또는 MOSFET을 포함할 수 있다.
도 2에 도시된 제1 전자 반도체 칩(30)은 표면(35)을 갖는다. 제1 전자 반도체 칩(30)의 표면(35)이 운반체(2)의 상단측(3)과 대면하도록, 제1 전자 반도체 칩(30)이 운반체(2)의 상단측(3) 상에 배열된다. 만약 광전자 반도체 칩이 관련된다면, 표면(35)은 완전히 또는 부분적으로 복사선-투과 면으로서 형성될 수 있다. 전자 반도체 칩(30)의 경우에, 예를 들어, 표면(35)의 일부가, 전자기 복사선을 방출하는 방출 면(31)으로서 구성된다. 만약 제1 전자 반도체 칩이 전력 반도체 회로라면, 제1 전자 구성요소(30)의 표면(35)이 회로로부터 열을 소산시키도록 구성될 수 있다.
제1 전자 반도체 칩(30)은 전방-측면 접촉 패드(33) 및 후방-측면 접촉 패드(34)를 포함하는 접촉 패드(32)를 포함한다. 전방-측면 접촉 패드(33)가 전자 반도체 칩(30)의 표면(35) 상에 배열된다. 후방-측면 접촉 패드(34)가 표면(35)의 반대로 위치된 제1 전자 반도체 칩(30)의 기저부 면(39) 상에 배열된다.
제1 전자 반도체 칩(30)은 접촉 패드(32)를 통해서 외부 회로에 연결될 수 있다. 예로서, 전자기 복사선을 생성하기 위한 발광 다이오드 칩의 경우에, 접촉 패드(32)를 통해서, 전압이 광전자적 및 복사선-방출 층 구조물로 인가될 수 있다. 만약 제1 전자 반도체 칩(30)이 순수한 전자 회로로서 구성된다면, 예를 들어, 트랜지스터가 접촉 패드(32)를 통해서 연결되고 제어될 수 있다.
관통-접촉 요소(40)는 도전성 재료, 예를 들어 금속 또는 반도체 재료를 포함한다. 예로서, 관통-접촉 요소(40)는 규소로 이루어진다. 운반체(2)의 상단측(3)에 수직인 방향으로, 관통-접촉 요소는 바람직하게 제1 전자 반도체 칩(30)과 동일한 높이를 갖는다. 관통-접촉 요소(40)는 제1 접촉 패드(41) 및 제2 접촉 패드(42)를 포함하고, 그러한 접촉 패드들은 관통-접촉 요소(40)의 대향 측면들 상에 각각 배열된다. 제1 접촉 패드(41)는 운반체(2)와 대면하는 관통-접촉 요소(40)의 측면 상에 배열된다.
바람직하게, 제1 전자 반도체 칩(30), 관통-접촉 요소(40) 및 제1 희생 구조물(70)의 요소는 운반체(2) 상에서 측방향으로 이격되는 방식으로 배열되고 2-차원적인 격자를 형성한다. 각각의 경우에, 제1 전자 반도체 칩(30) 중 하나 및 관통-접촉 요소(40) 중 하나가 제1 희생 구조물(70)의 2개의 요소들 사이에 배열된다.
도 3은 도 2의 도시 내용에 이어지는 방법 상태에서 운반체(2)를 도시한다. 제1 몰딩 본체(81)가 제1 희생 구조물(70), 제1 전자 반도체 칩(30) 및 관통-접촉 요소(40) 주위에 몰딩되었다. 여기에서, 각각의 경우에, 제1 몰딩 본체(81)의 하나가 제1 전자 반도체 칩(30) 중 하나 및 관통-접촉 요소(40) 중 하나의 주위를 몰딩한다. 제1 희생 구조물(70)의 요소가 각각의 경우 제1 몰딩 본체(81)의 연부에 각각 배열된다. 제1 몰딩 본체(81)가 재료-균일 제1 몰딩 본체 조립체(80)를 형성한다. 제1 몰딩 본체(81)는 전방 측면(86) 및 전방 측면에 반대로 위치된 후방 측면(85)을 포함한다. 이러한 경우에, 전방 측면(86)은 운반체(2)의 상단측(3)과 대면한다.
제1 몰딩 본체(81)를 포함하는 제1 몰딩 본체 조립체(80)는 바람직하게 주입 몰딩 프로세스, 전사 몰딩 프로세스 또는 일부 다른 몰딩 프로세스에 의해서 생성된다. 제1 몰딩 본체(81)는 예를 들어 적층 장치 또는 압축 몰딩, 전사 몰딩 또는 주입 몰딩 방법을 위한 장치 내에서 생성될 수 있다. 제1 몰딩 본체(81)는 전기 절연 재료를 포함한다. 예로서, 제1 몰딩 본체(81)가 PMMA, 에폭시 수지 또는 실리콘과 같은 열가소성 수지를 포함할 수 있다. 만약 제1 전자 반도체 칩(30)이 광전자 반도체 칩이라면, 제1 몰딩 본체(81)는 바람직하게 복사선-비투과성 또는 불투명 재료로 이루어진다.
운반체(2)의 상단측(3)과 대면하는 제1 전자 반도체 칩(30)의 표면(35)이 제1 몰딩 본체(81)에 의해서 덮이지 않고, 운반체(2)와 대면하는 제1 몰딩 본체(81)의 전방 측면(86)과 같은 높이(flush with)에서 종료된다. 특히, 방출 면(31)을 형성하는 제1 전자 반도체 칩(30)의 표면(35)의 부분 및 전방-측면 접촉 패드(33)를 형성하는 표면의 부분은 제1 몰딩 본체(81)에 의해서 덮이지 않는다. 마찬가지로, 각각의 경우에, 제1 희생 구조물(70)의 상단측(71) 및 관통-접촉부(40)의 제1 접촉 패드(41)는 제1 몰딩 본체(81)의 전방 측면(86)과 같은 높이에서 종료되고, 제1 몰딩 본체(81)에 의해서 덮이지 않는다.
도 3에 도시된 바와 같이, 제1 몰딩 본체(81)를 포함하는 제1 몰딩 본체 조립체(80)는 운반체(2)의 상단측(3)에 수직인 방향으로 제1 전자 반도체 칩(30), 관통-접촉 요소(40) 및 제1 희생 구조물(70) 보다 더 높게 형성될 수 있다. 이어서, 제1 몰딩 본체(81)는 제1 전자 반도체 칩(30)의 측면(36) 및 기저부 면(39)을 완전히 덮는다. 유사하게, 제1 몰딩 본체(81)는 제1 희생 구조물(70)의 측면(73) 및 하부 측면(72)을 완전히 덮는다. 유사하게, 제1 몰딩 본체(81)는 관통-접촉 요소(40)의 측면(43) 및 제2 접촉 패드(42)를 덮는다.
도 4는 도 3의 도시 내용에 이어지는 방법 상태에서 운반체(2)를 도시한다. 제1 몰딩 본체(81)를 포함하는 제1 몰딩 본체 조립체(80)가 운반체(2)로부터 탈착되었다. 만약 열 해제 가능 접착제 층을 포함하는 박막이 접착 층(4)으로서 사용되었다면, 운반체(2)는, 예를 들어, 접착 층(4)의 가열에 의해서 탈착되었을 수 있다. 만약 열 해제 가능 접착제 층이 접착 층(4)의 구성요소 측면(6) 상에 배열되는 방식으로 박막이 운반체 상에 배열되었다면, 박막은 몰딩 본체 조립체(80)의 탈착 이후에 운반체(2) 상에 잔류한다.
제1 몰딩 본체 조립체(80)의 제1 몰딩 본체(81)가 제1 전자 구성요소(30) 주위에 몰딩되었기 때문에, 관통-접촉 요소(40) 및 희생 구조물(70), 또는 전자 구성요소, 관통-접촉 요소 및 희생 구조물이 제1 몰딩 본체(81)에 의해서 캡슐화되었고, 운반체(2)가 탈착된 후에도, 그들은 제1 몰딩 본체 조립체(80)의 제1 몰딩 본체(81)에 의해서 유지된다. 운반체(2)가 탈착된 후에, 제1 전자 구성요소(30)의 표면(35), 관통-접촉 요소(40)의 제1 접촉 패드(41) 및 제1 희생 구조물(70)의 상단측(71)이 제1 몰딩 본체(81)의 전방 측면(86)에서 노출된다.
도 5는 도 4의 도시 내용에 이어지는 방법 상태에서 제1 몰딩 본체(81)를 포함하는 몰딩 본체 조립체(80)를 도시한다. 제1 몰딩 본체 조립체(80)의 제1 몰딩 본체(81)의 일부가 몰딩 본체(81)의 후방 측면(85)으로부터 진행되어 제거되었다. 그러한 제거는, 예를 들어, 후방 측면(85)의 연마에 의해서 실행되었을 수 있다.
제1 몰딩 본체(81)의 부분의 제거는, 후방 측면(85)이 제1 전자 반도체 칩(30)의 기저부 면(39), 관통-접촉 요소(40)의 제2 접촉 패드(42) 및 제1 희생 구조물(70)의 하부 측면(72)과 같은 높이에서 종료되도록 하는 범위까지 후퇴되도록 한다. 결과적으로, 특히, 제1 전자 반도체 칩(30)의 후방-측면 접촉 패드(34) 및 관통-접촉 요소(40)의 제2 접촉 패드(42)가 제1 몰딩 본체(81)의 외부로부터 접촉될 수 있다. 제1 반도체 칩(30), 관통-접촉 요소(40) 및 제1 희생 구조물(70)은 연마 이후에 그들의 각각의 측면(36, 43, 73)에서만 유지된다.
도 6는 도 5의 도시 내용에 이어지는 방법 상태에서 제1 몰딩 본체(81)를 포함하는 제1 몰딩 본체 조립체(80)를 도시한다. 제1 희생 구조물(70)이 제거되었다. 제거를 위해서, 예를 들어, 제1 희생 구조물(70)이 예를 들어 아세톤과 같은 적합한 용매를 이용하여 용해될 수 있다.
제1 희생 구조물(70) 제거의 결과로서, 제1 절개부(82)가 제1 몰딩 본체(81) 내에 형성된다. 제1 절개부(82)는 제1 몰딩 본체(81) 내에서 관통 개구부를 형성한다.
도 7은 도 6의 도시 내용에 시간적으로 이어지는 방법 상태에서 제1 몰딩 본체(81)를 포함하는 제1 몰딩 본체 조립체(80)를 도시한다. 복수의 접촉부(95)가 제1 몰딩 본체(81)의 후방 측면(85) 상에 형성되었다. 접촉부(95)는 도전성 재료, 바람직하게 금속을 포함한다. 접촉부(95)는, 예를 들어, 얇은 금속 층으로서 형성될 수 있다. 각각의 경우에, 접촉부(95) 중 하나가 후방-측면 접촉 패드(34) 상에 배열된다. 유사하게, 각각의 경우에 접촉부(95) 중 하나가 관통-접촉 요소(40)의 제2 접촉 패드(42) 상에 배열된다.
이러한 경우에, 접촉부(95)는 제1 전자 반도체 칩(30) 또는 각각 관통-접촉부(40) 상에만, 그렇지 않으면 부가적으로 제1 몰딩 본체(81)의 후방 측면(85) 상에 배열될 수 있다. 접촉부(95)를 통해서, 제1 전자 반도체 칩(30) 및 관통-접촉부(40)가 단순한 방식으로, 예를 들어 납땜 또는 와이어 본딩에 의해서, 외부 전도체에 도전성 연결될 수 있다.
제1 연결 요소(90)는 제1 몰딩 본체(81)의 전방 측면(86) 상에 각각 배열된다. 제1 연결 요소(90)는 접촉부(95)와 같이, 도전성 재료, 예를 들어 금속을 포함한다. 이는 예를 들어, 증착 프로세스 또는 스크린 인쇄 프로세스에 의해서, 예를 들어 얇은 금속 층으로서 제1 몰딩 본체(81)의 전방 측면(86) 상에 도포되었을 수 있다.
연결 요소(90)는 제1 전자 반도체 칩(30)의 전방-측면 접촉 패드(33)를 관통-접촉부(40)의 제1 접촉 패드(41)에 각각 도전성 연결하도록, 배열된다. 결과적으로, 제1 전자 반도체 칩(30)의 전방-측면 접촉 패드(33)는 관통-접촉부(40)에서 - 제1 몰딩 본체(81)의 후방 측면(85) 상에 배열된 - 접촉부(95)를 통해서 외부 전도체에 연결될 수 있다. 이는, 제1 전자 반도체 칩(30)이, 예를 들어 표면 납땜 프로세스에 의해서, 단지 하나의 측면으로부터 접촉되게 할 수 있다.
제1 몰딩 본체(81)는 제1 몰딩 본체 조립체(80)를 절단하는 것에 의해서 단일화될(singulated) 수 있다. 결과적으로, 각각의 경우에 몰딩 본체(81) 중 하나, 제1 전자 반도체 칩(30) 중 하나 및 관통-접촉부(40)를 포함하는, 제1 전자 구성요소(10)가 생산될 수 있다. 도 8과 관련하여 설명되는 바와 같이, 제1 전자 구성요소(10)들 사이의 분리선이 각각의 경우에 절개부(82)를 통해서 연장되도록, 제1 몰딩 본체 조립체(80)가 단일화 중에 절단될 수 있다. 결과적으로, 제1 절개부(82)의 벽면(83)이 제1 전자 구성요소(10)의 측면을 형성한다. 유사하게 도 8과 관련하여 설명되는 바와 같이, 그에 따라, 제1 전자 구성요소(10)의 측면이, 희생 구조물(70)의 구조화에 의해서, 또한 구조화될 수 있다.
관통-접촉 요소(40)는 또한, 전자 반도체 칩의 구동에서 부가적인 기능을 수행하는 전자 구성요소를 포함할 수 있다. 예로서, 관통-접촉 요소(40)는, 정전기 방출로부터 초래되는 손상에 대해서 전자 반도체 칩을 보호하는 보호 다이오드를 포함할 수 있다.
도 8은 도 5에 도시된 방법 상태에서 제1 몰딩 본체(81) 및 제1 희생 구조물(70)을 포함하는 제1 몰딩 본체 조립체(80)의 평면도를 도시한다. 보다 양호한 명료화를 위해서, 전자 반도체 칩(30) 및 관통-접촉 요소(40)를 도 8에 도시하지 않았다. 도 8은 제1 몰딩 본체 조립체(80)로부터 발췌한 것을 도시하며, 그러한 발췌부는 6개의 제1 몰딩 본체(81)를 포함한다. 복수의 제1 전자 구성요소(10)를 생산하기 위해서, 제1 몰딩 본체 조립체(80)가 예를 들어 수백개의 제1 몰딩 본체(81)의 매트릭스를 포함할 수 있다.
제1 희생 구조물(70)의 개별적인 요소가 실질적으로 직사각형 형상을 가지며, 오목한 함몰부(76)가 제1의 긴 측면(75) 상에 형성되고, 볼록한 돌출부(78)는 제1의 긴 측면(75)에 반대로 위치된 제2의 긴 측면(77) 상에 형성된다. 이러한 경우에, 함몰부(76) 및 돌출부(78)는 실질적으로 동일한 형상을 가지고 그에 따라 서로 합치되며, 함몰부(76)는 돌출부(78)의 반대 형상(negative shape)을 구성한다. 함몰부(76) 및 돌출부(78)는, 도 8에 도시된 바와 같이, 실질적으로 원형인 방식으로 형성될 수 있다.
제1 희생 구조물(70)의 요소가 3개의 시리즈로 서로 인접하여 배열된다. 그러한 시리즈는 다시 서로 이격된 방식으로 제1 몰딩 본체 조립체(80) 내로 매립되고, 그에 따라 희생 구조물(70)의 개별적인 요소가 제1 전자 구성요소(10)의 제1 몰딩 본체(81)의 반대 측면들에 각각 위치된다. 여기에서, 제1 전자 구성요소(10)의 제1 측면(11)은 각각의 경우에 제1 희생 구조물(70)의 요소의 제1의 긴 측면(75) 상에 형성되고, 제1 전자 구성요소(10)의 제2 측면(12)은 각각의 경우에 제1 희생 구조물(70)의 요소의 제2의 긴 측면(77) 상에 형성된다.
몰딩 본체(81)가 희생 구조물(70) 주위를 몰딩하기 때문에, 각각의 경우에, 함몰부(76)의 영역 내에서 제1 전자 구성요소(10)의 제1 측면(11) 상에 페그(13)가 성형된다. 각각의 경우에 돌출부(78)의 영역 내에서 제1 전자 구성요소(10)의 제2 측면(12) 상에 홈(15)이 성형된다. 이러한 경우에, 함몰부(76)는 페그(13)의 반대 형상을 형성하고, 돌출부(78)는 홈(15)의 반대 형상을 형성한다. 실질적으로 원형인 함몰부(76) 및 돌출부(78)의 경우에, 홈(15) 및 페그(13)는 또한 실질적으로 원형인 방식으로 형성된다.
제1 몰딩 본체(81)를 단일화하기 위해서, 제1 몰딩 본체 조립체(81)는, 각각의 경우에, 시리즈로 배열된 제1 희생 구조물(70)의 요소에 대해서 횡방향으로 그리고 서로 평행하게 연장되는 분리선(7)을 따라서 절단된다. 절단은 예를 들어 톱작업, 레이저 절단 또는 파괴에 의해서 실행될 수 있다. 분리선(7)에 수직인 방향으로, 제1 몰딩 본체(81)는, 제거되는 제1 희생 구조물(70)에 의해서 단일화된다. 제1 희생 구조물(70)은 분리선(7)을 따른 절단 전에 또는 후에 제거될 수 있다. 만약 제1 희생 구조물(70)을 제거한 후에 절단이 실행된다면, 제1 몰딩 본체(81) 내에 형성된 절개부(82)가 또한 절단된다.
대안적인 구성에서, 제1 전자 구성요소(10)가 완전히 둘러싸일 수 있고, 그에 따라 단일화가 제1 희생 구조물(70)을 제거하는 것에 의해서 실행될 수 있고, 제1 몰딩 본체 조립체(80)를 절단하는 것이 필요하지 않을 수 있다. 이러한 경우에, 복수의 또는 모든 측면이 제1 희생 구조물(70)에 의해서 성형되거나 구조화될 수 있다. 이와 관련하여, 예를 들어, 레이저 절단과 같은 복잡한 분리 방법을 이용하지 않고도, 단순한 방식으로 몰딩 본체 조립체로부터, 예를 들어, 둥근형 또는 삼각형 전자 구성요소를 생산할 수 있다.
제1 희생 구조물(70)이 제거된 후에 개별적인 제1 전자 구성요소(30)가 제어되지 않은 방식으로 분리되는 것을 방지하기 위해서, 제1 희생 구조물(70)이 제거되기 전에, 제1 몰딩 본체 조립체(80)가 적합한 운반체 수단 상에 다시 한번 적용될 수 있다. 예로서, 제1 몰딩 본체 조립체가 박막 상으로 접착식으로 결합될 수 있다.
도 9는 제2 전자 구성요소(110) 및 추가적인 제2 전자 구성요소(120)를 포함하는 구성요소 배열체(100)를 도시한다. 이하에서 차이점이 설명되지 않는 한, 제2 전자 구성요소(110, 120)는 제1 전자 구성요소(10)와 동일한 방식으로 생산되었다. 또한, 이하의 설명으로부터 차이점이 명확하지 않은 경우에, 제2 전자 구성요소(110) 및 추가적인 제2 전자 구성요소(120)는 동일하게 형성된다.
제2 전자 구성요소(110, 120)는, 제1 전자 반도체 칩(30)과 같이 형성된, 제2 전자 반도체 칩(130)을 포함한다. 특히, 제2 전자 반도체 칩(130)은, 제1 전자 반도체 칩(30)의 접촉 패드(32)에 상응하는 전방-측면 접촉 패드(132)를 포함한다. 제2 전자 반도체 칩(130)은, 제1 몰딩 본체(81)와 같이 생성된 제2 몰딩 본체(181) 내로 매립된다.
제2 전자 구성요소(110, 120)는 제1 측면(111, 121) 상의 각각의 페그(113) 및 제2 측면(112, 122) 상의 각각의 홈(115)을 포함한다. 페그(113) 및 홈(115)은 제1 전자 구성요소(10)의 페그(13) 및 홈(15)과 유사하게 형성되었다.
접촉 구조물(140)은 각각의 경우에 페그(113) 상에 그리고 홈(115) 상에 배열된다. 접촉 구조물(140)은 도전성 재료, 바람직하게 금속을 포함하고, 제2 몰딩 본체(181)의 전방 측면(186) 상에 배열된다. 페그(113) 상에 배열된 접촉 구조물(140)은, 페그(113)의 상단측을 형성하는 제2 몰딩 본체(181)의 전방 측면(186)의 해당 부분 상에 평면형 방식으로 형성된다. 이러한 경우에, 접촉 구조물(140)은 페그(113)의 상단측을 실질적으로 완전히 커버한다. 홈(115) 상에 배열된 접촉 구조물(140)은 홈(115) 주위의 링-형상의 스트립으로서 형성된다. 만약 추가적인 제2 전자 구성요소(120)의 페그(115)가 제2 전자 구성요소(110)의 홈(113) 내로 결합되는 방식으로 배열된다면, 제2 구성요소(110, 120)의 몰딩 본체(181)의 전방 측면(186) 상의 접촉 구조물(140)들은 서로 인접한다.
제2 전자 구성요소(110)는, 제2 전자 반도체 칩(130)의 전방-측면 접촉 패드(132)를 홈 상의 접촉 구조물(140)에 도전성 연결하는 연결 요소(119)를 포함한다. 또한, 연결 요소(119)는 제2 전자 구성요소(110)의 관통-접촉 요소(40)에 대한 도전성 연결부를 생성한다. 추가적인 연결 요소(129)가 추가적인 제2 전자 구성요소(120) 상에 배열되고, 이러한 추가적인 연결 요소는 추가적인 제2 전자 구성요소(120)의 관통-접촉 요소(40)를 제2 전자 반도체 칩(130)의 접촉 패드(132)에 도전성 연결한다.
구성요소 배열체(100)의 제2 전자 구성요소(110) 및 추가적인 제2 전자 구성요소(120)는, 추가적인 제2 전자 구성요소(120)의 페그(113)가 고정 방식으로 제2 전자 구성요소(120)의 홈(115) 내로 결합되도록 서로 인접하는 방식으로 배열된다. 이러한 경우에, 홈(115)과 페그(113) 사이의 확실한 잠금 결합(positively locking engagement)에 의해서 고정이 이루어진다.
확실한 잠금 결합에 의한 기계적 연결과 함께, 제2 전자 구성요소(110) 및 추가적인 전자 구성요소(120)가 또한 서로 도전성 연결된다. 이러한 목적을 위해서, 도전성 연결부(150)는 제2 전자 구성요소(110, 120) 상에 배열되고, 그러한 도전성 연결부는 제2 전자 구성요소(110)의 홈(115) 상의 접촉 구조물(140)을 추가적인 제2 전자 구성요소(120)의 페그(113) 상의 접촉 구조물(140)에 도전성 연결한다.
도전성 연결부(150)는 예를 들어 도전성 접착제 또는 납땜 주석을 포함할 수 있고, 점 모양 방식으로 접촉 구조물(140) 상에 끼워질 수 있다. 도전성 연결부(150)에 의해서, 제2 전자 구성요소(110)를 추가적인 제2 전자 구성요소(120)에 부가적으로 기계적으로 고정하는 것이 또한 실시될 수 있고, 그에 따라 전방 측면(186)에 수직으로 배향된 방향을 따른 제2 전자 구성요소(110, 120)의 상대적인 운동을 방지할 수 있다.
접촉 요소(140) 상의 전기 연결부(150)는, 예를 들어, 홈(115) 및 페그(113)를 통해서 서로 기계적으로 연결되는 제2 전자 구성요소들(110, 120)의 전기적 시리즈 연결을 허용한다. 또한, 복수의 제2 전자 구성요소(110)가 각각의 경우에 페그(113) 및 홈(115)을 통해서 서로 연결될 수 있고 그에 따라 복수의 제2 전자 구성요소(110)를 포함하는 체인이 형성될 수 있다. 제2 전자 반도체 칩(130)의 연결 면들이 각각의 경우에 홈(115) 또는 페그(113) 상에서 접촉 구조물(140)에 도전성 연결되도록, 부가적인 연결 요소가 제2 전자 구성요소(110, 120) 상에 배열되는 경우에 그러한 시리즈 연결부가 특히 단순한 방식으로 실현될 수 있다.
제1 면(111) 상의 페그(113) 및 제2 측면(112) 상의 홈(115)에 더하여, 제2 전자 구성요소(110)는 또한 다른 측면 상에서 페그 및 홈을 각각 포함할 수 있다. 이는, 각각의 경우에 다른 전자 구성요소의 홈 내로 결합되는 방식으로 배열되는 하나의 전자 구성요소의 페그에 의해서, 그러한 전자 구성요소들이 평면형 배열체로 서로 연결될 수 있게 한다.
페그(113) 및 홈(115)은 또한 도시된, 실질적으로 원형인, 형상과 상이한 형상을 포함할 수 있다. 예로서, 페그(113) 및 홈(115)이 도브테일 연결부의 형태로 구성될 수 있다. 중요한 것은, 페그가 홈 내에 배열될 수 있다는 것 그리고 고정이 적어도 부분적으로 확실한 잠금 결합에 의해서 달성된다는 것이다. 그러한 고정은 예를 들어 페그 및 홈의 적절한 언더컷에 의해서 달성될 수 있다. 이러한 경우에, 또한, 홈 및 페그가 서로 합치된다.
페그(113) 및 홈(115) 상의 접촉 구조물(140)이 또한 페그(113) 및/또는 홈(115)의 측방향 벽면을 덮을 수 있다. 결과적으로, 인접하여 배열된 2개의 제2 전자 구성요소들(110, 120)은, 단지 페그(113) 및 홈(115)이 확실한 잠금 방식으로 서로 결합되도록 배열된다는 사실에 의해서, 서로 전기적으로 연결될 수 있다. 그러한 경우에 도전성 연결부(150)가 필요하지 않을 수 있다.
본 발명의 대안적인 실시예에서, 제1 희생 구조물(70) 대신에, 도 10에 도시된 바와 같이, 제2 희생 구조물(270)이 운반체(2)의 상단측(3) 상에 배열된다. 제1 희생 구조물(70)과 같이, 제2 희생 구조물(270)은 접착 층(4)에 의해서 운반체(2)의 상단측(3) 상에 고정된다. 이하에서 달리 설명되지 않는 한, 제2 희생 구조물(270)은 제1 희생 구조물(70)과 동일한 방식으로 생성된다. 특히, 제2 희생 구조물(270)은 포토리소그래픽 프로세스에 의해서 포토레지스트 층으로부터 형성될 수 있다. 도 10은 운반체(2)의 상단측(3) 상에서 서로 이격된 방식으로 배열된 제2 희생 구조물(270)의 3개의 요소들을 도시한다. 각각의 경우에 제2 희생 구조물(270)의 개별적인 요소들이 측면(273), 상단측(271) 및 하부 측면(272)을 갖는다. 이러한 경우에, 제2 희생 구조물(270)은, 상단측(271)이 운반체(2)와 대면하는 방식으로, 운반체(2) 상에 배열된다.
도 11은 도 10의 도시 내용에 시간적으로 이어지는 방법 상태에서 운반체(2)를 도시한다. 제3 전자 반도체 칩(230)이 운반체(2)의 상단측(3) 상에 배열되었다. 이하의 설명으로부터 차이가 명백하지 않는 한, 제3 전자 반도체 칩(230)은 제1 및 제2 전자 반도체 칩(30, 130)과 같이 구성된다.
제3 전자 반도체 칩(230)은, 예를 들어, 광전자 반도체 칩으로서 구성되고, 그리고, 표면(235) 상에서, 방출 면(231) 그리고 또한 2개의 전방-측면 접촉 패드(232)를 포함한다. 제3 전자 반도체 칩(230)의 경우에, 제1 전자 반도체 칩(30) 상에 배열된 후방-측면 접촉 패드(34)가 생략될 수 있다. 제3 전자 반도체 칩(230)은, 그 표면(235)에 수직으로, 그 측면(273)을 따른 제2 희생 구조물(270)의 높이와 최대 정확히 동일한 크기인 높이를 갖는다.
제3 전자 반도체 칩(230)은 제2 희생 구조물(270)의 요소들로부터 측방향으로 이격되는 방식으로 배열된다. 이러한 경우에, 제3 전자 반도체 칩(230)은, 각각의 경우에, 도 11의 도시 내용의 단면 방향 내에 놓이는 방향으로 제2 희생 구조물(270)의 2개의 요소들 사이에 배열된다.
도 12는 도 11의 도시 내용에 시간적으로 이어지는 방법 상태에서 운반체(2)를 도시한다. 제3 몰딩 본체(281)가 제2 희생 구조물(270) 및 제3 전자 구성요소(230) 주위로 몰딩되었다. 이러한 경우에, 제3 몰딩 본체(281)는 제2 몰딩 본체 조립체(280)를 형성한다. 이러한 경우에, 제3 몰딩 본체(281) 및 제2 몰딩 본체 조립체(280)는 제1 및 제2 몰딩 본체(81, 181) 그리고 제1 몰딩 본체 조립체(80) 각각과 실질적으로 정확히 동일한 방식으로 생성되고 형성된다. 도 12에 도시된 2개의 제3 몰딩 본체(281)의 각각이 2개의 제3 전자 반도체 칩(230) 중 하나 주위에 몰딩된다.
제3 몰딩 본체(281)는, 각각의 경우에, 운반체(2)와 대면하는 전방 측면(286) 및 전방 측면(286)에 반대로 위치되는 후방 측면(285)을 포함한다. 제3 전자 반도체 칩(230)의 표면(235) 및 제2 희생 구조물(270)의 상단측(271)은, 운반체(2)와 대면하기 때문에, 제3 몰딩 본체(281)에 의해서 덮이지 않고 제3 몰딩 본체(281)의 전방 측면(286)과 같은 높이에서 종료된다. 제3 몰딩 본체(281)는, 운반체(2)의 상단측(3)에 수직인 방향으로, 제2 희생 구조물(270) 및 제3 전자 반도체 칩(230) 보다 더 높게 형성된다. 이들은 특히, 제2 희생 구조물(270)의 하부 측면(272) 및 측면(273), 그리고 제3 전자 반도체 칩(230)의 측면(236)을 덮는다.
도 13은 도 12의 도시 내용에 시간적으로 이어지는 방법 상태에서 제3 몰딩 본체(281)를 포함하는 제2 몰딩 본체 조립체(280)를 도시한다. 도 4와 관련하여 이미 설명한 바와 같이, 운반체(2)는 제3 몰딩 본체(281)로부터 탈착된다. 결과적으로, 몰딩 본체(281)의 상단측(286)과 같은 높이에서 종료되는 제3 전자 반도체 칩(230)의 표면(236), 그리고 또한 제2 희생 구조물(270)의 상단측(271)이 덮이지 않았다.
도 14는 도 13의 도시 내용에 이어지는 방법 상태에서 제2 몰딩 본체 조립체(280)를 도시한다. 도 5와 관련하여 설명된 바와 같이, 각각의 경우에, 제3 몰딩 본체(281)의 일부가, 그 후방 측면(285)으로부터 진행되어, 제거되었고, 제3 몰딩 본체(281)의 후방 측면(285)이 그에 따라 후퇴되었다. 결과적으로, 제2 희생 구조물(270)의 하부 측면(272)은 덮이지 않았고, 그에 따라 희생 구조물(270)은 제3 몰딩 본체(281)의 전방 측면(286) 및 후방 측면(285) 모두 상에서 제3 몰딩 본체(281)와 같은 높이에서 종료된다. 제3 희생 구조물(270)의 요소의 측면(273)은 제3 몰딩 본체(280)에 의해서 여전히 덮여 있다.
제3 전자 반도체 칩(230)이 제3 몰딩 본체(281)의 후방 측면(285) 및 전방 측면(286)에 수직인 방향으로 제2 희생 구조물(270) 보다 낮은 높이를 가지기 때문에, 표면(235)에 반대로 위치된 제3 전자 반도체 칩(230)의 기저부 면(237)은, 제3 몰딩 본체(281)의 부분적인 제거 후에도, 제3 몰딩 본체(281)에 의해서 덮인다.
도 15는 도 14의 도시 내용에 시간적으로 이어지는 방법 상태에서 제3 몰딩 본체(281)의 도면을 도시한다. 도 6과 관련하여 설명된 바와 같이, 제2 희생 구조물(270)이 제거되었다. 결과적으로, 절개부(282)가 제3 몰딩 본체(281) 내에 형성되었다. 제2 희생 구조물(270)의 요소가 제3 몰딩 본체(281)의 전방 측면(286) 및 후방 측면(285)과 같은 높이에서 이전에 종료되었기 때문에, 절개부(282)는, 제3 몰딩 본체(281)를 포함하는 제2 몰딩 본체 조립체(280) 내에서 관통 개구부를 형성한다.
제2 몰딩 본체 조립체(280) 내의 절개부(282)의 벽면(283)이 도전성 층(284)으로 덮였다. 도전성 층(284)은 증착에 의해서 또는 화학적 침착 프로세스에 의해서 벽면(283) 상에 도포될 수 있고 예를 들어 금속, 예를 들어 금, 은 또는 구리를 포함할 수 있다. 도전성 층(284)이 제3 몰딩 본체(281)의 전방 측면(286)과 후방 측면(285) 사이에서 연장되고 전방 측면(286)과 후방 측면(285) 사이에서 도전성 연결부를 생성한다.
복수의 연결 요소(290)가 제3 몰딩 본체(281)의 전방 측면(286) 상에 배열되었고, 그러한 연결 요소는, 각각의 경우에, 절개부(282)의 벽면(283) 상의 도전성 층(284)을 제3 전자 반도체 칩(230)의 접촉 패드(232)에 도전성 연결한다.
절개부(282)를 형성하기 위해서 이용되는 제2 희생 구조물(270)의 요소는 또한 제3 전자 구성요소(210) 보다 낮은 높이를 가질 수 있다. 결과적으로, 제2 희생 구조물(270)의 요소는 제3 몰딩 본체(281)의 후방 측면(285)의 부분적인 제거 이후에 노출되지 않는다. 제2 희생 구조물(270)의 제거의 결과로서, 이어서, 절개부(282)가 생성되며, 그러한 절개부는 제3 몰딩 본체(281) 내에서, 관통 개구부 대신에, 블라인드 홀(blind hole)을 형성한다.
개별적인 제3 몰딩 본체들(281) 사이에서 제2 몰딩 본체 조립체(280)를 절단하는 것에 의해서, 제3 전자 구성요소(210)가 몰딩 본체 조립체(280)로부터 단일화될 수 있다. 여기에서, 제3 전자 구성요소(210)는, 각각의 제3 몰딩 본체(281) 내로 매립된 제3 전자 반도체 칩(230)을 각각의 경우에 가지는 제3 몰딩 본체(281) 중 하나를 각각의 경우에 포함한다. 단일화 중에, 제3 몰딩 본체 조립체(280)는 제2 희생 구조물(270)에 의해서 생성된 절개부(282)를 통해서 연장되는 분리 평면을 따라서 절단되고, 그에 따라 절개부(282)의 벽면(283)은 제3 전자 구성요소(210)의 외부 면의 일부를 형성한다.
도 16은 단일화 이전의 도 15에 도시된 방법 상태에서 제2 몰딩 본체 조립체(280)의 제3 몰딩 본체(281)의 전방 측면(286)의 평면도를 도시한다. 4개의 제3 전자 구성요소(210)가 도시되어 있다. 제3 전자 구성요소(210)는 제2 몰딩 본체 조립체(280) 내에서 2개의 시리즈로 배열된다. 각각의 경우에 절개부(282) 중 하나가 제3 전자 구성요소(210)의 모서리 연부에 배열되고, 그러한 모서리 연부는 제3 전자 구성요소(210)의 전방 측면(286)에 대해서 수직으로 정렬된다. 이러한 경우에, 절개부(282) 중 하나는 제2 몰딩 본체 조립체(280) 내의 위치에 따라서 1개 내지 4개의 제3 전자 구성요소(210)에 인접한다.
제3 전자 구성요소(210)는, 제3 전자 구성요소(210)의 몰딩 본체(281)의 외부 연부를 따라 2개의 상호 수직인 방향을 따라서 연장되는 분리선(7)을 따라서 단일화될 수 있다. 여기에서, 분리선(7)은 절개부(282)를 통해서 각각 연장되고, 상호 수직인 분리선(7)들은 절개부(282) 내에서 각각 교차된다. 그에 따라, 절개부(282)는 단일화 중에 각각의 경우에 절단된다. 연결 요소(290)는 제3 전자 반도체 칩(210)의 접촉 패드(232)를 2개의 가장 근접한 절개부들(282)의 벽면(283) 상의 도전성 층(284)에 각각 연결한다.
제3 전자 반도체 칩(230)의 표면(235)은 제3 몰딩 본체(281)에 의해서 덮이지 않았고, 그에 따라 제3 전자 반도체 칩(210)의 방출 면(231)이 노출되고 제3 전자 반도체 칩(230)에 의해서 방출되는 복사선이 제3 전자 구성요소(210)로부터 진출될 수 있다.
도 17은 단일화 이후의 제3 전자 구성요소(210) 중 하나를 도시한다. 절개부(282)는 제3 몰딩 본체(281)의 모서리 연부를 따라서 연장되는 함몰부를 형성한다. 제3 전자 반도체 칩(230)은 절개부(282)의 벽면(283) 상으로 도포되는 도전성 층(284)을 통해 전기적으로 접촉될 수 있다. 이러한 목적을 위해서, 예를 들어, 제3 몰딩 본체(281)의 전방 측면(286) 및 후방 측면(287)에 실질적으로 수직으로 형성된, 제3 전자 구성요소(210)의 하부 측면(211)은 평면형 면 상에, 예를 들어 인쇄 회로 기판 상에 배열될 수 있다. 도전성 연결부는, 예를 들어 납땜에 의해서, 하부 측면(211)에 인접하는 절개부(282) 내의 도전성 층(284)과 면 상의 전도체 궤도 사이에서 생성될 수 있다. 결과적으로, 예를 들어 전자기적 복사선이 전자 반도체 칩(230)의 방출 면(231)으로부터 평면형 면에 평행한 방향으로 측방향으로 방출되는 방식으로, 제3 전자 구성요소(210)가 평면형 면 상에 배열될 수 있다.
또한, 몰딩 본체를 복수의 전자 반도체 칩 주위로 몰딩할 수 있다. 이러한 방식으로, 예를 들어, 도 9 또는 도 17에 도시된 바와 같이, 단지 하나의 전자 반도체 칩이 아니라, 복수의 전자 반도체 칩을 포함하는 전자 구성요소가 생성될 수 있다. 제3 전자 구성요소(210)의 경우에, 예를 들어, 복수의 제3 전자 반도체 칩(230)이 제3 전자 구성요소(210)의 하부 측면(211)에 평행하게 시리즈로 배열될 수 있다. 만약 하부 측면(211)이 평면형 면 상에 배열된다면, 전자 반도체 칩들(230)은 면 상에서 서로 나란히 배치될 수 있다. 이러한 경우에, 전자 반도체 칩들이 서로 전후로 시리즈로 연결될 수 있고, 시리즈 연결부는 전자 구성요소의 측면 연부 상에 각각 배열된 2개의 전도적으로 코팅된 절개부를 통해서 접촉될 수 있다.
제1 희생 구조물(70) 또는 제2 희생 구조물(270)을 전자 구성요소(10, 210)의 연부 상에, 또는 몰딩 본체(81, 281)의 연부 상에 배열하는 대신에, 희생 구조물이 모든 측면(73, 273) 상에서 몰딩 본체에 의해서 완전히 둘러싸이도록, 희생 구조물이 또한 배열될 수 있다. 예로서, 제3 몰딩 본체(281) 중 하나가 제2 희생 구조물(270)의 원통형 요소 중 하나의 주위로 완전히 몰딩될 수 있다. 이러한 경우에, 제2 희생 구조물(270)의 원통형 요소를 제거하는 것에 의해서, 제3 몰딩 본체(281) 또는 제3 전자 구성요소(210) 내에 관통 개구부를 생성할 수 있다. 만약 관통 개구부를 형성하는 그러한 절개부의 벽면이 도전성 층을 구비한다면, 관통 개구부는 제1 전자 구성요소(10)와 관련하여 설명된 관통-접촉 요소(40) 대신에, 전자 구성요소(210)의 관통-접촉을 위해서 이용될 수 있다.
도 18은 제4 전자 구성요소를 형성하기 위한 방법의 제1 방법 상태에서 상단측(3) 상에 배열된 제3 희생 구조물(370)을 가지는 운반체(2)를 도시한다. 이하에서 달리 설명되지 않는 한, 제3 희생 구조물(370)은 제1 희생 구조물(70) 및 제2 희생 구조물(270)과 동일한 방식으로 형성되었다. 특히, 제3 희생 구조물(370)은 포토리소그래픽 프로세스에 의해서 포토레지스트 층으로부터 형성되었을 수 있다. 비록 명시적으로 도시하지는 않았지만, 제1 및 제2 희생 구조물(70, 270)에서와 동일한 방식으로, 제3 희생 구조물(370)이 접착 수단(4)에 의해서 운반체(2) 상에 고정될 수 있다.
제3 희생 구조물(370)이 4-측면의 절두형 피라미드로서 형성된다. 그에 따라, 이는 직사각형 또는 정사각형 기저부 면 또는 하부 측면(272)을 가지는 피라미드와 동일하고, 그러한 피라미드의 정점을 절단하여 하부 측면(272)에 평행한 상단측(271)을 형성하였다. 제3 희생 구조물(370)은 하부 측면(272)에 의해서 운반체(2) 상에 배열된다.
제4 전자 반도체 칩(330)이 제3 희생 구조물(370)의 상단측(371) 상에 배열된다. 달리 설명되지 않는 경우에, 제4 전자 반도체 칩(370)은 제1 전자 반도체 칩(30), 제2 전자 반도체 칩(110, 120) 또는 제3 전자 반도체 칩(230)과 같이 구성된다. 제4 전자 반도체 칩(330)은 예를 들어 광전자 반도체 칩으로서 형성되고, 예를 들어, LED 칩일 수 있다. 제4 전자 반도체 칩(330)의 표면(335)은 방출 면(331)을 형성하고, 그러한 방출 면에 의해서 전자기 복사선이 방출될 수 있다. 표면(335)에 반대로 위치된 제4 전자 반도체 칩(330)의 기저부 면(337)이 2개의 접촉 패드(332)를 포함한다.
제4 전자 반도체 칩(330)의 표면(335)이 제3 희생 구조물(370)의 상단측(371)과 대면하도록, 제4 전자 반도체 칩(330)이 제3 희생 구조물(370) 상에 배열된다. 제4 전자 반도체 칩(330)은 접착제 층(374)에 의해서 제3 희생 구조물(370) 상에 고정된다. 접착제 층(374)은, 예를 들어, 제3 희생 구조물(370)을 형성하기 위해서 또한 이용되었던 여전히 습한(moist) 포토레지스트의 층일 수 있다. 바람직하게, 제3 희생 구조물(370)에서와 동일한 용매를 이용하여, 접착제 층(374)을 용해할 수 있다.
도 18에 도시된 바와 같이, 제3 희생 구조물(370)의 상단측(371)은 하나의 또는 모든 방향으로 제4 전자 반도체 칩(330)의 표면(335) 보다 더 넓은 범위를 포함한다. 대안적으로, 제3 희생 구조물(370)의 상단측(371)은 하나의 또는 모든 공간적 방향으로 제4 전자 반도체 칩(330)의 표면(335) 보다 더 작은 범위를 또한 포함할 수 있다. 그러한 경우에, 제3 희생 구조물(370)의 상단측(371)은, 예를 들어, 표면(335) 상에 형성되고 표면(335) 보다 작은 범위를 가지는 방출 면(331) 만을 덮을 수 있다.
설명된 바와 같이, 운반체(2)의 상단측(3) 상에 초기에 형성되는 제3 희생 구조물(370) 대신에, 제3 희생 구조물(370)이 제4 전자 반도체 칩(330)의 표면(335) 상에 또한 형성될 수 있다. 예로서, 제3 희생 구조물(370)이 제4 전자 반도체 칩(330)의 표면(335) 상에서 포토리소그래픽 방법에 의해서 형성될 수 있다. 이는, 제4 전자 반도체 칩(330)이 웨이퍼 조립체 내의 추가적인 제4 전자 반도체 칩(330)에 여전히 연결되어 있는 동안, 이미 실행될 수 있다. 이어서, 제4 전자 반도체 칩(330)이 단일화되기에 앞서서, 포토리소그래픽 방법이 모든 제4 전자 반도체 칩(330) 상에서 동시적으로 하나의 방법 단계로 실시될 수 있다.
예를 들어 제3 희생 구조물(370)이 표면(335)의 부분 만을, 예를 들어 방출 면(331)을 포함하는 부분만을 덮도록 의도되는 경우에, 반도체 칩(330)이 운반체(2)의 상단측(3) 상에 배열되기 전에, 제3 희생 구조물(370)이 제4 전자 반도체 칩(330)의 표면(335) 상에 형성될 수 있다. 이러한 경우에, 제3 희생 구조물(370)의 상단측(371)은 하나의 또는 모든 공간적 방향으로 제4 전자 반도체 칩(330)의 표면(335) 보다 더 작은 범위를 포함한다.
제3 희생 구조물(370)이 제4 전자 반도체 칩(330)의 표면(335) 상에 형성된 후에, 제3 희생 구조물(370)이 운반체(2)와 제4 전자 반도체 칩(330) 사이에 위치되도록, 제3 희생 구조물(370) 및 제4 전자 반도체 칩(330)이 운반체(2)의 상단측(3) 상에 함께 배열될 수 있다.
도 19는 도 18의 도시 내용에 이어지는 방법 상태에서 운반체(2)를 도시한다. 제4 몰딩 본체(381)가 제3 희생 구조물(370) 및 제4 전자 반도체 칩(330) 주위에 몰딩되었다. 달리 설명되지 않은 경우에, 제4 몰딩 본체(381)는 제1 몰딩 본체(81), 제2 몰딩 본체(181) 또는 제3 몰딩 본체(281)와 같이 구성된다.
제4 몰딩 본체(381)는 전방 측면(386) 및 전방 측면(386)에 반대되는 후방 측면(385)을 포함한다. 전방 측면(386)은 운반체(2)와 대면하고, 운반체(2) 상에 배열된 제3 희생 구조물(370)의 하부 측면(372)과 같은 높이에서 종료된다. 결과적으로, 제3 희생 구조물(370)의 하부 측면(372)은 제4 몰딩 본체(381)의 전방 측면(386) 내에서 절개되는 부분을 형성한다.
제4 몰딩 본체(381)는 제3 희생 구조물(370)의 측면(373)을 완전히 덮는다. 유사하게, 제4 몰딩 본체(381)는 제4 전자 반도체 칩(330)의 기저부 면(337) 및 측면(336)을 완전히 덮는다. 제4 전자 반도체 칩(330)의 방출 면(331)을 포함하는 표면(335)이 제3 희생 구조물(370)의 상단측(371) 상에 배열되기 때문에, 제4 전자 반도체 칩(330)의 표면(335)은 제4 몰딩 본체(381)에 의해서 덮이지 않는다.
도 20은 도 19의 도시 내용에 시간적으로 이어지는 방법 상태에서 제4 몰딩 본체(381)를 도시한다. 제1 몰딩 본체(81) 또는 제3 몰딩 본체(281)와 관련하여 설명한 바와 같이, 제4 몰딩 본체(381)는 운반체(2)로부터 탈착되었고, 제4 몰딩 본체(381)의 일부가 그 후방 측면(385)으로부터 진행되어 제거되었다. 제4 몰딩 본체(381)의 일부의 제거 중에, 그 후방 측면(385)은, 제4 전자 반도체 칩(330)의 기저부 면(337)이 제4 몰딩 본체(381)의 후방 측면(385)과 같은 높이에서 종료되도록 하는 범위까지 내향으로 오프셋되었다. 결과적으로, 제4 전자 반도체 칩(330)의 기저부 면(337)이 노출되고, 그 상부에 배열된 접촉 패드(332)가 제4 몰딩 본체(381)의 외부로부터 접촉될 수 있다. 보다 양호한 접촉 가능성을 위해서, 제2 연결 요소(390)가 제4 몰딩 본체(381)의 후방 측면(385) 및 접촉 패드(332) 상에 배열된다. 제2 연결 요소(390)는 제1 연결 요소(90)와 같이 구성된다.
도 21은 도 20에 도시된 제4 몰딩 본체(381)를 포함하는 제4 전자 구성요소(310)의 단면도를 도시한다. 제1 희생 구조물(70) 및 제2 희생 구조물(270)과 관련하여 설명한 바와 같이, 제3 희생 구조물(370)은 제4 몰딩 본체(381)로부터 제거되었다. 결과적으로, 절개부(382)가 제4 몰딩 본체(381) 내에서 생성되었고, 그러한 절개부는 제4 몰딩 본체(381) 내에서 공동을 형성한다.
절개부(382)는 제4 몰딩 본체(381)의 전방 측면(386) 내에서 절개되는 부분을 형성한다. 방출 면(331)을 포함하는 제4 전자 반도체 칩(330)의 표면(335)은 절개되는 부분에 대향되는 절개부(382)의 기저부에서 노출된다. 결과적으로, 방출 면(331)에서 방출되는 전자기적 복사선이 절개부(382)를 통해서 제4 전자 구성요소(310)로부터 진출될 수 있다.
제3 희생 구조물(370)이 절두형 피라미드로서 형성되었기 때문에, 절개부(382)는 제4 몰딩 본체(381)의 전방 측면(386) 내에서 절개되는 부분의 방향으로 그 기저부로부터 진행되어 확장된다. 방출된 광의 포커싱을 목적으로 그리고 발광 효율을 높이기 위해서, 절개부(382)의 벽면(383)이 반사 방식으로 형성될 수 있다.
포팅 화합물(384)이 절개부(382) 내에 배열된다. 포팅 화합물(384)은 바람직하게 전자기 복사선이 전자 구성요소(310)로부터 진출되도록 구성된다. 포팅 화합물(384)은 예를 들어 투명한 포팅 재료, 예를 들어 에폭시 수지, 실리콘 또는 열가소성 수지를 포함할 수 있다. 포팅 화합물(384)은, 제4 전자 구성요소(310)에 의해서 방출되는 전자기 복사선의 주파수 및 파장을 변경하기 위한, 통합된 파장-변환 입자를 포함할 수 있다. 또한, 확산기 입자가 포팅 화합물(384) 내로 통합될 수 있고, 그러한 확산기 입자는 전자 반도체 칩(330)에 의해서 방출되는 광을 산란시키고 그에 따라 균질한 방출을 가능하게 한다.
제1, 제2 또는 제3 전자 구성요소(10, 110, 210)와 같이, 제4 전자 구성요소(310)가 몰딩 본체 조립체 내에 생성될 수 있다. 이러한 경우에, 제4 전자 반도체 칩(310)이 상부에 배열된 복수의 제3 희생 구조물(270)이 운반체(2) 상에서 서로 이격된 방식으로 격자-형상 양식으로 배열된다. 그 후에, 몰딩 본체 조립체가 제3 희생 구조물(370) 및 제4 전자 반도체 칩(310) 주위로 몰딩되고, 그러한 각각의 경우에 몰딩 본체 조립체는 각각의 경우에 제3 희생 구조물(370) 중 하나 및 제4 전자 반도체 칩(330) 중 하나 주위에 제4 몰딩 본체(381)를 형성한다. 제1, 제2 및 제3 전자 구성요소(10, 110, 210)와 관련하여 설명된 바와 같이, 제4 전자 구성요소(310)는 몰딩 본체 조립체의 절단에 의해서 후속하여 단일화된다.
도 22는 제5 전자 구성요소를 형성하기 위한 제1 포토레지스트 층(441)을 가지는 운반체(2)를 도시하고, 그러한 제1 포토레지스트 층은 운반체의 상단측(3) 상에 배열된다. 제1 포토레지스트 층(441)은 운반체(2)의 상단측(3) 상에 균질하게 배열되고 예를 들어 스핀 코팅에 의해서 상단측(3) 상에 도포되었을 수 있다. 제1 포토레지스트 층이 10　㎛ 내지 1　mm의 두께를 가질 수 있고; 이는 바람직하게는 몇백 마이크로미터의 두께를 갖는다.
제1 포토레지스트 층(441)은 상단측(443) 및 그 상단측(443)에 대향되는 하부 측면(444)을 포함한다. 하부 측면(444)은 운반체(2)에 대면하는 방식으로 배열된다. 제1 포토레지스트 층(441)은 제1 노광 영역(442)을 부가적으로 포함하고, 해당 노광 영역은 예를 들어, 포토마스크를 이용한 포토리소그래픽 노광 방법에 의해서 생성되었을 수 있다. 제1 노광 영역(442)은 상단측(443)으로부터 제1 포토레지스트 층(441)의 하부 측면(444)까지 연장되고, 예를 들어, 상단측(443) 상의 실질적으로 직사각형인 윤곽을 포함할 수 있다.
도 23은 도 22의 도시 내용에 시간적으로 이어지는 방법 상태에서 운반체(2)를 도시한다. 제2 포토레지스트 층(445)은 제1 포토레지스트 층(441)의 상단측(443) 상에 배열되었다. 제2 포토레지스트 층(445)은 제1 포토레지스트 층(441)과 같이, 스핀 코팅에 의해서 도포되었을 수 있다. 제1 포토레지스트 층(441) 및 제2 포토레지스트 층(445)은 2-층형 포토레지스트 시스템(440)을 형성한다.
제2 포토레지스트 층(445)에 더하여, 제5 전자 반도체 칩(430)이 제1 포토레지스트 층(441)의 상단측(443) 상에 배열된다. 달리 설명되지 않은 경우에, 제5 전자 반도체 칩(430)은 제1, 제2, 제3 또는 제4 전자 반도체 칩(30, 130, 230, 330)과 같이 형성된다. 제5 전자 반도체 칩(430)은 예를 들어 직사각형 양식으로 형성될 수 있고 표면(435) 및 그 표면(435)에 대향하는 기저부 면(437)을 포함한다. 표면(435)은 제1 포토레지스트 층(441)의 상단측(443)에 대면하는 방식으로 배열된다. 제5 전자 반도체 칩(230)은 제1 포토레지스트 층(441)의 제1 노광 영역(442) 상에 배열된다. 이러한 경우에, 제1 포토레지스트 층의 상단측(443)을 따른 제1 노광 영역(442)의 범위는 바람직하게 하나의 또는 모든 방향으로 제5 전자 반도체 칩(430)의 상응하는 범위 보다 넓다.
제5 전자 반도체 칩(430)은 측면(436) 상의 제2 포토레지스트 층(445)에 의해서 덮인다. 제1 포토레지스트 층(441)의 상단측(443)에 수직으로 배향된 제2 포토레지스트 층(446)의 두께는 동일한 방향으로 배향된 제5 전자 반도체 칩(430)의 높이 보다 얇다. 결과적으로, 제2 포토레지스트 층(445)은 제5 전자 반도체 칩(430)의 측면(436)을 부분적으로만 덮는다. 제5 전자 반도체 칩(430)의 기저부 면(437), 그리고 또한 각각의 경우에 제5 전자 반도체 칩(430)의 측면(436)의 일부가 제2 포토레지스트 층(445)에 의해서 덮이지 않는다.
제5 전자 반도체 칩(430)의 배열 중에, 후자는 예를 들어, 여전히 습한 제2 포토레지스트 층(445) 내로 압입되었을 수 있다. 대안적으로, 제5 전자 반도체 칩(430)이 또한 제2 포토레지스트 층(445)에 앞서서 제1 포토레지스트 층 상에 배열되었을 수 있고, 후속하여 제2 포토레지스트 층(445)에 의해서 캡슐화되었을 수 있다.
제5 전자 반도체 칩(430)은 예를 들어 광전자 반도체 칩으로서 구성되고, 예를 들어, LED 칩일 수 있다. 예로서, 제5 전자 반도체 칩(430)은 그 표면(435) 및 측면(436) 모두에서 전자기 복사선을 방출하는 부피 방출기로서 구성될 수 있다. 그에 따라, 각각의 경우에 제5 전자 반도체 칩(430)의 방출 면(431)은 그 표면(435) 그리고, 적어도 부분적으로, 그 측면(436) 모두를 포함한다. 그 기저부 면(437) 상에서, 제5 전자 반도체 칩(430)은 2개의 접촉 패드(432)를 포함한다. 그러한 접촉 패드는 제4 전자 반도체 칩(330)의 접촉 패드(332)와 같이 구성될 수 있다.
제5 전자 반도체 칩(430) 및 제2 포토레지스트 층(445)이 포토레지스트 시스템(440)의 제1 포토레지스트 층(441)의 상단측(443) 상에 배열된 후에, 제2 포토레지스트 층(445)이 노광된다. 제1 포토레지스트 층(441)의 경우에서와 같이, 노광은 제2 포토레지스트 층(445) 상에 배열된 포토마스크에 의해서 실행될 수 있다. 노광 중에, 제2 포토레지스트 층(445)의 제2 노광 영역(446)이 제5 전자 반도체 칩(430) 주위에 형성된다. 제2 노광 영역(446)은 예를 들어 제5 전자 반도체 칩(430) 주위에서 직사각형 형상을 가질 수 있다. 제2 노광 영역(446)은 제2 포토레지스트 층(445)의 전체 두께에 걸쳐서 그리고 제1 포토레지스트 층(441)의 상단측(443)을 따라서 연장되고, 제1 노광 영역(441)과 실질적으로 동일한 범위를 가지나, 예를 들어 그보다 작은 범위를 또한 가질 수 있다.
포토레지스트 시스템(440)의 제2 포토레지스트 층(445)의 노광 이후에, 제1 포토레지스트 층(441) 및 제2 포토레지스트 층(445)이 현상된다. 제1 포토레지스트 층(441)의 그리고 제2 포토레지스트 층(445)의 모든 비-노광 부분이 프로세스에서 제거된다. 도 24는 포토레지스트 시스템(440)의 현상 이후의 운반체(2)의 도면을 도시한다. 제1 포토레지스트 층(441)의 제1 노광 영역(442)은 운반체(2)의 상단측(3) 상에서 유지되었다. 제2 포토레지스트 층(445)의 제2 노광 영역(446)은 제1 노광 영역(442)의 상단측(443) 상에서 유지되었다. 이러한 경우에, 제2 노광 부분(446)은 제5 전자 반도체 칩(430)의 측면(436)을 적어도 부분적으로 덮는다.
도 24에 도시된 제1 노광 부분(442) 및 제2 노광 부분(446)은 운반체(2)의 상단측(3) 상에서 제4 희생 구조물(470)을 형성하고, 해당 희생 구조물 내에 제5 전자 반도체 칩(430)이 부분적으로 매립된다. 이러한 경우에, 제5 전자 반도체 칩(430)이 상부에 배열되는 제4 희생 구조물(470)의 상단측(471)은 그 제1 노광 영역(442) 내의 제1 포토레지스트 층(441)의 상단측(443)에 의해서 형성된다. 제4 희생 구조물(470)의 일부, 즉 제1 포토레지스트 층(414)의 제1 노광 영역(442)으로부터 형성된 부분이 제5 전자 반도체 칩(430)과 운반체(2) 사이에 위치된다.
포토레지스트 시스템(440)의 비-노광 영역이 제거되는(음성 프로세스) 포토리소그래픽 프로세스 대신에, 노광 영역이 제거되는(양성 프로세스) 프로세스를 또한 이용할 수 있다. 이러한 경우에, 제1 포토레지스트 층(441) 및 제2 포토레지스트 층(445)을 형성하기 위해서, 양의 레지스트가 이용되고, 노광된 위치들은 현상기 내에서 용해되기 시작한다. 이러한 경우에, 사용되는 포토마스크는 도 23에 도시된 제1 및 제2 노광 영역(442, 446)에 음영이 제공되고 포토레지스트 시스템(440)의 나머지가 노광되는 효과에 맞춰 구성되어야 한다. 유사하게, 양성 프로세스 및 음성 프로세스는 또한 제1, 제2 또는 제3 희생 구조물(70, 270, 370)을 형성하기 위해서 이용될 수 있다.
그에 유사하게, 제1, 제2 및 제3 희생 구조물(70, 270, 370)과 관련하여 설명된 바와 같이, 제5 전자 반도체 칩(430)이 매립된 제4 희생 구조물(470)이 먼저 별개의 운반체 상에서 생성될 수 있고 이어서 운반체(2)의 상단측(3)으로 전달될 수 있다.
도 25는 도 24의 도시 내용에 이어지는 방법 상태에서 운반체(2)를 도시한다. 제5 몰딩 본체(481)가 운반체(2)의 상단측(3) 상에 형성되었고, 그러한 제5 몰딩 본체는 제4 희생 구조물(470) 및 제5 전자 반도체 칩(430) 주위를 몰딩한다. 달리 설명되지 않은 경우에, 제5 몰딩 본체(481)는 제1 몰딩 본체(81), 제2 몰딩 본체(181), 제3 몰딩 본체(281) 또는 제4 몰딩 본체(381)와 같이 형성되었다. 제5 몰딩 본체(481)는 전방 측면(486) 및 전방 측면(486)에 반대되는 후방 측면(485)을 포함한다. 제5 몰딩 본체(481)의 전방 측면(486)이 운반체(2)와 대면하는 방식으로 배열된다. 제3 희생 구조물(370)의 경우에서와 같이, 전방 측면(486)은 운반체(2)의 상단측(3) 상에 배열된 제4 희생 구조물(470)의 하부 측면(472)과 같은 높이에서 종료된다.
운반체(2)의 상단측(3)에 수직인 방향으로, 제5 몰딩 본체(481)는, 제5 전자 반도체 칩(430)이 상부에 배열된 제4 희생 구조물(470) 보다 더 높게 형성된다. 결과적으로, 전자 반도체 칩(430)의 측면(436) 및 접촉 패드(432)를 포함하는 그 기저부 면(437)의 - 제4 희생 구조물(470)에 의해서 덮이지 않은 - 부분이 제4 희생 구조물(470)에 의해서 덮인다.
도 26은 도 25에 도시된 제5 몰딩 본체(481)를 포함하는 전자 구성요소(410)의 단면도를 도시한다. 제1, 제2, 제3 또는 제4 몰딩 본체(81, 181, 281, 381)와 같이, 제5 몰딩 본체(481)가 운반체(2)로부터 탈착되었다. 또한, 제1, 제2, 제3 또는 제4 몰딩 본체(81, 181, 281, 381)의 경우에서와 같이, 제5 몰딩 본체(481)의 후방 측면(485)이 제5 전자 반도체 칩(430)의 기저부 면(437)과 같은 높이에서 종료될 때까지, 제5 몰딩 본체(481)의 일부가 그 후방 측면(485)으로부터 진행되어 제거되었다.
제1, 제2 또는 제3 희생 구조물(70, 270, 370)과 같이, 제4 희생 구조물(470)이 제5 몰딩 본체(481)로부터 제거되었다. 결과적으로, 절개부(482)가 제5 몰딩 본체(481) 내에서 생성되었다. 절개부(482)는 제4 몰딩 본체(381) 내의 절개부(382)와 유사하게, 제5 몰딩 본체(481)의 전방 측면(486)에 인접하고 전방 측면(486) 내에 윈도우를 형성한다. 제5 전자 반도체 칩(430)의 표면(435)은 윈도우에 대향하는 절개부(486)의 측면 상에서 덮이지 않는다.
제4 희생 구조물(470)이 제5 전자 반도체 칩(430)의 측면(436)에 부분적으로 인접하는 방식으로 형성되었기 때문에, 절개부(482)가 또한 제5 전자 반도체 칩(430)의 측면(436)에 인접한다. 측면(436)은 제5 몰딩 본체(481)의 절개부(482) 내에서 적어도 부분적으로 덮이지 않는다. 결과적으로, 부피 방출기의 경우에 표면(435) 및 측면(436)에 의해서 형성되는 방출 면(431)을 통해서 전자 반도체 칩(430)에 의해서 방출되는 복사선이 절개부(482)를 통해서 제5 전자 구성요소(410)로부터 진출될 수 있다.
절개부(482)는 제4 몰딩 본체(381) 내의 절개부(382)와 같이, 방출된 복사선의 파장 변환 및/또는 확산 산란을 달성하기 위해서, 포팅 화합물로 충진될 수 있다. 유사하게, 절개부(482)의 측벽이 반사 방식으로 형성될 수 있다. 절개부(382)는 제5 몰딩 본체(481)의 전방 측면(486)을 향해서 넓어질 수 있다.
제4 전자 구성요소(310)와 관련된 바와 같이, 접촉 요소가 또한 제5 몰딩 본체(481)의 기저부 측면(485) 및 전자 반도체 칩의 접촉 패드(432) 상에 또한 끼워질 수 있다.
제1, 제2, 제3 또는 제4 전자 구성요소(10, 110, 210, 310)와 유사하게, 제5 전자 구성요소(410)가 몰딩 본체 조립체에 의해서 유사하게 생산될 수 있다. 그에 따라, 몰딩 본체 조립체는 복수의 제5 몰딩 본체(481)를 포함하며, 이는 그들의 부분 각각을 위해서 제5 전자 반도체 칩(430) 및 제4 희생 구조물(470) 주위를 몰딩한다.
본 발명이 비록 바람직한 예시적 실시예에 의해서 더 구체적으로 도시되고 설명되었지만, 그럼에도 불구하고 본 발명은 개시된 예에 의해서 제한되지 않으며, 본 발명의 보호 범위로부터 벗어나지 않고도, 다른 변경이 당업자에 의해서 그로부터 안출될 수 있을 것이다.
2 운반체
3 운반체의 상단측
4 접착 층
5 접착 층의 운반체 측면
6 접착 층의 구성요소 측면
7 분리선
10 제1 전자 구성요소
11 제1 전자 구성요소의 제1 측면
12 제1 전자 구성요소의 제2 측면
13 제1 전자 구성요소의 페그
15 제1 전자 구성요소의 홈
30 제1 전자 반도체 칩
31 방출 면
32 접촉 패드
33 제1 반도체 칩의 전방-측면 접촉 패드
34 제1 반도체 칩의 후방-측면 접촉 패드
35 표면
36 측면
38 층 구조물
39 기저부 면
40 관통-접촉 요소
41 관통-접촉 요소의 제1 접촉 패드
42 관통-접촉 요소의 제2 접촉 패드
43 관통-접촉 요소의 측면
70 제1 희생 구조물
71 제1 희생 구조물의 상단측
72 제1 희생 구조물의 하부 측면
73 제1 희생 구조물의 측면
75 제1의 긴 측면
76 함몰부
77 제2의 긴 측면
78 돌출부
80 제1 몰딩 본체 조립체
81 제1 몰딩 본체
82 제1 절개부
83 제1 절개부의 벽면
85 제1 몰딩 본체의 후방 측면
86 제1 몰딩 본체의 전방 측면
90 제1 연결 요소
95 접촉부
100 구성요소 배열체
110 제2 전자 구성요소
111 제2 구성요소의 제1 측면
112 제2 구성요소의 제2 측면
113 제2 구성요소의 페그
115 제2 구성요소의 홈
119 연결 요소
120 추가적인 제2 전자 구성요소
121 추가적인 제2 구성요소의 제1 측면
122 추가적인 제2 구성요소의 제2 측면
129 추가적인 연결 요소
130 제2 전자 반도체 칩
132 접촉 패드
140 접촉 구조물
150 도전성 연결부
181 제2 몰딩 본체
186 제2 몰딩 본체의 전방 측면
210 제3 전자 구성요소
211 하부 측면
230 제3 전자 반도체 칩
231 방출 면
232 접촉 패드
235 표면
236 측면
237 기저부 면
270 제2 희생 구조물
271 제2 희생 구조물의 상단측
272 제2 희생 구조물의 하부 측면
273 제2 희생 구조물의 측면
280 제2 몰딩 본체 조립체
281 제3 몰딩 본체
282 절개부
283 절개부의 벽면
284 도전성 층
285 제3 몰딩 본체의 후방 측면
286 제3 몰딩 본체의 전방 측면
290 연결 요소
310 제4 전자 구성요소
330 제4 전자 반도체 칩
331 제4 전자 반도체 칩의 방출 면
332 접촉 패드
335 표면
336 측면
337 기저부 면
370 제3 희생 구조물
371 제3 희생 구조물의 상단측
372 제3 희생 구조물의 하부 측면
373 제3 희생 구조물의 측면
374 접착제 층
381 제4 몰딩 본체
382 절개부
383 절개부의 벽면
384 포팅 화합물
385 제4 몰딩 본체의 후방 측면
386 제4 몰딩 본체의 전방 측면
390 제2 연결 요소
410 제5 전자 구성요소
430 제5 전자 반도체 칩
431 방출 면
432 접촉 패드
435 표면
436 제5 전자 반도체 칩의 측면
437 제5 전자 반도체 칩의 기저부 면
440 포토레지스트 시스템
441 제1 포토레지스트 층
442 제1 노광 영역
443 제1 포토레지스트 층의 상단측
444 제1 포토레지스트 층의 하부 측면
445 제2 포토레지스트 층
446 제2 노광 영역
470 제4 희생 구조물
471 제4 희생 구조물의 상단측
472 제4 희생 구조물의 하부 측면
481 제5 몰딩 본체
482 절개부
485 제5 몰딩 본체의 후방 측면
486 제5 몰딩 본체의 전방 측면

Claims (19)

  1. 전자 구성요소(10, 110, 120, 210, 310, 410)의 생산 방법이며,
    포토리소그래픽 프로세스에 의해서 포토레지스트로부터 운반체(2)의 상단측(3) 상에 희생 구조물(70, 270, 370, 470)을 형성하는 단계,
    전자 반도체 칩(30, 130, 230, 330, 430)의 표면(35, 235, 335, 435)이 몰딩 본체(81, 181, 281, 381, 481)에 의해서 적어도 부분적으로 덮이지 않는 방식으로, 상기 운반체(2)의 상단측(3) 상에 배열된 상기 희생 구조물(70, 270, 370, 470) 주위에 그리고 상기 전자 반도체 칩(30, 130, 230, 330, 430) 주위에 상기 몰딩 본체(81, 181, 281, 381, 481)를 몰딩하는 단계,
    상기 몰딩 본체(81, 181, 281, 381, 481)를 상기 운반체(2)로부터 탈착시키는 단계, 및
    상기 희생 구조물(70, 270, 370, 470)을 제거하는 단계로서, 상기 희생 구조물(70, 270, 370, 470)의 제거에 의해 상기 몰딩 본체(81, 181, 281, 381, 481) 내에 절개부(82, 282, 382, 482)가 형성되는, 제거하는 단계를 포함하는, 전자 구성요소의 생산 방법.
  2. 제1항에 있어서,
    상기 전자 반도체 칩(30, 130, 230, 330, 430)은 광전자 반도체 칩이고, 상기 표면(35, 235, 335, 435)은 상기 광전자 반도체 칩의 방출 면(31, 231, 331, 431)인, 전자 구성요소의 생산 방법.
  3. 제1항 또는 제2항에 있어서,
    도전성 층(284)이 상기 절개부(282)의 적어도 하나의 벽면(283) 상에 도포되는, 전자 구성요소의 생산 방법.
  4. 제3항에 있어서,
    연결 요소(290)가 상기 몰딩 본체(281) 상에 배열되고, 상기 연결 요소는 상기 도전성 층(284)을 상기 전자 반도체 칩(230)의 접촉 패드(232)에 도전성 연결하는, 전자 구성요소의 생산 방법.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    부가적인 방법 단계가 상기 몰딩 본체(81, 181, 281) 및 그 내부에 생성된 절개부(82, 282)를 절단하는 단계를 포함하는, 전자 구성요소의 생산 방법.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서,
    상기 절개부(382, 482)는 상기 전자 반도체 칩(30, 130, 230, 330, 430)의 표면(35, 235, 335, 435)에 인접하는 방식으로 형성되는, 전자 구성요소의 생산 방법.
  7. 제6항에 있어서,
    첫 번째로 상기 희생 구조물(370, 470)이 상기 운반체(2)의 상단측(3) 상에 배열되고, 이어서 상기 전자 반도체 칩(30, 130, 230, 330, 430)이 상기 희생 구조물(370, 470)의 상단측(371, 471) 상에 배열되고, 상기 전자 반도체 칩(30, 130, 230, 330, 430)의 상기 표면(35, 235, 335, 435)이 상기 희생 구조물(370, 470)과 대면하는, 전자 구성요소의 생산 방법.
  8. 제6항에 있어서,
    상기 희생 구조물(370, 470)이 상기 전자 반도체 칩(30, 130, 230, 330, 430)의 표면(35, 235, 335, 435) 상에 배열되고, 이어서 상기 희생 구조물(370, 470) 및 상기 전자 반도체 칩(30, 130, 230, 330, 430)이 상기 운반체(2)의 상단측(3) 상에 배열되는, 전자 구성요소의 생산 방법.
  9. 제6항 내지 제8항 중 어느 한 항에 있어서,
    상기 절개부(482)가 상기 전자 반도체 칩(430)의 측면(436)에 인접하는 방식으로 형성되는, 전자 구성요소의 생산 방법.
  10. 제9항에 있어서,
    상기 희생 구조물(470)은 포토리소그래픽 프로세스에 의해 제1 포토레지스트 층(441)과 제2 포토레지스트 층(445)을 포함하는 포토레지스트 시스템(440)으로부터 형성되고, 상기 전자 반도체 칩(430)이 상기 제2 포토레지스트 층(445) 내로 압입되는, 전자 구성요소의 생산 방법.
  11. 제6항 내지 제10항 중 어느 한 항에 있어서,
    추가적인 방법 단계에서, 포팅 화합물(384)이 상기 절개부(382) 내로 도입되는, 전자 구성요소의 생산 방법.
  12. 제1항 내지 제11항 중 어느 한 항에 있어서,
    페그(113, 123)가 상기 전자 구성요소(110, 120)의 제1 측면(111, 121) 상에서 상기 절개부(82)를 통해 형성되고, 상기 페그(113, 123)와 합치되는 홈(115, 125)이 상기 전자 구성요소(110, 120)의 제2 측면(112, 222) 상에 형성되는, 전자 구성요소의 생산 방법.
  13. 제1항 내지 제12항 중 어느 한 항에 있어서,
    상기 전자 구성요소(10, 110, 120, 210, 310, 410)는 몰딩 본체 조립체(80, 280) 내에서 추가적인 전자 구성요소(10, 110, 120, 210, 310, 410)와 함께 생산되고,
    상기 전자 구성요소의 생산 방법은, 부가적인 방법 단계로서, 상기 몰딩 본체 조립체(80, 280)를 분할하는 것에 의해서 상기 전자 구성요소(10, 110, 120, 210, 310, 410)를 상기 추가적인 전자 구성요소(10, 110, 120, 210, 310, 410)로부터 분리하는 단계를 포함하는, 전자 구성요소의 생산 방법.
  14. 전자 구성요소(10, 110, 120, 210, 310, 410)이며,
    전자 반도체 칩(30, 130, 230, 330, 340) 및 몰딩 본체(81, 181, 281, 381, 481)를 포함하고,
    상기 몰딩 본체(81, 181, 281, 381, 481)는 상기 전자 반도체 칩(30, 130, 230, 330, 340)의 적어도 하나의 측면(36, 236, 336, 436)을 덮고,
    상기 전자 반도체 칩(30, 130, 230, 330, 340)의 표면(35, 235, 335, 435)은 상기 몰딩 본체(81, 181, 281, 381, 481)에 의해 적어도 부분적으로 덮이지 않으며,
    상기 몰딩 본체(81, 181, 281, 381, 481)는 페그(113, 123)를 가지는 제1 측면(111, 221)을 포함하며,
    상기 몰딩 본체(81, 181, 281, 381, 481)는 상기 페그(113, 123)와 합치되는 홈(115, 125)을 가지는 제2 측면(112, 222)을 포함하는, 전자 구성요소(10, 110, 120, 210, 310, 410).
  15. 제14항에 있어서,
    상기 홈(115, 125) 상의 접촉 구조물(140) 및/또는 상기 페그(113, 123) 상의 접촉 구조물(140)이 도전성 방식으로 형성되는, 전자 구성요소(10, 110, 120, 210, 310, 410).
  16. 제14항 또는 제15항에 있어서,
    상기 홈(115) 상의 접촉 구조물(140) 및/또는 상기 페그(113) 상의 접촉 구조물(140)은 도전성 연결 요소(290)를 통해 상기 전자 반도체 칩(30, 130, 230, 330, 340)의 접촉 패드(32, 232, 332, 432)에 도전성 연결되는, 전자 구성요소(10, 110, 120, 210, 310, 410).
  17. 제14항 내지 제16항 중 어느 한 항에 따른 전자 구성요소(110) 및 추가적인 전자 구성요소(120)를 포함하는 구성요소 배열체(100)이며,
    상기 전자 구성요소(110)의 페그(113)가 상기 추가적인 전자 구성요소(120)의 홈(225) 내로 결합되는 방식으로 배열되는, 구성요소 배열체(100).
  18. 제17항에 있어서,
    상기 전자 구성요소(110) 및 상기 추가적인 전자 구성요소(120)는, 각각의 경우에, 접촉 구조물(140)을 포함하고,
    도전성 연결부(150)가 상기 구성요소 배열체(100) 상에 배열되며,
    상기 도전성 연결부(150)가 상기 전자 구성요소(110)의 그리고 상기 추가적인 전자 구성요소(120)의 접촉 구조물들(140)에 도전성 연결되는, 구성요소 배열체(100).
  19. 광전자 구성요소(410)이며,
    광전자 반도체 칩(430) 및 몰딩 본체(481)를 포함하고,
    상기 몰딩 본체(481)는 상기 광전자 반도체 칩(430)의 적어도 하나의 측면(436)을 부분적으로 덮고,
    상기 광전자 반도체 칩(430)의 방출 면(431)은 상기 몰딩 본체(481)에 의해 적어도 부분적으로 덮이지 않으며,
    상기 몰딩 본체(481)는 절개부(482)를 포함하고,
    상기 절개부(482)는 상기 광전자 반도체 칩(430)의 표면(435)과 측면(436)에 인접하는, 광전자 구성요소(410).
KR1020177002785A 2014-08-05 2015-08-04 전자 구성요소, 광전자 구성요소, 구성요소 배열체, 및 전자 구성요소 생산 방법 KR102379374B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102014111106.0A DE102014111106A1 (de) 2014-08-05 2014-08-05 Elektronisches Bauelement, optoelektronisches Bauelement, Bauelementeanordnung und Verfahren zur Herstellung eines elektronisches Bauelements
DE102014111106.0 2014-08-05
PCT/EP2015/067911 WO2016020365A1 (de) 2014-08-05 2015-08-04 Elektronisches bauelement, optoelektronisches bauelement, bauelementeanordnung und verfahren zur herstellung eines elektronischen bauelements

Publications (2)

Publication Number Publication Date
KR20170041711A true KR20170041711A (ko) 2017-04-17
KR102379374B1 KR102379374B1 (ko) 2022-03-28

Family

ID=53773453

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020177002785A KR102379374B1 (ko) 2014-08-05 2015-08-04 전자 구성요소, 광전자 구성요소, 구성요소 배열체, 및 전자 구성요소 생산 방법

Country Status (5)

Country Link
US (2) US9876148B2 (ko)
KR (1) KR102379374B1 (ko)
CN (1) CN107112385B (ko)
DE (2) DE102014111106A1 (ko)
WO (1) WO2016020365A1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015122641A1 (de) * 2015-12-22 2017-06-22 Osram Opto Semiconductors Gmbh Verfahren zum Herstellen eines optoelektronischen Bauelements und optoelektronisches Bauelement
US9576931B1 (en) * 2016-02-19 2017-02-21 Inotera Memories, Inc. Method for fabricating wafer level package
DE102017127597B4 (de) * 2017-11-22 2023-05-25 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches bauelement und verfahren zum herstellen eines optoelektronischen bauelements
US11145797B1 (en) * 2018-05-08 2021-10-12 Facebook Technologies, Llc Forming conformable layer with flap on semiconductor devices
EP3591345B1 (de) * 2018-07-02 2020-11-11 Dr. Johannes Heidenhain GmbH Verfahren zur herstellung einer lichtquelle für eine sensoreinheit einer positionsmesseinrichtung sowie eine positionsmesseinrichtung
DE102018124121A1 (de) * 2018-09-28 2020-04-02 Osram Opto Semiconductors Gmbh Optoelektronische Vorrichtung und Verbindungselement
CN111341750B (zh) * 2018-12-19 2024-03-01 奥特斯奥地利科技与系统技术有限公司 包括有导电基部结构的部件承载件及制造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120056228A1 (en) * 2010-09-07 2012-03-08 Phostek, Inc. Led chip modules, method for packaging the led chip modules, and moving fixture thereof

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3803951A1 (de) 1988-02-10 1989-08-24 Mentor Gmbh & Co Reflektor-leuchte
DE10239866B3 (de) 2002-08-29 2004-04-08 Infineon Technologies Ag Verfahren zur Herstellung eines Halbleiterbauelements
US20060262533A1 (en) 2005-05-18 2006-11-23 Para Light Electronics Co., Ltd. Modular light emitting diode
DE202005009086U1 (de) * 2005-06-10 2005-11-10 Hsieh, Chin-Mu, Yungkang LED-Schirm
US7858440B2 (en) * 2007-09-21 2010-12-28 Infineon Technologies Ag Stacked semiconductor chips
US7994531B2 (en) 2009-04-02 2011-08-09 Visera Technologies Company Limited White-light light emitting diode chips and fabrication methods thereof
US8021930B2 (en) * 2009-08-12 2011-09-20 Stats Chippac, Ltd. Semiconductor device and method of forming dam material around periphery of die to reduce warpage
TWI462340B (zh) * 2010-09-08 2014-11-21 Epistar Corp 一種發光結構及其製造方法
JP5840377B2 (ja) 2011-04-14 2016-01-06 日東電工株式会社 反射樹脂シートおよび発光ダイオード装置の製造方法
JP5701682B2 (ja) * 2011-05-17 2015-04-15 日本圧着端子製造株式会社 Ｌｅｄ基板用電気的接続装置
US8952402B2 (en) * 2011-08-26 2015-02-10 Micron Technology, Inc. Solid-state radiation transducer devices having flip-chip mounted solid-state radiation transducers and associated systems and methods
RU2617880C2 (ru) * 2012-02-10 2017-04-28 Конинклейке Филипс Н.В. Прессованная линза, формирующая led-модуль масштаба интегральной схемы, и способ ее изготовления
DE102012102420B4 (de) 2012-03-21 2022-03-03 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils
US9496199B2 (en) * 2012-12-04 2016-11-15 General Electric Company Heat spreader with flexible tolerance mechanism
US9530930B2 (en) * 2013-01-29 2016-12-27 Nanyang Technological University Method of fabricating semiconductor devices
US9378982B2 (en) * 2013-01-31 2016-06-28 Taiwan Semiconductor Manufacturing Company, Ltd. Die package with openings surrounding end-portions of through package vias (TPVs) and package on package (PoP) using the die package
US9679785B2 (en) * 2015-07-27 2017-06-13 Semtech Corporation Semiconductor device and method of encapsulating semiconductor die

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120056228A1 (en) * 2010-09-07 2012-03-08 Phostek, Inc. Led chip modules, method for packaging the led chip modules, and moving fixture thereof

Also Published As

Publication number Publication date
DE102014111106A8 (de) 2016-05-04
KR102379374B1 (ko) 2022-03-28
US9876148B2 (en) 2018-01-23
WO2016020365A1 (de) 2016-02-11
US20180145230A1 (en) 2018-05-24
CN107112385B (zh) 2020-09-11
DE112015003591A5 (de) 2017-04-20
CN107112385A (zh) 2017-08-29
US10580942B2 (en) 2020-03-03
DE102014111106A1 (de) 2016-02-11
US20170222094A1 (en) 2017-08-03

Similar Documents

Publication Publication Date Title
US10580942B2 (en) Electronic component, optoelectronic component, component arrangement, and method for producing an electronic component
JP6161709B2 (ja) 複数のオプトエレクトロニクス半導体素子を製造するための方法
JP6063610B2 (ja) オプトエレクトロニクス部品の製造方法
US8952404B2 (en) Light-emitting device package and method of manufacturing the light-emitting device package
US8624280B2 (en) Light emitting device package and method for fabricating the same
KR100930502B1 (ko) 금속 기판을 이용한 광소자 패키지 플랫폼 제조방법
JP2011129947A (ja) 電力表面取り付けの発光ダイ・パッケージ
JP2009506556A (ja) 表面実装可能なオプトエレクトロニクス素子及び表面実装可能なオプトエレクトロニクス素子の製造方法
US20120132938A1 (en) Led package
KR20150022868A (ko) 광전자 모듈, 그리고 광전자 모듈의 제어 방법
KR20070090509A (ko) 금속 코어 인쇄회로기판 및 이를 이용한 발광 다이오드패키징 방법
US20090174301A1 (en) Radiation-emitting device comprising a plurality of radiation-emitting components and illumination device
US20170141278A1 (en) Led assembly for led package with sidewall electrodes
CN107636829B (zh) 紫外线发光装置
KR20140004726A (ko) 캡슐화를 포함하는 ｌｅｄ 패키지
JP5888236B2 (ja) 発光装置、回路基板、発光装置用パッケージアレイ、及び発光装置用パッケージアレイの製造方法
KR100834136B1 (ko) 광소자 패키지 및 그 제조방법
TW201222901A (en) LED module
KR101039974B1 (ko) 발광소자, 발광 소자 제조방법 및 발광 소자 패키지
KR20140131974A (ko) 기판상에 주조된 캡슐로 싸인 오목부를 지닌 반도체 레이저 칩 패키지 및 그것의 형성방법
US20220045224A1 (en) Optoelectronic component and method for producing same
KR100757825B1 (ko) 발광 다이오드 제조방법
US20120106171A1 (en) Led package structure
KR101041503B1 (ko) 반도체 발광소자 패키지
KR101072143B1 (ko) 발광소자 패키지 및 그 제조방법

Legal Events

Date Code Title Description
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant