KR20170035699A - Display device and driving method thereof - Google Patents

Display device and driving method thereof Download PDF

Info

Publication number
KR20170035699A
KR20170035699A KR1020150134925A KR20150134925A KR20170035699A KR 20170035699 A KR20170035699 A KR 20170035699A KR 1020150134925 A KR1020150134925 A KR 1020150134925A KR 20150134925 A KR20150134925 A KR 20150134925A KR 20170035699 A KR20170035699 A KR 20170035699A
Authority
KR
South Korea
Prior art keywords
signal
dummy
gate
comparator
dummy pixel
Prior art date
Application number
KR1020150134925A
Other languages
Korean (ko)
Other versions
KR102419196B1 (en
Inventor
유병선
설찬희
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020150134925A priority Critical patent/KR102419196B1/en
Publication of KR20170035699A publication Critical patent/KR20170035699A/en
Application granted granted Critical
Publication of KR102419196B1 publication Critical patent/KR102419196B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0413—Details of dummy pixels or dummy lines in flat panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/043—Compensation electrodes or other additional electrodes in matrix displays related to distortions or compensation signals, e.g. for modifying TFT threshold voltage in column driver
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

Provided is a display device which determines deterioration of a switching element through one or more dummy pixels provided in a display panel and accordingly increases a level of a gate signal outputted to the display panel so that a charging failure of the data signal charged in a pixel by deterioration of the switching element can be prevented.

Description

표시장치 및 이의 구동방법{Display device and driving method thereof}[0001] Display device and driving method [0002]

본 발명은 표시장치에 관한 것으로, 특히 표시패널의 스위칭소자 열화에 따라 화소의 충전 불균일 현상이 발생되는 것을 개선할 수 있는 표시장치 및 이의 구동방법에 관한 것이다.The present invention relates to a display device, and more particularly, to a display device and a driving method thereof that can improve the phenomenon of nonuniformity in charging of a pixel due to deterioration of a switching element of a display panel.

휴대전화, 태블릿 PC, 노트북 등을 포함한 다양한 종류의 전자제품에는 평판표시장치(FPD: Flat Panel Display)가 이용되고 있다. 평판표시장치에는, 액정표시장치(LCD: Liquid Crystal Display), 플라즈마 디스플레이 패널(PDP: Plasma Display Panel), 유기발광표시장치(OLED: Organic Light Emitting Display) 등이 있으며, 최근에는 전기영동표시장치(EPD: ELECTROPHORETIC DISPLAY)도 널리 이용되고 있다.Flat panel displays (FPDs) are used in various types of electronic products including mobile phones, tablet PCs, and notebook computers. 2. Description of the Related Art Flat panel displays include a liquid crystal display (LCD), a plasma display panel (PDP), and an organic light emitting display (OLED) EPD: ELECTROPHORETIC DISPLAY) is also widely used.

이 중, 액정표시장치는 액정의 전기적 및 광학적 특성을 이용하여 영상을 표시한다. 액정은 굴절률, 유전율 등이 분자 장축 방향과 단축 방향에 따라 서로 다른 이방성 성질을 갖고 분자 배열과 광학적 성질을 쉽게 조절할 수 있다. 이를 이용한 액정표시장치는 전계의 크기에 따라 액정 분자들의 배열 방향을 가변시켜 편광판을 투과하는 광 투과율을 조절함으로써 영상을 표시한다.Among them, the liquid crystal display device displays an image using the electrical and optical characteristics of the liquid crystal. Liquid crystals can have different anisotropic properties depending on the molecular axis and minor axis direction, such as refractive index and dielectric constant, and can easily control the molecular arrangement and optical properties. A liquid crystal display device using the same displays an image by varying the alignment direction of liquid crystal molecules according to the electric field size and adjusting the light transmittance transmitted through the polarizing plate.

도 1은 종래의 액정표시장치의 일부를 개략적으로 나타낸 도면이다.1 is a schematic view showing a part of a conventional liquid crystal display device.

도 1에 도시된 바와 같이, 종래의 액정표시장치(1)는 액정패널(10), 게이트구동부(20) 및 데이터구동부(30)를 포함하여 구성된다. 또, 게이트구동부(20) 및 데이터구동부(30)의 동작을 제어하는 제어회로(미도시)를 더 포함한다.1, a conventional liquid crystal display device 1 includes a liquid crystal panel 10, a gate driver 20, and a data driver 30. The semiconductor memory device further includes a control circuit (not shown) for controlling operations of the gate driver 20 and the data driver 30.

액정패널(10)은 다수의 게이트라인(GL) 및 데이터라인(DL)이 서로 교차되어 화소영역을 정의하고, 각 화소영역마다 박막트랜지스터(TFT), 액정커패시터(Clc) 및 스토리지커패시터(Cst)가 구비된 화소(P)가 구성된다. The liquid crystal panel 10 includes a plurality of gate lines GL and data lines DL intersecting each other to define pixel regions and a thin film transistor TFT, a liquid crystal capacitor Clc, and a storage capacitor Cst for each pixel region, The pixel P having the pixel P is formed.

게이트구동부(20)는 액정패널(10)의 각 게이트라인(GL)에 순차적으로 게이트신호를 출력하여 각 화소(P)의 박막트랜지스터(TFT)를 턴-온시킨다.The gate driver 20 sequentially outputs a gate signal to each gate line GL of the liquid crystal panel 10 to turn on the thin film transistor TFT of each pixel P. [

데이터구동부(30)는 게이트신호에 의해 각 화소(P)의 박막트랜지스터(TFT)가 턴-온된 동안, 데이터라인(DL)을 통해 데이터신호를 출력하여 각 화소(P)의 화소전극을 충전시킨다.The data driver 30 outputs a data signal through the data line DL to charge the pixel electrode of each pixel P while the thin film transistor TFT of each pixel P is turned on by the gate signal .

한편, 액정패널(10)의 각 화소(P)마다 구비된 박막트랜지스터(TFT)는 고온의 환경 또는 장시간 구동으로 인해 문턱전압(Vth)이 쉬프트(shift)되는 특성변화가 발생된다. 이러한 문턱전압 쉬프트는 박막트랜지스터(TFT)의 채널영역이 활성화(full saturation)되지 않도록 하여 각 화소(P)에 충전되는 데이터신호의 충전불량을 야기한다. On the other hand, a thin film transistor (TFT) provided for each pixel P of the liquid crystal panel 10 undergoes a characteristic change in which the threshold voltage Vth is shifted due to a high temperature environment or driving for a long time. This threshold voltage shift causes the channel region of the thin film transistor (TFT) not to be activated (full saturation), resulting in poor charging of the data signal charged in each pixel P.

도 2는 박막트랜지스터의 문턱전압 쉬프트에 따른 동작변화를 나타내는 도면이다. FIG. 2 is a diagram showing an operation change according to a threshold voltage shift of a thin film transistor.

도 2에 도시된 바와 같이, 종래의 액정표시장치(1)가 고온의 환경 또는 장시간 구동되는 경우에, 액정패널(10) 내의 각 화소(P)의 박막트랜지스터(TFT)는 열화되어 문턱전압 쉬프트 현상이 발생된다. 이러한 문턱전압 쉬프트는 각 화소(P)에 충전되는 데이터신호의 충전불량을 발생시킨다.2, when the conventional liquid crystal display device 1 is driven in a high temperature environment or for a long time, the thin film transistors (TFT) of each pixel P in the liquid crystal panel 10 are deteriorated, A phenomenon occurs. This threshold voltage shift causes a charging failure of the data signal to be charged in each pixel P. [

예컨대, 도 2에 도시된 바와 같이, 박막트랜지스터(TFT)에서 문턱전압 쉬프트 현상이 발생되지 않으면(A), 게이트구동부(20)에서 출력된 게이트신호, 즉 게이트하이전압(VGH)에 의한 전류(Is)에 따라 박막트랜지스터(TFT)의 채널영역이 충분하게 활성화되어 턴-온된다. 이에 따라 데이터구동부(30)로부터 제공된 데이터신호는 턴-온된 박막트랜지스터(TFT)를 통해 각 화소(P)에 완전 충전된다. For example, as shown in FIG. 2, if a threshold voltage shift phenomenon does not occur in the thin film transistor TFT (A), the gate signal outputted from the gate driver 20, that is, the current The channel region of the thin film transistor TFT is sufficiently activated and turned on. Accordingly, the data signal supplied from the data driver 30 is fully charged to each pixel P through the turn-on thin film transistor TFT.

그러나, 박막트랜지스터(TFT)에서 문턱전압 쉬프트 현상이 발생되면(B), 게이트구동부(20)에서 출력된 게이트하이전압(VGH)에 의한 전류(Is')의 크기가 감소되므로 박막트랜지스터(TFT)의 채널영역이 충분하게 활성화되지 못한 상태로 턴-온된다. 이에 따라, 데이터구동부(30)로부터 제공된 데이터신호는 각 화소(P)에 불완전하게 충전되며, 이는 액정표시장치(1)에서 얼룩 등으로 나타나게 되어 표시품질이 저하된다. However, when a threshold voltage shift phenomenon occurs in the thin film transistor TFT, the magnitude of the current Is' due to the gate high voltage VGH output from the gate driver 20 is reduced, Is turned on in a state where the channel region of the channel region is not sufficiently activated. Accordingly, the data signal provided from the data driver 30 is imperfectly charged in each pixel P, which is displayed as a smear on the liquid crystal display device 1, and the display quality is degraded.

본 발명은 표시패널의 화소 열화에 따라 게이트신호의 레벨을 증가시킴으로써, 열화된 스위칭소자에 의해 화소에 충전되는 데이터신호의 충전불량이 발생되는 것을 방지할 수 있는 표시장치 및 이의 구동방법을 제공하는 데 있다. The present invention provides a display device capable of preventing a charging failure of a data signal charged in a pixel by a deteriorated switching element by increasing the level of a gate signal in accordance with pixel deterioration of a display panel and a driving method thereof There is.

상기 목적을 달성하기 위한 본 발명의 표시장치는, 표시패널, 보상부, 전압발생부 및 게이트구동부를 포함한다.According to an aspect of the present invention, there is provided a display device including a display panel, a compensator, a voltage generator, and a gate driver.

표시패널은 화소에 인접되도록 배치되며 더미라인 및 피드백라인에 연결된 하나 이상의 더미화소를 포함한다.The display panel is disposed adjacent to the pixel and includes at least one dummy pixel connected to the dummy line and the feedback line.

보상부는 더미라인을 통해 더미화소에 제공되는 더미신호와 피드백라인을 통해 더미화소로부터 출력되는 피드백신호를 비교하고, 그 결과에 따라 제어신호를 출력한다.The compensation unit compares the dummy signal provided to the dummy pixel through the dummy line with the feedback signal output from the dummy pixel through the feedback line, and outputs the control signal according to the result.

전압발생부는 제어신호에 따라 게이트전압 중 게이트하이전압의 레벨을 증가시켜 출력한다.The voltage generator increases the level of the gate high voltage of the gate voltage according to the control signal and outputs the increased voltage.

게이트구동부는 레벨이 증가된 게이트하이전압에 따라 게이트신호를 생성하여 표시패널로 출력한다.The gate driver generates a gate signal according to the gate high voltage whose level is increased and outputs the gate signal to the display panel.

상기 목적을 달성하기 위한 본 발명의 표시장치의 구동방법은, 표시패널에 배치된 하나 이상의 더미화소로부터 열화를 판단한 결과에 따라 게이트하이전압의 레벨을 증가시켜 게이트신호의 레벨이 높아지도록 한다.According to another aspect of the present invention, there is provided a method of driving a display device, including: increasing a level of a gate high voltage to increase a level of a gate signal according to a result of determining deterioration from one or more dummy pixels arranged on a display panel.

이를 위하여, 표시패널의 이전프레임 동작 동안, 더미화소에 제공되는 더미신호와 더미화소를 통해 출력되는 피드백신호를 비교하여 비교신호를 출력하는 단계를 포함한다.To this end, during the previous frame operation of the display panel, a dummy signal provided to the dummy pixel is compared with a feedback signal output through the dummy pixel, and a comparison signal is output.

이어, 표시패널의 현재프레임 동작 동안, 비교신호에 따라 레벨이 증가된 게이트하이전압을 출력하고, 이를 통해 게이트신호의 레벨을 증가시키는 단계를 포함한다. Then, during the current frame operation of the display panel, outputting a gate high voltage whose level is increased in accordance with the comparison signal, thereby increasing the level of the gate signal.

본 발명의 표시장치는, 표시패널에 배치된 적어도 하나의 더미화소로부터 스위칭소자의 열화를 판단하고, 이에 따라 표시패널로 출력되는 게이트신호의 레벨이 증가되도록 함으로써, 표시패널의 각 화소에 구비된 스위칭소자가 열화되더라도 채널영역을 충분히 활성화시킬 수 있다. 따라서, 열화된 스위칭소자에 의해 표시패널의 각 화소에 충전되는 데이터신호의 충전불량을 방지할 수 있다. The display device of the present invention determines deterioration of the switching element from at least one dummy pixel disposed on the display panel and thereby increases the level of the gate signal output to the display panel, The channel region can be sufficiently activated even if the switching element is deteriorated. Therefore, the defective charging of the data signal charged in each pixel of the display panel by the deteriorated switching element can be prevented.

도 1은 종래의 액정표시장치의 일부를 개략적으로 나타낸 도면이다.
도 2는 박막트랜지스터의 문턱전압 쉬프트에 따른 동작변화를 나타내는 도면이다.
도 3은 본 발명의 실시예에 따른 표시장치의 구성을 나타내는 도면이다.
도 4는 도 3의 A부분을 구체적으로 나타내는 도면이다.
도 5는 본 발명의 일 실시예에 따른 보상부의 구성을 나타내는 도면이다.
도 6은 본 발명의 다른 실시예에 따른 보상부의 구성을 나타내는 도면이다.1 is a schematic view showing a part of a conventional liquid crystal display device.
FIG. 2 is a diagram showing an operation change according to a threshold voltage shift of a thin film transistor.
3 is a diagram showing a configuration of a display device according to an embodiment of the present invention.
Fig. 4 is a diagram specifically showing part A of Fig. 3. Fig.
5 is a diagram illustrating a configuration of a compensation unit according to an embodiment of the present invention.
6 is a diagram showing the configuration of a compensator according to another embodiment of the present invention.

이하, 첨부한 도면을 참조하여 본 발명에 따른 표시장치에 대해 상세히 설명한다.Hereinafter, a display device according to the present invention will be described in detail with reference to the accompanying drawings.

도 3은 본 발명의 실시예에 따른 표시장치의 구성을 나타내는 도면이고, 도 4는 도 3의 A부분을 구체적으로 나타내는 도면이다. Fig. 3 is a diagram showing a configuration of a display device according to an embodiment of the present invention, and Fig. 4 is a diagram specifically showing part A of Fig.

도 3을 참조하면, 본 실시예의 표시장치(100)는 표시패널(110) 및 이를 구동하는 구동회로부를 포함할 수 있다.Referring to FIG. 3, the display apparatus 100 of the present embodiment may include a display panel 110 and a driving circuit for driving the same.

표시패널(110)은 두 개의 기판(미도시) 사이에 액정층(미도시)이 구비된 액정패널일 수 있으나, 이에 제한되지는 않는다.The display panel 110 may be a liquid crystal panel having a liquid crystal layer (not shown) between two substrates (not shown), but is not limited thereto.

표시패널(110)에는 다수의 게이트라인(GL1~GLn) 및 다수의 데이터라인(DL1~DLm)이 서로 교차되어 정의된 화소영역마다 화소(P)가 구비될 수 있다.The display panel 110 may include a pixel P for each defined pixel region by intersecting a plurality of gate lines GL1 to GLn and a plurality of data lines DL1 to DLm.

각 화소(P)는 표시패널(110)의 표시영역에서 매트릭스 형태로 배열될 수 있다. 각 화소(P는 게이트라인(GL1~GLn)을 통해 제공되는 게이트신호에 응답하여 데이터라인(DL1~DLm)을 통해 제공되는 데이터신호를 화소전극(미도시)에 충전하는 스위칭소자(미도시)를 포함할 수 있다. Each pixel P may be arranged in a matrix form in a display region of the display panel 110. [ Each pixel P includes a switching element (not shown) for charging a pixel electrode (not shown) with a data signal provided through the data lines DL1 to DLm in response to a gate signal provided through the gate lines GL1 to GLn, . ≪ / RTI >

또한, 표시패널(110)에는 다수의 데이터라인(DL1~DLm)에 나란하도록 형성된 다수의 더미라인(DDL1, DDL2) 및 다수의 피드백라인(FL1, FL2)에 의해 정의된 더미화소영역에 하나 이상의 더미화소(DP)가 구비될 수 있다. The display panel 110 is also provided with one or more dummy pixel regions defined by a plurality of dummy lines DDL1 and DDL2 and a plurality of feedback lines FL1 and FL2 arranged in parallel with the plurality of data lines DL1 to DLm, A dummy pixel DP may be provided.

더미화소(DP)는 표시패널(110)의 비표시영역에 하나 이상 배치될 수 있는데, 예컨대 표시패널(110)의 4개의 모서리 영역 중 적어도 하나의 영역에서 화소(P)와 인접되도록 배치될 수 있다. One or more dummy pixels DP may be disposed in the non-display area of the display panel 110, for example, at least one of the four corner areas of the display panel 110 may be disposed adjacent to the pixel P have.

다수의 더미라인(DDL1, DDL2)은 제1데이터라인(DL1)과 나란하도록 형성된 제1더미라인(DDL1)과, 제m데이터라인(DLm)과 나란하도록 형성된 제2더미라인(DDL2)을 포함할 수 있다. 다수의 피드백라인(FL1, FL2)은 제1데이터라인(DL1) 및 제1더미라인(DDL1)과 나란하도록 형성된 제1피드백라인(FL1)과, 제m데이터라인(DLm) 및 제2더미라인(DDL2)과 나란하도록 형성된 제2피드백라인(FL2)을 포함할 수 있다. The plurality of dummy lines DDL1 and DDL2 include a first dummy line DDL1 formed to be parallel to the first data line DL1 and a second dummy line DDL2 formed to be parallel to the mth data line DLm can do. The plurality of feedback lines FL1 and FL2 includes a first feedback line FL1 formed so as to be in parallel with the first data line DL1 and the first dummy line DDL1, And a second feedback line FL2 formed so as to be parallel with the second feedback line DDL2.

다수의 더미라인(DDL1, DDL2) 및 다수의 피드백라인(FL1, FL2)은 후술될 데이터구동부(130)로부터 표시패널(110)을 통해 보상부(150)까지 연장되도록 형성될 수 있다.The plurality of dummy lines DDL1 and DDL2 and the plurality of feedback lines FL1 and FL2 may be formed to extend from the data driver 130 to be described later through the display panel 110 to the compensator 150. [

도 3 및 도 4를 참조하면, 화소(P)와 더미화소(DP)는 제1게이트라인(GL1)을 공유하며 제1데이터라인(DL1)을 중심으로 수평방향으로 인접되어 배치될 수 있다.3 and 4, the pixel P and the dummy pixel DP share the first gate line GL1 and may be disposed adjacent to each other in the horizontal direction around the first data line DL1.

화소(P)는 제1게이트라인(GL1) 및 제1데이터라인(DL1)에 연결된 스위칭소자(TFT)와, 이에 연결된 액정커패시터(Clc) 및 스토리지커패시터(Cst)를 포함할 수 있다. 화소(P)의 스위칭소자(TFT)는 제1게이트라인(GL1)을 통해 제공된 게이트신호에 따라 턴-온되며, 제1데이터라인(DL1)을 통해 제공된 데이터신호를 화소전극에 충전할 수 있다.The pixel P may include a switching element TFT connected to the first gate line GL1 and the first data line DL1 and a liquid crystal capacitor Clc and a storage capacitor Cst connected thereto. The switching element TFT of the pixel P is turned on according to the gate signal provided through the first gate line GL1 and can charge the pixel electrode with the data signal provided through the first data line DL1 .

더미화소(DP)는 제1게이트라인(GL1), 제1더미라인(DDL1) 및 제1피드백라인(FL1)에 연결된 더미스위칭소자(D_TFT)를 포함할 수 있다. 더미화소(DP)의 더미스위칭소자(D_TFT)는 제1게이트라인(GL1)을 통해 제공된 게이트신호에 따라 턴-온되며, 제1더미라인(DDL1)을 통해 제공된 더미신호를 제1피드백라인(FL1)을 통해 출력할 수 있다. The dummy pixel DP may include a dummy switching element D_TFT connected to the first gate line GL1, the first dummy line DDL1 and the first feedback line FL1. The dummy switching element D_TFT of the dummy pixel DP is turned on in accordance with the gate signal provided through the first gate line GL1 and the dummy signal supplied through the first dummy line DDL1 to the first feedback line FL1.

화소(P)의 스위칭소자(TFT)와 더미화소(DP)의 더미스위칭소자(D_TFT)는 동일한 구조를 갖는 박막트랜지스터(Thin Film Transistor; TFT)로 구성될 수 있다. 또한, 제1더미라인(DDL1)을 통해 더미스위칭소자(D_TFT)로 제공되는 더미신호는 제1데이터라인(DL1)을 통해 스위칭소자(TFT)로 제공되는 데이터신호와 동일할 수 있다. The switching element TFT of the pixel P and the dummy switching element D_TFT of the dummy pixel DP may be formed of a thin film transistor (TFT) having the same structure. The dummy signal provided to the dummy switching element D_TFT through the first dummy line DDL1 may be the same as the data signal provided to the switching element TFT through the first data line DL1.

즉, 본 실시예의 표시패널(110)은 화소(P)와 인접되도록 배치된 하나 이상의 더미화소(DP)를 포함할 수 있다. 각 더미화소(DP)는 게이트라인(GL1~GLn), 더미라인(DDL1, DDL2) 및 피드백라인(FL1, FL2)과 연결되는 더미스위칭소자(D_TFT)를 포함할 수 있다. 각 더미화소(DP)의 더미스위칭소자(D_TFT)는 게이트라인(GL1~GLn)을 통해 제공되는 게이트신호에 따라 인접되는 화소(P)의 스위칭소자(TFT)와 동시에 턴-온될 수 있다. 그리고, 더미라인(DDL1, DDL2)을 통해 제공되는 데이터신호, 즉 더미신호를 피드백라인(FL1, FL2)을 통해 외부로 출력할 수 있다. That is, the display panel 110 of the present embodiment may include one or more dummy pixels DP arranged adjacent to the pixel P. Each dummy pixel DP may include a dummy switching element D_TFT connected to gate lines GL1 to GLn, dummy lines DDL1 and DDL2 and feedback lines FL1 and FL2. The dummy switching element D_TFT of each dummy pixel DP can be turned on simultaneously with the switching element TFT of the adjacent pixel P according to the gate signal provided through the gate lines GL1 to GLn. The data signal provided through the dummy lines DDL1 and DDL2, that is, the dummy signal, can be output to the outside through the feedback lines FL1 and FL2.

상술된 더미화소(DP)는 표시패널(110)에서 비표시영역에 배치되므로, 표시패널(110)에 구비되는 블랙매트릭스(미도시)에 의해 가려질 수 있다. 이에 따라, 더미화소(DP)는 표시패널(110)의 전면에서 시인되지 않게 된다.The dummy pixel DP described above is disposed in the non-display area in the display panel 110, and thus can be covered by a black matrix (not shown) provided on the display panel 110. [ As a result, the dummy pixel DP is not visually recognized on the front surface of the display panel 110.

한편, 도 4에서는 표시패널(110)의 좌측 상단영역에서 화소(P)에 인접되도록 더미화소(DP)가 배치된 것을 예로 설명하였다. 그러나, 앞서 설명된 바와 같이, 더미화소(DP)는 표시패널(110)의 4개의 모서리 영역에서 화소(P)에 인접되도록 하나 이상 배치될 수 있다. 즉, 다수의 더미화소(DP)가 표시패널(110)의 좌/우측 상단 및 하단영역에서 화소(P)에 인접되도록 배치될 수 있다. 이때, 각 더미화소(DP)와 이에 인접되는 화소(P)는 게이트라인(GL1~GLn)을 공유할 수 있다. 4, the dummy pixels DP are arranged adjacent to the pixels P in the upper left area of the display panel 110. In this case, However, as described above, the dummy pixel DP may be disposed more than one to be adjacent to the pixel P in the four corner areas of the display panel 110. [ That is, a plurality of dummy pixels DP may be disposed adjacent to the pixels P in the left and right upper and lower end regions of the display panel 110. At this time, each dummy pixel DP and the adjacent pixel P may share the gate lines GL1 to GLn.

다시 도 3을 참조하면, 게이트구동부(120)는 타이밍제어부(140)에서 제공된 게이트제어신호(GCS)에 따라 게이트신호를 생성하고, 이를 표시패널(110)의 다수의 게이트라인(GL1~GLn)에 순차적으로 출력할 수 있다. 3, the gate driver 120 generates a gate signal according to the gate control signal GCS provided by the timing controller 140 and supplies it to the gate lines GL1 to GLn of the display panel 110, In order.

게이트구동부(120)는 전압발생부(160)로부터 제공된 게이트전압에 따라 게이트신호를 생성할 수 있다. 게이트전압은 제1게이트하이전압(VGH1), 제2게이트하이전압(VGH2) 및 게이트로우전압(VGL)을 포함할 수 있다. 게이트구동부(120)는 제1게이트하이전압(VGH1)과 게이트로우전압(VGL)에 따라 게이트신호를 생성하거나 또는 제2게이트하이전압(VGH2)과 게이트로우전압(VGL)에 따라 게이트신호를 생성할 수 있다. The gate driver 120 may generate a gate signal according to the gate voltage supplied from the voltage generator 160. The gate voltage may include a first gate high voltage VGH1, a second gate high voltage VGH2, and a gate low voltage VGL. The gate driver 120 generates a gate signal according to the first gate high voltage VGH1 and the gate low voltage VGL or generates a gate signal according to the second gate high voltage VGH2 and the gate low voltage VGL can do.

게이트구동부(120)는 표시패널(110)의 적어도 일측에 씨오에프(Cip On Film; COF) 형태로 구성되어 배치되거나 또는 지아이피(Gate In Panel: GIP) 형태로 구성되어 배치될 수 있다.The gate driver 120 may be disposed in at least one side of the display panel 110 in the form of a Cip On Film (COF) or a GIP (Gate In Panel).

데이터구동부(130)는 타이밍제어부(140)에서 제공된 데이터제어신호(DCS)에 따라 영상데이터(RGB)로부터 데이터신호 및 더미신호를 생성하고, 이를 표시패널(110)의 다수의 데이터라인(DL1~DLm) 및 더미라인(DDL1, DDL2)에 각각 출력할 수 있다. The data driver 130 generates a data signal and a dummy signal from the image data RGB according to the data control signal DCS provided from the timing controller 140 and supplies the data signal and the dummy signal to the data lines DL1- DLm and dummy lines DDL1 and DDL2, respectively.

데이터구동부(130)는 서로 인접되는 데이터라인(DL1~DLm)과 더미라인(DDL1, DDL2)에 동일한 데이터신호를 출력할 수 있다. 예컨대, 표시패널(110)에서 제1데이터라인(DL1)과 제1더미라인(DDL1)이 인접된 경우에, 데이터구동부(130)는 제1더미라인(DDL1)에 제1데이터라인(DL1)에 출력되는 데이터신호와 동일한 신호를 더미신호로 출력할 수 있다.The data driver 130 may output the same data signal to the adjacent data lines DL1 to DLm and the dummy lines DDL1 and DDL2. For example, when the first data line DL1 and the first dummy line DDL1 are adjacent to each other in the display panel 110, the data driver 130 applies a first data line DL1 to the first dummy line DDL1, And outputs the same signal as the dummy signal.

타이밍제어부(140)는 외부 시스템(미도시)에서 제공되는 수평동기신호(Hsync), 수직동기신호(Vsync), 데이터인에이블신호(DE) 등의 타이밍신호로부터 게이트제어신호(GCS) 및 데이터제어신호(DCS)를 생성하여 출력할 수 있다. 또한, 타이밍제어부(140)는 외부 시스템에서 제공된 영상신호를 데이터구동부(130)가 처리할 수 있는 형태의 영상데이터(RGB)로 변환하여 출력할 수 있다. The timing control unit 140 generates a gate control signal GCS and a data control signal DK from a timing signal such as a horizontal synchronizing signal Hsync, a vertical synchronizing signal Vsync and a data enable signal DE provided from an external system (not shown) It is possible to generate and output the signal DCS. The timing controller 140 may convert the image signal provided from the external system into image data RGB that can be processed by the data driver 130 and output the image data.

보상부(150)는 표시패널(110)로부터 제공된 더미신호 및 피드백신호에 따라 제어신호(SS)를 생성하고, 이를 전압발생부(160)로 출력할 수 있다. 보상부(150)는 제어신호(SS)에 따라 전압발생부(160)에서 출력되는 게이트전압의 레벨을 제어할 수 있다. The compensation unit 150 may generate the control signal SS according to the dummy signal and the feedback signal provided from the display panel 110 and may output the control signal SS to the voltage generator 160. The compensator 150 may control the level of the gate voltage output from the voltage generator 160 according to the control signal SS.

보상부(150)는 표시패널(110)의 다수의 더미라인(DDL1, DDL2) 및 다수의 피드백라인(FL1, FL2)과 연결될 수 있다. 보상부(150)는 다수의 더미라인(DDL1, DDL2)을 통해 더미신호를 제공받고, 다수의 피드백라인(FL1, FL2)을 통해 피드백신호를 제공받을 수 있다. 여기서, 더미신호는 다수의 더미라인(DDL1, DDL2)을 통해 표시패널(110)의 더미화소(DP)로 제공되는 신호이고, 피드백신호는 다수의 피드백라인(FL1, FL2)을 통해 표시패널(110)의 더미화소(DP)로부터 출력되는 신호이다. The compensation unit 150 may be connected to a plurality of dummy lines DDL1 and DDL2 of the display panel 110 and a plurality of feedback lines FL1 and FL2. The compensation unit 150 may receive the dummy signal through the plurality of dummy lines DDL1 and DDL2 and may receive the feedback signal through the plurality of feedback lines FL1 and FL2. Here, the dummy signal is a signal provided to the dummy pixel DP of the display panel 110 through the plurality of dummy lines DDL1 and DDL2, and the feedback signal is supplied to the display panel 110 through a plurality of feedback lines FL1 and FL2 And the dummy pixels DP of the pixels 110.

도 5는 본 발명의 일 실시예에 따른 보상부의 구성을 나타내는 도면이다.5 is a diagram illustrating a configuration of a compensation unit according to an embodiment of the present invention.

설명의 편의를 위하여, 본 실시예에서는 표시패널(110)에 한 쌍의 더미화소(DP)가 구비되고, 한 쌍의 더미화소(DP)는 표시패널(110)의 좌측 상단영역의 제1더미화소와 표시패널(110)의 우측 상단영역의 제2더미화소를 포함하는 것을 예로 설명한다. For convenience of explanation, in this embodiment, a pair of dummy pixels DP are provided on the display panel 110, and a pair of dummy pixels DP are formed on the first dummy Pixel and a second dummy pixel in the right upper end region of the display panel 110. [

여기서, 제1더미화소는 표시패널(110)의 제1더미라인(DDL1) 및 제1피드백라인(FL1)에 연결되고, 제2더미화소는 표시패널(110)의 제2더미라인(DDL2) 및 제2피드백라인(FL2)에 연결될 수 있다. Here, the first dummy pixel is connected to the first dummy line DDL1 and the first feedback line FL1 of the display panel 110, the second dummy pixel is connected to the second dummy line DDL2 of the display panel 110, And a second feedback line FL2.

도 3 내지 도 5를 참조하면, 본 실시예의 보상부(150)는 표시패널(110)의 다수의 더미라인(DDL1, DDL2) 및 다수의 피드백라인(FL1, FL2)에 연결될 수 있다. 3 to 5, the compensator 150 of the present embodiment may be connected to a plurality of dummy lines DDL1 and DDL2 of the display panel 110 and a plurality of feedback lines FL1 and FL2.

보상부(150)는 다수의 더미라인(DDL1, DDL2)으로부터 제공된 더미신호(DDS1, DDS2)와 다수의 피드백라인(FL1, FL2)으로부터 제공된 피드백신호(FS1, FS2)에 따라 제어신호(SS)를 생성하여 출력할 수 있다. The compensation unit 150 generates the control signal SS according to the dummy signals DDS1 and DDS2 provided from the plurality of dummy lines DDL1 and DDL2 and the feedback signals FS1 and FS2 provided from the plurality of feedback lines FL1 and FL2, Can be generated and output.

보상부(150)는 더미신호(DDS1, DDS2)와 피드백신호(FS1, FS2)를 비교하는 비교부(151) 및 상기 비교부(151)의 비교신호에 따라 제어신호(SS)를 출력하는 판단부(155)를 포함할 수 있다.The compensation unit 150 includes a comparator 151 for comparing the dummy signals DDS1 and DDS2 with the feedback signals FS1 and FS2 and a comparator 151 for comparing the dummy signals DDS1 and DDS2 with the feedback signals FS1 and FS2, (155).

비교부(151)는 제1비교기(151_a)와 제2비교기(151_b)를 포함할 수 있다. The comparator 151 may include a first comparator 151_a and a second comparator 151_b.

제1비교기(151_a)는 표시패널(110)의 제1더미라인(DDL1) 및 제1피드백라인(FL1)과 연결되어 제1더미신호(DDS1)와 제1피드백신호(FS1)를 제공받을 수 있다. 제1더미신호(DDS1)는 제1더미화소에 제공되는 신호이고, 제1피드백신호(FS1)는 제1더미화소로부터 출력되는 신호이다. The first comparator 151_a is connected to the first dummy line DDL1 and the first feedback line FL1 of the display panel 110 to receive the first dummy signal DDS1 and the first feedback signal FS1 have. The first dummy signal DDS1 is a signal provided to the first dummy pixel, and the first feedback signal FS1 is a signal outputted from the first dummy pixel.

제1비교기(151_a)는 제1더미신호(DDS1)와 제1피드백신호(FS1)를 비교한 결과에 따라 제1비교신호(CS1)를 출력할 수 있다. 제1비교신호(CS1)는 제1더미신호(DDS1)와 제1피드백신호(FS1)의 레벨 차이에 따라 서로 다른 레벨, 예컨대 하이(high)레벨 신호와 로우(low)레벨 신호 중 하나의 레벨로 출력될 수 있다. The first comparator 151_a may output the first comparison signal CS1 according to a result of comparing the first dummy signal DDS1 with the first feedback signal FS1. The first comparison signal CS1 may be at different levels depending on the level difference between the first dummy signal DDS1 and the first feedback signal FS1, for example, one of the high level signal and the low level signal Lt; / RTI >

제2비교기(151_b)는 표시패널(110)의 제2더미라인(DDL2) 및 제2피드백라인(FL2)과 연결되어 제2더미신호(DDS2)와 제2피드백신호(FS2)를 제공받을 수 있다. 제2더미신호(DDS2)는 제2더미화소에 제공되는 신호이고, 제2피드백신호(FS2)는 제2더미화소로부터 출력되는 신호이다. The second comparator 151_b is connected to the second dummy line DDL2 and the second feedback line FL2 of the display panel 110 to receive the second dummy signal DDS2 and the second feedback signal FS2 have. The second dummy signal DDS2 is a signal provided to the second dummy pixel, and the second feedback signal FS2 is a signal outputted from the second dummy pixel.

제2비교기(151_b)는 제2더미신호(DDS2)와 제2피드백신호(FS2)를 비교한 결과에 따라 제2비교신호(CS2)를 출력할 수 있다. 제2비교신호(CS2)는 제2더미신호(DDS2)와 제2피드백신호(FS2)의 레벨 차이에 따라 하이레벨 신호와 로우레벨 신호 중 하나의 레벨로 출력될 수 있다.The second comparator 151_b may output the second comparison signal CS2 according to the result of comparing the second dummy signal DDS2 with the second feedback signal FS2. The second comparison signal CS2 may be output at one of the high level signal and the low level signal in accordance with the level difference between the second dummy signal DDS2 and the second feedback signal FS2.

제1비교기(151_a)와 제2비교기(151_b)는 제1게이트신호(GS1), 즉 게이트구동부(120)로부터 표시패널(110)의 제1게이트라인(GL1)에 제공되는 제1게이트신호(GS1)에 응답하여 동작될 수 있다. 이는, 제1비교기(151_a) 및 제2비교기(151_b)와 각각 연결된 표시패널(110)의 한 쌍의 더미화소(DP)의 더미스위칭소자(D_TFT)가 제1게이트라인(GL1)에 공통으로 연결되어 제1게이트신호(GS1)에 의해 턴-온되기 때문이다.The first comparator 151_a and the second comparator 151_b are connected to the first gate signal GS1 supplied from the gate driver 120 to the first gate line GL1 of the display panel 110 GS1. ≪ / RTI > This is because the dummy switching elements D_TFT of the pair of dummy pixels DP of the display panel 110 connected to the first comparator 151_a and the second comparator 151_b are common to the first gate line GL1 And is turned on by the first gate signal GS1.

판단부(155)는 비교부(151)에서 출력되는 제1비교신호(CS1) 및 제2비교신호(CS2)에 따라 제어신호(SS)를 출력할 수 있다. 제어신호(SS)는 하이레벨 신호와 로우레벨 신호 중 하나의 레벨로 출력될 수 있다. The determination unit 155 may output the control signal SS according to the first comparison signal CS1 and the second comparison signal CS2 output from the comparison unit 151. [ The control signal SS may be output at one of a high level signal and a low level signal.

판단부(155)는 제1비교신호(CS1) 및 제2비교신호(CS2) 중 적어도 하나가 하이레벨 신호로 출력된 경우에, 하이레벨의 제어신호(SS)를 출력할 수 있다. 또, 판단부(155)는 제1비교신호(CS1) 및 제2비교신호(CS2) 모두가 로우레벨 신호로 출력된 경우에, 로우레벨의 제어신호(SS)를 출력할 수 있다. 제어신호(SS)는 전압발생부(160)에서 출력되는 게이트전압의 레벨을 제어할 수 있다. 이러한 판단부(155)는 OR게이트와 같은 논리회로소자로 구성될 수 있다.The determination unit 155 may output a high level control signal SS when at least one of the first comparison signal CS1 and the second comparison signal CS2 is output as a high level signal. The determination unit 155 may output the low level control signal SS when both the first comparison signal CS1 and the second comparison signal CS2 are output as a low level signal. The control signal SS can control the level of the gate voltage output from the voltage generator 160. The determination unit 155 may be formed of a logic circuit element such as an OR gate.

다시 도 3을 참조하면, 전압발생부(160)는 외부시스템에서 제공된 입력전원으로부터 다수의 전압들, 예컨대 제1게이트하이전압(VGH1), 제2게이트하이전압(VGH2) 및 게이트로우전압(VGL)을 생성할 수 있다. Referring again to FIG. 3, the voltage generator 160 generates a plurality of voltages, for example, a first gate high voltage VGH1, a second gate high voltage VGH2, and a gate low voltage VGL Can be generated.

제1게이트하이전압(VGH1)은 제2게이트하이전압(VGH2)보다 작은 레벨을 가질 수 있다. 예컨대, 제1게이트하이전압(VGH1)은 대략 25V의 레벨로 생성될 수 있고, 제2게이트하이전압(VGH2)은 대략 27V의 레벨로 생성될 수 있다.The first gate high voltage VGH1 may have a level lower than the second gate high voltage VGH2. For example, the first gate high voltage VGH1 may be generated at a level of approximately 25V, and the second gate high voltage VGH2 may be generated at a level of approximately 27V.

전압발생부(160)는 보상부(150)로부터 제공된 제어신호(SS)에 따라 다수의 전압들 중 적어도 2개를 게이트구동부(120)에 게이트전압으로 출력할 수 있다. The voltage generator 160 may output at least two of the plurality of voltages to the gate driver 120 as a gate voltage according to the control signal SS provided from the compensator 150. [

예컨대, 보상부(150)가 로우레벨의 제어신호(SS)를 출력하면, 전압발생부(160)는 제1게이트하이전압(VGH1)과 게이트로우전압(VGL)을 게이트전압으로 출력할 수 있다. 반면, 보상부(150)가 하이레벨의 제어신호(SS)를 출력하면, 전압발생부(160)는 제2게이트하이전압(VGH2)과 게이트로우전압(VGL)을 게이트전압으로 출력할 수 있다. 즉, 전압발생부(160)는 보상부(150)에서 출력된 제어신호(SS)의 레벨에 따라 게이트전압 중 게이트하이전압의 크기를 변화시켜 출력할 수 있다. For example, when the compensator 150 outputs the low level control signal SS, the voltage generator 160 may output the first gate high voltage VGH1 and the gate low voltage VGL as the gate voltage . On the other hand, when the compensating unit 150 outputs the high level control signal SS, the voltage generating unit 160 can output the second gate high voltage VGH2 and the gate low voltage VGL as the gate voltage . That is, the voltage generating unit 160 may vary the magnitude of the gate high voltage among the gate voltages according to the level of the control signal SS output from the compensating unit 150.

상술한 바와 같이, 본 실시예의 표시장치(100)는 표시패널(110)에 적어도 하나의 더미화소(DP)가 구비되고, 보상부(150)를 통해 더미화소(DP)로부터의 신호들, 즉 더미신호(DDS1, DDS2)와 피드백신호(FS1, FS2)에 따라 화소의 열화를 판단할 수 있다. 그리고, 판단 결과에 따라 전압발생부(160)에서 출력되는 게이트전압 중 게이트하이전압의 레벨이 증가되도록 제어함으로써, 표시패널(110)의 각 화소(P)에서 스위칭소자(TFT)의 열화로 인한 데이터신호의 충전불량이 발생되는 것을 방지할 수 있다. As described above, in the display apparatus 100 of the present embodiment, at least one dummy pixel DP is provided on the display panel 110, and signals from the dummy pixel DP through the compensator 150, that is, It is possible to determine deterioration of the pixels in accordance with the dummy signals DDS1 and DDS2 and the feedback signals FS1 and FS2. By controlling the level of the gate high voltage among the gate voltages output from the voltage generating unit 160 to be increased according to the determination result, it is possible to prevent the deterioration of the switching elements (TFT) in each pixel P of the display panel 110 It is possible to prevent the charging failure of the data signal from occurring.

여기서, 보상부(150)에 의해 더미화소(DP)가 열화되었다고 판단되면, 더미화소(DP)에 인접되는 화소(P) 또한 열화되었다고 판단될 수 있다. 따라서, 본 발명의 표시장치(100)에서는 보상부(150)의 제어에 따라 전압발생부(160)에서 게이트하이전압의 레벨이 증가되어 출력됨으로써, 게이트구동부(120)에서 출력되는 게이트신호의 레벨 또한 증가될 수 있다. 이러한 게이트신호의 레벨 증가는 표시패널(110)의 각 화소(P)에 구비된 스위칭소자(TFT)의 채널영역을 충분히 활성화시킬 수 있으며, 스위칭소자(TFT)의 열화에 의해 화소(P)에 충전되는 데이터신호의 충전불량을 해소할 수 있게 된다.If it is determined by the compensating unit 150 that the dummy pixel DP has deteriorated, it can be determined that the pixel P adjacent to the dummy pixel DP has also deteriorated. Therefore, in the display device 100 of the present invention, the level of the gate high voltage is increased and output in the voltage generator 160 under the control of the compensator 150, so that the level of the gate signal output from the gate driver 120 It can also be increased. The increase in the level of the gate signal can sufficiently activate the channel region of the switching element (TFT) provided in each pixel P of the display panel 110, and the deterioration of the switching element (TFT) The charging failure of the charged data signal can be solved.

이하, 도 3 내지 도 5를 참조하여, 상술된 표시장치(100)의 동작에 대해 상세하게 설명하기로 한다.Hereinafter, the operation of the above-described display apparatus 100 will be described in detail with reference to Figs. 3 to 5. Fig.

먼저, 표시패널(110)의 이전프레임 동작, 즉 표시패널(110)의 제(N-1)프레임 동작 동안, 전압발생부(160)는 제1게이트하이전압(VGH1)과 게이트로우전압(VGL)을 게이트전압으로 출력할 수 있다. During the previous frame operation of the display panel 110, that is, during the (N-1) th frame operation of the display panel 110, the voltage generator 160 generates the first gate high voltage VGH1 and the gate low voltage VGL Can be output as a gate voltage.

게이트구동부(120)는 전압발생부(160)에서 출력된 게이트전압에 따라 게이트신호를 생성하고, 이를 표시패널(110)의 다수의 게이트라인(GL1~GLn)에 순차적으로 출력할 수 있다. The gate driver 120 generates a gate signal according to the gate voltage output from the voltage generator 160 and sequentially outputs the gate signal to the plurality of gate lines GL1 to GLn of the display panel 110. [

데이터구동부(130)는 타이밍제어부(140)로부터 제공된 영상데이터(RGB)에 따라 데이터신호를 생성하고, 이를 표시패널(110)의 다수의 데이터라인(DL1~DLm) 및 더미라인(DDL1, DDL2)에 출력할 수 있다.The data driver 130 generates a data signal according to the image data RGB supplied from the timing controller 140 and supplies the data signal to the data lines DL1 to DLm and the dummy lines DDL1 and DDL2 of the display panel 110, .

한편, 앞서 설명된 바와 같이, 표시패널(110)에는 한 쌍의 더미화소(DP)가 구비될 수 있으며, 좌/우측 상단영역 각각에 제1더미화소와 제2더미화소로 배치될 수 있다. 제1더미화소 및 제2더미화소 각각의 더미스위칭소자(D_TFT)는 제1게이트신호(GS1)에 따라 턴-온될 수 있다. Meanwhile, as described above, the display panel 110 may be provided with a pair of dummy pixels DP, and may be arranged as the first dummy pixel and the second dummy pixel in the left and right upper regions, respectively. The dummy switching element D_TFT of each of the first dummy pixel and the second dummy pixel can be turned on according to the first gate signal GS1.

제1더미화소는 턴-온된 더미스위칭소자(D_TFT)에 따라 데이터구동부(130)로부터 제1더미라인(DDL1)을 통해 제공된 데이터신호, 즉 제1더미신호(DDS1)를 제1피드백라인(FL1)을 통해 제1피드백신호(FS1)로 출력할 수 있다. The first dummy pixel is supplied with the data signal supplied from the data driver 130 via the first dummy line DDL1, that is, the first dummy signal DDS1, to the first feedback line FL1 (D2) according to the dummy switching element D_TFT turned on. To the first feedback signal FS1.

제2더미화소는 턴-온된 더미스위칭소자(D_TFT)에 따라 데이터구동부(130)로부터 제2더미라인(DDL2)을 통해 제공된 데이터신호, 즉 제2더미신호(DDS2)를 제2피드백라인(FL2)을 통해 제2피드백신호(FS2)로 출력할 수 있다. The second dummy pixel is supplied with the data signal supplied from the data driver 130 through the second dummy line DDL2, that is, the second dummy signal DDS2, to the second feedback line FL2 (D2) in accordance with the dummy switching element D_TFT turned on To the second feedback signal FS2.

보상부(150)의 비교부(151)는 제1더미신호(DDS1)와 제1피드백신호(FS1)를 비교하여 제1비교신호(CS1)를 출력할 수 있다. 또한, 보상부(150)는 제2더미신호(DDS2)와 제2피드백신호(FS2)를 비교하여 제2비교신호(CS2)를 출력할 수 있다.The comparing unit 151 of the compensating unit 150 may compare the first dummy signal DDS1 and the first feedback signal FS1 and output the first comparison signal CS1. Also, the compensator 150 may compare the second dummy signal DDS2 with the second feedback signal FS2 and output the second comparison signal CS2.

구체적으로, 비교부(151)의 제1비교기(151_a)는 제1게이트신호(GS1)에 응답하여 동작되며, 제1더미신호(DDS1)와 제1피드백신호(FS1)의 레벨 비교를 통해 제1비교신호(CS1)를 출력할 수 있다. The first comparator 151_a of the comparator 151 operates in response to the first gate signal GS1 and compares the levels of the first dummy signal DDS1 and the first feedback signal FS1 1 comparison signal CS1.

이때, 제1더미신호(DDS1)와 제1피드백신호(FS1)가 동일한 레벨이면, 제1비교기(151_a)는 로우레벨의 제1비교신호(CS1)를 출력할 수 있다. 반면, 제1더미신호(DDS1)가 제1피드백신호(FS1)보다 큰 레벨이면, 제1비교기(151_a)는 하이레벨의 제1비교신호(CS1)를 출력할 수 있다. 제1비교기(151_a)에서 하이레벨의 제1비교신호(CS1)가 출력되는 경우에, 제1더미화소는 더미스위칭소자(D_TFT)의 특성변화에 따라 열화가 발생된 것으로 판단될 수 있다. At this time, if the first dummy signal DDS1 and the first feedback signal FS1 are at the same level, the first comparator 151_a can output the first comparison signal CS1 of low level. On the other hand, if the first dummy signal DDS1 is at a level higher than the first feedback signal FS1, the first comparator 151_a can output the first comparison signal CS1 at a high level. When the first comparator 151_a outputs the first comparison signal CS1 of high level, it can be determined that the deterioration of the first dummy pixel occurs due to the characteristic change of the dummy switching element D_TFT.

또한, 비교부(151)의 제2비교기(151_b)는 제1게이트신호(GS1)에 응답하여 동작되며, 제2더미신호(DDS2)와 제2피드백신호(FS2)의 레벨 비교를 통해 제2비교신호(CS2)를 출력할 수 있다. The second comparator 151_b of the comparator 151 operates in response to the first gate signal GS1 and compares the levels of the second dummy signal DDS2 and the second feedback signal FS2, It is possible to output the comparison signal CS2.

이때, 제2더미신호(DDS2)와 제2피드백신호(FS2)가 동일한 레벨이면, 제2비교기(151_b)는 로우레벨의 제2비교신호(CS2)를 출력할 수 있다. 반면, 제2더미신호(DDS2)가 제2피드백신호(FS2)보다 큰 레벨이면, 제2비교기(151_b)는 하이레벨의 제2비교신호(CS2)를 출력할 수 있다. 제2비교기(151_b)에서 하이레벨의 제2비교신호(CS2)가 출력되는 경우에, 제2더미화소는 더미스위칭소자(D_TFT)의 특성변화에 따라 열화가 발생된 것으로 판단될 수 있다.At this time, if the second dummy signal DDS2 and the second feedback signal FS2 are at the same level, the second comparator 151_b can output the second comparison signal CS2 of low level. On the other hand, if the second dummy signal DDS2 is at a higher level than the second feedback signal FS2, the second comparator 151_b can output the second comparison signal CS2 at a high level. When the second comparator 151_b outputs a high-level second comparison signal CS2, the second dummy pixel may be determined to be deteriorated in accordance with the characteristic change of the dummy switching device D_TFT.

계속해서, 보상부(150)의 판단부(155)는 비교부(151)에서 출력된 제1비교신호(CS1)와 제2비교신호(CS2)에 따라 제어신호(SS)를 생성하여 출력할 수 있다. The determination unit 155 of the compensation unit 150 generates and outputs the control signal SS according to the first comparison signal CS1 and the second comparison signal CS2 output from the comparison unit 151 .

이때, 제1비교신호(CS1)와 제2비교신호(CS2) 중 적어도 하나가 하이레벨 신호로 출력된 경우에, 판단부(155)는 하이레벨의 제어신호(SS)를 출력할 수 있다. 반면, 제1비교신호(CS1)와 제2비교신호(CS2) 모두가 로우레벨 신호로 출력된 경우에, 판단부(155)는 로우레벨의 제어신호(SS)를 출력할 수 있다.At this time, when at least one of the first comparison signal CS1 and the second comparison signal CS2 is output as a high level signal, the determination unit 155 may output the high level control signal SS. On the other hand, when both the first comparison signal CS1 and the second comparison signal CS2 are output as a low level signal, the determination unit 155 can output the low level control signal SS.

이어, 보상부(150)는 전압발생부(160)로 제어신호(SS)를 출력하여 전압발생부(160)의 동작을 제어할 수 있다. 전압발생부(160)는 보상부(150)에서 출력된 제어신호(SS)에 따라 다음프레임 동작, 즉 표시패널(110)의 제N프레임 동작 동안 출력되는 게이트전압의 레벨이 조정될 수 있다. The compensation unit 150 may control the operation of the voltage generator 160 by outputting the control signal SS to the voltage generator 160. The voltage generating unit 160 may adjust the level of the gate voltage output during the next frame operation, i.e., during the Nth frame operation of the display panel 110, according to the control signal SS output from the compensating unit 150. [

구체적으로, 보상부(150)에서 로우레벨의 제어신호(SS)가 출력되면, 전압발생부(160)는 제N프레임 동작 동안 제1게이트하이전압(VGH1)과 게이트로우전압(VGL)을 게이트전압으로 출력할 수 있다. 반면, 보상부(150)에서 하이레벨의 제어신호(SS)가 출력되면, 전압발생부(160)는 제N프레임 동작 동안 제2게이트하이전압(VGH2)과 게이트로우전압(VGL)을 게이트전압으로 출력할 수 있다. 이때, 제2게이트하이전압(VGH2)은 제1게이트하이전압(VGH1)보다 큰 레벨을 갖는 전압일 수 있다.When the low level control signal SS is outputted from the compensator 150, the voltage generator 160 generates the first gate high voltage VGH1 and the gate low voltage VGL during the Nth frame operation, Voltage can be output. When the high level control signal SS is output from the compensation unit 150, the voltage generating unit 160 outputs the second gate high voltage VGH2 and the gate low voltage VGL during the Nth frame operation to the gate voltage As shown in FIG. At this time, the second gate high voltage VGH2 may be a voltage having a level higher than the first gate high voltage VGH1.

이와 같이, 본 실시예의 표시장치(100)는 표시패널(110)에 구비된 적어도 하나의 더미화소(DP)의 열화를 판단하여 전압발생부(160)에서 출력되는 게이트전압의 레벨을 증가시킬 수 있다. 이에 따라, 본 발명의 표시장치(100)는 표시패널(110)의 각 화소(P)에 구비된 스위칭소자(TFT)가 열화되더라도, 이에 제공되는 게이트신호의 레벨이 증가됨에 따라 열화된 스위칭소자(TFT)로 인해 화소(P)에 충전되는 데이터신호의 충전불량을 방지할 수 있다.As described above, the display apparatus 100 of the present embodiment can determine the deterioration of at least one dummy pixel DP provided on the display panel 110 and increase the level of the gate voltage output from the voltage generator 160 have. Accordingly, even when the switching element (TFT) provided in each pixel P of the display panel 110 is deteriorated, the display device 100 of the present invention can prevent the degraded switching element It is possible to prevent the charging failure of the data signal charged in the pixel P due to the TFTs.

도 6은 본 발명의 다른 실시예에 따른 보상부의 구성을 나타내는 도면이다.6 is a diagram showing the configuration of a compensator according to another embodiment of the present invention.

설명의 편의를 위하여, 본 실시예에서는 표시패널(110)에 다수의 더미화소(DP)가 구비되고, 다수의 더미화소(DP)는 표시패널(110)의 좌측 상단 및 하단영역의 제1더미화소 및 제3더미화소와, 표시패널(110)의 우측 상단 및 하단영역의 제2더미화소 및 제4더미화소를 포함하는 것을 예로 설명한다. A plurality of dummy pixels DP are provided in the display panel 110 and a plurality of dummy pixels DP are arranged in the first dummy area of the upper left and lower area of the display panel 110, Pixel and a third dummy pixel, and a second dummy pixel and a fourth dummy pixel in the upper-right and lower-end regions of the display panel 110, respectively.

여기서, 제1더미화소 및 제3더미화소는 표시패널(110)의 제1더미라인(DDL1) 에 공통으로 연결되고, 제2더미화소 및 제4더미화소는 표시패널(110)의 제2더미라인(DDL2) 에 공통으로 연결될 수 있다. 또한, 제1더미화소 및 제3더미화소는 표시패널(110)의 제1피드백라인(FL1) 및 제3피드백라인(FL3)에 각각 연결되고, 제2더미화소 및 제4더미화소는 표시패널(110)의 제2피드백라인(FL2) 및 제4피드백라인(FL4)에 각각 연결될 수 있다. 즉, 도 6에 도시된 보상부(150')를 포함하는 표시장치(100)의 표시패널(110)은 제1데이터라인(DL1) 및 제1더미라인(DDL1)에 인접되어 제1피드백라인(FL1) 및 제3피드백라인(FL3)이 구성되고, 제m데이터라인(DLm) 및 제2더미라인(DDL2)에 인접되어 제2피드백라인(FL2) 및 제4피드백라인(FL4)이 구성될 수 있다.Here, the first dummy pixel and the third dummy pixel are commonly connected to the first dummy line DDL1 of the display panel 110, and the second dummy pixel and the fourth dummy pixel are connected to the second dummy line May be connected in common to the line DDL2. The first dummy pixel and the third dummy pixel are connected to the first feedback line FL1 and the third feedback line FL3 of the display panel 110 respectively and the second dummy pixel and the fourth dummy pixel are connected to the display panel 110. [ Respectively, to the second feedback line FL2 and the fourth feedback line FL4 of the second transistor 110, respectively. That is, the display panel 110 of the display device 100 including the compensator 150 'shown in FIG. 6 includes the first data line DL1 and the first dummy line DDL1, The second feedback line FL2 and the fourth feedback line FL4 are formed adjacent to the mth data line DLm and the second dummy line DDL2. .

도 3 및 도 6을 참조하면, 본 실시예의 보상부(150')는 표시패널(110)의 다수의 더미라인(DDL1, DDL2) 및 다수의 피드백라인(FL1~FL4)에 연결될 수 있다. 보상부(150')는 다수의 더미라인(DDL1, DDL2)으로부터 제공된 더미신호(DDS1, DDS2)와 다수의 피드백라인(FL1~FL4)으로부터 제공된 피드백신호(FS1~FS4)에 따라 로우레벨 또는 하이레벨의 제어신호(SS)를 생성하여 출력할 수 있다. 3 and 6, the compensator 150 'of the present embodiment may be connected to a plurality of dummy lines DDL1 and DDL2 of the display panel 110 and a plurality of feedback lines FL1 to FL4. The compensation unit 150'comprises the dummy signals DDS1 and DDS2 provided from the plurality of dummy lines DDL1 and DDL2 and the feedback signals FS1 to FS4 provided from the plurality of feedback lines FL1 to FL4, Level control signal SS can be generated and output.

보상부(150')는 제1비교부(152), 제2비교부(153) 및 판단부(155)를 포함할 수 있다. 제1비교부(152)는 제1비교기(152_a)와 제2비교기(152_b)를 포함하고, 제2비교부(153)는 제3비교기(153_a)와 제4비교기(153_b)를 포함할 수 있다.The compensation unit 150 'may include a first comparison unit 152, a second comparison unit 153, and a determination unit 155. The first comparator 152 may include a first comparator 152_a and a second comparator 152_b and the second comparator 153 may include a third comparator 153_a and a fourth comparator 153_b. have.

제1비교부(152)의 제1비교기(152_a)는 제1더미라인(DDL1)을 통해 제공된 제1더미신호(DDS1)와 제1피드백라인(FL1)을 통해 제공된 제1피드백신호(FS1)를 비교하여 제1비교신호(CS1)를 출력할 수 있다. 제1비교신호(CS1)는 제1더미신호(DDS1)와 제1피드백신호(FS1)의 레벨 차이에 따라 로우레벨 신호 또는 하이레벨 신호 중 하나의 레벨로 출력될 수 있다.The first comparator 152_a of the first comparator 152 receives the first dummy signal DDS1 provided through the first dummy line DDL1 and the first feedback signal FS1 provided through the first feedback line FL1, To output the first comparison signal CS1. The first comparison signal CS1 may be output as one of a low level signal and a high level signal depending on the level difference between the first dummy signal DDS1 and the first feedback signal FS1.

제1비교부(152)의 제2비교기(152_b)는 제2더미라인(DDL2)을 통해 제공된 제2더미신호(DDS2)와 제2피드백라인(FL2)을 통해 제공된 제2피드백신호(FS2)를 비교하여 제2비교신호(CS2)를 출력할 수 있다. 제2비교신호(CS2)는 제2더미신호(DDS2)와 제2피드백신호(FS2)의 레벨 차이에 따라 로우레벨 신호 또는 하이레벨 신호 중 하나의 레벨로 출력될 수 있다.The second comparator 152_b of the first comparator 152 outputs the second dummy signal DDS2 provided through the second dummy line DDL2 and the second feedback signal FS2 provided through the second feedback line FL2, To output the second comparison signal CS2. The second comparison signal CS2 may be output at one of a low level signal or a high level signal depending on the level difference between the second dummy signal DDS2 and the second feedback signal FS2.

제1비교기(152_a)와 제2비교기(152_b)는 표시패널(110)의 제1게이트라인(GL1)에 제공되는 제1게이트신호(GS1)에 응답되어 동작될 수 있다. 이는, 제1비교기(152_a)와 제2비교기(152_b)가 각각 표시패널(110)의 좌/우측 상단영역에서 제1게이트라인(GL1)에 공통으로 연결된 제1더미화소와 제2더미화소에 각각 연결되어 있기 때문이다.The first comparator 152_a and the second comparator 152_b may be operated in response to the first gate signal GS1 provided to the first gate line GL1 of the display panel 110. [ This is because the first comparator 152_a and the second comparator 152_b are connected to the first dummy pixel and the second dummy pixel which are connected in common to the first gate line GL1 in the upper left area of the display panel 110 Respectively.

제2비교부(153)의 제3비교기(153_a)는 제1더미라인(DDL1)을 통해 제공된 제1더미신호(DDS1)와 제3피드백라인(FL3)을 통해 제공된 제3피드백신호(FS3)를 비교하여 제3비교신호(CS3)를 출력할 수 있다. 제3비교신호(CS3)는 제1더미신호(DDS1)와 제3피드백신호(FS3)의 레벨 차이에 따라 로우레벨 신호 또는 하이레벨 신호 중 하나의 레벨로 출력될 수 있다.The third comparator 153_a of the second comparator 153 receives the first dummy signal DDS1 provided through the first dummy line DDL1 and the third feedback signal FS3 provided through the third feedback line FL3, And output the third comparison signal CS3. The third comparison signal CS3 may be output at one of the low level signal or the high level signal depending on the level difference between the first dummy signal DDS1 and the third feedback signal FS3.

제2비교부(153)의 제4비교기(153_b)는 제2더미라인(DDL2)을 통해 제공된 제2더미신호(DDS2)와 제4피드백라인(FL4)을 통해 제공된 제4피드백신호(FS4)를 비교하여 제4비교신호(CS4)를 출력할 수 있다. 제4비교신호(CS4)는 제2더미신호(DDS2)와 제4피드백신호(FS4)의 레벨 차이에 따라 로우레벨 신호 또는 하이레벨 신호 중 하나의 레벨로 출력될 수 있다.The fourth comparator 153_b of the second comparator 153 receives the second dummy signal DDS2 provided through the second dummy line DDL2 and the fourth feedback signal FS4 provided through the fourth feedback line FL4, And output the fourth comparison signal CS4. The fourth comparison signal CS4 may be output at one of a low level signal or a high level signal depending on the level difference between the second dummy signal DDS2 and the fourth feedback signal FS4.

제3비교기(153_a)와 제4비교기(153_b)는 표시패널(110)의 제n게이트라인(GLn)에 제공되는 제n게이트신호(GSn)에 응답되어 동작될 수 있다. 이는, 제3비교기(153_a)와 제4비교기(153_b)가 각각 표시패널(110)의 좌/우측 하단영역에서 제n게이트라인(GLn)에 공통으로 연결된 제3더미화소와 제4더미화소에 각각 연결되어 있기 때문이다.The third comparator 153_a and the fourth comparator 153_b may be operated in response to the n-th gate signal GSn provided to the n-th gate line GLn of the display panel 110. [ This is because the third comparator 153_a and the fourth comparator 153_b are connected to the third dummy pixel and the fourth dummy pixel connected in common to the nth gate line GLn in the left and right lower end regions of the display panel 110 Respectively.

판단부(155)는 제1비교부(152) 및 제2비교부(153)에서 각각 출력된 비교신호, 즉 제1 내지 제4비교신호(CS1~CS4)에 따라 제어신호(SS)를 출력할 수 있다. 제어신호(SS)는 제1 내지 제4비교신호(CS1~CS4)의 레벨에 따라 로우레벨 신호 또는 하이레벨 신호 중 하나의 레벨로 출력될 수 있다. The determination unit 155 outputs the control signal SS according to the comparison signals output from the first comparison unit 152 and the second comparison unit 153, that is, the first to fourth comparison signals CS1 to CS4 can do. The control signal SS may be output at one of a low level signal or a high level signal depending on the level of the first to fourth comparison signals CS1 to CS4.

예컨대, 제1비교부(152) 및 제2비교부(153)로부터 각각 출력된 제1 내지 제4비교신호(CS1~CS4) 중 적어도 하나가 하이레벨이면, 판단부(155)는 하이레벨의 제어신호(SS)를 출력할 수 있다. 반면, 제1비교부(152) 및 제2비교부(153)로부터 각각 출력된 제1 내지 제4비교신호(CS1~CS4) 모두가 로우레벨이면, 판단부(155)는 로우레벨의 제어신호(SS)를 출력할 수 있다. For example, when at least one of the first to fourth comparison signals CS1 to CS4 output from the first comparing unit 152 and the second comparing unit 153 is at a high level, the determining unit 155 determines that the high- It is possible to output the control signal SS. On the other hand, if all of the first to fourth comparison signals CS1 to CS4 output from the first comparing unit 152 and the second comparing unit 153 are low level, the determining unit 155 determines that the low- (SS).

한편, 제1비교부(152) 및 제2비교부(153) 중 어느 하나에서 하이레벨의 비교신호가 출력되는 경우는, 제1비교부(152) 및 제2비교부(153)의 각 비교기(152a~153_b) 중 어느 하나에 연결된 더미화소(DP) 중 하나에서 열화가 발생되었기 때문이다. On the other hand, when a high-level comparison signal is output from either the first comparator 152 or the second comparator 153, the comparators 152 and 153 of the first comparator 152 and the second comparator 153, Degradation occurred in one of the dummy pixels DP connected to one of the dummy pixels 152a to 153_b.

즉, 보상부(150')는 더미신호(DDS1, DDS2)와 피드백신호(FS1~FS4)의 비교신호에 따라 표시패널(110)의 다수의 더미화소(DP) 중 어느 하나에서 열화가 발생된 것을 판단하고, 그에 따라 로우레벨 및 하이레벨 중 하나의 레벨을 갖는 제어신호(SS)를 출력할 수 있다.That is, the compensation unit 150 'detects whether the degradation occurs in any one of the plurality of dummy pixels DP of the display panel 110 according to the comparison signal between the dummy signals DDS1 and DDS2 and the feedback signals FS1 to FS4 And output a control signal SS having one of a low level and a high level accordingly.

판단부(155)는 전압발생부(160)로 제어신호(SS)를 출력할 수 있다. 제어신호(SS)는 전압발생부(160)에서 출력되는 게이트전압의 레벨을 제어할 수 있다. 이러한 판단부(155)는 OR게이트와 같은 논리회로소자로 구성될 수 있다.The determination unit 155 may output the control signal SS to the voltage generation unit 160. [ The control signal SS can control the level of the gate voltage output from the voltage generator 160. The determination unit 155 may be formed of a logic circuit element such as an OR gate.

이와 같이, 본 실시예의 보상부(150')는 표시패널(110)의 4개의 모서리 영역에 구비된 다수의 더미화소(DP)로부터 제공된 신호에 따라 제어신호(SS)를 생성하고, 이를 이용하여 전압발생부(160)에서 출력되는 게이트전압의 레벨을 제어할 수 있다. As described above, the compensator 150 'of the present embodiment generates the control signal SS according to the signals provided from the plurality of dummy pixels DP provided in the four corner areas of the display panel 110, The level of the gate voltage output from the voltage generator 160 can be controlled.

구체적으로, 보상부(150')로부터 로우레벨의 제어신호(SS)가 출력되면, 전압발생부(160)는 제1게이트하이전압(VGH1)과 게이트로우전압(VGL)을 게이트전압으로 출력할 수 있다. More specifically, when the low level control signal SS is outputted from the compensator 150 ', the voltage generator 160 outputs the first gate high voltage VGH1 and the gate low voltage VGL as the gate voltage .

반면, 보상부(150')로부터 하이레벨의 제어신호(SS)가 출력되면, 전압발생부(160)는 제2게이트하이전압(VGH2)과 게이트로우전압(VGL)을 게이트전압으로 출력할 수 있다. 이때, 제2게이트하이전압(VGH2)은 제1게이트하이전압(VGH1)보다 큰 레벨을 가질 수 있다. 따라서, 게이트구동부(120)는 전압발생부(160)에서 출력된 게이트전압의 제2게이트하이전압(VGH2)에 따라 레벨이 증가된 게이트신호를 생성하여 출력할 수 있다.On the other hand, when the high level control signal SS is outputted from the compensation unit 150 ', the voltage generating unit 160 can output the second gate high voltage VGH2 and the gate low voltage VGL as the gate voltage have. At this time, the second gate high voltage VGH2 may have a level higher than the first gate high voltage VGH1. Therefore, the gate driving unit 120 can generate and output a gate signal whose level is increased according to the second gate high voltage VGH2 of the gate voltage output from the voltage generating unit 160. [

상술한 바와 같이, 표시장치(100)는 표시패널(110)에 구비된 적어도 하나의 더미화소(DP)의 열화를 판단하여 전압발생부(160)에서 출력되는 게이트전압의 레벨을 증가시킬 수 있다. 이에 따라, 본 발명의 표시장치(100)는 표시패널(110)의 각 화소(P)에 구비된 스위칭소자(TFT)가 열화되더라도 이에 제공되는 게이트신호의 레벨을 증가시킴으로써, 열화된 스위칭소자(TFT)로 인해 화소(P)에 충전되는 데이터신호의 충전불량을 방지할 수 있다.As described above, the display apparatus 100 can determine the deterioration of at least one dummy pixel DP provided on the display panel 110 and increase the level of the gate voltage output from the voltage generator 160 . Accordingly, the display device 100 of the present invention increases the level of the gate signal provided thereto even when the switching element (TFT) provided in each pixel P of the display panel 110 is deteriorated, It is possible to prevent the charging failure of the data signal charged in the pixel P due to the TFT.

한편, 본 발명의 표시장치(100)에서는 표시패널(110)의 4개의 모서리영역에 하나 이상의 더미화소(DP)가 배치되는 것을 예로 설명하였다. 이는, 더미화소(DP)가 배치된 영역이 열화에 취약하기 때문이다. 그러나, 본 발명은 이에 제한되지는 않으며, 더미화소(DP)는 표시패널(110)의 표시영역을 간섭하지 않는 부분, 즉 표시패널(110)의 비표시영역 중 어느 곳에서라도 하나 이상 배치될 수도 있다. On the other hand, in the display device 100 of the present invention, one or more dummy pixels DP are arranged in four corner areas of the display panel 110. This is because the region where the dummy pixels DP are arranged is vulnerable to deterioration. However, the present invention is not limited thereto, and the dummy pixel DP may be disposed at least one of the portions that do not interfere with the display region of the display panel 110, that is, the non-display region of the display panel 110 have.

전술한 설명에 많은 사항이 구체적으로 기재되어 있으나 이것은 발명의 범위를 한정하는 것이라기보다 바람직한 실시예의 예시로서 해석되어야 한다. 따라서 발명은 설명된 실시예에 의하여 정할 것이 아니고 특허청구범위와 특허청구범위에 균등한 것에 의하여 정하여져야 한다.While a number of embodiments have been described in detail above, it should be construed as being illustrative of preferred embodiments rather than limiting the scope of the invention. Therefore, the invention should not be construed as limited to the embodiments described, but should be determined by equivalents to the appended claims and the claims.

100: 표시장치 110: 표시패널
120: 게이트구동부 130: 데이터구동부
140: 타이밍제어부 150: 보상부
160: 전압발생부100: display device 110: display panel
120: Gate driver 130: Data driver
140: timing controller 150: compensator
160:

Claims (15)

화소에 인접되도록 하나 이상의 더미화소가 배치되며, 각 상기 더미화소는 더미라인 및 피드백라인에 연결된 표시패널;
상기 더미라인을 통해 상기 더미화소에 제공되는 더미신호와 상기 피드백라인을 통해 상기 더미화소로부터 출력되는 피드백신호에 따라 제어신호를 생성하여 출력하는 보상부;
제1게이트하이전압 및 상기 제1게이트하이전압보다 큰 레벨의 제2게이트하이전압을 생성하고, 상기 제어신호에 따라 상기 제1게이트하이전압 및 상기 제2게이트하이전압 중 하나를 선택하여 출력하는 전압발생부; 및
상기 제1게이트하이전압 및 상기 제2게이트하이전압 중 하나로부터 게이트신호를 생성하여 상기 표시패널로 출력하는 게이트구동부를 포함하는 표시장치.At least one dummy pixel disposed adjacent to the pixel, each of the dummy pixels being connected to a dummy line and a feedback line;
A compensation unit for generating and outputting a control signal according to a dummy signal provided to the dummy pixel through the dummy line and a feedback signal output from the dummy pixel through the feedback line;
Generating a first gate high voltage and a second gate high voltage at a level greater than the first gate high voltage and selecting and outputting one of the first gate high voltage and the second gate high voltage in accordance with the control signal A voltage generator; And
And a gate driver for generating a gate signal from one of the first gate high voltage and the second gate high voltage and outputting the gate signal to the display panel. 제1항에 있어서,
상기 더미화소는 상기 표시패널의 좌/우측 상단영역에서 제1게이트라인에 공통으로 연결된 제1더미화소 및 제2더미화소를 포함하고,
상기 보상부는,
상기 제1더미화소에 제공되는 제1더미신호와 상기 제1더미화소로부터 출력되는 제1피드백신호를 비교하여 제1비교신호를 출력하는 제1비교기;
상기 제2더미화소에 제공되는 제2더미신호와 상기 제2더미화소로부터 출력되는 제2피드백신호를 비교하여 제2비교신호를 출력하는 제2비교기; 및
상기 제1비교신호와 상기 제2비교신호에 따라 상기 제어신호를 출력하는 판단부를 포함하는 표시장치.The method according to claim 1,
Wherein the dummy pixel includes a first dummy pixel and a second dummy pixel that are connected in common to a first gate line in an upper left region of the display panel,
Wherein the compensation unit comprises:
A first comparator for comparing a first dummy signal provided to the first dummy pixel and a first feedback signal outputted from the first dummy pixel to output a first comparison signal;
A second comparator for comparing a second dummy signal provided to the second dummy pixel and a second feedback signal outputted from the second dummy pixel to output a second comparison signal; And
And a determination unit for outputting the control signal according to the first comparison signal and the second comparison signal. 제2항에 있어서,
상기 제1비교기는 상기 제1더미신호와 상기 제1피드백신호의 레벨 차이에 따라 로우레벨 및 하이레벨 중 하나의 레벨로 상기 제1비교신호를 출력하고,
상기 제2비교기는 상기 제2더미신호와 상기 제2피드백신호의 레벨 차이에 따라 로우레벨 및 하이레벨 중 하나의 레벨로 상기 제2비교신호를 출력하는 표시장치.3. The method of claim 2,
Wherein the first comparator outputs the first comparison signal at one of a low level and a high level according to a level difference between the first dummy signal and the first feedback signal,
And the second comparator outputs the second comparison signal at one of a low level and a high level according to a level difference between the second dummy signal and the second feedback signal. 제3항에 있어서,
상기 제1비교신호와 상기 제2비교신호 중 적어도 하나가 하이레벨일 때, 상기 판단부는 상기 전압발생부에서 상기 제2게이트하이전압이 출력되도록 하는 상기 제어신호를 출력하는 표시장치.The method of claim 3,
Wherein when the at least one of the first comparison signal and the second comparison signal is at a high level, the determination unit outputs the control signal for causing the second gate high voltage to be output from the voltage generation unit. 제2항에 있어서,
상기 제1비교기와 상기 제2비교기는 상기 제1게이트라인에 제공되는 제1게이트신호에 응답하여 동작되는 표시장치.3. The method of claim 2,
Wherein the first comparator and the second comparator are operated in response to a first gate signal provided to the first gate line. 제2항에 있어서,
상기 판단부는 OR게이트로 구성된 표시장치.3. The method of claim 2,
Wherein the determination unit comprises an OR gate. 제1항에 있어서,
상기 더미화소는 상기 표시패널의 좌/우측 상단영역에서 제1게이트라인에 공통으로 연결된 제1더미화소 및 제2더미화소와, 상기 표시패널의 좌/우측 하단영역에서 제n게이트라인에 공통으로 연결된 제3더미화소 및 제4더미화소를 포함하고,
상기 보상부는,
상기 제1더미화소 및 상기 제3더미화소 각각에 제공되는 제1더미신호와 상기 제1더미화소 및 상기 제3더미화소 각각으로부터 출력되는 제1피드백신호 및 제3피드백신호를 비교하여 제1비교신호 및 제3비교신호를 각각 출력하는 제1비교기 및 제3비교기;
상기 제2더미화소 및 상기 제4더미화소 각각에 제공되는 제2더미신호와 상기 제2더미화소 및 상기 제4더미화소 각각으로부터 출력되는 제2피드백신호 및 제4피드백신호를 비교하여 제2비교신호 및 제4비교신호를 각각 출력하는 제2비교기 및 제4비교기; 및
상기 제1비교신호 내지 상기 제4비교신호에 따라 상기 제어신호를 출력하는 판단부를 포함하는 표시장치.The method according to claim 1,
Wherein the dummy pixel includes a first dummy pixel and a second dummy pixel commonly connected to a first gate line in an upper left region of the display panel and a second dummy pixel common to the nth gate line in the left and right lower end regions of the display panel A third dummy pixel connected and a fourth dummy pixel,
Wherein the compensation unit comprises:
A first dummy pixel provided in each of the first dummy pixel and the third dummy pixel, a first feedback signal outputted from each of the first dummy pixel and the third dummy pixel, and a third feedback signal, A first comparator and a third comparator respectively outputting a first comparison signal and a third comparison signal;
A second dummy pixel provided in each of the second dummy pixel and the fourth dummy pixel, a second feedback signal outputted from each of the second dummy pixel and the fourth dummy pixel, and a fourth feedback signal, A second comparator and a fourth comparator respectively outputting a first comparison signal and a fourth comparison signal; And
And a determination unit for outputting the control signal according to the first comparison signal to the fourth comparison signal. 제7항에 있어서,
상기 제1비교기는 상기 제1더미신호와 상기 제1피드백신호의 레벨 차이에 따라 로우레벨 및 하이레벨 중 하나의 레벨로 상기 제1비교신호를 출력하고, 상기 제3비교기는 상기 제1더미신호와 상기 제3피드백신호의 레벨 차이에 따라 로우레벨 및 하이레벨 중 하나의 레벨로 상기 제3비교신호를 출력하며,
상기 제2비교기는 상기 제2더미신호와 상기 제2피드백신호의 레벨 차이에 따라 로우레벨 및 하이레벨 중 하나의 레벨로 상기 제2비교신호를 출력하고, 상기 제4비교기는 상기 제2더미신호와 상기 제4피드백신호의 레벨 차이에 따라 로우레벨 및 하이레벨 중 하나의 레벨로 상기 제4비교신호를 출력하는 표시장치.8. The method of claim 7,
Wherein the first comparator outputs the first comparison signal at one of a low level and a high level in accordance with a level difference between the first dummy signal and the first feedback signal and the third comparator outputs the first dummy signal And outputs the third comparison signal at one of a low level and a high level according to a level difference of the third feedback signal,
The second comparator outputs the second comparison signal at one of a low level and a high level in accordance with a level difference between the second dummy signal and the second feedback signal and the fourth comparator outputs the second dummy signal And outputs the fourth comparison signal at one of a low level and a high level according to a level difference of the fourth feedback signal. 제8항에 있어서,
상기 제1비교신호 내지 상기 제4비교신호 중 적어도 하나가 하이레벨일 때, 상기 판단부는 상기 전압발생부에서 상기 제2게이트하이전압이 출력되도록 하는 상기 제어신호를 출력하는 표시장치.9. The method of claim 8,
Wherein when the at least one of the first comparison signal to the fourth comparison signal is at a high level, the determination unit outputs the control signal to cause the voltage generation unit to output the second gate high voltage. 제7항에 있어서,
상기 제1비교기와 상기 제2비교기는 상기 제1게이트라인에 제공되는 제1게이트신호에 응답하여 동작되고,
상기 제3비교기와 상기 제4비교기는 상기 제n게이트라인에 제공되는 제n게이트신호에 응답되어 동작되는 표시장치.8. The method of claim 7,
Wherein the first comparator and the second comparator are operated in response to a first gate signal provided on the first gate line,
And the third comparator and the fourth comparator are operated in response to an n-th gate signal provided to the n-th gate line. 제1항에 있어서,
상기 더미라인과 상기 피드백라인은 상기 표시패널의 적어도 일측에서 데이터라인과 나란하게 배치되는 표시장치.The method according to claim 1,
Wherein the dummy line and the feedback line are arranged in parallel with the data line at least at one side of the display panel. 화소에 인접되도록 하나 이상의 더미화소가 배치되며, 각 상기 더미화소는 더미라인 및 피드백라인에 연결된 표시패널의 제(N-1)프레임 동작 동안, 상기 더미화소에 제공된 더미신호와 상기 더미화소를 통해 출력된 피드백신호를 비교하는 단계;
비교결과에 따라 로우레벨 및 하이레벨 중 하나의 레벨로 비교신호를 출력하는 단계;
상기 비교신호에 따라 제1게이트하이전압 및 상기 제1게이트하이전압보다 큰 레벨의 제2게이트하이전압 중 하나가 출력되도록 제어하는 단계; 및
상기 표시패널의 제N프레임 동작 동안, 상기 제1게이트하이전압 및 상기 제2게이트하이전압 중 하나로부터 생성된 게이트신호를 상기 표시패널로 출력하는 단계를 포함하는 표시장치의 구동방법.Wherein each of the dummy pixels is connected to a dummy line and a feedback line through a dummy pixel provided for the dummy pixel during an (N-1) -th frame operation of the display panel, Comparing the output feedback signal;
Outputting a comparison signal at one of a low level and a high level according to the comparison result;
Controlling one of a first gate high voltage and a second gate high voltage of a level higher than the first gate high voltage to be output in accordance with the comparison signal; And
And outputting a gate signal generated from one of the first gate high voltage and the second gate high voltage to the display panel during an Nth frame operation of the display panel. 제12항에 있어서,
상기 비교신호를 출력하는 단계는,
상기 더미신호와 상기 피드백신호가 동일 레벨일 때, 로우레벨의 비교신호를 출력하고,
상기 더미신호와 상기 피드백신호가 서로 다른 레벨일 때, 하이레벨의 비교신호를 출력하는 표시장치의 구동방법.13. The method of claim 12,
Wherein the step of outputting the comparison signal comprises:
And outputs a low-level comparison signal when the dummy signal and the feedback signal are at the same level,
And outputs a high-level comparison signal when the dummy signal and the feedback signal are at different levels. 제13항에 있어서,
상기 제어하는 단계는,
상기 로우레벨의 비교신호가 출력되면, 상기 제1게이트하이전압이 출력되도록 제어하고,
상기 하이레벨의 비교신호가 출력되면, 상기 제2게이트하이전압이 출력되도록 제어하는 표시장치의 구동방법.14. The method of claim 13,
Wherein the controlling comprises:
When the comparison signal of the low level is outputted, controls to output the first gate high voltage,
And when the comparison signal of the high level is outputted, the second gate high voltage is outputted. 제12항에 있어서,
상기 더미신호는 상기 더미화소와 인접되는 상기 화소에 제공되는 데이터신호와 동일한 신호인 표시장치의 구동방법.13. The method of claim 12,
Wherein the dummy signal is the same as a data signal provided to the pixel adjacent to the dummy pixel.
KR1020150134925A 2015-09-23 2015-09-23 Display device and driving method thereof KR102419196B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150134925A KR102419196B1 (en) 2015-09-23 2015-09-23 Display device and driving method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150134925A KR102419196B1 (en) 2015-09-23 2015-09-23 Display device and driving method thereof

Publications (2)

Publication Number Publication Date
KR20170035699A true KR20170035699A (en) 2017-03-31
KR102419196B1 KR102419196B1 (en) 2022-07-07

Family

ID=58500903

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150134925A KR102419196B1 (en) 2015-09-23 2015-09-23 Display device and driving method thereof

Country Status (1)

Country Link
KR (1) KR102419196B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180120312A (en) * 2017-04-26 2018-11-06 삼성디스플레이 주식회사 Display apparatus

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080034542A (en) * 2006-10-17 2008-04-22 삼성전자주식회사 Liquid crystal display and driving method thereof
KR20080040898A (en) * 2006-11-06 2008-05-09 엘지디스플레이 주식회사 Liquid crystal display and driving method thereof
KR20090070253A (en) * 2007-12-27 2009-07-01 엘지디스플레이 주식회사 Liquid crystal display device and driving method thereof
KR101182561B1 (en) * 2005-12-28 2012-09-12 엘지디스플레이 주식회사 Liquid Crystal Display and Driving Method Thereof
KR20130029993A (en) * 2011-09-16 2013-03-26 엘지디스플레이 주식회사 Light emitting diode display device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101182561B1 (en) * 2005-12-28 2012-09-12 엘지디스플레이 주식회사 Liquid Crystal Display and Driving Method Thereof
KR20080034542A (en) * 2006-10-17 2008-04-22 삼성전자주식회사 Liquid crystal display and driving method thereof
KR20080040898A (en) * 2006-11-06 2008-05-09 엘지디스플레이 주식회사 Liquid crystal display and driving method thereof
KR20090070253A (en) * 2007-12-27 2009-07-01 엘지디스플레이 주식회사 Liquid crystal display device and driving method thereof
KR20130029993A (en) * 2011-09-16 2013-03-26 엘지디스플레이 주식회사 Light emitting diode display device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180120312A (en) * 2017-04-26 2018-11-06 삼성디스플레이 주식회사 Display apparatus
KR20210133906A (en) * 2017-04-26 2021-11-08 삼성디스플레이 주식회사 Display apparatus

Also Published As

Publication number Publication date
KR102419196B1 (en) 2022-07-07

Similar Documents

Publication Publication Date Title
US10453396B2 (en) Bendable display panel and bendable display device including the same
US20200279523A1 (en) Power control circuit for display device
US9182805B2 (en) Display device and method to control driving voltages based on changes in display image frame frequency
US9501994B2 (en) Liquid crystal display panel and driving method thereof
US8279147B2 (en) Liquid crystal display device having protective circuits and method of manufacturing the same
US10303019B2 (en) Light valve panel and liquid crystal display using the same
US9508304B2 (en) Liquid crystal display panel and driving method thereof
KR20090088105A (en) Liquid crystal display
US10424260B2 (en) Display device
US20090066636A1 (en) Electro-optic display device and method of driving the same
US9978326B2 (en) Liquid crystal display device and driving method thereof
US9196208B2 (en) Gate drive method in which a flickering phenomen is eliminated and gate drive device of liquid crystal display
JP2007140451A (en) Liquid crystal display and driving method thereof
JP4905635B2 (en) Display drive device
US9711076B2 (en) Display device
US11054682B2 (en) Liquid crystal display device and driving method thereof
KR20170028000A (en) Display device and driving method of the same
KR20100076199A (en) Liquid crystal display and driving method thereof
KR102419196B1 (en) Display device and driving method thereof
KR102023949B1 (en) Liquid crystal display device and method for driving the same
US9508298B2 (en) Adaptive inversion control of liquid crystal display device
KR20090076307A (en) Display device and driving method thereof
KR20170080335A (en) Organic light emitting display device, and method and apparatus for controlling the same
KR20070121076A (en) Liquid crystal display device and method driving for the same
KR20130034154A (en) Liquid crystal display device and method of driving the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant