KR20170027349A

KR20170027349A - 유기발광 표시장치

Info

Publication number: KR20170027349A
Application number: KR1020150123472A
Authority: KR
Inventors: 박건도; 박청훈
Original assignee: 엘지디스플레이 주식회사
Priority date: 2015-09-01
Filing date: 2015-09-01
Publication date: 2017-03-10
Also published as: KR102406992B1

Abstract

본 발명은 유기발광 표시장치를 개시한다. 개시된 본 발명의 유기발광 표시장치는, 각 서브픽셀 또는 복수의 서브픽셀들의 비발광영역에 그라운드에 공통으로 연결된 정전기보호부들을 배치함으로써, 유기발광 표시장치의 외부 또는 내부로부터 서브픽셀에 유입되는 정전기에 의해 소자들(트랜지스터들 및 신호라인들)을 보호할 수 있는 효과가 있다.

Description

유기발광 표시장치{ORGANIC LIGHT EMITTING DISPLAY DEVICE}

본 발명은 유기발광 표시장치에 관한 것이다.

최근, 표시장치로서 각광받고 있는 유기발광 표시장치는 스스로 발광하는 유기발광 다이오드(OLED: Organic Light Emitting Diode)를 이용함으로써 응답속도가 빠르고, 발광효율, 휘도 및 시야각 등이 큰 장점이 있다.

이러한 유기발광 표시장치는 유기발광 다이오드가 포함된 서브픽셀을 매트릭스 형태로 배열하고 스캔 신호에 의해 선택된 서브픽셀들의 밝기를 데이터의 계조에 따라 제어한다.

이러한 유기발광 표시장치의 표시패널에 배치되는 각 서브픽셀은, 기본적으로, 유기발광 다이오드를 구동하는 구동 트랜지스터, 구동 트랜지스터의 게이트 노드에 데이터 전압을 전달해주는 스위칭 트랜지스터, 한 프레임 시간 동안 일정 전압을 유지해주는 역할을 하는 스토리지 캐패시터 등을 포함하여 구성될 수 있다.

상기 유기발광 표시장치가 하부 발광 방식인 경우에는 구동 트랜지스터와 스위칭 트랜지스터 및 유기발광 다이오드가 배치된 박막트랜지스터(Thin Film Transistor: TFT) 기판의 배면에 편광판이 부착된다.

하지만, 외부로부터 유기발광 표시장치에 정전기가 유입되거나 편광판 영역에서 정전기가 발생되면 편광판에 의해 정전기가 외부로 빠져나가지 못하고, 표시패널 내부에 배치된 트랜지스터 또는 신호배선을 손상시키는 문제가 발생된다.

특히, 박막트랜지스터 기판으로 유입된 정전기는 서브픽셀에 배치되는 트랜지스터의 성능에도 영향을 주어 화질 불량 등을 야기한다.

본 발명은, 각 서브픽셀 또는 복수의 서브픽셀들의 비발광영역에 그라운드에 공통으로 연결된 정전기보호부들을 배치함으로써, 유기발광 표시장치의 외부 또는 내부로부터 서브픽셀에 유입되는 정전기에 의해 소자들(트랜지스터들 및 신호라인들)을 보호할 수 있는 유기발광 표시장치를 제공하는데 그 목적이 있다.

또한, 본 발명은, 표시패널의 각 서브픽셀 또는 복수의 서브픽셀들에 정전기보호부를 배치하고, 이들을 정전기보호라인에 의해 공통으로 연결한 후, 그라운드에 접속함으로써 각 서브픽셀들을 정전기로부터 차폐할 수 있는 유기발광 표시장치를 제공하는데 다른 목적이 있다.

상기와 같은 종래 기술의 과제를 해결하기 위한 본 발명의 유기발광 표시장치는, 다수의 데이터 라인과 게이트 라인이 배치되고, 다수의 서브픽셀이 배치된 표시영역과 상기 표시영역의 둘레를 따라 배치된 비표시영역을 구비한 표시패널을 포함하고, 상기 각 서브픽셀은, 유기발광 다이오드가 배치된 발광영역, 상기 유기발광 다이오드를 구동하기 위해 구동 트랜지스터, 스위칭 트랜지스터, 센싱 트랜지스터 및 스토리지 커패시터가 배치된 비발광영역을 포함하고, 상기 각 서브픽셀의 비발광영역에는 그라운드에 공통으로 연결된 정전기보호부가 배치됨으로써, 유기발광 표시장치의 외부 또는 내부로부터 서브픽셀에 유입되는 정전기에 의해 소자들(트랜지스터들 및 신호라인들)을 보호할 수 있는 효과가 있다.

본 발명에 따른 유기발광 표시장치는, 각 서브픽셀 또는 복수의 서브픽셀들의 비발광영역에 그라운드에 공통으로 연결된 정전기보호부들을 배치함으로써, 유기발광 표시장치의 외부 또는 내부로부터 서브픽셀에 유입되는 정전기에 의해 소자들(트랜지스터들 및 신호라인들)을 보호할 수 있는 효과가 있다.

또한, 본 발명에 따른 유기발광 표시장치는, 표시패널의 각 서브픽셀 또는 복수의 서브픽셀들에 정전기보호부를 배치하고, 이들을 정전기보호라인에 의해 공통으로 연결한 후, 그라운드에 접속함으로써 각 서브픽셀들을 정전기로부터 차폐할 수 있는 효과가 있다.

도 1은 본 발명에 따른 유기발광 표시장치의 개략적인 시스템 구성도이다.
도 2는 본 발명의 유기발광 표시장치의 서브픽셀에 대한 등가회로도이다.
도 3은 본 발명의 유기발광 표시장치의 표시패널의 일부를 간략하게 나타낸 평면도이다.
도 4는 도 3을 상세하게 나타낸 평면도이다.
도 5는 도 2에 도시된 하나의 서브픽셀에 등가회로도를 4개의 서브픽셀에 적용한 회로도로서 도 4의 등가회로도이다.
도 6은 도 4의 Ⅰ-Ⅰ'선을 절단한 단면도이다.
도 7은 도 4의 Ⅱ-Ⅱ'선을 절단한 단면도이다.
도 8은 본 발명의 유기발광 표시장치의 서브픽셀에 배치된 정전기보호부의 연결 구조를 도시한 도면이다.
도 9 내지 도 12는 본 발명의 다른 실시예들에 따른 유기발광 표시장치이다.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.

본 발명의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다.

본 명세서 상에서 언급한 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.

구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.

위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.

시간 관계에 대한 설명일 경우, 예를 들어, '~후에', '~에 이어서', '~다음에', '~전에' 등으로 시간 적 선후 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 연속적이지 않은 경우도 포함할 수 있다.

제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있다.

본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.

이하, 본 발명의 실시예들은 도면을 참고하여 상세하게 설명한다. 그리고 도면들에 있어서, 장치의 크기 및 두께 등은 편의를 위하여 과장되어 표현될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.

도 1은 본 발명에 따른 유기발광 표시장치의 개략적인 시스템 구성도이다.

도 1을 참조하면, 본 발명에 따른 유기발광표시장치(100)는, 제1방향(예: 열 방향)으로 다수의 데이터 라인(DL #1, DL #2, ... , DL #4M, M은 1 이상의 자연수)이 배치되고, 제2방향(예: 행 방향)으로 다수의 게이트 라인(GL #1, GL #2, ... , GL #N, N은 1 이상의 자연수)이 배치되며, 다수의 서브픽셀(SP)이 매트릭스 타입으로 배치된 표시패널(110)과, 다수의 데이터 라인(DL #1, DL #2, ... , DL #4M)을 구동하는 데이터 드라이버(120)와, 다수의 게이트 라인(GL #1, GL #2, ... , GL #N)을 구동하는 게이트 드라이버(130)와, 데이터 드라이버(120) 및 게이트 드라이버(130)를 제어하는 타이밍 컨트롤러(T-CON, 140) 등을 포함한다.

데이터 드라이버(120)는, 다수의 데이터 라인(DL #1, DL #2, ... , DL #4M)으로 데이터 전압을 공급함으로써, 다수의 데이터 라인을 구동한다.

게이트 드라이버(130)는, 다수의 게이트 라인(GL #1, GL #2, ... , GL #N)으로 스캔 신호를 순차적으로 공급함으로써, 다수의 게이트 라인(GL #1, GL #2, ... , GL #N)을 순차적으로 구동한다.

타이밍 컨트롤러(140)는, 데이터 드라이버(120) 및 게이트 드라이버(130)로 각종 제어신호를 공급하여, 데이터 드라이버(120) 및 게이트 드라이버(130)를 제어한다.

이러한 타이밍 컨트롤러(140)는, 각 프레임에서 구현하는 타이밍에 따라 스캔을 시작하고, 외부에서 입력되는 입력 영상 데이터를 데이터 드라이버(120)에서 사용하는 데이터 신호 형식에 맞게 전환하여 전환된 영상 데이터(DATA)를 출력하고, 스캔에 맞춰 적당한 시간에 데이터 구동을 통제한다.

게이트 드라이버(130)는, 타이밍 컨트롤러(140)의 제어에 따라, 온(On) 전압 또는 오프(Off) 전압의 스캔 신호를 다수의 게이트 라인(GL #1, GL #2, ... , GL #N)으로 순차적으로 공급하여 다수의 게이트 라인(GL #1, GL #2, ... , GL #N)을 순차적으로 구동한다.

게이트 드라이버(130)는, 구동 방식에 따라서, 도 1에서와 같이, 표시패널(110)의 일 측에만 위치할 수도 있고, 경우에 따라서는, 양측에 위치할 수도 있다.

또한, 게이트 드라이버(130)는, 하나 이상의 게이트 드라이버 집적회로(Gate Driver Integrated Circuit)를 포함할 수 있다.

각 게이트 드라이버 집적회로는, 테이프 오토메티드 본딩(TAB: Tape Automated Bonding) 방식 또는 칩 온 글래스(COG) 방식으로 표시패널(110)의 본딩 패드(Bonding Pad)에 연결되거나, GIP(Gate In Panel) 타입으로 구현되어 표시패널(110)에 직접 배치될 수도 있으며, 경우에 따라서, 표시패널(110)에 집적화되어 배치될 수도 있다.

각 게이트 드라이버 집적회로 각각은 쉬프트 레지스터, 레벨 쉬프터 등을 포함할 수 있다.

데이터 드라이버(120)는, 특정 게이트 라인이 열리면, 타이밍 컨트롤러(140)로부터 수신한 영상 데이터(DATA)를 아날로그 형태의 데이터 전압으로 변환하여 다수의 데이터 라인(DL #1, DL #2, ... , DL #4M)으로 공급함으로써, 다수의 데이터 라인(DL #1, DL #2, ... , DL #4M)을 구동한다.

데이터 드라이버(120)는 적어도 하나의 소스 드라이버 집적회로(Source Driver Integrated Circuit)를 포함하여 다수의 데이터 라인(DL #1, DL #2, ... , DL #4M)을 구동할 수 있다.

각 소스 드라이버 집적회로는, 테이프 오토메티드 본딩(TAB: Tape Automated Bonding) 방식 또는 칩 온 글래스(COG) 방식으로 표시패널(110)의 본딩 패드(Bonding Pad)에 연결되거나, 표시패널(110)에 직접 배치될 수도 있으며, 경우에 따라서, 표시패널(110)에 집적화되어 배치될 수도 있다.

각 소스 드라이버 집적회로는, 쉬프트 레지스터, 래치 회로 등을 포함하는 로직부와, 디지털 아날로그 컨버터(DAC: Digital Analog Converter)와, 출력 버퍼 등을 포함할 수 있으며, 경우에 따라서, 서브픽셀의 특성(예: 구동 트랜지스터의 문턱전압 및 이동도, 유기발광 다이오드의 문턱전압, 서브픽셀의 휘도 등)을 보상하기 위하여 서브픽셀의 특성을 센싱하기 위한 센싱부를 더 포함할 수 있다.

각 소스 드라이버 집적회로는, 칩 온 필름(COF: Chip On Film) 방식으로 구현될 수 있다. 이 경우, 각 소스 드라이버 집적회로의 일 단은 적어도 하나의 소스 인쇄회로기판(Source Printed Circuit Board)에 본딩되고, 타 단은 표시패널(110)에 본딩된다.

한편, 타이밍 컨트롤러(140)는, 입력 영상 데이터와 함께, 수직 동기 신호(Vsync), 수평 동기 신호(Hsync), 입력 데이터 인에이블(DE: Data Enable) 신호, 클럭 신호(CLK) 등을 포함하는 각종 타이밍 신호들을 외부(예: 호스트 시스템)로부터 수신한다.

타이밍 컨트롤러(140)는, 외부로부터 입력된 입력 영상 데이터를 데이터 드라이버(120)에서 사용하는 데이터 신호 형식에 맞게 전환하여 전환된 영상 데이터를 출력하는 것 이외에, 데이터 드라이버(120) 및 게이트 드라이버(130)를 제어하기 위하여, 수직 동기 신호(Vsync), 수평 동기 신호(Hsync), 입력 DE 신호, 클럭 신호 등의 타이밍 신호를 입력 받아, 각종 제어 신호들을 생성하여 데이터 드라이버(120) 및 게이트 드라이버(130)로 출력한다.

예를 들어, 타이밍 컨트롤러(140)는, 게이트 드라이버(130)를 제어하기 위하여, 게이트 스타트 펄스(GSP: Gate Start Pulse), 게이트 쉬프트 클럭(GSC: Gate Shift Clock), 게이트 출력 인에이블 신호(GOE: Gate Output Enable) 등을 포함하는 각종 게이트 제어 신호(GCS: Gate Control Signal)를 출력한다.

여기서, 게이트 스타트 펄스(GSP)는 게이트 드라이버(130)를 구성하는 하나 이상의 게이트 드라이버 집적회로의 동작 스타트 타이밍을 제어한다. 게이트 쉬프트 클럭(GSC)은 하나 이상의 게이트 드라이버 집적회로에 공통으로 입력되는 클럭 신호로서, 스캔 신호(게이트 펄스)의 쉬프트 타이밍을 제어한다. 게이트 출력 인에이블 신호(GOE)는 하나 이상의 게이트 드라이버 집적회로의 타이밍 정보를 지정하고 있다.

또한, 타이밍 컨트롤러(140)는, 데이터 드라이버(120)를 제어하기 위하여, 소스 스타트 펄스(SSP: Source Start Pulse), 소스 샘플링 클럭(SSC: Source Sampling Clock), 소스 출력 인에이블 신호(SOE: Source Output Enable) 등을 포함하는 각종 데이터 제어 신호(DCS: Data Control Signal)를 출력한다.

여기서, 소스 스타트 펄스(SSP)는 데이터 드라이버(120)를 구성하는 하나 이상의 소스 드라이버 집적회로의 데이터 샘플링 시작 타이밍을 제어한다. 소스 샘플링 클럭(SSC)은 소스 드라이버 집적회로 각각에서 데이터의 샘플링 타이밍을 제어하는 클럭 신호이다. 소스 출력 인에이블 신호(SOE)는 데이터 드라이버(120)의 출력 타이밍을 제어한다.

도 1을 참조하면, 타이밍 컨트롤러(140)는, 소스 드라이버 집적회로가 본딩된 소스 인쇄회로기판과 연성 플랫 케이블(FFC: Flexible Flat Cable) 또는 연성 인쇄 회로(FPC: Flexible Printed Circuit) 등의 연결 매체를 통해 연결된 컨트롤 인쇄회로기판(Control Printed Circuit Board)에 배치될 수 있다.

이러한 컨트롤 인쇄회로기판에는, 표시패널(110), 데이터 드라이버(120) 및 게이트 드라이버(130) 등으로 각종 전압 또는 전류를 공급해주거나 공급할 각종 전압 또는 전류를 제어하는 전원 컨트롤러(미도시)가 더 배치될 수 있다. 이러한 전원 컨트롤러는 전원 관리 집적회로(Power Management IC)라고도 한다.

위에서 언급한 소스 인쇄회로기판과 컨트롤 인쇄회로기판은 하나의 인쇄회로기판으로 되어 있을 수도 있다.

본 발명에 따른 유기발광 표시장치(100)에서 표시패널(110)에 배치되는 각 서브픽셀(SP)에는, 유기발광 다이오드(OLED: Organic Light Emitting Diode), 둘 이상의 트랜지스터, 적어도 하나의 캐패시터 등의 회로 소자로 구성될 수 있다.

각 서브픽셀을 구성하는 회로 소자의 종류 및 개수는, 제공 기능 및 설계 방식 등에 따라 다양하게 정해질 수 있다.

본 발명에 따른 표시패널(110)에서의 각 서브픽셀은 유기발광 다이오드(OLED)의 특성치(예: 문턱전압 등), 유기발광 다이오드(OLED)를 구동하는 구동 트랜지스터의 특성치(예: 문턱전압, 이동도 등) 등의 서브픽셀 특성치를 보상하기 위한 회로 구조로 되어 있을 수 있다.

도 2는 본 발명의 유기발광 표시장치의 서브픽셀에 대한 등가회로도이고, 도 3은 본 발명의 유기발광 표시장치의 표시패널의 일부를 간략하게 나타낸 평면도이다.

도 2 및 도 3을 참조하면, 각 서브픽셀(SP)은 1개의 데이터 라인(DL)과 연결되고 1개의 게이트 라인(GL)을 통해 하나의 스캔신호(SCAN)만을 공급받는다.

이러한 각 서브픽셀은, 도 2에 도시된 바와 같이, 유기발광 다이오드(OLED: Organic Light Emitting Diode)를 포함하고, 구동 트랜지스터(DT: Driving Transistor), 제1 트랜지스터(T1), 제2 트랜지스터(T2) 및 스토리지 캐패시터(Cst) 등을 포함한다. 이와 같이, 각 서브픽셀은 3개의 트랜지스터(DT, T1, T2)와 1개의 스토리지 캐패시터(Cst)를 포함하기 때문에, 각 서브픽셀은 3T(Transistor) 1C(Capacitor) 구조를 갖는다고 한다.

또한, 본 발명에서는 각 서브픽셀에는 구동 트랜지스터(DT)와 대응되도록 정전기보호부(EPP: Electrostatic Protection Portion)가 배치되어 있어, 외부로부터 유입되는 정전기 또는 표시패널(110) 내부에서 발생하는 정전기로부터 구동 트랜지스터(DT)를 보호할 수 있도록 하였다. 상기 각 서브픽셀에 배치된 정전기보호부(EPP)는 정전기보호라인(EPL)에 의해 공통으로 연결되어 있고, 상기 정전기보호라인(EPL)은 데이터 드라이버(120)에 배치되어 있는 그라운드(GND)에 연결되어 있다. 상기 그라운드(GND)는 외부 시스템의 그라운드와 연결된 표시패널(110)의 비표시영역(N/A)에 형성된 그라운드 단자일 수 있다.

즉, 각 서브픽셀에 배치되어 있는 정전기보호부(EPP)들은 정전기보호라인(EPL)에 의해 모두 공통으로 연결된 상태로 표시패널(110)의 비표시영역(N/A: Non Active Area)을 따라 배치된 정전기보호라인(EPL)에 의해 그라운드(GND)에 연결된다.

따라서, 표시패널(110)로 유입되는 정전기는 서브픽셀 내의 정전기보호부(EPP)에서 정전기보호라인(EPL)을 따라 그라운드(GND)로 빠져나가게 되어 표시패널(110) 내에 배치되어 있는 소자들(구동 트랜지스터(DT), 제1 트랜지스터(T1), 제2 트랜지스터(T2) 및 신호라인들)이 정전기로부터 보호될 수 있는 효과가 있다.

여기서, 신호 라인은, 각 서브픽셀에 데이터 전압을 공급해주기 위한 데이터 라인(DL)과, 스캔신호를 공급해주기 위한 게이트 라인(GL)뿐만 아니라, 각 서브픽셀에 기준전압(Vref)을 공급하기 위한 기준전압라인(RVL)과, 구동전압(EVDD)을 공급하기 위한 구동전압라인(DVL) 등을 더 포함한다.

또한, 상기 정전기보호부(EPP)는 서브픽셀(SP)에 배치되어 있는 구동 트랜지스터(DT), 제1 트랜지스터(T1) 및 제2 트랜지스터(T2)들 모두와 대응되도록 배치되거나 특정 서브픽셀(SP) 개수마다 하나의 정전기보호부(EPP)를 형성할 수 있다. 상기 본 발명의 유기발광 표시장치의 서브픽셀들에 배치되는 정전기보호부(EPP)의 다양한 구조는 아래 도 9 내지 도 12에서 상세히 설명한다.

각 서브픽셀 내 구동 트랜지스터(DT)는, 구동전압라인(DVL: Driving Voltage Line)에서 공급되는 구동전압(EVDD)을 인가 받고, 제2 트랜지스터(T2)를 통해 인가된 게이트 노드(N2)의 전압(데이터 전압)에 의해 제어되어 유기발광 다이오드(OLED)를 구동시키는 트랜지스터이다.

이러한 구동 트랜지스터(DT)는 제1노드(N1), 제2노드(N2), 제3노드(N3)를 가지고 있으며, 제1노드(N1)로는 제1 트랜지스터(T1)와 연결되고, 제2노드(N2)로는 제2 트랜지스터(T2)와 연결되며, 제3노드(N3)로는 구동전압(EVDD)을 공급받는다.

여기서, 일 예로, 구동 트랜지스터(DT)의 제1노드는 소스 노드(Source Node, '소스 전극'이라고도 함)이고, 제2노드는 게이트 노드(Gate Node, '게이트 전극'이라고도 함)이며, 제3노드(N3)는 드레인 노드(Drain Node, '드레인 전극’이라고도 함)일 수 있다. 트랜지스터의 타입 변경, 회로 변경 등에 따라, 구동 트랜지스터(DT)의 제1노드, 제2노드 및 제3노드가 바뀔 수 있다.

또한, 제1 트랜지스터(T1)는, 게이트 라인(GL)에서 공급되는 스캔신호(SCAN)에 의해 제어되며, 기준전압(Vref: Reference Voltage)을 공급하는 기준전압라인(RVL: Reference Voltage Line) 또는 기준전압라인(RVL)에 연결되는 연결패턴(CP: Connection Pattern)과 구동 트랜지스터(DT)의 제1노드(N1) 사이에 연결된다. 이러한 제1 트랜지스터(T1)는 “센서 트랜지스터(Sensor Transistor)”라고도 한다.

또한, 제2 트랜지스터(T2)는 게이트 라인(GL)에서 공통으로 공급되는 스캔신호(SCAN)에 의해 제어되며 해당 데이터 라인(DL)과 구동 트랜지스터(DT)의 제2노드(N2) 사이에 연결된다. 이러한 제2 트랜지스터(T2)는 “스위칭 트랜지스터(Switching Transistor)”라고도 한다.

또한, 스토리지 캐패시터(Cst)는 구동 트랜지스터(DT)의 제1노드(N1)와 제2노드(N2) 사이에 연결되어, 데이터 전압을 한 프레임 동안 유지시켜 주는 역할을 할 수 있다.

위에서 언급한 바와 같이, 제1 트랜지스터(T1)와 제2 트랜지스터(T2)는, 하나의 동일한 게이트 라인(공통 게이트 라인)을 통해 공급되는 하나의 스캔신호에 의해 제어된다. 이와 같이, 각 서브픽셀은 하나의 스캔신호를 사용하기 때문에, 본 발명의 실시예에서 각 서브픽셀은 “3T1C 기반의 1 스캔 구조”의 기본 서브픽셀 구조를 갖는다고 한다.

전술한 바와 같이, 본 발명의 유기발광 표시장치(100)에 따른 각 서브픽셀은, 3T1C 구조 하에서 1개의 게이트 라인(GL)을 통해 하나의 스캔신호(SCAN) 만을 공급받는 “3T1C 기반의 1 스캔 구조(공통 스캔 구조)”를 갖는다. 즉, 제1 트랜지스터의 게이트 노드와 제2 트랜지스터의 게이트 노드 각각으로 스캔신호가 별도로 인가되는 것이 아니라, 하나의 게이트 라인(GL, 공통 게이트 라인)을 통해 공급된 스캔신호(공통 스캔신호)가 공통으로 인가된다.

한편, 본 발명에 따른 유기발광 표시장치(100)의 서브픽셀(SP)에는 정전기보호부(EPP)가 배치되어 있어, 외부로부터 유입되는 정전기에 의해 구동 트랜지스터(DT)가 손상되는 것을 방지한다.

위에서 언급한 기준전압라인(RVL)과 구동전압라인(DVL)은 데이터 라인(DL)과 평행하게 형성되는데, 각각의 개수는 데이터 라인 개수와 동일할 수도 있고 데이터 라인 개수보다 적을 수도 있다.

만약, 기준전압라인 개수 및 구동전압라인 개수가 데이터 라인 개수보다 적은 경우, 일부 서브픽셀은 구동전압라인(DVL) 및 기준전압라인(RVL)과는 바로 연결될 수도 있고, 다른 일부 서브픽셀은 구동전압라인(DVL) 및 기준전압라인(RVL)과 바로 연결되지 않고 연결패턴(CP)을 통해 구동전압라인(DVL) 및 기준전압라인(RVL)과 각각 연결될 수 있다.

또한, 본 명세서 및 도면에서, 4n-3 번째 데이터 라인(DL(4n-3))과 연결된 서브픽셀, 4n-2 번째 데이터 라인(DL(4n-2))과 연결된 서브픽셀, 4n-1 번째 데이터 라인(DL(4n-1))과 연결된 서브픽셀 및 4n 번째 데이터 라인(DL(4n))과 연결된 서브픽셀은, 일 예로, R(Red) 서브픽셀, G(Green) 서브픽셀, B(Blue) 서브픽셀 및 W(White) 서브픽셀일 수 있다.

또한, 본 명세서 및 도면에서는, 트랜지스터들(DT, T1, T2)이 N 타입인 것으로 도시되어 설명되었으나, 이는 설명의 편의를 위한 것일 뿐, 회로 설계 변경에 따라, 트랜지스터들(DT, T1, T2) 모두가 P 타입으로 변경되거나, 트랜지스터들(DT, T1, T2) 중 일부는 N 타입으로 다른 일부는 P 타입으로 구현될 수도 있다. 또한, 유기발광 다이오드(OLED)는 인버티드(Inverted) 타입으로도 변경될 수 있을 것이다.

또한, 본 명세서에 기재된 트랜지스터들(DT, T1, T2)은 박막 트랜지스터(TFT: Thin Film Transistor)라고도 한다.

전술한 바와 같이, 신호 라인 연결 구조의 기본 단위가 4개의 데이터 라인(DL(4n-3), DL(4n-2), DL(4n-1), DL(4n))에 연결된 4개의 서브픽셀(SP1~SP4)인 경우, 4개의 서브픽셀(SP1~SP4)에 대하여, 기준전압(Vref)을 공급하기 위한 기준전압라인(RVL)이 1개가 형성되고, 구동전압(EVDD)을 공급하기 위한 구동전압라인(DVL)이 2개가 형성될 수 있다.

도 4는 도 3을 상세하게 나타낸 평면도이며, 도 5는 도 2에 도시된 하나의 서브픽셀에 등가회로도를 4개의 서브픽셀에 적용한 회로도로서 도 4의 등가회로도이다.

도 4 및 도 5를 참조하면, 신호 라인 연결 구조의 기본 단위가 4개의 데이터 라인(DL(4n-3), DL(4n-2), DL(4n-1), DL(4n))에 연결된 4개의 서브픽셀(SP1~SP4)인 경우에 대하여, 3T1C 기반의 1 스캔 구조의 기본 서브픽셀 구조와 신호 라인 연결 구조를 확인할 수 있다.

도 3 내지 도 5를 참조하면, 4개의 데이터 라인(DL(4n-3), DL(4n-2), DL(4n-1), DL(4n)) 각각은 4개의 서브픽셀(SP1~SP4) 각각으로 연결된다. 또한, 1개의 게이트 라인(GL(m), 1≤≤m≤≤M)은 4개의 서브픽셀(SP1~SP4)에 연결된다.

도 2에 도시된 바와 같이, 4개의 데이터 라인(DL(4n-3), DL(4n-2), DL(4n-1), DL(4n))과 연결되는 4개의 서브픽셀(SP1~SP4) 각각은, 구동전압(EVDD)을 인가 받아 유기발광 다이오드를 구동하는 구동 트랜지스터(DT)와, 기준전압(Vref)을 인가 받아 구동 트랜지스터(DT)의 제1노드(N1)에 전달하는 제1 트랜지스터(DL)와, 데이터 전압(Vdata)을 인가 받아 구동 트랜지스터(DT)의 제2노드(N2)에 전달하는 제2 트랜지스터(T2)와, 구동 트랜지스터(DT)의 제1노드(N1)와 제2노드(N2) 사이에 연결된 캐패시터(Cst)와 상기 구동 트랜지스터(DT)와 대응되는 영역에 배치된 정전기보호부(EPP) 등을 동일하게 포함한다.

각 서브픽셀들(SP1~SP4)에 배치된 정전기보호부(EPP)들은 데이터 라인(DL)들과 교차하는 정전기보호라인(EPL)에 의해 공통으로 연결된 후, 그라운드에 공통으로 연결된다. 따라서 각 서브픽셀들(SP1~SP4)에 배치된 정전기보호부(EPP)들은 서로 공통 그라운드 전압이 인가되어, 정전기를 차폐하여 서브픽셀 내에 배치된 소자들을 보호하는 효과가 있다. 서브픽셀 내에 배치된 소자들은 트랜지스터들, 신호라인들(기준전압라인, 구동전압라인들)을 포함한다.

이와 같이, 4개의 데이터 라인(DL(4n-3), DL(4n-2), DL(4n-1), DL(4n))과 연결되는 4개의 서브픽셀(SP1~SP4) 각각은 3개의 트랜지스터(DT, T1, T2)와 1개의 캐패시터(Cst)를 포함하는 3T1C 구조를 공통으로 가질 뿐만 아니라, 제1 트랜지스터(T1) 및 제2 트랜지스터(T2)에 하나의 스캔신호 만이 공급되는 구조를 갖고 있다. 전술한 바와 같이, 이러한 각 서브픽셀의 서브픽셀 구조를 “3T1C 기반의 1 스캔 구조”라고 한다.

상기 각 서브픽셀들(SP1~SP4)에 배치되는 정전기보호부(EPP)는 구동 트랜지스터(DT)가 점유하는 2차원 평면 상의 면적과 동일한 면적으로 상하 중첩되게 형성되거나 상기 구동 트랜지스터(DT)의 점유 면적보다 약간 크게 형성될 수 있다.

또한, 상기 정전기보호부(EPP)는 서브픽셀(SP) 내의 구동 트랜지스터(DT) 및 스토리지 커패시터(Cst)의 점유 면적과 동일한 면적으로 형성될 수 있다.

상기 정전기보호부(EPP)는 그라운드 전위를 가져, 정전기를 차폐하는 기능을 하지만, 외부광을 차단하는 광차단층으로 기능하여 구동 트랜지스터(DT)의 성능 저하를 방지한다.

또한, 본 발명에서는 각 서브픽셀에 정전기보호부(EPP)가 배치되어 있고, 이들 정전기보호부(EPP)는 정전기보호라인(EPL)에 의해 횡 방향으로 연결된 후, 표시패널의 비표시영역을 따라 데이터 드라이버의 그라운드(GND)와 연결되어 있다.

즉, 각 서브픽셀에 배치되어 있는 모든 정전기보호부(EPP) 들은 그라운드 등전위로 연결되어 있어, 외부로부터 유입되는 정전기 또는 표시패널(110) 내부에서 발생하는 정전기가 정전기보호부(EPP)와 정전기보호라인(EPL)을 따라 제거될 수 있도록 한 효과가 있다.

도 6은 도 4의 Ⅰ-Ⅰ'선을 절단한 단면도이고, 도 7은 도 4의 Ⅱ-Ⅱ'선을 절단한 단면도이다.

도 4와 함께 도 6 및 도 7을 참조하면, 본 발명의 유기발광 표시장치는, 복수개의 서브픽셀(SP1, SP2, SP3, SP4, …)들을 구비하고, 각 서브픽셀은 유기발광 다이오드(OLED, 214)가 배치된 발광영역(EA: Emission Area)과 구동 트랜지스터(DT), 스위칭 트랜지스터인 제1 트랜지스터(T1)와 센서 트랜지스터인 제2 트랜지스터(T2), 스토리지 커패시터(Cst) 및 상기 구동 트랜지스터(DT)를 정전기로부터 보호하기 위한 정전기보호부(EPP)가 배치된 비발광영역(NEA: Non Emission Area)을 포함한다.

상기 정전기보호부(EPP)는 도 6에 도시된 바와 같이, 제1기판(201) 상에 버퍼층(202)을 사이에 두고 상기 구동 트랜지스터(DT)와 중첩되도록 배치된다. 상기 정전기보호부(EPP)는 상기 구동 트랜지스터(DT)로 조사되는 외부광을 차단하는 광차단층 역할을 할 수 있다.

상기 버퍼층(202) 상에 배치된 구동 트랜지스터(DT)는 액티브층(204), 게이트패턴(203), 게이트전극(205), 층간절연막(224), 소스 및 드레인 전극(207a, 207b)을 포함한다. 여기서, 상기 소스 전극(207a)은 구동전압라인(DVL)으로부터 인출되는 제3노드(N3)와 대응되고, 상기 드레인 전극(207b)은 유기발광 다이오드(214)의 제1전극(211)과 연결되는 제2노드(N2)와 대응된다.

또한, 상기 액티브층(204)은 반도체층으로 이루어지며 그 중앙부는 채널을 이루는 액티브영역(204a) 그리고 액티브영역(204a) 양측면에는 고농도의 불순물이 도핑된 소스 및 드레인영역(204b, 204c)으로 구성된다.

상기 반도체층은 실리콘 계열의 물질 또는 아연(Zn)을 포함하는 산화물 반도체물질로 형성될 수 있는데, 예를 들어 산화아연(ZnO), 산화인듐갈륨아연(InGaZnO4) 등이 사용될 수 있지만, 이에 한정되는 것은 아니다.

본 발명의 유기발광 표시장치는 상부 발광 방식 또는 하부 발광 방식일 수 있으나, 여기서는 하부 발광 방식 유기발광 표시장치를 전제로 설명한다.

상기 유기발광 다이오드(214)는 상기 구동 트랜지스터(DT) 상에 배치된 보호막(206) 및 평탄화막(208)을 사이에 두고 배치되며, 투명성 도전물질로 형성된 제1전극(211), 유기발광층(212) 및 제2전극(213)을 포함한다. 상기 유기발광 다이오드(214) 상에는 봉지층(260)과 제2기판(270)이 배치되어 있으나, 경우에 따라서는 봉지층(260)과 제2기판(270)은 제거될 수 있다. 도면에 도시하였지만, 설명하지 않은 216은 뱅크층이고, 300은 편광판이다. 상기 편광판은 경우에 따라 제거될 수 있고, 유기발광 표시장치의 발광 방식에 따라 제2기판(270)에 부착될 수 있다.

또한, 상기 유기발광 다이오드(214)의 유기발광층(212)은 백색(W) 광을 발생하는 발광층일 수 있는데, 해당 서브픽셀이 적색(R), 녹색(G) 또는 청색(B) 서브픽셀로 사용할 경우에는 유기발광 다이오드(214)와 대응되는 층간절연막(224) 또는 보호막(206)과 평탄화막(208) 사이에 적색(R), 녹색(G) 또는 청색(B) 컬러필터층이 추가로 배치될 수 있다.

만약, 상기 서브픽셀이 백색(W) 서브픽셀로 사용할 경우에는 도 6에 도시된 바와 같이, 별도의 컬러필터층을 배치하지 않을 수 있다. 왜냐하면, 상기 백색(W) 서브픽셀 영역에 적층 배치되는 상기 평탄화막(208), 보호막(206), 층간절연막(224) 및 버퍼층(202)은 투명한 물질로 형성되기 때문이다.

상기 유기발광 다이오드(214)의 제1전극(211)은 금속, 그 합금, 금속과 산화물 금속의 조합으로 형성될 수 있는데, 하부 발광 방식이기 때문에 금속은 투명성 도전물질인 것이 바람직하다. 상기 제1전극(211)은 ITO, IZO, ITO/APC/ITO, AlNd/ITO, Ag/ITO 또는 ITO/APC/ITO 중 하나로 형성할 수 있다.

상기 유기발광층(212)은 발광 효율을 높이기 위해 정공주입층(Hole injection layer), 정공수송층(Hole transport layer), 발광층(Emitting material layer), 전자수송층(Electron transport layer), 및 전자주입층(Electron injection layer)의 다중층으로 구성될 수 있다.

또한, 상기 정공수송층(HTL)에는 전자차단층(EBL)을 더 포함할 수 있고, 상기 전자수송층(ETL)은 PBD, TAZ, Alq3, BAlq, TPBI, Bepp2와 같은 저분자재료를 사용하여 형성할 수 있다.

본 발명에서는 외부로부터 유입된 정전기가 제1기판(201)에 부착된 편광판(300)에 의해 외부로 빠져나가지 못함으로써, 서브픽셀 내의 소자들이 손상되는 것을 방지하기 위해 각 서브픽셀에 정전기보호부(EPP)를 배치하여 그라운드에 연결하였다. 따라서, 각 서브픽셀에 배치되는 정전기보호부(EPP)들은 서로 공통으로 연결되어, 정전기에 대한 차폐 특성을 가지는 효과가 있다.

도 7에 도시된 바와 같이, 각 서브픽셀에 배치된 정전기보호부(EPP)는 정전기보호라인(EPL)에 의해 연결되어 있다. 도면에 도시된 바와 같이, 제1기판(201) 상에는 정전기보호부(EPP)와 일체로 형성된 정전기보호라인(EPL)이 배치되어 있다.

상기 정전기보호라인(EPL) 상에는 버퍼층(202), 층간절연막(224)을 사이에 두고 데이터 라인(DL(4n-3), DL(4n-2))들이 배치되어 있다. 상기 데이터 라인(DL(4n-3), DL(4n-2))들 상에는 보호막(206), 평탄화막(208), 뱅크층(216), 유기발광층(212), 제2전극(213), 봉지층(260) 및 제2기판(270)이 배치되어 있다.

이와 같이, 본 발명에 따른 유기발광 표시장치는, 각 서브픽셀 또는 복수의 서브픽셀들의 비발광영역에 그라운드에 공통으로 연결된 정전기보호부들을 배치함으로써, 유기발광 표시장치의 외부 또는 내부로부터 서브픽셀에 유입되는 정전기에 의해 소자들(트랜지스터들 및 신호라인들)을 보호할 수 있는 효과가 있다.

도 8은 본 발명의 유기발광 표시장치의 서브픽셀에 배치된 정전기보호부의 연결 구조를 도시한 도면이다.

도 1과 함께 도 8을 참조하면, 본 발명에 따른 유기발광표시장치(100)는, 다수의 서브픽셀(SP)이 매트릭스 타입으로 배치된 표시패널(110)과, 다수의 데이터 라인(DL #1, DL #2, ... , DL #4M)을 구동하는 데이터 드라이버(120)와, 다수의 게이트 라인(GL #1, GL #2, ... , GL #N)을 구동하는 게이트 드라이버(130)와, 데이터 드라이버(120) 및 게이트 드라이버(130)를 제어하는 타이밍 컨트롤러(T-CON, 140) 등을 포함한다.

상기 표시패널(110)은 서브픽셀(SP)들이 배치되어 화상을 디스플레이 하는 표시영역(A/A: Active Area)과 상기 표시영역(A/A) 둘레를 따라 신호라인들이 배치되는 비표시영역(N/A: Non Active Area)으로 구분된다.

상기 서브픽셀(SP)은 전술한 바와 같이, 발광영역(EA)과 비발광영역(NEA)으로 구분되는데, 비발광영역(NEA)에는 외부 정전기로부터 트랜지스터들과 신호라인들을 보호하기 위한 정전기보호부(EPP)를 구비한다.

상기 정전기보호부(EPP)는 정전기보호라인(EPL)에 의해 전기적으로 연결되어 있고, 상기 정전기보호라인(EPL)은 상기 표시패널(110)의 비표시영역(N/A)을 따라 소스 드라이버 집적회로를 거쳐 데이터 드라이버(120) 내의 그라운드(GND)와 연결된다.

즉, 본 발명의 유기발광 표시장치에서 정전기 보호를 위해 각 서브픽셀(SP)에 배치되는 정전기보호부(EPP)는 모두 그라운드와 연결되어 정전기를 차폐하여 소자들이 정전기에 의해 손상되지 않도록 하였다.

상기 정전기보호부(EPP)는 서브픽셀(SP)의 비발광영역(NEA)에 배치되는 구동 트랜지스터(DT), 스위칭 트랜지스터 및 센서 트랜지스터들과 1:1 대응되도록 형성되거나 비발광영역(NEA) 전체에 배치되거나, 특정 트랜지스터 예를 들어 화질 품위에 가장 영향을 많이 주는 구동 트랜지스터(DT)와 대응되도록 배치될 수 있다.

따라서, 본 발명의 유기발광 표시장치는 외부로부터 유입되거나 또는 내부에서 발생된 정전기를 정전기보호부(EPP)에 의해 차단함으로써, 서브픽셀(SP)에 배치된 소자들(신호라인들을 포함)이 손상되는 것을 방지할 수 있는 효과가 있다.

도 9 내지 도 12는 본 발명의 다른 실시예에 따른 유기발광 표시장치이다.

특히, 도 9 및 도 10은 도 4와 도 5의 유기발광 표시장치의 서브픽셀(SP)들 구조와 동일하고, 정전기보호부(EPP)의 구조만 상이하므로 이와 구별되는 부분을 중심으로만 설명한다.

도 9 및 도 10을 참조하면, 본 발명의 유기발광 표시장치는, 4개의 데이터 라인(DL(4n-3), DL(4n-2), DL(4n-1), DL(4n))과 연결되는 4개의 서브픽셀(SP1~SP4)을 포함하고, 이들은 각각 적색(R), 백색(W), 녹색(G) 및 청색(B) 서브픽셀들 중 어느 하나일 수 있다.

상기 서브픽셀들(SP1~SP4) 각각은, 구동전압(EVDD)을 인가 받아 유기발광 다이오드(OLED)를 구동하는 구동 트랜지스터(DT)와, 기준전압(Vref)을 인가 받아 구동 트랜지스터(DT)의 제1노드(N1)에 전달하는 제1 트랜지스터(T1)와, 데이터 전압(Vdata)을 인가 받아 구동 트랜지스터(DT)의 제2노드(N2)에 전달하는 제2 트랜지스터(T2)와, 구동 트랜지스터(DT)의 제1노드(N1)와 제2노드(N2) 사이에 연결된 캐패시터(Cst) 및 상기 구동 트랜지스터(DT), 제1 트랜지스터(T1) 및 제2 트랜지스터(T2)에 각각 배치된 정전기보호부(EPP)들을 포함한다.

상기 정전기보호부(EPP)는 서브픽셀(SP)의 비발광영역(NEA) 전체에 배치되기 때문에 상기 구동 트랜지스터(DT), 제1 트랜지스터(T1) 및 제2 트랜지스터(T2)에 각각 제1 내지 제3 정전기보호부(EPP1, EPP2, EPP3)가 배치되는 형태로 등가화될 수 있다.

또한, 본 발명에서는 각 서브픽셀에 배치되는 정전기보호부(EPP)는 서브픽셀(SP)의 비발광영역(NEA) 전체에 배치되면서, 이들은 정전기보호라인(EPL)에 의해 그라운드(GND)에 연결되어 있다.

따라서, 외부로부터 정전기가 유입되거나 표시패널(110) 내부에서 정전기가 발생되더라도 각 서브픽셀에 배치되어 있는 구동 트랜지스터(DT), 제1 트랜지스터(T1) 및 제2 트랜지스터(T2)들은 정전기보호부(EPP)에 의해 보호될 수 있는 효과가 있다.

상기 정전기보호부(EPP)는 서브픽셀(SP)의 비발광영역(NEA)의 전 영역에 배치되어 있어, 구동 트랜지스터(DT), 제1 트랜지스터(T1) 및 제2 트랜지스터(T2)들에 조사되는 외부광을 차단하여 트랜지스터 성능 저하를 방지할 수 있는 효과가 있다.

도 11 및 도 12는 본 발명에 따라 각 서브픽셀(SP1, SP2, SP3, SP4)에 배치되는 정전기보호부(EEP)의 다양한 구조를 도시한 도면으로써, 정전기보호부(EPP)는 제1 내지 제3 정전기보호부들(EPP1, EPP2, EPP3)로 구성될 수 있다.

상기 제1 내지 제3 정전기보호부들(EPP1, EPP2, EPP3)은 각 서브픽셀의 비발광영역에 배치되는 구동 트랜지스터(DT), 제1 트랜지스터(T1) 및 제2 트랜지스터(T2)들과 서로 대응되는 면적을 가질 수 있다.

예를 들어, 상기 구동 트랜지스터(DT)는 제1 및 제2 트랜지스터들(T1, T2)의 크기보다 크기 때문에 도면에 도시된 바와 같이, 제1 정전기보호부(EPP1)가 제2 및 제3 정전기보호부들(EPP2, EPP3)보다 크게 형성된다.

또한, 각 서브픽셀(SP1, SP2, SP3, SP4)에 배치된 정전기보호부(EEP)는 크기가 가장 큰 제1 정전기보호부(EPP1)들을 중심으로 정전기보호라인(EPL)에 연결되고, 이들은 그라운드(GND)에 공통으로 연결된다.

또한, 각 서브픽셀(SP1, SP2, SP3, SP4)에 배치되는 제2 및 제3 정전기보호부(EPP2, EPP3)는 상기 제1 정전기보호부(EPP1)로부터 인출되는 제1 및 제2 브릿지(BR1, BR2)에 의해 전기적으로 연결된다.

따라서, 각 서브픽셀(SP1, SP2, SP3, SP4)에 배치되는 제1 내지 제3 정전기보호부들(EPP1, EPP2, EPP3)은 정전기보호라인(EPL)에 의해 공통으로 연결되어, 상기 제1 내지 제3 정전기보호부들(EPP1, EPP2, EPP3)도 공통으로 그라운드(GND)에 연결된다.

따라서, 외부로부터 정전기가 유입되거나 표시패널(110) 내부에서 정전기가 발생하더라도 각 서브픽셀(SP1, SP2, SP3, SP4)에 배치되어 있는 구동 트랜지스터(DT), 제1 트랜지스터(T1) 및 제2 트랜지스터(T2)들은 제1 내지 제3 정전기보호부들(EPP1, EPP2, EPP3)로 구성된 정전기보호부(EPP)에 의해 보호될 수 있는 효과가 있다.

상기 정전기보호부(EPP)의 제1 내지 제3 정전기보호부들(EPP1, EPP2, EPP3)은 각 서브픽셀(SP1, SP2, SP3, SP4)의 비발광영역(NEA)에 배치된 구동 트랜지스터(DT), 제1 트랜지스터(T1) 및 제2 트랜지스터(T2)들과 대응되도록 배치되어 있어, 외부로부터 조사되는 광을 차단할 수 있다. 따라서, 상기 정전기보호부(EPP)의 제1 내지 제3 정전기보호부들(EPP1, EPP2, EPP3)은 트랜지스터의 성능 저하를 방지하는 기능도 한다.

도 12를 참조하면, 4개의 서브픽셀들(SP1, SP2, SP3, SP4/SP5, SP6, SP7, SP8)에 대해 일체로 형성된 하나의 정전기보호부(EPP)를 배치하였다. 따라서, 정전기보호부(EPP)는 제1 내지 제4 서브픽셀들(SP1, SP2, SP3, SP4)과 제6 내지 제8 서브픽셀들(SP5, SP6, SP7, SP8)에 각각 배치되고, 이들 정전기보호부(EPP)는 정전기보호라인(EPL)에 의해 전기적으로 연결된다.

상기 제1 내지 제4 서브픽셀들(SP1, SP2, SP3, SP4)는 적색(R), 백색(W), 녹색(G) 및 청색(B) 서브픽셀들이거나 백색(W), 적색(R), 녹색(G) 및 청색(B) 서브픽셀들과 대응되는 서브픽셀 그룹일 수 있다. 상기 제1 내지 제4 서브픽셀들(SP1, SP2, SP3, SP4)은 적색(R), 백색(W), 녹색(G) 및 청색(B) 서브픽셀들에 대한 생성될 수 있는 순서들의 조합의 개수와 대응되도록 다양하게 변형 대응할 수 있다.

또한, 도 12에서는 4개의 서브픽셀들(SP1, SP2, SP3, SP4)의 비발광영역(NEA) 전체에 하나의 정전기보호부(EPP)를 배치하는 구조로 되어 있으나, 이것은 고정된 것이 아니다. 따라서, 2개의 서브픽셀들(SP1, SP2) 단위 또는 3개의 서브픽셀들(SP1, SP2, SP3) 단위 또는 5개의 서브픽셀들(SP1, SP2, SP3, SP4, SP5) 단위와 같은 방식으로 정전기보호부(EPP)를 배치할 수 있다.

이상에서의 설명 및 첨부된 도면은 본 발명의 기술 사상을 예시적으로 나타낸 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 구성의 결합, 분리, 치환 및 변경 등의 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.

100: 유기발광 표시장치
110: 표시패널
120: 데이터 드라이버
130: 게이트 드라이버
140: 타이밍 컨트롤러
EPP: 정전기보호부
EPL: 정전기보호라인

Claims

다수의 데이터 라인과 게이트 라인이 배치되고, 다수의 서브픽셀이 배치된 표시영역과 상기 표시영역의 둘레를 따라 배치된 비표시영역을 구비한 표시패널을 포함하고,
상기 각 서브픽셀은,
유기발광 다이오드가 배치된 발광영역과,
상기 유기발광 다이오드를 구동하기 위해 구동 트랜지스터, 스위칭 트랜지스터, 센싱 트랜지스터 및 스토리지 커패시터가 배치된 비발광영역을 포함하고,
상기 각 서브픽셀의 비발광영역에는 그라운드에 공통으로 연결된 정전기보호부가 배치된 유기발광 표시장치.
제1항에 있어서,
상기 서브픽셀의 비발광영역은,
상기 구동 트랜지스터가 상기 유기발광 다이오드와 접속되고, 상기 스위칭 트랜지스터는 상기 구동 트랜지스터와 상기 데이터 전압을 공급하는 데이터 라인 사이에 연결되며, 상기 센싱 트랜지스터는 상기 구동 트랜지스터와 기준전압라인 사이에 연결되고, 상기 스토리지 커패시터는 상기 구동 트랜지스터의 제1노드와 제2노드 사이에 연결되는 유기발광 표시장치.
제1항에 있어서,
상기 각 서브픽셀에 배치된 정전기보호부들은 정전기보호라인에 의해 공통으로 연결된 유기발광 표시장치.
제1항에 있어서,
상기 정전기보호부는 각 서브픽셀에 배치된 구동 트랜지스터와 대응되도록 배치되는 유기발광 표시장치.
제1항에 있어서,
상기 정전기보호부는 각 서브픽셀의 비발광영역에 배치된 유기발광 표시장치.
제1항에 있어서,
상기 정전기보호부는 제1 내지 제3 정전기보호부들을 구비하고, 상기 제1 내지 제3 정전기보호부들은 각각 구동 트랜지스터, 스위칭 트랜지스터 및 센싱 트랜지스터와 대응되게 중첩 배치된 유기발광 표시장치.
제6항에 있어서,
상기 제2 및 제3 정전기보호부들은 제1 및 제2 브릿지에 의해 상기 제1 정전기보호부와 전기적으로 연결된 유기발광 표시장치.
제1항에 있어서,
상기 정전기보호부는 서로 인접한 2개 이상의 서브픽셀들의 비발광영역들에 공통으로 배치된 유기발광 표시장치.