KR20170025548A - 유기 발광 표시 장치 - Google Patents

유기 발광 표시 장치 Download PDF

Info

Publication number
KR20170025548A
KR20170025548A KR1020150122111A KR20150122111A KR20170025548A KR 20170025548 A KR20170025548 A KR 20170025548A KR 1020150122111 A KR1020150122111 A KR 1020150122111A KR 20150122111 A KR20150122111 A KR 20150122111A KR 20170025548 A KR20170025548 A KR 20170025548A
Authority
KR
South Korea
Prior art keywords
electrode
pad
layer
anode
bonding
Prior art date
Application number
KR1020150122111A
Other languages
English (en)
Other versions
KR102317553B1 (ko
Inventor
한준수
박재희
최정현
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020150122111A priority Critical patent/KR102317553B1/ko
Priority to US15/139,093 priority patent/US9711588B2/en
Priority to CN201610355936.5A priority patent/CN106486605B/zh
Priority to CN201810522389.4A priority patent/CN108615750B/zh
Publication of KR20170025548A publication Critical patent/KR20170025548A/ko
Priority to US15/620,795 priority patent/US10396143B2/en
Application granted granted Critical
Publication of KR102317553B1 publication Critical patent/KR102317553B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H01L51/504—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L27/3209—
    • H01L27/3258—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H01L51/5203—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H10K50/813—Anodes characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/82—Cathodes
    • H10K50/824—Cathodes combined with auxiliary electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/82—Cathodes
    • H10K50/828—Transparent cathodes, e.g. comprising thin metal layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05575—Plural external layers
    • H01L2224/0558—Plural external layers being stacked
    • H01L2227/32—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/302—Details of OLEDs of OLED structures
    • H10K2102/3023—Direction of light emission
    • H10K2102/3026—Top emission
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H10K50/818—Reflective anodes, e.g. ITO combined with thick metallic layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명의 일 실시예에 따른 유기 발광 표시 장치는 기판의 패드 영역에 구비된 제1 패드부 및 제2 패드부를 포함하고, 상기 제1 패드부는 제1 본딩부 및 제1 링크부를 포함하고, 상기 제2 패드부는 제2 본딩부, 콘택부, 및 제2 링크부를 포함한다.

Description

유기 발광 표시 장치{ORGANIC LIGHT EMITTING DISPLAY DEVICE}
본 발명은 유기 발광 표시 장치에 관한 것으로서, 보다 구체적으로는 상부 발광 방식 유기 발광 표시 장치에 관한 것이다.
유기 발광 표시 장치(OLED)는 자발광 소자로서, 소비전력이 낮고, 고속의 응답 속도, 높은 발광 효율, 높은 휘도 및 광시야각을 가지고 있다.
유기 발광 표시 장치(OLED)는 유기 발광 소자를 통해 발광된 광의 투과 방향에 따라 상부 발광 방식(top emission type)과 하부 발광 방식(bottom emission type)으로 나뉜다. 상기 하부 발광 방식은 발광층과 화상 표시면 사이에 회로 소자가 위치하기 때문에 상기 회로 소자로 인해서 개구율이 저하되는 단점이 있는 반면에, 상기 상부 발광 방식은 발광층과 화상 표시면 사이에 회로 소자가 위치하지 않기 때문에 개구율이 향상되는 장점이 있다.
도 1은 종래의 상부 발광 방식 유기 발광 표시 장치의 개략적인 단면도이다.
도 1에서 알 수 있듯이, 기판(10) 상의 액티브 영역(Active Area; AA)에는 액티브층(11), 게이트 절연막(12), 게이트 전극(13), 층간 절연막(14), 소스 전극(15) 및 드레인 전극(16)을 포함하는 박막 트랜지스터층(T)이 형성되어 있고, 상기 박막 트랜지스터층(T) 상에 패시베이션층(20)과 평탄화층(30)이 차례로 형성되어 있다.
상기 평탄화층(30) 상에는 애노드 전극(40)과 보조 전극(50)이 형성되어 있다. 상기 보조 전극(50)은 후술하는 캐소드(Cathode) 전극(80)의 저항을 줄이는 역할을 한다.
상기 애노드 전극(40)과 보조 전극(50) 상에는 뱅크(60)가 형성되어 화소 영역이 정의되고, 상기 뱅크(60)에 의해 정의된 화소 영역 내에는 유기 발광층(70)이 형성되어 있고, 상기 유기 발광층(70) 상에는 캐소드 전극(80)이 형성되어 있다.
상부 발광 방식의 경우 상기 유기 발광층(70)에서 발광된 광이 상기 캐소드 전극(80)을 통과하여 진행하게 된다. 따라서, 상기 캐소드 전극(80)은 투명한 도전물을 이용하여 형성되며, 그로 인해서 상기 캐소드 전극(80)의 저항이 커지는 문제가 발생한다. 이와 같은 캐소드 전극(80)의 저항을 줄이기 위해서 캐소드 전극(80)을 상기 보조 전극(50)에 연결하는 것이다.
상기 기판(10) 상의 패드 영역(Pad Area; PA)에는 상기 게이트 절연막(12)이 형성되어 있고, 상기 게이트 절연막(12) 상에 제1 신호 패드(90)가 형성되어 있고, 상기 제1 신호 패드(90) 상에 층간 절연막(14)이 형성되어 있다.
상기 층간 절연막(14) 상에는 제2 신호 패드(95)가 형성되어 있다. 상기 제2 신호 패드(95)는 상기 층간 절연막(14)에 형성된 콘택홀을 통해서 상기 제1 신호 패드(90)와 연결되어 있다.
상기 제2 신호 패드(95) 상에는 상기 패시베이션층(20)이 형성되어 있다. 상기 패시베이션층(20)에는 홀이 구비되어 있어, 상기 홀을 통해서 상기 제2 신호 패드(95)가 외부로 노출된다. 상기 제2 신호 패드(95)는 외부의 구동 회로와 연결되어야 하기 때문에, 상기 패시베이션층(20)에 홀을 형성하여 상기 제2 신호 패드(95)를 외부로 노출시키는 것이다.
본 발명자는 전술한 도 1에 따른 종래의 상부 발광 방식 유기 발광 표시 장치에서 제2 신호 패드(95)가 부식되는 문제를 해결하기 위해서 후술하는 도 3에서와 같이 제2 신호 패드(95)를 가리도록 패드 전극(500, 600)을 형성하는 방안을 고안하였다. 그러나, 도 3에 따른 구조를 적용할 경우 패드 영역에서의 본딩 공정이 어려울 수 있다. 따라서, 본 발명은 패드 영역에서의 본딩 공정을 용이하게 할 수 있는 상부 발광 방식의 유기 발광 표시 장치를 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위해서, 본 발명의 일 실시예에 따른 유기 발광 표시 장치는 기판의 패드 영역에 구비된 제1 패드부 및 제2 패드부를 포함하고, 상기 제1 패드부는 제1 본딩부 및 제1 링크부를 포함하고, 상기 제2 패드부는 제2 본딩부, 콘택부, 및 제2 링크부를 포함한다.
이상과 같은 본 발명에 따르면 다음과 같은 효과가 있다.
본 발명의 일 실시예에 따르면, 제2 패드부가 제2 본딩부, 브릿지부, 콘택부, 및 제2 링크부를 포함하고 있기 때문에, 상기 제2 본딩부에서 콘택 영역을 줄일 수 있어 상기 제2 본딩부의 폭을 줄일 수 있다. 그에 따라, 복수 개의 제2 본딩부들 사이의 간격을 넓일 수 있어 패드 영역에서의 본딩 공정이 용이하게 되는 장점이 있다.
도 1은 종래의 상부 발광 방식 유기 발광 표시 장치의 개략적인 단면도이다.
도 2는 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 개략도이다.
도 3은 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 단면도이다.
도 4는 본 발명의 일 실시예에 따른 액정 표시 장치의 패드 영역을 도시한 평면도이다.
도 5는 본 발명의 다른 실시예에 따른 액정 표시 장치의 패드 영역을 도시한 평면도이다.
도 6은 도 5의 A-A라인의 일 실시예에 따른 단면도이다.
도 7은 도 5의 B-B라인 또는 C-C라인의 일 실시예에 따른 단면도이다.
도 8은 도 5의 B-B라인 또는 C-C라인의 다른 실시예에 따른 단면도이다.
도 9는 도 5의 D-D라인의 일 실시예에 따른 단면도이다.
도 10은 도 5의 D-D라인의 다른 실시예에 따른 단면도이다.
도 11은 도 5의 E-E라인의 일 실시예에 따른 단면도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
본 발명의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서 상에서 언급한 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.
구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.
위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.
시간 관계에 대한 설명일 경우, 예를 들어, '~후에', '~에 이어서', '~다음에', '~전에' 등으로 시간적 선후 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 연속적이지 않은 경우도 포함할 수 있다.
제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성 요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있다.
본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.
이하, 도면을 참조로 본 발명의 바람직한 실시예에 대해서 상세히 설명하기로 한다.
도 2는 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 개략도이다.
도 2에서 알 수 있듯이, 본 발명의 일 실시예에 따른 유기 발광 표시 장치는 액티브 영역(Active Area; AA) 및 패드 영역(Pad Area; PA)을 포함하여 이루어진다. 상기 패드 영역(PA)는 상기 액티브 영역(AA)의 외 주변에 마련된다.
상기 액티브 영역(AA)에는 게이트 라인(GL)과 센싱 제어 라인(SCL)이 제1 방향, 예로서 가로 방향으로 서로 이격 배열되어 있고, 전원 라인(VDD), 제1 데이터 라인(DL1), 제2 데이터 라인(DL2), 및 기준 라인(Ref)이 제2 방향, 예로서 세로 방향으로 서로 이격 배열되어 있다.
상기 가로 방향으로 배열된 게이트 라인(GL)과 센싱 제어 라인(SCL) 및 상기 세로 방향을 배열된 전원 라인(VDD)과 제1 데이터 라인(DL1)의 조합에 의해서 제1 화소(P1)가 정의된다. 또한 상기 가로 방향으로 배열된 게이트 라인(GL)과 센싱 제어 라인(SCL) 및 상기 세로 방향을 배열된 제2 데이터 라인(DL2)과 기준 라인(Ref)의 조합에 의해서 제2 화소(P2)가 정의된다. 이와 같은 구조의 경우 서로 인접하는 상기 제1 화소(P1)와 상기 제2 화소(P2)가 상기 전원 라인(VDD)과 상기 기준 라인(Ref)을 공유할 수 있기 때문에, 전체적으로 라인(line) 수를 줄일 수 있는 장점이 있다.
상기 제1 화소(P1) 및 상기 제2 화소(P2) 각각에는 스위칭 박막 트랜지스터(T1), 구동 박막 트랜지스터(T2), 센싱 박막 트랜지스터(T3), 커패시터(C), 및 유기 발광 다이오드(OLED)가 구성되어 있다.
상기 스위칭 박막 트랜지스터(T1)는 상기 게이트 라인(GL)에 공급되는 게이트 신호에 따라 스위칭되어 상기 제1 및 제2 데이터 라인(DL1, DL2)으로부터 공급되는 데이터 전압을 상기 구동 박막 트랜지스터(T2)에 공급한다.
상기 구동 박막 트랜지스터(T2)는 상기 스위칭 박막 트랜지스터(T1)로부터 공급되는 데이터 전압에 따라 스위칭되어 상기 전원 라인(VDD)에서 공급되는 전원으로부터 데이터 전류를 생성하여 상기 발광 다이오드(OLED)에 공급한다.
상기 센싱 박막 트랜지스터(T3)는 화질 저하의 원인이 되는 상기 구동 박막 트랜지스터(T2)의 문턱 전압 편차를 센싱하기 위한 것으로서, 이와 같은 문턱 전압 편차의 센싱은 센싱 모드에서 수행한다. 이와 같은 센싱 박막 트랜지스터(T3)는 상기 센싱 제어 라인(SCL)에서 공급되는 센싱 제어 신호에 응답하여 상기 구동 박막 트랜지스터(T2)의 전압을 상기 기준 라인(Ref)으로 공급한다.
상기 커패시터(C)는 상기 구동 박막 트랜지스터(T2)에 공급되는 데이터 전압을 한 프레임 동안 유지시키는 것으로서, 상기 구동 박막 트랜지스터(T2)의 게이트 전극 및 소스 전극에 각각 연결된다.
상기 발광 다이오드(OLED)는 상기 구동 박막 트랜지스터(T2)에서 공급되는 데이터 전류에 따라 소정의 광을 발광한다. 상기 발광 다이오드(OLED)는 제1 전극, 발광층, 및 제2 전극을 포함하여 이루어지는데, 상기 제1 전극은 상기 구동 박막 트랜지스터(T2)의 소스 전극과 연결되고, 상기 제2 전극은 저전원 라인(VSS)과 연결된다. 상기 제1 전극은 양극(anode)로 기능하고, 상기 제2 전극은 음극(cathode)로 기능할 수 있다.
도 3은 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 단면도이다.
도 3에서 알 수 있듯이, 본 발명의 일 실시예에 따른 유기 발광 표시 장치는 기판(100) 상에 구비된 액티브 영역(Active Area; AA) 및 패드 영역(Pad Area; PA)을 포함하여 이루어진다.
상기 기판(100) 상의 액티브 영역(AA)에는 박막 트랜지스터층(T), 패시베이션층(165), 제1 평탄화층(171)과 제2 평탄화층(172), 제1 애노드 전극(180)과 제2 애노드 전극(200), 제1 보조 전극(190)과 제2 보조 전극(210), 뱅크(220), 격벽(230), 유기 발광층(240), 및 캐소드 전극(250)이 형성되어 있다.
상기 박막 트랜지스터층(T)에 형성된 박막 트랜지스터는 전술한 도 2의 구동 박막 트랜지스터(T2)에 해당한다. 상기 박막 트랜지스터층(T)은 액티브층(110), 게이트 절연막(120), 게이트 전극(130), 층간 절연막(140), 소스 전극(150) 및 드레인 전극(160)을 포함하여 이루어진다.
상기 액티브층(110)은 상기 게이트 전극(130)과 중첩되도록 상기 기판(100) 상에 형성된다. 상기 액티브층(110)은 실리콘계 반도체 물질로 이루어질 수도 있고 산화물계 반도체 물질로 이루어질 수도 있다. 도시하지는 않았지만, 상기 기판(100)과 상기 액티브층(110) 사이에 차광막이 추가로 형성될 수 있으며, 이 경우 상기 기판(100)의 하면을 통해서 입사되는 외부광이 상기 차광막에 의해서 차단됨으로써 상기 액티브층(110)이 외부광에 의해서 손상되는 문제가 방지될 수 있다.
상기 게이트 절연막(120)은 상기 액티브층(110) 상에 형성된다. 상기 게이트 절연막(120)은 상기 액티브층(110)과 게이트 전극(130)을 절연시키는 기능을 수행한다. 상기 게이트 절연막(120)은 무기 절연 물질 예를 들어, 실리콘 산화막(SiOX), 실리콘 질화막(SiNX), 또는 이들의 다중막으로 이루어질 수 있으나, 반드시 그에 한정되는 것은 아니다. 상기 게이트 절연막(120)은 상기 패드 영역(PA)까지 연장될 수 있다.
상기 게이트 전극(130)은 상기 게이트 절연막(120) 상에 형성된다. 상기 게이트 전극(130)은 상기 게이트 절연막(120)을 사이에 두고 상기 액티브층(110)과 중첩되도록 형성된다. 상기 게이트 전극(130)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층일 수 있으나, 반드시 그에 한정되는 것은 아니다.
상기 층간 절연막(140)은 상기 게이트 전극(130) 상에 형성된다. 상기 층간 절연막(140)은 상기 게이트 절연막(120)과 동일한 무기 절연 물질 예를 들어, 실리콘 산화막(SiOX), 실리콘 질화막(SiNX), 또는 이들의 다중막으로 형성될 수 있지만, 반드시 그에 한정되는 것은 아니다. 상기 층간 절연막(140)은 상기 패드 영역(PA)까지 연장될 수 있다.
상기 소스 전극(150) 및 드레인 전극(160)은 상기 층간 절연막(140) 상에서 서로 마주하도록 형성된다. 전술한 게이트 절연막(120)과 층간 절연막(140)에는 상기 액티브층(110)의 일단 영역을 노출시키는 제1 콘택홀(CH1) 및 상기 액티브층(110)의 타단 영역을 노출시키는 제2 콘택홀(CH2)이 구비되어 있고, 상기 소스 전극(150)은 상기 제2 콘택홀(CH2)을 통해서 상기 액티브층(110)의 타단 영역과 연결되고, 상기 드레인 전극(160)은 상기 제1 콘택홀(CH1)을 통해서 상기 액티브층(110)의 일단 영역과 연결된다.
상기 소스 전극(150)은 하부 소스 전극(151) 및 상부 소스 전극(152)을 포함하여 이루어질 수 있다.
상기 하부 소스 전극(151)은 상기 층간 절연막(140)과 상기 상부 소스 전극(152) 사이에 형성되어 상기 층간 절연막(140)과 상기 상부 소스 전극(152) 사이의 접착력을 증진시키는 역할을 할 수 있다. 또한, 상기 하부 소스 전극(151)은 상기 상부 소스 전극(152)의 하면을 보호함으로써 상기 상부 소스 전극(152)의 하면이 부식되는 것을 방지할 수 있다. 따라서, 상기 하부 소스 전극(151)의 산화도는 상기 상부 소스 전극(152)의 산화도보다 작을 수 있다. 즉, 상기 하부 소스 전극(151)을 이루는 물질이 상기 상부 소스 전극(152)을 이루는 물질보다 내식성이 강한 물질로 이루어질 수 있다. 이와 같이, 상기 하부 소스 전극(151)은 접착력 증진층 또는 부식 방지층의 역할을 수행하는 것으로서, 몰리브덴과 티타늄의 합금(MoTi)으로 이루어질 수 있지만, 반드시 그에 한정되는 것은 아니다.
상기 상부 소스 전극(152)은 상기 하부 소스 전극(151)의 상면에 형성된다. 상기 상부 소스 전극(152)은 저항이 낮은 금속인 구리(Cu)로 이루어질 수 있지만, 반드시 그에 한정되는 것은 아니다. 상기 상부 소스 전극(152)은 상기 하부 소스 전극(151)에 비하여 상대적으로 저항이 낮은 금속으로 이루어질 수 있다. 상기 소스 전극(150)의 전체 저항을 줄이기 위해서 상기 상부 소스 전극(152)의 두께는 상기 하부 소스 전극(151)의 두께보다 두껍게 형성되는 것이 바람직할 수 있다.
상기 드레인 전극(160)은 전술한 소스 전극(150)과 유사하게 하부 드레인 전극(161) 및 상부 드레인 전극(162)을 포함하여 이루어질 수 있다.
상기 하부 드레인 전극(161)은 상기 층간 절연막(140)과 상기 상부 드레인 전극(162) 사이에 형성되어 상기 층간 절연막(140)과 상기 상부 드레인 전극(162) 사이의 접착력을 증진시키는 역할을 수행하며 또한 상기 상부 드레인 전극(162)의 하면이 부식되는 것을 방지할 수 있다. 따라서, 상기 하부 드레인 전극(161)의 산화도는 상기 상부 드레인 전극(162)의 산화도보다 작을 수 있다. 즉, 상기 하부 드레인 전극(161)을 이루는 물질이 상기 상부 드레인 전극(162)을 이루는 물질보다 내식성이 강한 물질로 이루어질 수 있다. 이와 같이, 상기 하부 드레인 전극(161)은 전술한 하부 소스 전극(151)과 동일한 몰리브덴과 티타늄의 합금(MoTi)으로 이루어질 수 있지만, 반드시 그에 한정되는 것은 아니다.
상기 상부 드레인 전극(162)은 상기 하부 드레인 전극(161)의 상면에 형성되며, 전술한 상부 소스 전극(152)과 동일한 구리(Cu)로 이루어질 수 있지만, 반드시 그에 한정되는 것은 아니다. 상기 상부 드레인 전극(162)의 두께는 상기 하부 드레인 전극(161)의 두께보다 두껍게 형성되는 것이 상기 드레인 전극(160)의 전체 저항을 줄이는데 바람직할 수 있다.
상기 상부 드레인 전극(162)은 상기 상부 소스 전극(152)과 동일한 물질 및 동일한 두께로 형성될 수 있고, 상기 하부 드레인 전극(161)은 상기 하부 소스 전극(151)과 동일한 물질 및 동일한 두께로 형성될 수 있으며, 이 경우 드레인 전극(160)과 소스 전극(150)을 동일한 공정을 통해 동시에 형성할 수 있는 장점이 있다.
이상과 같은 박막 트랜지스터층(T)의 구성은 도시된 구조로 한정되지 않고, 당업자에게 공지된 구성으로 다양하게 변형 가능하다. 예로서, 도면에는 게이트 전극(130)이 액티브층(110)의 위에 형성되는 탑 게이트 구조(Top Gate) 구조를 도시하였지만, 게이트 전극(130)이 액티브층(110)의 아래에 형성되는 바텀 게이트 구조(Bottom Gate) 구조로 이루어질 수도 있다.
상기 패시베이션층(165)은 상기 박막 트랜지스터층(T) 상에, 보다 구체적으로는, 상기 소스 전극(150) 및 드레인 전극(160)의 상면 상에 형성되어 있다. 상기 패시베이션층(165)은 상기 박막 트랜지스터층(T)을 보호하는 기능을 하며, 이와 같은 패시베이션층(165)은 무기 절연 물질 예를 들어, 실리콘 산화막(SiOX) 또는 실리콘 질화막(SiNX)으로 이루어질 수 있으나, 반드시 그에 한정되는 것은 아니다. 상기 패시베이션층(165)은 상기 패드 영역(PA)까지 연장될 수 있다.
상기 제1 평탄화층(171)은 상기 패시베이션층(165) 상에 형성된다. 상기 제1 평탄화층(171)은 상기 박막 트랜지스터(T)가 구비되어 있는 상기 기판(100) 상부를 평탄하게 해주는 기능을 수행한다. 상기 제1 평탄화층(171)은 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin) 등의 유기 절연물로 이루어질 수 있으나, 반드시 그에 한정되는 것은 아니다. 상기 제1 평탄화층(171)은 상기 패드 영역(PA)까지 연장되지 않을 수 있다.
상기 제1 애노드 전극(180)과 상기 제1 보조 전극(190)은 상기 제1 평탄화층(171) 상에 형성되어 있다. 즉, 상기 제1 애노드 전극(180)과 상기 제1 보조 전극(190)은 동일한 층에 형성된다. 전술한 패시베이션층(165)과 제1 평탄화층(171)에는 상기 소스 전극(150)을 노출시키는 제3 콘택홀(CH3)이 구비되어 있으며, 상기 제3 콘택홀(CH3)을 통하여 상기 소스 전극(150)과 상기 제1 애노드 전극(180)이 연결된다.
상기 제1 애노드 전극(180)은 제1 하부 애노드 전극(181), 제1 상부 애노드 전극(182), 및 제1 커버 애노드 전극(183)을 포함하여 이루어질 수 있다.
상기 제1 하부 애노드 전극(181)은 상기 평탄화층(170)과 상기 제1 상부 애노드 전극(182) 사이에 형성되어 상기 평탄화층(170)과 상기 제1 상부 애노드 전극(182) 사이의 접착력을 증진시키는 역할을 할 수 있다. 또한, 상기 제1 하부 애노드 전극(181)은 상기 제1 상부 애노드 전극(182)의 하면을 보호함으로써 상기 제1 상부 애노드 전극(182)의 하면이 부식되는 것을 방지할 수 있다. 따라서, 상기 제1 하부 애노드 전극(181)의 산화도는 상기 제1 상부 애노드 전극(182)의 산화도보다 작을 수 있다. 즉, 상기 제1 하부 애노드 전극(181)을 이루는 물질이 상기 제1 상부 애노드 전극(182)을 이루는 물질보다 내식성이 강한 물질로 이루어질 수 있다. 또한, 상기 제1 하부 애노드 전극(181)은 상기 상부 소스 전극(152)의 상면을 보호함으로써 상기 상부 소스 전극(152)의 상면이 부식되는 것을 방지할 수 있다. 따라서, 상기 제1 하부 애노드 전극(181)의 산화도는 상기 상부 소스 전극(152)의 산화도보다 작을 수 있다. 즉, 상기 제1 하부 애노드 전극(181)을 이루는 물질이 상기 상부 소스 전극(152)을 이루는 물질보다 내식성이 강한 물질로 이루어질 수 있다. 이와 같이, 상기 제1 하부 애노드 전극(181)이 상기 상부 소스 전극(152)의 상면 부식을 방지할 수 있기 때문에, 상기 소스 전극(150)을 전술한 2층 구조로 형성하는 것이 가능하다. 상기 제1 하부 애노드 전극(181)은 접착력 증진층 또는 부식 방지층의 역할을 수행하는 것으로서, 몰리브덴과 티타늄의 합금(MoTi)으로 이루어질 수 있지만, 반드시 그에 한정되는 것은 아니다.
상기 제1 상부 애노드 전극(182)은 상기 제1 하부 애노드 전극(181)과 상기 제1 커버 애노드 전극(183) 사이에 형성된다. 상기 제1 상부 애노드 전극(182)은 저항이 낮은 금속인 구리(Cu)로 이루어질 수 있지만, 반드시 그에 한정되는 것은 아니다. 상기 제1 상부 애노드 전극(182)은 상기 제1 하부 애노드 전극(181) 및 상기 제1 커버 애노드 전극(183)에 비하여 상대적으로 저항이 낮은 금속으로 이루어질 수 있다. 상기 제1 애노드 전극(180)의 전체 저항을 줄이기 위해서 상기 제1 상부 애노드 전극(182)의 두께는 상기 제1 하부 애노드 전극(181) 및 상기 제1 커버 애노드 전극(183) 각각의 두께보다 두껍게 형성되는 것이 바람직할 수 있다.
상기 제1 커버 애노드 전극(183)은 상기 제1 상부 애노드 전극(182) 상에 형성되어 있다. 상기 제1 커버 애노드 전극(183)은 상기 제1 상부 애노드 전극(182)의 상면 및 측면을 덮도록 형성됨으로써 상기 제1 상부 애노드 전극(182)이 부식되는 것을 방지한다. 따라서, 상기 제1 커버 애노드 전극(183)의 산화도는 상기 제1 상부 애노드 전극(182)의 산화도보다 작을 수 있다. 즉, 상기 제1 커버 애노드 전극(183)을 이루는 물질이 상기 제1 상부 애노드 전극(182)을 이루는 물질보다 내식성이 강한 물질로 이루어질 수 있다.
상기 제1 커버 애노드 전극(183)은 상기 제1 하부 애노드 전극(181)의 측면까지 덮도록 형성될 수 있다. 이때, 상기 제1 커버 애노드 전극(183)의 산화도는 상기 제1 하부 애노드 전극(181)의 산화도보다 작을 수 있다. 즉, 상기 제1 커버 애노드 전극(183)을 이루는 물질이 상기 제1 하부 애노드 전극(181)을 이루는 물질보다 내식성이 강한 물질로 이루어질 수 있다. 이와 같은 제1 커버 애노드 전극(183)은 ITO와 같은 투명 도전물로 이루어질 수 있지만, 반드시 그에 한정되는 것은 아니다.
상기 제1 보조 전극(190)은 전술한 제1 애노드 전극(180)과 유사하게 제1 하부 보조 전극(191), 제1 상부 보조 전극(192), 및 제1 커버 보조 전극(193)을 포함하여 이루어질 수 있다.
상기 제1 하부 보조 전극(191)은 상기 평탄화층(170)과 상기 제1 상부 보조 전극(192) 사이에 형성되어 상기 평탄화층(170)과 상기 제1 상부 보조 전극(192) 사이의 접착력을 증진시키는 역할을 수행하며 또한 상기 제1 상부 보조 전극(192)의 하면이 부식되는 것을 방지할 수 있다. 따라서, 상기 제1 하부 보조 전극(191)의 산화도는 상기 제1 상부 보조 전극(192)의 산화도보다 작을 수 있다. 즉, 상기 제1 하부 보조 전극(191)을 이루는 물질이 상기 제1 상부 보조 전극(192)을 이루는 물질보다 내식성이 강한 물질로 이루어질 수 있다. 이와 같이, 상기 제1 하부 보조 전극(191)은 전술한 제1 하부 애노드 전극(181)과 동일한 몰리브덴과 티타늄의 합금(MoTi)으로 이루어질 수 있지만, 반드시 그에 한정되는 것은 아니다.
상기 제1 상부 보조 전극(192)은 상기 제1 하부 보조 전극(191)과 제1 커버 보조 전극(193) 사이에 형성되며, 전술한 제1 상부 애노드 전극(182)과 동일한 구리(Cu)로 이루어질 수 있지만, 반드시 그에 한정되는 것은 아니다. 상대적으로 저항이 낮은 제1 상부 보조 전극(192)의 두께는 상대적으로 저항이 높은 제1 하부 보조 전극(191) 및 제1 커버 보조 전극(193) 각각의 두께보다 두껍게 형성되는 것이 제1 보조 전극(190)의 전체 저항을 줄일 수 있어 바람직하다.
상기 제1 커버 보조 전극(193)은 상기 제1 상부 보조 전극(192) 상에 형성되어 있다. 상기 제1 커버 보조 전극(193)은 상기 제1 상부 보조 전극(192)의 상면 및 측면을 덮도록 형성됨으로써 상기 제1 상부 보조 전극(192)이 부식되는 것을 방지한다. 따라서, 상기 제1 커버 보조 전극(193)의 산화도는 상기 제1 상부 보조 전극(192)의 산화도보다 작을 수 있다. 즉, 상기 제1 커버 보조 전극(193)을 이루는 물질이 상기 제1 상부 보조 전극(192)을 이루는 물질보다 내식성이 강한 물질로 이루어질 수 있다.
상기 제1 커버 보조 전극(193)은 상기 제1 하부 보조 전극(191)의 측면까지 덮도록 형성될 수 있다. 이때, 상기 제1 커버 보조 전극(193)의 산화도는 상기 제1 하부 보조 전극(191)의 산화도보다 작을 수 있다. 즉, 상기 제1 커버 보조 전극(193)을 이루는 물질이 상기 제1 하부 보조 전극(191)을 이루는 물질보다 내식성이 강한 물질로 이루어질 수 있다. 이와 같은 제1 커버 보조 전극(193)은 ITO와 같은 투명 도전물로 이루어질 수 있지만, 반드시 그에 한정되는 것은 아니다.
상기 제1 커버 보조 전극(193)은 상기 제1 커버 애노드 전극(183)과 동일한 물질 및 동일한 두께로 형성될 수 있고, 상기 제1 상부 보조 전극(192)은 상기 제1 상부 애노드 전극(182)과 동일한 물질 및 동일한 두께로 형성될 수 있고, 상기 제1 하부 보조 전극(191)은 상기 제1 하부 애노드 전극(181)과 동일한 물질 및 동일한 두께로 형성될 수 있으며, 이 경우 제1 보조 전극(190)과 제1 애노드 전극(180)을 동일한 공정을 통해 동시에 형성할 수 있는 장점이 있다.
상기 제2 평탄화층(172)은 상기 제1 보조 전극(190)과 제1 애노드 전극(180) 상에 형성된다. 상기 제2 평탄화층(172)은 전술한 제1 평탄화층(171)과 함께 기판(100) 상부를 평탄하게 해주는 기능을 수행한다. 상기 제2 평탄화층(172)은 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin) 등의 유기 절연물로 이루어질 수 있으나, 반드시 그에 한정되는 것은 아니다. 상기 제2 평탄화층(172)은 상기 패드 영역(PA)까지 연장되지 않을 수 있다.
상기 제2 평탄화층(172)에는 제4 콘택홀(CH4)과 제5 콘택홀(CH5)이 구비되어 있다. 상기 제4 콘택홀(CH4)에 의해서 상기 제1 애노드 전극(180)이 노출되고, 상기 제5 콘택홀(CH5)에 의해서 상기 제1 보조 전극(190)이 노출된다.
상기 제2 애노드 전극(200)은 상기 제2 평탄화층(172) 상에 형성된다. 상기 제2 애노드 전극(200)은 상기 제4 콘택홀(CH4)을 통해서 상기 제1 애노드 전극(180)과 연결된다. 상기 제2 애노드 전극(200)은 상기 유기 발광층(240)에서 발광된 광을 상부 방향으로 반사시키는 역할을 하며, 따라서, 반사도가 우수한 물질을 포함하여 이루어진다. 이와 같은 제2 애노드 전극(200)은 제2 하부 애노드 전극(201), 제2 중앙 애노드 전극(202), 및 제2 상부 애노드 전극(203)을 포함하여 이루어질 수 있다.
상기 제2 하부 애노드 전극(201)은 상기 제1 애노드 전극(180)과 상기 제2 중앙 애노드 전극(202) 사이에 형성된다. 상기 제2 하부 애노드 전극(201)은 상기 제2 중앙 애노드 전극(202)의 하면을 보호함으로써 상기 제2 중앙 애노드 전극(202)의 하면이 부식되는 것을 방지한다. 따라서, 상기 제2 하부 애노드 전극(201)의 산화도는 상기 제2 중앙 애노드 전극(202)의 산화도보다 작을 수 있다. 즉, 상기 제2 하부 애노드 전극(201)을 이루는 물질이 상기 제2 중앙 애노드 전극(202)을 이루는 물질보다 내식성이 강한 물질로 이루어질 수 있다. 이와 같은 제2 하부 애노드 전극(201)은 ITO와 같은 투명 도전물로 이루어질 수 있지만, 반드시 그에 한정되는 것은 아니다.
상기 제2 중앙 애노드 전극(202)은 상기 제2 하부 애노드 전극(201)과 상기 제2 상부 애노드 전극(203) 사이에 형성된다. 상기 제2 중앙 애노드 전극(202)은 상기 제2 하부 애노드 전극(201) 및 상기 제2 상부 애노드 전극(203)보다 저항이 낮고 반사도가 우수한 물질로 이루어지며, 예로서 은(Ag)으로 이루어질 수 있지만, 반드시 그에 한정되는 것은 아니다. 상대적으로 저항이 낮은 제2 중앙 애노드 전극(202)의 두께는 상대적으로 저항이 높은 제2 하부 애노드 전극(201) 및 제2 상부 애노드 전극(203) 각각의 두께보다 두껍게 형성되는 것이 제2 애노드 전극(200)의 전체 저항을 줄일 수 있어 바람직할 수 있다.
상기 제2 상부 애노드 전극(203)은 상기 제2 중앙 애노드 전극(202)의 상면에 형성되어, 상기 제2 중앙 애노드 전극(202)의 상면이 부식되는 것을 방지할 수 있다. 따라서, 상기 제2 상부 애노드 전극(203)의 산화도는 상기 제2 중앙 애노드 전극(202)의 산화도보다 작을 수 있다. 즉, 상기 제2 상부 애노드 전극(203)을 이루는 물질이 상기 제2 중앙 애노드 전극(202)을 이루는 물질보다 내식성이 강한 물질로 이루어질 수 있다. 이와 같은 제2 상부 애노드 전극(203)은 ITO와 같은 투명 도전물로 이루어질 수 있지만, 반드시 그에 한정되는 것은 아니다.
상기 제2 보조 전극(210)은 상기 제2 애노드 전극(200)과 동일하게 상기 제2 평탄화층(172) 상에 형성된다. 상기 제2 보조 전극(210)은 상기 제5 콘택홀(CH5)을 통해서 상기 제1 보조 전극(190)과 연결된다. 상기 제2 보조 전극(210)은 상기 제1 보조 전극(190)과 함께 상기 캐소드 전극(250)의 저항을 낮추는 역할을 한다.
이와 같은 제2 보조 전극(210)은 제2 하부 보조 전극(211), 제2 중앙 보조 전극(212), 및 제2 상부 보조 전극(213)을 포함하여 이루어질 수 있다.
상기 제2 하부 보조 전극(211)은 상기 제1 보조 전극(190)과 상기 제2 중앙 보조 전극(212) 사이에 형성된다. 상기 제2 하부 보조 전극(211)은 상기 제2 중앙 보조 전극(212)의 하면을 보호함으로써 상기 제2 중앙 보조 전극(212)의 하면이 부식되는 것을 방지한다. 따라서, 상기 제2 하부 보조 전극(211)의 산화도는 상기 제2 중앙 보조 전극(102)의 산화도보다 작을 수 있다. 즉, 상기 제2 하부 보조 전극(211)을 이루는 물질이 상기 제2 중앙 보조 전극(212)을 이루는 물질보다 내식성이 강한 물질로 이루어질 수 있다. 이와 같은 제2 하부 보조 전극(211)은 ITO와 같은 투명 도전물로 이루어질 수 있지만, 반드시 그에 한정되는 것은 아니다.
상기 제2 중앙 보조 전극(212)은 상기 제2 하부 보조 전극(211)과 상기 제2 상부 보조 전극(213) 사이에 형성된다. 상기 제2 중앙 보조 전극(212)은 상기 제2 하부 보조 전극(211) 및 상기 제2 상부 보조 전극(213)보다 저항이 낮고 반사도가 우수한 물질로 이루어지며, 예로서 은(Ag)으로 이루어질 수 있지만, 반드시 그에 한정되는 것은 아니다. 상대적으로 저항이 낮은 제2 중앙 보조 전극(212)의 두께는 상대적으로 저항이 높은 제2 하부 보조 전극(211) 및 제2 상부 보조 전극(213) 각각의 두께보다 두껍게 형성되는 것이 제2 보조 전극(210)의 전체 저항을 줄일 수 있어 바람직할 수 있다.
상기 제2 상부 보조 전극(213)은 상기 제2 중앙 보조 전극(212)의 상면에 형성되어, 상기 제2 중앙 보조 전극(212)의 상면이 부식되는 것을 방지할 수 있다. 따라서, 상기 제2 상부 보조 전극(213)의 산화도는 상기 제2 중앙 보조 전극(212)의 산화도보다 작을 수 있다. 즉, 상기 제2 상부 보조 전극(213)을 이루는 물질이 상기 제2 중앙 보조 전극(212)을 이루는 물질보다 내식성이 강한 물질로 이루어질 수 있다. 이와 같은 제2 상부 보조 전극(213)은 ITO와 같은 투명 도전물로 이루어질 수 있지만, 반드시 그에 한정되는 것은 아니다.
상기 제2 상부 보조 전극(213)은 상기 제2 상부 애노드 전극(203)과 동일한 물질 및 동일한 두께로 형성되고, 상기 제2 중앙 보조 전극(212)은 상기 제2 중앙 애노드 전극(202)과 동일한 물질 및 동일한 두께로 형성되고, 상기 제2 하부 보조 전극(211)은 상기 제2 하부 애노드 전극(201)과 동일한 물질 및 동일한 두께로 형성될 수 있으며, 이 경우 제2 보조 전극(210)과 제2 애노드 전극(200)을 동일한 공정을 통해 동시에 형성할 수 있는 장점이 있다.
본 발명의 일 실시예에 따르면 상기 캐소드 전극(250)의 저항을 낮추기 위해서 서로 연결되는 제1 보조전극(190)과 제2 보조 전극(210)의 2개의 보조 전극을 형성함으로써, 요구되는 보조 전극의 저항 특성을 보다 용이하게 조절할 수 있다.
보다 구체적으로 설명하면, 상기 제2 보조 전극(210)은 상기 제2 애노드 전극(200)과 동일한 층에 형성되기 때문에 제2 보조 전극(210)의 폭을 증가시키면 상기 제2 애노드 전극(200)의 폭을 줄여야 하고 그 경우 표시장치의 화소 영역이 줄어드는 단점이 있기 때문에, 상기 제2 보조 전극(210)의 폭을 증가시키는 데는 한계가 있다. 이에, 본 발명의 일 실시예에 따르면, 상기 제2 보조 전극(210) 아래에 상기 제2 보조 전극(210)과 연결되는 제1 보조 전극(190)을 추가로 형성함으로써 화소 영역이 줄어들지 않으면서도 상기 캐소드 전극(150)의 저항을 효과적으로 낮출 수 있다.
상기 제1 보조 전극(190)은 제1 애노드 전극(180)과 동일한 층에 형성되는데, 상기 제1 애노드 전극(180)은 상기 소스 전극(150) 및 상기 제2 애노드 전극(200) 사이를 연결하는 역할을 하는 것이기 때문에, 상기 제1 애노드 전극(180)의 폭을 줄일 수 있고, 그에 따라, 상기 제1 보조 전극(190)의 폭을 증가시킬 수 있다. 즉, 상기 제1 보조 전극(190)의 폭을 상기 제1 애노드 전극(180)의 폭보다 크게 형성할 수 있고, 더 나아가 상기 제1 보조 전극(190)이 상기 제2 애노드 전극(200)과 오버랩되도록 상기 제1 보조 전극(190)의 폭을 증가시킬 수 있으며, 그에 따라 상기 캐소드 전극(150)의 저항을 보다 효과적으로 낮출 수 있다.
상기 뱅크(220)는 상기 제2 애노드 전극(200) 및 상기 제2 보조 전극(210) 상에 형성된다.
상기 뱅크(220)는 상기 제2 애노드 전극(200)의 상면을 노출시키면서 상기 제2 애노드 전극(200)의 일측 및 타측 상에 형성된다. 상기 뱅크(220)가 상기 제2 애노드 전극(200)의 상면을 노출시키도록 형성됨으로써 화상이 디스플레이되는 영역을 확보할 수 있다. 또한, 상기 뱅크(220)가 상기 제2 애노드 전극(200)의 일측 및 타측 상에 형성됨으로써, 부식에 취약한 상기 제2 중앙 애노드 전극(202)의 측면이 외부로 노출되는 것이 방지되어 상기 제2 중앙 애노드 전극(202)의 측면이 부식되는 것을 방지할 수 있다.
상기 뱅크(220)는 상기 제2 보조 전극(210)의 상면을 노출시키면서 상기 제2 보조 전극(210)의 일측 및 타측 상에 형성된다. 상기 뱅크(220)가 상기 제2 보조 전극(210)의 상면을 노출시키도록 형성됨으로써 상기 제2 보조 전극(210)과 상기 캐소드 전극(250) 사이의 전기적 연결 공간을 확보할 수 있다. 또한, 상기 뱅크(220)가 상기 제2 보조 전극(210)의 일측 및 타측 상에 형성됨으로써, 부식에 취약한 상기 제2 중앙 보조 전극(212)의 측면이 외부로 노출되는 것이 방지되어 상기 제2 중앙 보조 전극(212)의 측면이 부식되는 것을 방지할 수 있다.
또한, 상기 뱅크(220)는 상기 제2 애노드 전극(200)과 상기 제2 보조 전극(210) 사이에 형성되어 상기 제2 애노드 전극(200)과 상기 제2 보조 전극(210)을 서로 절연시킨다. 이와 같은 뱅크(220)는 폴리이미드 수지(polyimide resin), 아크릴 수지(acryl resin), 벤조사이클로뷰텐(BCB) 등과 같은 유기절연물로 이루어질 수 있으나, 반드시 그에 한정되는 것은 아니다.
상기 격벽(230)은 상기 제2 보조 전극(210) 상에 형성되어 있다. 상기 격벽(230)은 상기 뱅크(220)와 소정 거리를 두고 이격되어 있으며, 상기 격벽(230)과 뱅크(220) 사이의 이격된 공간을 통해서 상기 제2 보조 전극(210)과 상기 캐소드 전극(250)이 서로 전기적으로 연결된다. 상기 격벽(230)을 형성하지 않고 상기 제2 보조 전극(210)과 상기 캐소스 전극(250)을 전기적으로 연결할 수도 있다. 그러나, 상기 격벽(230)을 형성하게 되면, 상기 유기 발광층(240)을 보다 용이하게 증착 형성할 수 있는 장점이 있다. 이에 대해서 보다 구체적으로 설명하면 다음과 같다.
만약, 상기 격벽(230)을 형성하지 않을 경우에는 상기 유기 발광층(240)에 의해서 상기 제2 보조 전극(210)의 상면이 가려지지 않도록 하기 위해서 상기 유기 발광층(240)을 증착할 때 상기 제2 보조 전극(210)의 상면을 가리는 마스크 패턴이 필요하게 된다. 그러나, 상기 격벽(230)을 형성한 경우에는 상기 유기 발광층(240)의 증착시 상기 격벽(230)의 상면이 처마(eaves)와 같은 역할을 함으로써 처마(eaves) 아래 영역에는 상기 유기 발광층(240)이 증착되지 않게 되어 상기 제2 보조 전극(210)의 상면을 가리는 마스크 패턴이 필요 없게 된다. 즉, 정면에서 본 경우를 기준으로, 처마의 역할을 하는 상기 격벽(230)의 상면이 상기 격벽(230)과 상기 뱅크(220) 사이의 이격된 공간을 가리도록 구성할 경우, 상기 유기 발광층(240)이 상기 격벽(230)과 상기 뱅크(220) 사이의 이격된 공간으로 침투하지 않게 되어 상기 격벽(230)과 상기 뱅크(220) 사이의 이격된 공간에서 상기 제2 보조 전극(210)이 노출될 수 있다. 특히, 상기 유기 발광층(240)은 증발법(Evaporation)과 같은 증착 물질의 직진성이 우수한 증착 공정을 통해 형성할 수 있기 때문에, 상기 유기 발광층(240)의 증착 공정시 상기 격벽(230)과 상기 뱅크(220) 사이의 이격된 공간으로 상기 유기 발광층(240)이 증착되지 않게 된다.
상술한 바와 같이 상기 격벽(230)의 상면이 처마(eaves) 역할을 하기 위해서, 상기 격벽(230)의 상면의 폭은 상기 격벽(230)의 하면의 폭보다 크게 형성된다. 상기 격벽(230)은 하부의 제1 격벽(231)과 상부의 제2 격벽(232)을 포함하여 이루어질 수 있다. 상기 제1 격벽(231)은 상기 제2 보조 전극(210)의 상면에 형성되며, 상기 뱅크(220)와 동일한 물질로 동일한 공정을 통해 형성할 수 있다. 상기 제2 격벽(232)은 상기 제1 격벽(231)의 상면에 형성된다. 상기 제2 격벽(232)의 상면의 폭은 상기 제2 격벽(232)의 하면의 폭보다 크게 형성되며, 특히 상기 제2 격벽(232)의 상면이 상기 격벽(230)과 상기 뱅크(220) 사이의 이격된 공간을 가리도록 구성됨으로써 처마(eaves) 역할을 수행할 수 있다.
상기 유기 발광층(240)은 상기 제2 애노드 전극(200) 상에 형성된다. 상기 유기 발광층(240)은 정공 주입층(Hole Injecting Layer), 정공 수송층(Hole Transporting Layer), 발광층(Emitting Layer), 전자 수송층(Electron Transporting Layer), 및 전자 주입층(Electron Injecting Layer)을 포함하여 이루어질 수 있다. 상기 유기 발광층(240)은 구조는 당업계에 공지된 다양한 형태로 변경될 수 있다.
상기 유기 발광층(240)은 상기 뱅크(220)의 상면까지 연장될 수 있다. 다만, 상기 유기 발광층(240)은 상기 제2 보조 전극(210)의 상면을 가리면서 상기 제2 보조 전극(210)의 상면까지 연장되지는 않는다. 상기 유기 발광층(240)이 상기 제2 보조 전극(210)의 상면을 가리게 되면 상기 제2 보조 전극(210)과 상기 캐소드 전극(250) 사이의 전기적 연결이 어려워지기 때문이다. 전술한 바와 같이, 상기 유기 발광층(240)은 상기 제2 보조 전극(210)의 상면을 가리는 마스크 없이 증착 공정을 통해 형성할 수 있으며, 이 경우 상기 유기 발광층(240)은 상기 격벽(230)의 상면에도 형성될 수 있다.
상기 캐소드 전극(250)은 상기 유기 발광층(240) 상에 형성되어 있다. 상기 캐소드 전극(250)은 광이 방출되는 면에 형성되기 때문에 투명한 도전물질로 이루어진다. 상기 캐소드 전극(250)은 투명한 도전물질로 이루어지기 때문에 저항이 높게 되고, 따라서 상기 캐소드 전극(250)의 저항을 줄이기 위해서 상기 캐소드 전극(250)은 상기 제2 보조 전극(210)과 연결된다. 즉, 상기 캐소드 전극(250)은 상기 격벽(230)과 상기 뱅크(220) 사이의 이격된 공간을 통해서 상기 제2 보조 전극(210)과 연결되어 있다. 상기 캐소드 전극(250)은 스퍼터링(Sputtering)과 같은 증착 물질의 직진성이 좋지 않은 증착 공정을 통해 형성할 수 있기 때문에, 상기 캐소드 전극(250)의 증착 공정시 상기 격벽(230)과 상기 뱅크(220) 사이의 이격된 공간으로 상기 캐소드 전극(250)이 증착될 수 있다.
도면에 도시되지는 않았으나, 상기 캐소드 전극(250) 상에는 밀봉층(encapsulation layer)이 추가로 형성되어 수분의 침투를 방지할 수 있다. 상기 밀봉층은 당업계에 공지된 다양한 재료가 이용될 수 있다. 또한, 도시하지는 않았지만, 상기 캐소드 전극(250) 상에 각 화소별로 컬러 필터가 추가로 형성될 수도 있으며, 이 경우에는 상기 유기 발광층(240)에서 화이트(white) 광이 발광될 수 있다.
상기 기판(100) 상의 패드 영역(PA)에는 게이트 절연막(120), 제1 신호 패드(300), 층간 절연막(140), 제2 신호 패드(400), 패시베이션층(165), 제1 패드 전극(500), 및 제2 패드 전극(600)이 형성되어 있다.
상기 게이트 절연막(120)은 상기 기판(100) 상에 형성되어 있다. 상기 게이트 절연막(120)은 상기 액티브 영역(AA)으로부터 연장되어 상기 패드 영역(PA)의 전체 면 상에 형성되어 있다.
상기 제1 신호 패드(300)는 상기 게이트 절연막(120) 상에 형성되어 있다. 상기 제1 신호 패드(300)는 전술한 액티브 영역(AA)의 상기 게이트 전극(130)과 동일한 층에서 동일한 물질로 이루어질 수 있다.
상기 층간 절연막(140)은 상기 제1 신호 패드(300) 상에 형성되어 있다. 상기 층간 절연막(140)은 상기 액티브 영역(AA)으로부터 연장되어 상기 패드 영역(PA) 상에 형성되어 있다. 상기 층간 절연막(140)에는 제6 콘택홀(CH6)이 구비되어 있어, 상기 제6 콘택홀(CH6)을 통해서 상기 제1 신호 패드(300)가 노출된다.
상기 제2 신호 패드(400)는 상기 층간 절연막(140) 상에 형성되어 있다. 상기 제2 신호 패드(400)는 상기 제6 콘택홀(CH6)을 통해서 상기 제1 신호 패드(300)와 연결된다. 상기 제2 신호 패드(400)는 전술한 액티브 영역(AA)의 소스 전극(150) 및 드레인 전극(160)과 동일한 층에 형성될 수 있다.
상기 제2 신호 패드(400)는 제2 하부 신호 패드(401) 및 제2 상부 신호 패드(402)를 포함하여 이루어질 수 있다.
상기 제2 하부 신호 패드(401)는 상기 층간 절연막(140)과 상기 제2 상부 신호 패드(402) 사이에 형성되어 상기 층간 절연막(140)과 상기 제2 상부 신호 패드(402) 사이의 접착력을 증진시키는 역할을 할 수 있다. 또한, 상기 제2 하부 신호 패드(401)는 상기 제2 상부 신호 패드(402)의 하면이 부식되는 것을 방지할 수 있다. 따라서, 상기 제2 하부 신호 패드(401)의 산화도는 상기 제2 상부 신호 패드(402)의 산화도보다 작을 수 있다. 즉, 상기 제2 하부 신호 패드(401)를 이루는 물질이 상기 제2 상부 신호 패드(402)를 이루는 물질보다 내식성이 강한 물질로 이루어질 수 있다. 이와 같이, 상기 제2 하부 신호 패드(401)는 전술한 하부 소스 전극(151) 또는 하부 드레인 전극(161)과 동일한 몰리브덴과 티타늄의 합금(MoTi)으로 이루어질 수 있지만, 반드시 그에 한정되는 것은 아니다.
상기 제2 상부 신호 패드(402)는 상기 제2 하부 신호 패드(401)의 상면에 형성된다. 상기 제2 상부 신호 패드(402)는 저항이 낮은 금속인 구리(Cu)로 이루어질 수 있지만, 반드시 그에 한정되는 것은 아니다. 상기 제2 상부 신호 패드(402)는 상기 제2 하부 신호 패드(401)에 비하여 상대적으로 저항이 낮은 금속으로 이루어질 수 있으며, 상기 제2 신호 패드(400)의 전체 저항을 줄이기 위해서 상기 제2 상부 신호 패드(402)의 두께는 상기 제2 하부 신호 패드(401)의 두께보다 두껍게 형성되는 것이 바람직할 수 있다.
상기 제2 상부 신호 패드(402)는 상기 상부 소스 전극(152) 및/또는 상기 상부 드레인 전극(162)과 동일한 물질 및 동일한 두께로 형성될 수 있고, 상기 제2 하부 신호 패드(401)는 상기 하부 소스 전극(151) 및/또는 상기 하부 드레인 전극(161)과 동일한 물질 및 동일한 두께로 형성될 수 있으며, 이 경우 제2 신호 패드(400)와 상기 소스 전극(150) 및/또는 상기 드레인 전극(160)을 동일한 공정을 통해 동시에 형성할 수 있는 장점이 있다.
상기 패시베이션층(165)은 상기 제2 신호 패드(400) 상에 형성되어 있다. 상기 패시베이션층(165)은 상기 액티브 영역(AA)으로부터 연장되어 있다. 상기 패시베이션층(165)에는 상기 제2 신호 패드(400)의 일부를 노출시키는 제7 콘택홀(CH7)이 구비되어 있다.
상기 제1 패드 전극(500)은 상기 패시베이션층(165) 상에 형성되어 있다. 상기 제1 패드 전극(500)은 상기 제7 콘택홀(CH7)을 통하여 상기 제2 신호 패드(400)와 연결된다.
상기 제1 패드 전극(500)은 상기 제2 신호 패드(400)의 상면을 보호한다. 상기 제2 신호 패드(400)의 상면은 상대적으로 부식에 취약한 제2 상부 신호 패드(402)로 이루어지기 때문에, 상기 제1 패드 전극(500)이 상기 제7 콘택홀(CH7)을 통해서 노출된 상기 제2 상부 신호 패드(402)의 상면을 가리도록 형성됨으로써 상기 제2 상부 신호 패드(402)의 부식을 방지하게 된다. 이와 같이, 상기 제1 패드 전극(500)이 상기 제2 상부 신호 패드(402)의 상면 부식을 방지할 수 있기 때문에, 상기 제2 신호 패드(400)를 전술한 2층 구조로 형성하는 것이 가능하다.
상기 제1 패드 전극(500), 특히 제1 커버 패드 전극(503)의 산화도는 상기 제2 상부 신호 패드(402)의 산화도보다 작을 수 있다. 즉, 상기 제1 패드 전극(500)을 이루는 물질, 특히 제1 커버 패드 전극(503)을 이루는 물질이 상기 제2 상부 신호 패드(402)를 이루는 물질보다 내식성이 강한 물질로 이루어질 수 있다.
상기 제1 패드 전극(500)은 전술한 제1 애노드 전극(180) 및/또는 제1 보조 전극(190)과 동일한 물질 및 동일한 두께로 형성할 수 있으며, 이 경우 상기 제1 패드 전극(500)과 상기 제1 애노드 전극(180) 및/또는 제1 보조 전극(190)을 동일한 마스크 공정을 통해 패턴 형성할 수 있는 장점이 있다.
상기 제1 패드 전극(500)은 제1 하부 패드 전극(501), 제1 상부 패드 전극(502), 및 제1 커버 패드 전극(503)을 포함하여 이루어진다.
상기 제1 하부 패드 전극(501)은 제7 콘택홀(CH7)을 통해서 상기 제2 상부 신호 패드(402)의 상면을 덮도록 형성됨으로써 상기 제2 상부 신호 패드(402)의 부식을 방지하게 된다. 따라서, 상기 제1 하부 패드 전극(501)의 산화도는 상기 제2 상부 신호 패드(402)의 산화도보다 작을 수 있다. 즉, 상기 제1 하부 패드 전극(501)을 이루는 물질이 상기 제2 상부 신호 패드(402)를 이루는 물질보다 내식성이 강한 물질로 이루어질 수 있다. 이와 같이, 상기 제1 하부 패드 전극(501)이 상기 제2 상부 신호 패드(402)의 상면 부식을 방지할 수 있기 때문에, 상기 제2 신호 패드(400)를 전술한 2층 구조로 형성하는 것이 가능하다. 상기 제1 하부 패드 전극(501)은 전술한 제1 하부 애노드 전극(181) 및/또는 제1 하부 보조 전극(191)과 동일한 몰리브덴과 티타늄의 합금(MoTi)으로 이루어질 수 있지만, 반드시 그에 한정되는 것은 아니다. 상기 제1 하부 패드 전극(501)은 전술한 제1 하부 애노드 전극(181) 및/또는 제1 하부 보조 전극(191)과 동일한 물질 및 동일한 두께로 형성할 수 있으며, 이 경우 상기 제1 하부 패드 전극(501)과 상기 제1 하부 애노드 전극(181) 및/또는 제1 하부 보조 전극(191)을 동일한 마스크 공정을 통해 패턴 형성할 수 있는 장점이 있다.
상기 제1 상부 패드 전극(502)은 상기 제1 하부 패드 전극(501)과 제1 커버 패드 전극(503) 사이에 형성되어 있다. 상기 제1 상부 패드 전극(502)은 저항이 낮은 금속인 구리(Cu)로 이루어질 수 있지만, 반드시 그에 한정되는 것은 아니다. 상기 제1 상부 패드 전극(502)은 상기 제1 하부 패드 전극(501)과 제1 커버 패드 전극(503)에 비하여 상대적으로 저항이 낮은 금속으로 이루어질 수 있으며, 상기 제1 패드 전극(500)의 전체 저항을 줄이기 위해서 상기 제1 상부 패드 전극(502)의 두께는 상기 제1 하부 패드 전극(501)과 제1 커버 패드 전극(503) 각각의 두께보다 두껍게 형성되는 것이 바람직할 수 있다. 상기 제1 상부 패드 전극(502)은 전술한 제1 상부 애노드 전극(182) 및/또는 제1 상부 보조 전극(192)과 동일한 물질 및 동일한 두께로 형성할 수 있으며, 이 경우 상기 제1 상부 패드 전극(502)과 상기 제1 상부 애노드 전극(182) 및/또는 제1 상부 보조 전극(192)을 동일한 마스크 공정을 통해 패턴 형성할 수 있는 장점이 있다.
상기 제1 커버 패드 전극(503)은 상기 제1 상부 패드 전극(502) 상에 형성되어 있다. 상기 제1 커버 패드 전극(503)은 상기 제1 상부 패드 전극(502)의 상면 및 측면을 덮도록 형성됨으로써 상기 제1 상부 패드 전극(502)이 부식되는 것을 방지한다. 즉, 상기 제1 커버 패드 전극(503)은 상기 제1 상부 패드 전극(502)이 외부로 노출되지 않도록 한다. 따라서, 상기 제1 커버 패드 전극(503)의 산화도는 상기 제1 상부 패드 전극(502)의 산화도보다 작을 수 있다. 즉, 상기 제1 커버 패드 전극(503)을 이루는 물질이 상기 제1 상부 패드 전극(502)을 이루는 물질보다 내식성이 강한 물질로 이루어질 수 있다.
상기 제1 커버 패드 전극(503)은 상기 제1 하부 패드 전극(501)의 측면까지 덮도록 형성될 수 있다. 이때, 상기 제1 커버 패드 전극(503)의 산화도는 상기 제1 하부 패드 전극(501)의 산화도보다 작을 수 있다. 즉, 상기 제1 커버 패드 전극(503)을 이루는 물질이 상기 제1 하부 패드 전극(501)을 이루는 물질보다 내식성이 강한 물질로 이루어질 수 있다. 이와 같은 제1 커버 패드 전극(503)은 ITO와 같은 투명 도전물로 이루어질 수 있지만, 반드시 그에 한정되는 것은 아니다. 상기 제1 커버 패드 전극(503)은 전술한 제1 커버 애노드 전극(183) 및/또는 제1 커버 보조 전극(193)과 동일한 물질 및 동일한 두께로 형성할 수 있으며, 이 경우 상기 제1 커버 패드 전극(503)과 상기 제1 커버 애노드 전극(183) 및/또는 제1 커버 보조 전극(193)을 동일한 마스크 공정을 통해 패턴 형성할 수 있는 장점이 있다.
상기 제2 패드 전극(600)은 상기 제1 패드 전극(500) 상에 형성되어 있다. 상기 제2 패드 전극(600)은 상기 제1 패드 전극(500)의 상면에 직접 접촉하고 있다. 상기 제2 패드 전극(600)은 외부로 노출되어 외부의 구동부와 연결된다.
상기 제2 패드 전극(600)은 제2 하부 패드 전극(601), 제2 중앙 패드 전극(602), 및 제2 상부 패드 전극(603)을 포함하여 이루어질 수 있다.
상기 제2 하부 패드 전극(601)은 상기 제1 커버 패드 전극(503)과 상기 제2 중앙 패드 전극(602) 사이에 형성된다. 상기 제2 하부 패드 전극(601)은 상기 제2 중앙 패드 전극(602)의 하면을 보호함으로써 상기 제2 중앙 패드 전극(602)의 하면이 부식되는 것을 방지한다. 따라서, 상기 제2 하부 패드 전극(601)의 산화도는 상기 제2 중앙 패드 전극(602)의 산화도보다 작을 수 있다. 즉, 상기 제2 하부 패드 전극(601)을 이루는 물질이 상기 제2 중앙 패드 전극(602)을 이루는 물질보다 내식성이 강한 물질로 이루어질 수 있다. 이와 같은 제2 하부 패드 전극(601)은 ITO와 같은 투명 도전물로 이루어질 수 있지만, 반드시 그에 한정되는 것은 아니다.
상기 제2 중앙 패드 전극(602)은 상기 제2 하부 패드 전극(601)과 상기 제2 상부 패드 전극(603) 사이에 형성된다. 상기 제2 중앙 패드 전극(602)은 상기 제2 하부 패드 전극(601) 및 상기 제2 상부 패드 전극(603)보다 저항이 낮고 반사도가 우수한 물질로 이루어지며, 예로서 은(Ag)으로 이루어질 수 있지만, 반드시 그에 한정되는 것은 아니다. 상대적으로 저항이 낮은 제2 중앙 패드 전극(602)의 두께는 상대적으로 저항이 높은 제2 하부 패드 전극(601) 및 제2 상부 패드 전극(603) 각각의 두께보다 두껍게 형성되는 것이 제2 패드 전극(600)의 전체 저항을 줄일 수 있어 바람직할 수 있다.
상기 제2 상부 패드 전극(603)은 상기 제2 중앙 패드 전극(602)의 상면에 형성되어, 상기 제2 중앙 패드 전극(602)의 상면이 부식되는 것을 방지할 수 있다. 따라서, 상기 제2 상부 패드 전극(603)의 산화도는 상기 제2 중앙 패드 전극(602)의 산화도보다 작을 수 있다. 즉, 상기 제2 상부 패드 전극(603)을 이루는 물질이 상기 제2 중앙 패드 전극(602)을 이루는 물질보다 내식성이 강한 물질로 이루어질 수 있다. 이와 같은 제2 상부 패드 전극(603)은 ITO와 같은 투명 도전물로 이루어질 수 있지만, 반드시 그에 한정되는 것은 아니다.
상기 제2 상부 패드 전극(603)은 상기 제2 상부 애노드 전극(203) 및/또는 상기 제2 상부 보조 전극(213)과 동일한 물질 및 동일한 두께로 형성되고, 상기 제2 중앙 패드 전극(602)은 상기 제2 중앙 애노드 전극(202) 및/또는 상기 제2 중앙 보조 전극(212)과 동일한 물질 및 동일한 두께로 형성되고, 상기 제2 하부 패드 전극(601)은 상기 제2 하부 애노드 전극(201) 및/또는 상기 제2 하부 보조 전극(211)과 동일한 물질 및 동일한 두께로 형성될 수 있으며, 이 경우 상기 제2 패드 전극(600), 제2 보조 전극(210), 및 제2 애노드 전극(200)을 동일한 공정을 통해 동시에 형성할 수 있는 장점이 있다.
도 4는 본 발명의 일 실시예에 따른 액정 표시 장치의 패드 영역(PA)을 도시한 평면도이다.
도 4에서 알 수 있듯이, 패드 영역(PA)에는 제1 패드부(PAD1), 제2 패드부(PAD2), 제3 패드부(PAD3), 및 제4 패드부(PAD4)가 형성되어 있다.
상기 제1 패드부(PAD1)는 전술한 액티브 영역(AA)의 전원 라인(VDD)과 연결되고, 상기 제2 패드부(PAD2)는 전술한 액티브 영역(AA)의 제1 데이터 라인(DL1)과 연결되고, 상기 제3 패드부(PAD3)는 전술한 액티브 영역(AA)의 제2 데이터 라인(DL2)과 연결되고, 상기 제4 패드부(PAD4)는 전술한 액티브 영역(AA)의 기준 라인(Ref)과 연결될 수 있다.
상기 제1 패드부(PAD1), 제2 패드부(PAD2), 제3 패드부(PAD3), 및 제4 패드부(PAD4) 각각은 본딩부와 링크부를 포함하여 이루어진다.
상기 본딩부는 외부의 구동회로와 본딩되는 부분이고, 상기 링크부는 상기 본딩부를 전술한 액티브 영역(AA)에 연결하는 부분이다. 상기 본딩부에는 복수의 콘택홀 영역(CH)이 형성되어 있다. 상기 복수의 콘택홀 영역(CH) 각각에는 전술한 제6 콘택홀(CH6) 및 제7 콘택홀(CH7)이 구비되어 있다. 즉, 도 4에서 상기 콘택홀 영역(CH)을 가로지르는 I-I라인의 단면은 전술한 도 3의 패드 영역(PA)의 단면에 해당한다. 따라서, 상기 복수의 콘택홀 영역(CH) 각각에는 전술한 도 3에서와 같이 제1 신호 패드(300), 제6 콘택홀(CH6)을 통해 상기 제1 신호 패드(300)와 연결되는 제2 신호 패드(400), 제7 콘택홀(CH7)을 통해 상기 제2 신호 패드(400)와 연결되는 제1 패드 전극(500), 및 상기 제1 패드 전극과 연결되는 제2 패드 전극(600)이 형성되어 있다.
이와 같이, 상기 복수의 콘택홀 영역(CH)에서는 상기 제6 콘택홀(CH6)과 상기 제7 콘택홀(CH7)이 형성됨과 더불어 상기 제1 신호 패드(300), 제2 신호 패드(400), 제1 패드 전극(500), 및 제2 패드 전극(600)이 차례로 적층되어야 한다. 따라서, 각각의 층들의 공정마진 등을 고려할 때 상기 본딩부의 폭을 줄이는데 한계가 있다. 그에 따라 각각의 본딩부들 사이의 간격(H)이 줄어들 수밖에 없어, 상기 본딩부에 외부의 구동회로를 본딩하는 공정시 불량이 발생할 가능성이 있다.
따라서, 상기 본딩부들 사이의 간격(H)을 넓힐 수 있는 방안이 요구되며, 이하에서는 상기 본딩부들 사이의 간격(H)을 넓힐 수 있는 본 발명의 다른 실시예에 따른 유기 발광 표시 장치에 대해서 설명하기로 한다.
도 5는 본 발명의 다른 실시예에 따른 액정 표시 장치의 패드 영역(PA)을 도시한 평면도이다.
도 5에서 알 수 있듯이, 패드 영역(PA)에는 제1 패드부(PAD1), 제2 패드부(PAD2), 제3 패드부(PAD3), 및 제4 패드부(PAD4)가 형성되어 있다.
상기 제1 패드부(PAD1)는 전술한 액티브 영역(AA)의 전원 라인(VDD)과 연결되고, 상기 제2 패드부(PAD2)는 전술한 액티브 영역(AA)의 제1 데이터 라인(DL1)과 연결되고, 상기 제3 패드부(PAD3)는 전술한 액티브 영역(AA)의 제2 데이터 라인(DL2)과 연결되고, 상기 제4 패드부(PAD4)는 전술한 액티브 영역(AA)의 기준 라인(Ref)과 연결될 수 있다.
상기 제1 패드부(PAD1)는 제1 본딩부와 제1 링크부를 포함하여 이루어진다. 또한, 상기 제2 패드부(PAD2), 제3 패드부(PAD3), 및 제4 패드부(PAD4) 각각은 제2 본딩부, 브릿지부, 콘택부, 및 제2 링크부를 포함하여 이루어진다.
상기 제1 본딩부 및 상기 제2 본딩부는 외부의 구동회로와 본딩되는 부분이다. 이때, 상기 제1 패드부(PAD1)의 제1 본딩부에는 적어도 하나의 콘택홀 영역(CH)이 형성되어 있지만, 상기 제2 패드부(PAD2), 제3 패드부(PAD3), 및 제4 패드부(PAD4) 각각의 제2 본딩부에는 후술하는 도 7에서와 같이 적어도 하나의 콘택홀 영역(CH)이 형성되지 않거나 또는 후술하는 도 8에서와 같이 제6 콘택홀(CH6)은 형성되지만 제7 콘택홀(CH7)은 형성되지 않을 수 있다.
따라서, 상기 제2 패드부(PAD2), 제3 패드부(PAD3), 및 제4 패드부(PAD4) 각각의 제2 본딩부의 폭(W1)을 줄일 수 있다. 결국, 도 5에 도시한 실시예는 전술한 도 4에 도시한 실시예에 비하여 제2 본딩부들 사이의 간격(H)을 넓힐 수 있고, 그에 따라, 상기 제1 및 제2 본딩부에 외부의 구동회로를 본딩하는 공정시 불량 발생을 방지할 수 있다.
상기 제2 패드부(PAD2), 제3 패드부(PAD3), 및 제4 패드부(PAD4) 각각에 구비된 브릿지부는 상기 제2 본딩부와 상기 콘택부를 연결하는 것이다. 상기 브릿지부에도 콘택홀 영역(CH)은 구비되지 않거나 또는 후술하는 도 8에서와 같이 제6 콘택홀(CH6)은 형성되지만 제 7 콘택홀(CH7)은 형성되지 않을 수 있다. 그에 따라, 상기 브릿지부의 폭(W2)도 줄일 수 있다. 특히, 상기 브릿지부의 폭(W2)은 상기 제2 본딩부(W1)의 폭보다 작게 형성할 수 있다. 상기 제2 본딩부는 외부의 구동회로가 본딩되는 부분이므로 본딩을 위해 상기 제2 본딩부의 폭(W1)은 일정 폭 이상이 되지만, 상기 브릿지부는 본딩되는 부분이 아니라 단지 상기 제2 본딩부와 콘택부를 연결하는 역할을 하는 부분이므로 상기 브릿지부의 폭(W2)을 상기 제2 본딩부의 폭(W1)보다 작게 형성할 수 있다. 경우에 따라서, 상기 브릿지부는 생략도 가능하다.
상기 제2 패드부(PAD2), 제3 패드부(PAD3), 및 제4 패드부(PAD4) 각각에 구비된 콘택부는 상기 브릿지부와 상기 제2 링크부 사이에 구비되어 있다. 상기 제2 패드부(PAD2), 제3 패드부(PAD3), 및 제4 패드부(PAD4) 각각에 구비된 콘택부에는 적어도 하나의 콘택홀 영역(CH)이 형성되어 있고, 상기 적어도 하나의 콘택홀 영역(CH) 각각에는 전술한 제6 콘택홀(CH6)과 제7 콘택홀(CH7)이 형성되어 있다. 이와 같이, 도 5에 도시한 실시예에 따르면, 상기 제2 패드부(PAD2), 제3 패드부(PAD3), 및 제4 패드부(PAD4) 각각에서 상기 적어도 하나의 콘택홀 영역(CH)이 상기 콘택부에 형성됨으로써, 상기 제2 본딩부의 폭(W1)을 줄일 수 있고, 그에 따라 상기 제2 본딩부들 사이의 간격(H)을 넓힐 수 있게 된다. 즉, 본 발명의 일 실시예에 따르면, 상기 제2 본딩부에 형성되는 콘택홀의 개수가 상기 콘택부에 형성되는 콘택홀의 개수보다 작게 되고, 그에 따라 상기 제2 본딩부의 폭(W1)을 줄일 수 있어 결국 상기 제2 본딩부들 사이의 간격(H)을 넓힐 수 있게 된다.
상기 콘택부에는 상기 제6 콘택홀(CH6)과 제7 콘택홀(CH7)이 형성되므로 상기 콘택부의 폭(W3)은 상기 제2 본딩부의 폭(W1)보다 크게 형성된다. 상기 콘택부에서는 외부의 구동회로의 본딩이 이루어지지 않기 때문에, 상기 콘택부의 폭(W3)이 상기 제2 본딩부의 폭(W1)보다 크게 된다 하여도 그로 인해서 공정 불량이 발생할 가능성은 없다.
상기 제1 링크부 및 제2 링크부는 각각 상기 제1 본딩부 및 제2 본딩부를 전술한 액티브 영역(AA)에 연결하는 부분이다. 상기 제1 패드부(PAD1)에 구비된 제1 링크부는 상기 제1 본딩부와 직접 연결되어 있지만, 상기 제2 패드부(PAD2) 내지 제4 패드부(PAD4)에 구비된 제2 링크부는 상기 콘택부와 직접 연결되어 있다. 이와 같이, 상기 제2 패드부(PAD2) 내지 제4 패드부(PAD4)에 있어서, 상기 제2 링크부가 상기 콘택부와 직접 연결되고, 상기 콘택부는 상기 브릿지부를 통해서 상기 제2 본딩부와 연결되기 때문에, 상기 콘택부의 폭(W3)은 증가시키되 상기 제2 본딩부의 폭(W1)은 줄일 수 있게 되어 본딩 공정시 불량 발생을 방지할 수 있는 구조를 얻을 수 있다.
이상과 같이, 도 5에 도시한 실시예에 따르면, 상기 제2 패드부(PAD2), 제3 패드부(PAD3), 및 제4 패드부(PAD4) 각각이 제2 본딩부, 브릿지부, 콘택부, 및 제2 링크부를 포함하고, 상기 콘택부에 콘택홀 영역(CH)을 형성함으로써, 상기 제2 본딩부의 폭(W1)을 줄일 수 있고, 그에 따라 상기 제2 본딩부들 사이의 간격(H)을 넓힐 수 있는 장점이 있다.
한편, 도 5에는 상기 제1 패드부(PAD1)의 제1 본딩부에 복수의 콘택홀 영역(CH)이 형성되고, 상기 제2 패드부(PAD2) 내지 제4 패드부(PAD4)의 제2 본딩부에 복수의 콘택홀 영역(CH)이 형성되지 않은 모습을 도시하였지만, 반드시 그에 한정되는 것은 아니다. 예를 들어, 상기 제3 패드부(PAD3)를 상기 제1 패드부(PAD1)와 동일하게 복수의 콘택홀 영역(CH)을 구비한 제1 본딩부 및 제1 링크부를 포함하도록 형성함으로써, 상기 복수의 콘택홀 영역(CH)이 제1 패드부(PAD1) 내지 제4 패드부(PAD4)에서 전체적으로 지그재그 구조로 이루어질 수도 있다.
이하에서는 상기 제1 본딩부와 제1 링크부를 포함하여 이루어진 제1 패드부(PAD1)의 단면 구조 및 상기 제2 본딩부, 브릿지부, 콘택부, 및 제2 링크부를 포함하여 이루어진 제2 패드부(PAD2), 제3 패드부(PAD3), 및 제4 패드부(PAD4)의 단면 구조에 대해서 설명하기로 한다.
도 6은 도 5의 A-A라인의 단면도로서, 이는 상기 제1 패드부(PAD1)에 구비된 제1 본딩부의 일 실시예에 따른 단면 구조에 해당하는 것이다.
도 6에서 알 수 있듯이, 상기 제1 패드부(PAD1)의 제1 본딩부에는 게이트 절연막(120), 제1 신호 패드(300), 층간 절연막(140), 제2 신호 패드(400), 패시베이션층(165), 제1 패드 전극(500), 및 제2 패드 전극(600)이 형성되어 있다.
상기 게이트 절연막(120)은 상기 기판(100) 상에 형성되어 있다.
상기 제1 신호 패드(300)는 상기 게이트 절연막(120) 상에 형성되어 있다.
상기 층간 절연막(140)은 상기 제1 신호 패드(300) 상에 형성되어 있다. 상기 층간 절연막(140)에는 제6 콘택홀(CH6)이 구비되어 있어, 상기 제6 콘택홀(CH6)을 통해서 상기 제1 신호 패드(300)가 노출된다.
상기 제2 신호 패드(400)는 상기 층간 절연막(140) 상에 형성되어 있다. 상기 제2 신호 패드(400)는 상기 제6 콘택홀(CH6)을 통해서 상기 제1 신호 패드(300)와 연결된다. 상기 제2 신호 패드(400)는 제2 하부 신호 패드(401) 및 제2 상부 신호 패드(402)를 포함하여 이루어질 수 있다.
상기 패시베이션층(165)은 상기 제2 신호 패드(400) 상에 형성되어 있다. 상기 패시베이션층(165)에는 제7 콘택홀(CH7)이 구비되어 있어, 상기 제7 콘택홀(CH7)을 통해서 상기 제2 신호 패드(400)가 노출된다.
상기 제1 패드 전극(500)은 상기 패시베이션층(165) 상에 형성되어 있다. 상기 제1 패드 전극(500)은 상기 제7 콘택홀(CH7)을 통하여 상기 제2 신호 패드(400)와 연결된다. 상기 제1 패드 전극(500)은 제1 하부 패드 전극(501), 제1 상부 패드 전극(502), 및 제1 커버 패드 전극(503)을 포함하여 이루어진다.
상기 제2 패드 전극(600)은 상기 제1 패드 전극(500) 상에 형성되어 있다. 상기 제2 패드 전극(600)은 상기 제1 패드 전극(500)의 상면에 직접 접촉하고 있다. 상기 제2 패드 전극(600)은 외부로 노출되어 외부의 구동부와 연결된다. 상기 제2 패드 전극(600)은 제2 하부 패드 전극(601), 제2 중앙 패드 전극(602), 및 제2 상부 패드 전극(603)을 포함하여 이루어질 수 있다.
이상과 같은 상기 제1 패드부(PAD1)의 제1 본딩부의 단면 구조는 전술한 도 3의 패드 영역(PA)의 단면 구조와 동일하며, 따라서, 각각의 구성에 대한 구체적인 설명은 생략하기로 한다. 이하에서 설명하는 도 7 내지 도 11에 도시한 다양한 실시예에서도 동일한 구성에 대해서는 동일한 도면부호를 부여하였고, 그에 대한 구체적인 설명은 생략하기로 한다.
도 7은 도 5의 B-B라인 또는 C-C라인의 단면도로서, 이는 상기 제2 패드부(PAD2) 내지 제4 패드부(PAD4)에 구비된 제2 본딩부 또는 브릿지부의 일 실시예에 따른 단면 구조에 해당하는 것이다.
도 7에서 알 수 있듯이, 상기 제2 패드부(PAD2) 내지 제4 패드부(PAD4)의 제2 본딩부 또는 브릿지부에는 게이트 절연막(120), 제1 신호 패드(300), 층간 절연막(140), 패시베이션층(165), 제1 패드 전극(500), 및 제2 패드 전극(600)이 차례로 형성되어 있다.
상기 제2 패드부(PAD2) 내지 제4 패드부(PAD4)의 제2 본딩부 또는 브릿지부는 상기 층간 절연막(140)에 제6 콘택홀(CH6)이 형성되지 않고, 상기 패시베이션층(165)에 제7 콘택홀(CH7)이 형성되지 않고, 제2 신호 패드(400)가 형성되지 않은 점에서 전술한 상기 제1 패드부(PAD1)의 본딩부와 상이하다. 경우에 따라서, 상기 제1 신호 패드(300)도 생략이 가능하고, 상기 제1 패드 전극(500)과 상기 제2 패드 전극(600)중 어느 하나도 생략이 가능하다. 즉, 상기 제2 패드부(PAD2) 내지 제4 패드부(PAD4)의 제2 본딩부 및 브릿지부는 외부의 구동회로와 연결될 수 있는 적어도 하나의 패드 전극(500, 600)을 구비하면 충분하다.
다만, 상기 제1 패드부(PAD1)의 제1 본딩부와 상기 제2 패드부(PAD2) 내지 제4 패드부(PAD4)의 제2 본딩부 사이에 단차가 크게 발생하면 본딩 공정시 불량이 발생할 가능성이 있으므로, 상기 제1 패드부(PAD1)의 제1 본딩부와 상기 제2 패드부(PAD2) 내지 제4 패드부(PAD4)의 제2 본딩부 사이에 단차가 크게 발생하지 않도록 하는 것이 바람직하다.
후술하는 도 8은 상기 제1 패드부(PAD1)의 제1 본딩부와 상기 제2 패드부(PAD2) 내지 제4 패드부(PAD4)의 제2 본딩부 사이에 단차를 최소화할 수 있도록 구성한 상기 제2 패드부(PAD2) 내지 제4 패드부(PAD4)의 제2 본딩부의 단면 구조를 도시한 것이다.
도 8은 도 5의 B-B라인 또는 C-C라인의 단면도로서, 이는 상기 제2 패드부(PAD2) 내지 제4 패드부(PAD4)에 구비된 제2 본딩부 또는 브릿지부의 다른 실시예에 따른 단면 구조에 해당하는 것이다.
도 8에서 알 수 있듯이, 상기 제2 패드부(PAD2) 내지 제4 패드부(PAD4)의 제2 본딩부 또는 브릿지부에는 게이트 절연막(120), 제1 신호 패드(300), 층간 절연막(140), 제2 신호 패드(400), 패시베이션층(165), 제1 패드 전극(500), 및 제2 패드 전극(600)이 차례로 형성되어 있다.
상기 층간 절연막(140)에 제6 콘택홀(CH6)이 형성되어 있고, 상기 제6 콘택홀(CH6)을 통해서 상기 제2 신호 패드(400)와 상기 제1 신호 패드(300)가 서로 연결되어 있다.
이와 같은 도 8의 구조는 상기 패시베이션층(165)에 제7 콘택홀(CH7)이 형성되지 않은 점에서 전술한 상기 제1 패드부(PAD1)의 제1 본딩부와 상이하며, 따라서, 도 8의 구조는 전술한 도 7에 따른 구조에 비하여 상기 제1 패드부(PAD1)의 제1 본딩부와의 단차를 최소화할 수 있는 장점이 있다.
전술한 도 7에 따른 구조의 경우에는 상기 제2 패드부(PAD2) 내지 제4 패드부(PAD4)에 구비된 제2 본딩부 또는 브릿지부에 콘택홀 영역(CH)이 형성되어 있지 않은 반면에, 도 8에 따른 구조의 경우에 있어서는 상기 제2 패드부(PAD2) 내지 제4 패드부(PAD4)에 구비된 제2 본딩부 또는 브릿지부에 제7 콘택홀(CH7)은 형성되지 않지만 제6 콘택홀(CH6)이 형성되어 있는 점에서 서로 상이하다.
한편, 상기 제1 패드부(PAD1)의 제1 본딩부와의 단차를 줄이기 위해서 상기 제2 패드부(PAD2) 내지 제4 패드부(PAD4)에 구비된 제2 본딩부는 도 8에 따른 구조로 이루어지고, 단차에 의한 영향이 적은 상기 제2 패드부(PAD2) 내지 제4 패드부(PAD4)에 구비된 브릿지부는 도 7에 따른 구조로 이루어지는 것도 가능하다.
도 9는 도 5의 D-D라인의 단면도로서, 이는 상기 제2 패드부(PAD2) 내지 제4 패드부(PAD4)에 구비된 콘택부의 일 실시예에 따른 단면 구조에 해당하는 것이다.
도 9에서 알 수 있듯이, 상기 제2 패드부(PAD2) 내지 제4 패드부(PAD4)에 구비된 콘택부에는 기판(100) 상에 게이트 절연막(120), 제1 신호 패드(300), 제6 콘택홀(CH6)을 구비한 층간 절연막(140), 제2 신호 패드(400), 제7 콘택홀(CH7)을 구비한 패시베이션층(165), 제1 패드 전극(500), 및 제2 패드 전극(600)이 형성되어 있다.
도 9에 도시한 상기 제2 패드부(PAD2) 내지 제4 패드부(PAD4)에 구비된 콘택부의 단면 구조는 도 6에 도시한 상기 제1 패드부(PAD1)에 구비된 제1 본딩부의 단면 구조와 동일하다. 따라서, 반복 설명은 생략하기로 한다.
이와 같이, 본 발명의 일 실시예에 따르면 상기 제1 패드부(PAD1)에 구비된 제1 본딩부의 단면 구조는 상기 제2 패드부(PAD2) 내지 제4 패드부(PAD4)에 구비된 제2 본딩부의 단면 구조와는 상이하며 콘택부의 단면 구조와는 동일하다. 즉, 상기 제1 본딩부는 본딩의 기능과 콘택의 기능을 동시에 수행하지만, 제2 본딩부는 본딩의 기능만을 수행하는 것이고 콘택의 기능은 상기 콘택부에서 수행하게 되며, 그에 따라 상기 제2 본딩부의 폭(W1)을 줄일 수 있게 되는 것이다.
도 10은 도 5의 D-D라인의 단면도로서, 이는 상기 제2 패드부(PAD2) 내지 제4 패드부(PAD4)에 구비된 콘택부의 다른 실시예에 따른 단면 구조에 해당하는 것이다.
도 10에 따른 콘택부는 제2 패드 전극(600) 위에 쇼트 방지층(700)이 추가로 형성된 점을 제외하고, 전술한 도 9에 따른 콘택부와 동일하다.
상기 쇼트 방지층(700)은 상기 제2 패드부(PAD2) 내지 제4 패드부(PAD4) 사이에 쇼트가 발생하는 것을 방지하는 역할을 한다. 이에 대해서 전술한 도 5를 참조하여 설명하면, 제2 본딩부에 외부의 구동회로를 본딩하기 위해서는 상기 제2 본딩부에 도전성 접착제를 도포하고, 상기 도전성 접착제를 가압하면서 외부의 구동회로를 상기 제2 본딩부에 본딩하게 된다. 이때, 상기 도전성 접착제를 가압하는 과정에서 상기 도전성 접착제가 브릿지부를 경유하여 상기 콘택부로 흘러들어갈 경우 서로 이웃하는 콘택부들 사이에 쇼트가 발생할 수 있다.
상기 쇼트 방지층(700)은 상기 제2 패드 전극(600)을 가리도록 형성되기 때문에, 상기 도전성 접착제가 상기 콘택부로 흘러들어간다 하여도 상기 쇼트 방지층(700)에 의해서 콘택부들 사이에 쇼트가 발생하는 것이 방지될 수 있다.
도 11은 도 5의 E-E라인의 단면도로서, 이는 상기 제1 패드부(PAD1) 내지 제4 패드부(PAD4)에 구비된 제1 링크부 및 제2 링크부의 일 실시예에 따른 단면 구조에 해당하는 것이다.
도 11에서 알 수 있듯이, 제1 링크부 및 제2 링크부에는 기판(100) 상에 게이트 절연막(120), 제1 신호 패드(300), 층간 절연막(140), 및 패시베이션층(165)이 차례로 형성되어 있다. 상기 제1 신호 패드(300)는 액티브 영역(AA)의 신호 배선과 연결된다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 더욱 상세하게 설명하였으나, 본 발명은 반드시 이러한 실시예로 국한되는 것은 아니고, 본 발명의 기술사상을 벗어나지 않는 범위 내에서 다양하게 변형 실시될 수 있다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 그러므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 본 발명의 보호 범위는 청구 범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리 범위에 포함되는 것으로 해석되어야 할 것이다.
100: 기판 120: 게이트 절연막
140: 층간 절연막 165: 패시베이션층
171, 172: 제1, 제2 평탄화층
180: 제1 애노드 전극 190: 제1 보조 전극
200: 제2 애노드 전극 210: 제2 보조 전극
220: 뱅크 230: 격벽
240: 유기 발광층 250: 캐소드 전극
300: 제1 신호 패드 400: 제2 신호 패드
500: 제1 패드 전극 600: 제2 패드 전극
700: 쇼트 방지층

Claims (11)

  1. 액티브 영역과 패드 영역을 포함하는 기판; 및
    상기 기판의 패드 영역에 구비된 제1 패드부 및 제2 패드부를 포함하여 이루어지고,
    상기 제1 패드부는 제1 본딩부 및 상기 제1 본딩부에 연결된 제1 링크부를 포함하고,
    상기 제2 패드부는 제2 본딩부, 상기 제2 본딩부에 연결된 콘택부, 및 상기 콘택부에 연결된 제2 링크부를 포함하는 유기 발광 표시 장치.
  2. 제1항에 있어서,
    상기 제1 본딩부 및 상기 콘택부에는 적어도 하나의 콘택홀 형성 영역이 구비되어 있는 유기 발광 표시 장치.
  3. 제1항에 있어서,
    상기 제2 본딩부에 형성된 콘택홀의 개수가 상기 콘택부에 형성된 콘택홀의 개수보다 작은 유기 발광 표시 장치.
  4. 제1항에 있어서,
    상기 제2 본딩부의 폭은 상기 콘택부의 폭보다 작은 유기 발광 표시 장치.
  5. 제1항에 있어서,
    상기 제1 본딩부의 단면 구조는 상기 제2 본딩부의 단면 구조와는 상이하고 상기 콘택부의 단면 구조와는 동일한 유기 발광 표시 장치.
  6. 제1항에 있어서,
    상기 제2 본딩부에는 제1 신호 패드, 및 절연층을 통해 상기 제1 신호 패드와 절연된 패드 전극이 구비되어 있는 유기 발광 표시 장치.
  7. 제1항에 있어서,
    상기 제2 본딩부에는 제1 신호 패드, 콘택홀을 통해 상기 제1 신호 패드와 연결되는 제2 신호 패드, 절연층을 통해 상기 제2 신호 패드와 절연된 패드 전극이 구비되어 있는 유기 발광 표시 장치.
  8. 제1항에 있어서,
    상기 콘택부에는 제1 신호 패드, 콘택홀을 통해 상기 제1 신호 패드와 연결되는 제2 신호 패드, 및 콘택홀을 통해서 상기 제2 신호 패드와 연결되는 패드 전극이 구비되어 있는 유기 발광 표시 장치.
  9. 제8항에 있어서,
    상기 콘택부에는 상기 패드 전극을 가리는 쇼트 방지층이 추가로 구비되어 있는 유기 발광 표시 장치.
  10. 제1항에 있어서,
    상기 제2 본딩부와 상기 콘택부 사이에 브릿지부가 추가로 구비된 유기 발광 표시 장치.
  11. 제10항에 있어서,
    상기 브릿지부의 폭은 상기 제2 본딩부의 폭보다 작은 유기 발광 표시 장치.
KR1020150122111A 2015-08-28 2015-08-28 유기 발광 표시 장치 KR102317553B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020150122111A KR102317553B1 (ko) 2015-08-28 2015-08-28 유기 발광 표시 장치
US15/139,093 US9711588B2 (en) 2015-08-28 2016-04-26 Organic light emitting display device
CN201610355936.5A CN106486605B (zh) 2015-08-28 2016-05-26 有机发光显示装置
CN201810522389.4A CN108615750B (zh) 2015-08-28 2016-05-26 有机发光显示装置
US15/620,795 US10396143B2 (en) 2015-08-28 2017-06-12 Organic light emitting display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150122111A KR102317553B1 (ko) 2015-08-28 2015-08-28 유기 발광 표시 장치

Publications (2)

Publication Number Publication Date
KR20170025548A true KR20170025548A (ko) 2017-03-08
KR102317553B1 KR102317553B1 (ko) 2021-10-25

Family

ID=58095818

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150122111A KR102317553B1 (ko) 2015-08-28 2015-08-28 유기 발광 표시 장치

Country Status (3)

Country Link
US (2) US9711588B2 (ko)
KR (1) KR102317553B1 (ko)
CN (2) CN106486605B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200145890A (ko) * 2019-06-19 2020-12-31 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102540372B1 (ko) * 2015-05-28 2023-06-05 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR101879180B1 (ko) 2015-11-16 2018-07-17 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR102627284B1 (ko) * 2016-05-12 2024-01-22 엘지디스플레이 주식회사 캐소드 전극과 보조 캐소드 전극의 접속구조 형성 방법과 그를 이용한 유기발광 다이오드 표시장치
KR101859484B1 (ko) * 2016-05-30 2018-05-21 엘지디스플레이 주식회사 표시 장치 및 그 제조 방법
US10069098B2 (en) * 2016-06-29 2018-09-04 Lg Display Co., Ltd. Organic light emitting display device, method of manufacturing the same, and head mounted display including the same
CN109103215B (zh) * 2017-06-21 2021-03-09 京东方科技集团股份有限公司 一种有机发光二极管显示面板及其制作方法、显示装置
KR102457997B1 (ko) * 2017-12-29 2022-10-21 엘지디스플레이 주식회사 전계 발광 표시장치
JP7046705B2 (ja) * 2018-04-27 2022-04-04 株式会社ジャパンディスプレイ 表示装置
CN108766978B (zh) * 2018-05-24 2020-02-21 京东方科技集团股份有限公司 Oled显示基板及其制作方法、显示装置
CN112823568A (zh) * 2018-09-25 2021-05-18 夏普株式会社 显示装置
KR20200046196A (ko) * 2018-10-23 2020-05-07 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR102662200B1 (ko) * 2019-07-15 2024-04-29 엘지디스플레이 주식회사 유기발광표시장치
KR20210012100A (ko) * 2019-07-23 2021-02-03 삼성디스플레이 주식회사 디스플레이 장치
KR20210052700A (ko) * 2019-10-30 2021-05-11 삼성디스플레이 주식회사 표시 장치
US20230062563A1 (en) * 2020-01-30 2023-03-02 Sharp Kabushiki Kaisha Display device
KR20220065949A (ko) 2020-11-13 2022-05-23 삼성디스플레이 주식회사 표시 장치
CN112687190B (zh) * 2020-12-29 2022-06-17 武汉天马微电子有限公司 显示面板、显示装置及显示面板的制备方法
CN112750884B (zh) * 2020-12-30 2022-06-17 湖北长江新型显示产业创新中心有限公司 一种显示面板及显示装置
KR20220096887A (ko) * 2020-12-31 2022-07-07 엘지디스플레이 주식회사 표시 장치와 이를 이용한 멀티 스크린 표시 장치
KR20220105198A (ko) * 2021-01-18 2022-07-27 삼성디스플레이 주식회사 표시 장치
KR20230003702A (ko) * 2021-06-29 2023-01-06 삼성디스플레이 주식회사 표시 장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060244741A1 (en) * 2005-04-28 2006-11-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device
KR20120070870A (ko) * 2010-12-22 2012-07-02 엘지디스플레이 주식회사 유기전계 발광소자용 기판 및 그 제조 방법

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63142894A (ja) * 1986-12-06 1988-06-15 株式会社東芝 フラツトパツケ−ジ集積回路の配線基板
KR100484950B1 (ko) * 2002-10-31 2005-04-22 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 제조방법
KR20050000653A (ko) * 2003-06-24 2005-01-06 엘지.필립스 엘시디 주식회사 액정 표시 패널
KR100603836B1 (ko) * 2004-11-30 2006-07-24 엘지.필립스 엘시디 주식회사 유기전계발광 소자 및 그의 제조방법
JP4367346B2 (ja) * 2005-01-20 2009-11-18 セイコーエプソン株式会社 電気光学装置及びその製造方法、並びに電子機器
US7679284B2 (en) * 2007-02-08 2010-03-16 Seiko Epson Corporation Light emitting device and electronic apparatus
JP2010085695A (ja) * 2008-09-30 2010-04-15 Toshiba Mobile Display Co Ltd アクティブマトリクス型表示装置
JP4911169B2 (ja) * 2008-12-25 2012-04-04 三菱電機株式会社 アレイ基板及び表示装置
KR101521676B1 (ko) * 2011-09-20 2015-05-19 엘지디스플레이 주식회사 유기발광 다이오드 표시장치 및 그의 제조방법
CN103578418B (zh) * 2012-07-23 2016-08-10 乐金显示有限公司 显示装置和形成显示装置的方法
KR102139453B1 (ko) * 2013-12-26 2020-07-30 엘지디스플레이 주식회사 플렉서블 기판 및 그 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060244741A1 (en) * 2005-04-28 2006-11-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device
KR20120070870A (ko) * 2010-12-22 2012-07-02 엘지디스플레이 주식회사 유기전계 발광소자용 기판 및 그 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200145890A (ko) * 2019-06-19 2020-12-31 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법

Also Published As

Publication number Publication date
CN108615750B (zh) 2022-06-24
CN106486605B (zh) 2018-06-26
CN108615750A (zh) 2018-10-02
US20170062548A1 (en) 2017-03-02
CN106486605A (zh) 2017-03-08
US20170288010A1 (en) 2017-10-05
KR102317553B1 (ko) 2021-10-25
US10396143B2 (en) 2019-08-27
US9711588B2 (en) 2017-07-18

Similar Documents

Publication Publication Date Title
KR102317553B1 (ko) 유기 발광 표시 장치
KR101879180B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR101795579B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR102555656B1 (ko) 유기 발광 표시 장치
US10991912B2 (en) Display device
KR102506532B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR102465826B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR20170071152A (ko) 유기 발광 표시 장치
KR102540372B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR102483434B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR102515033B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR20170026014A (ko) 유기 발광 표시 장치 및 그 제조 방법
KR102545253B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR101890469B1 (ko) 표시장치 및 그 제조 방법
KR102520874B1 (ko) 유기 발광 표시 장치 및 그 제조방법
KR20160033571A (ko) 유기 발광 표시 장치 및 그의 제조방법
KR20160075966A (ko) 유기 발광 표시 장치 및 그의 제조방법
KR102351499B1 (ko) 유기 발광 표시 장치 및 그 제조방법
KR20170038565A (ko) 유기 발광 표시 장치
KR20180077742A (ko) 전계 발광 표시 장치 및 그 제조 방법
KR20160141176A (ko) 유기 발광 표시 장치 및 그 제조 방법
KR20170038599A (ko) 유기 발광 표시 장치 및 그 제조 방법
KR20170050733A (ko) 유기 발광 표시 장치 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant