KR20170018779A - 정전 척용 볼록 내측 표면을 갖는 환형 에지 시일부 - Google Patents

정전 척용 볼록 내측 표면을 갖는 환형 에지 시일부 Download PDF

Info

Publication number
KR20170018779A
KR20170018779A KR1020160099788A KR20160099788A KR20170018779A KR 20170018779 A KR20170018779 A KR 20170018779A KR 1020160099788 A KR1020160099788 A KR 1020160099788A KR 20160099788 A KR20160099788 A KR 20160099788A KR 20170018779 A KR20170018779 A KR 20170018779A
Authority
KR
South Korea
Prior art keywords
edge
adhesive bonding
radially
layer
bonding layer
Prior art date
Application number
KR1020160099788A
Other languages
English (en)
Other versions
KR102689596B1 (ko
Inventor
매튜 마이클 리
Original Assignee
램 리써치 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 램 리써치 코포레이션 filed Critical 램 리써치 코포레이션
Publication of KR20170018779A publication Critical patent/KR20170018779A/ko
Application granted granted Critical
Publication of KR102689596B1 publication Critical patent/KR102689596B1/ko

Links

Images

Classifications

    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F16—ENGINEERING ELEMENTS AND UNITS; GENERAL MEASURES FOR PRODUCING AND MAINTAINING EFFECTIVE FUNCTIONING OF MACHINES OR INSTALLATIONS; THERMAL INSULATION IN GENERAL
    • F16J—PISTONS; CYLINDERS; SEALINGS
    • F16J15/00—Sealings
    • F16J15/02—Sealings between relatively-stationary surfaces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67126—Apparatus for sealing, encapsulating, glassing, decapsulating or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H01L21/6833—Details of electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68721—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge clamping, e.g. clamping ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68735—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge profile or support profile

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

기판 프로세싱 시스템의 정전 척 내에 형성된 환형 슬롯 내에 에지 시일부 (edge seal) 가 배치된다. 에지 시일부는 환형 바디, 방사상으로 내측 표면, 방사상으로 외측 표면, 상단 표면, 및 하단 표면을 포함한다. 방사상으로 내측 표면은 볼록하다. 방사상으로 외측 표면, 상단 표면 및 하단 표면은 대체로 평면형이다.

Description

정전 척용 볼록한 내측 표면을 갖는 환형 에지 시일부{ANNULAR EDGE SEAL WITH CONVEX INNER SURFACE FOR ELECTROSTATIC CHUCK}
본 개시는 기판 프로세싱 시스템들, 보다 구체적으로 기판 프로세싱 시스템들 내에서 사용된 에지 시일부들에 관한 것이다.
본 명세서에 제공된 배경기술 설명은 일반적으로 본 개시의 맥락을 제공하기 위한 것이다. 본 발명자들의 성과로서 본 배경기술 섹션에 기술되는 정도의 성과 및 출원시 종래기술로서 인정되지 않을 수도 있는 기술의 양태들은 본 개시에 대한 종래기술로서 명시적으로나 암시적으로 인정되지 않는다.
기판 프로세싱 시스템들은 기판 지지부를 갖는 프로세싱 챔버를 포함한다. 반도체 웨이퍼와 같은 기판은 프로세싱 동안 기판 지지부 상에 배치된다. 일부 시스템들에서, 기판 지지부는 정전 척 (ESC) 을 포함한다. 에칭, CVD (chemical vapor deposition), ALD (atomic layer deposition) 또는 ALE (atomic layer etching) 와 같은 기판 처리 동안 가스 혼합물들은 프로세싱 챔버 내로 도입될 수도 있다. RF (radio frequency) 플라즈마는 프로세싱 동안 화학 반응들을 활성화하도록 사용될 수도 있다. 기판 프로세싱 시스템 내에 위치된 컴포넌트들은 프로세싱 동안 사용된 플라즈마 및/또는 가스 화학물질을 견딜 수 있어야 한다.
ESC는, ESC의 세라믹 상단 플레이트에 히터 플레이트를 본딩하기 위해 사용되는 접착 본딩층들을 보호하는 에지 시일부를 포함할 수도 있다. 보호되지 않은 채로 남을 때, 접착 본딩층들은 손상되고 입자 오염이 일어난다. 접착 본딩층들이 심하게 부식되면, ESC는 영구적으로 손상될 수도 있다.
기판 프로세싱 시스템의 정전 척을 위한 에지 시일부 (에지 시일부) 는 환형 바디, 방사상으로 내측인 표면, 방사상으로 외측인 표면, 상단 표면, 및 하단 표면을 포함한다. 방사상으로 내측인 표면은 볼록하다.
다른 특징들에서, 방사상으로 내측인 표면, 방사상으로 외측인 표면, 상단 표면 및 하단 표면 사이의 모서리들은 반경을 갖게 형성된다 (radiused). 바디의 방사상으로 외측인 표면은 상단 표면과 방사상으로 외측인 표면 사이의 제 1 모서리와 하단 표면과 방사상으로 외측인 표면 사이의 제 2 모서리 사이에서 대체로 평면형이다.
다른 특징들에서, 바디의 상단 표면은 상단 표면과 방사상으로 내측인 표면 사이의 제 3 모서리와 상단 표면과 방사상으로 외측인 표면 사이의 제 4 모서리 사이에서 대체로 평면형이다. 바디의 하단 표면은 하단 표면과 방사상으로 내측인 표면 사이의 제 4 모서리와 하단 표면과 방사상으로 외측인 표면 사이의 제 2 모서리 사이에서 대체로 평면형이다. 바디의 방사상으로 내측인 표면은 상단 표면과 방사상으로 내측인 표면 사이의 제 3 모서리와 하단 표면과 방사상으로 내측인 표면 사이의 제 1 모서리 사이에서 볼록하다.
다른 특징들에서, 바디의 중심에서 바디의 방사상 두께는 상단 표면 및 하단 표면에 인접한 바디의 방사상 두께보다 10 ％ 내지 30 ％ 더 크다. 바디의 중심에서 바디의 방사상 두께는 상단 표면 및 하단 표면에 인접한 바디의 방사상 두께보다 15 ％ 내지 25 ％ 더 크다. 바디의 중심에서 바디의 방사상 두께는 상단 표면 및 하단 표면에 인접한 바디의 방사상 두께보다 20 ％ 내지 24 ％ 더 크다.
정전 척은 상부층, 중간층, 하부층, 상부층과 중간층 사이에 배치된 제 1 접착 본딩층, 및 중간층과 하부층 사이에 배치된 제 2 접착 본딩층을 포함한다. 중간층 및 제 1 접착 본딩층 및 제 2 접착 본딩층의 방사상 외측 에지들은 상부층 및 하부층에 대한 환형 슬롯을 형성한다. 에지 시일부는 환형 슬롯 내에 배치된다.
다른 특징들에서, 상부층은 세라믹층을 포함하고, 중간층은 히터 플레이트를 포함하고, 그리고 하부층은 하부 전극을 포함한다. 제 1 접착 본딩층 및 제 2 접착 본딩층은 탄성 실리콘을 포함한다. 제 1 접착 본딩층 및 제 2 접착 본딩층은 실리콘 고무를 포함한다.
기판 프로세싱 시스템은 프로세싱 챔버, 프로세싱 챔버로 프로세스 가스를 전달하기 위한 가스 전달 시스템, 프로세싱 챔버 내에서 플라즈마를 생성하기 위한 플라즈마 생성기, 및 정전 척을 포함한다.
본 개시의 추가 적용가능 영역들은 상세한 기술, 청구항들 및 도면들로부터 명백해질 것이다. 상세한 기술 및 구체적인 예들은 단지 예시를 목적으로 의도되고, 본 개시의 범위를 제한하는 것으로 의도되지 않았다.
본 개시는 상세한 기술 및 첨부된 도면들로부터 보다 완전히 이해될 것이다.
도 1은 본 개시에 따른 정전 척 (ESC) 을 포함하는 기판 프로세싱 시스템의 예의 기능적 블록도이다.
도 2는 ESC의 하부 전극의 표면 단면도이다.
도 3a 및 도 3b는 종래기술에 따른 ESC의 하부 전극 내에 배치된 환형 에지 시일부들의 예들의 표면 단면도들이다.
도 3c는 사용 후 도 3a의 환형 에지 시일부의 변형의 표면 단면도이다.
도 4는 본 개시에 따른 환형 에지 시일부의 예의 표면 단면도이다.
도 5는 본 개시에 따른 ESC의 하부 전극 상에 배치된 도 4의 환형 에지 시일부의 예의 표면 단면도이다.
도면들에서, 참조 번호들은 유사하고 그리고/또는 동일한 엘리먼트들을 식별하도록 재사용될 수도 있다.
관련 출원들에 대한 교차 참조
본 출원은 2015년 8월 10일 출원된 미국 특허 가 출원번호 제 62/203,118 호의 이익을 주장한다. 상기 참조된 출원의 전체 개시는 참조로서 본 명세서에 인용된다.
에지 시일부들은 ESC의 하부 전극의 접착 본딩층들을 보호하도록 사용된다. 에지 시일부들은 대체로 직사각형 단면을 갖는 환형 바디를 갖는다. 일부 예들에서, 환형 에지 시일부들의 외측인 표면은 오목하고 내측인 표면은 대체로 평면형 (예를 들어 상단 표면 및 하단 표면에 수직) 이다. 환형 에지 시일부는 ESC의 하부 전극의 환형 슬롯 내에 설치될 때 3 개의 표면들에 한정된다. 사용 동안, 환형 에지 시일부는 압축되고 수직 응력 및 방사상 응력을 경험한다. 환형 에지 시일부들이 적절히 설계된다면, 사용 동안 환형 에지 시일부는 버클링할 (buckle) 수도 있다. 버클링은 특정한 조건들 하에서 고장을 야기할 수도 있다.
본 개시에 따른 환형 에지 시일부들은 개선된 단면 형상을 갖는다. 본 개시에 따른 환형 에지 시일부는 볼록한 방사상으로 내측인 표면 및 대체로 평면형인 방사상으로 외측인 표면을 채용한다. 수직 중심에서 대체로 보다 두꺼운 이 형상의 프로파일은 교체를 요청하기 전에 보다 긴 기간들 동안 플라즈마 부식을 억제한다. 방사상으로 내측인 표면의 볼록한 만곡부 (curvature) 및 대체로 평면형인 방사상으로 외측인 표면은 ESC 상의 환형 슬롯 내에 설치될 때 외측 방사상 응력을 감소시킨다. 즉, 본 개시에 따른 환형 에지 시일부의 볼록한 기하구조는 변형에 대해 개선된 내성을 갖는다.
이제 도 1을 참조하면, 기판 프로세싱 시스템 (1) 의 예가 도시된다. 전술한 예가 PEALD (plasma enhanced atomic layer deposition) 의 맥락에서 기술될 것이지만, 본 개시는 에칭, CVD, PECVD, ALE, ALD, PEALE 또는 임의의 다른 기판 처리를 수행하는 다른 기판 프로세싱 시스템들에 적용될 수도 있다.
기판 프로세싱 시스템 (1) 은 기판 프로세싱 시스템 (1) 의 다른 컴포넌트들을 둘러싸고 (사용된다면) RF 플라즈마를 담는 프로세싱 챔버 (2) 를 포함한다. 기판 프로세싱 시스템 (1) 은 상부 전극 (4) 그리고 정전 척 (ESC), 페데스탈, 등과 같은 기판 지지부 (6) 를 포함한다. 동작 동안, 기판 (8) 은 기판 지지부 (6) 상에 배치된다.
단지 예를 들면, 상부 전극 (4) 은 프로세스 가스들을 도입하고 분배하는 샤워헤드와 같은 가스 분배 디바이스 (9) 를 포함할 수도 있다. 가스 분배 디바이스 (9) 는 프로세싱 챔버의 상단 표면에 연결된 일 단부를 포함하는 스템 부분을 포함할 수도 있다. 베이스 부분은 대체로 원통형이고 프로세싱 챔버의 상단 표면으로부터 이격된 위치에서 스템 부분의 반대되는 단부로부터 방사상 외측으로 연장한다. 샤워헤드의 기판-대면 표면 또는 대면플레이트는 프로세스 가스 또는 퍼지 가스가 흐르는 복수의 홀들을 포함한다. 대안적으로, 상부 전극 (4) 은 도전 플레이트를 포함할 수도 있고 프로세스 가스들은 또 다른 방식으로 도입될 수도 있다.
기판 지지부 (6) 는 하부 전극 (10) 을 포함한다. 하부 전극 (10) 은, 세라믹 멀티-존 히팅 플레이트에 대응할 수도 있는 히팅 플레이트 (12) 를 지지한다. 내열층 (14) 은 히팅 플레이트 (12) 와 하부 전극 (10) 사이에 배치될 수도 있다. 하부 전극 (10) 은 하부 전극 (10) 을 통해 냉각제를 흘리기 위한 하나 이상의 냉각제 채널들 (16) 을 포함할 수도 있다. 환형 에지 시일부 (15) 는 이하에 더 기술될 바와 같은, 기판 지지부 (6) 의 하나 이상의 층들 둘레의 환형 슬롯 내에 배치될 수도 있다.
RF 생성 시스템 (20) 은 RF 전압을 생성하고 상부 전극 (4) 및 기판 지지부 (6) 의 하부 전극 (10) 중 하나로 RF 전압을 출력한다. 상부 전극 (4) 및 하부 전극 (10) 중 다른 하나는 DC 접지, AC 접지 또는 플로팅할 수도 있다. 단지 예를 들면, RF 생성 시스템 (20) 은 매칭 및 분배 네트워크 (24) 에 의해 상부 전극 (4) 또는 하부 전극 (10) 에 피드된 (feed) RF 전력을 생성하는 RF 생성기 (22) 를 포함할 수도 있다.
가스 전달 시스템 (30) 은 하나 이상의 가스 소스들 (32-1, 32-2, …, 및 32-N (집합적으로 가스 소스들 (32)) 을 포함하고, N은 0보다 큰 정수이다. 가스 소스들 (32) 은 밸브들 (34-1, 34-2, …, 및 34-N (집합적으로 밸브들 (34)) 및 질량 유량 제어기들 (mass flow controllers) (36-1, 36-2, …, 및 36-N (집합적으로 질량 유량 제어기들 (36)) 에 의해 매니폴드 (40) 에 연결된다. 특정한 가스 전달 시스템 (30) 이 도시되지만, 가스는 임의의 적합한 가스 전달 시스템들을 사용하여 전달될 수도 있다.
온도 제어기 (42) 가 히팅 플레이트 (12) 내에 배치된 복수의 TCE들 (thermal control elements) (44) 에 연결될 수도 있다. 온도 제어기 (42) 는 기판 지지부 (6) 및 기판 (8) 의 온도를 제어하기 위해 복수의 TCE들 (44) 을 제어하도록 사용될 수도 있다. 온도 제어기 (42) 는 냉각제 채널들 (16) 을 통한 냉각제 플로우를 제어하도록 냉각제 어셈블리 (46) 와 연통할 수도 있다. 예를 들어, 냉각제 어셈블리 (46) 는 냉각제 펌프 및 저장부를 포함할 수도 있다. 온도 제어기 (42) 는 기판 지지부 (6) 를 냉각하기 위해 냉각제를 냉각제 채널들 (16) 을 통해 선택적으로 흘리도록 냉각제 어셈블리 (46) 를 동작시킨다.
밸브 (50) 및 펌프 (52) 는 프로세싱 챔버 (2) 로부터 반응물질들을 배기하도록 사용될 수도 있다. 시스템 제어기 (60) 는 기판 프로세싱 시스템 (1) 의 컴포넌트들을 제어하도록 사용될 수도 있다. 로봇 (70) 은 기판 지지부 (6) 상으로 기판들을 전달하고, 그리고 기판 지지부 (6) 로부터 기판들을 제거하도록 사용될 수도 있다. 예를 들어, 로봇 (70) 은 기판 지지부 (6) 와 로드록 (72) 사이에서 기판들을 이송할 수도 있다.
이제 도 2를 참조하면, 기판 지지부 (6) 는 함께 본딩된 복수의 층들 (152) 을 포함할 수도 있다. 층들 (152) 의 방사상으로 외측 에지들은 기판 지지부 (6) 둘레에 환형 슬롯 (153) 을 규정한다. 일부 예들에서, 기판 지지부 (6) 의 층들 (152) 은 상부층 (158), 중간층 (164) 및 하부층 (170) 을 포함한다. 상부층 (158) 은 세라믹층을 포함할 수도 있고, 중간층 (164) 은 히터 플레이트 (12) 를 포함할 수도 있고, 하부층 (170) 은 하부 전극 (10) 을 포함할 수도 있다. 히터 플레이트 (12) 는 금속 또는 세라믹 플레이트 및 플레이트의 하단부에 커플링된 막 히터와 같은 하나 이상의 히터들을 포함할 수도 있다.
접착 본딩층 (180) 은 하부층 (170) 의 상단 표면과 중간층 (164) 의 하단 표면 사이에 배치된다. 접착 본딩층 (180) 은 하부층 (170) 의 상단 표면을 중간층 (164) 의 하단 표면에 본딩한다. 접착 본딩층 (184) 은 상부층 (158) 의 하단 표면과 중간층 (164) 의 상단 표면 사이에 배치된다. 접착 본딩층 (184) 은 상부층 (158) 의 하단 표면을 중간층 (164) 의 상단 표면에 본딩한다.
상부층 (158) 및 하부층 (170) 은 환형 슬롯 (153) 을 형성하도록 중간층 (164) 및 접착 본딩층들 (180, 184) 을 넘어 방사상으로 연장한다. 중간층 (164) 및 접착 본딩층들 (180, 184) 의 방사상으로 외측인 표면들 (190, 192, 194) 은 서로에 대해 실질적으로 정렬된다. 상부층 (158) 및 하부층 (170) 의 방사상으로 외측인 표면들 (196, 198) 은 각각 수직으로 정렬될 수도 있고 또는 정렬되지 않을 수도 있다. 부가적인 층들 또는 보다 적은 층들이 상부층 (158) 과 하부층 (170) 사이에 배치될 수도 있다.
접착 본딩층들 (180, 184) 은 탄성 실리콘 또는 실리콘 고무 재료와 같은 저 모듈러스 (modulus) 재료를 포함할 수도 있지만, 다른 적합한 본딩 재료들이 사용될 수 있다. 접착 본딩층들 (180, 184) 의 두께는 목표된 열 전달 계수에 따라 가변한다. 따라서, 두께는 접착 본딩층들 (180, 184) 의 제작 허용오차에 기초하여 목표된 열 전달 계수를 제공한다.
히터 플레이트 (12) 는 금속 또는 세라믹 플레이트의 하단부에 커플링된 막 히터를 갖는 금속 또는 세라믹 플레이트를 포함할 수도 있다. 막 히터는 제 1 절연층 (예를 들어, 유전체층), 히팅층 (예를 들어, 전기적으로 저항성 재료의 하나 이상의 스트립들) 및 제 2 절연층 (예를 들어, 유전체층) 을 포함하는 포일 라미네이트 (미도시) 일 수 있다. 절연층들은 플라즈마 환경에서 부식 가스들에 대한 내성을 포함하는 넓은 온도 범위에 걸쳐 물리적 특성들, 전기적 특성들 및 기계적 특성들을 유지하기 위한 능력을 갖는 재료들을 바람직하게 포함한다.
접착 본딩층들 (180, 184) 은 통상적으로 기판 프로세싱 시스템의 플라즈마 또는 반응성 에칭 화학물질에 완전히 견디지 못한다. 접착 본딩층들 (180, 184) 을 보호하기 위해, 탄성 밴드 형태의 환형 에지 시일부가 기판 프로세싱 시스템의 플라즈마 및/또는 부식 가스들에 의한 침투를 방지하는 시일부를 형성하도록 환형 슬롯 (153) 내에 배치된다.
이제 도 3a 내지 도 3c를 참조하면, 종래기술에 따른 환형 에지 시일부들의 예들이 도시된다. 도 3a에서, 환형 에지 시일부 (200) 는 평행한 상단 표면 (202) 및 하단 표면 (204) 및 평행한 표면들 (206 및 208) 을 갖는 대체로 직사각형 단면을 갖는 환형 바디를 포함한다.
도 3b에서, 환형 에지 시일부 (200') 는 평행한 상단 표면 (202) 및 하단 표면 (204) 을 갖는 환형 바디 (201') 를 포함한다. 내측인 표면 (206) 은 대체로 평면형 (상단 표면 (202) 및 하단 표면 (204) 에 수직) 이다. 외측인 표면 (208') 은 오목하다.
도 3c에서, 사용 후의 환형 에지 시일부들 (200 및 200') 이 도시된다. 환형 에지 시일부들 (200 및 200') 은 다른 환경적 응력들에 더하여 수직 응력들을 경험할 수도 있다. 수직 응력들은 환형 에지 시일부들 (200 및 200') 로 하여금 환형 슬롯 (153) 으로부터 방사상으로 외측으로 멀어지게 구부러지게 할 수도 있다. 그 결과, 환형 에지 시일부들 (200 및 200') 은 접착 본딩층들 (180, 184) 을 완전히 보호하지 못할 수도 있고 기판 지지부 (6) 에 대한 손상 및 오염 (또는 양자) 이 일어날 수도 있다.
이제 도 4 및 도 5를 참조하면, 본 개시에 따른 환형 에지 시일부 (300) 가 도시된다. 도 4에서, 환형 에지 시일부 (300) 는 방사상으로 외측인 표면 (309), 방사상으로 내측인 표면 (310), 상단 표면 (311) 및 하단 표면 (312) 을 갖는 환형 바디 (301) 를 포함한다. 방사상으로 외측인 표면 (309) 은 대체로 평면형이고 상단 표면 (311) 및 하단 표면 (312) 에 수직이다. 방사상으로 내측인 표면 (310) 은 층들 (152) (예를 들어 상부층 (158), 중간층 (164) 및 하부층 (170)) 에 방사상 내측 방향으로 대면하고 바로 인접하게 배치된다. 방사상으로 외측인 표면 (309) 은 방사상 외측 방향으로 대면한다. 일부 예들에서, 환형 에지 시일부는 반경을 갖게 형성된 모서리들 (314, 316, 318 및 320) 을 포함한다.
방사상으로 내측인 표면 (310) 은 볼록하다. 일부 예들에서, 환형 에지 시일부 (300) 의 (방사상 방향으로) 중심 부분에서 환형 에지 시일부 (300) 의 두께는 상단 표면 (311) 및 하단 표면 (312) 에 인접한 환형 에지 시일부 (300) 의 두께보다 10 ％ 내지 30 ％ 더 크다. 다른 예들에서, 환형 에지 시일부 (300) 의 중심 부분에서 환형 에지 시일부 (300) 의 두께는 상단 표면 (311) 및 하단 표면 (312) 에 인접한 환형 에지 시일부 (300) 의 두께보다 15 ％ 내지 25 ％ 더 크다. 또 다른예들에서, 환형 에지 시일부 (300) 의 중심 부분에서 환형 에지 시일부 (300) 의 두께는 상단 표면 (311) 및 하단 표면 (312) 에 인접한 환형 에지 시일부 (300) 의 두께보다 22 ％ ± 2 ％ 더 크다. 일부 예들에서, 에지 시일부의 최대 방사상 치수는 환형 슬롯의 방사상 치수보다 크다. 일부 예들에서, 에지 시일부의 최대 축방향 치수는 대략 (± 10 ％) 환형 슬롯의 축방향 치수이다.
에지 시일부 (300) 의 중심에서 증가된 두께는 플라즈마 및/또는 가스 화학물질로부터 접착 본딩층들을 보호하기 위한 부가적인 재료를 제공한다. 중심에서의 두께는 또한 환형 에지 시일부 (300) 로 하여금 열 응력 및 압축 응력에 의해 유발된 변형을 견디게 한다. 볼록한 내측인 표면은 환형 에지 시일부에 대한 방사상 응력들을 감소시키고, 이는 환형 슬롯으로부터 버클링 (또는 변형) 하려는 환형 에지 시일부 (300) 의 경향을 감소시킨다.
도 5에서, 환형 에지 시일부 (300) 는 기판 프로세싱 동안 노출로부터 하부 전극 (10) 의 복수의 층들 (152) 을 보호하도록 환형 슬롯 (153) 내에 설치되는 것으로 도시된다.
도 3b의 오목한 방사상으로 외측인 표면을 갖는 환형 에지 시일부와 비교하여, 도 4 및 도 5의 볼록한 방사상으로 외측인 표면을 갖는 환형 에지 시일부는 2 배보다 큰 버클링에 대한 개선된 내성을 갖는 것으로 추정된다. 게다가, 방사상 응력은 볼록한 환형 에지 시일부와 비교할 때 오목한 환형 에지 시일부에 대해 보다 높은 것으로 추정된다. 방사상 응력의 상당한 개선은 버클링에 대한 내성에 대응하는 개선을 제공한다. 게다가, 또한 오목한 환형 에지 시일부와 비교할 때 볼록한 환형 에지 시일부에 대해 최대 수직 응력의 감소가 있다.
전술한 기술은 본질적으로 단순히 예시적이고 어떠한 방법으로도 개시, 이들의 애플리케이션 또는 용도들을 제한하도록 의도되지 않는다. 개시의 광범위한 교시가 다양한 형태들로 구현될 수 있다. 따라서, 본 개시는 특정한 예들을 포함하지만, 다른 수정 사항들이 도면들, 명세서, 및 이하의 청구항들을 연구함으로써 명백해질 것이기 때문에, 본 개시의 진정한 범위는 이렇게 제한되지 않아야 한다. 방법 내의 하나 이상의 단계들이 본 개시의 원리들을 변경하지 않고 상이한 순서로 (또는 동시에) 실행될 수도 있다는 것이 이해되어야 한다. 또한, 실시예들 각각이 특정한 피처들을 갖는 것으로 상기에 기술되었지만, 본 개시의 임의의 실시예에 대하여 기술된 임의의 하나 이상의 이들 피처들은, 조합이 명시적으로 기술되지 않아도, 임의의 다른 실시예들의 피처들로 및/또는 임의의 다른 실시예들의 피처들과 조합하여 구현될 수 있다. 즉, 기술된 실시예들은 상호 배타적이지 않고, 하나 이상의 실시예들의 또 다른 실시예들과의 치환들이 본 개시의 범위 내에 남는다.
엘리먼트들 간 (예를 들어, 모듈들, 회로 엘리먼트들, 반도체 층들, 등 간) 의 공간적 및 기능적 관계들은, "연결된 (connected)", "인게이지된 (engaged)", "커플링된 (coupled)", "인접한 (adjacent)", "옆에 (next to)", "~의 상단에 (on top of)", "위에 (above)", "아래에 (below)", 및 "배치된 (disposed)"을 포함하는, 다양한 용어들을 사용하여 기술된다. "직접적 (direct)"인 것으로 명시적으로 기술되지 않는 한, 제 1 엘리먼트와 제 2 엘리먼트 간의 관계가 상기 개시에서 기술될 때, 이 관계는 제 1 엘리먼트와 제 2 엘리먼트 사이에 다른 중개하는 엘리먼트가 존재하지 않는 직접적인 관계일 수 있지만, 또한 제 1 엘리먼트와 제 2 엘리먼트 사이에 (공간적으로 또는 기능적으로) 하나 이상의 중개하는 엘리먼트들이 존재하는 간접적인 관계일 수 있다. 본 명세서에서 논의된 바와 같이, 구 A, B, 및 C 중 적어도 하나는 비배타적인 논리 OR를 사용하여, 논리적으로 (A 또는 B 또는 C) 를 의미하는 것으로 해석되어야 하고, "적어도 하나의 A, 적어도 하나의 B, 및 적어도 하나의 C"를 의미하도록 해석되지 않아야 한다.
일부 구현예들에서, 제어기는 상술한 예들의 일부일 수도 있는 시스템의 일부일 수 있다. 이러한 시스템들은, 프로세싱 툴 또는 툴들, 챔버 또는 챔버들, 프로세싱용 플랫폼 또는 플랫폼들, 및/또는 특정 프로세싱 컴포넌트들 (웨이퍼 페데스탈, 가스 플로우 시스템, 등) 을 포함하는, 반도체 프로세싱 장비를 포함할 수 있다. 이들 시스템들은 반도체 웨이퍼 또는 기판의 프로세싱 이전에, 프로세싱 동안에 그리고 프로세싱 이후에 그들의 동작을 제어하기 위한 전자장치에 통합될 수도 있다. 전자장치들은 시스템 또는 시스템들의 다양한 컴포넌트들 또는 하위부품들을 제어할 수도 있는 "제어기"로서 지칭될 수도 있다. 제어기는, 시스템의 프로세싱 요건들 및/또는 타입에 따라서, 프로세싱 가스들의 전달, 온도 설정사항들 (예를 들어, 가열 및/또는 냉각), 압력 설정사항들, 진공 설정사항들, 전력 설정사항들, 무선 주파수 (RF) 생성기 설정사항들, RF 매칭 회로 설정사항들, 주파수 설정사항들, 플로우 레이트 설정사항들, 유체 전달 설정사항들, 위치 및 동작 설정사항들, 툴들 및 다른 이송 툴들 및/또는 특정 시스템과 연결되거나 인터페이싱된 로드록들 내외로의 웨이퍼 이송들을 포함하는, 본 명세서에 개시된 프로세스들 중 임의의 프로세스들을 제어하도록 프로그램될 수도 있다.
일반적으로 말하면, 제어기는 인스트럭션들을 수신하고, 인스트럭션들을 발행하고, 동작을 제어하고, 세정 동작들을 인에이블하고, 엔드포인트 측정들을 인에이블하는 등을 하는 다양한 집적 회로들, 로직, 메모리, 및/또는 소프트웨어를 갖는 전자장치로서 규정될 수도 있다. 집적 회로들은 프로그램 인스트럭션들을 저장하는 펌웨어의 형태의 칩들, 디지털 신호 프로세서들 (DSP), ASIC (application specific integrated circuit) 으로서 규정되는 칩들 및/또는 프로그램 인스트럭션들 (예를 들어, 소프트웨어) 을 실행하는 하나 이상의 마이크로프로세서들, 또는 마이크로제어기들을 포함할 수도 있다. 프로그램 인스트럭션들은 반도체 웨이퍼 상에서 또는 반도체 웨이퍼에 대한 특정 프로세스를 실행하기 위한 동작 파라미터들을 규정하는, 다양한 개별 설정사항들 (또는 프로그램 파일들) 의 형태로 제어기로 또는 시스템으로 전달되는 인스트럭션들일 수도 있다. 일부 실시예들에서, 동작 파라미터들은 하나 이상의 층들, 재료들, 금속들, 산화물들, 실리콘, 이산화 실리콘, 표면들, 회로들, 및/또는 웨이퍼의 다이들의 제조 동안에 하나 이상의 프로세싱 단계들을 달성하도록 프로세스 엔지니어에 의해서 규정된 레시피의 일부일 수도 있다.
제어기는, 일부 구현예들에서, 시스템에 통합되거나, 시스템에 커플링되거나, 이와 달리 시스템에 네트워킹되거나, 또는 이들의 조합으로 될 수 있는 컴퓨터에 커플링되거나 이의 일부일 수도 있다. 예를 들어, 제어기는 웨이퍼 프로세싱의 원격 액세스를 가능하게 할 수 있는 공장 (fab) 호스트 컴퓨터 시스템의 전부 또는 일부이거나 "클라우드" 내에 있을 수도 있다. 컴퓨터는 제조 동작들의 현 진행을 모니터링하고, 과거 제조 동작들의 이력을 조사하고, 복수의 제조 동작들로부터 경향들 또는 성능 계측치들을 조사하고, 현 프로세싱의 파라미터들을 변경하고, 현 프로세싱을 따르는 프로세싱 단계들을 설정하고, 또는 새로운 프로세스를 시작하기 위해서 시스템으로의 원격 액세스를 인에이블할 수도 있다. 일부 예들에서, 원격 컴퓨터 (예를 들어, 서버) 는 로컬 네트워크 또는 인터넷을 포함할 수도 있는 네트워크를 통해서 프로세스 레시피들을 시스템에 제공할 수 있다. 원격 컴퓨터는 차후에 원격 컴퓨터로부터 시스템으로 전달될 파라미터들 및/또는 설정사항들의 입력 또는 프로그래밍을 인에이블하는 사용자 인터페이스를 포함할 수도 있다. 일부 예들에서, 제어기는 하나 이상의 동작들 동안에 수행될 프로세스 단계들 각각에 대한 파라미터들을 특정한, 데이터의 형태의 인스트럭션들을 수신한다. 이 파라미터들은 제어기가 제어하거나 인터페이싱하도록 구성된 툴의 타입 및 수행될 프로세스의 타입에 특정적일 수도 있다는 것이 이해되어야 한다. 따라서, 상술한 바와 같이, 제어기는 예를 들어 서로 네트워킹되어서 함께 공통 목적을 위해서, 예를 들어 본 명세서에 기술된 프로세스들 및 제어들을 위해서 협력하는 하나 이상의 개별 제어기들을 포함함으로써 분산될 수도 있다. 이러한 목적을 위한 분산형 제어기의 예는 챔버 상의 프로세스를 제어하도록 조합되는, (예를 들어, 플랫폼 레벨에서 또는 원격 컴퓨터의 일부로서) 원격으로 위치한 하나 이상의 집적 회로들과 통신하는 챔버 상의 하나 이상의 집적 회로들일 수 있다.
비한정적으로, 예시적인 시스템들은 플라즈마 에칭 챔버 또는 모듈, 증착 챔버 또는 모듈, 스핀-린스 챔버 또는 모듈, 금속 도금 챔버 또는 모듈, 세정 챔버 또는 모듈, 베벨 에지 에칭 챔버 또는 모듈, PVD (physical vapor deposition) 챔버 또는 모듈, CVD (chemical vapor deposition) 챔버 또는 모듈, ALD (atomic layer deposition) 챔버 또는 모듈, ALE (atomic layer etch) 챔버 또는 모듈, 이온 주입 챔버 또는 모듈, 트랙 (track) 챔버 또는 모듈, 및 반도체 웨이퍼들의 제조 및/또는 제작 시에 사용되거나 연관될 수도 있는 임의의 다른 반도체 프로세싱 시스템들을 포함할 수도 있다.
상술한 바와 같이, 툴에 의해서 수행될 프로세스 단계 또는 단계들에 따라서, 제어기는, 반도체 제작 공장 내의 툴 위치들 및/또는 로드 포트들로부터/로 웨이퍼들의 컨테이너들을 이동시키는 재료 이송 시에 사용되는, 다른 툴 회로들 또는 모듈들, 다른 툴 컴포넌트들, 클러스터 툴들, 다른 툴 인터페이스들, 인접 툴들, 이웃하는 툴들, 공장 도처에 위치한 툴들, 메인 컴퓨터, 또 다른 제어기 또는 툴들 중 하나 이상과 통신할 수도 있다.

Claims (20)

  1. 상부층;
    중간층;
    하부층;
    상기 상부층과 상기 중간층 사이에 배치된 제 1 접착 본딩층;
    상기 중간층과 상기 하부층 사이에 배치된 제 2 접착 본딩층으로서, 상기 중간층 및 상기 제 1 접착 본딩층 및 상기 제 2 접착 본딩층의 방사상 외측 에지들은 상기 상부층 및 상기 하부층에 대한 환형 슬롯을 형성하는, 상기 제 2 접착 본딩층; 및
    상기 환형 슬롯 내에 배치된 에지 시일부로서, 상기 에지 시일부는 방사상으로 내측인 표면, 방사상으로 외측인 표면, 상단 표면 및 하단 표면을 포함하는 환형 바디를 포함하는, 상기 에지 시일부를 포함하고, 그리고
    상기 방사상으로 내측인 표면은 볼록한, 정전 척.
  2. 제 1 항에 있어서,
    상기 방사상으로 내측인 표면, 상기 방사상으로 외측인 표면, 상기 상단 표면 및 상기 하단 표면 간의 모서리들은 반경을 갖게 형성된 (radiused), 에지 시일부.
  3. 제 1 항에 있어서,
    상기 바디의 상기 방사상으로 외측인 표면은 상기 상단 표면과 상기 방사상으로 외측인 표면 사이의 제 1 모서리와 상기 하단 표면과 상기 방사상으로 외측인 표면 사이의 제 2 모서리 사이에서 대체로 평면형이고;
    상기 바디의 상기 상단 표면은 상기 상단 표면과 상기 방사상으로 내측인 표면 사이의 제 3 모서리와 상기 상단 표면과 상기 방사상으로 외측인 표면 사이의 제 4 모서리 사이에서 대체로 평면형이고;
    상기 바디의 상기 하단 표면은 상기 하단 표면과 상기 방사상으로 내측인 표면 사이의 상기 제 4 모서리와 상기 하단 표면과 상기 방사상으로 외측인 표면 사이의 상기 제 2 모서리 사이에서 대체로 평면형이고; 그리고
    상기 바디의 상기 방사상으로 내측인 표면은 상기 상단 표면과 상기 방사상으로 내측인 표면 사이의 상기 제 3 모서리와 상기 하단 표면과 상기 방사상으로 내측인 표면 사이의 상기 제 1 모서리 사이에서 볼록한, 에지 시일부.
  4. 제 1 항에 있어서,
    상기 바디의 중심에서 상기 바디의 방사상 두께는 상기 상단 표면 및 상기 하단 표면에 인접한 상기 바디의 방사상 두께보다 10 ％ 내지 30 ％ 더 큰, 에지 시일부.
  5. 제 1 항에 있어서,
    상기 바디의 중심에서 상기 바디의 방사상 두께는 상기 상단 표면 및 상기 하단 표면에 인접한 상기 바디의 방사상 두께보다 15 ％ 내지 25 ％ 더 큰, 에지 시일부.
  6. 제 1 항에 있어서,
    상기 바디의 중심에서 상기 바디의 방사상 두께는 상기 상단 표면 및 상기 하단 표면에 인접한 상기 바디의 방사상 두께보다 20 ％ 내지 24 ％ 더 큰, 에지 시일부.
  7. 제 1 항에 있어서,
    상기 상부층은 세라믹층을 포함하고, 상기 중간층은 히터 플레이트를 포함하고, 상기 하부층은 하부 전극을 포함하는, 정전 척.
  8. 제 7 항에 있어서,
    상기 제 1 접착 본딩층 및 제 2 접착 본딩층은 탄성 실리콘을 포함하는, 정전 척.
  9. 제 7 항에 있어서,
    상기 제 1 접착 본딩층 및 제 2 접착 본딩층은 실리콘 고무를 포함하는, 정전 척.
  10. 프로세싱 챔버;
    상기 프로세싱 챔버로 프로세스 가스를 전달하기 위한 가스 전달 시스템;
    상기 프로세싱 챔버 내에서 플라즈마를 생성하기 위한 플라즈마 생성기; 및
    제 1 항에 기재된 상기 정전 척을 포함하는, 기판 프로세싱 시스템.
  11. 기판 프로세싱 시스템의 정전 척을 위한 에지 시일부에 있어서,
    상기 에지 시일부는,
    환형 바디;
    상기 바디의 방사상으로 내측인 표면으로서, 상기 방사상으로 내측인 표면은 볼록한, 상기 방사상으로 내측인 표면;
    상기 바디의 방사상으로 외측인 표면으로서, 상기 바디의 상기 방사상으로 외측인 표면은 상기 상단 표면과 상기 방사상으로 외측인 표면 사이의 제 1 모서리와 상기 하단 표면과 상기 방사상으로 외측인 표면 사이의 제 2 모서리 사이에서 대체로 평면형인, 상기 방사상으로 외측인 표면;
    상기 바디의 상단 표면; 및
    상기 바디의 하단 표면을 포함하는, 에지 시일부.
  12. 제 11 항에 있어서,
    상기 방사상으로 내측인 표면, 상기 방사상으로 외측인 표면, 상기 상단 표면 및 상기 하단 표면 간의 모서리들은 반경을 갖게 형성된, 에지 시일부.
  13. 제 11 항에 있어서,
    상기 바디의 상기 상단 표면은 상기 상단 표면과 상기 방사상으로 내측인 표면 사이의 제 3 모서리와 상기 상단 표면과 상기 방사상으로 외측인 표면 사이의 제 4 모서리 사이에서 대체로 평면형이고;
    상기 바디의 상기 하단 표면은 상기 하단 표면과 상기 방사상으로 내측인 표면 사이의 상기 제 4 모서리와 상기 하단 표면과 상기 방사상으로 외측인 표면 사이의 상기 제 2 모서리 사이에서 대체로 평면형이고; 그리고
    상기 바디의 상기 방사상으로 내측인 표면은 상기 상단 표면과 상기 방사상으로 내측인 표면 사이의 상기 제 3 모서리와 상기 하단 표면과 상기 방사상으로 내측인 표면 사이의 상기 제 4 모서리 사이에서 볼록한, 에지 시일부.
  14. 제 11 항에 있어서,
    상기 바디의 중심에서 상기 바디의 방사상 두께는 상기 상단 표면 및 상기 하단 표면에 인접한 상기 바디의 방사상 두께보다 10 ％ 내지 30 ％ 더 큰, 에지 시일부.
  15. 제 11 항에 있어서,
    상기 바디의 중심에서 상기 바디의 방사상 두께는 상기 상단 표면 및 상기 하단 표면에 인접한 상기 바디의 방사상 두께보다 15 ％ 내지 25 ％ 더 큰, 에지 시일부.
  16. 제 11 항에 있어서,
    상기 바디의 중심에서 상기 바디의 방사상 두께는 상기 상단 표면 및 상기 하단 표면에 인접한 상기 바디의 방사상 두께보다 20 ％ 내지 24 ％ 더 큰, 에지 시일부.
  17. 세라믹층;
    히터 플레이트;
    하부 전극;
    상기 세라믹층과 상기 히터 플레이트 사이에 배치된 제 1 접착 본딩층;
    상기 히터 플레이트와 상기 하부 전극 사이에 배치된 제 2 접착 본딩층; 및
    제 11 항에 기재된 상기 에지 시일부를 포함하고,
    상기 히터 플레이트 및 상기 제 1 접착 본딩층 및 제 2 접착 본딩층의 방사상으로 외측 에지들은 상기 세라믹층 및 상기 하부 전극에 대해 환형 슬롯을 형성하고; 그리고
    상기 에지 시일부는 상기 환형 슬롯 내에 배치되는, 정전 척.
  18. 제 16 항에 있어서,
    상기 제 1 접착 본딩층 및 제 2 접착 본딩층은 탄성 실리콘을 포함하는, 정전 척.
  19. 제 16 항에 있어서,
    상기 제 1 접착 본딩층 및 제 2 접착 본딩층은 실리콘 고무를 포함하는, 정전 척.
  20. 프로세싱 챔버;
    상기 프로세싱 챔버로 프로세스 가스를 전달하기 위한 가스 전달 시스템;
    상기 프로세싱 챔버 내에서 플라즈마를 생성하기 위한 플라즈마 생성기; 및
    제 16 항에 기재된 상기 정전 척을 포함하는, 기판 프로세싱 시스템.
KR1020160099788A 2015-08-10 2016-08-05 정전 척용 볼록 내측 표면을 갖는 환형 에지 시일부 KR102689596B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201562203118P 2015-08-10 2015-08-10
US62/203,118 2015-08-10
US14/836,202 2015-08-26
US14/836,202 US20170047238A1 (en) 2015-08-10 2015-08-26 Annular edge seal with convex inner surface for electrostatic chuck

Publications (2)

Publication Number Publication Date
KR20170018779A true KR20170018779A (ko) 2017-02-20
KR102689596B1 KR102689596B1 (ko) 2024-07-29

Family

ID=57994425

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160099788A KR102689596B1 (ko) 2015-08-10 2016-08-05 정전 척용 볼록 내측 표면을 갖는 환형 에지 시일부

Country Status (6)

Country Link
US (1) US20170047238A1 (ko)
JP (1) JP7018703B2 (ko)
KR (1) KR102689596B1 (ko)
CN (1) CN106449504B (ko)
SG (2) SG10201606452RA (ko)
TW (1) TWI716430B (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11127619B2 (en) 2016-06-07 2021-09-21 Applied Materials, Inc. Workpiece carrier for high power with enhanced edge sealing
CN107195578B (zh) * 2017-07-17 2019-11-29 北京北方华创微电子装备有限公司 静电卡盘
CN109881184B (zh) * 2019-03-29 2022-03-25 拓荆科技股份有限公司 具有静电力抑制的基板承载装置
WO2024059276A1 (en) * 2022-09-16 2024-03-21 Lam Research Corporation Spring-loaded seal cover band for protecting a substrate support

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100027188A1 (en) * 2008-07-30 2010-02-04 Hsi-Shui Liu Replaceable Electrostatic Chuck Sidewall Shield
CN201973238U (zh) * 2010-09-26 2011-09-14 北京北方微电子基地设备工艺研究中心有限责任公司 密封圈及应用该密封圈的等离子体加工设备
JP2012187923A (ja) * 2011-02-25 2012-10-04 Toray Ind Inc 樹脂注入成形装置およびそれを用いたｒｔｍ成形方法
KR20150076132A (ko) * 2013-12-26 2015-07-06 램 리써치 코포레이션 하부 전극 어셈블리용 에지 시일

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10116887A (ja) * 1996-08-26 1998-05-06 Applied Materials Inc ワークピースの冷却装置及び方法
US6982178B2 (en) * 2002-06-10 2006-01-03 E Ink Corporation Components and methods for use in electro-optic displays
JP4458995B2 (ja) * 2004-09-10 2010-04-28 京セラ株式会社 ウェハ支持部材
JP2009024712A (ja) * 2007-07-17 2009-02-05 Nok Corp 密封装置
US8794638B2 (en) * 2009-02-27 2014-08-05 Halliburton Energy Services, Inc. Sealing array for high temperature applications
US9869392B2 (en) * 2011-10-20 2018-01-16 Lam Research Corporation Edge seal for lower electrode assembly
US9859142B2 (en) * 2011-10-20 2018-01-02 Lam Research Corporation Edge seal for lower electrode assembly
TWI613753B (zh) * 2015-02-16 2018-02-01 靜電吸附承盤側壁之改良密封件

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100027188A1 (en) * 2008-07-30 2010-02-04 Hsi-Shui Liu Replaceable Electrostatic Chuck Sidewall Shield
CN201973238U (zh) * 2010-09-26 2011-09-14 北京北方微电子基地设备工艺研究中心有限责任公司 密封圈及应用该密封圈的等离子体加工设备
JP2012187923A (ja) * 2011-02-25 2012-10-04 Toray Ind Inc 樹脂注入成形装置およびそれを用いたｒｔｍ成形方法
KR20150076132A (ko) * 2013-12-26 2015-07-06 램 리써치 코포레이션 하부 전극 어셈블리용 에지 시일

Also Published As

Publication number Publication date
US20170047238A1 (en) 2017-02-16
CN106449504B (zh) 2021-04-06
SG10202001170TA (en) 2020-03-30
TW201724339A (zh) 2017-07-01
SG10201606452RA (en) 2017-03-30
TWI716430B (zh) 2021-01-21
KR102689596B1 (ko) 2024-07-29
JP7018703B2 (ja) 2022-02-14
CN106449504A (zh) 2017-02-22
JP2017041631A (ja) 2017-02-23

Similar Documents

Publication Publication Date Title
JP7401589B2 (ja) 静電チャック接合のための永久二次浸食封じ込め
KR102626481B1 (ko) 임베딩된 전극을 갖는 세라믹 가스 분배 플레이트
JP7453149B2 (ja) セラミックベースプレートを備えるマルチプレート静電チャック
TWI783960B (zh) 具有改良的處理均勻性之基板支撐件
KR102521717B1 (ko) 아킹 (arcing) 을 감소시키기 위한 헬륨 플러그 설계
US10262887B2 (en) Pin lifter assembly with small gap
CN107393847B (zh) 具有不同加热器迹线材料的层压加热器
US20180012785A1 (en) Electrostatic chuck with features for preventing electrical arcing and light-up and improving process uniformity
KR102689596B1 (ko) 정전 척용 볼록 내측 표면을 갖는 환형 에지 시일부
KR20180046867A (ko) 개방 볼륨 이퀄라이제이션 통로들 및 측면 밀폐부를 가진 평면형 기판 에지 콘택트
KR20170009756A (ko) 원자층 증착 동안 화학물질들의 제어된 분리 및 전달을 통해 저 디펙트 프로세싱을 가능하게 하는 시스템들 및 방법들
KR20180016300A (ko) 부분적으로 그물 형상이고 부분적으로 거의 그물 형상인 실리콘 카바이드 cvd
US10764966B2 (en) Laminated heater with different heater trace materials
US12077862B2 (en) Connector for substrate support with embedded temperature sensors
US20220235459A1 (en) Reduced diameter carrier ring hardware for substrate processing systems
WO2023114082A1 (en) Improved thermal and electrical interface between parts in an etch chamber

Legal Events

Date Code Title Description
A201 Request for examination
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant