KR20170018379A - 대용량 광집적 회로들의 다중-자유도 안정화 - Google Patents
대용량 광집적 회로들의 다중-자유도 안정화 Download PDFInfo
- Publication number
- KR20170018379A KR20170018379A KR1020177000028A KR20177000028A KR20170018379A KR 20170018379 A KR20170018379 A KR 20170018379A KR 1020177000028 A KR1020177000028 A KR 1020177000028A KR 20177000028 A KR20177000028 A KR 20177000028A KR 20170018379 A KR20170018379 A KR 20170018379A
- Authority
- KR
- South Korea
- Prior art keywords
- line search
- control device
- dof
- dmt
- iteration
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/18—Numerical control [NC], i.e. automatically operating machines, in particular machine tools, e.g. in a manufacturing environment, so as to execute positioning, movement or co-ordinated operations by means of programme data in numerical form
- G05B19/402—Numerical control [NC], i.e. automatically operating machines, in particular machine tools, e.g. in a manufacturing environment, so as to execute positioning, movement or co-ordinated operations by means of programme data in numerical form characterised by control arrangements for positioning, e.g. centring a tool relative to a hole in the workpiece, additional detection means to correct position
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B13/00—Adaptive control systems, i.e. systems automatically adjusting themselves to have a performance which is optimum according to some preassigned criterion
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B13/00—Adaptive control systems, i.e. systems automatically adjusting themselves to have a performance which is optimum according to some preassigned criterion
- G05B13/02—Adaptive control systems, i.e. systems automatically adjusting themselves to have a performance which is optimum according to some preassigned criterion electric
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B13/00—Adaptive control systems, i.e. systems automatically adjusting themselves to have a performance which is optimum according to some preassigned criterion
- G05B13/02—Adaptive control systems, i.e. systems automatically adjusting themselves to have a performance which is optimum according to some preassigned criterion electric
- G05B13/04—Adaptive control systems, i.e. systems automatically adjusting themselves to have a performance which is optimum according to some preassigned criterion electric involving the use of models or simulators
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/30—Nc systems
- G05B2219/39—Robotics, robotics to robotics hand
- G05B2219/39414—7-DOF
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/30—Nc systems
- G05B2219/39—Robotics, robotics to robotics hand
- G05B2219/39415—Hyper redundant, infinite number of DOFs
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/30—Nc systems
- G05B2219/39—Robotics, robotics to robotics hand
- G05B2219/39416—12-DOF
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/30—Nc systems
- G05B2219/39—Robotics, robotics to robotics hand
- G05B2219/39417—6-DOF
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/30—Nc systems
- G05B2219/39—Robotics, robotics to robotics hand
- G05B2219/39418—3-DOF
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/30—Nc systems
- G05B2219/39—Robotics, robotics to robotics hand
- G05B2219/39419—4-DOF
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/30—Nc systems
- G05B2219/39—Robotics, robotics to robotics hand
- G05B2219/39421—DOF is degree of freedom, 2-DOF
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/30—Nc systems
- G05B2219/39—Robotics, robotics to robotics hand
- G05B2219/39422—7-DOF for arm and 6-DOF for end effector
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/30—Nc systems
- G05B2219/39—Robotics, robotics to robotics hand
- G05B2219/39423—5-DOF
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/30—Nc systems
- G05B2219/39—Robotics, robotics to robotics hand
- G05B2219/39424—16-DOF
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/30—Nc systems
- G05B2219/39—Robotics, robotics to robotics hand
- G05B2219/39425—9-DOF
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/30—Nc systems
- G05B2219/39—Robotics, robotics to robotics hand
- G05B2219/39426—10-DOF
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Automation & Control Theory (AREA)
- General Physics & Mathematics (AREA)
- Evolutionary Computation (AREA)
- Medical Informatics (AREA)
- Software Systems (AREA)
- Health & Medical Sciences (AREA)
- Computer Vision & Pattern Recognition (AREA)
- Artificial Intelligence (AREA)
- Human Computer Interaction (AREA)
- Manufacturing & Machinery (AREA)
- Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)
- Optical Communication System (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Optical Integrated Circuits (AREA)
Abstract
제어 디바이스에 의해 제어되는 시스템을 제어하기 위한 방법으로서, 방법은 상기 제어되는 시스템의 다중 자유도(DOF; degree of freedom) 지점에 다중 작동 신호를 전송하는 단계로서; 다중 작동 신호는 상호 간에 직교하는 다중 교류(AC; alternating current) 성분을 포함하는, 상기 다중 작동 신호를 전송하는 단계; 제어되는 시스템의 적어도 하나의 프로브 지점으로부터 적어도 하나의 피드백 신호를 측정하는 단계로서; DOF 지점의 수가 적어도 하나의 프로브 지점의 수를 초과하는, 상기 적어도 하나의 피드백 신호를 측정하는 단계; 상기 적어도 하나의 피드백 신호에 기초하여, 적어도 하나의 라인 탐색 반복 동안 상기 다중다중점으로 송신될 라인 탐색 펄스들의 값들을 결정하는 단계; 및 적어도 하나의 라인 탐색 반복을 수행하는 단계를 포함할 수 있다.
Description
관련 출원들
본 특허 출원은 2014년 6월 5일이 출원인인, 미국 가 특허 일련 번호 62/008,081로부터의 우선권을 주장하며, 이는 그 전체가 본 출원에 원용된다.
집적 회로들(PIC; Photonic Integrated Circuits)은 다중의 상대적으로 늦은 동조 자유도(DOF; degrees of freedom)를 가지며, 이는 PIC들을 그것들의 최적의 동작점들로 안정화시키기 위해 조절될 수 있다. 방법들은 이러한 안정화를 수행하도록 요구된다. 그러한 방법들 없이, 많은 광 디바이스들의 PIC 상의 대규모 집적은 가능하지 않을 것이다.
하나의 접근법은 프로브 지점을 각각 동조 DOF와 연관시키고 프로브 관찰에 기초하여 DOF에 관한 피드백을 작동시키는 것이나, 이는 다루기 힘들고 동조 DOF들이 결합될 때 잘 작동하지 않는다.
본 발명의 실시예에 따르면 제어 디바이스에 의해 제어되는 시스템을 제어하기 위한 방법이 제공될 수 있으며, 상기 방법은 상기 제어되는 시스템의 다중 자유도(DOF; degree of freedom) 지점에 다중 작동 신호를 전송하는 단계로서; 상기 다중 작동 신호는 상호 간에 직교할 수 있는 다중 교류(AC; alternating current) 성분을 포함할 수 있는, 상기 다중 작동 신호를 전송하는 단계; 상기 제어되는 시스템의 적어도 하나의 프로브 지점(probe point)으로부터 적어도 하나의 피드백 신호를 측정하는 단계로서; 상기 제어되는 시스템의 DOF 지점의 수가 적어도 하나의 프로브 지점의 수를 초과하는, 상기 적어도 하나의 피드백 신호를 측정하는 단계; 상기 적어도 하나의 피드백 신호에 기초하여, 적어도 하나의 라인 탐색 반복 동안 상기 다중 DOF 지점으로 송신될 라인 탐색 펄스들의 값들을 결정하는 단계; 및 상기 적어도 하나의 라인 탐색 반복을 수행하는 단계를 포함할 수 있다.
상기 다중 작동 신호를 상기 전송하는 단계는 프레임 기간의 제1 부분 동안 일어나되; 상기 결정하는 단계는 상기 프레임 기간의 제2 부분 동안 일어나며 상기 적어도 하나의 라인 탐색 반복을 상기 수행하는 단계는 상기 프레임 기간의 제3 부분 동안 일어난다.
상기 제어되는 시스템은 광집적 회로일 수 있다.
상기 적어도 하나의 라인 탐색 반복은 역추적 라인 탐색 반복일 수 있다.
상기 적어도 하나의 라인 탐색 반복은 전향 추적 라인 탐색 반복일 수 있다.
상기 방법은 상기 제어되는 시스템을 최적의 동작점에 두기 위해 상기 적어도 하나의 라인 탐색 반복의 실패시 다음 프레임 기간 동안 상기 전송하는 단계, 상기 측정하는 단계, 상기 결정하는 단계 및 상기 수행하는 단계를 반복하기로 결정하는 단계를 포함할 수 있다.
상기 방법은 다수의 프레임 동안 상기 전송하는 단계, 상기 측정하는 단계, 상기 결정하는 단계 및 상기 수행하는 단계를 반복하는 단계를 포함할 수 있다.
상기 라인 탐색 펄스들의 상기 값들을 상기 결정하는 단계는 상기 적어도 하나의 프로브 지점의 적어도 하나의 상태 및 상기 다중 DOF 지점의 다중 상태 간 관계를 나타내는 다차원 함수의 값에 반응할 수 있다.
상기 적어도 하나의 라인 탐색 반복을 상기 수행하는 단계는 상기 다차원 함수의 극값을 탐색하는 단계를 포함할 수 있다.
상기 다차원 함수의 상기 극값을 상기 탐색하는 단계는 상기 다차원 함수의 하강 방향을 결정하는 단계를 포함할 수 있다.
상기 다차원 함수의 상기 극값을 상기 탐색하는 단계는 하강 방향 결정들의 상이한 유형들 간에 선택하는 단계를 포함할 수 있다.
상기 적어도 하나의 라인 탐색 반복 동안 상기 다중 DOF 지점으로 송신될 상기 라인 탐색 펄스들의 값들을 상기 결정하는 단계는 상기 다차원 함수의 1차 도함수 및 2차 도함수 중 적어도 하나에 반응할 수 있다.
상기 다중 작동 신호는 상기 다중 AC 성분을 포함할 수 있다.
상기 다중 작동 신호의 상기 다중 AC 성분은 정현파들일 수 있다.
상기 다중 작동 신호의 상기 다중 AC 성분은 비-정현파들일 수 있다. 상기 다중 작동 신호의 상기 다중 AC 성분은 방형 신호들일 수 있다.
상기 방법은 상기 제어되는 시스템의 상기 다중 DOF 지점에 전송되는 상기 다중 작동 신호를 결정하는 것을 포함할 수 있다.
상기 방법은 캘리브레이션 페이즈 동안, 상기 제어 디바이스의 적어도 하나의 입력 포트 및 다중 출력 포트 간 전달 함수를 학습하는 단계를 포함할 수 있되, 상기 다중 작동 신호는 상기 제어 디바이스의 상기 다중 출력 포트를 통해 제공될 수 있고 상기 적어도 하나의 피드백 신호는 상기 제어 디바이스의 상기 적어도 하나의 입력 포트를 통해 수신될 수 있다.
상기 라인 탐색 펄스들의 값들을 상기 결정하는 단계는 상기 전달 함수에 반응할 수 있다. 상기 방법은 복수의 입력 AC 성분을 합산함으로써 상기 다중 AC 성분을 생성하는 단계를 포함할 수 있되; 입력된 상기 AC 성분들은 상호 간에 직교할 수 있다.
본 발명의 실시예에 따르면 제어되는 시스템을 제어하기 위한 제어 디바이스가 제공될 수 있으며, 상기 제어 디바이스는 적어도 하나의 입력, 다중 출력 포트, 프로세서 및 신호 발생기를 포함할 수 있고; 상기 신호 발생기는 상기 제어되는 시스템의 다중 자유도(DOF) 지점에 다중 작동 신호를 전송하도록 구성될 수 있고; 상기 다중 작동 신호는 상호 간에 직교할 수 있는 다중 교류(AC;) 성분을 포함할 수 있고; 상기 제어되는 시스템의 적어도 하나의 프로브 지점으로부터 적어도 하나의 피드백 신호를 측정하도록 구성될 수 있되, 상기 제어되는 시스템의 DOF 지점의 수가 상기 적어도 하나의 프로브 지점의 수를 초과하고; 상기 프로세서는 상기 적어도 하나의 피드백 신호에 기초하여, 적어도 하나의 라인 탐색 반복 동안 상기 다중 DOF 지점으로 송신될 라인 탐색 펄스들의 값들을 결정하도록 구성될 수 있으며; 그리고 상기 신호 발생기 및 상기 프로세서는 상기 적어도 하나의 라인 탐색 반복을 수행하는 단계에 참여하도록 구성될 수 있다.
상기 신호 발생기는 프레임 기간의 제1 부분 동안 상기 다중 작동 신호를 전송하도록 구성될 수 있고; 상기 프로세서는 상기 프레임 기간의 제2 부분 동안 상기 결정하는 단계를 수행하도록 구성될 수 있으며 상기 신호 발생기 및 상기 프로세서는 상기 프레임 기간의 제3 부분 동안 상기 적어도 하나의 라인 탐색 반복를 상기 수행하는 단계에 참여하도록 구성될 수 있다.
상기 제어되는 시스템은 광집적 회로일 수 있다.
상기 적어도 하나의 라인 탐색 반복은 역추적 라인 탐색 반복일 수 있다.
상기 적어도 하나의 라인 탐색 반복은 전향 추적 라인 탐색 반복일 수 있다.
상기 프로세서는 상기 제어되는 시스템을 최적의 동작점에 두기 위해 상기 적어도 하나의 라인 탐색 반복의 실패시 다음 프레임 기간 동안, 다중 작동 신호의 전송, 적어도 하나의 피드백 신호의 측정, 라인 탐색 펄스들의 값들의 결정 및 상기 적어도 하나의 라인 탐색 반복의 상기 수행을 반복하기로 결정하도록 구성될 수 있다.
상기 제어 디바이스는 다수의 프레임 동안, 다중 작동 신호의 전송, 적어도 하나의 피드백 신호의 측정, 라인 탐색 펄스들의 값들의 결정 및 상기 적어도 하나의 라인 탐색 반복의 상기 수행을 반복하도록 구성된다.
상기 프로세서는 상기 적어도 하나의 프로브 지점의 적어도 하나의 상태 및 상기 다중 DOF 지점의 다중 상태 간 관계를 나타내는 다차원 함수의 값에 응답하여 상기 라인 탐색 펄스들의 상기 값들을 결정하도록 구성될 수 있다.
상기 프로세서는 상기 적어도 하나의 라인 탐색 반복 동안, 상기 다차원 함수의 극값을 탐색하도록 구성될 수 있다.
상기 다차원 함수의 상기 극값의 상기 탐색은 상기 프로세서에 의해, 상기 다차원 함수의 하강 방향을 결정하는 것을 포함할 수 있다.
상기 프로세서는 상기 다차원 함수의 상기 극값을 상기 탐색하는 동안, 하강 방향 결정들의 상이한 유형들 간에 선택하도록 구성될 수 있다.
상기 프로세서는 상기 적어도 하나의 라인 탐색 반복 동안 상기 다차원 함수의 2차 도함수들에 응답하여 상기 다중 DOF 지점으로 송신될 상기 라인 탐색 펄스들의 상기 값들을 결정하도록 구성시킬 수 있다.
상기 다중 작동 신호는 상기 다중 AC 성분을 포함할 수 있다.
상기 다중 작동 신호의 상기 다중 AC 성분은 정현파들일 수 있다.
상기 다중 작동 신호의 상기 다중 AC 성분은 비-정현파들일 수 있다. 상기 다중 작동 신호의 상기 다중 AC 성분은 방형 신호들일 수 있다.
상기 제어 디바이스는 상기 제어되는 시스템의 상기 다중 DOF 지점에 전송되는 상기 다중 작동 신호를 결정하는 것을 포함할 수 있다.
상기 제어 디바이스는 캘리브레이션 페이즈 동안, 상기 제어 디바이스의 적어도 하나의 입력 포트 및 다중 출력 포트 간 전달 함수를 학습하도록 구성될 수 있되, 상기 다중 작동 신호는 상기 제어 디바이스의 상기 다중 출력 포트를 통해 제공될 수 있고 상기 적어도 하나의 피드백 신호는 상기 제어 디바이스의 상기 적어도 하나의 입력 포트를 통해 수신될 수 있다.
상기 프로세서는 상기 전달 함수에 응답하여 상기 라인 탐색 펄스들의 값들을 결정하도록 구성될 수 있다.
상기 방법은 복수의 입력 AC 성분을 합산함으로써 상기 다중 AC 성분을 생성하기 위한 매트릭스를 포함할 수 있되; 입력된 상기 AC 성분들은 상호 간에 직교할 수 있다.
본 발명의 실시예에 따르면 제어 디바이스에 의해 실행되면 상기 제어 디바이스가 다음 단계들: 상기 제어되는 시스템의 다중 자유도(DOF) 지점에 다중 작동 신호를 전송하는 단계로서; 상기 다중 작동 신호는 상호 간에 직교할 수 있는 다중 교류(AC) 성분을 포함할 수 있는, 상기 다중 작동 신호를 전송하는 단계; 제어되는 시스템의 적어도 하나의 프로브 지점으로부터 적어도 하나의 피드백 신호를 측정하는 단계로서; DOF 지점의 수가 적어도 하나의 프로브 지점의 수를 초과하는, 상기 적어도 하나의 피드백 신호를 측정하는 단계; 상기 적어도 하나의 피드백 신호에 기초하여, 적어도 하나의 라인 탐색 반복 동안 상기 다중 DOF 지점으로 송신될 라인 탐색 펄스들의 값들을 결정하는 단계; 및 상기 적어도 하나의 라인 탐색 반복을 수행하는 단계를 실행하게 하는 명령들을 저장하는 비-일시적 컴퓨터 판독가능한 매체가 제공될 수 있다.
상기 다중 작동 신호를 상기 전송하는 단계는 프레임 기간의 제1 부분 동안 일어나되; 상기 결정하는 단계는 상기 프레임 기간의 제2 부분 동안 일어나며 상기 적어도 하나의 라인 탐색 반복을 상기 수행하는 단계는 상기 프레임 기간의 제3 부분 동안 일어난다.
본 발명으로서 여겨지는 주제가 특히 강조되고 본 명세서의 결론 부분에 명백하게 청구된다. 그러나, 본 발명은 그것의 목적들, 특징들, 및 이점들과 함께, 구성 및 동작 방법 양자에 관해, 다음 첨부 도면들과 판독할 때 이하의 상세한 설명을 참조하여 가장 잘 이해될 수 있다:
도 1은 본 발명의 실시예에 따른 제어 시스템 및 제어되는 시스템을 예시한다;
도 2는 본 발명의 실시예에 따른 제어 시스템 및 제어되는 시스템을 예시한다;
도 3은 본 발명의 실시예에 따른 제어 시스템 및 제어되는 시스템을 예시한다;
도 4는 본 발명의 실시예에 따른 제어 시스템 및 제어되는 시스템을 예시한다;
도 5는 본 발명의 실시예에 따른 제어 시스템 및 제어되는 시스템의 부분을 예시한다;
도 6a는 본 발명의 실시예에 따른 프레임 동안 송신되는 신호들을 예시한다.
도 6b는 본 발명의 실시예에 따른 프레임 동안 송신되는 신호들을 예시한다;
도 7은 본 발명의 실시예에 따른 프레임 동안 송신되는 신호들의 일부의 스펙트럼을 예시한다;
도 8은 본 발명의 실시예에 따른 아날로그 DMT 분석기를 예시한다;
도 9는 본 발명의 실시예에 따른 디지털 DMT 분석기를 예시한다;
도 10은 본 발명의 실시예에 따른 PIC인 제어 시스템 및 제어되는 시스템을 예시한다;
도 11은 본 발명의 실시예에 따른 두 개의 DOC 지점을 포함하는 제어 시스템 및 제어되는 시스템을 예시한다;
도 12는 본 발명의 실시예에 따른 제어 시스템의 모드 및 제어되는 시스템의 모델을 예시한다;
도 13은 본 발명의 실시예에 따른 수렴 프로세스를 예시한다;
도 14는 본 발명의 실시예에 따른 수렴 프로세스를 예시한다;
도 15는 본 발명의 실시예에 따른 두 개의 DOC 지점을 포함하는 제어 시스템 및 제어되는 시스템을 예시한다;
도 16은 본 발명의 실시예에 따른 IQ 변조기인 제어 시스템 및 제어되는 시스템을 예시한다; 그리고
도 17은 본 발명의 실시예에 따른 방법을 예시한다.
도 1은 본 발명의 실시예에 따른 제어 시스템 및 제어되는 시스템을 예시한다;
도 2는 본 발명의 실시예에 따른 제어 시스템 및 제어되는 시스템을 예시한다;
도 3은 본 발명의 실시예에 따른 제어 시스템 및 제어되는 시스템을 예시한다;
도 4는 본 발명의 실시예에 따른 제어 시스템 및 제어되는 시스템을 예시한다;
도 5는 본 발명의 실시예에 따른 제어 시스템 및 제어되는 시스템의 부분을 예시한다;
도 6a는 본 발명의 실시예에 따른 프레임 동안 송신되는 신호들을 예시한다.
도 6b는 본 발명의 실시예에 따른 프레임 동안 송신되는 신호들을 예시한다;
도 7은 본 발명의 실시예에 따른 프레임 동안 송신되는 신호들의 일부의 스펙트럼을 예시한다;
도 8은 본 발명의 실시예에 따른 아날로그 DMT 분석기를 예시한다;
도 9는 본 발명의 실시예에 따른 디지털 DMT 분석기를 예시한다;
도 10은 본 발명의 실시예에 따른 PIC인 제어 시스템 및 제어되는 시스템을 예시한다;
도 11은 본 발명의 실시예에 따른 두 개의 DOC 지점을 포함하는 제어 시스템 및 제어되는 시스템을 예시한다;
도 12는 본 발명의 실시예에 따른 제어 시스템의 모드 및 제어되는 시스템의 모델을 예시한다;
도 13은 본 발명의 실시예에 따른 수렴 프로세스를 예시한다;
도 14는 본 발명의 실시예에 따른 수렴 프로세스를 예시한다;
도 15는 본 발명의 실시예에 따른 두 개의 DOC 지점을 포함하는 제어 시스템 및 제어되는 시스템을 예시한다;
도 16은 본 발명의 실시예에 따른 IQ 변조기인 제어 시스템 및 제어되는 시스템을 예시한다; 그리고
도 17은 본 발명의 실시예에 따른 방법을 예시한다.
이하의 상세한 설명에서, 많은 구체적인 세부사항이 본 발명의 철저한 이해를 제공하기 위해 제시된다. 그러나, 해당 기술분야의 통상의 기술자들에 의하면 본 발명이 이들 구체적인 세부사항 없이 실시될 수 있음이 이해될 것이다. 다른 사례들에서, 주지의 방법들, 절차들 및 구성요소들은 본 발명을 모호하게 하지 않기 위해 상세하게 설명되지 않았다.
본 발명으로서 여겨지는 주제가 특히 강조되고 본 명세서의 결론 부분에 명백하게 청구된다. 그러나, 본 발명은 그것의 목적들, 특징들, 및 이점들과 함께, 구성 및 동작 방법 양자에 관해, 첨부 도면들과 판독할 때 이하의 상세한 설명을 참조하면 가장 잘 이해될 수 있다.
예시의 간단함 및 명확함을 위해, 도면들에 도시된 요소들이 반드시 일정한 비율로 도시된 것은 아니라는 것이 이해될 것이다. 예를 들어, 요소들 중 일부의 치수들은 명확함을 위해 다른 요소들에 관하여 과장될 수 있다. 나아가, 적절하다고 여겨지는 경우, 도면 부호들은 대응하거나 유사한 요소들을 나타내기 위해 도면들 중에서 반복될 수 있다.
본 발명의 예시된 실시예들이 대개 해당 기술분야의 통상의 기술자들에게 알려진 전자 구성요소들 및 회로들을 사용하여 구현될 수 있기 때문에, 세부사항들은 본 발명의 기본이 되는 개념들의 이해 및 인식을 위해 그리고 본 발명의 교시내용들을 애매하게 만들거나 그것들에 집중이 안 되게 하지 않기 위해, 위에서 설명된 바와 같이 필수적으로 고려되는 것보다 상세한 정도로 설명되지 않을 것이다.
본 명세서에서 방법에 대한 임의의 참조는 방법을 실행할 수 있는 시스템에 준용되어야 한다.
본 명세서에서 시스템에 대한 임의의 참조는 시스템에 의해 실행될 수 있는 방법에 준용되어야 한다.
다양한 문헌이 참조된다.
이들 문헌은 다음을 포함한다:
[1] K. Padmaraju 외, "디더링 신호를 사용하는 마이크로링 공진기들 및 변조기들의 파장 로킹", P.2.3, ECOC' 13.
[2] C. Qiu 및 Q. Xu, "애플리케이션들을 감지하기 위한 공진 이동의 초정밀 측정", Optics Letters 37, 5012-5014 (2012).
[3] E. Timurdogan 외, "마이크로링 공진기들을 위한 자동화된 파장 복구", CLEO' 12 (2012).
[4] K.Aryur 및 M. Krstic, 극값 탐색 제어에 의한 실-시간 최적화, Wiley 2003.
[5] Y. Li 및 P. Dabkus, "120 Gbps DPSK 신호의 실리콘-마이크로링-기반 변조", CLEO' 13 (2013).
[6] S. 6 및 L. Vandenberghe, 볼록 최적화, Cambridge, 2004.
[7] Scofield, John H. (1994. 2). "로크-인 증폭기의 주파수-도메인 설명". American Journal of Physics (AAPT) 62 (2): 129-133.
용어들 "제어되는 시스템", "피시험 디바이스", "DUI", "피제어 디바이스" 및 "DUC"는 상호교환가능한 방식으로 사용된다.
용어 "적응적 제어기", "제어기" 및 "제어 디바이스"는 상호교환가능한 방식으로 사용된다.
하나 또는 몇몇 프로브 지점(들)에 기초하여 다수의 DOF를 동조함으로써 최소 또는 최대의 PIC의 다-차원 동작점의 안정화를 수행하기 위한 방법들이 요구된다. 유사한 방법들이 반드시 광은 아닌 다-차원 시스템의 최적의 또는 제로(최소 또는 최대 = 극값) 동작점으로 안정화하기 위한 다양한 비-광학 애플리케이션에 요구된다. "극값-탐색"(ES) 제어라고 불리우는 제어 규율이 종래 기술 [4]로서 존재하나 그것들의 고유 특성을 갖는 광 시스템들에는 한 번도 적용되지 않았다. 게다가, 본 발명의 측면들의 일부는 종래 기술 ES 제어 기술들의 상황에서도 신규하고 PIC를 "일반적인 다-차원 시스템"으로 대체함으로써, 광학 장치에 보다 일반적으로 적용가능할 수 있다.
상대적으로 대규모 광집적 회로들(PIC)의 동조 파라미터들의 D-차원 공간들에서의 그것들의 공칭 동작점들로의 피드백 안정화를 목적으로 하여, 극값-탐색(ES) 제어에 그리고 실시간 최적화 기술들에 기초하는, 제어 및 캘리브레이션(C&C) 체계적 접근법이 제공된다. 신규한 방법론은 원칙적으로 단지 하나 또는 몇몇 광출력 감시점(들)을 갖고, PIC들의 다수의(D) 동조 자유도(DOF)를 안정화하는 것을 가능하게 한다. 제안된 C&C 디지털 제어기는 먼저 ES 개념들을 광자 기술에 포팅(porting)하고 OFDM 변조 방식과 유사한, 작동 신호 생성 및 프로브 검출의 새로운 프레임-기반 이산-다중-톤(DMT) 방법을 도입하고, 그것의 디지털 프레임 기반 공식에서, 메모리가 없는 맵들 또는 I/O 인터페이스들(액추에이터들 및 프로브들)에 메모리를 갖는 맵들을 위한 비제약형 최적화 기술들의 실시간 사용을 가능하게 하는, 알려진 ES 기술들에 관하여 신규하다. 게다가, 알고리즘은 하강 방향(예를 들어, 그레디언트, 뉴턴 방법 또는 유사한 방법들)을 찾기 위한 다양한 방법 뿐만 아니라 특정한 역추적 라인 탐색 및 신규한 전향 추적 라인 탐색에서 증감 크기를 찾기 위한 다양한 방법을 적응적으로 선택한다. 새로운 기술은 다음 두 개의 C&C 애플리케이션의 수치 시뮬레이션들에 의해 예증된다: (i): 마이크로림으로의 임계 결합을 최적화하는 공진 페이즈 및 제2 결합 페이즈 파라미터 양자를 동시에 동조시키는 Si 마이크로림(D=2 동조 DOF). (ii): 단일 감시점을 사용하는 IQ 내포된 변조기 안정화(D=3 동조 DOF).
ES 제어 방법론이 제공되고 그것이 PIC 안정화에 적용된다. 이는 이들 동조 DOF에 적용되는 느린 제어들에 중첩되는 저레벨 AC 신호들로 동조 DOF들의 각각을 디더링하는 것에 기초한다.
발명자들 나아가 통신 이론에서의 OFDM 전송 및 검출과 유사한, 디지털 반복 프레임-기반 이산-다중-톤(DMT) 신규 방법으로 종래 기술 ES 제어 방법론을 향상시켰다(주요 아이디어는 상호 간에 직교하는 다중톤 신호들을 동조 DOF들의 각각에 중첩되는 디더들로서 사용하는 것이다). 이는 당면한 문제, 즉 그것들의 최적의 동작점들에서 다-차원 DOF들을 갖는 PIC들 또는 임의의 포괄적인 시스템들 중 어느 하나의 안정화를 보다 양호하게 처리하기 위해, ES 제어 성능을 상당히 개선하고 메모리가 없는 맵들의 비제약형 최적화의 반복법들을 채택하는 것을 가능하게 한다. 방법은 동조 DOF들의 작동 응답들의 그리고 프로브 지점(들)의 관찰 응답의 메모리의 존재 하에서도 작동된다(레이턴시, 지연-확산)는 것이 언급되어야 한다. 메모리를 갖는 인터페이스들을 갖는 시스템들의 이러한 경우는 DMT 전송 프레임들의 순환 체확장들을 사용함으로써 메모리가 없는 경우가 된다.
애플리케이션들
광집적 회로들(PIC)의 대규모 집적의 가능성을 언록킹하는, 2 이상의 DOF를 갖는 PIC들의 안정화; 최적의 동작점으로 안정화될 임의의 다-차원 포괄 시스템;
제안된 방법은 PIC들의 다-차원 안정화를 위한 ES 제어 기술들의 채택; 액추에이터들 및 프로브 인터페이스들을 동조시키는 데 있어서 메모리 효과들의 경감을 포함하는, OFDM과 유사한 DMT 전송 및 검출에 기초한 반복 프레임-기반 기술의 도입을 제공한다.
광자 기술에서의 Moore 법칙의 수립은 현재 수십 또는 수백의 광학 기능 요소로 확대되는 광집적 회로들(PIC)의 제조 및 동작을 신뢰성있게 제어하기 위한 적절한 도구들의 부족으로 인해 지장이 있다. 매우 많은 수의 요소를 캐스케이딩하는 광 회로들은 오늘날 실리콘 광자 기술 및 다른 물질 플랫폼들에서 가능성 있게 실행가능하다. 그럼에도 불구하고, 그것은 대규모 집적(LSI) PIC들로 집적된 광자 기술의 출현을 막는 상이한 유형의 장애이다. 복합 장벽은 현재 광 물리학에 의해서가 아니라 제어 이론에 의해 제기된다. 이러한 복합 장벽을 제거하는 것은 오늘날의 "디바이스" 레벨에서, "시스템-온-칩" 새로운 패러다임까지 길을 트는 것을 가능하게 할 수 있다.
이러한 목적을 향해, 회로 제어 절차들을 가능하게 하기 위해, 우리는 기본 알고리즘 지능이 신규한 디지털 제어 및 캘리브레이션(C&C) 계층을 통해 복합 PIC들에 전달될 것이라는 것을 인식할 것이다. 디지털 C&C 알고리즘들 모음은 대규모로, 한 번도 인식되거나 개념화된 적이 없으나, 그것은 대규모 PIC들을 기능적으로 복합적으로 만드는 데 있어서 반드시 필요한, 필수 인에이블 기술인데, 이는 그러한 수단의 부재로서, 다수의 디바이스 파라미터의 환경 드리프트들이 PIC의 의도된 기능을 심각하게 손상할 수 있기 때문이다. 피드백 제어 기술들이 소규모 PIC들 이를테면 마하-젠더 변조기 또는 IQ 변조기들 [] 또는 마이크로링들을 안정화하기 위해 제안되고 실증되어 왔다. 그에 반해, 대규모 집적(LSI) PIC 상에서, 탑재된 각각의 디바이스들의 각각은 이론상으로 느린-페이즈 바이어스들을 전기적으로 또는 열적으로 조절함으로써 별도로 제어/캘리브레이션될 수 있다. 충분한 작동 해결은 통상적으로 열-광학 또는 전기-광학 수단에 의해 이용가능하다. 유감스럽게도, PIC 상에 너무 많은 디바이스가 존재할 때, 우리는 단순히 다수의 바이어스 '놉들(knobs)'이 어느 값들로 설정되어야 하는지 몰랐다. 문제는 다양한 동조 DOF 간 상호 결합의 존재에 의해 더 악화되고, 따라서 그것들 중 동조된 하나가 몇몇 다른 것에 영향을 미치게 된다. 대규모 PIC 안정화를 실현하기 위한 절차는 현재 특히 제한된 수의 (이상적으로 단일) 프로브(들)가 PIC를 감시하기 위해 사용될 것이 더 요구될 때 존재하지 않는다.
단일 또는 몇몇 프로브로 임의적으로 대규모인 PIC의 다-차원 제어를 위한 체계적인 알고리즘 접근법이 제공된다. 이러한 방법론은 획득 단계에서 공칭 동작점에 이르기 위해, 결국 광자 기술 회로들 상의 수십 또는 심지어 수백개의 디바이스가 작은 수의 프로브를 추적함으로써 동시에 작동되게 하는, 복합 LSI PIC들의 출현을 언로크할 가능성을 지니는 반면, 후속 추적 단계에서, PIC는 이를테면 환경 외란들에 대응하기 위해 그것의 작동 파라미터들을 계속해서 조종한다.
임의의 규모의 PIC들을 위해 제안된 C&C 디지털 제어기는 그것의 극값-탐색(ES) 실-시간 최적화 기술들의 채택을 포함하여 다양한 측면에서, 그리고 특히 그것의 (통신 이론에서 관례적이나 임의의 다른 애플리케이션 분야에서 종전에는 PIC 피드백 제어에도 ES 제어 문제들에도 적용되지 않는) OFDM 변조 방식과 유사한 프레임-기반 이산-다중-톤(DMT) 생성 및 검출에서 뿐만 아니라, 그것의 고유한 적응적 신호 처리 방법론, 이를테면 그레디언트- 대 뉴턴-기반 최급 강하 및 역-추적 라인-탐색 [6] 간 동적 선택을 이용하는 반복 업데이트들 또는 임의의 다른 최적화 방법에서 신규하다. 본 문서에서, 새로운 기술의 원리들이 소개된 후, 기술이 두 개의 C&C 애플리케이션에 대한 수치 시뮬레이션들에 의해 예증된다.
(i): 마이크로림으로의 임계 결합을 최적화하는 공진 페이즈 및 제2 결합 페이즈 파라미터 양자를 동시에 동조시키는 Si 마이크로림(D=2 동조 DOF). (ii): 단일 감시점을 사용하는 IQ 내포된 변조기 안정화(D=3 동조 DOF). 우리는 제안된 방법의 하나의 특징이 단지 하나 또는 두 개의 출력 감시점에 기초하여 D개의 동조 DOF를 제어하는 것이 가능하다는 것임을 언급한다. 이는 이에 의해 PIC 상의 D개의 기본 광 디바이스 또는 기능을 안정화하기 위한 기존 접근법들과 대조를 이루어, D개의 출력 감시점이 요구된다. 그러한 예는 이에 의해 두 개의 "자식" MZM에 대해 그리고 그것들의 90도의 상대적 페이즈에 대해, 각각 세 개의 감시 광-다이오드(PD)가 요구되는, IQ 변조기의 종래 제어일 수 있다. 그에 반해, 우리의 신규한 방법론은 단지 하나의 감시 PD를 갖는 IQ 변조기가 세 개의 동조 DOF를 제어하는 것을 가능하게 한다.
그에 따라, 우리의 방법은 단지 제한된 수의 프로브 지점, 또는 심지어 단지 하나의 지점의 출력들을 관찰하는 것에 기초하여 작동하나(PIC 상의 모든 디바이스 상의 프로브들의 배치를 회피), 우리는 전체 광 회로를 다-차원 파라미터 공간에서 그것의 최적점으로 조종하는 수십 개의 액추에이터(예를 들어, 바이어스 페이즈)를 최종적으로 동시에 조절하는 것을 목적으로 한다. Si 광 마이크로링의 처음 언급된 애플리케이션에서, 이러한 퀄리티는 단지 단일 감시 PD를 가지나 마이크로링의 두 개의 페이즈 DOF(결합 페이즈 및 공진 페이즈)를 제어할 수 있음으로써 예증된다.
마지막으로, 제안된 기술의 주요 특징은 그것이 PIC 동조 모델(다수의 동조 DOF에서 감시점의 출력으로의 매핑)에 대한 명백한 지식 없이도 작동할 수 있다는 의미에서, 그것은 블라인드라는 것이다. 더 정확히 말하면, C&C 시스템은 임의의 초기 조건에서 D-차원 파라미터 공간에서의 초기점 부근의 국부 최소 또는 최대 또는 제로(극값) 또는 널로 "네비게이팅"할 수 있다. PIC 제조 상황에서, 이는 초기 조건이 여전히 시스템의 공칭 최적의 동작점인 그것의 국부 극값을 갖는다면, 공칭 다-차원 동작점에서 떨어진, 시스템 파라미터들의 상당히 작은 편차들이 디지털 제어기에 의해 자동으로(블라인드로) 정정될 수 있음을 암시한다.
극값 탐색 실-시간 모델-블라인드 최적화의 신규한 디지털 실현
본 섹션에서 우리는 블라인드 ES 실-시간 최적화 프레임워크 및 우리의 고유한 알고리즘 접근법을 소개한다. 동작 원리들에 대한 설명은 제어, 최적화 또는 통신 이론들에 대한 어떠한 종래 지식도 가정하지 않고, 아날로그 및 디지털 신호 처리시 최소한의 배경에 의지하여, 자체로서 완비되는 것을 목적으로 한다.
블라인드 ES DMT 프레임-기반 C&C 접근법의 개요
본 섹션에서 우리는 피제어 PIC를 위한 포괄적인 수학 모델을 소개하고 C&C 제어기의 동작의 포괄적인 접근법 및 원리들을 개괄한다. 도 1은 본 발명의 실시예에 따른 시스템(10)을 설명한다.
시스템(10)은 ES-기반 캘리브레이션 및 제어(C&C) 시스템이다.
제안된 C&C 제어기는 동조 파라미터들의 D-차원 공간에서의 국부 극점으로 안정화될, 다중-변수 함수(
)에 의해 명시된 바와 같이, 포괄적인 비선형의 메모리가 없는 시스템 맵(
)(PCI 피제어 디바이스(DUC; device under control))에 작용한다. 이러한 포괄적인 형태에서, 제안된 C&C 시스템은 포괄적으로 비-광 애플리케이션들에도 적용될 수 있으나, 광 애플리케이션들에 대해, I는 통상적으로 광출력(세기) 또는 광-전류를 나타낸다. 사실상, C&C 자유도들(DOF)로서 지칭되는, 입력들(파라미터들)(
)을 갖는 임의의 블랙 박스를 고려해볼 때, 그리고 시스템 맵(
)이 우리에게 알려지지 않았다고 가정하면, 제안된 C&C 디지털 시스템은 적응적 C&C 시스템 제어를 받는 입력 DOF들을 반복적으로 조절함으로써, "블랙-박스" 출력(I)을 파라미터들의 벡터의 초기 조건의 부근의 국부 최소 또는 최대로 네비게이팅하기 위해 사용될 수 있다. 특성 맵(
)이 알려지지 않았다는 사실은 우리가 제안한 실-시간 최적화 알고리즘에 대해 한정어 "블라인드(blind)"에 의해 포착된다. 몇몇 경우, 시스템 맵에 관한 정보의 부족은 알려지지 않은 (무작위) 추가 외란들(
)에 의해 영향을 받는 파라미터들의 세트에 의해 알려진 함수의 파라미터화에 이른다: 
(1) 메모리가 없는 맵(
)이 정확히 알려져 있다면(이를테면 분석적으로), 그것을 극값으로 가져오는 것은 훨씬 더 쉬운 문제일 수 있는데, 이는 이러한 경우 최적의(최소 또는 최대) 동작점을 획득하기 위해, 반복 비제약형 최적화 알고리즘 이를테면 최급 강하 알고리즘을 적용하여, 편도함수들(그레디언트, 헤시안)의 값이 알려진 초곡면 상의 임의의 지점에서 구해질 수 있기 때문이다. 블라인드 ES 최적화에서, 주요 부-작업은 그 다음 현재 동작점에서의 편도함수들의 값을 구하는 것이며, 따라서 반복 비-제약형 최적화 알고리즘들이 사용될 수 있게 된다.
특히, 광 C&C 애플리케이션들에 대해, 알려지지 않은 포괄적인 맵은 통상적으로 상당한 전기- 또는 열- 광학 효과들을 통해 시스템의 간섭 측정의 동조 페이즈들을 변경하기 위해 적용되는, 동조 전압들로 이루어지는 그것의 D개의 입력을 갖는다. 시스템이 고속 변조된 광학 신호들의 전파와 관련하여 메모리 효과들을 보일 수 있으나, 느린 "준-정적" 입력들(이를테면 C&C에서 사용된)에 대해 PIC는 통상적으로 메모리가 없는 것으로 보인다 - 이러한 조건은 대부분의 PIC에 대해 매우 양호한 근사에 만족한다. 동등하게, 시스템 입력들은 페이즈들을 유도하는 전압들 보다는 바로 동조 페이즈들인 것으로 보인다. 그에 따라, 우리는 대안적으로 동조 DOF 벡터(
)를 상황에 따라, 그것의 성분들이 전압들(전위들) 또는 페이즈들 중 어느 하나를 나타내게 하는 것으로 간주한다. 통상적으로, 동조 DOF들로부터 프로브 세기 또는 광출력으로의 정적 맵은 다음을 통해, 입력 및 출력(
및 I)을 곱셈으로 관련짓는 정규화된 출력(또는 세기)의 투과 함수(
)의 면에서 표현될 수 있다
(2)
극값 탐색(ES) 최적화 [4]는 시스템이 다양한 제어 정책(반복 최적화 업데이트)을 적용함으로써 국부 극값을 향해 나아가도록, 초곡면(
)에 걸친 시스템 궤적에 따른 각 동작점에서의 편도함수들의 값을 구함으로써 그리고 이들 편도함수 추산치들을 명령 페이즈들(
)을 업데이트하기 위해 사용함으로써, 메모리가 없는 다-차원, 비-선형 시스템 맵을 국부 극점으로 안정화하기 위한 실-시간 최적화 기술이다. 디더 페이즈들(
)의 역할은, ES 기술에서, 편도함수들의 정보가 추출될 수 있는 이들 디더 신호에 대한 시스템 맵 응답들을 검출함으로써 매 반복마다 그레디언트 및 헤시안의 값을 구하는 것 가능하게 하는 것이다. 사실상, ES 방법론은 [1]에서와 같은, 단일 동조 DOF를 제어하기 위해 이전에 사용된 1-차원 디더 기술들의 다-차원 일반화로서 볼 수 있다.
ES-기반 접근법을 사용하여, D개의 DOF는 단일(또는 수 개의) 프로브 출력(들)을 감지하는 동시에 제어될 수 있다, (동조 DOF들의 수(D)는 원칙적으로는 임의적이나, 실제 D는 통상적으로 적정한 수렴을 위해 10 단위 또는 100 단위로 제한되어야 할 수 있다. 여기서 우리는 원리들을 예증하기 위해, D =2 및 D =3의 예들에 대한 시뮬레이션들을 수행할 것이나, 방법은 원칙적으로 임의의 D로 확장가능하다.
PIC의 동조 DOF들을 광 페이즈들로 보면, 이들 페이즈 신호에 몇몇 포괄적인 추가 구성요소들이 존재함을 주목하자. 제α DOF는 다음 페이즈를 갖는다:
여기서 
는 명령 페이즈들이고, 
는 디더 페이즈들(편도함수들의 추산을 가능하게 하기 위해 명령 페이즈들에 중첩되는 다중-톤 섭동들)이고, 
는 그것의 의도된 기능(통상적으로 고속 통신 운용, 이를테면 변조 또는 다른 광학 신호 처리)을 수행하기 위해 회로에 적용되는 (광대역) 신호 페이즈들이며, 
는 광학 경로들에서 유도되는 페이즈들에 영향을 미치는, 환경 효과들로 인한 추가 외란들이다. PIC에 적용되는 광대역 통신 신호들에 의해 유도되는 페이즈들이 (통상적으로 환경 외란들을 추적하기에 충분한, ~MHz까지의) 상대적으로 느린 제어 신호들(
)의 협대역 저-주파수 통과-대역 내에서 획득되는 무시가능한 스펙트럼량을 가지기 때문에, 
는 (3)에서의 제2 식에서의 양호한 근사를 위해 폐기되었음을 주의하자. 이러한 지점을 되풀이하기 위해, C&C 시스템의 저-대역 필터링 효과가 적용된 RF 신호 출력으로 인한 변조된 출력 차단의 무시가능한 양을 필터링하여, 
으로 효과적으로 설정하는 것을 가능하게 한다. 잔여의 작은 저-주파(적용된 통신 신호들의 무작위성으로 인해 무작위) 변동들이 무시가능하지 않게 나타나는 경우, 우리는 그것들을 환경 외란 항(
)에 기여하는 것으로 볼 수 있으며, 이들 기여는 일률적으로 다뤄질 수 있다.
우리는 여기서 제안되고 시뮬레이트되는 ES 디지털 제어기의 특정한 구조 및 신호 설계가 사실상 전체적으로 ES 문헌에 이전에 소개된 적이 없이, 신규하다는 것을 되풀이한다. 제안된 디지털 ES 제어기는 사상이 적응적 제어 시스템보다는 적응적 신호 처리 또는 반복 최적화 시스템에 더 밀접하다. 우리의 지식대로, 이는 DMT 통신 개념을 ES 제어기의 실현에 포팅하는 제1 프레임-기반 제안이다. DMT는 통상적으로 유선 DSL 통신에 사용되는, 직교 주파수 분할 다중(OFDM)과 밀접하게 관련 있는 통신 기술이다.
나아가 우리의 ES 시스템은 블라인드로 "종래" ES에서와 같이 그레디언트(1차 편도함수들의 세트) 뿐만 아니라, 보다 고차수 도함수들의 값을 구할 수 있다는 것을 주목하자. 사실상 우리는 이들보다 고차수 도함수들은 너무 노이지할 것이기 때문에, 3차 도함수들의 값을 구하기 위한 분석으로 확장하지 않고, 최대한 1차 및 2차 도함수들의 값을 구하는 것에 만족할 것이다. 현재 접근법은 그것을 프레임을 기초로 수행함으로써, 종래 기술의 2차 도함수들의 값을 뉴튼-기반으로 구하는 것 [6]을 확장한다. 그레디언트 벡터 및 헤시안 매트릭스는 소위 뉴튼 방법을 가능하게 하는 한편; 이는 1차뿐만 아니라 2차 도함수들의 값을 구하는 것에 기초하여 극점을 향한 훨씬 더 빠른 반복 네비게이션을 가능하게 하여, 시스템 맵 초곡면 상의 임의의 초기점으로부터 국부 극값으로 네비게이팅하는 것을 보다 빠른 반복들로 가능하게 한다. 사실상 우리는 초곡면 상의 국부 조건들에 따라 그레디언트-기반 및, 뉴튼-기반 서브-반복들 간을 전환하는 적응 접근법을 채택한다. 이러한 접근법은 단지 1차 도함수들에 기초하는 그레디언트-최급 강하 방법보다 빠르다.
보다 고차수 도함수들의 값을 구하는 것의 원리는 프로브 신호(I) 내에 (편도함수들을 나타내는) 다양한 작동 DOF에 적용되는 투입된 조화 톤들의 원래 주파수들에서의 성분들을 "록-인"할 뿐만 아니라, 상호변조 톤 주파수들(즉, 원래 투입된 조화 톤들의 주파수들의 정수 계수들과의 선형 결합들)을 검출하는 것이다. 이들 새로운 상호변조 주파수들은 시스템 맵(I)의 비선형성에 의해 발생된다. 각 DOF에 적용되는 디더 조화 톤들의 n차 상호변조 승적들의 진폭들은 동작점에서의 초평면의 n차 도함수들에 비례하는 것으로 드러난다. 그에 따라, 2차 상호변조 승적들(IP)은 헤시안(2차 도함수들의 매트릭스)의 값을 구하기 위해 사용되고, 3차 승적들은 원칙적으로 3차 도함수들의 텐서(tensor)의 값을 구하기 위해 사용될 수 있는 등이다. 하나의 문제는 다양한 차수의 IP가 주파수 축을 따라 서로의 위에 떨어지는 경향이 있다는 것이다. 따라서, 제안된 방법의 요소는 희소 스펙트럼 그리드로의 DOF들에 적용되는 조화 톤들을 선택하여 그것들의 다양한 차수의 IP가 가능한 스펙트럼으로 공통 원소를 갖지 않게 하는 것이다. 이러한 목적은 과도한 희소성이 시간-대역폭 및 시스템 감도에 부정적인 영향을 미치고 다른 불이익을 받을 수 있기 때문에, 작동 신호들의 스펙트럼 희소성을 가능한 많이 감소시키면서, 추구될 것이다.
이는 우리의 ES 제어기의 최고 수준의 개관을 완전하게 만든다. 그 후 결국 우리는 ES C&C 시스템의 다양한 부분의 보다 구체적인 설명들에 개입한다.
DMT 전송기
우리의 제안의 주요 요소는 C&C 제어기를 DMT 송수신기(즉, 전송기(Tx) 및 수신기(Rx))에 근거를 두는 것이다. 현재 상황에서, Tx/Rx는 DMT 트레이닝 신호들과 중첩되는 제어 신호들을 피제어 PIC로 투입하는 것 및 PIC 안정화를 위한 피드백을 제공하는 프로브 응답들을 수신하는 것을 나타낸다. 이러한 서브-섹션 및 다음 섹션은 OFDM 전송과 유사한, ES 제어기의 신규한 DMT 적응적 디지털 실현을 설명하여, 각각 DMT Tx 및 Rx 모듈들의 구조 및 기능을 상세하게 열거한다.
먼저 우리는 DMT Tx의 모든 아날로그 구현을 소개한다(도 1 및 도 3). 이러한 구현은 결과적으로 디더 톤들이 상호 간에 직교하도록 정기 스펙트럼 그리드에서 선택되는 주파수들에서 정현파 디더 전압들을 전달하는 M개의 출력을 갖는 다중-톤 발생기(DMT GEN)에 기초한다(DMT GEN 출력 포트마다 하나의 톤). DMT GEN의 M개의 포트는 아날로그 선형 MxD 조합 매트릭스로 입력되어, 다중 입력의 D개의 선형 결합(전압들의 가중 합)을 형성한다. 합성 매트릭스의 출력 포트들의 각각은 PIC의 작동 (동조) 포트에 적용된다. 덧붙여, 예를 들어 아날로그 실현에서의 바이어스-티(Tee) 구성요소들을 통해, PIC의 동조 포트들로 추가적으로 투입되는 계단식 DC 명령 신호들(
)이 또한 존재한다. 이러한 점에서, "계단식 DC"는 느리게 변화하는 명령 파형들(
)(및 그것들의 대응하는 적용된 제어 전압들(
))이 도 B에 도시된 바와 같이 실제로는 구분적으로 일정하다는 것을 의미하여, "프레임" 시간 구조, 즉 동조 DOF들에 적용되는 준-반복적 파형들(
)을 설명한다.
가장 간단한 경우, 합성 매트릭스는 통합 매트릭스로 축퇴한다, 즉 그것은 제거될 수 있다. 이러한 경우, 연속적인 시간 간격들에 걸쳐 고정된 레벨들을 가정하면, DMT GEN의 각 출력 포트는 PIC의 별개의 동조 포트에 직접 연결되어, 그것의 계단식 DC 바이어스 명령 전압으로 중첩되는, 특정한 디더 톤을 해당 포트에 적용한다. 우리는 이러한 경우를 "DOF마다 하나의 톤"으로 지칭한다. 우리는 이러한 경우 각 동조 포트들에 각각 적용되는 단일 디더 톤들이 상호 간에 직교한다는 것을 되풀이한다.
보다 복합적인 구성들에서, 각 동조 포트에는 단일 디더 톤이 아니라 정현파 디더 톤들의 중첩(도 1 및 도 2에서의 비-단순 조합 매트릭스)(이러한 중첩은 통상적으로 다른 동조 포트들에 적용되는 조화 중첩들에 직교하게 설계됨)이 부여될 수 있으나, 이어지는 특정한 실시예들은 위에서 설명된 보다 단순한 통합 합성 매트릭스 경우에 기초할 것이다(즉, 조합 매트릭스가 도 2 및 도 3에서 제거된다) . 디지털 C&C 제어기에 의해 제어될 대표적인 대규모 PIC는 도 2 및 도 4에 도시된다. C&C 제어기는 본 발명의 교시에 따라 구현될 수 있으며, 특히 도 1 내지 도 4에 도시된 서브-모듈들을 포함한다.
종래 DMT 또는 OFDM 전송에서, 통신 애플리케이션들에서 사용될 때, 중첩된 직교 정현파 톤들이 채널에 블록 단위로 론칭된다(여기서 "채널"은 피제어 PIC에 대응한다). 덧붙여, 주기적 전치 부호(CP; cyclic prefix)는 T 제2 DMT 또는 OFDM 심볼 앞에 덧붙여진다. CP 지속 기간(
)은 통상적으로 
이고 지속 기간(
)의 DMT-블록은 CP 및 DMT-심볼의 연쇄이다.
여기서 각 DMT 블록은 아래 섹션에서 설명될 바와 같이, 해당 DOF에 대한 시스템 맵 편도함수들의 값을 구하는 역할을 하는 디더 톤(또는 보다 일반적으로 중첩된 직교 디더 톤들)(
)과 중첩되는, PIC의 제α 동조 포트로 투입되는 구분적-DC 명령(
)의 지속기간 초의 일정 수준 세그먼트와 일치한다.
이제 동조 DOF들에 적용되는 C&C 전송 파형들(
)에 대해 더 자세히 설명한다. DMT-블록들(CP에 선행되는 DMT-심볼들)은 가변-길이 프레임들로 확장되며, 이들의 시퀀스는 각 동조 포트로 투입되는 완전한 아날로그 파형을 형성한다. 이들 프레임은 도 6a 및 도 6b에서 상세하세 열거될 바와 같이 몇몇 간격으로 구조화된다.
프레임 구조의 시간 사양
우리는 이미 지속 기간(T)의 전송된 DMT-심볼이 종단간 시스템이 메모리를 디스플레이하는 언제든 발생하는, 여기서 시스템 응답(레이턴시 또는 지연 확산, 즉, 유한 지속 기간 임펄스 응답)의 과도 현상을 흡수하도록 의도되는 주기적 전치 부호(CP) 간격(종래 OFDM 또는 DMT 전송에서 사용된 바와 같은)에 선행됨을 언급했다. CP는 DMT-심볼의 꼬리 세그먼트(DMT-심볼의 마지막 
초에 걸친 그것의 파형)를 모사한다. 각 디더 톤 주파수에 대해 DMT-심볼 지속기간(T)에 정수의 정현파 주기가 존재할 때, CP의 모사는 정현파 파형이 그것이 CP로부터 DMT-심볼까지 교차할 때 어떠한 불연속도 가지지 않음을 암시한다.
DMT-심볼에는 도함수들의 값을 구하는 것의 처리 레이턴시를 흡수할 뿐만 아니라 알고리즘의 계산들을 프로빙하는 몇몇 반복적 라인 탐색을 미리 준비하는 역할을 하는 처리 간격(
)이 더 이어진다. 
간격 동안 도함수들 추산(DE; Derivatives Estimation)이 완료될 뿐만 아니라, 라인 탐색 서브-반복들의 후속 계산을 위한 시스템을 준비한다.
이에는 적어도 CP 지속기간(
)을 갖는 간격(
)을 두고 가변수 라인 탐색 펄스가 이어진다. BTLS 간격들의 수(
)는 아래 서브-섹션에서 상세하게 열거될 바와 같이 상호작용하게 결정되는 변수이다
그때 전체 프레임 지속 기간은
DMT 심볼들의 스펙트럼 설계
DMT 심볼들의 스펙트럼 설계가 도 7에 도시된다. 우리는 주파수 그리드(401, 402 및 403)에 걸쳐, 라인 스펙트럼을 전송한다, 
(v0는 초기 주파수) (5). DMT-심볼의 스펙트럼 성분들이 그리드에서 선택되고 선택은 통상적으로 희박하다(많은 그리드 주파수가 제로로 설정된다). 전체 전송 대역폭에 걸쳐, 최대 M개의 스펙트럼 위치가 사용된다.
주파수 스텝은 DMT-심볼 지속기간(T)의 역이다: 
. 게다가, 초기 주파수(
)는 그리드 상에서 그 자체로 선택된다: 
, 
는 정수. 동조 DOF들에 적용되는 작동 신호들은 주파수 그리드에서 선택되는 다양한 조화의 중첩들로 이루어진다. 정기 스펙트럼 그리드 구조는 DMT-심볼을 구성하는 유한 조화들의 상호 직교성(T-간격에 걸쳐)을 보장한다. 우리는 DMT-심볼의 정현파 성분들의 상대적인 페이즈들이 중요하지 않고, 이로 인해 모든 톤이 DMT GEN에 의해 코사인(
)으로 발생되게 하는 것(즉, 모든 정현파의 페이즈들을 제로로 설정하는 것)이 편리함에 주목한다. DMT GEN 코사인 톤들의 각 중첩(합성 매트릭스의 특정한 출력 포트에서 형성된 바와 같은)은 입력 벡터의 요소들(
)을 중첩에 참여하는 다양한 코사인 톤(
)(이들 정현파는 DMT-톤들로서 지칭됨)의 진폭들로서 부여하는, 요소들을 갖고 특정한 (통상적으로 희박한) M-차원 입력 벡터의 아날로그 역 이산-코사인-변환(A-IDCT)을 발생시키는 것에 이른다. A-IDCT는 우리의 목적들을 위해 다음과 같이 형식상 정의된다:
다양한 DMT-톤은 DMT-심볼 지속기간에 걸쳐 직교한다,
I-ADCT는 그것의 출력을 DMT 톤들의 파형들로 투영함으로써 원칙적으로 역전될 수 있다. 이것이 시간-도메인 A-IDCT 출력에서 원래 조화 진폭들(A m )을 복원하는, 아날로그 이산 코사인 변환(A-DCT)으로서 지칭되는 동작이다:
특히, 
을 취하면, 직교 조건(8)은 다음을 읽기 위해 변형되어야 한다:
이는 각 DMT 톤이 DMT-심볼 간격([0,T])에 걸쳐 널 시간-평균을 가짐(동등하게, 각 DMT 톤이 DC에 직교함)을 나타낸다. DC 톤(축퇴 DC-조화(
)에 대응하여, 
에 대해 획득되는)은 명백하게 주파수 그리드(5)에 포함되지 않으나, 그럼에도 불구하고 각 DMT-심볼은 
(DMT 심볼 간격에 걸쳐 고정되는 이러한 DC 레벨은 일반적으로 하나의 DMT-심볼에서 다음 DMT-심볼까지 다양하다)로 표기된, DC 바이어스 성분을 포함한다. 그것은 PIC C&C 동조를 작동시키기 위해 사용되는 계단식 DC 값들의 이러한 시퀀스이다. 이들 DC 바이어스를 형식상 설명하기 위해, 주파수 그리드(5)는 
, DC-(널) 주파수만큼 증가되어야 한다.
Tx에서의 DMT GEN(그것의 일반적 형태에서, 즉 다중 톤이 각 동조 DOF에 일반적으로 투입될 때, 비-단순 조합 매트릭스를 포함하는)은 이의 출력들의 각각이 PIC의 동조 DOF에 연결되는 병렬 A-IDCT 변조기의 뱅크와 동등하다. 이러한 DMT GEN 구조는 도 8에 도시되며, 우리는 이러한 아날로그 구조를 "A-IDCT-유사 DMT GEN"으로 지칭한다. 동조 DOF들마다 다중 톤을 갖는 DMT GEN에 대한 대응하는 디지털 구조는 도 9에 도시되고 "IDCT-유사 DMT GEN"으로 지칭된다. 아날로그 DMT 분석기는 피드백 신호들을 상이한 주파수들의 정현파들과 혼합하고 곱의 출력을 적분 및 덤프 유닛들(722)에 제공하는 다중 믹서(721)를 포함한다. 도 9에서는 디지털 DCT 유닛(120')이 제공된다.
그러나, 우리는 통상적으로 DOF마다 하나의 톤의 단순한 경우를 고려할 것이다. 이러한 특별한 경우 "(A-)IDCT-형 DMT GEN" 구조는 유용한 뷰에 기여하지 않는데, 이는 다중 (A-)IDCT가 필요하지 않기 때문이다. 더 정확히 말하면, 이제 각 동조 포트에는 간단하게 아날로그 또는 디지털 DMT GEN에 의해 발생되는 바와 같이(도 1 내지 도 4 참조), 주파수 그리드(5)에서 선택되는 별개의 정현파 톤이 부여된다.
도 1 및 도 3의 아날로그 구현은 톤들의 수가 상대적으로 작은(예를 들어 하나 또는 두 개의 DOF) 언제든 편리하게 채택될 수 있어, 종래 주파수-합성 기술들에 기초한, RF 오실레이터들에 의해 조화비들로 DMT-톤들을 아날로그 방식으로 발생시킨다. 바람직한 구현은 디지털-아날로그-컨버터들(DAC) 및 아날로그-디지털-컨버터(ADC)가 도입되나, 처리는 전적으로 이산-시간 도메인에서 수행되는, 도 2 및 도 4의 디지털 구현이다. 대응하는 "DOF 마다 단일 톤"의 블록도들이 도 3 및 도 4에 도시된다. 그럼에도 불구하고, C&C 시스템의 모든 아날로그 버전을 초기에 도입하는 것이 편리하다(모든 디지털 버전은 아래에서 더 설명된다).
(5)에 따라, 주파수 그리드는 M개의 가능성 있는 스펙트럼 위치를 포함한다. 그러나, 실제로는 D 동조 DOF들에 적용되는 단지 D개의 코사인 톤이 존재한다. 그에 따라, 실제로 적용되는 톤들은 통상적으로 다음과 같이 인덱싱되는, 전체 주파수 그리드에서의 단지 희소 서브-세트를 사용한다:
여기서 D<M(통상적으로 
)이고 α는 D개의 동조 DOF를 태깅하는 인덱스이다. 이는 M의 톤 진폭(
)의 M-D를 널링 아웃(nulling out)하는 것에 이른다. 그 다음 우리의 DMT Tx의 DMT GEN에 의해 발생되는 아날로그 DMT-톤들의 세트는 
이다. 그에 따라, 전체 대역폭(B)에 걸쳐, 우리는 희소 정기 라인 스펙트럼을 갖는다(도 7). 희소 스펙트럼 설계는 
을 암시하고, 그에 따라 스펙트럼 묘사는 각각이 동조 DOF에 부여되는, 비-널 톤들이 존재하는 D개의 비-제로 라인(M개의 가능한 스펙트럼 위치에서)을 갖는, 대부분 빈 정기 스펙트럼 그리드의 것이다. 보다 복합적인 전략은 합성 매트릭스에 의해 DMT-톤들의 다양한 중첩(선형 결합)을 발생시키고 그것들을 동조 DOF들에 부여하는 것이다. 현재로는 각 DMT-심볼 간격 동안 다양한 동조 DOF에 적용되는 상호 간에 직교하는 톤들 + DC 바이어스들을 갖는, 그것의 고유 디더 주파수로 각 동조 DOF를 태깅하는, DOF마다 단일 톤 스펙트럼 설계를 채택한다. 제α DOF에 적용되는 작동 전압은:
여기서 l은 프레임 인덱스를 표기하고, 
은 DMT-심볼 간격(
) 동안 제α 동조 DOF로 작동되는 명령된 일정한 DC 바이어스 레벨을 표기하고, t[l]은 제l DMT-심볼 간격의 시작 시간이며, 
은 제l 프레임 동안 DMT-톤의 진폭이다. 그러한 시간-도메인 파형이 도 6a 및 도 6b에 가시화된다. 지속기간(
)의 각 DMT-심볼에 걸쳐, 명령된 DC 오프셋(
) 및 톤 진폭(
)이 일정하게 유지되고 이들 제어 파라미터는 프레임마다 한 번씩 반복적 알고리즘들에 의해 업데이트된다. 아래에서 우리는 시스템이 가능한 빨리 그것의 국부 극값으로 전개되도록 하는, 명령 값들(
)에 대한 반복적 최적화 알고리즘을 개시한다.
간단함을 위해, 정현파 디더 진폭들은 통상적으로 모든 프레임에 걸쳐 그리고/또는 모든 톤에 대해 일정하게 유지될 것이다, 
(그러나 톤들 간에 그리고 프레임마다 디더 진폭들을 달리하는 보다 복합적인 정책들이 고려될 수 있다).
피제어 PIC에서의 선형 전기-광학 또는 열-광학 효과들을 가정하면, 작동 전압들(12)이 PIC의 동조 포트들에 적용되며, 유도 광학 페이즈들이 다음에 의해 주어진다:
여기서 전압-대-페이즈 변환 상수들(
)은 통상적으로 알려지지 않거나 단지 근사적으로 알려져 있다. 특히 전기 디더 신호의 정현파 전압 스윙(
)이 페이즈 스윙(
)을 유도하며, 진폭(페이즈 변조 인덱스)은 다음에 의해 주어진다:
PIC 물질 플랫폼 이를테면 Si 또는 InP에 대해, 전압-대-페이즈 매핑(
)은 비-선형이고 저주파수 디더 톤들에 대해 그것은 메모리가 없는 비선형 특성(
)으로 볼 수 있다.. 이러한 경우, 
는 동조 포트들에 적용되는 작동 전압들을 관찰된 세기에 직접 매핑하는, 이제 
로 표현되는, (변형된) 시스템 맵 내제 흡수될 수 있다.
모델-기반 PIC 제어 전략들에서, 전압-대-페이즈 변환 이득들 또는 비-선형 전달 특성들은 어떻게든 값이 구해지고 캘리브레이트되어야 할 수 있다는 것에 주목하자. 모델-블라인드 C&C 접근법 이를테면 ES의 주요 이점은 전압-대-페이즈 변환 맵들이 어떤 식으로든 알려지지 않은, 전체 시스템 맵(I)의 정의에 흡수될 수 있으나, 블라인드 알고리즘은 그럼에도 불구하고 시스템 및 변환 맵들을 인식하지 않고도 국부 극값으로 네비게이팅할 수 있다.
DMT Tx의 디지털 실현
DMT Tx 설명은 지금까지는 아날로그 실현이었다. 다양한 PIC 동조 포트를 작동하는 아날로드 조화 톤들(의 중첩들)은 아날로그 DMT GEN 모듈 및 합성 매트릭스를 캐스케이딩하는 아날로그 A-IDCT 회로에 의해 발생되었다. 놀랄 것 없이, 데이터 변환 인터페이스들(디지털 대 아날로그 컨버터들(DAC) 및 아날로그 대 디지털 컨버터들(ADC))에 의해 더 갖춰지는 다중 디지털 (폴리-) 조화 이산-시간 신호들을 발생 및 검출하고, 신호들이 PIC로 투입되게 조정할 뿐만 아니라 프로브 신호(들)를 디지털 방식으로 처리하는, ES 제어기를 디지털 방식으로 실현하는 것이 보다 편리하다.
각 DMT-심볼에서의 다양한 DOF에 적용될 계단식 DC 명령 신호들 플러스 정현파 디더 톤들을 디지털 방식으로 합성한 후 D/A-변환하는 것이 DMT Tx의 목적이다. 그러한 DMT Tx의 디지털 구현에서, 그것은 PIC의 작동 포트들에 적용되는 DAC들의 아날로그 출력들이다. 아날로그 시간-제한 조화 톤들 및 그것들의 중첩들이 DSP 프로세서에서 발생되는 대응하는 이산-신호 신호들이 공급되는 DAC들에 의해 발생될 수 있다. 따라서, DAC들은 아래에서 더 자세히 설명될 바와 같이, DMT Tx의 DSP 부분에 의해 구동되어, 이산-시간 IDCT들(아날로그 A-IDCT보다는)을 발생시킨다. 디지털 방식으로 발생된 이산-시간 톤들의 중첩들은, DAC들에 적용되는 바와 같이, 전체 대역폭과 동일한 샘플링 레이트로 수집되는 A-IDCT의 정기적으로 이격된 시간 샘플들로 볼 수 있다,
이러한 샘플링 레이트는 T초 간격마다 M개의 샘플을 수집하는 것에 대응한다. 그에 따라 대역폭(B)의 주파수 그리드에서 가능한 조화 통들의 수(M)는 단지 DMT-심볼마다 시간 샘플들의 수와 일치한다. 그 다음 시간 샘플링 간격은 전체 대역폭의 역이다:
동등하게 유용한 식은 불확실성 적이다:
시간 간격(
)을 두고 아날로그 코사인 톤들을 샘플링하는 것은 
를 설정하는 것에 이르러, 제α 이산-시간 조화 톤에 대한 다음 식을 산출한다:
그러한 이산-시간 조화 톤들(18)은 그것들의 아날로그 상대역들(8)이 연속-시간에서 다음과 같을 때, 이산-시간 도메인에서 상호 간에 직교하는 것으로 보일 수 있다:
확실히는,
이나, 
이라면, 항들 중 하나는 
이고, 그에 따라 직교성이 소실된다. 이는 A-(I)DCT와 달리, 디지털 DCT를 사용할 때, 우리는 모든 M개의 별개의 톤을 사용할 수 없고 우리가 우리 스스로 제한해야 함을 나타낸다. 허용 전송 주파수들은 모든 수신기들의 관련 주파수들(
)이 다음 조건을 따라야 함을 보장해야 한다:
그에 따라, 조건(20)에 의해 제한되는 이산-시간 조화 톤들(18)은 그 다음 준-직교 기저로서 채택될 수 있어, 다음 (I)DCT 변환들의 기초를 이룬다:
여기서 좌측 위첨자들은 각각의 변환들의 출력 인덱스들을 표시한다. 우리는 이산 시간 샘플들의 수가 주파수 샘플들의 그것 두 배이어야 함을 되풀이한다.
샘플링 레이트(15)가 실제로는, 스펙트럼 지지로 대역이 제한되는 
, DMT 주파수 그리드(5)의 스펙트럼 폭과 동일한, A-IDCT 신호 a(t)(7)에 대한 나이퀴스트 샘플링 레이트임에 주목한다.
나이퀴스트 샘플링 정리와 일관되게, 원칙적으로, 이산-시간 샘플들을 디지털 방식으로 합성한 후 
이상적인 D/A 변환에 의해 아날로그 A-IDCT 신호를 복구하는 것이 가능하다. 그에 따라, DMT Tx의 DSP-버전은 개념상 단지 A-IDCT의 대안적인 구현을 제공하는 것으로 볼 수 있다. 이러한 견해와 일관되게, 개념상 작동 동조 DOF에 적용되는 작동 전압들(12)을 샘플링하는 것은 이산-시간 샘플들을 산출한다:
여기서 k는 연속적인 이산-시간 인덱스이고, 
은 제l DMT-심볼이 시작되는 이산-시간 인덱스이다(대응하는 아날로그 시간은 
, 
의 정수배이다).
이산-시간 조화 톤들(
)은 DCT의 기저 벡터들인 것으로 보여졌다. DMT Tx의 우리의 디지털 실현에서, 그것들은 DSP 프로세서에서, 예를 들어, 메모리로부터 샘플링된 정현파들을 유발하는 수치 제어 오실레이터들(NCO; numerically controlled oscillators)에 의해 디지털 방식으로 합성된 후, 프레임 레이트보다 M배 빠른 클록 레이트(
)로 DAC들에 전달된다. DAC들은 이산-시간 신호들(22)을 다시 시스템 동조 DOF들에 적용될 아날로그 A-IDCT 신호들(12)에 매핑한다.
이를 위해, DAC는 매우 큰 수의 비트를 갖고 이상적인 계단식 레벨들(완벽한 DAC 선형성)을 특징으로 삼아야 하고 그것의 안티-이미징(복구) 펄스 형상은 나이퀴스트 분류의 제로 심볼-간 간섭을 이상적으로 만족해야 한다, 즉 DAC 펄스 형상(d(t))은 그것의 T-변환들에 직교해야 한다. DAC의 비-이상성의 영향은 아래에서 분석되어, 비-직교 DAC 펄스-성형이 그럼에도 불구하고 전송 프레임의 CP 부분에 의해 경감될 수 있는 지연 분산(시스템 메모리)을 산출함을 보인다.
ES 제어기의 Tx 측은 하나의 DAC가 DOF마다 부여되는, D개의 DAC의 어레이를 특징으로 삼는다. 구현의 면에서, DAC 샘플링 레이트들은 ~1...10 MHz를 초과하는 것으로 구상되지 않는다. 수십의 훨씬 큰 수의 DAC의 CMOS 전자 통합에 요구되는 풋프린트 및 소비 전력은 매우 낮을 것이며; 수십 또는 심지어 수백의 상대적으로 느린 DAC의 어레이들이 혼합된 신호 ASIC들의 아날로그 부분 내에 용이하게 통합될 수 있다.
A. DMT 전송 신호들에 대한 PIC+인터페이스들의 응답
이제 대체로 비-선형 시스템 맵을 갖는 PIC(그것의 작동 및 프로브 인터페이스들을 포함)를 고려하면, 우리는 이제 그것의 동조 DOF들에 적용되는 D개의 작동 신호들(12)에 대한 PIC 응답을 유도한다. PIC 시간 응답 및 그것의 스펙트럼량을 유도하는 것은 DMT Rx 및 반복적 실-시간 최적화 알고리즘에 대해 기본적이다.
우리는 여기서 반복되는, 페이즈 파형들이 (3)에 의해 주어지는, 시스템 맵(
)의 면에서, PIC의 메모리가 없는 모델에서 시작한다,
우리는 메모리가 없는 맵(
)이 적어도 두 번 미분가능하다고 가정하고, 그로 인해 그것이 현재 명령된 다-차원 지점 주위에서, 테일러 급수 전개로 처리가능하며, 전개는 2차까지 계속된다. (23)에서 처음 두 개의 페이즈 항은 DMT-심볼 간격에 걸쳐 일정(사실상 또한 프레임 간격에 걸쳐 일정)한 것으로 가정되어, 간격이 시작시 그것들의 값으로 고정될 것이다:
이러한 가정이 타당함을 보이기 위해, 우리는 명령된 페이즈가 DMT-심볼 간격에 걸쳐 일정한, 계단식 DC 신호로 합성되나, 간격에 걸친 
의 유효 불변성은 DMT-심볼 지속기간(T)이 
(여기서 
는 환경 페이즈 변형 무작위 프로세스의 대역폭이다)를 만족함을 암시한다는 것을 상기한다. 사실상, 약간 보다 엄격하게 우리는 
일 것을 필요로 하며 여기서 
은 프레임 지속기간(DMT-심볼 간격(T) 및 CP 및 CS 프리- 및 포스트-앰블들의 지속기간들 포함)이다. 마지막 부등식을 도치시키면, 느리게 변하는 근사 조건이 다음 주파수-도메인 조건에 이른다: 
(여기서 
는 DMT 심볼 레이트이고 
은 프레임 레이트이고, 
이며, (15)가 사용되었다). 예를 들어, 프레임 지속기간에 걸쳐 메모리가 없는 맵(테일러 전개로 처리가능한)을 효과적으로 제공하는, 프레임 간격에 걸쳐 효과적으로 "동결될(frozen)" 시스템에 대해, 환경 외란들은 
로 대역폭이 제한되고 
을 만족하는 프레임 레이트를 필요로 한다. 우리는 시스템 맵(
)이 DMT-간격에 걸쳐 사실상 일정하다고 그리고 정현파 디더들,
이 작은 진폭들(
)을 가진다고 가정하며, 따라서 
가 동작점에 작은 섭동이게 되며, 그에 따라 다음 테일러 급수 전개가 간격에 걸쳐 유효하고 그것이 그것을 단지 2차까지 수행하는 것에 충분하다:
여기서 시간(
)은 제l DMT-심볼의 시작을 표기하고 
은 시스템이 시간 
에 있는 경우 다음 동작점에서의 그레디언트 백터이다:
그레디언트 벡터(
)는 D-차원.컬럼이며 그것의 제α 요소는 
에 의해 주어진다.
(26)에서의 2차항에서의 매트릭스 
는 그것의 요소들로서 다음 메모리가 없는 맵 상의 동작점(27)에서의 2차 편도함수들을 갖는, 헤시안이다:
대칭적인 헤시안 매트릭스는 제l 반복에서 명령된+환경 외란된 동작점(27)(
)에서의 초곡면(
)의 국부 곡률의 특징이 된다(동작점은 제l 전송 DMT-심볼의 지속기간에 걸쳐 또는 전체 프레임에 걸쳐 훨씬 더 엄격하게 동결되고, 그로 인해 DMT-심볼의 시작시 그것은 그것의 값과 동일한 것으로 가정된다). 테일러 전개(26)에서의 2차항은 그 다음 커널이 헤시안 매트릭스에 의해 주어지는 2차 형식이다.
D개의 변수에서 가장 일반적인 테일러 급수 전개와 작업하기보다는, 다루기 쉬운 표기법을 유지하기 위해, 이제 D=2에 대해 가정하는 것에 의해 형식주의를 예증한다. 그에 따라, 2차원에서, 1차 도함수들에 대해 약칭 표기(
)를 사용하여, 우리는 다음을 갖는다:
명백한 정현파 디더들(25)을 (29)로 대체하고 다음 산출들을 간략화:
여기서 우리는 모든 도함수의 값은 제l 반복에서 명령된 동작점(27)에서 구해진다((29)에서의 표기에 의해 명백하게 지정된 바와 같이)고 가정했다.
(프로브 신호에서) 시스템 맵 출력에서 광-검출되는 출력(또는 전류)에 있는 6개의 주파수, 즉 
가 존재한다는 것이 분명하며, 이에 의해 제2 조화들 및 합 및 차 주파수들이 각각 다음 네모 표시가 된 항들에 의해 발생된다
그리고 십자항에 의해 발생된다,
전달 특성이 평면이라면, 이들 항이 제1 도함수들에 비례하는 반면, 평면의 보다 고차 도함수들은 제로이기 때문에, 단지 
에서의 항들이 존재할 것이다. 비-선형면의 경우, 그것의 국부 곡률은, 비-제로 2차 도함수들에 드러난 바와 같이, 시스템 맵 출력에 2차 조화 및 상호-변조 항들(
)을 발생시킨다.
(31) 및 (32)를 (30)으로 대체하는 것은 다음을 산출한다
여기서 출력 톤들의 진폭들은 다음에 의해 주어진다:
다음 섹션에 상세하게 열거될 바와 같이, 프로브 세기의 스펙트럼량을 분석하여(33), 다음 주파수들에서의 톤 진폭들(
)을 추산하는 것이 DMT Rx의 DMT 분석기 모듈의 역할이다
제2 식에서 우리는 2중 주파수 및 합 및 차 주파수들을 대응하는 정수 인덱스들로 라벨링했다.
2차까지의 편도함수들은 다음과 같이 원래 및 IP 톤 진폭들로부터 추출될 수 있다. 두 개의 1차 편도함수들은 다음과 같이 용이하게 추산된다
1차 도함수들은 각각 두 개의 동조 DOF에 적용될 동조 페이즈들의 디더 진폭들에 대한 프로브 디더 진폭의 비에 의해 결정되는 것으로 보여진다. 이러한 간단한 관계는 메모리가 없는 고정된 경사를 통한 톤 전파에 대응한다 - 축에 따른 경사, 즉, 편도함수는 단지 아핀 맵(affine map)의 동작점 주위 디더 섭동의 입력 진폭에 대한 출력의 비이다.
우리는 2차 편도함수들에 대한 (34)에서의 제2 및 마지막 식을 더 풀어, 다음을 산출할 수 있다
마지막 두 개의 등식에 따라 각 프레임에서 추산되는 바와 같은, 이들 편도함수는 아래 서브-섹션에서 소개될 반복적 최적화 알고리즘에 대해 기본적이다.
우리 스스로 C&C 제어기의 최고 수준 뷰를 위해 도 A의 시스템 블록도에 지향하면, 편도함수들의 값을 구하는 것은, 마지막 두 개의 식에 따라, 도함수들 추산기 모듈에서 수행된다. 반복적 실-시간 최적화에서의 다음 단계의 계산은 아래 더 설명될 바와 같은 반복적 알고리즘을 구현하는 동조 DOF들 업데이트 모듈에서 진행된다.
B. DMT 수신기 - 이산-코사인-변환 기반 다중-톤 로크-인 기술들 및 그것의 DFT 일반화
아래 서브-섹션에서 우리는 DMT 전송기를 (각 DMT-심볼 구간에 걸쳐 일정한) 계단식 DC 명령들의 발생기로서 설명했으며, 이 위에 디지털 또는 아날로그 도메인들 양자에서, 각 DMT 심볼에 걸쳐 제로 시간-평균을 갖고 설계대로 직교하는, 조화 디더 톤들이 중첩된다. 마지막 서브-섹션에서 우리는 조화 톤들의 진폭들이 시스템 동조 DOF들로 투입되면, 동일한 주파수들에서의 프로브 세기로 유도되는 정현파 통들의 진폭들이 각각의 동조 DOF들과 연관된 1차 편도함수들에 비례하는 전달 인자들에 의해 곱해지는 입력 톤 진폭들과 같음을 보였다. 메모리가 없는 시스템 맵이 비선형일 때(즉, 그것의 초곡면이 현재 동작점에서 국부 곡률을 가질 때), 원래 투입된 주파수들에 더하여, 새로운 조화 톤들이 시스템 맵의 고차 편도함수들에 의해 결정되는 진폭들을 갖고, 적용된 조화 톤들의 상호변조 주파수들에서 더 발생된다. 여자 주파수들이 정기 그리드(11) 상에 떨어질 때, 새로운 상호변조적들은 또한 그것들의 주파수들이 동일한 그리드 상으로 떨어지게 한다. 전송된 톤들의 정기 그리드 상으로의 위치 결정은 프로브 신호(상호변조를 통해 필터링되거나 또는 발생되는 것 중 어느 하나)에 있는 모든 톤이 또한 동일한 그리드 상으로 떨어짐을 보장하고, 그에 따라 상호 간에 직교하며, 이 속성은 그것들의 검출을 용이하게 한다.
DMT-분석기의 A-DCT-기반 아날로그 실현
프로브 세기의 스펙트럼 분석은 도함수들 추산((36),(37))에 대한 입력들로서 요구되는 복소 진폭들(
, (34))을 측정하는 작업이 주어지는, DMT Rx의 DMT 분석기 모듈에서 수행된다. 모든 출력 톤 진폭은 원칙적으로 병렬 상관자들(내적들)의 뱅크에 의해 실현되는, 동일한 조화 톤들의 카피들 상으로 수신된 신호를 투영함으로써 검출될 수 있다. 이들 상관자는 아날로그 도메인에서 A-DCT들에 의해 또는 동등하게 디지털 도메인에서 이산-시간 DCT들에 의해 실현될 수 있다. 톤들의 직교성은 각 톤의 검출이 다른 톤들의 검출에서 분리됨을 보장한다. 게다가, 각 DMT-심볼에서의 DC 바이어스는 톤들의 진폭 검출에 영향을 미치지 않는데, 이는 DC 신호들이 주파수 그리드 상에서 임의의 톤들에 직교하기 때문이고, 그에 따라 수신된 디더 톤들이 DC 바이어스들에 편승하게 하는 것은 디더 톤 진폭들의 검출에 영향을 미치지 않는다.
검출 프로세스를 정량화하기 위해, 프로브 출력에서의 수신된 아날로그 신호(이를테면 광 전류 또는 대응하는 전압)가 다음에 의해 주어지게 하자:
여기서 
는 광출력(I(t))을 수신된 광-전류 또는 전압에 매핑하는 검출 이득이다(예를 들어, r(t)를 광-전류인 것으로 고려하면, 
는 광 수신기 응답도이다).
A-DCT를 수신된 전기 신호(r(t))((9)와 유사하나 제l DMT-심볼 구간(
)에서의) 상에 적용하는 것은 제m A-DCT 출력 계수에 대해 산출한다:
여기서 
은 다음에 의해 주어지는 노이즈 샘플이다:
이제 우리는 프로브 세기(33)를 다음으로 간단히 표현한다
여기서
는 프로브 신호에 있는 모든 주파수, 즉 직교 주파수들 및 그것들의 상호변조들을 나열한다. 
(43)
가 프로브 신호, 즉, 
에 있는 여섯 개의 톤의 인덱스들을 표기하게 하자. 그 다음 제l DMT-심볼 구간에서 검출되는 바와 같은, A-DCT의 제m 출력 계수(
에 대해)는 다음에 의해 주어진다:
여기서 DC 항(
)이 어떠한 기여도 끌어내지 않았음이 주의되는데, 이는 그것의 A-DCT가 널이기 때문이며, 이는 T-구간에 걸쳐 널 시간-평균들을 갖는 조화 톤들의 결과이다:
마지막으로, T-구간들에 걸쳐, 조화 톤들의 직교성(8)을 사용하여, 다음을 산출한다:
즉, A-DCT에 의해 발생되는 M-차원 출력 벡터는 희박하며(노이즈 무시), 단지 여섯 개의 비-제로 값들(
)이 (46)에 표시된 바와 같이, 여섯 개의 원하는 톤의 진폭들(
)과, 상수(
)까지, 선형 관계를 가지며(노이즈 무시), 이는 다음을 암시한다
그 다음 희박한 A-DCT 출력의 모든 M개의 계수의 값을 구하는 것이 불필요하고, 단지 여섯 개의 아날로그 상관자에 의해 특정한 비-제로 계수들의 값을 구하기에는 충분하다:
각 그러한 상관자는 원칙적으로 아날로그 적분&덤프 모듈(각 DMT-심볼 이후 적분의 결과를 덤핑하고 다음 프레임의 DMT-심볼에서의 적분을 다시-시작하는)이 이어지는 입력들(
)을 갖는 아날로그 믹서로서 구현될 수 있다. 그 결과 우리는 상관자들에 대한 디지털 구현을 도입할 것이나, 그것들의 아날로그 구현은 "로크-인 검출" [7]에 의해 정현파 톤들의 주지된 아날로그 측정 기술에 대응한다. 일방 스펙트럼 밀도(
)를 갖는, 상관자들의 입력에서의 화이트 전기 노이즈(N(t))에 대해, 시간 구간(T)이 길다(즉 그것의 역(
)이 작다)고 가정하면, 상관자는 협대역폭의 "싱크" 주파수 응답(그것의 제1 제로-크로싱이 
이다)을 갖는 협대역 시스템과 같이 행동하여, 화이트 노이즈를 강하게 억제, 즉, 고정확도를 갖는 원하는 진폭들을 추산한다. 상관자 출력에서의 A-DCT 노이즈의 분산은 다음에 의해 주어지는 것으로 보여질 수 있다:
A-DCT 아날로그 상관자들에 의해 구현되는 바와 같은, 로크-인 검출은 DMT-심볼 구간(T)이 증가될 때 감도가 개선된다는 것이 분명하다. 그러나, 트레이드오프는 보다 느린 응답이다. T를 증가시키는 것에 대한 상한은 환경 페이즈 변이들이 적분 시간에 걸쳐 효과적으로 동결되어야 한다, 즉, 부등식(
)이 만족되어야 한다는 요건에 의해 설정된다.
전체 DMT Rx의 A-DMT-분석기 모듈은 사인 파형들과의 아날로그 상관자들의 뱅크에 기초하여, 도 8 및 도 9에 도시된다. 그러한 "아날로그 로크-인" 구현은 여전히 낮은 수의 DOF에 대해 유용할 수 있으나, 도 A(b),(d)에 도시되고 그 결과 도입되는 바와 같은, 디지털 DMT-분석기 구현이 일반적으로 바람직하다.
편도함수들 추산기(DERIV_EST)
(47)을 검토하여, 원하는 톤 진폭(
)(그레디언트 및 헤시안 성분의 추산들((36),(37))에 요구되는 바와 같은)에 대해 간단한 추산이 노이즈를 제로로 설정하고 
를 계산함으로써 간단하게 얻어질 수 있다:
이러한 추산자가 최대 공산 추산자임이 보여질 수 있다. 우리는 이러한 결과를 (36),(37)과 결합하여, 우리가 
가 제α 작동 전압에서 대응하는 페이즈 DOF까지의 전달 인자로서 정의되었음을 상기하는 경우 (14)에 따라, 페이즈 변조 인덱스를 
로 더 표현한다(전압 대 페이즈 매핑이 비-선형인 경우 우리는 
를 그것의 1차 근사치로 취하고 나머지의 비선형성을 시스템 맵(I) 내에 함께 묶는다):
여기서 인덱스들은 
및 
에 따라 달라지고 (배타적 OR을 의미하는) 상기 
의 좌측(우측)까지의 모든 인덱스는 각각 함께 사용되어야 한다.
유사하게, 2차 도함수들의 추산에 대해 우리는 다음을 갖는다:
및
마지막 식에서 A-DFT 계수들의 희소 리스트의 제5 또는 제6 비-제로 출력 중 어느 하나가 혼합된 편도함수의 값을 구하기 위해 사용될 수 있음이 분명하다. 그 다음 (53)을 (53)에서의 두 개의 택일적 표현의 산술 평균으로 치환하여, 두 개의 중복식에 걸쳐 평균을 내는 것이 바람직하다:
다섯 개의 식((51),(53),(54))이 도 A의 블록도에서 특징으로 삼는 DERIV_EST 모듈로 구현되는 바와 같은 편도함수들 알고리즘을 완전히 구체화한다(특히 (51)이 두 개의 그레디언트 성분을 구체화하는 반면, (53),(54)는 2차 도함수들의 대칭 헤시안 매트릭스의 세 개의 비-중복 요소들을 구체화한다). 그 다음 A-DCT의 여섯 개의 우세한 출력은 고정된 비례 상수들까지, 그레디언트 및 헤시안 성분들을 결정하며, 여기서 전기-광학 변환 인자들(
)은 정확하게 알려져 있지 않으나 캘리브레이션에 의해 추산될 수 있다. 우리는 반복적 그레디언트-하강 알고리즘에서 1차 도함수가 다소 임의적인 증감 크기에 의해 곱해지기 때문에, (통상적으로 근사치로 알려진) 고정된 상수까지 1차 편도함수들을 결정하는 것이 용인됨을 더 보일 것이다. 게다가, 뉴튼-하강 알고리즘에서, 그레디언트 칼럼은 헤시안 매트릭스의 역에 의해 곱해지나, 수학적 객체들 양자가 그것들의 요소들에서 나타나는 공통 인자(
)에 스칼라로 따르고, 그로 인해 적어도 이러한 알려지지 않은 인자는 상쇄되나, 뉴튼-하강에서 또한 임의적인 증감 크기가 존재하며, 그로 인해 불확실성(
)은 중요하지 않다.
DMT-분석기의 DCT-기반 디지털 실현
(프로브 톤들의 진폭들을 추출하는) DMT-분석기의 바람직한 디지털 실현에서, 광학 수신 프로브 신호가 ADC에 의해 광-검출된 후 디지털화되어, 전기적으로 검출된 아날로그 신호(r(t))(이는, 우리가 상기할 때, 광-전류 또는 그것의 비례적인 트랜스-임피던스 증폭기 발생 전압 중 어느 하나를 표기한다)의 다음 샘플링된 버전을 이상적으로 발생시킨다:
여기서 
는 ADC 출력(안티-에일리어싱 필터가 일방 스펙트럼 밀도(
)의 화이트 노이즈(N(t))를 공급받을 때, 임펄스 응답(
)을 갖는, 안티-에일리어싱 필터 출력)에서의 아날로그 노이즈이고 그것의 샘플들이 다음과 같이 표기되고 
(56)
(55)의 제2 라인에서 우리는 (41)을 I(t)로 치환하고 
간격을 두고 해당 식들을 샘플링하여, 다음 프로브 세기 샘플들을 산출했다,
여기서 
에 대한 식(43)이 또한 사용되었다.
ADC 출력에서의 이산-시간 신호(55)는 (21)에 정의된 바와 같이, DCT를 적용함으로써 수신된 샘플링된 시퀀스의 M개의 지점의 각 DMT-심볼을 "이산 스펙트럼 도메인"으로 변환함으로써 디지털 스펙트럼 분석으로 처리가능하다. 이러한 이산 변환을 
에 적용하는 것은 다음을 산출한다:
여기서 그것을 (58)의 아날로그 상대역(44)인 
와 구분하기 위해, 프라임이 출력(
)에 추가되었다.
DCT 커널 시퀀스들의 준-직교성은 형식상 다음으로 표현될 수 있다:
그리고 
및 
에 대해 우리는 다음을 갖는다:
그 다음 수신된 이산-시간 신호(55)의 DCT(58)가 다음과 같이 간략화될 수 있다:
이제 DC 바이어스 항의 DCT를 (61)에 의해 널링 아웃하고, 정현파 항의 DCT에 대해 우리는 (59)을 사용하여, 다음을 산출할 수 있다:
여기서, (56)을 사용하여, 우리는 ADC 출력에서의 이산-시간 노이즈 샘플들의 DCT를 다음으로 표기했다:
노이즈 샘플들(
)은 노이즈 샘플들(
), 연속 시간 노이즈 화이트 노이즈 프로세스의 A-DCT(40)와 비교될 것이다. 그 결과 우리는 그것들의 편차들의 값을 구하고 그것들이 매우 밀접함을 발견했다.
특정한 주파수 인덱스들(
)에서 그 다음 우리는 다음을 갖는다:
반면 인덱스들(
)에서 우리는 단지 다음 노이즈를 갖는다:
직교 속성(59)은 Rx에서의 DCT가 피시험 시스템의 출력 프로브 신호에 있는 각각의 정현파 톤들의 검출들을 기본적으로 분리함을 나타낸다. 입력에 주파수 성분으로 있는 각 그러한 톤의 진폭(
)은 DCT의 제
출력 포트에서의 진폭 레벨로 별도로 검출된다.
(65)(a)를 (47)과 비교하여, 식들 양자가 
을 
인자로 크기 조정하며, 단지 상이한 방법들(A-DCT vs. 안티-에일리어싱 필터링, 샘플링 및 DCT)에 의해 발생되는, 그것들의 노이즈 항들(
)만이 상이함이 보여진다. (49)에서 
로 이미 값이 구해진 
의 노이즈 분산을 안티-에일리어싱 필터 응답이 가정되면 값이 구해질 수 있는 
노이즈 분산과 비교하는 것이 흥미롭다. 우리는 안티-에일리어싱 필터를 지속기간이 
이고 진폭이 
인, 하나의 샘플의 방형 펄스로 취한다(임펄스-응답 진폭은 그것이 신호 및 노이즈를 동일하게 크기 조정하지 않음에 따라 무관하여, SNR에 영향을 미치지 않는다). 그 다음, (49)와 유사하게, 방형 임펄스 응답과의 컨볼루션에 대응하는, 
초 적분 윈도우는 그것의 출력에서 다음 노이즈 분산을 산출한다
게다가, ADC에 의한 안티-에일리어싱 필터의 샘플링 이후, 다양한 노이즈 샘플(
, (56))이 비상관된다. 이제 
의 분산의 값을 구하여, 비상관된 샘플들(
)의 DCT(64)는 다음을 산출한다(기댓값을 
로 표기):
놀랍게도, 두 개의 아날로그 및 디지털 노이즈 분산 식((49) vs. (67))은 동일하고 그에 따라 A-DCT 및 DCT출력들, 
((65)(a) vs. (47)) 간 어떠한 차이도 없고, 우리는 보다 편리하게 디지털 출력을 채택할 수 있고 DCT의 관련 출력 계수들에 대해 
표기에서 프라임을 떼고 
로 썼다. 그 다음 DERIV_EST 모듈은 디지털 방식으로 발생된 
상에 작용하여, 2차까지, 시스템 맵의 편도함수들을 추출하기 위한 (51),(53),(54)에 설명된 알고리즘을 구현한다.
D=2보다 많은 DOF들로의 확장
간단함을 위해, 지금까지 사용된 표기는 두 개의 DOF, D=2의 경우를 다뤘다. 보다 많은 DOF에 대해, 두 개의 인덱스(
)는 여전히 D개의 DOF 주파수에서 선택되는 주파수들의 임의의 쌍들에 대응하는 것으로 해석될 수 있다. 입력 톤들의 각각은 해당 DOF에 대한 시스템 맵의 1차 편도함수에서 선형인 진폭을 갖는, 동일한 주파수에서의 그 자체의 출력 톤을 발생시키며; 그것은 또한 해당 DOF에 대한 2차 편도함수에서 선형인 진폭을 갖는 제2-조화 주파수를 발생시킨다. 주파수들의 각 쌍은 두 개의 DOF 주파수에 관한 혼합된 2차 도함수들에서 선형인 동일한 진폭들을 갖는 주파수 항들 및 합을 발생시킨다. 그러나, 임의적인 스펙트럼 설계들에 대해, 다양한 톤 쌍의 다중 합 및 차 주파수들은 오버랩하여 서로의 위에 떨어질 수 있다. 그럼에도 불구하고, 이들 오버랩이 회피되거나 적어도 최소한이도록 희소 스펙트럼 설계들을 갖는 것이 가능하다.
C. 반복적 알고리즘에 대한 C&C 알고리즘들
우리의 블라인드 ES 접근법에서, 시스템 맵이 알려지지 않을 때, 우리는 1차 및 2차 편도함수들(그레디언트 및 헤시안)의 값을 구하기 위한 도함수들 추산기(DMT-분석기의 추산된 톤 진폭들을 공급받는)에 의존한다. 이들 추산치들은 동조-DOF들-업데이트 모듈에 공급되어, 본 서브-섹션에 설명되는 반복적 실-시간 최적화 알고리즘을 실행한다.
ES 제어를 위한 우리의 DMT 프레임-기반 접근법은 PIC들에, 또는 보다 일반적으로 다-차원 동조 제어들을 갖는 임의의 포괄적인 시스템들에 개선된 다중-DOF 안정화를 제공하기 위해, 비선형 맵의 비제약형 최적화의 반복적 방법들을 채택하는 것을 가능하게 한다.
본 섹션에서 우리는 우리의 동조-DOF들-업데이트 모듈을 소개한다. 이러한 모듈은 제α 동조 DOF에 적용되는 명령 신호의 계단식 DC 바이어싱 레벨들의 시퀀스에 대응하여, (12)에서의 명령들의 시퀀스(
)를 반복적으로 발생시킨다. 보다 복합적인 알고리즘들에서 디더 진폭들의 가변 시퀀스(
)를 또한 사용하는 것이 가능하지만, 이제 우리는 통상적으로 각 DOF들에 대해 고정된 페이즈 디더 진폭들(
)에 대응하여, 이들 진폭들의 상수(
)를 유지할 것이다.
ES 제어를 위한 우리의 프레임-기반 접근법은 분석적으로 알려져 가정된 목적 함수로서 [6]에서 요구되지 않는 도함수 추산 단계를 부가함으로써, 여기서 우리의 표기로 재생산되는, [6]에서의 포괄적인 반복 비제약형 최적화 알고리즘 9.1을 채택하는 것을 가능하게 하는 반면, 우리의 블라인드 ES 접근법에서 도함수들은 반복하여 추산되어야 한다. 그 다음 우리의 접근법은 ES 문제에 아래 다음 비제약형 최적화 알고리즘의 임의의 실시예를 적용하는 것을 가능하게 한다(이는 최소 또는 최대 극값(보다 일반적으로 제0 차 -신호 그 자체를 포함하여, 다양한 차수의 도함수들의 널 포인트들) 중 어느 하나를 탐색하는 것에 적용하나, 명확함을 위해 "하강" 알고리즘으로 만들어진다, 즉 최소 - 최대를 탐색하는 것-탐색 알고리즘은 반대 목적 함수(-I(.))를 최소화함으로써 용이하게 만들어질 수 있다).
우리는 주요 차이 vs. [6] 비제약형 최적화 알고리즘이 우리의 블라인드 실-시간 최적화 알고리즘에 분석적으로 알려진 도함수들(그레디언트 헤시안)이 가정되지 않고, 그것들은 오히려 DMT-심볼 수용의 마지막 직후(작은 처리 지연 이후) 각 프레임에서 추산된다는 것임을 되풀이한다.
포괄적인 반복적 하강 알고리즘
비제약형 알고리즘에 대해
시작점 
을 고려.
(시작 획득 스테이지)
알고리즘 파라미터들을 초기화
반복
1. 편도함수들을 측정,
즉 그레디언트 벡터 
그리고 SNR이 또한 충분한 헤시안 매트릭스 
인 경우,
신규한 DMT 분석기를 사용
2. 하강-방향 (업데이트) 벡터 
를 결정
3. 라인-탐색:
현재 하강 방향 
에 따라 증감-크기 
를 결정
4. 계수들을 업데이트:
(아래에 구체화될, 중단 기준)
추적 스테이지에 진입할 때까지
상기 초기화로 진행 그러나 변형된 초기 파라미터들을 갖고 반복시 중단 기준을 갖지 않음.
여기서 
는 제l 명령 벡터이고, 
은 업데이트 벡터 또는 방향-벡터(반드시 단위 벡터일 필요는 없음)로 불리운다. 그 다음 하나의 프레임에서 다음 프레임까지의 명령-벡터 증분은 방향 벡터에 비례하나, 스칼라 증감-크기(
)로 크기 조정된다:
다양한 반복적 최적화 알고리즘들은 시퀀스들(
)을 발생시키기 위한 다양한 규칙으로 구분된다. 두 개의 적절한 비제약형 최적화 알고리즘들은 챕터 9 [6]에서 광범위하게 다뤄지는 그레디언트-하강 및 뉴튼-방법 알고리즘들이다.
[6]에서와 달리, 중단점(여기서 획득 페이즈의 종료를 표시하는)을 지나 C&C 시스템은 그것의 반복적 탐색을 종료하지 않으나, 그것은 오히려 원칙적으로 영구히 추적, 즉 느리게 드리프트할 수 있는 최소점 주위를 오실레이팅하는(시스템이 턴 오프 또는 파손될 때까지), 그것의 추적 페이즈를 시작한다. 중단 기준은 다양한 방식으로 만들어질 수 있다. 특정한 실시예는 다음일 수 있다:
여기서 
은 두 개의 작은 상수이고, 
는 크기 DxD의 단위 매트릭스이며, 
은 정치 의미에서 보다 큰 것을 의미한다. 그에 따라, 우리는 그레디언트 표준이 충분히 작게 됨을 테스트하나 최소의 부근 대신 안점의 부근을 잘못 선택하는 것을 방지하기 위해, 우리는 또한 사실상 정치 (볼록) 헤시안(이는 국부 최소를 나타냄(0이 아닌 
과의 비교는 노이즈로 인한 약간의 불확실성을 수용하는 것이다))을 갖는 것 또는 마지막 m개의 단계에서 사용되는 증감 크기들이 평균적으로 작았음(이는 최수 주위 작은 섭동들을 나타냄)을 테스트하는 것에 의하는 것 중 어느 하나의 면에서 최소의 존재에 대해 테스트한다.
알고리즘이 그것의 추적 스테이지에 진입하면, 그것은 예를 들어 초기 증감 크기가 보다 작은, 상이한 파라미터들을 갖고 중단 기준은 갖지 않는다는 것을 제외하고는, 반복 루프에서 정해진 코드의 부분과 유사하게 실행될 수 있다. 그에 따라, 추적 절차들은 파라미터들의 재초기화로 진행한다(예를 들어 그것들이 그것의 최소에서 떨어져 시스템을 구동할 것임에 따라 최소 및 큰 단계들의 부근이 역효과를 낳을 수 있는 노이즈로 인해 시스템이 동요할 때, 단지 노이즈를 극복하기 위해, 보다 작은 초기 단계들을 실시하는).
다른 옵션은 정확도를 개선하기 위해 추적 스테이지에서의 알고리즘을 약간 변형하는 거이다. 예를 들어, 헤시안의 값을 구하는 것은 그레디언트의 값을 구하는 것보다 높은 SNR을 필요로 한다. 추적 스테이지에서, 헤시안이 더 이상 필수적이지 않을 때, 우리는 단지 그레디언트에 따라 디더들의 진폭들을 감소시키고 
을 결정할 수 있다.
볼록 및 비-볼록 비제약형 최적화 알고리즘 기술들 [6]에서 알려진 기술에 따라 상기 포괄적인 반복적 강하 알고리즘의 대부분에 대해(구체적으로 그것의 초기화 메인 반복 루프에 대해) 다양한 실시예가 가능하다.
검출 시스템의 신호 대 잡음 비(SNR)가 충분히 높은 경우, 우리는 상기 개시된 바와 같은 상호변조적들의 우리의 검출 방법들에 따라, 헤시안 매트릭스의 정확한 추산치들에 접근할 수 있다. 이러한 경우, 헤시안이 사실상 정치인 경우, 즉 조건(
)이 지정된 경우, 알고리즘의 라인 2에 대해 뉴튼-강하(ND) 절차를 채택하여, 다음과 같이 업데이트 방향(
)의 값을 구하는 것이 유용하다:
뉴튼 탐색은 초곡면(I(.))의 2차 근사치까지의 아핀+2차 테일러 급수들이 정확한 것으로 가장하고, 하나의 업데이트 단계에서 현재 동작점으로부터 현재 동작점에서의 실제 초곡면에 접하는 초-포물면의 최저(최소)점으로 점프한다(그에 반해 그레디언트 기반 강하는 최소로 진행하기 위해 많은 단계를 취할 수 있다). 분명하게, 실제 타겟 함수 및 그것의 2차 근사치 간 편차는 통상적으로 뉴튼 업데이트가 실제 최소를 잃게 하나, 뉴튼 단계는 최소에 빠르게 근접하게 될 수 있으며, 그것을 행하면, 2차 근사치는 다음 뉴튼 단계가 실제 최소에 실질적으로 훨씬 더 근접하게 될 수 있다.
뉴튼 단계에서의 남은 부정확성은 라인 2에서 뉴튼 단계를 평가한 후, 라인 라인 3에서 초기 증감 크기 
로 시작하고 변수(
)를 갖는 
에 의해 파라미터에 의해 설명되는 라인을 따라 알려진 역-추적 라인 탐색(BTLS) 절차[6]를 실행함으로써 경감될 수 있다. BTLS - 상기 지정된 알고리즘에서의 단계 3 -의(보다 일반적으로 임의의 라인-탐색 절차의) 목적은 업데이트 벡터 방향으로, 그러나 단지 몇몇 서브-단계로(시간이 많은 서브-단계로 현재 업데이트 방향을 따라 최적화하기보다는 다음 업데이트 방향으로 진행하는 것에 보다 양호하게 소모될 수 있기 때문에) 초곡면의 1-차원 슬라이스를 따라 차선 탐색을 수행함으로써, "적당한" 증감 크기(
)의 값을 구하여, 단계 3에서 
을 따라 "충분한 하강"을 제공하는 것이다.
볼록 부근에 적용가능한 바와 같은, BTLS는 [6]에 완전히 구체화된다.
헤시안 측정(
)이 이용가능하지 않으면, 우리는 문헌 [6]에 따라, 간단히 알고리즘의 라인 2에서 음의 그레디언트의 그것과 공선적인 하강 방향을 설정함으로써, 그레디언트-강하(GD) 업데이트를 채택한 후,
라인 3에 대한 다양한 라인 탐색 알고리즘 중 하나를 채택한다. 이에 측정이 이용가능하지 않은 헤시안이 반드시 볼록일 필요가 없을 수 있고, 그에 따라 BTLS 라인-탐색이 실패할 수 있다 - 이는 다른 라인 탐색 알고리즘들을 채택하는 것을 요청한다 - 는 것에 주목하자. 간단한 "코프-아웃(cope-out)"은 이용가능한 경우, 초곡면에 대한 일부 부분 선험적인 정보에 기초하여 보다 지능적으로 선택될 수 있는 단일 임의적인 증감 크기의 채택이다.
헤시안 측정이 이용가능하지 않으나 그것이 엄격하게 정치 매트릭스를 나타내지 않는 경우(헤시안은 적어도 하나의 비-양의 고유값을 갖는 것을 드러낸다)를 고려하는 것이 남는다. 다양한 비-볼록 최적화 기술들은 주제에 대한 광범위한 문헌에 따라, 이러한 "비-볼록" 경우에 대해 채택될 수 있다. 이러한 경우를 위한 차선의 여전이 간단한 알고리즘의 대표적인 실시예는 다음과 같다:
헤시안이 사실상 정치가 아닐 때, 예를 들어 
일 때, 그레디언트가 사실상 비-제로, 
인 것으로 발생한다면 우리는 여전히 라인 2에 대해 그레디언트 탐색 방향(72)을 사용한 후 문헌에 따라 라인 3에 대한 다양한 라인 탐색 알고리즘을 채택한다. 그러나, 사실상 정치인 동시에 그레디언트가 사실상 제로, 
인 경우, 이는 현재 동작점이 안점 또는 최대인 경우이며; 가장 빠른 강하를 보장하기 위해, 우리는 이제 가장 음의 고유값과 연관된 
의 고유 벡터와 공선인 바와 같은 라인 2에서의 업데이트 벡터(
)를 선택할 수 있다(
인 경우라도, 우리는 강하 시간의 속도를 높이기 위해 가장 음의 고유값과 연관된 
의 고유 벡터 및 그레디언트 간 가중된 평균인 것으로 
을 선택할 수 있다).
개요는 우리의 신규한 바람직한 적응적 알고리즘들이 그 다음 이용가능한 경우, 헤시안의 특성에 대한 정보를 설명할 수 있는 알고리즘이 라인 3에서의 다양한 라인 탐색 방법을 더 대체하는 볼록/오목에 대한 현재 동작점의 부근 테스트하는 것에 기초하여, 각 프레임에서의 다음 하강-방향을 선택하기 위한 두 개의 알려진 그레디언트- 및 뉴튼-기반 방법 간 적응적 대체를 채택함으로써(라인 2) 강하의 가장 빠른 속도(국부 최소에 대한 빠른 수렴)를 달성한다는 것이다.
라인 2를 요약하기 위해(
이 알려진 경우)
1. 
인 경우 
2. 
및 
인 경우 하강 방향은 가장 음의 고유값과 연관된 
의 고유 벡터
3. 
및 
인 경우 
또는 2에 언급된 
의 고유 벡터 및 그레디언트 간 가중화된 평균
라인 3의 대표적인 실시예가 우리의 신규한 LS이다:
우리가 우리가 사용한 신규한 LS를 제시하기 전, 전향-추적 라인 탐색(FTLS)절차에 대한 짧은 설명이 요구된다.
FTLS는 비-볼록 함수에 대한 BTLS의 즉각적인 확장이다. 볼록 함수들에 대해, 함수의 1차 테일러 근사치는 함수 상의 하한이다. 1차 근사치의 경사를 충분히 작은 인자 
로 곱하는 것은 OP에서의 함수를 교차하는 새로운 선형 함수를 야기할 것이고 하강 방향에서 함수보다 크다(적어도 해당 OP 주위 작은 환경에서). 이러한 새로운 선형 함수는 BTLS의 중단 기준을 정희한다 - 충분한 증감 크기(
)는 다음 식을 만족하는 증감 크기이다: 
.
상기 조건이 만족되지 않는 경우, 해당 증감을 암시하는 것은 과도하고 우리는 최소보다 더 가고 따라서 우리는 증감 크기를 감소시켜야 한다 - 
.
오목한 경우, 1차 근사는 함수 상의 상한이고 따라서 모든 점이 BTLS 조건을 만족할 것이다 - 보다 효과적인 절차가 요구된다. FTLS는 오목 함수들에 대한 즉각적인 확장이다. FTLS 중단 기준
여기서 
그리고 
. 
를 선택하는 것은 신중하게 행해져야 한다 - 
에 대해 한편으로는 함수의 오목함이 완전히 이점으로 취해지지 않고; 다른 한편으로는 너무 큰 
에 대해 중단 조건이 만족되지 않는다. 우리는 중단 조건이 선택된 
를 충족할 수 있음을 보장할 수 없기 때문에 그리고 우리가 
를 증가시킬 때 함수가 오목하게 유지된다는 것이 보장되지 않기 때문에(테일러 근사는 단지 OP 주위 충분히 작은 D-차원 "볼(ball)"에 걸쳐 정확하다 - 볼록 및 오목은 단지 OP의 근접한 환경들에 대해 결정될 수 있다) 우리는 다른 경사 - 및 중단 기준을 부가한다:
이러한 기준은 적어도 하나의 중단 기준이 충족되는 것, 및 함수의 국부 오목함을 보다 양호하게 이용하는 것을 보장한다.
초기 증감 크기가 과도했던 경우 우리는 그것을 BTLS 절차에 의해 감소시키는 것을 필요로 한다.
요약하기 위해:
1. 
인 경우 - BTLS 사용
2. 
인 경우 - FTLS가 행해짐
3. 
인 경우 - FTLS가 행해짐
4. 
인 경우
우리는 중단 기준이 충족될 때까지 증감 크기를 증가시킨다.
신규한 LS는 다음과 같다:
1. 함수가 볼록한 경우(
) - 파라미터들(
)을 갖는 BTLS 사용
2. 함수가 볼록하지 않고 OP가 최대 또는 안점임을 암시하는 
인 경우 - 우리는 헤시안의 가장 음의 고유값과 연관된 고유 벡터의 방향을 따라 새로운 OP로 이동한다.
3. 함수가 볼록하지 않고 맵이 하강 방향으로 볼록하지 않음을 반드시 의미하지는 않는 
인 경우. 우리는 
방향에서 효과적인 곡률을 추산하는 것을 필요로 한다: 
a. 
인 경우 - 파라미터들(
)을 갖는 BTLS 사용
b. 
인 경우 - 파라미터들(
)을 갖는 FTLS 사용
c. 
인 경우 - 파라미터들(
)을 갖는 FTLS 사용
경우 3.c에서 곡률은 무시할 수 있을 만큼 작다 - 함수는 현재 OP 주위에서 세미-아핀이다. 우리는 오목한 경우에서와 같은 동일한 방법들을 사용한다(
).
일시적으로, 단계 1(도함수들의 측정)은 시간 구간(
)(도함수들의 추산을 위한 물리적 전송) 뿐만 아니라 
구간(볼록/오목에 대한 헤시안 및 그레디언트/뉴튼 업데이트-벡터들의 값을 구하는 것들을 테스트하는, 검출 지연 및 디지털 처리 및 도함수들의 값을 구하는 것들 및 후속 계산들)의 부분을 빠르게 검토한다. 단계 2(업데이트 벡터 및 증감 크기의 값을 구하는 것)는 
구간에 부분적으로 걸칠 수 있고 다음 스테이지 내에 완료될 수 있으며, 이는 가변 지속기간(
, 여기서 
는 미리 예측될 수 없는 라인 탐색 절차의 반복들의 수이다(그러나 그것은 "빠른 그러나 충분한 하강" 근거에 의해, 큰 수는 아니다))의 구간 동안 완료되는 라인 탐색 절차의 대부분을 구현한다. 
구간들의 각각 동안, DC 바이어스 값들(
)의 전압 벡터가 동조 DOF들에 적용된다(여기서 특정 값(
)은 특정한 LS 반복의 값이 비(
)를 갖는 등비 수열에서의 항으로서 구해졌다는 것에 대응). 디더들이 DMT-심볼 구간의 마지막에 턴 오프되고, 따라서 동안 더 이상 디더가 적용되지 않는다(단지 계단식 DC)는 것에 주목하자. 
동안, 마지막 DC 명령된 값(
)이 유지된다( DMT-심볼에서 사용된 바와 같이). 후속 
동안 어떠한 디더도 적용되지 않으나 이들 구간 동안 다양한 DC 레벨(
)(상이한 
값들을 갖고)이 적용된다.
각 
구간의 마지막에서(임의의 동적 과도가 진정되게 하기 위한 구간 지속기간에 걸쳐 대기하는), 시스템 맵 응답(
)이 다음과 같이 추산된다,
계단식 DC 불연속성(
구간의 시작에 발생하는)으로 인한 과도 현상이 진정된 직후, 각 
구간의 마지막에, 시간-도메인 프로브 전기 응답의 샘플들(
)을 측정하는 것에 기초하여. 그 다음 그레디언트(51)(DERIV_EST 모듈에서 이전에 추산되었던)와 함께 추산된 값(73)이 while 루프의 종료를 테스트하기 위해 라인 탐색 비교 부등식들로 진입된다.
마지막으로, 최종 라인 탐색 단계가 마지막 라인-탐색 서브-구간에서 방향(
)의 라인을 따라 취해졌기 때문에, 알고리즘은 다음의 다음 명령의 값을 구하고,
(디더 신호들과 중첩되는) 동조 DOF들 상의 이러한 전압 벡터의 성분들의 레벨들의 새로운 DC 단계들을 작동시킨다. 반복적 알고리즘은 이제 다시 도함수들의 값을 구하여, 볼록/오목을 결정하여, 새로운 방향 벡터의 값을 뉴튼 또는 그레디언트 강하로 구한 후 증감 크기를 결정하고 이러한 반복 동안 라인에 따른 최종 위치 상에 정착하기 위한 라인 탐색을 수행하는 등의, 새로운 프레임을 다시 시작한다.
전자 장치가 비교적 빠르고, 따라서 액추에이터들 및 프로브들의 메모리(지연 분산)가 짧게 되는 경우, 지속기간들(
및 
)은 DMT 심볼 시간(T)과 비교하여 짧다. 게다가, 우리는 디지털 처리가 충분히 강력하고, 따라서 그것의 계산 레이턴시(
)는 짧게 되고 라인 탐색 절차들이 너무 많은 단계를 필요로 하지 않게 되며, 따라서 
는 작게 된다고 가정한 후, 우리는 
를 가질 수 있는데, 이는 그 다음 노이즈 공차가 제한됨에 따라, DMT-심볼 지속기간(T)을 과도하게 감소시키는 것이 가능하지 않기 때문이다. 이러한 경우, 전체 프레임 시간이 도함수들의 추산에 요구되는 DMT 심볼 시간(T)에 의해 통제되기 때문에, 가장 적정한 전략은 보다 질 높은 서브-반복 단계들을 가능하게 할 뿐만 아니라 라인 탐색을 종료하는 아핀 경계들의 슬로프들을 설정하기 위해, 이를테면 라인 탐색 서브-반복의 단계들의 수를 다소 증가시키는 것을 희생하여 추가 강하를 제공하기 위해, 그에 따라 BTLS 및 FTLS 파라미터들에 대한 값들을 선택함으로써 각 특정한 라인에 따른 강하를 최적화하는 것이 바람직할 수 있다는 것을 암시하는, 각 도함수들의 추산 반복으로부터 가능한 많은 혜택을 얻는 것에 매진하는 것이다.
위에서 설명된 전체 반복적 알고리즘은 PIC를 안정화시켜, 초기에 그것의 최적의 동작점을 획득한 후, 계속하여 노이즈 및 환경 외란들의 뒤를 좇아 그것을 추적한다.
메모리를 갖는 액추에이터들 및 프로브들로의 확장
우리는 지금까지는 PIC 맵(동조 DOF들로부터 프로브 전기 측정까지)이 메모리가 없다고 가정했다. 그러나, 실제로, 액추에이터들 및 프로브들의 전자 장치는 광학 장치보다 훨씬 더 느리고, 그로 인해 액추에이터들 및 프로브들은 통상적으로 약간이 메모리(지연 분산, 즉 임펄스 응답들의 유한 지속 기간)를 디스플레이한다. 이는 종단간 시스템이 (광자의 코어가 C&C를 위해 사용되는 테스트 및 응답 신호들의 저대역폭들에서 사실상 메모리가 없지만) 가정된대로 메모리가 없다는 것을 암시한다. 그럼에도 불구하고, 메모리를 I/O 인터페이스들(액추에이터들 및 프로브들)로 격하시키는 것은 지금까지 개발된 모델링 및 C&C 방법론들이 기본적으로 몇몇 적정하게 자제된 변형과 재사용할 수 있음을 의미한다.
사실상 각 전송 프레임에서 DMT-심볼 앞의 CP 프리앰블의 도입은 다음에서 논의될 바와 같이, I/O 인터페이스들 메모리의 주요 해로운 효과를 경감시키도록 의도되었다.
우리는 CP를 삽입함으로써, 제l 프레임에서의 전송(12)이 DMT 심볼의 시작 시간(
)의 앞에 
초 앞선 시간(
)에 시작됨을 상기한다. CP는 DMT-심볼의 
초 꼬리에서의 디더 파형을 간단히 모사하는, 그것의 대응하는 DMT-심볼과 동일한 바이어스 레벨로 덧붙여진다. DMT-심볼이 정현파 디더 톤들의 각각의 정수의 주기를 포함하기 때문에, CP 구간 및 DMT-심볼을 분리하는 시간 구간에 걸쳐 정현파 디더 페이즈의 연속성이 존재한다는 결론이 나온다. 그러나, 
및 T 간 비에 따라, CP 디더 파형의 시작은 항상 제로 페이즈로 발생하지 않을 수 있으나, 다행스럽게도 그것은 시스템 동작에 대해 중요하지 않다. 시스템이 각 프레임의 시작에서 DC 바이어스의 불연속성에 응답하여 그것의 정상 상태에 이를 수 있게 하는 것이 CP의 용법이다. CP 지속기간은 액추에이터들 및 프로브들의 계단 응답 과도 현상을 흡수하는 것을 가능하게 하여, 과도 현상이 CP 구간의 마지막을 지나 소멸할 수 있게 하기에 충분히 길게(그러나 필요한 것보다 길지 않게) 선택된다.
과도 응답에 더하여, I/O 인터페이스들 메모리에 뒤이어, 씨름하기 위한 제2 문제는 정현파 디더 신호 성분들의 각각으로 인해 정상 상태 정현파 응답에서 발생되는 페이즈-시프트이다(과도 현상이 선행하는 CP 구간(
)에 걸쳐 이미 진정되었다고 가정되기 때문에, DMT-심볼 구간의 지속기간(T)에 걸쳐, 디더 응답이 CW 톤으로 인한 응답과 구별하기 어렵다는 것을 주의하자).
"페이즈-시프트" 문제는 다음과 같다: 종단간 시스템이 엄격하게 메모리가 없다면, 광학 장치를 통한 전달 지연이 무시해도 될 정도이기 때문에, 프로브들에서 그 결과로 생기는 AC 신호들이 또한 모두 원래 투입된 코사인들과 페이즈가 같은, 원래 주파수들 플러스 그것들의 상호 변조들에서의 코사인들일 수 있다. 그러나, 액추에이터들 및 프로브들 메모리로 인해, I/O 인터페이스들을 통한 전기적 그룹 지연들은 무시해도 될 정도가 아닐 수 있다(코어 광학 시스템 맵이 메모리가 없는 경우에도). 이러한 경우, 수신된 톤들(프로브 출력에서) 및 그것들의 상호 변조들은 더 이상 순수한 코사인들이 아니고, 그것들은 대응하는 여자 디더 톤들에 대한, 페이즈-시프트들을 겪을 수 있으며, 그에 따라 직각(사인) 성분들이 또한 (여자 톤들과 페이즈가 같게 정렬되는) 페이즈가 같은 성분들에 추가적으로 프로브 출력에 보일 수 있다. 페이즈-시프트 효과를 예시하기 위해, 간단함을 위해 I/O 인터페이스들의 캐스케이딩된 주파수 응답(프로브 필터링 효과와 백투백으로 배치되는 액추에이터 선형 필터링 효과)이 제m 톤의 주파수 응답에서 진폭들에 영향을 미치지 않으나 페이즈시프트(
)를 도입하는, 전역-통과 전달 함수에 의해 설명되며, 따라서 노이즈의 부재시 메모리가 없는 응답(38), 즉
(여기서 (41)이 또한 사용되었다)이 이제 다음으로 치환되게 된다고 가정하자
이제, 우리는 
형태의 정현파 톤들을 검출해야 하며, 이들은 주파수 의존적 페이즈들()만큼 페이즈-시프트된다. A-DCT 스펙트럼 분석을 그러한 페이즈-시프트된 톤에 적용하는 것은 다음을 산출한다 
(77) 원래 A-DCT 계수(페이즈-시프트의 부재시)가 이제 인자(
)만큼 감쇠됨이 분명하다. 최악의 경우, 종단간에 발생되는 페이즈-시프트가 90°라면, 검출된 A-DCT 출력은 완전히 널링 아웃된다. 보다 일반적으로, 각 주파수에서 발생된 페이즈-시프트들에 따라, 수신된 값들은 다양한 레벨로 감쇠되어, 잘못된 도함수들의 추산들을 야기한다.
이러한 I/O 메모리-유도 디더 페이즈-시프트 문제를 경감시키기 위해, 우리는 또한 페이즈가 같은 성분들에서의 그것에 더하여 직각 성분들로 전환되는 에너지를 검출 및 처리해야 한다. 이는 단지 DCT의 용법이 더 이상 DMT 분석기에 적절하지 않음을 나타낸다. 그러나, 다음과 같이 우리는 코사인 기저 함수들이 사인 기저 함수들로 치환된다는 것을 제외하고는, A-DCT의 상대역인 것으로 정의되는(9), 아날로그 이산 사인 변환(A-DST)에 의해 직각 성분들을 더 검출할 수 있다:
이제 A-DST를 (A-DCT와 동시에) 시프트된 수신된 정현파 톤들에 적용하는 것은, 다음을 산출한다:
주파수 인덱스(m)에서의 변환 계수들 양자를 
의 벡터로 보면, 우리는 다음 쌍을 갖는다:
이러한 2-차원 벡터의 표준 (RSS; root-sum-of-squares)는 단지 추구된 수신된 진폭(
)이고 다음 DERIV_EST 스테이지에 제공될 수 있다.
실제로, 우리는 아날로그 DCT 및 DST를 사용하지 않아야 하나 오히려 우리는 디지털 DCT 및 DST 변환들(디지털 도메인 DST는 DCT 정의(21)에서의 
을 
으로 치환함으로써 디지털 도메인에서 용이하게 정의된다)을 사용할 수 있다.
우리는 변환들의 쌍(
)이 단지 이산 푸리에 변환(DFT)인 복소 변환(
)과 동형이라는 것에 주의하여, 수학적 설명을 더 복합적이게 할 수 있다:
여기서 우리는 DFT를 위해 다음 정의를 사용했다:
(페이즈-시프트 유도 감쇠를 경감시키기 위해 위에서 제시된) 쌍(
)의 표준의 값을 구하는 것이 이제 DFT의 절대값을 취하는 것에 대응함이 분명하다. 이는 I/O 인터페이스들의 메모리를 경감시키기 위해 우리가 DMT-분석기에서의 DCT를 DFT로 간단히 치환할 수 있고, 그 결과로 생긴 인덱스(m)(정수)에서의 계수의 절대값을 취할 수 있음을 나타낸다.
보다 정확하게, 임의적인 페이즈를 갖는(그리드 상의 이산 주파수를 갖는) 정현파 톤의 DFT의 값을 직접 구하는 것은 (중앙점에 관해 서로의 미러 이미지들인) 두 개의 비-제로 DFT 계수가 존재함을 나타낸다:
여기서 DFT 크기(M)는 윗첨자에 의해 표시되었다.
그 다음 미러 이미지 속성에 대한 두 개의 결과가 존재한다: (i): 이들 성분 중 단지 하나의 절대값을 단지 구하기 보다는, 절대값을 취하기에 앞서 m 및 M-m에서 이들 두 개의 계수의 산술 평균을 취하거나 합산하는 것이 바람직할 수 있다는 것이다 (ii): 스펙트럼 값들의 절반으로 리던던시가 존재한다(우리는 M-지점 DFT에 의해 발생되는 M개의 스페트럼 계수의 상반부를 사용하지 않을 수 있음에 따라 새로운 정보를 획득한다). 그에 따라, 우리는 실수치의 정현파 톤들의 단지 M/s 별개의 주파수들을 파악할 수 있다. 그러나 이는 DCT 정의(21)에서 이미 요약된 결론과 일치한다는 것에 주의하자.
I/O 인터페이스들 메모리를 경감시키기에 적합할 수 있는, DMT-분석기의 변형된 블록도는 DCT에 기초한 원래 메모리가 없는 기법에서 
을 치환하여, DERIV_EST 모듈로의 입력들로서 그것들의 원래 상대역들 대신 이들 처리된 측정치들을 사용하여, 관심 있는 투입된 통들 및 그것들의 상호변조 주파수들의 주파수 인덱스들(
)에서 다음 통계를 발생시킨다.
Tx측에서 우리가 동조 DOF들의 각각으로 순수한 코사인 톤들(또는 조합 매트릭스에 기초한 보다 일반적인 버전의 그것의 선형 결합들)을 투입하여, 아날로그 구현에서의 A-IDCT-유사 DMT GEN 또는 동등하게 디지털 도메인에서의 IDCT-유사 DMT GEN을 여전히 사용할 수 있는 것으로 보인다.
그럼에도 불구하고, 아래 설명될 부호 모호성 이슈로 인해, 우리는 또한 Tx 측에서 IDCT-유사 DMT GEN을 IDFT-유사 DMT GEN로 대체하여, 코사인 톤들보다는 복소치의 톤들을 발생시키고, 설명된 다음으로서 디지털 전치-등화를 더 수행한다는 것이 편리하다는 것을 살펴볼 것이다.
그러나 Rx 측에서, DCT가 이산 푸리에 변환(DFT)로 대체되면, DFT 미러 계술들의 합의 절대 값들이 발생되어야 하고 이들 절대 값은 원래 DCT 계수들(
) 대신에 사용되어야 한다. 대안예는 (아래에서 더 설명될 캘리브레이션 절차에서 유용하게 보이는) DFT 출력에서 스펙트럼 샘플들의 페이즈들을 추산하는 것 및 수신된 페이저들의 지점을 실수 축을 따라 형성하기 위해 이들 페이즈에 의해 복소 샘플들을 역-회전시키는 것, 및 그 다음 (전치-회전 이전 페이저들의 절대값과 같은) 역-회전된 페이저들의 실수 부분들을 간단히 취하는 것이다. 절대값 계산 및 페이즈 (역-)회전과 같은, 그러한 동작들은 CORDIC 알고리즘에 의해 디지털 하드웨어로 효율적으로 투입될 수 있다.
페이즈-시프트에 뒤이은 부호 모호성 정정
I/O 메모리 효과들로 인한 페이즈-시프트가 ±90°를 초과할 때는 언제든 발생하는, 하강 방향을 결정하는 것에 관한 이슈가 남는다. 정확히, 이러한 경우, 임의의 방향 벡터에 따른 음의 그레디언트 부호가 측정되어 양의 그레디어트로 처리되고 그 역 또한 같다. 예를 들어, 페이즈-시프트가 정확히 ±180°인 경우 광학 세기 조화 성분에 관해, 검출된 광전류 조화 성분의 간단한 페이즈 역전이 발생하며; 이제 하강 및 상승 방향들이 상호교환된다(알고리즘 실행은 전가 달리 하강보다는 상승을 야기할 수 있다). IQ 검출(또는 동등하게 DFT 처리)가 사용되는 경우, 페이즈 회전이 검출된 그레디언트 크기에 영향을 미치지 않으나, 페이즈 회전이 너무 클 때 발생하는 페이즈 모호성에 관한 이슈가 남는다는 것에 주목하자. 이러한 부호-모호성 이슈는 다음에 설명될 바와 같이 등화 캘리브레이션(EQZ-CAL) 플러스 전치-등화(PRE-EQZ)로서 지칭되는, 적합한 캘리브레이션 절차에 의해 경감될 수 있다.
EQZ-CAL 및 Tx-측 PRE-EQZ
우리는 지금까지는 PIC 맵(동조 DOF들로부터 프로브 전기 측정까지)이 메모리가 없다고 가정했다. 그러나, 실제로 액추에이터들 및 프로브들의 전자 장치는 광학 장치보다 훨씬 더 느리고, 그로 인해 액추에이터들 및 프로브들은 통상적으로 약간의 메모리(지연 분산, 즉 임펄스 응답들의 유한 지속 기간)를 디스플레이한다. 이는 종단간 시스템이 (광자의 코어 PIC가 C&C를 위해 사용되는 테스트 및 응답 신호들의 저대역폭들에서 사실상 메모리가 없지만) 가정된대로 메모리가 없다는 것을 암시한다. 그럼에도 불구하고, 메모리를 I/O 인터페이스들(액추에이터들 및 프로브들)로 격하시키는 것은 지금까지 개발된 모델링 및 C&C 방법론들이 기본적으로 몇몇 적정하게 자제된 변형과 재사용할 수 있음을 의미한다.
사실상 각 전송 프레임에서 DMT-심볼 앞의 CP 프리앰블의 도입은 다음에서 논의될 바와 같이, I/O 인터페이스들 메모리의 주요 해로운 효과, 즉 과도 단계 응답을 경감시키도록 의도되었다.
우리는 CP를 삽입함으로써, 제l 프레임에서의 전송(12)이 DMT 심볼의 시작 시간(
)의 앞에 
초 앞선 시간(
)에 시작됨을 상기한다. CP는 DMT-심볼의 
초 꼬리에서의 디더 파형을 간단히 모사하는, 그것의 대응하는 DMT-심볼과 동일한 바이어스 레벨로 덧붙여진다. DMT-심볼이 정현파 디더 톤(들)의 각각의 정수의 주기를 포함하기 때문에, 우리는 CP 및 DMT-심볼 간 경계에 걸쳐 정현파 디더 페이즈의 연속성을 갖는다는 결론이 나온다. 그러나, 
및 T 간 비에 따라, CP 디더 파형의 시작은 항상 제로 페이즈로 발생하지 않을 수 있으나, 그것은 시스템 동작에 대해 중요하지 않다. 시스템이 각 프레임의 시작에서 DC 바이어스의 불연속성에 응답하여 그것의 정상 상태에 이를 수 있게 하는 것이 CP의 용법이다. CP 지속기간은 액추에이터들 및 프로브들의 과도 계단 응답을 흡수하는 것을 가능하게 하여, 과도 현상이 CP 구간의 마지막을 지나 소멸할 수 있게 하기에 충분히 길게(그러나 필요한 것보다 길지 않게) 선택된다.
과도 응답에 더하여, I/O 인터페이스들 메모리에 뒤이어, 씨름하기 위한 제2 문제는 정현파 디더 신호의 정상 상태 정현파 응답에서 발생되는 페이즈-시프트이다(과도 현상이 선행하는 CP 구간(
)에 걸쳐 이미 진정되었다면, DMT-심볼 구간의 지속기간(T)에 걸쳐, 디더 응답이 CW 톤으로 인한 응답과 구별하기 어렵다는 것을 주의하자). 종단간 시스템이 엄격하게 메모리가 없다면, 광학 장치를 통한 전달 지연이 무시해도 될 정도이기 때문에, 프로브들에서 그 결과로 생기는 AC 신호들이 또한 모두 원래 투입된 코사인들과 페이즈가 같은, 원래 주파수들 플러스 그것들의 상호 변조들에서의 코사인들일 수 있다.
그러나, 액추에이터들 및 프로브들 메모리로 인해, I/O 인터페이스들을 통한 전기적 그룹 지연들은 무시해도 될 정도가 아닐 수 있다. 이러한 경우, 수신된 톤들(프로브 출력에서) 및 그것들의 상호 변조들은 더 이상 순수한 코사인들이 아니고, 그것들은 페이즈-시프트들을 겪을 수 있으며, 그에 따라 직각(사인) 성분들이 프로브 출력에 보일 수 있다.
주요 페이즈 시프트 효과들이 PIC가 아닌 전기 구성요소들로 인해 발생한다고 가정하면, 여기서 도 10에 도시된 바와 같이 DCT들을 이산 푸리에 변환들(DFT)로 대체하고, 그에 따라 크기 이득 및 감쇠 양자 및 페이즈-시프트(복소 전달 함수)를 추산하고 백투백으로 전기 시스템을 캘리브레이트하는 것이 제안된다. EQZ-CAL 절차는 C&C 제어기의 입력 및 출력 아날로그 포트들을 단락하는 임의의 PIC를 제거하는 것으로 이루어진다. 실제로, 통상적으로 다중(D) 출력 포트(PIC의 동조 DOF들로 이어지는 액추에이터 포트) 그러나 하나 또는 단지 수 개의 입력 포트(프로브(들)에서 C&C 제어기로 이어지는)가 존재하기 때문에 우리는 단일 프로브로 또는 적용가능할 때 수 개의 프로브(들)의 각각으로 차례로 D개의 동조 포트의 각각을 물리적으로 연결해야 한다. 우리가 가져야 하는 각각의 경우 다중-톤-발생기는 모든 적용가능한 디더 톤을 발생시키고 그것들을 차례로 동조 DOF의 각각에 적용한 후, DFT의 출력에서 대응하는 복소 진폭들을 측정하고, 각 DFT 출력 복소 진폭을 대응하는 입력 진폭(그것이 이산 코사인일 때 제로 페이즈를 갖는)으로 나누어야 하며, 그에 따라 해당 특정 주파수에서 전달 함수의 복소 샘플이 효과적으로 측정되게 된다(그것의 진폭 및 페이즈 또는 동등하게 실수 및 허수 부분들). 이러한 전달 함수의 역은 그 다음 Tx 측에 적용되어, 다중-톤 발생기 내에 통합되어, 사실상 전송된 사인 톤들의 진폭을 크기 조정하고 미리 그것들의 페이즈들을 역-회전하며 그에 따라 신호들이 C&C 제어기의 백투백 프론트-엔드 인터페이스들을 통해 전파할 때까지, 그것들은 어떠한 감쇠 없이 그리고 제로 페이즈 시프트를 갖고 수신되게 된다. 이는 임의의 메로리 효과들을 경감시킨다.
디지털 다중 톤 발생기 플러스 EQZ-CAL 절차의 등화 스테이지의 바람직한 구현이 도 10에 도시된다. 도 10은 제어 디바이스의 전달 함수를 학습하기 위해 피제어 PIC(100)을 우회할 수 있게 하는 우회 회로(190) 및 스위치들(191 및 192)을 예시한다.
그것은 Tx에서의 IDCT 유사 DMTGEN을 복소 톤들을 발생시키는 IDFT 유사 DMT GEN으로 대체하며, 이는 각각 대응하는 톤 주파수들에서 캘리브레이션 절차 중에 측정되는 역 전달 함수의 복소 샘플들로의 곱들로서 실현되는, 1-탭 전치-등화기들(182)에 의해 선행된다. 이들 등화 탭들(전달 함수 샘플들의 역)은 채널 추산 모듈(180)에 의해 발생되며, 이는 또한 작업 페이즈들(획득 및 추적) 동안 디지털 제어기의 톤들 복소 진폭 모듈에 의해 발생되는 복소 톤 진폭들과 상이한 톤들에 대한 복소 진폭들의 셋트를 캘리브레이션 스테이지에서 발생된다(예를 들어, 모든 복소 진복이 실수치). 채널 추산 모듈은 수신된 및 전송된 복소 진폭들을 나누는 것에 의해 전달 함수 샘플들을 계산할 뿐만 아니라, 추산된 전달 함수 복소 진폭들의 역을 취함으로써 등화 탭들을 계산한다. DMT 분석기는 이제 프로브 신호들이 각각에 적용되는 DFT들로 이루어진다. DFT 스펙트럼 계수들은 동조 DOF들 업데이트 알고리즘 뿐만 아니라 채널 추산 모듈 양자에 공급한다. 프레임-싱크 모듈의 역할은 ADC(들)로부터 버퍼링된 원 수신 데이터에서 작용하고 전체 프레임 간격에서 DMT_심볼 시간 간격의 추출을 동기화하는 것이다(C&C 제어기가 Tx 및 Rx 양자에 접근할 때, 이러한 동기화는 매우 간단하다).
분명하게, 본 발명의 많은 실시예가 피시험 PIC 디바이스들에 속하지만, 그것이 메모리를 가질 수 있는 I/O 인터페이스들을 갖는 메모리가 없는(매우 광대역) 코어 시스템으로서 볼 수 있다면, 신규한 방식으로 ES 제어를 실현하는 동일한 원리들은 임의의 포괄적인 피시험 시스템에 적용된다.
요약하면, I/O 인터페이스들에서의 메모리 효과들과 씨름하기 위해, DCT 보다는, 각 톤에 대해 DFT에 기초한 DMT 분석기의 실현이 RX에서 요구되고, DMT GEN 및 EQZ-CAL 절차의 실현이 주파수-의존적 페이즈 시프트들(최악의 경우 부호 역전들) 뿐만 아니라 I/O 인터페이스들에서의 주파수 의존적 감쇠를 경감시키기 위해 실행되어야 한다.
그럼에도 불구하고, 특정한 미러링 변조기 디바이스에 대한 다음 섹션에 제시되는 시뮬레이션들에서, 간단함을 위해 시스템이 메모리가 없다고 가정되었고, 그로 인해 DFT 보다는 DCT가 사용되었다.
오버샘플링 ADC 동작
이제 ADC 샘플링 레이트(
)가 ES 시스템에 의해 요구되는 샘플링 주파수(
)보다 크다고 가정하자.
이러한 경우 종래에 알려진 다운-샘플러 및 안티-에얼리어싱 필터로 이루어지는, ADC 샘플들의 스트림 상의 제거 동작을 수행하는 것이 가능하다.
바람직한 대안예는 비 
에 근접한, 오버샘플링 비로 불리우는, M보다 큰 사이즈의 DFT, 이를테면 사이즈가 N = KM(여기서 K는 1보다 큰 정수)인 DFT를 수행하는 것이다. DFT의 각 프레임(DFT가 작용한 N = KM의 지점들의 블록)에, 단지 M의 최저 주파수에 대응하는 DFT의 출력 지점들이 보유된다. 그에 따라, K M의 지점이 수집되는 시간 동안, 단지 M개의 지점이 이용가능해지며, 이는 오버샘플링 비와 같은, K의 다운샘플링 인자만큼의 둔화(다운 샘플링 약화)에 이른다. 이는 초당 발생하는 
샘플들, 원하는 샘플링 비의 근사치를 내는 것에 대응한다. 폐기된 KM - M = M(K-1)의 샘플은 다운 샘플링 전에 샤프한 (브릭월 방형) 저대역 통과 필터링 동작에 이른다. FFT를 통해 이러한 샘플링을 달성하기 위한 복합도는 샘플당 대략 
배이며, 여기서 N에 의한 최종 나눗셈은 각 N의 샘플 프레임에서 한 번의 FFT를 수행해야하는 것에 대응한다, 예를 들어, 
이고 우리가 
를 필요로 하며, M=16(그에 따라 톤들 간 간격이 1/16 MHZ가 되는)이면 K=256 인자만큼의 둔화는 사이즈가 
인 FFT를 수행함으로써 그리고 단지 16의 기저대역 샘플을 보유함으로써 실현될 수 있다.
Ⅱ. 두 개의 동조 DOF를 갖는 마이크로링 디바이스의 C&C
광집적 회로(PIC) 설계들에서의 암묵적인 가정은 통상적으로 열적으로 제어가능한 페이즈-시프팅에 의해 파라미터 자유도(DOF)가 다-차원 공간에서 그것들을 원하는 동작점으로 안정화시키는 것이다. 예를 들어, 마이크로링 공진기(MR) 기반 드롭-필터는 페이즈(
)가 공동 공진(cavity resonance)을 제어하고 페이즈(
)가 결합 계수(
)를 제어하는, 동조 DOF들의 쌍을 갖는다. 보다 복합적인 MR 기반 PIC들 또는 다른 유형들의 PIC들은 이들 디바이스를 그것들의 최적의 동작점들로 동조시키기 위해 이용가능한 다수의 DOF를 갖출 수 있다.
특히, 지금까지는, 마이크로링 기반 PIC에 대해, 단지 공진 페이즈(
)의 단일 동조 DOF의 열적 안정화가 아날로그 디더링 [1,2]에 의해 또는 디지털 제어 [3]에 의해 실증되었다.
본 섹션에서, 우리는 마이크로링 기반 바이너리 페이스 시프트 키잉 변조기(BPSK-MOD)에 대해, 동조 
, 
(D=2)의 동조 DOF들의 쌍의 동시 디지털 제어에 의한 ES 접근법을 예증한다. 이러한 피제어 MR 기반 BPSK 변조기 디바이스(DUC)(도 11 및 도 12)는 최근 [5]에 소개된 MR 기반 DPSK 변조기와 유사하다(그것은 타이니 링 페이즈 시프터들의 쌍에 의해 MZM을 로딩하기보다는, 플레인 MZM이 사용된다는 점에서 [5]와 상이하다).
도 12는 제어 디바이스 및 제어된 디바이스(DUC(100))의 시뮬레이션을 예시한다. 제어된 디바이스(530)의 모델은 페이즈 드리프트 모델(520) 및 적응적 디지털 제어기(510)에 가상으로 결합되는 광학 수신기 모델(540)에 가상으로 결합된다. 제어 디바이스(530)의 모델은 ADC(550), 잇달아 DCT(560), 잇달아 도함수들 추산기(118), 역 추적 라인 탐색(510), 동조 DOF 업데이트(114)를 포함한다. 동조 DOF 업데이트(114) 및 DMT 발생기(DMT GEN)의 출력들은 함께 합산되고 DAC들(132 및 133)에 공급된다.
여기서 우리는 열 및 산탄 노이즈들, ADC/DAC 왜곡 및 레이트 
의 페이즈들의 브라운 모션들로서 모델링되는 환경 드리프트들을 설명하는 제안된 신규 그레임-기반 ES 디지털 제어기의 시뮬레이션들을 제공한다. 우리는 신규 적응적 제어기가 비-모델-기반이라는 것(실제 모델 또는 파라미터들의 범위에 대한 어떠한 지식도 필요로 하지 않는다)을 되풀이한다. 그것의 초기 획득 스테이지에서, 임의의 
에서 시작하여, 그것은 내에 극 동작점들(
)로 빠르게 네비게이팅하여(최악의 초기 조건에 대해, 도 13 - 그래프들 610 및 620, 또한 도 14의 그래프들 710 및 720 참조), 마이크로링을 레이저 파장으로 로킹하는 한편 또한 임계 결합을 강행한다. 시스템이 수렴하면, 그것은 추적을 시작하여, 무작위 페이즈 외란들에 대항하는 한편, 제어에 의해 유발되는 광 변조 인덱스 변동들은 감지할 수 없는 RMS 레벨(
)로 진정된다. 우리가 큰 설계 마진들을 가짐에 따라, 우리의 페이즈들의 디더링 진폭들(
)은 RMS 에러를 완화시키고/거나 수렴을 둔화시킴으로써 훨씬 감소될 수 있다.
[5]와 유사한 선택된 피제어 디바이스(DUC) - 마이크로링 기반 BPSK 변조기의 분석
우리의 DUC(도 11은 기본적으로 그것의 드롭-결합기 결합 계수(
)를 정반대로 변조시킴으로써(정반대로=부호 전환, 크기 유지) 바이-폴라 
출력 광학 장(optical field)을 발생시키는, BPSK 변조기로 변환되는 MR 기반 드롭 필터이다. 결합 계수(
)를 갖는 상부 결합기 그것의 제어 페이즈(
)를 조절함으로써 동조되어, 공동 장을 최대화하는 결합 계수 조건을 획득하는 한편, 동시에 공동 라운드 트립 페이즈(
)를 공진으로 조절하는 것이다. (하부) 드롭 결합기는 그것의 두 개의 아암 간 차동 페이즈 시프트들(
)(변조 비트에 의해 선택되는 부호)을 갖는, MZM으로 실현된다. 
일 때, 
는 페이즈 정반대 전환(
)에 무관하게 상수이고, 그로 인해 
가 일정하게 유지될 때(그것의 부호가 전환되지 않을 때)에 기인하여 MR 드롭 필터를 모델링하는 것 대 MR BPSK-MOD를 필터링하는 것 간에 차이가 없다. 그에 따라, 공동 내 광학 장은 
변조와 무관하게 일정하여, 그것들의 유사한 DPSK MOD와 관하여 [5]에서 지적된 바와 같이, 공동 수명에 의해 제한되지 않는 초 광대역 디바이스를 생산한다. 그레이스케일 도해에 의해 도 13 및 도 14에 플롯팅된 스루 포트 전력 전달 특성(TC)(
)은 [5, 식 1]과 일치한다:
ES 제어는 
을 감시하고 동작점(
)을 탐색한다. 최적의 동조 페이즈 값들(
)은 공동 및 출력 전력(
)을 최대화하는 한편, 이상적으로는 스루 포트 출력 전력(
)을 널링 아웃한다.
2차원(D=2)에서의 극값 탐색(ES) 제어: 1-DOF 디더링 접근법의 일반화
OFDM과 유사한, ES 제어의 우리의 신규한 이산 다중톤(DMT) 디지털 실현은 특정한 PIC 디바이스에 대한 D=2의 경우에 대해 도 11 및 도 12에 도시된다. 전송기(Tx)에서, 직교 정현파 디더 신호들은 동조 페이즈들(
)에 부가적으로 투입된다. 제n 반복세어, 페이즈들(
) 은 DAC들의 쌍을 통해 투입되며; 여기서 n은 프레임 인덱스이고; T는 최소 가변 프레임 지속기간(프레임 레이트 
=50 KHz)이고; k는 샘플링 레이트(
(=1.6 MHz, M=16일 때))에서의 이산 시간 인덱스이고; 
는 두 개의 디더 톤 주파수이며; β는 디더 변조 주파수로, 
로 설정된다. ES 제어기의 수신기(Rx)는 ADC(1.6MS/s에서 이용가능한 ADC/DAC 15 비트)를 통해 광출력(
)을 검출하고 DCT-기반 분석기를 사용하여 두 개의 디더 신호뿐만 아니라 그것들의 차 및 합 주파수들(TC (1)의 비-선형성으로 인해 발생되는)을 디지털 방식으로 복조한다. 
에서, 직교 디더 톤들 및 그것들의 상호변조들의 DUC 출력 진폭들을 검출하는 로크-인은 제n DMT 프레임 반복 동안 현재 동작점(
)에서 TC 2-D 표면의 1차 및 2차 편도함수들을 추산하는 것을 가능하게 한다. 
에서 검출된 톤 진폭들은 그레디언트 벡터(
)의 요소들에 비례하며; 2차 조화들 및 상호변조들은 2차 편도함수들(
)을 산출하여, 2x2 헤시안 매트릭스(
)를 구성한다. 그에 따라, 모든 편도함수는 2차까지 실시간으로 추산된다(DUC TC 표면 형상에 대한 예비 지식 없이, 식(1)). 추산된 
단독에 기초하여, 그레디언트 탐색(GS) 알고리즘은 명령된 제어 값들의 시퀀스(
)에 대해 실행되어, 페이즈 드리프트들 및 노이즈의 존재시 2-D 표면의 최소(
)를 획득 및 추적할 수 있으며; 
을 추산하는 것은 뉴튼 반복적 최적화를 사용함으로써[6] 알고리즘의 속도를 더 높이고 정확도를 증가시키는 것을 가능하게 한다. 사실상, 우리의 반복적 알고리즘은 
평면에서 반복된 지점에서의 볼록함에 대한 테스팅(
)에 기초하여, 모든 프레임에서 GS 및 뉴튼 반복적 알고리즘들 간을 적응적으로 전환한다.
시뮬레이션 결과들: 임의의 초기 지점들로부터의 빠른(
) 획득 & 강력한 추산(
RMS 에러)
도 13 및 도 14에 제시된 SimulinkTM 시뮬레이션은 강력한 로크(
)를 획득 및 유지한다. 듀얼-포트 MZM은 
로 설정하였다. 
페이즈 드리프들을 모델링하기 위해, 장애들은 Rx 숏 및 열 노이즈들(
), DAC들/ADC 양자화 노이즈, 페이즈 DOF들(
)의 브라운 모션, 프레임 반복마다 무작위 
독립 증분들을 축적하는 것이었다. 도 13 및 도 14는 수렴 궤적들을 도시한다. 모든 획득 시간은 
이며; 
에 대해 수렴된 정상-상태 RMS 광학 변조 인덱스는 
(이상적으로는 
이다).
Ⅲ. IQ 변조기들의 C&C(D=3 동조 DOF들)
본 C&C 실시예의 목적은 IQ 변조기(IQ-MOD)를 제어하는 것이며, 광 디바이스가 도 15에 도시된다. 이러한 특정한 PIC DUC에 대해, 우리는 종래 제로-조절 PLL 피드백 제어가 ES 제어를 위해 추가적으로 포함된다는 점에서, 본 섹션에서 이러한 경우에 적합한 특정한 향상점과 함께 본 발명에 설명된 C&C 포괄 시스템의 특정한 실시예를 제시한다.
IQ-MOD에 대해 제안된 C&C 제어기의 블록도가 도 16에 도시된다. 이러한 디바이스의 안전화는 D=3 동조 DOF들, 즉 두 개의 "자식(children)" 마하-젠더 변조기들의 각각의 두 개의 아암 간 상대적 페이즈들 뿐만 아니라, 두 개의 자식-MZM 출력을 결합하는 최종 결합기에 진입하기 이전 상대적 페이즈(
)를 필요로 한다(이러한 페이즈의 동조는 IQ 불균형의 결여를 보장한다, 즉 유용한 고주파수 통신 신호들에서의 결과적인 I 및 Q 성분은 페이즈가 90도 다르다).
도 16은 프레임 동기화 유닛(132)(DCT에 선행하는 프레임의 제1 부분 동안- 
동안 활성화)을 예시하며, 여기서 디지털 DCT 유닛(120')(또한 DFT일 수도 있는)은 ES DOF들 동조 업데이트 알고리즘(114) 및 도함수들 추산기(118)에 공급되는 다중 신호(
, 
, 
, 
, 
및 
)를 출력한다. 이들 신호 중 두 개의 신호가 가산기(136)에 공급된다, 가산기의 출력은 ACC 또는 다른 루프 필터에 신호를 출력하는 증폭기(137)에 공급된다. ACC 또는 다른 루프 필터(138)의 출력은 DAC(134)에 공급된다.
우리는 단지 단일 프로브 지점(두 개의 자식의 최종 결합 결합기의 아암들 중 하나)을 관찰하는 것에 기초하여 IQ-MOD의 세 개의 동조 DOF를 안정화시키는, 본 발명의 교시들과 일치하는, C&C 방법론을 소개할 것이다. 우리는 여기서 처음으로 디바이스가 단지 세 개의 DOF 중 두 개를 디더링하는 것, 즉 각각 라디안 주파수들(
)(
는 I-MZM에 인가, 
는 Q-MZM에 인가)의 두 개의 직교 디더 톤을 포함하는 각각 DMT 심볼들에 의한 자식 MZM의 동조 페이즈들(
)에 의해 안정화되는 반면 두 개의 자식 MZM의 결합기를 위한 제3 제어 포트에 디더가 전혀 적용되지 않는다, 즉, 두 개의 자식 MZM 간 상대적 페이즈들은 단지 어떠한 AC 디더 신호들 없이 구분적 DC 신호에 의해 제어되는 기법을 개시한다.
그 다음 제안된 알고리즘은 단일 프로브 출력의 DCT 또는 DFT 스펙트럼 내에서, 주파수들(
)에서의 제1 조화 톤들 뿐만 아니라 
에서의 제2 조화 톤들을 감시하고, 프로브 출력의 최소를 탐색하기 위해 C&C 시스템이 
평면에서 탐색을 수행하게 하는 그것의 DMT 분석기를 갖는다. 그러나, 두 개의 자식 MZM에 적용되는 두 개의 변조 전압의 면에서, 두 개의 별도의 프로브를 필요로 하지 않고, 단지 단일 프로브가 
모니터 광출력상에 사용되는 반면, 
광출력이 IQ 복소 변조를 발생시키는 유용한 광대역 신호 출력이다. 게다가 
프로브는 또한 두 개의 자식 MZM 간 결합 페이즈를 제어하기 위해 사용된다.
지금까지 설명된 극값 탐색 전략의 증대가 여기서 채택된다(도 16): 
DOF들의 제어는 본 발명의 교시들에 따른 극값 탐색인 반면, 제3 DOF의 제어는 극값 탐색 전략이 아니라 그것을 오히려 제로 탐색 제어(여기서 제로가 될, 값에 대한 종래 제어 규칙)이다. 구체적으로,
DCT(또는 DFT) 스펙트럼 출력들에서 추출되는 프로브 출력에서의 합 및 차 주파수들() 및 이들 두 개의 주파수에서의 복소 진폭 성분들이 일관하여 결합된(즉 그것들의 노이즈들의 평균을 내기 위해 페이즈가 같게 결합된) 다음, 이러한 양의 부호를 지닌 진폭이 이러한 진폭을 이산 시간 누산기(또는 보다 정교한 루프 필터)에 입력함으로써, 그리고 양의 인자(
) 부호 반전(음을 제공하기 위해 요구되는 -1에 의한 곱)에 의해 IQ-DOF(
)로 조정한 후, 누산기 출력으로 다시 공급함으로써, 도 15에 설명된 바와 같이, 디지털 페이즈 록 루프(PLL)와 유사한 이산 시간 적분 제어에 의해 제로로 조절된다. 우리는 IQ-MOD를 위한 이러한 C&C 제어기가 실제로는 D=3 동조 DOF를 특징으로 삼는다는 것에 주목한다. I-DOF 및 Q-DOF(
)가 상기에서 교시된 바와 같은 ES 기술들을 사용하여 종전과 같이 연대적으로 안정되지만, 알고리즘의 새로운 요소는 모두 제1 두 개의 DOF의 극값 탐색 제어와 동시에, 극값 탐색 제어가 이러한 제3 DOF에 대해 실시되기보다는 IQ-DOF(
) 디더 진폭이 효과적으로 제로 및 널 탐색으로 설정된다는 것이다.
제안된 C&C 알고리즘이 그것의 동작점을 확실히 획득 및 고정한다는 것을 증명하기 위해, 우리는 먼저 전체 IQ-MOD 디바이스의 전기-광학 모델을 유도한 다음 제안된 알고리즘을 분석하는 것으로 진행한다.
IQ-MOD 전기-광학 모델
도 15를 고려하여, 광 빌딩 블록은 입력으로부터 출력까지 
의 진폭 전달 인자를 갖는 스플리터 및
전달 매트릭스(
)를 갖는 3-dB 방향성 결합기들 뿐만 아니라, 다음 전달 매트릭스를 갖는 비결합된 도파관 쌍 섹션들이다
여기서 
는 두 개의 변환된 양(공통 및 차분 모드들: 
)의 면에서, 
로 표현된다. 이러한 직선 도파관 섹션의 분해는
자유-공간 도파관 섹션들의 각각에 적용되며 여기서 I-DOF, Q-DOF 및 IQ-DOF 페이즈 시프트들이 두 개의 비결합된 도파관 중 단지 하나에 쌍으로 적용된다. 이러한 맥락에서, 디바이스로의 입력 필드가 1로 정규화되게 하면, 자식 마하-젠더 변조기들은 다음과 같이 모델링된다:
(이는 활성 MZM 입력으로부터 두 개의 출력의 각각까지, 간섭 경로들의 쌍들에 따름으로써 대안적으로 유도될 수 있다).
유사하게, 다음이 보여질 수 있다(또는 상측 및 하측 MZM들의 미러 대칭으로부터 추론될 수 있다)
마지막 두 개의 등식으로부터,
최종적으로, 두 개의 자식 MZM, 출력(89)을 결합하는 결합기는 각각이 절반이 제어된 성분을 두 개의 아암의 공통 페이즈들 간 전체 상대적 페이즈 시프트(
)(차분 모드)에 기여하는, 하측 아암 상에 배치되는 페이즈 시프터(
)를 갖는, 두 개의 비결합된 도파관들 섹션에 선행된다(이러한 페이즈 인자는 또한 두 개의 자식 MZM의 각각의 공통 페이즈들 간 가능한 구조적 또는 열적 페이즈 불균형들을 포함하는 것으로 가정된다). 페이즈 시프트(
)의 절반은 또한 결합 결합기의 진입 평면에서의 공통 페이즈(
)에 기여한다. 형식상, 공통 및 차분 모드 성분들의 면에서 모든 양을 표현하여, 우리는 다음을 갖는다
여기서,
구조적으로 그리고 열적으로 대칭인 레이아웃에 대해, 결합 결합기로 이어지는 상측 아암에 유도되는 페이즈 시프트를 제외하고, 우리는 다음을 갖는다: 
. 그렇지 않으면, 두 개의 항에 고정된 바이어스들이 있을 수 있다
공통 페이즈(
)는 IQ 변조기 동작에 중요하지 않고(그것은 발생된 복합 필드의 전체 페이즈 회전에 기여하기 때문이다) 두 개의 자식 변조기의 공통 페이즈들의 차, 즉 항(
)이 IQ 불균형을 결정하는데 있어서 중요하며, 이 해로운 효과가 억제되어야 한다. 이를 살펴보기 위해, 두 개의 결합 결합기 출력을 다음과 같이 표현한다:
그에 따라, IQ 변조기의 예상대로 
이며, 이에 의해 
는 복소 신호 출력(
)의 I 및 Q(실수 및 허수) 성분들이다. (89)의 면에서 이러한 포트 출력을 표현하는 것은 다음을 산출한다:
이러한 식에서 우리는 다음을 설정해야 한다,
여기서 
는 명령된 I 및 Q 동조 페이즈들이고, 
는 페이즈 환경 드리프트들(외란들)이고, 
는 자식 MZM에 적용되는 두 개의 디더 신호이고, 
는 이들 MZM에 각각 적용되는 광대역 변조 신호들이며, 우리는 우리가 디더를 
에 적용할 필요는 없고, 단지 환경 외란(
)에 대항하기 위해 계단식 DC 명령을 적용해야 한다는 것을 아래에서 살펴본 것이다. 이러한 경우에서 최적의 제어의 목적은 다음을 보장하는 것이다
여기서 
는 페이즈가 값들(
) 중 임의의 값으로 취해져야 한다는 것을 의미한다.
그에 따라, 세 개의 명령된 페이즈는 환경 페이즈 외란들에 대항하여 작용해서, 전체 페이즈들을 널링 아웃해야 하며, 따라서 다음이게 된다
마지막 식을 면밀하게 살펴, 시스템이 (96)에 따라 안정화되면, IQ-MOD 출력 필드 엔빌로프는 원하는 
광대역 변조(또는 또한 허용할 수 있어야 하는 밀접하게 관련된 버전들(
))를 포함하고 게다가, 부가적으로 그것 상에 중첩되면, 그것은 광대역 IQ-변조된 신호의 검출을 방해하지 않아야 하는 두 개의 저주파수 변조 톤을 포함한다.
포트(
)에서의 단지 저주파수 성분들의 세기를 관찰함으로써, (96)에 나타내어진 안정화가 어떻게 이루어질 수 있는지를 보이는 것이 남는다. 이러한 프로브 포트에서 우리는 다음을 갖는다:
(89)의 면에서 이러한 프로브 출력을 표현하는 것은 다음을 산출한다:
이제 프로브 세기는 다음과 같다
또는 최종적으로, 다음과 같다
이는 탐색된 IQ-MOD 모델이며, 이에 대해 우리는 위에서 제안된 C&C 알고리즘을 분석할 것이다.
알고리즘 분석
우리는 프로브 세기(101)가 그것의 인수에 대한 세 개의 다음 설정에 대해 그것의 제로 최소를 이룬다는 것에 주목한다:
여기서 
는 임의적인 파라미터들이고 제2 및 제3 경우는 
을 갖는 것에 대응한다.
그 결과 우리는 사실상 시스템이 (102)에서의 제1 조건으로 수렴한다는 것, 그리고 뿐만 아니라, PLL-유사 피드백 루프 조절기가 
을 취하기 위해 사용될 것이라는 것 즉 극값 탐색 시스템이 다음과 같이 
출력 포트에서 세기를 널링 아웃하는 다음 안정적인 최소 프로브 세기로 네비게이팅한다는 것을 보인다:
우리는 그것이 
광대역 신호 포트에서의 정확한 IQ 균형 조건을 제공할 뿐만 아니라, 두 개의 자식 MZM의 효과를 최대화하는 이러한 동작점이라는 것에 주목한다.
우리는 정현파 디더들을 (96)에 따라 두 개의 자식 변조기에 적용한다
(그러나 결합 페이즈(
)에는 아니고, 그에 따라 단지 
가 디더링되는 한편 
는 그렇지 않다):
반면 
는 디더링되지 않고 단지 단계식 DC 명령 전압들이 적용된다(즉 각 DMT 심볼에 걸쳐 이러한 페이즈가 일정하다). 이들 식을 (101)로 대체하는 것이 다음은 산출한다
이제, 
라고 가정하여 우리는 다음과 같이 근사치를 낸다:
그리고 유사하게,
조건 
이 지속되지 않는 경우, 다항식 
의 식의 베셀 함수 전개들을 사용함으로써 분석을 확장하는 것이 가능하나, 보다 일반적인 베셀 함수들 기반 분석은 질적으로 상이한 결론들을 내지 않고 그것은 단지 다양한 함수 표현 앞의 수 계수들을 변경한다는 것에 주목하자. 그에 따라, 우리는 작은 변조 인덱스 가정(
) 하 분석을 계속한다.
마지막 두 개의 등식을 (105)로 대체하고 제곱들 및 곱들을 전개하여 다음을 산출한다:
또는
마지막 등식은 주파수들(
)에서의 프로브된 세기의 여섯 개의 스펙트럼 성분의 존재를 나타낸다. 관심 스펙트럼 성분들은 다음 각각의 진폭들의 제1 조화들(
)
다음 각각의 진폭들의 제2 조화들(
)
및 다음 진폭에서의 합/차 주파수들 양자이다
이상적으로 우리는 신호 포트(
)(상측 결합 결합기 출력)에 유용한 IQ 변조기가 그것의 고속 광학 변조 기능을 최적으로 수행하기 위해 (96)에 따라 다음을 필요로 한다.
상기 식은 범위(
)에서 임의의 값을 가정할 수 있고, 그에 따라 그것을 제로로 가져오는 것이 종래 ES 제어로서는 특징지어지지 않는다는 것에 주목하자.
최종적으로, 
에 대한 PLL 제어 및 
에 대한 ES 제어 간 가능한 상호작용들을 고려하여, 우리는 PLL 제어가 
를 곱하는 진폭 인자가 제로로 접근한다면 중단될 것이라는 것에 주의한다((113) 참조). 그러나, 극값 탐색 제어가 네비게이팅할 때 
가 (113)에서 
에 선행하는 진폭 항(
)이 되는 경향이 있고 이는 PPL 루프에 충분한 이득을 제공하는 
이 되는 경향이 있다. 
중 어느 하나가 
와 순간적으로 같아, PLL 루프를 무력화하는 비정상의 경우가 존재할 수 있으나, 이러한 조건은 ES 제어가 
의 값들을 
로부터 떨어져 0에서의 그것들의 안정점까지 유도할 때는 지속되지 않을 것이다.
그럼에도 불구하고, 시스템이 (102)에서의 제2 또는 제3 조건들에 의해 이미 I의 최소에 있는 특정 동작점, 구체적으로 구체적으로 (102)의 최소를 실현하는 다음 동작점
을 외견상 붕괴시킬 하나의 "비정상의" 경우가 존재한다. 이러한 경우, 노이즈의 부재시, 프로브 세기가 마지막 등식에 의해 이미 그것의 최소점에 있을 때, ES 시스템은 이상적으로 이동을 중단할 것이나, 이제 값들(
)이 PLL에서의 진폭 항(
)을 널링 아웃할 것이고, 그에 따라 ES 시스템도 PLL도 더 이동하지 않을 것이며, 세 개의 동조 DOF의 값들이 그것들의 최적으로 조종되지 않을 것이다.
다행스럽게도, 그것들의 비정상의 경우들은 헤시안 매트릭스(
)를 검사함으로써 또는 보다 정확하게 
를 검사함으로써 원하는 동작점과 구분될 수 있다. 그 다음 시스템은 이러한 원치 않는 지점에서 떠나고 그것이 발생하면 바로 ES 및 PLL 양자가 또한 이러한 불안정한 비정상의 최소로부터 떠나 유도되고 그것의 기능적 체제에 진입하는 작은 단계들을 취하기 시작한다.
한 번에 DOF들의 쌍을 안정화시키기 위한 시뮬레이션들에 제시된, 적응적 제어기는 임의적으로 많은 동조 DOF에 대해 조정가능하여, 다수의 상호의존적인 동조 파라미터를 갖는 대규모 PIC들에 포괄적인 제어 플랫폼을 제공한다.
신규한 제안된 C&C 알고리즘들이 대규모 광 집적을 위한 지원 수단일 것이라 기대된다. 그러나, 기술들은 포괄적인 시스템들의 극값 탐색 제어를 위한 PIC들의 제어 너머까지 확장된다.
본 발명의 다양한 실시예에 따르면, 제어되는 시스템(이를테면 도 1 내지 도 4의 피제어 시스템(PIC)(100) 및 도 16의 IQ 변조기(101))을 제어하기 위한 제어 디바이스 (예를 들어, 도 1의 제어 디바이스(10), 도 2의 제어 디바이스(11), 도 3의 제어 디바이스(13), 도 4의 제어 디바이스(14) , 도 10의 제어 디바이스(16) 및 도 16의 제어 디바이스(11))가 제공될 수 있다. 제어 디바이스는 적어도 하나의 입력(이를테면 도 1, 도 2, 도 3, 도 4의 입력들(171 및 172)), 다중 출력 포트(이를테면 도 1 내지 도 4의 출력 포트들 (171,172 및 173)), 프로세서 및 송수신기를 포함할 수 있다.
도 1에서 프로세는 A-DMT 분석기(120), 도함수 추산기(118) 및 동조 DOF들 업데이트 ES 알고리즘(114)을 포함하는 것으로 예시된다.
신호 발생기는 (i) 작동 신호들의 DC 성분들을 발생시키고 및 라인 탐색 펄스들을 발생시키기 위한 DC 펄스들 모듈("DC 펄스들"(122)), (ii) 톤 진폭 발생기(116), 아날로그 DMT 발생기(124) 및 작동 신호들의 AC 성분들을 발생시키기 위한 조합 매트릭스(126)를 포함하는 것으로 예시된다. 조합 매트릭스(126)는 아날로그 DMT 발생기(124)로부터의 다수의 입력 AC 신호를 합산할 수 있으며, 그리고 (iii) 가산기들(128)은 프레임의 제1 페이즈 동안 작동 신호들의 AC 성분들 및 DC 성분들을 더한다.
도 2의 제어 디바이스(11)는 A-DMT 분석기(120) 대신 D-DMT 분석기(120')를 포함하는 프로세서를 가짐으로써 도 1의 제어 디바이스(10)와 상이하다. D-DMT 분석기(120')는 ADC들(130)에 선행된다. 도 2의 제어 디바이스(11)는 가산기들(128) 및 출력 포트들(161,162 및 163) 사이에 결합되는 DAC들(132)을 포함하는 신호 발생기를 가짐으로써 도 1의 제어 디바이스(10)와 상이하다.
도 3의 제어 디바이스(13)는 조합 매트릭스(126)를 포함하지 않음으로써 도 1의 제어 디바이스(10)와 상이하다.
도 4의 제어 디바이스(14)는 조합 매트릭스(126)를 포함하지 않음으로써 도 2의 제어 디바이스(11)와 상이하다.
도 5는 세 개의 DOF(101, 102 및 103) 및 각각, 출력 포트들(161, 162 및 163)(DAC들(134)를 통하여)에 그리고 입력 포트(171)(ADC(130)를 통하여)에 결합되는 단일 프로브(104)를 포함하는 PIC(100)의 부분을 예시한다.
도 6a는 본 발명의 일 실시예에 따른 제어 디바이스의 제1 출력 포트를 통해 송신되는 신호들의 타이밍도이다. 도 6b는 본 발명의 일 실시예에 따른 제어 디바이스의 제2 출력 포트를 통해 송신되된 신호들의 타이밍도이다.
신호 발생기는 프레임 기간(300)의 제1 부분(제1 페이즈)(310)동안, 제어되는 시스템의 다중 자유도(DOF) 지점에 다중 작동 신호를 전송하도록 구성된다.
제1 페이즈 동안 제어 디바이스의 제1 출력 포트로 송신되는 작동 신호는 DC 성분(322) 및 AC 성분(320)(도 6a에 예시된 바와 같은)을 포함한다. 제1 페이즈 동안 제어 디바이스의 제2 출력 포트로 송신되는 작동 신호는 DC 성분(322') 및 AC 성분(320')(도 6b에 예시된 바와 같은)을 포함한다.
AC 성분(320)은 AC 성분(320')에 직교한다.
프로세서는 프레임 기간의 제1 부분(페이즈(310)) 동안, 제어되는 시스템의 적어도 하나의 프로브 지점으로부터의 적어도 하나의 피드백 신호를 측정하도록 구성될 수 있다. DOF 지점들의 수는 적어도 하나의 프로브 지점의 수를 초과한다. 예를 들어 도 1 내지 도 4에, 세 개의 DOF(및 제어 디바이스의 세 개의 출력 포트(171,172 및 173)) 및 입력 포트들의 쌍(171 및 172)이 있다.
프로세서는 프레임 기간의 제2 부분(페이즈(312)) 동안, 적어도 하나의 피드백 신호에 기초하여, 적어도 하나의 라인 탐색 반복 동안 다수의 DOF 지점으로 송신될 라인 탐색 펄스들의 값들을 결정하도록 구성될 수 있다.
신호 발생기 및 프로세서는 프레임 기간의 제3 부분 동안, 적어도 하나의 라인 탐색 반복의 수행에 참여하도록 구성될 수 있다. 도 6a 및 도 6b에서 하강 레벨(330 및 330')의 라인 탐색 펄스들이 제1 및 제2 출력 포트들로 각각 송신된다.
도면 부호들(340 및 340')은 다음 프레임 동안 송신되는 작동 신호들의 AC 성분들을 나타낸다.
라인 탐색 펄스들의 값들의 결정은 적어도 하나의 프로브 지점의 적어도 하나의 상태 및 다중 DOF 지점의 다중 상태 간 관계를 나타내는 다차원 함수의 값에 반응될 수 있다.
프레임 기간의 제3 부분 동안, 적어도 하나의 라인 탐색 반복의 수행은 다차원 함수의 극값을 탐색하는 것을 포함할 수 있다. 이는 ES 알고리즘을 적용하는 단계를 수반할 수 있다.
적어도 하나의 라인 탐색 반복 동안 다중 DOF 지점으로 송신될 라인 탐색 펄스들의 값들을 결정하는 제어 디바이스는 다차원 함수의 2차 도함수에 반응될 수 있다. 도함수들(제1 도함수들, 제2 도함수들 및 유사한 것)은 도함수 추산기(118)에 의해 계산될 수 있다.
도 17은 본 발명의 일 실시예에 따른 방법(800)을 예시한다.
방법(800)은 제어되는 시스템의 다중 자유도(DOF) 지점에 다중 작동 신호를 송신하는 단계(810)에 의해 시작할 수 있다. 다중 작동 신호는 상호 간에 직교하는 다중 교류(AC) 성분을 포함한다. 단계(810)는 제어되는 시스템의 적어도 하나의 프로브 지점으로부터의 적어도 하나의 피드백 신호를 측정하는 단계를 또한 포함할 수 있다. 제어되는 시스템의 DOF 지점들의 수는 적어도 하나의 프로브 지점의 수를 초과한다.
다중 작동 신호의 다중 AC 성분은 정현파들 일 수 있고, 비-정현파들일 수 있으며, 방형 신호들(rectangular signals), 및 유사한 것일 수 있다.
단계(810)는 제어되는 시스템의 다중 DOF 지점에 전송되는 다중 작동 신호를 결정하는 단계를 포함할 수 있다.
단계(810)는 복수의 입력 AC 성분을 합산함으로써(예를 들어 도 1 및 도 2의 조합 매트릭스(126)에 의해) 다중 AC 성분을 발생시키는 단계를 포함할 수 있다. 입력 AC 성분들(조합 매트릭스로 공급되는)은 상호 간에 직교한다.
단계(810)에 적어도 하나의 피드백 신호에 기초하여, 적어도 하나의 라인 탐색 반복 동안 다중 DOF 지점으로 송신될 라인 탐색 펄스들의 값들을 결정하는 단계(820)가 이어질 수 있다.
단계(820)는 적어도 하나의 프로브 지점의 적어도 하나의 상태 및 다중 DOF 지점의 다중 상태 간 관계를 나타내는 다차원 함수의 값에 반응되는 라인 탐색 펄스들의 값들을 결정하는 단계를 포함할 수 있다.
단계(820)에 적어도 하나의 라인 탐색 반복을 수행하는 단계(830)가 이어질 수 있다.
단계(830)는 역 추적 라인 탐색 반복을 수행하는 단계를 포함할 수 있다.
단계(830)는 전향 추적 라인 탐색 반복을 수행하는 단계를 포함할 수 있다.
단계(830)는 다차원 함수의 극값을 탐색하는 단계를 포함할 수 있다.
단계(830)는 라인 탐색 반복들의 결과(outcome)에 관계없이 미리 정의된 수의 라인 탐색 반복을 수행하는 단계를 포함할 수 있다. 대안적으로, 단계(830)는 적어도 하나의 라인 탐색 반복의 결과에 응답하여 (완료 전에) 라인 탐색 반복들을 중단하는 단계를 포함할 수 있다.
단계(830)에 이어 단계들(810, 820 및 830)의 다음 반복을 수행할지 여부를 결정하는 단계(840)가 이어질 수 있다.
만약에 그렇다면 - 단계(810)로 점프한다. 단계들(810 내지 830)의 다음 반복 동안 제공되는 작동 신호들의 값은 단계들(810 내지 830)의 현재 반복의 단계(830)의 결과에 기초하여 결정될 수 있다.
단계(840)는 단계들(810 내지 830)의 하나 이상의 반복의 결과에 따라 또는 둘의 조합에 따라 실행되어야 하는 반복들의 수에 반응될 수 있다.
단계(840)는 제어되는 시스템을 최적의 동작 지점에 두기 위해 적어도 하나의 라인 탐색 반복의 실패에 응답하여 단계들(810 내지 830)의 다음 반복들을 실행하려고 결정하는 단계를 포함할 수 있다.
단계들(810 내지 830)의 각 반복은 한 프레임 기간 동안 실행될 수 있다. 단계들(810 내지 830)의 다중 반복이 다중 프레임 기간 동안 실행될 수 있다. 다중 프레임 기간은 서로 이격되거나 또는 프레임 기간들의 연속 시퀀스를 형성할 수 있다.
제어되는 시스템은 광집적 회로(PIC) 또는 임의의 다른 시스템일 수 있다.
다차원 함수의 극값을 탐색하는 단계는 다차원 함수의 하강 방향을 결정하는 단계를 포함할 수 있다.
다차원 함수의 극값을 탐색하는 단계는 하강 방향 결정들의 상이한 유형들 간에 선택하는 단계를 포함할 수 있다.
단계(820)는 다차원 함수의 적어도 하나의 제1 및 제2 도함수들중 적어도 하나에 반응될 수 있다.
방법(800)은 캘리브레이션 페이즈 동안에 제어 디바이스의 적어도 하나의 입력 포트 및 다중 출력 포트 간 전달 함수를 학습하는 단계(805)를 포함할 수 있되, 다중 작동 신호가 제어 디바이스의 다중 출력 포트를 통해 제공되고 적어도 하나의 피드백 신호가 제어 디바이스의 적어도 하나의 입력 포트를 통해 수신된다. 예를 들어, 도 10 참조. 라인 탐색 펄스들의 값들을 결정하는 단계(820)는 전달 함수에 반응된다.
본 발명은 또한 적어도 프로그램가능한 장치, 이를테면 컴퓨터 시스템 상에서 실행될 때 본 발명에 따른 방법의 단계들을 수행하기 위한 코드 부분들을 포함하거나 프로그램가능한 장치가 본 발명에 따른 디바이스 또는 시스템의 기능들을 수행하게 하는, 컴퓨터 시스템 상에서 실행하기 위한 컴퓨터 프로그램으로 구현될 수 있다. 컴퓨터 프로그램은 저장 시스템이 디스크 드라이브들을 디스크 드라이브 그룹들에 할당하게 할 수 있다.
컴퓨터 프로그램은 명령들의 리스트 이를테면 특정한 애플리케이션 프로그램 및/또는 운영 체제이다. 컴퓨터 프로그램은 예를 들어 다음: 서브루틴, 기능, 절차, 객체 방법, 객체 구현, 실행가능한 애플리케이션, 애플릿, 서브릿, 소스 코드, 객체 코드, 공유된 라이브러리/동적 로드 라이브러리 및/또는 컴퓨터 시스템 상에서의 실행을 위해 설계되는 다른 명령들의 시퀀스 중 하나 이상을 포함할 수 있다.
컴퓨터 프로그램은 비-일시적 컴퓨터 판독가능한 매체 상에 내부적으로 저장될 수 있다. 컴퓨터 프로그램의 전부 또는 일부는 정보 처리 시스템에 영구적으로, 착탈가능하게 또는 원격으로 결합되는 컴퓨터 판독가능한 미디어 상에 제공될 수 있다. 컴퓨터 판독가능한 미디어는 제한이 아닌 예를 들어, 다음: 디스크 포함 자기 저장 미디어 및 테이프 저장 미디어; 광 저장 미디어 이를테면 콤팩트 디스크 미디어(예를 들어, CD-ROM, CD-R 등) 및 디지털 비디오 디스크 저장 미디어; 반도체-기반 메모리 유닛들 이를테면 플래시 메모리, EEPROM, EPROM, ROM을 포함하는 비휘발성 메모리 저장 미디어; 강자성 디지털 메모리들; MRAM ; 레지스터, 버퍼들 또는 캐시들, 메인 메모리, RAM 등을 포함하는 휘발성 저장 미디어 중 임의의 수를 포함할 수 있다.
컴퓨터 프로세스는 통상적으로 실행(운영) 프로그램 또는 프로그램의 부분, 현재 프로그램 값들 및 상태 정보, 및 프로세스의 실행을 관리하기 위해 운영 체제에 의해 사용되는 자원들을 포함한다. 운영 체제(OS)는 컴퓨터의 자원들의 공유를 관리하고 그것들의 자원들에 접근하기 위해 사용되는 인터페이스를 프로그래머들에 제공하는 소프트웨어이다. 운영 체제는 시스템 데이터 및 사용자 입력을 처리하고, 시스템의 사용자들 및 프로그램들에 서비스형 내부 시스템 자원들 및 작업들을 할당 및 관리함으로써 응답한다.
컴퓨터 시스템은 예를 들어 적어도 하나의 처리 유닛, 관련 메모리 및 다수의 입력/출력(I/O) 디바이스들을 포함할 수 있다. 컴퓨터 프로그램을 실행할 때, 컴퓨터 시스템은 컴퓨터 프로그램에 따라 정보를 처리하고 I/O 디바이스들을 통해 그 결과로 생긴 출력 정보를 생성한다.
앞선 명세서에서, 본 발명은 본 발명의 실시예들의 구체적 예들을을 참조하여 설명되었다. 그러나, 다양한 변형들 및 변경들이 첨부된 청구항들에 제시된 바와 같이 본 발명의 보다 광범위한 사상 및 범위로부터 벗어나지 않고 그것 내에서 이루어질 수 있음이 명백할 것이다.
게다가, 설명 및 청구항들에서의 용어들 "앞", "뒤", "상부", "하부", "위", "아래" 등은 만약에 있다면, 설명 목적들을 위해 사용되고 반드시 영구적인 상대 위치를 설명하기 위해 사용되는 것은 아니다. 그렇게 사용되는 용어들은 본 출원에 설명되는 본 발명의 실시예들이 예를 들어, 본 출원에 예시되거나 다르게 설명된 것들과 다른 배향들로 작동할 수 있도록 적절한 상황들 하에서 교환가능하다.
해당 기술분야의 통상의 기술자들은 논리 블록들 간 경계들이 단지 예시적이라는 것 및 대안적인 실시예들이 논리 블록들 또는 회로 소자들을 병합하거나 다양한 논리 블록 또는 회로 소자에 대안적인 기능의 분해를 가할 수 있다는 것을 인식할 것이다. 그에 따라, 본 출원에 도시된 아키텍처들이 단지 대표적이라는 것, 및 사실상 동일한 기능을 실현하는 많은 다른 아키텍처가 구현될 수 있다는 것이 이해될 것이다.
동일한 기능을 실현하기 위한 구성요소들의 임의의 배열은 원하는 기능이 실현되도록 효과적으로 "연관"된다. 이로 인해, 특정한 기능을 실현하기 위해 조합되는 본 출원에서의 임의의 두 개의 구성요소는 아키텍처들 또는 개재된 구성요소들에 관계없이, 원하는 기능이 실현되도록 서로 "연관"되는 것으로 보일 수 있다. 마찬가지로, 그렇게 연관되는 임의의 두 개의 구성요소는 또한 원하는 기능을 실현하기 위해 "작동가능하게 연결" 또는 "작동가능하게 결합"되는 것으로 볼 수 있다.
뿐만 아니라, 해당 기술분야의 통상의 기술자들은 위에서 설명된 동작들 간 경계들이 단지 예시적이라는 것을 인식할 것이다. 다수의 동작은 단일 동작으로 조합될 수 있고, 단일 동작을 추가 동작들에 분배될 수 있으며 동작들은 시간이 적어도 부분적으로 중첩해 실행될 수 있다. 게다가, 대안적인 실시예들은 특정한 동작의 다수의 인스턴스를 포함할 수 있도 동작들의 순서는 다양한 다른 실시예에서 변경될 수 있다.
또한 예를 들어, 일 실시예에서, 예시된 예들은 단일 집적 회로 상에 위치되는 회로로서 또는 동일한 디바이스 내에서 구현될 수 있다. 대안적으로, 예들은 적절한 방식으로 서로와 상호연결되는 임의의 수의 별개의 집적 회로 또는 별개의 디바이스로서 구현될 수 있다.
또한 예를 들어, 예들, 또는 그것들의 부분들은 물리적 회로의 소프트 또는 코드 표현들 또는 이를테면 임의의 적절한 유형의 하드웨어 기술 언어로, 물리적 회로로 변환가능한 논리적 표현들로서 구현될 수 있다.
또한, 본 발명은 비-프로그램가능한 하드웨어에서 구현되는 물리적 디바이스들 또는 유닛들로 제한되지 않을 뿐만 아니라 또한 적절한 프로그램 코드에 따라 작동함으로써 원하는 디바이스 기능들을 수행할 수 있는 프로그램가능한 디바이스들 또는 유닛들, 이를테면 본 출원에서 보통 '컴퓨터 시스템들'로서 표시된, 메인프레임들, 미니컴퓨터들, 서버들, 워크스테이션들, 개인용 컴퓨터들, 노트패드들, 개인용 정보 단말기들, 전자 게임들, 자동차 및 다른 내장된 시스템들, 셀 전화들 및 다양한 다른 무선 디바이스에서 적용될 수 있다.
그러나, 다른 변형들, 변경들 및 대안들이 또한 가능하다. 그에 따라, 명세서 및 도면들은 제한적인 의미가 아니라 예시적인 의미로 간주될 것이다.
청구항들에서, 괄호에 사이에 놓인 임의의 도면 부호들은 청구항을 제한하는 것으로 해석되지 않아야 한다. 단어 '포함하는'은 청구항에 나열된 것들과 다른 요소들 또는 단계들의 존재를 배제하지 않는다. 뿐만 아니라, 용어들 단수 표현은, 본 출원에서 사용될 때, 하나 또는 하나보다 많은 것으로 정의된다. 또한, 동일한 청구항이 도입구들 "하나 이상의" 또는 "적어도 하나의" 및 부정 관사들을 포함할 때에도, 청구항들에서의 도입구들 이를테면 "적어도 하나의" 및 "하나 이상의" 는 부정 관사들에 의한 다른 청구항 요소의 도입은 그러한 도입된 청구항 요소를 포함하는 임의의 특정한 청구항을 단지 하나의 그러한 요소를 포함하는 발명들로 제한함을 암시하는 것으로 해석되지 않아야 한다. 정관사들의 사용에 대해서도 마찬가지이다. 다르게 언급되지 않으면, 용어들 이를테면 "제1" 및 "제2"는 그러한 용어들이 설명하는 요소들을 임의로 구분하기 위해 사용된다. 그에 따라, 이들 용어는 반드시 그러한 요소들의 시간적 또는 다른 순위매김을 표시하도록 의도되는 것은 아니다. 특정한 수단들이 상호 간에 상이한 청구항들에 나열된다는 사실만으로 이들 수단의 조합이 유리하게 사용될 수 없음을 나타내지 않는다.
본 발명의 특정한 특징들이 본 출원에 예시 및 설명되었지만, 많은 변형, 대체, 변경, 및 등가가 이제 해당 기술분야의 통상의 기술자들에게 떠오를 것이다. 따라서, 첨부된 청구항들이 모든 그러한 변형 및 변경을 본 발명의 진정한 사상의 범위에 들어가는 것으로 커버하도록 의도된다.
이하의 도면 부호들은 도면들에서 사용된다:
10 : 제어 디바이스
11 : 제어 디바이스
13 : 제어 디바이스
14 : 제어 디바이스
16 : 제어 디바이스
100 : 제어되는 시스템
101 : 제1 자유도(POF) 지점
102 : 제2 DOF 지점
103 : 제3 DOF 지점
104 : DOF 지점
105 : DOF 지점
107 : DOF 지점
108 : DOF 지점
109 : DOF 지점
112 : 프로브
114 : 동조 DOF 업그레이드 극값 탐색(ES) 알고리즘
116 : 톤 진폭
118 : 도함수들 추산기
120 : 아날로그 이산-다중-톤(A-DMT; Analog Discrete-Multi-Tone) 분석기
120' : 디지털 이산-다중-톤(D-DMT) 분석기
122 : DC 펄스
124 : 디지털 이산-다중-톤(DMT) 발생기
126 : 조합 매트릭스
130 : ADC들
132 : DAC들
133 : 프레임 동기화 장치
134 : DAC
136 : 가산기
137 : 증폭기
138 : ACC 또는 다른 루프 필터
161 : 제어 디바이스의 제1 출력
162 : 제어 디바이스의 제2 출력
163 : 제어 디바이스의 제3 출력
171 : 제어 디바이스의 제1 입력
172 : 제어 디바이스의 제2 입력
180 : 채널 추산
182 : 1 탭 전치-등화기
190 : 우회 회로
191 : 스위치
192 : 스위치
310 : 제1 페이즈
312 : 제2 페이즈
313 : 제3 페이즈
300 : 프레임
320 : 작동 신호들의 교류(AC) 성분
322 : 작동 신호들의 직류(DC) 성분
330 : 라인 탐색 펄스들
320' : 작동 신호들의 교류 성분
322' : 작동 신호들의 DC 성분
330' : 라인 탐색 펄스들
401 : 제1 스펙트럼 성분
402 : 제2 스펙트럼 성분
403 : 제3 스펙트럼 성분
510 : 역추적 라인 탐색
520 : 페이즈 드리프트 모델
530 : 제어되는 시스템 모델
540 : 광 수신기 모델
550 : 아날로그 대 디지털 컨버터(ADC)
560 : 디지털 대 아날로그 컨버터(DAC)
610 : 그래프
620 : 그래프
710 : 그래프
720 : 그래프
721 : 믹서
722 : 적분 및 덤프(I&D)
10 : 제어 디바이스
11 : 제어 디바이스
13 : 제어 디바이스
14 : 제어 디바이스
16 : 제어 디바이스
100 : 제어되는 시스템
101 : 제1 자유도(POF) 지점
102 : 제2 DOF 지점
103 : 제3 DOF 지점
104 : DOF 지점
105 : DOF 지점
107 : DOF 지점
108 : DOF 지점
109 : DOF 지점
112 : 프로브
114 : 동조 DOF 업그레이드 극값 탐색(ES) 알고리즘
116 : 톤 진폭
118 : 도함수들 추산기
120 : 아날로그 이산-다중-톤(A-DMT; Analog Discrete-Multi-Tone) 분석기
120' : 디지털 이산-다중-톤(D-DMT) 분석기
122 : DC 펄스
124 : 디지털 이산-다중-톤(DMT) 발생기
126 : 조합 매트릭스
130 : ADC들
132 : DAC들
133 : 프레임 동기화 장치
134 : DAC
136 : 가산기
137 : 증폭기
138 : ACC 또는 다른 루프 필터
161 : 제어 디바이스의 제1 출력
162 : 제어 디바이스의 제2 출력
163 : 제어 디바이스의 제3 출력
171 : 제어 디바이스의 제1 입력
172 : 제어 디바이스의 제2 입력
180 : 채널 추산
182 : 1 탭 전치-등화기
190 : 우회 회로
191 : 스위치
192 : 스위치
310 : 제1 페이즈
312 : 제2 페이즈
313 : 제3 페이즈
300 : 프레임
320 : 작동 신호들의 교류(AC) 성분
322 : 작동 신호들의 직류(DC) 성분
330 : 라인 탐색 펄스들
320' : 작동 신호들의 교류 성분
322' : 작동 신호들의 DC 성분
330' : 라인 탐색 펄스들
401 : 제1 스펙트럼 성분
402 : 제2 스펙트럼 성분
403 : 제3 스펙트럼 성분
510 : 역추적 라인 탐색
520 : 페이즈 드리프트 모델
530 : 제어되는 시스템 모델
540 : 광 수신기 모델
550 : 아날로그 대 디지털 컨버터(ADC)
560 : 디지털 대 아날로그 컨버터(DAC)
610 : 그래프
620 : 그래프
710 : 그래프
720 : 그래프
721 : 믹서
722 : 적분 및 덤프(I&D)
Claims (42)
- 제어 디바이스에 의해 제어되는 시스템을 제어하기 위한 방법으로서, 상기 제어되는 시스템의 다중 자유도(DOF; degree of freedom) 지점에 다중 작동 신호를 전송하는 단계로서; 상기 다중 작동 신호는 상호 간에 직교하는 다중 교류(AC; alternating current) 성분을 포함하는, 상기 다중 작동 신호를 전송하는 단계; 상기 제어되는 시스템의 적어도 하나의 프로브 지점(probe point)으로부터 적어도 하나의 피드백 신호를 측정하는 단계로서; 상기 제어되는 시스템의 DOF 지점의 수가 상기 적어도 하나의 프로브 지점의 수를 초과하는, 상기 적어도 하나의 피드백 신호를 측정하는 단계; 상기 적어도 하나의 피드백 신호에 기초하여, 적어도 하나의 라인 탐색 반복 동안 상기 다중 DOF 지점으로 송신될 라인 탐색 펄스들의 값들을 결정하는 단계; 및 상기 적어도 하나의 라인 탐색 반복을 수행하는 단계를 포함하는, 방법.
- 청구항 1에 있어서, 상기 다중 작동 신호를 상기 전송하는 단계는 프레임 기간의 제1 부분 동안 일어나되; 상기 결정하는 단계는 상기 프레임 기간의 제2 부분 동안 일어나며 상기 적어도 하나의 라인 탐색 반복을 상기 수행하는 단계는 상기 프레임 기간의 제3 부분 동안 일어나는, 방법.
- 청구항 1에 있어서, 상기 제어되는 시스템은 광집적 회로인, 방법.
- 청구항 1에 있어서, 상기 적어도 하나의 라인 탐색 반복은 역추적 라인 탐색 반복인, 방법.
- 청구항 1에 있어서, 상기 적어도 하나의 라인 탐색 반복은 전향 추적 라인 탐색 반복인, 방법.
- 청구항 1에 있어서, 상기 제어되는 시스템을 최적의 동작점에 두기 위해 상기 적어도 하나의 라인 탐색 반복의 실패시 다음 프레임 기간 동안 상기 전송하는 단계, 상기 측정하는 단계, 상기 결정하는 단계 및 상기 수행하는 단계를 반복하기로 결정하는 단계를 더 포함하는, 방법.
- 청구항 1에 있어서, 다수의 프레임 동안 상기 전송하는 단계, 상기 측정하는 단계, 상기 결정하는 단계 및 상기 수행하는 단계를 반복하는 단계를 포함하는, 방법.
- 청구항 1에 있어서, 상기 라인 탐색 펄스들의 상기 값들을 상기 결정하는 단계는 상기 적어도 하나의 프로브 지점의 적어도 하나의 상태 및 상기 다중 DOF 지점의 다중 상태 간 관계를 나타내는 다차원 함수의 값에 반응하는, 방법.
- 청구항 8에 있어서, 상기 적어도 하나의 라인 탐색 반복을 상기 수행하는 단계는 상기 다차원 함수의 극값을 탐색하는 단계를 포함하는, 방법.
- 청구항 9에 있어서, 상기 다차원 함수의 상기 극값을 상기 탐색하는 단계는 상기 다차원 함수의 하강 방향을 결정하는 단계를 포함하는, 방법.
- 청구항 8에 있어서, 상기 다차원 함수의 상기 극값을 상기 탐색하는 단계는 하강 방향 결정들의 상이한 유형들 간에 선택하는 단계를 포함하는, 방법.
- 청구항 8에 있어서, 상기 적어도 하나의 라인 탐색 반복 동안 상기 다중 DOF 지점으로 송신될 상기 라인 탐색 펄스들의 값들을 상기 결정하는 단계는 상기 다차원 함수의 1차 도함수 및 2차 도함수 중 적어도 하나에 반응하는, 방법.
- 청구항 1에 있어서, 상기 다중 작동 신호는 상기 다중 AC 성분을 포함하는, 방법.
- 청구항 1에 있어서, 상기 다중 작동 신호의 상기 다중 AC 성분은 정현파들인, 방법.
- 청구항 1에 있어서, 상기 다중 작동 신호의 상기 다중 AC 성분은 비-정현파들인, 방법.
- 청구항 1에 있어서, 상기 다중 작동 신호의 상기 다중 AC 성분은 방형 신호들인, 방법.
- 청구항 1에 있어서, 상기 제어되는 시스템의 상기 다중 DOF 지점에 전송되는 상기 다중 작동 신호를 결정하는 단계를 포함하는, 방법.
- 청구항 1에 있어서, 캘리브레이션 페이즈 동안, 상기 제어 디바이스의 적어도 하나의 입력 포트 및 다중 출력 포트 간 전달 함수를 학습하는 단계를 포함하되, 상기 다중 작동 신호는 상기 제어 디바이스의 상기 다중 출력 포트를 통해 제공되고 상기 적어도 하나의 피드백 신호는 상기 제어 디바이스의 상기 적어도 하나의 입력 포트를 통해 수신되는, 방법.
- 청구항 18에 있어서, 상기 라인 탐색 펄스들의 값들을 상기 결정하는 단계는 상기 전달 함수에 반응하는, 방법.
- 청구항 1에 있어서, 복수의 입력 AC 성분을 합산함으로써 상기 다중 AC 성분을 생성하는 단계를 포함하되; 입력된 상기 AC 성분들은 상호 간에 직교하는, 방법.
- 제어되는 시스템을 제어하기 위한 제어 디바이스로서, 상기 제어 디바이스는 적어도 하나의 입력, 다중 출력 포트, 프로세서 및 신호 발생기를 포함하고; 상기 신호 발생기는 상기 제어되는 시스템의 다중 자유도(DOF) 지점에 다중 작동 신호를 전송하도록 구성되되; 상기 다중 작동 신호는 상호 간에 직교하는 다중 교류(AC) 성분을 포함하고; 상기 프로세서는 상기 제어되는 시스템의 적어도 하나의 프로브 지점으로부터 적어도 하나의 피드백 신호를 측정하도록 구성되되, 상기 제어되는 시스템의 DOF 지점의 수가 상기 적어도 하나의 프로브 지점의 수를 초과하고; 상기 프로세서는 상기 적어도 하나의 피드백 신호에 기초하여, 적어도 하나의 라인 탐색 반복 동안 상기 다중 DOF 지점으로 송신될 라인 탐색 펄스들의 값들을 결정하도록 구성되며; 그리고 상기 신호 발생기 및 상기 프로세서는 상기 적어도 하나의 라인 탐색 반복을 수행하는 단계에 참여하도록 구성되는, 제어 디바이스.
- 청구항 21에 있어서, 신호 발생기는 프레임 기간의 제1 부분 동안 상기 다중 작동 신호를 전송하도록 구성되고; 상기 프로세서는 상기 프레임 기간의 제2 부분 동안 상기 결정하는 단계를 수행하도록 구성되며 상기 신호 발생기 및 상기 프로세서는 상기 프레임 기간의 제3 부분 동안 상기 적어도 하나의 라인 탐색 반복를 상기 수행하는 단계에 참여하도록 구성되는, 제어 디바이스.
- 청구항 21에 있어서, 상기 제어되는 시스템은 광집적 회로인, 제어 디바이스.
- 청구항 21에 있어서, 상기 적어도 하나의 라인 탐색 반복은 역추적 라인 탐색 반복인, 제어 디바이스.
- 청구항 21에 있어서, 상기 적어도 하나의 라인 탐색 반복은 전향 추적 라인 탐색 반복인, 제어 디바이스.
- 청구항 21에 있어서, 상기 프로세서는 상기 제어되는 시스템을 최적의 동작점에 두기 위해 상기 적어도 하나의 라인 탐색 반복의 실패시 다음 프레임 기간 동안, 다중 작동 신호의 전송, 적어도 하나의 피드백 신호의 측정, 라인 탐색 펄스들의 값들의 결정 및 상기 적어도 하나의 라인 탐색 반복의 상기 수행을 반복하기로 결정하도록 구성되는, 제어 디바이스.
- 청구항 21에 있어서, 다수의 프레임 동안, 다중 작동 신호의 전송, 적어도 하나의 피드백 신호의 측정, 라인 탐색 펄스들의 값들의 결정 및 상기 적어도 하나의 라인 탐색 반복의 상기 수행을 반복하도록 구성되는, 제어 디바이스.
- 청구항 21에 있어서, 상기 프로세서는 상기 적어도 하나의 프로브 지점의 적어도 하나의 상태 및 상기 다중 DOF 지점의 다중 상태 간 관계를 나타내는 다차원 함수의 값에 응답하여 상기 라인 탐색 펄스들의 상기 값들을 결정하도록 구성되는, 제어 디바이스.
- 청구항 28에 있어서, 상기 프로세서는 적어도 하나의 라인 탐색 반복 동안, 상기 다차원 함수의 극값을 탐색하도록 구성되는, 제어 디바이스.
- 청구항 29에 있어서, 상기 다차원 함수의 상기 극값의 상기 탐색은 상기 프로세서에 의해, 상기 다차원 함수의 하강 방향을 결정하는 것을 포함하는, 제어 디바이스.
- 청구항 28에 있어서, 상기 프로세서는 상기 다차원 함수의 상기 극값을 상기 탐색하는 동안, 하강 방향 결정들의 상이한 유형들 간에 선택하도록 구성되는, 제어 디바이스.
- 청구항 28에 있어서, 상기 프로세서는 상기 적어도 하나의 라인 탐색 반복 동안 상기 다차원 함수의 2차 도함수들에 응답하여 상기 다중 DOF 지점으로 송신될 상기 라인 탐색 펄스들의 상기 값들을 결정하도록 구성되는, 제어 디바이스.
- 청구항 21에 있어서, 상기 다중 작동 신호는 상기 다중 AC를 포함하는, 제어 디바이스.
- 청구항 21에 있어서, 상기 다중 작동 신호의 상기 다중 AC 성분은 정현파들인, 제어 디바이스.
- 청구항 21에 있어서, 상기 다중 작동 신호의 상기 다중 AC 성분은 비-정현파들인, 제어 디바이스.
- 청구항 21에 있어서, 상기 다중 작동 신호의 상기 다중 AC 성분은 방형 신호들인, 제어 디바이스.
- 청구항 21에 있어서, 상기 제어되는 시스템의 상기 다중 DOF 지점에 전송되는 상기 다중 작동 신호를 결정하는 것을 포함하는, 제어 디바이스.
- 청구항 21에 있어서, 캘리브레이션 페이즈 동안, 상기 제어 디바이스의 적어도 하나의 입력 포트 및 다중 출력 포트 간 전달 함수를 학습하도록 구성되되, 상기 다중 작동 신호는 상기 제어 디바이스의 상기 다중 출력 포트를 통해 제공되고 상기 적어도 하나의 피드백 신호는 상기 제어 디바이스의 상기 적어도 하나의 입력 포트를 통해 수신되는, 제어 디바이스.
- 청구항 36에 있어서, 상기 프로세서는 상기 전달 함수에 응답하여 상기 라인 탐색 펄스들의 값들을 결정하도록 구성되는, 제어 디바이스.
- 청구항 21에 있어서, 복수의 입력 AC 성분을 합산함으로써 상기 다중 AC 성분을 생성하기 위한 매트릭스를 포함하되; 상기 입력 AC 성분은 상호 간에 직교하는, 제어 디바이스.
- 제어 디바이스에 의해 실행되면 상기 제어 디바이스가 다음 단계들: 상기 제어되는 시스템의 다중 자유도(DOF) 지점에 다중 작동 신호를 전송하는 단계로서; 상기 다중 작동 신호는 상호 간에 직교하는 다중 교류(AC) 성분을 포함하는, 상기 다중 작동 신호를 전송하는 단계; 상기 제어되는 시스템의 적어도 하나의 프로브 지점으로부터 적어도 하나의 피드백 신호를 측정하는 단계로서; DOF 지점들의 수가 상기 적어도 하나의 프로브 지점의 수를 초과하는, 상기 적어도 하나의 피드백 신호를 측정하는 단계; 상기 적어도 하나의 피드백 신호에 기초하여, 적어도 하나의 라인 탐색 반복 동안 상기 다중 DOF 지점으로 송신될 라인 탐색 펄스들의 값들을 결정하는 단계; 및 상기 적어도 하나의 라인 탐색 반복을 수행하는 단계를 실행하게 하는 명령들을 저장하는 비-일시적 컴퓨터 판독가능한 매체.
- 청구항 41에 있어서, 상기 다중 작동 신호를 상기 전송하는 단계는 프레임 기간의 제1 부분 동안 일어나되; 상기 결정하는 단계는 상기 프레임 기간의 제2 부분 동안 일어나며 상기 적어도 하나의 라인 탐색 반복을 상기 수행하는 단계는 상기 프레임 기간의 제3 부분 동안 일어나는, 비-일시적 컴퓨터 판독가능한 매체.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US201462008081P | 2014-06-05 | 2014-06-05 | |
| US62/008,081 | 2014-06-05 | ||
| PCT/IL2015/050572 WO2015186133A1 (en) | 2014-06-05 | 2015-06-04 | Multi-degree-of-freedom stabilization of large-scale photonic integrated circuits |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20170018379A true KR20170018379A (ko) | 2017-02-17 |
Family
ID=54766254
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020177000028A KR20170018379A (ko) | 2014-06-05 | 2015-06-04 | 대용량 광집적 회로들의 다중-자유도 안정화 |
Country Status (6)
| Country | Link |
|---|---|
| US (2) | US10496069B2 (ko) |
| EP (1) | EP3152628B1 (ko) |
| JP (1) | JP2017524965A (ko) |
| KR (1) | KR20170018379A (ko) |
| CN (1) | CN107077107B (ko) |
| WO (1) | WO2015186133A1 (ko) |
Families Citing this family (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10509243B2 (en) * | 2017-03-15 | 2019-12-17 | Elenion Technologies, Llc | Bias control of optical modulators |
| CN108181805B (zh) * | 2017-12-01 | 2021-01-01 | 中国航空工业集团公司洛阳电光设备研究所 | 一种光电稳定平台控制器在线自整定方法及装置 |
| CN108804736B (zh) * | 2018-03-20 | 2021-12-07 | 中国科学院电子学研究所 | 一种多自由度调频信号设计及优化的方法和装置 |
| CN108680934A (zh) * | 2018-05-14 | 2018-10-19 | 上海市计量测试技术研究院 | 卫星导航信号的动态范围检测系统及检测方法 |
| CN109254350B (zh) * | 2018-10-26 | 2019-09-20 | 上海交通大学 | 平铺型光子神经网络卷积层芯片 |
| US10333503B1 (en) | 2018-11-26 | 2019-06-25 | Quantum Machines | Quantum controller with modular and dynamic pulse generation and routing |
| US10454459B1 (en) | 2019-01-14 | 2019-10-22 | Quantum Machines | Quantum controller with multiple pulse modes |
| US10505524B1 (en) | 2019-03-06 | 2019-12-10 | Quantum Machines | Synchronization in a quantum controller with modular and dynamic pulse generation and routing |
| US11164100B2 (en) | 2019-05-02 | 2021-11-02 | Quantum Machines | Modular and dynamic digital control in a quantum controller |
| US11399149B2 (en) * | 2019-07-25 | 2022-07-26 | Cirrus Logic, Inc. | Flexible latency-minimized delivery and management of disparate-rate data streams and sub-streams for processing |
| US10931267B1 (en) | 2019-07-31 | 2021-02-23 | Quantum Machines | Frequency generation in a quantum controller |
| US11245390B2 (en) | 2019-09-02 | 2022-02-08 | Quantum Machines | Software-defined pulse orchestration platform |
| US10862465B1 (en) | 2019-09-02 | 2020-12-08 | Quantum Machines | Quantum controller architecture |
| US11507873B1 (en) | 2019-12-16 | 2022-11-22 | Quantum Machines | Highly scalable quantum control |
| CN111813372B (zh) * | 2020-07-10 | 2021-05-18 | 上海擎昆信息科技有限公司 | 一种高精度低时延实现32位整数除法的方法及装置 |
| US11043939B1 (en) * | 2020-08-05 | 2021-06-22 | Quantum Machines | Frequency management for quantum control |
| US11428646B2 (en) * | 2020-08-28 | 2022-08-30 | Openlight Photonics, Inc. | Loss monitoring in photonic circuit fabrication |
| CN112114527B (zh) * | 2020-09-22 | 2024-03-01 | 深圳绿米联创科技有限公司 | 设备控制装置、方法和计算机可读存储介质 |
| CN113093534B (zh) * | 2021-03-12 | 2022-05-27 | 华中科技大学 | 用于光学参数控制的自适应步长调节最值锁定方法和系统 |
| US11671180B2 (en) | 2021-04-28 | 2023-06-06 | Quantum Machines | System and method for communication between quantum controller modules |
| CN113343419B (zh) * | 2021-04-30 | 2022-06-14 | 成都飞机工业（集团）有限责任公司 | 一种互注入锁定光源线宽的设计与评估方法 |
| CN114371617A (zh) * | 2021-12-13 | 2022-04-19 | 重庆邮电大学 | 基于脉冲控制的具有切换拓扑结构的多智能体系统的分组一致性控制方法 |
| CN116128702B (zh) * | 2022-12-20 | 2024-03-22 | 中国人民解放军军事科学院国防科技创新研究院 | 基于频分复用技术的光子集成计算芯片及图像处理方法 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN2495059Y (zh) * | 2001-04-24 | 2002-06-12 | 凌天忠 | 三相交流智能调压调速器 |
| EP2457328B1 (en) * | 2009-07-24 | 2014-03-26 | Technion Research and Development Foundation, Ltd. | Ultra-high-speed photonic-enabled adc based on multi-phase interferometry |
| US8781608B2 (en) * | 2009-07-31 | 2014-07-15 | Johnson Controls Technology Company | Systems and methods for improved start-up in feedback controllers |
| US8712559B2 (en) * | 2010-02-10 | 2014-04-29 | The Board Of Trustees Of The University Of Illionois | Adaptive control for uncertain nonlinear multi-input multi-output systems |
| US8412357B2 (en) * | 2010-05-10 | 2013-04-02 | Johnson Controls Technology Company | Process control systems and methods having learning features |
| CN101915269B (zh) * | 2010-06-09 | 2012-05-23 | 北京航空航天大学 | 一种永磁偏置混合磁轴承电流刚度和位移刚度确定方法 |
| CN102426392B (zh) * | 2011-09-13 | 2013-06-12 | 复旦大学 | 一种基于正交磁棒旋转搜索的电磁跟踪方法及系统 |
| US9182154B2 (en) * | 2012-01-20 | 2015-11-10 | Mitsubishi Electric Research Laboratories, Inc. | Adaptive control of vapor compression system |
| US9831360B2 (en) * | 2012-10-09 | 2017-11-28 | Mcmaster University | Integrated thermal stabilization of a microring resonator |
| CN103631138A (zh) * | 2013-10-08 | 2014-03-12 | 江苏大学 | 三自由度混合磁轴承混合核函数支持向量机位移检测方法 |
-
2015
- 2015-06-04 JP JP2016571221A patent/JP2017524965A/ja active Pending
- 2015-06-04 CN CN201580035423.XA patent/CN107077107B/zh active Active
- 2015-06-04 EP EP15803177.3A patent/EP3152628B1/en active Active
- 2015-06-04 KR KR1020177000028A patent/KR20170018379A/ko not_active Application Discontinuation
- 2015-06-04 US US15/314,099 patent/US10496069B2/en active Active
- 2015-06-04 WO PCT/IL2015/050572 patent/WO2015186133A1/en active Application Filing
-
2019
- 2019-11-25 US US16/693,690 patent/US11526145B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US10496069B2 (en) | 2019-12-03 |
| JP2017524965A (ja) | 2017-08-31 |
| EP3152628A1 (en) | 2017-04-12 |
| US11526145B2 (en) | 2022-12-13 |
| CN107077107A (zh) | 2017-08-18 |
| CN107077107B (zh) | 2020-07-03 |
| WO2015186133A1 (en) | 2015-12-10 |
| EP3152628A4 (en) | 2018-01-24 |
| US20200089189A1 (en) | 2020-03-19 |
| EP3152628B1 (en) | 2021-03-10 |
| US20170192408A1 (en) | 2017-07-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20170018379A (ko) | 대용량 광집적 회로들의 다중-자유도 안정화 | |
| CN114912604A (zh) | 光子计算系统和光学执行矩阵向量乘法的方法 | |
| Narasimhappa et al. | Adaptive sampling strong tracking scaled unscented Kalman filter for denoising the fibre optic gyroscope drift signal | |
| US9929801B2 (en) | Chromatic dispersion measurement method and device and digital coherent receiver | |
| Bolognani et al. | State estimation in power distribution networks with poorly synchronized measurements | |
| CN111025294B (zh) | 基于均方容积卡尔曼滤波器的InSAR相位解缠绕方法 | |
| US20120253742A1 (en) | Method and System for Determining Parameters of Sinusoidal Signals | |
| Lee et al. | VERSE‐guided numerical RF pulse design: a fast method for peak RF power control | |
| JP6926496B2 (ja) | 高調波歪み分離方法、非線形特性確定方法、装置及びシステム | |
| Ravi et al. | Navigating the dynamic noise landscape of variational quantum algorithms with QISMET | |
| Jones et al. | Approximations in transmon simulation | |
| CN104316188A (zh) | 一种干涉光谱成像仪相位误差修正方法及装置 | |
| Colin | Data informativity for the prediction error identification of MIMO systems: identification of a MEMS gyroscope | |
| CN111585646B (zh) | 偏振态相对时延的估计装置以及方法 | |
| US20230198555A1 (en) | Mitigating baseband pulse dispersion via radiofrequency-to-baseband conversion | |
| Chang et al. | A spatial filter-enabled high-resolution subgridding scheme for stable FDTD modeling of multiscale geometries | |
| MacLellan et al. | Inverse Design of Photonic Systems | |
| US20090164159A1 (en) | System And Method For Determining Signal-To-Noise Ratio (SNR), Signal-To-Noise and Distortion Ratio (SINAD) and Total Harmonic Distortion (THD) | |
| CN103404021B (zh) | 复数自适应相位估计 | |
| Donmez et al. | Steady state and transient MSE analysis of convexly constrained mixture methods | |
| KR101755987B1 (ko) | 슬라이딩 이산 푸리에 변환 방법 및 장치 | |
| CN108982966A (zh) | 基于线性修正算法的谐相角分析方法 | |
| JP2004178189A (ja) | 量子化誤差の推定方法、プラントの同定方法、制御方法、量子化誤差の推定装置およびプログラム | |
| Liu et al. | Bayesian filter-based dynamic joint estimation of carrier frequency offset and linear phase noise for CO-OFDM systems | |
| WO2011105360A1 (ja) | 同定装置及び同定方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |