KR20170001157A - 열전 소자 - Google Patents

Abstract

실시 예는 이중층 구조의 솔더를 이용하여 N형 셀과 P형 셀의 크랙을 방지할 수 있는 열전 소자에 관한 것으로, 제 1 전극을 포함하는 제 1 기판과 제 2 전극을 포함하는 제 2 기판; 상기 제 1 기판과 상기 제 2 기판 사이에 배치되어 상기 제 1 전극 및 상기 제 2 전극을 통해 전기적으로 연결된 N형 셀과 P형 셀; 상기 N형 셀 및 상기 P형 셀의 일측과 상기 제 1 전극 사이에 배치된 제 1 솔더; 및 상기 N형 셀 및 상기 P형 셀의 타측과 상기 제 2 전극 사이에 배치된 제 2 솔더를 포함하며, 상기 제 1 솔더와 상기 제 2 솔더 중 적어도 하나의 솔더는 융점이 상이한 제 1 층과 제 2 층이 적층된 구조이며, 상기 제 2 층과 상기 N형 셀 및 P형 셀이 직접 접촉한다.

Description

열전 소자{THERMO ELECTRIC DEVICE}

실시 예는 열전 소자에 관한 것이다.

열전 현상은 두 물질 사이에 전류를 인가함으로써 재료 접합부 양단에 발열 및 냉각이 이루어지거나(Peltier effct), 역으로 두 물질간의 온도 차에 의해 기전력이 발생(Seebeck effect)하는 현상이다. 열전 소자는 상기와 같은 열전 현상을 이용하여 열을 전기로 또는 전기를 열로 직접 변환시키는 기능을 갖는 금속 또는 세라믹 소자를 말한다.

열전 소자는 제백 효과(Seebeck effect)를 이용하면 컴퓨터나 자동차 엔진 등에서 발생한 열을 전기에너지로 변환할 수 있다. 그리고, 펠티에 효과(Peltier effct)를 이용하면 냉매가 필요 없는 각종 냉각 시스템을 구현할 수 있다.

열전 소자는 상부 기판과 하부 기판 사이에 N형 및 P형의 셀이 배치되고, N형 셀 및 P형 셀이 솔더를 통해 서로 연결된다. 그런데, 기판과 N형 셀 및 P형 셀을 접착시키기 위해 리플로우(Reflow) 공정을 실시하여 솔더를 경화시킬 때, 솔더가 수축되면서 N형 셀과 P형 셀에 인장 응력이 가해진다. 그리고 이에 따라, N형 셀과 P형 셀에 크랙이 발생하여 열전 소자의 신뢰성이 저하된다.

실시 예는 이중층 구조의 솔더를 이용하여 N형 셀과 P형 셀의 크랙을 방지할 수 있는 열전 소자를 제공한다.

실시 예의 열전 소자는 제 1 전극을 포함하는 제 1 기판과 제 2 전극을 포함하는 제 2 기판; 상기 제 1 기판과 상기 제 2 기판 사이에 배치되어 상기 제 1 전극 및 상기 제 2 전극을 통해 전기적으로 연결된 N형 셀과 P형 셀; 상기 N형 셀 및 상기 P형 셀의 일측과 상기 제 1 전극 사이에 배치된 제 1 솔더; 및 상기 N형 셀 및 상기 P형 셀의 타측과 상기 제 2 전극 사이에 배치된 제 2 솔더를 포함하며, 상기 제 1 솔더와 상기 제 2 솔더 중 적어도 하나의 솔더는 융점이 상이한 제 1 층과 제 2 층이 적층된 구조이며, 상기 제 2 층과 상기 N형 셀 및 P형 셀이 직접 접촉한다.

실시 예의 열전 소자는 하부 기판; 상기 하부 기판 상에 배치된 제 1 전극; 제 1 솔더를 통해 상기 제 1 전극 상에 배치된 N형 셀 및 P형 셀; 제 2 솔더를 통해 상기 N형 셀 및 상기 P형 셀 상에 배치된 제 2 전극; 및 상기 제 2 전극 상에 배치된 상부 기판을 포함하며, 상기 제 1 솔더는 제 1 하부 솔더층과 제 1 상부 솔더층이 차례로 적층된 구조이며, 상기 제 1 상부 솔더층과 상기 N형 셀 및 P형 셀이 직접 접촉한다.

실시 예에 따르면 열전 소자는 N형 셀 및 P형 셀과 전극을 접속시키기 위한 제 1 솔더와 제 2 솔더 중 적어도 하나의 솔더는 융점이 상이한 제 1 층과 제 2 층이 적층된 구조를 갖는다.

따라서, 기판과 N형 셀 및 P형 셀을 접착시키는 리플로우(Reflow) 공정 시 제 1 층과 제 2 층이 적층된 구조를 갖는 솔더의 수축을 최소화하여, N형 셀 및 P형 셀에 인가되는 인장 응력을 감소시킬 수 있다.

도 1은 본 발명 실시 예의 열전 소자의 단면도이다.
도 2a 및 도 2b는 본 발명 실시 예의 단면 사진이다.
도 3a 및 도 3b는 각각 도 2a 및 도 2b의 평면 X-ray 사진이다.
도 4는 일반적인 열전 소자에 크랙이 발생한 평면 사진이다.
도 5는 본 발명의 다른 실시 예의 열전 소자의 단면도이다.

본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시 예를 가질 수 있는 바, 특정 실시 예를 도면에 예시하고 설명하고자 한다. 그러나, 이는 본 발명 실시 예를 특정한 실시 형태에 대해 한정하려는 것이 아니며, 실시 예의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.

제 1, 제 2 등과 같이 서수를 포함하는 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 상기 구성 요소들은 상기 용어들에 의해 한정되지는 않는다. 상기 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 실시 예의 권리 범위를 벗어나지 않으면서 제 2 구성 요소는 제 1 구성 요소로 명명될 수 있고, 유사하게 제 1 구성 요소도 제 2 구성 요소로 명명될 수 있다. 및/또는 이라는 용어는 복수의 관련된 기재된 항목들의 조합 또는 복수의 관련된 기재된 항목들 중의 어느 항목을 포함한다.

어떤 구성 요소가 다른 구성 요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성 요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성 요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성 요소가 다른 구성 요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성 요소가 존재하지 않는 것으로 이해되어야 할 것이다.

본 출원에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명 실시 예를 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성 요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성 요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.

실시 예의 설명에 있어서, 어느 한 구성 요소가 다른 구성 요소의 "상(위) 또는 하(아래)(on or under)"에 형성되는 것으로 기재되는 경우에 있어, 상(위) 또는 하(아래)(on or under)는 두 개의 구성 요소가 서로 직접(directly)접촉되거나 하나 이상의 다른 구성 요소가 상기 두 구성 요소 사이에 배치되어(indirectly) 형성되는 것을 모두 포함한다. 또한 "상(위) 또는 하(아래)(on or under)"으로 표현되는 경우 하나의 구성 요소를 기준으로 위쪽 방향뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.

이하, 첨부된 도면을 참조하여 실시 예를 상세히 설명하되, 도면 부호에 관계없이 동일하거나 대응하는 구성 요소는 동일한 참조 번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.

이하, 첨부된 도면을 참조하여 본 발명 실시 예의 열전 소자를 상세히 설명하면 다음과 같다.

도 1은 본 발명 실시 예의 열전 소자의 단면도이다.

도 1과 같이, 본 발명 실시 예의 열전 소자는 제 1 전극(15a)을 포함하는 제 1 기판(10a)과 제 2 전극(15b)을 포함하는 제 2 기판(10b), 제 1 기판(10a)과 제 2 기판(10b) 사이에 배치되어 제 1 전극(15a) 및 제 2 전극(15b)을 통해 전기적으로 연결된 N형 셀(40a)과 P형 셀(40b), N형 셀(40a) 및 P형 셀(40b)의 일측과 제 1 전극(15a) 사이에 배치된 제 1 솔더(20), 및 N형 셀(40a) 및 P형 셀(40b)의 타측과 제 2 전극(15b) 사이에 배치된 제 2 솔더(30)를 포함한다. 이 때, 제 1 솔더(20)는 융점이 상이한 제 1 층(20a)과 제 2 층(20b)이 적층된 구조이며, 제 2 층(20b)과 N형 셀(40a)과 P형 셀(40b)이 직접 접촉한다.

제 1 기판(10a)과 제 2 기판(10b)은 Al₂O₃(Alumina), BN(Boron Nitride) 및 탄소 소재 중 적어도 하나를 포함할 수 있다. 탄소 소재는, 예를 들면 알루미늄 실리콘 카바이드 복합 재료(AlSiC), 흑연(Graphite), 카본 블랙(Caron Black), 그래핀(Graphene), 풀러렌(fullerene), 탄소 나노 튜브(Carbon Nano Tube; CNT) 및 이들로부터 선택된 혼합물 중 하나일 수 있다.

N형 셀(40a)은 예를 들면 Bi₂Te_{3 -x-y}Se_xCu_y(0.1<x<0.5, 0<y<0.1) 또는 Bi₂Te_3-xSe_x(0.1<x<0.5, 0<y<0.1)를 포함할 수 있으며, 이에 한정하지 않는다. 그리고, P형 셀(40b)은 예를 들면 Bi_{2 -x- y}Sb_{x -y}Te₃Cu_y(0.1<x<0.5, 0<y<0.1) 또는 Bi_2-xSb_xTe₃(0.1<x<0.5, 0<y<0.1)를 포함할 수 있으며, 이에 한정하지 않는다.

제 1 솔더(20)와 제 2 솔더(30)는 전극(15a, 15b)과 N형 셀(40a) 및 P형 셀(40b)을 서로 부착하기 위한 것이다. 즉, N형 셀(40a)과 P형 셀(40b)은 제 1 기판(10a)과 제 2 기판(10b) 사이에서 제 1 전극(15a) 및 제 2 전극(15b)을 통해 서로 전기적으로 연결될 수 있다. 제 1 솔더(20)는 N형 셀(40a)과 제 1 전극(15a) 사이 및 P형 셀(40b)과 제 1 전극(15a) 사이에 배치되고, 제 2 솔더(30)는 N형 셀(40a)과 제 2 전극(15b) 사이 및 P형 셀(40b)과 제 2 전극(15b) 사이에 배치된다.

제 1 솔더(20)와 제 2 솔더(30)는 열전 소자의 신뢰성을 확보하기 위해 융점이 130℃ 이상이며, N형 셀(40a)과 P형 셀(40b)이 리플로우(Reflow) 공정 시 열에 의해 변형되지 않도록 융점이 250℃ 이하인 물질에서 선택된다. 제 1 솔더(20)와 제 2 솔더(30)는 하기 표 1에 기재된 물질에서 선택될 수 있으며, 이에 한정하지 않는다.

	성분	융점
Pb계 Solder	Sn 96.5%, Pb 3.5%	221℃
	Sn 63%, Pb 37%	183℃
	Sn 62.8%, Pb 36.8%, Ag 0.4%	179℃ ~ 183℃
	Sn 62%, Pb 36%, Ag 2%	179℃
	Sn 46%, Pb 46%, Bi 8%	135℃ ~ 192℃
	Sn 43%, Pb 43%, Bi 14%	144℃ ~ 163℃
Pb-free Solder	Sn3Ag0 .5Cu	217℃
	Sn2 .5Ag0 .4Cu2Bi	215℃ ~ 217℃
	Sn3 .5Ag0 .5Bi8In	170℃ ~ 206℃
	Sn7Zn0 .003Al	199℃
	Sn8Zn3Bi	191℃
	Sn58Bi	139℃
	Sn,Bi,Cu,Co	140℃ ~ 200℃

제 1 솔더(20)는 제 1 층(20a)과 제 2 층(20b)이 차례로 적층된 이중층 구조이다. 즉, 제 1 기판(10a)과 N형 셀(40a) 및 P형 셀(40b) 사이에 제 1 층(20a)이 배치되고, 제 1 층(20a)과 N형 셀(40a) 및 P형 셀(40b) 사이에 제 2 층(20b)이 배치되어, 제 2 층(20b)과 P형 셀(40b) 및 N형 셀(40a)이 직접 접촉한다.

그리고, 제 2 솔더(30)는 단일층 구조로 이루어진다. 이 때, 제 2 솔더(30)는 제 1 솔더(20)의 제 2 층(20b)의 융점보다 낮은 융점을 가질 수 있으며, 제 2 솔더(30)와 제 1 층(20a)은 동일 물질일 수 있다.

제 1 층(20a)은 제 1 기판(10a)과 N형 셀(40a) 및 P형 셀(40b)의 접착을 위한 리플로우 공정 시 N형 셀(40a) 및 P형 셀(40b)에 인가되는 인장 응력을 감소시키기 위한 것이다. 그리고, 이미 경화된 제 1 층(20a) 상에는 N형 셀(40a) 및 P형 셀(40b)을 안정적으로 위치시킬 수 없으므로, 제 1 층(20a) 상에 제 2 층(20b)을 인쇄한 후 제 2 층(20b) 상에 N형 셀(40a) 및 P형 셀(40b)을 배치하여 리플로우 공정을 실시할 수 있다.

이 때, 제 1 층(20a)은 제 2 층(20b)의 융점보다 낮은 융점을 갖는 솔더로 이루어진다. 그리고, 제 2 솔더(30)는 제 1 층(20a)과 같이 리플로우 공정을 실시하기 전에 제 2 기판(10b)에 인쇄되어 경화된 구조이다. 즉, 제 1 층(20a)과 제 2 솔더(30)는 리플로우 공정을 실시하기 전에 이미 수축된 상태이므로, 리플로우 공정을 실시하더라도 제 2 층(20b)에 비해 수축 정도가 작다. 따라서, 제 2 솔더(30)와 접촉하는 부분의 N형 셀(40a) 또는 P형 셀(40b)에 가해지는 인장 응력 및 제 2 층(20b)과 접촉하는 부분의 N형 셀(40a) 또는 P형 셀(40b)에 가해지는 인장 응력이 감소된다.

구체적으로, 본 발명 실시 예의 열전 소자는 제 1 기판(10a) 상에 제 1 층(20a)을 인쇄 및 경화하고, 제 2 기판(10b) 상에 제 2 솔더(30)를 인쇄 및 경화한다. 그리고, 제 1 층(20a) 상에 제 2 층(20b)을 인쇄하고 N형 셀(40a) 및 P형 셀(40b)을 위치시킨다. 그리고, N형 셀(40a) 및 P형 셀(40b)과 제 2 솔더(30)가 접하도록 제 2 기판(10b)을 위치시킨다.

즉, N형 셀(40a) 및 P형 셀(40b)은 제 1 기판(10a) 상에 안정적으로 세워져야 하므로 경화된 제 1 층(20a) 상에 제 2 층(20b)을 인쇄한다. 그리고, 제 2 기판(10b)은 N형 셀(40a) 및 P형 셀(40b) 상에 배치되므로, 제 2 솔더(30)는 이미 경화된 상태여도 무방하다.

이어, 제 1 기판(10a)과 제 2 기판(10b) 사이에서 N형 셀(40a) 및 P형 셀(40b)이 제 1 기판(10a)과 제 2 기판(10b)에 고정되도록 제 1 솔더(20)를 경화시키는 리플로우 공정을 실시한다.

리플로우 공정 시, 제 2 층(20b)이 용융되어 제 2 층(20b)과 N형 셀(40a) 및 P형 셀(40b)이 서로 부착되고, 제 1 층(20a) 역시 용융되어 제 1 층(20a), 제 2 층(20b) 및 N형 셀(40a) 및 P형 셀(40b)이 서로 접착된다. 특히, 제 1 층(20a)은 리플로우 공정을 실시하기 전에 이미 경화되어 수축된 상태이므로, 융점이 높아져 리플로우 공정을 실시하더라도 제 2 층(20b)에 비해 수축 정도가 작다. 마찬가지로, 제 2 솔더(30)도 리플로우 공정을 실시하기 전에 경화되어 수축된 상태이므로 리플로우 공정을 실시하더라도 제 2 층(20b)에 비해 수축 정도가 작다.

따라서, 본 발명 실시 예의 열전 소자는 리플로우 공정 시 N형 셀(40a) 및 P형 셀(40b)에 인가되는 인장 응력은 제 2 층(20b)의 수축 정도로부터만 영향을 받는다.

한편, 제 1 솔더(20)의 제 1 층(20a)과 제 2 층(20b)은 두께가 동일하거나 상이할 수 있다. 제 2 층(20b)의 두께는 리플로우 공정을 실시하기 전에 제 2 층(20b) 상에 N형 셀(40a) 또는 P형 셀(40b)이 안정적으로 위치하도록 50㎛ 내지 200㎛인 것이 바람직하며, N형 셀(40a) 또는 P형 셀(40b)의 단면적 및 리플로우 공정의 조건에 따라 용이하게 변경 가능하다.

도 2a 및 도 2b는 본 발명 실시 예의 단면 사진이며, 도 3a 및 도 3b는 각각 도 2a 및 도 2b의 평면 X-ray 사진이다. 그리고, 도 4는 일반적인 열전 소자에 크랙이 발생한 평면 사진이다.

도 2a, 도 3a 및 표 2와 같이, 제 1 솔더(20)가 Sn/Bi계 제 1 층(20a)과 Sn/Bi/Cu/Co계 제 2 층(20b)을 갖는 경우, 리플로우 공정 시 N형 및 P형 셀(40)에 크랙이 발생하지 않아 열전 소자의 신뢰성을 확보할 수 있다. 또한, 도 2b, 도 3b 및 표 2와 같이, 제 1 솔더(20)가 Sn/Bi계 제 1 층(20a)과 Sn/Ag/Cu계 제 2 층(20b)을 갖는 경우에도 마찬가지로 N형 및 P형 셀(40)에 크랙이 발생하지 않는다.

또한, 제 2 층(20b)과 N형 및 P형 셀(40)을 접착시키는 리플로우(Reflow) 공정 시 제 1 층(20a) 역시 용융되므로, 제 1 층(20a) 역시 용융되어 제 1 층(20a), 제 2 층(20b) 및 N형 및 P형 셀(40)이 서로 접착될 수 있다. 따라서, 본 발명 실시 예의 열전 소자는 표 2와 같이 솔더링 상태 역시 정상이다.

	X-ray 크랙 결과	솔더링 상태
Sn/Bi계 제 1 층과 Sn/Bi/Cu/Co계 제 2 층	크랙 발생 X	정상
Sn/Bi계 제 1 층과 Sn/Ag/Cu계 제 2 층	크랙 발생 X	정상

반면에, 단일층 구조의 솔더를 이용하는 일반적인 열전 소자는 리플로우 공정 시 단일층의 솔더가 수축되면서 N형 및 P형 셀(40)에 가해지는 인장 응력이 크다. 따라서, 도 4와 같이, 일반적인 열전 소자는 단일층의 솔더가 수축되면서 N형 및 P형 셀(40)에 가해지는 인장 응력이 커, N형 및 P형 셀(40)에 크랙(Crack)이 발생한다.

예를 들어, 기판(10a, 10b)과 N형 및 P형 셀(40) 사이에 300㎛의 두께를 갖는 단일층 솔더가 배치된 경우, 리플로우 공정 시 N형 및 P형 셀(40)은 300㎛의 두께의 솔더가 수축되면서 인장 응력이 가해진다.

반면에, 도 1과 같이, 열전 소자가 제 1 층(20a)의 두께가 200㎛이며 제 2 층(20b)의 두께가 100㎛인 제 1 솔더(20)를 포함하는 경우, 리플로우 공정 시 N형 셀(40a) 및 P형 셀(40b)은 100㎛의 두께의 제 2 층(20b)의 수축에 의한 인장 응력만이 가해진다.

따라서, 본 발명 실시 예의 열전 소자는 리플로우 공정 시 N형 셀(40a) 및 P형 셀(40b)에 인가되는 인장 응력이 제 2 층(20b)의 수축 정도로부터만 영향을 받아, N형 셀(40a) 및 P형 셀(40b)에 인가되는 인장 응력이 감소한다. 이에 따라, N형 셀(40a) 및 P형 셀(40b)의 크랙을 방지할 수 있다.

한편, 도시하지는 않았으나, 제 1 솔더(20)와 제 2 솔더(30)는 전극 또는 결합재의 성분이 N형 셀(40a) 또는 P형 셀(40b)로 확산되는 것을 방지하기 위하여 확산 방지층을 더 포함할 수 있다. 확산 방지층은, 솔더층과 N형 셀(40a) 또는 P형 셀(40b) 사이에 배치되며, 예를 들면 니켈(Ni)을 포함할 수 있다. 이 때, 확산 방지층은 복수 층일 수 있다. 제 1 솔더(20)와 제 2 솔더(30)는 니켈을 포함하는 확산 방지층 및 Sn-Bi를 포함하는 확산 방지층을 포함할 수 있으며, 이에 한정하지 않는다.

이하, 첨부된 도면을 참조하여, 본 발명의 다른 실시 예의 열전 소자를 설명하면 다음과 같다.

도 5는 본 발명의 다른 실시 예의 열전 소자의 단면도이다.

도 5와 같이, 본 발명의 다른 실시 예의 열전 소자는 제 1 솔더(20) 뿐만 아니라 제 2 솔더(30) 역시 이중층 구조로 이루어진다.

구체적으로, N형 셀(40a) 및 P형 셀(40b)과 하부 기판 사이의 제 1 솔더(20)는 제 1 층(20a)과 제 2 층(20b)이 차례로 적층된 구조이며, 제 2 층(20b)의 융점이 제 1 층(20a)의 융점보다 높다. 그리고, N형 셀(40a) 및 P형 셀(40b)과 상부 기판 사이의 제 2 솔더(30)는 제 3 층(30b)과 제 4 층(30a)이 차례로 적층된 구조이며, 제 3 층(30b)의 융점이 제 4 층(30a)의 융점보다 높다.

이 때, N형 셀(40a) 및 P형 셀(40b)은 제 1 솔더(20)의 제 2 층(20b)과 직접 접촉하며, N형 셀(40a) 및 P형 셀(40b)은 제 2 솔더(30)의 제 3 층(30b)과 직접 접촉한다. 따라서, 본 발명 다른 실시 예의 열전 소자는 리플로우 공정 시 N형 셀(40a) 및 P형 셀(40b)에 인가되는 인장 응력은 제 2 층(20b) 및 제 3 층(30b)의 수축 정도로부터만 영향을 받는다. 또한, 리플로우 공정 시, 제 3 층(30b)이 충분히 용융되므로, N형 셀(40a) 및 P형 셀(40b)과 제 2 기판(10b)의 접착력이 향상될 수 있다.

상술한 바와 같이, 본 발명 실시 예의 열전 소자는 P형 셀(40b) 및 N형 셀(40a)과 전극을 접속시키기 위한 제 1 솔더(20)와 제 2 솔더(30) 중 적어도 하나의 솔더는 융점이 상이한 제 1 층(20a)과 제 2 층(20b)이 적층된 구조를 갖는다. 따라서, 제 2 층(20b)과 P형 셀(40b) 및 N형 셀(40a)을 접착시키는 리플로우 공정 시 N형 셀(40a) 및 P형 셀(40b)에 인가되는 인장 응력을 감소시킬 수 있다.

이상에서 설명한 본 발명은 상술한 실시 예 및 첨부된 도면에 한정되는 것이 아니고, 실시 예의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 종래의 지식을 가진 자에게 있어 명백할 것이다.

10a: 제 1 기판 10b: 제 2 기판
15a: 제 1 전극 15b: 제 2 전극
20a: 제 1 층 20b: 제 2 층
20: 제 1 솔더 30a: 제 4 층
30b: 제 3 층 30: 제 2 솔더
40a: N형 셀 40b: P형 셀
40: N형 및 P형 셀

Claims (10)

1. 제 1 전극을 포함하는 제 1 기판과 제 2 전극을 포함하는 제 2 기판;
   상기 제 1 기판과 상기 제 2 기판 사이에 배치되어 상기 제 1 전극 및 상기 제 2 전극을 통해 전기적으로 연결된 N형 셀과 P형 셀;
   상기 N형 셀 및 상기 P형 셀의 일측과 상기 제 1 전극 사이에 배치된 제 1 솔더; 및
   상기 N형 셀 및 상기 P형 셀의 타측과 상기 제 2 전극 사이에 배치된 제 2 솔더를 포함하며,
   상기 제 1 솔더와 상기 제 2 솔더 중 적어도 하나의 솔더는 융점이 상이한 제 1 층과 제 2 층이 적층된 구조이며, 상기 제 2 층과 상기 N형 셀 및 P형 셀이 직접 접촉하는 열전 소자.
2. 제 1 항에 있어서,
   상기 제 2 층의 융점이 상기 제 1 층의 융점보다 높은 열전 소자.
3. 제 1 항에 있어서,
   상기 제 1 솔더와 제 2 솔더의 융점은 130℃ 이상이며 250℃ 이하인 열전 소자.
4. 하부 기판;
   상기 하부 기판 상에 배치된 제 1 전극;
   제 1 솔더를 통해 상기 제 1 전극 상에 배치된 N형 셀 및 P형 셀;
   제 2 솔더를 통해 상기 N형 셀 및 상기 P형 셀 상에 배치된 제 2 전극; 및
   상기 제 2 전극 상에 배치된 상부 기판을 포함하며,
   상기 제 1 솔더는 제 1 층과 제 2 층이 차례로 적층된 구조이며, 상기 제 2 층과 상기 N형 셀 및 P형 셀이 직접 접촉하는 열전 소자.
5. 제 4 항에 있어서,
   상기 제 2 층의 융점이 상기 제 1 층의 융점보다 높은 열전 소자.
6. 제 4 항에 있어서,
   상기 제 1 솔더와 제 2 솔더의 융점은 130℃ 이상이며 250℃ 이하인 열전 소자.
7. 제 4 항에 있어서,
   상기 제 2 솔더의 융점은 상기 제 2 층의 융점보다 낮은 열전 소자.
8. 제 4 항에 있어서,
   상기 제 2 솔더는 단일층 구조인 열전 소자.
9. 제 4 항에 있어서,
   상기 제 2 솔더는 제 3 층과 제 4 층이 차례로 적층된 구조이며, 상기 제 3 층과 상기 N형 셀 및 P형 셀이 직접 접촉하는 열전 소자.
10. 제 9 항에 있어서,
    상기 제 3 층의 융점은 상기 제 4 층의 융점보다 낮은 열전 소자.

Images