KR102382321B1 - 열전 소자 및 이의 제조 방법 - Google Patents

열전 소자 및 이의 제조 방법 Download PDF

Info

Publication number
KR102382321B1
KR102382321B1 KR1020160012324A KR20160012324A KR102382321B1 KR 102382321 B1 KR102382321 B1 KR 102382321B1 KR 1020160012324 A KR1020160012324 A KR 1020160012324A KR 20160012324 A KR20160012324 A KR 20160012324A KR 102382321 B1 KR102382321 B1 KR 102382321B1
Authority
KR
South Korea
Prior art keywords
type cell
substrate
electrode
seed layer
type
Prior art date
Application number
KR1020160012324A
Other languages
English (en)
Other versions
KR20170091386A (ko
Inventor
유영삼
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020160012324A priority Critical patent/KR102382321B1/ko
Publication of KR20170091386A publication Critical patent/KR20170091386A/ko
Application granted granted Critical
Publication of KR102382321B1 publication Critical patent/KR102382321B1/ko

Links

Images

Classifications

    • H01L35/32—
    • H01L35/04—
    • H01L35/14—
    • H01L35/34—

Landscapes

  • Powder Metallurgy (AREA)
  • Measuring Temperature Or Quantity Of Heat (AREA)

Abstract

실시 예는 제조 비용이 절감되고 신뢰성이 향상된 열전 소자 및 이의 제조 방법에 관한 것으로, 실시 예의 열전 소자는 제 1 전극을 포함하는 제 1 기판과 제 2 전극을 포함하는 제 2 기판; 상기 제 1 기판과 상기 제 2 기판 사이에 배치되어 상기 제 1 전극 및 상기 제 2 전극을 통해 전기적으로 연결된 N형 셀과 P형 셀; 및 상기 제 1 전극과 상기 N형 셀과 P형 셀 사이에 배치되어 CoPt를 포함하는 시드층을 포함한다.

Description

열전 소자 및 이의 제조 방법{THERMO ELECTRIC DEVICE AND METHOD OF FABRICATING THE SAME}
실시 예는 제조 비용이 절감되고 신뢰성이 향상된 열전 소자 및 이의 제조 방법에 관한 것이다.
열전 현상은 두 물질 사이에 전류를 인가함으로써 재료 접합부 양단에 발열 및 냉각이 이루어지거나(Peltier effct), 역으로 두 물질간의 온도 차에 의해 기전력이 발생(Seebeck effect)하는 현상이다. 열전 소자는 상기와 같은 열전 현상을 이용하여 열을 전기로 또는 전기를 열로 직접 변환시키는 기능을 갖는 금속 또는 세라믹 소자를 말한다.
열전 소자는 제백 효과(Seebeck effect)를 이용하면 컴퓨터나 자동차 엔진 등에서 발생한 열을 전기에너지로 변환할 수 있다. 그리고, 펠티에 효과(Peltier effct)를 이용하면 냉매가 필요 없는 각종 냉각 시스템을 구현할 수 있다.
열전 소자는 제 1 기판과 제 2 기판 사이에 N형 및 P형의 셀이 배치되고, N형 셀 및 P형 셀은 제 1 기판에 형성된 제 1 전극과 제 2 기판에 형성된 제 2 전극을 통해 서로 연결된다. 그리고, 열전 소자는 배선과 연결되어 외부로부터 전원을 공급받을 수 있다.
일반적인 열전 소자는 웨이퍼(wafer) 상에 형성된 N형 셀 또는 P형 셀을 제 1 전극 상에 형성된 솔더와 접하도록 배치시키고 솔더를 리플로우(reflow)하여 제 1 기판에 N형 셀 또는 P형 셀을 부착 및 고정한 후, 웨이퍼를 제거한다.
그런데, 웨이퍼를 제거할 때 N형 셀 또는 P형 셀까지 제거될 수 있다. 더욱이, 일반적인 열전 소자는 복수 개의 N형 셀 또는 P형 셀을 개별적으로 제 1 기판 상에 부착한다. 일반적으로, 열전 소자는 수백 ~ 수천 쌍(pair)의 N형 셀 또는 P형 셀을 포함하므로 복수 개의 N형 셀 또는 P형 셀의 접착력이 서로 달라 N형 셀 또는 P형 셀이 부분적으로 제거되어 열전 소자의 신뢰성이 저하될 수 있다. 또한, 웨이퍼는 N형 셀 또는 P형 셀을 제 1 기판에 부착한 후 제거되는 것으로 소모성 재료인 웨이퍼에 의해 열전 소자의 제조 비용이 증가한다.
실시 예는 제 1 기판 상에 형성된 시드층 상에 N형 셀 및 P형 셀을 바로 형성하여 제조 시간 및 비용을 절감하고 신뢰성이 향상된 열전 소자를 제공한다.
실시 예의 열전 소자는 제 1 전극을 포함하는 제 1 기판과 제 2 전극을 포함하는 제 2 기판; 상기 제 1 기판과 상기 제 2 기판 사이에 배치되어 상기 제 1 전극 및 상기 제 2 전극을 통해 전기적으로 연결된 N형 셀과 P형 셀; 및 상기 제 1 전극과 상기 N형 셀과 P형 셀 사이에 배치되어 CoPt를 포함하는 시드층을 포함한다.
실시 예의 열전 소자의 제조 방법은 제 1 기판 상에 제 1 전극을 형성하는 단계; 상기 제 1 전극 상에 CoPt를 포함하는 시드층을 형성하는 단계; 및 상기 시드층 상에 N형 셀과 P형 셀을 형성하는 단계를 포함한다.
실시 예의 열전 소자는 소모성의 시드 기판 상에 N형 셀 및 P형 셀을 형성하여 기판 상에 N형 셀 및 P형 셀을 개별적으로 부착하지 않고 기판 상에 형성된 시드층 상에 N형 셀 및 P형 셀을 바로 형성할 수 있다. 따라서, 열전 소자의 신뢰성이 향상되고 동시에 제조 비용 및 제조 시간을 절감할 수 있다.
도 1은 본 발명 실시 예의 열전 소자의 단면도이다.
도 2a 및 도 2b는 일반적인 열전 소자의 제조 방법을 나타낸 단면도이다.
도 3a 내지 도 3d는 본 발명 실시 예의 열전 소자의 제조 방법을 나타낸 단면도이다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시 예를 가질 수 있는 바, 특정 실시 예를 도면에 예시하고 설명하고자 한다. 그러나, 이는 본 발명 실시 예를 특정한 실시 형태에 대해 한정하려는 것이 아니며, 실시 예의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제 1, 제 2 등과 같이 서수를 포함하는 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 상기 구성 요소들은 상기 용어들에 의해 한정되지는 않는다. 상기 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 실시 예의 권리 범위를 벗어나지 않으면서 제 2 구성 요소는 제 1 구성 요소로 명명될 수 있고, 유사하게 제 1 구성 요소도 제 2 구성 요소로 명명될 수 있다. 및/또는 이라는 용어는 복수의 관련된 기재된 항목들의 조합 또는 복수의 관련된 기재된 항목들 중의 어느 항목을 포함한다.
어떤 구성 요소가 다른 구성 요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성 요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성 요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성 요소가 다른 구성 요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성 요소가 존재하지 않는 것으로 이해되어야 할 것이다.
본 출원에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명 실시 예를 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성 요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성 요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
실시 예의 설명에 있어서, 어느 한 구성 요소가 다른 구성 요소의 "상(위) 또는 하(아래)(on or under)"에 형성되는 것으로 기재되는 경우에 있어, 상(위) 또는 하(아래)(on or under)는 두 개의 구성 요소가 서로 직접(directly)접촉되거나 하나 이상의 다른 구성 요소가 상기 두 구성 요소 사이에 배치되어(indirectly) 형성되는 것을 모두 포함한다. 또한 "상(위) 또는 하(아래)(on or under)"으로 표현되는 경우 하나의 구성 요소를 기준으로 위쪽 방향뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.
이하, 첨부된 도면을 참조하여 실시 예를 상세히 설명하되, 도면 부호에 관계없이 동일하거나 대응하는 구성 요소는 동일한 참조 번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
이하, 첨부된 도면을 참조하여 본 발명 실시 예의 열전 소자를 상세히 설명하면 다음과 같다.
도 1은 본 발명 실시 예의 열전 소자의 단면도이다.
도 1과 같이, 본 발명 실시 예의 열전 소자는 제 1 전극(20a)을 포함하는 제 1 기판(10a)과 제 2 전극(20b)을 포함하는 제 2 기판(10b) 사이에 배치된 N형 셀(30a)과 P형 셀(30b), N형 셀(30a) 및 P형 셀(30b)과 상기 제 1 전극(20a) 사이에 배치된 시드층(seed layer)(40)을 포함하며, 시드층(40)은 CoPt를 포함한다.
제 1 기판(10a)과 제 2 기판(10b)은 실리콘(Si), SiO2, Al2O3(Alumina), BN(Boron Nitride) 및 탄소 소재 중 적어도 하나를 포함할 수 있다. 탄소 소재는, 예를 들면 알루미늄 실리콘 카바이드 복합 재료(AlSiC), 흑연(Graphite), 카본 블랙(Caron Black), 그래핀(Graphene), 풀러렌(fullerene), 탄소 나노 튜브(Carbon Nano Tube; CNT) 및 이들로부터 선택된 혼합물 중 하나일 수 있다.
제 1 기판(10a) 상에는 복수 개의 제 1 전극(20a)이 배치된다. 제 1 전극(20a)은 Cu, Ag, Ni 등의 금속 물질을 포함할 수 있다. 제 1 전극(20a) 상에는 시드층(40)이 배치된다. 시드층(40)은 N형 셀(30a)과 P형 셀(30b)을 용이하게 형성하기 위함이다. 도시하지는 않았으나, 제 1 기판(10a)과 제 1 전극(20a) 사이에는 배리어층이 더 형성될 수 있다.
도 2a 및 도 2b는 일반적인 열전 소자의 제조 방법을 나타낸 단면도이다.
도 2a와 같이, 시드 기판(4) 상에 N형 셀(3a)을 스퍼터링(sputtering) 방법으로 형성한다. 일반적으로, 시드 기판(4)은 GaAs 웨이퍼로, GaAs 웨이퍼는 상술한 제 1, 제 2 기판(10a, 10b)보다 상대적으로 가격이 비싸다. 상기와 같은 시드 기판(4) 상에 N형 셀(3a)을 형성한다.
그리고, 제 1 기판(1a) 상에 형성된 제 1 전극(2a) 상에는 솔더(5)가 형성된다. N형 셀(3a)을 제 1 전극(2a) 상에 형성된 솔더(5)와 접하도록 배치시키고 솔더(5)를 리플로우 시키면 솔더(5)에 의해 제 1 기판(1a)에 N형 셀(3a)을 부착 및 고정할 수 있다. 그리고, 도 2b와 같이, 시드 기판(4)을 제거한다.
그런데, 시드 기판(4)을 제거할 때 N형 셀(3a)까지 솔더(5)에서 분리될 수 있다. 더욱이, 일반적인 열전 소자는 복수 개의 N형 셀(3a) 및 P형 셀을 개별적으로 제 1 기판(1a) 상에 부착한다. 그런데, 일반적으로 열전 소자는 수백 ~ 수천 쌍(pair)의 N형 셀(3a) 및 P형 셀을 포함하므로 복수 개의 N형 셀(3a) 및 P형 셀의 고정력이 서로 달라 N형 셀(3a) 및 P형 셀이 부분적으로 제거되어 열전 소자의 신뢰성이 저하될 수 있다. 또한, 시드 기판(4)는 N형 셀(3a) 및 P형 셀을 제 1 기판(1a)에 부착한 후 제거되는 것으로 소모성 재료인 시드 기판(4)에 의해 열전 소자의 제조 비용이 증가한다. 더욱이, 종래의 열전 소자는 N형 셀(3a) 및 P형 셀을 제 1 기판(1a)에 부착한 후, 제 1 기판(1a)에 제 2 기판(미도시)를 부착하는 공정이 더 실시되므로, 제조 시간이 길어진다.
다시 도 1을 참조하면, 본 발명은 상기와 같은 문제를 해결하기 위한 것으로, 제 1 전극(20a) 상에 시드층(40)을 형성한다. 시드층(40)은 N형 셀(30a)과 P형 셀(30b)을 용이하게 형성하기 위한 것으로, 제 1 기판(10a)에 대해 수직축(c-axis)으로 성장이 가능한 물질을 포함할 수 있으며, 수직축으로 성장이 가능한 물질은 Co, Pt, Ni 등일 수 있다. 상기와 같은 시드층(40)은 시드 기판에 비해 비용이 저렴하다.
이 때, 시드층(40)은 도금 성막 방법을 통해 제 1 전극(20a) 상에 형성될 수 있으며, 시드층(40)은 CoPt를 포함하는 물질일 수 있다. 시드층(40)의 두께가 너무 두꺼운 경우 열전 소자의 저항이 커져 열전 성능이 저하되며, 시드층(40)의 두께가 너무 얇은 경우 N형 셀(30a)과 P형 셀(30b)의 성장이 불안정할 수 있다. 이에 따라, 시드층(40)의 두께는 20㎚ 내지 200㎚일 수 있으며, 이에 한정하지는 않는다.
시드층(40) 상에 형성되는 N형 셀(30a)과 P형 셀(30b)은 도금 성막 방법을 통해 시드층(40)과 같이 수직축(c-axis)으로 성장할 수 있으며, 이에 따라 열 전도율(Thermal Conductivity)이 낮아져, 스퍼터링 방법에 비해 열전 소자의 열전 성능이 향상될 수 있다. 특히, N형 셀(30a)과 P형 셀(30b)가 시드층(40) 상에서 수직축(c-axis)으로 성장하는 경우 적층 결함(Stacking fault)에 의해 열 전달이 감소되어 열과 전기 간 변환 성능일 나타내는 zT(열전 성능 지수)값이 향상될 수 있다.
N형 셀(30a)은 예를 들면 Bi2Te3 -x- ySexCuy(0.1<x<0.5, 0<y<0.1) 또는 Bi2Te3 -xSex(0.1<x<0.5, 0<y<0.1)를 포함할 수 있으며, 이에 한정하지 않는다. 그리고, P형 셀(30b)은 예를 들면 Bi2 -x- ySbx - yTe3Cuy(0.1<x<0.5, 0<y<0.1) 또는 Bi2 -xSbxTe3(0.1<x<0.5, 0<y<0.1)를 포함할 수 있으며, 이에 한정하지 않는다.
그리고, N형 셀(30a)과 P형 셀(30b)을 사이에 두고 제 1 기판(10a) 상에 제 2 기판(10b)이 부착된다. 제 2 기판(10b)에는 제 2 전극(20b)가 배치되어, N형 셀(30a)과 P형 셀(30b)은 제 2 전극(20b)을 통해 전기적으로 연결될 수 있다.
이 때, 제 2 전극(20b)은 솔더(50)를 통해 N형 셀(30a)과 P형 셀(30b)에 부착될 수 있다. 솔더(50)는 열전 소자의 신뢰성을 확보하기 위해 융점이 130℃ 이상이며, N형 셀(30a)과 P형 셀(30b)이 리플로우(Reflow) 공정 시 열에 의해 변형되지 않도록 융점이 250℃ 이하인 물질에서 선택될 수 있다. 솔더(50)는 하기 표 1에 기재된 물질에서 선택될 수 있으며, 이에 한정하지 않는다.
성분 융점
Pb계 Solder

 Sn 96.5%, Pb 3.5% 221℃
Sn 63%, Pb 37% 183℃
Sn 62.8%, Pb 36.8%, Ag 0.4% 179℃ ~ 183
Sn 62%, Pb 36%, Ag 2% 179℃
Sn 46%, Pb 46%, Bi 8% 135℃ ~ 192℃
Sn 43%, Pb 43%, Bi 14% 144℃ ~ 163℃
Pb-free Solder
 Sn3Ag0 . 5Cu 217℃
Sn2 . 5Ag0 . 4Cu2Bi 215℃ ~ 217℃
Sn3 . 5Ag0 . 5Bi8In 170℃ ~ 206℃
Sn7Zn0 . 003Al 199℃
Sn8Zn3Bi 191℃
Sn58Bi 139℃
Sn, Bi, Cu, Co 140℃ ~ 200℃
도 3a 내지 도 3d는 본 발명 실시 예의 열전 소자의 제조 방법을 나타낸 단면도이다.
도 3a와 같이, 제 1 기판(10a) 상에 제 1 전극(20a)을 형성한다. 이 때, 제 1 전극(20a)은 Cu, Ag, Ni 등의 금속 물질을 포함할 수 있다. 그리고, 도 3b와 같이, 1 전극(20a) 상에 시드층(40)을 형성한다. 시드층(40)은 N형 셀(30a)과 P형 셀(30b)을 용이하게 형성하기 위한 것으로, 수직축(c-axis)으로 성장이 가능한 물질을 포함할 수 있으며, 수직축으로 성장이 가능한 물질은 Co, Pt, Ni 등일 수 있다. 예를 들어, 시드층(40)은 CoPt를 포함하는 물질일 수 있다.
이어, 도 3c와 같이, 시드층(40) 상에 N형 셀(30a)과 P형 셀(30b)을 형성한다. 상술한 바와 같이, 일반적인 열전 소자는 솔더를 통해 복수 개의 N형 셀 및 P형 셀을 개별적으로 제 1 기판 상에 부착하나, 본 발명 실시 예는 복수 개의 N형 셀(30a) 및 P형 셀(30b)을 시드층(40) 상에 형성할 수 있다. 따라서, 제조 시간을 절감할 수 있으며, 종래에 비해 제 1 기판과 N형 셀 및 P형 셀의 접착 불량을 감소하여 신뢰성을 향상시킬 수 있다.
도 3d와 같이, 제 2 전극(20b)이 형성된 제 2 기판(10b)은 솔더(50)를 통해 N형 셀(30a)과 P형 셀(30b) 상에 부착한다. 솔더(50)가 N형 셀(30a)과 P형 셀(30b)과 접하도록 제 2 기판(10b)을 배치한 후, 리플로우(reflow) 공정을 실시하면, 솔더(50)가 용융되어 솔더(50)와 N형 셀(30a) 및 P형 셀(30b)이 서로 접착될 수 있다.
이 때, 제 2 기판(10b) 상에 제 1 기판(10a)을 배치하는 경우 제 2 기판(10b)의 솔더(50) 상에 N형 셀(30a)과 P형 셀(30b)을 안정적으로 위치시켜 제 1, 제 2 기판(10a, 10b)을 서로 접착시킬 수 있다. 따라서, N형 셀(30a)과 P형 셀(30b)은 제 1 기판(10a)과 제 2 기판(10b) 사이에서 제 2 전극(20b)을 통해 전기적으로 연결될 수 있다.
상기와 같은 열전 소자는 소모성의 시드 기판을 사용하지 않고 제 1 기판(10a) 상에 형성된 시드층(40) 상에 N형 셀(30a) 및 P형 셀(30b)을 바로 형성함으로써, 신뢰성을 향상시키고 동시에 제조 비용을 절감할 수 있다.
이상에서 설명한 본 발명은 상술한 실시 예 및 첨부된 도면에 한정되는 것이 아니고, 실시 예의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 종래의 지식을 가진 자에게 있어 명백할 것이다.
10a: 제 1 기판 10b: 제 2 기판
20a: 제 1 전극 20b: 제 2 전극
30a: N형 셀 30b: P형 셀
40: 시드층 50: 솔더

Claims (9)

  1. 제 1 전극을 포함하는 제 1 기판과 제 2 전극을 포함하는 제 2 기판;
    상기 제 1 기판과 상기 제 2 기판 사이에 배치되어 상기 제 1 전극 및 상기 제 2 전극을 통해 전기적으로 연결된 N형 셀과 P형 셀; 및
    상기 제 1 전극과 상기 N형 셀 사이, 및 상기 제 1 전극과 P형 셀 사이에 배치되는 시드층을 포함하고,
    상기 시드층의 두께는 20㎚ 내지 200㎚이고,
    상기 시드층은 상기 제 1 기판에 대하여 수직축(c-axis)으로 성장하는 열전 소자.
  2. 제1항에 있어서,
    상기 시드층은, CoPt를 포함하는 열전 소자.
  3. 제1항에 있어서,
    상기 제 1 기판과 상기 제 2 기판은 상기 N형 셀 및 P형 셀과 상기 제2 전극 사이에 배치된 솔더를 통해 부착되는 열전 소자.
  4. 삭제
  5. 제 1 기판 상에 제 1 전극을 형성하는 단계;
    상기 제 1 전극 상에 CoPt를 포함하는 시드층을 형성하는 단계; 및
    상기 시드층 상에 N형 셀과 P형 셀을 형성하는 단계를 포함하고,
    상기 시드층의 두께는 20㎚ 내지 200㎚이고,
    상기 시드층은 상기 제 1 기판에 대하여 수직축(c-axis)으로 성장하는 열전 소자의 제조 방법.
  6. 제5항에 있어서,
    상기 제 1 기판에 제 2 전극이 형성된 제 2 기판을 부착하여,
    상기 제 1, 제 2 기판 사이에 상기 N형 셀과 P형 셀을 고정하는 단계를 포함하는 열전 소자의 제조 방법.
  7. 제6항에 있어서,
    상기 제 1 기판과 상기 제 2 기판은 상기 N형 셀 및 P형 셀과 상기 제2 전극 사이에 배치된 솔더를 통해 부착되는 열전 소자의 제조 방법.
  8. 제5항에 있어서,
    상기 시드층과 상기 N형 셀과 P형 셀은 도금 성막 방법을 통해 형성하는 열전 소자의 제조 방법.
  9. 삭제
KR1020160012324A 2016-02-01 2016-02-01 열전 소자 및 이의 제조 방법 KR102382321B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160012324A KR102382321B1 (ko) 2016-02-01 2016-02-01 열전 소자 및 이의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160012324A KR102382321B1 (ko) 2016-02-01 2016-02-01 열전 소자 및 이의 제조 방법

Publications (2)

Publication Number Publication Date
KR20170091386A KR20170091386A (ko) 2017-08-09
KR102382321B1 true KR102382321B1 (ko) 2022-04-04

Family

ID=59652781

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160012324A KR102382321B1 (ko) 2016-02-01 2016-02-01 열전 소자 및 이의 제조 방법

Country Status (1)

Country Link
KR (1) KR102382321B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102130594B1 (ko) * 2018-10-10 2020-07-06 주식회사 휴모트 벌크형 열전소자 제조 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080185030A1 (en) * 2007-02-02 2008-08-07 Nextreme Thermal Solutions, Inc. Methods of depositing epitaxial thermoelectric films having reduced crack and/or surface defect densities and related devices

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080185030A1 (en) * 2007-02-02 2008-08-07 Nextreme Thermal Solutions, Inc. Methods of depositing epitaxial thermoelectric films having reduced crack and/or surface defect densities and related devices

Also Published As

Publication number Publication date
KR20170091386A (ko) 2017-08-09

Similar Documents

Publication Publication Date Title
US10608156B2 (en) Thermoelectric module and manufacturing method thereof
US20110048489A1 (en) Combined thermoelectric/photovoltaic device for high heat flux applications and method of making the same
US20110048488A1 (en) Combined thermoelectric/photovoltaic device and method of making the same
US20170317261A1 (en) Flexible thermoelectric generator and methods of manufacturing
EP2609635B1 (en) Thermoelectric module comprising thermoelectric element doped with nanoparticles and manufacturing method of the same
CN101587934A (zh) 薄膜式热电转换组件及其制造方法
KR20140045188A (ko) 열전모듈, 이를 구비한 열전장치, 및 열전모듈의 제조방법
KR20170076358A (ko) 열전 모듈 및 그 제조 방법
CN110178234B (zh) 热电模块
US20130139866A1 (en) Ceramic Plate
KR102374415B1 (ko) 열전 소자
KR102382321B1 (ko) 열전 소자 및 이의 제조 방법
JP6668645B2 (ja) 熱電変換モジュール及びその製造方法
KR102281066B1 (ko) 열전소자, 열전모듈 및 이를 포함하는 열전환장치
US20140360549A1 (en) Thermoelectric Module and Method of Making Same
KR102304603B1 (ko) 열전모듈
CN116368965A (zh) 热电转换组件
EP3306663A1 (en) Sic-on-si-based semiconductor module with short circuit failure mode
KR102456680B1 (ko) 열전소자
JP2018093152A (ja) 熱発電デバイス
JP3763107B2 (ja) 熱電変換モジュール及びその製造方法
TW202002341A (zh) 熱電變換模組及熱電變換模組之製造方法
US20240147859A1 (en) Thermoelectric conversion element, method for manufacturing the same, and thermoelectric conversion device
JP2000100751A (ja) 電極構造、それを用いた熱電素子、及びその製造方法
US20240130237A1 (en) Method for metallising a thermoelectric structure

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant