KR20160134724A - 인트라 블록 카피를 위한 해시-기반 인코더 탐색 - Google Patents

인트라 블록 카피를 위한 해시-기반 인코더 탐색 Download PDF

Info

Publication number
KR20160134724A
KR20160134724A KR1020167028118A KR20167028118A KR20160134724A KR 20160134724 A KR20160134724 A KR 20160134724A KR 1020167028118 A KR1020167028118 A KR 1020167028118A KR 20167028118 A KR20167028118 A KR 20167028118A KR 20160134724 A KR20160134724 A KR 20160134724A
Authority
KR
South Korea
Prior art keywords
block
current block
video
picture
hash
Prior art date
Application number
KR1020167028118A
Other languages
English (en)
Inventor
차오 팡
샹 리
로할스 호엘 솔레
마르타 카르체비츠
Original Assignee
퀄컴 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 퀄컴 인코포레이티드 filed Critical 퀄컴 인코포레이티드
Publication of KR20160134724A publication Critical patent/KR20160134724A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F16/00—Information retrieval; Database structures therefor; File system structures therefor
    • G06F16/90—Details of database functions independent of the retrieved data types
    • G06F16/901—Indexing; Data structures therefor; Storage structures
    • G06F16/9014—Indexing; Data structures therefor; Storage structures hash tables
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/102—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or selection affected or controlled by the adaptive coding
    • H04N19/103—Selection of coding mode or of prediction mode
    • H04N19/105—Selection of the reference unit for prediction within a chosen coding or prediction mode, e.g. adaptive choice of position and number of pixels used for prediction
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F16/00—Information retrieval; Database structures therefor; File system structures therefor
    • G06F16/90—Details of database functions independent of the retrieved data types
    • G06F16/901—Indexing; Data structures therefor; Storage structures
    • G06F16/9024—Graphs; Linked lists
    • G06F17/30949—
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/134—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or criterion affecting or controlling the adaptive coding
    • H04N19/136—Incoming video signal characteristics or properties
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/169—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding
    • H04N19/17—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object
    • H04N19/172—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object the region being a picture, frame or field
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/169—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding
    • H04N19/17—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object
    • H04N19/176—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object the region being a block, e.g. a macroblock
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/169—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding
    • H04N19/18—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being a set of transform coefficients
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/30—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using hierarchical techniques, e.g. scalability
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/46—Embedding additional information in the video signal during the compression process
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/50—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding
    • H04N19/593—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding involving spatial prediction techniques
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/60—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding
    • H04N19/625—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding using discrete cosine transform [DCT]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/102—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or selection affected or controlled by the adaptive coding
    • H04N19/103—Selection of coding mode or of prediction mode
    • H04N19/11—Selection of coding mode or of prediction mode among a plurality of spatial predictive coding modes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/30—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using hierarchical techniques, e.g. scalability
    • H04N19/31—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using hierarchical techniques, e.g. scalability in the temporal domain
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/30—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using hierarchical techniques, e.g. scalability
    • H04N19/33—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using hierarchical techniques, e.g. scalability in the spatial domain
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/50—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding
    • H04N19/503—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding involving temporal prediction
    • H04N19/51—Motion estimation or motion compensation
    • H04N19/513—Processing of motion vectors
    • H04N19/517—Processing of motion vectors by encoding
    • H04N19/52—Processing of motion vectors by encoding by predictive encoding
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/50—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding
    • H04N19/597—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding specially adapted for multi-view video sequence encoding

Abstract

픽처의 비디오 정보를 인코딩하도록 구성된 장치는 메모리 유닛 및 그 메모리 유닛과 통신하는 프로세서를 포함한다. 메모리 유닛은 픽처에서의 참조 블록들에 대응하는 적어도 하나의 해시 인덱스를 포함하는 해시 테이블을 저장하도록 구성되고, 참조 블록들은 픽처에서 이용가능한 블록들의 서브세트이다. 프로세서는 현재 블록에의 해시 함수의 적용에 기초하여 현재 블록을 해시 테이블에서의 해시 인덱스에 맵핑시키고, 해시 테이블로부터, 해시 인덱스에 대응하는 참조 블록들을 식별하고, 참조 블록들과의 현재 블록의 비교에 기초하여 참조 블록들 중에서 예측 블록을 선택하며, 선택된 예측 블록을 이용하여 비디오 정보를 인코딩하도록 구성된다.

Description

인트라 블록 카피를 위한 해시-기반 인코더 탐색{HASH-BASED ENCODER SEARCH FOR INTRA BLOCK COPY}
본 개시물은 일반적으로 비디오 코딩 및 압축 분야에 관한 것으로, 구체적으로는 비디오 코덱들의 맥락에서 인트라 블록 카피 (Intra Block Copy) (인트라 BC) 에 관한 것이다.
관련 기술의 설명
디지털 비디오 능력들은 디지털 텔레비전들, 디지털 다이렉트 브로드캐스트 시스템들, 무선 브로드캐스트 시스템들, 개인 휴대 정보 단말기 (personal digital assistant; PDA) 들, 랩톱 또는 데스크톱 컴퓨터들, 디지털 카메라들, 디지털 레코딩 디바이스들, 디지털 미디어 플레이어들, 비디오 게이밍 디바이스들, 비디오 게임 콘솔들, 셀룰러 또는 위성 무선 전화기들, 원격 화상회의 디바이스들 등을 포함하는, 광범위한 디바이스들에 포함될 수 있다. 디지털 비디오 디바이스들은 동화상 전문가 그룹-2 (MPEG-2), MPEG-4, 국제 전신 연합-전기통신 표준화 부문 (ITU-T) H.263, ITU-T H.264/MPEG-4, Part 10, 어드밴스드 비디오 코딩 (Advanced Video Coding; AVC) 에 의해 정의된 표준들, 고효율 비디오 코딩 (High Efficiency Video Coding; HEVC) 표준, 및 이러한 표준들의 확장들에서 설명되는 것들과 같은 비디오 압축 기법들을 구현한다. 비디오 디바이스들은 이러한 비디오 코딩 기법들을 구현함으로써 디지털 비디오 정보를 더 효율적으로 송신, 수신, 인코딩, 디코딩, 및/또는 저장할 수도 있다.
비디오 압축 기법들은 비디오 시퀀스들에 내재하는 리던던시를 감소시키거나 또는 제거하기 위해 공간 (인트라-픽처) 예측 및/또는 시간 (인터-픽처) 예측을 수행한다. 블록-기반 비디오 코딩을 위해, 비디오 슬라이스는 비디오 블록들로 파티셔닝될 수도 있고, 이 비디오 블록들은 또한 트리블록들, 코딩 유닛 (CU) 들 및/또는 코딩 노드들이라고 지칭될 수도 있다. 픽처의 인트라-코딩된 (I) 슬라이스에서의 비디오 블록들은 동일한 픽처에서 이웃하는 블록들에서의 참조 샘플들에 대한 공간 예측을 이용하여 인코딩된다. 픽처의 인터-코딩된 (P 또는 B) 슬라이스에서의 비디오 블록들은 동일한 픽처에서 이웃하는 블록들에서의 참조 샘플들에 대한 공간 예측 또는 다른 참조 픽처들에서의 참조 샘플들에 대한 시간 예측을 이용할 수도 있다. 픽처들은 프레임들이라고 지칭될 수도 있으며, 참조 픽처들은 참조 프레임들이라고 지칭될 수도 있다.
본 개시물의 시스템들, 방법들 및 디바이스들 각각은 수 개의 혁신적인 양태들을 가지며, 이들 양태들 중 하나의 양태가 단독으로 본 명세서에 개시된 바람직한 속성들을 책임지고 있는 것은 아니다.
하나의 양태에서, 픽처의 비디오 정보를 인코딩하기 위한 장치는, 픽처에서의 참조 블록들에 대응하는 적어도 하나의 해시 인덱스를 포함하는 해시 테이블을 저장하도록 구성된 메모리 유닛으로서, 참조 블록들은 픽처에서 이용가능한 블록들의 서브세트인, 그 메모리 유닛, 및 메모리 유닛에 동작가능하게 커플링된 프로세서를 포함하고, 그 프로세서는, 현재 블록에의 해시 함수의 적용에 기초하여 현재 블록을 해시 테이블에서의 해시 인덱스에 맵핑시키고, 해시 테이블로부터, 해시 인덱스에 대응하는 참조 블록들을 식별하고, 참조 블록들과의 현재 블록의 비교에 기초하여 참조 블록들 중에서 예측 블록을 선택하며, 선택된 예측 블록을 이용하여 비디오 정보를 인코딩하도록 구성된다.
다른 양태에서, 픽처의 비디오 정보를 인코딩하는 방법은, 메모리 유닛에, 픽처에서의 참조 블록들에 대응하는 적어도 하나의 해시 인덱스를 포함하는 해시 테이블을 저장하는 단계로서, 참조 블록들은 픽처에서 이용가능한 블록들의 서브세트인, 그 해시 테이블을 저장하는 단계, 현재 블록에의 해시 함수의 적용에 기초하여 현재 블록을 해시 테이블에서의 해시 인덱스에 맵핑시키는 단계, 해시 테이블로부터, 해시 인덱스에 대응하는 참조 블록들을 식별하는 단계, 참조 블록들과의 현재 블록의 비교에 기초하여 참조 블록들 중에서 예측 블록을 선택하는 단계, 및 선택된 예측 블록을 이용하여 비디오 정보를 인코딩하는 단계를 포함한다.
다른 양태에서, 비일시적 컴퓨터 판독가능 저장 매체는 명령들을 저장하고 있고, 그 명령들은, 실행될 때, 디바이스의 프로세서로 하여금, 픽처에서의 비디오 정보를 인코딩함에 있어서의 이용을 위해 해시 테이블을 메모리 유닛에 저장하는 것으로서, 해시 테이블은 픽처에서의 참조 블록들에 대응하는 적어도 하나의 해시 인덱스를 포함하고, 참조 블록들은 픽처에서 이용가능한 블록들의 서브세트인, 그 해시 테이블을 메모리 유닛에 저장하는 것을 하게 하고, 현재 블록에의 해시 함수의 적용에 기초하여 현재 블록을 해시 테이블에서의 해시 인덱스에 맵핑시키게 하고, 해시 테이블로부터, 해시 인덱스에 대응하는 참조 블록들을 식별하게 하고, 참조 블록들과의 현재 블록의 비교에 기초하여 참조 블록들 중에서 예측 블록을 선택하게 하며, 선택된 예측 블록을 이용하여 비디오 정보를 인코딩하게 한다.
또 다른 양태에서, 픽처의 비디오 정보를 인코딩하도록 구성된 비디오 코딩 디바이스는, 픽처에서의 참조 블록들에 대응하는 적어도 하나의 해시 인덱스를 포함하는 해시 테이블을 저장하는 수단으로서, 참조 블록들은 픽처에서 이용가능한 블록들의 서브세트인, 그 해시 테이블을 저장하는 수단, 현재 블록에의 해시 함수의 적용에 기초하여 현재 블록을 해시 테이블에서의 해시 인덱스에 맵핑시키는 수단, 해시 테이블로부터, 해시 인덱스에 대응하는 참조 블록들을 식별하는 수단, 참조 블록들과의 현재 블록의 비교에 기초하여 참조 블록들 중에서 예측 블록을 선택하는 수단, 및 선택된 예측 블록을 이용하여 비디오 정보를 인코딩하는 수단을 포함한다.
도 1a 는 본 개시물에서 설명되는 양태들에 따른 기법들을 활용할 수도 있는 예시적인 비디오 인코딩 및 디코딩 시스템을 예시하는 블록도이다.
도 1b 는 본 개시물에서 설명되는 양태들에 따른 기법들을 수행할 수도 있는 다른 예시적인 비디오 인코딩 및 디코딩 시스템을 예시하는 블록도이다.
도 2a 는 본 개시물에서 설명되는 양태들에 따른 기법들을 구현할 수도 있는 비디오 인코더의 예를 예시하는 블록도이다.
도 2b 는 본 개시물에서 설명되는 양태들에 따른 기법들을 구현할 수도 있는 비디오 인코더의 예를 예시하는 블록도이다.
도 3a 는 본 개시물에서 설명되는 양태들에 따른 기법들을 구현할 수도 있는 비디오 디코더의 예를 예시하는 블록도이다.
도 3b 는 본 개시물에서 설명되는 양태들에 따른 기법들을 구현할 수도 있는 비디오 디코더의 예를 예시하는 블록도이다.
도 4 는 인트라 블록 카피를 이용하는 인코더 탐색의 종래 예를 예시하는 도면이다.
도 5 는 본 개시물에서 설명되는 양태들에 따른, 인트라 BC 를 위한 해시-기반 고속 인코더 탐색의 예시적인 프레임워크를 예시한다.
도 6 은 본 개시물에서 설명되는 양태들에 따른, 해시-기반 인코더 탐색을 이용하여 픽처의 비디오 정보를 인코딩하기 위한 예시적인 플로우차트의 예시이다.
일반적으로, 본 개시물은 고효율 비디오 코딩 (High Efficiency Video Coding; HEVC) 과 같은 어드밴스드 비디오 코덱들의 맥락에서 인트라 블록 카피 (Intra Block Copy) (인트라 BC) 에 관한 것이다. 하나의 예로서, 본 개시물은 HEVC 에 대한 범위 확장들 (Range Extensions; RExt) 에서 인트라 BC 를 위한 개선된 인코더 탐색에 관한 것이다. 그러나, 기법들은 HEVC 표준 또는 그의 범위 확장들로 제한된 것으로 간주되어서는 안된다.
원격 테스크톱, 원격 게이밍, 무선 디스플레이들, 자동차 인포테인먼트, 클라우드 컴퓨팅 등과 같은 애플리케이션들의 이용은 더 널리 퍼지고 있다. 이들 애플리케이션들에서의 비디오 콘텐츠는 보통 동일한 픽처 내의 텍스트, 인공적 그래픽들 등 (또한 비-자연적 콘텐츠라고도 지칭됨) 뿐만 아니라 자연적 콘텐츠의 조합들이다. 텍스트 및 인공적 그래픽들의 구역들에서, 반복되는 패턴들 (예를 들어, 문자들, 아이콘들, 심볼들 등) 이 종종 존재한다. 인트라 BC 는 이러한 반복된 패턴들로 인한 리던던시들을 제거하는 것 및 인트라-프레임 코딩 효율을 개선시키는 것을 수반하는 전용 기법이다. 더 구체적으로는, 인트라 BC 는 동일한 픽처 또는 동일한 슬라이스 내의 다른 구역으로부터의 다른 이전에 재구성된 블록에 기초하여 현재 코딩 유닛 (CU) 또는 현재 예측 유닛 (PU) 이 예측되는 블록 매칭 기법이다.
적합한 재구성된 블록을 찾기 위해, 인코더는 통상적으로 비디오 정보의 전체 프레임일 수도 있는 전체 탐색 구역에 대해 탐색을 수행한다. 인트라 BC 를 위한 탐색 속도를 개선시키기 위해 다양한 기법들이 제안되었다. 그러나, 이들 방법들은 탐색 구역이 큰 경우 (예를 들어, 전체 프레임) 효율적이지 않을 수도 있다. 이것은 큰 탐색 구역이 많은 블록들을 포함할 수도 있기 때문인데, 그 블록들 각각은 인트라 BC 동안 개별적으로 검사되어야 할 수도 있다.
본 개시물의 실시형태들은 해시 테이블의 이용을 통해 픽처의 비디오 정보를 인코딩하기 위한 기법들을 제공하는 것에 의해 이전의 인트라 BC 방법들에서의 이슈들을 해결하는 이점들을 제공한다. 해시 테이블은 픽처에서 이전에 재구성된 블록들의 서브세트에 대응하는 적어도 하나의 해시 인덱스를 포함할 수도 있다. 현재 블록은 그 후에 해시 함수의 이용을 통해 해시 인덱스에 맵핑될 수도 있고, 인트라 BC 는 현재 블록이 맵핑된 해시 인덱스에 대응하는 재구성된 블록들로 제약될 수도 있다. 따라서, 이러한 실시형태들은 인트라 BC 를 위한 인코더 탐색을 전체 탐색 구역보다는 특정한 재구성된 블록들로 제한하기에 적합하다.
모션을 갖는 그래픽들 및 텍스트와 같은 스크린 콘텐츠 소재에 대한 새로운 코딩 툴들의 조사를 원하고 있다. 스크린 콘텐츠에 대한 코딩 효율을 개선시키는 소정의 기술들이 아래에 설명된다. 코딩 효율에 있어서의 개선들은 전용 코딩 툴들로 스크린 콘텐츠의 특성들을 이용하는 것에 의해 달성될 수 있다. 스크린 콘텐츠 코딩을 위한 특정 툴들을 포함하여, HEVC 표준의 확장들이 본 명세서에 제공된다.
소정의 실시형태들이 본 명세서에서 HEVC 및/또는 H.264 표준들의 맥락에서 설명되지만, 당업자는 본 명세서에 개시된 시스템들 및 방법들이 임의의 적합한 비디오 코딩 표준에 적용가능할 수도 있다는 것을 인식할 수도 있다. 예를 들어, 본 명세서에 개시되는 실시형태들은 다음 표준들 중 하나 이상에 적용가능할 수도 있다: 스케일러블 및 멀티뷰 확장들을 포함하여, 국제 전기통신 연합 (ITU) 전기통신 표준화 부문 (ITU-T) H.261, 국제 표준화 기구/국제 전기기술 위원회 (ISO/IEC) MPEG-1 비주얼, ITU-T H.262 또는 ISO/IEC MPEG-2 비주얼, ITU-T H.263, ISO/IEC MPEG-4 비주얼 및 ITU-T H.264 (또한 ISO/IEC MPEG-4 AVC 라고도 알려짐). 또한, 본 개시물에서 설명되는 기법들은 장래에 개발되는 표준들의 부분이 될 수도 있다. 다시 말해, 본 개시물에서 설명되는 기법들은 이전에 개발된 비디오 코딩 표준들, 현재 개발 중인 비디오 코딩 표준들, 및 곧 다가올 비디오 코딩 표준들에 적용가능할 수도 있다.
HEVC 는 많은 관점들에서 이전 비디오 코딩 표준들의 프레임워크에 일반적으로 따른다. HEVC 에서의 예측의 유닛은 소정의 이전 비디오 코딩 표준들에서의 예측의 유닛들 (예를 들어, 매크로블록들) 과는 상이하다. 사실상, 매크로블록의 개념은 HEVC 에서는 소정의 이전 비디오 코딩 표준들에서 이해되는 바와 같이 존재하지 않는다. 매크로블록은, 다른 가능한 이익들 중에서도, 높은 유연성을 제공할 수도 있는 쿼드트리 스킴에 기초한 계층적 구조로 대체된다. 예를 들어, HEVC 스킴 내에서, 블록들의 3 개의 타입들, 즉, CU, PU, 및 변환 유닛 (TU) 이 정의된다. CU 는 구역 분할의 기본 유닛을 지칭할 수도 있다. CU 는 매크로블록의 개념과 유사한 것으로 간주될 수도 있지만, HEVC 는 CU들의 최대 사이즈를 제약하지 않고 콘텐츠 적응성을 개선시키기 위해 4 개의 동일 사이즈 CU들로의 재귀적 분할을 허용할 수도 있다. PU 는 인터/인트라 예측의 기본 유닛으로 간주될 수도 있고, 단일 PU 가 불규칙한 이미지 패턴들을 효과적으로 코딩하기 위해 다수의 임의적 형상 파티션들을 포함할 수도 있다. TU 는 변환의 기본 유닛으로 간주될 수도 있다. TU 는 PU 와는 독립적으로 정의될 수 있다; 그러나, TU 의 사이즈는 TU 가 속하는 CU 의 사이즈로 제한될 수도 있다. 세 가지 상이한 개념들로의 블록 구조의 이러한 분리는 각각의 유닛이 그 유닛의 각각의 역할에 따라 최적화되게 할 수도 있는데, 이는 개선된 코딩 효율을 발생시킬 수도 있다.
예시의 목적들만을 위해, 본 명세서에 개시되는 소정의 실시형태들은 비디오 데이터의 2 개의 계층들 (예를 들어, 기본 계층 (base layer) 과 같은 하위 계층, 및 향상 계층 (enhancement layer) 과 같은 상위 계층) 만을 포함하는 예들로 설명된다. 비디오 데이터의 "계층" 은 적어도 하나의 공통 특성, 예컨대 뷰, 프레임 레이트, 해상도 등을 갖는 픽처들의 시퀀스를 일반적으로 지칭할 수도 있다. 예를 들어, 계층이 멀티-뷰 비디오 데이터의 특정 뷰 (예를 들어, 관점) 와 연관된 비디오 데이터를 포함할 수도 있다. 다른 예로서, 계층이 스케일러블 비디오 데이터의 특정 계층과 연관된 비디오 데이터를 포함할 수도 있다. 따라서, 본 개시물은 비디오 데이터의 계층 및 뷰를 상호교환가능하게 지칭할 수도 있다. 즉, 비디오 데이터의 뷰가 비디오 데이터의 계층이라고 지칭될 수도 있고, 비디오 데이터의 계층이 비디오 데이터의 뷰라고 지칭될 수도 있다. 또한, 다중 계층 (multi-layer) 코덱 (또한 다중 계층 비디오 코더 또는 다중 계층 인코더-디코더라고도 지칭됨) 은 멀티뷰 코덱 또는 스케일러블 코덱 (예를 들어, MV-HEVC, 3D-HEVC, SHVC, 또는 다른 다중 계층 코딩 기법을 이용하여 비디오 데이터를 인코딩 및/또는 디코딩하도록 구성된 코덱) 을 공동으로 지칭할 수도 있다. 비디오 인코딩과 비디오 디코딩은 양쪽 모두가 비디오 코딩이라고 일반적으로 지칭될 수도 있다. 이러한 예들은 다수의 기본 및/또는 향상 계층들을 포함하는 구성들에 적용가능할 수도 있다는 것이 이해되어야 한다. 또한, 설명의 용이를 위해, 다음 개시물은 소정의 실시형태들에 관하여 "프레임들" 또는 "블록들" 이라는 용어들을 포함한다. 그러나, 이들 용어들은 제한하는 것으로 의도되지 않는다. 예를 들어, 아래에 설명되는 기법들은 임의의 적합한 비디오 유닛들, 예컨대 블록들 (예를 들어, CU, PU, TU, 매크로블록들 등), 슬라이스들, 프레임들 등에 이용될 수 있다.
비디오 코딩 표준들
디지털 이미지, 예컨대 비디오 이미지, TV 이미지, 스틸 이미지 또는 비디오 레코더 또는 컴퓨터에 의해 생성된 이미지는, 수평 및 수직 라인들에 배열된 픽셀들 또는 샘플들로 이루어질 수도 있다. 단일 이미지에서의 픽셀들의 개수는 통상적으로 수만개이다. 각각의 픽셀은 통상적으로 루미넌스 (luminance) 및 크로미넌스 (chrominance) 정보를 포함한다. 압축 없이, 이미지 인코더로부터 이미지 디코더로 전달될 정보의 순수한 양은 실시간 이미지 송신을 불가능하게 할 것이다. 송신될 정보의 양을 감소시키기 위해, 다수의 상이한 압축 방법들, 예컨대 JPEG, MPEG 및 H.263 표준들이 개발되었다.
비디오 코딩 표준들은 ITU-T H.261, ISO/IEC MPEG-1 비주얼, ITU-T H.262 또는 ISO/IEC MPEG-2 비주얼, ITU-T H.263, ISO/IEC MPEG-4 비주얼 및 ITU-T H.264 (또한 ISO/IEC MPEG-4 AVC 라고도 알려짐) 를, 스케일러블 및 멀리뷰 확장들을 포함하여, 포함한다.
또한, 비디오 코딩 표준, 즉 HEVC 는 ITU-T 비디오 코딩 전문가 그룹 (Video Coding Experts Group; VCEG) 과 ISO/IEC MPEG 의 비디오 코딩에 관한 합동 협력 팀 (Joint Collaboration Team on Video Coding; JCT-VC) 에 의해 개발되고 있다. HEVC 초안 10 에 대한 완전한 언급은 『문헌 JCTVC-L1003, Bross 등, "High Efficiency Video Coding (HEVC) Text Specification Draft 10", ITU-T SG16 WP3 과 ISO/IEC JTC1/SC29/WG11 의 비디오 코딩에 관한 합동 협력 팀 (JCT-VC), 12 차 회의: 스위스 제네바, 2013년 1월 14일 - 2013년 1월 23일』이다. HEVC 에 대한 멀티뷰 확장, 즉 MV-HEVC, 및 HEVC 에 대한 스케일러블 확장, 즉 SHVC 는, 각각 JCT-3V (ITU-T/ISO/IEC Joint Collaborative Team on 3D Video Coding Extension Development) 및 JCT-VC 에 의해 또한 개발되고 있다.
비디오 코딩 시스템
신규한 시스템들, 장치들, 및 방법들의 다양한 양태들이 첨부 도면들을 참조하여 이하 더 완전히 설명된다. 그러나, 본 개시물은 많은 상이한 형태들로 구현될 수도 있고 본 개시물 전반에 걸쳐 제시된 임의의 특정 구조 또는 기능으로 제한되는 것으로서 해석되어서는 안된다. 오히려, 이들 양태들이 제공되어 본 개시물이 철저하고 완전해지도록 하고, 당업자들에게 본 개시물의 범위를 충분히 전달하도록 한다. 본 명세서에서의 교시들에 기초하여, 당업자는 본 개시물의 범위가 본 명세서에 개시된 신규한 시스템들, 장치들, 및 방법들의 임의의 양태를, 본 개시물의 임의의 다른 양태와는 독립적으로 구현되든지 또는 그 임의의 다른 양태와 조합되든지 간에 커버하도록 의도된다는 것을 인식해야 한다. 예를 들어, 본 명세서에서 제시된 임의의 개수의 양태들을 이용하여 장치가 구현될 수도 있거나 또는 방법이 실시될 수도 있다. 또한, 본 개시물의 범위는 본 명세서에 제시된 본 개시물의 다양한 양태들에 부가적으로 또는 그 이외의 다른 구조, 기능성, 또는 구조 및 기능성을 이용하여 실시되는 장치 또는 방법을 커버하도록 의도된다. 본 명세서에 개시된 임의의 양태는 청구항의 하나 이상의 엘리먼트들에 의해 구현될 수도 있다는 것이 이해되어야 한다.
특정 양태들이 본 명세서에서 설명되지만, 이들 양태들의 많은 변형들 및 치환들은 본 개시물의 범위 내에 있다. 선호되는 양태들의 일부 이익들 및 이점들이 언급되지만, 본 개시물의 범위는 특정 이익들, 용도들 또는 목적들로 제한되는 것으로 의도되지 않는다. 오히려, 본 개시물의 양태들은 도면들에서 그리고 선호되는 양태들의 다음 설명에서 일부가 예로서 예시되는 상이한 무선 기술들, 시스템 구성들, 네트워크들, 및 송신 프로토콜들에 폭넓게 적용가능하도록 의도된다. 상세한 설명 및 도면들은 본 개시물을 제한하기보다는 단순히 예시할 뿐이고, 본 개시물의 범위는 첨부된 청구항들 및 그의 동등물들에 의해 정의된다.
첨부된 도면들이 예들을 예시한다. 첨부된 도면들에서 참조 부호들에 의해 나타낸 엘리먼트들은 다음 설명에서 유사한 참조 부호들에 의해 나타낸 엘리먼트들에 대응한다. 본 개시물에서, 서수 단어들 (예를 들어, "제 1", "제 2", "제 3" 등) 로 시작하는 명칭들을 갖는 엘리먼트들은 반드시 그 엘리먼트들이 특정 순서를 갖는다는 것을 의미하지는 않는다. 오히려, 그러한 서수 단어들은 동일한 또는 유사한 타입의 상이한 엘리먼트들을 지칭하기 위해 단순히 사용된다.
도 1a 는 본 개시물에서 설명되는 양태들에 따른 기법들을 활용할 수도 있는 예시적인 비디오 코딩 시스템 (10) 을 예시하는 블록도이다. 본 명세서에서 설명에 사용되는 바와 같이, "비디오 코더" 라는 용어는 비디오 인코더들 및 비디오 디코더들 양쪽 모두를 일반적으로 지칭한다. 본 개시물에서, "비디오 코딩" 또는 "코딩" 이라는 용어들은 비디오 인코딩 및 비디오 디코딩을 일반적으로 지칭할 수도 있다. 비디오 인코더들 및 비디오 디코더들에 부가적으로, 본 출원에서 설명되는 양태들은 트랜스코더들 (예를 들어, 비트스트림을 디코딩하고 다른 비트스트림을 재인코딩할 수 있는 디바이스들) 및 미들박스들 (예를 들어, 비트스트림을 변경, 변환, 및/또는 그렇지 않으면 조작할 수 있는 디바이스들) 과 같은 다른 관련된 디바이스들로 확장될 수도 있다.
도 1a 에 도시된 바와 같이, 비디오 코딩 시스템 (10) 은 목적지 디바이스 (14) 에 의해 추후에 디코딩될 인코딩된 비디오 데이터를 생성하는 소스 디바이스 (12) 를 포함한다. 도 1a 의 예에서, 소스 디바이스 (12) 및 목적지 디바이스 (14) 는 별개의 디바이스들을 구성한다. 그러나, 소스 디바이스 (12) 및 목적지 디바이스 (14) 는, 도 1b 의 예에 도시된 바와 같이, 동일한 디바이스 상에 있거나 또는 동일한 디바이스의 부분일 수도 있다는 것에 주목한다.
도 1a 를 다시 한번 참조하면, 소스 디바이스 (12) 및 목적지 디바이스 (14) 는 각각, 데스크톱 컴퓨터들, 노트북 (예를 들어, 랩톱) 컴퓨터들, 태블릿 컴퓨터들, 셋톱 박스들, 소위 "스마트" 폰들과 같은 전화 핸드셋들, 소위 "스마트" 패드들, 텔레비전들, 카메라들, 디스플레이 디바이스들, 디지털 미디어 플레이어들, 비디오 게이밍 콘솔들, 비디오 스트리밍 디바이스 등을 포함하는, 광범위한 디바이스들 중 임의의 것을 포함할 수도 있다. 다양한 실시형태들에서, 소스 디바이스 (12) 및 목적지 디바이스 (14) 는 무선 통신을 위해 구비될 수도 있다.
목적지 디바이스 (14) 는, 링크 (16) 를 통해, 디코딩될 인코딩된 비디오 데이터를 수신할 수도 있다. 링크 (16) 는 인코딩된 비디오 데이터를 소스 디바이스 (12) 로부터 목적지 디바이스 (14) 로 이동시키는 것이 가능한 임의의 타입의 매체 또는 디바이스를 포함할 수도 있다. 도 1a 의 예에서, 링크 (16) 는 소스 디바이스 (12) 로 하여금 인코딩된 비디오 데이터를 목적지 디바이스 (14) 에 실시간으로 송신할 수 있게 하는 통신 매체를 포함할 수도 있다. 인코딩된 비디오 데이터는 무선 통신 프로토콜과 같은 통신 표준에 따라 변조되고, 목적지 디바이스 (14) 에 송신될 수도 있다. 통신 매체는 임의의 무선 또는 유선 통신 매체, 예컨대, 무선 주파수 (RF) 스펙트럼 또는 하나 이상의 물리적 송신 라인들을 포함할 수도 있다. 통신 매체는 패킷 기반 네트워크, 예컨대, 로컬 영역 네트워크, 광역 네트워크, 또는 인터넷과 같은 글로벌 네트워크의 부분을 형성할 수도 있다. 통신 매체는 라우터들, 스위치들, 기지국들, 또는 소스 디바이스 (12) 로부터 목적지 디바이스 (14) 로의 통신을 용이하게 하는데 유용할 수도 있는 임의의 다른 장비를 포함할 수도 있다.
대안적으로, 인코딩된 데이터는 출력 인터페이스 (22) 로부터 저장 디바이스 (31) (옵션적으로 존재함) 로 출력될 수도 있다. 유사하게, 인코딩된 데이터는 목적지 디바이스 (14) 의, 예를 들어, 입력 인터페이스 (28) 에 의해 저장 디바이스 (31) 로부터 액세스될 수도 있다. 저장 디바이스 (31) 는 하드 드라이브, 플래시 메모리, 휘발성 또는 비휘발성 메모리, 또는 인코딩된 비디오 데이터를 저장하기 위한 임의의 다른 적합한 디지털 저장 매체들과 같은 다양한 분산된 또는 로컬로 액세스되는 데이터 저장 매체들 중 임의의 것을 포함할 수도 있다. 추가 예에서, 저장 디바이스 (31) 는 소스 디바이스 (12) 에 의해 생성된 인코딩된 비디오를 유지할 수도 있는 파일 서버 또는 다른 중간 저장 디바이스에 대응할 수도 있다. 목적지 디바이스 (14) 는 스트리밍 또는 다운로드를 통해 저장 디바이스 (31) 로부터의 저장된 비디오 데이터에 액세스할 수도 있다. 파일 서버는 인코딩된 비디오 데이터를 저장하고 그 인코딩된 비디오 데이터를 목적지 디바이스 (14) 에 송신하는 것이 가능한 임의의 타입의 서버일 수도 있다. 예시적인 파일 서버들은 웹 서버 (예를 들어, 웹사이트용), 파일 전송 프로토콜 (File Transfer Protocol; FTP) 서버, NAS (network attached storage) 디바이스들, 또는 로컬 디스크 드라이브를 포함한다. 목적지 디바이스 (14) 는 인터넷 연결을 포함한 임의의 표준 데이터 연결을 통해, 인코딩된 비디오 데이터에 액세스할 수도 있다. 이것은 파일 서버 상에 저장된 인코딩된 비디오 데이터에 액세스하기에 적합한, 무선 채널 (예를 들어, 무선 로컬 영역 네트워크 (wireless local area network; WLAN) 연결), 유선 연결 (예를 들어, 디지털 가입자 라인 (digital subscriber line; DSL), 케이블 모뎀 등), 또는 이들 양쪽의 조합을 포함할 수도 있다. 저장 디바이스 (31) 로부터의 인코딩된 비디오 데이터의 송신은 스트리밍 송신, 다운로드 송신, 또는 이들 양쪽의 조합일 수도 있다.
본 개시물의 기법들은 무선 애플리케이션들 또는 설정들로 제한되지 않는다. 이 기법들은 다양한 멀티미디어 애플리케이션들, 예컨대 공중경유 텔레비전 브로드캐스트들, 케이블 텔레비전 송신들, 위성 텔레비전 송신들, 예를 들어, 인터넷을 통한 스트리밍 비디오 송신들 (예를 들어, 하이퍼텍스트 전송 프로토콜 (Hypertext Transfer Protocol; HTTP) 을 통한 동적 적응적 스트리밍 등), 데이터 저장 매체 상의 저장을 위한 디지털 비디오의 인코딩, 데이터 저장 매체 상에 저장된 디지털 비디오의 디코딩, 또는 다른 애플리케이션들 중 임의의 것의 지원 하에서 비디오 코딩에 적용될 수도 있다. 일부 예들에서, 비디오 코딩 시스템 (10) 은 비디오 스트리밍, 비디오 플레이백, 비디오 브로드캐스팅, 및/또는 비디오 전화통신과 같은 애플리케이션들을 지원하기 위한 1-방향 또는 2-방향 비디오 송신을 지원하도록 구성될 수도 있다.
도 1a 의 예에서, 소스 디바이스 (12) 는 비디오 소스 (18), 비디오 인코더 (20) 및 출력 인터페이스 (22) 를 포함한다. 일부 경우들에서, 출력 인터페이스 (22) 는 변조기/복조기 (모뎀) 및/또는 송신기를 포함할 수도 있다. 소스 디바이스 (12) 에서, 비디오 소스 (18) 는 소스 예컨대 비디오 캡처 디바이스, 예를 들어, 비디오 카메라, 이전에 캡처된 비디오를 포함하는 비디오 아카이브, 비디오를 비디오 콘텐츠 제공자로부터 수신하기 위한 비디오 피드 인터페이스, 및/또는 소스 비디오로서 컴퓨터 그래픽 데이터를 생성하기 위한 컴퓨터 그래픽 시스템, 또는 이러한 소스들의 조합을 포함할 수도 있다. 하나의 예로서, 비디오 소스 (18) 가 비디오 카메라인 경우, 소스 디바이스 (12) 및 목적지 디바이스 (14) 는, 도 1b 의 예에 예시된 바와 같이, 소위 "카메라 폰들" 또는 "비디오 폰들" 을 형성할 수도 있다. 그러나, 본 개시물에서 설명되는 기법들은 일반적으로 비디오 코딩에 적용가능할 수도 있고, 무선 및/또는 유선 애플리케이션들에 적용될 수도 있다.
캡처된, 미리 캡처된, 또는 컴퓨터 생성된 비디오는 비디오 인코더 (20) 에 의해 인코딩될 수도 있다. 인코딩된 비디오 데이터는 소스 디바이스 (12) 의 출력 인터페이스 (22) 를 통해 목적지 디바이스 (14) 에 송신될 수도 있다. 인코딩된 비디오 데이터는 또한 (또는 대안적으로) 디코딩 및/또는 플레이백을 위해 목적지 디바이스 (14) 또는 다른 디바이스들에 의한 추후 액세스를 위해 저장 디바이스 (31) 상에 저장될 수도 있다. 도 1a 및 도 1b 에 예시된 비디오 인코더 (20) 는 도 2a 에 예시된 비디오 인코더 (20), 도 2b 에 예시된 비디오 인코더 (23), 또는 본 명세서에서 설명되는 임의의 다른 비디오 인코더를 포함할 수도 있다.
도 1a 의 예에서, 목적지 디바이스 (14) 는 입력 인터페이스 (28), 비디오 디코더 (30), 및 디스플레이 디바이스 (32) 를 포함한다. 일부 경우들에서, 입력 인터페이스 (28) 는 수신기 및/또는 모뎀을 포함할 수도 있다. 목적지 디바이스 (14) 의 입력 인터페이스 (28) 는 링크 (16) 를 통해 및/또는 저장 디바이스 (31) 로부터 인코딩된 비디오 데이터를 수신할 수도 있다. 링크 (16) 를 통해 통신된, 또는 저장 디바이스 (31) 상에 제공된, 인코딩된 비디오 데이터는, 비디오 데이터를 디코딩함에 있어서, 비디오 디코더 (30) 와 같은 비디오 디코더에 의한 이용을 위해 비디오 인코더 (20) 에 의해 생성된 다양한 신택스 엘리먼트들을 포함할 수도 있다. 이러한 신택스 엘리먼트들은, 통신 매체 상에 송신되거나, 저장 매체 상에 저장되거나, 또는 파일 서버 상에 저장되는 인코딩된 비디오 데이터에 포함될 수도 있다. 도 1a 및 도 1b 에 예시된 비디오 디코더 (30) 는 도 3a 에 예시된 비디오 디코더 (30), 도 3b 에 예시된 비디오 디코더 (33), 또는 본 명세서에서 설명되는 임의의 다른 비디오 디코더를 포함할 수도 있다.
디스플레이 디바이스 (32) 는 목적지 디바이스 (14) 와 통합되거나, 또는 그 외부에 있을 수도 있다. 일부 예들에서, 목적지 디바이스 (14) 는 통합된 디스플레이 디바이스를 포함할 수도 있고 또한 외부 디스플레이 디바이스와 인터페이싱하도록 구성될 수도 있다. 다른 예들에서, 목적지 디바이스 (14) 는 디스플레이 디바이스일 수도 있다. 일반적으로, 디스플레이 디바이스 (32) 는 디코딩된 비디오 데이터를 사용자에게 디스플레이하고, 다양한 디스플레이 디바이스들, 예컨대, 액정 디스플레이 (LCD), 플라즈마 디스플레이, 유기 발광 다이오드 (OLED) 디스플레이, 또는 다른 타입의 디스플레이 디바이스 중 임의의 것을 포함할 수도 있다.
관련된 양태들에서, 도 1b 는 소스 디바이스 (12) 및 목적지 디바이스 (14) 가 디바이스 (11) 상에 있거나 또는 그 디바이스의 부분인 예시적인 비디오 코딩 시스템 (10') 을 도시한다. 디바이스 (11) 는 전화기 핸드셋, 예컨대 "스마트" 폰 등일 수도 있다. 디바이스 (11) 는 소스 디바이스 (12) 및 목적지 디바이스 (14) 와 동작가능하게 통신하는 제어기/프로세서 디바이스 (13) (옵션적으로 존재함) 를 포함할 수도 있다. 도 1b 의 비디오 코딩 시스템 (10'), 및 그의 컴포넌트들은, 그 외에는 도 1a 의 비디오 코딩 시스템 (10), 및 그의 컴포넌트들과 유사하다.
비디오 인코더 (20) 와 비디오 디코더 (30) 는 비디오 압축 표준, 예컨대 HEVC 에 따라 동작할 수도 있고, HEVC 테스트 모델 (HEVC Test Model; HM) 을 준수할 수도 있다. 대안적으로, 비디오 인코더 (20) 및 비디오 디코더 (30) 는, MPEG-4, Part 10, AVC 라고 대안적으로 지칭되는 ITU-T H.264 표준과 같은 다른 사유 (proprietary) 또는 산업 표준들, 또는 이러한 표준들의 확장들에 따라 동작할 수도 있다. 그러나, 본 개시물의 기법들은 임의의 특정 코딩 표준으로 제한되지 않는다. 비디오 압축 표준들의 다른 예들은 MPEG-2 및 ITU-T H.263 을 포함한다.
도 1a 및 도 1b 의 예들에 도시되지 않았지만, 비디오 인코더 (20) 및 비디오 디코더 (30) 는 오디오 인코더 및 디코더와 각각 통합될 수도 있으며, 공통 데이터 스트림 또는 별개의 데이터 스트림들에서 오디오와 비디오 양쪽의 인코딩을 핸들링하기에 적절한 MUX-DEMUX 유닛들, 또는 다른 하드웨어 및 소프트웨어를 포함할 수도 있다. 적용가능하다면, 일부 예들에서, MUX-DEMUX 유닛들은 ITU H.223 멀티플렉서 프로토콜, 또는 다른 프로토콜들, 예컨대, 사용자 데이터그램 프로토콜 (UDP) 을 준수할 수도 있다.
비디오 인코더 (20) 및 비디오 디코더 (30) 각각은, 하나 이상의 마이크로프로세서들, 디지털 신호 프로세서 (DSP) 들, 주문형 집적 회로 (ASIC) 들, 필드 프로그래밍가능 게이트 어레이 (FPGA) 들, 이산 로직, 소프트웨어, 하드웨어, 펌웨어 또는 이들의 임의의 조합과 같은 다양한 적합한 인코더 회로부 중 임의의 것으로서 구현될 수도 있다. 이 기법들이 부분적으로 소프트웨어로 구현되면, 디바이스는 그 소프트웨어에 대한 명령들을 적합한 비일시적 컴퓨터 판독가능 매체에 저장할 수도 있고 그 명령들을 하드웨어로 하나 이상의 프로세서들을 이용하여 실행함으로써 본 개시물의 기법들을 수행할 수도 있다. 비디오 인코더 (20) 및 비디오 디코더 (30) 각각은 하나 이상의 인코더들 또는 디코더들에 포함될 수도 있고, 이들 중 어느 하나는 조합된 인코더/디코더의 부분으로서 각각의 디바이스에 통합될 수도 있다.
비디오 코딩 프로세스
위에서 간략히 언급된 바와 같이, 비디오 인코더 (20) 는 비디오 데이터를 인코딩한다. 비디오 데이터는 하나 이상의 픽처들을 포함할 수도 있다. 픽처들 각각은 비디오의 부분을 형성하는 스틸 이미지이다. 일부 경우들에서, 픽처는 비디오 "프레임" 이라고 지칭될 수도 있다. 비디오 인코더 (20) 가 비디오 데이터를 인코딩할 때, 비디오 인코더 (20) 는 비트스트림을 생성할 수도 있다. 비트스트림은 비디오 데이터의 코딩된 표현을 형성하는 비트들의 시퀀스를 포함할 수도 있다. 비트스트림은 코딩된 픽처들 및 연관된 데이터를 포함할 수도 있다. 코딩된 픽처는 픽처의 코딩된 표현이다.
비트스트림을 생성하기 위해, 비디오 인코더 (20) 는 비디오 데이터에서의 각각의 픽처에 대해 인코딩 동작들을 수행할 수도 있다. 비디오 인코더 (20) 가 픽처들에 대해 인코딩 동작들을 수행할 때, 비디오 인코더 (20) 는 일련의 코딩된 픽처들 및 연관된 데이터를 생성할 수도 있다. 연관된 데이터는 비디오 파라미터 세트 (video parameter set; VPS) 들, 시퀀스 파라미터 세트 (sequence parameter set; SPS) 들, 픽처 파라미터 세트 (picture parameter set; PPS) 들, 적응 파라미터 세트 (adaptation parameter set; APS) 들, 및 다른 신택스 구조들을 포함할 수도 있다. SPS 는 픽처들의 0 개 이상의 시퀀스들에 적용가능한 파라미터들을 포함할 수도 있다. PPS 는 0 개 이상의 픽처들에 적용가능한 파라미터들을 포함할 수도 있다. APS 는 0 개 이상의 픽처들에 적용가능한 파라미터들을 포함할 수도 있다. APS 에서의 파라미터들은 PPS 에서의 파라미터들보다 변화할 가능성이 더 많은 파라미터들일 수도 있다.
코딩된 픽처를 생성하기 위해, 비디오 인코더 (20) 는 픽처를 동일하게 사이징된 비디오 블록들로 파티셔닝할 수도 있다. 비디오 블록은 샘플들의 2 차원 어레이일 수도 있다. 비디오 블록들 각각은 트리블록과 연관된다. 일부 경우들에서, 트리블록은 최대 코딩 유닛 (largest coding unit; LCU) 이라고 지칭될 수도 있다. HEVC 의 트리블록들은 이전 표준들, 예컨대 H.264/AVC 의 매크로블록들과 대체로 유사할 수도 있다. 그러나, 트리블록이 특정 사이즈로 반드시 제한되는 것은 아니고 하나 이상의 코딩 유닛 (CU) 들을 포함할 수도 있다. 비디오 인코더 (20) 는, 트리블록들의 비디오 블록들을, CU들, 그에 의해 명칭 "트리블록들" 과 연관된 비디오 블록들로 파티셔닝하기 위해 쿼드트리 파티셔닝을 이용할 수도 있다.
일부 예들에서, 비디오 인코더 (20) 는 픽처를 복수의 슬라이스들로 파티셔닝할 수도 있다. 슬라이스들 각각은 정수 개수의 CU들을 포함할 수도 있다. 일부 경우들에서, 슬라이스는 정수 개수의 트리블록들을 포함한다. 다른 경우들에서, 슬라이스의 경계가 트리블록 내에 있을 수도 있다.
픽처에 대해 인코딩 동작을 수행하는 부분으로서, 비디오 인코더 (20) 는 픽처의 각각의 슬라이스에 대해 인코딩 동작들을 수행할 수도 있다. 비디오 인코더 (20) 가 슬라이스에 대해 인코딩 동작을 수행할 때, 비디오 인코더 (20) 는 그 슬라이스와 연관된 인코딩된 데이터를 생성할 수도 있다. 슬라이스와 연관된 인코딩된 데이터는 "코딩된 슬라이스" 라고 지칭될 수도 있다.
코딩된 슬라이스를 생성하기 위해, 비디오 인코더 (20) 는 슬라이스에서의 각각의 트리블록에 대해 인코딩 동작들을 수행할 수도 있다. 비디오 인코더 (20) 가 트리블록에 대해 인코딩 동작을 수행할 때, 비디오 인코더 (20) 는 코딩된 트리블록을 생성할 수도 있다. 코딩된 트리블록은 트리블록의 인코딩된 버전을 표현하는 데이터를 포함할 수도 있다.
비디오 인코더 (20) 가 코딩된 슬라이스를 생성할 때, 비디오 인코더 (20) 는 래스터 스캔 순서에 따라 슬라이스에서의 트리블록들에 대해 인코딩 동작들을 수행할 수도 있다 (예를 들어, 인코딩할 수도 있다). 예를 들어, 비디오 인코더 (20) 가 슬라이스에서의 트리블록들 각각을 인코딩할 때까지, 비디오 인코더 (20) 는 슬라이스에서의 트리블록들의 최상단 로우를 가로질러 좌에서 우로 진행한 후에, 트리블록들의 다음의 하위 로우를 가로질러 좌에서 우로 진행하는 등의 순서로 슬라이스의 트리블록들을 인코딩할 수도 있다.
래스터 스캔 순서에 따라 트리블록들을 인코딩한 결과로서, 주어진 트리블록의 상측 및 좌측의 트리블록들은 인코딩되었을 수도 있지만, 주어진 트리블록의 하측 및 우측의 트리블록들은 아직 인코딩되지 않았다. 그 결과, 비디오 인코더 (20) 는 주어진 트리블록을 인코딩할 때 주어진 트리블록의 상측 및 좌측의 트리블록들을 인코딩함으로써 생성된 정보에 액세스하는 것이 가능할 수도 있다. 그러나, 비디오 인코더 (20) 는 주어진 트리블록을 인코딩할 때 주어진 트리블록의 하측 및 우측의 트리블록들을 인코딩함으로써 생성된 정보에 액세스하는 것이 불가능할 수도 있다.
코딩된 트리블록을 생성하기 위해, 비디오 인코더 (20) 는 트리블록의 비디오 블록에 대한 쿼드트리 파티셔닝을 재귀적으로 수행하여 비디오 블록을 점진적으로 더 작은 비디오 블록들로 분할할 수도 있다. 더 작은 비디오 블록들 각각은 상이한 CU 와 연관될 수도 있다. 예를 들어, 비디오 인코더 (20) 는 트리블록의 비디오 블록을 4 개의 동일하게 사이징된 서브-블록들로 파티셔닝하고, 그 서브-블록들 중 하나 이상을 4 개의 동일하게 사이징된 서브-서브-블록들로 파티셔닝하는 것 등을 할 수도 있다. 파티셔닝된 CU 는, 비디오 블록이 다른 CU들과 연관된 비디오 블록들로 파티셔닝되는 CU 일 수도 있다. 비-파티셔닝된 CU 는, 비디오 블록이 다른 CU들과 연관된 비디오 블록들로 파티셔닝되지 않는 CU 일 수도 있다.
비트스트림에서의 하나 이상의 신택스 엘리먼트들은 비디오 인코더 (20) 가 트리블록의 비디오 블록을 파티셔닝할 수도 있는 최대 횟수를 나타낼 수도 있다. CU 의 비디오 블록은 형상이 정방형일 수도 있다. CU 의 비디오 블록의 사이즈 (예를 들어, CU 의 사이즈) 는 8x8 픽셀들부터 64x64 픽셀들 이상의 최대치를 갖는 트리블록의 비디오 블록의 사이즈 (예를 들어, 트리블록의 사이즈) 까지의 범위에 있을 수도 있다.
비디오 인코더 (20) 는 z-스캔 순서에 따라 트리블록의 각각의 CU 에 대해 인코딩 동작들을 수행할 수도 있다 (예를 들어, 인코딩할 수도 있다). 다시 말해, 비디오 인코더 (20) 는 상부좌측 CU, 상부우측 CU, 하부좌측 CU, 그리고 그 후에 하부우측 CU 를 그 순서로 인코딩할 수도 있다. 비디오 인코더 (20) 가 파티셔닝된 CU 에 대해 인코딩 동작을 수행할 때, 비디오 인코더 (20) 는 파티셔닝된 CU 의 비디오 블록의 서브-블록들과 연관된 CU들을 z-스캔 순서에 따라 인코딩할 수도 있다. 다시 말해, 비디오 인코더 (20) 는 상부좌측 서브-블록과 연관된 CU, 상부우측 서브-블록과 연관된 CU, 하부좌측 서브-블록과 연관된 CU, 그리고 그 후에 하부우측 서브-블록과 연관된 CU 를 그 순서로 인코딩할 수도 있다.
z-스캔 순서에 따라 트리블록의 CU들을 인코딩한 결과로서, 주어진 CU 의 상측, 상부-좌측, 상부-우측, 좌측, 및 하부-좌측의 CU들은 인코딩되었을 수도 있다. 주어진 CU 의 하측 및 우측의 CU들은 아직 인코딩되지 않았다. 그 결과, 비디오 인코더 (20) 는 주어진 CU 를 인코딩할 때 주어진 CU 에 이웃하는 일부 CU들을 인코딩함으로써 생성된 정보에 액세스하는 것이 가능할 수도 있다. 그러나, 비디오 인코더 (20) 는 주어진 CU 를 인코딩할 때 주어진 CU 에 이웃하는 다른 CU들을 인코딩함으로써 생성된 정보에 액세스하는 것이 불가능할 수도 있다.
비디오 인코더 (20) 가 비-파티셔닝된 CU 를 인코딩할 때, 비디오 인코더 (20) 는 그 CU 에 대해 하나 이상의 예측 유닛 (PU) 들을 생성할 수도 있다. CU 의 PU들 각각은 CU 의 비디오 블록 내의 상이한 비디오 블록과 연관될 수도 있다. 비디오 인코더 (20) 는 CU 의 각각의 PU 에 대해 예측된 비디오 블록을 생성할 수도 있다. PU 의 예측된 비디오 블록은 샘플들의 블록일 수도 있다. 비디오 인코더 (20) 는 PU 에 대한 예측된 비디오 블록을 생성하기 위해 인트라 예측 또는 인터 예측을 이용할 수도 있다.
비디오 인코더 (20) 가 PU 의 예측된 비디오 블록을 생성하기 위해 인트라 예측을 이용할 때, 비디오 인코더 (20) 는 PU 와 연관된 픽처의 디코딩된 샘플들에 기초하여 PU 의 예측된 비디오 블록을 생성할 수도 있다. 비디오 인코더 (20) 가 CU 의 PU들의 예측된 비디오 블록들을 생성하기 위해 인트라 예측을 이용하는 경우, CU 는 인트라 예측된 CU 이다. 비디오 인코더 (20) 가 PU 의 예측된 비디오 블록을 생성하기 위해 인터 예측을 이용할 때, 비디오 인코더 (20) 는 PU 와 연관된 픽처 이외의 하나 이상의 픽처들의 디코딩된 샘플들에 기초하여 PU 의 예측된 비디오 블록을 생성할 수도 있다. 비디오 인코더 (20) 가 CU 의 PU들의 예측된 비디오 블록들을 생성하기 위해 인터 예측을 이용하는 경우, CU 는 인터 예측된 CU 이다.
게다가, 비디오 인코더 (20) 가 PU 에 대한 예측된 비디오 블록을 생성하기 위해 인터 예측을 이용할 때, 비디오 인코더 (20) 는 PU 에 대한 모션 정보를 생성할 수도 있다. PU 에 대한 모션 정보는 PU 의 하나 이상의 참조 블록들을 나타낼 수도 있다. PU 의 각각의 참조 블록은 참조 픽처 내의 비디오 블록일 수도 있다. 참조 픽처는 PU 와 연관된 픽처 이외의 픽처일 수도 있다. 일부 경우들에서, PU 의 참조 블록은 PU 의 "참조 샘플" 이라고도 또한 지칭될 수도 있다. 비디오 인코더 (20) 는 PU 의 참조 블록들에 기초하여 PU 에 대한 예측된 비디오 블록을 생성할 수도 있다.
비디오 인코더 (20) 가 CU 의 하나 이상의 PU들에 대한 예측된 비디오 블록들을 생성한 후에, 비디오 인코더 (20) 는 CU 의 PU들에 대한 예측된 비디오 블록들에 기초하여 CU 에 대한 잔차 데이터를 생성할 수도 있다. CU 에 대한 잔차 데이터는 CU 의 PU들에 대한 예측된 비디오 블록들과 CU 의 오리지널 비디오 블록에서의 샘플들 사이의 차이들을 나타낼 수도 있다.
게다가, 비-파티셔닝된 CU 에 대해 인코딩 동작을 수행하는 부분으로서, 비디오 인코더 (20) 는 CU 의 잔차 데이터를 CU 의 변환 유닛 (TU) 들과 연관된 잔차 데이터의 하나 이상의 블록들 (예를 들어, 잔차 비디오 블록들) 로 파티셔닝하기 위해 CU 의 잔차 데이터에 대해 재귀적 쿼드트리 파티셔닝을 수행할 수도 있다. CU 의 각각의 TU 는 상이한 잔차 비디오 블록과 연관될 수도 있다.
비디오 인코더 (20) 는 TU들과 연관된 변환 계수 블록들 (예를 들어, 변환 계수들의 블록들) 을 생성하기 위해 TU들과 연관된 잔차 비디오 블록들에 하나 이상의 변환들을 적용할 수도 있다. 개념적으로, 변환 계수 블록은 변환 계수들의 2 차원 (2D) 매트릭스일 수도 있다.
변환 계수 블록을 생성한 후에, 비디오 인코더 (20) 는 변환 계수 블록에 대해 양자화 프로세스를 수행할 수도 있다. 양자화는 일반적으로, 변환 계수들을 표현하는데 이용된 데이터의 양을 가능하다면 감소시키기 위해 변환 계수들이 양자화되어 추가의 압축을 제공하는 프로세스를 지칭한다. 양자화 프로세스는 변환 계수들의 일부 또는 전부와 연관된 비트 심도를 감소시킬 수도 있다. 예를 들어, n-비트 변환 계수는 양자화 동안 m-비트 변환 계수로 버림 (round down) 될 수도 있고, 여기서 n 은 m 보다 더 크다.
비디오 인코더 (20) 는 각각의 CU 를 양자화 파라미터 (quantization parameter; QP) 값과 연관시킬 수도 있다. CU 와 연관된 QP 값은 비디오 인코더 (20) 가 CU 와 연관된 변환 계수 블록들을 양자화하는 방법을 결정할 수도 있다. 비디오 인코더 (20) 는 CU 와 연관된 QP 값을 조정함으로써 그 CU 와 연관된 변환 계수 블록들에 적용되는 양자화의 정도를 조정할 수도 있다.
비디오 인코더 (20) 가 변환 계수 블록을 양자화한 후에, 비디오 인코더 (20) 는 양자화된 변환 계수 블록에서의 변환 계수들을 표현하는 신택스 엘리먼트들의 세트들을 생성할 수도 있다. 비디오 인코더 (20) 는 엔트로피 인코딩 동작들, 예컨대 콘텍스트 적응 이진 산술 코딩 (Context Adaptive Binary Arithmetic Coding; CABAC) 동작들을 이들 신택스 엘리먼트들의 일부에 적용할 수도 있다. 콘텍스트 적응 가변 길이 코딩 (context-adaptive variable-length coding; CAVLC), 확률 간격 파티셔닝 엔트로피 (probability interval partitioning entropy; PIPE) 코딩, 또는 다른 이진 산술 코딩과 같은 다른 엔트로피 코딩 기법들이 또한 이용될 수 있다.
비디오 인코더 (20) 에 의해 생성된 비트스트림은 일련의 네트워크 추상화 계층 (NAL) 유닛들을 포함할 수도 있다. NAL 유닛들 각각은 NAL 유닛에서의 데이터의 타입의 표시 및 그 데이터를 포함하는 바이트들을 포함하는 신택스 구조일 수도 있다. 예를 들어, NAL 유닛은 비디오 파라미터 세트, 시퀀스 파라미터 세트, 픽처 파라미터 세트, 코딩된 슬라이스, 보충 향상 정보 (Supplemental Enhancement Information; SEI), 액세스 유닛 구분문자 (delimiter), 필러 (filler) 데이터, 또는 다른 타입의 데이터를 표현하는 데이터를 포함할 수도 있다. NAL 유닛에서의 데이터는 다양한 신택스 구조들을 포함할 수도 있다.
비디오 디코더 (30) 는 비디오 인코더 (20) 에 의해 생성된 비트스트림을 수신할 수도 있다. 그 비트스트림은 비디오 인코더 (20) 에 의해 인코딩된 비디오 데이터의 코딩된 표현을 포함할 수도 있다. 비디오 디코더 (30) 가 비트스트림을 수신할 때, 비디오 디코더 (30) 는 그 비트스트림에 대해 파싱 동작을 수행할 수도 있다. 비디오 디코더 (30) 가 파싱 동작을 수행할 때, 비디오 디코더 (30) 는 비트스트림으로부터 신택스 엘리먼트들을 추출할 수도 있다. 비디오 디코더 (30) 는 비트스트림으로부터 추출된 신택스 엘리먼트들에 기초하여 비디오 데이터의 픽처들을 재구성할 수도 있다. 신택스 엘리먼트들에 기초하여 비디오 데이터를 재구성하기 위한 프로세스는 일반적으로 그 신택스 엘리먼트들을 생성하기 위해 비디오 인코더 (20) 에 의해 수행된 프로세스와 상반될 수도 있다.
비디오 디코더 (30) 가 CU 와 연관된 신택스 엘리먼트들을 추출한 후에, 비디오 디코더 (30) 는 그 신택스 엘리먼트들에 기초하여 CU 의 PU들에 대한 예측된 비디오 블록들을 생성할 수도 있다. 또한, 비디오 디코더 (30) 는 CU 의 TU들과 연관된 변환 계수 블록들을 역 양자화할 수도 있다. 비디오 디코더 (30) 는 CU 의 TU들과 연관된 잔차 비디오 블록들을 재구성하기 위해 변환 계수 블록들에 대해 역 변환들을 수행할 수도 있다. 예측된 비디오 블록들을 생성하고 잔차 비디오 블록들을 재구성한 후에, 비디오 디코더 (30) 는 예측된 비디오 블록들 및 잔차 비디오 블록들에 기초하여 CU 의 비디오 블록을 재구성할 수도 있다. 이러한 방법으로, 비디오 디코더 (30) 는 비트스트림에서의 신택스 엘리먼트들에 기초하여 CU들의 비디오 블록들을 재구성할 수도 있다.
비디오 인코더
도 2a 는 본 개시물에서 설명되는 양태들에 따른 기법들을 구현할 수도 있는 비디오 인코더 (20) 의 예를 예시하는 블록도이다. 비디오 인코더 (20) 는 비디오 프레임의 단일 계층 (single layer) 을, 예컨대 HEVC 에 대해, 프로세싱하도록 구성될 수도 있다. 추가로, 비디오 인코더 (20) 는 본 개시물의 기법들 중 임의의 것 또는 모두를 수행하도록 구성될 수도 있다. 일부 예들에서, 본 개시물에서 설명되는 기법들은 비디오 인코더 (20) 의 다양한 컴포넌트들 중에서 공유될 수도 있다. 일부 예들에서, 부가적으로 또는 대안적으로, 프로세서 (미도시) 는 본 개시물에서 설명되는 기법들 중 임의의 것 또는 모두를 수행하도록 구성될 수도 있다.
설명의 목적들을 위해, 본 개시물은 HEVC 코딩의 맥락에서 비디오 인코더 (20) 를 설명한다. 그러나, 본 개시물의 기법들은 다른 코딩 표준들 또는 방법들에 적용가능할 수도 있다. 도 2a 에 도시된 예는 단일 계층 코덱을 위한 것이다. 그러나, 도 2b 에 관해 추가로 설명되는 바와 같이, 비디오 인코더 (20) 의 일부 또는 전부는 다중 계층 코덱의 프로세싱을 위해 복제될 수도 있다.
비디오 인코더 (20) 는 비디오 슬라이스들 내의 비디오 블록들의 인트라-코딩 및 인터-코딩을 수행할 수도 있다. 인트라 코딩은 주어진 비디오 프레임 또는 픽처 내의 비디오에서 공간 리던던시를 감소시키거나 또는 제거하기 위해 공간 예측에 의존한다. 인터-코딩은 비디오 시퀀스의 인접 프레임들 또는 픽처들 내의 비디오에서 시간 리던던시를 감소시키거나 또는 제거하기 위해 시간 예측에 의존한다. 인트라-모드 (I 모드) 는 몇몇 공간 기반 압축 모드들 중 임의의 코딩 모드를 지칭할 수도 있다. 단방향 예측 (P 모드) 또는 양방향 예측 (B 모드) 과 같은 인터-모드들은 몇몇 시간 기반 코딩 모드들 중 임의의 코딩 모드를 지칭할 수도 있다.
도 2a 의 예에서, 비디오 인코더 (20) 는 복수의 기능성 컴포넌트들을 포함한다. 비디오 인코더 (20) 의 기능성 컴포넌트들은 예측 프로세싱 유닛 (100), 잔차 생성 유닛 (102), 변환 프로세싱 유닛 (104), 양자화 유닛 (106), 역 양자화 유닛 (108), 역 변환 유닛 (110), 재구성 유닛 (112), 필터 유닛 (113), 디코딩된 픽처 버퍼 (114), 및 엔트로피 인코딩 유닛 (116) 을 포함한다. 예측 프로세싱 유닛 (100) 은 인터 예측 유닛 (121), 모션 추정 유닛 (122), 모션 보상 유닛 (124), 인트라 예측 유닛 (126), 및 인터-계층 예측 유닛 (128) 을 포함한다. 다른 예들에서, 비디오 인코더 (20) 는 더 많거나, 더 적거나, 또는 상이한 기능성 컴포넌트들을 포함할 수도 있다. 게다가, 모션 추정 유닛 (122) 및 모션 보상 유닛 (124) 은 고도로 통합될 수도 있지만, 도 2a 의 예에서 설명의 목적들을 위해 개별적으로 표현된다.
비디오 인코더 (20) 는 비디오 데이터를 수신할 수도 있다. 비디오 인코더 (20) 는 다양한 소스들로부터 비디오 데이터를 수신할 수도 있다. 예를 들어, 비디오 인코더 (20) 는 비디오 소스 (18) (예를 들어, 도 1a 또는 도 1b 에서 도시됨) 또는 다른 소스로부터 비디오 데이터를 수신할 수도 있다. 비디오 데이터는 일련의 픽처들을 표현할 수도 있다. 비디오 데이터를 인코딩하기 위해, 비디오 인코더 (20) 는 픽처들 각각에 대해 인코딩 동작을 수행할 수도 있다. 픽처에 대해 인코딩 동작을 수행하는 부분으로서, 비디오 인코더 (20) 는 픽처의 각각의 슬라이스에 대해 인코딩 동작들을 수행할 수도 있다. 슬라이스에 대해 인코딩 동작을 수행하는 부분으로서, 비디오 인코더 (20) 는 그 슬라이스에서의 트리블록들에 대해 인코딩 동작들을 수행할 수도 있다.
트리블록에 대해 인코딩 동작을 수행하는 부분으로서, 예측 프로세싱 유닛 (100) 은 비디오 블록을 점진적으로 더 작은 비디오 블록들로 분할하기 위해 트리블록의 비디오 블록에 대해 쿼드트리 파티셔닝을 수행할 수도 있다. 더 작은 비디오 블록들 각각은 상이한 CU 와 연관될 수도 있다. 예를 들어, 예측 프로세싱 유닛 (100) 은 트리블록의 비디오 블록을 4 개의 동일하게 사이징된 서브-블록들로 파티셔닝하고, 그 서브-블록들 중 하나 이상을 4 개의 동일하게 사이징된 서브-서브-블록들로 파티셔닝하는 것 등을 할 수도 있다.
CU들과 연관된 비디오 블록들의 사이즈들은 8x8 샘플들로부터 64x64 샘플들 이상의 최대치를 갖는 트리블록의 사이즈까지의 범위에 있을 수도 있다. 본 개시물에서, "NxN" 및 "N×N" 은 수직 및 수평 치수들의 관점에서 비디오 블록의 샘플 치수들, 예를 들어, 16x16 샘플들 또는 16×16 샘플들을 지칭하기 위해 상호교환가능하게 사용될 수도 있다. 일반적으로, 16x16 비디오 블록은 수직 방향의 16 개 샘플들 (y = 16) 과 수평 방향의 16 개 샘플들 (x = 16) 을 갖는다. 마찬가지로, NxN 블록은 일반적으로 수직 방향의 N 개 샘플들과 수평 방향의 N 개 샘플들을 가지며, 여기서 N 은 음이 아닌 정수 값을 표현한다.
게다가, 트리블록에 대해 인코딩 동작을 수행하는 부분으로서, 예측 프로세싱 유닛 (100) 은 트리블록에 대해 계층적 쿼드트리 데이터 구조를 생성할 수도 있다. 예를 들어, 트리블록은 쿼드트리 데이터 구조의 루트 노드에 대응할 수도 있다. 예측 프로세싱 유닛 (100) 이 트리블록의 비디오 블록을 4 개의 서브-블록들로 파티셔닝하는 경우, 루트 노드는 쿼드트리 데이터 구조에서 4 개의 자식 노드들을 갖는다. 자식 노드들 각각은 서브-블록들 중 하나의 서브-블록과 연관된 CU 에 대응한다. 예측 프로세싱 유닛 (100) 이 서브-블록들 중 하나를 4 개의 서브-서브-블록들로 파티셔닝하는 경우, 서브-블록과 연관된 CU 에 대응하는 노드는 서브-서브-블록들 중 하나의 서브-서브-블록과 연관된 CU 에 각각이 대응하는 4 개의 자식 노드들을 가질 수도 있다.
쿼드트리 데이터 구조의 각각의 노드는 대응하는 트리블록 또는 CU 에 대한 신택스 데이터 (예를 들어, 신택스 엘리먼트들) 를 포함할 수도 있다. 예를 들어, 쿼드트리에서의 노드가 그 노드에 대응하는 CU 의 비디오 블록이 4 개의 서브-블록들로 파티셔닝 (즉, 분할) 되는지 여부를 나타내는 분할 플래그를 포함할 수도 있다. CU 에 대한 신택스 엘리먼트들은 재귀적으로 정의될 수도 있고, CU 의 비디오 블록이 서브-블록들로 분할되는지 여부에 의존할 수도 있다. 비디오 블록이 파티셔닝되지 않는 CU 는 쿼드트리 데이터 구조에서의 리프 (leaf) 노드에 대응할 수도 있다. 코딩된 트리블록은 대응하는 트리블록에 대한 쿼드트리 데이터 구조에 기초한 데이터를 포함할 수도 있다.
비디오 인코더 (20) 는 트리블록의 각각의 비-파티셔닝된 CU 에 대해 인코딩 동작들을 수행할 수도 있다. 비디오 인코더 (20) 가 비-파티셔닝된 CU 에 대해 인코딩 동작을 수행할 때, 비디오 인코더 (20) 는 비-파티셔닝된 CU 의 인코딩된 표현을 표현하는 데이터를 생성한다.
CU 에 대해 인코딩 동작을 수행하는 부분으로서, 예측 프로세싱 유닛 (100) 은 CU 의 하나 이상의 PU들 중에서 CU 의 비디오 블록을 파티셔닝할 수도 있다. 비디오 인코더 (20) 및 비디오 디코더 (30) 는 다양한 PU 사이즈들을 지원할 수도 있다. 특정 CU 의 사이즈가 2Nx2N 이라고 가정하면, 비디오 인코더 (20) 및 비디오 디코더 (30) 는 2Nx2N 또는 NxN 의 PU 사이즈들, 및 2Nx2N, 2NxN, Nx2N, NxN, 2NxnU, nLx2N, nRx2N, 또는 유사한 것의 대칭적 PU 사이즈들에서의 인터 예측을 지원할 수도 있다. 비디오 인코더 (20) 및 비디오 디코더 (30) 는 2NxnU, 2NxnD, nLx2N, 및 nRx2N 의 PU 사이즈들에 대한 비대칭 파티셔닝을 또한 지원할 수도 있다. 일부 예들에서, 예측 프로세싱 유닛 (100) 은 CU 의 비디오 블록의 측면들과 직각들로 만나지 않는 경계를 따르는 CU 의 PU들 중에서 CU 의 비디오 블록을 파티셔닝하기 위해 기하학적 파티셔닝을 수행할 수도 있다.
인터 예측 유닛 (121) 은 CU 의 각각의 PU 에 대해 인터 예측을 수행할 수도 있다. 인터 예측은 시간적 압축을 제공할 수도 있다. PU 에 대해 인터 예측을 수행하기 위해, 모션 추정 유닛 (122) 은 PU 에 대한 모션 정보를 생성할 수도 있다. 모션 보상 유닛 (124) 은 CU 와 연관된 픽처 이외의 픽처들 (예를 들어, 참조 픽처들) 의 모션 정보 및 디코딩된 샘플들에 기초하여 PU 에 대한 예측된 비디오 블록을 생성할 수도 있다. 본 개시물에서, 모션 보상 유닛 (124) 에 의해 생성되는 예측된 비디오 블록은 인터 예측된 비디오 블록이라고 지칭될 수도 있다.
슬라이스들은 I 슬라이스들, P 슬라이스들, 또는 B 슬라이스들일 수도 있다. 모션 추정 유닛 (122) 및 모션 보상 유닛 (124) 은 CU 의 PU 가 I 슬라이스에 있는지, P 슬라이스에 있는지, 또는 B 슬라이스에 있는지 여부에 의존하여 그 PU 에 대해 상이한 동작들을 수행할 수도 있다. I 슬라이스에서, 모든 PU들이 인트라 예측된다. 그에 의해, PU 가 I 슬라이스에 있는 경우, 모션 추정 유닛 (122) 및 모션 보상 유닛 (124) 은 PU 에 대해 인터 예측을 수행하지 않는다.
PU 가 P 슬라이스에 있는 경우, PU 를 포함하는 픽처는 " 리스트 0" 이라고 지칭되는 참조 픽처들의 리스트와 연관된다. 리스트 0 에서의 참조 픽처들 각각은 다른 픽처들의 인터 예측을 위해 이용될 수도 있는 샘플들을 포함한다. 모션 추정 유닛 (122) 이 P 슬라이스에서의 PU 에 관해 모션 추정 동작을 수행할 때, 모션 추정 유닛 (122) 은 PU 에 대한 참조 블록에 대해 리스트 0 에서의 참조 픽처들을 탐색할 수도 있다. PU 의 참조 블록은 PU 의 비디오 블록에서의 샘플들에 가장 가깝게 대응하는 샘플들의 세트, 예를 들어, 샘플들의 블록일 수도 있다. 모션 추정 유닛 (122) 은 참조 픽처에서의 샘플들의 세트가 PU 의 비디오 블록에서의 샘플들에 얼마나 가깝게 대응하는지를 결정하기 위해 다양한 메트릭들을 이용할 수도 있다. 예를 들어, 모션 추정 유닛 (122) 은 절대 차이 합 (sum of absolute difference; SAD), 제곱 차이 합 (sum of square difference; SSD), 또는 다른 차이 메트릭들에 의해 참조 픽처에서의 샘플들의 세트가 PU 의 비디오 블록에서의 샘플들에 얼마나 가깝게 대응하는지를 결정할 수도 있다.
P 슬라이스에서 PU 의 참조 블록을 식별한 후에, 모션 추정 유닛 (122) 은 참조 블록을 포함하는 리스트 0 에서의 참조 픽처를 나타내는 참조 인덱스, 및 PU 와 참조 블록 사이의 공간적 변위를 나타내는 모션 벡터를 생성할 수도 있다. 다양한 예들에서, 모션 추정 유닛 (122) 은 모션 벡터들을 가변하는 정밀도들로 생성할 수도 있다. 예를 들어, 모션 추정 유닛 (122) 은 1/4 샘플 정밀도, 1/8 샘플 정밀도, 또는 다른 분수 (fractional) 샘플 정밀도로 모션 벡터들을 생성할 수도 있다. 분수 샘플 정밀도의 경우, 참조 블록 값들은 참조 픽처에서 정수-포지션 샘플 값들로부터 보간될 수도 있다. 모션 추정 유닛 (122) 은 참조 인덱스 및 모션 벡터를 PU 의 모션 정보로서 출력할 수도 있다. 모션 보상 유닛 (124) 은 PU 의 모션 정보에 의해 식별되는 참조 블록에 기초하여 PU 의 예측된 비디오 블록을 생성할 수도 있다.
PU 가 B 슬라이스에 있는 경우, PU 를 포함하는 픽처는 "리스트 0" 및 "리스트 1" 이라고 지칭되는, 참조 픽처들의 2 개의 리스트들과 연관될 수도 있다. 일부 예들에서, B 슬라이스를 포함하는 픽처는 리스트 0 및 리스트 1 의 조합인 리스트 조합과 연관될 수도 있다.
게다가, PU 가 B 슬라이스에 있는 경우, 모션 추정 유닛 (122) 은 PU 에 대해 단방향 예측 또는 양방향 예측을 수행할 수도 있다. 모션 추정 유닛 (122) 이 PU 에 대해 단방향 예측을 수행할 때, 모션 추정 유닛 (122) 은 PU 에 대한 참조 블록에 대해 리스트 0 또는 리스트 1 에서의 참조 픽처들을 탐색할 수도 있다. 모션 추정 유닛 (122) 은 그 후에 참조 블록을 포함하는 리스트 0 또는 리스트 1 에서의 참조 픽처를 나타내는 참조 인덱스, 및 PU 와 참조 블록 사이의 공간적 변위를 나타내는 모션 벡터를 생성할 수도 있다. 모션 추정 유닛 (122) 은 참조 인덱스, 예측 방향 표시자, 및 모션 벡터를 PU 의 모션 정보로서 출력할 수도 있다. 예측 방향 표시자는 참조 인덱스가 리스트 0 에서의 참조 픽처인지 또는 리스트 1 에서의 참조 픽처인지 여부를 나타낼 수도 있다. 모션 보상 유닛 (124) 은 PU 의 모션 정보에 의해 나타낸 참조 블록에 기초하여 PU 의 예측된 비디오 블록을 생성할 수도 있다.
모션 추정 유닛 (122) 이 PU 에 대한 양방향 예측을 수행할 때, 모션 추정 유닛 (122) 은 PU 에 대한 참조 블록에 대해 리스트 0 에서의 참조 픽처들을 탐색할 수도 있고 또한 PU 에 대한 다른 참조 블록에 대해 리스트 1 에서의 참조 픽처들을 탐색할 수도 있다. 모션 추정 유닛 (122) 은 그 후에 참조 블록들을 포함하는 리스트 0 및 리스트 1 에서의 참조 픽처들을 나타내는 참조 인덱스들, 및 참조 블록들과 PU 사이의 공간적 변위들을 나타내는 모션 벡터들을 생성할 수도 있다. 모션 추정 유닛 (122) 은 PU 의 참조 인덱스들 및 모션 벡터들을 PU 의 모션 정보로서 출력할 수도 있다. 모션 보상 유닛 (124) 은 PU 의 모션 정보에 의해 나타낸 참조 블록들에 기초하여 PU 의 예측된 비디오 블록을 생성할 수도 있다.
일부 경우들에서, 모션 추정 유닛 (122) 은 PU 에 대한 모션 정보의 전체 세트를 엔트로피 인코딩 유닛 (116) 으로 출력하지 않는다. 오히려, 모션 추정 유닛 (122) 은 다른 PU 의 모션 정보에 관련해서 PU 의 모션 정보를 시그널링할 수도 있다. 예를 들어, 모션 추정 유닛 (122) 은 PU 의 모션 정보가 이웃 PU 의 모션 정보와 충분히 유사하다고 결정할 수도 있다. 이 예에서, 모션 추정 유닛 (122) 은, PU 가 이웃 PU 와 동일한 모션 정보를 갖는다는 것을 비디오 디코더 (30) 에게 나타내는 값을, PU 와 연관된 신택스 구조에서, 나타낼 수도 있다. 다른 예에서, 모션 추정 유닛 (122) 은, PU 와 연관된 신택스 구조에서, 이웃 PU 와 모션 벡터 차이 (MVD) 를 식별할 수도 있다. 모션 벡터 차이는 PU 의 모션 벡터와 나타낸 이웃 PU 의 모션 벡터 사이의 차이를 나타낸다. 비디오 디코더 (30) 는 나타낸 이웃 PU 의 모션 벡터 및 모션 벡터 차이를 이용하여 PU 의 모션 벡터를 결정할 수도 있다. 제 2 PU 의 모션 정보를 시그널링할 때 제 1 PU 의 모션 정보를 참조함으로써, 비디오 인코더 (20) 는 더 적은 비트들을 이용하여 제 2 PU 의 모션 정보를 시그널링하는 것이 가능할 수도 있다.
CU 에 대해 인코딩 동작을 수행하는 부분으로서, 인트라 예측 유닛 (126) 은 CU 의 PU들에 대해 인트라 예측을 수행할 수도 있다. 인트라 예측은 공간적 압축을 제공할 수도 있다. 인트라 예측 유닛 (126) 이 PU 에 대해 인트라 예측을 수행할 때, 인트라 예측 유닛 (126) 은 PU 에 대한 예측 데이터를 동일한 픽처의 다른 PU들의 디코딩된 샘플들에 기초하여 생성할 수도 있다. PU 에 대한 예측 데이터는 예측된 비디오 블록 및 다양한 신택스 엘리먼트들을 포함할 수도 있다. 인트라 예측 유닛 (126) 은 I 슬라이스들, P 슬라이스들, 및 B 슬라이스들에서의 PU들에 대해 인트라 예측을 수행할 수도 있다.
PU 에 대해 인트라 예측을 수행하기 위해, 인트라 예측 유닛 (126) 은 PU 에 대한 예측 데이터의 다수의 세트들을 생성하기 위해 다수의 인트라 예측 모드들을 이용할 수도 있다. 인트라 예측 유닛 (126) 이 PU 에 대한 예측 데이터의 세트를 생성하기 위해 인트라 예측 모드를 이용할 때, 인트라 예측 유닛 (126) 은 이웃 PU들의 비디오 블록들로부터의 샘플들을 인트라 예측 모드와 연관된 방향 및/또는 구배 (gradient) 에서 PU 의 비디오 블록을 가로질러 확장할 수도 있다. PU들, CU들, 및 트리블록들에 대해 좌측에서 우측으로, 상측에서 하측으로의 인코딩 순서를 가정하면, 이웃 PU들은 PU 의 상측, 상부 우측, 상부 좌측, 또는 좌측에 있을 수도 있다. 인트라 예측 유닛 (126) 은 PU 의 사이즈에 의존하여 다양한 개수의 인트라 예측 모드들, 예를 들어, 33 개의 방향성 인트라 예측 모드들을 이용할 수도 있다.
예측 프로세싱 유닛 (100) 은 PU 에 대한 예측 데이터를 PU 에 대한 모션 보상 유닛 (124) 에 의해 생성된 예측 데이터 또는 PU 에 대한 인트라 예측 유닛 (126) 에 의해 생성된 예측 데이터 중에서 선택할 수도 있다. 일부 예들에서, 예측 프로세싱 유닛 (100) 은 예측 데이터의 세트들의 레이트/왜곡 메트릭들에 기초하여 PU 에 대한 예측 데이터를 선택한다.
예측 프로세싱 유닛 (100) 이 인트라 예측 유닛 (126) 에 의해 생성된 예측 데이터를 선택하는 경우, 예측 프로세싱 유닛 (100) 은 PU들에 대한 예측 데이터를 생성하는데 이용했던 인트라 예측 모드, 예를 들어, 선택된 인트라 예측 모드를 시그널링할 수도 있다. 예측 프로세싱 유닛 (100) 은 선택된 인트라 예측 모드를 다양한 방법들로 시그널링할 수도 있다. 예를 들어, 선택된 인트라 예측 모드가 이웃 PU 의 인트라 예측 모드와 동일할 가능성이 있을 수도 있다. 다시 말해, 이웃 PU 의 인트라 예측 모드는 현재 PU 에 대한 가장 가능성있는 모드일 수도 있다. 따라서, 예측 프로세싱 유닛 (100) 은 선택된 인트라 예측 모드가 이웃 PU 의 인트라 예측 모드와 동일하다는 것을 나타내는 신택스 엘리먼트를 생성할 수도 있다.
위에서 논의된 바와 같이, 비디오 인코더 (20) 는 인터-계층 예측 유닛 (128) 을 포함할 수도 있다. 인터-계층 예측 유닛 (128) 은 SHVC 에서 이용가능한 하나 이상의 상이한 계층들 (예를 들어, 기본 또는 참조 계층) 을 이용하여 현재 블록 (예를 들어, EL 에서의 현재 블록) 을 예측하도록 구성된다. 이러한 예측은 인터-계층 예측이라고 지칭될 수도 있다. 인터-계층 예측 유닛 (128) 은 인터-계층 리던던시를 감소시키는 예측 방법들을 활용하여, 그에 의해 코딩 효율을 개선시키고 연산 리소스 요건들을 감소시킨다. 인터-계층 예측의 일부 예들은 인터-계층 인트라 예측, 인터-계층 모션 예측, 및 인터-계층 잔차 예측을 포함한다. 인터-계층 인트라 예측은 향상 계층에서 현재 블록을 예측하기 위해 기본 계층에서의 병치된 블록들의 재구성물을 이용한다. 인터-계층 모션 예측은 향상 계층에서 모션을 예측하기 위해 기본 계층의 모션 정보를 이용한다. 인터-계층 잔차 예측은 향상 계층의 잔차를 예측하기 위해 기본 계층의 잔차를 이용한다.
예측 프로세싱 유닛 (100) 이 CU 의 PU들에 대한 예측 데이터를 선택한 후에, 잔차 생성 유닛 (102) 은 CU 의 비디오 블록으로부터 CU 의 PU들의 예측된 비디오 블록들을 감산함으로써 (예를 들어, 마이너스 부호로 나타내어짐) CU 에 대한 잔차 데이터를 생성할 수도 있다. CU 의 잔차 데이터는 CU 의 비디오 블록에서의 샘플들의 상이한 샘플 컴포넌트들에 대응하는 2D 잔차 비디오 블록들을 포함할 수도 있다. 예를 들어, 잔차 데이터는 CU 의 PU들의 예측된 비디오 블록들에서의 샘플들의 루미넌스 컴포넌트들과 CU 의 오리지널 비디오 블록에서의 샘플들의 루미넌스 컴포넌트들 사이의 차이들에 대응하는 잔차 비디오 블록을 포함할 수도 있다. 또한, CU 의 잔차 데이터는 CU 의 PU들의 예측된 비디오 블록들에서의 샘플들의 크로미넌스 컴포넌트들과 CU 의 오리지널 비디오 블록에서의 샘플들의 크로미넌스 컴포넌트들 사이의 차이들에 대응하는 잔차 비디오 블록들을 포함할 수도 있다.
예측 프로세싱 유닛 (100) 은 CU 의 잔차 비디오 블록들을 서브-블록들로 파티셔닝하기 위해 쿼드트리 파티셔닝을 수행할 수도 있다. 각각의 미분할된 잔차 비디오 블록은 CU 의 상이한 TU 와 연관될 수도 있다. CU 의 TU들과 연관된 잔차 비디오 블록들의 사이즈들 및 포지션들은 그 CU 의 PU들과 연관된 비디오 블록들의 사이즈들 및 포지션들에 기초할 수도 있거나 또는 기초하지 않을 수도 있다. "잔차 쿼드 트리" (residual quad tree; RQT) 로서 알려진 쿼드트리 구조가 잔차 비디오 블록들 각각과 연관된 노드들을 포함할 수도 있다. CU 의 TU들은 RQT 의 리프 노드들에 대응할 수도 있다.
변환 프로세싱 유닛 (104) 은 하나 이상의 변환들을 TU 와 연관된 잔차 비디오 블록에 적용하는 것에 의해 CU 의 각각의 TU 에 대한 하나 이상의 변환 계수 블록들을 생성할 수도 있다. 변환 계수 블록들 각각은 변환 계수들의 2D 매트릭스일 수도 있다. 변환 프로세싱 유닛 (104) 은 다양한 변환들을 TU 와 연관된 잔차 비디오 블록에 적용할 수도 있다. 예를 들어, 변환 프로세싱 유닛 (104) 은 이산 코사인 변환 (discrete cosine transform; DCT), 방향성 변환, 또는 개념적으로 유사한 변환을 TU 와 연관된 잔차 비디오 블록에 적용할 수도 있다.
변환 프로세싱 유닛 (104) 이 TU 와 연관된 변환 계수 블록을 생성한 후에, 양자화 유닛 (106) 은 변환 계수 블록에서의 변환 계수들을 양자화할 수도 있다. 양자화 유닛 (106) 은 CU 와 연관된 QP 값에 기초하여 CU 의 TU 와 연관된 변환 계수 블록을 양자화할 수도 있다.
비디오 인코더 (20) 는 다양한 방법들로 QP 값을 CU 와 연관시킬 수도 있다. 예를 들어, 비디오 인코더 (20) 는 CU 와 연관된 트리블록에 대해 레이트-왜곡 분석을 수행할 수도 있다. 레이트-왜곡 분석에서, 비디오 인코더 (20) 는 트리블록에 대해 인코딩 동작을 다수 회 수행하는 것에 의해 트리블록의 다수의 코딩된 표현들을 생성할 수도 있다. 비디오 인코더 (20) 는 비디오 인코더 (20) 가 트리블록의 상이한 인코딩된 표현들을 생성할 때 상이한 QP 값들을 CU 와 연관시킬 수도 있다. 비디오 인코더 (20) 는 주어진 QP 값이 최저 비트레이트 및 왜곡 메트릭을 갖는 트리블록의 코딩된 표현에서의 CU 와 연관될 때 그 주어진 QP 값이 그 CU 와 연관된다는 것을 시그널링할 수도 있다.
역 양자화 유닛 (108) 및 역 변환 유닛 (110) 은 역 양자화 및 역 변환들을 변환 계수 블록에 각각 적용하여, 변환 계수 블록으로부터 잔차 비디오 블록을 재구성할 수도 있다. 재구성 유닛 (112) 은 예측 프로세싱 유닛 (100) 에 의해 생성된 하나 이상의 예측된 비디오 블록들로부터의 대응하는 샘플들에 재구성된 잔차 비디오 블록을 가산하여 TU 와 연관된 재구성된 비디오 블록을 생성할 수도 있다. CU 의 각각의 TU 에 대한 비디오 블록들을 이러한 방법으로 재구성함으로써, 비디오 인코더 (20) 는 CU 의 비디오 블록을 재구성할 수도 있다.
재구성 유닛 (112) 이 CU 의 비디오 블록을 재구성한 후에, 필터 유닛 (113) 은 CU 와 연관된 비디오 블록에서 블록킹 아티팩트들을 감소시키기 위해 디블록킹 (deblocking) 동작을 수행할 수도 있다. 하나 이상의 디블록킹 동작들을 수행한 후에, 필터 유닛 (113) 은 CU 의 재구성된 비디오 블록을 디코딩된 픽처 버퍼 (114) 에 저장할 수도 있다. 모션 추정 유닛 (122) 및 모션 보상 유닛 (124) 은 후속 픽처들의 PU들에 대해 인터 예측을 수행하기 위해 재구성된 비디오 블록을 포함하는 참조 픽처를 이용할 수도 있다. 또한, 인트라 예측 유닛 (126) 은 CU 와 동일한 픽처에서의 다른 PU들에 대해 인트라 예측을 수행하기 위해 디코딩된 픽처 버퍼 (114) 에서의 재구성된 비디오 블록들을 이용할 수도 있다.
엔트로피 인코딩 유닛 (116) 은 비디오 인코더 (20) 의 다른 기능성 컴포넌트들로부터 데이터를 수신할 수도 있다. 예를 들어, 엔트로피 인코딩 유닛 (116) 은 양자화 유닛 (106) 으로부터 변환 계수 블록들을 수신할 수도 있고 예측 프로세싱 유닛 (100) 으로부터 신택스 엘리먼트들을 수신할 수도 있다. 엔트로피 인코딩 유닛 (116) 이 데이터를 수신할 때, 엔트로피 인코딩 유닛 (116) 은 엔트로피 인코딩된 데이터를 생성하기 위해 하나 이상의 엔트로피 인코딩 동작들을 수행할 수도 있다. 예를 들어, 비디오 인코더 (20) 는 그 데이터에 대해 CAVLC 동작, CABAC 동작, 가변 대 가변 (variable-to-variable; V2V) 길이 코딩 동작, 신택스 기반 콘텍스트 적응 이진 산술 코딩 (syntax-based context-adaptive binary arithmetic coding; SBAC) 동작, 확률 간격 파티셔닝 엔트로피 (PIPE) 코딩 동작, 또는 다른 타입의 엔트로피 인코딩 동작을 수행할 수도 있다. 엔트로피 인코딩 유닛 (116) 은 엔트로피 인코딩된 데이터를 포함하는 비트스트림을 출력할 수도 있다.
데이터에 대해 엔트로피 인코딩 동작을 수행하는 부분으로서, 엔트로피 인코딩 유닛 (116) 은 콘텍스트 모델을 선택할 수도 있다. 엔트로피 인코딩 유닛 (116) 이 CABAC 동작을 수행하고 있는 경우, 콘텍스트 모델은 특정 값들을 갖는 특정 빈들의 확률들의 추정치들을 나타낼 수도 있다. CABAC 의 맥락에서, "빈 (bin)" 이라는 용어는 신택스 엘리먼트의 이진화된 (binarized) 버전의 비트를 지칭하기 위해 사용된다.
다중 계층 비디오 인코더
도 2b 는 본 개시물에서 설명되는 양태들에 따른 기법들을 구현할 수도 있는 다중 계층 비디오 인코더 (23) (또한 단순히 비디오 인코더 (23) 라고도 지칭됨) 의 예를 예시하는 블록도이다. 비디오 인코더 (23) 는 다중 계층 비디오 프레임들을, 예컨대 SHVC 및 MV-HEVC 를 위해, 프로세싱하도록 구성될 수도 있다. 추가로, 비디오 인코더 (23) 는 본 개시물의 기법들 중 임의의 것 또는 모두를 수행하도록 구성될 수도 있다.
비디오 인코더 (23) 는 비디오 인코더 (20A) 와 비디오 인코더 (20B) 를 포함하는데, 이들 각각은 비디오 인코더 (20) 로서 구성될 수도 있고 비디오 인코더 (20) 에 대해 상술된 기능들을 수행할 수도 있다. 추가로, 참조 부호들의 재사용으로 나타낸 바와 같이, 비디오 인코더들 (20A 및 20B) 은 비디오 인코더 (20) 로서 시스템들과 서브시스템들의 적어도 일부를 포함할 수도 있다. 비디오 인코더 (23) 가 2 개의 비디오 인코더들 (20A 및 20B) 을 포함하는 것으로 예시되지만, 비디오 인코더 (23) 는 그와 같이 제한되지 않고 임의의 개수의 비디오 인코더 (20) 계층들을 포함할 수도 있다. 일부 실시형태들에서, 비디오 인코더 (23) 는 액세스 유닛에서의 각각의 픽처 또는 프레임을 위해 비디오 인코더 (20) 를 포함할 수도 있다. 예를 들어, 5 개의 픽처들을 포함하는 액세스 유닛은 5 개의 인코더 계층들을 포함하는 비디오 인코더에 의해 프로세싱 또는 인코딩될 수도 있다. 일부 실시형태들에서, 비디오 인코더 (23) 는 액세스 유닛에 프레임들보다 더 많은 인코더 계층들을 포함시킬 수도 있다. 이러한 일부 경우들에서, 비디오 인코더 계층들의 일부는 일부 액세스 유닛들을 프로세싱할 때 인액티브 (inactive) 할 수도 있다.
비디오 인코더들 (20A 및 20B) 에 부가적으로, 비디오 인코더 (23) 는 리샘플링 유닛 (90) 을 포함할 수도 있다. 리샘플링 유닛 (90) 은, 일부 경우들에서, 예를 들어, 향상 계층을 생성하기 위해 수신된 비디오 프레임의 기본 계층을 업샘플링할 수도 있다. 리샘플링 유닛 (90) 은 다른 정보가 아니라 프레임의 수신된 기본 계층과 연관되는 특정 정보를 업샘플링할 수도 있다. 예를 들어, 리샘플링 유닛 (90) 은 기본 계층의 공간적 사이즈 또는 개수의 픽셀들을 업샘플링할 수도 있지만, 그 개수의 슬라이스들 또는 픽처 순서 카운트는 일정하게 유지할 수도 있다. 일부 경우들에서, 리샘플링 유닛 (90) 은 수신된 비디오를 프로세싱하지 않을 수도 있거나 및/또는 옵션적일 수도 있다. 예를 들어, 일부 경우들에서, 예측 프로세싱 유닛 (100) 은 업샘플링을 수행할 수도 있다. 일부 실시형태들에서, 리샘플링 유닛 (90) 은 슬라이스 경계 규칙들 및/또는 래스터 스캔 규칙들의 세트를 준수하도록 계층을 업샘플링하고 하나 이상의 슬라이스들을 재조직화, 재정의, 변경, 또는 조정하도록 구성된다. 기본 계층, 또는 액세스 유닛에서의 하위 계층을 업샘플링하는 것으로서 주로 설명되었지만, 일부 경우들에서, 리샘플링 유닛 (90) 은 계층을 다운샘플링할 수도 있다. 예를 들어, 비디오 대역폭의 스트리밍이 감소되는 동안이라면, 프레임이 업샘플링되는 대신에 다운샘플링될 수도 있다.
리샘플링 유닛 (90) 은 하위 계층 인코더 (예를 들어, 비디오 인코더 (20A)) 의 디코딩된 픽처 버퍼 (114) 로부터 픽처 또는 프레임 (또는 픽처와 연관된 픽처 정보) 을 수신하도록 그리고 그 픽처 (또는 수신된 픽처 정보) 를 업샘플링하도록 구성될 수도 있다. 그 후에, 이 업샘플링된 픽처는 하위 계층 인코더와 동일한 액세스 유닛에서 픽처를 인코딩하도록 구성된 상위 계층 인코더 (예를 들어, 비디오 인코더 (20B)) 의 예측 프로세싱 유닛 (100) 에 제공될 수도 있다. 일부 경우들에서, 상위 계층 인코더는 하위 계층 인코더로부터 한 계층 떨어져 있다. 다른 경우들에서, 도 2b 의 계층 0 비디오 인코더와 계층 1 인코더 사이에는 하나 이상의 상위 계층 인코더들이 있을 수도 있다.
일부 경우들에서, 리샘플링 유닛 (90) 은 생략되거나 또는 우회될 수도 있다. 이러한 경우들에서, 비디오 인코더 (20A) 의 디코딩된 픽처 버퍼 (114) 로부터의 픽처는 비디오 인코더 (20B) 의 예측 프로세싱 유닛 (100) 에 직접적으로, 또는 적어도 리샘플링 유닛 (90) 에 제공되는 일 없이, 제공될 수도 있다. 예를 들어, 비디오 인코더 (20B) 에 제공된 비디오 데이터와 비디오 인코더 (20A) 의 디코딩된 픽처 버퍼 (114) 로부터의 참조 픽처가 동일한 사이즈 또는 해상도로 된 경우, 참조 픽처는 어떠한 리샘플링 없이 비디오 인코더 (20B) 로 제공될 수도 있다.
일부 실시형태들에서, 비디오 인코더 (23) 는 하위 계층 인코더에 제공될 비디오 데이터를 그 비디오 데이터가 비디오 인코더 (20A) 에 제공되기 전에 다운샘플링 유닛 (94) 을 이용하여 다운샘플링한다. 대안적으로, 다운샘플링 유닛 (94) 은 비디오 데이터를 업샘플링 또는 다운샘플링하는 것이 가능한 리샘플링 유닛 (90) 일 수도 있다. 또 다른 실시형태들에서, 다운샘플링 유닛 (94) 은 생략될 수도 있다.
도 2b 에 예시된 바와 같이, 비디오 인코더 (23) 는 멀티플렉서 (또는 mux) (98) 를 더 포함할 수도 있다. mux (98) 는 비디오 인코더 (23) 로부터의 조합된 비트 스트림을 출력할 수 있다. 조합된 비트스트림은 비디오 인코더들 (20A 및 20B) 각각으로부터 비트스트림을 취득하고 주어진 시간에 비트스트림이 출력되는 것을 교번시킴으로써 생성될 수도 있다. 일부 경우들에서 2 개 (또는 2 개보다 더 많은 비디오 인코더 계층들에서는 그 이상) 의 비트스트림들로부터의 비트들이 한 번에 1 비트씩 교번될 수도 있지만, 많은 경우들에서 비트스트림들은 상이하게 조합된다. 예를 들어, 출력 비트스트림은 한 번에 1 블록씩 선택된 비트스트림을 교번시킴으로써 생성될 수도 있다. 다른 예에서, 출력 비트스트림은 비디오 인코더들 (20A 및 20B) 각각으로부터 1 아닌 수 : 1 의 비율의 블록들을 출력함으로써 생성될 수도 있다. 예를 들어, 비디오 인코더 (20A) 로부터 출력되는 각각의 블록에 대해 2 개의 블록들이 비디오 인코더 (20B) 로부터 출력될 수도 있다. 일부 실시형태들에서, mux (98) 로부터의 출력 스트림은 미리 프로그래밍될 수도 있다. 다른 실시형태들에서, mux (98) 는 비디오 인코더 (23) 외부의 시스템으로부터, 예컨대 소스 디바이스 (12) 를 포함하는 소스 디바이스 상의 프로세서로부터 수신된 제어 신호에 기초하여 비디오 인코더들 (20A, 20B) 로부터의 비트스트림들을 조합할 수도 있다. 제어 신호는 비디오 소스 (18) 로부터의 비디오의 해상도 또는 비트레이트에 기초하여, 링크 (16) 의 대역폭에 기초하여, 사용자와 연관된 가입 (예를 들어, 유료 가입 대 무료 가입) 에 기초하여, 또는 비디오 인코더 (23) 로부터의 원하는 해상도 출력을 결정하기 위한 임의의 다른 팩터에 기초하여 생성될 수도 있다.
비디오 디코더
도 3a 는 본 개시물에서 설명되는 양태들에 따른 기법들을 구현할 수도 있는 비디오 디코더 (30) 의 예를 예시하는 블록도이다. 비디오 디코더 (30) 는 비디오 프레임의 단일 계층을, 예컨대 HEVC 에 대해, 프로세싱하도록 구성될 수도 있다. 추가로, 비디오 디코더 (30) 는 본 개시물의 기법들 중 임의의 것 또는 모두를 수행하도록 구성될 수도 있다. 일부 예들에서, 본 개시물에서 설명되는 기법들은 비디오 디코더 (30) 의 다양한 컴포넌트들 중에서 공유될 수도 있다. 일부 예들에서, 부가적으로 또는 대안적으로, 프로세서 (미도시) 는 본 개시물에서 설명되는 기법들 중 임의의 것 또는 모두를 수행하도록 구성될 수도 있다.
설명의 목적들을 위해, 본 개시물은 HEVC 코딩의 맥락에서 비디오 디코더 (30) 를 설명한다. 그러나, 본 개시물의 기법들은 다른 코딩 표준들 또는 방법들에 적용가능할 수도 있다. 도 3a 에 도시된 예는 단일 계층 코덱을 위한 것이다. 그러나, 도 3b 에 관해 추가로 설명되는 바와 같이, 비디오 디코더 (30) 의 일부 또는 전부는 다중 계층 코덱의 프로세싱을 위해 복제될 수도 있다.
도 3a 의 예에서, 비디오 디코더 (30) 는 복수의 기능성 컴포넌트들을 포함한다. 비디오 디코더 (30) 의 기능성 컴포넌트들은 엔트로피 디코딩 유닛 (150), 예측 프로세싱 유닛 (152), 역 양자화 유닛 (154), 역 변환 유닛 (156), 재구성 유닛 (158), 필터 유닛 (159), 및 디코딩된 픽처 버퍼 (160) 를 포함한다. 예측 프로세싱 유닛 (152) 은 모션 보상 유닛 (162), 인트라 예측 유닛 (164), 및 인터-계층 예측 유닛 (166) 을 포함한다. 일부 예들에서, 비디오 디코더 (30) 는 도 2a 의 비디오 인코더 (20) 에 대해 설명된 인코딩 패스 (pass) 와는 일반적으로 상반되는 디코딩 패스를 수행할 수도 있다. 다른 예들에서, 비디오 디코더 (30) 는 더 많거나, 더 적거나, 또는 상이한 기능성 컴포넌트들을 포함할 수도 있다.
비디오 디코더 (30) 는 인코딩된 비디오 데이터를 포함하는 비트스트림을 수신할 수도 있다. 그 비트스트림은 복수의 신택스 엘리먼트들을 포함할 수도 있다. 비디오 디코더 (30) 가 비트스트림을 수신할 때, 엔트로피 디코딩 유닛 (150) 은 비트스트림에 대해 파싱 동작을 수행할 수도 있다. 비트스트림에 대해 파싱 동작을 수행한 결과로서, 엔트로피 디코딩 유닛 (150) 은 비트스트림으로부터 신택스 엘리먼트들을 추출할 수도 있다. 파싱 동작을 수행하는 부분으로서, 엔트로피 디코딩 유닛 (150) 은 비트스트림에서의 엔트로피 인코딩된 신택스 엘리먼트들을 엔트로피 디코딩할 수도 있다. 예측 프로세싱 유닛 (152), 역 양자화 유닛 (154), 역 변환 유닛 (156), 재구성 유닛 (158), 및 필터 유닛 (159) 은 비트스트림으로부터 추출된 신택스 엘리먼트들에 기초하여 디코딩된 비디오 데이터를 생성하는 재구성 동작을 수행할 수도 있다.
위에서 논의된 바와 같이, 비트스트림은 일련의 NAL 유닛들을 포함할 수도 있다. 비트스트림의 NAL 유닛들은 비디오 파라미터 세트 NAL 유닛들, 시퀀스 파라미터 세트 NAL 유닛들, 픽처 파라미터 세트 NAL 유닛들, SEI NAL 유닛들 등을 포함할 수도 있다. 비트스트림에 대해 파싱 동작을 수행하는 부분으로서, 엔트로피 디코딩 유닛 (150) 은 시퀀스 파라미터 세트 NAL 유닛들로부터의 시퀀스 파라미터 세트들, 픽처 파라미터 세트 NAL 유닛들로부터의 픽처 파라미터 세트들, SEI NAL 유닛들로부터의 SEI 데이터 등을 추출하고 엔트로피 디코딩하는 파싱 동작들을 수행할 수도 있다.
또한, 비트스트림의 NAL 유닛들은 코딩된 슬라이스 NAL 유닛들을 포함할 수도 있다. 비트스트림에 대해 파싱 동작을 수행하는 부분으로서, 엔트로피 디코딩 유닛 (150) 은 코딩된 슬라이스 NAL 유닛들로부터 코딩된 슬라이스들을 추출하고 엔트로피 디코딩하는 파싱 동작들을 수행할 수도 있다. 코딩된 슬라이스들 각각은 슬라이스 헤더 및 슬라이스 데이터를 포함할 수도 있다. 슬라이스 헤더는 슬라이스에 관계된 신택스 엘리먼트들을 포함할 수도 있다. 슬라이스 헤더에서의 신택스 엘리먼트들은 슬라이스를 포함하는 픽처와 연관된 픽처 파라미터 세트를 식별하는 신택스 엘리먼트를 포함할 수도 있다. 엔트로피 디코딩 유닛 (150) 은 슬라이스 헤더를 복구하기 위해 코딩된 슬라이스 헤더에서의 신택스 엘리먼트들에 대해 엔트로피 디코딩 동작들, 예컨대 CABAC 디코딩 동작들을 수행할 수도 있다.
코딩된 슬라이스 NAL 유닛들로부터 슬라이스 데이터를 추출하는 부분으로서, 엔트로피 디코딩 유닛 (150) 은 슬라이스 데이터에서의 코딩된 CU들로부터 신택스 엘리먼트들을 추출하는 파싱 동작들을 수행할 수도 있다. 추출된 신택스 엘리먼트들은 변환 계수 블록들과 연관된 신택스 엘리먼트들을 포함할 수도 있다. 엔트로피 디코딩 유닛 (150) 은 그 후에 신택스 엘리먼트들의 일부에 대해 CABAC 디코딩 동작들을 수행할 수도 있다.
엔트로피 디코딩 유닛 (150) 이 비-파티셔닝된 CU 에 대해 파싱 동작을 수행한 후에, 비디오 디코더 (30) 는 비-파티셔닝된 CU 에 대해 재구성 동작을 수행할 수도 있다. 비-파티셔닝된 CU 에 대해 재구성 동작을 수행하기 위해, 비디오 디코더 (30) 는 CU 의 각각의 TU 에 대해 재구성 동작을 수행할 수도 있다. CU 의 각각의 TU 에 대한 재구성 동작을 수행함으로써, 비디오 디코더 (30) 는 CU 와 연관된 잔차 비디오 블록을 재구성할 수도 있다.
TU 에 대해 재구성 동작을 수행하는 부분으로서, 역 양자화 유닛 (154) 은 TU 와 연관된 변환 계수 블록을 역 양자화, 예를 들어, 양자화해제 (de-quantize) 할 수도 있다. 역 양자화 유닛 (154) 은 HEVC 에 대해 제안된 또는 H.264 디코딩 표준에 의해 정의된 역 양자화 프로세스들과 유사한 방식으로 변환 계수 블록을 역 양자화할 수도 있다. 역 양자화 유닛 (154) 은 변환 계수 블록의 CU 에 대해 비디오 인코더 (20) 에 의해 계산된 양자화 파라미터 (QP) 를 이용하여 양자화 정도 및, 이와 마찬가지로, 역 양자화 유닛 (154) 이 적용할 역 양자화 정도를 결정할 수도 있다.
역 양자화 유닛 (154) 이 변환 계수 블록을 역 양자화한 후에, 역 변환 유닛 (156) 은 변환 계수 블록과 연관된 TU 에 대한 잔차 비디오 블록을 생성할 수도 있다. 역 변환 유닛 (156) 은 TU 에 대한 잔차 비디오 블록을 생성하기 위해 역 변환을 변환 계수 블록에 적용할 수도 있다. 예를 들어, 역 변환 유닛 (156) 은 역 DCT, 역 정수 변환, 역 카루넨-뢰베 변환 (Karhunen-Loeve transform; KLT), 역 회전 변환, 역 방향성 변환, 또는 다른 역 변환을 변환 계수 블록에 적용할 수도 있다. 일부 예들에서, 역 변환 유닛 (156) 은 비디오 인코더 (20) 로부터의 시그널링에 기초하여 변환 계수 블록에 적용할 역 변환을 결정할 수도 있다. 이러한 예들에서, 역 변환 유닛 (156) 은 변환 계수 블록과 연관된 트리블록에 대한 쿼드트리의 루트 노드에서의 시그널링된 변환에 기초하여 역 변환을 결정할 수도 있다. 다른 예들에서, 역 변환 유닛 (156) 은 하나 이상의 코딩 특성들, 예컨대 블록 사이즈, 코딩 모드 등으로부터 역 변환을 추론할 수도 있다. 일부 예들에서, 역 변환 유닛 (156) 은 캐스케이드식 (cascaded) 역 변환을 적용할 수도 있다.
일부 예들에서, 모션 보상 유닛 (162) 은 보간 필터들에 기초하여 보간을 수행하는 것에 의해 PU 의 예측된 비디오 블록을 정교화할 수도 있다. 서브-샘플 정밀도를 갖는 모션 보상을 위해 이용될 보간 필터들에 대한 식별자들은 신택스 엘리먼트들에 포함될 수도 있다. 모션 보상 유닛 (162) 은 PU 의 예측된 비디오 블록의 생성 동안에 비디오 인코더 (20) 에 의해 이용된 동일한 보간 필터들을 이용하여 참조 블록의 서브-정수 샘플들에 대한 보간된 값들을 계산할 수도 있다. 모션 보상 유닛 (162) 은 비디오 인코더 (20) 에 의해 이용된 보간 필터들을 수신된 신택스 정보에 따라 결정하고 그 보간 필터들을 이용하여 예측된 비디오 블록을 생성할 수도 있다.
PU 가 인트라 예측을 이용하여 인코딩되는 경우, 인트라 예측 유닛 (164) 은 PU 에 대한 예측된 비디오 블록을 생성하기 위해 인트라 예측을 수행할 수도 있다. 예를 들어, 인트라 예측 유닛 (164) 은 비트스트림에서의 신택스 엘리먼트들에 기초하여 PU 에 대한 인트라 예측 모드를 결정할 수도 있다. 비트스트림은 인트라 예측 유닛 (164) 이 PU 의 인트라 예측 모드를 결정하기 위해 이용할 수도 있는 신택스 엘리먼트들을 포함할 수도 있다.
일부 경우들에서, 신택스 엘리먼트들은 인트라 예측 유닛 (164) 이 현재 PU 의 인트라 예측 모드를 결정하기 위해 다른 PU 의 인트라 예측 모드를 이용한다는 것을 나타낼 수도 있다. 예를 들어, 현재 PU 의 인트라 예측 모드가 이웃 PU 의 인트라 예측 모드와 동일할 가능성이 있을 수도 있다. 다시 말해, 이웃 PU 의 인트라 예측 모드는 현재 PU 에 대한 가장 가능성있는 모드일 수도 있다. 그에 의해, 이 예에서, 비트스트림은 PU 의 인트라 예측 모드가 이웃 PU 의 인트라 예측 모드와 동일하다는 것을 나타내는 작은 신택스 엘리먼트를 포함할 수도 있다. 인트라 예측 유닛 (164) 은 그 후에 공간적으로 이웃하는 PU들의 비디오 블록들에 기초하여 PU 에 대한 예측 데이터 (예를 들어, 예측된 샘플들) 를 생성하기 위해 인트라 예측 모드를 이용할 수도 있다.
위에서 논의된 바와 같이, 비디오 디코더 (30) 는 인터-계층 예측 유닛 (166) 을 또한 포함할 수도 있다. 인터-계층 예측 유닛 (166) 은 SHVC 에서 이용가능한 하나 이상의 상이한 계층들 (예를 들어, 기본 또는 참조 계층) 을 이용하여 현재 블록 (예를 들어, 향상 계층에서의 현재 블록) 을 예측하도록 구성된다. 이러한 예측은 인터-계층 예측이라고 지칭될 수도 있다. 인터-계층 예측 유닛 (166) 은 인터-계층 리던던시를 감소시키는 예측 방법들을 활용하여, 그에 의해 코딩 효율을 개선시키고 연산 리소스 요건들을 감소시킨다. 인터-계층 예측의 일부 예들은 인터-계층 인트라 예측, 인터-계층 모션 예측, 및 인터-계층 잔차 예측을 포함한다. 인터-계층 인트라 예측은 향상 계층에서 현재 블록을 예측하기 위해 기본 계층에서의 병치된 블록들의 재구성물을 이용한다. 인터-계층 모션 예측은 향상 계층에서 모션을 예측하기 위해 기본 계층의 모션 정보를 이용한다. 인터-계층 잔차 예측은 향상 계층의 잔차를 예측하기 위해 기본 계층의 잔차를 이용한다. 인터-계층 예측 스킴들 각각은 아래에 더 상세히 논의된다.
재구성 유닛 (158) 은 CU 의 TU들과 연관된 잔차 비디오 블록들 및 그 CU 의 PU들의 예측된 비디오 블록들, 예를 들어, 인트라 예측 데이터 또는 인터 예측 데이터 중 어느 하나를, 적용가능한 것으로서 이용하여, CU 의 비디오 블록을 재구성할 수도 있다. 따라서, 비디오 디코더 (30) 는 비트스트림에서의 신택스 엘리먼트들에 기초하여 예측된 비디오 블록 및 잔차 비디오 블록을 생성할 수도 있고 예측된 비디오 블록 및 잔차 비디오 블록에 기초하여 비디오 블록을 생성할 수도 있다.
재구성 유닛 (158) 이 CU 의 비디오 블록을 재구성한 후에, 필터 유닛 (159) 은 CU 와 연관된 블록킹 아티팩트들을 감소시키기 위해 디블록킹 동작을 수행할 수도 있다. CU 와 연관된 블록킹 아티팩트들을 감소시키기 위해 필터 유닛 (159) 이 디블록킹 동작을 수행한 후에, 비디오 디코더 (30) 는 CU 의 비디오 블록을 디코딩된 픽처 버퍼 (160) 에 저장할 수도 있다. 디코딩된 픽처 버퍼 (160) 는 후속하는 모션 보상, 인트라 예측, 및 디스플레이 디바이스, 예컨대 도 1a 또는 도 1b 의 디스플레이 디바이스 (32) 상의 프레젠테이션을 위해 참조 픽처들을 제공할 수도 있다. 예를 들어, 비디오 디코더 (30) 는, 디코딩된 픽처 버퍼 (160) 에서의 비디오 블록들에 기초하여, 다른 CU들의 PU들에 대해 인트라 예측 또는 인터 예측 동작들을 수행할 수도 있다.
다중 계층 디코더
도 3b 는 본 개시물에서 설명되는 양태들에 따른 기법들을 구현할 수도 있는 다중 계층 비디오 디코더 (33) (또한 단순히 비디오 디코더 (33) 라고도 지칭됨) 의 예를 예시하는 블록도이다. 비디오 디코더 (33) 는 다중 계층 비디오 프레임들을, 예컨대 SHVC 및 멀티뷰 코딩을 위해, 프로세싱하도록 구성될 수도 있다. 추가로, 비디오 디코더 (33) 는 본 개시물의 기법들 중 임의의 것 또는 모두를 수행하도록 구성될 수도 있다.
비디오 디코더 (33) 는 비디오 디코더 (30A) 와 비디오 디코더 (30B) 를 포함하는데, 이들 각각은 비디오 디코더 (30) 로서 구성될 수도 있고 비디오 디코더 (30) 에 대해 상술된 기능들을 수행할 수도 있다. 추가로, 참조 부호들의 재사용으로 나타낸 바와 같이, 비디오 디코더들 (30A 및 30B) 은 비디오 디코더 (30) 로서 시스템들과 서브시스템들의 적어도 일부를 포함할 수도 있다. 비디오 디코더 (33) 가 2 개의 비디오 디코더들 (30A 및 30B) 을 포함하는 것으로 예시되지만, 비디오 디코더 (33) 는 그와 같이 제한되지 않고 임의의 개수의 비디오 디코더 (30) 계층들을 포함할 수도 있다. 일부 실시형태들에서, 비디오 디코더 (33) 는 액세스 유닛에서의 각각의 픽처 또는 프레임을 위해 비디오 디코더 (30) 를 포함할 수도 있다. 예를 들어, 5 개의 픽처들을 포함하는 액세스 유닛은 5 개의 디코더 계층들을 포함하는 비디오 디코더에 의해 프로세싱 또는 디코딩될 수도 있다. 일부 실시형태들에서, 비디오 디코더 (33) 는 액세스 유닛에 프레임들보다 더 많은 디코더 계층들을 포함시킬 수도 있다. 이러한 일부 경우들에서, 비디오 디코더 계층들의 일부는 일부 액세스 유닛들을 프로세싱할 때 인액티브할 수도 있다.
비디오 디코더들 (30A 및 30B) 에 부가적으로, 비디오 디코더 (33) 는 업샘플링 유닛 (92) 을 포함할 수도 있다. 일부 실시형태들에서, 업샘플링 유닛 (92) 은 수신된 비디오 프레임의 기본 계층을 업샘플링하여 프레임 또는 액세스 유닛에 대한 참조 픽처 리스트에 부가될 향상된 계층을 생성할 수도 있다. 이 향상된 계층은 디코딩된 픽처 버퍼 (160) 에 저장될 수 있다. 일부 실시형태들에서, 업샘플링 유닛 (92) 은 도 2a 의 리샘플링 유닛 (90) 에 대해 설명된 실시형태들의 일부 또는 전부를 포함할 수 있다. 일부 실시형태들에서, 업샘플링 유닛 (92) 은 슬라이스 경계 규칙들 및/또는 래스터 스캔 규칙들의 세트를 준수하도록 계층을 업샘플링하고 하나 이상의 슬라이스들을 재조직화, 재정의, 변경, 또는 조정하도록 구성된다. 일부 경우들에서, 업샘플링 유닛 (92) 은 수신된 비디오 프레임의 계층을 업샘플링 및/또는 다운샘플링하도록 구성된 리샘플링 유닛일 수도 있다.
업샘플링 유닛 (92) 은 하위 계층 디코더 (예를 들어, 비디오 디코더 (30A)) 의 디코딩된 픽처 버퍼 (160) 로부터 픽처 또는 프레임 (또는 픽처와 연관된 픽처 정보) 을 수신하도록 그리고 그 픽처 (또는 수신된 픽처 정보) 를 업샘플링하도록 구성될 수도 있다. 그 후에, 이 업샘플링된 픽처는 하위 계층 디코더와 동일한 액세스 유닛에서 픽처를 디코딩하도록 구성된 상위 계층 디코더 (예를 들어, 비디오 디코더 (30B)) 의 예측 프로세싱 유닛 (152) 에 제공될 수도 있다. 일부 경우들에서, 상위 계층 디코더는 하위 계층 디코더로부터 한 계층 떨어져 있다. 다른 경우들에서, 도 3b 의 계층 0 디코더와 계층 1 디코더 사이에는 하나 이상의 상위 계층 디코더들이 있을 수도 있다.
일부 경우들에서, 업샘플링 유닛 (92) 은 생략되거나 또는 우회될 수도 있다. 이러한 경우들에서, 비디오 디코더 (30A) 의 디코딩된 픽처 버퍼 (160) 로부터의 픽처는 비디오 디코더 (30B) 의 예측 프로세싱 유닛 (152) 에 직접적으로, 또는 적어도 업샘플링 유닛 (92) 에 제공되는 일 없이, 제공될 수도 있다. 예를 들어, 비디오 디코더 (30B) 에 제공된 비디오 데이터와 비디오 디코더 (30A) 의 디코딩된 픽처 버퍼 (160) 로부터의 참조 픽처가 동일한 사이즈 또는 해상도로 된 경우, 참조 픽처는 어떠한 업샘플링 없이 비디오 디코더 (30B) 로 제공될 수도 있다. 추가로, 일부 실시형태들에서, 업샘플링 유닛 (92) 은 비디오 디코더 (30A) 의 디코딩된 픽처 버퍼 (160) 로부터 수신된 참조 픽처를 업샘플링 또는 다운샘플링하도록 구성된 리샘플링 유닛 (90) 일 수도 있다.
도 3b 에 예시된 바와 같이, 비디오 인코더 (33) 는 디멀티플렉서 (또는 demux) (99) 를 더 포함할 수도 있다. demux (99) 는 demux (99) 에 의해 출력된 각각의 비트스트림이 상이한 비디오 디코더 (30A 및 30B) 로 제공되게 하면서 인코딩된 비디오 비트스트림을 다수의 비트스트림들로 분리시킬 수 있다. 다수의 비트스트림들은 비트스트림을 수신함으로써 생성될 수도 있고 비디오 디코더들 (30A 및 30B) 각각은 주어진 시간에 비트스트림의 일 부분을 수신한다. 일부 경우들에서 demux (99) 에서 수신된 비트스트림으로부터의 비트들이 비디오 디코더들 (예를 들어, 도 3b 의 예에서의 비디오 디코더들 (30A 및 30B)) 의 각각 간에 한 번에 1 비트씩 교번될 수도 있지만, 많은 경우들에서 비트스트림은 상이하게 분할된다. 예를 들어, 비트스트림은 한 번에 1 블록씩 비디오 디코더가 비트스트림을 수신하는 것을 교번시킴으로써 분할될 수도 있다. 다른 예에서, 비트스트림은 비디오 디코더들 (30A 및 30B) 각각에 대해 1 아닌 수 : 1 의 비율의 블록들로 분할될 수도 있다. 예를들면, 비디오 디코더 (30A) 에 제공되는 각각의 블록에 대해 2 개의 블록들이 비디오 디코더 (30B) 에 제공될 수도 있다. 일부 실시형태들에서, demux (99) 에 의한 비트스트림의 분할은 미리 프로그래밍될 수도 있다. 다른 실시형태들에서, demux (99) 는 비디오 디코더 (33) 외부의 시스템으로부터, 예컨대 목적지 디바이스 (14) 를 포함하는 목적지 디바이스 상의 프로세서로부터 수신된 제어 신호에 기초하여 비트스트림을 분할할 수도 있다. 제어 신호는 입력 인터페이스 (28) 로부터의 비디오의 해상도 또는 비트레이트에 기초하여, 링크 (16) 의 대역폭에 기초하여, 사용자와 연관된 가입 (예를 들어, 유료 가입 대 무료 가입) 에 기초하여, 또는 비디오 디코더 (33) 에 의해 획득가능한 해상도를 결정하기 위한 임의의 다른 팩터에 기초하여 생성될 수도 있다.
인트라 랜덤 액세스 포인트 (Intra Random Access Point; IRAP) 픽처들
일부 비디오 코딩 스킴들은 비트스트림에서 랜덤 액세스 포인트들에 선행하는 임의의 픽처들을 디코딩할 필요 없이 비트스트림이 이들 랜덤 액세스 포인트들 중 임의의 랜덤 액세스 포인트로부터 시작하여 디코딩될 수도 있도록 비트스트림 전반에 걸쳐 다양한 랜덤 액세스 포인트들을 제공할 수도 있다. 이러한 비디오 코딩 스킴들에서는, 랜덤 액세스 스킵된 리딩 (random access skipped leading; RASL) 픽처들을 제외한, 출력 순서에서 랜덤 액세스 포인트에 후행하는 모든 픽처들은, 랜덤 액세스 포인트에 선행하는 임의의 픽처들을 이용하는 일 없이 올바르게 디코딩될 수 있다. 예를 들어, 비트스트림의 일 부분이 송신 동안 또는 디코딩 동안 손실되는 경우라도, 디코더는 다음의 랜덤 액세스 포인트로부터 시작하여 비트스트림을 디코딩하는 것을 재개할 수 있다. 랜덤 액세스에 대한 지원은, 예를 들어, 동적 스트리밍 서비스들, 탐색 동작들, 채널 스위칭 등을 용이하게 할 수도 있다.
일부 코딩 스킴들에서, 이러한 랜덤 액세스 포인트들은 인트라 랜덤 액세스 포인트 (IRAP) 픽처들이라고 지칭되는 픽처들에 의해 제공될 수도 있다. 예를 들어, 액세스 유닛 ("auA") 에 포함되는 향상 계층 ("layerA") 에서의 향상 계층 IRAP 픽처와 연관된 랜덤 액세스 포인트는, 참조 계층 ("layerB") 에 있고 디코딩 순서에서 auA 에 선행하는 액세스 유닛 ("auB") 에 포함되는 픽처와 연관된 랜덤 액세스 포인트 (또는 auA 에 포함되는 랜덤 액세스 포인트) 를 갖는 layerA 의 각각의 layerB (예를 들어, layerA 를 예측하는데 이용되는 계층인 참조 계층) 에 대해, 디코딩 순서에서 auA 에 후행하는 layerA 에서의 픽처들 (auA 에 로케이팅된 이들 픽처들을 포함함) 이, auA 에 선행하는 layerA 에서의 임의의 픽처들을 디코딩할 필요 없이 올바르게 디코딩가능하도록 계층-특정 랜덤 액세스를 제공할 수도 있다.
IRAP 픽처들은 인트라 예측 및/또는 인터-계층 예측을 이용하여 코딩될 (예를 들어, 다른 픽처들을 참조하는 일 없이 코딩될) 수도 있고, 예를 들어, 순시 디코더 리프레시 (instantaneous decoder refresh; IDR) 픽처들, 클린 랜덤 액세스 (clean random access; CRA) 픽처들, 및 브로큰 링크 액세스 (broken link access; BLA) 픽처들을 포함할 수도 있다. 비트스트림에 IDR 픽처가 있을 때, 디코딩 순서에서 IDR 픽처에 선행하는 모든 픽처들은 IDR 픽처에 후행하는 픽처들에 의한 예측을 위해 이용되지 않는다. 비트스트림에 CRA 픽처가 있을 때, CRA 픽처에 후행하는 픽처들은 예측을 위해 디코딩 순서에서 CRA 픽처에 선행하는 픽처들을 이용할 수도 있고 또는 이용하지 않을 수도 있다. 디코딩 순서에서 CRA 픽처에 후행하지만 디코딩 순서에서 CRA 픽처에 선행하는 픽처들을 이용하는 이들 픽처들은 RASL 픽처들이라고 지칭될 수도 있다. 디코딩 순서에서 IRAP 픽처에 후행하고 출력 순서에서 IRAP 픽처에 선행할 수 있는 다른 타입의 픽처는 랜덤 액세스 디코딩가능 리딩 (random access decodable leading; RADL) 픽처인데, 이 RADL 픽처는 디코딩 순서에서 IRAP 픽처에 선행하는 임의의 픽처들에 대한 참조들을 포함하지 않을 수도 있다. RASL 픽처들은 CRA 픽처에 선행하는 픽처들이 이용가능하지 않은 경우 디코더에 의해 폐기될 수도 있다. BLA 픽처에 선행하는 픽처들이 디코더에 이용가능하지 않을 수도 있음을 BLA 픽처가 디코더에게 나타낸다 (예를 들어, 2 개의 비트스트림들이 함께 스플라이싱되고 (spliced) BLA 픽처는 디코딩 순서에서 두 번째 비트스트림의 첫 번째 픽처이기 때문이다). IRAP 픽처인 (예를 들어, 0 의 계층 ID 값을 갖는) 기본 계층 픽처를 포함하는 액세스 유닛 (예를 들어, 다수의 계층들에 걸쳐 동일한 출력 시간과 연관된 모든 코딩된 픽처들을 포함하는 픽처들의 그룹) 은 IRAP 액세스 유닛이라고 지칭될 수도 있다.
인트라 블록 카피 (인트라 BC)
비디오 코딩에서, 비디오 코더 (예를 들어, 비디오 인코더 또는 비디오 디코더) 는 예측 블록을 형성한다. 비디오 인코더는, 예측 블록과 현재 블록 (예를 들어, 예측되는 블록) 사이의, 잔차라고 지칭되는 차이를 결정한다. 잔차 값들은 잔차 블록을 형성한다. 비디오 디코더는 잔차 블록을 수신하고 잔차 블록의 잔차를 예측 블록에 부가하여 현재 블록을 재구성한다. 인터-예측에서, 예측 블록은 현재 블록과는 상이한 픽처에 있거나 또는 상이한 픽처의 샘플들에 기초하고 모션 벡터에 의해 식별된다. 인트라-예측에서, 예측 블록은 현재 블록과 동일한 픽처에서의 샘플들로부터 형성되고 인트라-예측 모드에 의해 형성된다. 인트라 블록 카피 (인트라 BC) 예측에 의해, 예측 블록은 현재 블록과 동일한 픽처에 있고 블록 벡터에 의해 식별된다.
인트라 BC 는, 예를 들어, HEVC 의 RExt 에 포함되었다. 종래의 인트라 BC 기법의 예가 도 4 에 도시되고, 여기서 현재 CU (또는 PU) (405) 는 현재 픽처 (또는 슬라이스) 의 이미 디코딩된 블록 (410) (즉, 예측 블록) 으로부터 예측된다. 예측 신호 (415) 의 이용을 통해, 디코더는 현재 CU (405) 를 재구성할 수 있다. 일부 경우들에서, 예측 신호 (415) 는 디블록킹 및 샘플 적응적 오프셋 (Sample Adaptive Offset; SAO) 을 포함하는 인-루프 (in-loop) 필터링 없이 재구성될 수도 있다.
블록 벡터 (420) 는 현재 CU/PU (405) 의 예측 블록 (410) 을 나타낼 수도 있다. 블록 벡터 예측자는 블록 벡터 (420) 를 인코딩하는데 이용될 수도 있다. 블록 벡터 (420) 는 정수 레벨에서 예측 및/또는 시그널링될 수도 있다. 예를 들어, 블록 벡터 예측자는 각각의 코딩 트리 블록 (CTB) 의 시작부에서 (-w, 0) 으로 설정될 수도 있고, 여기서 w 는 CU (405) 의 폭이다. 블록 벡터 예측자는 적합한 예측 블록 (410) 이 발견될 때 업데이트될 수도 있다. 블록 벡터 예측자는 인트라 BC 모드로 코딩되는 가장 최근에 코딩된 예측 블록 (425) (즉, 현재 CU (405) 에 더 가까운 블록) 을 나타내기 위해 추가로 업데이트될 수도 있다. CU 가 인트라 BC 모드로 코딩되지 않는 경우, 블록 벡터 예측자는 변화되지 않은 채로 남아있을 수도 있다. 블록 벡터 예측 후에, 블록 벡터 차이 (즉, 블록 벡터 (420) 와 블록 벡터 예측자 사이의 차이) 는 HEVC 에서 모션 벡터 차이 코딩 방법을 이용하여 인코딩된다. 일부 경우들에서, 블록 벡터 (420), 및 어떤 블록 벡터 (420) 를 이용할지를 나타내는 예측자 인덱스만이 단지 시그널링된다.
일부 경우들에서, 다양한 블록 사이즈들이 지원될 수도 있다. HEVC 의 현재 RExt 에서, 인트라 BC 는 CU 레벨과 PU 레벨 양쪽 모두에서 가능하게 될 수도 있다. PU 레벨 인트라 BC 에 대해, 2NxN 및 N/2N PU 파티션은 CU 사이즈들 모두에 대해 지원된다. 또한, CU 가 최소 CU 일 때, NxN PU 파티션이 지원된다.
현재, 인트라 BC 를 위한 탐색 구역 (430) 은 2 개의 부분들을 포함할 수도 있다: (1) 현재 코딩 트리 유닛 (CTU) 에서 재구성된 부분; 및 (2) 현재 CTU 의 좌측 상의 CTU 높이의 재구성된 64 개의 컬럼들.
고속 인코더 탐색을 위한 방법들을 제공하는, 아래에 논의되는 몇몇 문헌들이 제시되었다. 그러나, 이들 방법들은 탐색 구역 (430) 내의 각각의 블록에 인트라 BC 를 적용하기 때문에, 이들은 탐색 구역 (430) 이 클 때 (예를 들어, 전체 프레임) 효율적이지 않을 수도 있다.
예를 들어, 문헌 JCTVC-O0156 에서, 인트라 BC 를 위한 블록 사이즈 제약; 이웃 블록 코딩 상태/블록 사이즈 의존 1-D/2D 블록 벡터 제약; 및 레이트-왜곡 (RD) 비용 기반 및 사전 분석 (pre-analysis) 기반 조기 종료를 포함하여, 인트라 BC 를 위한 인코더 탐색을 가속시키기 위한 몇몇 방법들이 제안되었다. 이 문헌에 대한 전체 인용은『JCTVC-O0156, Pang 등, "AhG5: Fast encoder search and search region restriction for intra block copying", ITU-T SG 16 WP3 과 ISO/IEC JTC 1/SC 29/WG 11 의 비디오 코딩에 관한 합동 협력 팀 (JCT-VC), 15 차 회의: 스위스 제네바, 2013년 10월 23일 - 11월 1일』이다.
예를 들어, 문헌 JCTVC-O0245 에서, 일부 경우들에서 인트라 BC 를 스킵하거나 제한하는 것에 의해 인트라 BC 를 위한 인코딩 탐색을 가속시키기 위해 조기에 스킵하는 방법들이 제안되었다. 이 문헌에 대한 전체 인용은『JCTVC-O0245, Do-Kyoung Kwon, "HG5: Fast encoding using early skipping of Intra block copy (IntraBC) search", ITU-T SG 16 WP3 과 ISO/IEC JTC 1/SC 29/WG 11 의 비디오 코딩에 관한 합동 협력 팀 (JCT-VC), 15 차 회의: 스위스 제네바, 2013년 10월 23일 - 11월 1일』이다.
예를 들어, 문헌 JCTVC-P0151 에서, 일부 경우들에서 계산된 절대 차이 합 (SAD) 을 재이용하고 인트라 BC 를 스킵하는 것에 의해 고속 인코더 탐색을 제공하기 위한 방법이 제안되었다. 이 문헌에 대한 전체 인용은『JCTVC-P0151, Pang 등, "Non-RCE3: Fast encoder search for RCE3 Subtest B.3", ITU-T SG 16 WP3 과 ISO/IEC JTC 1/SC 29/WG 11 의 비디오 코딩에 관한 합동 협력 팀 (JCT-VC), 16 차 회의: 미국 새너제이, 2014년 1월 9일 - 17일』이다.
탐색 구역이 작을 때 (예컨대, 위에서 논의된 RExt 에서의 현재 탐색 구역) 뿐만 아니라, 인트라 BC 를 위한 고속 인코더 탐색을 위한 기법들이 더 효율적으로 되도록 개선시키는 것이 바람직하다. 더 구체적으로는, 탐색 구역이 확대되어, 예를 들어, RExt 에서의 현재 탐색 구역보다 더 크거나 및/또는 전체 프레임을 커버할 때 이러한 기법들의 효율을 개선시키는 것이 바람직하다.
인트라 BC 를 위한 인코더 탐색을 가속시키기 위한 기법들이 본 명세서에서 설명된다. 일 실시형태에서, 이 기법들은, 4:4:4 및 4:2:2 를 포함하는, 높은 크로마 샘플링 포맷, 및 "높은" 비트 심도 (예를 들어, 8 보다 더 많은 비트들) 의 지원을 포함하는, RExt 에 관련된다. 본 명세서에서 설명되는 기법들은 또한 스크린 콘텐츠 코딩에 적용될 수도 있다.
도 5 는 본 개시물에서 설명되는 양태들에 따른, 인트라 BC 를 위한 해시-기반 고속 인코더 탐색의 예시적인 프레임워크를 예시한다. 해시-기반 고속 인코더 탐색에서, 해시 테이블은 각각의 슬라이스 (또는 타일) 의 인코딩 프로세스 동안 구성된다. 다양한 실시형태들에서, 해시 테이블은 메모리 유닛에 저장될 수도 있고, 메모리 유닛은 프로세서에 동작가능하게 커플링될 수도 있다 (즉, 프로세서와 통신할 수도 있다). 일부 경우들에서, 해시 테이블은 하나 이상의 링크된 리스트들을 포함할 수도 있다. 다양한 실시형태들에서, 현재 블록 (505) 은 해시 함수 (515) 의 이용을 통해 해시 인덱스 (510) 에 맵핑된다. 다시 말해, 인코더 (예를 들어, 비디오 인코더 (20) 또는 비디오 디코더 (30)) 는 해시 함수 (515) 를 현재 블록 (505) 에 적용하여 현재 블록 (505) 과 연관된 해시 인덱스 (510) 를 결정한다. 다양한 실시형태들에서, 인코더 탐색 (520) (즉, 예측 블록에 대해 인코더에 의해 수행되는 탐색 동작) 은 현재 블록 (505) 이 맵핑되는 것으로 결정되는 개개의 해시 인덱스 (510) 로 제약될 수도 있다. 다시 말해, 520 에서, 인코더는 전체 탐색 구역에 대한 탐색 대신에 해시 인덱스 (510) 에 이전에 맵핑된 블록들로 탐색을 제약할 수도 있다. 일 실시형태에서, 해시 인덱스 (510) 는, 해시 인덱스 (510) 에 이전에 맵핑되었던 블록들을 나타내는 정보의 링크된 리스트를 포함할 수도 있다. 일부 경우들에서, 이러한 블록들은 이들 블록들이 현재 블록 (505) 을 예측하기 위한 예측 블록들로서 이용될 후보들이기 때문에 후보 참조 블록들이라고 지칭될 수도 있다. 인코더 탐색 (520) 이 후보 참조 블록들로 제약되기 때문에, 인코더는, 예측 블록으로서 부적합한 다른 블록들을 불필요하게 탐색하기보다는, 현재 블록 (505) 보다 더 작은 이들 후보 참조 블록들만을 효율적으로 탐색할 수 있다.
현재 블록 (505) 이 재구성된 후에, 현재 블록 (505) 은 새롭게 이용가능한 후보 참조 블록으로서 기능할 수도 있다. 새롭게 이용가능한 후보 참조 블록들은 이들의 해시 인덱스들 (510) 에 따라 해시 테이블에서의 대응하는 링크된 리스트들에 부가된다. 일부 실시형태들에서, 해시 필터 (530) 는 새롭게 이용가능한 후보 참조 블록들 중 일부를 필터링 (즉, 제거) 하는데 이용될 수도 있고, 이러한 새롭게 이용가능한 후보 참조 블록들은 해시 테이블에 부가되지 않는다. 해시 테이블은 인코더 탐색 (520) 후에 (어떠한 해시 필터도 이용되지 않는 경우) 또는 해시 필터 (530) 를 적용한 후에 (해시 필터가 이용되는 경우) 업데이트될 수도 있다 (525).
해시 함수 (515) 는 현재 블록 (505) 또는 임의의 참조 블록 (오리지널 또는 재구성된 것 중 어느 하나) 을 해시 인덱스 (510) 에 맵핑시키는데 이용될 수도 있다. 해시 인덱스 (510) 는 고정된 비트-길이, 예를 들어, 12, 13, 14, 15, 16, ..., 또는 24 비트들로 될 수 있고, 또는 해시 인덱스 (510) 는 가변 비트-길이로 될 수 있다. 해시 인덱스 (510) 를 계산하기 위해 다양한 적합한 해시 함수들 (515) 및/또는 방법들이 존재할 수도 있다.
예를 들어, 해시 인덱스 (510) 는 다음 세트에서의 하나 이상의 값들의 최대 유효 비트 (most significant bit; MSB) 들의 접합 (concatenation) 이다: {직류 (direct current; DC), DCs, Grad, Grads, DCTi,j, DCTs, (i,j)}, 여기서 DC 는 현재 블록의 DC 값, 또는 평균이고, 여기서 DCs 는 현재 블록의 제 1 서브-블록의 DC 값이고, 여기서 Grad 는 현재 블록의 구배이고, 여기서 Grads 는 현재 블록의 제 2 서브-블록의 구배이고 (여기서 제 2 서브-블록은 제 1 서브-블록을 포함할 수도 있거나 또는 현재 블록의 상이한 서브-블록일 수도 있다), 여기서 DCTi,j 는 현재 블록의 (i, j) 번째 DCT 계수이며, 여기서 DCTs, (i,j) 는 현재 블록의 제 3 서브-블록의 (i, j) 번째 DCT 계수이다 (여기서 제 3 서브-블록은 제 1 또는 제 2 서브-블록을 포함할 수도 있거나 또는 현재 블록의 상이한 서브-블록일 수도 있다). 일부 실시형태들에서, 이들 값들 (예를 들어, DC, DCs, Grad, Grads, DCTi,j, DCTs, (i,j)) 을 계산하기 위해 루마 및/또는 크로마 샘플들의 값들을 이용하는 것이 가능할 수도 있다.
다른 예에서, 해시 인덱스 (510) 는 현재 블록에서의 모든 픽셀들 또는 선택된 픽셀들인 입력들을 갖는 순환 리던던시 검사 (cyclic redundancy check; CRC), 또는 블록에서의 모든 픽셀들 또는 선택된 픽셀들의 함수 (예를 들어, 양자화) 를 이용하여 계산될 수도 있다. 일부 실시형태들에서, 입력들로서 루마 또는 크로마 샘플들을 이용하거나, 또는 입력들로서 루마 및 크로마 샘플들을 이용하는 것이 가능하다.
인코더 탐색 (520) 은 해시 인덱스 (510) 에 이전에 맵핑되었던 (즉, 연관되었던) 현재 블록 (505) 으로서 현재 블록 (505) 과 후보 참조 블록들 (즉, 동일한 픽처 (또는 픽처의 슬라이스) 내의 블록들) 사이의 거리 메트릭을 계산 및/또는 평가하는 것을 포함할 수도 있다. 일부 실시형태들은 절대 차이 합 (SAD), 에러 제곱 합 (sum of squared error; SSE) 및/또는 RD 비용을 포함하는, 다양한 거리 메트릭들 중 하나 이상을 이용하는 것을 수반할 수도 있다. 최단 거리를 갖는 후보 참조 블록은 현재 블록 (505) 의 예측 블록으로서 선택될 수도 있다. 일 실시형태에서, 현재 블록 (505) 과 동일한 해시 인덱스 (510) 를 갖는, 해시 테이블 (525) 에 저장된 후보 참조 블록들만이, 거리 메트릭을 이용하여 평가된다. 이러한 방법으로, 본 개시물에 따른 해시-기반 탐색 기법을 이용하여 예측 블록을 탐색하는 것은 HEVC 의 RExt 에서 이용된 기존 방법들보다 더 효율적일 수도 있다.
현재 블록 (505) 이 재구성된 후에, 동일한 픽처 (또는 동일한 슬라이스) 내에서 장래 블록들을 예측하기 위한 새롭게 이용가능한 후보 참조 블록들은 이들의 해시 인덱스들에 따라 해시 테이블 (525) 의 대응하는 링크된 리스트에 부가된다. 위에서 언급된 바와 같이, 일부 실시형태들에서, 해시 필터 (530) 는 일부 후보 참조 블록들을 필터링하는데 이용되고, 이들 후보 참조 블록들은 해시 테이블 (525) 에 부가되지 않을 수도 있다.
해시 필터 (530) 는 후보 참조 블록들을 필터링하기 위해 다양한 팩터들을 활용할 수도 있다. 필터링은 인트라 BC 를 위한 낮은 또는 무시해도 될 정도의 효용성을 제공할 수도 있는 후보 참조 블록들을 배제하여, 그에 의해 이러한 후보 참조 블록들에 대한 인덱스들을 갖는 해시 테이블의 클러터링 (cluttering) 을 회피하게 할 수도 있다. 하나의 예에서, 후보 참조 블록의 평균 구배가 임계치보다 더 작다면, 후보 참조 블록은 해시 테이블 (525) 에 부가되지 않는다. 예를 들어, 후보 참조 블록의 평균 구배는 후보 참조 블록 내의 픽셀 값들의 균일성에 대응할 수도 있다. 후보 참조 블록의 평균 구배가 임계치보다 더 작은 경우, 이것은 후보 참조 블록에서의 픽셀 값들이, 전체적으로, 균일하거나 또는 평탄함을 나타낼 수도 있다.
다른 예에서, N (예를 들어, N = 3, 4, 5, 6, 7 ... 32) 개의 미리 정의된 픽셀 값들에 대해, 후보 참조 블록에서 이들 N 개의 값들 중 임의의 것과 동일한 값들을 갖는 픽셀들 (예를 들어, 루마 또는 크로마, 또는 루마와 크로마 양쪽 모두) 의 퍼센티지가 임계치 (예를 들어, 70%, 75%, 80%, 85%, 90%, 95%) 보다 더 낮다면, 후보 참조 블록은 해시 테이블 (525) 에 부가되지 않는다. 후보 참조 블록에서 이들 N 개의 값들 중 임의의 것과 동일한 값들을 갖는 픽셀들의 퍼센티지가 임계치보다 더 작은 경우, 이것은 특정 값 또는 컬러들이 후보 참조 블록에서 우세하지 않음을 나타낼 수도 있다.
또 다른 예에서, 하나의 해시 인덱스 (510) 에 대응하는 링크된 리스트에서의 노드들의 개수가 임계치 (예를 들어, 128) 보다 더 클 때, 특정 후보 참조 블록은 해시 테이블 (525) 에 부가되지 않는다.
일부 경우들에서, 해시 테이블 (예를 들어, 해시 테이블 (525)) 은 효율을 개선시키기 위한 액션들을 수행하도록 설계될 수도 있다. 예를 들어, 해시 테이블은 해시 인덱스들을 조정하여 후보 참조 블록들을 더 정확하게 그룹화할 수도 있다. 해시 인덱스들은 고정된 비트-길이들 (예를 들어, 12, 13, 14, 15, 16, ... 또는 24 비트들) 을 갖거나 또는 가변 비트-길이들을 가질 수 있다. 일부 경우들에서, 해시 인덱스들은 후보 참조 블록들의 그룹화들을 조정하기 위해 길이에 있어서 증가 또는 감소할 수도 있다. 예를 들어, 해시 인덱스들은 12 비트들의 비트-길이들을 가질 수도 있다. 본 예에서, 후보 참조 블록들의 보다 큰 서브세트가 다른 해시 인덱스들 이외에 하나의 해시 인덱스와 연관되는 경우, 해시 인덱스 및/또는 해시 인덱스들의 비트-길이는 14 비트들로 조정되어 후보 참조 블록들 중 일부를 배제하고 그에 의해 후보 참조 블록들을 더 균일하게 분포시킬 수도 있다. 대안적으로, 해시 인덱스들의 비트-길이들은 더 많은 후보 참조 블록들을 포함하도록 감소될 수도 있다.
도 6 은 본 개시물에서 설명되는 양태들에 따른, 해시-기반 인코더 탐색을 이용하여 픽처의 비디오 정보를 인코딩하기 위한 예시적인 플로우차트의 예시이다. 프로세스 (600) 는 블록 601 에서 시작한다.
블록 605 에서, 프로세스 (600) 는 인코더가 해시 테이블을 메모리에 저장하는 것을 수반할 수도 있다. 해시 테이블은 연관 어레이를 구현하기에 적합한 임의의 소프트웨어 또는 디바이스일 수도 있다. 해시 테이블은 다음 중 하나 이상을 포함할 수도 있다: 해시 함수들, 해시 인덱스들, 버킷들, 키들, 및 값들. 입력, 또는 키가 주어진다면, 해시 테이블은 해시 함수를 적용하여 입력을 해시 인덱스에 맵핑시킬 수도 있다. 해시 인덱스는 연관된 버킷을 가질 수도 있다. 각각의 버킷은 하나 이상의 엔트리들과 연관된다. 예를 들어, 각각의 엔트리는 비디오 정보의 하나 이상의 블록들을 나타내는 데이터를 포함할 수도 있다.
블록 610 에서, 프로세스 (600) 는 비디오 정보의 블록을 해시 인덱스에 맵핑시키는 것을 수반할 수도 있다. 예를 들어, 비디오 정보의 현재 블록을 나타내는 데이터는 해시 테이블에 입력될 수도 있다. 인코더는 입력된 데이터 (즉, 비디오 정보의 현재 블록) 에 기초하여 해시 인덱스를 계산하기 위해 해시 함수를 적용할 수도 있다. 위에서 논의된 바와 같이, 해시 함수로서의 이용을 위해 다양한 계산들이 적합할 수도 있다.
인코더는 그에 따라 해시 인덱스 및 연관된 버킷을 이용하여 비디오 정보의 블록을 하나 이상의 엔트리들에 맵핑시킬 수도 있다. 예를 들어, 엔트리는 후보 참조 블록을 나타내는 정보를 제공할 수도 있다. 이 예에서, 정보는 후보 참조 블록의 콘텐츠들의 명세 데이터일 수도 있다. 일부 경우들에서, 하나 이상의 엔트리들은 하나의 버킷과 연관될 수도 있고, 하나 이상의 엔트리들은 링크된 리스트를 포함할 수도 있다. 링크된 리스트는 임의의 연관된 세트의 정보일 수도 있고, 노드들로 구성된다. 노드들은 다음 노드에 대한 링크 및 값을 포함할 수도 있다. 예를 들어, 제 1 엔트리는 링크, 또는 포인터와 연관될 수도 있고, 링크는 제 2 엔트리에 대한 방향성 정보를 제공할 수도 있다. 이 예에서, 제 1 및 제 2 엔트리들은, 연관된 링크들과 함께, 링크된 리스트를 포함할 수도 있다. 링크된 리스트는 임의의 개수의 노드들을 가질 수도 있다. 각각의 노드는 다음 노드에 대한 링크 및 엔트리를 포함할 수도 있다.
일부 경우들에서, 버킷은 링크를 포함할 수도 있고, 링크는 노드에 대한 포인터 또는 널 참조 (null reference) 중 어느 하나일 수도 있다. 예를 들어, 해시 인덱스와 연관된 어떠한 저장된 값들도 없는 경우, 해시 인덱스의 연관된 버킷은 널 참조를 가질 수도 있다.
판정 블록 615 에서, 프로세스 (600) 는 해시 인덱스와 연관된 링크가 노드에 대한 포인터 또는 널 참조인지 여부를 결정하는 것을 수반할 수도 있다. 링크가 널 참조가 아닌 경우, 프로세스 (600) 는 블록 620 으로 진행하는 것을 수반할 수도 있다. 링크가 널 참조인 경우, 프로세스 (600) 는 블록 640 으로 진행하는 것을 수반할 수도 있다.
위에서 논의된 바와 같이, 노드의 값 필드는 후보 참조 블록을 나타내는 정보를 포함할 수도 있다. 이 정보에 액세스하는 것에 의해, 비디오 정보의 현재 블록은 개개의 참조 블록들과 비교될 수도 있다.
블록 620 에서, 해시 인덱스의 링크가 널 참조가 아닌 경우, 프로세스 (600) 는, 현재 블록을, 해시 인덱스의 링크에 의해 나타낸 노드의 후보 참조 블록과 비교하는 것을 수반할 수도 있다. 위에서 논의된 바와 같이, 비교는 현재 블록과 후보 참조 블록 사이의 거리의 계산을 수반할 수도 있다.
일부 경우들에서, 링크된 리스트는 노드의 링크가 널 참조일 때까지 계속될 수도 있다. 다른 경우들에서, 링크된 리스트는 노드의 링크가 제 1 노드를 가리킬 때까지 계속될 수도 있다.
판정 블록 625 에서, 프로세스 (600) 는 현재 노드가 제 1 노드에 대한 포인터 또는 널 참조를 갖는지 여부를 결정하는 것을 수반할 수도 있다. 현재 노드가 제 1 노드에 대한 포인터 또는 널 참조를 갖지 않는 경우, 프로세스 (600) 는 블록 620 으로 리턴하는 것을 수반할 수도 있다. 현재 노드가 제 1 노드에 대한 포인터 또는 널 참조를 갖는 경우, 프로세스 (600) 는 블록 630 으로 진행하는 것을 수반할 수도 있다.
블록 630 에서, 현재 노드가 널 참조를 갖는 경우, 프로세스 (600) 는 링크된 리스트에서의 후보 참조 블록들 중에서 예측 블록을 결정 (예를 들어, 선택) 하는 것을 수반할 수도 있다. 일부 경우들에서, 예측 블록의 결정은 링크된 리스트에서의 후보 참조 블록들과 현재 블록 사이의 비교들에 기초할 수도 있다. 예를 들어, 현재 블록으로부터 최단 거리를 갖는, 링크된 리스트에서의 후보 참조 블록은, 예측 블록으로서 선택될 수도 있다.
블록 635 에서, 프로세스 (600) 는 결정된 예측 블록을 이용하여 픽처의 비디오 정보를 인코딩하는 것을 수반할 수도 있다. 예를 들어, 예측 블록으로부터 수신된 정보는 현재 블록 및 예측 블록을 포함하는 전체 픽처 또는 픽처의 슬라이스들을 인코딩하는데 이용될 수도 있다.
일부 경우들에서, 현재 블록을 나타내는 정보는 해시 테이블에 부가될 수도 있다. 이러한 방법으로, 현재 블록은 추후의 현재 블록들에 대한 후보 참조 블록으로서 기능할 수도 있다. 그러나, 일부 경우들에서, 현재 블록은 해시 테이블에 부가되기 전에 하나 이상의 필터들을 통과하는 것이 요구될 수도 있다. 3 개의 예시적인 필터들이 위에서 논의되었고 판정 블록들 640, 645, 및 650 에서 표현된다.
판정 블록들 640, 645, 및 650 에서, 현재 블록이 재구성된 후에, 또는 그렇지 않으면 판정 블록 615 에서 해시 인덱스가 널 참조와 연관되기 때문에 어떠한 후보 참조 블록들도 존재하지 않는다고 결정된 후에, 프로세스 (600) 는 3 개의 필터들을 통해 현재 블록을 필터링하는 것을 수반할 수도 있다.
판정 블록 640 에서, 프로세스 (600) 는 현재 블록의 평균 구배가 비-균일성 임계치 미만인지 여부를 결정하는 것을 수반할 수도 있다. 평균 구배가 비-균일성 임계치 미만인 경우, 프로세스 (600) 는 블록 655 로 진행하는 것을 수반할 수도 있다. 평균 구배가 비-균일성 임계치를 충족하거나 초과하는 경우, 프로세스 (600) 는 판정 블록 645 로 진행하는 것을 수반할 수도 있다.
판정 블록 645 에서, 프로세스 (600) 는 미리 결정된 픽셀 값들을 갖는 현재 블록의 픽셀들의 퍼센티지를 결정하는 것, 그리고 그 퍼센티지가 임계 퍼센티지 미만인지 여부를 추가로 결정하는 것을 수반할 수도 있다. 예를 들어, 임의의 개수의 미리 결정된 픽셀 값들이 이용될 수도 있다. 퍼센티지가 임계 퍼센티지 미만인 경우, 프로세스 (600) 는 블록 655 로 진행하는 것을 수반할 수도 있다. 퍼센티지가 임계 퍼센티지를 충족하거나 초과하는 경우, 프로세스 (600) 는 블록 650 으로 진행하는 것을 수반할 수도 있다.
판정 블록 650 에서, 프로세스 (600) 는 링크된 리스트에서의 노드들의 개수가 노드들의 임계 개수보다 더 높은지 여부를 결정하는 것을 수반할 수도 있다. 링크된 리스트에서의 노드들의 개수가 노드들의 임계 개수를 충족하거나 초과하는 경우, 프로세스 (600) 는 블록 655 로 진행하는 것을 수반할 수도 있다. 노드들의 개수가 노드들의 임계 개수 미만인 경우, 프로세스 (600) 는 블록 660 으로 진행하는 것을 수반할 수도 있다.
블록 655 에서, 현재 블록이 필터들 중 하나 이상을 통과하지 못한 경우, 그 현재 블록은 해시 테이블에 부가되지 않는다.
블록 660 에서, 현재 블록이 필터들을 통과한 경우, 그 현재 블록은 해시 테이블에 부가된다. 예를 들어, 현재 블록을 나타내는 정보는 현재 블록의 해시 인덱스와 연관된 링크된 리스트의 노드에 부가될 수도 있다.
프로세스 (600) 는 블록 665 에서 종료된다.
일부 실시형태들에서, 해시 테이블은, 각각의 슬라이스 (또는 타일, 프레임 등) 의 시작부에서, 클리어되거나, 또는 비워질 수도 있다. 그러나, 일부 실시형태들에서, 해시 테이블은, 예를 들어, 현재 슬라이스가 인터-슬라이스인 경우, 비워지지 않을 수도 있다.
일 실시형태에서, 상술된 해시-기반 탐색은 8x8, 16x16 등과 같은 소정의 블록 사이즈들에 적용되지만 이들로 제한되지 않을 수도 있다. 상술된 해시-기반 탐색 방법은 개별적으로 또는 인트라 BC 를 위한 고속 인코더 탐색에 대한 현재 기법들과 조합하여 이용될 수도 있다.
다른 고려사항들
본 명세서에 개시된 정보 및 신호들은 다양한 상이한 기술들 및 기법들 중 임의의 것을 이용하여 표현될 수도 있다. 예를 들어, 위의 설명의 전반에 걸쳐 언급될 수도 있는 데이터, 명령들, 커맨드들, 정보, 신호들, 비트들, 심볼들, 및 칩 (chip) 들은 전압들, 전류들, 전자기파들, 자기 장들 또는 입자들, 광학 장들 또는 입자들, 또는 이들의 임의의 조합으로 표현될 수도 있다.
본 명세서에 개시된 실시형태들과 관련되어 설명된 다양한 예시적인 논리 블록들, 및 알고리즘 단계들은 전자 하드웨어, 컴퓨터 소프트웨어, 또는 이들 양쪽의 조합들로서 구현될 수도 있다. 하드웨어와 소프트웨어의 이러한 상호교환가능성을 명확히 예시하기 위해, 다양한 예시적인 컴포넌트들, 블록들, 및 단계들을 그들의 기능성 관점에서 일반적으로 상술되었다. 이러한 기능성이 하드웨어로서 또는 소프트웨어로서 구현되는지 여부는 전체 시스템에 부과되는 설계 제약들 및 특정 애플리케이션에 의존한다. 당업자들은 각각의 특정 애플리케이션에 대한 다양한 방법들로 설명된 기능성을 구현할 수도 있지만, 이러한 구현 판정들은 본 개시물의 범위로부터의 벗어남을 야기시키는 것으로 해석되어서는 안된다.
본 명세서에서 설명되는 기법들은, 하드웨어, 소프트웨어, 펌웨어, 또는 이들의 임의의 조합으로 구현될 수도 있다. 이러한 기법들은 범용 컴퓨터들, 무선 통신 디바이스 핸드셋들, 또는 무선 통신 디바이스 핸드셋들 및 다른 디바이스들에서의 애플리케이션을 포함하는 다수의 용도들을 가진 집적 회로 디바이스들과 같은 다양한 디바이스들 중 임의의 디바이스에서 구현될 수도 있다. 디바이스들 또는 컴포넌트들로서 설명되는 임의의 피처들은 통합 로직 디바이스에서 함께, 또는 별개의 그러나 상호동작가능한 로직 디바이스들로서 개별적으로 구현될 수도 있다. 소프트웨어로 구현되는 경우, 이 기법들은, 실행될 때, 상술된 방법들 중 하나 이상을 수행하는 명령들을 포함하는 프로그램 코드를 포함하는 컴퓨터 판독가능 데이터 저장 매체에 의해 적어도 부분적으로 실현될 수도 있다. 컴퓨터 판독가능 데이터 저장 매체는 패키징 재료들을 포함할 수도 있는 컴퓨터 프로그램 제품의 부분을 형성할 수도 있다. 컴퓨터 판독가능 매체는 메모리 또는 데이터 저장 매체들, 예컨대 동기식 동적 랜덤 액세스 메모리 (SDRAM) 와 같은 랜덤 액세스 메모리 (RAM), 판독 전용 메모리 (ROM), 비휘발성 랜덤 액세스 메모리 (NVRAM), 전기적으로 소거가능한 프로그래밍가능 판독 전용 메모리 (EEPROM), 플래시 메모리, 자기 또는 광학 데이터 저장 매체들 등을 포함할 수도 있다. 이 기법들은 부가적으로, 또는 대안적으로, 프로그램 코드를 명령들 또는 데이터 구조들의 형태로 반송하거나 또는 통신하고 컴퓨터에 의해 액세스되거나, 판독되거나, 및/또는 실행될 수 있는, 전파된 신호들 또는 파동들과 같은, 컴퓨터 판독가능 통신 매체에 의해 적어도 부분적으로 실현될 수도 있다.
프로그램 코드는 하나 이상의 디지털 신호 프로세서 (DSP) 들, 범용 마이크로프로세서들, 주문형 집적 회로 (ASIC) 들, 필드 프로그래밍가능 로직 어레이 (FPGA) 들, 또는 다른 등가의 집적 또는 이산 로직 회로부와 같은 하나 이상의 프로세서들을 포함하는 프로세서에 의해 실행될 수도 있다. 이러한 프로세서는 본 개시물에서 설명되는 기법들 중 임의의 기법을 수행하도록 구성될 수도 있다. 범용 프로세서는 마이크로프로세서일 수도 있다; 그러나 대안적으로, 그 프로세서는 임의의 종래의 프로세서, 제어기, 마이크로제어기, 또는 상태 머신일 수도 있다. 또한, 프로세서는 컴퓨팅 디바이스들의 조합, 예를 들어, DSP 및 마이크로프로세서의 조합, 복수의 마이크로프로세서들, DSP 코어와 협력하는 하나 이상의 마이크로프로세서들, 또는 임의의 다른 이러한 구성으로도 구현될 수도 있다. 이에 따라, 본 명세서에 사용된 바와 같은 용어 "프로세서" 는 전술한 구조 중 임의의 구조, 전술한 구조의 임의의 조합, 또는 본 명세서에서 설명된 기법들의 구현에 적합한 임의의 다른 구조 또는 장치를 지칭할 수도 있다. 또한, 일부 양태들에서, 본 명세서에서 설명되는 기능성은 인코딩 및 디코딩을 위해 구성된 전용 소프트웨어 또는 하드웨어 내에 제공되거나, 또는 조합된 비디오 인코더-디코더 (코덱) 에 포함될 수도 있다. 또한, 기법들은 하나 이상의 회로들 또는 로직 엘리먼트들에서 완전히 구현될 수 있다.
본 개시물의 기법들은 무선 핸드셋, 집적 회로 (IC) 또는 IC들의 세트 (예를 들어, 칩셋) 를 포함하는 광범위한 디바이스들 또는 장치들에서 구현될 수도 있다. 다양한 컴포넌트들, 또는 유닛들은 개시된 기법들을 수행하도록 구성된 디바이스들의 기능적 양태들을 강조하기 위해 본 개시물에 설명되지만, 상이한 하드웨어 유닛들에 의한 실현을 반드시 요구하지는 않는다. 오히려, 상술된 바와 같이, 다양한 유닛들은 코덱 하드웨어 유닛에 조합될 수도 있거나, 또는 적합한 소프트웨어 및/또는 펌웨어와 함께, 상술된 하나 이상의 프로세서들을 포함하는 상호동작하는 하드웨어 유닛들의 콜렉션에 의해 제공될 수도 있다.
전술한 것이 다양한 상이한 실시형태들과 관련되어 설명되었지만, 본 개시물의 교시들로부터 벗어남이 없이 하나의 실시형태로부터의 피처들 또는 엘리먼트들이 다른 실시형태들과 조합될 수도 있다. 예를 들어, 인코더는 이용을 위해 이용가능한 다수의 논의된 해시 함수들을 가질 수도 있고, 비디오 정보의 각각의 블록에 대해 어떤 해시 함수를 이용할지를 결정할 수도 있다. 저장된 해시 인덱스는 다수의 값들을 포함할 수도 있고, 비디오 정보의 블록은, 블록에 대해 연산된 해시 인덱스가 저장된 해시 인덱스의 값들 중 하나 이상과 매칭하는 경우, 저장된 해시 인덱스에 맵핑될 수도 있다. 논의된 해시 필터들은 그 대신에 해시 테이블에의 현재 블록의 자동 부가와 조합하여 적용될 수도 있다, 즉, 해시 필터는 비디오 정보의 블록을 나타내는 정보가 해시 테이블에 부가된 후에 적용될 수도 있다. 예를 들어, 링크된 리스트가 풀 (full) 로 된다면, 해시 필터들은 그 포인트에서 적용될 수도 있다. 현재 블록을 나타내는 정보가 해시 테이블에서의 해시 인덱스에 맵핑된 후에 그 정보를 해시 테이블에 부가하는 것을 포함하여 피처들의 유사한 조합들이 또한 고려된다; 그러나, 각각의 실시형태들 사이의 피처들의 조합들은 반드시 이들로 제한되지는 않는다.
본 개시물의 다양한 실시형태들이 설명되었다. 이러한 그리고 다른 실시형태들은 다음의 청구항들의 범위 내에 있다.

Claims (28)

  1. 픽처의 비디오 정보를 인코딩하기 위한 장치로서,
    상기 장치는,
    상기 픽처에서의 참조 블록들에 대응하는 적어도 하나의 해시 인덱스를 포함하는 해시 테이블을 저장하도록 구성된 메모리 유닛으로서, 상기 참조 블록들은 상기 픽처에서 이용가능한 블록들의 서브세트인, 상기 메모리 유닛; 및
    상기 메모리 유닛에 동작가능하게 커플링된 프로세서
    를 포함하고,
    상기 프로세서는,
    현재 블록에의 해시 함수의 적용에 기초하여 상기 현재 블록을 상기 해시 테이블에서의 해시 인덱스에 맵핑시키고;
    상기 해시 테이블로부터, 상기 해시 인덱스에 대응하는 참조 블록들을 식별하고;
    상기 참조 블록들과의 상기 현재 블록의 비교에 기초하여 상기 참조 블록들 중에서 예측 블록을 선택하며;
    선택된 상기 예측 블록을 이용하여 상기 비디오 정보를 인코딩하도록
    구성되는, 픽처의 비디오 정보를 인코딩하기 위한 장치.
  2. 제 1 항에 있어서,
    상기 해시 함수는 세트에서의 하나 이상의 값들의 최대 유효 비트 (most significant bit; MSB) 들의 접합 (concatenation) 을 생성하고,
    상기 세트는, 상기 현재 블록의 직류 (direct current; DC) 값; 상기 현재 블록의 서브-블록의 DC 값; 상기 현재 블록의 구배 (gradient); 상기 현재 블록의 서브-블록의 구배; 상기 현재 블록의 이산 코사인 변환 (discrete cosine transform; DCT); 및 상기 현재 블록의 서브-블록의 DCT 를 포함하는, 픽처의 비디오 정보를 인코딩하기 위한 장치.
  3. 제 1 항에 있어서,
    상기 해시 함수는 상기 현재 블록에서의 하나 이상의 픽셀들의 순환 리던던시 검사 (cyclic redundancy check; CRC) 를 포함하는, 픽처의 비디오 정보를 인코딩하기 위한 장치.
  4. 제 1 항에 있어서,
    상기 참조 블록들은 링크된 리스트를 포함하는, 픽처의 비디오 정보를 인코딩하기 위한 장치.
  5. 제 4 항에 있어서,
    상기 프로세서는 또한, 상기 현재 블록의 평균 구배 값이 비-균일성 임계치를 충족하거나 초과하는 것에 응답하여 상기 현재 블록을 상기 링크된 리스트에 부가하도록 구성되는, 픽처의 비디오 정보를 인코딩하기 위한 장치.
  6. 제 4 항에 있어서,
    상기 프로세서는 또한, 미리 정의된 픽셀 값들을 갖는 상기 현재 블록의 픽셀들의 퍼센티지가 임계 퍼센티지를 충족하거나 초과하는 것에 응답하여 상기 현재 블록을 상기 링크된 리스트에 부가하도록 구성되는, 픽처의 비디오 정보를 인코딩하기 위한 장치.
  7. 제 4 항에 있어서,
    상기 프로세서는 또한, 상기 링크된 리스트에서의 노드들의 개수가 노드들의 임계 개수보다 더 작은 것에 응답하여 상기 현재 블록을 상기 링크된 리스트에 부가하도록 구성되는, 픽처의 비디오 정보를 인코딩하기 위한 장치.
  8. 픽처의 비디오 정보를 인코딩하는 방법으로서,
    메모리 유닛에, 상기 픽처에서의 참조 블록들에 대응하는 적어도 하나의 해시 인덱스를 포함하는 해시 테이블을 저장하는 단계로서, 상기 참조 블록들은 상기 픽처에서 이용가능한 블록들의 서브세트인, 상기 해시 테이블을 저장하는 단계;
    현재 블록에의 해시 함수의 적용에 기초하여 상기 현재 블록을 상기 해시 테이블에서의 해시 인덱스에 맵핑시키는 단계;
    상기 해시 테이블로부터, 상기 해시 인덱스에 대응하는 참조 블록들을 식별하는 단계;
    상기 참조 블록들과의 상기 현재 블록의 비교에 기초하여 상기 참조 블록들 중에서 예측 블록을 선택하는 단계; 및
    선택된 상기 예측 블록을 이용하여 상기 비디오 정보를 인코딩하는 단계
    를 포함하는, 픽처의 비디오 정보를 인코딩하는 방법.
  9. 제 8 항에 있어서,
    상기 해시 함수는 세트에서의 하나 이상의 값들의 최대 유효 비트 (MSB) 들의 접합을 생성하고,
    상기 세트는, 상기 현재 블록의 직류 (DC) 값; 상기 현재 블록의 서브-블록의 DC 값; 상기 현재 블록의 구배; 상기 현재 블록의 서브-블록의 구배; 상기 현재 블록의 이산 코사인 변환 (DCT); 및 상기 현재 블록의 서브-블록의 DCT 를 포함하는, 픽처의 비디오 정보를 인코딩하는 방법.
  10. 제 8 항에 있어서,
    상기 해시 함수는 상기 블록에서의 하나 이상의 픽셀들의 순환 리던던시 검사 (CRC) 를 포함하는, 픽처의 비디오 정보를 인코딩하는 방법.
  11. 제 8 항에 있어서,
    상기 참조 블록들은 링크된 리스트를 포함하는, 픽처의 비디오 정보를 인코딩하는 방법.
  12. 제 11 항에 있어서,
    상기 현재 블록의 평균 구배 값이 비-균일성 임계치를 충족하거나 초과하는 것에 응답하여 상기 현재 블록을 상기 링크된 리스트에 부가하는 단계를 더 포함하는, 픽처의 비디오 정보를 인코딩하는 방법.
  13. 제 11 항에 있어서,
    미리 정의된 픽셀 값들을 갖는 상기 현재 블록의 픽셀들의 퍼센티지가 임계 퍼센티지를 충족하거나 초과하는 것에 응답하여 상기 현재 블록을 상기 링크된 리스트에 부가하는 단계를 더 포함하는, 픽처의 비디오 정보를 인코딩하는 방법.
  14. 제 11 항에 있어서,
    상기 링크된 리스트에서의 노드들의 개수가 노드들의 임계 개수보다 더 작은 것에 응답하여 상기 현재 블록을 상기 링크된 리스트에 부가하는 단계를 더 포함하는, 픽처의 비디오 정보를 인코딩하는 방법.
  15. 명령들을 저장한 비일시적 컴퓨터 판독가능 저장 매체로서,
    상기 명령들은, 실행될 때, 디바이스의 프로세서로 하여금,
    픽처에서의 비디오 정보를 인코딩함에 있어서의 이용을 위해 해시 테이블을 메모리 유닛에 저장하는 것으로서, 상기 해시 테이블은 상기 픽처에서의 참조 블록들에 대응하는 적어도 하나의 해시 인덱스를 포함하고, 상기 참조 블록들은 상기 픽처에서 이용가능한 블록들의 서브세트인, 상기 해시 테이블을 메모리 유닛에 저장하는 것을 하게 하고;
    현재 블록에의 해시 함수의 적용에 기초하여 상기 현재 블록을 상기 해시 테이블에서의 해시 인덱스에 맵핑시키게 하고;
    상기 해시 테이블로부터, 상기 해시 인덱스에 대응하는 참조 블록들을 식별하게 하고;
    상기 참조 블록들과의 상기 현재 블록의 비교에 기초하여 상기 참조 블록들 중에서 예측 블록을 선택하게 하며;
    선택된 상기 예측 블록을 이용하여 상기 비디오 정보를 인코딩하게 하는, 비일시적 컴퓨터 판독가능 저장 매체.
  16. 제 15 항에 있어서,
    상기 해시 함수는 세트에서의 하나 이상의 값들의 최대 유효 비트 (MSB) 들의 접합을 생성하고,
    상기 세트는, 상기 현재 블록의 직류 (DC) 값; 상기 현재 블록의 서브-블록의 DC 값; 상기 현재 블록의 구배; 상기 현재 블록의 서브-블록의 구배; 상기 현재 블록의 이산 코사인 변환 (DCT); 및 상기 현재 블록의 서브-블록의 DCT 를 포함하는, 비일시적 컴퓨터 판독가능 저장 매체.
  17. 제 15 항에 있어서,
    상기 해시 함수는 상기 현재 블록에서의 하나 이상의 픽셀들의 순환 리던던시 검사 (CRC) 를 포함하는, 비일시적 컴퓨터 판독가능 저장 매체.
  18. 제 15 항에 있어서,
    상기 참조 블록들은 링크된 리스트를 포함하는, 비일시적 컴퓨터 판독가능 저장 매체.
  19. 제 18 항에 있어서,
    실행될 때, 상기 프로세서로 하여금, 상기 현재 블록의 평균 구배 값이 비-균일성 임계치를 충족하거나 초과하는 것에 응답하여 상기 현재 블록을 상기 링크된 리스트에 부가하게 하는 명령들을 또한 저장한, 비일시적 컴퓨터 판독가능 저장 매체.
  20. 제 18 항에 있어서,
    실행될 때, 상기 프로세서로 하여금, 미리 정의된 픽셀 값들을 갖는 상기 현재 블록의 픽셀들의 퍼센티지가 임계 퍼센티지를 충족하거나 초과하는 것에 응답하여 상기 현재 블록을 상기 링크된 리스트에 부가하게 하는 명령들을 또한 저장한, 비일시적 컴퓨터 판독가능 저장 매체.
  21. 제 18 항에 있어서,
    실행될 때, 상기 프로세서로 하여금, 상기 링크된 리스트에서의 노드들의 개수가 노드들의 임계 개수보다 더 작은 것에 응답하여 상기 현재 블록을 상기 링크된 리스트에 부가하게 하는 명령들을 또한 저장한, 비일시적 컴퓨터 판독가능 저장 매체.
  22. 픽처의 비디오 정보를 인코딩하도록 구성된 비디오 코딩 디바이스로서,
    상기 픽처에서의 참조 블록들에 대응하는 적어도 하나의 해시 인덱스를 포함하는 해시 테이블을 저장하는 수단으로서, 상기 참조 블록들은 상기 픽처에서 이용가능한 블록들의 서브세트인, 상기 해시 테이블을 저장하는 수단;
    현재 블록에의 해시 함수의 적용에 기초하여 상기 현재 블록을 상기 해시 테이블에서의 해시 인덱스에 맵핑시키는 수단;
    상기 해시 테이블로부터, 상기 해시 인덱스에 대응하는 참조 블록들을 식별하는 수단;
    상기 참조 블록들과의 상기 현재 블록의 비교에 기초하여 상기 참조 블록들 중에서 예측 블록을 선택하는 수단; 및
    선택된 상기 예측 블록을 이용하여 상기 비디오 정보를 인코딩하는 수단
    을 포함하는, 픽처의 비디오 정보를 인코딩하도록 구성된 비디오 코딩 디바이스.
  23. 제 22 항에 있어서,
    상기 해시 함수는 세트에서의 하나 이상의 값들의 최대 유효 비트 (MSB) 들의 접합을 생성하고,
    상기 세트는, 상기 현재 블록의 직류 (DC) 값; 상기 현재 블록의 서브-블록의 DC 값; 상기 현재 블록의 구배; 상기 현재 블록의 서브-블록의 구배; 상기 현재 블록의 이산 코사인 변환 (DCT); 및 상기 현재 블록의 서브-블록의 DCT 를 포함하는, 픽처의 비디오 정보를 인코딩하도록 구성된 비디오 코딩 디바이스.
  24. 제 22 항에 있어서,
    상기 해시 함수는 상기 블록에서의 하나 이상의 픽셀들의 순환 리던던시 검사 (CRC) 를 포함하는, 픽처의 비디오 정보를 인코딩하도록 구성된 비디오 코딩 디바이스.
  25. 제 22 항에 있어서,
    상기 참조 블록들은 링크된 리스트를 포함하는, 픽처의 비디오 정보를 인코딩하도록 구성된 비디오 코딩 디바이스.
  26. 제 25 항에 있어서,
    상기 현재 블록의 평균 구배 값이 비-균일성 임계치를 충족하거나 초과하는 것에 응답하여 상기 현재 블록을 상기 링크된 리스트에 부가하는 수단을 더 포함하는, 픽처의 비디오 정보를 인코딩하도록 구성된 비디오 코딩 디바이스.
  27. 제 25 항에 있어서,
    미리 정의된 픽셀 값들을 갖는 상기 현재 블록의 픽셀들의 퍼센티지가 임계 퍼센티지를 충족하거나 초과하는 것에 응답하여 상기 현재 블록을 상기 링크된 리스트에 부가하는 수단을 더 포함하는, 픽처의 비디오 정보를 인코딩하도록 구성된 비디오 코딩 디바이스.
  28. 제 25 항에 있어서,
    상기 링크된 리스트에서의 노드들의 개수가 노드들의 임계 개수보다 더 작은 것에 응답하여 상기 현재 블록을 상기 링크된 리스트에 부가하는 수단을 더 포함하는, 픽처의 비디오 정보를 인코딩하도록 구성된 비디오 코딩 디바이스.
KR1020167028118A 2014-03-17 2015-03-17 인트라 블록 카피를 위한 해시-기반 인코더 탐색 KR20160134724A (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201461954449P 2014-03-17 2014-03-17
US61/954,449 2014-03-17
US14/659,398 US9715559B2 (en) 2014-03-17 2015-03-16 Hash-based encoder search for intra block copy
US14/659,398 2015-03-16
PCT/US2015/020936 WO2015142829A1 (en) 2014-03-17 2015-03-17 Hash-based encoder search for intra block copy

Publications (1)

Publication Number Publication Date
KR20160134724A true KR20160134724A (ko) 2016-11-23

Family

ID=54069145

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020167028118A KR20160134724A (ko) 2014-03-17 2015-03-17 인트라 블록 카피를 위한 해시-기반 인코더 탐색

Country Status (7)

Country Link
US (1) US9715559B2 (ko)
EP (1) EP3120543B1 (ko)
JP (1) JP2017513343A (ko)
KR (1) KR20160134724A (ko)
CN (1) CN106105197B (ko)
BR (1) BR112016021485A2 (ko)
WO (1) WO2015142829A1 (ko)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015058397A1 (en) 2013-10-25 2015-04-30 Microsoft Technology Licensing, Llc Representing blocks with hash values in video and image coding and decoding
KR102358276B1 (ko) * 2014-09-30 2022-02-04 마이크로소프트 테크놀로지 라이센싱, 엘엘씨 비디오 코딩을 위한 해시 기반 인코더 결정
GB2531003A (en) * 2014-10-06 2016-04-13 Canon Kk Method and apparatus for vector encoding in video coding and decoding
JP6527949B2 (ja) 2015-01-29 2019-06-12 ヴィド スケール インコーポレイテッド イントラブロックコピー探索
US20160360234A1 (en) * 2015-06-03 2016-12-08 Apple Inc. Techniques For Resource Conservation During Performance Of Intra Block Copy Prediction Searches
JP2017069617A (ja) * 2015-09-28 2017-04-06 ルネサスエレクトロニクス株式会社 半導体装置および画像符号化方法
US10390026B2 (en) 2016-03-25 2019-08-20 Google Llc Smart reordering in recursive block partitioning for advanced intra prediction in video coding
US11095877B2 (en) * 2016-11-30 2021-08-17 Microsoft Technology Licensing, Llc Local hash-based motion estimation for screen remoting scenarios
GB2560720B (en) * 2017-03-20 2021-08-25 Canon Kk Method and apparatus for encoding and transmitting at least a spatial part of a video sequence
US10674159B2 (en) * 2017-07-28 2020-06-02 Microsoft Technology Licensing, Llc Effective intra encoding for screen data
CN113196774B (zh) 2019-01-02 2023-02-17 北京字节跳动网络技术有限公司 基于散列的运动搜索的早期确定
CN114128264A (zh) * 2019-05-22 2022-03-01 弗劳恩霍夫应用研究促进协会 用于独立编码区域的无漂移填充和哈希的编码器和解码器，编码方法和解码方法
US11539957B2 (en) * 2019-06-20 2022-12-27 Tencent America LLC Layered random access with reference picture resampling
KR102355918B1 (ko) * 2019-07-29 2022-02-07 주식회사 그루크리에이티브랩 블록체인을 이용한 전자 데이터 제공 방법 및 그 시스템
CN111225214B (zh) * 2020-01-22 2022-08-12 北京字节跳动网络技术有限公司 视频处理方法、装置及电子设备
US11202085B1 (en) 2020-06-12 2021-12-14 Microsoft Technology Licensing, Llc Low-cost hash table construction and hash-based block matching for variable-size blocks
KR102403817B1 (ko) * 2020-11-24 2022-05-31 이화여자대학교 산학협력단 화면 내 블록 카피를 이용한 다시점 영상에서의 블록 벡터 예측 기법 및 디코더
CN112492288B (zh) * 2020-12-01 2022-04-05 清华大学深圳国际研究生院 面向聚焦式全光视频序列的帧内预测方法及存储介质
CN113542769B (zh) * 2021-09-17 2021-12-10 苏州浪潮智能科技有限公司 一种视频图像编码方法、系统、设备以及介质
US11797508B1 (en) * 2023-06-02 2023-10-24 Black Cape Inc. Systems and methods for geospatial correlation

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2375673A (en) 2001-05-14 2002-11-20 Salgen Systems Ltd Image compression method using a table of hash values corresponding to motion vectors
US8761259B2 (en) * 2005-09-22 2014-06-24 Qualcomm Incorporated Multi-dimensional neighboring block prediction for video encoding
US8189933B2 (en) * 2008-03-31 2012-05-29 Microsoft Corporation Classifying and controlling encoding quality for textured, dark smooth and smooth video content
KR20100095992A (ko) * 2009-02-23 2010-09-01 한국과학기술원 비디오 부호화에서의 분할 블록 부호화 방법, 비디오 복호화에서의 분할 블록 복호화 방법 및 이를 구현하는 기록매체
JP5383297B2 (ja) 2009-04-13 2014-01-08 株式会社日立国際電気 署名装置
JP2011165170A (ja) * 2010-01-15 2011-08-25 Toyota Central R&D Labs Inc 対象物検出装置及びプログラム
US20130272409A1 (en) * 2012-04-12 2013-10-17 Qualcomm Incorporated Bandwidth reduction in video coding through applying the same reference index
US20130272412A1 (en) * 2012-04-12 2013-10-17 Qualcomm Incorporated Common motion information candidate list construction process
US9210432B2 (en) * 2012-10-08 2015-12-08 Google Inc. Lossless inter-frame video coding
US9350988B1 (en) * 2012-11-20 2016-05-24 Google Inc. Prediction mode-based block ordering in video coding
US9210424B1 (en) * 2013-02-28 2015-12-08 Google Inc. Adaptive prediction block size in video coding
CN103281538B (zh) * 2013-06-06 2016-01-13 上海交通大学 基于滚动哈希和块级别帧内预测的帧内编码方法
WO2015058397A1 (en) * 2013-10-25 2015-04-30 Microsoft Technology Licensing, Llc Representing blocks with hash values in video and image coding and decoding
WO2015058395A1 (en) 2013-10-25 2015-04-30 Microsoft Technology Licensing, Llc Hash-based block matching in video and image coding
CN103596011B (zh) * 2013-11-20 2017-07-04 北京中星微电子有限公司 图像数据的存储处理方法和装置
WO2015131325A1 (en) 2014-03-04 2015-09-11 Microsoft Technology Licensing, Llc Hash table construction and availability checking for hash-based block matching
WO2015131326A1 (en) 2014-03-04 2015-09-11 Microsoft Technology Licensing, Llc Encoder-side decisions for block flipping and skip mode in intra block copy prediction
US9438910B1 (en) * 2014-03-11 2016-09-06 Google Inc. Affine motion prediction in video coding
WO2015139165A1 (en) * 2014-03-17 2015-09-24 Microsoft Technology Licensing, Llc Encoder-side decisions for screen content encoding

Also Published As

Publication number Publication date
EP3120543A1 (en) 2017-01-25
CN106105197B (zh) 2019-01-15
WO2015142829A1 (en) 2015-09-24
US20150261884A1 (en) 2015-09-17
CN106105197A (zh) 2016-11-09
EP3120543B1 (en) 2020-01-15
US9715559B2 (en) 2017-07-25
BR112016021485A2 (pt) 2017-08-15
JP2017513343A (ja) 2017-05-25

Similar Documents

Publication Publication Date Title
EP3120543B1 (en) Hash-based encoder search for intra block copy
US10178403B2 (en) Reference picture list construction in intra block copy mode
KR102140361B1 (ko) 멀티 계층 코딩에서의 컨포먼스 윈도우 정보
KR101881239B1 (ko) 멀티-계층 비디오 코덱들에 대한 레벨 정의들
KR102296654B1 (ko) 다계층 코딩에서 복구 포인트 보충 향상 정보 (sei) 메시지들 및 영역 리프레쉬 정보 sei 메시지들을 코딩하는 방법
KR20170020799A (ko) 다중-계층 코덱들에서의 표현 포맷 업데이트
US9584808B2 (en) Device and method for scalable coding of video information
KR20160070786A (ko) 비디오 정보의 스케일러블 코딩을 위한 디바이스 및 방법
CA2951530C (en) Full picture order count reset for multi-layer codecs
KR101861906B1 (ko) 고 효율 비디오 코딩에 기초한 비디오 정보의 스케일러블 코딩을 위한 디바이스 및 방법
KR20170026371A (ko) 스케일링 가능 비디오 코딩의 비트스트림 준수 제약들
KR101864053B1 (ko) 멀티 계층 코딩에서 계층간 레퍼런스 픽처 세트 (ｒｐｓ) 의 코딩 및 비트스트림의 종단 (ｅｏｂ) 네트워크 액세스 계층 (ｎａｌ) 유닛들의 코딩을 위한 방법들
KR101948999B1 (ko) 비디오 정보의 스케일러블 코딩을 위한 디바이스 및 방법
KR20170035903A (ko) 서브-블록 팔레트 모드
CA2916679A1 (en) Device and method for scalable coding of video information
KR20160031498A (ko) 비디오 정보의 스케일러블 코딩을 위한 디바이스 및 방법
KR102312764B1 (ko) 멀티 계층 코딩에서 레퍼런스 픽처 세트 (ｒｐｓ) 를 코딩하기 위한 방법

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E601 Decision to refuse application