KR20170026371A - 스케일링 가능 비디오 코딩의 비트스트림 준수 제약들 - Google Patents

스케일링 가능 비디오 코딩의 비트스트림 준수 제약들 Download PDF

Info

Publication number
KR20170026371A
KR20170026371A KR1020167035858A KR20167035858A KR20170026371A KR 20170026371 A KR20170026371 A KR 20170026371A KR 1020167035858 A KR1020167035858 A KR 1020167035858A KR 20167035858 A KR20167035858 A KR 20167035858A KR 20170026371 A KR20170026371 A KR 20170026371A
Authority
KR
South Korea
Prior art keywords
bitstream
video
unit
decoding
units
Prior art date
Application number
KR1020167035858A
Other languages
English (en)
Other versions
KR102090005B1 (ko
Inventor
아다르쉬 크리쉬난 라마수브라모니안
예-쿠이 왕
Original Assignee
퀄컴 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 퀄컴 인코포레이티드 filed Critical 퀄컴 인코포레이티드
Publication of KR20170026371A publication Critical patent/KR20170026371A/ko
Application granted granted Critical
Publication of KR102090005B1 publication Critical patent/KR102090005B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/30—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using hierarchical techniques, e.g. scalability
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/70—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by syntax aspects related to video coding, e.g. related to compression standards
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/169—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding
    • H04N19/17—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object
    • H04N19/172—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object the region being a picture, frame or field
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/169—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding
    • H04N19/184—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being bits, e.g. of the compressed video stream
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H04N19/423—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation characterised by memory arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/50—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/50—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding
    • H04N19/597—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding specially adapted for multi-view video sequence encoding

Abstract

비트스트림에서 비디오 정보를 코딩하기 위한 장치는 메모리 및 메모리와 통신하는 프로세서를 포함한다. 메모리는 복수의 비디오 계층들과 연관된 비디오 정보를 비트스트림에 저장하도록 구성되고, 비트스트림 내의 복수의 비디오 계층들은 복수의 비트스트림 파티션들로 분할되고, 각각의 비트스트림 파티션은 복수의 비디오 계층들 중 적어도 하나를 포함한다. 프로세서는 복수의 비트스트림 파티션들 중 제 1 비트스트림 파티션과 연관된 비트스트림 준수 파라미터를 프로세싱하도록 구성되고, 비트스트림 준수 파라미터는 제 1 비트스트림 파티션에 의해 포함되지 않는 비트스트림의 다른 부분이 아니라 제 1 비트스트림 파티션에 적용 가능하다. 프로세서는 비트스트림에서 비디오 정보를 인코딩 또는 디코딩할 수 있다.

Description

스케일링 가능 비디오 코딩의 비트스트림 준수 제약들{BITSTREAM CONFORMANCE CONSTRAINTS IN SCALABLE VIDEO CODING}
[0001] 본 개시는 비디오 코딩 및 압축 분야에 관한 것이며, 특히, 스케일링 가능 비디오 코딩, 멀티뷰 비디오 코딩 또는 3차원(3D) 비디오 코딩에 관한 것이다.
[0002] 디지털 비디오 능력들은 디지털 텔레비전들, 디지털 다이렉트 브로드캐스트 시스템들, 무선 브로드캐스트 시스템들, 개인 휴대 정보 단말기(personal digital assistant; PDA)들, 랩톱 또는 데스크톱 컴퓨터들, 디지털 카메라들, 디지털 레코딩 디바이스들, 디지털 미디어 플레이어들, 비디오 게이밍 디바이스들, 비디오 게임 콘솔들, 셀룰러 또는 위성 무선 전화기들, 원격 화상회의 디바이스들 등을 포함하는, 광범위한 디바이스들에 포함될 수 있다. 디지털 비디오 디바이스들은 동화상 전문가 그룹-2(MPEG-2), MPEG-4, 국제 전신 연합-전기통신 표준화 부문(ITU-T) H.263, ITU-T H.264/MPEG-4, Part 10, 어드밴스드 비디오 코딩(Advanced Video Coding; AVC)에 의해 정의된 표준들, 고효율 비디오 코딩(High Efficiency Video Coding; HEVC) 표준, 및 이러한 표준들의 확장들에서 설명되는 것들과 같은 비디오 압축 기술들을 구현한다. 비디오 디바이스들은 이러한 비디오 코딩 기술들을 구현함으로써 디지털 비디오 정보를 더 효율적으로 송신, 수신, 인코딩, 디코딩, 및/또는 저장할 수 있다.
[0003] 비디오 압축 기술들은 비디오 시퀀스들에 내재된 리던던시(redundancy)를 감소시키거나 제거하기 위해 공간적(인트라-픽처(intra-picture)) 예측 및/또는 시간적(인터-픽처(inter-picture)) 예측을 수행한다. 블록-기반 비디오 코딩을 위하여, 비디오 슬라이스(예컨대, 비디오 프레임, 비디오 프레임의 부분 등)는 비디오 블록들로 파티셔닝(partitioning)될 수 있으며, 이 비디오 블록들은 또한, 트리블록(treeblock)들, 코딩 유닛(coding unit; CU)들 및/또는 코딩 노드들로 지칭될 수 있다. 픽처의 인트라-코딩된(I) 슬라이스에서의 비디오 블록들은 동일한 픽처에서의 이웃하는 블록들 내의 참조 샘플들에 대한 공간적 예측을 이용하여 인코딩된다. 픽처의 인터-코딩된(P 또는 B) 슬라이스 내의 비디오 블록들은 동일한 픽처에서의 이웃하는 블록들 내의 참조 샘플들에 대한 공간적 예측, 또는 다른 참조 픽처들에서의 참조 샘플들에 대한 시간적 예측을 이용할 수 있다. 픽처들은 프레임들로 지칭될 수 있고, 참조 픽처들은 참조 프레임들로서 지칭될 수 있다.
[0004] 본 개시의 시스템들, 방법들 및 디바이스들 각각은 몇몇 혁신적인 양상들을 가지며, 이들 양상들 중 하나의 양상이 단독으로 본 명세서에 개시된 바람직한 속성들을 책임지고 있는 것은 아니다.
[0005] 일 양상에서, 비트스트림에서 비디오 정보를 코딩(예를 들면, 인코딩 또는 디코딩)하도록 구성된 장치는 메모리 및 메모리와 통신하는 프로세서를 포함한다. 메모리는 복수의 비디오 계층들과 연관된 비디오 정보를 비트스트림에 저장하도록 구성되고, 비트스트림 내의 복수의 비디오 계층들은 복수의 비트스트림 파티션들로 분할되고, 각각의 비트스트림 파티션은 복수의 비디오 계층들 중 적어도 하나를 포함한다. 프로세서는 복수의 비트스트림 파티션들 중 제 1 비트스트림 파티션과 연관된 비트스트림 준수 파라미터를 프로세싱하도록 구성되고, 비트스트림 준수 파라미터는 제 1 비트스트림 파티션에 의해 포함되지 않는 비트스트림의 다른 부분이 아니라 제 1 비트스트림 파티션에 적용 가능하다.
[0006] 다른 양상에서, 비트스트림에서 비디오 정보를 코딩하는 방법은 복수의 비트스트림 파티션들 중 제 1 비트스트림 파티션과 연관된 비트스트림 준수 파라미터를 프로세싱하는 단계를 포함하고, 각각의 비트스트림 파티션은 비트스트림에 복수의 비디오 계층들 중 적어도 하나를 포함하고, 비트스트림 준수 파라미터는 제 1 비트스트림 파티션에 의해 포함되지 않는 비트스트림의 다른 부분이 아니라 제 1 비트스트림 파티션에 적용 가능하다.
[0007] 다른 양상에서, 비일시적인 컴퓨터 판독 가능 매체는 코드를 포함하고, 코드는, 실행될 때, 장치로 하여금, 비트스트림 내의 복수의 비디오 계층들과 연관된 비디오 정보를 저장하고 ― 비트스트림 내의 복수의 비디오 계층들은 복수의 비트스트림 파티션들로 분할되고, 각각의 비트스트림 파티션은 복수의 비디오 계층들 중 적어도 하나를 포함함 ― , 그리고 복수의 비트스트림 파티션들 중 제 1 비트스트림 파티션과 연관된 비트스트림 준수 파라미터를 프로세싱하게 하고, 비트스트림 준수 파라미터는 제 1 비트스트림 파티션에 의해 포함되지 않는 비트스트림의 다른 부분이 아니라 제 1 비트스트림 파티션에 적용 가능하다.
[0008] 다른 양상에서, 비트스트림에서 비디오 정보를 코딩하도록 구성된 비디오 코딩 디바이스는 비트스트림 내의 복수의 비디오 계층들과 연관된 비디오 정보를 저장하기 위한 수단 ― 비트스트림 내의 복수의 비디오 계층들은 복수의 비트스트림 파티션들로 분할되고, 각각의 비트스트림 파티션은 복수의 비디오 계층들 중 적어도 하나를 포함함 ― , 및 복수의 비트스트림 파티션들 중 제 1 비트스트림 파티션과 연관된 비트스트림 준수 파라미터를 프로세싱하기 위한 수단 ― 비트스트림 준수 파라미터는 제 1 비트스트림 파티션에 의해 포함되지 않는 비트스트림의 다른 부분이 아니라 제 1 비트스트림 파티션에 적용 가능함 ― 을 포함한다.
[0009] 도 1a는 본 개시에서 설명되는 양상들에 따른 기술들을 활용할 수 있는 예시적인 비디오 인코딩 및 디코딩 시스템을 예시하는 블록도이다.
[0010] 도 1b는 본 개시에서 설명되는 양상들에 따른 기술들을 수행할 수 있는 다른 예시적인 비디오 인코딩 및 디코딩 시스템을 예시하는 블록도이다.
[0011] 도 2a는 본 개시에서 설명되는 양상들에 따른 기술들을 구현할 수 있는 비디오 인코더의 예를 예시하는 블록도이다.
[0012] 도 2b는 본 개시에서 설명되는 양상들에 따른 기술들을 구현할 수 있는 비디오 인코더의 예를 예시하는 블록도이다.
[0013] 도 3a는 본 개시에서 설명되는 양상들에 따른 기술들을 구현할 수 있는 비디오 디코더의 예를 예시하는 블록도이다.
[0014] 도 3b는 본 개시에서 설명되는 양상들에 따른 기술들을 구현할 수 있는 비디오 디코더의 예를 예시하는 블록도이다.
[0015] 도 4는 상이한 비트스트림 파티션들 내의 픽처들의 예시적인 구성을 예시한 블록도이다.
[0016] 도 5는 비트스트림 파티션과 연관된 파라미터를 프로세싱하는 방법을 예시한 흐름도이다.
[0017] 도 6은 비트스트림 준수 제약이 충족되는지를 결정하는 방법을 예시한 흐름도이다.
[0018] 도 7은 상이한 계층들에서 스플라이스 포인트에 걸쳐 픽처들의 예시적인 구성을 예시한 블록도이다.
[0019] 도 8은 상이한 계층들에서 픽처들의 예시적인 구성을 예시한 블록도이다.
[0020] 도 9는 상이한 계층들에서 픽처들의 POC(picture order count) 값들을 예시한 표이다.
[0021] 도 10은 상이한 계층들에서 픽처들의 예시적인 구성을 예시한 블록도이다.
[0022] 도 11은 상이한 계층들에서 픽처들의 POC 값들을 예시한 표이다.
[0023] 일부 구현들에서, 비트스트림 준수와 관련된 다양한 파라미터들은 비트스트림으로 시그널링되고, 여기서 특정 비트스트림 준수 제약들은 그러한 파라미터들에 의해 지정된 값들을 제한할 수 있다. 예를 들면, 그러한 파라미터들은 비트스트림에서 코딩된 픽처들과 연관된 타이밍 정보 또는 비트스트림 또는 그의 부분(예를 들면, 코딩 유닛들, 픽처들, 비디오 계층들 등)의 다른 특성들을 지정할 수 있다. 기존의 구현들에서, 이들 파라미터들은 전체 비트스트림 또는 전체 액세스 유닛(예를 들면, 동일한 출력 시간 인스턴스에 대응하는 비트스트림 내의 모든 픽처들)과 종종 연관된다.
[0024] 일부 상황들에서, 비트스트림(또는 액세스 유닛들)을 더 작은 유닛들로 전송 또는 프로세싱하는 것이 바람직할 수 있다. 그러나, 전체 비트스트림(예를 들면, 비트스트림 내의 모든 계층들) 또는 전체 액세스 유닛들(예를 들면, 액세스 유닛 내의 모든 픽처들)에 적용 가능한 비트스트림 준수 파라미터들 및 제약들을 갖는 것은 비트스트림을 파티셔닝하고, 파티션들 중 일부 또는 전부를 독립적으로 프로세싱하기 위한 프로세스를 복잡하게 할 수 있다.
[0025] 따라서, 비트스트림에서 다양한 비트스트림 준수 파라미터들을 정의하고 이를 프로세싱하기 위한 개선된 방법이 요구된다.
[0026] 본 개시에서, 비트스트림에서 추론 또는 시그널링되는 비트스트림 준수 파라미터들을 정의 및 프로세싱하기 위한 다양한 기술들이 설명된다. 본 개시의 일부 실시예들에서, 코더는 비트스트림에서 복수의 비디오 계층들의 서브세트를 포함하는 비트스트림 파티션과 연관된 비트스트림 준수 파라미터를 프로세싱한다. 그러한 실시예들에서, 비트스트림 준수 파라미터는 비트스트림 파티션에 적용 가능하지만 비트스트림 파티션에 의해 포함되지 않는 비트스트림의 다른 부분에 적용 가능하지 않을 수 있다. 전체가 아닌 비트스트림 및 비트스트림 파티션과 연관된 비트스트림 준수 파라미터를 프로세싱함으로써, 비트스트림을 전송 및 프로세싱하는데 있어서 더 큰 유연성이 달성될 수 있다.
[0027] 아래의 설명에서, 특정 실시예들에 관련된 H.264/AVC(Advanced Video Coding) 기술들이 설명되고, HEVC 표준 및 관련 기술들이 또한 논의된다. 특정 실시예들이 HEVC 및/또는 H.264 표준들의 맥락에서 설명되지만, 당업자는 본 명세서에 개시된 시스템들 및 방법들이 임의의 적합한 비디오 코딩 표준에 적용가능할 수 있다는 것을 인식할 것이다. 예를 들어, 본 명세서에 개시되는 실시예들은 다음 표준들: SVC(Scalable Video Coding) 및 MVC(Multiview Video Coding) 확장들을 포함하여, 국제 전기통신 연합(ITU) 전기통신 표준화 부문(ITU-T) H.261, 국제 표준화 기구/국제 전기기술 위원회(ISO/IEC) MPEG-1 비주얼, ITU-T H.262 또는 ISO/IEC MPEG-2 비주얼, ITU-T H.263, ISO/IEC MPEG-4 비주얼 및 ITU-T H.264(또한 ISO/IEC MPEG-4 AVC 라고도 알려짐) 중 하나 이상에 적용가능할 수 있다.
[0028] HEVC는 많은 관점들에서 이전 비디오 코딩 표준들의 프레임워크에 일반적으로 따른다. HEVC에서의 예측의 유닛은 특정 이전 비디오 코딩 표준들에서의 예측의 유닛들(예를 들어, 매크로블록들)과는 상이하다. 사실상, 매크로블록의 개념은 HEVC에서는 특정 이전 비디오 코딩 표준들에서 이해되는 바와 같이 존재하지 않는다. 매크로블록은, 다른 가능한 이익들 중에서도, 높은 유연성을 제공할 수 있는 쿼드트리 방식에 기초한 계층적 구조로 대체된다. 예를 들어, HEVC 방식 내에서, 블록들의 3 개의 타입들, 즉, 코딩 유닛(CU), 예측 유닛(PU), 및 변환 유닛(TU)이 정의된다. CU는 영역 분할의 기본 유닛을 지칭할 수 있다. CU는 매크로블록의 개념과 유사한 것으로 간주될 수 있지만, HEVC는 CU들의 최대 사이즈를 제약하지 않고 콘텐츠 적응성을 개선하기 위해 4 개의 동일 사이즈 CU들로의 재귀적 분할을 허용할 수 있다. PU는 인터/인트라 예측의 기본 유닛으로 간주될 수 있고, 단일 PU가 불규칙한 이미지 패턴들을 효과적으로 코딩하기 위해 다수의 임의적 형상 파티션들을 포함할 수 있다. TU는 변환의 기본 유닛으로 간주될 수 있다. TU는 PU와는 독립적으로 정의될 수 있다; 그러나, TU의 사이즈는 TU가 속하는 CU의 사이즈로 제한될 수 있다. 세 가지 상이한 개념들로의 블록 구조의 이러한 분리는 각각의 유닛이 그 유닛의 각각의 역할에 따라 최적화되게 할 수 있는데, 이는 개선된 코딩 효율을 발생시킬 수 있다.
[0029] 예시의 목적들만을 위해, 본 명세서에 개시되는 특정 실시예들은 비디오 데이터의 2 개의 계층들(예를 들어, BL과 같은 하위 계층, 및 EL과 같은 상위 계층)만을 포함하는 예들로 설명된다. 비디오 데이터의 "계층"은 적어도 하나의 공통 특성, 예컨대 뷰, 프레임 레이트, 해상도 등을 갖는 픽처들의 시퀀스를 일반적으로 지칭할 수 있다. 예를 들어, 계층이 멀티-뷰 비디오 데이터의 특정 뷰(예를 들어, 관점)와 연관된 비디오 데이터를 포함할 수 있다. 다른 예로서, 계층이 스케일링 가능 비디오 데이터의 특정 계층과 연관된 비디오 데이터를 포함할 수 있다. 따라서, 본 개시는 비디오 데이터의 계층 및 뷰를 상호교환가능하게 지칭할 수 있다. 예를 들면, 비디오 데이터의 뷰가 비디오 데이터의 계층이라고 지칭될 수 있고, 비디오 데이터의 계층이 비디오 데이터의 뷰라고 지칭될 수 있다. 또한, 다중-계층 코덱(또한 다중-계층 비디오 코더 또는 다중-계층 인코더-디코더라고도 지칭됨)은 멀티뷰 코덱 또는 스케일링 가능 코덱(예를 들어, MV-HEVC, 3D-HEVC, SHVC, 또는 다른 다중-계층 코딩 기술을 이용하여 비디오 데이터를 인코딩 및/또는 디코딩하도록 구성된 코덱)을 공동으로 지칭할 수 있다. 비디오 인코딩과 비디오 디코딩은 양쪽 모두가 비디오 코딩이라고 일반적으로 지칭될 수 있다. 이러한 예들은 다수의 BL들, RL들 및/또는 EL들을 포함하는 구성들에 적용가능할 수 있다는 것이 이해되어야 한다. 또한, 설명을 용이하게 하기 위해, 다음 개시는 특정 실시예들에 관하여 "프레임들" 또는 "블록들"이라는 용어들을 포함한다. 그러나, 이들 용어들은 제한하는 것으로 의도되지 않는다. 예를 들어, 아래에 설명되는 기술들은 임의의 적합한 비디오 유닛들, 예컨대 블록들(예를 들어, CU, PU, TU, 매크로블록들 등), 슬라이스들, 프레임들 등에 이용될 수 있다.
비디오 코딩 표준들
[0030] 디지털 이미지, 예컨대 비디오 이미지, TV 이미지, 스틸 이미지 또는 비디오 레코더 또는 컴퓨터에 의해 생성된 이미지는, 수평 및 수직 라인들에 배열된 픽셀들 또는 샘플들을 포함할 수 있다. 단일 이미지에서의 픽셀들의 개수는 통상적으로 수만개이다. 각각의 픽셀은 통상적으로 루미넌스(luminance) 및 크로미넌스(chrominance) 정보를 포함한다. 압축 없이, 이미지 인코더로부터 이미지 디코더로 전달될 정보의 순수한 양은 실시간 이미지 송신을 실현 불가능하게 할 것이다. 송신될 정보의 양을 감소시키기 위해, 다수의 상이한 압축 방법들, 예컨대 JPEG, MPEG 및 H.263 표준들이 개발되었다.
[0031] 비디오 코딩 표준들은, 그의 SVC(Scalable Video Coding) 및 MVC(Multiview Video Coding) 확장들을 포함하여, ITU-T H.261, ISO/IEC MPEG-1 비주얼, ITU-T H.262 또는 ISO/IEC MPEG-2 비주얼, ITU-T H.263, ISO/IEC MPEG-4 비주얼 및 ITU-T H.264(또한 ISO/IEC MPEG-4 AVC 라고도 알려짐)를 포함한다.
[0032] 또한, 비디오 코딩 표준, 즉, HEVC는 ITU-T VCEG 및 ISO/IEC MPEG의 비디오 코딩에 관한 합동 협력 팀(Joint Collaboration Team on Video Coding; JCT-VC)에 의해 개발되었다. HEVC 초안 10에 대한 완전한 언급은 문헌 JCTVC-L1003, Bross 등, "High Efficiency Video Coding(HEVC) Text Specification Draft 10," ITU-T SG16 WP3과 ISO/IEC JTC1/SC29/WG11의 JCT-VC(Joint Collaborative Team on Video Coding), 12 차 회의: 스위스 제네바, 2013년 1월 14일 내지 2013년 1월 23일이다. HEVC에 대한 멀티뷰 확장, 즉, MV-HEVC, 및 HEVC에 대한 스케일링 가능 확장, 즉, SHVC는, 각각 JCT-3V(ITU-T/ISO/IEC Joint Collaborative Team on 3D Video Coding Extension Development) 및 JCT-VC에 의해 또한 개발되고 있다.
비디오 코딩 시스템
[0033] 신규한 시스템들, 장치들, 및 방법들의 다양한 양상들이 첨부 도면들을 참조하여 이하 더 완전히 설명된다. 그러나, 본 개시는 많은 상이한 형태들로 구현될 수 있고 본 개시 전반에 걸쳐 제시된 임의의 특정 구조 또는 기능으로 제한되는 것으로서 해석되어서는 안된다. 오히려, 이들 양상들이 제공되어 본 개시가 철저하고 완전해지도록 하고, 당업자들에게 본 개시의 범위를 충분히 전달하도록 한다. 본 명세서에서의 교시들에 기초하여, 당업자는 본 개시의 범위가 본 명세서에 개시된 신규한 시스템들, 장치들, 및 방법들의 임의의 양상을, 본 개시의 임의의 다른 양상과는 독립적으로 구현되든지 또는 그 임의의 다른 양상과 조합되든지 간에 커버하도록 의도된다는 것을 인식해야 한다. 예를 들어, 본 명세서에서 제시된 임의의 개수의 양상들을 이용하여 장치가 구현될 수 있거나 또는 방법이 실시될 수 있다. 또한, 본 개시의 범위는 본 명세서에 제시된 본 개시의 다양한 양상들에 부가적으로 또는 그 이외에 다른 구조, 기능성, 또는 구조 및 기능성을 이용하여 실시되는 장치 또는 방법을 커버하도록 의도된다. 본 명세서에 개시된 임의의 양상은 청구항의 하나 이상의 엘리먼트들에 의해 구현될 수 있다는 것이 이해되어야 한다.
[0034] 특정 양상들이 본 명세서에서 설명되지만, 이들 양상들의 많은 변형들 및 치환들은 본 개시의 범위 내에 있다. 선호되는 양상들의 일부 이익들 및 이점들이 언급되지만, 본 개시의 범위는 특정 이익들, 용도들 또는 목적들로 제한되는 것으로 의도되지 않는다. 오히려, 본 개시의 양상들은 도면들에서 그리고 선호되는 양상들의 다음 설명에서 일부가 예로서 예시되는 상이한 무선 기술들, 시스템 구성들, 네트워크들, 및 송신 프로토콜들에 폭넓게 적용가능하도록 의도된다. 상세한 설명 및 도면들은 본 개시를 제한하기보다는 단순히 예시할 뿐이고, 본 개시의 범위는 첨부된 청구항들 및 그의 동등물들에 의해 정의된다.
[0035] 첨부된 도면들은 예들을 예시한다. 첨부된 도면들에서 참조 부호들에 의해 나타낸 엘리먼트들은 다음 설명에서 유사한 참조 부호들에 의해 나타낸 엘리먼트들에 대응한다. 본 개시에서, 서수 단어들(예를 들어, "제 1", "제 2", "제 3" 등)로 시작하는 명칭들을 갖는 엘리먼트들은 반드시 그 엘리먼트들이 특정 순서를 갖는다는 것을 의미하지는 않는다. 오히려, 그러한 서수 단어들은 동일한 또는 유사한 타입의 상이한 엘리먼트들을 지칭하기 위해 단순히 사용된다.
[0036] 도 1a는 본 개시에서 설명되는 양상들에 따른 기술들을 활용할 수 있는 예시적인 비디오 코딩 시스템(10)을 예시하는 블록도이다. 본 명세서에서 설명에 사용되는 바와 같이, "비디오 코더" 또는 "코더"라는 용어는 비디오 인코더들 및 비디오 디코더들 양쪽 모두를 일반적으로 지칭한다. 본 개시에서, "비디오 코딩" 또는 "코딩"이라는 용어들은 비디오 인코딩 및 비디오 디코딩을 일반적으로 지칭할 수 있다. 비디오 인코더들 및 비디오 디코더들에 부가적으로, 본 출원에서 설명되는 양상들은 트랜스코더들(예를 들어, 비트스트림을 디코딩하고 다른 비트스트림을 재인코딩할 수 있는 디바이스들) 및 미들박스들(예를 들어, 비트스트림을 변경, 변환, 및/또는 그렇지 않으면 조작할 수 있는 디바이스들)과 같은 다른 관련된 디바이스들로 확장될 수 있다.
[0037] 도 1a에 도시된 바와 같이, 비디오 코딩 시스템(10)은 목적지 디바이스(14)에 의해 나중 시간에 디코딩될 인코딩된 비디오 데이터를 생성하는 소스 디바이스(12)를 포함한다. 도 1a의 예에서, 소스 디바이스(12) 및 목적지 디바이스(14)는 별개의 디바이스들을 구성한다. 그러나, 소스 디바이스(12) 및 목적지 디바이스(14)는, 도 1b의 예에 도시된 바와 같이, 동일한 디바이스 상에 있거나 또는 동일한 디바이스의 부분일 수 있다는 것에 주목한다.
[0038] 도 1a를 다시 한번 참조하면, 소스 디바이스(12) 및 목적지 디바이스(14)는 각각, 데스크톱 컴퓨터들, 노트북(예를 들어, 랩톱) 컴퓨터들, 태블릿 컴퓨터들, 셋톱 박스들, 소위 "스마트" 폰들과 같은 전화 핸드셋들, 소위 "스마트" 패드들, 텔레비전들, 카메라들, 디스플레이 디바이스들, 디지털 미디어 플레이어들, 비디오 게이밍 콘솔들, 비디오 스트리밍 디바이스 등을 포함하는, 광범위한 디바이스들 중 임의의 것을 포함할 수 있다. 다양한 실시예들에서, 소스 디바이스(12) 및 목적지 디바이스(14)는 무선 통신을 위해 구비될 수 있다.
[0039] 목적지 디바이스(14)는, 링크(16)를 통해, 디코딩될 인코딩된 비디오 데이터를 수신할 수 있다. 링크(16)는 인코딩된 비디오 데이터를 소스 디바이스(12)로부터 목적지 디바이스(14)로 이동시키는 것이 가능한 임의의 타입의 매체 또는 디바이스를 포함할 수 있다. 도 1a의 예에서, 링크(16)는 소스 디바이스(12)로 하여금 인코딩된 비디오 데이터를 목적지 디바이스(14)에 실시간으로 송신할 수 있게 하는 통신 매체를 포함할 수 있다. 인코딩된 비디오 데이터는 무선 통신 프로토콜과 같은 통신 표준에 따라 변조되고, 목적지 디바이스(14)에 송신될 수 있다. 통신 매체는 임의의 무선 또는 유선 통신 매체, 예컨대, 무선 주파수(RF) 스펙트럼 또는 하나 이상의 물리적 송신 라인들을 포함할 수 있다. 통신 매체는 패킷 기반 네트워크, 예컨대, 로컬 영역 네트워크, 광역 네트워크, 또는 인터넷과 같은 글로벌 네트워크의 부분을 형성할 수 있다. 통신 매체는 라우터들, 스위치들, 기지국들, 또는 소스 디바이스(12)로부터 목적지 디바이스(14)로의 통신을 용이하게 하는데 유용할 수 있는 임의의 다른 장비를 포함할 수 있다.
[0040] 대안적으로, 인코딩된 데이터는 출력 인터페이스(22)로부터 저장 디바이스(31)(선택적으로 존재함)로 출력될 수 있다. 이와 유사하게, 인코딩된 데이터는 목적지 디바이스(14)의, 예를 들어, 입력 인터페이스(28)에 의해 저장 디바이스(31)로부터 액세스될 수 있다. 저장 디바이스(31)는 하드 드라이브, 플래시 메모리, 휘발성 또는 비휘발성 메모리, 또는 인코딩된 비디오 데이터를 저장하기 위한 임의의 다른 적합한 디지털 저장 매체들과 같은 다양한 분산된 또는 로컬로 액세스되는 데이터 저장 매체들 중 임의의 것을 포함할 수 있다. 추가 예에서, 저장 디바이스(31)는 소스 디바이스(12)에 의해 생성된 인코딩된 비디오를 유지할 수 있는 파일 서버 또는 다른 중간 저장 디바이스에 대응할 수 있다. 목적지 디바이스(14)는 스트리밍 또는 다운로드를 통해 저장 디바이스(31)로부터의 저장된 비디오 데이터에 액세스할 수 있다. 파일 서버는 인코딩된 비디오 데이터를 저장하고 그 인코딩된 비디오 데이터를 목적지 디바이스(14)에 송신하는 것이 가능한 임의의 타입의 서버일 수 있다. 예시적인 파일 서버들은 웹 서버(예를 들어, 웹사이트용), 파일 전송 프로토콜(File Transfer Protocol; FTP) 서버, NAS(network attached storage) 디바이스들, 또는 로컬 디스크 드라이브를 포함한다. 목적지 디바이스(14)는 인터넷 연결을 포함한 임의의 표준 데이터 연결을 통해, 인코딩된 비디오 데이터에 액세스할 수 있다. 이것은 파일 서버 상에 저장된 인코딩된 비디오 데이터에 액세스하기에 적합한, 무선 채널(예를 들어, 무선 로컬 영역 네트워크(wireless local area network; WLAN) 연결), 유선 연결(예를 들어, 디지털 가입자 라인(digital subscriber line; DSL), 케이블 모뎀 등), 또는 이들 양쪽의 조합을 포함할 수 있다. 저장 디바이스(31)로부터의 인코딩된 비디오 데이터의 송신은 스트리밍 송신, 다운로드 송신, 또는 이들 양쪽의 조합일 수 있다.
[0041] 본 개시의 기술들은 무선 애플리케이션들 또는 설정들로 제한되지 않는다. 이 기술들은 다양한 멀티미디어 애플리케이션들, 예컨대 공중경유 텔레비전 브로드캐스트들, 케이블 텔레비전 송신들, 위성 텔레비전 송신들, 예를 들어, 인터넷을 통한 스트리밍 비디오 송신들(예를 들어, 하이퍼텍스트 전송 프로토콜(Hypertext Transfer Protocol; HTTP)을 통한 동적 적응적 스트리밍 등), 데이터 저장 매체 상의 저장을 위한 디지털 비디오의 인코딩, 데이터 저장 매체 상에 저장된 디지털 비디오의 디코딩, 또는 다른 애플리케이션들 중 임의의 것의 지원 하에서 비디오 코딩에 적용될 수 있다. 일부 예들에서, 비디오 코딩 시스템(10)은 비디오 스트리밍, 비디오 플레이백, 비디오 브로드캐스팅, 및/또는 비디오 전화통신과 같은 애플리케이션들을 지원하기 위한 1-방향 또는 2-방향 비디오 송신을 지원하도록 구성될 수 있다.
[0042] 도 1a의 예에서, 소스 디바이스(12)는 비디오 소스(18), 비디오 인코더(20) 및 출력 인터페이스(22)를 포함한다. 일부 경우들에서, 출력 인터페이스(22)는 변조기/복조기(모뎀) 및/또는 송신기를 포함할 수 있다. 소스 디바이스(12)에서, 비디오 소스(18)는 소스 예컨대 비디오 캡처 디바이스, 예를 들어, 비디오 카메라, 이전에 캡처된 비디오를 포함하는 비디오 아카이브, 비디오를 비디오 콘텐츠 제공자로부터 수신하기 위한 비디오 피드 인터페이스, 및/또는 소스 비디오로서 컴퓨터 그래픽 데이터를 생성하기 위한 컴퓨터 그래픽 시스템, 또는 이러한 소스들의 조합을 포함할 수 있다. 하나의 예로서, 비디오 소스(18)가 비디오 카메라인 경우, 소스 디바이스(12) 및 목적지 디바이스(14)는, 도 1b의 예에 예시된 바와 같이, 소위 "카메라 폰들" 또는 "비디오 폰들"을 형성할 수 있다. 그러나, 본 개시에서 설명되는 기술들은 일반적으로 비디오 코딩에 적용가능할 수 있고, 무선 및/또는 유선 애플리케이션들에 적용될 수 있다.
[0043] 캡처된, 미리 캡처된, 또는 컴퓨터 생성된 비디오는 비디오 인코더(20)에 의해 인코딩될 수 있다. 인코딩된 비디오 데이터는 소스 디바이스(12)의 출력 인터페이스(22)를 통해 목적지 디바이스(14)에 송신될 수 있다. 인코딩된 비디오 데이터는 또한(또는 대안적으로) 디코딩 및/또는 플레이백을 위해 목적지 디바이스(14) 또는 다른 디바이스들에 의한 추후 액세스를 위해 저장 디바이스(31) 상에 저장될 수 있다. 도 1a 및 도 1b에 예시된 비디오 인코더(20)는 도 2에 예시된 비디오 인코더(20), 또는 본 명세서에서 설명되는 임의의 다른 비디오 인코더를 포함할 수 있다.
[0044] 도 1a의 예에서, 목적지 디바이스(14)는 입력 인터페이스(28), 비디오 디코더(30), 및 디스플레이 디바이스(32)를 포함한다. 일부 경우들에서, 입력 인터페이스(28)는 수신기 및/또는 모뎀을 포함할 수 있다. 목적지 디바이스(14)의 입력 인터페이스(28)는 링크(16)를 통해 및/또는 저장 디바이스(31)로부터 인코딩된 비디오 데이터를 수신할 수 있다. 링크(16)를 통해 통신된, 또는 저장 디바이스(31) 상에 제공된, 인코딩된 비디오 데이터는, 비디오 데이터를 디코딩함에 있어서, 비디오 디코더(30)와 같은 비디오 디코더에 의한 이용을 위해 비디오 인코더(20)에 의해 생성된 다양한 신택스 엘리먼트들을 포함할 수 있다. 이러한 신택스 엘리먼트들은, 통신 매체 상에 송신되거나, 저장 매체 상에 저장되거나, 또는 파일 서버 상에 저장되는 인코딩된 비디오 데이터에 포함될 수 있다. 도 1a 및 도 1b에 예시된 비디오 디코더(30)는 도 3a에 예시된 비디오 디코더(30), 도 3b에 예시된 비디오 디코더(33), 또는 본 명세서에서 설명되는 임의의 다른 비디오 디코더를 포함할 수 있다.
[0045] 디스플레이 디바이스(32)는 목적지 디바이스(14)와 통합되거나, 또는 그 외부에 있을 수 있다. 일부 예들에서, 목적지 디바이스(14)는 통합된 디스플레이 디바이스를 포함할 수 있고 또한 외부 디스플레이 디바이스와 인터페이싱하도록 구성될 수 있다. 다른 예들에서, 목적지 디바이스(14)는 디스플레이 디바이스일 수 있다. 일반적으로, 디스플레이 디바이스(32)는 디코딩된 비디오 데이터를 사용자에게 디스플레이하고, 다양한 디스플레이 디바이스들, 예컨대, 액정 디스플레이(LCD), 플라즈마 디스플레이, 유기 발광 다이오드(OLED) 디스플레이, 또는 다른 타입의 디스플레이 디바이스 중 임의의 것을 포함할 수 있다.
[0046] 관련된 양상들에서, 도 1b는 소스 디바이스(12) 및 목적지 디바이스(14)가 디바이스(11) 상에 있거나 또는 그 디바이스의 부분인 예시적인 비디오 코딩 시스템(10')을 도시한다. 디바이스(11)는 전화기 핸드셋, 예컨대 "스마트" 폰 등일 수 있다. 디바이스(11)는 소스 디바이스(12) 및 목적지 디바이스(14)와 동작가능하게 통신하는 제어기/프로세서 디바이스(13)(선택적으로 존재함)를 포함할 수 있다. 도 1b의 비디오 코딩 시스템(10'), 및 그의 컴포넌트들은, 그 외에는 도 1a의 비디오 코딩 시스템(10), 및 그의 컴포넌트들과 유사하다.
[0047] 비디오 인코더(20)와 비디오 디코더(30)는 비디오 압축 표준, 예컨대 HEVC 에 따라 동작할 수 있고, HEVC 테스트 모델(HEVC Test Model; HM)을 준수할 수 있다. 대안적으로, 비디오 인코더(20) 및 비디오 디코더(30)는, MPEG-4, Part 10, AVC라고 대안적으로 지칭되는 ITU-T H.264 표준과 같은 다른 사유(proprietary) 또는 산업 표준들, 또는 이러한 표준들의 확장들에 따라 동작할 수 있다. 그러나, 본 개시의 기술들은 임의의 특정 코딩 표준으로 제한되지 않는다. 비디오 압축 표준들의 다른 예들은 MPEG-2 및 ITU-T H.263을 포함한다.
[0048] 도 1a 및 도 1b의 예들에 도시되지 않았지만, 비디오 인코더(20) 및 비디오 디코더(30)는 오디오 인코더 및 디코더와 각각 통합될 수 있으며, 공통 데이터 스트림 또는 별개의 데이터 스트림들에서 오디오와 비디오 양쪽의 인코딩을 핸들링하기에 적절한 MUX-DEMUX 유닛들, 또는 다른 하드웨어 및 소프트웨어를 포함할 수 있다. 적용가능하다면, 일부 예들에서, MUX-DEMUX 유닛들은 ITU H.223 멀티플렉서 프로토콜, 또는 다른 프로토콜들, 예컨대, 사용자 데이터그램 프로토콜(UDP)을 준수할 수 있다.
[0049] 비디오 인코더(20) 및 비디오 디코더(30) 각각은, 하나 이상의 마이크로프로세서들, 디지털 신호 프로세서(DSP)들, 주문형 집적 회로(ASIC)들, 필드 프로그래밍가능 게이트 어레이(FPGA)들, 이산 로직, 소프트웨어, 하드웨어, 펌웨어 또는 이들의 임의의 조합과 같은 다양한 적합한 인코더 회로부 중 임의의 것으로서 구현될 수 있다. 이 기술들이 부분적으로 소프트웨어로 구현되면, 디바이스는 그 소프트웨어에 대한 명령들을 적합한 비일시적 컴퓨터 판독가능 매체에 저장할 수 있고 그 명령들을 하드웨어로 하나 이상의 프로세서들을 이용하여 실행함으로써 본 개시의 기술들을 수행할 수 있다. 비디오 인코더(20) 및 비디오 디코더(30) 각각은 하나 이상의 인코더들 또는 디코더들에 포함될 수 있고, 이들 중 어느 하나는 조합된 인코더/디코더의 부분으로서 각각의 디바이스에 통합될 수 있다.
비디오 코딩 프로세스
[0050] 위에서 간략히 언급된 바와 같이, 비디오 인코더(20)는 비디오 데이터를 인코딩한다. 비디오 데이터는 하나 이상의 픽처들을 포함할 수 있다. 픽처들 각각은 비디오의 부분을 형성하는 스틸 이미지이다. 일부 경우들에서, 픽처는 비디오 "프레임"이라고 지칭될 수 있다. 비디오 인코더(20)가 비디오 데이터를 인코딩할 때, 비디오 인코더(20)는 비트스트림을 생성할 수 있다. 비트스트림은 비디오 데이터의 코딩된 표현을 형성하는 비트들의 시퀀스를 포함할 수 있다. 비트스트림은 코딩된 픽처들 및 연관된 데이터를 포함할 수 있다. 코딩된 픽처는 픽처의 코딩된 표현이다.
[0051] 비트스트림을 생성하기 위해, 비디오 인코더(20)는 비디오 데이터에서의 각각의 픽처에 대해 인코딩 동작들을 수행할 수 있다. 비디오 인코더(20)가 픽처들에 대해 인코딩 동작들을 수행할 때, 비디오 인코더(20)는 일련의 코딩된 픽처들 및 연관된 데이터를 생성할 수 있다. 연관된 데이터는 비디오 파라미터 세트(video parameter set; VPS)들, 시퀀스 파라미터 세트(sequence parameter set; SPS)들, 픽처 파라미터 세트(picture parameter set; PPS)들, 적응 파라미터 세트(adaptation parameter set; APS)들, 및 다른 신택스 구조들을 포함할 수 있다. SPS는 픽처들의 0 개 이상의 시퀀스들에 적용가능한 파라미터들을 포함할 수 있다. PPS는 0 개 이상의 픽처들에 적용가능한 파라미터들을 포함할 수 있다. APS는 0 개 이상의 픽처들에 적용가능한 파라미터들을 포함할 수 있다. APS에서의 파라미터들은 PPS에서의 파라미터들보다 변화할 가능성이 더 많은 파라미터들일 수 있다.
[0052] 코딩된 픽처를 생성하기 위해, 비디오 인코더(20)는 픽처를 동일하게 사이징된 비디오 블록들로 파티셔닝할 수 있다. 비디오 블록은 샘플들의 2 차원 어레이일 수 있다. 비디오 블록들 각각은 트리블록과 연관된다. 일부 경우들에서, 트리블록은 최대 코딩 유닛(largest coding unit; LCU)이라고 지칭될 수 있다. HEVC 의 트리블록들은 이전 표준들, 예컨대 H.264/AVC의 매크로블록들과 대체로 유사할 수 있다. 그러나, 트리블록이 특정 사이즈로 반드시 제한되는 것은 아니고 하나 이상의 코딩 유닛(CU)들을 포함할 수 있다. 비디오 인코더(20)는, 트리블록들의 비디오 블록들을, CU들, 따라서 명칭 "트리블록들"과 연관된 비디오 블록들로 파티셔닝하기 위해 쿼드트리 파티셔닝을 이용할 수 있다.
[0053] 일부 예들에서, 비디오 인코더(20)는 픽처를 복수의 슬라이스들로 파티셔닝할 수 있다. 슬라이스들 각각은 정수 개수의 CU들을 포함할 수 있다. 일부 경우들에서, 슬라이스는 정수 개수의 트리블록들을 포함한다. 다른 경우들에서, 슬라이스의 경계가 트리블록 내에 있을 수 있다.
[0054] 픽처에 대해 인코딩 동작을 수행하는 부분으로서, 비디오 인코더(20)는 픽처의 각각의 슬라이스에 대해 인코딩 동작들을 수행할 수 있다. 비디오 인코더(20)가 슬라이스에 대해 인코딩 동작을 수행할 때, 비디오 인코더(20)는 그 슬라이스와 연관된 인코딩된 데이터를 생성할 수 있다. 슬라이스와 연관된 인코딩된 데이터는 "코딩된 슬라이스"라고 지칭될 수 있다.
[0055] 코딩된 슬라이스를 생성하기 위해, 비디오 인코더(20)는 슬라이스에서의 각각의 트리블록에 대해 인코딩 동작들을 수행할 수 있다. 비디오 인코더(20)가 트리블록에 대해 인코딩 동작을 수행할 때, 비디오 인코더(20)는 코딩된 트리블록을 생성할 수 있다. 코딩된 트리블록은 트리블록의 인코딩된 버전을 표현하는 데이터를 포함할 수 있다.
[0056] 비디오 인코더(20)가 코딩된 슬라이스를 생성할 때, 비디오 인코더(20)는 래스터 스캔 순서에 따라 슬라이스에서의 트리블록들에 대해 인코딩 동작들을 수행할 수 있다(예를 들어, 인코딩할 수 있다). 예를 들어, 비디오 인코더(20)가 슬라이스에서의 트리블록들 각각을 인코딩할 때까지, 비디오 인코더(20)는 슬라이스에서의 트리블록들의 최상단 로우(row)를 가로질러 좌에서 우로 진행한 후에, 트리블록들의 다음의 하위 로우를 가로질러 좌에서 우로 진행하는 등의 순서로 슬라이스의 트리블록들을 인코딩할 수 있다.
[0057] 래스터 스캔 순서에 따라 트리블록들을 인코딩한 결과로서, 주어진 트리블록의 상측 및 좌측의 트리블록들은 인코딩되었을 수 있지만, 주어진 트리블록의 하측 및 우측의 트리블록들은 아직 인코딩되지 않았다. 그 결과, 비디오 인코더(20)는 주어진 트리블록을 인코딩할 때 주어진 트리블록의 상측 및 좌측의 트리블록들을 인코딩함으로써 생성된 정보에 액세스하는 것이 가능할 수 있다. 그러나, 비디오 인코더(20)는 주어진 트리블록을 인코딩할 때 주어진 트리블록의 하측 및 우측의 트리블록들을 인코딩함으로써 생성된 정보에 액세스하는 것이 불가능할 수 있다.
[0058] 코딩된 트리블록을 생성하기 위해, 비디오 인코더(20)는 트리블록의 비디오 블록에 대한 쿼드트리 파티셔닝을 재귀적으로 수행하여 비디오 블록을 점진적으로 더 작은 비디오 블록들로 분할할 수 있다. 더 작은 비디오 블록들 각각은 상이한 CU와 연관될 수 있다. 예를 들어, 비디오 인코더(20)는 트리블록의 비디오 블록을 4 개의 동일하게 사이징된 서브-블록들로 파티셔닝하고, 그 서브-블록들 중 하나 이상을 4 개의 동일하게 사이징된 서브-서브-블록들로 파티셔닝하는 것 등을 할 수 있다. 파티셔닝된 CU는, 비디오 블록이 다른 CU들과 연관된 비디오 블록들로 파티셔닝되는 CU일 수 있다. 비-파티셔닝된 CU는, 비디오 블록이 다른 CU들과 연관된 비디오 블록들로 파티셔닝되지 않는 CU일 수 있다.
[0059] 비트스트림에서의 하나 이상의 신택스 엘리먼트들은 비디오 인코더(20)가 트리블록의 비디오 블록을 파티셔닝할 수 있는 최대 횟수를 나타낼 수 있다. CU의 비디오 블록은 형상이 정방형일 수 있다. CU의 비디오 블록의 사이즈(예를 들어, CU의 사이즈)는 8x8 픽셀들부터 64x64 픽셀들 이상의 최대치를 갖는 트리블록의 비디오 블록의 사이즈(예를 들어, 트리블록의 사이즈)까지의 범위에 있을 수 있다.
[0060] 비디오 인코더(20)는 z-스캔 순서에 따라 트리블록의 각각의 CU에 대해 인코딩 동작들을 수행할 수 있다(예를 들어, 인코딩할 수 있다). 다시 말해, 비디오 인코더(20)는 상부좌측 CU, 상부우측 CU, 하부좌측 CU, 그리고 그 후에 하부우측 CU를 그 순서로 인코딩할 수 있다. 비디오 인코더(20)가 파티셔닝된 CU에 대해 인코딩 동작을 수행할 때, 비디오 인코더(20)는 파티셔닝된 CU의 비디오 블록의 서브-블록들과 연관된 CU들을 z-스캔 순서에 따라 인코딩할 수 있다. 다시 말해, 비디오 인코더(20)는 상부좌측 서브-블록과 연관된 CU, 상부우측 서브-블록과 연관된 CU, 하부좌측 서브-블록과 연관된 CU, 그리고 그 후에 하부우측 서브-블록과 연관된 CU를 그 순서로 인코딩할 수 있다.
[0061] z-스캔 순서에 따라 트리블록의 CU들을 인코딩한 결과로서, 주어진 CU의 상측, 상부-좌측, 상부-우측, 좌측, 및 하부-좌측의 CU들은 인코딩되었을 수 있다. 주어진 CU의 하측 및 우측의 CU들은 아직 인코딩되지 않았다. 그 결과, 비디오 인코더(20)는 주어진 CU를 인코딩할 때 주어진 CU에 이웃하는 일부 CU들을 인코딩함으로써 생성된 정보에 액세스하는 것이 가능할 수 있다. 그러나, 비디오 인코더(20)는 주어진 CU를 인코딩할 때 주어진 CU에 이웃하는 다른 CU들을 인코딩함으로써 생성된 정보에 액세스하는 것이 불가능할 수 있다.
[0062] 비디오 인코더(20)가 비-파티셔닝된 CU를 인코딩할 때, 비디오 인코더(20)는 그 CU에 대해 하나 이상의 예측 유닛(PU)들을 생성할 수 있다. CU의 PU들 각각은 CU의 비디오 블록 내의 상이한 비디오 블록과 연관될 수 있다. 비디오 인코더(20)는 CU의 각각의 PU에 대해 예측된 비디오 블록을 생성할 수 있다. PU의 예측된 비디오 블록은 샘플들의 블록일 수 있다. 비디오 인코더(20)는 PU에 대한 예측된 비디오 블록을 생성하기 위해 인트라 예측 또는 인터 예측을 이용할 수 있다.
[0063] 비디오 인코더(20)가 PU의 예측된 비디오 블록을 생성하기 위해 인트라 예측을 이용할 때, 비디오 인코더(20)는 PU와 연관된 픽처의 디코딩된 샘플들에 기초하여 PU의 예측된 비디오 블록을 생성할 수 있다. 비디오 인코더(20)가 CU의 PU들의 예측된 비디오 블록들을 생성하기 위해 인트라 예측을 이용하는 경우, CU는 인트라-예측된 CU이다. 비디오 인코더(20)가 PU의 예측된 비디오 블록을 생성하기 위해 인터 예측을 이용할 때, 비디오 인코더(20)는 PU와 연관된 픽처 이외의 하나 이상의 픽처들의 디코딩된 샘플들에 기초하여 PU의 예측된 비디오 블록을 생성할 수 있다. 비디오 인코더(20)가 CU의 PU들의 예측된 비디오 블록들을 생성하기 위해 인터 예측을 이용하는 경우, CU는 인터-예측된 CU이다.
[0064] 게다가, 비디오 인코더(20)가 PU에 대한 예측된 비디오 블록을 생성하기 위해 인터 예측을 이용할 때, 비디오 인코더(20)는 PU에 대한 모션 정보를 생성할 수 있다. PU에 대한 모션 정보는 PU의 하나 이상의 참조 블록들을 나타낼 수 있다. PU의 각각의 참조 블록은 참조 픽처 내의 비디오 블록일 수 있다. 참조 픽처는 PU와 연관된 픽처 이외의 픽처일 수 있다. 일부 경우들에서, PU의 참조 블록은 PU의 "참조 샘플"이라고도 또한 지칭될 수 있다. 비디오 인코더(20)는 PU의 참조 블록들에 기초하여 PU에 대한 예측된 비디오 블록을 생성할 수 있다.
[0065] 비디오 인코더(20)가 CU의 하나 이상의 PU들에 대한 예측된 비디오 블록들을 생성한 후에, 비디오 인코더(20)는 CU의 PU들에 대한 예측된 비디오 블록들에 기초하여 CU에 대한 잔차 데이터를 생성할 수 있다. CU에 대한 잔차 데이터는 CU의 PU들에 대한 예측된 비디오 블록들과 CU의 오리지널 비디오 블록에서의 샘플들 사이의 차이들을 나타낼 수 있다.
[0066] 게다가, 비-파티셔닝된 CU에 대해 인코딩 동작을 수행하는 부분으로서, 비디오 인코더(20)는 CU의 잔차 데이터를 CU의 TU(transform unit)들과 연관된 잔차 데이터의 하나 이상의 블록들(예를 들어, 잔차 비디오 블록들)로 파티셔닝하기 위해 CU의 잔차 데이터에 대해 재귀적 쿼드트리 파티셔닝을 수행할 수 있다. CU의 각각의 TU는 상이한 잔차 비디오 블록과 연관될 수 있다.
[0067] 비디오 인코더(20)는 TU들과 연관된 변환 계수 블록들(예를 들어, 변환 계수들의 블록들)을 생성하기 위해 TU들과 연관된 잔차 비디오 블록들에 하나 이상의 변환들을 적용할 수 있다. 개념적으로, 변환 계수 블록은 변환 계수들의 2 차원(2D) 매트릭스일 수 있다.
[0068] 변환 계수 블록을 생성한 후에, 비디오 인코더(20)는 변환 계수 블록에 대해 양자화 프로세스를 수행할 수 있다. 양자화는 일반적으로, 변환 계수들을 표현하는데 이용된 데이터의 양을 가능하다면 감소시키기 위해 변환 계수들이 양자화되어 추가의 압축을 제공하는 프로세스를 지칭한다. 양자화 프로세스는 변환 계수들의 일부 또는 전부와 연관된 비트 심도를 감소시킬 수 있다. 예를 들어, n-비트 변환 계수는 양자화 동안 m-비트 변환 계수로 버림(round down)될 수 있고, 여기서 n은 m보다 더 크다.
[0069] 비디오 인코더(20)는 각각의 CU를 양자화 파라미터(quantization parameter; QP) 값과 연관시킬 수 있다. CU와 연관된 QP 값은 비디오 인코더(20)가 CU와 연관된 변환 계수 블록들을 양자화하는 방법을 결정할 수 있다. 비디오 인코더(20)는 CU와 연관된 QP 값을 조정함으로써 그 CU와 연관된 변환 계수 블록들에 적용되는 양자화의 정도를 조정할 수 있다.
[0070] 비디오 인코더(20)가 변환 계수 블록을 양자화한 후에, 비디오 인코더(20)는 양자화된 변환 계수 블록에서의 변환 계수들을 표현하는 신택스 엘리먼트들의 세트들을 생성할 수 있다. 비디오 인코더(20)는 엔트로피 인코딩 동작들, 예컨대 콘텍스트 적응 이진 산술 코딩(Context Adaptive Binary Arithmetic Coding; CABAC) 동작들을 이들 신택스 엘리먼트들의 일부에 적용할 수 있다. 콘텍스트 적응 가변 길이 코딩(context-adaptive variable-length coding; CAVLC), 확률 간격 파티셔닝 엔트로피(probability interval partitioning entropy; PIPE) 코딩, 또는 다른 이진 산술 코딩과 같은 다른 엔트로피 코딩 기술들이 또한 이용될 수 있다.
[0071] 비디오 인코더(20)에 의해 생성된 비트스트림은 일련의 네트워크 추상화 계층(NAL)유닛들을 포함할 수 있다. NAL 유닛들 각각은 NAL 유닛에서의 데이터의 타입의 표시 및 그 데이터를 포함하는 바이트들을 포함하는 신택스 구조일 수 있다. 예를 들어, NAL 유닛은 비디오 파라미터 세트, 시퀀스 파라미터 세트, 픽처 파라미터 세트, 코딩된 슬라이스, SEI, 액세스 유닛 구분문자(delimiter), 필러(filler) 데이터, 또는 다른 타입의 데이터를 표현하는 데이터를 포함할 수 있다. NAL 유닛에서의 데이터는 다양한 신택스 구조들을 포함할 수 있다.
[0072] 비디오 디코더(30)는 비디오 인코더(20)에 의해 생성된 비트스트림을 수신할 수 있다. 그 비트스트림은 비디오 인코더(20)에 의해 인코딩된 비디오 데이터의 코딩된 표현을 포함할 수 있다. 비디오 디코더(30)가 비트스트림을 수신할 때, 비디오 디코더(30)는 그 비트스트림에 대해 파싱 동작을 수행할 수 있다. 비디오 디코더(30)가 파싱 동작을 수행할 때, 비디오 디코더(30)는 비트스트림으로부터 신택스 엘리먼트들을 추출할 수 있다. 비디오 디코더(30)는 비트스트림으로부터 추출된 신택스 엘리먼트들에 기초하여 비디오 데이터의 픽처들을 재구성할 수 있다. 신택스 엘리먼트들에 기초하여 비디오 데이터를 재구성하기 위한 프로세스는 일반적으로 그 신택스 엘리먼트들을 생성하기 위해 비디오 인코더(20)에 의해 수행된 프로세스와 상반될 수 있다.
[0073] 비디오 디코더(30)가 CU와 연관된 신택스 엘리먼트들을 추출한 후에, 비디오 디코더(30)는 그 신택스 엘리먼트들에 기초하여 CU의 PU들에 대한 예측된 비디오 블록들을 생성할 수 있다. 또한, 비디오 디코더(30)는 CU의 TU들과 연관된 변환 계수 블록들을 역 양자화할 수 있다. 비디오 디코더(30)는 CU의 TU들과 연관된 잔차 비디오 블록들을 재구성하기 위해 변환 계수 블록들에 대해 역 변환들을 수행할 수 있다. 예측된 비디오 블록들을 생성하고 잔차 비디오 블록들을 재구성한 후에, 비디오 디코더(30)는 예측된 비디오 블록들 및 잔차 비디오 블록들에 기초하여 CU의 비디오 블록을 재구성할 수 있다. 이러한 방법으로, 비디오 디코더(30)는 비트스트림에서의 신택스 엘리먼트들에 기초하여 CU들의 비디오 블록들을 재구성할 수 있다.
비디오 인코더
[0074] 도 2a는 본 개시에서 설명되는 양상들에 따른 기술들을 구현할 수 있는 비디오 인코더(20)의 예를 예시하는 블록도이다. 비디오 인코더(20)는 비디오 프레임의 단일 계층을, 예컨대 HEVC 에 대해, 프로세싱하도록 구성될 수 있다. 추가로, 비디오 인코더(20)는 본 개시의 기술들 중 임의의 것 또는 모두를 수행하도록 구성될 수 있다. 일부 예들에서, 본 개시에서 설명되는 기술들은 비디오 인코더(20)의 다양한 컴포넌트들 중에서 공유될 수 있다. 일부 예들에서, 부가적으로 또는 대안적으로, 프로세서(미도시)는 본 개시에서 설명되는 기술들 중 임의의 것 또는 모두를 수행하도록 구성될 수 있다.
[0075] 설명의 목적들을 위해, 본 개시는 HEVC 코딩의 맥락에서 비디오 인코더(20)를 설명한다. 그러나, 본 개시의 기술들은 다른 코딩 표준들 또는 방법들에 적용가능할 수 있다. 도 2a에 도시된 예는 단일 계층 코덱을 위한 것이다. 그러나, 도 2b에 관해 추가로 설명되는 바와 같이, 비디오 인코더(20)의 일부 또는 전부는 다중-계층 코덱의 프로세싱을 위해 복제될 수 있다.
[0076] 비디오 인코더(20)는 비디오 슬라이스들 내의 비디오 블록들의 인트라-코딩 및 인터-코딩을 수행할 수 있다. 인트라 코딩은 주어진 비디오 프레임 또는 픽처 내의 비디오에서 공간적 리던던시를 감소시키거나 또는 제거하기 위해 공간적 예측에 의존한다. 인터-코딩은 비디오 시퀀스의 인접 프레임들 또는 픽처들 내의 비디오에서 시간적 리던던시를 감소시키거나 또는 제거하기 위해 시간적 예측에 의존한다. 인트라-모드(I 모드)는 몇몇 공간 기반 코딩 모드들 중 임의의 것을 지칭할 수 있다. 단방향성 예측(P 모드) 또는 양방향성 예측(B 모드)과 같은 인터-모드들은 몇몇 시간 기반 코딩 모드들 중 임의의 것을 지칭할 수 있다.
[0077] 도 2a의 예에서, 비디오 인코더(20)는 복수의 기능성 컴포넌트들을 포함한다. 비디오 인코더(20)의 기능성 컴포넌트들은 예측 프로세싱 유닛(100), 잔차 생성 유닛(102), 변환 프로세싱 유닛(104), 양자화 유닛(106), 역 양자화 유닛(108), 역 변환 유닛(110), 재구성 유닛(112), 필터 유닛(113), 디코딩된 픽처 버퍼(114), 및 엔트로피 인코딩 유닛(116)을 포함한다. 예측 프로세싱 유닛(100)은 인터 예측 유닛(121), 모션 추정 유닛(122), 모션 보상 유닛(124), 인트라 예측 유닛(126), 및 인터-계층 예측 유닛(128)을 포함한다. 다른 예들에서, 비디오 인코더(20)는 더 많거나, 더 적거나, 또는 상이한 기능성 컴포넌트들을 포함할 수 있다. 게다가, 모션 추정 유닛(122) 및 모션 보상 유닛(124)은 고도로 통합될 수 있지만, 도 2a의 예에서 설명의 목적들을 위해 개별적으로 표현된다.
[0078] 비디오 인코더(20)는 비디오 데이터를 수신할 수 있다. 비디오 인코더(20)는 다양한 소스들로부터 비디오 데이터를 수신할 수 있다. 예를 들어, 비디오 인코더(20)는 비디오 소스(18)(예를 들어, 도 1a 또는 도 1b에서 도시됨) 또는 다른 소스로부터 비디오 데이터를 수신할 수 있다. 비디오 데이터는 일련의 픽처들을 표현할 수 있다. 비디오 데이터를 인코딩하기 위해, 비디오 인코더(20)는 픽처들 각각에 대해 인코딩 동작을 수행할 수 있다. 픽처에 대해 인코딩 동작을 수행하는 부분으로서, 비디오 인코더(20)는 픽처의 각각의 슬라이스에 대해 인코딩 동작들을 수행할 수 있다. 슬라이스에 대해 인코딩 동작을 수행하는 부분으로서, 비디오 인코더(20)는 그 슬라이스에서의 트리블록들에 대해 인코딩 동작들을 수행할 수 있다.
[0079] 트리블록에 대해 인코딩 동작을 수행하는 부분으로서, 예측 프로세싱 유닛(100)은 비디오 블록을 점진적으로 더 작은 비디오 블록들로 분할하기 위해 트리블록의 비디오 블록에 대해 쿼드트리 파티셔닝을 수행할 수 있다. 더 작은 비디오 블록들 각각은 상이한 CU와 연관될 수 있다. 예를 들어, 예측 프로세싱 유닛(100)은 트리블록의 비디오 블록을 4 개의 동일하게 사이징된 서브-블록들로 파티셔닝하고, 그 서브-블록들 중 하나 이상을 4 개의 동일하게 사이징된 서브-서브-블록들로 파티셔닝하는 것 등을 할 수 있다.
[0080] CU들과 연관된 비디오 블록들의 사이즈들은 8x8 샘플들로부터 64x64 샘플들 이상의 최대치를 갖는 트리블록의 사이즈까지의 범위에 있을 수 있다. 본 개시에서, "NxN" 및 "N×N"은 수직 및 수평 치수들의 관점에서 비디오 블록의 샘플 치수들, 예를 들어, 16x16 샘플들 또는 16×16 샘플들을 지칭하기 위해 상호교환가능하게 사용될 수 있다. 일반적으로, 16x16 비디오 블록은 수직 방향의 16 개 샘플들(y = 16)과 수평 방향의 16 개 샘플들(x = 16)을 갖는다. 이와 마찬가지로, NxN 블록은 일반적으로 수직 방향의 N 개 샘플들과 수평 방향의 N 개 샘플들을 가지며, 여기서 N 은 음이 아닌 정수 값을 표현한다.
[0081] 게다가, 트리블록에 대해 인코딩 동작을 수행하는 부분으로서, 예측 프로세싱 유닛(100)은 트리블록에 대해 계층적 쿼드트리 데이터 구조를 생성할 수 있다. 예를 들어, 트리블록은 쿼드트리 데이터 구조의 루트 노드에 대응할 수 있다. 예측 프로세싱 유닛(100)이 트리블록의 비디오 블록을 4 개의 서브-블록들로 파티셔닝하는 경우, 루트 노드는 쿼드트리 데이터 구조에서 4 개의 차일드 노드들을 갖는다. 차일드 노드들 각각은 서브-블록들 중 하나의 서브-블록과 연관된 CU에 대응한다. 예측 프로세싱 유닛(100)이 서브-블록들 중 하나를 4 개의 서브-서브-블록들로 파티셔닝하는 경우, 서브-블록과 연관된 CU에 대응하는 노드는 서브-서브-블록들 중 하나의 서브-서브-블록과 연관된 CU에 각각이 대응하는 4 개의 차일드 노드들을 가질 수 있다.
[0082] 쿼드트리 데이터 구조의 각각의 노드는 대응하는 트리블록 또는 CU에 대한 신택스 데이터(예를 들어, 신택스 엘리먼트들)를 포함할 수 있다. 예를 들어, 쿼드트리에서의 노드가 그 노드에 대응하는 CU의 비디오 블록이 4 개의 서브-블록들로 파티셔닝(예를 들어, 분할)되는지 여부를 나타내는 분할 플래그를 포함할 수 있다. CU에 대한 신택스 엘리먼트들은 재귀적으로 정의될 수 있고, CU의 비디오 블록이 서브-블록들로 분할되는지 여부에 의존할 수 있다. 비디오 블록이 파티셔닝되지 않는 CU는 쿼드트리 데이터 구조에서의 리프(leaf) 노드에 대응할 수 있다. 코딩된 트리블록은 대응하는 트리블록에 대한 쿼드트리 데이터 구조에 기초한 데이터를 포함할 수 있다.
[0083] 비디오 인코더(20)는 트리블록의 각각의 비-파티셔닝된 CU에 대해 인코딩 동작들을 수행할 수 있다. 비디오 인코더(20)가 비-파티셔닝된 CU에 대해 인코딩 동작을 수행할 때, 비디오 인코더(20)는 비-파티셔닝된 CU의 인코딩된 표현을 표현하는 데이터를 생성한다.
[0084] CU에 대해 인코딩 동작을 수행하는 부분으로서, 예측 프로세싱 유닛(100)은 CU의 하나 이상의 PU들 중에서 CU의 비디오 블록을 파티셔닝할 수 있다. 비디오 인코더(20) 및 비디오 디코더(30)는 다양한 PU사이즈들을 지원할 수 있다. 특정 CU의 사이즈가 2Nx2N이라고 가정하면, 비디오 인코더(20) 및 비디오 디코더(30)는 2Nx2N 또는 NxN의 PU 사이즈들, 및 2Nx2N, 2NxN, Nx2N, NxN, 2NxnU, nLx2N, nRx2N, 또는 유사한 것의 대칭적 PU사이즈들에서의 인터-예측을 지원할 수 있다. 비디오 인코더(20) 및 비디오 디코더(30)는 2NxnU, 2NxnD, nLx2N, 및 nRx2N의 PU 사이즈들에 대한 비대칭 파티셔닝을 또한 지원할 수 있다. 일부 예들에서, 예측 프로세싱 유닛(100)은 CU의 비디오 블록의 측면들과 직각들로 만나지 않는 경계를 따르는 CU의 PU들 중에서 CU의 비디오 블록을 파티셔닝하기 위해 기하학적 파티셔닝을 수행할 수 있다.
[0085] 인터 예측 유닛(121)은 CU의 각각의 PU에 대해 인터 예측을 수행할 수 있다. 인터 예측은 시간적 압축을 제공할 수 있다. PU에 대해 인터 예측을 수행하기 위해, 모션 추정 유닛(122)은 PU에 대한 모션 정보를 생성할 수 있다. 모션 보상 유닛(124)은 CU와 연관된 픽처 이외의 픽처들(예를 들어, 참조 픽처들)의 모션 정보 및 디코딩된 샘플들에 기초하여 PU에 대한 예측된 비디오 블록을 생성할 수 있다. 본 개시에서, 모션 보상 유닛(124)에 의해 생성되는 예측된 비디오 블록은 인터 예측된 비디오 블록이라고 지칭될 수 있다.
[0086] 슬라이스들은 I 슬라이스들, P 슬라이스들, 또는 B 슬라이스들일 수 있다. 모션 추정 유닛(122) 및 모션 보상 유닛(124)은 CU의 PU가 I 슬라이스에 있는지, P 슬라이스에 있는지, 또는 B 슬라이스에 있는지 여부에 의존하여 그 PU에 대해 상이한 동작들을 수행할 수 있다. I 슬라이스에서, 모든 PU들이 인트라 예측된다. 따라서, PU가 I 슬라이스에 있는 경우, 모션 추정 유닛(122) 및 모션 보상 유닛(124)은 PU에 대해 인터 예측을 수행하지 않는다.
[0087] PU가 P 슬라이스에 있는 경우, PU를 포함하는 픽처는 "리스트 0"이라고 지칭되는 참조 픽처들의 리스트와 연관된다. 리스트 0 에서의 참조 픽처들 각각은 다른 픽처들의 인터 예측을 위해 이용될 수 있는 샘플들을 포함한다. 모션 추정 유닛(122)이 P 슬라이스에서의 PU에 관해 모션 추정 동작을 수행할 때, 모션 추정 유닛(122)은 PU에 대한 참조 블록에 대해 리스트 0에서의 참조 픽처들을 탐색할 수 있다. PU의 참조 블록은 PU의 비디오 블록에서의 샘플들에 가장 가깝게 대응하는 샘플들의 세트, 예를 들어, 샘플들의 블록일 수 있다. 모션 추정 유닛(122)은 참조 픽처에서의 샘플들의 세트가 PU의 비디오 블록에서의 샘플들에 얼마나 가깝게 대응하는지를 결정하기 위해 다양한 메트릭들을 이용할 수 있다. 예를 들어, 모션 추정 유닛(122)은 절대 차이 합(sum of absolute difference; SAD), 제곱 차이 합(sum of square difference; SSD), 또는 다른 차이 메트릭들에 의해 참조 픽처에서의 샘플들의 세트가 PU의 비디오 블록에서의 샘플들에 얼마나 가깝게 대응하는지를 결정할 수 있다.
[0088] P 슬라이스에서 PU의 참조 블록을 식별한 후에, 모션 추정 유닛(122)은 참조 블록을 포함하는 리스트 0에서의 참조 픽처를 나타내는 참조 인덱스, 및 PU와 참조 블록 사이의 공간적 변위를 나타내는 모션 벡터를 생성할 수 있다. 다양한 예들에서, 모션 추정 유닛(122)은 모션 벡터들을 가변하는 정밀도들로 생성할 수 있다. 예를 들어, 모션 추정 유닛(122)은 1/4 샘플 정밀도, 1/8 샘플 정밀도, 또는 다른 분수(fractional) 샘플 정밀도로 모션 벡터들을 생성할 수 있다. 분수 샘플 정밀도의 경우, 참조 블록 값들은 참조 픽처에서 정수-포지션 샘플 값들로부터 보간될 수 있다. 모션 추정 유닛(122)은 참조 인덱스 및 모션 벡터를 PU의 모션 정보로서 출력할 수 있다. 모션 보상 유닛(124)은 PU의 모션 정보에 의해 식별되는 참조 블록에 기초하여 PU의 예측된 비디오 블록을 생성할 수 있다.
[0089] PU가 B 슬라이스에 있는 경우, PU를 포함하는 픽처는 "리스트 0" 및 "리스트 1"이라고 지칭되는, 참조 픽처들의 2 개의 리스트들과 연관될 수 있다. 일부 예들에서, B 슬라이스를 포함하는 픽처는 리스트 0 및 리스트 1의 조합인 리스트 조합과 연관될 수 있다.
[0090] 게다가, PU가 B 슬라이스에 있는 경우, 모션 추정 유닛(122)은 PU에 대해 단방향성 예측 또는 양방향성 예측을 수행할 수 있다. 모션 추정 유닛(122)이 PU에 대해 단방향성 예측을 수행할 때, 모션 추정 유닛(122)은 PU에 대한 참조 블록에 대해 리스트 0 또는 리스트 1 에서의 참조 픽처들을 탐색할 수 있다. 모션 추정 유닛(122)은 그 후에 참조 블록을 포함하는 리스트 0 또는 리스트 1 에서의 참조 픽처를 나타내는 참조 인덱스, 및 PU와 참조 블록 사이의 공간적 변위를 나타내는 모션 벡터를 생성할 수 있다. 모션 추정 유닛(122)은 참조 인덱스, 예측 방향 표시자, 및 모션 벡터를 PU의 모션 정보로서 출력할 수 있다. 예측 방향 표시자는 참조 인덱스가 리스트 0에서의 참조 픽처인지 또는 리스트 1에서의 참조 픽처인지 여부를 나타낼 수 있다. 모션 보상 유닛(124)은 PU의 모션 정보에 의해 나타낸 참조 블록에 기초하여 PU의 예측된 비디오 블록을 생성할 수 있다.
[0091] 모션 추정 유닛(122)이 PU에 대한 양방향성 예측을 수행할 때, 모션 추정 유닛(122)은 PU에 대한 참조 블록에 대해 리스트 0 에서의 참조 픽처들을 탐색할 수 있고 또한 PU에 대한 다른 참조 블록에 대해 리스트 1 에서의 참조 픽처들을 탐색할 수 있다. 모션 추정 유닛(122)은 그 후에 참조 블록들을 포함하는 리스트 0 및 리스트 1 에서의 참조 픽처들을 나타내는 참조 인덱스들, 및 참조 블록들과 PU 사이의 공간적 변위들을 나타내는 모션 벡터들을 생성할 수 있다. 모션 추정 유닛(122)은 PU의 참조 인덱스들 및 모션 벡터들을 PU의 모션 정보로서 출력할 수 있다. 모션 보상 유닛(124)은 PU의 모션 정보에 의해 나타낸 참조 블록들에 기초하여 PU의 예측된 비디오 블록을 생성할 수 있다.
[0092] 일부 경우들에서, 모션 추정 유닛(122)은 PU에 대한 모션 정보의 전체 세트를 엔트로피 인코딩 유닛(116)으로 출력하지 않는다. 오히려, 모션 추정 유닛(122)은 다른 PU의 모션 정보를 참조하여 PU의 모션 정보를 시그널링할 수 있다. 예를 들어, 모션 추정 유닛(122)은 PU의 모션 정보가 이웃 PU의 모션 정보와 충분히 유사하다고 결정할 수 있다. 이 예에서, 모션 추정 유닛(122)은, PU가 이웃 PU와 동일한 모션 정보를 갖는다는 것을 비디오 디코더(30)에게 나타내는 값을, PU와 연관된 신택스 구조에서, 나타낼 수 있다. 다른 예에서, 모션 추정 유닛(122)은, PU와 연관된 신택스 구조에서, 이웃 PU와 모션 벡터 차이(MVD)를 식별할 수 있다. 모션 벡터 차이는 PU의 모션 벡터와 나타낸 이웃 PU의 모션 벡터 사이의 차이를 나타낸다. 비디오 디코더(30)는 나타낸 이웃 PU의 모션 벡터 및 모션 벡터 차이를 이용하여 PU의 모션 벡터를 결정할 수 있다. 제 2 PU의 모션 정보를 시그널링할 때 제 1 PU의 모션 정보를 참조함으로써, 비디오 인코더(20)는 더 적은 비트들을 이용하여 제 2 PU의 모션 정보를 시그널링하는 것이 가능할 수 있다.
[0093] CU에 대해 인코딩 동작을 수행하는 부분으로서, 인트라 예측 유닛(126)은 CU의 PU들에 대해 인트라 예측을 수행할 수 있다. 인트라 예측은 공간적 압축을 제공할 수 있다. 인트라 예측 유닛(126)이 PU에 대해 인트라 예측을 수행할 때, 인트라 예측 유닛(126)은 PU에 대한 예측 데이터를 동일한 픽처의 다른 PU들의 디코딩된 샘플들에 기초하여 생성할 수 있다. PU에 대한 예측 데이터는 예측된 비디오 블록 및 다양한 신택스 엘리먼트들을 포함할 수 있다. 인트라 예측 유닛(126)은 I 슬라이스들, P 슬라이스들, 및 B 슬라이스들에서의 PU들에 대해 인트라 예측을 수행할 수 있다.
[0094] PU에 대해 인트라 예측을 수행하기 위해, 인트라 예측 유닛(126)은 PU에 대한 예측 데이터의 다수의 세트들을 생성하기 위해 다수의 인트라 예측 모드들을 이용할 수 있다. 인트라 예측 유닛(126)이 PU에 대한 예측 데이터의 세트를 생성하기 위해 인트라 예측 모드를 이용할 때, 인트라 예측 유닛(126)은 이웃 PU들의 비디오 블록들로부터의 샘플들을 인트라 예측 모드와 연관된 방향 및/또는 그래디언트(gradient)에서 PU의 비디오 블록을 가로질러 확장할 수 있다. PU들, CU들, 및 트리블록들에 대해 좌측에서 우측으로, 상측에서 하측으로의 인코딩 순서를 가정하면, 이웃 PU들은 PU의 상측, 상부 우측, 상부 좌측, 또는 좌측에 있을 수 있다. 인트라 예측 유닛(126)은 PU의 사이즈에 의존하여 다양한 개수의 인트라 예측 모드들, 예를 들어, 33 개의 방향성 인트라 예측 모드들을 이용할 수 있다.
[0095] 예측 프로세싱 유닛(100)은 PU에 대한 예측 데이터를 PU에 대한 모션 보상 유닛(124)에 의해 생성된 예측 데이터 또는 PU에 대한 인트라 예측 유닛(126)에 의해 생성된 예측 데이터 중에서 선택할 수 있다. 일부 예들에서, 예측 프로세싱 유닛(100)은 예측 데이터의 세트들의 레이트/왜곡 메트릭들에 기초하여 PU에 대한 예측 데이터를 선택한다.
[0096] 예측 프로세싱 유닛(100)이 인트라 예측 유닛(126)에 의해 생성된 예측 데이터를 선택하는 경우, 예측 프로세싱 유닛(100)은 PU들에 대한 예측 데이터를 생성하는데 이용했던 인트라 예측 모드, 예를 들어, 선택된 인트라 예측 모드를 시그널링할 수 있다. 예측 프로세싱 유닛(100)은 선택된 인트라 예측 모드를 다양한 방법들로 시그널링할 수 있다. 예를 들어, 선택된 인트라 예측 모드가 이웃 PU의 인트라 예측 모드와 동일할 가능성이 있을 수 있다. 다시 말해, 이웃 PU의 인트라 예측 모드는 현재 PU에 대한 가장 가능성있는 모드일 수 있다. 따라서, 예측 프로세싱 유닛(100)은 선택된 인트라 예측 모드가 이웃 PU의 인트라 예측 모드와 동일하다는 것을 나타내는 신택스 엘리먼트를 생성할 수 있다.
[0097] 위에서 논의된 바와 같이, 비디오 인코더(20)는 인터-계층 예측 유닛(128)을 포함할 수 있다. 인터-계층 예측 유닛(128)은 SHVC에서 이용가능한 하나 이상의 상이한 계층들(예를 들어, 기본 또는 참조 계층)을 이용하여 현재 블록(예를 들어, EL에서의 현재 블록)을 예측하도록 구성된다. 이러한 예측은 인터-계층 예측이라고 지칭될 수 있다. 인터-계층 예측 유닛(128)은 인터-계층 리던던시를 감소시키는 예측 방법들을 활용하여, 따라서 코딩 효율을 개선시키고 연산 리소스 요건들을 감소시킨다. 인터-계층 예측의 일부 예들은 인터-계층 인트라 예측, 인터-계층 모션 예측, 및 인터-계층 잔차 예측을 포함한다. 인터-계층 인트라 예측은 개선 계층에서 현재 블록을 예측하기 위해 기본 계층에서의 콜로케이팅된 블록들의 재구성물을 이용한다. 인터-계층 모션 예측은 개선 계층에서 모션을 예측하기 위해 기본 계층의 모션 정보를 이용한다. 인터-계층 잔차 예측은 개선 계층의 잔차를 예측하기 위해 기본 계층의 잔차를 이용한다.
[0098] 예측 프로세싱 유닛(100)이 CU의 PU들에 대한 예측 데이터를 선택한 후에, 잔차 생성 유닛(102)은 CU의 비디오 블록으로부터 CU의 PU들의 예측된 비디오 블록들을 감산함으로써(예를 들어, 마이너스 부호로 나타내어짐) CU에 대한 잔차 데이터를 생성할 수 있다. CU의 잔차 데이터는 CU의 비디오 블록에서의 샘플들의 상이한 샘플 컴포넌트들에 대응하는 2D 잔차 비디오 블록들을 포함할 수 있다. 예를 들어, 잔차 데이터는 CU의 PU들의 예측된 비디오 블록들에서의 샘플들의 루미넌스 컴포넌트들과 CU의 오리지널 비디오 블록에서의 샘플들의 루미넌스 컴포넌트들 사이의 차이들에 대응하는 잔차 비디오 블록을 포함할 수 있다. 또한, CU의 잔차 데이터는 CU의 PU들의 예측된 비디오 블록들에서의 샘플들의 크로미넌스 컴포넌트들과 CU의 오리지널 비디오 블록에서의 샘플들의 크로미넌스 컴포넌트들 사이의 차이들에 대응하는 잔차 비디오 블록들을 포함할 수 있다.
[0099] 예측 프로세싱 유닛(100)은 CU의 잔차 비디오 블록들을 서브-블록들로 파티셔닝하기 위해 쿼드트리 파티셔닝을 수행할 수 있다. 각각의 미분할된 잔차 비디오 블록은 CU의 상이한 TU와 연관될 수 있다. CU의 TU들과 연관된 잔차 비디오 블록들의 사이즈들 및 포지션들은 그 CU의 PU들과 연관된 비디오 블록들의 사이즈들 및 포지션들에 기초할 수 있거나 또는 기초하지 않을 수 있다. "잔차 쿼드 트리"(residual quad tree; RQT)로서 알려진 쿼드트리 구조가 잔차 비디오 블록들 각각과 연관된 노드들을 포함할 수 있다. CU의 TU들은 RQT의 리프 노드들에 대응할 수 있다.
[0100] 변환 프로세싱 유닛(104)은 하나 이상의 변환들을 TU와 연관된 잔차 비디오 블록에 적용하는 것에 의해 CU의 각각의 TU에 대한 하나 이상의 변환 계수 블록들을 생성할 수 있다. 변환 계수 블록들 각각은 변환 계수들의 2D 매트릭스일 수 있다. 변환 프로세싱 유닛(104)은 다양한 변환들을 TU와 연관된 잔차 비디오 블록에 적용할 수 있다. 예를 들어, 변환 프로세싱 유닛(104)은 이산 코사인 변환(discrete cosine transform; DCT), 방향성 변환, 또는 개념적으로 유사한 변환을 TU와 연관된 잔차 비디오 블록에 적용할 수 있다.
[0101] 변환 프로세싱 유닛(104)이 TU와 연관된 변환 계수 블록을 생성한 후에, 양자화 유닛(106)은 변환 계수 블록에서의 변환 계수들을 양자화할 수 있다. 양자화 유닛(106)은 CU와 연관된 QP 값에 기초하여 CU의 TU와 연관된 변환 계수 블록을 양자화할 수 있다.
[0102] 비디오 인코더(20)는 다양한 방법들로 QP 값을 CU와 연관시킬 수 있다. 예를 들어, 비디오 인코더(20)는 CU와 연관된 트리블록에 대해 레이트-왜곡 분석을 수행할 수 있다. 레이트-왜곡 분석에서, 비디오 인코더(20)는 트리블록에 대해 인코딩 동작을 다수 회 수행하는 것에 의해 트리블록의 다수의 코딩된 표현들을 생성할 수 있다. 비디오 인코더(20)는 비디오 인코더(20)가 트리블록의 상이한 인코딩된 표현들을 생성할 때 상이한 QP 값들을 CU와 연관시킬 수 있다. 비디오 인코더(20)는 주어진 QP 값이 최저 비트레이트 및 왜곡 메트릭을 갖는 트리블록의 코딩된 표현에서의 CU와 연관될 때 그 주어진 QP 값이 그 CU와 연관된다는 것을 시그널링할 수 있다.
[0103] 역 양자화 유닛(108) 및 역 변환 유닛(110)은 역 양자화 및 역 변환들을 변환 계수 블록에 각각 적용하여, 변환 계수 블록으로부터 잔차 비디오 블록을 재구성할 수 있다. 재구성 유닛(112)은 예측 프로세싱 유닛(100)에 의해 생성된 하나 이상의 예측된 비디오 블록들로부터의 대응하는 샘플들에 재구성된 잔차 비디오 블록을 가산하여 TU와 연관된 재구성된 비디오 블록을 생성할 수 있다. CU의 각각의 TU에 대한 비디오 블록들을 이러한 방법으로 재구성함으로써, 비디오 인코더(20)는 CU의 비디오 블록을 재구성할 수 있다.
[0104] 재구성 유닛(112)이 CU의 비디오 블록을 재구성한 후에, 필터 유닛(113)은 CU와 연관된 비디오 블록에서 블로킹 아티팩트들을 감소시키기 위해 디블로킹(deblocking) 동작을 수행할 수 있다. 하나 이상의 디블로킹 동작들을 수행한 후에, 필터 유닛(113)은 CU의 재구성된 비디오 블록을 디코딩된 픽처 버퍼(114)에 저장할 수 있다. 모션 추정 유닛(122) 및 모션 보상 유닛(124)은 후속 픽처들의 PU들에 대해 인터 예측을 수행하기 위해 재구성된 비디오 블록을 포함하는 참조 픽처를 이용할 수 있다. 또한, 인트라 예측 유닛(126)은 CU와 동일한 픽처에서의 다른 PU들에 대해 인트라 예측을 수행하기 위해 디코딩된 픽처 버퍼(114)에서의 재구성된 비디오 블록들을 이용할 수 있다.
[0105] 엔트로피 인코딩 유닛(116)은 비디오 인코더(20)의 다른 기능성 컴포넌트들로부터 데이터를 수신할 수 있다. 예를 들어, 엔트로피 인코딩 유닛(116)은 양자화 유닛(106)으로부터 변환 계수 블록들을 수신할 수 있고 예측 프로세싱 유닛(100)으로부터 신택스 엘리먼트들을 수신할 수 있다. 엔트로피 인코딩 유닛(116)이 데이터를 수신할 때, 엔트로피 인코딩 유닛(116)은 엔트로피 인코딩된 데이터를 생성하기 위해 하나 이상의 엔트로피 인코딩 동작들을 수행할 수 있다. 예를 들어, 비디오 인코더(20)는 그 데이터에 대해 CAVLC 동작, CABAC 동작, 가변 대 가변(variable-to-variable; V2V) 길이 코딩 동작, 신택스 기반 콘텍스트 적응 이진 산술 코딩(syntax-based context-adaptive binary arithmetic coding; SBAC) 동작, PIPE(Probability Interval Partitioning Entropy) 코딩 동작, 또는 다른 타입의 엔트로피 인코딩 동작을 수행할 수 있다. 엔트로피 인코딩 유닛(116)은 엔트로피 인코딩된 데이터를 포함하는 비트스트림을 출력할 수 있다.
[0106] 데이터에 대해 엔트로피 인코딩 동작을 수행하는 부분으로서, 엔트로피 인코딩 유닛(116)은 콘텍스트 모델을 선택할 수 있다. 엔트로피 인코딩 유닛(116)이 CABAC 동작을 수행하고 있는 경우, 콘텍스트 모델은 특정 값들을 갖는 특정 빈들의 확률들의 추정치들을 나타낼 수 있다. CABAC 의 맥락에서, "빈(bin)"이라는 용어는 신택스 엘리먼트의 이진화된(binarized) 버전의 비트를 지칭하기 위해 사용된다.
다중-계층 비디오 인코더
[0107] 도 2b는 본 개시에서 설명되는 양상들에 따른 기술들을 구현할 수 있는 다중-계층 비디오 인코더(23)(또한 단순히 비디오 인코더(23)라고도 지칭됨)의 예를 예시하는 블록도이다. 비디오 인코더(23)는 다중-계층 비디오 프레임들을, 예컨대 SHVC 및 멀티뷰 코딩을 위해, 프로세싱하도록 구성될 수 있다. 추가로, 비디오 인코더(23)는 본 개시의 기술들 중 임의의 것 또는 모두를 수행하도록 구성될 수 있다.
[0108] 비디오 인코더(23)는 비디오 인코더(20A)와 비디오 인코더(20B)를 포함하는데, 이들 각각은 비디오 인코더(20)로서 구성될 수 있고 비디오 인코더(20)에 대해 상술된 기능들을 수행할 수 있다. 추가로, 참조 부호들의 재사용으로 나타낸 바와 같이, 비디오 인코더들(20A 및 20B)은 비디오 인코더(20)로서 시스템들과 서브시스템들의 적어도 일부를 포함할 수 있다. 비디오 인코더(23)가 2 개의 비디오 인코더들(20A 및 20B)을 포함하는 것으로 예시되지만, 비디오 인코더(23)는 그와 같이 제한되지 않고 임의의 개수의 비디오 인코더(20)계층들을 포함할 수 있다. 일부 실시예들에서, 비디오 인코더(23)는 액세스 유닛에서의 각각의 픽처 또는 프레임을 위해 비디오 인코더(20)를 포함할 수 있다. 예를 들어, 5 개의 픽처들을 포함하는 액세스 유닛은 5 개의 인코더 계층들을 포함하는 비디오 인코더에 의해 프로세싱 또는 인코딩될 수 있다. 일부 실시예들에서, 비디오 인코더(23)는 액세스 유닛에 프레임들보다 더 많은 인코더 계층들을 포함시킬 수 있다. 이러한 일부 경우들에서, 비디오 인코더 계층들의 일부는 일부 액세스 유닛들을 프로세싱할 때 인액티브(inactive)할 수 있다.
[0109] 비디오 인코더들(20A 및 20B)에 부가적으로, 비디오 인코더(23)는 리샘플링 유닛(90)을 포함할 수 있다. 리샘플링 유닛(90)은, 일부 경우들에서, 예를 들어, EL을 생성하기 위해 수신된 비디오 프레임의 BL을 업샘플링할 수 있다. 리샘플링 유닛(90)은 다른 정보가 아니라 프레임의 수신된 BL과 연관되는 특정 정보를 업샘플링할 수 있다. 예를 들어, 리샘플링 유닛(90)은 BL의 공간적 사이즈 또는 개수의 픽셀들을 업샘플링할 수 있지만, 그 개수의 슬라이스들 또는 픽처 순서 카운트는 일정하게 유지할 수 있다. 일부 경우들에서, 리샘플링 유닛(90)은 수신된 비디오를 프로세싱하지 않을 수 있거나 및/또는 선택적일 수 있다. 예를 들어, 일부 경우들에서, 예측 프로세싱 유닛(100)은 업샘플링을 수행할 수 있다. 일부 실시예들에서, 리샘플링 유닛(90)은 슬라이스 경계 규칙들 및/또는 래스터 스캔 규칙들의 세트를 준수하도록 계층을 업샘플링하고 하나 이상의 슬라이스들을 재조직화, 재정의, 변경, 또는 조정하도록 구성된다. BL, 또는 액세스 유닛에서의 하위 계층을 업샘플링하는 것으로서 주로 설명되었지만, 일부 경우들에서, 리샘플링 유닛(90)은 계층을 다운샘플링할 수 있다. 예를 들어, 비디오 대역폭의 스트리밍이 감소되는 동안이라면, 프레임이 업샘플링되는 대신에 다운샘플링될 수 있다.
[0110] 리샘플링 유닛(90)은 하위 계층 인코더(예를 들어, 비디오 인코더(20A))의 디코딩된 픽처 버퍼(114)로부터 픽처 또는 프레임(또는 픽처와 연관된 픽처 정보)을 수신하도록 그리고 그 픽처(또는 수신된 픽처 정보)를 업샘플링하도록 구성될 수 있다. 그 후에, 이 업샘플링된 픽처는 하위 계층 인코더와 동일한 액세스 유닛에서 픽처를 인코딩하도록 구성된 상위 계층 인코더(예를 들어, 비디오 인코더(20B))의 예측 프로세싱 유닛(100)에 제공될 수 있다. 일부 경우들에서, 상위 계층 인코더는 하위 계층 인코더로부터 한 계층 떨어져 있다. 다른 경우들에서, 도 2b의 계층 0 비디오 인코더와 계층 1 인코더 사이에는 하나 이상의 상위 계층 인코더들이 있을 수 있다.
[0111] 일부 경우들에서, 리샘플링 유닛(90)은 생략되거나 또는 우회될 수 있다. 이러한 경우들에서, 비디오 인코더(20A)의 디코딩된 픽처 버퍼(114)로부터의 픽처는 비디오 인코더(20B)의 예측 프로세싱 유닛(100)에 직접적으로, 또는 적어도 리샘플링 유닛(90)에 제공되는 일 없이, 제공될 수 있다. 예를 들어, 비디오 인코더(20B)에 제공된 비디오 데이터와 비디오 인코더(20A)의 디코딩된 픽처 버퍼(114)로부터의 참조 픽처가 동일한 사이즈 또는 해상도로 된 경우, 참조 픽처는 어떠한 리샘플링 없이 비디오 인코더(20B)로 제공될 수 있다.
[0112] 일부 실시예들에서, 비디오 인코더(23)는 하위 계층 인코더에 제공될 비디오 데이터를 그 비디오 데이터가 비디오 인코더(20A)에 제공되기 전에 다운샘플링 유닛(94)을 이용하여 다운샘플링한다. 대안적으로, 다운샘플링 유닛(94)은 비디오 데이터를 업샘플링 또는 다운샘플링하는 것이 가능한 리샘플링 유닛(90)일 수 있다. 또 다른 실시예들에서, 다운샘플링 유닛(94)은 생략될 수 있다.
[0113] 도 2b에 예시된 바와 같이, 비디오 인코더(23)는 멀티플렉서(또는 mux)(98)를 더 포함할 수 있다. mux(98)는 비디오 인코더(23)로부터의 조합된 비트 스트림을 출력할 수 있다. 조합된 비트스트림은 비디오 인코더들(20A 및 20B) 각각으로부터 비트스트림을 취득하고 주어진 시간에 비트스트림이 출력되는 것을 교번시킴으로써 생성될 수 있다. 일부 경우들에서 2 개(또는 2 개보다 더 많은 비디오 인코더 계층들에서는 그 이상)의 비트스트림들로부터의 비트들이 한 번에 1 비트씩 교번될 수 있지만, 많은 경우들에서 비트스트림들은 상이하게 조합된다. 예를 들어, 출력 비트스트림은 한 번에 1 블록씩 선택된 비트스트림을 교번시킴으로써 생성될 수 있다. 다른 예에서, 출력 비트스트림은 비디오 인코더들(20A 및 20B) 각각으로부터 1 아닌 수 : 1의 비율의 블록들을 출력함으로써 생성될 수 있다. 예를 들어, 비디오 인코더(20A)로부터 출력되는 각각의 블록에 대해 2 개의 블록들이 비디오 인코더(20B)로부터 출력될 수 있다. 일부 실시예들에서, mux(98)로부터의 출력 스트림은 미리 프로그래밍될 수 있다. 다른 실시예들에서, mux(98)는 비디오 인코더(23) 외부의 시스템으로부터, 예컨대 소스 디바이스(12)를 포함하는 소스 디바이스 상의 프로세서로부터 수신된 제어 신호에 기초하여 비디오 인코더들(20A, 20B)로부터의 비트스트림들을 조합할 수 있다. 제어 신호는 비디오 소스(18)로부터의 비디오의 해상도 또는 비트레이트에 기초하여, 링크(16)의 대역폭에 기초하여, 사용자와 연관된 가입(예를 들어, 유료 가입 대 무료 가입)에 기초하여, 또는 비디오 인코더(23)로부터의 원하는 해상도 출력을 결정하기 위한 임의의 다른 팩터에 기초하여 생성될 수 있다.
비디오 디코더
[0114] 도 3a는 본 개시에서 설명되는 양상들에 따른 기술들을 구현할 수 있는 비디오 디코더(30)의 예를 예시하는 블록도이다. 비디오 디코더(30)는 비디오 프레임의 단일 계층을, 예컨대 HEVC 에 대해, 프로세싱하도록 구성될 수 있다. 추가로, 비디오 디코더(30)는 본 개시의 기술들 중 임의의 것 또는 모두를 수행하도록 구성될 수 있다. 일부 예들에서, 본 개시에서 설명되는 기술들은 비디오 디코더(30)의 다양한 컴포넌트들 중에서 공유될 수 있다. 일부 예들에서, 부가적으로 또는 대안적으로, 프로세서(미도시)는 본 개시에서 설명되는 기술들 중 임의의 것 또는 모두를 수행하도록 구성될 수 있다.
[0115] 설명의 목적들을 위해, 본 개시는 HEVC 코딩의 맥락에서 비디오 디코더(30)를 설명한다. 그러나, 본 개시의 기술들은 다른 코딩 표준들 또는 방법들에 적용가능할 수 있다. 도 3a에 도시된 예는 단일 계층 코덱을 위한 것이다. 그러나, 도 3b에 관해 추가로 설명되는 바와 같이, 비디오 디코더(30)의 일부 또는 전부는 다중-계층 코덱의 프로세싱을 위해 복제될 수 있다.
[0116] 도 3a의 예에서, 비디오 디코더(30)는 복수의 기능성 컴포넌트들을 포함한다. 비디오 디코더(30)의 기능성 컴포넌트들은 엔트로피 디코딩 유닛(150), 예측 프로세싱 유닛(152), 역 양자화 유닛(154), 역 변환 유닛(156), 재구성 유닛(158), 필터 유닛(159), 및 디코딩된 픽처 버퍼(160)를 포함한다. 예측 프로세싱 유닛(152)은 모션 보상 유닛(162), 인트라 예측 유닛(164), 및 인터-계층 예측 유닛(166)을 포함한다. 일부 예들에서, 비디오 디코더(30)는 도 2a의 비디오 인코더(20)에 대해 설명된 인코딩 패스(pass)와는 일반적으로 상반되는 디코딩 패스를 수행할 수 있다. 다른 예들에서, 비디오 디코더(30)는 더 많거나, 더 적거나, 또는 상이한 기능성 컴포넌트들을 포함할 수 있다.
[0117] 비디오 디코더(30)는 인코딩된 비디오 데이터를 포함하는 비트스트림을 수신할 수 있다. 그 비트스트림은 복수의 신택스 엘리먼트들을 포함할 수 있다. 비디오 디코더(30)가 비트스트림을 수신할 때, 엔트로피 디코딩 유닛(150)은 비트스트림에 대해 파싱 동작을 수행할 수 있다. 비트스트림에 대해 파싱 동작을 수행한 결과로서, 엔트로피 디코딩 유닛(150)은 비트스트림으로부터 신택스 엘리먼트들을 추출할 수 있다. 파싱 동작을 수행하는 부분으로서, 엔트로피 디코딩 유닛(150)은 비트스트림에서의 엔트로피 인코딩된 신택스 엘리먼트들을 엔트로피 디코딩할 수 있다. 예측 프로세싱 유닛(152), 역 양자화 유닛(154), 역 변환 유닛(156), 재구성 유닛(158), 및 필터 유닛(159)은 비트스트림으로부터 추출된 신택스 엘리먼트들에 기초하여 디코딩된 비디오 데이터를 생성하는 재구성 동작을 수행할 수 있다.
[0118] 위에서 논의된 바와 같이, 비트스트림은 일련의 NAL 유닛들을 포함할 수 있다. 비트스트림의 NAL 유닛들은 비디오 파라미터 세트 NAL 유닛들, 시퀀스 파라미터 세트 NAL 유닛들, 픽처 파라미터 세트 NAL 유닛들, SEI NAL 유닛들 등을 포함할 수 있다. 비트스트림에 대해 파싱 동작을 수행하는 부분으로서, 엔트로피 디코딩 유닛(150)은 시퀀스 파라미터 세트 NAL 유닛들로부터의 시퀀스 파라미터 세트들, 픽처 파라미터 세트 NAL 유닛들로부터의 픽처 파라미터 세트들, SEI NAL 유닛들로부터의 SEI 데이터 등을 추출하고 엔트로피 디코딩하는 파싱 동작들을 수행할 수 있다.
[0119] 또한, 비트스트림의 NAL 유닛들은 코딩된 슬라이스 NAL 유닛들을 포함할 수 있다. 비트스트림에 대해 파싱 동작을 수행하는 부분으로서, 엔트로피 디코딩 유닛(150)은 코딩된 슬라이스 NAL 유닛들로부터 코딩된 슬라이스들을 추출하고 엔트로피 디코딩하는 파싱 동작들을 수행할 수 있다. 코딩된 슬라이스들 각각은 슬라이스 헤더 및 슬라이스 데이터를 포함할 수 있다. 슬라이스 헤더는 슬라이스에 관계된 신택스 엘리먼트들을 포함할 수 있다. 슬라이스 헤더에서의 신택스 엘리먼트들은 슬라이스를 포함하는 픽처와 연관된 픽처 파라미터 세트를 식별하는 신택스 엘리먼트를 포함할 수 있다. 엔트로피 디코딩 유닛(150)은 슬라이스 헤더를 복구하기 위해 코딩된 슬라이스 헤더에서의 신택스 엘리먼트들에 대해 엔트로피 디코딩 동작들, 예컨대 CABAC 디코딩 동작들을 수행할 수 있다.
[0120] 코딩된 슬라이스 NAL 유닛들로부터 슬라이스 데이터를 추출하는 부분으로서, 엔트로피 디코딩 유닛(150)은 슬라이스 데이터에서의 코딩된 CU들로부터 신택스 엘리먼트들을 추출하는 파싱 동작들을 수행할 수 있다. 추출된 신택스 엘리먼트들은 변환 계수 블록들과 연관된 신택스 엘리먼트들을 포함할 수 있다. 엔트로피 디코딩 유닛(150)은 그 후에 신택스 엘리먼트들의 일부에 대해 CABAC 디코딩 동작들을 수행할 수 있다.
[0121] 엔트로피 디코딩 유닛(150)이 비-파티셔닝된 CU에 대해 파싱 동작을 수행한 후에, 비디오 디코더(30)는 비-파티셔닝된 CU에 대해 재구성 동작을 수행할 수 있다. 비-파티셔닝된 CU에 대해 재구성 동작을 수행하기 위해, 비디오 디코더(30)는 CU의 각각의 TU에 대해 재구성 동작을 수행할 수 있다. CU의 각각의 TU에 대한 재구성 동작을 수행함으로써, 비디오 디코더(30)는 CU와 연관된 잔차 비디오 블록을 재구성할 수 있다.
[0122] TU에 대해 재구성 동작을 수행하는 부분으로서, 역 양자화 유닛(154)은 TU와 연관된 변환 계수 블록을 역 양자화, 예를 들어, 양자화해제(de-quantize)할 수 있다. 역 양자화 유닛(154)은 HEVC에 대해 제안된 또는 H.264 디코딩 표준에 의해 정의된 역 양자화 프로세스들과 유사한 방식으로 변환 계수 블록을 역 양자화할 수 있다. 역 양자화 유닛(154)은 변환 계수 블록의 CU에 대해 비디오 인코더(20)에 의해 계산된 양자화 파라미터(QP)를 이용하여 양자화 정도 및, 이와 마찬가지로, 역 양자화 유닛(154)이 적용할 역 양자화 정도를 결정할 수 있다.
[0123] 역 양자화 유닛(154)이 변환 계수 블록을 역 양자화한 후에, 역 변환 유닛(156)은 변환 계수 블록과 연관된 TU에 대한 잔차 비디오 블록을 생성할 수 있다. 역 변환 유닛(156)은 TU에 대한 잔차 비디오 블록을 생성하기 위해 역 변환을 변환 계수 블록에 적용할 수 있다. 예를 들어, 역 변환 유닛(156)은 역 DCT, 역 정수 변환, 역 카루넨-뢰베 변환(Karhunen-Loeve transform; KLT), 역 회전 변환, 역 방향성 변환, 또는 다른 역 변환을 변환 계수 블록에 적용할 수 있다. 일부 예들에서, 역 변환 유닛(156)은 비디오 인코더(20)로부터의 시그널링에 기초하여 변환 계수 블록에 적용할 역 변환을 결정할 수 있다. 이러한 예들에서, 역 변환 유닛(156)은 변환 계수 블록과 연관된 트리블록에 대한 쿼드트리의 루트 노드에서의 시그널링된 변환에 기초하여 역 변환을 결정할 수 있다. 다른 예들에서, 역 변환 유닛(156)은 하나 이상의 코딩 특성들, 예컨대 블록 사이즈, 코딩 모드 등으로부터 역 변환을 추론할 수 있다. 일부 예들에서, 역 변환 유닛(156)은 캐스케이드식(cascaded) 역 변환을 적용할 수 있다.
[0124] 일부 예들에서, 모션 보상 유닛(162)은 보간 필터들에 기초하여 보간을 수행하는 것에 의해 PU의 예측된 비디오 블록을 정교화할 수 있다. 서브-샘플 정밀도를 갖는 모션 보상을 위해 이용될 보간 필터들에 대한 식별자들은 신택스 엘리먼트들에 포함될 수 있다. 모션 보상 유닛(162)은 PU의 예측된 비디오 블록의 생성 동안에 비디오 인코더(20)에 의해 이용된 동일한 보간 필터들을 이용하여 참조 블록의 서브-정수 샘플들에 대한 보간된 값들을 계산할 수 있다. 모션 보상 유닛(162)은 비디오 인코더(20)에 의해 이용된 보간 필터들을 수신된 신택스 정보에 따라 결정하고 그 보간 필터들을 이용하여 예측된 비디오 블록을 생성할 수 있다.
[0125] PU가 인트라 예측을 이용하여 인코딩되는 경우, 인트라 예측 유닛(164)은 PU에 대한 예측된 비디오 블록을 생성하기 위해 인트라 예측을 수행할 수 있다. 예를 들어, 인트라 예측 유닛(164)은 비트스트림에서의 신택스 엘리먼트들에 기초하여 PU에 대한 인트라 예측 모드를 결정할 수 있다. 비트스트림은 인트라 예측 유닛(164)이 PU의 인트라 예측 모드를 결정하기 위해 이용할 수 있는 신택스 엘리먼트들을 포함할 수 있다.
[0126] 일부 경우들에서, 신택스 엘리먼트들은 인트라 예측 유닛(164)이 현재 PU의 인트라 예측 모드를 결정하기 위해 다른 PU의 인트라 예측 모드를 이용한다는 것을 나타낼 수 있다. 예를 들어, 현재 PU의 인트라 예측 모드가 이웃 PU의 인트라 예측 모드와 동일할 가능성이 있을 수 있다. 다시 말해, 이웃 PU의 인트라 예측 모드는 현재 PU에 대한 가장 가능성있는 모드일 수 있다. 따라서, 이 예에서, 비트스트림은 PU의 인트라 예측 모드가 이웃 PU의 인트라 예측 모드와 동일하다는 것을 나타내는 작은 신택스 엘리먼트를 포함할 수 있다. 인트라 예측 유닛(164)은 그 후에 공간적으로 이웃하는 PU들의 비디오 블록들에 기초하여 PU에 대한 예측 데이터(예를 들어, 예측된 샘플들)를 생성하기 위해 인트라 예측 모드를 이용할 수 있다.
[0127] 위에서 논의된 바와 같이, 비디오 디코더(30)는 인터-계층 예측 유닛(166)을 또한 포함할 수 있다. 인터-계층 예측 유닛(166)은 SHVC에서 이용가능한 하나 이상의 상이한 계층들(예를 들어, 기본 또는 참조 계층)을 이용하여 현재 블록(예를 들어, 개선 계층에서의 현재 블록)을 예측하도록 구성된다. 이러한 예측은 인터-계층 예측이라고 지칭될 수 있다. 인터-계층 예측 유닛(166)은 인터-계층 리던던시를 감소시키는 예측 방법들을 활용하여, 따라서 코딩 효율을 개선시키고 연산 리소스 요건들을 감소시킨다. 인터-계층 예측의 일부 예들은 인터-계층 인트라 예측, 인터-계층 모션 예측, 및 인터-계층 잔차 예측을 포함한다. 인터-계층 인트라 예측은 개선 계층에서 현재 블록을 예측하기 위해 기본 계층에서의 콜로케이팅된 블록들의 재구성물을 이용한다. 인터-계층 모션 예측은 개선 계층에서 모션을 예측하기 위해 기본 계층의 모션 정보를 이용한다. 인터-계층 잔차 예측은 개선 계층의 잔차를 예측하기 위해 기본 계층의 잔차를 이용한다. 인터-계층 예측 방식들 각각은 아래에 더 상세히 논의된다.
[0128] 재구성 유닛(158)은 CU의 TU들과 연관된 잔차 비디오 블록들 및 그 CU의 PU들의 예측된 비디오 블록들, 예를 들어, 인트라 예측 데이터 또는 인터 예측 데이터 중 어느 하나를, 적용가능한 것으로서 이용하여, CU의 비디오 블록을 재구성할 수 있다. 따라서, 비디오 디코더(30)는 비트스트림에서의 신택스 엘리먼트들에 기초하여 예측된 비디오 블록 및 잔차 비디오 블록을 생성할 수 있고 예측된 비디오 블록 및 잔차 비디오 블록에 기초하여 비디오 블록을 생성할 수 있다.
[0129] 재구성 유닛(158)이 CU의 비디오 블록을 재구성한 후에, 필터 유닛(159)은 CU와 연관된 블로킹 아티팩트들을 감소시키기 위해 디블로킹 동작을 수행할 수 있다. CU와 연관된 블로킹 아티팩트들을 감소시키기 위해 필터 유닛(159)이 디블로킹 동작을 수행한 후에, 비디오 디코더(30)는 CU의 비디오 블록을 디코딩된 픽처 버퍼(160)에 저장할 수 있다. 디코딩된 픽처 버퍼(160)는 후속하는 모션 보상, 인트라 예측, 및 디스플레이 디바이스, 예컨대 도 1a 또는 도 1b의 디스플레이 디바이스(32) 상의 프레젠테이션을 위해 참조 픽처들을 제공할 수 있다. 예를 들어, 비디오 디코더(30)는, 디코딩된 픽처 버퍼(160)에서의 비디오 블록들에 기초하여, 다른 CU들의 PU들에 대해 인트라 예측 또는 인터 예측 동작들을 수행할 수 있다.
다중-계층 디코더
[0130] 도 3b는 본 개시에서 설명되는 양상들에 따른 기술들을 구현할 수 있는 다중-계층 비디오 디코더(33)(또한 단순히 비디오 디코더(33)라고도 지칭됨)의 예를 예시하는 블록도이다. 비디오 디코더(33)는 다중-계층 비디오 프레임들을, 예컨대 SHVC 및 멀티뷰 코딩을 위해, 프로세싱하도록 구성될 수 있다. 추가로, 비디오 디코더(33)는 본 개시의 기술들 중 임의의 것 또는 모두를 수행하도록 구성될 수 있다.
[0131] 비디오 디코더(33)는 비디오 디코더(30A)와 비디오 디코더(30B)를 포함하는데, 이들 각각은 비디오 디코더(30)로서 구성될 수 있고 비디오 디코더(30)에 대해 상술된 기능들을 수행할 수 있다. 추가로, 참조 부호들의 재사용으로 나타낸 바와 같이, 비디오 디코더들(30A 및 30B)은 비디오 디코더(30)로서 시스템들과 서브시스템들의 적어도 일부를 포함할 수 있다. 비디오 디코더(33)가 2 개의 비디오 디코더들(30A 및 30B)을 포함하는 것으로 예시되지만, 비디오 디코더(33)는 그와 같이 제한되지 않고 임의의 개수의 비디오 디코더(30)계층들을 포함할 수 있다. 일부 실시예들에서, 비디오 디코더(33)는 액세스 유닛에서의 각각의 픽처 또는 프레임을 위해 비디오 디코더(30)를 포함할 수 있다. 예를 들어, 5 개의 픽처들을 포함하는 액세스 유닛은 5 개의 디코더 계층들을 포함하는 비디오 디코더에 의해 프로세싱 또는 디코딩될 수 있다. 일부 실시예들에서, 비디오 디코더(33)는 액세스 유닛에 프레임들보다 더 많은 디코더 계층들을 포함시킬 수 있다. 이러한 일부 경우들에서, 비디오 디코더 계층들의 일부는 일부 액세스 유닛들을 프로세싱할 때 인액티브할 수 있다.
[0132] 비디오 디코더들(30A 및 30B)에 부가적으로, 비디오 디코더(33)는 업샘플링 유닛(92)을 포함할 수 있다. 일부 실시예들에서, 업샘플링 유닛(92)은 수신된 비디오 프레임의 BL을 업샘플링하여 프레임 또는 액세스 유닛에 대한 참조 픽처 리스트에 부가될 개선된 계층을 생성할 수 있다. 이 개선된 계층은 디코딩된 픽처 버퍼(160)에 저장될 수 있다. 일부 실시예들에서, 업샘플링 유닛(92)은 도 2a의 리샘플링 유닛(90)에 대해 설명된 실시예들의 일부 또는 전부를 포함할 수 있다. 일부 실시예들에서, 업샘플링 유닛(92)은 슬라이스 경계 규칙들 및/또는 래스터 스캔 규칙들의 세트를 준수하도록 계층을 업샘플링하고 하나 이상의 슬라이스들을 재조직화, 재정의, 변경, 또는 조정하도록 구성된다. 일부 경우들에서, 업샘플링 유닛(92)은 수신된 비디오 프레임의 계층을 업샘플링 및/또는 다운샘플링하도록 구성된 리샘플링 유닛일 수 있다.
[0133] 업샘플링 유닛(92)은 하위 계층 디코더(예를 들어, 비디오 디코더(30A))의 디코딩된 픽처 버퍼(160)로부터 픽처 또는 프레임(또는 픽처와 연관된 픽처 정보)을 수신하도록 그리고 그 픽처(또는 수신된 픽처 정보)를 업샘플링하도록 구성될 수 있다. 그 후에, 이 업샘플링된 픽처는 하위 계층 디코더와 동일한 액세스 유닛에서 픽처를 디코딩하도록 구성된 상위 계층 디코더(예를 들어, 비디오 디코더(30B))의 예측 프로세싱 유닛(152)에 제공될 수 있다. 일부 경우들에서, 상위 계층 디코더는 하위 계층 디코더로부터 한 계층 떨어져 있다. 다른 경우들에서, 도 3b의 계층 0 디코더와 계층 1 디코더 사이에는 하나 이상의 상위 계층 디코더들이 있을 수 있다.
[0134] 일부 경우들에서, 업샘플링 유닛(92)은 생략되거나 또는 우회될 수 있다. 이러한 경우들에서, 비디오 디코더(30A)의 디코딩된 픽처 버퍼(160)로부터의 픽처는 비디오 디코더(30B)의 예측 프로세싱 유닛(152)에 직접적으로, 또는 적어도 업샘플링 유닛(92)에 제공되는 일 없이, 제공될 수 있다. 예를 들어, 비디오 디코더(30B)에 제공된 비디오 데이터와 비디오 디코더(30A)의 디코딩된 픽처 버퍼(160)로부터의 참조 픽처가 동일한 사이즈 또는 해상도로 된 경우, 참조 픽처는 어떠한 업샘플링 없이 비디오 디코더(30B)로 제공될 수 있다. 추가로, 일부 실시예들에서, 업샘플링 유닛(92)은 비디오 디코더(30A)의 디코딩된 픽처 버퍼(160)로부터 수신된 참조 픽처를 업샘플링 또는 다운샘플링하도록 구성된 리샘플링 유닛(90)일 수 있다.
[0135] 도 3b에 예시된 바와 같이, 비디오 디코더(33)는 디멀티플렉서(또는 demux)(99)를 더 포함할 수 있다. demux(99)는 demux(99)에 의해 출력된 각각의 비트스트림이 상이한 비디오 디코더(30a 및 30B)로 제공되게 하면서 인코딩된 비디오 비트스트림을 다수의 비트스트림들로 분리시킬 수 있다. 다수의 비트스트림들은 비트스트림을 수신함으로써 생성될 수 있고 비디오 디코더들(30A 및 30B) 각각은 주어진 시간에 비트스트림의 일 부분을 수신한다. 일부 경우들에서 demux(99)에서 수신된 비트스트림으로부터의 비트들이 비디오 디코더들(예를 들어, 도 3b의 예에서의 비디오 디코더들(30A 및 30B))의 각각 간에 한 번에 1 비트씩 교번될 수 있지만, 많은 경우들에서 비트스트림은 상이하게 분할된다. 예를 들어, 비트스트림은 한 번에 1 블록씩 비디오 디코더가 비트스트림을 수신하는 것을 교번시킴으로써 분할될 수 있다. 다른 예에서, 비트스트림은 비디오 디코더들(30A 및 30B) 각각에 대해 1 아닌 수 : 1의 비율의 블록들로 분할될 수 있다. 예를들면, 비디오 디코더(30A)에 제공되는 각각의 블록에 대해 2 개의 블록들이 비디오 디코더(30B)에 제공될 수 있다. 일부 실시예들에서, demux(99)에 의한 비트스트림의 분할은 미리 프로그래밍될 수 있다. 다른 실시예들에서, demux(99)는 비디오 디코더(33)외부의 시스템으로부터, 예컨대 목적지 디바이스(14)를 포함하는 목적지 디바이스 상의 프로세서로부터 수신된 제어 신호에 기초하여 비트스트림을 분할할 수 있다. 제어 신호는 입력 인터페이스(28)로부터의 비디오의 해상도 또는 비트레이트에 기초하여, 링크(16)의 대역폭에 기초하여, 사용자와 연관된 가입(예를 들어, 유료 가입 대 무료 가입)에 기초하여, 또는 비디오 디코더(33)에 의해 획득가능한 해상도를 결정하기 위한 임의의 다른 팩터에 기초하여 생성될 수 있다.
비트스트림 준수 제약들
[0136] 비디오 코딩 표준들은 그러한 표준들을 준수하는 비트스트림이 따라야 하는 비트스트림 준수 제약들을 지정할 수 있다. 다시 말해서, 표준을 준수하는 비트스트림(예를 들면, 준수 비트스트림)을 갖기 위해, 비트스트림은 표준에 의해 지정된 비트스트림 준수 제약들 모두를 만족시킬 필요가 있다. 일부 비디오 코딩 표준들에서, 준수 비트스트림은 인코더의 출력에 개념적으로 연결되는 가설 디코더에 의해 디코딩되는 것으로 말해진다. 그러한 가설 디코더는 디코더 버퍼, 디코더 및/또는 디스플레이 유닛으로 구성될 수 있다. 이러한 가설 디코더는 때때로 기존의 코딩 방식들(예를 들면, H.264, HEVC 등)에서 HRD(hypothetical reference decoder)로 지칭된다. 정해진 표준의 비트스트림 준수 제약들은, 인코더가 정해진 표준을 준수하는 임의의 디코더에 의해 적절히 디코딩될 수 있는 비트스트림을 생성할 것이라는 것을 보장한다.
[0137] 비트스트림 준수 제약들은, 특정 비트스트림이 표준을 준수하는지를 테스트하고자 하는 임의의 엔티티에 의해 사용될 수 있다. 예를 들면, 그러한 엔티티는 인코더 측 상에(예를 들면, 비트스트림이 표준을 준수하지 않는다면, 비트스트림이 준수 디코더에 의해 적절히 디코딩 가능하지 않을 수 있기 때문에, 콘텐츠 제공자는 생성되어 사실 외부로 전송되는 비트스트림이 표준을 준수하는지를 보장하기를 원할 수 있음) 또는 디코더 측 상에서(예를 들면, 디코더가 표준을 준수하는 모든 비트스트림들을 디코당할 수 없다면, 디코더가 준수 디코더인 것으로 말해질 수 없기 때문에, 정해진 비트스트림이 정해진 표준에 의해 지정된 하나 이상의 비트스트림 준수 제약들을 만족시키는지를 디코더 또는 디코더 측 상의 엔티티가 테스트하는 것이 바람직할 수 있음) 또는 네트워크 엔티티(예를 들면, 네트워크 박스 엔티티는, 비트스트림 준수 제약들이 유효하다고 체크함으로써 비트스트림이 준수 비트스트림이라고 확인한 후에, 비트스트림을 수신하고, 이것만을 다른 엔티티들로 포워딩할 수 있음) 상에 있을 수 있다.
비트스트림 파티션들
[0138] 위에 논의된 바와 같이, 비트스트림은 하나보다 더 많은 비디오 계층(예를 들면, BL, EL 등)을 포함할 수 있다. 일부 구현들에서, 비트스트림은 다수의 비트스트림 파티션들로 분할될 수 있고, 여기서 각각의 비트스트림 파티션은 비트스트림에서 적어도 하나의 비디오 계층을 포함한다. 예를 들면, 비트스트림이 계층들(A, B 및 C)을 갖는다면, 비트스트림은 파티션들(X 및 Y)로 분할될 수 있고, 여기서 파티션(X)은 계층들(A 및 B)을 포함하고, 파티션(Y)은 계층(C)을 포함한다. 비디오 계층들이 하나 이상의 비트스트림 파티션들로 분할되는 방식은 파티셔닝 방식으로 지칭될 수 있다. 예를 들면, 인코더는 (예를 들면, 각각의 파티셔닝 방식과 연관된 파라미터들을 지정함으로써) 비트스트림에 대한 하나 이상의 파티셔닝 방식들을 지정할 수 있다. 일부 실시예들에서, 비트스트림은 적어도 2 개의 비트스트림 파티션들을 포함할 수 있다.
[0139] 마찬가지로, 비트스트림은 복수의 액세스 유닛들(AU들)을 포함할 수 있고, 여기서 각각의 AU는 동일한 출력 시간 인스턴스에 대응하는 비트스트림 내의 픽처들을 포함한다. 비트스트림이 하나 이상의 비트스트림 파티션들을 포함하면, 단일 비트스트림 파티션에 속하는 AU의 부분(예를 들면, 픽처들의 세트)은 파티션 유닛으로 지칭될 수 있다. 다시 말해서, 파티션 유닛은 AU의 서브세트일 수 있고, 여기서 파티션 유닛은 동일한 출력 시간 인스턴스에 대응하는 비트스트림 파티션의 픽처들을 포함한다. 일부 구현들에서, 파티션 유닛은 비트스트림 파티션에 포함된 계층들에 속하는 AU의 VCL(video coding layer) NAL(network abstraction layer) 유닛들 및 그들의 연관된 비-VCL NAL 유닛들을 포함한다. 예를 들면, NAL 유닛은 RBSP(raw byte sequence payload) 및 NAL 유닛 헤더를 포함하는 전송 유닛일 수 있다.
비트스트림 파티션들의 전송
[0140] 일부 기존의 코딩 방식들에서, 전체 비트스트림은 단일 파이프라인에서 함께 전송된다. 비트스트림 내의 픽처들은 CPB(coded picture buffer)에 저장되고, 디코더로 출력되고, DPB(decoded picture buffer)에 저장된다.
[0141] 비트스트림을 다수의 비트스트림 파티션들로 파티셔닝하는 것은 결과적인 비트스트림 파티션들이 단일 비트스트림에서 함께 전송될 필요가 없다는 점에서 코딩 유연성을 제공할 수 있고, 독립적으로 전송될 수 있다. 예를 들면, 위의 예에서 계층들(A 및 B)은 계층(C)이 전송되는 비트스트림과 상이한 비트스트림에서 전송될 수 있다. 그러나, 임의의 비트스트림 준수 제약들은, 동일한 출력 시간 인스턴스에 대응하는 전체 비트스트림 내의 모든 픽처들(예를 들면, 계층들 A, B 및 C)을 포함하는 액세스 유닛들을 지칭한다. 그러한 비트스트림들은, 비트스트림에 속하는 비트스트림 파티션들 중 전부가 아닌 것이 함께 전송되면 의미가 없거나 부적절하게 될 수 있다. 예를 들면, 비트스트림 내의 비디오 계층들 중 일부가 개별적으로 또는 독립적으로 전송될 때, 전체 비트스트림(또는 전체 AU들)이 더 이상 함께 또는 단일 비트스트림으로 수신되지 않기 때문에, 전체 비트스트림 또는 그 안에 포함된 액세스 유닛들에 대한 픽처 레이트, 도착 시간 등과 같은 파라미터들을 지정하는 것은 더 이상 적절하지 않을 수 있다. 사실, 하나 이상의 비트스트림 파티션들은 상이한 BPB들(bitstream partition buffers)로 전송될 수 있고, 비트스트림 파티션들은 단일 디코더에 의해 함께 디코딩되거나 다수의 디코더들에 의해 개별적으로 디코딩될 수 있다. 따라서, 그러한 실시예들에서, 이들 비트스트림 준수 파라미터들은 각각의 비트스트림 파티션들 또는 그 안에 포함된 각각의 파티션 유닛에 대해 지정되어야 한다.
[0142] 2 개의 비트스트림 파티션들을 포함하는 예시적인 비트스트림이 도 4에 예시된다. 도 4의 비트스트림(400)은 계층들(402, 404 및 406)을 포함한다. 계층들(402 및 404)은 비트스트림 파티션(410)에 속하고, 계층(406)은 비트스트림 파티션(420)에 속한다. 계층(402 및 404)은 디코딩 시스템(440)의 BPB(442A)로 전송되고, 계층(406)은 디코딩 시스템(440)의 BPB(442B)로 전송된다. 픽처들은 BPB들(442A 및 442B)로부터 디코더(444)로 출력되고 디코더(444)에 의해 디코딩된다. 다수의 BPB들(442A 및 442B) 및 단일 디코더(444)를 포함하는 디코딩 시스템(440)이 도 4의 예에 예시되지만, 단일 BPB 및 단일 디코더를 포함하는 디코딩 시스템, 및 다수의 BPB들 및 다수의 디코더들을 포함하는 디코딩 시스템과 같은 다른 구성들이 가능하다. 일부 구현들에서, 디코더는 어떠한 계층들이 디코더에 의해 프로세싱되는지를 정의하는 변수들을 결정할 수 있다. 예를 들면, (i) 어떠한 계층들이 디코딩 및 출력되는지를 지정하는 타겟 출력 계층 설정 인덱스, 및 (ii) 얼마나 많은 시간적인 서브-계층들이 디코딩되는지를 지정하여, 출력 픽처들의 프레임 레이트를 효과적으로 지정하는 최대 시간적인 ID가 제공되거나 그렇지 않다면 디코더에 의해 결정될 수 있다. 이들 변수들 및 이용 가능한 리소스들에 기초하여, 디코더는 인코더에 의해 정의된 파티셔닝 방식들 중 하나 하에서 제공되는 특정 비트스트림 파티션을 요청할 수 있다.
[0143] 일부 구현들에서, 비트스트림은 픽처 디코딩될 CPB로부터 제거되는 제거 시간 포인트를 지정하는 파라미터를 포함할 수 있다. 그러한 파라미터가 파티션 유닛들을 지칭하도록 수정되지 않는다면(그리고 대신에 비트스트림 내의 AU에 대해 지정되지 않는다면), 파라미터에 의해 지정된 값은 더 이상 의미가 통하지 않을 수 있거나, 비트스트림이 상이한 BPB들을 통해 개별적으로 전송되고 상이한 디코더들에 의해 디코딩되는 다수의 파티션들을 포함하면, 차선책일 수 있다(예를 들면, 제거 시간들이 일부 픽처들에 대해 지연될 수 있음). 따라서, 그러한 파라미터는 액세스 유닛들 대신에 파티션 유닛들에 관련되도록 수정되어야 하고, 여기서 단일 파티션 유닛 내의 픽처들은 함께 전송된다.
예시적인 비트스트림 파라미터 프로세싱
[0144] 도 5를 참조하면, 비트스트림 파티션과 연관된 파라미터를 프로세싱하기 위한 예시적인 루틴이 설명될 것이다. 도 5는 본 개시의 실시예에 따른, 비디오 정보를 코딩하기 위한 방법(500)을 예시한 흐름도이다. 방법(500)은 인코더(예를 들면, 도 2a 또는 도 2b에 도시된 비디오 인코더), 디코더(예를 들면, 도 3a 또는 도 3b에 도시된 비디오 디코더) 또는 임의의 다른 컴포넌트에 의해 수행될 수 있다. 편의상, 방법(500)은 인코더, 디코더 또는 다른 컴포넌트일 수 있는 코더에 의해 수행되는 것으로 설명된다.
[0145] 방법(500)은 블록(501)에서 시작된다. 블록(505)에서, 코더는 비트스트림 내의 복수의 비트스트림 파티션들 중 비트스트림 파티션과 연관된 비트스트림 준수 파라미터를 프로세싱한다. 비트스트림 준수 파라미터는 비트스트림 파티션에 의해 포함되지 않는 비트스트림의 다른 부분(예를 들면, 비트스트림 파티션에 속하지 않는 비트스트림 내의 다른 계층들)이 아닌 비트스트림 파티션에 적용 가능할 수 있다. 예를 들면, 그러한 파라미터는 (예를 들면, 비트스트림 파티션 내의 픽처가 디코딩 시스템에 의해 수신될 때, BPB에 저장된 픽처가 디코딩되도록 출력될 때 등) 비트스트림 파티션 내의 하나 이상의 픽처들에 관련된 타이밍 정보에 관련될 수 있다. 다른 예에서, 파라미터들은 비트스트림 파티션 또는 비트스트림 파티션의 단일 파티션 유닛 내의 픽처들 모두에 공통인 특정 특성들을 지정할 수 있다. 파라미터들은 또한 특정 파티션 유닛에 적용 가능한 비트스트림 준수 제약을 나타낼 수 있다. 특정 파티션 유닛은 비트스트림 파티션에 포함된 비디오 계층들에 속하는 AU의 VCL NAL 유닛들 및 VCL NAL 유닛들과 연관된 다른 비-VCL NAL 유닛들을 포함할 수 있다.
[0146] 일부 실시예들에서, 비트스트림은 비트스트림 내의 복수의 NAL 유닛들을 포함하는 액세스 유닛 및 비트스트림 파티션에 속하는 액세스 유닛의 복수의 NAL 유닛들의 서브세트를 포함하는 파티션 유닛을 포함할 수 있다. 비트스트림 준수 파라미터는 파티션 유닛과 연관될 수 있고, 비트스트림 준수 파라미터는 파티션 유닛에 의해 포함되지 않는 액세스 유닛의 다른 NAL 유닛들(예를 들면, 다른 비트스트림 파티션들에 속하는 다른 계층들의 부분인 NAL 유닛들)이 아닌 파티션 유닛의 복수의 NAL 유닛들의 서브세트에 적용 가능할 수 있다. 비트스트림 준수 파라미터는 파티션 유닛과 연관된 비트스트림 내의 디코딩 유닛들의 수를 지정할 수 있고, 여기서 비트스트림 준수 파라미터들에 의해 지정된 디코딩 유닛들의 수는 단일 픽처에 적합할 수 있는 디코딩 유닛들의 최대수를 초과한다. 가장 작은 크기의 디코딩 유닛들은 CTB들(coding tree blocks)일 수 있다. 일부 실시예들에서, 비트스트림 준수 파라미터에 의해 지정된 디코딩 유닛들의 수는 파티션 유닛에 적합할 수 있는 CTB들의 최대수와 동일한 최대값을 초과하지 않을 수 있다. 블록(510)에서, 코더는 비트스트림 내의 비트스트림 파티션과 연관된 신택스 엘리먼트들을 코딩(예를 들면, 인코딩 또는 디코딩)한다. 방법(500)은 (515)에서 종료된다.
[0147] 위에서 논의된 바와 같이, 도 2a의 비디오 인코더(20), 도 2b의 비디오 인코더(23), 도 3a의 비디오 디코더(30) 또는 도 3b의 비디오 디코더(33)의 하나 이상의 컴포넌트들은 비트스트림 내의 복수의 비트스트림 파티션들의 비트스트림 파티션과 연관된 비트스트림 준수 파라미터를 프로세싱하는 것, 및 비트스트림 내의 비트스트림 파티션과 연관된 신택스 엘리먼트들을 코딩하는 것과 같이, 본 개시에 논의된 기술들 중 임의의 것을 구현하는데 사용될 수 있다.
디코딩 유닛들
[0148] 일부 구현들에서, 비트스트림은 복수의 디코딩 유닛들로 분할되고, 여기서 각각의 디코딩 유닛은 전체 AU, 또는 AU 내의 연속적인 VCL NAL 유닛들 및 그들의 연관된 비-VCL NAL 유닛들의 세트 중 어느 하나로서 정의된다. 2 개의 인접한 계층들(예를 들면, 연속적인 계층 ID들을 갖는 계층들)을 상이한 비트스트림 파티션들에 배치하는 파티셔닝 방식 하에서, 전체 AU에 걸쳐 있는 정해진 디코딩 유닛은 정해진 디코딩 유닛에 포함된 VCL NAL 유닛을 포함하는 임의의 비트스트림 파티션에 대해 비트스트림 파티션들이 어떻게 전송되어야 하는지(예를 들면, 그들이 개별적으로 전송될 수 있는지 또는 그들이 함께 전송될 필요가 있는지)에 관한 모호성을 도입할 수 있다.
[0149] 일부 실시예들에서, 이러한 명확성 이슈를 해결하기 위해, 디코딩 유닛은 전체 AU 또는 그의 서브세트 중 어느 하나로서 정의될 수 있고, 여기서 AU 또는 그의 서브세트는 단일 비트스트림 파티션에 속하는 그러한 VCL NAL 유닛들 및 그러한 VCL NAL 유닛들과 연관된 비-VCL NAL 유닛들을 포함한다.
[0150] 일부 구현들에서, 각각의 AU는 단일 코딩된 픽처를 포함하고, 디코딩 프로세스는 픽처마다 기반하여 수행된다. 다른 구현들에서, 각각의 픽처는 복수의 디코딩 유닛들을 포함하고, 디코더는 전체 코딩된 픽처가 수신되기를 대기하지 않고서 디코딩 유닛들이 수신되자마자 디코딩 유닛들을 디코딩하고, 이로써 감소된 레이턴시를 달성한다. 그러한 구현들은 초저(ultra low) 지연 모델들로 지칭될 수 있다. 그러나, 비트스트림 파티션들이 독립적으로 또는 개별적으로 전송될 수 있을 때, 다수의 비트스트림 파티션들을 포함하는 디코딩 유닛들은, 디코딩 유닛의 부분이 상이한 비트스트림에서 개별적으로 전송되거나 상이한 디코딩 시스템으로 전송되면, 즉시 디코딩될 수는 없다. 따라서, 디코딩 유닛이 다수의 비트스트림 파티션들에 걸쳐 있을 수 없다고 지정하는 비트스트림 준수 제약을 제공하거나, 디코딩 유닛들이 다수의 비트스트림 파티션들에 걸쳐있지 않도록 그들을 정의하는 것이 유리할 수 있다.
최대수의 디코딩 유닛들
[0151] 일부 구현들에서, SEI 메시지들은 비트스트림에 관련된 특정 보충 정보를 제공할 수 있고, 이들 중 일부는 선택적일 수 있다. 그러한 SEI 메시지들 중 일부는 버퍼링 기간 SEI 메시지, 픽처 타이밍 SEI 메시지, 디코딩 유닛 정보 SEI 메시지 등과 같은 비트스트림 준수 제약들을 제공할 수 있고, 이것은 비트스트림이 정해진 표준(예를 들면, SHVC)을 준수하는지 여부를 결정하기 위해 존재할 필요가 있을 수 있다. 예를 들면, 픽처 타이밍 SEI 메시지는 단일 AU에 존재할 수 있는 디코딩 유닛들의 수를 지정할 수 있다. 예를 들면, 단일 계층을 갖는 비트스트림의 경우에, 계층 내의 각각의 픽처가 640 픽셀들 x 640 픽셀들의 크기를 갖고, 가장 작은 개별적으로 디코딩 가능한 유닛인 각각의 CTB(coding tree block)가 64 픽셀들 x 64 픽셀들의 크기를 갖는다면, 임의의 AU 내의 디코딩 유닛들의 최대수는 10 * 10 = 100일 수 있다. 따라서, 단일 AU 내의 디코딩 유닛들의 수를 표시하는 픽처 타이밍 SEI 메시지에 지정된 값은 1부터 (CTB들 내의 픽처 크기)까지를 포함하는 범위 내에 있는 것으로 제한될 수 있다. 다시 말해서, 픽처 타이밍 SEI 메시지가 이러한 범위 외부에 있는 단일 AU 내의 디코딩 유닛들의 수에 대한 값을 지정하면, 픽처 타이밍 SEI 메시지를 포함하는 비트스트림은 특정 표준(예를 들면, SHVC)을 준수하지 않는 것으로 결정될 수 있다.
[0152] 그러나, 다중-계층 경우에, AU(또는 비트스트림이 비트스트림 파티션들로 분할되는 경우에 파티션 유닛)는 하나보다 더 많은 픽처를 포함할 수 있고, 결과적으로, 각각의 AU는 각각의 AU가 단일 픽처를 포함한다는 가정에 기초하여 계산된 최대값보다 더 많은 디코딩 유닛들을 포함할 수 있다. 따라서, 픽처 타이밍 SEI 메시지에 제공된 제약은 단일 AU 내의 디코딩 유닛들의 수(SEI 메시지가 AU와 연관되는 경우)를 표시하는 변수의 값이 1부터 (AU 내의 모든 픽처들 내부에 적합할 수 있는 CTB들의 수)까지의 범위 내에 있다는 것을 지정하도록 수정되어야 한다. 마찬가지로, 픽처 타이밍 SEI 메시지에 제공된 제약은, 단일 파티션 유닛 내의 디코딩 유닛들의 수(SEI 메시지가 파티션 유닛과 연관된 경우)를 표시하는 변수의 값이 1부터 (파티션 유닛 내의 모든 픽처들 내부에 적합할 수 있는 CTB들의 수)까지의 범위 내에 있다는 것을 지정하도록 수정되어야 한다. 위의 예에서, 파티션 유닛이 2 개의 픽처들을 포함하면, 준수 비트스트림 내의 픽처 타이밍 SEI 메시지에 의해 지정될 수 있는 디코딩 유닛들의 최대수는 200일 것이다.
비트레이트 및 시간적인 ID에 기초한 제약들
[0153] 일부 구현들에서, 일정한 비트레이트 CPB 모델이 사용되고, 여기서 비트스트림이 고정된 비트레이트로 도착한다. 다른 구현들에서, 가변 비트레이트 CPB 모델이 사용되고, 여기서 비트스트림이 가변 비트레이트로 도착한다. 예를 들면, 가변 비트레이트 CPB 모델을 사용하는 그러한 구현들에서, 비트스트림이 디코더 측에서 수신되는 레이트는 일정 시간 기간 동안에 일정하고 그리고/또는 또 다른 시간 기간 동안에 제로가 될 수 있다.
[0154] 일부 기존의 코딩 방식들에서, 비트스트림 준수 제약은, 특정 디코딩 유닛의 디코딩 유닛 CPB 제거 시간의 값이 디코딩 순서에서 특정 디코딩 유닛에 선행하는 모든 디코딩 유닛들의 디코딩 유닛 CPB 제거 시간보다 더 길다는 것을 지정한다. 그러한 코딩 방식들은 일정한 비트레이트 CPB 모델을 사용하는 구현들에서만 비트스트림 준수 제약을 적용할 수 있다. 그러나, 그러한 비트스트림 준수 제약은, 디코딩 유닛들이 정확한 디코딩 순서로 디코딩된다는 것을 보장할 수 있다. 따라서, 그러한 비트스트림 준수 제약은 가변 비트레이트 CPB 모델을 사용하는 구현들로 확장되어야 한다.
[0155] 일부 기존의 코딩 방식들에서, 그러한 비트스트림 준수 제약은 가장 낮은 비트스트림 파티션 내의 디코딩 유닛들에 적용되지 않는다. 가장 낮은 비트스트림 파티션은 비트스트림의 베이스 계층을 포함하고 및/또는 가장 낮은 계층 ID를 갖는 비디오 계층을 포함하는 비트스트림 파티션일 수 있다. 마찬가지로, 그러한 비트스트림 준수 제약은 가장 낮은 비트스트림 파티션 내의 디코딩 유닛들에 적용되어야 한다.
인트라 랜덤 액세스 포인트( Intra Random Access Point; IRAP ) 픽처들
[0156] 일부 비디오 코딩 방식들은 비트스트림에서 랜덤 액세스 포인트들에 선행하는 임의의 픽처들을 디코딩할 필요 없이 비트스트림이 이들 랜덤 액세스 포인트들 중 임의의 랜덤 액세스 포인트로부터 시작하여 디코딩될 수 있도록 비트스트림 전반에 걸쳐 다양한 랜덤 액세스 포인트들을 제공할 수 있다. 이러한 비디오 코딩 방식들에서는, (예를 들면, 랜덤 액세스 포인트를 제공하는 픽처와 동일한 액세스 유닛 내에 있는 그러한 픽처들을 포함하여) 출력 순서에서 랜덤 액세스 포인트를 후속하는 모든 픽처들은 랜덤 액세스 포인트에 선행하는 임의의 픽처들을 이용하는 일 없이 올바르게 디코딩될 수 있다. 예를 들어, 비트스트림의 일 부분이 송신 동안 또는 디코딩 동안 손실되는 경우라도, 디코더는 다음의 랜덤 액세스 포인트로부터 시작하여 비트스트림을 디코딩하는 것을 재개할 수 있다. 랜덤 액세스에 대한 지원은, 예를 들어, 동적 스트리밍 서비스들, 검색 동작들, 채널 스위칭 등을 용이하게 할 수 있다.
[0157] 일부 코딩 방식들에서, 이러한 랜덤 액세스 포인트들은 인트라 랜덤 액세스 포인트(IRAP) 픽처들이라고 지칭되는 픽처들에 의해 제공될 수 있다. 예를 들어, 액세스 유닛("auA")에 포함되는 개선 계층("layerA")에서의 (예를 들면, 개선 계층 IRAP 픽처에 의해 제공된) 랜덤 액세스 포인트는, 참조 계층("layerB")에 있고 디코딩 순서에서 auA에 선행하는 액세스 유닛("auB")에 포함되는 랜덤 액세스 포인트(또는 auA에 포함되는 랜덤 액세스 포인트)를 갖는 layerA의 각각의 layerB(예를 들어, layerA를 예측하는데 이용되는 계층인 참조 계층)에 대해, 출력 순서에서 auB에 후속하는 layerA에서의 픽처들(auB에 로케이팅된 이들 픽처들을 포함함)이, auB에 선행하는 layerA에서의 임의의 픽처들을 디코딩할 필요 없이 올바르게 디코딩가능하도록 계층-특정 랜덤 액세스를 제공할 수 있다.
[0158] IRAP 픽처들은 인트라 예측 및/또는 인터-계층 예측을 이용하여 코딩될(예를 들어, 다른 픽처들을 참조하는 일 없이 코딩될) 수 있고, 예를 들어, 순시 디코더 리프레시(instantaneous decoder refresh; IDR) 픽처들, 클린 랜덤 액세스(clean random access; CRA) 픽처들, 및 브로큰 링크 액세스(broken link access; BLA) 픽처들을 포함할 수 있다. 비트스트림에 IDR 픽처가 있을 때, 디코딩 순서에서 IDR 픽처에 선행하는 모든 픽처들은 IDR 픽처에 후속하는 픽처들에 의한 예측을 위해 이용되지 않는다. 비트스트림에 CRA 픽처가 있을 때, CRA 픽처에 후속하는 픽처들은 예측을 위해 디코딩 순서에서 CRA 픽처에 선행하는 픽처들을 이용할 수 있고 또는 이용하지 않을 수 있다. 디코딩 순서에서 CRA 픽처에 후속하지만 디코딩 순서에서 CRA 픽처에 선행하는 픽처들을 이용하는 이들 픽처들은 RASL(random access skipped leading) 픽처들이라고 지칭될 수 있다. 디코딩 순서에서 IRAP 픽처에 후속하고 출력 순서에서 이것에 선행할 수 있는 다른 타입의 픽처는 랜덤 액세스 디코딩가능 리딩(random access decodable leading; RADL) 픽처인데, 이 RADL 픽처는 디코딩 순서에서 IRAP 픽처에 선행하는 임의의 픽처들에 대한 참조들을 포함하지 않을 수 있다. RASL 픽처들은 CRA 픽처에 선행하는 픽처들이 이용가능하지 않은 경우 디코더에 의해 폐기될 수 있다. BLA 픽처에 선행하는 픽처들이 디코더에 이용가능하지 않을 수 있음을 BLA 픽처가 디코더에게 나타낸다 (예를 들어, 2 개의 비트스트림들이 함께 스플라이싱되고(spliced) BLA 픽처는 디코딩 순서에서 두 번째 비트스트림의 첫 번째 픽처이기 때문이다). IRAP 픽처인 (예를 들어, 0의 계층 ID 값을 갖는) 기본 계층 픽처를 포함하는 액세스 유닛(예를 들어, 다수의 계층들에 걸쳐 동일한 출력 시간과 연관된 모든 코딩된 픽처들을 포함하는 픽처들의 그룹) 은 IRAP 액세스 유닛이라고 지칭될 수 있다.
IRAP 픽처들의 교차-계층 정렬
[0159] 스케일링 가능 비디오 코딩의 일부 구현들에서, IRAP 픽처들은 상이한 계층들에 걸쳐 정렬(예를 들면, 동일한 액세스 유닛에 포함)되도록 요구되지 않을 수 있다. 예를 들면, IRAP 픽처들이 정렬되도록 요구되었다면, 적어도 하나의 IRAP 픽처를 포함하는 임의의 액세스 유닛은 IRAP 픽처들만을 포함할 것이다. 반면에, IRAP 픽처들이 정렬되도록 요구되지 않았다면, 단일 액세스 유닛에서, (예를 들면, 제 1 계층 내의) 하나의 픽처는 IRAP 픽처일 수 있고, (예를 들면, 제 2 계층 내의) 다른 픽처는 비-IRAP 픽처일 수 있다. 그러한 비-정렬된 IRAP 픽처들을 비트스트림 내에 갖는 것은 일부 이점들을 제공할 수 있다. 예를 들면, 2-계층 비트스트림에서, 개선 계층에서보다 베이스 계층에서 더 많은 IRAP 픽처들이 존재하면, 브로드캐스트 및 멀티캐스트 애플리케이션들에서, 낮은 튠-인 지연(tune-in delay) 및 높은 코딩 효율이 달성될 수 있다.
스플라이스 포인트를 포함하는 비트스트림
[0160] 도 6을 참조하면, 스플라이스 포인트를 갖는 예시적인 비트스트림이 설명될 것이다. 도 6은 비트스트림들(610 및 620)을 스플라이싱함으로써 생성된 다중-계층 비트스트림(600)을 도시한다. 비트스트림(610)은 개선 계층(EL)(610A) 및 베이스 계층(BL)(610B)을 포함하고, 비트스트림(620)은 EL(620A) 및 BL(620B)을 포함한다. EL(610A)은 EL 픽처(612A)를 포함하고, BL(610B)은 BL 픽처(612B)를 포함한다. EL(620A)은 EL 픽처들(622A, 624A 및 626A)을 포함하고, BL(620B)은 BL 픽처들(622B, 624B 및 626B)을 포함한다. 다중-계층 비트스트림(600)은 액세스 유닛들(AU들)(630-660)을 더 포함한다. AU(630)는 EL 픽처(612A) 및 BL 픽처(612B)를 포함하고, AU(640)는 EL 픽처(622A) 및 BL 픽처(622B)를 포함하고, AU(650)는 EL 픽처(624A) 및 BL 픽처(624B)를 포함하고, AU(660)는 EL 픽처(626A) 및 BL 픽처(626B)를 포함한다. 도 6의 예에서, BL 픽처(622B)는 IRAP 픽처이고, AU(640) 내의 대응하는 EL 픽처(622A)는 트레일링 픽처(예를 들면, 비-IRAP 픽처)이고, 결과적으로, AU(640)는 비-정렬된 IRAP AU이다. 또한, AU(640)가 스플라이스 포인트(670)를 바로 후속하는 액세스 유닛이라는 것이 주목되어야 한다.
[0161] 도 6의 예가 2 개의 상이한 비트스트림들이 함께 연결되는 경우를 예시하지만, 일부 실시예들에서, 비트스트림의 일부가 제거될 때, 스플라이스 포인트가 존재할 수 있다. 예를 들면, 비트스트림은 부분들(A, B 및 C)을 가질 수 있고, 부분(B)은 부분들(A 및 C) 사이에 있다. 부분(B)이 비트스트림으로부터 제거되면, 남아있는 부분들(A 및 C)은 함께 연결될 수 있고, 그들이 함께 연결되는 포인트는 스플라이스 포인트로 지칭될 수 있다. 더 일반적으로, 본 출원에서 논의된 스플라이스 포인트는, 하나 이상의 시그널링된 또는 도출된 파라미터들 또는 플래그들이 미리 결정된 값들을 가질 때 존재하는 것으로 여겨질 수 있다. 예를 들면, 스플라이스 포인트가 특정 위치에 존재한다는 특정 표시를 수신하지 않고서, 디코더는 플래그(예를 들면, NoClrasOutputFlag, 이것은 1로 설정되면 교차-계층 랜덤 액세스 스킵 픽처들이 출력되지 않는다는 것을 표시하고, 0으로 설정되면 교차-계층 랜덤 액세스 스킵 픽처들이 출력된다는 것을 표시할 수 있음)의 값을 결정하고, 플래그의 값에 기초하여 본 출원에서 설명된 하나 이상의 기술들을 수행할 수 있다.
POC
[0162] 일부 비디오 코딩 방식들에서, POC는 디코딩된 픽처들이 출력되는 상대적인 순서를 추적하는데 사용될 수 있다. 이러한 값은 매우 큰 넘버(예를 들면, 32 비트들)일 수 있고, 각각의 슬라이스 헤더는 슬라이스와 연관된 픽처의 POC를 포함할 수 있다. 따라서, 일부 구현들에서, POC의 LSB(least significant bits)만이 비트스트림에서 시그널링되고, POC의 MSB(most significant bits)가 POC 도출 프로세스에 기초하여 계산된다. 예를 들면, 비트들을 절약하기 위해, LSB는 슬라이스 헤더에서 시그널링될 수 있고, MSB는 현재 픽처의 NAL 유닛 타입 및 (i) RASL 또는 RADL 픽처들이 아니고, (ii) 폐기 불가하고(예를 들면, 어떠한 다른 픽처도 그들에 의존하지 않는다는 것을 나타내는 "폐기 가능한 것"으로 마킹되어, 이로써 대역폭 제한들을 만족시키기 위해 그들이 드롭되도록 허용하는 픽처들), (iii) 서브-계층 비-참조 픽처들(예를 들면, 동일한 시간적인 서브-계층 또는 동일한 계층 내의 다른 픽처들에 의해 참조를 위해 사용되지 않는 픽처들)이 아니고, (iv) 0과 동일한 시간적인 ID(예를 들면, 시간적인 서브-계층 ID) 값을 갖는 디코딩 순서에서 하나 이상의 이전 픽처들의 MSB 및 LSB에 기초하여 인코더 또는 디코더에 의해 계산될 수 있다.
[0163] LSB만이 비트스트림에 제공되는 경우에, DPB 내의 임의의 디코딩된 픽처들의 POC 값들이 MSB 또는 "사이클"의 유닛 값보다 더 많이 분리되지 않는다는 것을 보장하기 위해 비트스트림 준수 제약이 제공될 수 있다. 예를 들면, DPB가 1 및 257의 POC 값들을 갖는 픽처들을 각각 포함하면 ― 여기서 LSB는 8 비트들로 표현됨 ― , 하나가 그들의 POC 값들에 기초하는 출력 순서에서 다른 것에 앞서야 할 때, 2 개의 픽처들이 동일한 LSB 값(예를 들면, 1)을 갖는 것이 어긋날 수 있다. 따라서, 일부 실시예들에서, 비트스트림 준수 제약은, DPB 내의 임의의 2 개의 픽처들이 2로 나누어진 사이클 길이보다 더 많이 상이한 POC 값들을 갖지 않아야 한다고 지정할 수 있다. 예를 들면, 그러한 픽처들은 (i) 현재 픽처, (ii) 0과 동일한 TemporalID 값을 갖고 RASL 픽처, RADL 픽처 또는 서브-계층 비-참조 픽처가 아닌 디코딩 순서에서 이전 픽처, (iii) 현재 픽처의 RPS 내의 단기간 참조 픽처들, 및 (iv) 1과 동일한 PicOutputFlag 값을 갖고 디코딩 순서에서 현재 픽처에 앞서는 픽처들을 포함할 수 있다. 다중-계층 경우에서, 이러한 비트스트림 준수 제약이 각각의 서브-DPB에 적용된다. 예를 들면, DPB는 다수의 서브-DPB들을 포함할 수 있고, 각각의 서브-DPB는 단일 계층에 픽처들을 저장한다. 그러한 경우에, 비트스트림 준수 제약은, 서브-DPB 내의 디코딩된 픽처들의 POC 값들이 특정 값보다 더 많이(예를 들면, 사이클 길이보다 많이 또는 2로 나누어진 사이클 길이보다 많이) 분리되지 않아야 한다는 것을 지정하도록 수정되어야 한다.
[0164] 일부 실시예들에서, 제약은 단일 CVS에 제한된다(예를 들면, 다수의 CVS들에 걸처 적용되지 않음). 일부 실시예들에서, 제약은 1과 동일한 NoRaslOutputFlag 값을 갖는 IRAP 픽처이거나 0과 동일한 nuh-layer_id 값을 갖고 1과 동일한 NoClrasOutputFlag 값을 갖는 IRAP 픽처에 후속하는 0보다 더 큰 nuh_layer_id를 갖는 현재 계층의 제 1 픽처인 현재 픽처에 걸쳐 적용되지 않는다. 다시 말해서, 각각의 서브-DPB에 적용되는 바와 같이, 위의 리스트 내의 픽처들의 최대 및 최소 POC 값들 사이의 차이는, 현재 픽처가 (i) 1과 동일한 NoRaslOutputFlag 값을 갖는 IRAP 픽처가 아니거나 (ii) 0과 동일한 nuh-layer_id 값을 갖고 1과 동일한 NoClrasOutputFlag 값을 갖는 IRAP 픽처에 후속하는 0보다 더 큰 nuh_layer_id를 갖는 현재 계층의 제 1 픽처가 아니라고 코더가 결정하는 경우에만, MaxPicOrderCntLsb/2 미만인 것으로 제약된다. 조건이 충족되지 않았다고 코더가 결정하면, 코더는 비트스트림 준수 제약을 체크하는 것을 삼갈(refrain) 수 있다. 대안적으로, 위의 비트스트림 준수 제약은, 현재 픽처가 1과 동일한 NoRaslOutputFlag 값을 갖는 IRAP 픽처가 아니고 POC MSB 값이 시그널링되지 않거나 0과 동일한 nuh-layer_id 값을 갖고 1과 동일한 NoClrasOutputFlag 값을 갖는 IRAP 픽처에 후속하는 0보다 더 큰 nuh_layer_id를 갖는 현재 계층의 제 1 픽처가 아닐 때에만 적용될 수 있다.
예시적인 DPB POC 값 프로세싱
[0165] 도 7을 참조하면, 비트스트림 준수 제약이 충족되는지를 결정하기 위한 예시적인 루틴이 설명될 것이다. 도 7은 본 개시의 실시예에 따른, 비디오 정보를 코딩하기 위한 방법(700)을 예시한 흐름도이다. 도 7에 예시된 단계들은 인코더(예를 들면, 도 2a 또는 도 2b에 도시된 비디오 인코더), 디코더(예를 들면, 도 3a 또는 도 3b에 도시된 비디오 디코더), 또는 임의의 다른 컴포넌트에 의해 수행될 수 있다. 편의상, 방법(700)은 인코더, 디코더 또는 다른 컴포넌트일 수 있는 코더에 의해 수행되는 것으로 설명된다.
[0166] 방법(700)이 블록(701)에서 시작된다. 블록(705)에서, 코더는 현재 AU가 제 1 계층과 연관된 조건을 충족하는지를 결정한다. 예를 들면, 현재 AU 내의 현재 픽처가, 디코딩 순서에서 제 1 픽처에 후속하지만 디코딩 순서에서 제 1 픽처에 선행하는 픽처를 사용하는 임의의 픽처가 출력되지 않는다 것(예를 들면, 1과 동일한 NoRaslOutputFlag 값)을 나타내는 플래그와 연관된 IRAP 픽처인지를 결정함으로써 코더는 그러한 결정을 할 수 있다. 다른 예에서, 코더는 제 2 픽처와 연관된 플래그 또는 신택스 엘리먼트를 프로세싱함으로써 그러한 결정을 할 수 있고, 여기서 제 2 픽처는 가장 낮은 계층 ID(예를 들면, 0과 동일한 nuh_layer_id 값)를 갖는 베이스 계층 내에 있다. 그러한 예에서, 제 2 픽처는 현재 AU에 바로 선행하는 AU 내에 있을 수 있다. 플래그 또는 신택스 엘리먼트는 NoClrasOutputFlag일 수 있고, 이것은 1로 설정되면 교차-계층 랜덤 액세스 스킵 픽처들이 출력되지 않는다는 것을 표시하고, 0으로 설정되면 교차-계층 랜덤 액세스 스킵 픽처들이 출력된다는 것을 표시할 수 있다. 그러한 예에서, 1의 플래그 또는 신택스 엘리먼트 값은 픽처가 스플라이스 포인트에 바로 후속하는 액세스 유닛 내에 있다는 것을 표시할 수 있고, 0의 플래그 또는 신택스 엘리먼트 값은 픽처가 스플라이스 포인트에 바로 후속하는 액세스 유닛 내에 있지 않다는 것을 표시할 수 있다. 일부 실시예들에서, 플래그 또는 신택스 엘리먼트는 (i) 제 2 픽처가 비트스트림에서 제 1 픽처인지(예를 들면, 비트스트림에서 다른 픽처들 전에 등장함), (ii) 제 2 픽처가 디코딩 순서에서 SmallestLayerId 값 또는 0과 동일한 nuh_layer_id 값을 갖는 시퀀스 NAL 유닛의 끝을 포함하는 액세스 유닛에 후속하는 제 1 액세스 유닛에 포함되는지, (iii) 제 2 픽처가 1과 동일한 HandleCraAsBlaFlag 값을 갖는 CRA 픽처 또는 BLA 픽처인지 또는 (iv) 제 2 픽처가 1과 동일한 cross_layer_bla_flag 값을 갖는 IDR 픽처인지 중 하나를 표시할 수 있다.
[0167] 현재 AU가 조건을 충족하지 않는다고 코더가 결정하면, 방법(700)은 블록(710)으로 진행된다. 현재 AU가 조건을 충족한다고 코더가 결정하면, 방법(700)은 블록(715)으로 진행된다. 블록(710)에서, 코더는 DPB 내의 픽처들의 가장 높은 POC와 가장 낮은 POC 사이의 차이가 임계값 미만인지를 결정한다. 예를 들면, 픽처들은 (i) 현재 픽처, (ii) 0과 동일한 TemporalId 값을 갖고 RASL 픽처, RADL 픽처 또는 서브-계층 비-참조 픽처가 아닌 디코딩 순서에서 이전 픽처, (iii) 현재 픽처의 RPS 내의 단기간 참조 픽처들 및/또는 (iv) 1과 동일한 PicOutputFlag 값을 갖고 디코딩 순서에서 현재 픽처에 선행하고 출력 순서에서 현재 픽처 뒤를 잇는 픽처들을 포함할 수 있다. 블록(715)에서, 코더는 DPB 내의 픽처들의 가장 높은 POC와 가장 낮은 POC 사이의 차이가 임계값 미만인지를 결정하는 것을 삼간다. 예를 들면, 비트스트림 준수 제약은 스플라이스 포인트에 걸쳐 픽처들에 적용되지 않는다. 다른 예에서, 비트스트림 준수 제약은 1과 동일한 NoRaslOutputFlag 값을 갖는 IRAP 픽처이거나 0과 동일한 nuh_layer_id 값을 갖고 1과 동일한 NoClrasOutputFlag 값을 갖는 IRAP 픽처에 후속하는 0보다 더 큰 nuh_layer_id를 갖는 현재 계층의 제 1 픽처인 픽처에 적용되지 않는다. 블록(720)에서, 코더는 비트스트림에서 현재 AU와 연관된 신택스 엘리먼트들을 코딩(예를 들면, 인코딩 또는 디코딩)한다. 방법(700)은 (725)에서 종료된다.
[0168] 위에 논의된 바와 같이, 도 2a의 비디오 인코더(20), 도 2b의 비디오 인코더(23), 도 3a의 비디오 디코더(30) 또는 도 3b의 비디오 디코더(33)의 하나 이상의 컴포넌트들은 현재 AU가 조건을 충족시키는지를 결정하는 것, DPB 내의 픽처들의 가장 높은 POC와 가장 낮은 POC 사이의 차이가 임계값 미만인지를 결정하는 것 및 비트스트림에서 현재 액세스 유닛과 연관된 신택스 엘리먼트들을 코딩하는 것과 같이 본 개시에 논의된 기술들 중 임의의 것을 구현하는데 사용될 수 있다.
POC 재설정
[0169] 일부 구현들에서, POC의 값은 특정 타입들의 픽처들 비트스트림에 등장할 때마다 재설정(예를 들면, 제로로 설정되거나, 비트스트림에서 시그널링된 일정 값으로 설정되거나, 비트스트림에 포함된 정보로부터 도출됨)될 수 있다. 예를 들면, 특정 랜덤 액세스 포인트 픽처들이 비트스트림에 나타날 때, POC가 재설정될 수 있다. 특정 픽처의 POC가 재설정될 때, 디코딩 순서에서 특정 픽처에 선행하는 임의의 픽처들의 POC들은 또한, 예를 들면, 그러한 픽처들이 출력 또는 디스플레이되는 상대적인 순서를 유지하기 위해 재설정될 수 있다. 또한, 특정 POC 값과 각각 연관될 수 있는 디코딩된 픽처들은 DPB로부터 나중에 제거될 수 있다.
POC 재설정의 예
[0170] 도 8-11을 참조하면, POC 값들(예를 들면, LSB 및 MSB)을 재설정하기 위한 예시적인 프로세스가 설명될 것이다. 위에 설명된 바와 같이, 일부 코딩 방식들에서, 특정 준수 제약들은, 단일 AU 내의 모든 코딩된 픽처들의 POC가 동일해야 한다는 것을 지정할 수 있다. POC 값들의 적절한 재설정들 없이, 비트스트림 내의 비-정렬된 IRAP AU들은 그러한 준수 제약들을 위반하는 POC 값들을 생성할 수 있다.
[0171] 도 8은 개선 계층(EL)(810) 및 베이스 계층(BL)(820)을 포함하는 다중-계층 비트스트림(800)을 도시한다. EL(810)은 EL 픽처들(812-818)을 포함하고, BL은 BL 픽처들(822-828)을 포함한다. 다중-계층 비트스트림(800)은 액세스 유닛들(AU들)(830-860)을 더 포함한다. AU(830)는 EL 픽처(812) 및 BL 픽처(822)를 포함하고, AU(840)는 EL 픽처(814) 및 BL 픽처(824)를 포함하고, AU(850)는 EL 픽처(816) 및 BL 픽처(826)를 포함하고, AU(860)는 EL 픽처(818) 및 BL 픽처(828)를 포함한다. 도 8의 예에서, EL 픽처(814)는 IDR 픽처이고, AU(840) 내의 대응하는 BL 픽처(824)는 트레일링 픽처(예를 들면, 비-IRAP 픽처)이고, 결과적으로 AU(840)는 비-정렬된 IRAP AU이다. 일부 실시예들에서, 픽처가 베이스 계층이 아닌 IDR 픽처이면, 정해진 픽처에서 MSB 재설정이 수행된다. 그러한 IDR 픽처는 비-제로 POC LSB 값을 가질 수 있다.
[0172] 도 9는 도 8의 다중-계층 비트스트림(800)과 관련하여 시그널링 또는 도출될 수 있는 POC 값들을 예시한 표(900)를 도시한다. 도 9에 도시된 바와 같이, EL(810) 내의 POC의 MSB는 EL 픽처(814)에서 재설정되고, 반면에 BL(820)의 POC의 MSB는 재설정되지 않는다. 따라서, 비-정렬된 IRAP AU(840) 내의 BL 픽처(824)에서의 BL(820)에서 재설정이 수행되지 않는다면, AU들(840-860) 내의 BL 픽처들 및 EL 픽처들의 POC 값들은 준수 제약들에 의해 지정된 바와 같이 매칭하지 않을 것이다(즉, 동등하지 않음). 재설정이 있고 없고 POC 값들의 차이들은 도 9에 볼드체로 강조된다.
[0173] 도 10은 개선 계층(EL)(1010) 및 베이스 계층(BL)(1020)을 포함하는 다중-계층 비트스트림(1000)을 도시한다. EL(1010)은 EL 픽처들(1012-1018)을 포함하고, BL은 BL 픽처들(1022-1028)을 포함한다. 다중-계층 비트스트림(1000)은 액세스 유닛들(AU들)(1030-1060)을 더 포함한다. AU(1030)는 EL 픽처(1012) 및 BL 픽처(1022)를 포함하고, AU(1040)는 EL 픽처(1014) 및 BL 픽처(1024)를 포함하고, AU(1050)는 EL 픽처(1016) 및 BL 픽처(1026)를 포함하고, AU(1060)는 EL 픽처(1018) 및 BL 픽처(1028)를 포함한다. 도 10의 예에서, BL 픽처(1024)는 IDR 픽처이고, AU(1040) 내의 대응하는 EL 픽처(1014)는 트레일링 픽처(예를 들면, 비-IRAP 픽처)이고, 결과적으로, AU(1040)는 비-정렬된 IRAP AU이다. 일부 실시예들에서, 픽처가 베이스 계층 내에 있는 IDR 픽처이면, 정해진 픽처에서 MSB 재설정 및 LSB 재설정이 수행된다. 예를 들면, 비트스트림은 그러한 BL IDR 픽처의 POC MSB 및 POC LSB가 재설정되어야 한다는 표시를 포함할 수 있다. 대안적으로, 디코더는, POC 재설정이 수행되어야 한다는 비트스트림 내의 임의의 표시 없이 그러한 BL IDR 픽처의 POC MSB 및 POC LSB의 재설정을 수행할 수 있다.
[0174] 도 11은 도 10의 다중-계층 비트스트림(1000)과 관련하여 시그널링 또는 도출될 수 있는 POC 값들을 예시한 표(1100)를 도시한다. 도 11에 도시된 바와 같이, BL(1020)의 POC의 MSB 및 LSB는 BL 픽처(1024)에서 재설정되고, 반면에 EL(1010)의 POC의 MSB 및 LSB 어느 것도 재설정되지 않는다. 따라서, POC의 MSB 및 LSB의 재설정이 비-정렬된 IRAP AU(1040) 내의 EL 픽처(1014)에서의 EL(1010)에서 수행되지 않는다면, AU들(1040-1060) 내의 BL 픽처들 및 EL 픽처들의 POC 값들은 준수 제약들에 의해 지정된 바와 같이 매칭하지 않을 것이다. 재설정이 있고 없고 POC 값들의 차이들은 도 11에서 볼드체로 강조된다.
[0175] 본원에 설명된 실시예들은 도 8 및 도 10에 예시된 예시적인 비트스트림 구성들로 제한되지 않고, 본원에 설명된 기술들은 임의의 수의 계층들, 액세스 포인트들 및 픽처들을 갖는 임의의 다중-계층 비트스트림으로 확장될 수 있다. 또한, 도 8-11에 예시된 예들에서, POC의 LSB는 7 비트들을 사용하여 표현된다. 그러나, 본원에 설명된 기술들은 임의의 형태들의 POC 값 표현을 갖는 시나리오들로 확장될 수 있다.
DPB로부터 POC 재설정 또는 제거의 결과
[0176] 일부 구현들에서, 비트스트림 준수 제약은, CVS(coded video sequence) 내의 2 개의 픽처들(m 및 n)에 대해, DpbOutputTime[m]이 DpbOutputTime[n]보다 더 크다면, 픽처(m)의 PicOrderCntVal가 또한 픽처(n)의 PicOrderCntVal보다 더 커야 한다는 것을 지정한다. 그러나, 픽처(m) 또는 픽처(n) 또는 그 사이의 픽처의 PicOrderCntVal이 재설정되었다면, 그러한 제약이 불명확해지는데, 왜냐하면 제약은 픽처들의 PicOrderCntVal의 어떠한 값이 제약을 테스트하는데 사용되어야 하는지를 지정하지 않기 때문이다. 또한, 테스트될 픽처들 중 하나가 테스팅 시에 DPB로부터 제거되었다면, 비트스트림 준수 제약이 어떻게 충족되어야 하는지가 불명확할 수 있다. 또한, POC 체인이 심지어 CVS 경계에 걸쳐 개선 계층들에서 계속될 수 있기 때문에, PicOrderCntVal의 일부 제한들은 심지어 코딩된 비디오 시퀀스들에 걸쳐 적용 가능해야 한다. 예를 들면, 정해진 AU는 베이스 계층에서 IDR 픽처 및 개선 계층에서 비-IRAP 픽처를 포함할 수 있다. 베이스 계층 내의 IDR 픽처는 베이스 계층에서 POC 체인을 끊지만, 개선 계층 내의 비-IRAP 픽처는 개선 계층에서 POC 체인을 끊지 않는다(비-IRAP 픽처를 예상하기 위해 디코딩 순서에서 정해진 AU에 선행하는 개선 계층 픽처들 또는 디코딩 순서에서 비-IRAP 픽처에 후속하는 다른 개선 계층 픽처들을 사용하는 것이 바람직할 수 있음).
[0177] 일부 실시예들에서, DpbOutputTime 및 PicOrderCntVal에 대한 제약은 다음과 같이 업데이트될 수 있는데, picA를 1과 동일한 NoRaslOutputFlag를 갖고 계층(layerA)에 속하는 IRAP 픽처로 놓자. 디코딩 순서에서 picA 뒤를 잇는 1과 동일한 NoClrasOutputFlag 및 0과 동일한 nuh_layer_id를 갖는 IRAP 픽처를 포함하는 제 1 액세스 유닛 및 디코딩 순서에서 picA 뒤를 잇는 layerA에서 1과 동일한 NoRaslOutputFlag를 갖는 IRAP 픽처를 포함하는 제 1 액세스 유닛의, 디코딩 순서에서, auB를 더 앞서 놓자. picA이거나 디코딩 순서에서 picA 뒤를 잇고 디코딩 순서에서 auB에 앞서는 액세스 유닛들(m 및 n)에 각각 포함된 계층(layerA) 내의 임의의 2 개의 픽처들(picM 및 picN)에 대해, DpbOutputTime[m]이 DpbOutputTime[n]보다 더 클 때, PicOrderCntVal(picM)은 PicOrderCntVal(picN)보다 더 커야 하고, 여기서 PicOrderCnt(picM) 및 PicOrderCnt(picN)은 디코딩 순서에서 picM 및 picN 중 후자의 픽처 순서 카운트에 대해 디코딩 프로세스의 발동(invocation) 직후에 각각 picM 및 picN의 PicOrderCntVal 값들이다. 예를 들면, 비트스트림 준수 제약은 나중 시간이 아니라 후자 픽처가 디코딩된 직후에만 테스팅될 수 있다. 일부 실시예들에서, picM은 디코딩 순서에서 picN에 선행한다. 다른 실시예들에서, picN은 디코딩 순서에서 picM에 선행한다.
연속적인 픽처들의 출력 시간
[0178] 일부 구현들에서, 비트스트림 준수 제약(예를 들면, DpbOutputTime[] 또는 각각의 픽처에 대해 도출된 다른 변수들)은, 출력 픽처들의 실제 프레임 레이트가 지정된 최대 프레임 레이트(예를 들면, 300 fps)를 초과하지 않는다는 것을 보장하기 위해 연속적인 픽처들의 출력 시간(예를 들면, 픽처가 DPB로부터 제거되는 때)의 하위 경계를 지정한다. 그러나, 다중-계층 비트스트림은 (예를 들면, 단일 AU에서) 동일한 출력 시간에 대응하는 하나보다 더 많은 픽처를 포함할 필요가 있을 수 있다. 따라서, 단일-계층 경우의 위의 비트스트림 준수 제약이 다중-계층 경우에 적용되었다면, 각각의 AU는 단일 픽처만을 포함할 수 있고, 이것은 바람직하지 않을 수 있다. 따라서, 출력 시간 제약은 상이한 AU들 내의 픽처들에 적용되어야 한다.
다른 고려사항들
[0179] 본 명세서에 개시된 정보 및 신호들은 다양한 상이한 기술들 및 기술들 중 임의의 것을 이용하여 표현될 수 있다. 예를 들어, 위의 설명의 전반에 걸쳐 언급될 수 있는 데이터, 명령들, 커맨드들, 정보, 신호들, 비트들, 심볼들, 및 칩(chip)들은 전압들, 전류들, 전자기파들, 자기 장들 또는 입자들, 광학 장들 또는 입자들, 또는 이들의 임의의 조합으로 표현될 수 있다.
[0180] 본 명세서에 개시된 실시예들과 관련되어 설명된 다양한 예시적인 논리 블록들, 모듈들, 회로들 및 알고리즘 단계들은 전자 하드웨어, 컴퓨터 소프트웨어, 또는 이들 양쪽의 조합들로서 구현될 수 있다. 하드웨어와 소프트웨어의 이러한 상호교환가능성을 명확히 예시하기 위해, 다양한 예시적인 컴포넌트들, 블록들, 모듈들, 회로들 및 단계들을 그들의 기능성 관점에서 일반적으로 상술되었다. 이러한 기능성이 하드웨어로서 또는 소프트웨어로서 구현되는지 여부는 전체 시스템에 부과되는 설계 제약들 및 특정 애플리케이션에 의존한다. 당업자들은 각각의 특정 애플리케이션에 대한 다양한 방법들로 설명된 기능성을 구현할 수 있지만, 이러한 구현 판정들은 본 발명의 범위로부터의 벗어남을 야기시키는 것으로 해석되어서는 안된다.
[0181] 본 명세서에서 설명되는 기술들은, 하드웨어, 소프트웨어, 펌웨어, 또는 이들의 임의의 조합으로 구현될 수 있다. 이러한 기술들은 범용 컴퓨터들, 무선 통신 디바이스 핸드셋들, 또는 무선 통신 디바이스 핸드셋들 및 다른 디바이스들에서의 애플리케이션을 포함하는 다수의 용도들을 가진 집적 회로 디바이스들과 같은 다양한 디바이스들 중 임의의 디바이스에서 구현될 수 있다. 모듈들 또는 컴포넌트들로서 설명되는 임의의 피처들은 통합 로직 디바이스에서 함께, 또는 별개의 그러나 상호동작가능한 로직 디바이스들로서 개별적으로 구현될 수 있다. 소프트웨어로 구현되는 경우, 이 기술들은, 실행될 때, 상술된 방법들 중 하나 이상을 수행하는 명령들을 포함하는 프로그램 코드를 포함하는 컴퓨터 판독가능 데이터 저장 매체에 의해 적어도 부분적으로 실현될 수 있다. 컴퓨터 판독가능 데이터 저장 매체는 패키징 재료들을 포함할 수 있는 컴퓨터 프로그램 제품의 부분을 형성할 수 있다. 컴퓨터 판독가능 매체는 메모리 또는 데이터 저장 매체들, 예컨대 동기식 동적 랜덤 액세스 메모리(SDRAM)와 같은 랜덤 액세스 메모리(RAM), 판독 전용 메모리(ROM), 비휘발성 랜덤 액세스 메모리(NVRAM), 전기적으로 소거가능한 프로그래밍가능 판독 전용 메모리(EEPROM), 플래시 메모리, 자기 또는 광학 데이터 저장 매체들 등을 포함할 수 있다. 이 기술들은 부가적으로, 또는 대안적으로, 프로그램 코드를 명령들 또는 데이터 구조들의 형태로 반송하거나 또는 통신하고 컴퓨터에 의해 액세스되거나, 판독되거나, 및/또는 실행될 수 있는, 전파된 신호들 또는 파동들과 같은, 컴퓨터 판독가능 통신 매체에 의해 적어도 부분적으로 실현될 수 있다.
[0182] 프로그램 코드는 하나 이상의 DSP들, 범용 마이크로프로세서들, ASIC들, FPGA들, 또는 다른 등가의 집적 또는 이산 로직 회로부와 같은 하나 이상의 프로세서들을 포함하는 프로세서에 의해 실행될 수 있다. 이러한 프로세서는 본 개시에서 설명되는 기술들 중 임의의 기술을 수행하도록 구성될 수 있다. 범용 프로세서는 마이크로프로세서일 수 있다; 그러나 대안적으로, 그 프로세서는 임의의 종래의 프로세서, 제어기, 마이크로제어기, 또는 상태 머신일 수 있다. 또한, 프로세서는 컴퓨팅 디바이스들의 조합, 예를 들어, DSP 및 마이크로프로세서의 조합, 복수의 마이크로프로세서들, DSP 코어와 협력하는 하나 이상의 마이크로프로세서들, 또는 임의의 다른 이러한 구성으로도 구현될 수 있다. 이에 따라, 본 명세서에 사용된 바와 같은 용어 "프로세서"는 전술한 구조 중 임의의 구조, 전술한 구조의 임의의 조합, 또는 본 명세서에서 설명된 기술들의 구현에 적합한 임의의 다른 구조 또는 장치를 지칭할 수 있다. 또한, 일부 양상들에서, 본 명세서에서 설명되는 기능성은 인코딩 및 디코딩을 위해 구성된 전용 소프트웨어 모듈들 또는 하드웨어 모듈들 내에 제공되거나, 또는 조합된 비디오 인코더-디코더 (코덱) 에 포함될 수 있다. 또한, 기술들은 하나 이상의 회로들 또는 로직 엘리먼트들에서 완전히 구현될 수 있다.
[0183] 본 개시의 기술들은 무선 핸드셋, 집적 회로(IC) 또는 IC들의 세트(예를 들어, 칩셋)를 포함하는 광범위한 디바이스들 또는 장치들에서 구현될 수 있다. 다양한 컴포넌트들, 모듈들 또는 유닛들은 개시된 기술들을 수행하도록 구성된 디바이스들의 기능적 양상들을 강조하기 위해 본 개시에 설명되지만, 상이한 하드웨어 유닛들에 의한 실현을 반드시 요구하지는 않는다. 오히려, 상술된 바와 같이, 다양한 유닛들은 코덱 하드웨어 유닛에 조합될 수 있거나, 또는 적합한 소프트웨어 및/또는 펌웨어와 함께, 상술된 하나 이상의 프로세서들을 포함하는 상호동작하는 하드웨어 유닛들의 콜렉션에 의해 제공될 수 있다.
[0184] 본 발명의 다양한 실시예들이 설명되었다. 이들 및 다른 실시예들은 다음의 청구항들의 범위 내에 있다.

Claims (26)

  1. 비트스트림에서 비디오 정보를 코딩하기 위한 장치로서,
    상기 비트스트림 내의 복수의 비디오 계층들과 연관된 비디오 정보를 저장하도록 구성된 메모리 ― 상기 비트스트림 내의 복수의 비디오 계층들은 복수의 비트스트림 파티션들(partitions)로 분할되고, 각각의 비트스트림 파티션은 상기 복수의 비디오 계층들 중 적어도 하나를 포함함 ― , 및
    상기 메모리와 통신하고, 상기 복수의 비트스트림 파티션들 중 제 1 비트스트림 파티션과 연관된 비트스트림 준수(conformance) 파라미터를 프로세싱하도록 구성된 프로세서 ― 상기 비트스트림 준수 파라미터는 상기 제 1 비트스트림 파티션에 의해 포함되지 않는 상기 비트스트림의 다른 부분이 아니라 상기 제 1 비트스트림 파티션에 적용 가능함 ― 를 포함하는,
    비트스트림에서 비디오 정보를 코딩하기 위한 장치.
  2. 제 1 항에 있어서,
    상기 비트스트림 내의 복수의 비디오 계층들은 비트스트림 파티션들의 하나 이상의 이용 가능한 결합들을 지정하는 파티셔닝(partitioning) 방식에 따라 상기 하나 이상의 비트스트림 파티션들로 분할되는,
    비트스트림에서 비디오 정보를 코딩하기 위한 장치.
  3. 제 1 항에 있어서,
    상기 비트스트림은 상기 비트스트림에 복수의 NAL(network abstraction layer) 유닛들을 포함하는 액세스 유닛 및 상기 제 1 비트스트림 파티션에 속하는 상기 액세스 유닛의 복수의 NAL 유닛들의 서브세트를 포함하는 제 1 파티션 유닛을 포함하고,
    상기 비트스트림 준수 파라미터는 상기 제 1 파티션 유닛과 연관되고,
    상기 비트스트림 준수 파라미터는 상기 제 1 파티션 유닛에 의해 포함되지 않는 상기 액세스 유닛의 다른 NAL 유닛들이 아니라 상기 제 1 파티션 유닛의 복수의 NAL 유닛들의 서브세트에 적용 가능한,
    비트스트림에서 비디오 정보를 코딩하기 위한 장치.
  4. 제 3 항에 있어서,
    상기 비트스트림 준수 파라미터는 상기 제 1 파티션 유닛과 연관된 상기 비트스트림 내의 디코딩 유닛들의 수를 지정하고,
    상기 비트스트림 준수 파라미터에 의해 지정된 디코딩 유닛들의 수는 단일 픽처에 적합할(fit) 수 있는 디코딩 유닛들의 최대수를 초과하는,
    비트스트림에서 비디오 정보를 코딩하기 위한 장치.
  5. 제 4 항에 있어서,
    상기 비트스트림 준수 파라미터에 의해 지정된 디코딩 유닛들의 수는 상기 제 1 파티션 유닛에 적합할 수 있는 CTB들(coding tree blocks)의 최대수와 동일한 최대값을 초과하지 않는,
    비트스트림에서 비디오 정보를 코딩하기 위한 장치.
  6. 제 1 항에 있어서,
    상기 비트스트림은 상기 비트스트림에 하나 이상의 연속적인 NAL(network abstraction layer) 유닛들을 각각 포함하는 복수의 디코딩 유닛들을 포함하고,
    상기 비트스트림 내의 복수의 디코딩 유닛들 각각은 상기 복수의 비트스트림 파티션들 중 하나에만 속하는 하나 이상의 NAL 유닛들을 포함하는,
    비트스트림에서 비디오 정보를 코딩하기 위한 장치.
  7. 제 1 항에 있어서,
    상기 비트스트림은 상기 비트스트림에 하나 이상의 연속적인 NAL(network abstraction layer) 유닛들을 각각 포함하는 복수의 디코딩 유닛들을 포함하고,
    상기 비트스트림 내의 복수의 디코딩 유닛들 각각은 상기 비트스트림 내의 단일 픽처에 속하는 하나 이상의 NAL 유닛들을 포함하는,
    비트스트림에서 비디오 정보를 코딩하기 위한 장치.
  8. 제 1 항에 있어서,
    상기 비트스트림은 제 1 디코딩 유닛이 CPB(coded picture buffer)로부터 제거되는 때를 지정하는 제 1 제거 시간과 연관된 상기 제 1 디코딩 유닛 및 제 2 디코딩 유닛이 상기 CPB로부터 제거되는 때를 지정하는 제 2 제거 시간과 연관된 상기 제 2 디코딩 유닛을 포함하고,
    상기 제 1 제거 시간은 상기 제 2 제거 시간보다 더 나중이고,
    상기 제 2 디코딩 유닛은 디코딩 순서에서 상기 제 1 디코딩 유닛에 선행하고,
    상기 비트스트림은 가변 비트레이트를 갖는,
    비트스트림에서 비디오 정보를 코딩하기 위한 장치.
  9. 제 1 항에 있어서,
    상기 제 1 비트스트림 파티션은 제 1 디코딩 유닛이 CPB(coded picture buffer)로부터 제거되는 때를 지정하는 제 1 제거 시간과 연관된 상기 제 1 디코딩 유닛 및 제 2 디코딩 유닛이 상기 CPB로부터 제거되는 때를 지정하는 제 2 제거 시간과 연관된 상기 제 2 디코딩 유닛을 포함하고,
    상기 제 1 제거 시간은 상기 제 2 제거 시간보다 더 나중이고,
    상기 제 2 디코딩 유닛은 디코딩 순서에서 상기 제 1 디코딩 유닛에 선행하고,
    상기 제 1 비트스트림 파티션은 상기 복수의 비디오 계층들 중 가장 낮은 계층을 포함하는,
    비트스트림에서 비디오 정보를 코딩하기 위한 장치.
  10. 비트스트림에서 비디오 정보를 코딩하는 방법으로서,
    복수의 비트스트림 파티션들 중 제 1 비트스트림 파티션과 연관된 비트스트림 준수 파라미터를 프로세싱하는 단계 ― 각각의 비트스트림 파티션은 상기 비트스트림에 복수의 비디오 계층들 중 적어도 하나를 포함하고, 상기 비트스트림 준수 파라미터는 상기 제 1 비트스트림 파티션에 의해 포함되지 않는 상기 비트스트림의 다른 부분이 아니라 상기 제 1 비트스트림 파티션에 적용 가능함 ― , 및
    상기 비트스트림 내의 제 1 비트스트림 파티션과 연관된 신택스(syntax) 엘리먼트들을 코딩하는 단계를 포함하는,
    비트스트림에서 비디오 정보를 코딩하는 방법.
  11. 제 10 항에 있어서,
    비트스트림 파티션들의 하나 이상의 이용 가능한 결합들을 지정하는 파티셔닝 방식에 따라 상기 비트스트림 내의 복수의 비디오 계층들을 상기 하나 이상의 비트스트림 파티션들로 분할하는 단계를 더 포함하는,
    비트스트림에서 비디오 정보를 코딩하는 방법.
  12. 제 10 항에 있어서,
    상기 비트스트림은 상기 비트스트림에 복수의 NAL(network abstraction layer) 유닛들을 포함하는 액세스 유닛 및 상기 제 1 비트스트림 파티션에 속하는 상기 액세스 유닛의 복수의 NAL 유닛들의 서브세트를 포함하는 제 1 파티션 유닛을 포함하고,
    상기 비트스트림 준수 파라미터는 상기 제 1 파티션 유닛과 연관되고,
    상기 비트스트림 준수 파라미터는 상기 제 1 파티션 유닛에 의해 포함되지 않는 상기 액세스 유닛의 다른 NAL 유닛들이 아니라 상기 제 1 파티션 유닛의 복수의 NAL 유닛들의 서브세트에 적용 가능한,
    비트스트림에서 비디오 정보를 코딩하는 방법.
  13. 제 12 항에 있어서,
    상기 비트스트림 준수 파라미터는 상기 제 1 파티션 유닛과 연관된 상기 비트스트림 내의 디코딩 유닛들의 수를 지정하고,
    상기 비트스트림 준수 파라미터에 의해 지정된 디코딩 유닛들의 수는 단일 픽처에 적합할 수 있는 디코딩 유닛들의 최대수를 초과하는,
    비트스트림에서 비디오 정보를 코딩하는 방법.
  14. 제 13 항에 있어서,
    상기 비트스트림 준수 파라미터에 의해 지정된 디코딩 유닛들의 수는 상기 제 1 파티션 유닛에 적합할 수 있는 CTB들(coding tree blocks)의 최대수와 동일한 최대값을 초과하지 않는,
    비트스트림에서 비디오 정보를 코딩하는 방법.
  15. 제 10 항에 있어서,
    상기 비트스트림은 상기 비트스트림에 하나 이상의 연속적인 NAL(network abstraction layer) 유닛들을 각각 포함하는 복수의 디코딩 유닛들을 포함하고,
    상기 비트스트림 내의 복수의 디코딩 유닛들 각각은 상기 복수의 비트스트림 파티션들 중 하나에만 속하는 하나 이상의 NAL 유닛들을 포함하는,
    비트스트림에서 비디오 정보를 코딩하는 방법.
  16. 제 10 항에 있어서,
    상기 비트스트림은 상기 비트스트림에 하나 이상의 연속적인 NAL(network abstraction layer) 유닛들을 각각 포함하는 복수의 디코딩 유닛들을 포함하고,
    상기 비트스트림 내의 복수의 디코딩 유닛들 각각은 상기 비트스트림 내의 단일 픽처에 속하는 하나 이상의 NAL 유닛들을 포함하는,
    비트스트림에서 비디오 정보를 코딩하는 방법.
  17. 제 10 항에 있어서,
    상기 비트스트림은 제 1 디코딩 유닛이 CPB(coded picture buffer)로부터 제거되는 때를 지정하는 제 1 제거 시간과 연관된 상기 제 1 디코딩 유닛 및 제 2 디코딩 유닛이 상기 CPB로부터 제거되는 때를 지정하는 제 2 제거 시간과 연관된 상기 제 2 디코딩 유닛을 포함하고,
    상기 제 1 제거 시간은 상기 제 2 제거 시간보다 더 나중이고,
    상기 제 2 디코딩 유닛은 디코딩 순서에서 상기 제 1 디코딩 유닛에 선행하고,
    상기 비트스트림은 가변 비트레이트를 갖는,
    비트스트림에서 비디오 정보를 코딩하는 방법.
  18. 제 10 항에 있어서,
    상기 제 1 비트스트림 파티션은 제 1 디코딩 유닛이 CPB(coded picture buffer)로부터 제거되는 때를 지정하는 제 1 제거 시간과 연관된 상기 제 1 디코딩 유닛 및 제 2 디코딩 유닛이 상기 CPB로부터 제거되는 때를 지정하는 제 2 제거 시간과 연관된 상기 제 2 디코딩 유닛을 포함하고,
    상기 제 1 제거 시간은 상기 제 2 제거 시간보다 더 나중이고,
    상기 제 2 디코딩 유닛은 디코딩 순서에서 상기 제 1 디코딩 유닛에 선행하고,
    상기 제 1 비트스트림 파티션은 상기 복수의 비디오 계층들 중 가장 낮은 계층을 포함하는,
    비트스트림에서 비디오 정보를 코딩하는 방법.
  19. 코드를 포함하는 비일시적인 컴퓨터 판독 가능 매체로서,
    상기 코드는, 실행될 때, 장치로 하여금,
    비트스트림 내의 복수의 비디오 계층들과 연관된 비디오 정보를 저장하고 ― 상기 비트스트림 내의 복수의 비디오 계층들은 복수의 비트스트림 파티션들로 분할되고, 각각의 비트스트림 파티션은 상기 복수의 비디오 계층들 중 적어도 하나를 포함함 ― , 그리고
    상기 복수의 비트스트림 파티션들 중 제 1 비트스트림 파티션과 연관된 비트스트림 준수 파라미터를 프로세싱하게 ― 상기 비트스트림 준수 파라미터는 상기 제 1 비트스트림 파티션에 의해 포함되지 않는 상기 비트스트림의 다른 부분이 아니라 상기 제 1 비트스트림 파티션에 적용 가능함 ― 하는,
    비일시적인 컴퓨터 판독 가능 매체.
  20. 제 19 항에 있어서,
    상기 비트스트림은 상기 비트스트림에 복수의 NAL(network abstraction layer) 유닛들을 포함하는 액세스 유닛 및 상기 제 1 비트스트림 파티션에 속하는 상기 액세스 유닛의 복수의 NAL 유닛들의 서브세트를 포함하는 제 1 파티션 유닛을 포함하고,
    상기 비트스트림 준수 파라미터는 상기 제 1 파티션 유닛과 연관되고,
    상기 비트스트림 준수 파라미터는 상기 제 1 파티션 유닛에 의해 포함되지 않는 상기 액세스 유닛의 다른 NAL 유닛들이 아니라 상기 제 1 파티션 유닛의 복수의 NAL 유닛들의 서브세트에 적용 가능한,
    비일시적인 컴퓨터 판독 가능 매체.
  21. 제 20 항에 있어서,
    상기 비트스트림 준수 파라미터는 상기 제 1 파티션 유닛과 연관된 상기 비트스트림 내의 디코딩 유닛들의 수를 지정하고,
    상기 비트스트림 준수 파라미터에 의해 지정된 디코딩 유닛들의 수는 단일 픽처에 적합 수 있는 디코딩 유닛들의 최대수를 초과하는,
    비일시적인 컴퓨터 판독 가능 매체.
  22. 제 19 항에 있어서,
    상기 비트스트림은 상기 비트스트림에 하나 이상의 연속적인 NAL(network abstraction layer) 유닛들을 각각 포함하는 복수의 디코딩 유닛들을 포함하고,
    상기 비트스트림 내의 복수의 디코딩 유닛들 각각은 상기 복수의 비트스트림 파티션들 중 하나에만 속하는 하나 이상의 NAL 유닛들을 포함하는,
    비일시적인 컴퓨터 판독 가능 매체.
  23. 비트스트림에서 비디오 정보를 코딩하도록 구성된 비디오 코딩 디바이스로서,
    상기 비트스트림 내의 복수의 비디오 계층들과 연관된 비디오 정보를 저장하기 위한 수단 ― 상기 비트스트림 내의 복수의 비디오 계층들은 복수의 비트스트림 파티션들로 분할되고, 각각의 비트스트림 파티션은 상기 복수의 비디오 계층들 중 적어도 하나를 포함함 ― , 및
    상기 복수의 비트스트림 파티션들 중 제 1 비트스트림 파티션과 연관된 비트스트림 준수 파라미터를 프로세싱하기 위한 수단 ― 상기 비트스트림 준수 파라미터는 상기 제 1 비트스트림 파티션에 의해 포함되지 않는 상기 비트스트림의 다른 부분이 아니라 상기 제 1 비트스트림 파티션에 적용 가능함 ― 을 포함하는,
    비트스트림에서 비디오 정보를 코딩하도록 구성된 비디오 코딩 디바이스.
  24. 제 23 항에 있어서,
    상기 비트스트림은 상기 비트스트림에 복수의 NAL(network abstraction layer) 유닛들을 포함하는 액세스 유닛 및 상기 제 1 비트스트림 파티션에 속하는 상기 액세스 유닛의 복수의 NAL 유닛들의 서브세트를 포함하는 제 1 파티션 유닛을 포함하고,
    상기 비트스트림 준수 파라미터는 상기 제 1 파티션 유닛과 연관되고,
    상기 비트스트림 준수 파라미터는 상기 제 1 파티션 유닛에 의해 포함되지 않는 상기 액세스 유닛의 다른 NAL 유닛들이 아니라 상기 제 1 파티션 유닛의 복수의 NAL 유닛들의 서브세트에 적용 가능한,
    비트스트림에서 비디오 정보를 코딩하도록 구성된 비디오 코딩 디바이스.
  25. 제 24 항에 있어서,
    상기 비트스트림 준수 파라미터는 상기 제 1 파티션 유닛과 연관된 상기 비트스트림 내의 디코딩 유닛들의 수를 지정하고,
    상기 비트스트림 준수 파라미터에 의해 지정된 디코딩 유닛들의 수는 단일 픽처에 적합할 수 있는 디코딩 유닛들의 최대수를 초과하는,
    비트스트림에서 비디오 정보를 코딩하도록 구성된 비디오 코딩 디바이스.
  26. 제 23 항에 있어서,
    상기 비트스트림은 상기 비트스트림에 하나 이상의 연속적인 NAL(network abstraction layer) 유닛들을 각각 포함하는 복수의 디코딩 유닛들을 포함하고,
    상기 비트스트림 내의 복수의 디코딩 유닛들 각각은 상기 복수의 비트스트림 파티션들 중 하나에만 속하는 하나 이상의 NAL 유닛들을 포함하는,
    비트스트림에서 비디오 정보를 코딩하도록 구성된 비디오 코딩 디바이스.
KR1020167035858A 2014-06-26 2015-06-25 스케일링 가능 비디오 코딩의 비트스트림 준수 제약들 KR102090005B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201462017742P 2014-06-26 2014-06-26
US62/017,742 2014-06-26
US14/749,527 US10264286B2 (en) 2014-06-26 2015-06-24 Bitstream conformance constraints in scalable video coding
US14/749,527 2015-06-24
PCT/US2015/037718 WO2015200652A1 (en) 2014-06-26 2015-06-25 Bitstream conformance constraints in scalable video coding

Publications (2)

Publication Number Publication Date
KR20170026371A true KR20170026371A (ko) 2017-03-08
KR102090005B1 KR102090005B1 (ko) 2020-03-17

Family

ID=54932010

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020167036235A KR102038190B1 (ko) 2014-06-26 2015-06-25 스케일러블 비디오 코딩에서의 비트스트림 적합성 제약들
KR1020167035858A KR102090005B1 (ko) 2014-06-26 2015-06-25 스케일링 가능 비디오 코딩의 비트스트림 준수 제약들

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020167036235A KR102038190B1 (ko) 2014-06-26 2015-06-25 스케일러블 비디오 코딩에서의 비트스트림 적합성 제약들

Country Status (8)

Country Link
US (2) US10091532B2 (ko)
EP (2) EP3162064A1 (ko)
JP (2) JP6498706B2 (ko)
KR (2) KR102038190B1 (ko)
CN (2) CN106464909B (ko)
BR (1) BR112016030377B1 (ko)
CA (2) CA2952497C (ko)
WO (2) WO2015200652A1 (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10091532B2 (en) 2014-06-26 2018-10-02 Qualcomm Incorporated Bitstream conformance constraints in scalable video coding
CN104751779A (zh) * 2014-11-25 2015-07-01 上海和辉光电有限公司 显示装置、oled像素驱动电路及其驱动方法
CN109076210B (zh) * 2016-05-28 2021-04-09 联发科技股份有限公司 视频编解码方法和装置
US10771163B2 (en) * 2017-10-24 2020-09-08 Mediatek Inc. Apparatus and method for decoding ROI regions in image
WO2020044254A1 (en) 2018-08-28 2020-03-05 Beijing Bytedance Network Technology Co., Ltd. Binarization of partitioning related to extended quadtree
US11677989B2 (en) * 2018-10-09 2023-06-13 V-Nova International Limited Signal element coding format compatability within a hierarchical coding scheme using multiple resolutions
JP7163511B2 (ja) * 2019-03-11 2022-10-31 テンセント・アメリカ・エルエルシー ビデオビットストリームにおける適応画像サイズのシグナリング
BR112022005495A2 (pt) * 2019-09-24 2022-06-14 Huawei Tech Co Ltd Sinalização de cabeçalho de imagem em codificação de vídeo
WO2021134051A1 (en) * 2019-12-26 2021-07-01 Bytedance Inc. Signaling decoded picture buffer levels in video coding
EP4310796A3 (en) 2019-12-26 2024-04-10 ByteDance Inc. Profile, tier and layer indication in video coding
EP4062319A4 (en) 2019-12-26 2023-01-11 ByteDance Inc. REPORTING DECODED FRAME BUFFER PARAMETERS IN LAYERED VIDEO
JP2023508680A (ja) 2019-12-27 2023-03-03 バイトダンス インコーポレイテッド ビデオコーディングにおけるサブピクチャシグナリング
KR20220124702A (ko) 2020-01-09 2022-09-14 바이트댄스 아이엔씨 비디오 비트스트림들에서의 값 범위들에 대한 제약들
CN115699765A (zh) 2020-05-22 2023-02-03 字节跳动有限公司 访问单元中图片信息的信令
CN115699768A (zh) * 2020-05-27 2023-02-03 Lg电子株式会社 在视频或图像编码系统中基于poc信息和非参考图片标志的图像编码方法
KR20230078738A (ko) * 2020-09-29 2023-06-02 베이징 바이트댄스 네트워크 테크놀로지 컴퍼니, 리미티드 멀티뷰 정보의 시그널링
WO2023056360A1 (en) * 2021-09-30 2023-04-06 Bytedance Inc. Method, apparatus and medium for video processing

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010232720A (ja) * 2009-03-25 2010-10-14 Toshiba Corp 画像符号化方法および画像復号化方法
WO2013161203A1 (ja) * 2012-04-23 2013-10-31 パナソニック株式会社 画像符号化方法、画像復号方法、画像符号化装置、画像復号装置、及び画像符号化復号装置
WO2014001573A1 (en) * 2012-06-29 2014-01-03 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Video data stream concept

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080152006A1 (en) * 2006-12-22 2008-06-26 Qualcomm Incorporated Reference frame placement in the enhancement layer
WO2008130500A2 (en) * 2007-04-18 2008-10-30 Thomson Licensing Coding systems
CN103688548A (zh) 2011-07-08 2014-03-26 汤姆逊许可公司 为具有重复结构的三维模型编码和解码位流的系统及方法
US9635355B2 (en) * 2011-07-28 2017-04-25 Qualcomm Incorporated Multiview video coding
US10003817B2 (en) * 2011-11-07 2018-06-19 Microsoft Technology Licensing, Llc Signaling of state information for a decoded picture buffer and reference picture lists
US11445172B2 (en) * 2012-01-31 2022-09-13 Vid Scale, Inc. Reference picture set (RPS) signaling for scalable high efficiency video coding (HEVC)
US10021394B2 (en) 2012-09-24 2018-07-10 Qualcomm Incorporated Hypothetical reference decoder parameters in video coding
US9479779B2 (en) 2012-10-01 2016-10-25 Qualcomm Incorporated Sub-bitstream extraction for multiview, three-dimensional (3D) and scalable media bitstreams
US20140301463A1 (en) 2013-04-05 2014-10-09 Nokia Corporation Method and apparatus for video coding and decoding
US9591321B2 (en) 2013-04-07 2017-03-07 Dolby International Ab Signaling change in output layer sets
US20140301477A1 (en) 2013-04-07 2014-10-09 Sharp Laboratories Of America, Inc. Signaling dpb parameters in vps extension and dpb operation
JP6505026B2 (ja) 2013-07-10 2019-04-24 シャープ株式会社 符号化方法
US10250897B2 (en) 2013-07-14 2019-04-02 Sharp Kabushiki Kaisha Tile alignment signaling and conformance constraints
EP3022921A4 (en) * 2013-07-14 2017-03-15 Sharp Kabushiki Kaisha Signaling indications and constraints
US20150016503A1 (en) 2013-07-15 2015-01-15 Qualcomm Incorporated Tiles and wavefront processing in multi-layer context
JP6393317B2 (ja) * 2013-10-10 2018-09-19 シャープ株式会社 復号方法及び符号化方法
WO2015082763A1 (en) 2013-12-02 2015-06-11 Nokia Technologies Oy Video encoding and decoding
EP3120553B1 (en) 2014-03-17 2022-02-23 Nokia Technologies Oy An apparatus, a method and a computer program for video coding and decoding
US20150264404A1 (en) 2014-03-17 2015-09-17 Nokia Technologies Oy Method and apparatus for video coding and decoding
US9712871B2 (en) 2014-05-01 2017-07-18 Qualcomm Incorporated Determination bitstream decoding capability in video coding
US10091532B2 (en) 2014-06-26 2018-10-02 Qualcomm Incorporated Bitstream conformance constraints in scalable video coding

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010232720A (ja) * 2009-03-25 2010-10-14 Toshiba Corp 画像符号化方法および画像復号化方法
WO2013161203A1 (ja) * 2012-04-23 2013-10-31 パナソニック株式会社 画像符号化方法、画像復号方法、画像符号化装置、画像復号装置、及び画像符号化復号装置
WO2014001573A1 (en) * 2012-06-29 2014-01-03 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Video data stream concept

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
A. Ramasubramonian, et al. MV-HEVC/SHVC HLS: Bitstream conformance restrictions in subclause C.4. JCT-VC of ITU-T and ISO/IEC. JCTVC-R0280 Ver.1, Jun. 26, 2014, pp.1-3 *
J. Chen, et al. High efficiency video coding (HEVC) scalable extension Draft 6. JCT-VC of ITU-T and ISO/IEC. JCTVC-Q1008 Ver.5, Jun. 21, 2014, pp.1-173 *

Also Published As

Publication number Publication date
KR102038190B1 (ko) 2019-10-29
JP6608395B2 (ja) 2019-11-20
EP3162064A1 (en) 2017-05-03
CA2952350A1 (en) 2015-12-30
CN106464910A (zh) 2017-02-22
EP3162065B1 (en) 2020-12-23
US10091532B2 (en) 2018-10-02
CA2952350C (en) 2021-04-13
CA2952497A1 (en) 2015-12-30
CA2952497C (en) 2021-08-03
WO2015200653A1 (en) 2015-12-30
KR20170023009A (ko) 2017-03-02
WO2015200652A1 (en) 2015-12-30
CN106464910B (zh) 2019-10-18
BR112016030377A2 (ko) 2017-08-22
EP3162065A1 (en) 2017-05-03
BR112016030377B1 (pt) 2023-10-31
US20150382022A1 (en) 2015-12-31
JP2017525248A (ja) 2017-08-31
JP2017525257A (ja) 2017-08-31
JP6498706B2 (ja) 2019-04-10
US20150382023A1 (en) 2015-12-31
KR102090005B1 (ko) 2020-03-17
US10264286B2 (en) 2019-04-16
CN106464909B (zh) 2019-10-25
CN106464909A (zh) 2017-02-22

Similar Documents

Publication Publication Date Title
KR102090005B1 (ko) 스케일링 가능 비디오 코딩의 비트스트림 준수 제약들
KR102250638B1 (ko) 비디오 정보의 스케일러블 코딩을 위한 디바이스 및 방법
KR102082031B1 (ko) Hevc 멀티-계층 확장물들에서 비-hevc 기본 계층의 지원
EP3158760A1 (en) Full picture order count reset for multi-layer codecs

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant