KR102038190B1 - 스케일러블 비디오 코딩에서의 비트스트림 적합성 제약들 - Google Patents

스케일러블 비디오 코딩에서의 비트스트림 적합성 제약들 Download PDF

Info

Publication number
KR102038190B1
KR102038190B1 KR1020167036235A KR20167036235A KR102038190B1 KR 102038190 B1 KR102038190 B1 KR 102038190B1 KR 1020167036235 A KR1020167036235 A KR 1020167036235A KR 20167036235 A KR20167036235 A KR 20167036235A KR 102038190 B1 KR102038190 B1 KR 102038190B1
Authority
KR
South Korea
Prior art keywords
picture
current
video
pictures
bitstream
Prior art date
Application number
KR1020167036235A
Other languages
English (en)
Other versions
KR20170023009A (ko
Inventor
아다르쉬 크리쉬난 라마수브라모니안
예-쿠이 왕
Original Assignee
퀄컴 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 퀄컴 인코포레이티드 filed Critical 퀄컴 인코포레이티드
Publication of KR20170023009A publication Critical patent/KR20170023009A/ko
Application granted granted Critical
Publication of KR102038190B1 publication Critical patent/KR102038190B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/70—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by syntax aspects related to video coding, e.g. related to compression standards
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/169—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding
    • H04N19/17—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object
    • H04N19/172—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object the region being a picture, frame or field
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/30—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using hierarchical techniques, e.g. scalability
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H04N19/423—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation characterised by memory arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/50—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/50—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding
    • H04N19/597—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding specially adapted for multi-view video sequence encoding

Abstract

비트스트림에서의 비디오 정보를 코딩하도록 구성되는 장치는 메모리, 및 메모리와 통신하는 프로세서를 포함한다. 메모리는 제 1 픽처를 포함하는 제 1 계층 및 제 2 픽처를 포함하는 제 2 계층과 연관되는 비디오 정보를 저장하도록 구성되며, 상기 제 1 픽처는 현재 액세스 유닛 (AU) 과 연관된다. 프로세서는 현재 AU 가 제 1 계층과 연관되는 제 1 조건을 충족하는지의 여부를 결정하고 그리고 현재 AU 가 제 1 계층과 연관되는 제 1 조건을 충족하지 않는다는 결정에 기초하여, 디코딩된 픽처 버퍼 (DPB) 에서의 복수의 픽처들의 최고 픽처 오더 카운트 (POC) 와 최저 POC 사이의 차이가 임계값 미만인지의 여부를 결정하도록 구성된다. 프로세서는 비트스트림에서의 비디오 정보를 인코딩 또는 디코딩할 수도 있다.

Description

스케일러블 비디오 코딩에서의 비트스트림 적합성 제약들{BITSTREAM CONFORMANCE CONSTRAINTS IN SCALABLE VIDEO CODING}
본 개시물은 비디오 코딩 및 압축의 분야에 관한 것이고, 보다 구체적으로 스케일러블 비디오 코딩, 멀티뷰 비디오 코딩, 또는 3차원 (3D) 비디오 코딩에 관한 것이다.
디지털 비디오 능력들은 디지털 텔레비전들, 디지털 직접 브로드캐스트 시스템들, 무선 브로드캐스트 시스템들, 개인 휴대정보 단말기들 (PDA들), 랩탑 또는 데스크탑 컴퓨터들, 디지털 카메라들, 디지털 리코딩 디바이스들, 디지털 미디어 플레이어들, 비디오 게이밍 디바이스들, 비디오 게임 콘솔들, 셀룰러 또는 위성 무선 전화기들, 원격 화상회의 디바이스들 등을 포함한, 광범위한 디바이스들에 포함될 수 있다. 디지털 비디오 디바이스들은 MPEG-2 (Moving Picture Experts Group-2), MPEG-4, ITU-T (International Telegraph Union-Telecommunication Standardization Sector) H.263, ITU-T H.264/MPEG-4, 파트 10, AVC (Advanced Video Coding), HEVC (High Efficiency Video Coding) 표준, 및 이런 표준들의 확장판들에 의해 정의된 표준들에서 설명되는 비디오 코딩 기법들과 같은, 비디오 압축 기법들을 구현한다. 비디오 디바이스들은 이러한 비디오 코딩 기법들을 구현함으로써 디지털 비디오 정보를 더 효율적으로 송신하고, 수신하고, 인코딩하고, 디코딩하고, 및/또는 저장할 수도 있다.
비디오 압축 기법들은 비디오 시퀀스들에 내재된 중복성을 감소시키거나 제거하기 위해 공간적 (인트라-픽처 (intra-picture)) 예측 및/또는 시간적 (인터-픽처 (inter-picture)) 예측을 수행한다. 블록-기반 비디오 코딩을 위하여, 비디오 슬라이스 (예컨대, 비디오 프레임, 비디오 프레임의 부분 등) 는 비디오 블록들로 파티셔닝 (partitioning) 될 수도 있으며, 이 비디오 블록들은 또한, 트리블록 (treeblock) 들, 코딩 유닛 (coding unit; CU) 들 및/또는 코딩 노드들로서 지칭될 수도 있다. 픽처의 인트라-코딩된 (I) 슬라이스에서의 비디오 블록들은 동일한 픽처에서의 이웃하는 블록들 내의 참조 샘플들에 대한 공간적 예측을 이용하여 인코딩된다. 픽처의 인터-코딩된 (P 또는 B) 슬라이스 내의 비디오 블록들은 동일한 픽처에서의 이웃하는 블록들 내의 참조 샘플들에 대한 공간적 예측, 또는 다른 참조 픽처들에서의 참조 샘플들에 대한 시간적 예측을 이용할 수도 있다. 픽처들은 프레임들로서 지칭될 수도 있고, 참조 픽처들은 참조 프레임들로서 지칭될 수도 있다.
본 개시물의 시스템들, 방법들 및 디바이스들 각각은 여러 혁신적은 양태들을 가지며, 이들 중 어느 것도 본원에서 개시된 바람직한 속성들에 대해 독자적으로 책임지는 것은 아니다.
일 양태에서, 비트스트림에서의 비디오 정보를 코딩 (인코딩 또는 디코딩) 하도록 구성되는 장치는 메모리, 및 메모리와 통신하는 프로세서를 포함한다. 메모리는 비트스트림에서의 복수의 비디오 계층들과 연관되는 비디오 정보를 저장하도록 구성되고, 비트스트림에서의 복수의 비디오 계층들은 복수의 비트스트림 파티션들로 분할되고, 각각의 비트스트림 파티션은 복수의 비디오 계층들 중 적어도 하나의 계층을 포함한다. 프로세서는 복수의 비트스트림 파티션들 중 제 1 비트스트림 파티션과 연관되는 비트스트림 적합성 파라미터를 프로세싱하도록 구성되고, 비트스트림 적합성 파라미터는 제 1 비트스트림 파티션에 적용가능하지만, 제 1 비트스트림 파티션에 의해 포함되지 않는 다른 부분에 적용가능하지 않다.
다른 양태에서, 비트스트림에서의 비디오 정보를 코딩하는 방법은 복수의 비트스트림 파티션들 중 제 1 비트스트림 파티션과 연관되는 비트스트림 적합성 파라미터를 프로세싱하는 단계를 포함하고, 각각의 비트스트림 파티션은 비트스트림에서의 복수의 비디오 계층들 중 적어도 하나의 비디오 계층을 포함하고, 비트스트림 적합성 파라미터는 제 1 비트스트림 파티션에 적용가능하지만 제 1 비트스트림 파티션에 의해 포함되지 않은 비트스트림의 다른 부분에 적용가능하지 않다.
다른 양태에서, 비일시적 컴퓨터 판독가능 매체는 실행될 때, 장치로 하여금: 비트스트림에서의 복수의 비디오 계층들과 연관되는 비디오 정보를 저장하게 하는 것으로서, 비트스트림에서의 복수의 비디오 계층들은 복수의 비트스트림 파티션들로 분할되고, 각각의 비트스트림 파티션은 복수의 비디오 계층들 중 적어도 하나의 계층을 포함하는, 상기 비디오 정보를 저장하게 하고; 그리고 복수의 비트스트림 파티션들 중 제 1 비트스트림 파티션과 연관되는 비트스트림 적합성 파라미터를 프로세싱하게 하는 것으로서, 각각의 비트스트림 파티션은 비트스트림에서의 복수의 비디오 계층들 중 적어도 하나의 비디오 계층을 포함하고, 비트스트림 적합성 파라미터는 제 1 비트스트림 파티션에 적용가능하지만 제 1 비트스트림 파티션에 의해 포함되지 않는 비트스트림의 다른 부분에 적용가능하지 않은, 상기 비트스트림 적합성 파라미터를 프로세싱하게 하는 코드를 포함한다.
다른 양태에서, 비트스트림에서의 비디오 정보를 코딩하도록 구성되는 비디오 코딩 디바이스는 비트스트림에서의 복수의 비디오 계층들과 연관되는 비디오 정보를 저장하는 수단으로서, 비트스트림에서의 복수의 비디오 계층들은 복수의 비트스트림 파티션들로 분할되고, 각각의 비트스트림 파티션은 복수의 비디오 계층들 중 적어도 하나의 계층을 포함하는, 상기 비디오 정보를 저장하는 수단; 및 복수의 비트스트림 파티션들 중 제 1 비트스트림 파티션과 연관되는 비트스트림 적합성 파라미터를 프로세싱하는 수단으로서, 각각의 비트스트림 파티션은 비트스트림에서의 복수의 비디오 계층들 중 적어도 하나의 비디오 계층을 포함하고, 비트스트림 적합성 파라미터는 제 1 비트스트림 파티션에 적용가능하지만 제 1 비트스트림 파티션에 의해 포함되지 않는 비트스트림의 다른 부분에 적용가능하지 않은, 상기 비트스트림 적합성 파라미터를 프로세싱하는 수단을 포함한다.
도 1a 는 본 개시물에서 설명하는 양태들에 따른 기법들을 이용할 수도 있는 예시적인 비디오 인코딩 및 디코딩 시스템을 예시하는 블록도이다.
도 1b 는 본 개시물에서 설명하는 양태들에 따른 기법들을 수행할 수도 있는 다른 예시적인 비디오 인코딩 및 디코딩 시스템을 예시하는 블록도이다.
도 2a 는 본 개시물에서 설명하는 양태들에 따른 기법들을 구현할 수도 있는 예시적인 비디오 인코더의 예를 예시하는 블록도이다.
도 2b 는 본 개시물에서 설명하는 양태들에 따른 기법들을 구현할 수도 있는 예시적인 비디오 인코더의 예를 예시하는 블록도이다.
도 3a 는 본 개시물에서 설명하는 양태들에 따른 기법들을 구현할 수도 있는 예시적인 비디오 디코더의 예를 예시하는 블록도이다.
도 3b 는 본 개시물에서 설명하는 양태들에 따른 기법들을 구현할 수도 있는 예시적인 비디오 디코더의 예를 예시하는 블록도이다.
도 4 는 상이한 비트스트림 파티션들에서의 픽처들의 일 예의 구성을 예시하는 블록도이다.
도 5 는 비트스트림 파티션과 연관되는 파라미터를 프로세싱하는 방법을 예시하는 플로우차트이다.
도 6 은 비트스트림 적합성 제약이 충족되는지의 여부를 결정하는 방법을 예시하는 플로우차트이다.
도 7 은 상이한 계층들에서 스플라이스 포인트를 가로지르는 픽처들의 일 예의 구성을 예시하는 블록도이다.
도 8 은 상이한 계층들에서 픽처들의 일 예의 구성을 예시하는 블록도이다.
도 9 는 상이한 계층들에서 픽처들의 픽처 오더 카운트 (POC) 값들을 예시하는 테이블이다.
도 10 은 상이한 계층들에서 픽처들의 일 예의 구성을 예시하는 블록도이다.
도 11 은 상이한 계층들에서 픽처들의 POC 값들을 예시하는 테이블이다.
일부 구현들에서, 비트스트림 적합성에 관련된 여러 파라미터들이 비트스트림에서 시그널링되며, 여기에서 특정 비트스트림 적합성 제약들이 이러한 파라미터들에 의해 규정되는 값들을 제한할 수도 있다. 예를 들어, 이러한 파라미터들은 비트스트림에서의 코딩된 픽처들과 연관되는 타이밍 정보, 또는 비트스트림 또는 이들의 일부 (예를 들어, 코딩 유닛들, 픽처들, 비디오 계층들 등) 의 다른 특징들을 규정할 수도 있다. 기존의 구현들에서, 이들 파라미터들은 종종 전체 비트스트림 또는 전체 액세스 유닛 (예를 들어, 동일한 출력 시간 인스턴스에 대응하는 비트스트림에서의 모든 픽처들) 과 종종 연관된다.
일부 상황들에서, 비트스트림 (또는 액세스 유닛들) 을 보다 작은 유닛들에서 전달 또는 프로세싱하는 것이 바람직할 수도 있다. 그러나, 전체 비트스트림 (예를 들어, 비트스트림에서의 모든 계층들) 또는 전체 액세스 유닛들 (예를 들어, 액세스 유닛에서의 모든 픽처들) 에 적용가능한 비트스트림 적합성 파라미터들 및 제약들을 갖는 것은 비트스트림을 파티셔닝하고 파티션들의 일부 또는 전부를 독립적으로 프로세싱하는 프로세스를 복잡하게 할 수도 있다.
따라서, 비트스트림에서의 여러 비트스트림 적합성 파라미터들을 정의하고 프로세싱하는 개선된 방법이 요구된다.
본 개시물에서, 비트스트림에서 시그널링 또는 추론되는 비트스트림 적합성 파라미터들을 정의하고 프로세싱하는 여러 기술들이 설명된다. 본 개시물의 일부 실시형태들에서, 코더는 비트스트림에서의 복수의 비디오 계층들의 서브세트를 포함하는 비트스트림 파티션과 연관되는 비트스트림 적합성 파라미터를 프로세싱한다. 이러한 실시형태들에서, 비트스트림 적합성 파라미터는 비트스트림 파티션에 적용가능하지만 비트스트림 파티션에 의해 포함되지 않는 비트스트림의 다른 부분에 적용가능하지 않을 수도 있다. 전체 비트스트림이 아닌, 비트스트림 파티션과 연관되는 비트스트림 적합성 파라미터를 프로세싱하는 것에 의해, 비트스트림을 전달하고 프로세싱하는데 있어 보다 큰 유연성이 실현될 수도 있다.
이하의 설명에서는, 특정 실시형태들에 관련된 H.264/진보된 비디오 코딩 (AVC) 기법들이 설명되고; HEVC 표준 및 관련된 기법들이 또한 논의된다. 특정 실시형태들은 HEVC 및/또는 H.264 표준들의 맥락에서 본원에서 설명되지만, 당해 분야의 당업자는 본원에서 개시된 시스템들 및 방법들이 임의의 적당한 비디오 코딩 표준에 적용 가능할 수도 있다는 것을 인식할 수도 있다. 예를 들어, 본원에서 개시된 실시형태들은 다음의 표준들 중의 하나 이상에 적용가능할 수도 있다: 국제 전기통신 연합 (International Telecommunication Union; ITU) 전기통신 표준화 섹터 (Telecommunication Standardization Sector) (ITU-T) H.261, 표준화를 위한 국제 기구 (International Organization for Standardization; ISO) 및 국제 전기기술 위원회 (International Electrotechnical Commission; IEC) (ISO/IEC) MPEG 1 비주얼 (Visual), ITU-T H.262 또는 ISO/IEC MPEG-2 비주얼, ITU-T H.263, ISO/IEC MPEG-4 비주얼 및 (또한, ISO/IEC MPEG-4 AVC 로서 알려진) ITU-T H.264 (그 스케일러블 비디오 코딩 (Scalable Video Coding; SVC) 및 멀티뷰 비디오 코딩 (Multiview Video Coding; MVC) 확장들을 포함함).
HEVC 는 일반적으로 많은 점들에서 이전의 비디오 코딩 표준들의 프레임워크 (framework) 를 따른다. HEVC 에서의 예측의 유닛은 특정 이전의 비디오 코딩 표준들에서의 예측의 유닛들 (예컨대, 매크로블록들) 과는 상이하다. 실제로, 매크로블록의 개념은 특정 이전의 비디오 코딩 표준들에서 이해된 바와 같이 HEVC 에서 존재하지는 않는다. 매크로블록은 다른 가능한 장점들 중에서도, 높은 유연성 (flexibility) 을 제공할 수도 있는, 쿼드트리 방식에 기초한 계층적 구조에 의해 대체된다. 예를 들어, HEVC 방식 내에서는, 3 개의 타입들의 블록들, 코딩 유닛 (Coding Unit; CU), 예측 유닛 (Prediction Unit; PU), 및 변환 유닛 (Transform Unit; TU) 이 정의된다. CU 는 영역 분할의 기본 유닛을 지칭할 수도 있다. CU 는 매크로블록의 개념과 유사한 것으로 고려될 수도 있지만, HEVC 는 CU 들의 최대 사이즈를 한정하지 않고, 컨텐츠 적응성 (content adaptivity) 을 개선시키기 위하여 4 개의 동일한 사이즈의 CU 들로의 재귀적 분할을 허용할 수도 있다. PU 는 인터/인트라 예측의 기본 유닛으로 고려될 수도 있고, 단일 PU 는 불규칙적인 이미지 패턴들을 효과적으로 코딩하기 위하여 다수의 임의적인 형상 파티션들을 포함할 수도 있다. TU 는 변환의 기본 유닛으로 고려될 수도 있다. TU 는 PU 로부터 독립적으로 정의될 수 있지만; 그러나, TU 의 사이즈는 TU 가 속하는 CU 의 사이즈로 제한될 수도 있다. 3 개의 상이한 개념들로의 블록 구조의 이 분리는 각각의 유닛이 유닛의 개개의 역할에 따라 최적화되도록 할 수도 있고, 이것은 개선된 코딩 효율로 귀착될 수도 있다.
오직 예시의 목적들을 위하여, 본원에서 개시된 특정 실시형태들은 비디오 데이터의 2 개의 계층들 (예컨대, BL 계층과 같은 더 낮은 계층과, EL 과 같은 더 높은 계층) 만을 포함하는 예들로 설명된다. 비디오 데이터의 "계층 (layer)" 은 뷰 (view), 프레임 레이트 (frame rate), 해상도 (resolution) 등과 같은 적어도 하나의 공통의 특성을 가지는 픽처들의 시퀀스를 일반적으로 지칭할 수도 있다. 예를 들어, 계층은 멀티-뷰 비디오 데이터의 특정한 뷰 (예컨대, 관점) 와 연관되는 비디오 데이터를 포함할 수도 있다. 또 다른 예로서, 계층은 스케일러블 비디오 데이터의 특정한 계층과 연관되는 비디오 데이터를 포함할 수도 있다. 이에 따라, 이 개시물은 비디오 데이터의 계층 및 뷰를 상호 교환가능하게 지칭할 수도 있다. 예를 들어, 비디오 데이터의 뷰는 비디오 데이터의 계층으로서 지칭될 수도 있고, 비디오 데이터의 계층은 비디오 데이터의 뷰로서 지칭될 수도 있다. 게다가, (또한, 멀티-계층 비디오 코더 또는 멀티-계층 인코더-디코더로서 지칭된) 멀티-계층 코덱은 멀티뷰 코덱 또는 스케일러블 코덱 (예컨대, MV-HEVC, 3D-HEVC, SHVC, 또는 또 다른 멀티-계층 코딩 기법을 이용하여 비디오 데이터를 인코딩 및/또는 디코딩하도록 구성된 코덱) 을 공동으로 지칭할 수도 있다. 비디오 인코딩 및 비디오 디코딩의 양자는 비디오 코딩으로서 일반적으로 지칭될 수도 있다. 이러한 예들은 다수의 BL들, RL들 및/또는 EL들을 포함하는 구성들에 적용가능할 수도 있다는 것을 이해해야 한다. 게다가, 설명의 용이함을 위하여, 다음의 개시는 특정 실시형태들을 참조한 용어들 "프레임들" 또는 "블록들" 을 포함한다. 그러나, 이 용어들은 제한하는 것으로 의도된 것은 아니다. 예를 들어, 이하에서 설명된 기법들은 블록들 (예컨대, CU, PU, TU, 매크로블록들 등), 슬라이스들, 프레임들 등과 같은 임의의 적당한 비디오 유닛들과 함께 이용될 수 있다.
비디오 코딩 표준들
비디오 이미지, TV 이미지, 스틸 이미지 (still image), 또는 비디오 레코더 또는 컴퓨터에 의해 생성된 이미지와 같은 디지털 이미지는 수평 및 수직 라인들로 배열된 픽셀들 또는 샘플들을 포함할 수도 있다. 단일 이미지에서의 픽셀들의 수는 전형적으로 수만 개이다. 각각의 픽셀은 전형적으로 휘도 (luminance) 및 색차 (chrominance) 정보를 포함한다. 압축이 없다면, 이미지 인코더로부터 이미지 디코더로 전달되어야 할 정보의 순수한 분량은 실시간 이미지 송신을 비실용적으로 하게 할 것이다. 송신되어야 할 정보의 양을 감소시키기 위하여, JPEG, MPEG, 및 H.263 표준들과 같은 다수의 상이한 압축 방법들이 개발되었다.
비디오 코딩 표준들은 ITU-T H.261, ISO/IEC MPEG-1 비주얼, ITU-T H.262 또는 ISO/IEC MPEG-2 비주얼, ITU-T H.263, ISO/IEC MPEG-4 비주얼, 및 (또한, ISO/IEC MPEG-4 AVC 로서 알려진) ITU-T H.264, 및 그 SVC (Scalable Video Coding) 및 MVC (Multiview Video Coding) 확장본들을 포함한 HEVC 를 포함한다.
게다가, 새로운 비디오 코딩 표준, 즉, HEVC 는, ITU-T VCEG 및 ISO/IEC MPEG 의 비디오 코딩에 관한 합동 협력 팀 (Joint Collaboration Team on Video Coding; JCT-VC) 에 의해 개발되고 있다. HEVC 초안 10 에 대한 전체 인용은 문서 JCTVC-L1003, Bross 등, "High Efficiency Video Coding (HEVC) Text Specification Draft 10 (고효율 비디오 코딩 (HEVC) 텍스트 사양 초안 10)", ITU-T SG16 WP3 및 ISO/IEC JTC1/SC29/WG11 의 비디오 코딩에 관한 합동 협력 팀 (JCT-VC), 12 차 회의: Geneva, Switzerland, 2013 년 1 월 14 일 내지 2013 년 1 월 23 일이다. HEVC 에 대한 멀티뷰 확장, 즉, MV-HEVC 와, SHVC 로 명명된 HEVC 에 대한 스케일러블 확장은 또한, JCT-3V (3D 비디오 코딩 확장 개발에 관한 ITU-T/ISO/IEC 공동 협력 팀) 및 JCT-VC 에 의해 각각 개발되고 있다.
비디오 코딩 시스템
신규한 시스템들, 장치들, 및 방법들의 다양한 양태들은 동반된 도면들을 참조하여 이하에서 더욱 완전하게 설명된다. 그러나, 이 개시물은 많은 상이한 형태들로 구체화될 수도 있고, 이 개시물의 전반에 걸쳐 제시된 임의의 특정 구조 또는 기능으로 제한된 것으로서 해석되지 않아야 한다. 오히려, 이 양태들은, 이 개시물이 철저하고 완전할 것이며, 개시물의 범위를 당해 분야의 당업자들에게 완전히 전달하도록 제공된다. 본원에서의 교시사항들에 기초하여, 당해 분야의 당업자는 개시물의 범위가, 본 개시물의 임의의 다른 양태에 독립적으로 또는 이와 조합하여 구현되든지 간에, 본원에서 개시된 신규한 시스템들, 장치들, 및 방법들의 임의의 양태를 커버 (cover) 하도록 의도되는 것을 인식해야 한다. 예를 들어, 본원에서 기재된 임의의 수의 양태들을 이용하여 장치가 구현될 수도 있거나 방법이 실시될 수도 있다. 게다가, 본 개시물의 범위는 본원에서 기재된 본 개시물의 다양한 양태들에 추가하거나 이 다양한 양태들 이외에, 다른 구조, 기능성, 또는 구조 및 기능성을 이용하여 실시되는 이러한 장치 또는 방법을 커버하도록 의도된다. 본원에서 개시된 임의의 양태는 청구항의 하나 이상의 구성요소들에 의해 구체화될 수도 있다는 것을 이해해야 한다.
특정한 양태들이 본원에서 설명되지만, 이 양태들의 많은 변형들 및 치환들은 개시물의 범위 내에 속한다. 바람직한 양태들의 일부의 이익들 및 장점들이 언급되지만, 개시물의 범위는 특정한 이익들, 용도들, 또는 목적들에 제한되도록 의도된 것이 아니다. 오히려, 개시물의 양태들은 상이한 무선 기술들, 시스템 구성들, 네트워크들, 및 송신 프로토콜들에 폭넓게 적용가능하도록 의도되며, 이들의 일부는 바람직한 양태들의 도면들 및 다음의 설명에서 예로서 예시되어 있다. 상세한 설명 및 도면들은 제한하는 것이 아니라 개시물의 예시에 불과하고, 개시물의 범위는 첨부된 청구항들 및 그 등가물들에 의해 정의된다.
첨부된 도면들은 예들을 예시한다. 첨부된 도면들에서 참조 번호들에 의해 표시된 구성요소들은 다음의 설명에서 유사한 참조 번호들에 의해 표시된 구성요소들에 대응한다. 이 개시물에서, 서수 단어들 (예컨대, "제 1", "제 2", "제 3" 등등) 로 시작하는 명칭들을 가지는 구성요소들은 구성요소들이 특정한 순서를 가지는 것을 반드시 암시하지는 않는다. 오히려, 이러한 서수 단어들은 동일하거나 유사한 타입의 상이한 구성요소들을 지칭하기 위하여 이용되는 것에 불과하다.
도 1a 는 본 개시물에서 설명된 양태들에 따른 기법들을 이용할 수도 있는 예시적인 비디오 코딩 시스템 (10) 을 예시하는 블록도이다. 본원에서 설명된 바와 같이, 용어 "비디오 코더" 또는 "코더" 는 일반적으로 비디오 인코더들 및 비디오 디코더들의 양자를 지칭한다. 이 개시물에서, 용어들 "비디오 코딩" 또는 "코딩" 은 일반적으로 비디오 인코딩 및 비디오 디코딩을 지칭할 수도 있다. 비디오 인코더들 및 비디오 디코더들에 추가하여, 본 출원에서 설명된 양태들은 트랜스코더 (transcoder) 들 (예컨대, 비트스트림을 디코딩할 수 있고 또 다른 비트스트림을 재-인코딩 (re-encode) 할 수 있는 디바이스들) 및 미들박스 (middlebox) 들 (예컨대, 비트스트림을 수정하고, 변환하고, 및/또는 이와 다르게 조작할 수 있는 디바이스들) 과 같은 다른 관련된 디바이스들로 확장될 수도 있다.
도 1a 에 나타낸 바와 같이, 비디오 코딩 시스템 (10) 은 목적지 디바이스 (14) 에 의해 추후 디코딩될 인코딩된 비디오 데이터를 생성하는 소스 디바이스 (12) 를 포함한다. 도 1a 의 예에서, 소스 디바이스 (12) 및 목적지 디바이스 (14) 는 별개의 디바이스들을 구성한다. 그러나, 소스 디바이스 (12) 및 목적지 디바이스 (14) 는 도 1b 의 예에서 도시된 바와 같이, 동일한 디바이스 상에 있을 수도 있거나 동일한 디바이스의 일부일 수도 있다는 것에 주목한다.
도 1a 를 다시 한번 참조하면, 소스 디바이스 (12) 및 목적지 디바이스 (14) 는, 데스크톱 컴퓨터들, 노트북 (예컨대, 랩톱) 컴퓨터들, 태블릿 컴퓨터들, 셋톱 박스 (set-top box) 들, 소위 "스마트" 폰들과 같은 전화 핸드셋들, 소위 "스마트" 패드들, 텔레비전들, 카메라들, 디스플레이 디바이스들, 디지털 미디어 플레이어들, 비디오 게임용 콘솔들, 비디오 스트리밍 디바이스 등을 포함하는 광범위한 디바이스들 중의 임의의 것을 각각 포함할 수도 있다. 여러 실시형태들에서, 소스 디바이스 (12) 및 목적지 디바이스 (14) 가 무선 통신을 위해 구비될 수도 있다.
목적지 디바이스 (14) 는 링크 (16) 를 통해, 디코딩되어야 할 인코딩된 비디오 데이터를 수신할 수도 있다. 링크 (16) 는 인코딩된 비디오 데이터를 소스 디바이스 (12) 로부터 목적지 디바이스 (14) 로 이동시킬 수 있는 임의의 타입의 매체 또는 디바이스를 포함할 수도 있다. 도 1a 의 예에서, 링크 (16) 는 소스 디바이스 (12) 로 하여금 인코딩된 비디오 데이터를 직접 목적지 디바이스 (14) 로 실시간으로 송신할 수 있게 하는 통신 매체를 포함할 수도 있다. 인코딩된 비디오 데이터는 무선 통신 프로토콜과 같은 통신 표준에 따라 변조될 수도 있고, 목적지 디바이스 (14) 로 송신될 수도 있다. 통신 매체는 무선 주파수 (radio frequency; RF) 스펙트럼 또는 하나 이상의 물리적 송신 라인들과 같은 임의의 무선 또는 유선 통신 매체를 포함할 수도 있다. 통신 매체는 로컬 영역 네트워크, 광역 네트워크, 또는 인터넷과 같은 글로벌 네트워크와 같은 패킷-기반 네트워크의 일부를 형성할 수도 있다. 통신 매체는 라우터들, 스위치들, 기지국들, 또는 소스 디바이스 (12) 로부터 목적지 디바이스 (14) 로의 통신을 용이하게 하기 위해 유용할 수도 있는 임의의 다른 장비를 포함할 수도 있다.
대안적으로, 인코딩된 데이터는 출력 인터페이스 (22) 로부터 (선택적으로 존재되는) 저장 디바이스 (31) 로 출력될 수도 있다. 유사하게, 인코딩된 데이터는 목적지 디바이스 (14) 의, 예를 들어, 입력 인터페이스 (28) 에 의해 저장 디바이스 (31) 로부터 액세스될 수도 있다. 저장 디바이스 (31) 는 하드 드라이브, 플래시 메모리, 휘발성 또는 비-휘발성 메모리, 또는 인코딩된 비디오 데이터를 저장하기 위한 임의의 다른 적당한 디지털 저장 매체들과 같은, 분산되거나 국소적으로 액세스된 다양한 데이터 저장 매체들 중의 임의의 것을 포함할 수도 있다. 추가의 예에서, 저장 디바이스 (31) 는 소스 디바이스 (12) 에 의해 생성된 인코딩된 비디오를 유지할 수도 있는 파일 서버 또는 또 다른 중간 저장 디바이스에 대응할 수도 있다. 목적지 디바이스 (14) 는 스트리밍 또는 다운로드를 통해 저장 디바이스 (31) 로부터 저장된 비디오 데이터를 액세스할 수도 있다. 파일 서버는 인코딩된 비디오 데이터를 저장할 수 있으며 그 인코딩된 비디오 데이터를 목적지 디바이스 (14) 로 송신할 수 있는 임의의 타입의 서버일 수도 있다. 일 예의 파일 서버들은 (예컨대, 웹사이트를 위한) 웹 서버, 파일 전송 프로토콜 (File Transfer Protocol; FTP) 서버, 네트워크 연결 저장 (network attached storage; NAS) 디바이스들, 또는 로컬 디스크 드라이브를 포함한다. 목적지 디바이스 (14) 는 인터넷 접속을 포함하는 임의의 표준 데이터 접속을 통해 인코딩된 비디오 데이터를 액세스할 수도 있다. 이것은, 파일 서버 상에 저장된 인코딩된 비디오 데이터를 액세스하기 위해 적당한 무선 채널 (예컨대, 무선 로컬 영역 네트워크 (wireless local area network; WLAN) 접속), 유선 접속 (예컨대, 디지털 가입자 회선 (digital subscriber line; DSL), 케이블 모뎀 등), 또는 양자의 조합을 포함할 수도 있다. 저장 디바이스 (31) 로부터의 인코딩된 비디오 데이터의 송신은 스트리밍 송신, 다운로드 송신, 또는 양자의 조합일 수도 있다.
이 개시물의 기법들은 무선 애플리케이션들 또는 설정들로 제한되지는 않는다. 기법들은 오버-디-에어 (over-the-air) 텔레비전 브로드캐스트들, 케이블 텔레비전 송신들, 위성 텔레비전 송신들, 예컨대, 인터넷을 통한 스트리밍 비디오 송신들 (예컨대, 하이퍼텍스트 전송 프로토콜 (Hypertext Transfer Protocol; HTTP) 을 통한 동적 적응적 스트리밍 등), 데이터 저장 매체 상에서의 저장을 위한 디지털 비디오의 인코딩, 데이터 저장 매체 상에 저장된 디지털 비디오의 디코딩, 또는 다른 애플리케이션들과 같은 다양한 멀티미디어 애플리케이션들 중의 임의의 것의 지원 하에서 비디오 코딩에 적용될 수도 있다. 일부의 예들에서, 비디오 코딩 시스템 (10) 은 비디오 스트리밍, 비디오 재생, 비디오 브로드캐스팅, 및/또는 영상 통화 (video telephony) 와 같은 애플리케이션들을 지원하기 위하여 일방향 (one-way) 또는 양방향 (two-way) 비디오 송신을 지원하도록 구성될 수도 있다.
도 1a 의 예에서, 소스 디바이스 (12) 는 비디오 소스 (18), 비디오 인코더 (20), 및 출력 인터페이스 (22) 를 포함한다. 일부의 경우들에는, 출력 인터페이스 (22) 가 변조기/복조기 (모뎀) 및/또는 송신기를 포함할 수도 있다. 소스 디바이스 (12) 에서, 비디오 소스 (18) 는 비디오 캡처 디바이스, 예컨대, 비디오 카메라, 이전에 캡처된 비디오를 포함하는 비디오 아카이브 (video archive), 비디오 컨텐츠 제공자로부터 비디오를 수신하기 위한 비디오 공급 인터페이스, 및/또는 소스 비디오로서 컴퓨터 그래픽 데이터를 생성하기 위한 컴퓨터 그래픽 시스템과 같은 소스, 또는 이러한 소스들의 조합을 포함할 수도 있다. 하나의 예로서, 비디오 소스 (18) 가 비디오 카메라일 경우, 소스 디바이스 (12) 및 목적지 디바이스 (14) 는 도 1b 의 예에서 예시된 바와 같이, 소위 "카메라 폰들" 또는 "비디오 폰들" 을 형성할 수도 있다. 그러나, 이 개시물에서 설명된 기법들은 일반적으로 비디오 코딩에 적용가능할 수도 있고, 무선 및/또는 유선 애플리케이션들에 적용될 수도 있다.
캡처된 (captured), 프리-캡처된 (pre-captured), 또는 컴퓨터-생성된 비디오는 비디오 인코더 (20) 에 의해 인코딩될 수도 있다. 인코딩된 비디오 데이터는 소스 디바이스 (12) 의 출력 인터페이스 (22) 를 통해 목적지 디바이스 (14) 로 송신될 수도 있다. 인코딩된 비디오 데이터는 또한 (또는 대안적으로), 디코딩 및/또는 재생을 위하여, 목적지 디바이스 (14) 또는 다른 디바이스들에 의한 더 이후의 액세스를 위해 저장 디바이스 (31) 상으로 저장될 수도 있다. 도 1a 및 도 1b 에서 예시된 비디오 인코더 (20) 는 도 2 에서 예시된 비디오 인코더 (20) 또는 본원에서 설명된 임의의 다른 비디오 인코더를 포함할 수도 있다.
도 1a 의 예에서, 목적지 디바이스 (14) 는 입력 인터페이스 (28), 비디오 디코더 (30), 및 디스플레이 디바이스 (32) 를 포함한다. 일부의 경우들에는, 입력 인터페이스 (28) 가 수신기 및/또는 모뎀을 포함할 수도 있다. 목적지 디바이스 (14) 의 입력 인터페이스 (28) 는 링크 (16) 를 통해, 및/또는 저장 디바이스 (31) 로부터 인코딩된 비디오 데이터를 수신할 수도 있다. 링크 (16) 를 통해 통신되거나 저장 디바이스 (31) 상에서 제공된 인코딩된 비디오 데이터는 비디오 데이터를 디코딩함에 있어서, 비디오 디코더 (30) 와 같은 비디오 디코더에 의한 이용을 위하여 비디오 인코더 (20) 에 의해 생성된 다양한 신택스 엘리먼트들을 포함할 수도 있다. 이러한 신택스 엘리먼트들은 통신 매체 상에서 송신되거나, 저장 매체 상에 저장되거나, 파일 서버에 저장된 인코딩된 비디오 데이터와 함께 포함될 수도 있다. 도 1a 및 도 1b 에서 예시된 비디오 디코더 (30) 는 도 3a 에서 예시된 비디오 디코더 (30), 도 3b 에서 예시된 비디오 디코더 (33), 또는 본원에서 설명된 임의의 다른 비디오 디코더를 포함할 수도 있다.
디스플레이 디바이스 (32) 는 목적지 디바이스 (14) 와 통합될 수도 있거나, 목적지 디바이스 (14) 의 외부에 있을 수도 있다. 일부의 예들에서, 목적지 디바이스 (14) 는 통합된 디스플레이 디바이스를 포함할 수도 있고, 또한, 외부의 디스플레이 디바이스와 인터페이스하도록 구성될 수도 있다. 다른 예들에서, 목적지 디바이스 (14) 는 디스플레이 디바이스일 수도 있다. 일반적으로, 디스플레이 디바이스 (32) 는 디코딩된 비디오 데이터를 사용자에게 디스플레이하고, 액정 디스플레이 (liquid crystal display; LCD), 플라즈마 디스플레이, 유기 발광 다이오드 (organic light emitting diode; OLED) 디스플레이, 또는 또 다른 타입의 디스플레이 디바이스와 같은 다양한 디스플레이 디바이스들 중의 임의의 것을 포함할 수도 있다.
관련된 양태들에서, 도 1b 는 일 예의 비디오 코딩시스템 (10') 을 도시하고, 여기서, 소스 디바이스 (12) 및 목적지 디바이스 (14) 는 디바이스 (11) 상에 있거나 그 일부이다. 디바이스 (11) 는 "스마트" 폰 등등과 같은 전화 핸드셋일 수도 있다. 디바이스 (11) 는 소스 디바이스 (12) 및 목적지 디바이스 (14) 와 동작가능하게 통신하는 (선택적으로 존재하는) 제어기/프로세서 디바이스 (13) 를 포함할 수도 있다. 도 1b 의 비디오 코딩 시스템 (10') 및 그 컴포넌트들은 그 외에는, 도 1a 의 비디오 코딩 시스템 (10) 및 그 컴포넌트들과 유사하다.
비디오 인코더 (20) 및 비디오 디코더 (30) 는 HEVC 와 같은 비디오 압축 표준에 따라 동작할 수도 있고, HEVC 테스트 모델 (HEVC Test Model; HM) 을 준수할 수도 있다. 대안적으로, 비디오 인코더 (20) 및 비디오 디코더 (30) 는 MPEG-4, Part 10, AVC 로서 대안적으로 지칭된 ITU-T H.264 표준, 또는 이러한 표준들의 확장들과 같은 다른 독점적 또는 산업 표준들에 따라 동작할 수도 있다. 그러나, 이 개시물의 기법들은 임의의 특정한 코딩 표준으로 제한되지는 않는다. 비디오 압축 표준들의 다른 예들은 MPEG-2 및 ITU-T H.263 을 포함한다.
도 1a 및 도 1b 의 예들에서 도시되지 않았지만, 비디오 인코더 (20) 및 비디오 디코더 (30) 는 각각 오디오 인코더 및 디코더와 통합될 수도 있고, 공통의 데이터 스트림 또는 별도의 데이터 스트림들에서 오디오 및 비디오 양자의 인코딩을 프로세싱하기 위한 적절한 MUX-DEMUX 유닛들, 또는 다른 하드웨어 및 소프트웨어를 포함할 수도 있다. 적용가능한 경우, 일부의 예들에서, MUX-DEMUX 유닛들은 ITU H.223 멀티플렉서 프로토콜, 또는 사용자 데이터그램 프로토콜 (user datagram protocol; UDP) 과 같은 다른 프로토콜들을 준수할 수도 있다.
비디오 인코더 (20) 및 비디오 디코더 (30) 는 각각, 하나 이상의 마이크로프로세서들, 디지털 신호 프로세서 (digital signal processor; DSP) 들, 주문형 집적 회로 (application specific integrated circuit; ASIC) 들, 필드 프로그래밍가능 게이트 어레이 (field programmable gate array; FPGA) 들, 개별 로직, 소프트웨어, 하드웨어, 펌웨어 또는 그 임의의 조합들과 같은 다양한 적당한 인코더 회로부 중의 임의의 것으로서 구현될 수도 있다. 기법들이 소프트웨어로 부분적으로 구현될 때, 디바이스는 소프트웨어를 위한 명령들을 적당한 비일시적 컴퓨터 판독가능 매체 내에 저장할 수도 있고, 이 개시물의 기법들을 수행하기 위하여 하나 이상의 프로세서들을 이용하여 명령들을 하드웨어로 실행할 수도 있다. 비디오 인코더 (20) 및 비디오 디코더 (30) 의 각각은 하나 이상의 인코더들 또는 디코더들 내에 포함될 수도 있고, 그 어느 하나는 조합된 인코더/디코더의 일부분으로서 개개의 디바이스 내에 통합될 수도 있다.
비디오 코딩 프로세스
위에서 간단히 언급된 바와 같이, 비디오 인코더 (20) 는 비디오 데이터를 인코딩한다. 비디오 데이터는 하나 이상의 픽처들을 포함할 수도 있다. 픽처들의 각각은 비디오의 일부를 형성하는 스틸 이미지이다. 일부의 사례들에서, 픽처는 비디오 "프레임" 으로서 지칭될 수도 있다. 비디오 인코더 (20) 가 비디오 데이터를 인코딩할 때, 비디오 인코더 (20) 는 비트스트림을 생성할 수도 있다. 비트스트림은 비디오 데이터의 코딩된 표현을 형성하는 비트들의 시퀀스를 포함할 수도 있다. 비트스트림은 코딩된 픽처들 및 연관되는 데이터를 포함할 수도 있다. 코딩된 픽처는 픽처의 코딩된 표현이다.
비트스트림을 생성하기 위하여, 비디오 인코더 (20) 는 비디오 데이터에서의 각각의 픽처에 대해 인코딩 동작들을 수행할 수도 있다. 비디오 인코더 (20) 가 픽처들에 대해 인코딩 동작들을 수행할 때, 비디오 인코더 (20) 는 일련의 코딩된 픽처들 및 연관되는 데이터를 생성할 수도 있다. 연관되는 데이터는 비디오 파라미터 세트 (video parameter set; VPS) 들, 시퀀스 파라미터 세트 (sequence parameter set; SPS) 들, 픽처 파라미터 세트 (picture parameter set; PPS) 들, 적응 파라미터 세트 (adaptation parameter set; APS) 들, 및 다른 신택스 구조들을 포함할 수도 있다. SPS 는 픽처들의 제로 (zero) 이상의 시퀀스들에 적용가능한 파라미터들을 포함할 수도 있다. PPS 는 제로 이상의 픽처들에 적용가능한 파라미터들을 포함할 수도 있다. APS 는 제로 이상의 픽처들에 적용가능한 파라미터들을 포함할 수도 있다. APS 에서의 파라미터들은 PPS 에서의 파라미터들보다 변경될 가능성이 더 많은 파라미터들일 수도 있다.
코딩된 픽처를 생성하기 위하여, 비디오 인코더 (20) 는 픽처를 동일한 사이즈의 비디오 블록들로 파티셔닝할 수도 있다. 비디오 블록은 샘플들의 2 차원 어레이일 수도 있다. 비디오 블록들의 각각은 트리블록과 연관된다. 일부의 사례들에서, 트리블록은 최대 코딩 유닛 (largest coding unit; LCU) 으로서 지칭될 수도 있다. HEVC 의 트리블록들은 H.264/AVC 와 같은 이전의 표준들의 매크로블록들과 대략 유사할 수도 있다. 그러나, 트리블록은 반드시 특정한 사이즈로 제한되는 것은 아니고, 하나 이상의 코딩 유닛 (CU) 들을 포함할 수도 있다. 비디오 인코더 (20) 는 트리블록들의 비디오 블록들을 CU 들과 연관되는 비디오 블록들, 이 때문에, 명칭 "트리블록들" 로 파티셔닝하기 위하여 쿼드트리 파티셔닝 (quadtree partitioning) 을 이용할 수도 있다.
일부의 예들에서, 비디오 인코더 (20) 는 픽처를 복수의 슬라이스들로 파티셔닝할 수도 있다. 슬라이스들의 각각은 정수 (integer number) 의 CU 들을 포함할 수도 있다. 일부의 사례들에서, 슬라이스는 정수의 트리블록들을 포함한다. 다른 사례들에서, 슬라이스의 경계는 트리블록 내에 있을 수도 있다.
픽처에 대해 인코딩 동작을 수행하는 것의 일부로서, 비디오 인코더 (20) 는 픽처의 각각의 슬라이스에 대해 인코딩 동작들을 수행할 수도 있다. 비디오 인코더 (20) 가 슬라이스에 대해 인코딩 동작을 수행할 때, 비디오 인코더 (20) 는 슬라이스와 연관되는 인코딩된 데이터를 생성할 수도 있다. 슬라이스와 연관되는 인코딩된 데이터는 "코딩된 슬라이스" 로서 지칭될 수도 있다.
코딩된 슬라이스를 생성하기 위하여, 비디오 인코더 (20) 는 슬라이스에서의 각각의 트리블록에 대해 인코딩 동작들을 수행할 수도 있다. 비디오 인코더 (20) 가 트리블록에 대해 인코딩 동작을 수행할 때, 비디오 인코더 (20) 는 코딩된 트리블록을 생성할 수도 있다. 코딩된 트리블록은 트리블록의 인코딩된 버전을 나타내는 데이터를 포함할 수도 있다.
비디오 인코더 (20) 가 코딩된 슬라이스를 생성할 때, 비디오 인코더 (20) 는 래스터 스캔 순서 (raster scan order) 에 따라 슬라이스에서의 트리블록들에 대해 인코딩 동작들을 수행 (예컨대, 인코딩) 할 수도 있다. 예를 들어, 비디오 인코더 (20) 가 슬라이스에서의 트리블록들의 각각을 인코딩하였을 때까지, 비디오 인코더 (20) 는 슬라이스에서의 트리블록들의 최상부 행 (row) 을 가로질러 좌측으로부터 우측으로, 그 다음으로, 트리블록들의 다음의 더 낮은 행을 가로질러 좌측으로부터 우측으로 등등으로 진행하는 순서로 슬라이스의 트리블록들을 인코딩할 수도 있다.
래스터 스캔 순서에 따라 트리블록들을 인코딩한 결과로서, 소정의 트리블록의 상부 및 좌측의 트리블록들이 인코딩되었을 수도 있지만, 소정의 트리블록의 하부 및 우측의 트리블록들은 인코딩되지 않았을 수도 있다. 결과적으로, 비디오 인코더 (20) 는 소정의 트리블록을 인코딩할 때에 소정의 트리블록의 상부 및 좌측의 트리블록들을 인코딩함으로써 생성된 정보를 액세스할 수 있을 수도 있다. 그러나, 비디오 인코더 (20) 는 소정의 트리블록을 인코딩할 때에 소정의 트리블록의 하부 및 우측의 트리블록들을 인코딩함으로써 생성된 정보를 액세스할 수 없을 수도 있다.
코딩된 트리블록을 생성하기 위하여, 비디오 인코더 (20) 는 비디오 블록을 점진적으로 더 작은 비디오 블록들로 분할하기 위하여 트리블록의 비디오 블록에 대해 쿼드트리 파티셔닝을 재귀적으로 수행할 수도 있다. 더 작은 비디오 블록들의 각각은 상이한 CU 와 연관될 수도 있다. 예를 들어, 비디오 인코더 (20) 는 트리블록의 비디오 블록을 4 개의 동일한 사이즈의 서브-블록들로 파티셔닝할 수도 있고, 서브-블록들 중의 하나 이상을 4 개의 동일한 사이즈의 서브-서브 블록 (sub-sub-block) 들로 파티셔닝할 수도 있는 등등과 같다. 파티셔닝된 CU 는, 그 비디오 블록이 다른 CU 들과 연관되는 비디오 블록들로 파티셔닝되는 CU 일 수도 있다. 비-파티셔닝된 (non-partitioned) CU 는, 그 비디오 블록이 다른 CU 들과 연관되는 비디오 블록들로 파티셔닝되지 않는 CU 일 수도 있다.
비트스트림에서의 하나 이상의 신택스 엘리먼트들은 비디오 인코더 (20) 가 트리블록의 비디오 블록을 파티셔닝할 수도 있는 최대 횟수를 표시할 수도 있다. CU 의 비디오 블록은 형상에 있어서 정사각형일 수도 있다. CU 의 비디오 블록의 사이즈 (예컨대, CU 의 사이즈) 는 8x8 픽셀들로부터, 64x64 픽셀들 이상의 최대치를 갖는 트리블록의 비디오 블록의 사이즈 (예컨대, 트리블록의 사이즈) 까지의 범위일 수도 있다.
비디오 인코더 (20) 는 z-스캔 순서에 따라 트리블록의 각각의 CU 에 대해 인코딩 동작들을 수행 (예컨대, 인코딩) 할 수도 있다. 다시 말해서, 비디오 인코더 (20) 는 상부-좌측 CU, 상부-우측 CU, 하부-좌측 CU, 및 그 다음으로, 하부-우측 CU 를 그 순서로 인코딩할 수도 있다. 비디오 인코더 (20) 가 파티셔닝된 CU 에 대해 인코딩 동작을 수행할 때, 비디오 인코더 (20) 는 z-스캔 순서에 따라 파티셔닝된 CU 의 비디오 블록의 서브-블록들과 연관되는 CU 들을 인코딩할 수도 있다. 다시 말해서, 비디오 인코더 (20) 는 상부-좌측 서브-블록과 연관되는 CU, 상부-우측 서브-블록과 연관되는 CU, 하부-좌측 서브-블록과 연관되는 CU, 및 그 다음으로, 하부-우측 서브-블록과 연관되는 CU 를 그 순서로 인코딩할 수도 있다.
z-스캔 순서에 따라 트리블록의 CU 들을 인코딩한 결과로서, 소정의 CU 의 상부, 상부-좌측, 상부-우측, 좌측, 및 하부-좌측의 CU 들이 인코딩되었을 수도 있다. 소정의 CU 의 하부 및 우측의 CU 들은 아직 인코딩되지 않았다. 결과적으로, 비디오 인코더 (20) 는 소정의 CU 를 인코딩할 때에 소정의 CU 와 이웃하는 일부의 CU 들을 인코딩함으로써 생성된 정보를 액세스할 수 있을 수도 있다. 그러나, 비디오 인코더 (20) 는 소정의 CU 를 인코딩할 때에 소정의 CU 와 이웃하는 다른 CU 들을 인코딩함으로써 생성된 정보를 액세스할 수 없을 수도 있다.
비디오 인코더 (20) 가 비-파티셔닝된 CU 를 인코딩할 때, 비디오 인코더 (20) 는 CU 에 대해 하나 이상의 예측 유닛 (PU) 들을 생성할 수도 있다. CU 의 PU 들의 각각은 CU 의 비디오 블록 내의 상이한 비디오 블록과 연관될 수도 있다. 비디오 인코더 (20) 는 CU 의 각각의 PU 에 대한 예측된 비디오 블록을 생성할 수도 있다. PU 의 예측된 비디오 블록은 샘플들의 블록일 수도 있다. 비디오 인코더 (20) 는 PU 에 대한 예측된 비디오 블록을 생성하기 위하여 인트라 예측 또는 인터 예측을 이용할 수도 있다.
비디오 인코더 (20) 가 PU 의 예측된 비디오 블록을 생성하기 위하여 인트라 예측을 이용할 때, 비디오 인코더 (20) 는 PU 와 연관되는 픽처의 디코딩된 샘플들에 기초하여 PU 의 예측된 비디오 블록을 생성할 수도 있다. 비디오 인코더 (20) 가 CU 의 PU 들의 예측된 비디오 블록들을 생성하기 위하여 인트라 예측을 이용할 경우, CU 는 인트라-예측된 CU 이다. 비디오 인코더 (20) 가 PU 의 예측된 비디오 블록을 생성하기 위하여 인터 예측을 이용할 때, 비디오 인코더 (20) 는 PU 와 연관되는 픽처 이외의 하나 이상의 픽처들의 디코딩된 샘플들에 기초하여 PU 의 예측된 비디오 블록을 생성할 수도 있다. 비디오 인코더 (20) 가 CU 의 PU 들의 예측된 비디오 블록들을 생성하기 위하여 인터 예측을 이용할 경우, CU 는 인터-예측된 CU 이다.
또한, 비디오 인코더 (20) 가 PU 에 대한 예측된 비디오 블록을 생성하기 위하여 인터 예측을 이용할 때, 비디오 인코더 (20) 는 PU 에 대한 모션 정보를 생성할 수도 있다. PU 에 대한 모션 정보는 PU 의 하나 이상의 참조 블록들을 표시할 수도 있다. PU 의 각각의 참조 블록은 참조 픽처 내의 비디오 블록일 수도 있다. 참조 픽처는 PU 와 연관되는 픽처 이외의 픽처일 수도 있다. 일부의 사례들에서, PU 의 참조 블록은 또한, PU 의 "참조 샘플" 로서 지칭될 수도 있다. 비디오 인코더 (20) 는 PU 의 참조 블록들에 기초하여 PU 에 대한 예측된 비디오 블록을 생성할 수도 있다.
비디오 인코더 (20) 가 CU 의 하나 이상의 PU 들의 예측된 비디오 블록들을 생성한 후, 비디오 인코더 (20) 는 CU 의 PU 들에 대한 예측된 비디오 블록들에 기초하여 CU 에 대한 잔차 데이터를 생성할 수도 있다. CU 에 대한 잔차 데이터는 CU 의 PU 들에 대한 예측된 비디오 블록들에서의 샘플들과, CU 의 원래의 비디오 블록과의 사이의 차이들을 표시할 수도 있다.
또한, 비-파티셔닝된 CU 에 대해 인코딩 동작을 수행하는 것의 일부로서, 비디오 인코더 (20) 는 CU 의 잔차 데이터를 CU 의 변환 유닛 (TU) 들과 연관되는 잔차 데이터의 하나 이상의 블록들 (예컨대, 잔차 비디오 블록들) 로 파티셔닝하기 위하여 CU 의 잔차 데이터에 대해 재귀적 쿼드트리 파티셔닝 (recursive quadtree partitioning) 을 수행할 수도 있다. CU 의 각각의 TU 는 상이한 잔차 비디오 블록과 연관될 수도 있다.
비디오 인코더 (20) 는 TU 들과 연관되는 변환 계수 블록들 (예컨대, 변환 계수들의 블록들) 을 생성하기 위하여, 하나 이상의 변환들을 TU 들과 연관되는 잔차 비디오 블록들에 적용할 수도 있다. 개념적으로, 변환 계수 블록은 변환 계수들의 2 차원 (2D) 행렬일 수도 있다.
변환 계수 블록을 생성한 후, 비디오 인코더 (20) 는 변환 계수 블록에 대해 양자화 프로세스를 수행할 수도 있다. 양자화는 일반적으로, 변환 계수들을 나타내기 위해 이용된 데이터의 양을 가능하게 감소시키기 위하여 변환 계수들이 양자화되어 추가의 압축을 제공하는 프로세스를 지칭한다. 양자화 프로세스는 변환 계수들의 일부 또는 전부와 연관되는 비트 심도 (bit depth) 를 감소시킬 수도 있다. 예를 들어, n-비트 변환 계수는 양자화 동안에 m-비트 변환 계수로 버림 (round down) 될 수도 있고, 여기서, n 은 m 보다 더 크다.
비디오 인코더 (20) 는 각각의 CU 를 양자화 파라미터 (quantization parameter; QP) 값과 연관시킬 수도 있다. CU 와 연관되는 QP 값은 비디오 인코더 (20) 가 CU 와 연관되는 변환 계수 블록들을 어떻게 양자화하는지를 결정할 수도 있다. 비디오 인코더 (20) 는 CU 와 연관되는 QP 값을 조절함으로써 CU 와 연관되는 변환 계수 블록들에 적용된 양자화도 (degree of quantization) 를 조절할 수도 있다.
비디오 인코더 (20) 가 변환 계수 블록을 양자화한 후, 비디오 인코더 (20) 는 양자화된 변환 계수 블록에서 변환 계수들을 나타내는 신택스 엘리먼트들의 세트들을 생성할 수도 있다. 비디오 인코더 (20) 는 컨텍스트 적응 이진 산술 코딩 (Context Adaptive Binary Arithmetic Coding; CABAC) 동작들과 같은 엔트로피 인코딩 동작들을 이 신택스 엘리먼트들의 일부에 적용할 수도 있다. 컨텍스트 적응 가변 길이 코딩 (context adaptive variable length coding; CAVLC), 확률 간격 파티셔닝 엔트로피 (probability interval partitioning entropy; PIPE) 코딩, 또는 다른 이진 산술 코딩 (binary arithmetic coding) 과 같은 다른 엔트로피 코딩 기법들이 또한 이용될 수 있다.
비디오 인코더 (20) 에 의해 생성된 비트스트림은 일련의 네트워크 추상화 계층 (Network Abstraction Layer; NAL) 유닛들을 포함할 수도 있다. NAL 유닛들의 각각은 NAL 유닛에서의 데이터의 타입의 표시 및 그 데이터를 포함하는 바이트들을 포함하는 신택스 구조일 수도 있다. 예를 들어, NAL 유닛은 비디오 파라미터 세트, 시퀀스 파라미터 세트, 픽처 파라미터 세트, 코딩된 슬라이스, SEI, 액세스 유닛 구분자 (access unit delimiter), 필러 데이터 (filler data), 또는 또 다른 타입의 데이터를 나타내는 데이터를 포함할 수도 있다. NAL 유닛에서의 데이터는 다양한 신택스 구조들을 포함할 수도 있다.
비디오 디코더 (30) 는 비디오 인코더 (20) 에 의해 생성된 비트스트림을 수신할 수도 있다. 비트스트림은 비디오 인코더 (20) 에 의해 인코딩된 비디오 데이터의 코딩된 표현을 포함할 수도 있다. 비디오 디코더 (30) 가 비트스트림을 수신할 때, 비디오 디코더 (30) 는 비트스트림에 대해 파싱 동작 (parsing operation) 을 수행할 수도 있다. 비디오 디코더 (30) 가 파싱 동작을 수행할 때, 비디오 디코더 (30) 는 비트스트림으로부터 신택스 엘리먼트들을 추출할 수도 있다. 비디오 디코더 (30) 는 비트스트림으로부터 추출된 신택스 엘리먼트들에 기초하여 비디오 데이터의 픽처들을 재구성할 수도 있다. 신택스 엘리먼트들에 기초하여 비디오 데이터를 재구성하기 위한 프로세스는 일반적으로, 신택스 엘리먼트들을 생성하기 위하여 비디오 인코더 (20) 에 의해 수행된 프로세스와 상반적일 수도 있다.
비디오 디코더 (30) 가 CU 와 연관되는 신택스 엘리먼트들을 추출한 후, 비디오 디코더 (30) 는 신택스 엘리먼트들에 기초하여 CU 의 PU 들에 대한 예측된 비디오 블록들을 생성할 수도 있다. 게다가, 비디오 디코더 (30) 는 CU 의 TU 들과 연관되는 변환 계수 블록들을 역양자화할 수도 있다. 비디오 디코더 (30) 는 CU 의 TU 들과 연관되는 잔차 비디오 블록들을 재구성하기 위하여 변환 계수 블록들에 대해 역변환들을 수행할 수도 있다. 예측된 비디오 블록들을 생성하고 잔차 비디오 블록들을 재구성한 후, 비디오 디코더 (30) 는 예측된 비디오 블록들 및 잔차 비디오 블록들에 기초하여 CU 의 비디오 블록을 재구성할 수도 있다. 이러한 방법으로, 비디오 디코더 (30) 는 비트스트림에서의 신택스 엘리먼트들에 기초하여 CU 들의 비디오 블록들을 재구성할 수도 있다.
비디오 인코더
도 2a 는 이 개시물에서 설명된 양태들에 따라 기법들을 구현할 수도 있는 비디오 인코더 (20) 의 예를 예시하는 블록도이다. 비디오 인코더 (20) 는 HEVC 에 대한 것과 같은 비디오 프레임의 단일 계층을 프로세싱하도록 구성될 수도 있다. 또한, 비디오 인코더 (20) 는 본 개시물의 기법들 중의 임의의 것 또는 전부를 수행하도록 구성될 수도 있다. 일부의 예들에서, 이 개시물에서 설명된 기법들은 비디오 인코더 (20) 의 다양한 컴포넌트들 사이에서 공유될 수도 있다. 일부의 예들에서, 추가적으로 또는 대안적으로, 프로세서 (도시되지 않음) 는 이 개시물에서 설명된 기법들 중의 임의의 것 또는 전부를 수행하도록 구성될 수도 있다.
설명의 목적들을 위하여, 이 개시물은 HEVC 코딩의 맥락에서 비디오 인코더 (20) 를 설명한다. 그러나, 이 개시물의 기법들은 다른 코딩 표준들 또는 방법들에 적용가능할 수도 있다. 도 2a 에서 도시된 예는 단일 계층 코덱에 대한 것이다. 그러나, 도 2b 에 대하여 추가로 설명되는 바와 같이, 비디오 인코더 (20) 의 일부 또는 전부는 멀티-계층 코덱의 프로세싱에 대해 중복될 수도 있다.
비디오 인코더 (20) 는 비디오 슬라이스들 내의 비디오 블록들의 인트라-코딩 및 인터-코딩을 수행할 수도 있다. 인트라 코딩은 소정의 비디오 프레임 또는 픽처 내의 비디오에 있어서의 공간적 중복성을 감소시키거나 제거하기 위하여 공간적 예측에 의존한다. 인터-코딩은 비디오 시퀀스의 인접한 프레임들 또는 픽처들 내의 비디오에 있어서의 시간적 중복성을 감소시키거나 제거하기 위하여 시간적 예측에 의존한다. 인트라-모드 (I 모드) 는 몇몇 공간 기반 코딩 모드들 중의 임의의 것을 지칭할 수도 있다. 단방향 예측 (P 모드) 또는 양방향 예측 (B 모드) 과 같은 인터-모드들은 몇몇 시간 기반 코딩 모드들 중의 임의의 것을 지칭할 수도 있다.
도 2a 의 예에서, 비디오 인코더 (20) 는 복수의 기능적 컴포넌트들을 포함한다. 비디오 인코더 (20) 의 기능적 컴포넌트들은 예측 프로세싱 유닛 (100), 잔차 생성 유닛 (102), 변환 프로세싱 유닛 (104), 양자화 유닛 (106), 역양자화 유닛 (108), 역변환 유닛 (110), 재구성 유닛 (112), 필터 유닛 (113), 디코딩된 픽처 버퍼 (114), 및 엔트로피 인코딩 유닛 (116) 을 포함한다. 예측 프로세싱 유닛 (100) 은 인터 예측 유닛 (121), 모션 추정 유닛 (122), 모션 보상 유닛 (124), 인트라 예측 유닛 (126), 및 인터-계층 예측 유닛 (128) 을 포함한다. 다른 예들에서, 비디오 인코더 (20) 는 더 많거나, 더 적거나, 또는 상이한 기능적 컴포넌트들을 포함할 수도 있다. 또한, 모션 추정 유닛 (122) 및 모션 보상 유닛 (124) 은 고도로 통합될 수도 있지만, 설명의 목적들을 위하여 별도로 도 2a 의 예에서 표현된다.
비디오 인코더 (20) 는 비디오 데이터를 수신할 수도 있다. 비디오 인코더 (20) 는 다양한 소스들로부터 비디오 데이터를 수신할 수도 있다. 예를 들어, 비디오 인코더 (20) 는 (예를 들어, 도 1a 또는 도 1b 에서 도시된) 비디오 소스 (18) 또는 또 다른 소스로부터 비디오 데이터를 수신할 수도 있다. 비디오 데이터는 일련의 픽처들을 나타낼 수도 있다. 비디오 데이터를 인코딩하기 위하여, 비디오 인코더 (20) 는 픽처들의 각각에 대해 인코딩 동작을 수행할 수도 있다. 픽처에 대해 인코딩 동작을 수행하는 것의 일부로서, 비디오 인코더 (20) 는 픽처의 각각의 슬라이스에 대해 인코딩 동작들을 수행할 수도 있다. 슬라이스에 대해 인코딩 동작을 수행하는 것의 일부로서, 비디오 인코더 (20) 는 슬라이스에서의 트리블록들에 대해 인코딩 동작들을 수행할 수도 있다.
트리블록에 대해 인코딩 동작을 수행하는 것의 일부로서, 예측 프로세싱 유닛 (100) 은 비디오 블록을 점진적으로 더 작은 비디오 블록들로 분할하기 위하여 트리블록의 비디오 블록에 대해 쿼드트리 파티셔닝을 수행할 수도 있다. 더 작은 비디오 블록들의 각각은 상이한 CU 와 연관될 수도 있다. 예를 들어, 예측 프로세싱 유닛 (100) 은 트리블록의 비디오 블록을 4 개의 동일한 사이즈의 서브-블록들로 파티셔닝할 수도 있고, 서브-블록들 중의 하나 이상을 4 개의 동일한 사이즈의 서브-서브-블록들로 파티셔닝할 수도 있는 등등과 같다.
CU 들과 연관되는 비디오 블록들의 사이즈들은 8x8 샘플들로부터, 64x64 픽셀들 이상의 최대치를 갖는 트리블록의 사이즈까지의 범위일 수도 있다. 본 개시물에서, "NxN" 및 "N 곱하기 N" 은 수직 및 수평 치수들의 관점에서 비디오 블록의 샘플 치수들, 예컨대, 16x16 샘플들 또는 16 곱하기 16 샘플들을 지칭하기 위해 상호교환가능하게 사용될 수도 있다. 일반적으로, 16x16 비디오 블록은 수직 방향에서의 16 개의 샘플들 (y = 16) 및 수평 방향에서의 16 개의 샘플들 (x = 16) 을 가진다. 마찬가지로, NxN 블록은 일반적으로 수직 방향에서의 N 개의 샘플들 및 수평 방향에서의 N 개의 샘플들을 가지며, 여기서, N 은 음이 아닌 정수 값을 나타낸다.
또한, 트리블록에 대해 인코딩 동작을 수행하는 것의 일부로서, 예측 프로세싱 유닛 (100) 은 트리블록에 대한 계층적 쿼드트리 데이터 구조를 생성할 수도 있다. 예를 들어, 트리블록은 쿼드트리 데이터 구조의 루트 노드 (root node) 에 대응할 수도 있다. 예측 프로세싱 유닛 (100) 이 트리블록의 비디오 블록을 4 개의 서브-블록들로 파티셔닝할 경우, 루트 노드는 쿼드트리 데이터 구조에서 4 개의 자식 노드 (child node) 들을 가진다. 자식 노드들의 각각은 서브-블록들 중의 하나와 연관되는 CU 에 대응한다. 예측 프로세싱 유닛 (100) 이 서브-블록들 중의 하나를 4 개의 서브-서브-블록들로 파티셔닝할 경우, 서브-블록과 연관되는 CU 에 대응하는 노드는 4 개의 자식 노드들을 가질 수도 있고, 그 각각은 서브-서브-블록들 중의 하나와 연관되는 CU 에 대응한다.
쿼드트리 데이터 구조의 각각의 노드는 대응하는 트리블록 또는 CU 에 대한 신택스 데이터 (예컨대, 신택스 엘리먼트들) 를 포함할 수도 있다. 예를 들어, 쿼드트리에서의 노드는, 노드에 대응하는 CU 의 비디오 블록이 4 개의 서브-블록들로 파티셔닝 (예컨대, 분할) 되는지의 여부를 표시하는 분할 플래그 (split flag) 를 포함할 수도 있다. CU 에 대한 신택스 엘리먼트들은 재귀적으로 정의될 수도 있고, CU 의 비디오 블록이 서브-블록들로 분할되는지의 여부에 종속될 수도 있다. 그 비디오 블록이 파티셔닝되지 않는 CU 는 쿼드트리 데이터 구조에서의 리프 노드 (leaf node) 에 대응할 수도 있다. 코딩된 트리블록은 대응하는 트리블록에 대한 쿼드트리 데이터 구조에 기초한 데이터를 포함할 수도 있다.
비디오 인코더 (20) 는 트리블록의 각각의 비-파티셔닝된 CU 에 대해 인코딩 동작들을 수행할 수도 있다. 비디오 인코더 (20) 가 비-파티셔닝된 CU 에 대해 인코딩 동작을 수행할 때, 비디오 인코더 (20) 는 비-파티셔닝된 CU 의 인코딩된 표현을 나타내는 데이터를 생성한다.
CU 에 대해 인코딩 동작을 수행하는 것의 일부로서, 예측 프로세싱 유닛 (100) 은 CU 의 하나 이상의 PU 들 중에서 CU 의 비디오 블록을 파티셔닝할 수도 있다. 비디오 인코더 (20) 및 비디오 디코더 (30) 는 다양한 PU 사이즈들을 지원할 수도 있다. 특정한 CU 의 사이즈가 2Nx2N 인 것으로 가정하면, 비디오 인코더 (20) 및 비디오 디코더 (30) 는 2Nx2N 또는 NxN 의 PU 사이즈들과, 2Nx2N, 2NxN, Nx2N, NxN, 2NxnU, nLx2N, nRx2N, 또는 유사한 것의 대칭적인 PU 사이즈들에서의 인터-예측을 지원할 수도 있다. 비디오 인코더 (20) 및 비디오 디코더 (30) 는 또한, 2NxnU, 2NxnD, nLx2N, 및 nRx2N 의 PU 사이즈들에 대한 비대칭적인 파티셔닝을 지원할 수도 있다. 일부의 예들에서, 예측 프로세싱 유닛 (100) 은, CU 의 비디오 블록의 측면들과 직각으로 만나지 않는 경계를 따라 CU 의 PU 들 중에서 CU 의 비디오 블록을 파티셔닝하기 위하여 기하학적 파티셔닝 (geometric partitioning) 을 수행할 수도 있다.
인터 예측 유닛 (121) 은 CU 의 각각의 PU 에 대해 인터 예측을 수행할 수도 있다. 인터 예측은 시간적 압축을 제공할 수도 있다. PU 에 대해 인터 예측을 수행하기 위하여, 모션 추정 유닛 (122) 은 PU 에 대한 모션 정보를 생성할 수도 있다. 모션 보상 유닛 (124) 은 CU 와 연관되는 픽처 이외의 픽처들 (예컨대, 참조 픽처들) 의 디코딩된 샘플들 및 모션 정보에 기초하여 PU 에 대한 예측된 비디오 블록을 생성할 수도 있다. 본 개시물에서, 모션 보상 유닛 (124) 에 의해 생성된 예측된 비디오 블록은 인터-예측된 비디오 블록으로서 지칭될 수도 있다.
슬라이스들은 I 슬라이스들, P 슬라이스들, 또는 B 슬라이스들일 수도 있다. 모션 추정 유닛 (122) 및 모션 보상 유닛 (124) 은 PU 가 I 슬라이스, P 슬라이스, 또는 B 슬라이스에 있는지의 여부에 따라 CU 의 PU 에 대해 상이한 동작들을 수행할 수도 있다. I 슬라이스에서, 모든 PU들은 인트라 예측된다. 이 때문에, PU 가 I 슬라이스 내에 있을 경우, 모션 추정 유닛 (122) 및 모션 보상 유닛 (124) 은 PU 에 대해 인터 예측을 수행하지 않는다.
PU 가 P 슬라이스 내에 있을 경우, PU 를 포함하는 픽처는 "리스트 0" 으로서 지칭된 참조 픽처들의 리스트와 연관된다. 리스트 0 에서의 참조 픽처들의 각각은 다른 픽처들의 인터 예측을 위하여 이용될 수도 있는 샘플들을 포함한다. 모션 추정 유닛 (122) 이 P 슬라이스에서의 PU 에 대하여 모션 추정 동작을 수행할 때, 모션 추정 유닛 (122) 은 PU 에 대한 참조 블록을 위하여 리스트 0 에서의 참조 픽처들을 검색할 수도 있다. PU 의 참조 블록은, PU 의 비디오 블록에서의 샘플들에 가장 근접하게 대응하는 샘플들의 세트, 예컨대, 샘플들의 블록일 수도 있다. 모션 추정 유닛 (122) 은 참조 픽처에서의 샘플들의 세트가 PU 의 비디오 블록에서의 샘플들에 얼마나 근접하게 대응하는지를 결정하기 위하여 다양한 메트릭 (metric) 들을 이용할 수도 있다. 예를 들어, 모션 추정 유닛 (122) 은 절대차의 합 (sum of absolute difference; SAD), 제곱차의 합 (sum of square difference; SSD), 또는 다른 차이 메트릭들에 의해, 참조 픽처에서의 샘플들의 세트가 PU 의 비디오 블록에서의 샘플들에 얼마나 근접하게 대응하는지를 결정할 수도 있다.
P 슬라이스에서의 PU 의 참조 블록을 식별한 후, 모션 추정 유닛 (122) 은 참조 블록을 포함하는 리스트 0 에서 참조 픽처를 표시하는 참조 인덱스와, PU 와 참조 블록 사이의 공간적 변위를 표시하는 모션 벡터를 생성할 수도 있다. 다양한 예들에서, 모션 추정 유닛 (122) 은 변동되는 정밀도의 정도들에 대한 모션 벡터들을 생성할 수도 있다. 예를 들어, 모션 추정 유닛 (122) 은 1/4 샘플 정밀도, 1/8 샘플 정밀도, 또는 다른 분수 샘플 정밀도로 모션 벡터들을 생성할 수도 있다. 분수 샘플 정밀도의 경우, 참조 블록 값들은 참조 픽처에서의 정수-위치 샘플 값들로부터 보간 (interpolate) 될 수도 있다. 모션 추정 유닛 (122) 은 참조 인덱스 및 모션 벡터를 PU 의 모션 정보로서 출력할 수도 있다. 모션 보상 유닛 (124) 은 PU 의 모션 정보에 의해 식별된 참조 블록에 기초하여 PU 의 예측된 비디오 블록을 생성할 수도 있다.
PU 가 B 슬라이스에 있을 경우, PU 를 포함하는 픽처는 "리스트 0" 및 "리스트 1" 로서 지칭된, 참조 픽처들의 2 개의 리스트들과 연관될 수도 있다. 일부의 예들에서, B 슬라이스를 포함하는 픽처는 리스트 0 및 리스트 1 의 조합인 리스트 조합과 연관될 수도 있다.
또한, PU 가 B 슬라이스에 있을 경우, 모션 추정 유닛 (122) 은 PU 에 대한 단방향 예측 또는 양방향 예측을 수행할 수도 있다. 모션 추정 유닛 (122) 이 PU 에 대한 단방향 예측을 수행할 때, 모션 추정 유닛 (122) 은 PU 에 대한 참조 블록을 위하여 리스트 0 또는 리스트 1 의 참조 픽처들을 검색할 수도 있다. 다음으로, 모션 추정 유닛 (122) 은 참조 블록을 포함하는 리스트 0 또는 리스트 1 에서 참조 픽처를 표시하는 참조 인덱스와, PU 와 참조 블록 사이의 공간적 변위를 표시하는 모션 벡터를 생성할 수도 있다. 모션 추정 유닛 (122) 은 참조 인덱스, 예측 방향 표시자, 및 모션 벡터를 PU 의 모션 정보로서 출력할 수도 있다. 예측 방향 표시자는 참조 인덱스가 리스트 0 또는 리스트 1 에서 참조 픽처를 표시하는지의 여부를 표시할 수도 있다. 모션 보상 유닛 (124) 은 PU 의 모션 정보에 의해 표시된 참조 블록에 기초하여 PU 의 예측된 비디오 블록을 생성할 수도 있다.
모션 추정 유닛 (122) 이 PU 에 대한 양방향 예측을 수행할 때, 모션 추정 유닛 (122) 은 PU 에 대한 참조 블록을 위하여 리스트 0 에서 참조 픽처들을 검색할 수도 있고, 또한, PU 에 대한 또 다른 참조 블록을 위하여 리스트 1 에서 참조 픽처들을 검색할 수도 있다. 다음으로, 모션 추정 유닛 (122) 은 참조 블록들을 포함하는 리스트 0 또는 리스트 1 에서 참조 픽처들을 표시하는 참조 인덱스들과, 참조 블록들 및 PU 사이의 공간적 변위들을 표시하는 모션 벡터들을 생성할 수도 있다. 모션 추정 유닛 (122) 은 PU 의 참조 인덱스들 및 모션 벡터들을 PU 의 모션 정보로서 출력할 수도 있다. 모션 보상 유닛 (124) 은 PU 의 모션 정보에 의해 표시된 참조 블록들에 기초하여 PU 의 예측된 비디오 블록을 생성할 수도 있다.
일부의 사례들에서, 모션 추정 유닛 (122) 은 PU 에 대한 모션 정보의 전체 세트를 엔트로피 인코딩 유닛 (116) 으로 출력하지는 않는다. 오히려, 모션 추정 유닛 (122) 은 또 다른 PU 의 모션 정보를 참조하여 PU 의 모션 정보를 시그널링할 수도 있다. 예를 들어, 모션 추정 유닛 (122) 은 PU 의 모션 정보가 이웃하는 PU 의 모션 정보와 충분히 유사한 것으로 결정할 수도 있다. 이 예에서, 모션 추정 유닛 (122) 은 PU 와 연관되는 신택스 구조에서, PU 가 이웃하는 PU 와 동일한 모션 정보를 가지는 것을 비디오 디코더 (30) 에 표시하는 값을 표시할 수도 있다. 또 다른 예에서, 모션 추정 유닛 (122) 은 PU 와 연관되는 신택스 구조에서, 이웃하는 PU 및 모션 벡터 차이 (motion vector difference; MVD) 를 식별할 수도 있다. 모션 벡터 차이는 PU 의 모션 벡터와, 표시된 이웃하는 PU 의 모션 벡터와의 사이의 차이를 표시한다. 비디오 디코더 (30) 는 PU 의 모션 벡터를 결정하기 위하여 표시된 이웃하는 PU 의 모션 벡터 및 모션 벡터 차이를 이용할 수도 있다. 제 2 PU 의 모션 정보를 시그널링할 때에 제 1 PU 의 모션 정보를 참조함으로써, 비디오 인코더 (20) 는 더 적은 비트들을 이용하여 제 2 PU 의 모션 정보를 시그널링할 수 있을 수도 있다.
CU 에 대해 인코딩 동작을 수행하는 것의 일부로서, 인트라 예측 유닛 (126) 은 CU 의 PU 들에 대해 인트라 예측을 수행할 수도 있다. 인트라 예측은 공간적 압축을 제공할 수도 있다. 인트라 예측 유닛 (126) 이 PU 에 대해 인트라 예측을 수행할 때, 인트라 예측 유닛 (126) 은 동일한 픽처에서의 다른 PU 들의 디코딩된 샘플들에 기초하여 PU 에 대한 예측 데이터를 생성할 수도 있다. PU 에 대한 예측 데이터는 예측된 비디오 블록 및 다양한 신택스 엘리먼트들을 포함할 수도 있다. 인트라 예측 유닛 (126) 은 I 슬라이스들, P 슬라이스들, 및 B 슬라이스들에서의 PU 들에 대해 인트라 예측을 수행할 수도 있다.
PU 에 대해 인트라 예측을 수행하기 위하여, 인트라 예측 유닛 (126) 은 PU 에 대한 예측 데이터의 다수의 세트들을 생성하기 위하여 다수의 인트라 예측 모드들을 이용할 수도 있다. 인트라 예측 유닛 (126) 이 PU 에 대한 예측 데이터의 세트를 생성하기 위하여 인트라 예측 모드를 이용할 때, 인트라 예측 유닛 (126) 은 인트라 예측 모드와 연관되는 방향 및/또는 구배 (gradient) 로 PU 의 비디오 블록을 가로질러 이웃하는 PU 들의 비디오 블록들로부터 샘플들을 확장할 수도 있다. PU 들, CU 들, 및 트리블록들에 대한 좌측에서 우측, 상부에서 하부의 인코딩 순서를 가정하면, 이웃하는 PU 들은 PU 의 상부, 상부 및 우측, 상부 및 좌측, 또는 좌측일 수도 있다. 인트라 예측 유닛 (126) 은 PU 의 사이즈에 따라, 다양한 수들의 인트라 예측 모드들, 예컨대, 33 개의 방향성 인트라 예측 모드 (directional intra prediction mode) 들을 이용할 수도 있다.
예측 프로세싱 유닛 (100) 은 PU 에 대한 모션 보상 유닛 (124) 에 의해 생성된 예측 데이터, 또는 PU 에 대한 인트라 예측 유닛 (126) 에 의해 생성된 예측 데이터 중으로부터 PU 에 대한 예측 데이터를 선택할 수도 있다. 일부의 예들에서, 예측 프로세싱 유닛 (100) 은 예측 데이터의 세트들의 레이트/왜곡 메트릭들에 기초하여 PU 에 대한 예측 데이터를 선택한다.
예측 프로세싱 유닛 (100) 이 인트라 예측 유닛 (126) 에 의해 생성된 예측 데이터를 선택할 경우, 예측 프로세싱 유닛 (100) 은 PU 들에 대한 예측 데이터를 생성하기 위하여 이용되었던 인트라 예측 모드, 예컨대, 선택된 인트라 예측 모드를 시그널링할 수도 있다. 예측 프로세싱 유닛 (100) 은 선택된 인트라 예측 모드를 다양한 방법들로 시그널링할 수도 있다. 예를 들어, 선택된 인트라 예측 모드가 이웃하는 PU 의 인트라 예측 모드와 동일할 가능성이 있을 수도 있다. 다시 말해서, 이웃하는 PU 의 인트라 예측 모드는 현재의 PU 에 대한 가장 가능성 있는 모드일 수도 있다. 이에 따라, 예측 프로세싱 유닛 (100) 은 선택된 인트라 예측 모드가 이웃하는 PU 의 인트라 예측 모드와 동일하다는 것을 표시하기 위한 신택스 엘리먼트를 생성할 수도 있다.
위에서 논의된 바와 같이, 비디오 인코더 (20) 는 인터-계층 예측 유닛 (128) 을 포함할 수도 있다. 인터-계층 예측 유닛 (128) 은 SVC 에서 이용가능한 하나 이상의 상이한 계층들 (예컨대, 기본 또는 참조 계층) 을 이용하여 현재의 블록 (예컨대, EL 에서의 현재의 블록) 을 예측하도록 구성된다. 이러한 예측은 인터-계층 예측으로서 지칭될 수도 있다. 인터-계층 예측 유닛 (128) 은 인터-계층 중복성을 감소시키기 위한 예측 방법들을 사용함으로써, 코딩 효율을 개선시키고 연산 자원 요건들을 감소시킨다. 인터-계층 예측의 일부의 예들은 인터-계층 인트라 예측, 인터-계층 모션 예측, 및 인터-계층 잔차 예측을 포함한다. 인터-계층 인트라 예측은 향상 계층에서 현재의 블록을 예측하기 위하여 기본 계층에서의 공동-위치된 블록들의 재구성을 이용한다. 인터-계층 모션 예측은 향상 계층에서 모션을 예측하기 위하여 기본 계층의 모션 정보를 이용한다. 인터-계층 잔차 예측은 향상 계층의 잔차를 예측하기 위하여 기본 계층의 잔차를 이용한다.
예측 프로세싱 유닛 (100) 이 CU 의 PU 들에 대한 예측 데이터를 선택한 후, 잔차 생성 유닛 (102) 은 CU 의 비디오 블록으로부터 CU 의 PU 들의 예측된 비디오 블록들을 감산함으로써 (예컨대, 마이너스 부호에 의해 표시됨) CU 에 대한 잔차 데이터를 생성할 수도 있다. CU 의 잔차 데이터는 CU 의 비디오 블록에서 샘플들의 상이한 샘플 컴포넌트들에 대응하는 2D 잔차 비디오 블록들을 포함할 수도 있다. 예를 들어, 잔차 데이터는 CU 의 PU 들의 예측된 비디오 블록들에서의 샘플들의 휘도 컴포넌트들과, CU 의 원래의 비디오 블록에서의 샘플들의 휘도 컴포넌트들과의 사이의 차이들에 대응하는 잔차 비디오 블록을 포함할 수도 있다. 게다가, CU 의 잔차 데이터는 CU 의 PU 들의 예측된 비디오 블록들에서의 샘플들의 색차 컴포넌트들과, CU 의 원래의 비디오 블록에서의 샘플들의 색차 컴포넌트들과의 사이의 차이들에 대응하는 잔차 비디오 블록들을 포함할 수도 있다.
예측 프로세싱 유닛 (100) 은 CU 의 잔차 비디오 블록들을 서브-블록들로 파티셔닝하기 위하여 쿼드트리 파티셔닝을 수행할 수도 있다. 각각의 분할되지 않은 잔차 비디오 블록은 CU 의 상이한 TU 와 연관될 수도 있다. CU 의 TU들과 연관되는 잔차 비디오 블록들의 사이즈들 및 위치들은 CU 의 PU 들과 연관되는 비디오 블록들의 사이즈들 및 위치들에 기초할 수도 있거나 기초하지 않을 수도 있다. "잔차 쿼드 트리" (residual quad-tree; RQT) 로서 알려진 쿼드트리 구조는 잔차 비디오 블록들의 각각과 연관되는 노드들을 포함할 수도 있다. CU 의 TU 들은 RQT 의 리프 노드들에 대응할 수도 있다.
변환 프로세싱 유닛 (104) 은 하나 이상의 변환들을 TU 와 연관되는 잔차 비디오 블록에 적용함으로써 CU 의 각각의 TU 에 대한 하나 이상의 변환 계수 블록들을 생성할 수도 있다. 변환 계수 블록들의 각각은 변환 계수들의 2D 행렬일 수도 있다. 변환 프로세싱 유닛 (104) 은 다양한 변환들을 TU 와 연관되는 잔차 비디오 블록에 적용할 수도 있다. 예를 들어, 변환 프로세싱 유닛 (104) 은 이산 코사인 변환 (discrete cosine transform; DCT), 방향성 변환 (directional transform), 또는 개념적으로 유사한 변환을 TU 와 연관되는 잔차 비디오 블록에 적용할 수도 있다.
변환 프로세싱 유닛 (104) 이 TU 와 연관되는 변환 계수 블록을 생성한 후, 양자화 유닛 (106) 은 변환 계수 블록에서 변환 계수들을 양자화할 수도 있다. 양자화 유닛 (106) 은 CU 와 연관되는 QP 값에 기초하여 CU 의 TU 와 연관되는 변환 계수 블록을 양자화할 수도 있다.
비디오 인코더 (20) 는 QP 값을 CU 와 다양한 방법들로 연관시킬 수도 있다. 예를 들어, 비디오 인코더 (20) 는 CU 와 연관되는 트리블록에 대해 레이트-왜곡 분석을 수행할 수도 있다. 레이트-왜곡 분석에서, 비디오 인코더 (20) 는 트리블록에 대해 인코딩 동작을 다수 회 수행함으로써 트리블록의 다수의 코딩된 표현들을 생성할 수도 있다. 비디오 인코더 (20) 가 트리블록의 상이한 인코딩된 표현들을 생성할 때, 비디오 인코더 (20) 는 상이한 QP 값들을 CU 와 연관시킬 수도 있다. 비디오 인코더 (20) 는, 소정의 QP 값이 최저 비트레이트 및 왜곡 메트릭을 가지는 트리블록의 코딩된 표현에서 CU 와 연관될 때에 소정의 QP 값이 CU 와 연관되는 것을 시그널링할 수도 있다.
역양자화 유닛 (108) 및 역변환 유닛 (110) 은 변환 계수 블록으로부터 잔차 비디오 블록을 재구성하기 위하여, 역양자화 및 역변환들을 변환 계수 블록에 각각 적용할 수도 있다. 재구성 유닛 (112) 은 TU 와 연관되는 재구성된 비디오 블록을 생성하기 위하여, 재구성된 잔차 비디오 블록을, 예측 프로세싱 유닛 (100) 에 의해 생성된 하나 이상의 예측된 비디오 블록들로부터의 대응하는 샘플들에 추가할 수도 있다. CU 의 각각의 TU 에 대한 비디오 블록들을 이러한 방법으로 재구성함으로써, 비디오 인코더 (20) 는 CU 의 비디오 블록을 재구성할 수도 있다.
재구성 유닛 (112) 이 CU 의 비디오 블록을 재구성한 후, 필터 유닛 (113) 은 CU 와 연관되는 비디오 블록에서 블록킹 아티팩트들을 감소시키기 위하여 디블록킹 동작을 수행할 수도 있다. 하나 이상의 디블록킹 동작들을 수행한 후, 필터 유닛 (113) 은 CU 의 재구성된 비디오 블록을 디코딩된 픽처 버퍼 (114) 내에 저장할 수도 있다. 모션 추정 유닛 (122) 및 모션 보상 유닛 (124) 은 후속 픽처들의 PU 들에 대해 인터 예측을 수행하기 위하여 재구성된 비디오 블록을 포함하는 참조 픽처를 이용할 수도 있다. 게다가, 인트라 예측 유닛 (126) 은 CU 와 동일한 픽처에서의 다른 PU 들에 대해 인트라 예측을 수행하기 위하여, 디코딩된 픽처 버퍼 (114) 에서의 재구성된 비디오 블록들을 이용할 수도 있다.
엔트로피 인코딩 유닛 (116) 은 비디오 인코더 (20) 의 다른 기능적 컴포넌트들로부터 데이터를 수신할 수도 있다. 예를 들어, 엔트로피 인코딩 유닛 (116) 은 양자화 유닛 (106) 으로부터 변환 계수 블록들을 수신할 수도 있고, 예측 프로세싱 유닛 (100) 으로부터 신택스 엘리먼트들을 수신할 수도 있다. 엔트로피 인코딩 유닛 (116) 이 데이터를 수신할 때, 엔트로피 인코딩 유닛 (116) 은 엔트로피 인코딩된 데이터를 생성하기 위하여 하나 이상의 엔트로피 인코딩 동작들을 수행할 수도 있다. 예를 들어, 비디오 인코더 (20) 는 데이터에 대해, CAVLC 동작, CABAC 동작, 가변-대-가변 (variable-to-variable; V2V) 길이 코딩 동작, 신택스-기반 컨텍스트-적응 이진 산술 코딩 (syntax-based context-adaptive binary arithmetic coding; SBAC) 동작, 확률 간격 파티셔닝 엔트로피 (PIPE) 코딩 동작, 또는 또 다른 타입의 엔트로피 인코딩 동작을 수행할 수도 있다. 엔트로피 인코딩 유닛 (116) 은 엔트로피 인코딩된 데이터를 포함하는 비트스트림을 출력할 수도 있다.
데이터에 대해 엔트로피 인코딩 동작을 수행하는 것의 일부로서, 엔트로피 인코딩 유닛 (116) 은 컨텍스트 모델을 선택할 수도 있다. 엔트로피 인코딩 유닛 (116) 이 CABAC 동작을 수행하고 있을 경우, 컨텍스트 모델은 특정 값들을 가지는 특정 빈 (bin) 들의 확률들의 추정치들을 표시할 수도 있다. CABAC 의 맥락에서, 용어 "빈" 은 신택스 엘리먼트의 이진화된 버전의 비트를 지칭하기 위하여 이용된다.
멀티-계층 비디오 인코더
도 2b 는 이 개시물에서 설명된 양태들에 따라 기법들을 구현할 수도 있는 (또한, 간단하게 비디오 인코더 (23) 로서 지칭된) 멀티-계층 비디오 인코더 (23) 의 예를 예시하는 블록도이다. 비디오 인코더 (23) 는 예컨대, SHVC 및 멀티뷰 코딩을 위하여, 멀티-계층 비디오 프레임들을 프로세싱하도록 구성될 수도 있다. 또한, 비디오 인코더 (23) 는 이 개시물의 기법들 중의 임의의 것 또는 전부를 수행하도록 구성될 수도 있다.
비디오 인코더 (23) 는 비디오 인코더 (20A) 및 비디오 인코더 (20B) 를 포함하고, 그 각각은 비디오 인코더 (20) 로서 구성될 수도 있으며 비디오 인코더 (20) 에 대하여 위에서 설명된 기능들을 수행할 수도 있다. 또한, 참조 번호들의 재이용에 의해 표시된 바와 같이, 비디오 인코더들 (20A 및 20B) 은 비디오 인코더 (20) 로서 시스템들 및 서브시스템들의 적어도 일부를 포함할 수도 있다. 비디오 인코더 (23) 는 2 개의 비디오 인코더들 (20A 및 20B) 을 포함하는 것으로서 예시되어 있지만, 비디오 인코더 (23) 는 이와 같이 제한되지 않으며 임의의 수의 비디오 인코더 (20) 계층들을 포함할 수도 있다. 일부의 실시형태들에서, 비디오 인코더 (23) 는 액세스 유닛에서의 각각의 픽처 또는 프레임에 대한 비디오 인코더 (20) 를 포함할 수도 있다. 예를 들어, 5 개의 픽처들을 포함하는 액세스 유닛은 5 개의 인코더 계층들을 포함하는 비디오 인코더에 의해 프로세싱되거나 인코딩될 수도 있다. 일부의 실시형태들에서, 비디오 인코더 (23) 는 액세스 유닛에서의 프레임들보다 더 많은 인코더 계층들을 포함할 수도 있다. 일부의 이러한 경우들에 있어서, 비디오 인코더 계층들의 일부는 일부의 액세스 유닛들을 프로세싱할 때에 비활성 (inactive) 일 수도 있다.
비디오 인코더들 (20A 및 20B) 에 추가하여, 비디오 인코더 (23) 는 리샘플링 유닛 (resampling unit; 90) 을 포함할 수도 있다. 리샘플링 유닛 (90) 은 일부의 경우들에 있어서, 예를 들어, EL 을 생성하기 위하여, 수신된 비디오 프레임의 BL 을 업샘플링할 수도 있다. 리샘플링 유닛 (90) 은 프레임의 수신된 BL 과 연관되는 특정한 정보를 업샘플링할 수도 있지만, 다른 정보는 그러하지 않다. 예를 들어, 리샘플링 유닛 (90) 은 BL 의 픽셀들의 공간적 사이즈 또는 수를 업샘플링할 수도 있지만, 슬라이스들의 수 또는 픽처 오더 카운트는 일정하게 유지될 수도 있다. 일부의 경우들에는, 리샘플링 유닛 (90) 이 수신된 비디오를 프로세싱하지 않을 수도 있고 및/또는 선택적일 수도 있다. 예를 들어, 일부의 경우들에는, 예측 프로세싱 유닛 (100) 이 업샘플링 (upsampling) 을 수행할 수도 있다. 일부의 실시형태들에서, 리샘플링 유닛 (90) 은 계층을 업샘플링하며, 슬라이스 경계 규칙들 및/또는 래스터 스캔 (raster scan) 규칙들의 세트를 따르기 위하여 하나 이상의 슬라이스들을 재편성하거나, 재정의하거나, 수정하거나, 조절하도록 구성된다. 액세스 유닛에서의 BL 또는 더 낮은 계층을 업샘플링하는 것으로서 주로 설명되지만, 일부의 경우들에는, 리샘플링 유닛 (90) 이 계층을 다운샘플링 (downsampling) 할 수도 있다. 예를 들어, 비디오의 스트리밍 동안에 대역폭이 감소될 경우, 프레임은 업샘플링되는 대신에 다운샘플링될 수도 있다.
리샘플링 유닛 (90) 은 더 낮은 계층의 인코더 (예컨대, 비디오 인코더 (20A)) 의 디코딩된 픽처 버퍼 (114) 로부터 픽처 또는 프레임 (또는 픽처와 연관되는 픽처 정보) 을 수신하고 픽처 (또는 수신된 픽처 정보) 를 업샘플링하도록 구성될 수도 있다. 다음으로, 이 업샘플링된 픽처는 더 낮은 계층의 인코더와 동일한 액세스 유닛에서의 픽처를 인코딩하도록 구성된 더 높은 계층의 인코더 (예컨대, 비디오 인코더 (20B)) 의 예측 프로세싱 유닛 (100) 에 제공될 수도 있다. 일부의 경우들에는, 더 높은 계층의 인코더가 더 낮은 계층의 인코더로부터 하나의 계층 제거된다. 다른 경우들에는, 도 2b 의 계층 0 비디오 인코더와 계층 1 인코더 사이에 하나 이상의 더 높은 계층의 인코더들이 있을 수도 있다.
일부의 경우들에는, 리샘플링 유닛 (90) 이 생략되거나 바이패스될 수도 있다. 이러한 경우들에는, 비디오 인코더 (20A) 의 디코딩된 픽처 버퍼 (114) 로부터의 픽처가 직접적으로, 또는 적어도 리샘플링 유닛 (90) 에 제공되지 않으면서, 비디오 인코더 (20B) 의 예측 프로세싱 유닛 (100) 에 제공될 수도 있다. 예를 들어, 비디오 인코더 (20B) 에 제공된 비디오 데이터와, 비디오 인코더 (20A) 의 디코딩된 픽처 버퍼 (114) 로부터의 참조 픽처가 동일한 사이즈 또는 해상도일 경우, 참조 픽처는 임의의 리샘플링 없이 비디오 인코더 (20B) 에 제공될 수도 있다.
일부의 실시형태들에서, 비디오 인코더 (23) 는 비디오 데이터를 비디오 인코더 (20A) 에 제공하기 전에, 다운샘플링 유닛 (94) 을 이용하여 더 낮은 계층의 인코더에 제공되어야 할 비디오 데이터를 다운샘플링한다. 대안적으로, 다운샘플링 유닛 (94) 은 비디오 데이터를 업샘플링하거나 다운샘플링할 수 있는 리샘플링 유닛 (90) 일 수도 있다. 또 다른 실시형태들에서는, 다운샘플링 유닛 (94) 이 생략될 수도 있다.
도 2b 에서 예시된 바와 같이, 비디오 인코더 (23) 는 멀티플렉서 (98) 또는 먹스 (mux) 를 더 포함할 수도 있다. mux (98) 는 비디오 인코더 (23) 로부터의 조합된 비트스트림을 출력할 수 있다. 조합된 비트스트림은 비디오 인코더들 (20A 및 20B) 의 각각으로부터의 비트스트림을 취함으로써, 그리고 어느 비트스트림이 소정의 시간에 출력되는지를 교대시킴으로써 생성될 수도 있다. 일부의 경우들에는, 2 개의 (또는 2 개를 초과하는 비디오 인코더 계층들의 경우에는 더 많음) 비트스트림들로부터의 비트들이 한 번에 하나의 비트씩 교대될 수도 있지만, 많은 경우들에는 비트스트림들이 상이하게 조합된다. 예를 들어, 출력 비트스트림은 선택된 비트스트림을 한 번에 하나의 블록씩 교대시킴으로써 생성될 수도 있다. 또 다른 예에서, 출력 비트스트림은 비디오 인코더들 (20A 및 20B) 의 각각으로부터 블록들의 1:1 이 아닌 (non-1:1) 비율을 출력함으로써 생성될 수도 있다. 예를 들어, 2 개의 블록들은 비디오 인코더 (20A) 로부터 출력된 각각의 블록에 대하여 비디오 인코더 (20B) 로부터 출력될 수도 있다. 일부의 실시형태들에서, mux (98) 로부터의 출력 스트림은 미리 프로그래밍될 수도 있다. 다른 실시형태들에서, mux (98) 는 소스 디바이스 (12) 를 포함하는 소스 디바이스 상의 프로세서로부터와 같이, 비디오 인코더 (23) 의 외부의 시스템으로부터 수신된 제어 신호에 기초하여 비디오 인코더들 (20A, 20B) 로부터의 비트스트림들을 조합할 수도 있다. 제어 신호는 비디오 소스 (18) 로부터의 비디오의 해상도 또는 비트레이트에 기초하여, 링크 (16) 의 대역폭에 기초하여, 사용자와 연관되는 가입 (예컨대, 유료 가입 대 무료 가입) 에 기초하여, 또는 비디오 인코더 (23) 로부터 희망된 해상도 출력을 결정하기 위한 임의의 다른 인자에 기초하여 생성될 수도 있다.
비디오 디코더
도 3a 는 이 개시물에서 설명된 양태들에 따라 기법들을 구현할 수도 있는 비디오 디코더 (30) 의 예를 예시하는 블록도이다. 비디오 디코더 (30) 는 HEVC 에 대한 것과 같은 비디오 프레임의 단일 계층을 프로세싱하도록 구성될 수도 있다. 또한, 비디오 디코더 (30) 는 본 개시물의 기법들 중의 임의의 것 또는 전부를 수행하도록 구성될 수도 있다. 일부 예들에서, 본 개시물에서 설명하는 기법들은 비디오 디코더 (30) 의 여러 컴포넌트들 사이에 공유될 수도 있다. 일부의 예들에서, 추가적으로 또는 대안적으로, 프로세서 (도시되지 않음) 는 이 개시물에서 설명된 기법들 중의 임의의 것 또는 전부를 수행하도록 구성될 수도 있다.
설명의 목적들을 위하여, 이 개시물은 HEVC 코딩의 맥락에서 비디오 디코더 (30) 를 설명한다. 그러나, 이 개시물의 기법들은 다른 코딩 표준들 또는 방법들에 적용가능할 수도 있다. 도 3a 에서 도시된 예는 단일 계층 코덱에 대한 것이다. 그러나, 도 3b 에 대하여 추가로 설명되는 바와 같이, 비디오 디코더 (30) 의 일부 또는 전부는 멀티-계층 코덱의 프로세싱에 대해 중복될 수도 있다.
도 3a 의 예에서, 비디오 디코더 (30) 는 복수의 기능적 컴포넌트들을 포함한다. 비디오 디코더 (30) 의 기능적 컴포넌트들은 엔트로피 디코딩 유닛 (150), 예측 프로세싱 유닛 (152), 역양자화 유닛 (154), 역변환 유닛 (156), 재구성 유닛 (158), 필터 유닛 (159), 및 디코딩된 픽처 버퍼 (160) 를 포함한다. 예측 프로세싱 유닛 (152) 은 모션 보상 유닛 (162), 인트라 예측 유닛 (164), 및 인터-계층 예측 유닛 (166) 을 포함한다. 일부의 예들에서, 비디오 디코더 (30) 는 도 2a 의 비디오 인코더 (20) 에 대하여 설명된 인코딩 패스 (encoding pass) 와 일반적으로 상반되는 디코딩 패스 (decoding pass) 를 수행할 수도 있다. 다른 예들에서, 비디오 디코더 (30) 는 더 많거나, 더 적거나, 또는 상이한 기능적 컴포넌트들을 포함할 수도 있다.
비디오 디코더 (30) 는 인코딩된 비디오 데이터를 포함하는 비트스트림을 수신할 수도 있다. 비트스트림은 복수의 신택스 엘리먼트들을 포함할 수도 있다. 비디오 디코더 (30) 가 비트스트림을 수신할 때, 엔트로피 디코딩 유닛 (150) 은 비트스트림에 대해 파싱 동작을 수행할 수도 있다. 비트스트림에 대해 파싱 동작을 수행한 결과로서, 엔트로피 디코딩 유닛 (150) 은 비트스트림으로부터 신택스 엘리먼트들을 추출할 수도 있다. 파싱 동작을 수행하는 것의 일부로서, 엔트로피 디코딩 유닛 (150) 은 비트스트림에서의 엔트로피 인코딩된 신택스 엘리먼트들을 엔트로피 디코딩할 수도 있다. 예측 프로세싱 유닛 (152), 역양자화 유닛 (154), 역변환 유닛 (156), 재구성 유닛 (158), 및 필터 유닛 (159) 은 비트스트림으로부터 추출된 신택스 엘리먼트들에 기초하여 디코딩된 비디오 데이터를 생성하는 재구성 동작을 수행할 수도 있다.
위에서 논의된 바와 같이, 비트스트림은 일련의 NAL 유닛들을 포함할 수도 있다. 비트스트림의 NAL 유닛들은 비디오 파라미터 세트 NAL 유닛들, 시퀀스 파라미터 세트 NAL 유닛들, 픽처 파라미터 세트 NAL 유닛들, SEI NAL 유닛들 등등을 포함할 수도 있다. 비트스트림에 대해 파싱 동작을 수행하는 것의 일부로서, 엔트로피 디코딩 유닛 (150) 은 시퀀스 파라미터 세트 NAL 유닛들로부터 시퀀스 파라미터 세트들, 픽처 파라미터 세트 NAL 유닛들로부터 픽처 파라미터 세트들, SEI NAL 유닛들로부터 SEI 데이터, 등등과 같이 추출하고 이를 엔트로피 디코딩하는 파싱 동작들을 수행할 수도 있다.
게다가, 비트스트림의 NAL 유닛들은 코딩된 슬라이스 NAL 유닛들을 포함할 수도 있다. 비트스트림에 대해 파싱 동작을 수행하는 것의 일부로서, 엔트로피 디코딩 유닛 (150) 은 코딩된 슬라이스 NAL 유닛들로부터 코딩된 슬라이스들을 추출하고 이를 엔트로피 디코딩하는 파싱 동작들을 수행할 수도 있다. 코딩된 슬라이스들의 각각은 슬라이스 헤더 및 슬라이스 데이터를 포함할 수도 있다. 슬라이스 헤더는 슬라이스에 속하는 신택스 엘리먼트들을 포함할 수도 있다. 슬라이스 헤더에서의 신택스 엘리먼트들은 슬라이스를 포함하는 픽처와 연관되는 픽처 파라미터 세트를 식별하는 신택스 엘리먼트를 포함할 수도 있다. 엔트로피 디코딩 유닛 (150) 은 슬라이스 헤더를 복원하기 위하여 코딩된 슬라이스 헤더에서의 신택스 엘리먼트들에 대해, CABAC 디코딩 동작들과 같은 엔트로피 디코딩 동작들을 수행할 수도 있다.
코딩된 슬라이스 NAL 유닛들로부터 슬라이스 데이터를 추출하는 것의 일부로서, 엔트로피 디코딩 유닛 (150) 은 슬라이스 데이터에서의 코딩된 CU 들로부터 신택스 엘리먼트들을 추출하는 파싱 동작들을 수행할 수도 있다. 추출된 신택스 엘리먼트들은 변환 계수 블록들과 연관되는 신택스 엘리먼트들을 포함할 수도 있다. 다음으로, 엔트로피 디코딩 유닛 (150) 은 신택스 엘리먼트들의 일부에 대해 CABAC 디코딩 동작들을 수행할 수도 있다.
엔트로피 디코딩 유닛 (150) 이 비-파티셔닝된 CU 에 대해 파싱 동작을 수행한 후, 비디오 디코더 (30) 는 비-파티셔닝된 CU 에 대해 재구성 동작을 수행할 수도 있다. 비-파티셔닝된 CU 에 대해 재구성 동작을 수행하기 위하여, 비디오 디코더 (30) 는 CU 의 각각의 TU 에 대해 재구성 동작을 수행할 수도 있다. CU 의 각각의 TU 에 대한 재구성 동작을 수행함으로써, 비디오 디코더 (30) 는 CU 와 연관되는 잔차 비디오 블록을 재구성할 수도 있다.
TU 에 대해 재구성 동작을 수행하는 것의 일부로서, 역양자화 유닛 (154) 은 TU 와 연관되는 변환 계수 블록을 역양자화, 예컨대, 양자화-해제 (de-quantize) 할 수도 있다. 역양자화 유닛 (154) 은 HEVC 에 대해 제안되거나 H.264 디코딩 표준에 의해 정의된 역양자화 프로세스들과 유사한 방식으로 변환 계수 블록을 역양자화할 수도 있다. 역양자화 유닛 (154) 은 양자화도, 및 이와 마찬가지로, 적용하기 위한 역양자화 유닛 (154) 에 대한 역양자화도를 결정하기 위하여, 변환 계수 블록의 CU 에 대하여 비디오 인코더 (20) 에 의해 계산된 양자화 파라미터 QP 를 이용할 수도 있다.
역양자화 유닛 (154) 이 변환 계수 블록을 역양자화한 후, 역변환 유닛 (156) 은 변환 계수 블록과 연관되는 TU 에 대한 잔차 비디오 블록을 생성할 수도 있다. 역변환 유닛 (156) 은 TU 에 대한 잔차 비디오 블록을 생성하기 위하여 역변환을 변환 계수 블록에 적용할 수도 있다. 예를 들어, 역변환 유닛 (156) 은 역 DCT, 역정수 변환, 역 카루넨-루베 변환 (Karhunen-Loeve transform; KLT), 역회전 변환, 역 방향성 변환, 또는 또 다른 역변환을 변환 계수 블록에 적용할 수도 있다. 일부의 예들에서, 역변환 유닛 (156) 은 비디오 인코더 (20) 로부터의 시그널링에 기초하여 변환 계수 블록에 적용하기 위한 역변환을 결정할 수도 있다. 이러한 예들에서, 역변환 유닛 (156) 은 변환 계수 블록과 연관되는 트리블록에 대한 쿼드트리의 루트 노드에서의 시그널링된 변환에 기초하여 역변환을 결정할 수도 있다. 다른 예들에서, 역변환 유닛 (156) 은 블록 사이즈, 코딩 모드 등과 같은 하나 이상의 코딩 특성들로부터 역변환을 추론할 수도 있다. 일부의 예들에서, 역변환 유닛 (156) 은 케이케이드된 역변환 (cascaded inverse transform) 을 적용할 수도 있다.
일부의 예들에서, 모션 보상 유닛 (162) 은 보간 필터들에 기초하여 보간을 수행함으로써 PU 의 예측된 비디오 블록을 세분화할 수도 있다. 서브-샘플 정밀도를 갖는 모션 보상을 위해 이용되어야 할 보간 필터들에 대한 식별자들은 신택스 엘리먼트들 내에 포함될 수도 있다. 모션 보상 유닛 (162) 은 참조 블록의 정수-미만 샘플들에 대한 보간된 값들을 계산하기 위하여, PU 의 예측된 비디오 블록의 생성 동안에 비디오 인코더 (20) 에 의해 이용된 동일한 보간 필터들을 이용할 수도 있다. 모션 보상 유닛 (162) 은 수신된 신택스 정보에 따라 비디오 인코더 (20) 에 의해 이용된 보간 필터들을 결정할 수도 있고, 예측된 비디오 블록을 생성하기 위하여 보간 필터들을 이용할 수도 있다.
PU 가 인트라 예측을 이용하여 인코딩될 경우, 인트라 예측 유닛 (164) 은 PU 에 대한 예측된 비디오 블록을 생성하기 위하여 인트라 예측을 수행할 수도 있다. 예를 들어, 인트라 예측 유닛 (164) 은 비트스트림에서의 신택스 엘리먼트들에 기초하여 PU 에 대한 인트라 예측 모드를 결정할 수도 있다. 비트스트림은, 인트라 예측 유닛 (164) 이 PU 의 인트라 예측 모드를 결정하기 위하여 이용할 수도 있는 신택스 엘리먼트들을 포함할 수도 있다.
일부의 사례들에서, 신택스 엘리먼트들은 인트라 예측 유닛 (164) 이 현재의 PU 의 인트라 예측 모드를 결정하기 위하여 또 다른 PU 의 인트라 예측 모드를 이용해야 하는 것을 표시할 수도 있다. 예를 들어, 현재의 PU 의 인트라 예측 모드가 이웃하는 PU 의 인트라 예측 모드와 동일할 가능성이 있을 수도 있다. 다시 말해서, 이웃하는 PU 의 인트라 예측 모드는 현재의 PU 에 대한 가장 가능성 있는 모드일 수도 있다. 이 때문에, 이 예에서, 비트스트림은, PU 의 인트라 예측 모드가 이웃하는 PU 의 인트라 예측 모드와 동일한 것을 표시하는 작은 신택스 엘리먼트를 포함할 수도 있다. 다음으로, 인트라 예측 유닛 (164) 은 공간적으로 이웃하는 PU 들의 비디오 블록들에 기초하여 PU 에 대한 예측 데이터 (예컨대, 예측된 샘플들) 를 생성하기 위하여 인트라 예측 모드를 이용할 수도 있다.
위에서 논의된 바와 같이, 비디오 디코더 (30) 는 또한, 인터-계층 예측 유닛 (166) 을 포함할 수도 있다. 인터-계층 예측 유닛 (166) 은 SHVC 에서 이용가능한 하나 이상의 상이한 계층들 (예를 들어, 기본 또는 참조 계층) 을 이용하여 현재의 블록 (예를 들어, 향상 계층에서의 현재의 블록) 을 예측하도록 구성된다. 이러한 예측은 인터-계층 예측으로서 지칭될 수도 있다. 인터-계층 예측 유닛 (166) 은 인터-계층 중복성을 감소시키기 위한 예측 방법들을 사용함으로써, 코딩 효율을 개선시키고 연산 자원 요건들을 감소시킨다. 인터-계층 예측의 일부의 예들은 인터-계층 인트라 예측, 인터-계층 모션 예측, 및 인터-계층 잔차 예측을 포함한다. 인터-계층 인트라 예측은 향상 계층에서 현재의 블록을 예측하기 위하여 기본 계층에서의 공동-위치된 블록들의 재구성을 이용한다. 인터-계층 모션 예측은 향상 계층에서 모션을 예측하기 위하여 기본 계층의 모션 정보를 이용한다. 인터-계층 잔차 예측은 향상 계층의 잔차를 예측하기 위하여 기본 계층의 잔차를 이용한다. 인터-계층 예측 방식들의 각각은 이하에서 더욱 상세하게 논의된다.
재구성 유닛 (158) 은 CU 의 비디오 블록을 재구성하기 위하여, CU 의 TU 들과 연관되는 잔차 비디오 블록들 및 CU 의 PU 들의 예측된 비디오 블록들, 즉, 적용 가능하다면, 인트라-예측 데이터 또는 인터-예측 데이터의 어느 하나를 이용할 수도 있다. 이에 따라, 비디오 디코더 (30) 는 비트스트림에서의 신택스 엘리먼트들에 기초하여 예측된 비디오 블록 및 잔차 비디오 블록을 생성할 수도 있고, 예측된 비디오 블록 및 잔차 비디오 블록에 기초하여 비디오 블록을 생성할 수도 있다.
재구성 유닛 (158) 이 CU 의 비디오 블록을 재구성한 후, 필터 유닛 (159) 은 CU 와 연관되는 블록킹 아티팩트들을 감소시키기 위하여 디블록킹 동작을 수행할 수도 있다. 필터 유닛 (159) 이 CU 와 연관되는 블록킹 아티팩트들을 감소시키기 위하여 디블록킹 동작을 수행한 후, 비디오 디코더 (30) 는 CU 의 비디오 블록을 디코딩된 픽처 버퍼 (160) 내에 저장할 수도 있다. 디코딩된 픽처 버퍼 (160) 는 후속 모션 보상, 인트라 예측, 및 도 1a 또는 도 1b 의 디스플레이 디바이스 (32) 와 같은 디스플레이 디바이스 상에서의 제시를 위하여 참조 픽처들을 제공할 수도 있다. 예를 들어, 비디오 디코더 (30) 는, 디코딩된 픽처 버퍼 (160) 에서의 비디오 블록들에 기초하여, 다른 CU 들의 PU 들에 대해 인트라 예측 또는 인터 예측 동작들을 수행할 수도 있다.
멀티-계층 디코더
도 3b 는 이 개시물에서 설명된 양태들에 따라 기법들을 구현할 수도 있는 (또한, 간단하게 비디오 디코더 (33) 로서 지칭된) 멀티-계층 비디오 디코더 (33) 의 예를 예시하는 블록도이다. 비디오 디코더 (33) 는 SHVC 및 멀티뷰 코딩을 위한 것과 같은 멀티-계층 비디오 프레임들을 프로세싱하도록 구성될 수도 있다. 또한, 비디오 디코더 (33) 는 이 개시물의 기법들 중의 임의의 것 또는 전부를 수행하도록 구성될 수도 있다.
비디오 디코더 (33) 는 비디오 디코더 (30A) 및 비디오 디코더 (30B) 를 포함하고, 그 각각은 비디오 디코더 (30) 로서 구성될 수도 있으며 비디오 디코더 (30) 에 대하여 위에서 설명된 기능들을 수행할 수도 있다. 또한, 참조 번호들의 재이용에 의해 표시된 바와 같이, 비디오 디코더들 (30A 및 30B) 은 비디오 디코더 (30) 로서 시스템들 및 서브시스템들의 적어도 일부를 포함할 수도 있다. 비디오 디코더 (33) 는 2 개의 비디오 디코더들 (30A 및 30B) 을 포함하는 것으로서 예시되어 있지만, 비디오 디코더 (33) 는 이와 같이 제한되지 않으며 임의의 수의 비디오 디코더 (30) 계층들을 포함할 수도 있다. 일부의 실시형태들에서, 비디오 디코더 (33) 는 액세스 유닛에서의 각각의 픽처 또는 프레임에 대한 비디오 디코더 (30) 를 포함할 수도 있다. 예를 들어, 5 개의 픽처들을 포함하는 액세스 유닛은 5 개의 디코더 계층들을 포함하는 비디오 디코더에 의해 프로세싱되거나 디코딩될 수도 있다. 일부의 실시형태들에서, 비디오 디코더 (33) 는 액세스 유닛에서의 프레임들보다 더 많은 디코더 계층들을 포함할 수도 있다. 일부의 이러한 경우들에 있어서, 비디오 디코더 계층들의 일부는 일부의 액세스 유닛들을 프로세싱할 때에 비활성일 수도 있다.
비디오 디코더들 (30A 및 30B) 에 추가하여, 비디오 디코더 (33) 는 업샘플링 유닛 (92) 을 포함할 수도 있다. 일부의 실시형태들에서, 업샘플링 유닛 (92) 은 프레임 또는 액세스 유닛에 대한 참조 픽처 리스트에 추가되어야 할 향상된 계층을 생성하기 위하여 수신된 비디오 프레임의 BL 을 업샘플링할 수도 있다. 이 향상된 계층은 디코딩된 픽처 버퍼 (160) 내에 저장될 수 있다. 일부의 실시형태들에서, 업샘플링 유닛 (92) 은 도 2a 의 리샘플링 유닛 (90) 에 대하여 설명된 실시형태들의 일부 또는 전부를 포함할 수 있다. 일부의 실시형태들에서, 업샘플링 유닛 (92) 은 계층을 업샘플링하며, 슬라이스 경계 규칙들 및/또는 래스터 스캔 규칙들의 세트를 준수하기 위하여 하나 이상의 슬라이스들을 재편성하거나, 재정의하거나, 수정하거나, 조절하도록 구성된다. 일부의 경우들에는, 업샘플링 유닛 (92) 은 수신된 비디오 프레임의 계층을 업샘플링 및/또는 다운샘플링하도록 구성된 리샘플링 유닛일 수도 있다.
업샘플링 유닛 (92) 은 더 낮은 계층의 디코더 (예컨대, 비디오 디코더 (30A)) 의 디코딩된 픽처 버퍼 (160) 로부터 픽처 또는 프레임 (또는 픽처와 연관되는 픽처 정보) 을 수신하고 픽처 (또는 수신된 픽처 정보) 를 업샘플링하도록 구성될 수도 있다. 다음으로, 이 업샘플링된 픽처는 더 낮은 계층의 디코더와 동일한 액세스 유닛에서의 픽처를 디코딩하도록 구성된 더 높은 계층의 디코더 (예컨대, 비디오 디코더 (30B)) 의 예측 프로세싱 유닛 (152) 에 제공될 수도 있다. 일부의 경우들에는, 더 높은 계층의 디코더가 더 낮은 계층의 디코더로부터 하나의 계층 제거된다. 다른 경우들에는, 도 3b 의 계층 0 디코더 및 계층 1 디코더 사이에 하나 이상의 더 높은 계층의 디코더들이 있을 수도 있다.
일부의 경우들에는, 업샘플링 유닛 (92) 이 생략되거나 바이패스될 수도 있다. 이러한 경우들에는, 비디오 디코더 (30A) 의 디코딩된 픽처 버퍼 (160) 로부터의 픽처가 직접적으로, 또는 적어도 업샘플링 유닛 (92) 에 제공되지 않으면서, 비디오 디코더 (30B) 의 예측 프로세싱 유닛 (152) 에 제공될 수도 있다. 예를 들어, 비디오 디코더 (30B) 에 제공된 비디오 데이터와, 비디오 디코더 (30A) 의 디코딩된 픽처 버퍼 (160) 로부터의 참조 픽처가 동일한 사이즈 또는 해상도일 경우, 참조 픽처는 업샘플링 없이 비디오 디코더 (30B) 에 제공될 수도 있다. 또한, 일부의 실시형태들에서, 업샘플링 유닛 (92) 은 비디오 디코더 (30A) 의 디코딩된 픽처 버퍼 (160) 로부터 수신된 참조 픽처를 업샘플링하거나 다운샘플링하도록 구성된 리샘플링 유닛 (90) 일 수도 있다.
도 3b 에서 예시된 바와 같이, 비디오 디코더 (33) 는 디멀티플렉서 (99) 또는 디먹스 (demux) 를 더 포함할 수도 있다. demux (99) 는 인코딩된 비디오 비트스트림을 다수의 비트스트림들로 분할할 수 있고, demux (99) 에 의해 출력된 각각의 비트스트림은 상이한 비디오 디코더 (30A 및 30B) 에 제공된다. 다수의 비트스트림들은 비트스트림을 수신함으로써 생성될 수도 있고, 비디오 디코더들 (30A 및 30B) 의 각각은 소정의 시간에 비트스트림의 부분을 수신한다. 일부의 경우들에는, demux (99) 에서 수신된 비트스트림으로부터의 비트들이 각각의 비디오 디코더들 (예컨대, 도 3b 의 예에서의 비디오 디코더들 (30A 및 30B)) 사이에서 한 번에 하나의 비트씩 교대될 수도 있지만, 많은 경우, 비트스트림이 상이하게 분할된다. 예를 들어, 비트스트림은 어느 비디오 디코더가 비트스트림을 한 번에 하나의 블록씩 수신하는지를 교대시킴으로써 분할될 수도 있다. 또 다른 예에서, 비트스트림은 비디오 디코더들 (30A 및 30B) 의 각각에 대한 블록들의 1:1 이 아닌 비율로 분할될 수도 있다. 예를 들어, 2 개의 블록들은 비디오 디코더 (30A) 에 제공된 각각의 블록에 대하여 비디오 디코더 (30B) 에 제공될 수도 있다. 일부의 실시형태들에서, demux (99) 에 의한 비트스트림의 분할은 미리 프로그래밍될 수도 있다. 다른 실시형태들에서, demux (99) 는 목적지 디바이스 (14) 을 포함하는 목적지 디바이스 상의 프로세서로부터와 같이, 비디오 디코더 (33) 의 외부의 시스템으로부터 수신된 제어 신호에 기초하여 비트스트림을 분할할 수도 있다. 제어 신호는 입력 인터페이스 (28) 로부터의 비디오의 해상도 또는 비트레이트에 기초하여, 링크 (16) 의 대역폭에 기초하여, 사용자와 연관되는 가입 (예컨대, 유료 가입 대 무료 가입) 에 기초하여, 또는 비디오 디코더 (33) 에 의해 획득가능한 해상도를 결정하기 위한 임의의 다른 인자에 기초하여 생성될 수도 있다.
비트스트림 적합성 제약들
비디오 코딩 표준들은 이러한 표준에 순응하는 비트스트림이 따라야 하는 비트스트림 적합성 제약들을 규정할 수도 있다. 다시 말하면, 표준에 순응하는 비트스트림 (예를 들어, 순응 비트스트림) 을 갖기 위하여, 비트스트림은 표준에 의해 규정된 모든 비트스트림 제약들을 충족해야 할 필요가 있다. 일부 비디오 코딩 표준들에서, 순응 비트스트림은 인코더의 출력에 개념적으로 접속되는 가상 디코더 (hypothetical decoder) 에 의해 디코딩되는 것이라고 한다. 이러한 가상 디코더는 디코더 버퍼, 디코더 및/또는 디스플레이 유닛으로 이루어질 수도 있다. 이 가상 디코더는 기존의 코딩 방식들 (예를 들어, H.264, HEVC 등) 에서 가상 레퍼런스 디코더 (hypothetical reference decoder; HRD) 로서 종종 지칭된다. 주어진 표준의 비트스트림 적합성 요건들은 인코더가 주어진 표준에 순응하는 임의의 디코더에 의해 적절하게 디코딩될 수 있는 비트스트림을 생성하는 것을 보장한다.
비트스트림 적합성 제약들은 특정 비트스트림이 표준에 적합한지의 여부를 테스트하기를 원하는 임의의 엔티티에 의해 이용될 수 있다. 예를 들어, 이러한 엔티티는 인코더 측에 있을 수도 있거나 (예를 들어, 비트스트림이 표준에 순응하지 않으면 비트스트림이 순응 디코더에 의해 적절하게 디코딩 가능하지 않을 수도 있기 때문에 생성되어 전송되고 있는 비트스트림이 정말로 표준에 순응하는 것을 보장하는 것을 컨텐츠 제공자가 원할 수도 있다) 또는 디코더 측에 있을 수도 있거나 (예를 들어, 디코더가 표준에 순응하는 비트스트림들 모두를 디코딩가능한 것이 아니라면 디코더가 순응 디코더인 것이라고 할 수 없기 때문에, 주어진 비트스트림이 주어진 표준에 의해 규정된 하나 이상의 비트스트림 순응 제약들을 충족하는지의 여부를 디코더 또는 디코더 측 상의 엔티티가 테스트하는 것이 바람직할 수도 있다), 또는 네트워크 엔티티에 있을 수 있다 (예를 들어, 비트스트림 적합성 제약들이 유효함을 체크하는 것에 의해 비트스트림이 순응 비트스트림이라고 특정한 후, 네트워크 박스 엔티티는 비트스트림을 수신하고 이것을 다른 엔티티들에 전달만 할 수도 있다).
비트스트림 파티션들
위에 논의된 바와 같이, 비트스트림은 하나보다 많은 비디오 계층 (예를 들어, BL, EL 등) 을 포함할 수도 있다. 일부 구현들에서, 비트스트림은 다수의 비트스트림 파티션들로 분할될 수도 있고, 여기에서 각각의 비트스트림 파티션은 비트스트림에서의 적어도 하나의 비디오 계층을 포함한다. 예를 들어, 비트스트림이 계층들 A, B 및 C 를 가지면, 비트스트림은 파티션들 X 및 Y 로 분할될 수도 있고, 여기에서 파티션 X 는 계층들 A 및 B 를 포함하고, 파티션 Y 는 계층 C 를 포함한다. 비디오 계층들이 하나 이상의 비트스트림 파티션들로 분할되는 방식은 파티셔닝 방식으로서 지칭될 수도 있다. 예를 들어, 인코더는 (예를 들어, 각각의 파티셔닝 방식과 연관되는 파라미터들을 규정하는 것에 의해) 비트스트림에 대한 하나 이상의 파티셔닝 방식들을 규정할 수도 있다. 일부 실시형태들에서, 비트스트림은 적어도 2 개의 비트스트림 파티션들을 포함할 수도 있다.
이와 유사하게, 비트스트림은 복수의 액세스 유닛들 (access units; AU들) 을 포함할 수도 있고, 각각의 AU 는 동일한 출력 시간 인스턴스에 대응하는 비트스트림에서의 픽처들을 포함한다. 비트스트림이 하나 이상의 비트스트림 파티션들을 포함하면, 단일의 비트스트림 파티션에 속하는 AU 의 부분 (예를 들어, 픽처들의 세트) 는 파티션 유닛으로서 지칭될 수도 있다. 다시 말하면, 파티션 유닛은 AU 의 서브세트일 수도 있고, 파티션 유닛은 동일한 출력 시간 인스턴스에 대응하는 비트스트림 파티션의 픽처들을 포함한다. 일부 구현예들에서, 파티션 유닛은 비트스트림 파티션에 포함된 계층들에 속하는 AU 의 비디오 코딩 계층 (video coding layer; VCL) 네트워크 추상화 계층 (network abstraction layer; NAL) 유닛들, 및 이들의 연관되는 비-VCL NAL 유닛들을 포함한다. 예를 들어, NAL 유닛은 미가공 바이트 시퀀스 페이로드 (raw byte sequence payload; RBSP) 및 NAL 헤더를 포함하는 전송 유닛일 수도 있다.
전송 비트스트림 파티션들
일부 기존의 코딩 방식들에서, 전체 비트스트림은 단일의 파이프라인에서 함께 전송된다. 비트스트림에서의 픽처들은 코딩된 픽처 버퍼 (coded picture buffer; CPB) 에 저장되고, 디코더에 출력되고 그리고 디코딩된 픽처 버퍼 (decoded picture buffer; DPB) 에 저장된다.
다수의 비트스트림 파티션들로 비트스트림을 분할하는 것은, 결과적인 비트스트림 파티션들이 단일의 비트스트림에서 함께 전송될 필요가 없고 독립적으로 전송될 수 있다는 점에서 코딩 유연성을 제공할 수 있다. 예를 들어, 위의 예에서의 계층 A 및 B 는 계층 C 가 전송되는 비트스트림과는 상이한 비트스트림에서 전송될 수도 있다. 그러나, 특정 비트스트림 적합성 요건들은 액세스 유닛들을 참조하며, 이 액세스 유닛들은 동일한 출력 시간 인스턴스에 대응하는 전체 비트스트림 (예를 들어, 계층 A, B 및 C) 에서의 모든 픽처들을 포함한다. 이러한 비트스트림들은 비트스트림에 속하는 비트스트림 파티션들 전부가 함께 전송되는 것이 아니라면, 중요하지 않거나 또는 부적합하게 될 수도 있다. 예를 들어, 비트스트림에서의 비디오 계층들 중 일부가 개별적으로 또는 독립적으로 전송될 때, 전체 비트스트림 (또는 전체 AU들) 이 더이상 함께 또는 단일의 비트스트림에서 수신되지 않기 때문에, 전체 비트스트림 또는 그 안에 포함된 액세스 유닛들에 대해 픽처 레이트, 도달 시간 등과 같은 파라미터들을 규정하기에 더 이상 적절하지 않을 수도 있다. 실제로, 하나 이상의 비트스트림 파티션들은 상이한 비트스트림 파티션 버퍼들 (bitstream partition buffers; BPBs) 에 전송될 수도 있고, 비트스트림 파티션들은 단일의 디코더에 의해 함께 디코딩될 수도 있거나 또는 다수의 디코더들에 의해 개별적으로 디코딩될 수도 있다. 따라서, 이러한 실시형태들에서, 이들 비트스트림 적합성 파라미터들은 각각의 비트스트림 파티션에 대해 또는 그안에 포함된 각가의 파티션 유닛에 대해 규정되어야 한다.
2 개의 비트스트림 파티션들을 포함하는 예시적인 비트스트림이 도 4 에 예시된다. 도 4 의 비트스트림 (400) 은 계층들 (402, 404, 및 406) 을 포함한다. 계층들 (402 및 404) 은 비트스트림 파티션 (410) 에 속하고, 계층 (406) 은 비트스트림 파티션 (420) 에 속한다. 계층들 (402 및 404) 은 디코딩 시스템 (440) 의 BPB (442A) 로 전송되고, 계층 (406) 은 디코딩 시스템 (440) 의 BPB (442B) 로 전송된다. 픽처들은 BPB들 (442A 및 442B) 로부터 디코더 (444) 로 출력되고 디코더 (444) 에 의해 디코딩된다. 다수의 BPB들 (442A 및 442B) 및 단일의 디코더 (444) 를 포함하는 디코딩 시스템 (440) 이 도 4 의 예에 예시되어 있지만, 단일의 BPB 및 단일의 디코더를 포함하는 디코딩 시스템, 및 다수의 BPB들 및 다수의 디코더들을 포함하는 디코딩 시스템과 같은 다른 구성들이 또한 가능하다. 일부 구현들에서, 디코더는 어느 계층들이 디코더에 의해 프로세싱되어야 하는지를 정의하는 변수들을 결정할 수도 있다. 예를 들어, (i) 어느 계층들이 디코딩되어 출력되어야 하는지를 규정하는 타겟 출력 계층 설정 인덱스, 및 (ii) 얼마나 많은 시간 서브-계층들이 디코딩되어야 하는지를 규정하여 출력 픽처들의 프레임 레이트를 효과적으로 규정하는 최대 시간적 ID 가, 디코더에 의해 제공되거나 또는 달리 결정될 수도 있다. 이들 변수들, 및 이용가능한 리소스들에 기초하여, 디코더는 인코더에 의해 정의된 파티셔닝 방식들 중 하나의 방식 하에서 제공되는 특정 비트스트림 파티션을 요청할 수도 있다.
일부 구현들에서, 비트스트림은 어느 시점에서 픽처가 디코딩되기 위해 CBP 로부터 제거되어야 하는지의 제거 시간을 규정하는 파라미터를 포함할 수도 있다. 이러한 파라미터가 파티션 유닛들을 참조하도록 수정되지 않으면 (그리고 그 대신에 비트스트림에서의 AU 에 대해 규정되면), 상이한 BPB들을 통하여 개별적으로 전송되는 다수의 파티션들을 비트스트림이 포함하고 상이한 디코더들에 의해 디코딩되어야 하는 경우에, 파라미터에 의해 규정된 값은 더이상 타당하지 않을 수도 있거나 또는 준최적일 수도 있다 (예를 들어, 제거 시간들이 일부 픽처들에 대해 지연될 수도 있다). 따라서, 이러한 파라미터는 액세스 유닛들 대신에 파티션 유닛들을 지칭하도록 수정되어야 하고, 여기에서 단일의 파티션 유닛에서의 픽처들이 함께 전송된다.
예시적인 비트스트림 파라미터 프로세싱
도 5 를 참조하여 보면, 비트스트림 파티션과 연관되는 파라미터를 프로세싱하기 위한 예시적인 루틴이 설명될 것이다. 도 5 는 본 개시물의 일 실시형태에 따른, 비디오 정보를 코딩하는 방법 (500) 을 예시하는 플로우 차트이다. 방법 (500) 은 인코더 (예를 들어, 도 2a 또는 도 2b 에 도시된 바와 같은 비디오 인코더), 디코더 (예를 들어, 도 3a 또는 도 3b 에 도시된 바와 같은 비디오 디코더) 또는 임의의 다른 컴포넌트에 의해 수행될 수도 있다. 편의상, 방법 (500) 은 인코더, 디코더 또는 다른 컴포넌트일 수도 있는 코더에 의해 수행되는 것으로서 설명된다.
방법 (500) 은 블록 501 에서 시작한다. 블록 505 에서, 코더는 비트스트림에서의 복수의 비트스트림 파티션들 중 한 비트스트림 파티션과 연관되는 비트스트림 적합성 파라미터를 프로세싱한다. 비트스트림 적합성 파라미터는 비트스트림 파티션에 적용가능하지만 비트스트림 파티션에 의해 포함되지 않는 비트스트림의 다른 부분 (예를 들어, 비트스트림 파티션에 속하지 않는 비트스트림에서의 다른 계층들) 에 적용가능하지 않을 수도 있다. 예를 들어, 이러한 파라미터는 비트스트림 파티션에서 하나 이상의 픽처들에 관련된 타이밍 정보 (예를 들어, 비트스트림 파티션에서의 픽처가 디코딩 시스템에 의해 수신될 때, BPB 에 저장된 픽처가 디코딩되도록 출력되어야 할 때 등) 에 관련될 수도 있다. 다른 예에서, 파라미터는 비트스트림의 파티션에서 또는 비트스트림 파티션의 단일의 파티션 유닛에서 모든 픽처들에 대해 공통인 특정 특징들을 규정할 수도 있다. 파라미터는 또한 특정 파티션 유닛에 적용가능한 비트스트림 적합성 제약을 표현할 수도 있다. 특정 파티션 유닛은 비트스트림 파티션에 포함된 비디오 계층들에 속하는 AU 의 VCL NAL 유닛들, 및 VCL NAL 유닛들과 연관되는 다른 비-VCL NAL 유닛들을 포함할 수도 있다.
일부 실시형태들에서, 비트스트림은 비트스트림에서의 복수의 NAL 유닛들을 포함하는 액세스 유닛, 및 비트스트림 파티션에 속하는 액세스 유닛의 복수의 NAL 유닛들의 서브세트를 포함하는 파티션 유닛을 포함할 수도 있다. 비트스트림 적합성 파라미터는 파티션 유닛과 연관될 수도 있고, 비트스트림 적합성 파라미터는 파티션 유닛의 복수의 NAL 유닛들의 서브세트에 적용가능할 수도 있지만 파티션 유닛에 의해 포함되지 않은 액세스 유닛의 다른 NAL 유닛들 (예를 들어, 다른 비트스트림 파티션들에 속하는 다른 계층들의 부분인 NAL 유닛들) 에는 적용가능하지 않을 수도 있다. 비트스트림 적합성 파라미터는 파티션 유닛과 연관되는 비트스트림에서의 디코딩 유닛들의 수를 규정할 수도 있고, 여기에서, 비트스트림 적합성 파라미터에 의해 규정된 디코딩 유닛들의 수는 단일 픽처에 맞출 수 있는 디코딩 유닛들의 최대 수를 초과한다. 최소 사이즈의 디코딩 유닛들은 코딩 트리 블록들 (coding tree blocks; CTB들) 일 수도 있다. 일부 실시형태들에서, 비트스트림 적합성 파라미터에 의해 규정되는 디코딩 유닛들의 수는 파티션 유닛에 맞출 수 있는 CTB들의 최대 수와 동일한 최대 값을 초과할 수도 있다. 블록 510 에서, 코더는 비트스트림에서의 비트스트림 파티션과 연관되는 신택스 엘리먼트들을 코딩 (예를 들어, 인코딩 또는 디코딩) 한다. 방법 (500) 은 515 에서 종료한다.
위에 논의된 바와 같이, 도 2a 의 비디오 인코더 (20), 도 2b 의 비디오 인코더 (23), 도 3a 의 비디오 디코더 (30), 또는 비디오 3b 의 비디오 디코더 (33) 의 하나 이상의 컴포넌트들은 본 개시물에 논의된 기법들의 어느 것, 이를 테면, 비트스트림에서의 복수의 비트스트림 파티션들 중 한 비트스트림 파티션과 연관되는 비트스트림 적합성 파라미터를 프로세싱하고 비트스트림에서의 비트스트림 파티션과 연관되는 신택스 엘리먼트들을 코딩하는 것을 구현하는데 이용될 수도 있다.
디코딩 유닛들
일부 구현들에서, 비트스트림은 복수의 디코딩 유닛들로 분할되고, 여기에서 각각의 디코딩 유닛은 전체 AU, 또는 AU 에서의 연속하는 VCL NAL 유닛들의 세트, 및 이들과 연관되는 비-VCL NAL 유닛들로서 정의된다. 상이한 비트스트림 파티션들에서 2 개의 인접하는 계층들 (예를 들어, 연속하는 계층 ID들을 갖는 계층들) 을 두는 파티셔닝 방식 하에서, 전체 AU 에 걸쳐 있는 주어진 디코딩 유닛은, 주어딘 디코딩 유닛에 포함된 VCL NAL 유닛들을 포함하는 임의의 비트스트림 파티션에 대해 비트스트림 파티션들이 어떻게 전송되어야 하는지 (예를 들어, 이들 파티션들이 개별적으로 전송될 수 있는지의 여부 또는 이들 파티션들이 함께 전송될 수 있는지의 여부) 에 관한 모호성을 도입할 수도 있다.
일부 실시형태들에서, 이 명료성 문제를 해결하기 위하여, 디코딩 유닛은 전체 AU 로서 또는 이들의 서브세트로서 정의될 수도 있고, 여기에서, AU 또는 이들의 서브세트는 단일의 비트스트림 파티션에 속하는 이들 VCL NAL 유닛들 및 이러한 VCL NAL 유닛들과 연관되는 비-VCL NAL 유닛들을 포함한다.
일부 구현들에서, 각각의 AU 는 단일 코딩된 픽처를 포함하고, 디코딩 프로세스는 픽처 바이 픽처 기반으로 실행된다. 다른 구현들에서, 각각의 픽처는 복수의 디코딩 유닛들을 포함하고, 디코더는 전체 코딩된 픽처가 수신되는 것을 기다릴 필요없이 디코딩 유닛들이 수신되자마자 이들 디코딩 유닛들을 디코딩하여, 감소된 레이턴시를 실현한다. 이러한 구현들은 울트라 로우 지연 모델들로서 지칭될 수도 있다. 그러나, 비트스트림 파티션들이 독립적으로 또는 개별적으로 전송될 수도 있을 때, 디코딩 유닛의 부분이 상이한 디코딩 시스템으로 전송되거나 또는 상이한 비트스트림에서 개별적으로 전송되면, 다수의 비트스트림 파티션들을 포함하는 디코딩 유닛들은 즉시 디코딩 가능하지 못할 수도 있다. 따라서, 디코딩 유닛들이 다수의 비트스트림 파티션들에 걸쳐 있지 않도록 디코딩 유닛들을 정의하거나 또는 디코딩 유닛이 다수의 비트스트림 파티션들에 걸쳐 있을 수 없음을 규정하는 비트스트림 적합성 제약을 제공하는 것이 유익할 수도 있다.
디코딩 유닛들의 최대 수
일부 구현들에서, SEI 메시지들은 비트스트림에 관련된 특정 부가 정보를 제공할 수도 있고, 이들 중 일부는 선택적일 수도 있다. 이러한 SEI 메시지들의 일부는 비트스트림 적합성 제약들, 이를 테면, 버퍼링 기간 SEI 메시지, 픽처 타이밍 SEI 메시지, 디코딩 유닛 정보 SEI 메시지 등을 제공할 수도 있고 이들 제약은 비트스트림이 주어진 표준 (예를 들어, SHVC) 에 순응하는지의 여부를 결정하기 위하여 존재하는 것이 필요할 수도 있다. 예를 들어, 픽처 타이밍 SEI 메시지는 단일 AU 에서 존재할 수도 있는 디코딩 유닛들의 수를 규정할 수도 있다. 예를 들어, 단일 계층을 갖는 비트스트림의 경우에, 계층에서의 각각의 픽처가 640 픽셀 곱하기 640 픽셀들의 사이즈를 갖고, 최소의 개별적으로 디코딩가능한 유닛인 각각의 코딩 트리 블록 (CTB) 이 64 픽셀들 곱하기 64 픽셀들의 사이즈를 갖는다면, 임의의 AU 에서의 디코딩 유닛들의 최대 수는 10 * 10 = 100 일 수도 있다. 따라서, 단일의 AU 에서의 디코딩 유닛들의 최대 수를 표시하는 픽처 타이밍 SEI 메시지들에서 규정된 값은 1 내지 (CTB들에서의 픽처 사이즈) 를 포함하는 범위에 있도록 제약될 수도 있다. 다시 말하면, 픽처 타이밍 SEI 메시지가 이 범위의 밖에 있는 단일 AU 에서의 디코딩 유닛들의 수에 대한 값을 규정하면, 픽처 타이밍 SEI 메시지는 특정 표준 (예를 들어, SHVC) 에 순응하지 않는다고 결정될 수도 있다.
그러나, 멀티-계층 경우에, AU (또는 비트스트림이 비트스트림 파티션들로 분할되는 경우에는 파티션 유닛) 가 하나 보다 많은 픽처를 포함할 수도 있고, 결과적으로, 각각의 AU 는 각각의 AU 가 단일 픽처를 포함한다는 가정에 기초하여 최대값이 계산되었던 더 많은 디코딩 유닛들을 포함할 수도 있다. 따라서, 픽처 타이밍 SEI 메시지에 제공된 제약은 단일의 AU 에서의 디코딩 유닛들의 최대 수를 표시하는 변수의 값이 1 내지 (AU 에서의 모든 픽처들 내부에 맞추어질 수 있는 CTB들의 수) 를 포함하는 범위에 있음을 규정하도록 수정되어야 한다. 이와 유사하게, 픽처 타이밍 SEI 메시지에 제공된 제약은 단일의 파티션 유닛에서의 디코딩 유닛들의 수를 표시하는 변수의 값이 1 내지 (파티션 유닛에서의 모든 픽처들 내부에 맞추어질 수 있는 CTB들의 수) 범위에 있음을 규정하도록 수정되어야 한다. 위의 예에서, 파티션 유닛이 2 개의 픽처들을 포함하면, 순응 비트스트림에서 픽처 타이밍 SEI 메시지에 의해 제공될 수도 있는 디코딩 유닛들의 최대 수는 200 이다.
비트레이트 및 시간적 ID 에 기초한 제약들
일부 구현들에서, 일정한 비트레이트 CPB 모델이 이용되며, 여기에서 비트스트림이 고정된 비트레이트에 도달한다. 다른 구현들에서, 가변 비트레이트 CPB 모델이 이용되며, 여기에서 비트스트림이 가변 비트레이트에 도달한다. 예를 들어, 가변 비트레이트 CPB 모델을 이용한 이러한 구현들에서, 비트스트림이 디코더측에서 수신되는 레이트는 소정 구간 동안 일정할 수도 있고/있거나 또는 또 다른 구간 동안에 제로로 될 수도 있다.
일부 기존의 코딩 방식들에서, 비트스트림 적합성 제약은 특정 디코딩 유닛의 디코딩 유닛 CPB 제거 시간의 값이 디코딩 순서에서 특정 디코딩 유닛에 선행하는 모든 디코딩 유닛들의 디코딩 유닛 CPB 제거 시간보다 더 크다고 특정한다. 이러한 코딩 방식들은 일정한 비트레이트 CPB 모델을 이용하는 구현들에서만 비트스트림 적합성 제약을 적용할 수도 있다. 그러나, 이러한 비트스트림 적합성 제약은 디코딩 유닛들이 정확한 디코딩 순서로 디코딩되는 것을 보장할 수도 있다. 따라서, 이러한 비트스트림 적합성 제약은 가변 비트레이트 CPB 모델을 이용하는 구현들로 확장되어야 한다.
일부 기존의 코딩 방식들에서, 이러한 비트스트림 적합성 제약은 최저 비트스트림 파티션 내에서 디코딩 유닛들에 적용되지 않는다. 최저 비트스트림 파티션은 비트스트림의 기본 계층을 포함하고/하거나 최저 계층 ID 를 갖는 비디오 계층을 포함하는 비트스트림 파티션일 수도 있다. 이와 유사하게, 이러한 비트스트림 적합성 제약은 최저 비트스트림 파티션 내에서 디코딩 유닛들에 적용되어야 한다.
인트라 랜덤 액세스 포인트 ( Intra Random Access Point; IRAP ) 픽처들
일부의 비디오 코딩 방식들은 비트스트림의 전반에 걸쳐 다양한 랜덤 액세스 포인트 (random access point) 들을 제공할 수도 있어서, 비트스트림에서의 그 랜덤 액세스 포인트들에 선행하는 임의의 픽처들을 디코딩할 필요 없이, 비트스트림은 그 랜덤 액세스 포인트들 중의 임의의 것으로부터 시작하여 디코딩될 수도 있다. 이러한 비디오 코딩 방식들에서는, (예컨대, 랜덤 액세스 포인트를 제공하는 픽처와 동일한 액세스 유닛 내에 있는 그러한 픽처들을 포함하는) 출력 순서에서 랜덤 액세스 포인트에 후행하는 픽처들은 랜덤 액세스 포인트에 선행하는 임의의 픽처들을 이용하지 않으면서 정확하게 디코딩될 수 있다. 예를 들어, 비트스트림의 부분이 송신 동안, 또는 디코딩 동안에 손실되더라도, 디코더는 다음의 랜덤 액세스 포인트로부터 시작하여 비트스트림을 디코딩하는 것을 재개할 수 있다. 랜덤 액세스에 대한 지원은 예를 들어, 동적 스트리밍 서비스들, 탐색 동작들, 채널 스위칭 등을 용이하게 할 수도 있다.
일부의 코딩 방식들에서, 이러한 랜덤 액세스 포인트들은 인트라 랜덤 액세스 포인트 (Intra Random Access Point; IRAP) 픽처들로서 지칭되는 픽처들에 의해 제공될 수도 있다. 예를 들어, 액세스 유닛 ("auA") 내에 포함된 향상 계층 ("layerA") 에서의 (예컨대, 향상 계층 IRAP 픽처에 의해 제공된) 랜덤 액세스 포인트는 계층-특정 랜덤 액세스를 제공할 수도 있어서, layerB 내에 있으며 디코딩 순서에서 auA 에 선행하는 액세스 유닛 ("auB") 내에 포함된 랜덤 액세스 포인트 (또는 auA 내에 포함된 랜덤 액세스 포인트) 를 가지는 layerA 의 각각의 참조 계층 ("layerB") (예컨대, layerA 를 예측하기 위하여 이용되는 계층인 참조 계층) 에 대하여, (auB 에서 위치된 그러한 픽처들을 포함하는) 출력 순서에서 auB 에 후행하는 layerA 에서의 픽처들은 auB 에 선행하는 layerA 에서의 임의의 픽처들을 디코딩할 필요 없이 정확하게 디코딩 가능할 수도 있다.
IRAP 픽처들은 인트라 예측 (예컨대, 다른 픽처들을 참조하지 않으면서 코딩됨) 및/또는 인터-계층 예측을 이용하여 코딩될 수도 있고, 예를 들어, 순시적 디코더 리프레시 (instantaneous decoder refresh; IDR) 픽처들, 클린 랜덤 액세스 (clean random access; CRA) 픽처들, 및 파손 링크 액세스 (broken link access; BLA) 픽처들을 포함할 수도 있다. 비트스트림에서 IDR 픽처가 있을 때, 디코딩 순서에서 모든 IDR 픽처에 선행하는 픽처들은 IDR 픽처에 후행하는 픽처들에 의한 예측을 위하여 이용되지 않는다. 비트스트림에서 CRA 픽처가 있을 때, CRA 픽처에 후행하는 픽처들은 예측을 위하여 디코딩 순서에서 CRA 픽처에 선행하는 픽처들을 이용할 수도 있거나 이용하지 않을 수도 있다. 디코딩 순서에서 CRA 픽처에 후행하지만, 디코딩 순서에서 CRA 픽처에 선행하는 픽처들을 이용하는 그러한 픽처들은 랜덤 액세스 스킵된 선두 (random access skipped leading; RASL) 픽처들로서 지칭될 수도 있다. 디코딩 순서에서 IRAP 픽처에 후행할 수 있고 출력 순서에서 IRAP 픽처에 선행할 수 있는 또 다른 타입의 픽처는, 디코딩 순서에서 IRAP 픽처에 선행하는 임의의 픽처들에 대한 참조들을 포함하지 않을 수도 있는 랜덤 액세스 디코딩가능 선두 (random access decodable leading; RADL) 픽처이다. RASL 픽처들은 CRA 픽처에 선행하는 픽처들이 이용가능하지 않을 경우에 디코더에 의해 폐기될 수도 있다. BLA 픽처는 (예를 들어, 2개의 비트스트림들이 함께 스플라이스되고 BLA 픽처가 디코딩 순서에서 제 2 비트스트림의 제 1 픽처이기 때문에) BLA 픽처에 선행하는 픽처들이 디코더에 이용불가능할 수도 있다고, 디코더에게 표시한다. IRAP 픽처인 (예컨대, 0 의 계층 ID 값을 가지는) 기본 계층 픽처를 포함하는 액세스 유닛 (예를 들어, 다수의 계층들에 걸쳐서 동일한 출력 시간과 연관되는 모든 코딩된 픽처들로 이루어지는 픽처들의 그룹) 은 IRAP 액세스 유닛으로서 지칭될 수도 있다.
IRAP 픽처들의 교차-계층 정렬
스케일러블 비디오 코딩의 일부 구현들에서, IRAP 픽처들은 상이한 계층들을 가로질러 정렬되도록 (예컨대, 동일한 액세스 유닛에서 포함됨) 요구되지 않을 수도 있다. 예를 들어, IRAP 픽처들이 정렬되도록 요구되었을 경우, 적어도 하나의 IRAP 픽처를 포함하는 임의의 액세스 유닛은 IRAP 픽처들을 오직 포함할 것이다. 다른 한편으로, IRAP 픽처들이 정렬되도록 요구되지 않았을 경우, 단일 액세스 유닛에서는, (예컨대, 제 1 계층에서의) 하나의 픽처는 IRAP 픽처일 수도 있고, (예컨대, 제 2 계층에서의) 또 다른 픽처는 비-IRAP 픽처일 수도 있다. 비트스트림에서 이러한 비-정렬된 (non-aligned) IRAP 픽처들을 가지는 것은 일부의 장점들을 제공할 수도 있다. 예를 들어, 2-계층 비트스트림에서, 향상 계층에서보다 기본 계층에서 더 많은 IRAP 픽처들이 있을 경우, 브로드캐스트 및 멀티캐스트 애플리케이션들에서는, 낮은 튠-인 (tune-in) 지연 및 높은 코딩 효율이 달성될 수 있다.
스플라이스 포인트를 포함하는 비트스트림
도 6 을 참조하여 보면, 스플라이스 포인트를 갖는 예시적인 비트스트림이 설명된다. 도 6 은 비트스트림들 (610 및 620) 을 스플라이싱하는 것에 의해 생성된 멀티-계층 비트스트림 (600) 을 나타낸다. 비트스트림 (610) 은 강화 계층 (EL)(610A) 및 기본 계층 (BL)(610B) 을 포함하고, 비트스트림 (620) 은 EL (620A) 및 BL (620B) 을 포함한다. EL (610A) 은 EL 픽처 (612A) 를 포함하고, BL (610B) 은 BL 픽처 (612B) 를 포함한다. EL (620A) 은 EL 픽처들 (622A, 624A 및 626A) 을 포함하고, BL (620B) 은 BL 픽처들 (622B, 624B, 및 626B) 을 포함한다. 다중-계층 비트스트림 (600) 은 액세스 유닛들 (AU들)(630-660) 을 더 포함한다. AU (630) 는 EL 픽처 (612A) 및 BL 픽처 (612B) 를 포함하고, AU (640) 는 EL 픽처 (622A) 및 BL 픽처 (622B) 를 포함하고, AU (650) 는 EL 픽처 (624A) 및 BL 픽처 (624B) 를 포함하고, AU (660) 는 EL 픽처 (626A) 및 BL 픽처 (626B) 를 포함한다. 도 6 의 예에서, BL 픽처 (622B) 는 IRAP 픽처이고, AU (640) 에서의 대응하는 EL 픽처 (622A) 는 트레일링 픽처 (예를 들어, 비-IRAP 픽처) 이고, 결과적으로, AU (640) 는 비정렬된 IRAP AU 이다. 또한, AU (640) 가 스플라이스 포인트 (670) 에 바로 후속하는 액세스 유닛임을 주지해야 한다.
도 6 의 예는 2 개의 상이한 비트스트림들이 서로 결합되는 경우를 예시하고 있지만, 일부 실시형태들에서는 비트스트림의 일부분이 제거될 때 스플라이스 포인트가 존재할 수도 있다. 예를 들어, 비트스트림은 부분들 A, B, 및 C 를 갖고, 부분 B 는 부분들 A 와 C 사이에 있다. 부분 B 가 비트스트림으로부터 제거되면, 나머지 부분들 (A 및 C) 이 서로 결합될 수 있고, 이들이 서로 결합된 포인트는 스플라이스 포인트로서 지칭될 수도 있다. 보다 일반적으로, 본 출원에서 논의된 스플라이스 포인트는 하나 이상의 스플라이싱된 또는 도출된 파라미터들 또는 플래그들이 미리 정해진 값들을 가질 때 존재하도록 예정될 수도 있다. 예를 들어, 스플라이스 포인트가 특정 로케이션에 존재한다는 특정 표시를 수신함이 없이, 디코더는 플래그의 값 (예를 들어, 1 로 설정되면 교차-계층 랜덤 액세스 스킵 픽처들이 출력되어야 하지 않음을 표시하고, 0 으로 설정되면, 교차 계층 랜덤 액세스 스킵 픽처들이 출력되어야 함을 표시하는 NoClrasOutputFlag) 을 결정할 수도 있고, 플래그의 값에 기초하여 본 출원에 설명된 하나 이상의 기법들을 수행할 수도 있다.
POC
일부 비디오 코딩 방식들에서, POC 는 원하는 픽처들이 출력되는 상대적 순서의 트랙을 유지하는데 이용될 수도 있다. 이 값은 매우 큰 수 (예를 들어, 32 비트들) 일 수도 있고, 각각의 슬라이스 헤더는 슬라이스와 연관되는 픽처의 POC 를 포함할 수도 있다. 따라서, 일부 구현들에서, POC 의 최하위 비트들 (least significant bits; LSB) 만이 비트스트림에서 시그널링되고, POC 의 최상위 비트들 (most significant bits; MSB) 은 POC 도출 프로세스에 기초하여 계산된다. 예를 들어, 비트들을 절감하기 위하여, LSB 는 슬라이스 헤더에서 시그널링될 수도 있고, MSB 는, 현재 픽처의 NAL 유닛 타입 그리고, (i) RASL 또는 RADL 픽처들이 아니고, (ii) 폐기가능한 픽처들 (예를 들어, 어떠한 다른 픽처들도 이 픽처들에 의존하지 않아, 이에 의해 대역폭 제약들을 충족하도록 이 픽처들을 누락시키는 것이 허용됨을 표시하는 "폐기가능" 으로서 마킹되는 픽처들) 이 아니고, (iii) 서브-계층 비-참조 픽처들 (예를 들어, 동일한 시간적 서브-계층 또는 동일 계층에서 다른 픽처들에 의한 참조용으로 이용되지 않는 픽처들) 이 아니고, 그리고 (iv) 시간적 ID (예를 들어, 시간적 서브-계층 ID) 값이 0 과 동일한, 디코딩 순서에서의 하나 이상의 이전 픽처들의 MSB 및 LSB 에 기초하여 인코더 또는 디코더에 의해 연산될 수도 있다.
LSB 만이 비트스트림에 제공되는 경우에는, DPB 에서의 어떠한 디코딩 픽처들의 POC 값들도 MSB 의 단위 값 또는 "사이클" 보다 더 크게 분리되지 않는 것을 보장하도록 비트스트림 적합성 제약이 제공될 수도 있다. 예를 들어, DPB 가 1 과 257 의 POC 값들을 갖는 픽처들을 포함하고 LSB 가 8 비트들로 표현되면, 2 개의 픽처들은 이들의 POC 값들에 기초하여 출력 순서에서 하나의 픽처가 다른 픽처에 선행해야 할 때 동일한 LSB 값 (예를 들어, 1) 을 갖는 것으로 속여질 수도 있다. 따라서, 일부 실시형태들에서, 비트스트림 적합성 제약은 DPB 에서 어떠한 2 개의 픽처들도 2 로 나누어진 사이클 길이보다 더 크게 차이나는 POC 값을 갖지 않아야 한다고 규정할 수도 있다. 예를 들어, 이러한 픽처들은 (i) 현재 픽처; (ii) 0 과 동일한 TemporalId 값을 갖지만, RASL 픽처, RADL 픽처 또는 서브-계층 비-참조 픽처가 아닌 디코딩 순서에서의 이전 픽처; (iii) 현재 픽처의 RPS 에서의 단기 참조 픽처들; 및 (iv) 1 과 동일한 PicOutputFlag 값을 갖고 디코딩 순서에서 현재 픽처에 선행하는 픽처들을 포함할 수도 있다. 멀티-계층의 경우에, 이 비트스트림 적합성 제약은 각각의 서브-DPB 에 적용된다. 예를 들어, DPB 는 다수의 서브-DPB 를 포함할 수도 있고, 각각의 서브-DPB 는 단일 계층에서 픽처들을 저장한다. 이러한 경우에, 비트스트림 적합성 제약은 서브-DPB 에서의 디코딩된 픽처들의 POC 값들이 특정 값 보다 더 크게 (예를 들어, 사이클 길이보다 더 크게, 또는 2 로 나누어진 사이클 길이보다 더 크게) 분리되지 않아야 한다고 규정하도록 수정되어야 한다.
일부 실시형태들에서, 제약은 단일 CVS 로 제한된다 (예를 들어, 다수의 CVS들을 따라 적용되지 않는다). 일부 실시형태들에서, 제약은 1 과 동일한 NoRaslOutputFlag 값을 갖는 IRAP 픽처이거나, 또는 0 과 동일한 nuh_layer_id 값을 갖고 1 과 동일한 NoClrasOutputFlag 값을 갖는 IRAP 픽처에 후속하는 0 보다 큰 nuh_layer_id 를 갖는 현재 계층의 제 1 픽처인 현재 픽처를 따라 적용되지 않는다. 다시 말하면, 각각의 서브-DPB 에 적용되는 위의 리스트에서의 픽처들의 최대 및 최소 POC 값들 사이의 차이는, 현재 픽처가 (i) 1 과 동일한 NoRaslOutputFlag 값을 갖는 IRAP 픽처가 아니거나 또는 (ii) 0 과 동일한 nuh_layer_id 값을 갖고 1 과 동일한 NoClrasOutputFlag 값을 갖는 IRAP 픽처에 후속하는 0 보다 큰 nuh_layer_id 를 갖는 현재 계층의 제 1 픽처가 아니라고 코더가 결정하는 경우에만 MaxPicOrderCntLsb / 2 미만으로 제약된다. 조건이 충족되지 않는다고 코더가 결정하면, 코더는 비트스트림 적합성 제약을 체크하는 것을 보류할 수도 있다. 대안으로서, 현재 픽처가 1 과 동일한 NoRaslOutputFlag 값을 갖는 IRAP 픽처가 아니고 그리고 POC MSB 값이 시그널링되지 않거나 또는 0 과 동일한 nuh_layer_id 값을 갖고 1 과 동일한 NoClrasOutputFlag 값을 갖는 IRAP 픽처에 후속하는 0 보다 큰 nuh_layer_id 를 갖는 현재 계층의 제 1 픽처가 아닐 때에만 위의 비트스트림 적합성 제약이 적용되지 않을 수도 있다.
예시적인 DPB POC 값 프로세싱
도 7 을 참조하여 보면, 비트스트림 적합성 제약이 충족되는지의 여부를 결정하기 위한 예시적인 루틴이 설명될 것이다. 도 7 은 본 개시물의 일 실시형태에 따른, 비디오 정보를 코딩하는 방법 (700) 을 예시하는 플로우 차트이다. 도 7 에 예시된 단계들은 인코더 (예를 들어, 도 2a 또는 도 2b 에 도시된 바와 같은 비디오 인코더), 디코더 (예를 들어, 도 3a 또는 도 3b 에 도시된 바와 같은 비디오 디코더) 또는 임의의 다른 컴포넌트에 의해 수행될 수도 있다. 편의상, 방법 (700) 은 인코더, 디코더 또는 다른 컴포넌트일 수도 있는 코더에 의해 수행되는 것으로서 설명된다.
방법 (700) 은 블록 701 에서 시작한다. 블록 705 에서, 코더는 현재 AU 가 제 1 계층과 연관되는 조건을 충족하는지의 여부를 결정한다. 예를 들어, 코더는 현재 AU 에서의 현재 픽처가, 디코딩 순서에서 제 1 픽처에 후속하지만 디코딩 순서에서 제 1 픽처에 선행하는 픽처를 이용하는 어떠한 픽처도 출력되지 않음을 표시하는 플래그 (예를 들어, 1 과 동일한 NoRaslOutputFlag 값) 와 연관되는 IRAP 픽처인지의 여부를 결정하는 것에 의해 이러한 결정을 행할 수도 있다. 다른 예에서, 코더는 제 1 픽처와 연관되는 플래그 또는 신택스 엘리먼트를 프로세싱하는 것에 의해 이러한 결정을 행할 수도 있으며, 제 2 픽처는 최저 계층 ID (0 과 동일한 nuh_layer_id 값) 를 갖는 기본 계층에 있다. 이러한 예에서, 제 2 픽처는 현재 AU 에 바로 선행하는 AU 에 있을 수도 있다. 플래그 또는 신택스 엘리먼트는 NoClrasOutputFlag 일 수도 있으며, 이는 1 로 설정되면 교차-계층 랜덤 액세스 스킵 픽처들이 출력되어야 하지 않음을 표시할 수도 있고, 0 으로 설정되면, 교차 계층 랜덤 액세스 스킵 픽처들이 출력되어야 함을 표시한다. 이러한 예에서, 1 의 플래그 또는 신택스 엘리먼트 값은 픽처가 스플라이스 포인트에 바로 후속하는 액세스 유닛에 있음을 표시할 수도 있고, 0 의 플래그 또는 신택스 엘리먼트 값은 픽처가 스플라이스 포인트에 바로 후속하는 액세스 유닛에 있지 않음을 표시할 수도 있다. 일부 실시형태들에서, 플래그 또는 신택스 엘리먼트는 (i) 제 2 픽처가 비트스트림에서 제 1 픽처인지의 여부 (예를 들어, 비트스트림에서 다른 픽처들 앞에 나타나는지의 여부), (ii) 제 2 픽처가 디코딩 순서에서 SmallestLayerId 값 또는 0 과 동일한 nuh_layer_id 를 갖는 시퀀스 NAL 유닛의 끝을 포함하는 액세스 유닛에 후속하는 제 1 액세스 유닛에 포함되는지의 여부, (iii) 제 2 픽처가 1 과 동일한 HandleCraAsBlaFlag 값을 갖는 BLA 픽처 또는 CRA 픽처인지의 여부, 또는 (iv) 제 2 픽처가 1 과 동일한 cross_layer_bla_flag 값을 갖는 IDR 픽처인지의 여부 중 하나를 표시할 수도 있다.
현재 AU 가 조건을 충족하지 않는다고 코더가 결정하면, 방법 (700) 은 블록 710 으로 진행한다. 현재 AU 가 조건을 충족한다고 코더가 결정하면, 방법 (700) 은 블록 715 로 진행한다. 블록 710 에서, 코더는 DPB 에서의 픽처들의 최고 POC 와 최저 POC 사이의 차이가 임계값 미만인지의 여부를 결정한다. 예를 들어, 이러한 픽처들은 (i) 현재 픽처; (ii) 0 과 동일한 TemporalId 값을 갖지만, RASL 픽처, RADL 픽처 또는 서브-계층 비-참조 픽처가 아닌 디코딩 순서에서의 이전 픽처; (iii) 현재 픽처의 RPS 에서의 단기 참조 픽처들; 및/또는 (iv) 1 과 동일한 PicOutputFlag 값을 갖고 디코딩 순서에서 현재 픽처에 선행하고 출력 순서에서 현재 픽처에 후속하는 픽처들을 포함할 수도 있다. 블록 715 에서, 코더는 DPB 에서의 픽처들의 최고 POC 와 최저 POC 사이의 차이가 임계값 미만인지의 여부를 결정하는 것을 보류한다. 예를 들어, 비트스트림 적합성 제약은 스플라이스 포인트를 가로지르는 픽처들에 적용되지 않는다. 다른 예에서, 비트스트림 적합성 제약은 1 과 동일한 NoRaslOutputFlag 값을 갖는 IRAP 픽처이거나, 또는 0 과 동일한 nuh_layer_id 값을 갖고 1 과 동일한 NoClrasOutputFlag 값을 갖는 IRAP 픽처에 후속하는 0 보다 큰 nuh_layer_id 를 갖는 현재 계층의 제 1 픽처인 현재 픽처에 적용되지 않는다. 블록 720 에서, 코더는 비트스트림에서의 현재 AU 와 연관되는 신택스 엘리먼트들을 코딩 (예를 들어, 인코딩 또는 디코딩) 한다. 방법 (700) 은 725 에서 종료한다.
위에 논의된 바와 같이, 도 2a 의 비디오 인코더 (20), 도 2b 의 비디오 인코더 (23), 도 3a 의 비디오 디코더 (30), 또는 비디오 3b 의 비디오 디코더 (33) 의 하나 이상의 컴포넌트들은 본 개시물에 논의된 기법들의 어느 것, 이를 테면, 현재 AU 가 조건을 충족하는지의 여부를 결정하는 것, DPB 에서의 픽처들의 최고 POC 와 최저 POC 사이의 차이가 임계값 미만인지의 여부를 결정하는 것, 그리고 비트스트림에서의 현재 액세스 유닛과 연관되는 신택스 엘리먼트들을 코딩하는 것을 구현하는데 이용될 수도 있다.
POC 리셋
일부 구현들에서, 비트스트림에 특정 타입들의 픽처들이 나타나면 언제든지, POC 의 값은 리셋될 수도 있다 (예를 들어, 제로로 설정, 비트스트림에서 시그널링되거나 비트스트림에 포함된 정보로부터 도출되는 일정 값으로 설정된다). 예를 들어, 특정의 랜덤 액세스 포인트 픽처들이 비트스트림에 나타날 때, POC 는 리셋될 수도 있다. 특정의 픽처의 POC 가 리셋될 때, 디코딩 순서에서 특정의 픽처에 선행하는 임의의 픽처들의 POC들이 예를 들어, 리셋되어 ?르 픽처들이 출력되거나 디스플레이되어야 하는 상대적 순서가 유지될 수도 있다. 또한, 각각이 특정의 POC 값과 연관될 수도 있는 디코딩된 픽처들은 DPB 로부터 이후에 제거될 수도 있다.
POC 리셋의 예
도 8 내지 도 11 을 참조하여, POC 값들 (LSB 및 MSB) 을 리셋하는 예시적인 프로세스들이 설명될 것이다. 위에 설명된 바와 같이, 일부 코딩 방식들에서, 특정의 적합성 제약들은 단일의 AU 에서의 모든 코딩된 픽처들의 POC 가 동일해야 한다고 규정할 수도 있다. POC 값들의 적절한 리셋들이 없으면, 비트스트림에서의 비정렬된 IRAP AU 들이 이러한 적합성 제약들을 어기는 POC 값들을 생성할 수도 있다.
도 8 은 향상 계층 (EL)(810) 및 기본 계층 (BL)(820) 을 포함하는 멀티-계층 비트스트림 (800) 을 도시한다. EL (810) 은 EL 픽처들 (812-818) 을 포함하고, BL (820) 은 BL 픽처들 (822-828) 을 포함한다. 멀티-계층 비트스트림 (800) 은 액세스 유닛들 (AU들)(830-860) 을 더 포함한다. AU (830) 는 EL 픽처 (812) 및 BL 픽처 (822) 를 포함하고, AU (840) 는 EL 픽처 (814) 및 BL 픽처 (824) 를 포함하고, AU (850) 는 EL 픽처 (816) 및 BL 픽처 (826) 를 포함하고, AU (860) 는 EL 픽처 (818) 및 BL 픽처 (828) 를 포함한다. 도 8 의 예에서, BL 픽처 (814) 는 IDR 픽처이고, AU (840) 에서의 대응하는 BL 픽처 (824) 는 트레일링 픽처 (예를 들어, 비-IRAP 픽처) 이고, 결과적으로, AU (840) 는 비-정렬된 IRAP AU 이다. 일부 실시형태들에서, 픽처가 기본 계층에 있지 않은 IDR 픽처이면 MSB 리셋이 주어진 픽처에서 수행된다. 이러한 IDR 픽처는 비-제로 POC LSB 값을 가질 수도 있다.
도 9 는 도 8 의 멀티-계층 비트스트림과 연계하여 시그널링 또는 도출될 수도 있는 POC 값들을 예시하는 테이블 (900) 을 나타낸다. 도 9 에 도시된 바와 같이, EL (810) 에서의 POC 의 MSB 는 EL 픽처 (814) 에서 리셋되는 한편, BL (820) 에서의 POC 의 MSB 는 리셋되지 않는다. 따라서, 리셋이 BL (820) 에서의 비-정렬된 IRAP AU (840) 에서의 BL 픽처 (824) 에서 수행되지 않으면, AU들 (840-860) 에서의 BL 픽처들 및 EL 픽처들의 POC 값들은 적합성 제약에 의해 규정되는 바와 같이 매칭하지 (동등하게 되지) 않는다. 리셋이 있는 POC 값과 리셋이 없는 POC 값들에서의 차이가 도 9 에서 굵은 글자로 부각되어 있다.
도 10 은 향상 계층 (EL)(1010) 및 기본 계층 (BL)(1020) 을 포함하는 멀티-계층 비트스트림 (1000) 을 도시한다. EL (1010) 은 EL 픽처들 (1012-1018) 을 포함하고, BL (1020) 은 BL 픽처들 (1022-1028) 을 포함한다. 멀티-계층 비트스트림 (1000) 은 액세스 유닛들 (AU들)(1030-1060) 을 더 포함한다. AU (1030) 는 EL 픽처 (1012) 및 BL 픽처 (1022) 를 포함하고, AU (1040) 는 EL 픽처 (1014) 및 BL 픽처 (1024) 를 포함하고, AU (1050) 는 EL 픽처 (1016) 및 BL 픽처 (1026) 를 포함하고, AU (1060) 는 EL 픽처 (1018) 및 BL 픽처 (1028) 를 포함한다. 도 10 의 예에서, BL 픽처 (1024) 는 IDR 픽처이고, AU (1040) 에서의 대응하는 EL 픽처 (1014) 는 트레일링 픽처 (예를 들어, 비-IRAP 픽처) 이고, 결과적으로, AU (1040) 는 비-정렬된 IRAP AU 이다. 일부 실시형태들에서, 픽처가 기본 계층에 있는 IDR 픽처이면 MSB 리셋 및 LSB 리셋이 주어진 픽처에 대해 수행된다. 예를 들어, 비트스트림은 이러한 BL IDR 픽처의 POC MSB 및 POC LSB 가 리셋되어야 한다는 표시를 포함할 수도 있다. 대안으로서, 디코더는 POC 리셋이 수행되어야 한다는 비트스트림에서의 어떠한 표시도 없이 BL IDR 픽처의 POC MSB 및 POC LSB 의 리셋을 수행할 수도 있다.
도 11 은 도 10 의 멀티-계층 비트스트림 (1000) 과 연계하여 시그널링 또는 도출될 수도 있는 POC 값들을 예시하는 테이블 (1100) 을 나타낸다. 도 11 에 도시된 바와 같이, BL (1020) 에서의 POC 의 MSB 및 LSB 는 BL 픽처 (1024) 에서 리셋되는 한편, EL 픽처 (1014) 에서는 POC 의 MSB 도 LSB 도 리셋되지 않는다. 따라서, POC 의 MSB 및 LSB 의 리셋이 EL (1010) 에서의 비-정렬된 IRAP AU (1040) 에서의 EL 픽처 (1014) 에서 수행되지 않으면, AU들 (1040-1060) 에서의 BL 픽처들 및 EL 픽처들의 POC 값들은 적합성 제약에 의해 규정되는 바와 같이 매칭하지 않는다. 리셋이 있는 POC 값과 리셋이 없는 POC 값들에서의 차이가 도 11 에서 굵은 글자로 부각되어 있다.
본원에서 설명된 실시형태들은 도 8 및 도 10 에 예시된 예시적인 비트스트림 구성들로 제한되지 않고, 본원에서 설명된 기법들은 임의의 수의 계층들, 액세스 유닛들 및 픽처들을 갖는 임의의 멀티-계층 비트스트림으로 확장될 수도 있다. 또한, 도 8 내지 도 11 에 예시된 예들에서, POC 의 LSB 는 7비트들을 이용하여 표현된다. 그러나, 본원에 설명된 기법들은 임의의 형태의 POC 값 표현을 갖는 시나리오들로 확장될 수도 있다.
POC 리셋 또는 DPB 로부터의 제거의 결과
일부 구현들에서, 비트스트림 적합성 제약은 코딩된 비디오 시퀀스 (coded video sequence; CVS) 내의 2 개의 픽처들 m 및 n 에 대해, DpbOutputTime[ m ] 이 DpbOutputTime[ n ] 보다 크고 픽처 m 의 PicOrderCntVal 이 픽처 n 의 PicOrderCntVal 보다 또한 더 크다고 규정한다. 그러나, 이러한 제약이 충족되는지의 여부는, 픽처들의 PicOrderCntVal 의 어떤 값이 제약을 테스트하는데 이용되어야 하는지를 제약이 규정하지 않기 때문에 픽처 m 또는 픽처 n 또는 이들 사이의 픽처의 PicOrderCntVal 가 리셋되지 않았다면 불명료하게 된다. 또한, 테스트되어야 하는 픽처들 중 하나가 테스트 중인 시간에 DPB 로부터 제거되어야 하면, 비트스트림 적합성 제약이 어떻게 충족되어야 하는지가 불명료하게 된다. 또한, PicOrderCntVal 의 일부 제약들은 POC 체인이 심지어 CVS 바운더리를 따라 향상 계층들에서 연속할 수도 있기 때문에 심지어 코딩된 비디오 시퀀스를 따라서도 적용가능해야 한다. 예를 들어, 주어진 AU 는 기본 계층에서 IDR 픽처 그리고 향상 계층에서 비-IRAP 픽처를 포함할 수도 있다. 기본 계층에서의 IDR 픽처가 기본 계층에서의 POC 체인을 깨트리지만, 향상 계층에서의 비-IRAP 픽처가 향상 계층에서의 POC 체인을 깨트리지 않는다 (비-IRAP픽처 또는 디코딩 순서에서 비-IRAP 픽처에 후속하는 다른 향상 계층 픽처들을 예측하기 위하여 디코딩 순서에서 주어진 AU 에 선행하는 향상 계층 픽처들을 이용하는 것이 바람직할 수도 있다).
일부 실시형태들에서, DpbOutputTime 및 PicOrderCntVal 에 대한 제약은 다음과 같이 업데이트될 수도 있다: 1 과 동일하고 소정 계층 (layerA) 에 속하는 NoRaslOutputFlag 를 갖는 IRAP 픽처라 둔다. 디코딩 순서에서 picA 에 후속하고 0 과 동일한 nuh_layer_id 를 갖고 1 과 동일한 NoClrasOutputFlag 를 갖는 IRAP 를 포함하는 제 1 액세스 유닛, 및 디코딩 순서에서 picA 에 후속하고 layerA 에서 1 과 동일한 NoRaslOutputFlag 를 갖는 IRAP 를 포함하는 제 1 액세스 유닛의 auB 를 디코딩 순서에서 가장 이른 것이라 한다. picA 이거나 또는 디코딩 순서에서 picA 에 후속하고 디코딩 순서에서 auB 에 선행하는 액세스 유닛들 m 및 n 에 각각 포함된 계층 (layerA) 에서의 임의의 2 개의 픽처들 (picM 및 picN) 에 대해, DpbOutputTime[ m ] 은 DpbOutputTime[ n ] 보다 더 크고, PicOrderCntVal( picM ) 는 PicOrderCntVal( picN ) 보다 더 크며, 여기에서, PicOrderCnt( picM ) 및 PicOrderCnt( picN ) 는 디코딩 순서에서 picM 및 picN 중 뒤에 오는 것의 픽처 오더 카운트에 대한 디코딩 프로세스의 적용 직후에 picM 및 picN 의 PicOrderCntVal 값들이다. 예를 들어, 비트스트림 적합성 제약은 나중 시간에서가 아닌 후자의 픽처가 디코딩된 직후에만 테스트될 수도 있다. 일부 실시형태들에서, picM 은 디코딩 순서에서 picN 에 선행한다. 다른 실시형태들에서, picN 는 디코딩 순서에서 picM 을 선행한다.
연속하는 픽처들의 출력 시간
일부 구현들에서, 비트스트림 적합성 제약 (예를 들어, DpbOutputTime[ ] 또는 각각의 픽처에 대해 도출되는 다른 변수들) 은 출력 픽처들의 실제 프레임 레이트가 규정된 최대 프레임 레이트 (예를 들어, 300 fps) 를 초과하지 않는 것을 보장하기 위하여, 연속하는 픽처들의 출력 시간 (예를 들어, 픽처가 DPB 로부터 제거될 때) 의 하한값을 규정한다. 그러나, 멀티-계층 비트스트림은 동일한 출력 시간에 (예를 들어, 단일의 AU 에서) 대응하는 하나 보다 많은 픽처를 포함하는 것이 필요할 수도 있다. 따라서, 단일-계층의 경우의 비트스트림 적합성 제약이 멀티-계층의 경우에 적용되었다면, 각각의 AU 는 원하지 않을 수도 있는 단일 픽처만을 포함할 수도 있다. 따라서, 출력 시간 제약은 여러 다른 AU들에서의 픽처에 적용되어야 한다.
다른 고려요건들
본원에서 개시된 정보 및 신호들은 다양한 상이한 기술들 및 기법들 중의 임의의 것을 이용하여 표현될 수도 있다. 예를 들어, 상기 설명의 전반에 걸쳐 참조될 수도 있는 데이터, 명령들, 커맨드 (command) 들, 정보, 신호들, 비트들, 심볼들, 및 칩들은 전압들, 전류들, 전자기파들, 자기장들 또는 입자들, 광학 필드들 또는 입자들, 또는 그 임의의 조합에 의해 표현될 수도 있다.
본원에서 개시된 실시형태들과 관련하여 설명된 다양한 예시적인 논리적 블록들, 모듈들, 회로들, 및 알고리즘 단계들은 전자 하드웨어, 컴퓨터 소프트웨어, 또는 양자의 조합들로서 구현될 수도 있다. 하드웨어 및 소프트웨어의 이 교환가능성을 명확하게 예시하기 위하여, 다양한 예시적인 컴포넌트들, 블록들, 모듈들, 회로들, 및 단계들은 일반적으로 그 기능성의 측면에서 위에서 설명되었다. 이러한 기능성이 하드웨어로서 구현되는지 또는 소프트웨어로서 구현되는지는 특정한 애플리케이션과, 전체적인 시스템에 부과된 설계 제약들에 종속된다. 숙련된 기술자들은 각각의 특별한 애플리케이션을 위한 다양한 방법들로 설명된 기능성을 구현할 수도 있지만, 이러한 구현 판정들은 본 발명의 범위로부터의 이탈을 야기시키는 것으로 해석되지 않아야 한다.
본원에서 설명된 기법들은 하드웨어, 소프트웨어, 펌웨어, 또는 그 임의의 조합으로 구현될 수도 있다. 이러한 기법들은 범용 컴퓨터들, 무선 통신 디바이스 핸드셋들, 또는 무선 통신 디바이스 핸드셋들 및 다른 디바이스들에서의 애플리케이션을 포함하는 다수의 용도들을 가지는 집적 회로 디바이스들과 같은 다양한 디바이스들 중의 임의의 것에서 구현될 수도 있다. 모듈들 또는 컴포넌트들로서 설명된 임의의 특징들은 집적된 로직 디바이스에서 함께, 또는 개별적이지만 상호 동작가능한 로직 디바이스들로서 별도로 구현될 수도 있다. 소프트웨어로 구현될 경우, 기법들은, 실행될 때, 위에서 설명된 방법들 중의 하나 이상을 수행하는 명령들을 포함하는 프로그램 코드를 포함하는 컴퓨터 판독가능 저장 매체에 의해 적어도 부분적으로 실현될 수도 있다. 컴퓨터 판독가능 데이터 저장 매체는 패키징 재료들을 포함할 수도 있는 컴퓨터 프로그램 제품의 일부를 형성할 수도 있다. 컴퓨터 판독가능 매체는 동기식 랜덤 액세스 메모리 (synchronous dynamic random access memory; SDRAM) 와 같은 랜덤 액세스 메모리 (random access memory; RAM), 판독-전용 메모리 (read-only memory; ROM), 비-휘발성 랜덤 액세스 메모리 (non-volatile random access memory; NVRAM), 전기적 소거가능 프로그래밍가능 판독-전용 메모리 (electrically erasable programmable read-only memory; EEPROM), 플래시 메모리, 자기 또는 광학 데이터 저장 매체들 등과 같은 메모리 또는 데이터 저장 매체들을 포함할 수도 있다. 추가적으로 또는 대안적으로, 기법들은 전파된 신호들 또는 파 (wave) 들과 같이, 명령들 또는 데이터 구조들의 형태로 프로그램 코드를 반송하거나 통신하며 컴퓨터에 의해 액세스, 판독, 및/또는 실행될 수 있는 컴퓨터 판독가능 통신 매체에 의해 적어도 부분적으로 실현될 수도 있다.
프로그램 코드는, 하나 이상의 DSP들, 범용 마이크로프로세서들, ASIC들, FPGA들, 또는 다른 등가의 집적 또는 개별 로직 회로부와 같은 하나 이상의 프로세서들을 포함할 수도 있는 프로세서에 의해 실행될 수도 있다. 이러한 프로세서는 본 개시에서 설명된 기법들 중의 임의의 것을 수행하도록 구성될 수도 있다. 범용 프로세서는 마이크로프로세서일 수도 있지만, 대안적으로, 프로세서는 임의의 기존의 프로세서, 제어기, 마이크로제어기, 또는 상태 머신일 수도 있다. 프로세서는 또한, 컴퓨팅 디바이스들의 조합, 예컨대, DSP 및 마이크로프로세서, 복수의 마이크로프로세서들, DSP 코어와 함께 하나 이상의 마이크로프로세서들, 또는 임의의 다른 이러한 구성의 조합으로서 구현될 수도 있다. 따라서, 본원에서 이용된 바와 같은 용어 "프로세서" 는 상기한 구조, 상기 구조의 임의의 조합, 또는 본원에서 설명된 기법들의 구현을 위해 적당한 임의의 다른 구조 또는 장치 중의 임의의 것을 지칭할 수도 있다. 게다가, 일부의 양태들에서, 본원에서 설명된 기능성은, 인코딩 및 디코딩을 위해 구성되거나, 조합된 비디오 인코더-디코더 (combined video encoder-decoder; CODEC) 내에 편입된 전용 소프트웨어 모듈들 또는 하드웨어 모듈들 내에서 제공될 수도 있다. 또한, 기법들은 하나 이상의 회로들 또는 로직 엘리먼트들에서 완전히 구현될 수 있다.
이 개시물의 기법들은 무선 핸드셋 (wireless handset), 집적 회로 (integrated circuit; IC) 또는 IC 들의 세트 (예를 들어, 칩셋) 를 포함하는 광범위한 디바이스들 또는 장치들에서 구현될 수도 있다. 다양한 컴포넌트들, 모듈들, 또는 유닛들은 개시된 기법들을 수행하도록 구성된 디바이스들의 기능적 양태들을 강조하기 위하여 이 개시물에서 설명되어 있지만, 상이한 하드웨어 유닛들에 의한 실현을 반드시 요구하지는 않는다. 오히려, 위에서 설명된 바와 같이, 다양한 유닛들은 코덱 하드웨어 유닛 내에 조합될 수도 있거나, 적당한 소프트웨어 및/또는 펌웨어와 함께, 위에서 설명된 바와 같은 하나 이상의 프로세서들을 포함하는 상호동작하는 하드웨어 유닛들의 집합에 의해 제공될 수도 있다.
본 발명의 다양한 실시형태들이 설명되었다. 이러한, 그리고 다른 양태들은 다음의 청구항들의 범위 내에 있다.

Claims (30)

  1. 비트스트림에서의 비디오 정보를 코딩하기 위한 장치로서,
    복수의 픽처들 중 현재 픽처를 포함하는 현재 계층 및 상기 현재 계층과는 상이한 기본 계층과 연관되는 비디오 정보를 저장하도록 구성되는 메모리; 및
    상기 메모리와 통신하는 프로세서를 포함하고,
    상기 프로세서는:
    상기 현재 픽처가, (i) 상기 기본 계층에 있고 (ii) 특정 플래그 값과 연관되는 인트라 랜덤 액세스 포인트 (intra random access point; IRAP) 픽처에 후속하는 상기 현재 계층에서의 제 1 픽처인지의 여부를 결정하고; 그리고
    상기 현재 픽처가, (i) 상기 기본 계층에 있고 (ii) 상기 특정 플래그 값과 연관되는 IRAP 픽처에 후속하는 상기 현재 계층에서의 상기 제 1 픽처가 아니라는 결정에 기초하여, 개별적인 픽처 오더 카운트들 (picture order counts; POCs) 의 최고 POC 와 상기 개별적인 POC들의 최저 POC 사이의 차이가 임계값 미만이도록 상기 복수의 픽처들의 상기 개별적인 POC들을 시그널링하도록 구성되는, 비트스트림에서의 비디오 정보를 코딩하기 위한 장치.
  2. 제 1 항에 있어서,
    상기 프로세서는 또한, 상기 현재 픽처가, 디코딩 순서에서 상기 현재 픽처에 후속하지만 디코딩 순서에서 상기 현재 픽처에 선행하는 픽처를 참조용으로 이용할 수도 있는 어떠한 픽처도 출력되지 않음을 표시하는 플래그와 연관되는 IRAP 픽처가 아니라는 결정에 기초하여 상기 최고 POC 와 상기 최저 POC 사이의 상기 차이가 상기 임계값 미만이도록 상기 개별적인 POC들을 시그널링하도록 구성되는, 비트스트림에서의 비디오 정보를 코딩하기 위한 장치.
  3. 제 1 항에 있어서,
    상기 프로세서는 또한, 상기 현재 픽처의 POC 의 최상위 비트들 (most significant bits; MSBs) 이 시그널링되지 않고, 그리고 상기 현재 픽처가, 디코딩 순서에서 상기 현재 픽처에 후속하지만 디코딩 순서에서 상기 현재 픽처에 선행하는 픽처를 참조용으로 이용할 수도 있는 어떠한 픽처도 출력되지 않음을 표시하는 플래그와 연관되는 IRAP 픽처가 아니라는 결정에 기초하여 상기 최고 POC 와 상기 최저 POC 사이의 상기 차이가 상기 임계값 미만이도록 상기 개별적인 POC들을 시그널링하도록 구성되는, 비트스트림에서의 비디오 정보를 코딩하기 위한 장치.
  4. 제 1 항에 있어서,
    상기 복수의 픽처들은 상기 현재 픽처와 동일한 액세스 유닛 (access unit; AU) 에 있지 않은 적어도 하나의 픽처를 포함하는, 비트스트림에서의 비디오 정보를 코딩하기 위한 장치.
  5. 제 1 항에 있어서,
    상기 복수의 픽처들은 디코딩 순서에서 상기 현재 픽처에 선행하고, 0 과 동일한 시간적 ID들 (temporal IDs) 의 값들을 갖고, 랜덤 액세스 스킵 리딩 (random access skipped leading; RASL) 픽처들, 랜덤 액세스 디코딩가능 리딩 (random access decodable leading; RADL) 픽처들, 또는 서브-계층 비-참조 픽처들이 아닌 하나 이상의 픽처들을 포함하는, 비트스트림에서의 비디오 정보를 코딩하기 위한 장치.
  6. 제 1 항에 있어서,
    상기 복수의 픽처들은 상기 현재 픽처의 단기 참조 픽처들을 포함하는, 비트스트림에서의 비디오 정보를 코딩하기 위한 장치.
  7. 제 1 항에 있어서,
    상기 복수의 픽처들은, 디코딩 순서에서 상기 현재 픽처에 선행하고 각각이 픽처가 출력될 것임을 표시하는 플래그와 연관되는 모든 픽처들을 포함하는, 비트스트림에서의 비디오 정보를 코딩하기 위한 장치.
  8. 제 1 항에 있어서,
    상기 프로세서는 또한, 상기 현재 픽처가, (i) 상기 기본 계층에 있고 상기 특정 플래그 값과 연관되는 상기 IRAP 픽처에 후속하는 상기 현재 계층에서의 제 1 픽처이거나, 또는 (ii) 디코딩 순서에서 상기 현재 픽처에 후속하지만 디코딩 순서에서 상기 현재 픽처에 선행하는 픽처를 참조용으로 이용할 수도 있는 어떠한 픽처도 출력되지 않음을 표시하는 플래그와 연관되는 IRAP 픽처라는 결정에 기초하여, 상기 복수의 픽처들의 상기 최고 POC 와 상기 최저 POC 사이의 상기 차이가 상기 임계값 미만인지의 여부를 결정하는 것을 보류하도록 구성되는, 비트스트림에서의 비디오 정보를 코딩하기 위한 장치.
  9. 제 1 항에 있어서,
    상기 프로세서는 또한, 디코딩 순서에서 제 5 픽처에 후속하거나 또는 상기 제 5 픽처와 동일한 액세스 유닛 (access unit; AU) 에 있고, 디코딩 순서에서 조건을 충족하는 현재 AU 에 선행하고, 그리고 디코딩 순서에서 상기 제 5 픽처에 후속하거나 또는 상기 제 5 픽처와 동일한 AU 에 있고 디코딩 순서에서 상기 현재 AU 에 선행하는 제 4 픽처의 디코딩된 픽처 버퍼 (decoded picture buffer; DPB) 출력 시간보다 더 큰 DPB 출력 시간을 갖는 제 3 픽처가, 상기 제 4 픽처의 POC 보다 더 큰 POC 를 갖는지의 여부를 결정하도록 구성되는, 비트스트림에서의 비디오 정보를 코딩하기 위한 장치.
  10. 제 9 항에 있어서,
    상기 제 3 및 제 4 픽처들은 상기 현재 계층에 속하고, 상기 제 3 픽처는 디코딩 순서에서 상기 제 4 픽처에 선행하는, 비트스트림에서의 비디오 정보를 코딩하기 위한 장치.
  11. 제 9 항에 있어서,
    상기 프로세서는 또한,
    상기 제 4 픽처를 디코딩하고; 그리고
    상기 제 4 픽처를 디코딩한 직후에, 상기 제 4 픽처의 DPB 출력 시간보다 더 큰 DPB 출력 시간을 갖는 상기 현재 계층에서의 상기 제 3 픽처가 상기 제 4 픽처의 POC 보다 더 큰 POC 를 갖는지의 여부를 결정하도록 구성되는, 비트스트림에서의 비디오 정보를 코딩하기 위한 장치.
  12. 제 9 항에 있어서,
    상기 프로세서는 또한,
    상기 제 4 픽처를 디코딩하고;
    디코딩 순서에서 상기 제 4 픽처에 후속하는 상기 현재 계층에서의 하나 이상의 다른 픽처들을 디코딩하고; 그리고
    상기 제 4 픽처의 DPB 출력 시간보다 더 큰 DPB 출력 시간을 갖는 상기 현재 계층에서의 상기 제 3 픽처가 상기 제 4 픽처의 POC 보다 더 큰 POC 를 갖는지의 여부를 결정하는 것을 보류하도록 구성되는, 비트스트림에서의 비디오 정보를 코딩하기 위한 장치.
  13. 제 1 항에 있어서,
    상기 프로세서는 또한, 상기 현재 픽처와 동일한 액세스 유닛 (AU) 에서의 제 6 픽처의 디코딩된 픽처 버퍼 (DPB) 출력 시간이 상기 현재 픽처의 DPB 출력 시간으로부터 떨어져 임계값 미만인지의 여부를 결정하는 것을 보류하도록 구성되는, 비트스트림에서의 비디오 정보를 코딩하기 위한 장치.
  14. 비트스트림에서의 비디오 정보를 코딩하기 위한 방법으로서,
    현재 AU 는 복수의 픽처들 중, 현재 계층에 있는 현재 픽처를 포함하고,
    상기 방법은,
    상기 현재 픽처가, (i) 기본 계층에 있고 (ii) 특정 플래그 값과 연관되는 인트라 랜덤 액세스 포인트 (IRAP) 픽처에 후속하는 상기 현재 계층에서의 제 1 픽처인지의 여부를 결정하는 단계로서, 상기 기본 계층은 상기 현재 계층과는 상이한, 상기 결정하는 단계;
    상기 현재 픽처가, (i) 상기 기본 계층에 있고 (ii) 상기 특정 플래그 값과 연관되는 IRAP 픽처에 후속하는 상기 현재 계층에서의 상기 제 1 픽처가 아니라는 결정에 기초하여, 개별적인 픽처 오더 카운트들 (POCs) 의 최고 POC 와 상기 개별적인 POC들의 최저 POC 사이의 차이가 임계값 미만이도록 상기 복수의 픽처들의 상기 개별적인 POC들을 시그널링하는 단계; 및
    상기 비트스트림에서 상기 현재 AU 와 연관된 신택스 엘리먼트들을 코딩하는 단계를 포함하는, 비트스트림에서의 비디오 정보를 코딩하기 위한 방법.
  15. 제 14 항에 있어서,
    상기 현재 픽처가, 디코딩 순서에서 상기 현재 픽처에 후속하지만 디코딩 순서에서 상기 현재 픽처에 선행하는 픽처를 참조용으로 이용하는 어떠한 픽처도 출력되지 않음을 표시하는 플래그와 연관되는 IRAP 픽처가 아니라는 결정에 기초하여 상기 최고 POC 와 상기 최저 POC 사이의 상기 차이가 상기 임계값 미만이도록 상기 개별적인 POC들을 시그널링하는 단계를 더 포함하는, 비트스트림에서의 비디오 정보를 코딩하기 위한 방법.
  16. 제 14 항에 있어서,
    상기 현재 픽처의 POC 의 최상위 비트들 (MSBs) 이 시그널링되지 않고, 그리고 상기 현재 픽처가, 디코딩 순서에서 상기 현재 픽처에 후속하지만 디코딩 순서에서 상기 현재 픽처에 선행하는 픽처를 참조용으로 이용할 수도 있는 어떠한 픽처도 출력되지 않음을 표시하는 플래그와 연관되는 IRAP 픽처가 아니라는 결정에 기초하여 상기 최고 POC 와 상기 최저 POC 사이의 상기 차이가 상기 임계값 미만이도록 상기 개별적인 POC들을 시그널링하는 단계를 더 포함하는, 비트스트림에서의 비디오 정보를 코딩하기 위한 방법.
  17. 제 14 항에 있어서,
    상기 복수의 픽처들은 상기 현재 픽처와 동일한 액세스 유닛 (AU) 에 있지 않은 적어도 하나의 픽처를 포함하는, 비트스트림에서의 비디오 정보를 코딩하기 위한 방법.
  18. 제 14 항에 있어서,
    상기 복수의 픽처들은 디코딩 순서에서 상기 현재 픽처에 선행하고, 0 과 동일한 시간적 ID들 (temporal IDs) 의 값들을 갖고, 랜덤 액세스 스킵 리딩 (random access skipped leading; RASL) 픽처들, 랜덤 액세스 디코딩가능 리딩 (random access decodable leading; RADL) 픽처들, 또는 서브-계층 비-참조 픽처들이 아닌 하나 이상의 픽처들을 포함하는, 비트스트림에서의 비디오 정보를 코딩하기 위한 방법.
  19. 제 14 항에 있어서,
    상기 복수의 픽처들은 상기 현재 픽처의 단기 참조 픽처들을 포함하는, 비트스트림에서의 비디오 정보를 코딩하기 위한 방법.
  20. 제 14 항에 있어서,
    상기 복수의 픽처들은, 디코딩 순서에서 상기 현재 픽처에 선행하고 각각이 픽처가 출력될 것임을 표시하는 플래그와 연관되는 모든 픽처들을 포함하는, 비트스트림에서의 비디오 정보를 코딩하기 위한 방법.
  21. 제 14 항에 있어서,
    상기 현재 픽처가, (i) 상기 기본 계층에 있고 상기 특정 플래그 값과 연관되는 IRAP 픽처에 후속하는 상기 현재 계층에서의 상기 제 1 픽처이거나, 또는 (ii) 디코딩 순서에서 상기 현재 픽처에 후속하지만 디코딩 순서에서 상기 현재 픽처에 선행하는 픽처를 참조용으로 이용할 수도 있는 어떠한 픽처도 출력되지 않음을 표시하는 플래그와 연관되는 IRAP 픽처라는 결정에 기초하여, 상기 복수의 픽처들의 상기 최고 POC 와 상기 최저 POC 사이의 상기 차이가 상기 임계값 미만인지의 여부를 결정하는 것을 보류하는 단계를 더 포함하는, 비트스트림에서의 비디오 정보를 코딩하기 위한 방법.
  22. 제 14 항에 있어서,
    디코딩 순서에서 제 5 픽처에 후속하거나 또는 상기 제 5 픽처와 동일한 액세스 유닛 (AU) 에 있고, 디코딩 순서에서 조건을 충족하는 현재 AU 에 선행하고, 그리고 디코딩 순서에서 상기 제 5 픽처에 후속하거나 또는 상기 제 5 픽처와 동일한 AU 에 있고 디코딩 순서에서 상기 현재 AU 에 선행하는 제 4 픽처의 디코딩된 픽처 버퍼 (DPB) 출력 시간보다 더 큰 DPB 출력 시간을 갖는 제 3 픽처가, 상기 제 4 픽처의 POC 보다 더 큰 POC 를 갖는지의 여부를 결정하는 단계를 더 포함하는, 비트스트림에서의 비디오 정보를 코딩하기 위한 방법.
  23. 제 22 항에 있어서,
    상기 제 3 및 제 4 픽처들은 상기 현재 계층에 속하고, 상기 제 3 픽처는 디코딩 순서에서 상기 제 4 픽처에 선행하는, 비트스트림에서의 비디오 정보를 코딩하기 위한 방법.
  24. 제 22 항에 있어서,
    상기 제 4 픽처를 디코딩하는 단계; 및
    상기 제 4 픽처를 디코딩한 직후에, 상기 제 4 픽처의 DPB 출력 시간보다 더 큰 DPB 출력 시간을 갖는 상기 현재 계층에서의 상기 제 3 픽처가 상기 제 4 픽처의 POC 보다 더 큰 POC 를 갖는지의 여부를 결정하는 단계를 더 포함하는, 비트스트림에서의 비디오 정보를 코딩하기 위한 방법.
  25. 제 22 항에 있어서,
    상기 제 4 픽처를 디코딩하는 단계;
    디코딩 순서에서 상기 제 4 픽처에 후속하는 상기 현재 계층에서의 하나 이상의 다른 픽처들을 디코딩하는 단계; 및
    상기 제 4 픽처의 DPB 출력 시간보다 더 큰 DPB 출력 시간을 갖는 상기 현재 계층에서의 상기 제 3 픽처가 상기 제 4 픽처의 POC 보다 더 큰 POC 를 갖는지의 여부를 결정하는 것을 보류하는 단계를 더 포함하는, 비트스트림에서의 비디오 정보를 코딩하기 위한 방법.
  26. 제 14 항에 있어서,
    상기 현재 픽처와 동일한 액세스 유닛 (AU) 에서의 제 6 픽처의 디코딩된 픽처 버퍼 (DPB) 출력 시간이 상기 현재 픽처의 DPB 출력 시간으로부터 떨어져 임계값 미만인지의 여부를 결정하는 것을 보류하는 단계를 더 포함하는, 비트스트림에서의 비디오 정보를 코딩하기 위한 방법.
  27. 코드를 포함하는 비일시적 컴퓨터 판독가능 저장 매체로서,
    상기 코드는 실행될 때, 장치로 하여금:
    복수의 픽처들 중 현재 픽처를 포함하는 현재 계층 및 상기 현재 계층과는 상이한 기본 계층과 연관되는 비디오 정보를 저장하게 하고;
    상기 현재 픽처가, (i) 상기 기본 계층에 있고 (ii) 특정 플래그 값과 연관되는 인트라 랜덤 액세스 포인트 (IRAP) 픽처에 후속하는 상기 현재 계층에서의 제 1 픽처인지의 여부를 결정하게 하고; 그리고
    상기 현재 픽처가, 기본 계층에 있고 상기 특정 플래그 값과 연관되는 IRAP 픽처에 후속하는 상기 현재 계층에서의 상기 제 1 픽처가 아니라는 결정에 기초하여, 개별적인 픽처 오더 카운트들 (POCs) 의 최고 POC 와 상기 개별적인 POC들의 최저 POC 사이의 차이가 임계값 미만이도록 상기 복수의 픽처들의 상기 개별적인 POC들을 시그널링하게 하는, 코드를 포함하는 비일시적 컴퓨터 판독가능 저장 매체.
  28. 제 27 항에 있어서,
    상기 코드는 또한 상기 장치로 하여금, 디코딩 순서에서 제 5 픽처에 후속하거나 또는 상기 제 5 픽처와 동일한 액세스 유닛 (AU) 에 있고, 디코딩 순서에서 조건을 충족하는 현재 AU 에 선행하고, 그리고 디코딩 순서에서 상기 제 5 픽처에 후속하거나 또는 상기 제 5 픽처와 동일한 AU 에 있고 디코딩 순서에서 상기 현재 AU 에 선행하는 제 4 픽처의 디코딩된 픽처 버퍼 (DPB) 출력 시간보다 더 큰 DPB 출력 시간을 갖는 제 3 픽처가, 상기 제 4 픽처의 POC 보다 더 큰 POC 를 갖는지의 여부를 결정하게 하는, 코드를 포함하는 비일시적 컴퓨터 판독가능 저장 매체.
  29. 비트스트림에서의 비디오 정보를 코딩하도록 구성되는 비디오 코딩 디바이스로서,
    복수의 픽처들 중 현재 픽처를 포함하는 현재 계층 및 상기 현재 계층과는 상이한 기본 계층과 연관되는 비디오 정보를 저장하는 수단;
    상기 현재 픽처가, (i) 상기 기본 계층에 있고 (ii) 특정 플래그 값과 연관되는 인트라 랜덤 액세스 포인트 (IRAP) 픽처에 후속하는 상기 현재 계층에서의 제 1 픽처인지의 여부를 결정하는 수단; 및
    상기 현재 픽처가, (i) 상기 기본 계층에 있고 (ii) 상기 특정 플래그 값과 연관되는 IRAP 픽처에 후속하는 상기 현재 계층에서의 상기 제 1 픽처가 아니라는 결정에 기초하여, 개별적인 픽처 오더 카운트들 (POCs) 의 최고 POC 와 상기 개별적인 POC들의 최저 POC 사이의 차이가 임계값 미만이도록 상기 복수의 픽처들의 상기 개별적인 POC들을 시그널링하는 수단을 포함하는, 비트스트림에서의 비디오 정보를 코딩하도록 구성되는 비디오 코딩 디바이스.
  30. 제 29 항에 있어서,
    디코딩 순서에서 제 5 픽처에 후속하거나 또는 상기 제 5 픽처와 동일한 액세스 유닛 (AU) 에 있고, 디코딩 순서에서 조건을 충족하는 현재 AU 에 선행하고, 그리고 디코딩 순서에서 상기 제 5 픽처에 후속하거나 또는 상기 제 5 픽처와 동일한 AU 에 있고 디코딩 순서에서 상기 현재 AU 에 선행하는 제 4 픽처의 디코딩된 픽처 버퍼 (DPB) 출력 시간보다 더 큰 DPB 출력 시간을 갖는 제 3 픽처가, 상기 제 4 픽처의 POC 보다 더 큰 POC 를 갖는지의 여부를 결정하는 수단을 더 포함하는, 비트스트림에서의 비디오 정보를 코딩하도록 구성되는 비디오 코딩 디바이스.
KR1020167036235A 2014-06-26 2015-06-25 스케일러블 비디오 코딩에서의 비트스트림 적합성 제약들 KR102038190B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201462017742P 2014-06-26 2014-06-26
US62/017,742 2014-06-26
US14/749,533 2015-06-24
US14/749,533 US10091532B2 (en) 2014-06-26 2015-06-24 Bitstream conformance constraints in scalable video coding
PCT/US2015/037720 WO2015200653A1 (en) 2014-06-26 2015-06-25 Bitstream conformance constraints in scalable video coding

Publications (2)

Publication Number Publication Date
KR20170023009A KR20170023009A (ko) 2017-03-02
KR102038190B1 true KR102038190B1 (ko) 2019-10-29

Family

ID=54932010

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020167036235A KR102038190B1 (ko) 2014-06-26 2015-06-25 스케일러블 비디오 코딩에서의 비트스트림 적합성 제약들
KR1020167035858A KR102090005B1 (ko) 2014-06-26 2015-06-25 스케일링 가능 비디오 코딩의 비트스트림 준수 제약들

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020167035858A KR102090005B1 (ko) 2014-06-26 2015-06-25 스케일링 가능 비디오 코딩의 비트스트림 준수 제약들

Country Status (8)

Country Link
US (2) US10091532B2 (ko)
EP (2) EP3162064A1 (ko)
JP (2) JP6498706B2 (ko)
KR (2) KR102038190B1 (ko)
CN (2) CN106464909B (ko)
BR (1) BR112016030377B1 (ko)
CA (2) CA2952497C (ko)
WO (2) WO2015200653A1 (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10091532B2 (en) 2014-06-26 2018-10-02 Qualcomm Incorporated Bitstream conformance constraints in scalable video coding
CN104751779A (zh) * 2014-11-25 2015-07-01 上海和辉光电有限公司 显示装置、oled像素驱动电路及其驱动方法
EP3456043A4 (en) * 2016-05-28 2019-11-27 MediaTek Inc. METHOD AND DEVICE FOR REFERENCING THE CURRENT IMAGE FOR VIDEO CODING USING AFFINER MOTION COMPENSATION
US10771163B2 (en) * 2017-10-24 2020-09-08 Mediatek Inc. Apparatus and method for decoding ROI regions in image
TWI820197B (zh) 2018-08-28 2023-11-01 大陸商北京字節跳動網絡技術有限公司 與擴展四叉樹相關的分割的二值化
EP3864845A1 (en) * 2018-10-09 2021-08-18 V-Nova International Ltd Dynamic range support within a multi-layer hierarchical coding scheme
SG11202108935YA (en) * 2019-03-11 2021-09-29 Tencent America LLC Signaling of adaptive picture size in video bitstream
CA3152445A1 (en) * 2019-09-24 2021-04-01 Huawei Technologies Co., Ltd. Signaling of picture header in video coding
CN114846805A (zh) * 2019-12-26 2022-08-02 字节跳动有限公司 视频编解码中的信令通知编解码图片缓冲区级别
JP7431330B2 (ja) 2019-12-26 2024-02-14 バイトダンス インコーポレイテッド ビデオコーディングにおけるプロファイル、層及びレイヤの指示
JP7425204B2 (ja) 2019-12-26 2024-01-30 バイトダンス インコーポレイテッド ビデオビットストリームにおける仮想参照デコーダパラメータのシグナリングに対する制約
EP4066387A4 (en) * 2019-12-27 2023-02-15 ByteDance Inc. SUBPICTURE SIGNALING IN PARAMETER SETS
KR20220125235A (ko) 2020-01-09 2022-09-14 바이트댄스 아이엔씨 상이한 sei 메시지들의 디코딩 순서
KR20230015373A (ko) 2020-05-22 2023-01-31 바이트댄스 아이엔씨 비디오 비트스트림들에서 코딩된 픽처 버퍼 정보의 시그널링
CN115699768A (zh) * 2020-05-27 2023-02-03 Lg电子株式会社 在视频或图像编码系统中基于poc信息和非参考图片标志的图像编码方法
EP4205397A4 (en) * 2020-09-29 2024-02-28 Beijing Bytedance Network Tech Co Ltd MULTI-VIEW INFORMATION SIGNAGE
WO2023056360A1 (en) * 2021-09-30 2023-04-06 Bytedance Inc. Method, apparatus and medium for video processing

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080152006A1 (en) * 2006-12-22 2008-06-26 Qualcomm Incorporated Reference frame placement in the enhancement layer
MX2009011217A (es) * 2007-04-18 2009-12-07 Thomson Licensing Sistemas de codificacion.
JP5072893B2 (ja) * 2009-03-25 2012-11-14 株式会社東芝 画像符号化方法および画像復号化方法
CN103688548A (zh) 2011-07-08 2014-03-26 汤姆逊许可公司 为具有重复结构的三维模型编码和解码位流的系统及方法
US9635355B2 (en) 2011-07-28 2017-04-25 Qualcomm Incorporated Multiview video coding
US10003817B2 (en) 2011-11-07 2018-06-19 Microsoft Technology Licensing, Llc Signaling of state information for a decoded picture buffer and reference picture lists
AU2013215198A1 (en) 2012-01-31 2014-08-28 Vid Scale, Inc. Reference picture set (RPS) signaling for scalable high efficiency video coding (HEVC)
MX341068B (es) * 2012-04-23 2016-08-05 Panasonic Ip Corp America Método de codificacion de imágenes, método de decodificacion de imágenes, aparato de codificacion de imágenes, aparato de decodificacion de imágenes y aparato de codificacion y decoficación de imágenes.
AU2013283173B2 (en) * 2012-06-29 2016-03-24 Ge Video Compression, Llc Video data stream concept
US10021394B2 (en) 2012-09-24 2018-07-10 Qualcomm Incorporated Hypothetical reference decoder parameters in video coding
US9479779B2 (en) 2012-10-01 2016-10-25 Qualcomm Incorporated Sub-bitstream extraction for multiview, three-dimensional (3D) and scalable media bitstreams
US20140301463A1 (en) * 2013-04-05 2014-10-09 Nokia Corporation Method and apparatus for video coding and decoding
US20140301477A1 (en) 2013-04-07 2014-10-09 Sharp Laboratories Of America, Inc. Signaling dpb parameters in vps extension and dpb operation
US9591321B2 (en) 2013-04-07 2017-03-07 Dolby International Ab Signaling change in output layer sets
US20160173887A1 (en) 2013-07-10 2016-06-16 Sharp Kabushiki Kaisha Scaling list signaling and parameter sets activation
CN108650514A (zh) 2013-07-14 2018-10-12 夏普株式会社 瓦片对齐信令和一致性约束
JP6352383B2 (ja) 2013-07-14 2018-07-04 シャープ株式会社 復号方法及び復号装置
US20150016503A1 (en) * 2013-07-15 2015-01-15 Qualcomm Incorporated Tiles and wavefront processing in multi-layer context
JP6393317B2 (ja) 2013-10-10 2018-09-19 シャープ株式会社 復号方法及び符号化方法
CN106416250B (zh) * 2013-12-02 2020-12-04 诺基亚技术有限公司 视频编码和解码
US20150264404A1 (en) 2014-03-17 2015-09-17 Nokia Technologies Oy Method and apparatus for video coding and decoding
ES2913983T3 (es) * 2014-03-17 2022-06-07 Nokia Technologies Oy Un aparato, un método y un programa informático para codificación y decodificación de vídeo
US9794626B2 (en) * 2014-05-01 2017-10-17 Qualcomm Incorporated Partitioning schemes in multi-layer video coding
US10091532B2 (en) 2014-06-26 2018-10-02 Qualcomm Incorporated Bitstream conformance constraints in scalable video coding

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
A. Ramasubramonian, et al. MV-HEVC/SHVC HLS: Bitstream conformance restrictions in subclause C.4. JCT-VC of ITU-T and ISO/IEC. JCTVC-R0280 Ver.1. Jun. 26, 2014. pp.1-3
J. Chen, et al. High efficiency video coding (HEVC) scalable extension Draft 6. JCT-VC of ITU-T and ISO/IEC. JCTVC-Q1008 Ver.5. Jun. 21, 2014. pp.1-173

Also Published As

Publication number Publication date
JP2017525248A (ja) 2017-08-31
BR112016030377B1 (pt) 2023-10-31
CA2952350A1 (en) 2015-12-30
CA2952350C (en) 2021-04-13
KR20170026371A (ko) 2017-03-08
CN106464910B (zh) 2019-10-18
US10264286B2 (en) 2019-04-16
EP3162065B1 (en) 2020-12-23
US20150382023A1 (en) 2015-12-31
KR102090005B1 (ko) 2020-03-17
US10091532B2 (en) 2018-10-02
BR112016030377A2 (ko) 2017-08-22
EP3162065A1 (en) 2017-05-03
WO2015200653A1 (en) 2015-12-30
JP6608395B2 (ja) 2019-11-20
JP6498706B2 (ja) 2019-04-10
CN106464910A (zh) 2017-02-22
CA2952497A1 (en) 2015-12-30
CA2952497C (en) 2021-08-03
KR20170023009A (ko) 2017-03-02
CN106464909B (zh) 2019-10-25
JP2017525257A (ja) 2017-08-31
US20150382022A1 (en) 2015-12-31
CN106464909A (zh) 2017-02-22
WO2015200652A1 (en) 2015-12-30
EP3162064A1 (en) 2017-05-03

Similar Documents

Publication Publication Date Title
KR102038190B1 (ko) 스케일러블 비디오 코딩에서의 비트스트림 적합성 제약들
US10212435B2 (en) Device and method for scalable coding of video information
KR102082031B1 (ko) Hevc 멀티-계층 확장물들에서 비-hevc 기본 계층의 지원
KR102140361B1 (ko) 멀티 계층 코딩에서의 컨포먼스 윈도우 정보
US10264272B2 (en) Device and method for scalable coding of video information
KR20190126194A (ko) 멀티-계층 코덱들을 위한 픽처 순서 카운트 리셋

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant