KR20190126194A - 멀티-계층 코덱들을 위한 픽처 순서 카운트 리셋 - Google Patents

멀티-계층 코덱들을 위한 픽처 순서 카운트 리셋 Download PDF

Info

Publication number
KR20190126194A
KR20190126194A KR1020197032292A KR20197032292A KR20190126194A KR 20190126194 A KR20190126194 A KR 20190126194A KR 1020197032292 A KR1020197032292 A KR 1020197032292A KR 20197032292 A KR20197032292 A KR 20197032292A KR 20190126194 A KR20190126194 A KR 20190126194A
Authority
KR
South Korea
Prior art keywords
picture
layer
video
poc
reset
Prior art date
Application number
KR1020197032292A
Other languages
English (en)
Inventor
프누 헨드리
아다르쉬 크리쉬난 라마수브라모니안
예-쿠이 왕
Original Assignee
퀄컴 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 퀄컴 인코포레이티드 filed Critical 퀄컴 인코포레이티드
Publication of KR20190126194A publication Critical patent/KR20190126194A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/50—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding
    • H04N19/597—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding specially adapted for multi-view video sequence encoding
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N13/00—Stereoscopic video systems; Multi-view video systems; Details thereof
    • H04N13/10—Processing, recording or transmission of stereoscopic or multi-view image signals
    • H04N13/106—Processing image signals
    • H04N13/161—Encoding, multiplexing or demultiplexing different image signal components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/102—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or selection affected or controlled by the adaptive coding
    • H04N19/103—Selection of coding mode or of prediction mode
    • H04N19/107—Selection of coding mode or of prediction mode between spatial and temporal predictive coding, e.g. picture refresh
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/134—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or criterion affecting or controlling the adaptive coding
    • H04N19/157—Assigned coding mode, i.e. the coding mode being predefined or preselected to be further used for selection of another element or parameter
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/169—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding
    • H04N19/187—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being a scalable video layer
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/30—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using hierarchical techniques, e.g. scalability
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/30—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using hierarchical techniques, e.g. scalability
    • H04N19/31—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using hierarchical techniques, e.g. scalability in the temporal domain
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/30—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using hierarchical techniques, e.g. scalability
    • H04N19/33—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using hierarchical techniques, e.g. scalability in the spatial domain
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/46—Embedding additional information in the video signal during the compression process
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/70—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by syntax aspects related to video coding, e.g. related to compression standards
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W84/00—Network topologies
    • H04W84/02—Hierarchically pre-organised networks, e.g. paging networks, cellular networks, WLAN [Wireless Local Area Network] or WLL [Wireless Local Loop]
    • H04W84/04—Large scale networks; Deep hierarchical networks
    • H04W84/042—Public Land Mobile systems, e.g. cellular systems
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W88/00—Devices specially adapted for wireless communication networks, e.g. terminals, base stations or access point devices
    • H04W88/02—Terminal devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Semiconductor Memories (AREA)

Abstract

특정 양태들에 따른 비디오 정보를 코딩하기 위한 장치는 복수의 계층들과 연관된 비디오 정보를 저장하도록 구성된 메모리 유닛 및 프로세서를 포함한다. 프로세서는 코딩되어야 할 현재 액세스 유닛 (access unit; AU) 과 연관된 정보를 획득하도록 구성되고, 상기 현재 AU 는 상기 복수의 계층들 중 하나 이상의 계층들로부터의 픽처들을 포함한다. 프로세서는 또한, 상기 현재 AU 가 인트라 랜덤 액세스 포인트 (intra random access point; IRAP) 픽처를 포함하는 제 1 계층을 포함하는지 여부를 결정하도록 구성된다. 프로세서는 또한 상기 현재 AU 가 (1) IRAP 픽처를 포함하는 제 1 계층 및 (2) 픽처를 포함하지 않거나 폐기 가능한 픽처를 포함하는 제 2 계층을 포함한다고 결정하는 것에 응답하여, 상기 현재 AU 에서 상기 제 2 계층의 픽처 순서 카운트 (picture order count; POC) 를 리셋하도록 구성된다.

Description

멀티-계층 코덱들을 위한 픽처 순서 카운트 리셋{PICTURE ORDER COUNT RESET FOR MULTI-LAYER CODECS}
이 개시물은 단일-계층 비디오 코딩 및 멀티-계층 비디오 코딩의 양자를 포함하는 비디오 코딩 및 압축의 분야에 관한 것이다. 멀티-계층 비디오 코딩은 스케일러블 비디오 코딩 (scalable video coding), 멀티뷰 비디오 코딩 (multiview video coding), 3 차원 (three-dimensional; 3D) 비디오 코딩 등을 포함할 수 있다.
디지털 비디오 기능들은, 디지털 텔레비전들, 디지털 다이렉트 브로드캐스트 시스템 (digital direct broadcast system) 들, 무선 브로드캐스트 시스템들, 개인 정보 단말 (personal digital assistant; PDA) 들, 랩톱 또는 데스크톱 컴퓨터들, 디지털 카메라들, 디지털 레코딩 디바이스들, 디지털 미디어 플레이어들, 비디오 게임용 디바이스들, 비디오 게임 콘솔들, 셀룰러 또는 위성 무선 전화들, 화상 원격회의 디바이스들 등을 포함하는 광범위한 디바이스들 내로 편입될 수 있다. 디지털 비디오 디바이스들은 MPEG-2, MPEG-4, ITU-T H.263, ITU-T H.264/MPEG-4, Part 10, 진보된 비디오 코딩 (Advanced Video Coding; AVC) 에 의해 정의된 표준들, 고효율 비디오 코딩 (High Efficiency Video Coding; HEVC) 표준, 및 이러한 표준들의 확장들에서 설명된 것들과 같은 비디오 압축 기법들을 구현한다. 비디오 디바이스들은 이러한 비디오 코딩 기법들을 구현함으로써 디지털 비디오 정보를 더 효율적으로 송신하고, 수신하고, 인코딩하고, 디코딩하고, 및/또는 저장할 수도 있다.
비디오 압축 기법들은 비디오 시퀀스들에 내재된 중복성을 감소시키거나 제거하기 위해 공간적 (인트라-픽처 (intra-picture)) 예측 및/또는 시간적 (인터-픽처 (inter-picture)) 예측을 수행한다. 블록-기반 비디오 코딩을 위하여, 비디오 슬라이스 (예컨대, 비디오 프레임, 비디오 프레임의 부분 등) 는 비디오 블록들로 파티셔닝 (partitioning) 될 수도 있으며, 이 비디오 블록들은 또한, 트리블록 (treeblock) 들, 코딩 유닛 (coding unit; CU) 들 및/또는 코딩 노드들로서 지칭될 수도 있다. 픽처의 인트라-코딩된 (I) 슬라이스에서의 비디오 블록들은 동일한 픽처에서의 이웃하는 블록들 내의 참조 샘플들에 대한 공간적 예측을 이용하여 인코딩된다. 픽처의 인터-코딩된 (P 또는 B) 슬라이스 내의 비디오 블록들은 동일한 픽처에서의 이웃하는 블록들 내의 참조 샘플들에 대한 공간적 예측, 또는 다른 참조 픽처들에서의 참조 샘플들에 대한 시간적 예측을 이용할 수도 있다. 픽처들은 프레임들로서 지칭될 수도 있고, 참조 픽처들은 참조 프레임들로서 지칭될 수도 있다.
공간적 또는 시간적 예측은 코딩되어야 할 블록에 대한 예측 블록으로 귀착된다. 잔차 데이터 (residual data) 는 코딩되어야 할 원래의 블록과 예측 블록과의 사이의 픽셀 차이들을 나타낸다. 인터-코딩된 블록은 예측 블록을 형성하는 참조 샘플들의 블록을 가리키는 모션 벡터와, 코딩된 블록 및 예측 블록 사이의 차이를 표시하는 잔차 데이터에 따라 인코딩된다. 인트라-코딩된 블록은 인트라-코딩 모드 및 잔차 데이터에 따라 인코딩된다. 추가의 압축을 위하여, 잔차 데이터는 픽셀 도메인으로부터 변환 도메인으로 변환되어 잔차 변환 계수들로 귀착될 수도 있고, 그 후 이들은 양자화될 수도 있다. 초기에 2 차원 어레이로 배열된 양자화된 변환 계수들은 변환 계수들의 1 차원 벡터를 생성하기 위하여 스캔될 수도 있고, 엔트로피 인코딩은 훨씬 더 많은 압축을 달성하기 위하여 적용될 수도 있다.
이 개시물의 시스템들, 방법들, 및 디바이스들은 각각 몇몇 혁신적인 양태들을 가지며, 그 단 하나가 본원에서 개시된 바람직한 속성들을 단독으로 담당하지는 않는다. 하나 이상의 예들의 세부사항들은 동반된 도면들 및 이하의 설명에서 기재되어 있고, 이들은 본원에서 설명된 발명 개념들의 전체 범위를 제한하도록 의도된 것이 아니다. 다른 특징들, 목적들, 및 장점들은 설명 및 도면들로부터, 그리고 청구항들로부터 명백할 것이다.
스케일러블 비디오 코딩 (SVC) 은, 참조 계층 (reference layer; RL) 으로서 때때로 지칭된 기본 계층 (base layer; BL) 및 하나 이상의 스케일러블 향상 계층 (enhancement layer; EL) 들이 이용되는 비디오 코딩을 지칭한다. SVC 에서, 기본 계층은 품질의 기본 레벨을 갖는 비디오 데이터를 반송할 수 있다. 하나 이상의 향상 계층들은 예를 들어, 더 높은 공간적, 시간적, 및/또는 신호-대-잡음 비 (signal-to-noise; SNR) 레벨들을 지원하기 위하여 추가적인 비디오 데이터를 반송할 수 있다. 향상 계층들은 이전에 인코딩된 계층에 대하여 정의될 수도 있다. 예를 들어, 하부 계층은 BL 로서 작용할 수도 있는 반면, 상부 계층은 EL 로서 작용할 수도 있다. 중간 계층들은 EL 들 또는 RL 들의 어느 하나, 또는 양자로서 작용할 수도 있다. 예를 들어, 중간 계층 (예컨대, 가장 낮은 계층도 아니고 가장 높은 계층도 아닌 계층) 은 기본 계층 또는 임의의 중간에 삽입된 향상 계층들과 같은 중간 계층 하부의 계층들에 대해 EL 일 수도 있고, 이와 동시에, 중간 계층 상부의 하나 이상의 향상 계층들에 대해 RL 로서 작용할 수도 있다. 유사하게, HEVC 표준의 멀티뷰 또는 3D 확장에서는, 다수의 뷰들이 있을 수도 있고, 하나의 뷰의 정보는 또 다른 뷰의 정보 (예컨대, 모션 추정, 모션 벡터 예측, 및/또는 다른 중복성들) 를 코딩 (예컨대, 인코딩 또는 디코딩) 하기 위하여 사용될 수도 있다.
특정 양태들에 따른 비디오 정보를 코딩하기 위한 장치는 메모리 유닛 및 프로세서를 포함한다. 메모리 유닛은 복수의 계층들과 연관된 비디오 정보를 저장하도록 구성된다. 프로세서는 코딩되어야 할 현재 액세스 유닛 (access unit; AU) 과 연관된 정보를 획득하도록 구성되고, 현재 AU 는 복수의 계층들 중 하나 이상의 계층들로부터의 픽처들을 포함한다. 프로세서는 또한 현재 AU 가 인트라 랜덤 액세스 포인트 (intra random access point; IRAP) 픽처를 포함하는 제 1 계층을 포함하는지 여부를 결정하도록 구성된다. 프로세서는 또한, 현재 AU 가 (1) IRAP 픽처를 포함하는 제 1 계층 및 (2) 픽처를 포함하지 않거나 폐기 가능한 픽처를 포함하는 제 2 계층을 포함한다고 결정하는 것에 응답하여, 현재 AU 에서 제 2 계층의 픽처 순서 카운트 (picture order count; POC) 를 리셋하도록 구성된다.
특정 양태들에 따른 비디오 정보를 코딩하기 위한 장치는 메모리 유닛 및 프로세서를 포함한다. 메모리 유닛은 복수의 계층들과 연관된 비디오 정보를 저장하도록 구성된다. 프로세서는 코딩되어야 할 현재 액세스 유닛 (AU) 와 연관된 정보를 획득하도록 구성되고, 현재 AU 는 복수의 계층들 중 하나 이상의 계층들로부터의 픽처들을 포함한다. 프로세서는 또한, (1) 오직 POC 의 최상위 비트 (most significant bit; MSB) 만을 리셋하는 것 또는 (2) POC 의 최상위 비트 (MSB) 와 POC 의 최하위 비트 (least significant bit; LSB) 양자를 리셋하는 것을 통하여, 현재 AU 에 포함된 계층의 픽처 순서 카운트 (POC) 를 리셋하도록 구성된다. 프로세서는 또한, 디코딩 순서에서 현재 AU 에 후속하는 하나 이상의 AU 들 내의 픽처들에 대하여, POC 의 리셋이 풀 리셋 (full reset)인지 여부를 표시하는 제 1 플래그의 값을 설정하도록 구성된다.
도 1a 는 이 개시물에서 설명된 양태들에 따라 기법들을 사용할 수도 있는 일 예의 비디오 인코딩 및 디코딩 시스템을 예시하는 블록도이다.
도 1b 는 이 개시물에서 설명된 양태들에 따라 기법들을 수행할 수도 있는 또 다른 예의 비디오 인코딩 및 디코딩 시스템을 예시하는 블록도이다.
도 2a 는 이 개시물에서 설명된 양태들에 따라 기법들을 구현할 수도 있는 비디오 인코더의 예를 예시하는 블록도이다.
도 2b 는 이 개시물에서 설명된 양태들에 따라 기법들을 구현할 수도 있는 비디오 인코더의 예를 예시하는 블록도이다.
도 3a 는 이 개시물에서 설명된 양태들에 따라 기법들을 구현할 수도 있는 비디오 디코더의 예를 예시하는 블록도이다.
도 3b 는 이 개시물에서 설명된 양태들에 따라 기법들을 구현할 수도 있는 비디오 디코더의 예를 예시하는 블록도이다.
도 4 는 상이한 계층들에서의 픽처들의 일 예의 구성을 예시하는 블록도이다.
도 5 는 상이한 계층들에서의 픽처들의 일 예의 구성을 예시하는 블록도이다.
도 6 은 상이한 계층들에서의 픽처들의 일 예의 구성을 예시하는 블록도이다.
도 7 은 상이한 계층들에서의 픽처들의 일 예의 구성을 예시하는 블록도이다.
도 8 은 본 개시물의 하나 이상의 양태들에 따라, 비디오 정보를 코딩하는 방법을 예시하는 플로우차트이다.
도 9 는 본 개시물의 하나 이상의 양태들에 따라, 비디오 정보를 코딩하는 방법을 예시하는 플로우차트이다.
일반적으로, 이 개시물은 단일 계층 코딩뿐만 아니라, HEVC (고효율 비디오 코딩) 와 같이, 진보된 비디오 코덱들의 맥락에서의 스케일러블 비디오 코딩을 위한 인터-계층 예측에 관한 것이다. 더욱 구체적으로, 본 개시물은, 멀티-계층 코덱들을 위한 픽처 순서 카운트 (picture order count; POC) 리셋을 위한 시스템들 및 방법들에 관한 것이다.
이하의 설명에서는, 특정 실시형태들에 관련된 H.264/진보된 비디오 코딩 (AVC) 기법들이 설명되고; HEVC 표준 및 관련된 기법들이 또한 논의된다. 특정 실시형태들은 HEVC 및/또는 H.264 표준들의 맥락에서 본원에서 설명되지만, 당해 분야의 당업자는 본원에서 개시된 시스템들 및 방법들이 임의의 적당한 비디오 코딩 표준에 적용 가능할 수도 있다는 것을 인식할 수도 있다. 예를 들어, 본원에서 개시된 실시형태들은 다음의 표준들 중의 하나 이상에 적용가능할 수도 있다: 국제 전기통신 연합 (International Telecommunication Union; ITU) 전기통신 표준화 섹터 (Telecommunication Standardization Sector) (ITU-T) H.261, 표준화를 위한 국제 기구 (International Organization for Standardization; ISO) 및 국제 전기기술 위원회 (International Electrotechnical Commission; IEC) (ISO/IEC) 동화상 전문가 그룹 (Moving Picture Experts Group; MPEG) 1 (MPEG-1) 비주얼 (Visual), ITU-T H.262 또는 ISO/IEC MPEG-2 비주얼, ITU-T H.263, ISO/IEC MPEG-4 비주얼 및 (또한, ISO/IEC MPEG-4 AVC 로서 알려진) ITU-T H.264 (그 스케일러블 비디오 코딩 (Scalable Video Coding; SVC) 및 멀티뷰 비디오 코딩 (Multiview Video Coding; MVC) 확장들을 포함함).
HEVC 는 일반적으로 많은 점들에서 이전의 비디오 코딩 표준들의 프레임워크 (framework) 를 따른다. HEVC 에서의 예측의 유닛은 특정 이전의 비디오 코딩 표준들에서의 예측의 유닛들 (예컨대, 매크로블록 (macroblock)) 과는 상이하다. 실제로, 매크로블록의 개념은 특정 이전의 비디오 코딩 표준들에서 이해된 바와 같이 HEVC 에서 존재하지는 않는다. 매크로블록은 다른 가능한 장점들 중에서도, 높은 유연성 (flexibility) 을 제공할 수도 있는, 쿼드트리 방식에 기초한 계층적 구조에 의해 대체된다. 예를 들어, HEVC 방식 내에서는, 3 개의 타입들의 블록들, 코딩 유닛 (Coding Unit; CU), 예측 유닛 (Prediction Unit; PU), 및 변환 유닛 (Transform Unit; TU) 이 정의된다. CU 는 영역 분할의 기본 유닛을 지칭할 수도 있다. CU 는 매크로블록의 개념과 유사한 것으로 고려될 수도 있지만, HEVC 는 CU 들의 최대 사이즈를 한정하지 않고, 컨텐츠 적응성 (content adaptivity) 을 개선시키기 위하여 4 개의 동일한 사이즈의 CU 들로의 재귀적 분할을 허용할 수도 있다. PU 는 인터/인트라 예측의 기본 유닛으로 고려될 수도 있고, 단일 PU 는 불규칙적인 이미지 패턴들을 효과적으로 코딩하기 위하여 다수의 임의적인 형상 파티션들을 포함할 수도 있다. TU 는 변환의 기본 유닛으로 고려될 수도 있다. TU 는 PU 로부터 독립적으로 정의될 수 있지만; 그러나, TU 의 사이즈는 TU 가 속하는 CU 의 사이즈로 제한될 수도 있다. 3 개의 상이한 개념들로의 블록 구조의 이 분리는 각각의 유닛이 유닛의 개개의 역할에 따라 최적화되도록 할 수도 있고, 이것은 개선된 코딩 효율로 귀착될 수도 있다.
오직 예시의 목적들을 위하여, 본원에서 개시된 특정 실시형태들은 비디오 데이터의 2 개의 계층들 (예컨대, 기본 계층과 같은 더 낮은 계층과, 향상 계층과 같은 더 높은 계층) 만을 포함하는 예들로 설명된다. 비디오 데이터의 "계층 (layer)" 은 뷰 (view), 프레임 레이트 (frame rate), 해상도 (resolution) 등과 같은 적어도 하나의 공통의 특성을 가지는 픽처들의 시퀀스를 일반적으로 지칭할 수도 있다. 예를 들어, 계층은 멀티-뷰 비디오 데이터의 특정한 뷰 (예컨대, 관점) 와 연관된 비디오 데이터를 포함할 수도 있다. 또 다른 예로서, 계층은 스케일러블 비디오 데이터의 특정한 계층과 연관된 비디오 데이터를 포함할 수도 있다. 이에 따라, 이 개시물은 비디오 데이터의 계층 및 뷰를 상호 교환가능하게 지칭할 수도 있다. 즉, 비디오 데이터의 뷰는 비디오 데이터의 계층으로서 지칭될 수도 있고, 비디오 데이터의 계층은 비디오 데이터의 뷰로서 지칭될 수도 있다. 게다가, (또한, 멀티-계층 비디오 코더 또는 멀티-계층 인코더-디코더로서 지칭된) 멀티-계층 코덱은 멀티뷰 코덱 또는 스케일러블 코덱 (예컨대, MV-HEVC, 3D-HEVC, SHVC, 또는 또 다른 멀티-계층 코딩 기법을 이용하여 비디오 데이터를 인코딩 및/또는 디코딩하도록 구성된 코덱) 을 공동으로 지칭할 수도 있다. 비디오 인코딩 및 비디오 디코딩의 양자는 비디오 코딩으로서 일반적으로 지칭될 수도 있다. 이러한 예들은 다수의 기본 및/또는 향상 계층들을 포함하는 구성들에 적용가능할 수도 있다는 것을 이해해야 한다. 게다가, 설명의 용이함을 위하여, 다음의 개시는 특정 실시형태들을 참조한 용어들 "프레임들" 또는 "블록들" 을 포함한다. 그러나, 이 용어들은 제한하는 것으로 의도된 것은 아니다. 예를 들어, 이하에서 설명된 기법들은 블록들 (예컨대, CU, PU, TU, 매크로블록들 등), 슬라이스들, 프레임들 등과 같은 임의의 적당한 비디오 유닛들과 함께 이용될 수 있다.
비디오 코딩 표준들
비디오 이미지, TV 이미지, 스틸 이미지 (still image), 또는 비디오 레코더 또는 컴퓨터에 의해 생성된 이미지와 같은 디지털 이미지는 수평 및 수직 라인들로 배열된 픽셀들 또는 샘플들로 이루어질 수도 있다. 단일 이미지에서의 픽셀들의 수는 전형적으로 수만 개이다. 각각의 픽셀은 전형적으로 휘도 (luminance) 및 색차 (chrominance) 정보를 포함한다. 압축이 없다면, 이미지 인코더로부터 이미지 디코더로 전달되어야 할 정보의 순수한 분량은 실시간 이미지 송신을 불가능하게 할 것이다. 송신되어야 할 정보의 양을 감소시키기 위하여, JPEG, MPEG, 및 H.263 표준들과 같은 다수의 상이한 압축 방법들이 개발되었다.
비디오 코딩 표준들은 ITU-T H.261, ISO/IEC MPEG-1 비주얼, ITU-T H.262 또는 ISO/IEC MPEG-2 비주얼, ITU-T H.263, ISO/IEC MPEG-4 비주얼, 및 (또한, ISO/IEC MPEG-4 AVC 로서 알려진) ITU-T H.264 (그 SVC 및 MVC 확장들을 포함함) 를 포함한다.
게다가, 새로운 비디오 코딩 표준, 즉, 고효율 비디오 코딩 (HEVC) 은, ITU-T 비디오 코딩 전문가 그룹 (Video Coding Experts Group; VCEG) 및 ISO/IEC 동화상 전문가 그룹 (Moving Picture Experts Group; MPEG) 의 비디오 코딩에 관한 합동 협력 팀 (Joint Collaboration Team on Video Coding; JCT-VC) 에 의해 개발되고 있다. HEVC 초안 10 에 대한 전체 인용은 문서 JCTVC-L1003, Bross 등, "High Efficiency Video Coding (HEVC) Text Specification Draft 10 (고효율 비디오 코딩 (HEVC) 텍스트 사양 초안 10)", ITU-T SG16 WP3 및 ISO/IEC JTC1/SC29/WG11 의 비디오 코딩에 관한 합동 협력 팀 (JCT-VC), 12 차 회의: Geneva, Switzerland, 2013 년 1 월 14 일 내지 2013 년 1 월 23 일이다. HEVC 에 대한 멀티뷰 확장, 즉, MV-HEVC 와, SHVC 로 명명된 HEVC 에 대한 스케일러블 확장은 또한, JCT-3V (3D 비디오 코딩 확장 개발에 관한 ITU-T/ISO/IEC 공동 협력 팀) 및 JCT-VC 에 의해 각각 개발되고 있다.
개관
poc_reset_idc 신택스 엘리먼트는 픽처에 대하여 POC 가 리셋되어야 하는지 여부를 표시할 수도 있다. poc_reset_idc 신택스 엘리먼트는 POC 의 최상위 비트 (MSB) 가 리셋되어야 하는지, 또는 POC 의 MSB 및 최하위 비트 (LSB) 양자가 리셋되어야 하는지, 또는 어느 것도 리셋되지 말아야 하는지 여부를 표시할 수 있다. 예를 들어, poc_reset_idc 의 값 0 은 POC 가 리셋되지 않은 것을 표시한다. poc_reset_idc 의 값 1 은 POC 의 MSB 가 리셋되어야 하는 것을 표시한다. poc_reset_idc 의 값 2 는 POC 의 MSB 및 LSB 양자가 리셋되어야 하는 것을 표시한다. poc_reset_idc 의 값 3 은 이전의 픽처에 대하여 리셋이 표시되었음을 표시한다. 예를 들어, 이전 픽처에 대한 poc_reset_idc 의 값이 1 또는 2 중 어느 하나이었던 것이다. poc_reset_idc 의 값 3 이 사용될 수도 있어, (예컨대, 디코딩 프로세스 동안) POC 가 리셋되어야 하는 픽처가 손실된 때, POC 가 후속하는 픽처들에서 적절하게 리셋될 수 있다.
full_poc_reset_flag 는 이전 픽처에 대한 리셋이 오직 POC 의 MSB 에 대한 것이었는지, 또는 POC 의 MSB 및 LSB 양자에 대한 것이었는지를 표시할 수 있다. 예를 들어, full_poc_reset_flag 의 값 0 은 오직 MSB 만이 리셋되어야 하는 것을 표시한다. full_poc_reset_flag 의 값 1 은 MSB 및 LSB 양자가 리셋되어야 하는 것을 표시한다. full_poc_reset_flag 플래그는 poc_reset_idc 와 연관하여 사용될 수 있다. 예를 들어, poc_reset_idc 의 값이 3 일때, full_poc_reset_flag 는 이전의 픽처에 대한 POC 의 리셋이 오직 MSB 에 대한 것이었는지 또는 MSB 및 LSB 양자에 대한 것이었는지 여부를 표시할 수 있다.
SHVC 및 MV-HEVC 의 초기 버전들 (예컨대, SHVC 의 작업 초안 6 및 MV-HEVC 의 작업 초안 8 등) 에서는, 예컨대 poc_reset_idc 에 대하여, 특정 제약들 또는 제한들이 적용된다. 그러나, 이들 제약들은, 픽처가 존재하지 않거나 픽처가 폐기 가능할 때, POC 를 적절하게 리셋하지 않는다. 게다가, SHVC 및 MV-HEVC 의 초기 버전들에서는, 동일한 POC 리셋 기간 내에서 POC 리셋하는 AU의 poc_reset_idc 에 기초하는 픽처의 full_poc_reset_flag 의 값에 대한 제한들이 없었다. full_poc_reset_flag 의 부정확한 값은 POC 리셋 매커니즘이 적절하게 동작하지 않는 것을 초래할 수도 있다.
이들 그리고 다른 과제들을 프로세싱하기 위해서, 특정 양태들에 따른 기법들은, 픽처가 존재하지 않을 (not present) 때 (예컨대 손실 (missing) 되거나 또는 부재할 (absent) 때) 또는 픽처가 폐기 가능할 (discardable) 때, POC 를 리셋한다. 기법들은 또한 poc_reset_idc 의 값에 기초하여 픽처의 full_poc_reset_flag 값에 대한 제한들을 부여한다. 이러한 방식으로, 기법들은 POC 가 정확하게 리셋되는 것을 보장할 수 있다.
비디오 코딩 시스템
신규한 시스템들, 장치들, 및 방법들의 다양한 양태들은 동반된 도면들을 참조하여 이하에서 더욱 완전하게 설명된다. 그러나, 이 개시물은 많은 상이한 형태들로 구체화될 수도 있고, 이 개시물의 전반에 걸쳐 제시된 임의의 특정 구조 또는 기능으로 제한된 것으로서 해석되지 않아야 한다. 오히려, 이 양태들은, 이 개시물이 철저하고 완전할 것이며, 개시물의 범위를 당해 분야의 당업자들에게 완전히 전달하도록 제공된다. 본원에서의 교시사항들에 기초하여, 당해 분야의 당업자는 개시물의 범위가, 본 개시물의 임의의 다른 양태에 독립적으로 또는 이와 조합하여 구현되든지 간에, 본원에서 개시된 신규한 시스템들, 장치들, 및 방법들의 임의의 양태를 커버 (cover) 하도록 의도되는 것을 인식해야 한다. 예를 들어, 본원에서 기재된 임의의 수의 양태들을 이용하여 장치가 구현될 수도 있거나 방법이 실시될 수도 있다. 게다가, 본 개시물의 범위는 본원에서 기재된 본 개시물의 다양한 양태들에 추가하거나 이 다양한 양태들 이외에, 다른 구조, 기능성, 또는 구조 및 기능성을 이용하여 실시되는 이러한 장치 또는 방법을 커버하도록 의도된다. 본원에서 개시된 임의의 양태는 청구항의 하나 이상의 구성요소들에 의해 구체화될 수도 있다는 것을 이해해야 한다.
특정한 양태들이 본원에서 설명되지만, 이 양태들의 많은 변형들 및 치환들은 개시물의 범위 내에 속한다. 바람직한 양태들의 일부의 이익들 및 장점들이 언급되지만, 개시물의 범위는 특정한 이익들, 용도들, 또는 목적들에 제한되도록 의도된 것이 아니다. 오히려, 개시물의 양태들은 상이한 무선 기술들, 시스템 구성들, 네트워크들, 및 송신 프로토콜들에 폭넓게 적용가능하도록 의도되며, 이들의 일부는 바람직한 양태들의 도면들 및 다음의 설명에서 예로서 예시되어 있다. 상세한 설명 및 도면들은 제한하는 것이 아니라 개시물의 예시에 불과하고, 개시물의 범위는 첨부된 청구항들 및 그 등가물들에 의해 정의된다.
첨부된 도면들은 예들을 예시한다. 첨부된 도면들에서 참조 번호들에 의해 표시된 구성요소들은 다음의 설명에서 유사한 참조 번호들에 의해 표시된 구성요소들에 대응한다. 이 개시물에서, 서수 단어들 (예컨대, "제 1", "제 2", "제 3" 등등) 로 시작하는 명칭들을 가지는 구성요소들은 구성요소들이 특정한 순서를 가지는 것을 반드시 암시하지는 않는다. 오히려, 이러한 서수 단어들은 동일하거나 유사한 타입의 상이한 구성요소들을 지칭하기 위하여 이용되는 것에 불과하다.
도 1a 는 본 개시에서 설명된 양태들에 따라 기법들을 사용할 수도 있는 일 예의 비디오 코딩 시스템 (10) 을 예시하는 블록도이다. 본원에서 설명된 바와 같이, 용어 "비디오 코더" 는 일반적으로 비디오 인코더들 및 비디오 디코더들의 양자를 지칭한다. 이 개시물에서, 용어들 "비디오 코딩" 또는 "코딩" 은 일반적으로 비디오 인코딩 및 비디오 디코딩을 지칭할 수도 있다. 비디오 인코더들 및 비디오 디코더들에 추가하여, 본 출원에서 설명된 양태들은 트랜스코더 (transcoder) 들 (예컨대, 비트스트림을 디코딩할 수 있고 또 다른 비트스트림을 재-인코딩 (re-encode) 할 수 있는 디바이스들) 및 미들박스 (middlebox) 들 (예컨대, 비트스트림을 수정하고, 변환하고, 및/또는 이와 다르게 조작할 수 있는 디바이스들) 과 같은 다른 관련된 디바이스들로 확장될 수도 있다.
도 1a 에서 도시된 바와 같이, 비디오 코딩 시스템 (10) 은 목적지 디바이스 (14) 에 의해 더 이후의 시간에 디코딩되어야 할 인코딩된 비디오 데이터를 생성하는 소스 디바이스 (12) 를 포함한다. 도 1a 의 예에서, 소스 디바이스 (12) 및 목적지 디바이스 (14) 는 별도의 디바이스들을 구성한다. 그러나, 소스 및 목적지 디바이스들 (12, 14) 은 도 1b 의 예에서 도시된 바와 같이, 동일한 디바이스 상에 있을 수도 있거나 동일한 디바이스의 일부일 수도 있다는 것에 주목한다.
도 1a 를 다시 한번 참조하면, 소스 디바이스 (12) 및 목적지 디바이스 (14) 는, 데스크톱 컴퓨터들, 노트북 (예컨대, 랩톱) 컴퓨터들, 태블릿 컴퓨터들, 셋톱 박스 (set-top box) 들, 소위 "스마트" 폰들과 같은 전화 핸드셋들, 소위 "스마트" 패드들, 텔레비전들, 카메라들, 디스플레이 디바이스들, 디지털 미디어 플레이어들, 비디오 게임용 콘솔들, 비디오 스트리밍 디바이스 등을 포함하는 광범위한 디바이스들 중의 임의의 것을 각각 포함할 수도 있다. 일부의 경우들에는, 소스 디바이스 (12) 및 목적지 디바이스 (14) 가 무선 통신을 위해 구비될 수도 있다.
목적지 디바이스 (14) 는 링크 (16) 를 통해, 디코딩되어야 할 인코딩된 비디오 데이터를 수신할 수도 있다. 링크 (16) 는 인코딩된 비디오 데이터를 소스 디바이스 (12) 로부터 목적지 디바이스 (14) 로 이동시킬 수 있는 임의의 타입의 매체 또는 디바이스를 포함할 수도 있다. 도 1a 의 예에서, 링크 (16) 는 소스 디바이스 (12) 가 인코딩된 비디오 데이터를 실시간으로 목적지 디바이스 (14) 로 송신하는 것을 가능하게 하기 위한 통신 매체를 포함할 수도 있다. 인코딩된 비디오 데이터는 무선 통신 프로토콜과 같은 통신 표준에 따라 변조될 수도 있고, 목적지 디바이스 (14) 로 송신될 수도 있다. 통신 매체는 무선 주파수 (radio frequency; RF) 스펙트럼 또는 하나 이상의 물리적 송신 라인들과 같은 임의의 무선 또는 유선 통신 매체를 포함할 수도 있다. 통신 매체는 로컬 영역 네트워크, 광역 네트워크, 또는 인터넷과 같은 글로벌 네트워크와 같은 패킷-기반 네트워크의 일부를 형성할 수도 있다. 통신 매체는 라우터들, 스위치들, 기지국들, 또는 소스 디바이스 (12) 로부터 목적지 디바이스 (14) 로의 통신을 용이하게 하기 위해 유용할 수도 있는 임의의 다른 장비를 포함할 수도 있다.
대안적으로, 인코딩된 데이터는 출력 인터페이스 (22) 로부터 옵션적 저장 디바이스 (31) 로 출력될 수도 있다. 유사하게, 인코딩된 데이터는 목적지 디바이스 (14) 의, 예를 들어, 입력 인터페이스 (28) 에 의해 저장 디바이스 (31) 로부터 액세스될 수도 있다. 저장 디바이스 (31) 는 하드 드라이브, 플래시 메모리, 휘발성 또는 비-휘발성 메모리, 또는 인코딩된 비디오 데이터를 저장하기 위한 임의의 다른 적당한 디지털 저장 매체들과 같은, 분산되거나 국소적으로 액세스된 다양한 데이터 저장 매체들 중의 임의의 것을 포함할 수도 있다. 추가의 예에서, 저장 디바이스 (31) 는 소스 디바이스 (12) 에 의해 생성된 인코딩된 비디오를 유지할 수도 있는 파일 서버 또는 또 다른 중간 저장 디바이스에 대응할 수도 있다. 목적지 디바이스 (14) 는 스트리밍 또는 다운로드를 통해 저장 디바이스 (31) 로부터 저장된 비디오 데이터를 액세스할 수도 있다. 파일 서버는 인코딩된 비디오 데이터를 저장할 수 있으며 그 인코딩된 비디오 데이터를 목적지 디바이스 (14) 로 송신할 수 있는 임의의 타입의 서버일 수도 있다. 일 예의 파일 서버들은 (예컨대, 웹사이트를 위한) 웹 서버, 파일 전송 프로토콜 (File Transfer Protocol; FTP) 서버, 네트워크 연결 저장 (network attached storage; NAS) 디바이스들, 또는 로컬 디스크 드라이브를 포함한다. 목적지 디바이스 (14) 는 인터넷 접속을 포함하는 임의의 표준 데이터 접속을 통해 인코딩된 비디오 데이터를 액세스할 수도 있다. 이것은, 파일 서버 상에 저장된 인코딩된 비디오 데이터를 액세스하기 위해 적당한 무선 채널 (예컨대, 무선 로컬 영역 네트워크 (wireless local area network; WLAN) 접속), 유선 접속 (예컨대, 디지털 가입자 회선 (digital subscriber line; DSL), 케이블 모뎀 등), 또는 양자의 조합을 포함할 수도 있다. 저장 디바이스 (31) 로부터의 인코딩된 비디오 데이터의 송신은 스트리밍 송신, 다운로드 송신, 또는 양자의 조합일 수도 있다.
이 개시물의 기법들은 무선 애플리케이션들 또는 설정들로 제한되지는 않는다. 기법들은 오버-디-에어 (over-the-air) 텔레비전 브로드캐스트들, 케이블 텔레비전 송신들, 위성 텔레비전 송신들, 예컨대, 인터넷을 통한 스트리밍 비디오 송신들 (예컨대, 하이퍼텍스트 전송 프로토콜 (Hypertext Transfer Protocol; HTTP) 을 통한 동적 적응적 스트리밍 등), 데이터 저장 매체 상에서의 저장을 위한 디지털 비디오의 인코딩, 데이터 저장 매체 상에 저장된 디지털 비디오의 디코딩, 또는 다른 애플리케이션들과 같은 다양한 멀티미디어 애플리케이션들 중의 임의의 것의 지원 하에서 비디오 코딩에 적용될 수도 있다. 일부의 예들에서, 비디오 코딩 시스템 (10) 은 비디오 스트리밍, 비디오 재생, 비디오 브로드캐스팅, 및/또는 영상 통화 (video telephony) 와 같은 애플리케이션들을 지원하기 위하여 일방향 (one-way) 또는 양방향 (two-way) 비디오 송신을 지원하도록 구성될 수도 있다.
도 1a 의 예에서, 소스 디바이스 (12) 는 비디오 소스 (18), 비디오 인코더 (20), 및 출력 인터페이스 (22) 를 포함한다. 일부의 경우들에는, 출력 인터페이스 (22) 가 변조기/복조기 (모뎀) 및/또는 송신기를 포함할 수도 있다. 소스 디바이스 (12) 에서, 비디오 소스 (18) 는 비디오 캡처 디바이스, 예컨대, 비디오 카메라, 이전에 캡처된 비디오를 포함하는 비디오 아카이브 (video archive), 비디오 컨텐츠 제공자로부터 비디오를 수신하기 위한 비디오 공급 인터페이스, 및/또는 소스 비디오로서 컴퓨터 그래픽 데이터를 생성하기 위한 컴퓨터 그래픽 시스템과 같은 소스, 또는 이러한 소스들의 조합을 포함할 수도 있다. 하나의 예로서, 비디오 소스 (18) 가 비디오 카메라일 경우, 소스 디바이스 (12) 및 목적지 디바이스 (14) 는 도 1b 의 예에서 예시된 바와 같이, 소위 "카메라 폰들" 또는 "비디오 폰들" 을 형성할 수도 있다. 그러나, 이 개시물에서 설명된 기법들은 일반적으로 비디오 코딩에 적용가능할 수도 있고, 무선 및/또는 유선 애플리케이션들에 적용될 수도 있다.
캡처된 (captured), 프리-캡처된 (pre-captured), 또는 컴퓨터-생성된 비디오는 비디오 인코더 (20) 에 의해 인코딩될 수도 있다. 인코딩된 비디오 데이터는 소스 디바이스 (12) 의 출력 인터페이스 (22) 를 통해 목적지 디바이스 (14) 로 송신될 수도 있다. 인코딩된 비디오 데이터는 또한 (또는 대안적으로), 디코딩 및/또는 재생을 위하여, 목적지 디바이스 (14) 또는 다른 디바이스들에 의한 더 이후의 액세스를 위해 저장 디바이스 (31) 상으로 저장될 수도 있다. 도 1a 및 도 1b 에서 예시된 비디오 인코더 (20) 는 도 2a 에서 예시된 비디오 인코더 (20), 도 2b 에서 예시된 비디오 인코더 (23), 또는 본원에서 설명된 임의의 다른 비디오 인코더를 포함할 수도 있다.
도 1a 의 예에서, 목적지 디바이스 (14) 는 입력 인터페이스 (28), 비디오 디코더 (30), 및 디스플레이 디바이스 (32) 를 포함한다. 일부의 경우들에는, 입력 인터페이스 (28) 가 수신기 및/또는 모뎀을 포함할 수도 있다. 목적지 디바이스 (14) 의 입력 인터페이스 (28) 는 링크 (16) 를 통해, 및/또는 저장 디바이스 (31) 로부터 인코딩된 비디오 데이터를 수신할 수도 있다. 링크 (16) 를 통해 통신되거나 저장 디바이스 (31) 상에서 제공된 인코딩된 비디오 데이터는 비디오 데이터를 디코딩함에 있어서, 비디오 디코더 (30) 와 같은 비디오 디코더에 의한 이용을 위하여 비디오 인코더 (20) 에 의해 생성된 다양한 신택스 엘리먼트들을 포함할 수도 있다. 이러한 신택스 엘리먼트들은 통신 매체 상에서 송신되거나, 저장 매체 상에 저장되거나, 파일 서버에 저장된 인코딩된 비디오 데이터와 함께 포함될 수도 있다. 도 1a 및 도 1b 에서 예시된 비디오 디코더 (30) 는 도 3a 에서 예시된 비디오 디코더 (30), 도 3b 에서 예시된 비디오 디코더 (33), 또는 본원에서 설명된 임의의 다른 비디오 디코더를 포함할 수도 있다.
디스플레이 디바이스 (32) 는 목적지 디바이스 (14) 와 통합될 수도 있거나, 목적지 디바이스 (14) 의 외부에 있을 수도 있다. 일부의 예들에서, 목적지 디바이스 (14) 는 통합된 디스플레이 디바이스를 포함할 수도 있고, 또한, 외부의 디스플레이 디바이스와 인터페이스하도록 구성될 수도 있다. 다른 예들에서, 목적지 디바이스 (14) 는 디스플레이 디바이스일 수도 있다. 일반적으로, 디스플레이 디바이스 (32) 는 디코딩된 비디오 데이터를 사용자에게 디스플레이하고, 액정 디스플레이 (liquid crystal display; LCD), 플라즈마 디스플레이, 유기 발광 다이오드 (organic light emitting diode; OLED) 디스플레이, 또는 또 다른 타입의 디스플레이 디바이스와 같은 다양한 디스플레이 디바이스들 중의 임의의 것을 포함할 수도 있다.
관련된 양태들에서, 도 1b 는 일 예의 비디오 인코딩 및 디코딩 시스템 (10') 을 도시하고, 여기서, 소스 및 목적지 디바이스들 (12, 14) 은 디바이스 (11) 상에 있거나 그 일부이다. 디바이스 (11) 는 "스마트" 폰 등등과 같은 전화 핸드셋일 수도 있다. 디바이스 (11) 는 소스 및 목적지 디바이스들 (12, 14) 과 동작가능하게 통신하는 옵션적 제어기/프로세서 디바이스 (13) 를 포함할 수도 있다. 도 1b 의 시스템 (10') 및 그 컴포넌트들은 그 외에는, 도 1a 의 시스템 (10) 및 그 컴포넌트들과 유사하다.
비디오 인코더 (20) 및 비디오 디코더 (30) 는 HEVC 와 같은 비디오 압축 표준에 따라 동작할 수도 있고, HEVC 테스트 모델 (HEVC Test Model; HM) 을 준수할 수도 있다. 대안적으로, 비디오 인코더 (20) 및 비디오 디코더 (30) 는 MPEG-4, Part 10, AVC 로서 대안적으로 지칭된 ITU-T H.264 표준, 또는 이러한 표준들의 확장들과 같은 다른 독점적 또는 산업 표준들에 따라 동작할 수도 있다. 그러나, 이 개시물의 기법들은 임의의 특정한 코딩 표준으로 제한되지는 않는다. 비디오 압축 표준들의 다른 예들은 MPEG-2 및 ITU-T H.263 을 포함한다.
도 1a 및 도 1b 의 예들에서 도시되지 않았지만, 비디오 인코더 (20) 및 비디오 디코더 (30) 는 각각 오디오 인코더 및 디코더와 통합될 수도 있고, 공통의 데이터 스트림 또는 별도의 데이터 스트림들에서 오디오 및 비디오 양자의 인코딩을 프로세싱하기 위한 적절한 MUX-DEMUX 유닛들, 또는 다른 하드웨어 및 소프트웨어를 포함할 수도 있다. 적용가능한 경우, 일부의 예들에서, MUX-DEMUX 유닛들은 ITU H.223 멀티플렉서 프로토콜, 또는 사용자 데이터그램 프로토콜 (user datagram protocol; UDP) 과 같은 다른 프로토콜들을 준수할 수도 있다.
비디오 인코더 (20) 및 비디오 디코더 (30) 는 각각, 하나 이상의 마이크로프로세서들, 디지털 신호 프로세서 (digital signal processor; DSP) 들, 주문형 집적 회로 (application specific integrated circuit; ASIC) 들, 필드 프로그래밍가능 게이트 어레이 (field programmable gate array; FPGA) 들, 개별 로직, 소프트웨어, 하드웨어, 펌웨어 또는 그 임의의 조합들과 같은 다양한 적당한 인코더 회로부 중의 임의의 것으로서 구현될 수도 있다. 기법들이 소프트웨어로 부분적으로 구현될 때, 디바이스는 소프트웨어를 위한 명령들을 적당한 비일시적 컴퓨터 판독가능 매체 내에 저장할 수도 있고, 이 개시물의 기법들을 수행하기 위하여 하나 이상의 프로세서들을 이용하여 명령들을 하드웨어로 실행할 수도 있다. 비디오 인코더 (20) 및 비디오 디코더 (30) 의 각각은 하나 이상의 인코더들 또는 디코더들 내에 포함될 수도 있고, 그 어느 하나는 조합된 인코더/디코더 (combined encoder/decoder; CODEC) 의 일부분으로서 개개의 디바이스 내에 통합될 수도 있다.
비디오 코딩 프로세스
위에서 간단히 언급된 바와 같이, 비디오 인코더 (20) 는 비디오 데이터를 인코딩한다. 비디오 데이터는 하나 이상의 픽처들을 포함할 수도 있다. 픽처들의 각각은 비디오의 일부를 형성하는 스틸 이미지이다. 일부의 사례들에서, 픽처는 비디오 "프레임" 으로서 지칭될 수도 있다. 비디오 인코더 (20) 가 비디오 데이터를 인코딩할 때, 비디오 인코더 (20) 는 비트스트림을 생성할 수도 있다. 비트스트림은 비디오 데이터의 코딩된 표현을 형성하는 비트들의 시퀀스를 포함할 수도 있다. 비트스트림은 코딩된 픽처들 및 연관된 데이터를 포함할 수도 있다. 코딩된 픽처는 픽처의 코딩된 표현이다.
비트스트림을 생성하기 위하여, 비디오 인코더 (20) 는 비디오 데이터에서의 각각의 픽처에 대해 인코딩 동작들을 수행할 수도 있다. 비디오 인코더 (20) 가 픽처들에 대해 인코딩 동작들을 수행할 때, 비디오 인코더 (20) 는 일련의 코딩된 픽처들 및 연관된 데이터를 생성할 수도 있다. 연관된 데이터는 비디오 파라미터 세트 (video parameter set; VPS) 들, 시퀀스 파라미터 세트 (sequence parameter set; SPS) 들, 픽처 파라미터 세트 (picture parameter set; PPS) 들, 적응 파라미터 세트 (adaptation parameter set; APS) 들, 및 다른 신택스 구조들을 포함할 수도 있다. SPS 는 픽처들의 제로 (zero) 이상의 시퀀스들에 적용가능한 파라미터들을 포함할 수도 있다. PPS 는 제로 이상의 픽처들에 적용가능한 파라미터들을 포함할 수도 있다. APS 는 제로 이상의 픽처들에 적용가능한 파라미터들을 포함할 수도 있다. APS 에서의 파라미터들은 PPS 에서의 파라미터들보다 변경될 가능성이 더 많은 파라미터들일 수도 있다.
코딩된 픽처를 생성하기 위하여, 비디오 인코더 (20) 는 픽처를 동일한 사이즈의 비디오 블록들로 파티셔닝할 수도 있다. 비디오 블록은 샘플들의 2 차원 어레이일 수도 있다. 비디오 블록들의 각각은 트리블록과 연관된다. 일부의 사례들에서, 트리블록은 최대 코딩 유닛 (largest coding unit; LCU) 으로서 지칭될 수도 있다. HEVC 의 트리블록들은 H.264/AVC 와 같은 이전의 표준들의 매크로블록들과 대략 유사할 수도 있다. 그러나, 트리블록은 반드시 특정한 사이즈로 제한되는 것은 아니고, 하나 이상의 코딩 유닛 (CU) 들을 포함할 수도 있다. 비디오 인코더 (20) 는 트리블록들의 비디오 블록들을 CU 들과 연관된 비디오 블록들, 이 때문에, 명칭 "트리블록들" 로 파티셔닝하기 위하여 쿼드트리 파티셔닝 (quadtree partitioning) 을 이용할 수도 있다.
일부의 예들에서, 비디오 인코더 (20) 는 픽처를 복수의 슬라이스들로 파티셔닝할 수도 있다. 슬라이스들의 각각은 정수 (integer number) 의 CU 들을 포함할 수도 있다. 일부의 사례들에서, 슬라이스는 정수의 트리블록들을 포함한다. 다른 사례들에서, 슬라이스의 경계는 트리블록 내에 있을 수도 있다.
픽처에 대해 인코딩 동작을 수행하는 것의 일부로서, 비디오 인코더 (20) 는 픽처의 각각의 슬라이스에 대해 인코딩 동작들을 수행할 수도 있다. 비디오 인코더 (20) 가 슬라이스에 대해 인코딩 동작을 수행할 때, 비디오 인코더 (20) 는 슬라이스와 연관된 인코딩된 데이터를 생성할 수도 있다. 슬라이스와 연관된 인코딩된 데이터는 "코딩된 슬라이스" 로서 지칭될 수도 있다.
코딩된 슬라이스를 생성하기 위하여, 비디오 인코더 (20) 는 슬라이스에서의 각각의 트리블록에 대해 인코딩 동작들을 수행할 수도 있다. 비디오 인코더 (20) 가 트리블록에 대해 인코딩 동작을 수행할 때, 비디오 인코더 (20) 는 코딩된 트리블록을 생성할 수도 있다. 코딩된 트리블록은 트리블록의 인코딩된 버전을 나타내는 데이터를 포함할 수도 있다.
비디오 인코더 (20) 가 코딩된 슬라이스를 생성할 때, 비디오 인코더 (20) 는 래스터 스캔 순서 (raster scan order) 에 따라 슬라이스에서의 트리블록들에 대해 인코딩 동작들을 수행 (예컨대, 인코딩) 할 수도 있다. 예를 들어, 비디오 인코더 (20) 가 슬라이스에서의 트리블록들의 각각을 인코딩하였을 때까지, 비디오 인코더 (20) 는 슬라이스에서의 트리블록들의 최상부 행 (row) 을 가로질러 좌측으로부터 우측으로, 그 다음으로, 트리블록들의 다음의 더 낮은 행을 가로질러 좌측으로부터 우측으로 등등으로 진행하는 순서로 슬라이스의 트리블록들을 인코딩할 수도 있다.
래스터 스캔 순서에 따라 트리블록들을 인코딩한 결과로서, 소정의 트리블록의 상부 및 좌측의 트리블록들이 인코딩되었을 수도 있지만, 소정의 트리블록의 하부 및 우측의 트리블록들은 인코딩되지 않았을 수도 있다. 결과적으로, 비디오 인코더 (20) 는 소정의 트리블록을 인코딩할 때에 소정의 트리블록의 상부 및 좌측의 트리블록들을 인코딩함으로써 생성된 정보를 액세스할 수 있을 수도 있다. 그러나, 비디오 인코더 (20) 는 소정의 트리블록을 인코딩할 때에 소정의 트리블록의 하부 및 우측의 트리블록들을 인코딩함으로써 생성된 정보를 액세스할 수 없을 수도 있다.
코딩된 트리블록을 생성하기 위하여, 비디오 인코더 (20) 는 비디오 블록을 점진적으로 더 작은 비디오 블록들로 분할하기 위하여 트리블록의 비디오 블록에 대해 쿼드트리 파티셔닝을 재귀적으로 수행할 수도 있다. 더 작은 비디오 블록들의 각각은 상이한 CU 와 연관될 수도 있다. 예를 들어, 비디오 인코더 (20) 는 트리블록의 비디오 블록을 4 개의 동일한 사이즈의 서브-블록들로 파티셔닝할 수도 있고, 서브-블록들 중의 하나 이상을 4 개의 동일한 사이즈의 서브-서브 블록 (sub-sub-block) 들로 파티셔닝할 수도 있는 등등과 같다. 파티셔닝된 CU 는, 그 비디오 블록이 다른 CU 들과 연관된 비디오 블록들로 파티셔닝되는 CU 일 수도 있다. 비-파티셔닝된 (non-partitioned) CU 는, 그 비디오 블록이 다른 CU 들과 연관된 비디오 블록들로 파티셔닝되지 않는 CU 일 수도 있다.
비트스트림에서의 하나 이상의 신택스 엘리먼트들은 비디오 인코더 (20) 가 트리블록의 비디오 블록을 파티셔닝할 수도 있는 최대 횟수를 표시할 수도 있다. CU 의 비디오 블록은 형상에 있어서 정사각형일 수도 있다. CU 의 비디오 블록의 사이즈 (예컨대, CU 의 사이즈) 는 8x8 픽셀들로부터, 64x64 픽셀들 이상의 최대치를 갖는 트리블록의 비디오 블록의 사이즈 (예컨대, 트리블록의 사이즈) 까지의 범위일 수도 있다.
비디오 인코더 (20) 는 z-스캔 순서에 따라 트리블록의 각각의 CU 에 대해 인코딩 동작들을 수행 (예컨대, 인코딩) 할 수도 있다. 다시 말해서, 비디오 인코더 (20) 는 상부-좌측 CU, 상부-우측 CU, 하부-좌측 CU, 및 그 다음으로, 하부-우측 CU 를 그 순서로 인코딩할 수도 있다. 비디오 인코더 (20) 가 파티셔닝된 CU 에 대해 인코딩 동작을 수행할 때, 비디오 인코더 (20) 는 z-스캔 순서에 따라 파티셔닝된 CU 의 비디오 블록의 서브-블록들과 연관된 CU 들을 인코딩할 수도 있다. 다시 말해서, 비디오 인코더 (20) 는 상부-좌측 서브-블록과 연관된 CU, 상부-우측 서브-블록과 연관된 CU, 하부-좌측 서브-블록과 연관된 CU, 및 그 다음으로, 하부-우측 서브-블록과 연관된 CU 를 그 순서로 인코딩할 수도 있다.
z-스캔 순서에 따라 트리블록의 CU 들을 인코딩한 결과로서, 소정의 CU 의 상부, 상부-좌측, 상부-우측, 좌측, 및 하부-좌측의 CU 들이 인코딩되었을 수도 있다. 소정의 CU 의 하부 및 우측의 CU 들은 아직 인코딩되지 않았다. 결과적으로, 비디오 인코더 (20) 는 소정의 CU 를 인코딩할 때에 소정의 CU 와 이웃하는 일부의 CU 들을 인코딩함으로써 생성된 정보를 액세스할 수 있을 수도 있다. 그러나, 비디오 인코더 (20) 는 소정의 CU 를 인코딩할 때에 소정의 CU 와 이웃하는 다른 CU 들을 인코딩함으로써 생성된 정보를 액세스할 수 없을 수도 있다.
비디오 인코더 (20) 가 비-파티셔닝된 CU 를 인코딩할 때, 비디오 인코더 (20) 는 CU 에 대해 하나 이상의 예측 유닛 (PU) 들을 생성할 수도 있다. CU 의 PU 들의 각각은 CU 의 비디오 블록 내의 상이한 비디오 블록과 연관될 수도 있다. 비디오 인코더 (20) 는 CU 의 각각의 PU 에 대한 예측된 비디오 블록을 생성할 수도 있다. PU 의 예측된 비디오 블록은 샘플들의 블록일 수도 있다. 비디오 인코더 (20) 는 PU 에 대한 예측된 비디오 블록을 생성하기 위하여 인트라 예측 또는 인터 예측을 이용할 수도 있다.
비디오 인코더 (20) 가 PU 의 예측된 비디오 블록을 생성하기 위하여 인트라 예측을 이용할 때, 비디오 인코더 (20) 는 PU 와 연관된 픽처의 디코딩된 샘플들에 기초하여 PU 의 예측된 비디오 블록을 생성할 수도 있다. 비디오 인코더 (20) 가 CU 의 PU 들의 예측된 비디오 블록들을 생성하기 위하여 인트라 예측을 이용할 경우, CU 는 인트라-예측된 CU 이다. 비디오 인코더 (20) 가 PU 의 예측된 비디오 블록을 생성하기 위하여 인터 예측을 이용할 때, 비디오 인코더 (20) 는 PU 와 연관된 픽처 이외의 하나 이상의 픽처들의 디코딩된 샘플들에 기초하여 PU 의 예측된 비디오 블록을 생성할 수도 있다. 비디오 인코더 (20) 가 CU 의 PU 들의 예측된 비디오 블록들을 생성하기 위하여 인터 예측을 이용할 경우, CU 는 인터-예측된 CU 이다.
또한, 비디오 인코더 (20) 가 PU 에 대한 예측된 비디오 블록을 생성하기 위하여 인터 예측을 이용할 때, 비디오 인코더 (20) 는 PU 에 대한 모션 정보를 생성할 수도 있다. PU 에 대한 모션 정보는 PU 의 하나 이상의 참조 블록들을 표시할 수도 있다. PU 의 각각의 참조 블록은 참조 픽처 내의 비디오 블록일 수도 있다. 참조 픽처는 PU 와 연관된 픽처 이외의 픽처일 수도 있다. 일부의 사례들에서, PU 의 참조 블록은 또한, PU 의 "참조 샘플" 로서 지칭될 수도 있다. 비디오 인코더 (20) 는 PU 의 참조 블록들에 기초하여 PU 에 대한 예측된 비디오 블록을 생성할 수도 있다.
비디오 인코더 (20) 가 CU 의 하나 이상의 PU 들의 예측된 비디오 블록들을 생성한 후, 비디오 인코더 (20) 는 CU 의 PU 들에 대한 예측된 비디오 블록들에 기초하여 CU 에 대한 잔차 데이터를 생성할 수도 있다. CU 에 대한 잔차 데이터는 CU 의 PU 들에 대한 예측된 비디오 블록들에서의 샘플들과, CU 의 원래의 비디오 블록과의 사이의 차이들을 표시할 수도 있다.
또한, 비-파티셔닝된 CU 에 대해 인코딩 동작을 수행하는 것의 일부로서, 비디오 인코더 (20) 는 CU 의 잔차 데이터를 CU 의 변환 유닛 (TU) 들과 연관된 잔차 데이터의 하나 이상의 블록들 (예컨대, 잔차 비디오 블록들) 로 파티셔닝하기 위하여 CU 의 잔차 데이터에 대해 재귀적 쿼드트리 파티셔닝 (recursive quadtree partitioning) 을 수행할 수도 있다. CU 의 각각의 TU 는 상이한 잔차 비디오 블록과 연관될 수도 있다.
비디오 인코더 (20) 는 TU 들과 연관된 변환 계수 블록들 (예컨대, 변환 계수들의 블록들) 을 생성하기 위하여, 하나 이상의 변환들을 TU 들과 연관된 잔차 비디오 블록들에 적용할 수도 있다. 결과적으로, 변환 계수 블록은 변환 계수들의 2 차원 (2D) 행렬일 수도 있다.
변환 계수 블록을 생성한 후, 비디오 인코더 (20) 는 변환 계수 블록에 대해 양자화 프로세스를 수행할 수도 있다. 양자화는 일반적으로, 변환 계수들을 나타내기 위해 이용된 데이터의 양을 가능한 대로 감소시키기 위하여 변환 계수들이 양자화되어 추가의 압축을 제공하는 프로세스를 지칭한다. 양자화 프로세스는 변환 계수들의 일부 또는 전부와 연관된 비트 심도 (bit depth) 를 감소시킬 수도 있다. 예를 들어, n-비트 변환 계수는 양자화 동안에 m-비트 변환 계수로 버림 (round down) 될 수도 있고, 여기서, n 은 m 보다 더 크다.
비디오 인코더 (20) 는 각각의 CU 를 양자화 파라미터 (quantization parameter; QP) 값과 연관시킬 수도 있다. CU 와 연관된 QP 값은 비디오 인코더 (20) 가 CU 와 연관된 변환 계수 블록들을 어떻게 양자화하는지를 결정할 수도 있다. 비디오 인코더 (20) 는 CU 와 연관된 QP 값을 조절함으로써 CU 와 연관된 변환 계수 블록들에 적용된 양자화도 (degree of quantization) 를 조절할 수도 있다.
비디오 인코더 (20) 가 변환 계수 블록을 양자화한 후, 비디오 인코더 (20) 는 양자화된 변환 계수 블록에서 변환 계수들을 나타내는 신택스 엘리먼트들의 세트들을 생성할 수도 있다. 비디오 인코더 (20) 는 컨텍스트 적응 이진 산술 코딩 (Context Adaptive Binary Arithmetic Coding; CABAC) 동작들과 같은 엔트로피 인코딩 동작들을 이 신택스 엘리먼트들의 일부에 적용할 수도 있다. 컨텍스트 적응 가변 길이 코딩 (context adaptive variable length coding; CAVLC), 확률 간격 파티셔닝 엔트로피 (probability interval partitioning entropy; PIPE) 코딩, 또는 다른 이진 산술 코딩 (binary arithmetic coding) 과 같은 다른 엔트로피 코딩 기법들이 또한 이용될 수 있다.
비디오 인코더 (20) 에 의해 생성된 비트스트림은 일련의 네트워크 추상화 계층 (Network Abstraction Layer; NAL) 유닛들을 포함할 수도 있다. NAL 유닛들의 각각은 NAL 유닛에서의 데이터의 타입의 표시 및 그 데이터를 포함하는 바이트들을 포함하는 신택스 구조일 수도 있다. 예를 들어, NAL 유닛은 비디오 파라미터 세트, 시퀀스 파라미터 세트, 픽처 파라미터 세트, 코딩된 슬라이스, 보충 강화 정보 (supplemental enhancement information; SEI), 액세스 유닛 구분자 (access unit delimiter), 필러 데이터 (filler data), 또는 또 다른 타입의 데이터를 나타내는 데이터를 포함할 수도 있다. NAL 유닛에서의 데이터는 다양한 신택스 구조들을 포함할 수도 있다.
비디오 디코더 (30) 는 비디오 인코더 (20) 에 의해 생성된 비트스트림을 수신할 수도 있다. 비트스트림은 비디오 인코더 (20) 에 의해 인코딩된 비디오 데이터의 코딩된 표현을 포함할 수도 있다. 비디오 디코더 (30) 가 비트스트림을 수신할 때, 비디오 디코더 (30) 는 비트스트림에 대해 파싱 동작 (parsing operation) 을 수행할 수도 있다. 비디오 디코더 (30) 가 파싱 동작을 수행할 때, 비디오 디코더 (30) 는 비트스트림으로부터 신택스 엘리먼트들을 추출할 수도 있다. 비디오 디코더 (30) 는 비트스트림으로부터 추출된 신택스 엘리먼트들에 기초하여 비디오 데이터의 픽처들을 재구성할 수도 있다. 신택스 엘리먼트들에 기초하여 비디오 데이터를 재구성하기 위한 프로세스는 일반적으로, 신택스 엘리먼트들을 생성하기 위하여 비디오 인코더 (20) 에 의해 수행된 프로세스와 상반적일 수도 있다.
비디오 디코더 (30) 가 CU 와 연관된 신택스 엘리먼트들을 추출한 후, 비디오 디코더 (30) 는 신택스 엘리먼트들에 기초하여 CU 의 PU 들에 대한 예측된 비디오 블록들을 생성할 수도 있다. 게다가, 비디오 디코더 (30) 는 CU 의 TU 들과 연관된 변환 계수 블록들을 역양자화할 수도 있다. 비디오 디코더 (30) 는 CU 의 TU 들과 연관된 잔차 비디오 블록들을 재구성하기 위하여 변환 계수 블록들에 대해 역변환들을 수행할 수도 있다. 예측된 비디오 블록들을 생성하고 잔차 비디오 블록들을 재구성한 후, 비디오 디코더 (30) 는 예측된 비디오 블록들 및 잔차 비디오 블록들에 기초하여 CU 의 비디오 블록을 재구성할 수도 있다. 이러한 방법으로, 비디오 디코더 (30) 는 비트스트림에서의 신택스 엘리먼트들에 기초하여 CU 들의 비디오 블록들을 재구성할 수도 있다.
비디오 인코더
*도 2a 는 이 개시물에서 설명된 양태들에 따라 기법들을 구현할 수도 있는 비디오 인코더 (20) 의 예를 예시하는 블록도이다. 비디오 인코더 (20) 는 HEVC 에 대한 것과 같은 비디오 프레임의 단일 계층을 프로세싱하도록 구성될 수도 있다. 또한, 비디오 인코더 (20) 는, 도 4 및 도 5 에 대하여 위에서 그리고 이하에서 더욱 상세하게 설명된 NoOutputOfPriorPicsFlag 를 추론하는 방법들 및 관련된 프로세스들을 포함하지만, 이것으로 제한되지는 않는, 이 개시물의 기법들 중의 임의의 것 또는 전부를 수행하도록 구성될 수도 있다. 하나의 예로서, 예측 프로세싱 유닛 (100) 은 이 개시물에서 설명된 기법들 중의 임의의 것 또는 전부를 수행하도록 구성될 수도 있다. 또 다른 실시형태에서, 비디오 인코더 (20) 는 이 개시물에서 설명된 기법들 중의 임의의 것 또는 전부를 수행하도록 구성되는 옵션적 인터-계층 예측 유닛 (128) 을 포함한다. 다른 실시형태들에서, 인터-계층 예측은 예측 프로세싱 유닛 (100) (예컨대, 인터 예측 유닛 (121) 및/또는 인트라 예측 유닛 (126)) 에 의해 수행될 수 있고, 이 경우, 인터-계층 예측 유닛 (128) 은 생략될 수도 있다. 그러나, 이 개시물의 양태들은 그렇게 제한되지는 않는다. 일부의 예들에서, 이 개시물에서 설명된 기법들은 비디오 인코더 (20) 의 다양한 컴포넌트들 사이에서 공유될 수도 있다. 일부의 예들에서, 추가적으로 또는 대안적으로, 프로세서 (도시되지 않음) 는 이 개시물에서 설명된 기법들 중의 임의의 것 또는 전부를 수행하도록 구성될 수도 있다.
설명의 목적들을 위하여, 이 개시물은 HEVC 코딩의 맥락에서 비디오 인코더 (20) 를 설명한다. 그러나, 이 개시물의 기법들은 다른 코딩 표준들 또는 방법들에 적용가능할 수도 있다. 도 2a 에서 도시된 예는 단일 계층 코덱에 대한 것이다. 그러나, 도 2b 에 대하여 추가로 설명되는 바와 같이, 비디오 인코더 (20) 의 일부 또는 전부는 멀티-계층 코덱의 프로세싱에 대해 중복될 수도 있다.
비디오 인코더 (20) 는 비디오 슬라이스들 내의 비디오 블록들의 인트라-코딩 및 인터-코딩을 수행할 수도 있다. 인트라 코딩은 소정의 비디오 프레임 또는 픽처 내의 비디오에 있어서의 공간적 중복성을 감소시키거나 제거하기 위하여 공간적 예측에 의존한다. 인터-코딩은 비디오 시퀀스의 인접한 프레임들 또는 픽처들 내의 비디오에 있어서의 시간적 중복성을 감소시키거나 제거하기 위하여 시간적 예측에 의존한다. 인트라-모드 (I 모드) 는 몇몇 공간 기반 코딩 모드들 중의 임의의 것을 지칭할 수도 있다. 단방향 예측 (P 모드) 또는 양방향 예측 (B 모드) 과 같은 인터-모드들은 몇몇 시간 기반 코딩 모드들 중의 임의의 것을 지칭할 수도 있다.
도 2a 의 예에서, 비디오 인코더 (20) 는 복수의 기능적 컴포넌트들을 포함한다. 비디오 인코더 (20) 의 기능적 컴포넌트들은 예측 프로세싱 유닛 (100), 잔차 생성 유닛 (102), 변환 프로세싱 유닛 (104), 양자화 유닛 (106), 역양자화 유닛 (108), 역변환 유닛 (110), 재구성 유닛 (112), 필터 유닛 (113), 디코딩된 픽처 버퍼 (114), 및 엔트로피 인코딩 유닛 (116) 을 포함한다. 예측 프로세싱 유닛 (100) 은 인터 예측 유닛 (121), 모션 추정 유닛 (122), 모션 보상 유닛 (124), 인트라 예측 유닛 (126), 및 인터-계층 예측 유닛 (128) 을 포함한다. 다른 예들에서, 비디오 인코더 (20) 는 더 많거나, 더 적거나, 또는 상이한 기능적 컴포넌트들을 포함할 수도 있다. 또한, 모션 추정 유닛 (122) 및 모션 보상 유닛 (124) 은 고도로 통합될 수도 있지만, 설명의 목적들을 위하여 별도로 도 2a 의 예에서 표현된다.
비디오 인코더 (20) 는 비디오 데이터를 수신할 수도 있다. 비디오 인코더 (20) 는 다양한 소스들로부터 비디오 데이터를 수신할 수도 있다. 예를 들어, 비디오 인코더 (20) 는 (예컨대, 도 1a 또는 도 1b 에서 도시된) 비디오 소스 (18) 또는 또 다른 소스로부터 비디오 데이터를 수신할 수도 있다. 비디오 데이터는 일련의 픽처들을 나타낼 수도 있다. 비디오 데이터를 인코딩하기 위하여, 비디오 인코더 (20) 는 픽처들의 각각에 대해 인코딩 동작을 수행할 수도 있다. 픽처에 대해 인코딩 동작을 수행하는 것의 일부로서, 비디오 인코더 (20) 는 픽처의 각각의 슬라이스에 대해 인코딩 동작들을 수행할 수도 있다. 슬라이스에 대해 인코딩 동작을 수행하는 것의 일부로서, 비디오 인코더 (20) 는 슬라이스에서의 트리블록들에 대해 인코딩 동작들을 수행할 수도 있다.
트리블록에 대해 인코딩 동작을 수행하는 것의 일부로서, 예측 프로세싱 유닛 (100) 은 비디오 블록을 점진적으로 더 작은 비디오 블록들로 분할하기 위하여 트리블록의 비디오 블록에 대해 쿼드트리 파티셔닝을 수행할 수도 있다. 더 작은 비디오 블록들의 각각은 상이한 CU 와 연관될 수도 있다. 예를 들어, 예측 프로세싱 유닛 (100) 은 트리블록의 비디오 블록을 4 개의 동일한 사이즈의 서브-블록들로 파티셔닝할 수도 있고, 서브-블록들 중의 하나 이상을 4 개의 동일한 사이즈의 서브-서브-블록들로 파티셔닝할 수도 있는 등등과 같다.
CU 들과 연관된 비디오 블록들의 사이즈들은 8x8 샘플들로부터, 64x64 픽셀들 이상의 최대치를 갖는 트리블록의 사이즈까지의 범위일 수도 있다. 이 개시물에서, "NxN" 및 "N 대 (by) N" 은 수직 및 수평 차원들의 측면에서의 비디오 블록의 샘플 차원들, 예컨대, 16x16 샘플들 또는 16 대 16 샘플들을 지칭하기 위하여 상호 교환가능하게 이용될 수도 있다. 일반적으로, 16x16 비디오 블록은 수직 방향에서의 16 개의 샘플들 (y = 16) 및 수평 방향에서의 16 개의 샘플들 (x = 16) 을 가진다. 마찬가지로, NxN 블록은 일반적으로 수직 방향에서의 N 개의 샘플들 및 수평 방향에서의 N 개의 샘플들을 가지며, 여기서, N 은 음이 아닌 정수 값을 나타낸다.
또한, 트리블록에 대해 인코딩 동작을 수행하는 것의 일부로서, 예측 프로세싱 유닛 (100) 은 트리블록에 대한 계층적 쿼드트리 데이터 구조를 생성할 수도 있다. 예를 들어, 트리블록은 쿼드트리 데이터 구조의 루트 노드 (root node) 에 대응할 수도 있다. 예측 프로세싱 유닛 (100) 이 트리블록의 비디오 블록을 4 개의 서브-블록들로 파티셔닝할 경우, 루트 노드는 쿼드트리 데이터 구조에서 4 개의 자식 노드 (child node) 들을 가진다. 자식 노드들의 각각은 서브-블록들 중의 하나와 연관된 CU 에 대응한다. 예측 프로세싱 유닛 (100) 이 서브-블록들 중의 하나를 4 개의 서브-서브-블록들로 파티셔닝할 경우, 서브-블록과 연관된 CU 에 대응하는 노드는 4 개의 자식 노드들을 가질 수도 있고, 그 각각은 서브-서브-블록들 중의 하나와 연관된 CU 에 대응한다.
쿼드트리 데이터 구조의 각각의 노드는 대응하는 트리블록 또는 CU 에 대한 신택스 데이터 (예컨대, 신택스 엘리먼트들) 를 포함할 수도 있다. 예를 들어, 쿼드트리에서의 노드는, 노드에 대응하는 CU 의 비디오 블록이 4 개의 서브-블록들로 파티셔닝 (예컨대, 분할) 되는지 여부를 표시하는 분할 플래그 (split flag) 를 포함할 수도 있다. CU 에 대한 신택스 엘리먼트들은 재귀적으로 정의될 수도 있고, CU 의 비디오 블록이 서브-블록들로 분할되는지 여부에 종속될 수도 있다. 그 비디오 블록이 파티셔닝되지 않는 CU 는 쿼드트리 데이터 구조에서의 리프 노드 (leaf node) 에 대응할 수도 있다. 코딩된 트리블록은 대응하는 트리블록에 대한 쿼드트리 데이터 구조에 기초한 데이터를 포함할 수도 있다.
비디오 인코더 (20) 는 트리블록의 각각의 비-파티셔닝된 CU 에 대해 인코딩 동작들을 수행할 수도 있다. 비디오 인코더 (20) 가 비-파티셔닝된 CU 에 대해 인코딩 동작을 수행할 때, 비디오 인코더 (20) 는 비-파티셔닝된 CU 의 인코딩된 표현을 나타내는 데이터를 생성한다.
CU 에 대해 인코딩 동작을 수행하는 것의 일부로서, 예측 프로세싱 유닛 (100) 은 CU 의 하나 이상의 PU 들 중에서 CU 의 비디오 블록을 파티셔닝할 수도 있다. 비디오 인코더 (20) 및 비디오 디코더 (30) 는 다양한 PU 사이즈들을 지원할 수도 있다. 특정한 CU 의 사이즈가 2Nx2N 인 것으로 가정하면, 비디오 인코더 (20) 및 비디오 디코더 (30) 는 2Nx2N 또는 NxN 의 PU 사이즈들과, 2Nx2N, 2NxN, Nx2N, NxN, 2NxnU, nLx2N, nRx2N, 또는 유사한 것의 대칭적인 PU 사이즈들에서의 인터-예측을 지원할 수도 있다. 비디오 인코더 (20) 및 비디오 디코더 (30) 는 또한, 2NxnU, 2NxnD, nLx2N, 및 nRx2N 의 PU 사이즈들에 대한 비대칭적인 파티셔닝을 지원할 수도 있다. 일부의 예들에서, 예측 프로세싱 유닛 (100) 은, CU 의 비디오 블록의 측면들과 직각으로 만나지 않는 경계를 따라 CU 의 PU 들 중에서 CU 의 비디오 블록을 파티셔닝하기 위하여 기하학적 파티셔닝 (geometric partitioning) 을 수행할 수도 있다.
인터 예측 유닛 (121) 은 CU 의 각각의 PU 에 대해 인터 예측을 수행할 수도 있다. 인터 예측은 시간적 압축을 제공할 수도 있다. PU 에 대해 인터 예측을 수행하기 위하여, 모션 추정 유닛 (122) 은 PU 에 대한 모션 정보를 생성할 수도 있다. 모션 보상 유닛 (124) 은 CU 와 연관된 픽처 이외의 픽처들 (예컨대, 참조 픽처들) 의 디코딩된 샘플들 및 모션 정보에 기초하여 PU 에 대한 예측된 비디오 블록을 생성할 수도 있다. 이 개시물에서, 모션 보상 유닛 (124) 에 의해 생성된 예측된 비디오 블록은 인터-예측된 비디오 블록으로서 지칭될 수도 있다.
슬라이스들은 I 슬라이스들, P 슬라이스들, 또는 B 슬라이스들일 수도 있다. 모션 추정 유닛 (122) 및 모션 보상 유닛 (124) 은 PU 가 I 슬라이스, P 슬라이스, 또는 B 슬라이스에 있는지 여부에 따라 CU 의 PU 에 대해 상이한 동작들을 수행할 수도 있다. I 슬라이스에서, 모든 PU들은 인트라 예측된다. 이 때문에, PU 가 I 슬라이스 내에 있을 경우, 모션 추정 유닛 (122) 및 모션 보상 유닛 (124) 은 PU 에 대해 인터 예측을 수행하지 않는다.
PU 가 P 슬라이스 내에 있을 경우, PU 를 포함하는 픽처는 "리스트 0" 으로서 지칭된 참조 픽처들의 리스트와 연관된다. 리스트 0 에서의 참조 픽처들의 각각은 다른 픽처들의 인터 예측을 위하여 이용될 수도 있는 샘플들을 포함한다. 모션 추정 유닛 (122) 이 P 슬라이스에서의 PU 에 대하여 모션 추정 동작을 수행할 때, 모션 추정 유닛 (122) 은 PU 에 대한 참조 블록을 위하여 리스트 0 에서의 참조 픽처들을 검색할 수도 있다. PU 의 참조 블록은, PU 의 비디오 블록에서의 샘플들에 가장 근접하게 대응하는 샘플들의 세트, 예컨대, 샘플들의 블록일 수도 있다. 모션 추정 유닛 (122) 은 참조 픽처에서의 샘플들의 세트가 PU 의 비디오 블록에서의 샘플들에 얼마나 근접하게 대응하는지를 결정하기 위하여 다양한 메트릭 (metric) 들을 이용할 수도 있다. 예를 들어, 모션 추정 유닛 (122) 은 절대차의 합 (sum of absolute difference; SAD), 제곱차의 합 (sum of square difference; SSD), 또는 다른 차이 메트릭들에 의해, 참조 픽처에서의 샘플들의 세트가 PU 의 비디오 블록에서의 샘플들에 얼마나 근접하게 대응하는지를 결정할 수도 있다.
P 슬라이스에서의 PU 의 참조 블록을 식별한 후, 모션 추정 유닛 (122) 은 참조 블록을 포함하는 리스트 0 에서 참조 픽처를 표시하는 참조 인덱스와, PU 와 참조 블록 사이의 공간적 변위를 표시하는 모션 벡터를 생성할 수도 있다. 다양한 예들에서, 모션 추정 유닛 (122) 은 변동되는 정밀도의 정도들에 대한 모션 벡터들을 생성할 수도 있다. 예를 들어, 모션 추정 유닛 (122) 은 1/4 샘플 정밀도, 1/8 샘플 정밀도, 또는 다른 분수 샘플 정밀도로 모션 벡터들을 생성할 수도 있다. 분수 샘플 정밀도의 경우, 참조 블록 값들은 참조 픽처에서의 정수-위치 샘플 값들로부터 보간 (interpolate) 될 수도 있다. 모션 추정 유닛 (122) 은 참조 인덱스 및 모션 벡터를 PU 의 모션 정보로서 출력할 수도 있다. 모션 보상 유닛 (124) 은 PU 의 모션 정보에 의해 식별된 참조 블록에 기초하여 PU 의 예측된 비디오 블록을 생성할 수도 있다.
PU 가 B 슬라이스에 있을 경우, PU 를 포함하는 픽처는 "리스트 0" 및 "리스트 1" 로서 지칭된, 참조 픽처들의 2 개의 리스트들과 연관될 수도 있다. 일부의 예들에서, B 슬라이스를 포함하는 픽처는 리스트 0 및 리스트 1 의 조합인 리스트 조합과 연관될 수도 있다.
또한, PU 가 B 슬라이스에 있을 경우, 모션 추정 유닛 (122) 은 PU 에 대한 단방향 예측 또는 양방향 예측을 수행할 수도 있다. 모션 추정 유닛 (122) 이 PU 에 대한 단방향 예측을 수행할 때, 모션 추정 유닛 (122) 은 PU 에 대한 참조 블록을 위하여 리스트 0 또는 리스트 1 의 참조 픽처들을 검색할 수도 있다. 다음으로, 모션 추정 유닛 (122) 은 참조 블록을 포함하는 리스트 0 또는 리스트 1 에서 참조 픽처를 표시하는 참조 인덱스와, PU 와 참조 블록 사이의 공간적 변위를 표시하는 모션 벡터를 생성할 수도 있다. 모션 추정 유닛 (122) 은 참조 인덱스, 예측 방향 표시자, 및 모션 벡터를 PU 의 모션 정보로서 출력할 수도 있다. 예측 방향 표시자는 참조 인덱스가 리스트 0 또는 리스트 1 에서 참조 픽처를 표시하는지 여부를 표시할 수도 있다. 모션 보상 유닛 (124) 은 PU 의 모션 정보에 의해 표시된 참조 블록에 기초하여 PU 의 예측된 비디오 블록을 생성할 수도 있다.
모션 추정 유닛 (122) 이 PU 에 대한 양방향 예측을 수행할 때, 모션 추정 유닛 (122) 은 PU 에 대한 참조 블록을 위하여 리스트 0 에서 참조 픽처들을 검색할 수도 있고, 또한, PU 에 대한 또 다른 참조 블록을 위하여 리스트 1 에서 참조 픽처들을 검색할 수도 있다. 다음으로, 모션 추정 유닛 (122) 은 참조 블록들을 포함하는 리스트 0 또는 리스트 1 에서 참조 픽처들을 표시하는 참조 인덱스들과, 참조 블록들 및 PU 사이의 공간적 변위들을 표시하는 모션 벡터들을 생성할 수도 있다. 모션 추정 유닛 (122) 은 PU 의 참조 인덱스들 및 모션 벡터들을 PU 의 모션 정보로서 출력할 수도 있다. 모션 보상 유닛 (124) 은 PU 의 모션 정보에 의해 표시된 참조 블록들에 기초하여 PU 의 예측된 비디오 블록을 생성할 수도 있다.
일부의 사례들에서, 모션 추정 유닛 (122) 은 PU 에 대한 모션 정보의 전체 세트를 엔트로피 인코딩 유닛 (116) 으로 출력하지는 않는다. 오히려, 모션 추정 유닛 (122) 은 또 다른 PU 의 모션 정보를 참조하여 PU 의 모션 정보를 시그널링할 수도 있다. 예를 들어, 모션 추정 유닛 (122) 은 PU 의 모션 정보가 이웃하는 PU 의 모션 정보와 충분히 유사한 것으로 결정할 수도 있다. 이 예에서, 모션 추정 유닛 (122) 은 PU 와 연관된 신택스 구조에서, PU 가 이웃하는 PU 와 동일한 모션 정보를 가지는 것을 비디오 디코더 (30) 에 표시하는 값을 표시할 수도 있다. 또 다른 예에서, 모션 추정 유닛 (122) 은 PU 와 연관된 신택스 구조에서, 이웃하는 PU 및 모션 벡터 차이 (motion vector difference; MVD) 를 식별할 수도 있다. 모션 벡터 차이는 PU 의 모션 벡터와, 표시된 이웃하는 PU 의 모션 벡터와의 사이의 차이를 표시한다. 비디오 디코더 (30) 는 PU 의 모션 벡터를 결정하기 위하여 표시된 이웃하는 PU 의 모션 벡터 및 모션 벡터 차이를 이용할 수도 있다. 제 2 PU 의 모션 정보를 시그널링할 때에 제 1 PU 의 모션 정보를 참조함으로써, 비디오 인코더 (20) 는 더 적은 비트들을 이용하여 제 2 PU 의 모션 정보를 시그널링할 수 있을 수도 있다.
도 8~9 을 참조하여 이하에서 추가로 논의된 바와 같이, 예측 프로세싱 유닛 (100) 은 도 8 및 도 8~9 에서 예시된 방법들을 수행함으로써 PU (또는 임의의 다른 참조 계층 및/또는 향상 계층 블록들 또는 비디오 유닛들) 를 코딩 (예컨대, 인코딩 또는 디코딩) 하도록 구성될 수도 있다. 예를 들어, (예컨대, 모션 추정 유닛 (122) 및/또는 모션 보상 유닛 (124) 을 통한) 인터 예측 유닛 (121), 인트라 예측 유닛 (126), 또는 인터-계층 예측 유닛 (128) 은 도 8~9 에서 예시된 방법들을 모두 함께 또는 별도로 수행하도록 구성될 수도 있다.
CU 에 대해 인코딩 동작을 수행하는 것의 일부로서, 인트라 예측 유닛 (126) 은 CU 의 PU 들에 대해 인트라 예측을 수행할 수도 있다. 인트라 예측은 공간적 압축을 제공할 수도 있다. 인트라 예측 유닛 (126) 이 PU 에 대해 인트라 예측을 수행할 때, 인트라 예측 유닛 (126) 은 동일한 픽처에서의 다른 PU 들의 디코딩된 샘플들에 기초하여 PU 에 대한 예측 데이터를 생성할 수도 있다. PU 에 대한 예측 데이터는 예측된 비디오 블록 및 다양한 신택스 엘리먼트들을 포함할 수도 있다. 인트라 예측 유닛 (126) 은 I 슬라이스들, P 슬라이스들, 및 B 슬라이스들에서의 PU 들에 대해 인트라 예측을 수행할 수도 있다.
PU 에 대해 인트라 예측을 수행하기 위하여, 인트라 예측 유닛 (126) 은 PU 에 대한 예측 데이터의 다수의 세트들을 생성하기 위하여 다수의 인트라 예측 모드들을 이용할 수도 있다. 인트라 예측 유닛 (126) 이 PU 에 대한 예측 데이터의 세트를 생성하기 위하여 인트라 예측 모드를 이용할 때, 인트라 예측 유닛 (126) 은 인트라 예측 모드와 연관된 방향 및/또는 경도 (gradient) 로 PU 의 비디오 블록을 가로질러 이웃하는 PU 들의 비디오 블록들로부터 샘플들을 확장할 수도 있다. PU 들, CU 들, 및 트리블록들에 대한 좌측에서 우측, 상부에서 하부의 인코딩 순서를 가정하면, 이웃하는 PU 들은 PU 의 상부, 상부 및 우측, 상부 및 좌측, 또는 좌측일 수도 있다. 인트라 예측 유닛 (126) 은 PU 의 사이즈에 따라, 다양한 수들의 인트라 예측 모드들, 예컨대, 33 개의 방향성 인트라 예측 모드 (directional intra prediction mode) 들을 이용할 수도 있다.
예측 프로세싱 유닛 (100) 은 PU 에 대한 모션 보상 유닛 (124) 에 의해 생성된 예측 데이터, 또는 PU 에 대한 인트라 예측 유닛 (126) 에 의해 생성된 예측 데이터 중으로부터 PU 에 대한 예측 데이터를 선택할 수도 있다. 일부의 예들에서, 예측 프로세싱 유닛 (100) 은 예측 데이터의 세트들의 레이트/왜곡 메트릭들에 기초하여 PU 에 대한 예측 데이터를 선택한다.
예측 프로세싱 유닛 (100) 이 인트라 예측 유닛 (126) 에 의해 생성된 예측 데이터를 선택할 경우, 예측 프로세싱 유닛 (100) 은 PU 들에 대한 예측 데이터를 생성하기 위하여 이용되었던 인트라 예측 모드, 예컨대, 선택된 인트라 예측 모드를 시그널링할 수도 있다. 예측 프로세싱 유닛 (100) 은 선택된 인트라 예측 모드를 다양한 방법들로 시그널링할 수도 있다. 예를 들어, 선택된 인트라 예측 모드가 이웃하는 PU 의 인트라 예측 모드와 동일할 가능성이 있을 수도 있다. 다시 말해서, 이웃하는 PU 의 인트라 예측 모드는 현재의 PU 에 대한 가장 가능성 있는 모드일 수도 있다. 이에 따라, 예측 프로세싱 유닛 (100) 은 선택된 인트라 예측 모드가 이웃하는 PU 의 인트라 예측 모드와 동일하다는 것을 표시하기 위한 신택스 엘리먼트를 생성할 수도 있다.
위에서 논의된 바와 같이, 비디오 인코더 (20) 는 인터-계층 예측 유닛 (128) 을 포함할 수도 있다. 인터-계층 예측 유닛 (128) 은 SVC 에서 이용가능한 하나 이상의 상이한 계층들 (예컨대, 기본 또는 참조 계층) 을 이용하여 현재의 블록 (예컨대, EL 에서의 현재의 블록) 을 예측하도록 구성된다. 이러한 예측은 인터-계층 예측으로서 지칭될 수도 있다. 인터-계층 예측 유닛 (128) 은 인터-계층 중복성을 감소시키기 위한 예측 방법들을 사용함으로써, 코딩 효율을 개선시키고 연산 자원 요건들을 감소시킨다. 인터-계층 예측의 일부의 예들은 인터-계층 인트라 예측, 인터-계층 모션 예측, 및 인터-계층 잔차 예측을 포함한다. 인터-계층 인트라 예측은 향상 계층에서 현재의 블록을 예측하기 위하여 기본 계층에서의 공동-위치된 블록들의 재구성을 이용한다. 인터-계층 모션 예측은 향상 계층에서 모션을 예측하기 위하여 기본 계층의 모션 정보를 이용한다. 인터-계층 잔차 예측은 향상 계층의 잔차를 예측하기 위하여 기본 계층의 잔차를 이용한다. 인터-계층 예측 방식들의 각각은 이하에서 더욱 상세하게 논의된다.
예측 프로세싱 유닛 (100) 이 CU 의 PU 들에 대한 예측 데이터를 선택한 후, 잔차 생성 유닛 (102) 은 CU 의 비디오 블록으로부터 CU 의 PU 들의 예측된 비디오 블록들을 감산함으로써 (예컨대, 마이너스 부호에 의해 표시됨) CU 에 대한 잔차 데이터를 생성할 수도 있다. CU 의 잔차 데이터는 CU 의 비디오 블록에서 샘플들의 상이한 샘플 컴포넌트들에 대응하는 2D 잔차 비디오 블록들을 포함할 수도 있다. 예를 들어, 잔차 데이터는 CU 의 PU 들의 예측된 비디오 블록들에서의 샘플들의 휘도 컴포넌트들과, CU 의 원래의 비디오 블록에서의 샘플들의 휘도 컴포넌트들과의 사이의 차이들에 대응하는 잔차 비디오 블록을 포함할 수도 있다. 게다가, CU 의 잔차 데이터는 CU 의 PU 들의 예측된 비디오 블록들에서의 샘플들의 색차 컴포넌트들과, CU 의 원래의 비디오 블록에서의 샘플들의 색차 컴포넌트들과의 사이의 차이들에 대응하는 잔차 비디오 블록들을 포함할 수도 있다.
예측 프로세싱 유닛 (100) 은 CU 의 잔차 비디오 블록들을 서브-블록들로 파티셔닝하기 위하여 쿼드트리 파티셔닝을 수행할 수도 있다. 각각의 분할되지 않은 잔차 비디오 블록은 CU 의 상이한 TU 와 연관될 수도 있다. CU 의 TU들과 연관된 잔차 비디오 블록들의 사이즈들 및 위치들은 CU 의 PU 들과 연관된 비디오 블록들의 사이즈들 및 위치들에 기초할 수도 있거나 기초하지 않을 수도 있다. "잔차 쿼드 트리" (residual quad-tree; RQT) 로서 알려진 쿼드트리 구조는 잔차 비디오 블록들의 각각과 연관된 노드들을 포함할 수도 있다. CU 의 TU 들은 RQT 의 리프 노드들에 대응할 수도 있다.
변환 프로세싱 유닛 (104) 은 하나 이상의 변환들을 TU 와 연관된 잔차 비디오 블록에 적용함으로써 CU 의 각각의 TU 에 대한 하나 이상의 변환 계수 블록들을 생성할 수도 있다. 변환 계수 블록들의 각각은 변환 계수들의 2D 행렬일 수도 있다. 변환 프로세싱 유닛 (104) 은 다양한 변환들을 TU 와 연관된 잔차 비디오 블록에 적용할 수도 있다. 예를 들어, 변환 프로세싱 유닛 (104) 은 이산 코사인 변환 (discrete cosine transform; DCT), 방향성 변환 (directional transform), 또는 개념적으로 유사한 변환을 TU 와 연관된 잔차 비디오 블록에 적용할 수도 있다.
변환 프로세싱 유닛 (104) 이 TU 와 연관된 변환 계수 블록을 생성한 후, 양자화 유닛 (106) 은 변환 계수 블록에서 변환 계수들을 양자화할 수도 있다. 양자화 유닛 (106) 은 CU 와 연관된 QP 값에 기초하여 CU 의 TU 와 연관된 변환 계수 블록을 양자화할 수도 있다.
비디오 인코더 (20) 는 QP 값을 CU 와 다양한 방법들로 연관시킬 수도 있다. 예를 들어, 비디오 인코더 (20) 는 CU 와 연관된 트리블록에 대해 레이트-왜곡 분석을 수행할 수도 있다. 레이트-왜곡 분석에서, 비디오 인코더 (20) 는 트리블록에 대해 인코딩 동작을 다수 회 수행함으로써 트리블록의 다수의 코딩된 표현들을 생성할 수도 있다. 비디오 인코더 (20) 가 트리블록의 상이한 인코딩된 표현들을 생성할 때, 비디오 인코더 (20) 는 상이한 QP 값들을 CU 와 연관시킬 수도 있다. 비디오 인코더 (20) 는, 소정의 QP 값이 최저 비트레이트 및 왜곡 메트릭을 가지는 트리블록의 코딩된 표현에서 CU 와 연관될 때에 소정의 QP 값이 CU 와 연관되는 것을 시그널링할 수도 있다.
역양자화 유닛 (108) 및 역변환 유닛 (110) 은 변환 계수 블록으로부터 잔차 비디오 블록을 재구성하기 위하여, 역양자화 및 역변환들을 변환 계수 블록에 각각 적용할 수도 있다. 재구성 유닛 (112) 은 TU 와 연관된 재구성된 비디오 블록을 생성하기 위하여, 재구성된 잔차 비디오 블록을, 예측 프로세싱 유닛 (100) 에 의해 생성된 하나 이상의 예측된 비디오 블록들로부터의 대응하는 샘플들에 추가할 수도 있다. CU 의 각각의 TU 에 대한 비디오 블록들을 이러한 방법으로 재구성함으로써, 비디오 인코더 (20) 는 CU 의 비디오 블록을 재구성할 수도 있다.
재구성 유닛 (112) 이 CU 의 비디오 블록을 재구성한 후, 필터 유닛 (113) 은 CU 와 연관된 비디오 블록에서 블록킹 아티팩트들을 감소시키기 위하여 디블록킹 동작을 수행할 수도 있다. 하나 이상의 디블록킹 동작들을 수행한 후, 필터 유닛 (113) 은 CU 의 재구성된 비디오 블록을 디코딩된 픽처 버퍼 (114) 내에 저장할 수도 있다. 모션 추정 유닛 (122) 및 모션 보상 유닛 (124) 은 후속 픽처들의 PU 들에 대해 인터 예측을 수행하기 위하여 재구성된 비디오 블록을 포함하는 참조 픽처를 이용할 수도 있다. 게다가, 인트라 예측 유닛 (126) 은 CU 와 동일한 픽처에서의 다른 PU 들에 대해 인트라 예측을 수행하기 위하여, 디코딩된 픽처 버퍼 (114) 에서의 재구성된 비디오 블록들을 이용할 수도 있다.
엔트로피 인코딩 유닛 (116) 은 비디오 인코더 (20) 의 다른 기능적 컴포넌트들로부터 데이터를 수신할 수도 있다. 예를 들어, 엔트로피 인코딩 유닛 (116) 은 양자화 유닛 (106) 으로부터 변환 계수 블록들을 수신할 수도 있고, 예측 프로세싱 유닛 (100) 으로부터 신택스 엘리먼트들을 수신할 수도 있다. 엔트로피 인코딩 유닛 (116) 이 데이터를 수신할 때, 엔트로피 인코딩 유닛 (116) 은 엔트로피 인코딩된 데이터를 생성하기 위하여 하나 이상의 엔트로피 인코딩 동작들을 수행할 수도 있다. 예를 들어, 비디오 인코더 (20) 는 데이터에 대해, 컨텍스트 적응 가변 길이 코딩 (CAVLC) 동작, CABAC 동작, 가변-대-가변 (variable-to-variable; V2V) 길이 코딩 동작, 신택스-기반 컨텍스트-적응 이진 산술 코딩 (syntax-based context-adaptive binary arithmetic coding; SBAC) 동작, 확률 간격 파티셔닝 엔트로피 (PIPE) 코딩 동작, 또는 또 다른 타입의 엔트로피 인코딩 동작을 수행할 수도 있다. 엔트로피 인코딩 유닛 (116) 은 엔트로피 인코딩된 데이터를 포함하는 비트스트림을 출력할 수도 있다.
데이터에 대해 엔트로피 인코딩 동작을 수행하는 것의 일부로서, 엔트로피 인코딩 유닛 (116) 은 컨텍스트 모델을 선택할 수도 있다. 엔트로피 인코딩 유닛 (116) 이 CABAC 동작을 수행하고 있을 경우, 컨텍스트 모델은 특정 값들을 가지는 특정 빈 (bin) 들의 확률들의 추정치들을 표시할 수도 있다. CABAC 의 맥락에서, 용어 "빈" 은 신택스 엘리먼트의 이진화된 버전의 비트를 지칭하기 위하여 이용된다.
멀티-계층 비디오 인코더
도 2b 는 이 개시물에서 설명된 양태들에 따라 기법들을 구현할 수도 있는 (또한, 간단하게 비디오 인코더 (23) 로서 지칭된) 멀티-계층 비디오 인코더 (23) 의 예를 예시하는 블록도이다. 비디오 인코더 (23) 는 예컨대, SHVC 및 멀티뷰 코딩을 위하여, 멀티-계층 비디오 프레임들을 프로세싱하도록 구성될 수도 있다. 또한, 비디오 인코더 (23) 는 이 개시물의 기법들 중의 임의의 것 또는 전부를 수행하도록 구성될 수도 있다.
비디오 인코더 (23) 는 비디오 인코더 (20A) 및 비디오 인코더 (20B) 를 포함하고, 그 각각은 비디오 인코더 (20) 로서 구성될 수도 있으며 비디오 인코더 (20) 에 대하여 위에서 설명된 기능들을 수행할 수도 있다. 또한, 참조 번호들의 재이용에 의해 표시된 바와 같이, 비디오 인코더들 (20A 및 20B) 은 비디오 인코더 (20) 로서 시스템들 및 서브시스템들의 적어도 일부를 포함할 수도 있다. 비디오 인코더 (23) 는 2 개의 비디오 인코더들 (20A 및 20B) 을 포함하는 것으로서 예시되어 있지만, 비디오 인코더 (23) 는 이와 같이 제한되지 않으며 임의의 수의 비디오 인코더 (20) 계층들을 포함할 수도 있다. 일부의 실시형태들에서, 비디오 인코더 (23) 는 액세스 유닛에서의 각각의 픽처 또는 프레임에 대한 비디오 인코더 (20) 를 포함할 수도 있다. 예를 들어, 5 개의 픽처들을 포함하는 액세스 유닛은 5 개의 인코더 계층들을 포함하는 비디오 인코더에 의해 프로세싱되거나 인코딩될 수도 있다. 일부의 실시형태들에서, 비디오 인코더 (23) 는 액세스 유닛에서의 프레임들보다 더 많은 인코더 계층들을 포함할 수도 있다. 일부의 이러한 경우들에 있어서, 비디오 인코더 계층들의 일부는 일부의 액세스 유닛들을 프로세싱할 때에 비활성 (inactive) 일 수도 있다.
비디오 인코더들 (20A 및 20B) 에 추가하여, 비디오 인코더 (23) 는 리샘플링 유닛 (resampling unit; 90) 을 포함할 수도 있다. 리샘플링 유닛 (90) 은 일부의 경우들에 있어서, 예를 들어, 향상 계층을 생성하기 위하여, 수신된 비디오 프레임의 기본 계층을 업샘플링할 수도 있다. 리샘플링 유닛 (90) 은 프레임의 수신된 기본 계층과 연관된 특정한 정보를 업샘플링할 수도 있지만, 다른 정보는 그러하지 않다. 예를 들어, 리샘플링 유닛 (90) 은 기본 계층의 픽셀들의 공간적 사이즈 또는 수를 업샘플링할 수도 있지만, 슬라이스들의 수 또는 POC 는 일정하게 유지될 수도 있다. 일부의 경우들에는, 리샘플링 유닛 (90) 이 수신된 비디오를 프로세싱하지 않을 수도 있고 및/또는 옵션적일 수도 있다. 예를 들어, 일부의 경우들에는, 예측 프로세싱 유닛 (100) 이 업샘플링 (upsampling) 을 수행할 수도 있다. 일부의 실시형태들에서, 리샘플링 유닛 (90) 은 계층을 업샘플링하며, 슬라이스 경계 규칙들 및/또는 래스터 스캔 (raster scan) 규칙들의 세트를 따르기 위하여 하나 이상의 슬라이스들을 재편성하거나, 재정의하거나, 수정하거나, 조절하도록 구성된다. 액세스 유닛에서의 기본 계층 또는 더 낮은 계층을 업샘플링하는 것으로서 주로 설명되지만, 일부의 경우들에는, 리샘플링 유닛 (90) 이 계층을 다운샘플링 (downsampling) 할 수도 있다. 예를 들어, 비디오의 스트리밍 동안에 대역폭이 감소될 경우, 프레임은 업샘플링되는 대신에 다운샘플링될 수도 있다.
리샘플링 유닛 (90) 은 더 낮은 계층의 인코더 (예컨대, 비디오 인코더 (20A)) 의 디코딩된 픽처 버퍼 (114) 로부터 픽처 또는 프레임 (또는 픽처와 연관된 픽처 정보) 을 수신하고 픽처 (또는 수신된 픽처 정보) 를 업샘플링하도록 구성될 수도 있다. 다음으로, 이 업샘플링된 픽처는 더 낮은 계층의 인코더와 동일한 액세스 유닛에서의 픽처를 인코딩하도록 구성된 더 높은 계층의 인코더 (예컨대, 비디오 인코더 (20B)) 의 예측 프로세싱 유닛 (100) 에 제공될 수도 있다. 일부의 경우들에는, 더 높은 계층의 인코더가 더 낮은 계층의 인코더로부터 하나의 계층 제거된다. 다른 경우들에는, 도 2b 의 계층 0 비디오 인코더와 계층 1 인코더 사이에 하나 이상의 더 높은 계층의 인코더들이 있을 수도 있다.
일부의 경우들에는, 리샘플링 유닛 (90) 이 생략되거나 바이패스될 수도 있다. 이러한 경우들에는, 비디오 인코더 (20A) 의 디코딩된 픽처 버퍼 (114) 로부터의 픽처가 직접적으로, 또는 적어도 리샘플링 유닛 (90) 에 제공되지 않으면서, 비디오 인코더 (20B) 의 예측 프로세싱 유닛 (100) 에 제공될 수도 있다. 예를 들어, 비디오 인코더 (20B) 에 제공된 비디오 데이터와, 비디오 인코더 (20A) 의 디코딩된 픽처 버퍼 (114) 로부터의 참조 픽처가 동일한 사이즈 또는 해상도일 경우, 참조 픽처는 임의의 리샘플링 없이 비디오 인코더 (20B) 에 제공될 수도 있다.
일부의 실시형태들에서, 비디오 인코더 (23) 는 비디오 데이터를 비디오 인코더 (20A) 에 제공하기 전에, 다운샘플링 유닛 (94) 을 이용하여 더 낮은 계층의 인코더에 제공되어야 할 비디오 데이터를 다운샘플링한다. 대안적으로, 다운샘플링 유닛 (94) 은 비디오 데이터를 업샘플링하거나 다운샘플링할 수 있는 리샘플링 유닛 (90) 일 수도 있다. 또 다른 실시형태들에서는, 다운샘플링 유닛 (94) 이 생략될 수도 있다.
도 2b 에서 예시된 바와 같이, 비디오 인코더 (23) 는 멀티플렉서 (98) 또는 먹스 (mux) 를 더 포함할 수도 있다. mux (98) 는 비디오 인코더 (23) 로부터의 조합된 비트스트림을 출력할 수 있다. 조합된 비트스트림은 비디오 인코더들 (20A 및 20B) 의 각각으로부터의 비트스트림을 취함으로써, 그리고 어느 비트스트림이 소정의 시간에 출력되는지를 교대시킴으로써 생성될 수도 있다. 일부의 경우들에는, 2 개의 (또는 2 개를 초과하는 비디오 인코더 계층들의 경우에는 더 많음) 비트스트림들로부터의 비트들이 한 번에 하나의 비트씩 교대될 수도 있지만, 많은 경우들에는 비트스트림들이 상이하게 조합된다. 예를 들어, 출력 비트스트림은 선택된 비트스트림을 한 번에 하나의 블록씩 교대시킴으로써 생성될 수도 있다. 또 다른 예에서, 출력 비트스트림은 비디오 인코더들 (20A 및 20B) 의 각각으로부터 블록들의 1:1 이 아닌 (non-1:1) 비율을 출력함으로써 생성될 수도 있다. 예를 들어, 2 개의 블록들은 비디오 인코더 (20A) 로부터 출력된 각각의 블록에 대하여 비디오 인코더 (20B) 로부터 출력될 수도 있다. 일부의 실시형태들에서, mux (98) 로부터의 출력 스트림은 미리 프로그래밍될 수도 있다. 다른 실시형태들에서, mux (98) 는 소스 디바이스 (12) 를 포함하는 소스 디바이스 상의 프로세서로부터와 같이, 비디오 인코더 (23) 의 외부의 시스템으로부터 수신된 제어 신호에 기초하여 비디오 인코더들 (20A, 20B) 로부터의 비트스트림들을 조합할 수도 있다. 제어 신호는 비디오 소스 (18) 로부터의 비디오의 해상도 또는 비트레이트에 기초하여, 링크 (16) 의 대역폭에 기초하여, 사용자와 연관된 가입 (예컨대, 유료 가입 대 무료 가입) 에 기초하여, 또는 비디오 인코더 (23) 로부터 희망된 해상도 출력을 결정하기 위한 임의의 다른 인자에 기초하여 생성될 수도 있다.
비디오 디코더
도 3a 는 이 개시물에서 설명된 양태들에 따라 기법들을 구현할 수도 있는 비디오 디코더 (30) 의 예를 예시하는 블록도이다. 비디오 디코더 (30) 는 HEVC 에 대한 것과 같은 비디오 프레임의 단일 계층을 프로세싱하도록 구성될 수도 있다. 또한, 비디오 디코더 (30) 는, 도 4 및 도 5 에 대하여 위에서 그리고 이하에서 더욱 상세하게 설명된 NoOutputOfPriorPicsFlag 를 추론하는 방법들 및 관련된 프로세스들을 포함하지만, 이것으로 제한되지는 않는, 이 개시물의 기법들 중의 임의의 것 또는 전부를 수행하도록 구성될 수도 있다. 하나의 예로서, 모션 보상 유닛 (162) 및/또는 인트라 예측 유닛 (164) 은 이 개시물에서 설명된 기법들 중의 임의의 것 또는 전부를 수행하도록 구성될 수도 있다. 하나의 실시형태에서, 비디오 디코더 (30) 는 옵션적으로, 이 개시물에서 설명된 기법들 중의 임의의 것 또는 전부를 수행하도록 구성되는 인터-계층 예측 유닛 (166) 을 포함할 수도 있다. 다른 실시형태들에서, 인터-계층 예측은 예측 프로세싱 유닛 (152) (예컨대, 모션 보상 유닛 (162) 및/또는 인트라 예측 유닛 (164)) 에 의해 수행될 수 있고, 이 경우, 인터-계층 예측 유닛 (166) 은 생략될 수도 있다. 그러나, 이 개시물의 양태들은 그렇게 제한되지는 않는다. 일부의 예들에서, 이 개시물에서 설명된 기법들은 비디오 디코더 (30) 의 다양한 컴포넌트들 사이에서 공유될 수도 있다. 일부의 예들에서, 추가적으로 또는 대안적으로, 프로세서 (도시되지 않음) 는 이 개시물에서 설명된 기법들 중의 임의의 것 또는 전부를 수행하도록 구성될 수도 있다.
설명의 목적들을 위하여, 이 개시물은 HEVC 코딩의 맥락에서 비디오 디코더 (30) 를 설명한다. 그러나, 이 개시물의 기법들은 다른 코딩 표준들 또는 방법들에 적용가능할 수도 있다. 도 3a 에서 도시된 예는 단일 계층 코덱에 대한 것이다. 그러나, 도 3b 에 대하여 추가로 설명되는 바와 같이, 비디오 디코더 (30) 의 일부 또는 전부는 멀티-계층 코덱의 프로세싱에 대해 중복될 수도 있다.
도 3a 의 예에서, 비디오 디코더 (30) 는 복수의 기능적 컴포넌트들을 포함한다. 비디오 디코더 (30) 의 기능적 컴포넌트들은 엔트로피 디코딩 유닛 (150), 예측 프로세싱 유닛 (152), 역양자화 유닛 (154), 역변환 유닛 (156), 재구성 유닛 (158), 필터 유닛 (159), 및 디코딩된 픽처 버퍼 (160) 를 포함한다. 예측 프로세싱 유닛 (152) 은 모션 보상 유닛 (162), 인트라 예측 유닛 (164), 및 인터-계층 예측 유닛 (166) 을 포함한다. 일부의 예들에서, 비디오 디코더 (30) 는 도 2a 의 비디오 인코더 (20) 에 대하여 설명된 인코딩 패스 (encoding pass) 와 일반적으로 상반되는 디코딩 패스 (decoding pass) 를 수행할 수도 있다. 다른 예들에서, 비디오 디코더 (30) 는 더 많거나, 더 적거나, 또는 상이한 기능적 컴포넌트들을 포함할 수도 있다.
비디오 디코더 (30) 는 인코딩된 비디오 데이터를 포함하는 비트스트림을 수신할 수도 있다. 비트스트림은 복수의 신택스 엘리먼트들을 포함할 수도 있다. 비디오 디코더 (30) 가 비트스트림을 수신할 때, 엔트로피 디코딩 유닛 (150) 은 비트스트림에 대해 파싱 동작을 수행할 수도 있다. 비트스트림에 대해 파싱 동작을 수행한 결과로서, 엔트로피 디코딩 유닛 (150) 은 비트스트림으로부터 신택스 엘리먼트들을 추출할 수도 있다. 파싱 동작을 수행하는 것의 일부로서, 엔트로피 디코딩 유닛 (150) 은 비트스트림에서의 엔트로피 인코딩된 신택스 엘리먼트들을 엔트로피 디코딩할 수도 있다. 예측 프로세싱 유닛 (152), 역양자화 유닛 (154), 역변환 유닛 (156), 재구성 유닛 (158), 및 필터 유닛 (159) 은 비트스트림으로부터 추출된 신택스 엘리먼트들에 기초하여 디코딩된 비디오 데이터를 생성하는 재구성 동작을 수행할 수도 있다.
위에서 논의된 바와 같이, 비트스트림은 일련의 NAL 유닛들을 포함할 수도 있다. 비트스트림의 NAL 유닛들은 비디오 파라미터 세트 NAL 유닛들, 시퀀스 파라미터 세트 NAL 유닛들, 픽처 파라미터 세트 NAL 유닛들, SEI NAL 유닛들 등등을 포함할 수도 있다. 비트스트림에 대해 파싱 동작을 수행하는 것의 일부로서, 엔트로피 디코딩 유닛 (150) 은 시퀀스 파라미터 세트 NAL 유닛들로부터 시퀀스 파라미터 세트들, 픽처 파라미터 세트 NAL 유닛들로부터 픽처 파라미터 세트들, SEI NAL 유닛들로부터 SEI 데이터, 등등과 같이 추출하고 이를 엔트로피 디코딩하는 파싱 동작들을 수행할 수도 있다.
게다가, 비트스트림의 NAL 유닛들은 코딩된 슬라이스 NAL 유닛들을 포함할 수도 있다. 비트스트림에 대해 파싱 동작을 수행하는 것의 일부로서, 엔트로피 디코딩 유닛 (150) 은 코딩된 슬라이스 NAL 유닛들로부터 코딩된 슬라이스들을 추출하고 이를 엔트로피 디코딩하는 파싱 동작들을 수행할 수도 있다. 코딩된 슬라이스들의 각각은 슬라이스 헤더 및 슬라이스 데이터를 포함할 수도 있다. 슬라이스 헤더는 슬라이스에 속하는 신택스 엘리먼트들을 포함할 수도 있다. 슬라이스 헤더에서의 신택스 엘리먼트들은 슬라이스를 포함하는 픽처와 연관된 픽처 파라미터 세트를 식별하는 신택스 엘리먼트를 포함할 수도 있다. 엔트로피 디코딩 유닛 (150) 은 슬라이스 헤더를 복원하기 위하여 코딩된 슬라이스 헤더에서의 신택스 엘리먼트들에 대해, CABAC 디코딩 동작들과 같은 엔트로피 디코딩 동작들을 수행할 수도 있다.
코딩된 슬라이스 NAL 유닛들로부터 슬라이스 데이터를 추출하는 것의 일부로서, 엔트로피 디코딩 유닛 (150) 은 슬라이스 데이터에서의 코딩된 CU 들로부터 신택스 엘리먼트들을 추출하는 파싱 동작들을 수행할 수도 있다. 추출된 신택스 엘리먼트들은 변환 계수 블록들과 연관된 신택스 엘리먼트들을 포함할 수도 있다. 다음으로, 엔트로피 디코딩 유닛 (150) 은 신택스 엘리먼트들의 일부에 대해 CABAC 디코딩 동작들을 수행할 수도 있다.
엔트로피 디코딩 유닛 (150) 이 비-파티셔닝된 CU 에 대해 파싱 동작을 수행한 후, 비디오 디코더 (30) 는 비-파티셔닝된 CU 에 대해 재구성 동작을 수행할 수도 있다. 비-파티셔닝된 CU 에 대해 재구성 동작을 수행하기 위하여, 비디오 디코더 (30) 는 CU 의 각각의 TU 에 대해 재구성 동작을 수행할 수도 있다. CU 의 각각의 TU 에 대한 재구성 동작을 수행함으로써, 비디오 디코더 (30) 는 CU 와 연관된 잔차 비디오 블록을 재구성할 수도 있다.
TU 에 대해 재구성 동작을 수행하는 것의 일부로서, 역양자화 유닛 (154) 은 TU 와 연관된 변환 계수 블록을 역양자화, 예컨대, 탈양자화 (de-quantize) 할 수도 있다. 역양자화 유닛 (154) 은 HEVC 에 대해 제안되거나 H.264 디코딩 표준에 의해 정의된 역양자화 프로세스들과 유사한 방식으로 변환 계수 블록을 역양자화할 수도 있다. 역양자화 유닛 (154) 은 양자화도와, 마찬가지로, 적용하기 위한 역양자화 유닛 (154) 에 대한 역양자화도를 결정하기 위하여, 변환 계수 블록의 CU 에 대하여 비디오 인코더 (20) 에 의해 계산된 양자화 파라미터 QP 를 이용할 수도 있다.
역양자화 유닛 (154) 이 변환 계수 블록을 역양자화한 후, 역변환 유닛 (156) 은 변환 계수 블록과 연관된 TU 에 대한 잔차 비디오 블록을 생성할 수도 있다. 역변환 유닛 (156) 은 TU 에 대한 잔차 비디오 블록을 생성하기 위하여 역변환을 변환 계수 블록에 적용할 수도 있다. 예를 들어, 역변환 유닛 (156) 은 역 DCT, 역정수 변환, 역 카루넨-루베 변환 (Karhunen-Loeve transform; KLT), 역회전 변환, 역 방향성 변환, 또는 또 다른 역변환을 변환 계수 블록에 적용할 수도 있다. 일부의 예들에서, 역변환 유닛 (156) 은 비디오 인코더 (20) 로부터의 시그널링에 기초하여 변환 계수 블록에 적용하기 위한 역변환을 결정할 수도 있다. 이러한 예들에서, 역변환 유닛 (156) 은 변환 계수 블록과 연관된 트리블록에 대한 쿼드트리의 루트 노드에서의 시그널링된 변환에 기초하여 역변환을 결정할 수도 있다. 다른 예들에서, 역변환 유닛 (156) 은 블록 사이즈, 코딩 모드 등과 같은 하나 이상의 코딩 특성들로부터 역변환을 추론할 수도 있다. 일부의 예들에서, 역변환 유닛 (156) 은 케이케이드된 역변환 (cascaded inverse transform) 을 적용할 수도 있다.
일부의 예들에서, 모션 보상 유닛 (162) 은 보간 필터들에 기초하여 보간을 수행함으로써 PU 의 예측된 비디오 블록을 세분화할 수도 있다. 서브-샘플 정밀도를 갖는 모션 보상을 위해 이용되어야 할 보간 필터들에 대한 식별자들은 신택스 엘리먼트들 내에 포함될 수도 있다. 모션 보상 유닛 (162) 은 참조 블록의 정수-미만 샘플들에 대한 보간된 값들을 계산하기 위하여, PU 의 예측된 비디오 블록의 생성 동안에 비디오 인코더 (20) 에 의해 이용된 동일한 보간 필터들을 이용할 수도 있다. 모션 보상 유닛 (162) 은 수신된 신택스 정보에 따라 비디오 인코더 (20) 에 의해 이용된 보간 필터들을 결정할 수도 있고, 예측된 비디오 블록을 생성하기 위하여 보간 필터들을 이용할 수도 있다.
도 8~9 을 참조하여 이하에서 추가로 논의된 바와 같이, 예측 프로세싱 유닛 (152) 은 도 8~9 에서 예시된 방법들을 수행함으로써 PU (또는 임의의 다른 참조 계층 및/또는 향상 계층 블록들 또는 비디오 유닛들) 를 코딩 (예컨대, 인코딩 또는 디코딩) 할 수도 있다. 예를 들어, 모션 보상 유닛 (162), 인트라 예측 유닛 (164), 또는 인터-계층 예측 유닛 (166) 은 도 8~9 에서 예시된 방법들을 모두 함께 또는 별도로 수행하도록 구성될 수도 있다.
PU 가 인트라 예측을 이용하여 인코딩될 경우, 인트라 예측 유닛 (164) 은 PU 에 대한 예측된 비디오 블록을 생성하기 위하여 인트라 예측을 수행할 수도 있다. 예를 들어, 인트라 예측 유닛 (164) 은 비트스트림에서의 신택스 엘리먼트들에 기초하여 PU 에 대한 인트라 예측 모드를 결정할 수도 있다. 비트스트림은, 인트라 예측 유닛 (164) 이 PU 의 인트라 예측 모드를 결정하기 위하여 이용할 수도 있는 신택스 엘리먼트들을 포함할 수도 있다.
일부의 사례들에서, 신택스 엘리먼트들은 인트라 예측 유닛 (164) 이 현재의 PU 의 인트라 예측 모드를 결정하기 위하여 또 다른 PU 의 인트라 예측 모드를 이용해야 하는 것을 표시할 수도 있다. 예를 들어, 현재의 PU 의 인트라 예측 모드가 이웃하는 PU 의 인트라 예측 모드와 동일할 가능성이 있을 수도 있다. 다시 말해서, 이웃하는 PU 의 인트라 예측 모드는 현재의 PU 에 대한 가장 가능성 있는 모드일 수도 있다. 이 때문에, 이 예에서, 비트스트림은, PU 의 인트라 예측 모드가 이웃하는 PU 의 인트라 예측 모드와 동일한 것을 표시하는 작은 신택스 엘리먼트를 포함할 수도 있다. 다음으로, 인트라 예측 유닛 (164) 은 공간적으로 이웃하는 PU 들의 비디오 블록들에 기초하여 PU 에 대한 예측 데이터 (예컨대, 예측된 샘플들) 를 생성하기 위하여 인트라 예측 모드를 이용할 수도 있다.
위에서 논의된 바와 같이, 비디오 디코더 (30) 는 또한, 인터-계층 예측 유닛 (166) 을 포함할 수도 있다. 인터-계층 예측 유닛 (166) 은 SVC 에서 이용가능한 하나 이상의 상이한 계층들 (예컨대, 기본 또는 참조 계층) 을 이용하여 현재의 블록 (예컨대, EL 에서의 현재의 블록) 을 예측하도록 구성된다. 이러한 예측은 인터-계층 예측으로서 지칭될 수도 있다. 인터-계층 예측 유닛 (166) 은 인터-계층 중복성을 감소시키기 위한 예측 방법들을 사용함으로써, 코딩 효율을 개선시키고 연산 자원 요건들을 감소시킨다. 인터-계층 예측의 일부의 예들은 인터-계층 인트라 예측, 인터-계층 모션 예측, 및 인터-계층 잔차 예측을 포함한다. 인터-계층 인트라 예측은 향상 계층에서 현재의 블록을 예측하기 위하여 기본 계층에서의 공동-위치된 블록들의 재구성을 이용한다. 인터-계층 모션 예측은 향상 계층에서 모션을 예측하기 위하여 기본 계층의 모션 정보를 이용한다. 인터-계층 잔차 예측은 향상 계층의 잔차를 예측하기 위하여 기본 계층의 잔차를 이용한다. 인터-계층 예측 방식들의 각각은 이하에서 더욱 상세하게 논의된다.
재구성 유닛 (158) 은 CU 의 비디오 블록을 재구성하기 위하여, CU 의 TU 들과 연관된 잔차 비디오 블록들 및 CU 의 PU 들의 예측된 비디오 블록들, 즉, 적용 가능하다면, 인트라-예측 데이터 또는 인터-예측 데이터의 어느 하나를 이용할 수도 있다. 이에 따라, 비디오 디코더 (30) 는 비트스트림에서의 신택스 엘리먼트들에 기초하여 예측된 비디오 블록 및 잔차 비디오 블록을 생성할 수도 있고, 예측된 비디오 블록 및 잔차 비디오 블록에 기초하여 비디오 블록을 생성할 수도 있다.
재구성 유닛 (158) 이 CU 의 비디오 블록을 재구성한 후, 필터 유닛 (159) 은 CU 와 연관된 블록킹 아티팩트들을 감소시키기 위하여 디블록킹 동작을 수행할 수도 있다. 필터 유닛 (159) 이 CU 와 연관된 블록킹 아티팩트들을 감소시키기 위하여 디블록킹 동작을 수행한 후, 비디오 디코더 (30) 는 CU 의 비디오 블록을 디코딩된 픽처 버퍼 (160) 내에 저장할 수도 있다. 디코딩된 픽처 버퍼 (160) 는 후속 모션 보상, 인트라 예측, 및 도 1a 또는 도 1b 의 디스플레이 디바이스 (32) 와 같은 디스플레이 디바이스 상에서의 제시를 위하여 참조 픽처들을 제공할 수도 있다. 예를 들어, 비디오 디코더 (30) 는, 디코딩된 픽처 버퍼 (160) 에서의 비디오 블록들에 기초하여, 다른 CU 들의 PU 들에 대해 인트라 예측 또는 인터 예측 동작들을 수행할 수도 있다.
멀티-계층 디코더
도 3b 는 이 개시물에서 설명된 양태들에 따라 기법들을 구현할 수도 있는 (또한, 간단하게 비디오 디코더 (33) 로서 지칭된) 멀티-계층 비디오 디코더 (33) 의 예를 예시하는 블록도이다. 비디오 디코더 (33) 는 SHVC 및 멀티뷰 코딩을 위한 것과 같은 멀티-계층 비디오 프레임들을 프로세싱하도록 구성될 수도 있다. 또한, 비디오 디코더 (33) 는 이 개시물의 기법들 중의 임의의 것 또는 전부를 수행하도록 구성될 수도 있다.
비디오 디코더 (33) 는 비디오 디코더 (30A) 및 비디오 디코더 (30B) 를 포함하고, 그 각각은 비디오 디코더 (30) 로서 구성될 수도 있으며 비디오 디코더 (30) 에 대하여 위에서 설명된 기능들을 수행할 수도 있다. 또한, 참조 번호들의 재이용에 의해 표시된 바와 같이, 비디오 디코더들 (30A 및 30B) 은 비디오 디코더 (30) 로서 시스템들 및 서브시스템들의 적어도 일부를 포함할 수도 있다. 비디오 디코더 (33) 는 2 개의 비디오 디코더들 (30A 및 30B) 을 포함하는 것으로서 예시되어 있지만, 비디오 디코더 (33) 는 이와 같이 제한되지 않으며 임의의 수의 비디오 디코더 (30) 계층들을 포함할 수도 있다. 일부의 실시형태들에서, 비디오 디코더 (33) 는 액세스 유닛에서의 각각의 픽처 또는 프레임에 대한 비디오 디코더 (30) 를 포함할 수도 있다. 예를 들어, 5 개의 픽처들을 포함하는 액세스 유닛은 5 개의 디코더 계층들을 포함하는 비디오 디코더에 의해 프로세싱되거나 디코딩될 수도 있다. 일부의 실시형태들에서, 비디오 디코더 (33) 는 액세스 유닛에서의 프레임들보다 더 많은 디코더 계층들을 포함할 수도 있다. 일부의 이러한 경우들에 있어서, 비디오 디코더 계층들의 일부는 일부의 액세스 유닛들을 프로세싱할 때에 비활성일 수도 있다.
비디오 디코더들 (30A 및 30B) 에 추가하여, 비디오 디코더 (33) 는 업샘플링 유닛 (92) 을 포함할 수도 있다. 일부의 실시형태들에서, 업샘플링 유닛 (92) 은 프레임 또는 액세스 유닛에 대한 참조 픽처 리스트에 추가되어야 할 향상된 계층을 생성하기 위하여 수신된 비디오 프레임의 기본 계층을 업샘플링할 수도 있다. 이 향상된 계층은 디코딩된 픽처 버퍼 (160) 내에 저장될 수 있다. 일부의 실시형태들에서, 업샘플링 유닛 (92) 은 도 2a 의 리샘플링 유닛 (90) 에 대하여 설명된 실시형태들의 일부 또는 전부를 포함할 수 있다. 일부의 실시형태들에서, 업샘플링 유닛 (92) 은 계층을 업샘플링하며, 슬라이스 경계 규칙들 및/또는 래스터 스캔 규칙들의 세트를 준수하기 위하여 하나 이상의 슬라이스들을 재편성하거나, 재정의하거나, 수정하거나, 조절하도록 구성된다. 일부의 경우들에는, 업샘플링 유닛 (92) 은 수신된 비디오 프레임의 계층을 업샘플링 및/또는 다운샘플링하도록 구성된 리샘플링 유닛일 수도 있다.
업샘플링 유닛 (92) 은 더 낮은 계층의 디코더 (예컨대, 비디오 디코더 (30A)) 의 디코딩된 픽처 버퍼 (160) 로부터 픽처 또는 프레임 (또는 픽처와 연관된 픽처 정보) 을 수신하고 픽처 (또는 수신된 픽처 정보) 를 업샘플링하도록 구성될 수도 있다. 다음으로, 이 업샘플링된 픽처는 더 낮은 계층의 디코더와 동일한 액세스 유닛에서의 픽처를 디코딩하도록 구성된 더 높은 계층의 디코더 (예컨대, 비디오 디코더 (30B)) 의 예측 프로세싱 유닛 (152) 에 제공될 수도 있다. 일부의 경우들에는, 더 높은 계층의 디코더가 더 낮은 계층의 디코더로부터 하나의 계층 제거된다. 다른 경우들에는, 도 3b 의 계층 0 디코더 및 계층 1 디코더 사이에 하나 이상의 더 높은 계층의 디코더들이 있을 수도 있다.
일부의 경우들에는, 업샘플링 유닛 (92) 이 생략되거나 바이패스될 수도 있다. 이러한 경우들에는, 비디오 디코더 (30A) 의 디코딩된 픽처 버퍼 (160) 로부터의 픽처가 직접적으로, 또는 적어도 업샘플링 유닛 (92) 에 제공되지 않으면서, 비디오 디코더 (30B) 의 예측 프로세싱 유닛 (152) 에 제공될 수도 있다. 예를 들어, 비디오 디코더 (30B) 에 제공된 비디오 데이터와, 비디오 디코더 (30A) 의 디코딩된 픽처 버퍼 (160) 로부터의 참조 픽처가 동일한 사이즈 또는 해상도일 경우, 참조 픽처는 업샘플링 없이 비디오 디코더 (30B) 에 제공될 수도 있다. 또한, 일부의 실시형태들에서, 업샘플링 유닛 (92) 은 비디오 디코더 (30A) 의 디코딩된 픽처 버퍼 (160) 로부터 수신된 참조 픽처를 업샘플링하거나 다운샘플링하도록 구성된 리샘플링 유닛 (90) 일 수도 있다.
도 3b 에서 예시된 바와 같이, 비디오 디코더 (33) 는 디멀티플렉서 (99) 또는 디먹스 (demux) 를 더 포함할 수도 있다. demux (99) 는 인코딩된 비디오 비트스트림을 다수의 비트스트림들로 분할할 수 있고, demux (99) 에 의해 출력된 각각의 비트스트림은 상이한 비디오 디코더 (30A 및 30B) 에 제공된다. 다수의 비트스트림들은 비트스트림을 수신함으로써 생성될 수도 있고, 비디오 디코더들 (30A 및 30B) 의 각각은 소정의 시간에 비트스트림의 부분을 수신한다. 일부의 경우들에는, demux (99) 에서 수신된 비트스트림으로부터의 비트들이 각각의 비디오 디코더들 (예컨대, 도 3b 의 예에서의 비디오 디코더들 (30A 및 30B)) 사이에서 한 번에 하나의 비트씩 교대될 수도 있지만, 많은 경우들에는, 비트스트림이 상이하게 분할된다. 예를 들어, 비트스트림은 어느 비디오 디코더가 비트스트림을 한 번에 하나의 블록씩 수신하는지를 교대시킴으로써 분할될 수도 있다. 또 다른 예에서, 비트스트림은 비디오 디코더들 (30A 및 30B) 의 각각에 대한 블록들의 1:1 이 아닌 비율로 분할될 수도 있다. 예를 들어, 2 개의 블록들은 비디오 디코더 (30A) 에 제공된 각각의 블록에 대하여 비디오 디코더 (30B) 에 제공될 수도 있다. 일부의 실시형태들에서, demux (99) 에 의한 비트스트림의 분할은 미리 프로그래밍될 수도 있다. 다른 실시형태들에서, demux (99) 는 목적지 디바이스 (14) 을 포함하는 목적지 디바이스 상의 프로세서로부터와 같이, 비디오 디코더 (33) 의 외부의 시스템으로부터 수신된 제어 신호에 기초하여 비트스트림을 분할할 수도 있다. 제어 신호는 입력 인터페이스 (28) 로부터의 비디오의 해상도 또는 비트레이트에 기초하여, 링크 (16) 의 대역폭에 기초하여, 사용자와 연관된 가입 (예컨대, 유료 가입 대 무료 가입) 에 기초하여, 또는 비디오 디코더 (33) 에 의해 획득가능한 해상도를 결정하기 위한 임의의 다른 인자에 기초하여 생성될 수도 있다.
인트라 랜덤 액세스 포인트 (Intra Random Access Point; IRAP) 픽처들
일부의 비디오 코딩 방식들은 비트스트림의 전반에 걸쳐 다양한 랜덤 액세스 포인트 (random access point) 들을 제공할 수도 있어서, 비트스트림에서 그 랜덤 액세스 포인트들에 선행하는 임의의 픽처들을 디코딩할 필요 없이, 비트스트림은 그 랜덤 액세스 포인트들 중의 임의의 것으로부터 시작하여 디코딩될 수도 있다. 이러한 비디오 코딩 방식들에서는, (예컨대, 랜덤 액세스 포인트를 제공하는 픽처와 동일한 액세스 유닛 내에 있는 그러한 픽처들을 포함하는) 출력 순서에서 랜덤 액세스 포인트에 후행하는 픽처들은 랜덤 액세스 포인트에 선행하는 임의의 픽처들을 이용하지 않으면서 정확하게 디코딩될 수 있다. 예를 들어, 비트스트림의 부분이 송신 동안, 또는 디코딩 동안에 손실되더라도, 디코더는 다음의 랜덤 액세스 포인트로부터 시작하여 비트스트림을 디코딩하는 것을 재개할 수 있다. 랜덤 액세스에 대한 지원은 예를 들어, 동적 스트리밍 서비스들, 탐색 동작들, 채널 스위칭 등을 용이하게 할 수도 있다. 일부의 경우들에서, 출력 순서에서 랜덤 액서스 포인트에 후행하는 픽처들은 디코딩을 위하여 선두 (Leading) 픽처들을 사용할 수도 있다. 선두 픽처들은 비트스트림에서 랜덤 액서스 포인트에 후행하고 랜덤 액서스 포인트 이전에 출력 및 디스플레이되는 픽처들을 지칭할 수도 있다.
일부의 코딩 방식들에서, 이러한 랜덤 액세스 포인트들은 IRAP 픽처들로서 지칭되는 픽처들에 의해 제공될 수도 있다. 예를 들어, 액세스 유닛 ("auA") 내에 포함된 향상 계층 ("layerA") 에서의 (예컨대, 향상 계층 IRAP 픽처에 의해 제공된) 랜덤 액세스 포인트는 계층-특정 랜덤 액세스를 제공할 수도 있어서, layerB 내에 있으며 디코딩 순서에서 auA 에 선행하는 액세스 유닛 ("auB") 내에 포함된 랜덤 액세스 포인트 (또는 auA 내에 포함된 랜덤 액세스 포인트) 를 가지는 layerA 의 각각의 참조 계층 ("layerB") (예컨대, layerA 를 예측하기 위하여 이용되는 계층인 참조 계층) 에 대하여, (auB 에서 위치된 그러한 픽처들을 포함하는) 출력 순서에서 auB 에 후행하는 layerA 에서의 픽처들은 auB 에 선행하는 layerA 에서의 임의의 픽처들을 디코딩할 필요 없이 정확하게 디코딩 가능할 수도 있다. 예를 들어, 디코딩이 auB 로부터 시작하고, layerB 내에 및 auB 내에 있는 픽처가 디코딩 가능할 때, auA 내에 있는 layerA 내의 픽처와 auA 를 후행하는 layerA 내의 픽처들은 디코딩 가능하다.
IRAP 픽처들은 인트라 예측을 이용하여 코딩될 수도 있고 (예컨대, 동일한 계층내의 다른 픽처들을 참조하지 않으면서 코딩됨), 예를 들어, 순시적 디코딩 리프레시 (instantaneous decoding refresh; IDR) 픽처들, 클린 랜덤 액세스 (clean random access; CRA) 픽처들, 및 파손 링크 액세스 (broken link access; BLA) 픽처들을 포함할 수도 있다. 비트스트림에서 IDR 픽처가 있을 때, 디코딩 순서에서 IDR 픽처에 선행하는 픽처들은 디코딩 순서에서 IDR 픽처에 후행하는 픽처들에 의한 예측을 위하여 이용되지 않는다. 비트스트림에서 CRA 픽처가 있을 때, CRA 픽처에 후행하는 픽처들은 예측을 위하여 디코딩 순서에서 CRA 픽처에 선행하는 픽처들을 이용할 수도 있거나 이용하지 않을 수도 있다. 디코딩 순서에서 CRA 픽처에 후행하지만, 디코딩 순서에서 CRA 픽처에 선행하는 픽처들을 이용하는 그러한 픽처들은 랜덤 액세스 스킵된 선두 (random access skipped leading; RASL) 픽처들로서 지칭될 수도 있다. 디코딩 순서에서 IRAP 픽처에 후행하며 출력 순서에서 IRAP 픽처에 선행하는 또 다른 타입의 픽처는, 디코딩 순서에서 IRAP 픽처에 선행하는 임의의 픽처들에 대한 참조들을 포함하지 않을 수도 있는 랜덤 액세스 디코딩가능 선두 (random access decodable leading; RADL) 픽처이다. RASL 픽처들은 CRA 픽처에 선행하는 픽처들이 이용가능하지 않을 경우에 디코더에 의해 폐기될 수도 있다. RASL 픽처들은 BLA 픽처 다음에 존재할 수도 또는 존재하지 않을 수도 있다. RASL 픽처들이 BLA 픽처들 다음에 존재할 때, 그들의 참조 픽처들이 이용가능하지 않을 수도 있기 때문에, 그들은 무시되고 및/또는 디코딩되지 말아야 한다. IRAP 픽처인 기본 계층 픽처 (예컨대, 0 의 계층 ID 값을 가지는 픽처) 를 포함하는 액세스 유닛 (예컨대, 다수의 계층들을 가로질러 동일한 출력 시간과 연관된 코딩된 픽처들을 포함하는 픽처들의 그룹) 은 IRAP 액세스 유닛으로 지칭될 수도 있다.
IRAP 픽처들의 교차-계층 정렬
SHVC 및 MV-HEVC 와 같은 HEVC확장들에서, IRAP 픽처들은 상이한 계층들을 가로질러 정렬되도록 (예컨대, 동일한 액세스 유닛에서 포함됨) 요구되지 않을 수도 있다. 예를 들어, IRAP 픽처들이 정렬되도록 요구되었을 경우, 적어도 하나의 IRAP 픽처를 포함하는 임의의 액세스 유닛은 IRAP 픽처들을 오직 포함할 것이다. 다른 한편으로, IRAP 픽처들이 정렬되도록 요구되지 않았을 경우, 단일 액세스 유닛에서는, (예컨대, 제 1 계층에서의) 하나의 픽처는 IRAP 픽처일 수도 있고, (예컨대, 제 2 계층에서의) 또 다른 픽처는 비-IRAP 픽처일 수도 있다. 비트스트림에서 이러한 비-정렬된 (non-aligned) IRAP 픽처들을 가지는 것은 일부의 장점들을 제공할 수도 있다. 예를 들어, 2-계층 비트스트림에서, 향상 계층에서보다 기본 계층에서 더 많은 IRAP 픽처들이 있을 경우, 브로드캐스트 및 멀티캐스트 애플리케이션들에서는, 낮은 튠-인 (tune-in) 지연 및 높은 코딩 효율이 달성될 수 있다.
일부의 비디오 코딩 방식들에서, POC 는 디코딩된 픽처들이 디스플레이되는 상대적인 순서를 추적하기 위하여 이용될 수도 있다. 이러한 코딩 방식들 중의 일부는 POC 값들이 특정 타입들의 픽처들이 비트스트림에서 나타날 때마다 재설정 (예컨대, 제로로 설정되거나 비트스트림에서 시그널링된 일부의 값으로 설정됨) 되게 할 수도 있다. 예를 들어, 특정 IRAP 픽처들의 POC 값들이 재설정될 수도 있어서, 디코딩 순서에서 그러한 IRAP 픽처들에 선행하는 다른 픽처들의 POC 값들이 또한 재설정되게 할 수도 있다. 이것은 IRAP 픽처들이 상이한 계층들을 가로질러 정렬되도록 요구되지 않을 때에 문제가 될 수도 있다. 예를 들어, 하나의 픽처 ("picA") 가 IRAP 픽처이고 동일한 액세스 유닛에서의 또 다른 픽처 ("picB") 가 IRAP 픽처가 아닐 때, picA 를 포함하는 계층에서의, picA 가 IRAP 픽처인 것으로 인해 재설정되는 픽처 ("picC") 의 POC 값은 picB 를 포함하는 계층에서의, 재설정되지 않는 픽처 ("picD") 의 POC 값과는 상이할 수도 있고, 여기서, picC 및 picD 는 동일한 액세스 유닛 내에 있다. 이것은 picC 및 picD 가 동일한 액세스 유닛 (예컨대, 동일한 출력 시간) 에 속하더라도 picC 및 picD 가 상이한 POC 값들을 가지게 한다. 이에 따라, 이 예에서는, picC 및 picD 의 POC 값들을 유도하기 위한 유도 프로세스가 POC 값들 및 액세스 유닛들의 정의와 부합하는 POC 값들을 생성하도록 수정될 수 있다.
멀티-계층 코딩을 위한 POC 리셋
poc_reset_idc 신택스 엘리먼트는 픽처에 대하여 POC 가 리셋되어야 하는지 여부를 표시할 수도 있다. poc_reset_idc 신택스 엘리먼트는 POC 의 MSB 가 리셋되어야 하는지, 또는 POC 의 MSB 및 LSB 양자가 리셋되어야 하는지, 또는 어느 것도 리셋되지 말아야 하는지 여부를 표시할 수 있다. 예를 들어, poc_reset_idc 의 값 0 은 POC 가 리셋되지 않은 것을 표시한다. poc_reset_idc 의 값 1 은 POC 의 MSB 가 리셋되어야 하는 것을 표시한다. poc_reset_idc 의 값 2 는 POC 의 MSB 및 LSB 양자가 리셋되어야 하는 것을 표시한다. poc_reset_idc 의 값 3 은 이전의 픽처에 대하여 리셋이 표시되었음을 표시한다. 예를 들어, 이전 픽처에 대한 poc_reset_idc 의 값이 1 또는 2 중 어느 하나이었던 것이다. poc_reset_idc 의 값 3 이 사용될 수도 있어, (예컨대, 디코딩 프로세스 동안) POC 가 리셋되어야 하는 픽처가 손실된 때, POC 가 후속하는 픽처들에서 적절하게 리셋될 수 있다.
full_poc_reset_flag 는 이전 픽처에 대한 리셋이 오직 POC 의 MSB 에 대한 것이었는지, 또는 POC 의 MSB 및 LSB 양자에 대한 것이었는지를 표시할 수 있다. 예를 들어, full_poc_reset_flag 의 값 0 은 오직 MSB 만이 리셋되어야 하는 것을 표시한다. full_poc_reset_flag 의 값 1 은 MSB 및 LSB 양자가 리셋되어야 하는 것을 표시한다. full_poc_reset_flag 플래그는 poc_reset_idc 와 연관하여 사용될 수 있다. 예를 들어, poc_reset_idc 의 값이 3 일때, full_poc_reset_flag 는 이전의 픽처에 대한 POC 의 리셋이 오직 MSB 에 대한 것이었는지 또는 MSB 및 LSB 양자에 대한 것이었는지 여부를 표시할 수 있다.
SHVC 및 MV-HEVC 의 초기 버전들 (예컨대, SHVC 의 작업 초안 6 및 MV-HEVC 의 작업 초안 8 등) 에서는, 예컨대 poc_reset_idc 에 대하여, 특정 제약들 또는 제한들이 적용된다. 그러나, 이들 제약들은, 픽처가 존재하지 않거나 픽처가 폐기 가능할 때, POC 를 적절하게 리셋하지 않는다. 이들 제한들과 관련된 특정 세부사항들 및 이러한 제한들과 연관된 이슈들은 이하에서, 예를 들어 손실된 또는 부재하는 픽처들, 폐기 가능한 픽처들 및 BLA 및 CRA 픽처들의 믹싱을 설명하는 섹션들에서, 더 상세히 논의된다.
게다가, SHVC 및 MV-HEVC 의 초기 버전들에서는, 동일한 POC 리셋 기간 내에서 POC 리셋하는 AU의 poc_reset_idc 에 기초하는 픽처의 full_poc_reset_flag 의 값에 대한 제한들이 없었다. 부정확한 full_poc_reset_flag 의 값은 POC 리셋 매커니즘이 적절하게 동작하지 않는 것을 초래할 수도 있다. full_poc_reset_flag 와 관련된 특정 세부사항들은 이하에서, 예를 들어 full_poc_reset_flag 를 설명하는 섹션에서, 더 상세히 논의된다.
이들 그리고 다른 과제들을 프로세싱하기 위해서, 특정 양태들에 따른 기법들은, 픽처가 존재하지 않을 때 (예컨대, 손실되거나 또는 부재할 때) 또는 픽처가 폐기 가능할 때, POC 를 리셋한다. 기법들은 또한 poc_reset_idc 의 값에 기초하여 픽처의 full_poc_reset_flag 값에 대한 제한들을 부여한다. 이러한 방식으로, 기법들은 POC 가 정확하게 리셋되는 것을 보장할 수 있다. 예를 들어, 1 또는 2 중 어느 하나와 동일한 poc_reset_idc 을 갖는 픽처가 손실되었을 때, POC 는 정확하게 리셋될 수 있다. POC 리셋과 관련된 특정 세부사항들은 이하에서 더 설명된다.
손실된 또는 부재하는 픽처들
poc_reset_idc 의 값과 관련된 일부의 제약들은 다음과 같을 수도 있다. 다음의 제약들을 적용하는 것이 비트스트림 적합성의 요건이 될 수도 있다:
- poc_reset_idc 의 값은, 랜덤 액세스 스킵된 선두 (random access skipped leading; RASL) 픽처, 랜덤 액세스 디코딩 가능 선두 (random access decodable leading; RADL) 픽처, 서브-계층 비-참조 (sub-layer non-reference) 픽처, 또는 0 보다 큰 TemporalId 을 갖는 픽처, 1 과 동일한 discardable_flag 를 갖는 픽처에 대하여, 1 또는 2 와 동일해서는 안된다. TemporalID 는 계층의 시간적 서브-계층의 ID 를 표시할 수 있다.
- AU 내의 모든 픽처들의 poc_reset_idc 의 값은 동일해야 한다.
- 0 과 동일한 nuh_layer_id 를 갖는 AU 내의 픽처가 특정한 nal_unit_type 값을 갖는 인트라 랜덤 액세스 포인트 (IRAP) 픽처이고, 상이한 nal_unit_type 값을 갖는 동일한 AU 내의 적어도 하나의 다른 픽처가 있을 때, poc_reset_idc 의 값은 AU 내의 모든 픽처들에 대하여 1 또는 2 와 동일해야 한다.
- (i) 0 보다 큰 nuh_layer_id 를 갖고 (ii) AU 내의 특정한 nal_unit_type 값을 갖는 순시적 디코더 리프레시 (instantaneous decoder refresh; IDR) 픽처인 적어도 하나의 픽처가 있고, (iii) 상이한 nal_unit_type 값을 갖는 동일한 AU 내의 적어도 하나의 다른 픽처가 있을 때, poc_reset_idc 의 값은 AU 내의 모든 픽처들에 대하여 1 또는 2 와 동일해야 한다.
- 클린 랜덤 액세스 (clean random access; CRA) 또는 파손 링크 액세스 (broken link access; BLA) 픽처의 poc_reset_idc 값은 3 보다 작아야 한다.
- AU 내의 0 과 동일한 nuh_layer_id 를 갖는 픽처가 IDR 픽처이고, 동일한 AU 내에 적어도 하나의 비-IDR 픽처가 있을 때, poc_reset_idc 의 값은 AU 내의 모든 픽처들에 대하여 1 또는 2 와 동일해야 한다.
- AU 내의 0 과 동일한 nuh_layer_id 를 갖는 픽처가 IDR 픽처가 아닐 때, poc_reset_idc 의 값은 AU 내의 임의의 픽처들에 대하여 2 와 동일해서는 안된다.
상기 열거된 제약들에서는, AU 가 일부의 계층들에 대하여 부존재하는 픽처들을 갖고 적어도 하나의 계층 내에서 하나의 IRAP 픽처를 갖는 경우는 커버되지 않는다. 예를 들어, AU (예컨대, AU D) 가 기본 계층 (BL) 내에서 IDR 픽처를 포함하지만, 향상 계층 (EL) 내에서는 픽처를 포함하지 않는 것이다. 계층이 AU 내에서 픽처를 갖지 않는 경우는, AU 가 손실된 (missing) 픽처, 부재하는 (absent) 픽처, 부-존재하는 (non-present) 픽처 등을 갖는 것으로 설명될 수도 있다. 계층은 이런 특정 AU 내에서 픽처를 포함하지 않을 수 있고, 또는 (예컨대, 디코딩 프로세스 동안) 픽처가 손실되었을 수도 있다. 이러한 상황에서, BL 내의 IDR 픽처의 POC 는 0 과 동일하여야 하기 때문에 POC 는 리셋되어야 한다. 그러나, 향상 계층에서의 POC 체인은 연속된다. AU D 에서 향상 계층 픽처들의 POC 를 리셋하는 것을 실패하는 것은, 후속하는 AU 내의 픽처들에 대하여 교차-계층 정렬되지 않은 유도된 POC 를 초래한다. 그러나, poc_reset_idc 값에 대한 상기 나열된 특정 제약들도 이러한 상황에 대하여 적용 가능하지 않고, 따라서 AU D 에 대하여 POC 리셋이 지시되지 않는다.
다른 예에서, AU (예컨대, AU D) 는 EL 내에서 IDR 픽처를 포함하지만, BL 내에서 픽처를 포함하지 않는다. 유사하게, 이러한 상황에서, EL 내의 IDR 픽처의 POC 의 MSB 가 0 으로 리셋될 것이기 때문에, POC 는 리셋되어야 한다. 그러나, 현존하는 접근들에서, AU D 에 대해서 POC 리셋은 지시되지 않는다.
정확한 동작을 보장하기 위하여, 상술한 양자의 경우들에 대하여 AU D 에서의 POC 리셋이 필요할 수 있다. 또한, AU D 에 바로 후행하는 AU 및/또는 하나 이상의 픽처들은 3 과 동일한 poc_reset_idc 를 가져야 한다. 이들 변경들과 함께, POC 리셋은, 해당 계층에 픽처가 있자마자 픽처가 부재하였던 계층에 대하여, 수행될 수 있다.
IRAP 픽처 및 또한 손실된 픽처들을 포함하는 AU 에 대하여 POC 가 리셋될 필요가 없는 경우들이 있을 수도 있다. 도 4 는 이러한 경우들을 예시한다. AU A 는, 계층 2 에서 손실된 픽처들이 있고 POC 를 리셋하는 AU B 까지 그 계층에 픽처들이 없기 때문에, POC 를 리셋할 필요가 없다. AU B 는, AU B 이후의 제 2 AU 가 계층 2 내에 픽처를 갖기 때문에, 상기 제 2 AU 자체가 POC 리셋을 하지 않는한(여기서 제 2 AU 는 리셋하지 않는 것으로 가정됨), POC 를 리셋할 필요가 있다. AU C 는, 계층 0 에서 IDR 을 갖으나 다른 계층들에서는 비-IRAP(들)을 갖기 때문에, POC 를 리셋할 필요가 있다. AU D 는, AU 가 교차-계층 정렬된 IDR 을 갖고 손실된 픽처를 갖지 않기 때문에, POC 를 리셋할 필요가 없다. 마지막으로, AU E 는, AU E 이후의 제 2 AU가 계층 2 내에 픽처를 갖기 때문에, 상기 제 2 AU 자체가 POC 리셋을 하지 않는한 (다시, 상기 제 2 AU 는 리셋하지 않는 것으로 가정됨), POC 를 리셋할 필요가 있다.
폐기 가능한 픽처들
*손실된 픽처들에 대한 상기 설명된 문제가, 폐기된 이후 부재하는 픽처들이 될 것인, 폐기 가능한 픽처들에게 유사하게 적용될 수도 있다.
IRAP 픽처들이 교차-계층 정렬될 때, 현존하는 접근들에서 POC 리셋은 필요하지 않다. 그러나 IRAP 픽처가 폐기 가능한 픽처로서 표기되는 것을 방지하는 제약은 없다. AU auA 가 교차-계층 정렬된 IRAP 픽처들을 포함하고 IRAP 픽처들 중 적어도 하나가 폐기 가능할 때, 디코딩 순서에서 후속하는 AU 들 내의 픽처들에 대한 POC 의 유도는, 도 5 에서 예시되는 것과 같이 만일 auA 내의 폐기 가능한 IRAP 픽처가 제거된다면, 부정확할 수도 있다. AU E 내의 EL 의 IDR 픽처가 폐기될 때, AU F 내의 EL 픽처의 POC 의 최상위 비트 (MSB) 의 값은 이전의 앵커 (anchor) 픽처의 POC 의 MSB 의 값 (예컨대, 256) 과 동일하도록 유도될 수도 있다. 이것은 AU F 에 대하여 BL 및 EL 에서 픽처들에 대한 상이한 POC 값들이 유도되는 것을 초래할 수 있다.
BLA 및 CRA 픽처들의 믹싱(Mixing)
현존하는 접근들에서, AU 내의 픽처가 0 과 동일한 nuh_layer_id 를 갖고 특정한 nal_unit_type 값을 갖는 IRAP 픽처이고, 상이한 nal_unit_type 값을 갖는 동일한 액세스 유닛 내의 적어도 하나의 다른 픽처가 있을 때, poc_reset_idc 의 값은 AU 내의 모든 픽처들에 대하여 1 또는 2 와 동일하게 설정된다. 이것은, 만일 2-계층 비트스트림 내의 AU 가 BL 내에서 CRA 픽처를 그리고 향상 계층 내에서 BLA 픽처를 포함한다면, 오직 POC 의 MSB 를 리셋하는 것 또는 POC 의 MSB 및 최하위 비트 (LSB) 양자를 리셋하는 것 중 어느 하나인, POC 리셋이 필요하다는 것을 의미한다. 이러한 제약은 특히 특정 사용-경우들에 대하여 이상적이지 않다.
도 6 은 계층 스위치-다운 (switch-down) 및 스위치-업 (switch-up) 의 예를 예시하며, 상기 계층 스위치-업은 교차-계층 정렬된 CRA 픽처들, auA를 포함하는 AU 에서 수행된다. IRAP 의 nal_unit_type 값들이 교차-계층 정렬되었을 때 POC 리셋을 하는 것은 필요하지 않기 때문에, 인코더는 auA 의 CRA 픽처들에서의 슬라이스 세그먼트 해더 확장 (slice segment header extension) 내에서 임의의 POC 리셋 정보 (예컨대, poc_reset_idc, poc_reset_period_id 등) 를 시그널링하지 않을 수도 있다. 그러나, 계층 스위치-업을 위하여, 시스템은 auA 의 EL 픽처의 NAL 유닛 타입을 CRA 에서 BLA 로 변경할 수도 있다. 이러한 경우에 있어서, 제약들은, NAL 유닛 타입을 변경하는 것에 추가하여, 스위치-업 동작을 수행하는 시스템 엔티티가 또한 POC 리셋 정보를 삽입하기 위하여 auA 내의 픽처들의 슬라이스 세그먼트 해더 확장을 수정할 필요가 있다는 것을, 암시한다. 이러한 시스템 엔티티에 부여되는 추가적인 부담은, POC 리셋이 상기 예시된 상황에서 실제로는 필요하지 않기 때문에, 불필요하다. 이는, 오직 기본 계층 CRA 픽처가 BLA 픽처로 변경되는 경우에, 교차-계층 정렬된 CRA 픽처들에서의 비트스트림 스플라이싱 (splicing) 에 대하여 유사하게 적용된다.
full_poc_reset_flag
poc_reset_idc 이 3 과 동일할 때, full_poc_reset_flag 는 POC 의 MSB 및 LSB 양자가 리셋되어야 하는지 여부 또는 오직 POC 의 MSB 만이 리셋되어야 하는지 여부를 표시하도록 시그널링된다. full_poc_reset_flag 의 값은 동일한 POC 리셋 기간 내의 제1 액세스 유닛의 poc_reset_idc 의 값을 표시할 수 있다. 일부의 실시형태들에서, POC 리셋 기간은 디코딩 순서에서, 1 또는 2 중 어느 하나와 동일한 poc_reset_idc 와 특정한 poc_reset_period_id 값을 갖는 액세스 유닛으로 시작하고, 동일한 poc_reset_period_id 값을 갖거나 또는 0 과 동일한 poc_reset_idc 을 갖는 모든 액세스 유닛들을 포함하는, 액세스 유닛들의 시퀀스를 지칭할 수 있다. 만일 잘못된 full_poc_reset_flag 값이 시그널링되면, 디코더는 그 잘못된 값에 의하여 이전의 픽처들의 POC 를 감소시킬 수 있다. 이하 제공되는 도 7 은 인코더가 부정확한 full_poc_reset_flag 값을 할당한 일 예를 예시한다. AU E 내의 픽처의 poc_reset_idc 값은 2 이고, 이는 POC 의 MSB 및 LSB 양자가 리셋되는 것을 의미하며, 이 때문에 full_poc_reset_flag 의 값은 (디코딩 순서에서 AU E 에 뒤이어 AU E 와 동일한 POC 리셋 기간에 속하는 픽처들 내에, 존재할 때), 정확한 DeltaPocVal 의 값이 이전의 픽처들의 POC 값을 감소시키도록 유도되는 것을 보장하기 위하여, 1 이 되어야 한다. AU G 내의 계층 1 의 픽처에 대하여 full_poc_reset_flag 의 값이 0으로 부정확하게 시그널링 되었기 때문에, (디코딩 순서에서 AU E 에 선행하는) 계층 1 의 픽처들의 POC 를 감소시키기 위하여 사용되는 값은 102 대신 64 이다. 이전의 픽처들의 부정확한 POC 값들은, 디코더가 현재 픽처를 위한 정확한 참조 픽처들을 찾을 수 없기 때문에, 참조 픽처 선택 (reference picture selection; RPS) 유도 프로세스에 영향을 줄 수도 있다. 도 7 의 예시에서, AU G 의 계층 1 픽처의 RPS 유도 동안, 디코더는 -1 및 -2 와 동일한 POC 를 갖는 참조 픽처들을 찾을 수 없고, 따라서 이들 참조 픽처들은 “참조로 사용 불가능 (unavailable for reference)”으로 표기된다.
POC 리셋 및 full_poc_reset_flag 의 값 설정
멀티-계층 코덱들에서의 POC 리셋을 위한 현존하는 접근들이 갖는 상기 설명된 이슈들을 극복하기 위하여, 이 개시물은 이하 개선사항들을 설명한다. 이 개시물에서, 후속하는 설명된 기법들 및 접근들은 단독으로 또는 임의의 조합에서 사용될 수도 있다.
본원에서 설명되는 POC 리셋 기법들의 하나 이상의 양태들에 따라, poc_reset_idc 의 값과 관련된 제약들의 업데이트가 제공된다. 예를 들어, 만일 BL 에서 IRAP 픽처 또는 EL 내에서 IDR 픽처를 포함하는, AU auA 내에 적어도 하나의 손실된 픽처가 있다면, poc_reset_idc 의 값은 AU 내의 모든 픽처들에 대하여 1 또는 2 와 동일하여야 한다.
예를 들어, AU auA 에 대하여 손실된 픽처를 검출하는 일 방법은 다음과 같다: AU auA 내의 픽처(들)의 수가 비트스트림 내의 픽처들의 수보다 작을 때, AU auA 는 손실된 픽처들을 갖는 것으로 표시되거나 또는 가정될 수도 있다.
다른 예에서, BL 에서 IRAP 픽처 또는 EL 내에서 IDR 픽처를 포함하는 AU auA 의 layerIdA 계층 내에 적어도 하나의 손실된 픽처가 있고, 다음 중 적어도 하나를 만족하는 다른 AU auB가 있고:
- 액세스 유닛 auA 와 상이한 POC 리셋 기간에 속하는 것;
- 0 과 동일한 nuh_layer_id 및 1 과 동일한 NoClrasOutputFlag 를 갖는 IRAP 픽처를 갖는 것; 또는
- 디코딩 순서에서 비트스트림 내의 마지막 액세스 유닛인 것
그리고 디코딩 순서에서 auA 에 후행하고 디코딩 순서에서 AU auB 에 선행하는 layerIdA 와 동일한 nuh_layer_id 를 갖는 픽처가 있을 때, poc_reset_idc 의 값은 1 또는 2 와 동일하도록 제약된다.
다른 예에서, 액세스 유닛 auA 내에 임의의 특정한 값 nuh_layer_id layerIdA 와 동일한 nuh_layer 를 갖는 픽처가 없고, 디코딩 순서에서 auA 를 후행하는 layerIdA 와 동일한 nuh_layer_id 를 갖는 픽처 picA 가 있고, 다음의 조건이 참일 때, AU auA 는 손실된 픽처들을 갖는 것으로 표시 또는 가정될 수도 있다:
- 존재할 때, auB 는 디코딩 순서에서 auA 에 후행하고 액세스 유닛 auA 와 상이한 POC 리셋 기간에 속하는 제 1 AU라 한다. 존재할 때, auC 는 디코딩 순서에서 auA 에 후행하고, 0 과 동일한 nuh_layer_id 및 1 과 동일한 NoClrasOutputFlag 를 갖는 IRAP 픽처를 갖는, 제 1 액세스 유닛이라 한다. 존재할 때, auD 는 디코딩 순서에서 auA 에 후행하고 비트스트림 내의 각 계층들 내에서 IRAP 픽처를 갖는 제 1 액세스 유닛이라 한다. auB, auC 및 auD 중 어느 것도, 디코딩 순서에서의 제 1 의 auB(존재할 때), auC(존재할 때), 및 auD(존재할 때) 에 디코딩 순서에서 선행하는 픽처 piA, 또는 비트스트림 내에, 존재하지 않는다.
본원에서 설명되는 하나 이상의 양태들의 POC 리셋 기법들에 따라, poc_reset_idc 값과 관련된 제약들을 업데이트하는 것이 제공된다. 예를 들어, BL 에서 IRAP 픽처 또는 EL 내에서 IDR 픽처를 포함하는 AU 내에 적어도 하나의 폐기 가능한 픽처가 있을 때, poc_reset_idc 의 값은 AU 내의 모든 픽처들에 대하여 1 또는 2 와 동일하여야 한다.
다른 예에서, IRAP 픽처들이 1 과 동일한 discardable_flag 를 가질 수 없도록 하는 제약이 부가될 수도 있다.
또 다른 예에서, IDR 픽처들은 1 과 동일한 discardable_flag 를 갖는 것이 허용되지 않지만 CRA 및 BLA 픽처들은 1 과 동일한 discardable_flag 를 갖는 것이 허용되도록 하는 제약이 부가될 수도 있다.
본원에서 설명되는 하나 이상의 양태들의 POC 리셋 기법들에 따라, BL 에서 IRAP 픽처 또는 EL 내에서 IDR 픽처를 포함하는 액세스 유닛 auA 내에 계층 layerA 의 손실된 픽처 또는 폐기 가능한 픽처가 있을 때, layerA 와 동일한 nuh_layer_id 를 갖는 픽처를 갖는, 디코딩 순서에서 auA 를 후행하는 제 1 AU 로부터 시작해서, 0 과 동일한 TemporalId 를 갖고 0 과 동일한 discardable_flag 를 갖는 layerA 와 동일한 nuh_layer_id 를 갖는 픽처를 포함하는, 디코딩 순서에서 auA 를 후행하는 제 1 AU 까지, 포함해서, poc_reset_idc 이 3 과 동일해야 하는 것을 보장하도록, poc_reset_idc 에 대한 제약이 부가될 수도 있다.
다른 예에서, 0 과 동일한 TemporalId 를 갖고, 0 과 동일한 discardable_flag 를 갖고, 그리고 RASL, RADL 또는 서브-계층 비-참조 픽처가 아닌 layerA 와 동일한 nuh_layer_id 를 갖는 픽처를 포함하는, 디코딩 순서에서 auA 를 후행하는 제 1 AU 를 디코딩 순서에서 선행하고, auA 를 디코딩 순서에서 후행하는, 액세스 유닛들에 포함된 계층 layerA 의 픽처들에 대하여 poc_reset_idc 는 3 과 동일해야 한다. 서브-계층 비-참조 (sub-layer non-reference; SLNR) 픽처는 시간적 서브계층에 의해 참조 픽처로 사용되지 아니한 픽처를 지칭할 수도 있다. 예를 들어, 계층은 시간적 ID (예컨대, TemporalId) 에 의해 표시되는 하나 이상의 서브-계층들로 구성될 수 있다. 만일 최상위 계층에 있고 최상위 시간적 서브-계층에 있는 픽처가 동일한 계층 내의 다른 픽처들에 의하여 참조로서 사용되지 않는다면, 이는 비트스트림이 디코딩 불가능하게 되는 것을 야기하지 아니하고 제거될 수도 있다. 그러한 경우에서, 상기 픽처는 폐기 가능한 픽처와 유사할 수 있다.
본원에서 설명되는 하나 이상의 양태들의 POC 리셋 기법들에 따라, 픽처의 full_poc_reset_flag 값이 현재 픽처와 동일한 POC 리셋 기간 내의 제 1 AU 의 정확한 poc_reset_idc 의 값을 표시하는 것을 보장하도록 하는 제약이 부가될 수도 있다.
본원에서 설명되는 하나 이상의 양태들의 POC 리셋 기법들에 따라, poc_reset_idc 에 대한 현존하는 제약들은, AU 가 오직 CRA 또는 BLA 픽처들을 (다만, 임의의 타입의 BLA 픽처와 함께) 포함할 때, POC 리셋이 필요하지 않는 것을 (예컨대, poc_reset_idc 는 1 또는 2 와 동일할 필요가 없음) 보장하기 위해, 수정될 수도 있다.
예시적 실시형태들
위에서 언급된 기법들은 다음의 예들에서 보여지는 바와 같이 구현될 수 있다. 예들은 SHVC 및 MV-HEVC 의 이전의 버전들 (예컨대, SHVC WD 6 및 MV-HEVC WD 8) 의 맥락에서 제공된다. SHVC 및 MV-HEVC 의 이전의 버전들에 대한 추가는 이텔릭체 (italics) 로 표시되고, SHVC 및 MV-HEVC 의 이전의 버전들으로부터의 삭제는 삭제선 (strikethrough) 으로 표시된다.
예시적 실시형태 1
실시형태 1 은 AU 내에 부재하는 픽처 또는 폐기 가능한 픽처가 있을 때 POC 를 리셋한다. 예를 들어, absentPictureInAuFlag 로 호칭되는 변수가 AU 가 부재하는 픽처 또는 폐기 가능한 픽처를 포함하는지 여부를 표시할 수 있다. 만일 동일한 POC 리셋 기간 내의 제 1 AU 가 특정한 계층 내에서 부재하는 픽처 또는 폐기 가능한 픽처를 갖으면, poc_reset_idc 의 값은, 동일한 계층 내의 픽처를 갖는 AU 로 시작해서 동일한 계층 내에 있고 0 과 동일한 시간적 ID 를 갖고 폐기 가능하지 않은 픽처를 갖는 AU 로 끝나는, 디코딩 순서에서 후속하는 AU 들에 대하여 3 으로 설정된다. 게다가, full_poc_reset_flag 의 값은, 동일한 POC 리셋 기간 내의 제 1 AU 내의 픽처들의 poc_reset_idc 의 값이 1 또는 2 와 동일할 때, poc_reset_idc 의 값 빼기 1 로 설정될 수 있다.
예를 들어, AU 내에 존재하지 않는 계층의 픽처가 있거나 또는 AU 내에 존재하는 1 과 동일한 discardable_flag 를 갖는 픽처가 있을 때, AU 내의 픽처들의 유도된 POC 값들이 교차-계층 정렬된 것을 보장하기 위하여, 인코더는 픽처들의 poc_reset_idc 값을 설정하는데 있어서 주의해야 한다. 일부의 실시형태들에 있어서, 그러한 경우들은 POC 가 리셋되어야 하는지 여부에 관하여 비-교차-계층-정렬된 (non-cross-layer-aligned) IRAP 픽처들을 갖는 AU 들과 유사하게 다루어져야 한다.
Figure pat00001
Figure pat00002
Figure pat00003
표 1-예시적 실시형태 1
예시적 실시형태 2
이 실시형태는 실시형태 1 에 기초하고, absentPictureInAuFlag 변수의 값의 유도가 다음과 같다는 것이 상이하다:
Figure pat00004
표 2 - 예시적 실시형태 2
예시적 실시형태 3
이 실시형태는 실시형태 1 및 2 에 기초하고, IRAP 픽처들에 대하여 discardable_flag 의 값이 1 이 되는 것이 허용되지 않고, 변수 absentPictureInAuFlag 의 유도가 픽처들의 discardable_flag 의 값을 고려하지 않는 것이 상이하다. 실시예 1 에 대하여 슬라이스 해더 시멘틱스 (semantics) 에 대한 변경이 아래에 보여진다:
Figure pat00005
Figure pat00006
표 3 - 예시적 실시형태 3
예시적 실시형태 4
이 실시형태는 실시형태 1 에 기초하고, absentPictureInAuFlag 변수의 값의 유도가 다음과 같다는 것이 상이하다:
Figure pat00007
표 4 - 예시적 실시형태 4
POC 를 리셋하는 방법
도 8 은 본 개시물의 하나 이상의 양태들에 따라 비디오 정보를 코딩하는 방법을 도시하는 플로우차트이다. 상기 방법은 POC 를 리셋하는 것에 관한 것이다. 프로세스 (800) 은 실시형태에 따라 인코더 (예컨대, 도 2a, 2b 등에서 도시된 바와 같은 인코더), 디코더 (예컨대, 도 3a, 3b 등에서 도시된 바와 같은 디코더), 또는 임의의 다른 컴포넌트에 의해 수행될 수도 있다. 프로세스 (800) 의 블록들은 도 3b 에서의 디코더 (33) 에 대하여 설명되지만, 프로세스 (800) 는 위에서 언급된 바와 같이, 인코더와 같은 다른 컴포넌트들에 의해 수행될 수도 있다. 디코더 (33) 의 계층 1 비디오 디코더 (30B) 및/또는 디코더 (33) 의 계층 0 디코더 (30A) 는 실시형태에 따라 프로세스 (800) 를 수행할 수도 있다. 도 8 에 대하여 설명된 모든 실시형태들은 별도로, 또는 서로 조합하여 구현될 수도 있다. 프로세스 (800) 에 관련된 특정 세부사항들은 예컨대, 도 4-7 에 대하여, 위에서 설명된다.
프로세스 (800) 은 블록 (801) 에서 시작한다. 디코더 (33) 은 복수의 계층들과 연관된 비디오 정보를 저장하기 위하여 메모리 (예컨대, 디코딩된 픽처 버퍼 (160)) 를 포함할 수 있다. 디코더 (33) 는 코딩되어야 할 현재 AU 와 관련된 정보를 획득할 수도 있다. 현재 AU 는 복수의 계층들 중 하나 이상의 계층들로부터의 픽처들을 포함할 수 있다.
블록 (802) 에서, 디코더 (33) 는 현재 AU 가 IRAP 픽처를 포함하는 제 1 계층을 포함하는지 여부를 결정한다.
블록 (803) 에서, 디코더 (33) 는 현재 AU 가 픽처를 포함하지 않거나 또는 폐기 가능한 픽처를 포함하는 제 2 계층을 포함하는지 여부를 결정한다.
블록 (804) 에서, 디코더 (33) 는 현재 AU 가 (1) IRAP 픽처를 포함하는 제 1 계층 및 (2) 픽처를 포함하지 않거나 폐기 가능한 픽처를 포함하는 제 2 계층을 포함한다고 결정하는 것에 응답하여, 현재 AU 에서 제 2 계층의 POC 를 리셋한다. 일부의 실시형태들에서, 디코더 (33) 는 현재 AU 가 (1) IRAP 픽처를 포함하는 제 1 계층 및 (2) 픽처를 포함하지 않거나 폐기 가능한 픽처를 포함하는 제 2 계층을 포함한다고 결정하는 것에 응답하여, 현재 AU 에서 제 1 계층의 POC 를 리셋한다. 일 실시형태에서, 제 1 계층은 기본 계층이다. 다른 실시형태에서 제 1 계층은 향상 계층이고 IRAP 픽처는 IDR 픽처이다. 디코더 (33) 는 POC 를 리셋하는지 여부를 표시하는 제 1 신택스 엘리먼트의 값을 설정하는 것에 의하여 POC 를 리셋할 수도 있다. 일 실시형태에서, 제 1 신택스 엘리먼트는 poc_reset_idc 이다.
특정 실시형태에서, 디코더 (33) 는 현재 AU 에서 제 2 계층의 POC 를 리셋하는 것에 응답하여, 디코딩 순서에서 현재 AU 에 후속하는 AU 에 대하여, 제 2 계층의 POC 가 이전의 AU 에서 리셋되었던 것을 표시하도록 제 1 신택스 엘리먼트의 값을 설정한다.
일부의 실시형태에서, 디코더 (33) 는, 디코딩 순서에서 현재 AU 에 후속하는 하나 이상의 AU 들에 대하여, 제 2 계층의 POC 가 이전의 AU 에서 리셋되었던 것을 표시하도록 제 1 신택스 엘리먼트의 값을 설정한다. 하나 이상의 후속하는 AU 들은, 제 2 계층과 동일한 계층 ID 를 갖는 제 1 픽처를 포함하는 제 1 AU 로 시작해서, 제 2 계층과 동일한 계층 ID 를 갖는 제 2 픽처를 포함하는 디코딩 순서에서 제 1 AU 에 후속하는 제 2 AU 로 끝날 수 있다. 일 실시형태에서, 제 2 픽처는 0 과 동일한 시간적 ID 를 갖고 폐기 가능한 픽처가 아니다. 특정 실시형태에서, 게다가, 제 2 픽처는 RASL 픽처, RADL 픽처, 또는 제 2 계층의 SLNR 이 아니다.
특정 실시형태에서, 디코더 (33) 는 무선 통신 디바이스이고, 적어도 하나의 라디오 액세스 기법 (radio access technology; RAT) 에 따라 비디오 데이터를 수신하도록 구성된 수신기로서, 상기 비디오 데이터는 복수의 계층들과 관련된 비디오 정보를 포함하는, 상기 수신기; 및 적어도 하나의 RAT 에 따라 동작하도록 구성된 송신기를 더 포함한다. 무선 통신 디바이스는 셀룰러 전화기가 될 수도 있고, 수신된 비디오 데이터는 수신기에 의해서 수신될 수도 있고 셀룰러 통신 표준에 따라 변조될 수도 있다.
일부의 실시형태들에서, 프로세스 (800) 는, 적어도 하나의 라디오 액세스 기법 (RAT) 에 따라 비디오 데이터를 수신하도록 구성된 수신기로서, 상기 비디오 데이터는 복수의 계층들과 관련된 비디오 정보를 포함하는, 상기 수신기; 적어도 하나의 RAT 에 따라 동작하도록 구성된 송신기; 비디오 데이터를 저장하도록 구성된 메모리; 및 메모리에 저장된 비디오 데이터를 프로세싱하기 위한 명령들을 실행하도록 구성된 프로세서를 포함하는, 무선 통신 디바이스 상에서 실행가능할 수도 있다. 무선 통신 디바이스는 셀룰러 전화기가 될 수도 있고, 수신된 비디오 데이터는 수신기에 의해서 수신될 수도 있고 셀룰러 통신 표준에 따라 변조될 수도 있다.
프로세스 (800) 은 블록 (805) 에서 종료한다. 실시형태에 따라 블록들은 프로세스 (800) 에서 추가 및/또는 생략될 수도 있고, 프로세스 (800) 의 블록들은 실시형태에 따라 상이한 순서로 수행될 수도 있다.
이 개시물에서 POC 리셋에 대하여 설명된 임의의 특징들 및/또는 실시형태들은 별도로 또는 그 임의의 조합으로 구현될 수도 있다. 예를 들어, 도 1 내지 도 7 및 개시물의 다른 부분들과 관련하여 설명된 임의의 특징들 및/또는 실시형태들은 도 8 과 관련하여 설명된 임의의 특징들 및/또는 실시형태들과의 임의의 조합으로 구현될 수도 있고, 그 반대도 마찬가지이다.
full_poc_reset_flag 설정 방법
도 9 은 본 개시물의 하나 이상의 양태들에 따라, 비디오 정보를 코딩하는 방법을 예시하는 플로우차트이다. 방법은 full_poc_reset_flag 의 값을 설정하는 것에 관한 것이다. 프로세스 (900) 는 실시형태에 따라, 인코더 (예컨대, 도 2a, 도 2b 등에서 도시된 바와 같은 인코더), 디코더 (예컨대, 도 3a, 도 3b 등에서 도시된 바와 같은 디코더), 또는 임의의 다른 컴포넌트에 의해 수행될 수도 있다. 프로세스 (900) 의 블록들은 도 3b 에서의 디코더 (33) 에 대하여 설명되지만, 프로세스 (900) 는 위에서 언급된 바와 같이, 인코더와 같은 다른 컴포넌트들에 의해 수행될 수도 있다. 디코더 (33) 의 계층 1 비디오 디코더 (30B) 및/또는 디코더 (33) 의 계층 0 디코더 (30A) 는 실시형태에 따라 프로세스 (900) 를 수행할 수도 있다. 도 9 에 대하여 설명된 모든 실시형태들은 별도로, 또는 서로 조합하여 구현될 수도 있다. 프로세스 (900) 에 관련된 특정 세부사항들은 예컨대, 도 4~7 에 대하여, 위에서 설명된다.
프로세스 (900) 은 블록 (901) 에서 시작한다. 디코더 (33) 은 복수의 계층들과 연관된 비디오 정보를 저장하기 위하여 메모리 (예컨대, 디코딩된 픽처 버퍼 (160)) 를 포함할 수 있다. 디코더 (33) 는 코딩되어야 할 현재 AU 와 관련된 정보를 획득할 수도 있다. 현재 AU 는 복수의 계층들 중 하나 이상의 계층들로부터의 픽처들을 포함할 수 있다.
블록 (902) 에서, 디코더 (33) 는, (1) 오직 POC 의 MSB 를 리셋하는 것 또는 (2) POC 의 MSB 및 POC 의 LSB 양자를 리셋하는 것을 통하여, 현재 AU 내에 포함된 계층의 POC 를 리셋한다. 예를 들어, 계층의 POC 는 현재 AU 에서 리셋된다.
블록 (903) 에서, 디코딩 순서에서 현재 AU 에 후속하는 하나 이상의 AU 들 내의 픽처들에 대하여, 디코더 (33) 는 POC 의 리셋이 풀 리셋인지 여부를 표시하는 제 1 플래그의 값을 설정한다. 일 실시형태에서, (1) 오직 POC 의 MSB 만을 리셋하는 것에 의해 POC 가 리셋될 때 제 1 플래그의 값은 0 과 동일하게 설정되고, (2) POC 의 MSB 및 POC 의 LSB 양자를 리셋하는 것에 의해 POC 가 리셋될 때 제 1 플래그의 값은 1 과 동일하게 설정된다. 현재 AU 내의 하나 이상의 계층들로부터의 픽처들은 동일한 POC 리셋 기간을 가질 수도 있다. 일 실시형태에서, 제 1 플래그는 full_poc_reset_flag 이다. 제 1 플래그의 값은 POC를 리셋하는지 여부를 표시하는 제 2 플래그의 값에 상응할 수도 있다. 일 실시형태에서, 제 2 플래그는 poc_reset_idc 이다.
일부의 실시형태들에서, 제 2 플래그의 값이 오직 POC 의 MSB 가 리셋되어야 하는 것을 표시하는 것을 제 2 플래그가 표시할 때 제 1 플래그의 값은 0 과 동일하게 설정되고, 여기서 제 2 플래그가 POC 의 MSB 및 LSB 양자가 리셋되어야 하는 것을 표시할 때 제 2 플래그의 값은 1 과 동일하게 설정된다.
특정 실시형태에서, 디코더 (33) 는 무선 통신 디바이스이고, 또한 적어도 하나의 라디오 액세스 기법 (radio access technology; RAT) 에 따라 비디오 데이터를 수신하도록 구성된 수신기로서, 상기 비디오 데이터는 복수의 계층들과 관련된 비디오 정보를 포함하는, 상기 수신기; 및 적어도 하나의 RAT 에 따라 동작하도록 구성된 송신기를 포함한다. 무선 통신 디바이스는 셀룰러 전화기가 될 수도 있고, 수신된 비디오 데이터는 수신기에 의해서 수신될 수도 있고 셀룰러 통신 표준에 따라 변조될 수도 있다.
일부의 실시형태들에서, 프로세스 (900) 는, 적어도 하나의 라디오 액세스 기법 (RAT) 에 따라 비디오 데이터를 수신하도록 구성된 수신기로서, 상기 비디오 데이터는 복수의 계층들과 관련된 비디오 정보를 포함하는, 상기 수신기; 적어도 하나의 RAT 에 따라 동작하도록 구성된 송신기; 비디오 데이터를 저장하도록 구성된 메모리; 및 메모리에 저장된 비디오 데이터를 프로세싱하기 위한 명령들을 실행하도록 구성된 프로세서를 포함하는, 무선 통신 디바이스 상에서 실행가능할 수도 있다. 무선 통신 디바이스는 셀룰러 전화기가 될 수도 있고, 수신된 비디오 데이터는 수신기에 의해서 수신될 수도 있고 셀룰러 통신 표준에 따라 변조될 수도 있다.
프로세스 (900) 은 블록 (904) 에서 종료한다. 실시형태에 따라 블록들은 프로세스 (900) 에서 추가 및/또는 생략될 수도 있고, 프로세스 (900) 의 블록들은 실시형태에 따라 상이한 순서로 수행될 수도 있다.
이 개시물에서 full_poc_reset_flag 의 값 설정에 대하여 설명된 임의의 특징들 및/또는 실시형태들은 별도로 또는 그 임의의 조합으로 구현될 수도 있다. 예를 들어, 도 1~7 및 개시물의 다른 부분들과 관련하여 설명된 임의의 특징들 및/또는 실시형태들은 도 9 과 관련하여 설명된 임의의 특징들 및/또는 실시형태들과의 임의의 조합으로 구현될 수도 있고, 그 반대도 마찬가지이다.
본원에서 개시된 정보 및 신호들은 다양한 상이한 기술들 및 기법들 중의 임의의 것을 이용하여 표현될 수도 있다. 예를 들어, 상기 설명의 전반에 걸쳐 참조될 수도 있는 데이터, 명령들, 커맨드 (command) 들, 정보, 신호들, 비트들, 심볼들, 및 칩들은 전압들, 전류들, 전자기파들, 자기장들 또는 입자들, 광학 필드들 또는 입자들, 또는 그 임의의 조합에 의해 표현될 수도 있다.
본원에서 개시된 실시형태들과 관련하여 설명된 다양한 예시적인 논리적 블록들, 회로들, 및 알고리즘 단계들은 전자 하드웨어, 컴퓨터 소프트웨어, 또는 양자의 조합들로서 구현될 수도 있다. 하드웨어 및 소프트웨어의 이 교환가능성을 명확하게 예시하기 위하여, 다양한 예시적인 컴포넌트들, 블록들, 모듈들, 회로들, 및 단계들은 일반적으로 그 기능성의 측면에서 위에서 설명되었다. 이러한 기능성이 하드웨어로서 구현되는지 또는 소프트웨어로서 구현되는지는 특정한 애플리케이션과, 전체적인 시스템에 부과된 설계 제약들에 종속된다. 숙련된 기술자들은 각각의 특별한 애플리케이션을 위한 다양한 방법들로 설명된 기능성을 구현할 수도 있지만, 이러한 구현 판정들은 본 발명의 범위로부터의 이탈을 야기시키는 것으로 해석되지 않아야 한다.
본원에서 설명된 기법들은 하드웨어 (예컨데, 컴퓨터 하드웨어), 소프트웨어, 펌웨어, 또는 그 임의의 조합으로 구현될 수도 있다. 이러한 기법들은 범용 컴퓨터들, 무선 통신 디바이스 핸드셋들, 또는 무선 통신 디바이스 핸드셋들 및 다른 디바이스들에서의 애플리케이션을 포함하는 다수의 용도들을 가지는 집적 회로 디바이스들과 같은 다양한 디바이스들 중의 임의의 것에서 구현될 수도 있다. 모듈들 또는 컴포넌트들로서 설명된 임의의 특징들은 집적된 로직 디바이스에서 함께, 또는 개별적이지만 상호 동작가능한 로직 디바이스들로서 별도로 구현될 수도 있다. 소프트웨어로 구현될 경우, 기법들은, 실행될 때, 위에서 설명된 방법들 중의 하나 이상을 수행하는 명령들을 포함하는 프로그램 코드를 포함하는 컴퓨터 판독가능 매체 (예컨대, 컴퓨터 판독가능 데이터 저장 매체) 에 의해 적어도 부분적으로 실현될 수도 있다. 컴퓨터 판독가능 매체는 비-일시적 컴퓨터 판독가능 매체일 수도 있다. 컴퓨터 판독가능 매체는 패키징 재료들을 포함할 수도 있는 컴퓨터 프로그램 제품의 일부를 형성할 수도 있다. 컴퓨터 판독가능 매체는 동기식 랜덤 액세스 메모리 (synchronous dynamic random access memory; SDRAM) 와 같은 랜덤 액세스 메모리 (random access memory; RAM), 판독-전용 메모리 (read-only memory; ROM), 비-휘발성 랜덤 액세스 메모리 (non-volatile random access memory; NVRAM), 전기적 소거가능 프로그래밍가능 판독-전용 메모리 (electrically erasable programmable read-only memory; EEPROM), 플래시 메모리 (FLASH memory), 자기 또는 광학 데이터 저장 매체들 등과 같은 메모리 또는 데이터 저장 매체들을 포함할 수도 있다. 추가적으로 또는 대안적으로, 기법들은 전파된 신호들 또는 파 (wave) 들과 같이, 명령들 또는 데이터 구조들의 형태로 프로그램 코드를 반송하거나 통신하며 컴퓨터에 의해 액세스, 판독, 및/또는 실행될 수 있는 컴퓨터 판독가능 통신 매체에 의해 적어도 부분적으로 실현될 수도 있다.
프로그램 코드는, 하나 이상의 디지털 신호 프로세서 (digital signal processor; DSP) 들, 범용 마이크로프로세서들, 애플리케이션 특정 집적 회로 (application specific integrated circuit; ASIC) 들, 필드 프로그래밍가능한 로직 어레이 (field programmable logic array; FPGA) 들, 또는 다른 등가의 집적 또는 개별 로직 회로부와 같은 하나 이상의 프로세서들을 포함할 수도 있는 프로세서에 의해 실행될 수도 있다. 이러한 프로세서는 본 개시에서 설명된 기법들 중의 임의의 것을 수행하도록 구성될 수도 있다. 범용 프로세서는 마이크로프로세서일 수도 있지만, 대안적으로, 프로세서는 임의의 기존의 프로세서, 제어기, 마이크로제어기, 또는 상태 머신일 수도 있다. 프로세서는 또한, 컴퓨팅 디바이스들의 조합, 예컨대, DSP 및 마이크로프로세서, 복수의 마이크로프로세서들, DSP 코어와 함께 하나 이상의 마이크로프로세서들, 또는 임의의 다른 이러한 구성의 조합으로서 구현될 수도 있다. 따라서, 본원에서 이용된 바와 같은 용어 "프로세서" 는 상기한 구조, 상기 구조의 임의의 조합, 또는 본원에서 설명된 기법들의 구현을 위해 적당한 임의의 다른 구조 또는 장치 중의 임의의 것을 지칭할 수도 있다. 게다가, 일부의 양태들에서, 본원에서 설명된 기능성은, 인코딩 및 디코딩을 위해 구성되거나, 조합된 비디오 인코더-디코더 (combined video encoder-decoder; CODEC) 내에 편입된 전용 소프트웨어 모듈들 또는 하드웨어 모듈들 내에서 제공될 수도 있다. 또한, 기법들은 하나 이상의 회로들 또는 로직 엘리먼트들에서 완전히 구현될 수 있다.
이 개시물의 기법들은 무선 핸드셋 (wireless handset), 집적 회로 (integrated circuit; IC) 또는 IC 들의 세트 (예를 들어, 칩셋) 를 포함하는 광범위한 디바이스들 또는 장치들에서 구현될 수도 있다. 다양한 컴포넌트들, 모듈들, 또는 유닛들은 개시된 기법들을 수행하도록 구성된 디바이스들의 기능적 양태들을 강조하기 위하여 이 개시물에서 설명되어 있지만, 상이한 하드웨어 유닛들에 의한 실현을 반드시 요구하지는 않는다. 오히려, 위에서 설명된 바와 같이, 다양한 유닛들은 코덱 하드웨어 유닛 내에 조합될 수도 있거나, 적당한 소프트웨어 및/또는 펌웨어와 함께, 위에서 설명된 바와 같은 하나 이상의 프로세서들을 포함하는 상호동작하는 하드웨어 유닛들의 집합에 의해 제공될 수도 있다.
개시물의 다양한 실시형태들이 설명되었다. 이러한, 그리고 다른 양태들은 다음의 청구항들의 범위 내에 있다.

Claims (24)

  1. 비디오 정보를 코딩하기 위한 장치로서,
    복수의 계층들과 연관된 비디오 정보를 저장하기 위한 메모리 유닛; 및
    상기 메모리 유닛에 동작가능하게 커플링된 프로세서를 포함하고,
    상기 프로세서는,
    코딩되어야 할 현재 액세스 유닛 (access unit; AU) 과 연관된 정보를 획득하는 것으로서, 상기 현재 AU 는 상기 복수의 계층들 중 하나 이상의 계층들로부터의 픽처들을 포함하는, 상기 정보를 획득하고;
    상기 현재 AU 가 인트라 랜덤 액세스 포인트 (intra random access point; IRAP) 픽처를 포함하는 제 1 계층을 포함하는지 여부를 결정하고;
    상기 현재 AU 가 픽처를 포함하지 않거나 또는 폐기 가능한 픽처를 포함하는 제 2 계층을 포함하는지 여부를 결정하고; 그리고
    상기 현재 AU 가 (1) IRAP 픽처를 포함하는 제 1 계층 및 (2) 픽처를 포함하지 않거나 폐기 가능한 픽처를 포함하는 제 2 계층을 포함한다고 결정하는 것에 응답하여, 상기 현재 AU 에서 상기 제 2 계층의 픽처 순서 카운트 (picture order count; POC) 를 리셋하도록
    구성되는, 비디오 정보를 코딩하기 위한 장치.
  2. 제 1 항에 있어서,
    상기 프로세서는 또한, 상기 현재 AU 가 (1) IRAP 픽처를 포함하는 제 1 계층 및 (2) 픽처를 포함하지 않거나 또는 폐기 가능한 픽처를 포함하는 제 2 계층을 포함한다고 결정하는 것에 응답하여, 상기 현재 AU 에서 상기 제 1 계층의 상기 POC 를 리셋하도록 구성되는, 비디오 정보를 코딩하기 위한 장치.
  3. 제 2 항에 있어서,
    상기 프로세서는 또한, 상기 POC 를 리셋하는지 여부를 표시하는 제 1 신택스 엘리먼트의 값을 설정하는 것에 의하여, 계층의 상기 POC 를 리셋하도록 구성되는, 비디오 정보를 코딩하기 위한 장치.
  4. 제 3 항에 있어서,
    상기 제 1 신택스 엘리먼트는 poc_reset_idc 인, 비디오 정보를 코딩하기 위한 장치.
  5. 제 3 항에 있어서,
    상기 프로세서는 또한, 상기 현재 AU 에서 상기 제 2 계층의 상기 POC 를 리셋하는 것에 응답하여, 디코딩 순서에서 상기 현재 AU 에 후속하는 AU 에 대하여, 상기 제 2 계층의 상기 POC 가 이전의 AU 에서 리셋되었던 것을 표시하도록 상기 제 1 신택스 엘리먼트의 값을 설정하도록 구성되는, 비디오 정보를 코딩하기 위한 장치.
  6. 제 5 항에 있어서,
    상기 프로세서는 디코딩 순서에서 상기 현재 AU 에 후속하는 하나 이상의 AU 들에 대하여, 상기 제 2 계층의 상기 POC 가 이전의 AU 에서 리셋되었던 것을 표시하도록 상기 제 1 신택스 엘리먼트의 값을 설정하도록 구성되고, 상기 하나 이상의 후속하는 AU 들은, 상기 제 2 계층과 동일한 계층 ID 를 갖는 제 1 픽처를 포함하는 제 1 AU 로 시작해서, 상기 제 2 계층과 동일한 계층 ID 를 갖는 제 2 픽처를 포함하는 디코딩 순서에서 상기 제 1 AU 에 후속하는 제 2 AU 로 끝나고:
    상기 제 2 픽처는 0 과 동일한 시간적 ID 를 갖고; 및
    상기 제 2 픽처는 폐기 가능한 픽처가 아니고;
    상기 제 2 픽처는 랜덤 액세스 스킵된 선두 (random access skipped leading; RASL) 픽처가 아니거나, 랜덤 액세스 디코딩 가능한 선두 (random access decodable leading; RADL) 픽처가 아니거나, 또는 제 2 계층의 서브-계층 비-참조 픽처 (sub-layer non-reference picture; SLNR) 가 아닌, 비디오 정보를 코딩하기 위한 장치.
  7. 제 2 항에 있어서,
    상기 제 1 계층은 기본 계층인, 비디오 정보를 코딩하기 위한 장치.
  8. 제 2 항에 있어서,
    상기 제 1 계층은 향상 계층이고, 상기 IRAP 픽처는 순시적 디코딩 리프레시 (instant decoding refresh; IDR) 픽처인, 비디오 정보를 코딩하기 위한 장치.
  9. 제 1 항에 있어서,
    상기 장치는 무선 통신 디바이스이고,
    적어도 하나의 라디오 액세스 기법 (radio access technology; RAT) 에 따라 비디오 데이터를 수신하도록 구성된 수신기로서, 상기 비디오 데이터는 상기 복수의 계층들과 관련된 상기 비디오 정보를 포함하는, 상기 수신기; 및
    상기 적어도 하나의 RAT 에 따라 동작하도록 구성된 송신기를 더 포함하는, 비디오 정보를 코딩하기 위한 장치.
  10. 제 9 항에 있어서,
    상기 무선 통신 디바이스는 셀룰러 전화기이고, 수신된 상기 비디오 데이터는 상기 수신기에 의해서 수신되고 셀룰러 통신 표준에 따라 변조되는, 비디오 정보를 코딩하기 위한 장치.
  11. 비디오 정보를 코딩하기 위한 방법으로서,
    복수의 계층들과 연관된 비디오 정보를 저장하는 단계;
    코딩되어야 할 현재 액세스 유닛 (AU) 과 연관된 정보를 획득하는 단계로서, 상기 현재 AU 는 상기 복수의 계층들 중 하나 이상의 계층들로부터의 픽처들을 포함하는, 상기 현재 액세스 유닛과 연관된 정보를 획득하는 단계;
    상기 현재 AU 가 인트라 랜덤 액세스 포인트 (IRAP) 픽처를 포함하는 제 1 계층을 포함하는지 여부를 결정하는 단계;
    상기 현재 AU 가 픽처를 포함하지 않거나 또는 폐기 가능한 픽처를 포함하는 제 2 계층을 포함하는지 여부를 결정하는 단계; 및
    상기 현재 AU 가 (1) IRAP 픽처를 포함하는 제 1 계층 및 (2) 픽처를 포함하지 않거나 또는 폐기 가능한 픽처를 포함하는 제 2 계층을 포함한다고 결정하는 것에 응답하여, 상기 현재 AU 에서 상기 제 2 계층의 픽처 순서 카운트 (POC) 를 리셋하는 단계를 포함하는, 비디오 정보를 코딩하기 위한 방법.
  12. 제 11 항에 있어서,
    상기 현재 AU 가 (1) IRAP 픽처를 포함하는 제 1 계층 및 (2) 픽처를 포함하지 않거나 또는 폐기 가능한 픽처를 포함하는 제 2 계층을 포함한다고 결정하는 것에 응답하여, 상기 현재 AU 에서 상기 제 1 계층의 상기 POC 를 리셋하는 단계를 더 포함하는, 비디오 정보를 코딩하기 위한 방법.
  13. 제 12 항에 있어서,
    상기 POC 를 리셋하는지 여부를 표시하는 제 1 신택스 엘리먼트의 값을 설정하는 것에 의하여, 계층의 상기 POC 를 리셋하는 단계를 더 포함하는, 비디오 정보를 코딩하기 위한 방법.
  14. 제 13 항에 있어서,
    상기 제 1 신택스 엘리먼트는 poc_reset_idc 인, 비디오 정보를 코딩하기 위한 방법.
  15. 제 13 항에 있어서,
    상기 현재 AU 에서 상기 제 2 계층의 상기 POC 를 리셋하는 것에 응답하여, 디코딩 순서에서 상기 현재 AU 에 후속하는 AU 에 대하여, 상기 제 2 계층의 상기 POC 가 이전의 AU 에서 리셋되었던 것을 표시하도록 상기 제 1 신택스 엘리먼트의 값을 설정하는 단계를 더 포함하는, 비디오 정보를 코딩하기 위한 방법.
  16. 제 15 항에 있어서,
    디코딩 순서에서 상기 현재 AU 에 후속하는 하나 이상의 AU 들에 대하여, 상기 제 2 계층의 상기 POC 가 이전의 AU 에서 리셋되었던 것을 표시하도록 상기 제 1 신택스 엘리먼트의 값이 설정되고, 상기 하나 이상의 후속하는 AU 들은, 상기 제 2 계층과 동일한 계층 ID 를 갖는 제 1 픽처를 포함하는 제 1 AU 로 시작해서, 상기 제 2 계층과 동일한 계층 ID 를 갖는 제 2 픽처를 포함하는 디코딩 순서에서 상기 제 1 AU 에 후속하는 제 2 AU 로 끝나고:
    상기 제 2 픽처는 0 과 동일한 시간적 ID 를 갖고; 그리고
    상기 제 2 픽처는 폐기 가능한 픽처가 아니고;
    상기 제 2 픽처는 랜덤 액세스 스킵된 선두 (RASL) 픽처가 아니거나, 랜덤 액세스 디코딩 가능한 선두 (RADL) 픽처가 아니거나, 또는 제 2 계층의 서브-계층 비-참조 픽처 (SLNR) 가 아닌, 비디오 정보를 코딩하기 위한 방법.
  17. 제 12 항에 있어서,
    상기 제 1 계층은 기본 계층인, 비디오 정보를 코딩하기 위한 방법.
  18. 제 12 항에 있어서,
    상기 제 1 계층은 향상 계층이고, 상기 IRAP 픽처는 순시적 디코딩 리프레시 (IDR) 픽처인, 비디오 정보를 코딩하기 위한 방법.
  19. 제 11 항에 있어서,
    상기 방법은 무선 통신 디바이스 상에서 실행가능하고,
    상기 디바이스는:
    적어도 하나의 라디오 액세스 기법 (RAT) 에 따라 비디오 데이터를 수신하도록 구성된 수신기로서, 상기 비디오 데이터는 상기 복수의 계층들과 관련된 상기 비디오 정보를 포함하는, 상기 수신기;
    상기 적어도 하나의 RAT 에 따라 동작하도록 구성된 송신기;
    상기 비디오 데이터를 저장하도록 구성된 메모리; 및
    상기 메모리에 저장된 상기 비디오 데이터를 프로세싱하기 위한 명령들을 실행하도록 구성된 프로세서를 포함하는, 비디오 정보를 코딩하기 위한 방법.
  20. 제 19 항에 있어서,
    상기 무선 통신 디바이스는 셀룰러 전화기이고, 수신된 상기 비디오 데이터는 상기 수신기에 의해서 수신되고 셀룰러 통신 표준에 따라 변조되는, 비디오 정보를 코딩하기 위한 방법.
  21. 명령들을 포함하는 비일시적 컴퓨터 판독가능 매체로서,
    상기 명령들은, 컴퓨터 하드웨어를 포함하는 프로세서 상에서 실행될 경우, 상기 프로세서로 하여금,
    복수의 계층들과 연관된 비디오 정보를 저장하게 하고;
    코딩되어야 할 현재 액세스 유닛 (AU) 과 연관된 정보를 획득하게 하고, 상기 현재 AU 는 상기 복수의 계층들 중 하나 이상의 계층들로부터의 픽처들을 포함하고;
    상기 현재 AU 가 인트라 랜덤 액세스 포인트 (IRAP) 픽처를 포함하는 제 1 계층을 포함하는지 여부를 결정하게 하고;
    상기 현재 AU 가 픽처를 포함하지 않거나 또는 폐기 가능한 픽처를 포함하는 제 2 계층을 포함하는지 여부를 결정하게 하고; 그리고
    상기 현재 AU 가 (1) IRAP 픽처를 포함하는 제 1 계층 및 (2) 픽처를 포함하지 않거나 폐기 가능한 픽처를 포함하는 제 2 계층을 포함한다고 결정하는 것에 응답하여, 상기 현재 AU 에서 상기 제 2 계층의 픽처 순서 카운트 (POC) 를 리셋하게 하는, 비일시적 컴퓨터 판독가능 매체.
  22. 제 21 항에 있어서,
    상기 명령들은 상기 프로세서로 하여금 또한, 상기 현재 AU 가 (1) IRAP 픽처를 포함하는 제 1 계층 및 (2) 픽처를 포함하지 않거나 또는 폐기 가능한 픽처를 포함하는 제 2 계층을 포함한다고 결정하는 것에 응답하여, 상기 현재 AU 에서 상기 제 1 계층의 상기 POC 를 리셋하도록 하는, 비일시적 컴퓨터 판독가능 매체.
  23. 비디오 정보의 코딩을 위한 장치로서,
    복수의 계층들과 연관된 비디오 정보를 저장하기 위한 수단;
    코딩되어야 할 현재 액세스 유닛 (AU) 과 연관된 정보를 획득하는 수단으로서, 상기 현재 AU 는 상기 복수의 계층들 중 하나 이상의 계층들로부터의 픽처들을 포함하는, 상기 현재 액세스 유닛과 연관된 정보를 획득하기 위한 수단;
    상기 현재 AU 가 인트라 랜덤 액세스 포인트 (IRAP) 픽처를 포함하는 제 1 계층을 포함하는지 여부를 결정하기 위한 수단;
    상기 현재 AU 가 픽처를 포함하지 않거나 또는 폐기 가능한 픽처를 포함하는 제 2 계층을 포함하는지 여부를 결정하기 위한 수단; 및
    상기 현재 AU 가 (1) IRAP 픽처를 포함하는 제 1 계층 및 (2) 픽처를 포함하지 않거나 폐기 가능한 픽처를 포함하는 제 2 계층을 포함한다고 결정하는 것에 응답하여, 상기 현재 AU 에서 상기 제 2 계층의 픽처 순서 카운트 (POC) 를 리셋하기 위한 수단을 포함하는, 비디오 정보의 코딩을 위한 장치.
  24. 제 23 항에 있어서,
    상기 POC 를 리셋하기 위한 수단은 또한, 상기 현재 AU 가 (1) IRAP 픽처를 포함하는 제 1 계층 및 (2) 픽처를 포함하지 않거나 또는 폐기 가능한 픽처를 포함하는 제 2 계층을 포함한다고 결정하는 것에 응답하여, 상기 현재 AU 에서 상기 제 1 계층의 상기 POC 를 리셋하도록 구성되는, 비디오 정보의 코딩을 위한 장치.
KR1020197032292A 2014-06-20 2015-06-17 멀티-계층 코덱들을 위한 픽처 순서 카운트 리셋 KR20190126194A (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201462015346P 2014-06-20 2014-06-20
US62/015,346 2014-06-20
US14/741,304 2015-06-16
US14/741,304 US10158867B2 (en) 2014-06-20 2015-06-16 Picture order count reset for multi-layer codecs
PCT/US2015/036209 WO2015195789A1 (en) 2014-06-20 2015-06-17 Picture order count reset for multi-layer codecs

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020167035337A Division KR20170022995A (ko) 2014-06-20 2015-06-17 멀티-계층 코덱들을 위한 픽처 순서 카운트 리셋

Publications (1)

Publication Number Publication Date
KR20190126194A true KR20190126194A (ko) 2019-11-08

Family

ID=54870863

Family Applications (3)

Application Number Title Priority Date Filing Date
KR1020167035337A KR20170022995A (ko) 2014-06-20 2015-06-17 멀티-계층 코덱들을 위한 픽처 순서 카운트 리셋
KR1020197032292A KR20190126194A (ko) 2014-06-20 2015-06-17 멀티-계층 코덱들을 위한 픽처 순서 카운트 리셋
KR1020167035338A KR102398826B1 (ko) 2014-06-20 2015-06-17 멀티-계층 코덱들을 위한 풀 픽처 순서 카운트 리셋

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020167035337A KR20170022995A (ko) 2014-06-20 2015-06-17 멀티-계층 코덱들을 위한 픽처 순서 카운트 리셋

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020167035338A KR102398826B1 (ko) 2014-06-20 2015-06-17 멀티-계층 코덱들을 위한 풀 픽처 순서 카운트 리셋

Country Status (8)

Country Link
US (2) US9866851B2 (ko)
EP (2) EP3158759A1 (ko)
JP (2) JP6752723B2 (ko)
KR (3) KR20170022995A (ko)
CN (2) CN106537917B (ko)
BR (2) BR112016029611B1 (ko)
CA (2) CA2951530C (ko)
WO (2) WO2015195832A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024053954A1 (ko) * 2022-09-05 2024-03-14 엘지전자 주식회사 종속 랜덤 액세스 포인트 픽처에 기반한 영상 부호화/복호화 방법, 장치 및 비트스트림 전송 방법

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102083013B1 (ko) 2011-09-22 2020-04-14 엘지전자 주식회사 영상 정보 시그널링 방법 및 장치와 이를 이용한 디코딩 방법 및 장치
US9866851B2 (en) 2014-06-20 2018-01-09 Qualcomm Incorporated Full picture order count reset for multi-layer codecs
US10999590B2 (en) * 2018-12-28 2021-05-04 Tencent America LLC Method for identification of random access point and picture types
CN115550659A (zh) * 2019-03-11 2022-12-30 华为技术有限公司 在一个图像内支持混合nal单元类型的编码方法及编码器
CN113647114B (zh) * 2019-03-14 2023-10-10 诺基亚技术有限公司 用于视频编码和解码的设备、方法和计算机程序
US10986353B2 (en) 2019-03-15 2021-04-20 Tencent America LLC Decoded picture buffer management for video coding
WO2021133721A1 (en) 2019-12-26 2021-07-01 Bytedance Inc. Techniques for implementing a decoding order within a coded picture
US11356698B2 (en) * 2019-12-30 2022-06-07 Tencent America LLC Method for parameter set reference constraints in coded video stream
WO2021188555A1 (en) 2020-03-19 2021-09-23 Bytedance Inc. Constraints on reference picture order

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9602840B2 (en) * 2006-02-06 2017-03-21 Thomson Licensing Method and apparatus for adaptive group of pictures (GOP) structure selection
ZA200900857B (en) * 2006-07-06 2010-05-26 Thomson Licensing Method and apparatus for decoupling frame number and/or picture order count (POC) for multi-view video encoding and decoding
US9237356B2 (en) * 2011-09-23 2016-01-12 Qualcomm Incorporated Reference picture list construction for video coding
US10674171B2 (en) 2011-09-27 2020-06-02 Telefonaktiebolaget Lm Ericsson (Publ) Decoders and methods thereof for managing pictures in video decoding process
KR20130037161A (ko) * 2011-10-05 2013-04-15 한국전자통신연구원 스케일러블 비디오 코딩을 위한 향상된 계층간 움직임 정보 예측 방법 및 그 장치
US10003817B2 (en) 2011-11-07 2018-06-19 Microsoft Technology Licensing, Llc Signaling of state information for a decoded picture buffer and reference picture lists
US20130188709A1 (en) * 2012-01-25 2013-07-25 Sachin G. Deshpande Video decoder for tiles with absolute signaling
EP2810438A1 (en) 2012-01-31 2014-12-10 VID SCALE, Inc. Reference picture set (rps) signaling for scalable high efficiency video coding (hevc)
US10200709B2 (en) 2012-03-16 2019-02-05 Qualcomm Incorporated High-level syntax extensions for high efficiency video coding
WO2013157797A1 (ko) 2012-04-15 2013-10-24 삼성전자 주식회사 다계층 비디오 부호화 방법 및 장치, 다계층 비디오 복호화 방법 및 장치
CN105659599B (zh) * 2013-10-14 2019-04-12 瑞典爱立信有限公司 可缩放视频中的图序计数对齐
EP3078195A4 (en) * 2013-12-02 2017-08-09 Nokia Technologies OY Video encoding and decoding
CN104754347B (zh) * 2013-12-26 2019-05-17 中兴通讯股份有限公司 视频图像序号的编码、解码方法及装置、电子设备
US9866851B2 (en) 2014-06-20 2018-01-09 Qualcomm Incorporated Full picture order count reset for multi-layer codecs
WO2020189953A1 (ko) * 2019-03-18 2020-09-24 한화테크윈 주식회사 인공지능에 기반하여 영상을 분석하는 카메라 및 그것의 동작 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024053954A1 (ko) * 2022-09-05 2024-03-14 엘지전자 주식회사 종속 랜덤 액세스 포인트 픽처에 기반한 영상 부호화/복호화 방법, 장치 및 비트스트림 전송 방법

Also Published As

Publication number Publication date
CN106464897B (zh) 2019-05-10
US20150373338A1 (en) 2015-12-24
JP6752723B2 (ja) 2020-09-09
EP3158760B1 (en) 2024-05-15
BR112016029611A2 (pt) 2017-08-22
CA2951570A1 (en) 2015-12-23
CN106464897A (zh) 2017-02-22
WO2015195832A1 (en) 2015-12-23
BR112016029611B1 (pt) 2023-11-21
CN106537917A (zh) 2017-03-22
US10158867B2 (en) 2018-12-18
KR20170023823A (ko) 2017-03-06
CA2951530A1 (en) 2015-12-23
WO2015195789A1 (en) 2015-12-23
KR102398826B1 (ko) 2022-05-16
EP3158759A1 (en) 2017-04-26
CN106537917B (zh) 2019-09-06
JP6633005B2 (ja) 2020-01-22
BR112016029611A8 (pt) 2021-07-13
CA2951570C (en) 2020-07-07
JP2017522793A (ja) 2017-08-10
BR112016029777A2 (pt) 2017-08-22
KR20170022995A (ko) 2017-03-02
US9866851B2 (en) 2018-01-09
JP2017518704A (ja) 2017-07-06
EP3158760A1 (en) 2017-04-26
CA2951530C (en) 2023-09-19
US20150373342A1 (en) 2015-12-24

Similar Documents

Publication Publication Date Title
US10404990B2 (en) Temporal motion vector prediction (TMVP) indication in multi-layer codecs
KR102312763B1 (ko) 비디오 정보의 스케일러블 코딩을 위한 디바이스 및 방법
KR102140361B1 (ko) 멀티 계층 코딩에서의 컨포먼스 윈도우 정보
KR102082031B1 (ko) Hevc 멀티-계층 확장물들에서 비-hevc 기본 계층의 지원
KR102038190B1 (ko) 스케일러블 비디오 코딩에서의 비트스트림 적합성 제약들
KR102113906B1 (ko) 비디오 코딩에서의 nooutputofpriorpicsflag 의 개선된 추론
KR102127549B1 (ko) 멀티-계층 비디오 코딩에서의 상이한 코덱의 기본 계층의 지원
US10264272B2 (en) Device and method for scalable coding of video information
KR102398826B1 (ko) 멀티-계층 코덱들을 위한 풀 픽처 순서 카운트 리셋
KR102296654B1 (ko) 다계층 코딩에서 복구 포인트 보충 향상 정보 (sei) 메시지들 및 영역 리프레쉬 정보 sei 메시지들을 코딩하는 방법
KR101948999B1 (ko) 비디오 정보의 스케일러블 코딩을 위한 디바이스 및 방법
KR20150140753A (ko) 비디오 정보의 스케일러블 코딩을 위한 디바이스 및 방법
KR102312764B1 (ko) 멀티 계층 코딩에서 레퍼런스 픽처 세트 (ｒｐｓ) 를 코딩하기 위한 방법

Legal Events

Date Code Title Description
A107 Divisional application of patent
E902 Notification of reason for refusal
E601 Decision to refuse application
J201 Request for trial against refusal decision
J301 Trial decision

Free format text: TRIAL NUMBER: 2021101001356; TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20210526

Effective date: 20211116