KR101948999B1 - 비디오 정보의 스케일러블 코딩을 위한 디바이스 및 방법 - Google Patents

비디오 정보의 스케일러블 코딩을 위한 디바이스 및 방법 Download PDF

Info

Publication number
KR101948999B1
KR101948999B1 KR1020167027378A KR20167027378A KR101948999B1 KR 101948999 B1 KR101948999 B1 KR 101948999B1 KR 1020167027378 A KR1020167027378 A KR 1020167027378A KR 20167027378 A KR20167027378 A KR 20167027378A KR 101948999 B1 KR101948999 B1 KR 101948999B1
Authority
KR
South Korea
Prior art keywords
bitstream
picture
video
poc
slice segment
Prior art date
Application number
KR1020167027378A
Other languages
English (en)
Other versions
KR20160132894A (ko
Inventor
아다르쉬 크리쉬난 라마수브라모니안
프누 헨드리
예-쿠이 왕
Original Assignee
퀄컴 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 퀄컴 인코포레이티드 filed Critical 퀄컴 인코포레이티드
Publication of KR20160132894A publication Critical patent/KR20160132894A/ko
Application granted granted Critical
Publication of KR101948999B1 publication Critical patent/KR101948999B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/30—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using hierarchical techniques, e.g. scalability
    • H04N19/31—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using hierarchical techniques, e.g. scalability in the temporal domain
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/70—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by syntax aspects related to video coding, e.g. related to compression standards
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/134—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or criterion affecting or controlling the adaptive coding
    • H04N19/136—Incoming video signal characteristics or properties
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/169—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding
    • H04N19/17—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object
    • H04N19/174—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object the region being a slice, e.g. a line of blocks or a group of blocks
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/169—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding
    • H04N19/184—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being bits, e.g. of the compressed video stream
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/169—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding
    • H04N19/187—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being a scalable video layer
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/30—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using hierarchical techniques, e.g. scalability
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/46—Embedding additional information in the video signal during the compression process

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)

Abstract

비트스트림에서 비디오 정보를 코딩하도록 구성된 장치는 메모리 및 메모리와 통신하는 프로세서를 포함한다. 메모리는 현재 픽처를 갖는 비디오 계층과 연관된 비디오 정보를 저장하도록 구성된다. 프로세서는: 현재 픽처와 연관된 슬라이스 세그먼트 헤더 확장이 비트스트림에 존재하는지를 결정하고; 그리고 현재 픽처와 연관된 픽처 순서 카운트 (POC) 값의 하나 이상의 최상위 비트들 (MSB들) 이, 현재 픽처와 연관된 슬라이스 세그먼트 헤더 확장이 비트스트림에 존재하지 않는다고 결정하는 것에 응답하여 비트스트림에 존재하지 않는다고 결정하도록 구성된다. 프로세서는 비트스트림에서의 비디오 정보를 인코딩 또는 디코딩할 수도 있다.

Description

비디오 정보의 스케일러블 코딩을 위한 디바이스 및 방법{DEVICE AND METHOD FOR SCALABLE CODING OF VIDEO INFORMATION}
본 개시물은 비디오 코딩 및 압축의 분야에 관한 것으로, 특히 스케일러블 비디오 코딩 (scalable video coding), 멀티뷰 비디오 코딩 (multiview video coding), 또는 3차원 (3D) 비디오 코딩에 관한 것이다.
디지털 비디오 능력들은 디지털 텔레비전들, 디지털 직접 브로드캐스트 시스템들, 무선 브로드캐스트 시스템들, 개인 정보 단말기들 (PDA들), 랩톱 또는 데스크톱 컴퓨터들, 디지털 카메라들, 디지털 레코딩 디바이스들, 디지털 미디어 플레이어들, 비디오 게이밍 디바이스들, 비디오 게임 콘솔들, 셀룰러 또는 위성 무선 전화기들, 비디오 원격회의 디바이스들 등을 포함한 넓은 범위의 디바이스들에 통합될 수 있다. 디지털 비디오 디바이스들은 MPEG-2, MPEG-4, ITU-T H.263 또는 ITU-T H.264/MPEG-4, 파트 10, 고급 비디오 코딩 (Advanced Video Coding, AVC) 에 의해 규정된 표준들, 고 효율 비디오 코딩 (High Efficiency Video Coding, HEVC) 표준, 및 이러한 표준들의 확장본들에 기재된 것들과 같은 비디오 압축 기법들을 구현한다. 비디오 디바이스들은 이러한 비디오 코딩 기법들을 구현함으로써 디지털 비디오 정보를 더 효율적으로 송신, 수신, 인코딩, 디코딩, 및/또는 저장할 수도 있다.
비디오 압축 기법들은 공간적 (픽처 내) 예측 및/또는 시간적 (픽처 간) 예측을 수행하여 비디오 시퀀스들에 내재하는 리던던시를 감소시키거나 제거한다. 블록 기반 비디오 코딩을 위해, 비디오 슬라이스 (예컨대, 비디오 프레임, 비디오 프레임의 부분 등) 가 비디오 블록들로 구획될 수도 있으며, 그 비디오 블록들은 또한 트리블록 (treeblock) 들, 코딩 단위 (coding unit, CU) 들 및/또는 코딩 노드들이라고 지칭될 수도 있다. 픽처의 인트라 코딩식 (intra-coded; I) 슬라이스에서의 비디오 블록들은 동일한 픽처의 이웃 블록들에서의 참조 샘플들에 관한 공간적 예측을 이용하여 인코딩된다. 픽처의 인터 코딩식 (inter-coded; P 또는 B) 슬라이스에서의 비디오 블록들은 동일한 픽처의 이웃 블록들에서의 참조 샘플들에 관한 공간적 예측 또는 다른 참조 픽처들에서의 참조 샘플들에 관한 시간적 예측을 이용할 수도 있다. 픽처들은 프레임들이라고 지칭될 수도 있고, 참조 픽처들은 참조 프레임들이라고 지칭될 수도 있다.
공간적 또는 시간적 예측은 코딩될 블록에 대한 예측 블록이 생겨나게 한다. 잔차 데이터는 코딩될 원래의 블록과 예측 블록 사이의 화소 차이들을 나타낸다. 인터 코딩식 블록이 예측 블록을 형성하는 참조 샘플들의 블록을 가리키는 모션 벡터와, 코딩된 블록 및 예측 블록 간의 차이를 나타내는 잔차 데이터에 따라 인코딩된다. 인트라 코딩식 블록이 인트라 코딩 모드 및 잔차 데이터에 따라 인코딩된다. 추가 압축을 위해, 잔차 데이터는 화소 도메인으로부터 변환 도메인으로 변환될 수도 있으며, 결과적으로 잔차 변환 계수들이 생겨나며, 그 계수들은 그 다음에 양자화될 수도 있다. 처음에는 2차원 어레이로 배열된 양자화된 변환 계수들은, 변환 계수들의 1차원 벡터를 생성하기 위하여 스캐닝될 수도 있고, 엔트로피 인코딩이 더 많은 압축을 달성하기 위해 적용될 수도 있다.
본 개시물의 시스템들, 방법들 및 디바이스들 각각은 여러 혁신적 양태들을 가지며, 그들 중 단 하나만이 본원에 개시된 소망의 속성들을 단독으로 담당하는 것은 아니다.
일 양태에서, 비트스트림에서 비디오 정보를 코딩 (예를 들어, 인코딩 또는 디코딩) 하도록 구성된 장치는 메모리 및 메모리와 통신하는 프로세서를 포함한다. 메모리는 현재 픽처를 갖는 비디오 계층과 연관된 비디오 정보를 저장하도록 구성된다. 프로세서는: 현재 픽처와 연관된 슬라이스 세그먼트 헤더 확장이 비트스트림에 존재하는지 여부를 결정하고; 그리고 현재 픽처와 연관된 픽처 오더 카운트 (POC) 값의 하나 이상의 최상위 비트들 (MSB들) 이, 현재 픽처와 연관된 슬라이스 세그먼트 헤더 확장이 비트스트림에 존재하지 않는다고 결정하는 것에 응답하여 비트스트림에 존재하지 않는다고 결정하도록 구성된다.
또 다른 양태에서, 비트스트림에서 비디오 정보를 코딩하는 방법은: 비디오 계층에서 현재 픽처와 연관된 슬라이스 세그먼트 헤더 확장이 비트스트림에 존재하는지 여부를 결정하는 단계; 및 현재 픽처와 연관된 픽처 오더 카운트 (POC) 값의 하나 이상의 최상위 비트들 (MSB들) 이, 현재 픽처와 연관된 슬라이스 세그먼트 헤더 확장이 비트스트림에 존재하지 않는다고 결정하는 것에 응답하여 비트스트림에 존재하지 않는다고 결정하는 단계를 포함한다.
또 다른 양태에서, 비일시적 컴퓨터 판독가능 매체는, 실행되는 경우 장치로 하여금 프로세스를수행하게 하는 코드를 포함한다. 프로세서는: 현재 픽처를 갖는 비디오 계층과 연관된 비디오 정보를 저장하는 것; 현재 픽처와 연관된 슬라이스 세그먼트 헤더 확장이 비트스트림에 존재하는지 여부를 결정하는 것; 및 현재 픽처와 연관된 픽처 오더 카운트 (POC) 값의 하나 이상의 최상위 비트들 (MSB들) 이, 현재 픽처와 연관된 슬라이스 세그먼트 헤더 확장이 비트스트림에 존재하지 않는다고 결정하는 것에 응답하여 비트스트림에 존재하지 않는다고 결정하는 것을 포함한다.
또 다른 양태에서, 비디오 정보를 비트스트림에 코딩하도록 구성된 비디오 코딩 디바이스는: 현재 픽처를 갖는 비디오 계층과 연관된 비디오 정보를 저장하는 수단; 현재 픽처와 연관된 슬라이스 세그먼트 헤더 확장이 비트스트림에 존재하는지 여부를 결정하는 수단; 및 현재 픽처와 연관된 픽처 오더 카운트 (POC) 값의 하나 이상의 최상위 비트들 (MSB들) 이, 현재 픽처와 연관된 슬라이스 세그먼트 헤더 확장이 비트스트림에 존재하지 않는다고 결정하는 것에 응답하여 비트스트림에 존재하지 않는다고 결정하는 수단을 포함한다.
도 1a는 본 개시물에서 설명되는 양태들에 따라 기법들을 이용할 수도 있는 일 예의 비디오 인코딩 및 디코딩 시스템을 도시하는 블록도이다.
도 1b는 본 개시물에서 설명되는 양태들에 따라 기법들을 수행할 수도 있는 다른 일 예의 비디오 인코딩 및 디코딩 시스템을 도시하는 블록도이다.
도 2a는 본 개시물에서 설명되는 양태들에 따라 기법들을 구현할 수도 있는 비디오 인코더의 일 예를 도시하는 블록도이다.
도 2b는 본 개시물에서 설명되는 양태들에 따라 기법들을 구현할 수도 있는 비디오 인코더의 일 예를 도시하는 블록도이다.
도 3a는 본 개시물에서 설명되는 양태들에 따라 기법들을 구현할 수도 있는 비디오 디코더의 일 예를 도시하는 블록도이다.
도 3b는 본 개시물에서 설명되는 양태들에 따라 기법들을 구현할 수도 있는 비디오 디코더의 일 예를 도시하는 블록도이다.
도 4는 상이한 계층들에서 픽처들의 일 예의 구성을 도시하는 블록도이다.
도 5는 상이한 계층들에서의 픽처들의 일 예의 구성을 도시하는 블록도이다.
도 6은 상이한 계층들에서 픽처들의 다른 예의 구성을 도시하는 블록도이다.
도 7은 상이한 계층들에서의 픽처들의 또 다른 예의 구성을 도시하는 블록도이다.
일반적으로, 본 개시물은 HEVC (High Efficiency Video Coding) 와 같은 진보된 비디오 코덱들의 문맥에서의 멀티 계층 비디오 코딩을 위한 픽처 오더 카운트 (POC) 관리에 관한 것이다. 보다 구체적으로, 본 개시물은 SHVC로 불리는 HEVC의 스케일러블 비디오 코딩 확장에서의 계층간 예측의 개선된 성능을 위한 시스템 및 방법에 관한 것이다.
스케일러블 비디오 코딩은, 참조 계층 (RL) 로도 불리는 경우가 있는 기본 계층 (BL), 및 하나 이상의 스케일러블 향상 계층들 (EL들) 이 사용되는, 비디오 코딩을 지칭한다. 스케일러블 비디오 코딩에서, BL은 기본 레벨의 퀄러티로 비디오 데이터를 반송할 수 있다. 하나 이상의 EL들은, 예를 들어, 보다 높은 공간적, 시간적, 및/또는 신호 대 잡음비 (SNR) 레벨들을 지지하기 위해 추가적인 비디오 데이터를 반송할 수 있다. EL들은 이전에 인코딩된 계층에 대해 정의될 수 있다. 예를 들어, 하부 계층은 BL의 역할을 할 수 있는 한편, 상부 계층은 EL의 역할을 할 수도 있다. 중간 계층들은 EL들 또는 RL들의 역할을 하거나, 또는 양자 모두의 역할을 할 수도 있다. 예를 들어, 중간 계층 (예를 들어, 최하부 계층도 아니고 최상부 계층도 아닌 계층) 은, BL 또는 임의의 개재 EL들과 같이 중간 계층 아래의 계층들에 대해 EL일 수도 있고, 동시에 중간 계층 상부의 하나 이상의 EL들의 경우 RL의 역할을 할 수도 있다. 유사하게, HEVC 표준의 멀티뷰 또는 3D 확장에 있어서, 다수의 뷰들이 존재할 수 있고, 그리고 하나의 뷰의 정보가 또 다른 뷰의 정보 (예를 들어, 모션 추정, 모션 벡터 예측 및/도는 다른 리던던시들) 를 코딩 (예를 들어, 인코딩 또는 디코딩) 하기 위해 사용될 수 있다.
몇몇 구현예들에서, 단일 계층 비트스트림 (예를 들어, 비디오 정보의 단지 하나의 계층만을 포함하는 비트스트림) 이 멀티 계층 디코더 (예를 들어, 단일 계층 비트스트림들을 프로세싱하도록 구성되고 멀티 계층 비트스트림들을 프로세싱하도록 구성되는 디코더) 에 의해 프로세싱되는 경우, 멀티 계층 디코더는, 멀티 계층 디코더가 비트스트림에서 기대하고 있을 수도 있는 (즉, 멀티 계층 디코더가 수신 및 프로세싱하도록 구성된다) 일부 정보의 부재에 기초하여 단일 계층 비트스트림이 비준수 비트스트림 (예를 들어, 하나 이상의 적용가능한 표준들에 따라 생성되지 않는 비트스트림) 이라고 부정확하게 결정할 수도 있다. 예를 들어, 멀티 계층 비트스트림은, 동일한 액세스 단위에 있지만 최하위 비트들 (LSB들) 이 상이한 픽처 오더 카운트 (POC) 값들과 연관된, 픽처들을 포함할 수도 있다. 통상적으로, POC LSB들의 이러한 비정렬은 멀티 계층 비트스트림에서 제공된 플래그 (예를 들어, vps_poc_lsb_aligned_flag) 에 의해 표시될 수도 있다. 멀티 계층 디코더는, 멀티 계층 비트스트림이 비정렬된 POC LSB들을 포함한다고 결정시, 멀티 계층 비트스트림에 제공되는 POC 값들의 하나 이상의 최상위 비트들 (MSB들) 을 프로세싱하도록 구성될 수도 있다. 멀티 계층 디코더가 멀티 계층 비트스트림에서 예상되거나 또는 미리결정된 위치에서 (예를 들어, 이러한 픽처들과 연관된 슬라이스 세그먼트 헤더 확장들에서) POC 값들의 임의의 MSB들을 찾지 못한다면, 멀티 계층 비트스트림이 적용가능한 비디오 코딩 표준들 (예를 들어, SHVC (Scalable High Efficiency Video Coding)) 에 준수하지 않는다고 스케일러블 멀티 계층 디코더가 부정확하게 결론지을 수도 있다.
다른 한편, 단일 계층 비트스트림 (예를 들어, 오직 하나의 비디오 계층을 포함하는 HEVC-인코딩된 비트스트림) 은, 비트스트림이 비정렬된 POC LSB들을 포함할 수 있는지 여부를 나타내는 상기 언급된 플래그를 통상적으로 포함할 수 있는 비디오 파라미터 세트 (VPS) 와 같은 HEVC에 스케일러빌러티 확장에 대한 임의의 정보를 포함할 수도 있다. 따라서, 이러한 단일 계층 비트스트림을 프로세싱하는 경우, 멀티 계층 디코더는, 비트스트림이 비정렬된 POC LSB들을 포함할 수도 있는지 여부를 나타내는 이러한 플래그의 부재에 기초하여, 단일 계층 비트스트림이 비정렬된 POC LSB들을 포함한다고 추정 (즉, 결정) 할 수 있다. 상기에 논의된 바와 같이, 이러한 결정에 기초하여, 멀티 계층 디코더는 비트스트림에 포함된 POC 값들의 하나 이상의 MSB들을 수신하도록 예상할 수도 있다. 멀티 계층 디코더가 찾기를 원하는 (예를 들어, 단일 계층 비트스트림에 통상적으로 포함되지 않는 슬라이스 세그먼트 헤더 확장들에 제공될 수도 있는) POC 값들의 하나 이상의 MSB들을 단일 계층 비트스트림이 포함하지 않는다고 멀티 계층 디코더가 결정하는 경우, 단일 계층 비트스트림이 사실상 준수 비트스트림 (예를 들어, 하나 이상의 적용가능한 표준들에 준수하는 비트스트림) 일 수 있다 하더라도, 비정렬된 POC LSB들을 포함하지 않아서 POC 값들의 MSB들이 내부에서 시그널링될 필요가 없는 단일 계층 비트스트림이 비준수 비트스트림이라고 결정할 수도 있다.
이로써, 비트스트림에서의 POC MSB들의 존재를 결정하기 위한 개선된 방법이 바람직하다.
본 개시물에, POC MSB들이 비트스트림에서 시그널링되는지 여부를 결정 (또는 추론) 하기 위한 다양한 기법들이 기재되어 있다. 본 개시물의 몇몇 실시형태들에서, 슬라이스 세그먼트 헤더 확장들의 비트스트림에서의 존재에 기초하여, 코더는 픽처와 연관된 POC MSB들이 비트스트림에 시그널링되는지 여부를 결정한다. 픽처와 연관된 POC MSB들이 픽처와 연관된 슬라이스 세그먼트 헤더 확장의 존재시 비트스트림에서 시그널링되는지 여부의 결정을 바이어싱함으로써, 코더는 단일 계층 비트스트림을 프로세싱하는 경우 POC MSB들이 비트스트림에서 시그널링된다는 부정확한 예상을 회피할 수 있다.
이하의 설명에서, HEVC 표준 및 관련된 기법들이 또한 논의되는 특정한 실시형태들에 관련된 H.264/AVC 기법들이 설명된다. 특정한 실시형태들이 본원에서 HEVC 및/또는 H.264 표준들의 맥락에서 설명되지만, 당업자는 본원에 개시된 시스템들 및 방법들이 임의의 적합한 비디오 코딩 표준에 적용 가능할 수도 있다는 것을 이해할 수도 있다. 예를 들어, 본원에 개시된 실시형태들은 다음의 표준들 (예컨대, 국제전기통신연합 표준화 부문 (International Telecommunication Union Telecommunication Standardization Sector, ITU-T) 비디오 코딩 전문가 그룹 (Video Coding Experts Group, VCEG) 또는 국제 표준화 기구/국제 전기기술 위원회 (International Organization for Standardization/International Electrotechnical Commission, ISO/IEC) 동픽처 전문가 그룹 (Moving Pictures Experts Group, MPEG) 에 의해 개발된 표준들을 포함함) 중 하나 이상에 적용 가능할 수도 있다: ITU-T H.261, ISO/IEC MPEG-1 비주얼, ITU-T H.262 또는 ISO/IEC MPEG-2 비주얼, ITU-T H.263, ISO/IEC MPEG-4 비주얼 그리고, 스케일러블 비디오 코딩 (SVC) 및 멀티뷰 비디오 코딩 (MVC) 확장본들을 포함하는 ITU-T H.264 (또한 ISO/IEC MPEG-4 AVC로서 알려짐).
HEVC는 많은 측면들에서 이전의 비디오 코딩 표준들의 프레임워크를 일반적으로 따라간다. HEVC에서의 예측의 단위는 특정한 이전의 비디오 코딩 표준들에서의 예측의 단위들 (예컨대, 매크로블록들) 과는 상이하다. 사실, 매크로블록의 개념은 HEVC에서는 특정한 이전의 비디오 코딩 표준들에서 이해되는 바와 같이 존재하지 않는다. 매크로블록이, 다른 가능한 유익들이 있지만 무엇보다도, 높은 유연성을 제공할 수도 있는 쿼드트리 체계에 기초한 계층적 구조에 의해 대체된다. 예를 들어, HEVC 체계 내에서, 블록들의 세 가지 유형들, 즉, 코딩 단위 (CU), 예측 단위 (prediction unit, PU), 및 변환 단위 (transform unit, TU) 가 정의된다. CU는 지역 분할의 기본 단위를 지칭할 수도 있다. CU는 매크로블록의 개념에 유사한 것으로 간주될 수도 있지만, HEVC는 CU들의 최대 사이즈를 제한하지 않고 콘텐츠 적응성을 개선하기 위해 네 개의 동일 사이즈 CU들로의 재귀적 분할을 허용할 수도 있다. PU는 인터/인트라 예측의 기본 단위로 간주될 수도 있고, 단일 PU가 불규칙한 이미지 패턴들을 효과적으로 코딩하기 위해 다수의 임의적 형상의 구획들을 포함할 수도 있다. TU는 변환의 기본 단위로 간주될 수도 있다. TU는 PU와는 독립적으로 정의될 수도 있지만, TU의 사이즈는 TU가 속하는 CU의 사이즈로 제한되지 않을 수도 있다. 세 가지 상이한 개념들로의 블록 구조의 이러한 분리는 각각의 단위가 그 단위의 각각의 역할에 따라 최적화되는 것을 허용할 수도 있는데, 이는 개선된 코딩 효율을 초래할 수도 있다.
예시의 목적만으로, 본원에 개시된 특정한 실시형태들은 비디오 데이터의 두 개의 계층들 (예컨대, BL과 같은 하위 (lower) 계층과, EL과 같은 상위 (higher) 계층) 만을 포함하는 예들로 설명된다. 비디오 데이터의 "계층"이 적어도 하나의 공통 특성, 이를테면 뷰, 프레임 레이트, 해상도 등을 갖는 픽처들의 시퀀스를 일반적으로 지칭할 수도 있다. 예를 들어, 계층이 멀티-뷰 비디오 데이터의 특정 뷰 (예컨대, 관점) 와 연관된 비디오 데이터를 포함할 수도 있다. 다른 예로서, 계층이 스케일러블 비디오 데이터의 특정 계층과 연관된 비디오 데이터를 포함할 수도 있다. 따라서, 본 개시물은 비디오 데이터의 계층 및 뷰를 교환적으로 지칭할 수도 있다. 예를 들어, 비디오 데이터의 뷰가 비디오 데이터의 계층으로서 지칭될 수도 있고, 비디오 데이터의 계층이 비디오 데이터의 뷰로서 지칭될 수도 있다. 덧붙여서, 다중 계층 코덱 (또한 다중 계층 비디오 코더 또는 다중 계층 인코더-디코더라고 지칭됨) 이 멀티뷰 코덱 또는 스케일러블 코덱 (예컨대, MV-HEVC, 3D-HEVC, SHVC, 또는 다른 다중 계층 코딩 기법을 사용하여 비디오 데이터를 인코딩 및/또는 디코딩하도록 구성된 코덱) 을 공동으로 지칭할 수도 있다. 비디오 인코딩과 비디오 디코딩은 양쪽 모두가 비디오 코딩으로서 일반적으로 지칭될 수도 있다. 이러한 예들은 다수의 BL들, RL들, 및/또는 EL들을 포함하는 구성들에 적용 가능할 수도 있다는 것이 이해되어야 한다. 덧붙여서, 설명의 편의를 위해, 다음의 개시물은 특정한 실시형태들에 관하여 "프레임들" 또는 "블록들"이란 용어들을 포함한다. 그러나, 이들 용어들은 제한하는 의미는 아니다. 예를 들어, 아래에서 설명되는 기법들은 임의의 적합한 비디오 단위들, 이를테면 블록들 (예컨대, CU, PU, TU, 매크로블록들 등), 슬라이스들, 프레임들 등과 함께 사용될 수 있다.
비디오 코딩 표준들
디지털 이미지, 이를테면 비디오 이미지, TV 이미지, 스틸 이미지 또는 비디오 레코더 또는 컴퓨터에 의해 생성된 이미지가, 수평 및 수직 라인들로 배열된 화소들 또는 샘플들로 이루어질 수도 있다. 단일 이미지에서의 화소들의 수는 통상 수만이다. 각각의 화소는 휘도 (luminance) 와 색차 (chrominance) 정보를 통상 포함한다. 압축 없이, 이미지 인코더로부터 이미지 디코더로 전달될 정보의 순전한 양은 실시간 이미지 송신을 불가능하게 할 것이다. 송신될 정보의 양을 줄이기 위해, 다수의 상이한 압축 방법들, 이를테면 JPEG, MPEG 및 H.263 표준들이 개발되었다.
비디오 코딩 표준들은 ITU-T H.261, ISO/IEC MPEG-1 비주얼, ITU-T H.262 또는 ISO/IEC MPEG-2 비주얼, ITU-T H.263, ISO/IEC MPEG-4 비주얼 그리고 스케일러블 비디오 코딩 (SVC) 및 멀티뷰 비디오 코딩 (MVC) 확장본들을 포함한 ITU-T H.264 (또한 ISO/IEC MPEG-4 AVC로 알려짐) 를 포함한다.
덧붙여서, 비디오 코딩 표준, 즉 HEVC가 ITU-T VCEG 및 ISO/IEC MPEG의 JCT-VC (Joint Collaboration Team on Video Coding) 에 의해 개발되고 있다. HEVC 초안 10에 대한 완전한 언급은 문서 JCTVC-L1003, 『Bross et al., "High Efficiency Video Coding (HEVC) Text Specification Draft 10," Joint Collaborative Team on Video Coding (JCT-VC) of ITU-T SG16 WP3 and ISO/IEC JTC1/SC29/WG11, 12th Meeting: Geneva, Switzerland, January 14, 2013 to January 23, 2013』이다. HEVC에 대한 멀티뷰 확장본, 즉 MV-HEVC와, HEVC에 대한 스케일러블 확장본, 즉 SHVC는, 각각 JCT-3V (ITU-T/ISO/IEC Joint Collaborative Team on 3D Video Coding Extension Development) 및 JCT-VC에 의해 또한 개발되고 있다
비디오 코딩 시스템
신규한 시스템들, 장치들, 및 방법들의 다양한 양태들이 첨부 도면들을 참조하여 이하에서 더 충분히 설명된다. 그러나 본 개시물은 많은 상이한 형태들로 실시될 수도 있고 본 개시물 전체에 걸쳐 제시된 임의의 특정 구조 또는 기능으로 제한되는 것으로서 해석되지는 않아야 한다. 오히려, 이들 양태들은 본 개시물이 철저하고 완전해지게 하고 당업자에게 본 개시물의 범위를 충분히 전달하도록 하기 위해 제공된다. 본원에서의 교시들에 기초하여 당업자는 본 개시물의 범위가 본원에 개시된 신규한 시스템들, 장치들, 및 방법들의 임의의 양태를, 본 개시물의 임의의 다른 양태와는 독립적으로 구현되든 또는 그 임의의 다른 양태와 조합되든, 포함하도록 의도된다는 것을 이해하여야 한다. 예를 들어, 본원에서 언급된 임의의 수의 양태들을 사용하여 장치가 구현될 수도 있거나 또는 방법이 실용화될 수도 있다. 덧붙여서, 본 개시물의 범위는 본원에서 언급된 본 개시물의 다양한 양태들에 더하여 또는 그러한 다양한 양태들 이외의 다른 구조, 기능, 또는 구조 및 기능을 이용하여 실용화되는 장치 또는 방법을 커버하도록 의도된다. 본원에 개시된 임의의 양태는 청구항의 하나 이상의 엘리먼트들에 의해 실시될 수도 있다는 것이 이해되어야 한다.
비록 특정 양태들이 본원에서 설명되지만, 이들 양태들의 많은 변형예들 및 치환예들이 본 개시물의 범위 내에 속한다. 비록 바람직한 양태들의 일부 이점들 및 장점들이 언급되지만, 본 개시물의 범위는 특정 이점들, 용도들 또는 목적들로 제한되는 것으로 의도되지 않는다. 오히려, 본 개시물의 양태들은 도면들에서 및 바람직한 양태들의 다음의 설명에서 일부가 예로서 예시되는 상이한 무선 기술들, 시스템 구성들, 네트워크들, 및 송신 프로토콜들에 폭넓게 적용 가능하도록 의도된다. 상세한 설명 및 도면들은 첨부의 청구항들 및 그 동등물들에 의해 정의되고 있는 본 개시물의 범위를 제한하는 것이 아니라, 단지 본 개시물의 예시이다.
첨부된 도면들이 예들을 도시한다. 첨부된 도면들에서 참조 번호들에 의해 나타낸 엘리먼트들은 다음의 설명에서 유사한 참조 번호들에 의해 나타낸 엘리먼트들에 대응한다. 본 개시물에서, 서수 단어들 (예컨대, "제 1", "제 2", "제 3" 등) 로 시작하는 이름들을 갖는 엘리먼트들은 반드시 그 엘리먼트들이 특정 순서를 가진다는 것을 의미하지는 않는다. 오히려, 그런 서수 단어들은 단지 동일한 또는 유사한 유형의 상이한 엘리먼트들을 언급하기 위해 사용된다.
도 1a는 본 개시물에서 설명되는 양태들에 따라 기법들을 이용할 수도 있는 일 예의 비디오 코딩 시스템 (10) 을 도시하는 블록도이다. 본원에서 설명에 사용되는 바와 같이, "비디오 코더"라는 용어는 비디오 인코더들 및 비디오 디코더들 양쪽 모두를 일반적으로 지칭한다. 본 개시물에서, "비디오 코딩" 또는 "코딩"이란 용어들은 비디오 인코딩 및 비디오 디코딩을 일반적으로 지칭할 수도 있다. 비디오 인코더들 및 비디오 디코더들 외에도, 본 출원에서 설명되는 양태들은 트랜스코더들 (예컨대, 비트스트림을 디코딩 및 다른 비트스트림을 재 인코딩할 수 있는 디바이스들) 과 미들박스들 (예컨대, 비트스트림을 수정, 변환, 및/또는 그렇지 않은 경우 조작할 수 있는 디바이스들) 과 같은 다른 관련된 디바이스들로 확장될 수도 있다.
도 1a에 도시된 바와 같이, 비디오 코딩 시스템 (10) 은 목적지 디바이스 (14) 에 의해 나중에 디코딩될 인코딩된 비디오 데이터를 생성하는 소스 디바이스 (12) 를 포함한다. 도 1a의 예에서, 소스 디바이스 (12) 와 목적지 디바이스 (14) 는 별개의 디바이스들이며 - 구체적으로는, 소스 디바이스 (12) 는 소스 디바이스의 부분이고, 목적지 디바이스 (14) 는 목적지 디바이스의 부분이다. 그러나, 소스 및 목적지 디바이스들 (12, 14) 은, 도 1b에서 도시된 바와 같이, 동일한 디바이스 상에 있거나 또는 동일한 디바이스의 부분일 수도 있다는 것에 주의한다.
도 1a를 다시 한번 참조하면, 소스 디바이스 (12) 와 목적지 디바이스 (14) 는 데스크톱 컴퓨터들, 노트북 (예컨대, 랩톱) 컴퓨터들, 태블릿 컴퓨터들, 셋톱 박스들, 이른바 "스마트" 폰들과 같은 전화기 핸드셋들, 이른바 "스마트" 패드들, 텔레비전들, 카메라들, 디스플레이 디바이스들, 디지털 미디어 플레이어들, 비디오 게이밍 콘솔들, 비디오 스트리밍 디바이스 등을 포함한 매우 다양한 디바이스들 중 임의의 것을 각각 포함할 수도 있다. 다양한 실시형태들에서, 소스 디바이스 (12) 와 목적지 디바이스 (14) 는 무선 통신을 위해 갖추어질 수도 있다.
목적지 디바이스 (14) 는, 링크 (16) 를 통해, 디코딩될 인코딩된 비디오 데이터를 수신할 수도 있다. 링크 (16) 는 소스 디바이스 (12) 로부터 목적지 디바이스 (14) 로 인코딩된 비디오 데이터를 이동시킬 수 있는 임의 유형의 매체 또는 디바이스를 포함할 수도 있다. 도 1a의 예에서, 링크 (16) 는 소스 디바이스 (12) 가 인코딩된 비디오 데이터를 목적지 디바이스 (14) 로 직접 실시간으로 송신하는 것을 가능하게 하는 통신 매체를 포함할 수도 있다. 인코딩된 비디오 데이터는 통신 표준, 이를테면 무선 통신 프로토콜에 따라 변조되고 목적지 디바이스 (14) 로 송신될 수도 있다. 통신 매체는 임의의 무선 또는 유선 통신 매체, 이를테면 라디오 주파수 (RF) 스펙트럼 또는 하나 이상의 물리적 송신 라인들을 포함할 수도 있다. 통신 매체는 패킷 기반 네트워크, 이를테면 로컬 영역 네트워크, 광역 네트워크, 또는 인터넷과 같은 글로벌 네트워크의 부분을 형성할 수도 있다. 통신 매체는 라우터들, 스위치들, 기지국들, 또는 소스 디바이스 (12) 로부터 목적지 디바이스 (14) 로의 통신을 용이하게 하는데 유용할 수도 있는 임의의 다른 장비를 포함할 수도 있다.
대안으로, 인코딩된 데이터는 출력 인터페이스 (22) 로부터 옵션적인 저장 디바이스 (31) 로 출력될 수도 있다. 마찬가지로, 인코딩된 데이터는 목적지 디바이스 (14) 의, 예를 들어, 입력 인터페이스 (28) 에 의해 저장 디바이스 (31) 로부터 액세스될 수도 있다. 저장 디바이스 (31) 는 하드 드라이브, 플래시 메모리, 휘발성 또는 비휘발성 메모리, 또는 인코딩된 비디오 데이터를 저장하기 위한 임의의 다른 적합한 디지털 저장 매체들과 같은 다양한 분산형 또는 국부적으로 액세스되는 데이터 저장 매체들 중 임의의 것을 포함할 수도 있다. 추가의 예에서, 저장 디바이스 (31) 는 소스 디바이스 (12) 에 의해 생성된 인코딩된 비디오를 유지할 수도 있는 파일 서버 또는 다른 중간 저장 디바이스에 해당할 수도 있다. 목적지 디바이스 (14) 는 저장 디바이스로부터의 저장된 비디오 데이터에 스트리밍 또는 다운로드를 통해 액세스할 수도 있다. 파일 서버는 인코딩된 비디오 데이터를 저장하고 그 인코딩된 비디오 데이터를 목적지 디바이스 (14) 로 송신할 수 있는 임의 유형의 서버일 수도 있다. 예시적인 파일 서버들은 웹 서버 (예컨대, 웹사이트용), 파일 전송 프로토콜 (File Transfer Protocol, FTP) 서버, 네트워크 부속 스토리지 (network attached storage, NAS) 디바이스들, 또는 로컬 디스크 드라이브를 포함한다. 목적지 디바이스 (14) 는 인터넷 접속을 포함하는 임의의 표준 데이터 접속을 통해 인코딩된 비디오 데이터에 액세스할 수도 있다. 이는 무선 채널 (예컨대, 무선 국부 영역 네트워크 (wireless local area network, WLAN) 접속), 유선 접속 (예컨대, 디지털 가입자 회선 (digital subscriber line, DSL), 케이블 모뎀 등), 또는 파일 서버 상에 저장된 인코딩된 비디오 데이터에 액세스하기에 적합한 양쪽 모두의 조합을 포함할 수도 있다. 저장 디바이스 (31) 로부터의 인코딩된 비디오 데이터의 송신은 스트리밍 송신, 다운로드 송신, 또는 양쪽 모두의 조합일 수도 있다.
본 개시물의 기법들은 무선 애플리케이션들 또는 세팅 (setting) 들로 제한되지 않는다. 그 기법들은, 다양한 멀티미디어 애플리케이션들, 이를테면 OTA (over-the-air) 텔레비전 브로드캐스트들, 케이블 텔레비전 송신들, 위성 텔레비전 송신들, 예컨대, 인터넷을 통한 스트리밍 비디오 송신들 (예컨대, 하이퍼텍스트 전송 프로토콜 (Hypertext Transfer Protocol, HTTP) 을 통한 동적 적응적 스트리밍 등) 중 임의의 것의 지원 하의 비디오 코딩, 데이터 저장 매체 상의 저장을 위한 디지털 비디오의 인코딩, 데이터 저장 매체 상에 저장된 디지털 비디오의 디코딩, 또는 다른 애플리케이션들에 적용될 수도 있다. 몇몇 예들에서, 비디오 코딩 시스템 (10) 은 비디오 스트리밍, 비디오 플레이백, 비디오 브로드캐스팅, 및/또는 픽처 통화와 같은 애플리케이션들을 지원하기 위해 단방향 또는 양방향 비디오 송신을 지원하도록 구성될 수도 있다.
도 1a의 예에서, 소스 디바이스 (12) 는 비디오 소스 (18), 비디오 인코더 (20) 및 출력 인터페이스 (22) 를 구비한다. 몇몇 경우들에서, 출력 인터페이스 (22) 는 변조기/복조기 (모뎀) 및/또는 송신기를 구비할 수도 있다. 소스 디바이스 (12) 에서, 비디오 소스 (18) 는 비디오 캡처 디바이스, 예컨대, 비디오 카메라, 이전에 캡처된 비디오를 담고 있는 비디오 아카이브, 비디오 콘텐츠 제공자로부터 비디오를 수신하는 비디오 피드 인터페이스, 및/또는 컴퓨터 그래픽 데이터를 소스 비디오로서 생성하는 컴퓨터 그래픽 시스템과 같은 소스, 또는 그런 소스들의 조합을 포함할 수도 있다. 하나의 예로서, 비디오 소스 (18) 가 비디오 카메라이면, 소스 디바이스 (12) 와 목적지 디바이스 (14) 는, 도 1b의 예에서 도시된 바와 같이, 이른바 카메라 폰들 또는 비디오 폰들을 형성할 수도 있다. 그러나, 본 개시물에서 설명되는 기법들은 일반적으로 비디오 코딩에 적용 가능할 수도 있고, 무선 및/또는 유선 애플리케이션들에 적용될 수도 있다.
캡처된, 사전 캡처된 (pre-captured), 또는 컴퓨터 생성된 비디오는 비디오 인코더 (20) 에 의해 인코딩될 수도 있다. 인코딩된 비디오 데이터는 소스 디바이스 (12) 의 출력 인터페이스 (22) 를 통해 목적지 디바이스 (14) 로 직접 송신될 수도 있다. 인코딩된 비디오 데이터는 또한 (또는 대안으로) 디코딩 및/또는 플레이백을 위해, 목적지 디바이스 (14) 또는 다른 디바이스들에 의한 나중의 액세스를 위해 저장 디바이스 (31) 상에 저장될 수도 있다. 도 1a 및 도 1b에 예시된 비디오 인코더 (20) 는 도 2a에 예시된 비디오 인코더 (20), 도 2b에 예시된 비디오 인코더 (23), 또는 본원에서 설명되는 임의의 다른 비디오 인코더를 포함할 수도 있다.
도 1a의 예에서, 목적지 디바이스 (14) 는 입력 인터페이스 (28), 비디오 디코더 (30), 및 디스플레이 디바이스 (32) 를 구비한다. 몇몇 경우들에서, 입력 인터페이스 (28) 는 수신기 및/또는 모뎀을 구비할 수도 있다. 목적지 디바이스 (14) 의 입력 인터페이스 (28) 는 링크 (16) 를 통해 및/또는 저장 디바이스 (31) 로부터 인코딩된 비디오 데이터를 수신할 수도 있다. 링크 (16) 를 통해 통신되거나 또는 저장 디바이스 (31) 상에 제공된 인코딩된 비디오 데이터는, 비디오 데이터를 디코딩함에 있어서, 비디오 디코더, 이를테면 비디오 디코더 (30) 에 의한 사용을 위해 비디오 인코더 (20) 에 의해 생성된 다양한 신택스 엘리먼트들을 포함할 수도 있다. 이러한 신택스 엘리먼트들은 통신 매체 상에서 송신되는, 저장 매체 상에 저장되는, 또는 파일 서버 상에 저장되는 인코딩된 비디오 데이터에 포함될 수도 있다. 도 1a 및 도 1b에 예시된 비디오 디코더 (30) 는 도 3a에 예시된 비디오 디코더 (30), 도 3b에 예시된 비디오 디코더 (33), 또는 본원에서 설명되는 임의의 다른 비디오 디코더를 포함할 수도 있다.
디스플레이 디바이스 (32) 는 목적지 디바이스 (14) 와 통합되거나, 또는 그 외부에 있을 수도 있다. 몇몇 예들에서, 목적지 디바이스 (14) 는 통합형 디스플레이 디바이스를 포함할 수도 있고 외부 디스플레이 디바이스와 인터페이싱하도록 또한 구성될 수도 있다. 다른 예들에서, 목적지 디바이스 (14) 는 디스플레이 디바이스일 수도 있다. 일반적으로, 디스플레이 디바이스 (32) 는 디코딩된 비디오 데이터를 사용자에게 디스플레이하고, 액정 디스플레이 (liquid crystal display, LCD), 플라즈마 디스플레이, 유기 발광 다이오드 (organic light emitting diode, OLED) 디스플레이, 또는 다른 유형의 디스플레이 디바이스와 같은 다양한 디스플레이 디바이스들 중 임의의 것을 포함할 수도 있다.
관련된 양태들에서, 도 1b는 소스 및 목적지 디바이스들 (12, 14) 이 디바이스 (11) 상에 있거나 또는 그 디바이스의 부분인 일 예의 비디오 인코딩 및 디코딩 시스템 (10') 을 도시한다. 디바이스 (11) 는 전화기 핸드셋, 이를테면 "스마트" 폰 등일 수도 있다. 디바이스 (11) 는 소스 및 목적지 디바이스들 (12, 14) 과 동작적으로 통신하는 옵션적인 프로세서/제어기 디바이스 (13) 를 구비할 수도 있다. 도 1b의 시스템 (10') 은 비디오 인코더 (20) 와 출력 인터페이스 (22) 간에 비디오 프로세싱 유닛 (21) 을 더 포함할 수도 있다. 몇몇 구현예들에서, 비디오 프로세싱 유닛 (21) 은 도 1b에 예시된 바와 같이 별개의 유닛이지만, 다른 구현들에서, 비디오 프로세싱 유닛 (21) 은 비디오 인코더 (20) 및/또는 프로세서/제어기 디바이스 (13) 의 부분으로서 구현될 수도 있다. 시스템 (10') 은 비디오 시퀀스에서의 관심 있는 대상을 추적할 수 있는 옵션적인 추적기 (29) 를 또한 구비할 수도 있다. 추적될 관심 있는 대상은 본 개시물의 하나 이상의 양태들에 관련하여 설명되는 기법에 의해 세그먼트화될 수도 있다. 관련된 양태들에서, 추적은 디스플레이 디바이스 (32) 에 의해, 단독으로 또는 추적기 (29) 와 연계하여 수행될 수도 있다. 도 1b의 시스템 (10') 과 그 컴포넌트들은, 그 외에는 도 1a의 시스템 (10) 과 그 컴포넌트들과 유사하다.
비디오 인코더 (20) 와 비디오 디코더 (30) 는 비디오 코딩 표준, 이를테면 HEVC 표준에 따라 동작할 수도 있고, HEVC 테스트 모델 (HEVC Test Model, HM) 에 적합할 수도 있다. 대안으로, 비디오 인코더 (20) 와 비디오 디코더 (30) 는, 다르게는 MPEG-4, 파트 10, AVC라고 지칭되는 ITU-T H.264 표준과 같은 다른 독점 또는 업계 표준들, 또는 그런 표준들의 확장본들에 따라 동작할 수도 있다. 본 개시물의 기법들은, 그러나, 임의의 특정 코딩 표준으로 제한되지 않는다. 비디오 압축 표준들의 다른 예들은 MPEG-2와 ITU-T H.263을 포함한다.
비록 도 1a 및 도 1b의 예들에서 도시되진 않았지만, 비디오 인코더 (20) 및 비디오 디코더 (30) 는 각각 오디오 인코더 및 디코더와 통합될 수도 있고, 적절한 MUX-DEMUX 유닛들, 또는 다른 하드웨어 및 소프트웨어를 포함하여, 공통 데이터 스트림 또는 개별 데이터 스트림들에서의 오디오 및 비디오 양쪽 모두의 인코딩을 핸들링할 수도 있다. 적용 가능하다면, 몇몇 예들에서, MUX-DEMUX 유닛들은 ITU H.223 멀티플렉서 프로토콜, 또는 사용자 데이터그램 프로토콜 (user datagram protocol, UDP) 과 같은 다른 프로토콜들에 적합할 수도 있다.
비디오 인코더 (20) 와 비디오 디코더 (30) 각각은 다양한 적합한 인코더 회로, 이를테면 하나 이상의 마이크로프로세서들, 디지털 신호 프로세서들 (DSP들), 주문형 집적회로들 (ASIC들), 필드 프로그램가능 게이트 어레이들 (FPGA들), 개별 로직, 소프트웨어, 하드웨어, 펌웨어 또는 그들의 임의의 조합 중 임의의 것으로서 구현될 수도 있다. 그 기법들이 소프트웨어에서 부분적으로 구현되는 경우, 디바이스가 본 개시물의 기법들을 수행하기 위해, 적합한 비일시적 컴퓨터 판독가능 매체 내에 소프트웨어에 대한 명령들을 저장하고 하나 이상의 프로세서들을 사용하여 하드웨어에서 그 명령들을 실행할 수도 있다. 비디오 인코더 (20) 및 비디오 디코더 (30) 의 각각은 하나 이상의 인코더들 또는 디코더들 내에 구비될 수도 있고, 그들 중 어느 하나는 결합형 인코더/디코더 (예를 들어, 코덱) 의 일부로서 개별 디바이스 내에 통합될 수도 있다.
비디오 코딩 프로세스
위에서 간략히 언급된 바와 같이, 비디오 인코더 (20) 는 비디오 데이터를 인코딩한다. 비디오 데이터는 하나 이상의 픽처들을 포함할 수도 있다. 픽처들의 각각은 비디오의 부분을 형성하는 스틸 이미지이다. 몇몇 경우들에서, 픽처가 비디오 "프레임"이라고 지칭될 수도 있다. 비디오 인코더 (20) 가 비디오 데이터를 인코딩하는 경우, 비디오 인코더 (20) 는 비트스트림을 생성할 수도 있다. 비트스트림은 비디오 데이터의 코딩된 표현을 형성하는 비트들의 시퀀스를 포함할 수도 있다. 비트스트림은 코딩된 픽처들 및 연관된 데이터를 포함할 수도 있다. 코딩된 픽처가 픽처의 코딩된 표현이다.
비트스트림을 생성하기 위해, 비디오 인코더 (20) 는 비디오 데이터의 각각의 픽처에 대해 인코딩 동작들을 수행할 수도 있다. 비디오 인코더 (20) 가 픽처들에 대해 인코딩 동작들을 수행하는 경우, 비디오 인코더 (20) 는 일련의 코딩된 픽처들 및 연관된 데이터를 생성할 수도 있다. 연관된 데이터는 비디오 파라미터 세트 (video parameter set, VPS) 들, 시퀀스 파라미터 세트 (sequence parameter set, SPS) 들, 픽처 파라미터 세트 (picture parameter set, PPS) 들, 적응 파라미터 세트 (adaptation parameter set, APS) 들, 및 다른 신택스 구조들을 포함할 수도 있다. SPS가 픽처들의 0 이상의 시퀀스들에 적용 가능한 파라미터들을 포함할 수도 있다. PPS가 0 이상의 픽처들에 적용 가능한 파라미터들을 포함할 수도 있다. APS가 0 이상의 픽처들에 적용 가능한 파라미터들을 포함할 수도 있다. APS에서의 파라미터들은 PPS에서의 파라미터들보다 변화할 가능성이 더 많은 파라미터들일 수도 있다.
코딩된 픽처를 생성하기 위해, 비디오 인코더 (20) 는 픽처를 동일 사이즈로 된 비디오 블록들로 구획화할 수도 있다. 비디오 블록이 샘플들의 2차원 어레이일 수도 있다. 비디오 블록들의 각각은 트리블록과 연관된다. 몇몇 경우들에서, 트리블록이 최대 코딩 단위 (largest coding unit, LCU) 라고 지칭될 수도 있다. HEVC의 트리블록들은 이전의 표준들, 이를테면 H.264/AVC의 매크로블록들과 대체로 유사할 수도 있다. 그러나, 트리블록이 특정 사이즈로 반드시 제한되는 것은 아니고 하나 이상의 코딩 단위들 (CU들) 을 포함할 수도 있다. 비디오 인코더 (20) 는 트리블록들의 비디오 블록들을 CU들과 연관된 비디오 블록들로 구획화하기 위해 쿼드트리 구획화를 사용할 수 있으며, 그래서 "트리블록들"이란 이름을 사용할 수도 있다.
몇몇 예들에서, 비디오 인코더 (20) 는 픽처를 복수의 슬라이스들로 구획화할 수도 있다. 슬라이스들의 각각은 정수 (integer number) 의 CU들을 포함할 수도 있다. 몇몇 경우들에서, 슬라이스가 정수의 트리블록들을 포함한다. 다른 경우들에서, 슬라이스의 경계가 트리블록 내에 있을 수도 있다.
픽처에 대해 인코딩 동작을 수행하는 부분으로서, 비디오 인코더 (20) 는 픽처의 각각의 슬라이스에 대해 인코딩 동작들을 수행할 수도 있다. 비디오 인코더 (20) 가 슬라이스에 대해 인코딩 동작을 수행하는 경우, 비디오 인코더 (20) 는 그 슬라이스와 연관된 인코딩된 데이터를 생성할 수도 있다. 슬라이스와 연관된 인코딩된 데이터는 "코딩된 슬라이스"라고 지칭될 수도 있다.
코딩된 슬라이스를 생성하기 위해, 비디오 인코더 (20) 는 슬라이스의 각각의 트리블록에 대해 인코딩 동작들을 수행할 수도 있다. 비디오 인코더 (20) 가 트리블록에 대해 인코딩 동작을 수행하는 경우, 비디오 인코더 (20) 는 코딩된 트리블록을 생성할 수도 있다. 코딩된 트리블록은 트리블록의 인코딩된 버전을 나타내는 데이터를 포함할 수도 있다.
비디오 인코더 (20) 가 코딩된 슬라이스를 생성하는 경우, 비디오 인코더 (20) 는 래스터 스캔 순서에 따라 슬라이스에서의 트리블록들에 대해 인코딩 동작들을 수행 (예컨대, 인코딩) 할 수도 있다. 예를 들어, 비디오 인코더 (20) 가 슬라이스에서의 트리블록들의 각각을 인코딩하기까지, 비디오 인코더 (20) 는 슬라이스에서의 트리블록들의 최상단 행을 가로질러 좌에서 우로 진행한 다음, 트리블록들의 다음의 하위 행을 가로질러 좌에서 우로 진행하는 등등의 순서로 슬라이스의 트리블록들을 인코딩할 수도 있다.
래스터 스캔 순서에 따라 트리블록들을 인코딩한 결과로서, 주어진 트리블록의 상측 및 좌측의 트리블록들은 인코딩되어 있을 수도 있지만, 주어진 트리블록의 하측 및 우측의 트리블록들은 아직 인코딩되지 않았다. 결과적으로, 비디오 인코더 (20) 는 주어진 트리블록을 인코딩하는 경우 주어진 트리블록의 상측 및 좌측의 트리블록들을 인코딩함으로써 생성된 정보에 액세스할 수도 있다. 그러나, 비디오 인코더 (20) 는 주어진 트리블록을 인코딩하는 경우 주어진 트리블록의 하측 및 우측의 트리블록들을 인코딩함으로써 생성된 정보에는 액세스 불가능할 수도 있다.
코딩된 트리블록을 생성하기 위해, 비디오 인코더 (20) 는 트리블록의 비디오 블록에 대한 쿼드트리 구획화를 재귀적으로 수행하여 비디오 블록을 점진적으로 더 작은 비디오 블록들로 분할할 수도 있다. 더 작은 비디오 블록들의 각각은 상이한 CU와 연관될 수도 있다. 예를 들어, 비디오 인코더 (20) 는 트리블록의 비디오 블록을 네 개의 동일 사이즈의 서브 블록들로 구획화하며, 그 서브 블록들 중 하나 이상의 서브 블록을 네 개의 동일 사이즈의 서브-서브 블록들로 구획화하는 등등을 수행할 수도 있다. 구획화된 CU가, 비디오 블록이 다른 CU들과 연관된 비디오 블록들로 구획화되는 CU일 수도 있다. 비구획화된 CU가, 비디오 블록이 다른 CU들과 연관된 비디오 블록들로 구획화되지 않는 CU일 수도 있다.
비트스트림에서의 하나 이상의 신택스 엘리먼트들은 비디오 인코더 (20) 가 트리블록의 비디오 블록을 구획화할 수도 있는 최대 횟수를 나타낼 수도 있다. CU의 비디오 블록은 형상이 정방형일 수도 있다. CU의 비디오 블록의 사이즈 (예컨대, CU의 사이즈) 는 8x8 개 화소들부터 최대 64x64 개 화소들 이상을 갖는 트리블록의 비디오 블록의 사이즈 (예컨대, 트리블록의 사이즈) 까지의 범위일 수도 있다.
비디오 인코더 (20) 는 z-스캔 순서에 따라 트리블록의 각각의 CU에 대해 인코딩 동작들을 수행 (예컨대, 인코딩) 할 수도 있다. 다르게 말하면, 비디오 인코더 (20) 는 좌측상단 CU, 우측상단 CU, 좌측하단 CU, 및 그 다음에 우측하단 CU의 순서로 인코딩할 수도 있다. 비디오 인코더 (20) 가 구획화된 CU에 대해 인코딩 동작을 수행하는 경우, 비디오 인코더 (20) 는 구획화된 CU의 비디오 블록의 서브 블록들과 연관된 CU들을 z-스캔 순서에 따라 인코딩할 수도 있다. 다르게 말하면, 비디오 인코더 (20) 는 좌측상단 서브 블록과 연관된 CU, 우측상단 서브 블록과 연관된 CU, 좌측하단 서브 블록과 연관된 CU, 및 그 다음에 우측하단 서브 블록과 연관된 CU의 순서로 인코딩할 수도 있다.
z-스캔 순서에 따라 트리블록의 CU들을 인코딩한 결과로서, 주어진 CU의 상측, 좌상측, 우상측, 좌측, 및 좌하측의 CU들은 인코딩되었을 수도 있다. 주어진 CU의 하측 및 우측의 CU들은 아직 인코딩되어 있지 않다. 결과적으로, 비디오 인코더 (20) 는 주어진 CU를 인코딩하는 경우 주어진 CU에 이웃하는 일부 CU들을 인코딩하는 것에 의해 생성된 정보에 액세스할 수도 있다. 그러나, 비디오 인코더 (20) 는 주어진 CU를 인코딩하는 경우 주어진 CU에 이웃하는 다른 CU들을 인코딩하는 것에 의해 생성된 정보에 액세스 불가능할 수도 있다.
비디오 인코더 (20) 가 비구획화된 CU를 인코딩하는 경우, 비디오 인코더 (20) 는 그 CU에 대해 하나 이상의 예측 단위들 (PU들) 을 생성할 수도 있다. CU의 PU들의 각각은 CU의 비디오 블록 내의 상이한 비디오 블록과 연관될 수도 있다. 비디오 인코더 (20) 는 CU의 각각의 PU에 대해 예측된 비디오 블록을 생성할 수도 있다. PU의 예측된 비디오 블록은 샘플들의 블록일 수도 있다. 비디오 인코더 (20) 는 PU에 대한 예측된 비디오 블록을 생성하기 위해 인트라 예측 또는 인터 예측을 사용할 수도 있다.
비디오 인코더 (20) 가 PU의 예측된 비디오 블록을 생성하기 위해 인트라 예측을 사용하는 경우, 비디오 인코더 (20) 는 PU와 연관된 픽처의 디코딩된 샘플들에 기초하여 PU의 예측된 비디오 블록을 생성할 수도 있다. 비디오 인코더 (20) 가 CU의 PU들의 예측된 비디오 블록들을 생성하기 위해 인트라 예측을 사용한다면, CU는 인트라 예측된 CU이다. 비디오 인코더 (20) 가 PU의 예측된 비디오 블록을 생성하기 위해 인터 예측을 사용하는 경우, 비디오 인코더 (20) 는 PU와 연관된 픽처 이외의 하나 이상의 픽처들의 디코딩된 샘플들에 기초하여 PU의 예측된 비디오 블록을 생성할 수도 있다. 비디오 인코더 (20) 가 CU의 PU들의 예측된 비디오 블록들을 생성하기 위해 인터 예측을 사용하면, CU는 인터 예측된 CU이다.
더욱이, 비디오 인코더 (20) 가 PU에 대한 예측된 비디오 블록을 생성하기 위해 인터 예측을 이용하는 경우, 비디오 인코더 (20) 는 PU에 대한 모션 정보를 생성할 수도 있다. PU에 대한 모션 정보는 PU의 하나 이상의 참조 블록들을 가리킬 수도 있다. PU의 각각의 참조 블록은 참조 픽처 내의 비디오 블록일 수도 있다. 참조 픽처는 PU와 연관된 픽처 이외의 픽처일 수도 있다. 몇몇 경우들에서는, PU의 참조 블록이 PU의 "참조 샘플"이라고 또한 지칭될 수도 있다. 비디오 인코더 (20) 는 PU의 참조 블록에 기초하여 PU에 대한 예측된 비디오 블록을 생성할 수도 있다.
비디오 인코더 (20) 가 CU의 하나 이상의 PU들에 대한 예측된 비디오 블록들을 생성한 후, 비디오 인코더 (20) 는 CU의 PU들에 대한 예측된 비디오 블록들에 기초하여 CU에 대한 잔차 데이터를 생성할 수도 있다. CU에 대한 잔차 데이터는 CU의 PU들에 대한 예측된 비디오 블록들 및 CU의 원래의 비디오 블록에서의 샘플들 사이의 차이들을 나타낼 수도 있다.
더욱이, 비구획화된 CU에 대해 인코딩 동작을 수행하는 부분으로서, 비디오 인코더 (20) 는 CU의 잔차 데이터를 CU의 변환 단위들 (TU들) 과 연관된 잔차 데이터의 하나 이상의 블록들 (예컨대, 잔차 비디오 블록들) 로 구획화하기 위해 CU의 잔차 데이터에 대해 재귀적 쿼드트리 구획화를 수행할 수도 있다. CU의 각각의 TU는 상이한 잔차 비디오 블록과 연관될 수도 있다.
비디오 인코더 (20) 는 TU들과 연관된 변환 계수 블록들 (예컨대, 변환 계수들의 블록들) 을 생성하기 위해 TU들과 연관된 잔차 비디오 블록들에 하나 이상의 변환들을 적용할 수도 있다. 개념적으로, 변환 계수 블록이 변환 계수들의 2차원 (2D) 매트릭스일 수도 있다.
변환 계수 블록을 생성한 후, 비디오 인코더 (20) 는 변환 계수 블록에 대해 양자화 프로세스를 수행할 수도 있다. 양자화는 변환 계수들이 그 변환 계수들을 표현하는데 사용된 데이터의 양을 가능한 한 줄이도록 양자화되어서, 추가의 압축을 제공하는 프로세스를 일반적으로 지칭한다. 양자화 프로세스는 변환 계수들의 일부 또는 전부와 연관된 비트 깊이를 감소시킬 수도 있다. 예를 들어, n-비트 변환 계수가 양자화 동안에 m-비트 변환 계수로 라운드 다운될 (rounded down) 수도 있으며, 여기서 n은 m보다 크다.
비디오 인코더 (20) 는 각각의 CU와 양자화 파라미터 (quantization parameter, QP) 값을 연관시킬 수도 있다. CU와 연관된 QP 값은 비디오 인코더 (20) 가 CU와 연관된 변환 계수 블록들을 양자화하는 방법을 결정할 수도 있다. 비디오 인코더 (20) 는 CU와 연관된 QP 값을 조정함으로써 그 CU와 연관된 변환 계수 블록들에 적용되는 양자화 정도를 조정할 수도 있다.
비디오 인코더 (20) 가 변환 계수 블록을 양자화한 후, 비디오 인코더 (20) 는 양자화된 변환 계수 블록에서의 변환 계수들을 나타내는 신택스 엘리먼트들의 세트들을 생성할 수도 있다. 비디오 인코더 (20) 는 엔트로피 인코딩 동작들, 이를테면 콘텍스트 적응 이진 산술 코딩 (Context Adaptive Binary Arithmetic Coding, CABAC) 동작들을 이들 신택스 엘리먼트들의 일부에 적용할 수도 있다. 콘텐츠 적응 가변 길이 코딩 (content adaptive variable length coding, CAVLC), 확률 간격 구획화 엔트로피 (probability interval partitioning entropy, PIPE) 코딩, 또는 다른 이진 산술 코딩과 같은 다른 엔트로피 코딩 기법들이 또한 사용될 수 있다.
비디오 인코더 (20) 에 의해 생성된 비트스트림은 일련의 네트워크 추상화 계층 (NAL) 단위들을 포함할 수도 있다. NAL 단위들의 각각은 NAL 단위에서의 데이터의 유형의 표시 및 그 데이터를 담은 바이트들을 포함하는 신택스 구조일 수도 있다. 예를 들어, NAL 단위가 비디오 파라미터 세트, 시퀀스 파라미터 세트, 픽처 파라미터 세트, 코딩된 슬라이스, 보충적 향상 정보 (supplemental enhancement information; SEI), 액세스 단위 경계기호 (delimiter), 충전제 (filler) 데이터, 또는 다른 유형의 데이터를 나타내는 데이터를 포함할 수도 있다. NAL 단위에서의 데이터는 다양한 신택스 구조들을 포함할 수도 있다.
비디오 디코더 (30) 는 비디오 인코더 (20) 에 의해 생성된 비트스트림을 수신할 수도 있다. 그 비트스트림은 비디오 인코더 (20) 에 의해 인코딩된 비디오 데이터의 코딩된 표현을 포함할 수도 있다. 비디오 디코더 (30) 가 비트스트림을 수신하는 경우, 비디오 디코더 (30) 는 그 비트스트림에 대해 파싱 (parsing) 동작을 수행할 수도 있다. 비디오 디코더 (30) 가 파싱 동작을 수행하는 경우, 비디오 디코더 (30) 는 비트스트림으로부터 신택스 엘리먼트들을 추출할 수도 있다. 비디오 디코더 (30) 는 비트스트림으로부터 추출된 신택스 엘리먼트들에 기초하여 비디오 데이터의 픽처들을 복원할 수도 있다. 신택스 엘리먼트들에 기초하여 비디오 데이터를 복원하는 프로세스는 일반적으로 그 신택스 엘리먼트들을 생성하기 위해 비디오 인코더 (20) 에 의해 수행된 프로세스의 역일 수도 있다.
비디오 디코더 (30) 가 CU와 연관된 신택스 엘리먼트들을 추출한 후, 비디오 디코더 (30) 는 그 신택스 엘리먼트들에 기초하여 CU의 PU들에 대한 예측된 비디오 블록들을 생성할 수도 있다. 덧붙여서, 비디오 디코더 (30) 는 CU의 TU들과 연관된 변환 계수 블록들을 역 양자화할 수도 있다. 비디오 디코더 (30) 는 CU의 TU들과 연관된 잔차 비디오 블록들을 복원하기 위해 변환 계수 블록들에 대해 역 변환들을 수행할 수도 있다. 예측된 비디오 블록들을 생성하고 잔차 비디오 블록들을 복원한 후, 비디오 디코더 (30) 는 예측된 비디오 블록들 및 잔차 비디오 블록들에 기초하여 CU의 비디오 블록을 복원할 수도 있다. 이런 식으로, 비디오 디코더 (30) 는 비트스트림에서의 신택스 엘리먼트들에 기초하여 CU들의 비디오 블록들을 복원할 수도 있다.
비디오 인코더
도 2a는 본 개시물에서 설명되는 양태들에 따라 기법들을 구현할 수도 있는 비디오 인코더의 일 예를 도시하는 블록도이다. 비디오 인코더 (20) 는 비디오 프레임의 단일 계층을, 이를테면 HEVC에 대해, 프로세싱하도록 구성될 수도 있다. 게다가, 비디오 인코더 (20) 는 본 개시물의 기법들 중 임의의 것 또는 모두를 수행하도록 구성될 수도 있다. 하나의 예로서, 예측 프로셍 유닛 (100) 은 본 개시물에서 설명되는 기법들 중 임의의 것 또는 모두를 수행하도록 구성될 수도 있다. 다른 실시형태에서, 비디오 인코더 (20) 는 본 개시물에서 설명되는 기법들 중 임의의 것 또는 모두를 수행하도록 구성된 옵션의 계층간 예측 유닛 (128) 을 포함한다. 다른 실시형태들에서, 계층간 예측은 예측 프로세싱 유닛 (100) (예컨대, 인터 예측 유닛 (121) 및/또는 인트라 예측 유닛 (126)) 에 의해 수행될 수 있으며, 이 경우 계층간 예측 유닛 (128) 은 생략될 수도 있다. 그러나, 본 개시물의 양태들은 그렇게 제한되지 않는다. 몇몇 예들에서, 본 개시물에서 설명되는 기법들은 비디오 인코더 (20) 의 다양한 컴포넌트들 간에 공유될 수도 있다. 몇몇 예들에서, 부가하여 또는 대신에, 프로세서 (미도시) 가 본 개시물에서 설명되는 기법들 중 임의의 것 또는 모두를 수행하도록 구성될 수도 있다.
설명의 목적으로, 본 개시물은 HEVC 코딩의 맥락에서 비디오 인코더 (20) 를 설명한다. 그러나, 본 개시물의 기법들은 다른 코딩 표준들 또는 방법들에 적용 가능할 수도 있다. 도 2a에 묘사된 예는 단일 계층 코덱을 위한 것이다. 그러나, 도 2b에 관해 더 상세히 설명될 바와 같이, 비디오 인코더 (20) 의 일부 또는 전부는 다중 계층 코덱의 프로세싱을 위해 중복될 수도 있다.
비디오 인코더 (20) 는 비디오 슬라이스들 내의 비디오 블록들의 인트라 코딩 및 인터 코딩을 수행할 수도 있다. 인트라 코딩은 공간적 예측에 의존하여, 주어진 비디오 프레임 또는 픽처 내의 비디오에서 공간적 리던던시를 감소시키거나 또는 제거한다. 인터 코딩은 시간적 예측에 의존하여, 비디오 시퀀스의 인접한 프레임들 또는 픽처들 내의 비디오에서 시간적 리던던시를 감소시키거나 또는 제거한다. 인트라 모드 (I 모드) 는 여러 공간 기반 코딩 모드들 중 임의의 것을 지칭할 수도 있다. 단방향 예측 (P 모드) 또는 양방향 예측 (B 모드) 과 같은 인터 모드들은 여러 시간 기반 코딩 모드들 중 임의의 것을 지칭할 수도 있다.
도 2a의 예에서, 비디오 인코더 (20) 는 복수의 기능성 컴포넌트들을 구비한다. 비디오 인코더 (20) 의 기능성 컴포넌트들은 예측 프로세싱 유닛 (100), 잔차 생성 유닛 (102), 변환 프로세싱 유닛 (104), 양자화 유닛 (106), 역 양자화 유닛 (108), 역 변환 유닛 (110), 복원 유닛 (112), 필터 유닛 (113), 디코딩된 픽처 버퍼 (114), 및 엔트로피 인코딩 유닛 (116) 을 포함한다. 예측 프로세싱 유닛 (100) 은 인터 예측 유닛 (121), 모션 추정 유닛 (122), 모션 보상 유닛 (124), 인트라 예측 유닛 (126), 및 계층간 예측 유닛 (128) 을 구비한다. 다른 예들에서, 비디오 인코더 (20) 는 더 많거나, 더 적거나, 또는 상이한 기능성 컴포넌트들을 포함할 수도 있다. 더욱이, 모션 추정 유닛 (122) 과 모션 보상 유닛 (124) 은 고도로 통합될 수도 있지만, 도 2a의 예에서 설명의 목적으로 따로따로 나타내어진다.
비디오 인코더 (20) 는 비디오 데이터를 수신할 수도 있다. 비디오 인코더 (20) 는 다양한 소스들로부터 비디오 데이터를 수신할 수도 있다. 예를 들어, 비디오 인코더 (20) 는 비디오 소스 (18) (예컨대, 도 1a 또는 도 1b에서 도시됨) 또는 다른 소스로부터 비디오 데이터를 수신할 수도 있다. 비디오 데이터는 일련의 픽처들을 나타낼 수도 있다. 비디오 데이터를 인코딩하기 위해, 비디오 인코더 (20) 는 픽처들의 각각에 대해 인코딩 동작을 수행할 수도 있다. 픽처에 대해 인코딩 동작을 수행하는 부분으로서, 비디오 인코더 (20) 는 그 픽처의 각각의 슬라이스에 대해 인코딩 동작들을 수행할 수도 있다. 슬라이스에 대해 인코딩 동작을 수행하는 부분으로서, 비디오 인코더 (20) 는 그 슬라이스의 트리블록들에 대해 인코딩 동작들을 수행할 수도 있다.
트리블록에 대해 인코딩 동작을 수행하는 부분으로서, 예측 프로세싱 유닛 (100) 은 비디오 블록을 점진적으로 더 작은 비디오 블록들로 분할하기 위해 트리블록의 비디오 블록에 대해 쿼드트리 구획화를 수행할 수도 있다. 더 작은 비디오 블록들의 각각은 상이한 CU와 연관될 수도 있다. 예를 들어, 예측 프로세싱 유닛 (100) 은 트리블록의 비디오 블록을 네 개의 동일 사이즈 서브 블록들로 구획화하며, 그 서브 블록들 중 하나 이상을 네 개의 동일 사이즈 서브-서브 블록들로 구획화하는 등등을 수행할 수도 있다.
CU들과 연관된 비디오 블록들의 사이즈들은 8x8 샘플들로부터 최대 64x64 샘플들 또는 그 이상을 갖는 트리블록의 사이즈까지의 범위일 수도 있다. 본 개시물에서, "NxN"과 "N 바이 N"은 수직방향 및 수평방향 치수들의 측면에서의 비디오 블록의 샘플 치수들, 예컨대, 16x16 개 샘플들 또는 16 바이 16 샘플들을 말하는데 상호교환적으로 이용될 수도 있다. 일반적으로, 16x16 비디오 블록은 수직 방향의 16 개 샘플들 (y = 16) 과 수평 방향의 16 개 샘플들 (x = 16) 을 갖는다. 비슷하게, NxN 블록이 일반적으로, 수직 방향의 N 개 샘플들 및 수평 방향의 N 개 샘플들을 가지며, 여기서 N은 음이 아닌 정수 값을 나타낸다.
더욱이, 트리블록에 대해 인코딩 동작을 수행하는 부분으로서, 예측 프로세싱 유닛 (100) 은 트리블록에 대해 계층적 쿼드트리 데이터 구조를 생성할 수도 있다. 예를 들어, 트리블록이 쿼드트리 데이터 구조의 루트 노드에 해당할 수도 있다. 예측 프로세싱 유닛 (100) 이 트리블록의 비디오 블록을 네 개의 서브 블록들로 구획화한다면, 루트 노드는 쿼드트리 데이터 구조에서 네 개의 자식 노드들을 갖는다. 자식 노드들의 각각은 서브 블록들 중 하나의 서브 블록과 연관된 CU에 대응한다. 예측 프로세싱 유닛 (100) 이 서브 블록들 중 하나를 네 개의 서브-서브 블록들로 구획화한다면, 서브 블록과 연관된 CU에 대응하는 노드는 서브-서브 블록들 중 하나의 서브-서브 블록과 연관된 CU에 각각 대응하는 네 개의 자식 노드들을 가질 수도 있다.
쿼드트리 데이터 구조의 각각의 노드는 대응하는 트리블록 또는 CU에 대한 신택스 데이터 (예컨대, 신택스 엘리먼트들) 를 포함할 수도 있다. 예를 들어, 쿼드트리에서의 노드가 그 노드에 대응하는 CU의 비디오 블록이 네 개의 서브 블록들로 구획화 (즉, 분할) 되는지의 여부를 나타내는 분할 플래그를 포함할 수도 있다. CU에 대한 신택스 엘리먼트들은 재귀적으로 정의될 수도 있고, CU의 비디오 블록이 서브 블록들로 분할되는지의 여부에 따라 달라질 수도 있다. 비디오 블록이 구획화되지 않는 CU가 쿼드트리 데이터 구조에서의 리프 (leaf) 노드에 대응할 수도 있다. 코딩된 트리블록이 대응하는 트리블록에 대한 쿼드트리 데이터 구조에 기초하여 데이터를 포함할 수도 있다.
비디오 인코더 (20) 는 트리블록의 각각의 비구획화된 CU에 대해 인코딩 동작들을 수행할 수도 있다. 비디오 인코더 (20) 가 비구획화된 CU에 대해 인코딩 동작을 수행하는 경우, 비디오 인코더 (20) 는 비구획화된 CU의 인코딩된 표현을 나타내는 데이터를 생성한다.
CU에 대해 인코딩 동작을 수행하는 부분으로서, 예측 프로세싱 유닛 (100) 은 CU의 하나 이상의 PU들 중에서 CU의 비디오 블록을 구획화할 수도 있다. 비디오 인코더 (20) 와 비디오 디코더 (30) 는 다양한 PU 사이즈들을 지원할 수도 있다. 특정 CU의 사이즈가 2Nx2N이라고 가정하면, 비디오 인코더 (20) 와 비디오 디코더 (30) 는 2Nx2N 또는 NxN의 PU 사이즈들과, 2Nx2N, 2NxN, Nx2N, NxN, 2NxnU, nLx2N, nRx2N, 또는 유사한 것의 대칭적 PU 사이즈들에서의 인터 예측을 지원할 수도 있다. 비디오 인코더 (20) 와 비디오 디코더 (30) 는 2NxnU, 2NxnD, nLx2N, 및 nRx2N의 PU 사이즈들에 대한 비대칭 구획화를 또한 지원할 수도 있다. 몇몇 예들에서, 예측 프로세싱 유닛 (100) 은 CU의 비디오 블록의 측면들과 직각들로 만나지 않는 경계를 따르는 CU의 PU들 중에서 CU의 비디오 블록을 구획화하기 위해 기하학적 구획화를 수행할 수도 있다.
인터 예측 유닛 (121) 은 CU의 각각의 PU에 대해 인터 예측을 수행할 수도 있다. 인터 예측은 시간적 압축을 제공할 수도 있다. PU에 대해 인터 예측을 수행하기 위해, 모션 추정 유닛 (122) 은 PU에 대한 모션 정보를 생성할 수도 있다. 모션 보상 유닛 (124) 은 CU와 연관된 픽처 이외의 픽처들 (즉, 참조 픽처들) 의 모션 정보 및 디코딩된 샘플들에 기초하여 PU에 대한 예측된 비디오 블록을 생성할 수도 있다. 본 개시물에서, 모션 보상 유닛 (124) 에 의해 생성된 예측된 비디오 블록이 인터 예측된 비디오 블록이라고 지칭될 수도 있다.
슬라이스들은 I 슬라이스들, P 슬라이스들, 또는 B 슬라이스들일 수도 있다. 모션 추정 유닛 (122) 과 모션 보상 유닛 (124) 은 CU의 PU가 I 슬라이스, P 슬라이스, 또는 B 슬라이스 중 어느 것에 있는지에 의존하여 그 PU에 대해 상이한 동작들을 수행할 수도 있다. I 슬라이스에서, 모든 PU들이 인트라 예측된다. 그런고로, PU가 I 슬라이스에 있다면, 모션 추정 유닛 (122) 과 모션 보상 유닛 (124) 은 PU에 대해 인터 예측을 수행하지 않는다.
PU가 P 슬라이스에 있다면, PU를 포함하는 픽처는 "리스트 0"이라고 지칭되는 참조 픽처들의 리스트와 연관된다. 리스트 0에서의 참조 픽처들의 각각은 다른 픽처들의 인터 예측을 위해 사용될 수도 있는 샘플들을 포함한다. 모션 추정 유닛 (122) 이 P 슬라이스에서의 PU에 관해 모션 추정 동작을 수행하는 경우, 모션 추정 유닛 (122) 은 PU에 대한 참조 블록을 리스트 0의 참조 픽처들에서 검색할 수도 있다. PU의 참조 블록은 PU의 비디오 블록에서의 샘플들에 가장 밀접하게 대응하는 샘플들의 세트, 예컨대, 샘플들의 블록일 수도 있다. 모션 추정 유닛 (122) 은 참조 픽처에서의 샘플들의 세트가 PU의 비디오 블록에서의 샘플들에 얼마나 밀접하게 대응하는지를 결정하기 위해 다양한 메트릭들을 사용할 수도 있다. 예를 들어, 모션 추정 유닛 (122) 은 절대 차이 합 (sum of absolute difference; SAD), 제곱 차이 합 (sum of square difference; SSD), 또는 다른 차이 메트릭들에 의해 참조 픽처에서의 샘플들의 세트가 PU의 비디오 블록에서의 샘플들에 얼마나 밀접하게 대응하는지를 결정할 수도 있다.
P 슬라이스에서 PU의 참조 블록을 식별한 후, 모션 추정 유닛 (122) 은 참조 블록을 포함하는 리스트 0의 참조 픽처를 나타내는 참조 인덱스와 PU 및 참조 블록 사이의 공간적 변위를 나타내는 모션 벡터를 생성할 수도 있다. 다양한 예들에서, 모션 추정 유닛 (122) 은 모션 벡터들을 가변하는 정밀도들로 생성할 수도 있다. 예를 들어, 모션 추정 유닛 (122) 은 1/4 샘플 정밀도, 1/8 샘플 정밀도, 또는 다른 분수 (fractional) 샘플 정밀도로 모션 벡터들을 생성할 수도 있다. 분수 샘플 정밀도의 경우, 참조 블록 값들은 참조 픽처에서 정수-포지션 샘플 값들로부터 보간될 수도 있다. 모션 추정 유닛 (122) 은 참조 인덱스 및 모션 벡터를 PU의 모션 정보로서 출력할 수도 있다. 모션 보상 유닛 (124) 은 PU의 모션 정보에 의해 식별된 참조 블록에 기초하여 PU의 예측된 비디오 블록을 생성할 수도 있다.
PU가 B 슬라이스에 있다면, PU를 포함하는 픽처는 "리스트 0" 및 "리스트 1"이라고 지칭되는, 참조 픽처들의 2 개의 리스트들과 연관될 수도 있다. 몇몇 예들에서, B 슬라이스를 포함하는 픽처가 리스트 0 및 리스트 1의 조합인 리스트 조합과 연관될 수도 있다.
더욱이, PU가 B 슬라이스에 있다면, 모션 추정 유닛 (122) 은 PU에 대해 단방향 예측 또는 양방향 예측을 수행할 수도 있다. 모션 추정 유닛 (122) 이 PU에 대해 단방향 예측을 수행하는 경우, 모션 추정 유닛 (122) 은 PU에 대한 참조 블록을 리스트 0 또는 리스트 1의 참조 픽처들에서 검색할 수도 있다. 모션 추정 유닛 (122) 은 그 다음에 참조 블록을 포함하는 리스트 0 또는 리스트 1에서의 참조 픽처를 나타내는 참조 인덱스와 PU 및 참조 블록 사이의 공간적 변위를 나타내는 모션 벡터를 생성할 수도 있다. 모션 추정 유닛 (122) 은 참조 인덱스, 예측 방향 표시자, 및 모션 벡터를 PU의 모션 정보로서 출력할 수도 있다. 예측 방향 표시자는 참조 인덱스가 리스트 0에서의 참조 픽처인지 또는 리스트 1에서의 참조 픽처인지를 나타낼 수도 있다. 모션 보상 유닛 (124) 은 PU의 모션 정보에 의해 표시된 (indicated) 참조 블록들에 기초하여 PU의 예측된 비디오 블록을 생성할 수도 있다.
모션 추정 유닛 (122) 이 PU에 대한 양방향 예측을 수행하는 경우, 모션 추정 유닛 (122) 은 PU에 대한 참조 블록을 리스트 0의 참조 픽처들에서 검색할 수도 있고 또한 PU에 대한 다른 참조 블록을 리스트 1의 참조 픽처들에서 검색할 수도 있다. 모션 추정 유닛 (122) 은 그 다음에 참조 블록들을 포함하는 리스트 0 및 리스트 1의 참조 픽처들을 나타내는 참조 인덱스들과 참조 블록들 및 PU 사이의 공간적 변위들을 나타내는 모션 벡터들을 생성할 수도 있다. 모션 추정 유닛 (122) 은 PU의 참조 인덱스들 및 모션 벡터들을 PU의 모션 정보로서 출력할 수도 있다. 모션 보상 유닛 (124) 은 PU의 모션 정보에 의해 표시된 참조 블록들에 기초하여 PU의 예측된 비디오 블록들을 생성할 수도 있다.
몇몇 경우들에서, 모션 추정 유닛 (122) 은 PU에 대한 모션 정보의 전체 세트를 엔트로피 인코딩 유닛 (116) 으로 출력하지 않는다. 오히려, 모션 추정 유닛 (122) 은 다른 PU의 모션 정보에 관련해서 PU의 모션 정보를 시그널링할 수도 있다. 예를 들어, 모션 추정 유닛 (122) 은 PU의 모션 정보가 이웃 PU의 모션 정보에 충분히 유사하다고 결정할 수도 있다. 이 예에서, 모션 추정 유닛 (122) 은, PU가 이웃 PU와 동일한 모션 정보를 갖는다는 것을 비디오 디코더 (30) 에게 나타내는 값을, PU와 연관된 신택스 구조에서, 나타낼 수도 있다. 다른 예에서, 모션 추정 유닛 (122) 은, PU와 연관된 CU에 신택스 구조에서, 이웃 PU와 모션 벡터 차이 (MVD) 를 식별할 수도 있다. 모션 벡터 차이는 PU의 모션 벡터와 표시된 이웃 PU의 모션 벡터 사이의 차이를 나타낸다. 비디오 디코더 (30) 는 표시된 PU의 모션 벡터 및 모션 벡터 차이를 PU의 모션 벡터를 결정하는데 사용할 수도 있다. 제 1 PU의 모션 정보를 제 2 PU의 모션 정보를 시그널링할 경우에 참조함으로써, 비디오 인코더 (20) 는 더 적은 비트들을 사용하여 제 2 PU의 모션 정보를 시그널링할 수도 있다.
도 4를 참조하여 아래에서 더 논의되는 바와 같이, 예측 프로세싱 유닛 (100) 은 도 4에 예시된 방법들을 수행함으로써 PU (또는 임의의 다른 RL 및/또는 EL 블록들 또는 비디오 단위들) 를 코딩 (예컨대, 인코딩 또는 디코딩) 하도록 구성될 수도 있다. 예를 들어, 인터 예측 유닛 (121) (예컨대, 모션 추정 유닛 (122) 및/또는 모션 보상 유닛 (124) 을 통함), 인트라 예측 유닛 (126), 또는 계층간 예측 유닛 (128) 은 도 4에 예시된 방법들을 함께 또는 따로따로 수행하도록 구성될 수도 있다.
CU에 대해 인코딩 동작을 수행하는 부분으로서, 인트라 예측 유닛 (126) 은 CU의 PU들에 대해 인트라 예측을 수행할 수도 있다. 인트라 예측은 공간적 압축을 제공할 수도 있다. 인트라 예측 유닛 (126) 이 PU에 대해 인트라 예측을 수행하는 경우, 인트라 예측 유닛 (126) 은 PU에 대한 예측 데이터를 동일한 픽처의 다른 PU들의 디코딩된 샘플 샘플들에 기초하여 생성할 수도 있다. PU에 대한 예측 데이터는 예측된 비디오 블록 및 다양한 신택스 엘리먼트들을 포함할 수도 있다. 인트라 예측 유닛 (126) 은 I 슬라이스들, P 슬라이스들, 및 B 슬라이스들에서의 PU들에 대해 인트라 예측을 수행할 수도 있다.
PU에 대해 인트라 예측을 수행하기 위해, 인트라 예측 유닛 (126) 은 PU에 대한 예측 데이터의 다수의 세트들을 생성하기 위해 다수의 인트라 예측 모드들을 사용할 수도 있다. 인트라 예측 유닛 (126) 이 PU에 대한 예측 데이터의 세트를 생성하기 위해 인트라 예측 모드를 사용하는 경우, 인트라 예측 유닛 (126) 은 이웃 PU들의 비디오 블록들로부터의 샘플들을 인트라 예측 모드와 연관된 방향 및/또는 기울기에서 PU의 비디오 블록을 가로질러 확장할 수도 있다. PU들, CU들, 및 트리블록들에 대해 좌측에서 우측으로, 상단에서 하단으로의 인코딩 순서를 가정하면, 이웃 PU들은 PU의 상측, 우상측, 좌상측, 또는 좌측에 있을 수도 있다. 인트라 예측 유닛 (126) 은 다양한 수의 인트라 예측 모드들, 예컨대, 33 개의 방향성 인트라 예측 모드들을, PU의 사이즈에 의존하여 사용할 수도 있다.
예측 프로세싱 유닛 (100) 은 PU에 대한 예측 데이터를 PU에 대한 모션 보상 유닛 (124) 에 의해 생성된 예측 데이터 또는 PU에 대한 인트라 예측 유닛 (126) 에 의해 생성된 예측 데이터 중에서 선택할 수도 있다. 몇몇 예들에서, 예측 프로세싱 유닛 (100) 은 예측 데이터의 세트들의 레이트/왜곡 메트릭들에 기초하여 PU에 대한 예측 데이터를 선택한다.
예측 프로세싱 유닛 (100) 이 인트라 예측 유닛 (126) 에 의해 생성된 예측 데이터를 선택하면, 예측 프로세싱 유닛 (100) 은 PU들에 대한 예측 데이터를 생성하는데 사용했던 인트라 예측 모드, 예컨대, 선택된 인트라 예측 모드를 시그널링할 수도 있다. 예측 프로세싱 유닛 (100) 은 선택된 인트라 예측 모드를 다양한 방법들로 시그널링할 수도 있다. 예를 들어, 선택된 인트라 예측 모드가 이웃 PU의 인트라 예측 모드와 동일할 가능성이 있을 수도 있다. 다르게 말하면, 이웃 PU의 인트라 예측 모드는 현재 PU에 대한 가장 가능한 모드일 수도 있다. 따라서, 예측 프로세싱 유닛 (100) 은 선택된 인트라 예측 모드가 이웃 PU의 인트라 예측 모드와 동일하다는 것을 나타내는 신택스 엘리먼트를 생성할 수도 있다.
위에서 논의된 바와 같이, 비디오 인코더 (20) 는 계층간 예측 유닛 (128) 을 포함할 수도 있다. 계층간 예측 유닛 (128) 은 스케일러블 비디오 코딩에서 이용 가능한 하나 이상의 상이한 계층들 (예컨대, BL 또는 RL) 을 사용하여 현재 블록 (예컨대, EL에서의 현재 블록) 을 예측하도록 구성된다. 이러한 예측은 계층간 예측이라고 지칭될 수도 있다. 계층간 예측 유닛 (128) 은 층간 리던던시를 줄이는 예측 방법들을 이용함으로써, 코딩 효율을 개선하고 계산 자원 요건들을 감소시킬 수도 있다. 계층간 예측의 몇몇 예들이 층간 인트라 예측, 층간 모션 예측, 및 층간 잔차 예측을 포함한다. 층간 인트라 예측은 EL에서 현재 블록을 예측하기 위해 BL에서의 병치된 블록들의 복원물을 사용한다. 층간 모션 예측은 EL에서 모션을 예측하기 위해 BL의 모션 정보를 사용한다. 층간 잔차 예측은 EL의 잔차를 예측하기 위해 BL의 잔차를 사용한다. 계층간 예측 체계들의 각각은 아래에서 더 상세히 논의된다.
예측 프로세싱 유닛 (100) 이 CU의 PU들에 대한 예측 데이터를 선택한 후, 잔차 생성 유닛 (102) 은 CU의 비디오 블록으로부터 CU의 PU들의 예측된 비디오 블록들을 감산함으로써 (예컨대, 마이너스 기호에 의해 나타내어짐) CU에 대한 잔차 데이터를 생성할 수도 있다. CU의 잔차 데이터는 CU의 비디오 블록에서의 샘플들의 상이한 샘플 성분들에 대응하는 2D 잔차 비디오 블록들을 포함할 수도 있다. 예를 들어, 잔차 데이터는 CU의 PU들의 예측된 비디오 블록들에서의 샘플들의 휘도 성분들 및 CU의 원래의 비디오 블록에서의 샘플들의 휘도 성분들 사이의 차이들에 대응하는 잔차 비디오 블록을 포함할 수도 있다. 덧붙여서, CU의 잔차 데이터는 CU의 PU들의 예측된 비디오 블록들에서의 샘플들의 색차 성분들 및 CU의 원래의 비디오 블록에서의 샘플들의 색차 성분들 사이의 차이들에 대응하는 잔차 비디오 블록들을 포함할 수도 있다.
예측 프로세싱 유닛 (100) 은 CU의 잔차 비디오 블록들을 서브 블록들로 구획화하기 위해 쿼드트리 구획화를 수행할 수도 있다. 각각의 비분할 잔차 비디오 블록은 CU의 상이한 TU와 연관될 수도 있다. CU의 TU들과 연관된 잔차 비디오 블록들의 사이즈들 및 포지션들은 그 CU의 PU들과 연관된 비디오 블록들의 사이즈들 및 포지션들에 기초할 수도 있거나 또는 기초하지 않을 수도 있다. "잔차 쿼드 트리" (residual quad tree, RQT) 로서 알려진 쿼드트리 구조가 잔차 비디오 블록들의 각각과 연관된 노드들을 포함할 수도 있다. CU의 TU들은 RQT의 리프 노드들에 대응할 수도 있다.
변환 프로세싱 유닛 (104) 은 하나 이상의 변환들을 TU와 연관된 잔차 비디오 블록에 적용하는 것에 의해 CU의 각각의 TU에 대한 하나 이상의 변환 계수 블록들을 생성할 수도 있다. 변환 계수 블록들의 각각은 변환 계수들의 2D 매트릭스일 수도 있다. 변환 프로세싱 유닛 (104) 은 다양한 변환들을 TU와 연관된 잔차 비디오 블록에 적용할 수도 있다. 예를 들어, 변환 프로세싱 유닛 (104) 은 이산 코사인 변환 (discrete cosine transform, DCT), 방향성 변환, 또는 개념적으로 유사한 변환을 TU와 연관된 잔차 비디오 블록에 적용할 수도 있다.
변환 프로세싱 유닛 (104) 이 TU와 연관된 변환 계수 블록을 생성한 후, 양자화 유닛 (106) 은 변환 계수 블록에서의 변환 계수들을 양자화할 수도 있다. 양자화 유닛 (106) 은 CU와 연관된 QP 값에 기초하여 CU의 TU와 연관된 변환 계수 블록을 양자화할 수도 있다.
비디오 인코더 (20) 는 QP 값과 CU를 다양한 방법들로 연관시킬 수도 있다. 예를 들어, 비디오 인코더 (20) 는 CU와 연관된 트리블록에 대해 레이트-왜곡 분석을 수행할 수도 있다. 레이트-왜곡 분석에서, 비디오 인코더 (20) 는 트리블록에 대해 인코딩 동작을 여러 번 수행하는 것에 의해 트리블록의 다수의 코딩된 표현들을 생성할 수도 있다. 비디오 인코더 (20) 는 비디오 인코더 (20) 가 트리블록의 상이한 인코딩된 표현들을 생성하는 경우에 상이한 QP 값들과 CU를 연관시킬 수도 있다. 비디오 인코더 (20) 는 주어진 QP 값이 최저 비트레이트 및 왜곡 메트릭을 갖는 트리블록의 코딩된 표현에서의 CU와 연관되는 경우에 주어진 QP 값이 그 CU와 연관된다는 것을 시그널링할 수도 있다.
역 양자화 유닛 (108) 과 역 변환 유닛 (110) 은 역 양자화 및 역 변환들을 변환 계수 블록에 각각 적용하여, 변환 계수 블록으로부터 잔차 비디오 블록을 복원할 수도 있다. 복원 유닛 (112) 은 TU와 연관된 복원된 비디오 블록을 생성하기 위해 예측 프로세싱 유닛 (100) 에 의해 생성된 하나 이상의 예측된 비디오 블록들로부터의 대응 샘플들에 복원된 잔차 비디오 블록을 가산할 수도 있다. CU의 각각의 TU에 대한 비디오 블록들을 이런 식으로 복원함으로써, 비디오 인코더 (20) 는 CU의 비디오 블록을 복원할 수도 있다.
복원 유닛 (112) 이 CU의 비디오 블록을 복원한 후, 필터 유닛 (113) 은 CU와 연관된 비디오 블록에서 블록화 아티팩트들을 감소시키기 위해 디블록킹 (deblocking) 동작을 수행할 수도 있다. 하나 이상의 디블록킹 동작을 수행한 후, 필터 유닛 (113) 은 CU의 복원된 비디오 블록을 디코딩된 픽처 버퍼 (114) 에 저장할 수도 있다. 모션 추정 유닛 (122) 과 모션 보상 유닛 (124) 은 후속 픽처들의 PU들에 대해 인터 예측을 수행하기 위해 복원된 비디오 블록을 포함하는 참조 픽처를 사용할 수도 있다. 덧붙여서, 인트라 예측 유닛 (126) 은 CU와 동일한 픽처에서의 다른 PU들에 대해 인트라 예측을 수행하기 위해 디코딩된 픽처 버퍼 (114) 에서의 복원된 비디오 블록들을 사용할 수도 있다.
엔트로피 인코딩 유닛 (116) 은 비디오 인코더 (20) 의 다른 기능성 컴포넌트들로부터 데이터를 수신할 수도 있다. 예를 들어, 엔트로피 인코딩 유닛 (116) 은 양자화 유닛 (106) 으로부터 변환 계수 블록들을 수신할 수도 있고 예측 프로세싱 유닛 (100) 으로부터 신택스 엘리먼트들을 수신할 수도 있다. 엔트로피 인코딩 유닛 (116) 이 그 데이터를 수신하는 경우, 엔트로피 인코딩 유닛 (116) 은 엔트로피 인코딩된 데이터를 생성하기 위해 하나 이상의 엔트로피 인코딩 동작들을 수행할 수도 있다. 예를 들어, 비디오 인코더 (20) 는 그 데이터에 대해 CAVLC 동작, CABAC 동작, 가변 대 가변 (variable-to-variable; V2V) 길이 코딩 동작, 신택스 기반 콘텍스트 적응 이진 산술 코딩 (syntax-based context-adaptive binary arithmetic coding, SBAC) 동작, 확률 간격 구획화 엔트로피 (PIPE) 코딩 동작, 또는 다른 유형의 엔트로피 인코딩 동작을 수행할 수도 있다. 엔트로피 인코딩 유닛 (116) 은 엔트로피 인코딩된 데이터를 포함하는 비트스트림을 출력할 수도 있다.
데이터에 대해 엔트로피 인코딩 동작을 수행하는 부분으로서, 엔트로피 인코딩 유닛 (116) 은 콘텍스트 모델을 선택할 수도 있다. 엔트로피 인코딩 유닛 (116) 이 CABAC 동작을 수행하고 있다면, 콘텍스트 모델은 특정 값들을 갖는 특정 빈들의 확률들의 추정치들을 나타낼 수도 있다. CABAC의 맥락에서, "빈 (bin)"이란 용어는 신택스 엘리먼트의 2진화된 (binarized) 버전의 비트를 지칭하는데 사용된다.
다중 계층 비디오 인코더
도 2b는 본 개시물에서 설명되는 양태들에 따라 기법들을 구현할 수도 있는 다중 계층 비디오 인코더 (23) (또한 간단히 비디오 인코더 (23) 라고 지칭됨) 의 일 예를 도시하는 블록도이다. 비디오 인코더 (23) 는 다중 계층 비디오 프레임들을, 이를테면 SHVC 및 멀티뷰 코딩을 위해, 프로세싱하도록 구성될 수도 있다. 게다가, 비디오 인코더 (23) 는 본 개시물의 기법들 중 임의의 것 또는 모두를 수행하도록 구성될 수도 있다.
비디오 인코더 (23) 는 비디오 인코더 (20A) 와 비디오 인코더 (20B) 를 구비하는데, 그들의 각각은 비디오 인코더 (20) 로서 구성될 수도 있고 비디오 인코더 (20) 에 관해 위에서 설명된 기능들을 수행할 수도 있다. 게다가, 참조 번호들의 재사용에 의해 나타낸 바와 같이, 비디오 인코더들 (20A 및 20B) 은 비디오 인코더 (20) 로서 시스템들과 서브시스템들의 적어도 일부를 포함할 수도 있다. 비록 비디오 인코더 (23) 가 두 개의 비디오 인코더들 (20A 및 20B) 을 구비한 것으로 예시되지만, 비디오 인코더 (23) 는 그와 같이 제한되지 않고 임의의 수의 비디오 인코더 (20) 계층들을 포함할 수도 있다. 몇몇 실시형태들에서, 비디오 인코더 (23) 는 액세스 단위에서의 각각의 픽처 또는 프레임을 위해 비디오 인코더 (20) 를 포함할 수도 있다. 예를 들어, 다섯 개의 픽처들을 포함하는 액세스 단위가 다섯 개의 인코더 계층들을 구비한 비디오 인코더에 의해 프로세싱 또는 인코딩될 수도 있다. 몇몇 실시형태들에서, 비디오 인코더 (23) 는 액세스 단위에 프레임들보다 더 많은 인코더 계층들을 포함시킬 수도 있다. 이러한 몇몇 경우들에서, 비디오 인코더 계층들의 일부는 몇몇 액세스 단위들을 프로세싱할 경우 비활성이 될 수도 있다.
비디오 인코더들 (20A 및 20B) 에 더하여, 비디오 인코더 (23) 는 리샘플링 유닛 (90) 을 포함할 수도 있다. 리샘플링 유닛 (90) 은, 몇몇 경우들에서, 예를 들어, EL을 생성하기 위해 수신된 비디오 프레임의 BL을 업샘플링할 수도 있다. 리샘플링 유닛 (90) 은 다른 정보가 아니라 프레임의 수신된 BL과 연관되는 특정 정보를 업샘플링할 수도 있다. 예를 들어, 리샘플링 유닛 (90) 은 BL의 공간적 사이즈 또는 수의 화소들을 업샘플링할 수도 있지만, 그 수의 슬라이스들 또는 픽처 순서 카운트는 일정하게 유지할 수도 있다. 몇몇 경우들에서, 리샘플링 유닛 (90) 은 수신된 비디오를 프로세싱하지 않을 수도 있고 및/또는 옵션적일 수도 있다. 예를 들어, 몇몇 경우들에서, 예측 프로세싱 유닛 (100) 은 업샘플링을 수행할 수도 있다. 몇몇 실시형태들에서, 리샘플링 유닛 (90) 은 슬라이스 경계 규칙들 및/또는 래스터 스캔 규칙들의 세트를 준수하도록 계층을 업샘플링하고 하나 이상의 슬라이스들을 재편성, 재정의, 수정, 또는 조정하도록 구성된다. 비록 BL, 또는 액세스 단위에서의 하위 계층을 업샘플링하는 것으로서 기본적으로 설명되지만, 몇몇 경우들에서, 리샘플링 유닛 (90) 은 계층을 다운샘플링할 수도 있다. 예를 들어, 비디오 대역폭의 스트리밍이 감소되는 동안이라면, 프레임이 업샘플링되는 대신 다운샘플링될 수도 있다.
리샘플링 유닛 (90) 은 하위 계층 인코더 (예컨대, 비디오 인코더 (20A)) 의 디코딩된 픽처 버퍼 (114) 로부터 픽처 또는 프레임 (또는 픽처와 연관된 픽처 정보) 을 수신하도록 그리고 그 픽처 (또는 수신된 픽처 정보) 을 업샘플링하도록 구성될 수도 있다. 그 다음에, 이 업샘플링된 픽처는 하위 계층 인코더와 동일한 액세스 단위로 픽처를 인코딩하도록 구성된 상위 계층 인코더 (예컨대, 비디오 인코더 (20B)) 의 예측 프로세싱 유닛 (100) 에 제공될 수도 있다. 몇몇 경우들에서, 상위 계층 인코더는 하위 계층 인코더로부터 한 계층 떨어져 있다. 다른 경우들에서, 도 2b의 계층 0 비디오 인코더와 계층 1 인코더 간에는 하나 이상의 상위 계층 인코더들이 있을 수도 있다.
몇몇 경우들에서, 리샘플링 유닛 (90) 은 생략되거나 또는 우회될 수도 있다. 이러한 경우들에서, 비디오 인코더 (20A) 의 디코딩된 픽처 버퍼 (114) 로부터의 픽처는 비디오 인코더 (20B) 의 예측 프로세싱 유닛 (100) 에 직접적으로, 또는 적어도 리샘플링 유닛 (90) 에 제공되는 일 없이, 제공될 수도 있다. 예를 들어, 비디오 인코더 (20B) 에 제공된 비디오 데이터와 비디오 인코더 (20A) 의 디코딩된 픽처 버퍼 (114) 로부터의 참조 픽처가 동일한 사이즈 또는 해상도이면, 참조 픽처는 어떠한 리샘플링 없이 비디오 인코더 (20B) 로 제공될 수도 있다.
몇몇 실시형태들에서, 비디오 인코더 (23) 는 하위 계층 인코더에 제공될 비디오 데이터를 그 비디오 데이터가 비디오 인코더 (20A) 에 제공되기 전에 다운샘플링 유닛 (94) 을 사용하여 다운샘플링한다. 대안으로, 다운샘플링 유닛 (94) 은 비디오 데이터를 업샘플링 또는 다운샘플링 할 수 있는 리샘플링 유닛 (90) 일 수도 있다. 또 다른 실시형태들에서, 다운샘플링 유닛 (94) 은 생략될 수도 있다.
도 2b에 예시된 바와 같이, 비디오 인코더 (23) 는 멀티플렉서 (98), 또는 mux를 더 포함할 수도 있다. mux (98) 는 비디오 인코더 (23) 로부터의 결합된 비트 스트림을 출력할 수 있다. 결합된 비트스트림은 비디오 인코더들 (20A 및 20B) 의 각각으로부터 비트스트림을 취하고 주어진 시간에 어떤 비트스트림이 출력될지를 교번시킴으로써 생성될 수도 있다. 몇몇 경우들에서 두 개 (또는 두 개를 초과하는 비디오 인코더 계층들에서는 그 이상) 의 비트스트림들이 한 번에 한 비트씩 교번될 수도 있지만, 많은 경우들에서 비트스트림들은 다르게 결합된다. 예를 들어, 출력 비트스트림은 한 번에 한 블록씩 선택된 비트스트림을 교번시킴으로써 생성될 수도 있다. 다른 예에서, 출력 비트스트림은 비디오 인코더들 (20A 및 20B) 의 각각으로부터 1 아닌 수 : 1의 비율의 블록들을 출력함으로써 생성될 수도 있다. 예를 들면, 비디오 인코더 (20A) 로부터 출력되는 각각의 블록에 대해 두 개의 블록들이 비디오 인코더 (20B) 로부터 출력될 수도 있다. 몇몇 실시형태들에서, mux (98) 로부터의 출력 스트림은 미리 프로그래밍될 수도 있다. 다른 실시형태들에서, mux (98) 는 비디오 인코더 (23) 외부의 시스템으로부터, 이를테면 소스 디바이스 (12) 를 포함하는 소스 디바이스 상의 프로세서로부터 수신된 제어 신호에 기초하여 비디오 인코더들 (20A, 20B) 로부터의 비트스트림들을 결합할 수도 있다. 제어 신호는 비디오 소스 (18) 로부터의 비디오의 해상도 또는 비트레이트에 기초하여, 링크 (16) 의 대역폭에 기초하여, 사용자와 연관된 가입 (예컨대, 유로 가입 대 무료 가입) 에 기초하여, 또는 비디오 인코더 (23) 로부터의 원하는 해상도 출력을 결정하기 위한 임의의 다른 팩터에 기초하여 생성될 수도 있다.
비디오 디코더
도 3a는 본 개시물에서 설명되는 양태들에 따라 기법들을 구현할 수도 있는 비디오 디코더 (30) 의 일 예를 도시하는 블록도이다. 비디오 디코더 (30) 는 비디오 프레임의 단일 계층을, 이를테면 HEVC에 대해, 프로세싱하도록 구성될 수도 있다. 게다가, 비디오 디코더 (30) 는 본 개시물의 기법들 중 임의의 것 또는 모두를 수행하도록 구성될 수도 있다. 하나의 예로서, 모션 보상 유닛 (162) 그리고/또는 인트라 예측 유닛 (164) 은 본 개시물에서 설명되는 기법들 중 임의의 것 또는 모두를 수행하도록 구성될 수도 있다. 하나의 실시형태에서, 비디오 디코더 (30) 는 본 개시물에서 설명된 기법들 중 임의의 것 또는 모두를 수행하도록 구성되는 계층간 예측 유닛 (166) 을 옵션으로 포함할 수도 있다. 다른 실시형태들에서, 계층간 예측은 예측 프로세싱 유닛 (152) (예컨대, 모션 보상 유닛 (162) 및/또는 인트라 예측 유닛 (164)) 에 의해 수행될 수 있으며, 이 경우 계층간 예측 유닛 (166) 은 생략될 수도 있다. 그러나, 본 개시물의 양태들은 그렇게 제한되지 않는다. 몇몇 예들에서, 본 개시물에서 설명되는 기법들은 비디오 디코더 (30) 의 다양한 컴포넌트들 간에 공유될 수도 있다. 몇몇 예들에서, 부가하여 또는 대신에, 프로세서 (미도시) 가 본 개시물에서 설명되는 기법들 중 임의의 것 또는 모두를 수행하도록 구성될 수도 있다.
설명의 목적으로, 본 개시물은 HEVC 코딩의 맥락에서 비디오 디코더 (30) 를 설명한다. 그러나, 본 개시물의 기법들은 다른 코딩 표준들 또는 방법들에 적용 가능할 수도 있다. 도 3a에 묘사된 예는 단일 계층 코덱을 위한 것이다. 그러나, 도 3b에 관해 더 상세히 설명될 바와 같이, 비디오 디코더 (30) 의 일부 또는 전부는 다중 계층 코덱의 프로세싱을 위해 중복될 수도 있다.
도 3a의 예에서, 비디오 디코더 (30) 는 복수의 기능성 컴포넌트들을 구비한다. 비디오 디코더 (30) 의 기능성 컴포넌트들은 엔트로피 디코딩 유닛 (150), 예측 프로세싱 유닛 (152), 역 양자화 유닛 (154), 역 변환 유닛 (156), 복원 유닛 (158), 필터 유닛 (159), 및 디코딩된 픽처 버퍼 (160) 를 포함한다. 예측 프로세싱 유닛 (152) 은 모션 보상 유닛 (162), 인트라 예측 유닛 (164), 및 계층간 예측 유닛 (166) 을 구비한다. 몇몇 예들에서, 비디오 디코더 (30) 는 도 2a의 비디오 인코더 (20) 에 관해 설명된 인코딩 과정 (pass) 에 일반적으로 역인 디코딩 과정을 수행할 수도 있다. 다른 예들에서, 비디오 디코더 (30) 는 더 많거나, 더 적거나, 또는 상이한 기능성 컴포넌트들을 포함할 수도 있다.
비디오 디코더 (30) 는 인코딩된 비디오 데이터를 포함하는 비트스트림을 수신할 수도 있다. 그 비트스트림은 복수의 신택스 엘리먼트들을 포함할 수도 있다. 비디오 디코더 (30) 가 비트스트림을 수신하는 경우, 엔트로피 디코딩 유닛 (150) 은 비트스트림에 대해 파싱 동작을 수행할 수도 있다. 비트스트림에 대해 파싱 동작을 수행한 결과로서, 엔트로피 디코딩 유닛 (150) 은 비트스트림으로부터 신택스 엘리먼트들을 추출할 수도 있다. 파싱 동작을 수행하는 부분으로서, 엔트로피 디코딩 유닛 (150) 은 비트스트림에서의 엔트로피 인코딩된 신택스 엘리먼트들을 엔트로피 디코딩할 수도 있다. 예측 프로세싱 유닛 (152), 역 양자화 유닛 (154), 역 변환 유닛 (156), 복원 유닛 (158), 및 필터 유닛 (159) 은 비트스트림으로부터 추출된 신택스 엘리먼트들에 기초하여 디코딩된 비디오 데이터를 생성하는 복원 동작을 수행할 수도 있다.
위에서 논의된 바와 같이, 비트스트림은 일련의 NAL 단위들을 포함할 수도 있다. 비트스트림의 NAL 단위들은 비디오 파라미터 세트 NAL 단위들, 시퀀스 파라미터 세트 NAL 단위들, 픽처 파라미터 세트 NAL 단위들, SEI NAL 단위들 등을 포함할 수도 있다. 비트스트림에 대해 파싱 동작을 수행하는 부분으로서, 엔트로피 디코딩 유닛 (150) 은 시퀀스 파라미터 세트 NAL 단위들로부터의 시퀀스 파라미터 세트들, 픽처 파라미터 세트 NAL 단위들로부터의 픽처 파라미터 세트들, SEI NAL 단위들로부터의 SEI 데이터 등을 추출하고 엔트로피 디코딩하는 파싱 동작들을 수행할 수도 있다.
덧붙여서, 비트스트림의 NAL 단위들은 코딩된 슬라이스 NAL 단위들을 포함할 수도 있다. 비트스트림에 대해 파싱 동작을 수행하는 부분으로서, 엔트로피 디코딩 유닛 (150) 은 코딩된 슬라이스 NAL 단위들로부터 코딩된 슬라이스들을 추출하고 엔트로피 디코딩하는 파싱 동작들을 수행할 수도 있다. 코딩된 슬라이스들의 각각은 슬라이스 헤더 및 슬라이스 데이터를 포함할 수도 있다. 슬라이스 헤더는 슬라이스에 관계된 신택스 엘리먼트들을 포함할 수도 있다. 슬라이스 헤더에서의 신택스 엘리먼트들은 슬라이스를 포함하는 픽처와 연관된 픽처 파라미터 세트를 식별하는 신택스 엘리먼트를 포함할 수도 있다. 엔트로피 디코딩 유닛 (150) 은 슬라이스 헤더를 복구하기 위해 코딩된 슬라이스 헤더에서의 신택스 엘리먼트들에 대해 엔트로피 디코딩 동작들, 이를테면 CABAC 디코딩 동작을 수행할 수도 있다.
코딩된 슬라이스 NAL 단위들로부터 슬라이스 데이터를 추출하는 부분으로서, 엔트로피 디코딩 유닛 (150) 은 슬라이스 데이터에서의 코딩된 CU들로부터 신택스 엘리먼트들을 추출하는 파싱 동작들을 수행할 수도 있다. 추출된 신택스 엘리먼트들은 변환 계수 블록들과 연관된 신택스 엘리먼트들을 포함할 수도 있다. 엔트로피 디코딩 유닛 (150) 은 그 다음에 신택스 엘리먼트들의 일부에 대해 CABAC 디코딩 동작들을 수행할 수도 있다.
엔트로피 디코딩 유닛 (150) 이 비구획화된 CU에 대해 파싱 동작을 수행한 후, 비디오 디코더 (30) 는 비구획화된 CU에 대해 복원 동작을 수행할 수도 있다. 비구획화된 CU에 대해 복원 동작을 수행하기 위해, 비디오 디코더 (30) 는 CU의 각각의 TU에 대해 복원 동작을 수행할 수도 있다. CU의 각각의 TU에 대한 복원 동작을 수행함으로써, 비디오 디코더 (30) 는 CU와 연관된 잔차 비디오 블록을 복원할 수도 있다.
TU에 대해 복원 동작을 수행하는 부분으로서, 역 양자화 유닛 (154) 은 TU와 연관된 변환 계수 블록을 역 양자화, 예컨대, 탈양자화 (de-quantization) 할 수도 있다. 역 양자화 유닛 (154) 은 HEVC에 대해 제안된 또는 H.264 디코딩 표준에 의해 정의된 역 양자화 프로세스들에 유사한 방식으로 변환 계수 블록을 역 양자화할 수도 있다. 역 양자화 유닛 (154) 은 변환 계수 블록의 CU에 대해 비디오 인코더 (20) 에 의해 계산된 양자화 파라미터 (QP) 를 사용하여 양자화 정도와, 마찬가지로, 적용할 역 양자화 유닛 (154) 을 위한 역 양자화 정도를 결정할 수도 있다.
역 양자화 유닛 (154) 이 변환 계수 블록을 역 양자화한 후, 역 변환 유닛 (156) 은 변환 계수 블록과 연관된 TU에 대한 잔차 비디오 블록을 생성할 수도 있다. 역 변환 유닛 (156) 은 TU에 대한 잔차 비디오 블록을 생성하기 위하여 변환 계수 블록에 역 변환을 적용할 수도 있다. 예를 들어, 역 변환 유닛 (156) 은 역 DCT, 역 정수 변환, 역 카루넨-뢰베 변환 (Karhunen-Loeve transform; KLT), 역 회전 변환, 역 방향성 변환, 또는 다른 역 변환을 변환 계수 블록에 적용할 수도 있다. 몇몇 예들에서, 역 변환 유닛 (156) 은 비디오 인코더 (20) 로부터의 시그널링에 기초하여 변환 계수 블록에 적용할 역 변환을 결정할 수도 있다. 이러한 예들에서, 역 변환 유닛 (156) 은 변환 계수 블록과 연관된 트리블록에 대한 쿼드트리의 루트 노드에서의 시그널링된 변환에 기초하여 역 변환을 결정할 수도 있다. 다른 예들에서, 역 변환 유닛 (156) 은 하나 이상의 코딩 특성, 이를테면 블록 사이즈, 코딩 모드 등으로부터 역 변환을 유추할 수도 있다. 몇몇 예들에서, 역 변환 유닛 (156) 은 캐스케이드식 (cascaded) 역 변환을 적용할 수도 있다.
몇몇 예들에서, 모션 보상 유닛 (162) 은 보간 필터들에 기초하여 보간을 수행하는 것에 의해 PU의 예측된 비디오 블록을 리파인 (refine) 할 수도 있다. 서브-샘플 정밀도를 갖는 모션 보상을 위해 사용될 보간 필터들에 대한 식별자들이 신택스 엘리먼트들에 포함될 수도 있다. 모션 보상 유닛 (162) 은 PU의 예측된 비디오 블록의 생성 동안에 비디오 인코더 (20) 에 의해 사용된 동일한 보간 필터들을 사용하여 참조 블록의 부 정수 샘플들에 대한 보간된 값들을 계산할 수도 있다. 모션 보상 유닛 (162) 은 비디오 인코더 (20) 에 의해 사용된 보간 필터들을 수신된 신택스 정보에 따라 결정하고 그 보간 필터들을 사용하여 예측된 비디오 블록을 생성할 수도 있다.
도 4를 참조하여 아래에서 더 논의되는 바와 같이, 예측 프로세싱 유닛 (152) 은 도 4에 예시된 방법들을 수행함으로써 PU (또는 임의의 다른 향상 RL 및/또는 EL 블록들 또는 비디오 단위들) 를 코딩 (예컨대, 인코딩 또는 디코딩) 할 수도 있다. 예를 들어, 모션 보상 유닛 (162), 인트라 예측 유닛 (164), 또는 계층간 예측 유닛 (166) 은 도 4에 예시된 방법들을 함께 또는 따로따로 수행하도록 구성될 수도 있다.
PU가 인트라 예측을 사용하여 인코딩되면, 인트라 예측 유닛 (164) 은 PU에 대한 예측된 비디오 블록을 생성하기 위해 인트라 예측을 수행할 수도 있다. 예를 들어, 인트라 예측 유닛 (164) 은 비트스트림에서의 신택스 엘리먼트들에 기초하여 PU에 대한 인트라 예측 모드를 결정할 수도 있다. 비트스트림은 인트라 예측 유닛 (164) 이 PU의 인트라 예측 모드를 결정하기 위해 사용할 수도 있는 신택스 엘리먼트들을 포함할 수도 있다.
몇몇 경우들에서, 신택스 엘리먼트들은 인트라 예측 유닛 (164) 이 현재 PU의 인트라 예측 모드를 결정하기 위해 다른 PU의 인트라 예측 모드를 사용한다는 것을 나타낼 수도 있다. 예를 들어, 현재 PU의 인트라 예측 모드가 이웃 PU의 인트라 예측 모드와 동일할 가능성이 있을 수도 있다. 다르게 말하면, 이웃 PU의 인트라 예측 모드는 현재 PU에 대한 가장 가능한 모드일 수도 있다. 그런고로, 이 예에서, 비트스트림은 PU의 인트라 예측 모드가 이웃 PU의 인트라 예측 모드와 동일하다는 것을 나타내는 작은 신택스 엘리먼트를 포함할 수도 있다. 인트라 예측 유닛 (164) 은 그 다음에 공간적으로 이웃하는 PU들의 비디오 블록들에 기초하여 PU에 대한 예측 데이터 (예컨대, 예측된 샘플들) 를 생성하기 위해 인트라 예측 모드를 사용할 수도 있다.
위에서 논의된 바와 같이, 비디오 디코더 (30) 는 계층간 예측 유닛 (166) 을 또한 포함할 수도 있다. 계층간 예측 유닛 (166) 은 스케일러블 비디오 코딩에서 이용 가능한 하나 이상의 상이한 계층들 (예컨대, BL 또는 RL) 을 사용하여 현재 블록 (예컨대, EL에서의 현재 블록) 을 예측하도록 구성된다. 이러한 예측은 계층간 예측이라고 지칭될 수도 있다. 계층간 예측 유닛 (166) 은 층간 리던던시를 줄이는 예측 방법들을 이용함으로써, 코딩 효율을 개선하고 계산 자원 요건들을 감소시킬 수도 있다. 계층간 예측의 몇몇 예들이 층간 인트라 예측, 층간 모션 예측, 및 층간 잔차 예측을 포함한다. 층간 인트라 예측은 EL에서 현재 블록을 예측하기 위해 BL에서의 병치된 블록들의 복원물을 사용한다. 층간 모션 예측은 EL에서 모션을 예측하기 위해 BL의 모션 정보를 사용한다. 층간 잔차 예측은 EL의 잔차를 예측하기 위해 BL의 잔차를 사용한다. 계층간 예측 체계들의 각각은 아래에서 더 상세히 논의된다.
복원 유닛 (158) 은 CU의 TU들과 연관된 잔차 비디오 블록들과 그 CU의 PU들의 예측된 비디오 블록들, 예컨대, 인트라 예측 데이터 또는 인터 예측 데이터 중 어느 하나를, 적용 가능한 것으로서 사용하여, CU의 비디오 블록을 복원할 수도 있다. 따라서, 비디오 디코더 (30) 는 비트스트림에서의 신택스 엘리먼트들에 기초하여 예측된 비디오 블록 및 잔차 비디오 블록을 생성할 수도 있고 예측된 비디오 블록 및 잔차 비디오 블록에 기초하여 비디오 블록을 생성할 수도 있다.
복원 유닛 (158) 이 CU의 비디오 블록을 복원한 후, 필터 유닛 (159) 은 CU와 연관된 블록화 아티팩트들을 감소시키기 위해 디블록킹 동작을 수행할 수도 있다. CU와 연관된 블록화 아티팩트들을 감소시키기 위해 필터 유닛 (159) 이 디블록킹 동작들을 수행한 후, 비디오 디코더 (30) 는 CU의 비디오 블록을 디코딩된 픽처 버퍼 (160) 에 저장할 수도 있다. 디코딩된 픽처 버퍼 (160) 는 후속하는 모션 보상, 인트라 예측, 및 디스플레이 디바이스, 이를테면 도 1a 또는 도 1b의 디스플레이 디바이스 (32) 상의 프레젠테이션을 위해 참조 픽처들을 제공할 수도 있다. 예를 들면, 비디오 디코더 (30) 는, 디코딩된 픽처 버퍼 (160) 에서의 비디오 블록들에 기초하여, 다른 CU들의 PU들에 대해 인트라 예측 또는 인터 예측 동작들을 수행할 수도 있다.
다중 계층 디코더
도 3b는 본 개시물에서 설명되는 양태들에 따라 기법들을 구현할 수도 있는 다중 계층 비디오 디코더 (33) (또한 간단히 비디오 디코더 (33) 라고 지칭됨) 의 일 예를 도시하는 블록도이다. 비디오 디코더 (33) 는 다중 계층 비디오 프레임들을, 이를테면 SHVC 및 멀티뷰 코딩을 위해, 프로세싱하도록 구성될 수도 있다. 게다가, 비디오 디코더 (33) 는 본 개시물의 기법들 중 임의의 것 또는 모두를 수행하도록 구성될 수도 있다.
비디오 디코더 (33) 는 비디오 디코더 (30A) 와 비디오 디코더 (30B) 를 구비하는데, 그들의 각각은 비디오 디코더 (30) 로서 구성될 수도 있고 비디오 디코더 (30) 에 관해 위에서 설명된 기능들을 수행할 수도 있다. 게다가, 참조 번호들의 재사용에 의해 나타낸 바와 같이, 비디오 디코더들 (30A 및 30B) 은 비디오 디코더 (30) 로서 시스템들과 서브시스템들의 적어도 일부를 포함할 수도 있다. 비록 비디오 디코더 (33) 가 두 개의 비디오 디코더들 (30A 및 30B) 을 구비하는 것으로 예시되지만, 비디오 디코더 (33) 는 그와 같이 제한되지 않고 임의의 수의 비디오 디코더 (30) 계층들을 포함할 수도 있다. 몇몇 실시형태들에서, 비디오 디코더 (33) 는 액세스 단위에서의 각각의 픽처 또는 프레임을 위해 비디오 디코더 (30) 를 포함할 수도 있다. 예를 들어, 다섯 개의 픽처들을 포함하는 액세스 단위가 다섯 개의 디코더 계층들을 구비하는 비디오 디코더에 의해 프로세싱 또는 디코딩될 수도 있다. 몇몇 실시형태들에서, 비디오 디코더 (33) 는 액세스 단위에서 프레임들보다 더 많은 디코더 계층들을 포함할 수도 있다. 이러한 몇몇 경우들에서, 비디오 디코더 계층들의 일부는 몇몇 액세스 단위들을 프로세싱할 경우 비활성이 될 수도 있다.
비디오 디코더들 (30A 및 30B) 외에도, 비디오 디코더 (33) 는 업샘플링 유닛 (92) 을 구비할 수도 있다. 몇몇 실시형태들에서, 업샘플링 유닛 (92) 은 수신된 비디오 프레임의 BL을 업샘플링하여 프레임 또는 액세스 단위에 대한 참조 픽처 리스트에 추가될 향상된 계층을 생성할 수도 있다. 이 향상된 계층은 디코딩된 픽처 버퍼 (160) 에 저장될 수 있다. 몇몇 실시형태들에서, 업샘플링 유닛 (92) 은 도 2a의 리샘플링 유닛 (90) 에 관해 설명된 실시형태들의 일부 또는 전부를 포함할 수 있다. 몇몇 실시형태들에서, 업샘플링 유닛 (92) 은 슬라이스 경계 규칙들 및/또는 래스터 스캔 규칙들의 세트를 준수하도록 계층을 업샘플링하고 하나 이상의 슬라이스들을 재편성, 재정의, 수정, 또는 조정하도록 구성된다. 몇몇 경우들에서, 업샘플링 유닛 (92) 은 수신된 비디오 프레임의 계층을 업샘플링 및/또는 다운샘플링하도록 구성된 리샘플링 유닛일 수도 있다.
업샘플링 유닛 (92) 은 하위 계층 디코더 (예컨대, 비디오 디코더 (30A)) 의 디코딩된 픽처 버퍼 (160) 로부터 픽처 또는 프레임 (또는 픽처와 연관된 픽처 정보) 을 수신하도록 그리고 그 픽처 (또는 수신된 픽처 정보) 을 업샘플링하도록 구성될 수도 있다. 그 다음에, 이 업샘플링된 픽처는 하위 계층 디코더와 동일한 액세스 단위로 픽처를 디코딩하도록 구성된 상위 계층 디코더 (예컨대, 비디오 디코더 (30B)) 의 예측 프로세싱 유닛 (152) 에 제공될 수도 있다. 몇몇 경우들에서, 상위 계층 디코더는 하위 계층 디코더로부터 한 계층 떨어져 있다. 다른 경우들에서, 도 3b의 계층 0 디코더와 계층 1 디코더 간에는 하나 이상의 상위 계층 디코더들이 있을 수도 있다.
몇몇 경우들에서, 업샘플링 유닛 (92) 은 생략되거나 또는 우회될 수도 있다. 이러한 경우들에서, 비디오 디코더 (30A) 의 디코딩된 픽처 버퍼 (160) 로부터의 픽처는 비디오 디코더 (30B) 의 예측 프로세싱 유닛 (152) 에 직접적으로, 또는 적어도 업샘플링 유닛 (92) 에 제공되는 일 없이, 제공될 수도 있다. 예를 들어, 비디오 디코더 (30B) 에 제공된 비디오 데이터와 비디오 디코더 (30A) 의 디코딩된 픽처 버퍼 (160) 로부터의 참조 픽처가 동일한 사이즈 또는 해상도이면, 참조 픽처는 업샘플링 없이 비디오 디코더 (30B) 로 제공될 수도 있다. 게다가, 몇몇 실시형태들에서, 업샘플링 유닛 (92) 은 비디오 디코더 (30A) 의 디코딩된 픽처 버퍼 (160) 로부터 수신된 참조 픽처를 업샘플링 또는 다운샘플링하도록 구성된 리샘플링 유닛 (90) 일 수도 있다.
도 3b에 예시된 바와 같이, 비디오 디코더 (33) 는 디멀티플렉서 (99), 또는 demux를 더 포함할 수도 있다. demux (99) 는 demux (99) 에 의해 출력된 각각의 비트스트림이 상이한 비디오 디코더 (30A 및 30B) 로 제공되게 하면서 인코딩된 비디오 비트스트림을 다수의 비트스트림들로 분리할 수 있다. 다수의 비트스트림들은 비트스트림을 수신함으로써 생성될 수도 있고 비디오 디코더들 (30A 및 30B) 의 각각은 주어진 시간에 비트스트림의 부분을 수신한다. 몇몇 경우들에서 demux (99) 에서 수신된 비트스트림으로부터의 비트들이 비디오 디코더들 (예컨대, 도 3b의 예에서의 비디오 디코더들 (30A 및 30B)) 의 각각 간에 한 번에 한 비트씩 교번될 수도 있지만, 많은 경우들에서 비트 스트림은 다르게 분할된다. 예를 들어, 비트스트림은 어떤 비디오 디코더가 한 번에 한 블록씩 비트스트림을 수신하는지를 교번시킴으로써 분할될 수도 있다. 다른 예에서, 비트스트림은 비디오 디코더들 (30A 및 30B) 의 각각으로부터 1 아닌 수:1의 비율의 블록들을 출력함으로써 생성될 수도 있다. 예를 들면, 비디오 디코더 (30A) 에 제공되는 각각의 블록에 대해 두 개의 블록들이 비디오 디코더 (30B) 에 제공될 수도 있다. 몇몇 실시형태들에서, demux (99) 에 의한 비트스트림의 분할은 미리 프로그래밍될 수도 있다. 다른 실시형태들에서, demux (99) 는 비디오 디코더 (33) 외부의 시스템으로부터, 이를테면 목적지 디바이스 (14) 를 포함하는 목적지 디바이스 상의 프로세서로부터 수신된 제어 신호에 기초하여 비트스트림을 분할할 수도 있다. 제어 신호는 입력 인터페이스 (28) 로부터의 비디오의 해상도 또는 비트레이트에 기초하여, 링크 (16) 의 대역폭에 기초하여, 사용자와 연관된 가입 (예컨대, 유로 가입 대 무료 가입) 에 기초하여, 또는 비디오 디코더 (33) 에 의해 획득 가능한 해상도를 결정하기 위한 임의의 다른 팩터에 기초하여 생성될 수도 있다.
POC MSB의 존재
상기에 논의된 바와 같이, 멀티 계층 디코더는 비디오 코딩 확장에 관한 정보 (예를 들어, 단일 계층 표준의 스케일러빌러티 확장에 관한 정보를 포함하는 VPS 확장, 슬라이스 세그먼트 헤더 확장 등) 가 부족할 수도 있는 단일 계층 비트스트림 (예를 들어, HEVC 인코딩된 비트스트림) 을 디코딩하는 경우 문제들에 직면할 수도 있다. 보다 구체적으로, 비트스트림에서의 액세스 단위가 이들의 정렬된 POC LSB들을 갖는다는 비트스트림에서의 표시 (예를 들어, vps_poc_lsb_aligned_flag) 의 부재에 기초하여, 멀티 계층 디코더는 POC 값의 MSB들이 비트스트림에서 시그널링될 것으로 부정확하게 예상할 수도 있다 (예를 들어, 멀티 계층 디코더가 POC 값의 MSB들을 수용할 것으로 부정확하게 예상할 수도 있다). 몇몇 기존의 구현들에서, vps_poc_lsb_aligned_flag의 시멘틱스가 다음과 같이 제공될 수도 있다:
vps_poc_lsb_aligned_flag가 0과 동일하다는 것은, slice_pic_order_cnt_lsb의 값이 액세스 단위의 상이한 픽처들에서 동일하거나 또는 동일하지 않을 수도 있다는 것을 규정한다. vps_poc_lsb_aligned_flag가 1과 동일하다는 것은, slice_pic_order_cnt_lsb의 값이 액세스 단위의 모든 픽처들에서 동일하다는 것을 규정한다. 부가하여, vps_poc_lsb_aligned_flag의 값은 동일한 기존 구현예들에서의 픽처 오더 카운트에 대한 디코딩 프로세스에 영향을 줄 수도 있다. 존재하지 않는 경우, vps_poc_lsb_aligned_flag는 0과 동일한 것으로 추론된다.
vps_poc_lsb_aligned_flag의 값 또는 POC LSB 정렬의 다른 표시들의 값들이, 플래그가 비트스트림에 존재하지 않는 경우 0일 것으로 추론함으로써, 멀티 계층 디코더는 비트스트림이 (예를 들어, 단지 하나의 비디오 계층을 갖는) HEVC 비트스트림이라는 부정확한 가정을 할 수도 있다. HEVC 비트스트림에서, POC LSB 정렬의 이러한 표시를 통상적으로 포함할 수 있는 VPS 확장들은 부재할 수도 있다. 즉, POC LSB 정렬의 이러한 표시의 부재에 기초하여, 디코더는 POC LSB들이 정렬되지 않는다고 추론할 수도 있으며 (예를 들어, 동일한 액세스 단위에서의 픽처들은 상이한 POC LSB들을 가질 수도 있다), 이것은 부정확할 수도 있다. 몇몇 구현예들에서, 이러한 추론에 기초하여, 디코더는 POC MSB 값들이 비트스트림에서 시그널링될 필요가 있는지 여부를 결정한다. 디코더는, POC LSB들이 예를 들어 vps_poc_lsb_aligned_flag의 0의 추론된 값에 기초하여 정렬되지 않는다고 먼저 결정하고, 이후 POC MSB 값들이 1의 값으로 비트스트림에서 시그널링될 것이 요구되는지 여부를 표시하도록 설계된 파라미터 (예를 들어, PocMsbValRequiredFlag) 를 설정함으로써 이러한 결정에 할 수도 있다. 몇몇 실시형태들에서, POC LSB들이 정렬되지 않는다고 결정하는 것에 부가하여, 디코더는 또한, PocMsbValRequiredFlag를 1의 값으로 설정하기 이전에 디코더에 의해 프로세싱되는 현재 픽처가 클린 랜덤 액세스 (CRA) 픽처 또는 브로큰 링크 액세스 (BLA) 픽처라고 결정한다. POC MSB 값들이 비트스트림에서 시그널링될 것이 요구되는지 여부의 이러한 결정에 기초하여, 디코더는 POC MSB 값들이 사실상 비트스트림에 존재하는지 (예를 들어, 인코더에 의해 시그널링되는지) 여부를 결정한다. 몇몇 실시형태들에서, 디코더는 다음과 같이 제공되는 시멘틱스들을 갖는 플래그를 프로세싱한다:
poc_msb_val_present_flag가 1과 동일하다는 것은, poc_msb_val이 존재한다는 것을 규정한다. poc_msb_val_present_flag가 0과 동일하고 PocMsbValRequiredFlag가 0과 동일한 경우, poc_msb_val은 존재하지 않는다. 존재하지 않는 경우, poc_msb_val_present_flag의 값은 다음과 같이 추론된다:
- PocMsbValRequiredFlag가 1과 동일한 경우, poc_msb_val_present_flag의 값은 1과 동일한 것으로 추론된다.
- 그렇지 않은 경우, poc_msb_val_present_flag의 값은 0과 동일한 것으로 추론된다.
이로써, 상기에 논의된 바와 같이, 멀티 계층 디코더가 단일 계층 비트스트림을 프로세싱하는 경우, POC LSB들이 정렬되는 비트스트림에서의 표시의 부재에 기초하여 단일 계층 비트스트림이 비정렬된 POC LSB들을 포함한다고 디코더는 부정확하게 추론할 수도 있으며, 부정확한 추론은 디코더로 하여금 POC MSB 값들이 비트스트림에서 시그널링될 것으로 요구된다고 부정확하게 결정하게 하도록 한다. 이러한 부정확한 결정은, 디코더로 하여금 POC MSB 값들이 실제로 비트스트림에 존재한다고 부정확하게 추론하게 하도록 한다.
본 개시물의 몇몇 실시형태들에서, 부정확한 결정의 이러한 사슬을 회피하기 위해서, 디코더는 POC LSB 정렬의 표시가 비트스트림에 제공되지 않을 때마다 POC LSB들이 정렬된다고 추론할 수도 있다. 하지만, PocMsbRequiredFlag의 값이 1과 동일하다는 결정에 기초하여, poc_msb_val_present_flag의 값을 1과 동일하게 하는 것으로 추론함으로써 POC MSB 값들이 비트스트림에서 시그널링된다고 디코더가 여전히 추론할 수도 있기 때문에, 이러한 결론은 문제를 정확하게 해결하지 않을 수도 있다. 코더는, CRA 픽처 또는 BLA 픽처를 코딩하는 경우 PocMsbRequiredFlag의 값이 1과 동일하다고 결정할 수도 있다.
본 개시물의 몇몇 실시형태들에서, 디코더는 비트스트림에서의 슬라이스 세그먼트 헤더 확장들의 존재에 기초하여 poc_msb_val_present_flag의 값을 결정할 수도 있다. 디코더는 또한, 슬라이스 세그먼트 헤더 확장 길이의 길이를 나타내는 플래그의 값에 기초하여 poc_msb_val_present_flag의 값을 결정할 수도 있다. 예를 들어, poc_msb_val_present_flag의 시멘틱스는, 아래에 나타낸 바와 같이, slice_segment_header_extension_length가 제로와 동일하지 않은 경우에만 신택스 엘리먼트에 대해 1의 값이 poc_msb_val 의 존재를 규정하도록 변경될 수 있을 것이다. 추가는 이탤릭체로 나타내고 삭제는 [[이중 괄호]]로 나타낸다.
poc_msb_val_present_flag가 1과 동일하다는 것은, poc_msb_val이 존재한다는 것을 규정한다. poc_msb_val_present_flag가 0과 동일한 경우 [[그리고 PocMsbValRequiredFlag가 0과 동일한 경우]], poc_msb_val은 존재하지 않는다. 존재하지 않는 경우, poc_msb_val_present_flag의 값은 다음과 같이 추론된다:
- slice_segment_header_extension_length가 0과 동일한 경우라면, poc_msb_val_present_flag의 값은 0와 동일한 것으로 추론된다.
- 그렇지 않은 경우, PocMsbValRequiredFlag가 1과 동일한 경우라면, poc_msb_val_present_flag의 값은 1과 동일한 것으로 추론된다.
- 그렇지 않은 경우, poc_msb_val_present_flag의 값은 0과 동일한 것으로 추론된다.
도 4는 본 개시물의 일 실시형태에 따라 비디오 정보를 코딩하는 방법 (400) 을 나타낸 플로우차트이다. 도 4에 나타낸 단계들은 인코더 (예를 들어, 도 2a 또는 도 2b에 도시된 비디오 인코더), 디코더 (예를 들어, 도 3a 또는 도 3b에 도시된 비디오 디코더), 또는 임의의 다른 컴포넌트에 의해 수행될 수도 있다. 편의를 위해, 방법 (400) 은 인코더, 디코더, 또는 다른 컴포넌트일 수도 있는, 코더에 의해 수행되는 것으로 기재된다.
방법 (400) 은 블록 (401) 에서 시작한다. 블록 (405) 에서, 코더는 슬라이스 세그먼트 헤더 확장이 존재하는지 여부를 결정한다. 코더는, 슬라이스 세그먼트 헤더 확장의 길이를 나타내는 비트스트림에 제공된 플래그에 기초하여 슬라이스 세그먼트 헤더 확장 (예를 들어, 코더에 의해 프로세싱되는 현재 슬라이스 또는 현재 픽처와 연관되는 것) 이 비트스트림에 존재하는지 여부를 결정할 수 있다. 코더는 또한, 슬라이스 세그먼트 헤더 확장이 비트스트림에 존재하는지 여부를 나타내는, 비트스트림에 제공되는 플래그에 기초하여 슬라이스 세그먼트 헤더 확장이 비트스트림에 존재하는지 여부를 결정할 수도 있다. 이러한 플래그는 비트스트림의 다른 부분들에서, 예컨대 슬라이스 세그먼트 헤더, VPS, PPS, SPS 등에서 제공될 수 있다. 슬라이스 세그먼트 헤더 확장이 비트스트림에 존재하지 않는다고 코더가 결정한다면, 방법 (400) 은 블록 (410) 으로 진행한다. 다른 한편, 슬라이스 세그먼트 헤더 확장이 비트스트림에 존재한다고 코더가 결정한다면, 방법 (400) 은 블록 (415) 으로 진행한다.
블록 (410) 에서, 코더는 POC MSB 값 (예를 들어, 코더에 의해 프로세싱되는 현재 슬라이스 또는 현재 픽처와 연관되는 값) 이 비트스트림에 존재하지 않는다고 결정한다. POC MSB 값이 비트스트림에 존재하지 않는다고 결정한 결과로서, 코더는 POC MSB 값이 비트스트림에 존재하는지 여부를 나타내도록 구성된 플래그를 0의 값으로 설정할 수도 있다. 본 개시의 몇몇 실시형태들에서, 코더는 비트스트림에서 POC MSB 값의 프로세싱을 삼가할 수도 있으며, 그렇지 않은 경우 코더는 프로세싱하도록 구성된다.
블록 (415) 에서, 코더는 비트스트림에서 POC MSB 값을 프로세싱한다. 예를 들어, 코더는 비트스트림을 디코딩할 수 있으며, 블록 (405) 에서 슬라이스 세그먼트 헤더 확장이 비트스트림에 존재한다고 결정한 이후, 코더는 비트스트림에 제공된 POC MSB 값을 프로세싱 (또는 예상) 할 수도 있다. 코더는 또한, 코더에 의해 프로세싱되는 현재 픽처와 연관된 POC 값을 계산하기 위해서 및/또는 비트스트림에 제공되는 픽처들과 연관된 POC 값들을 리셋 또는 정렬하기 위해서 프로세싱된 POC MSB 값을 사용할 수도 있다. 방법 (400) 은 420에서 종료한다.
상기에서 논의된 바와 같이, 도 2a의 비디오 인코더 (20), 도 2b의 비디오 인코더 (23), 도 3a의 비디오 디코더 (30), 또는 도 3b의 비디오 디코더 (33) 의 하나 이상의 컴포넌트들 (예를 들어, 계층간 예측 유닛 (128) 및/또는 계층간 예측 유닛 (166)) 은, 슬라이스 세그먼트 헤더 확장이 비트스트림에 존재하는지 여부를 결정하는 것, POC MSB 값이 비트스트림에 존재하지 않는다고 결정하는 것, 및 비트스트림에 제공된 POC MSB를 프로세싱하는 것과 같은, 본 개시에 논의된 기법들 중 임의의 것을 구현하기 위해 사용될 수도 있다.
방법 (400) 에서, 도 4에 도시된 블록들 중 하나 이상이 (예를 들어, 수행되지 않고) 제거될 수도 있고, 변경될 수도 있고 그리고/또는 방법 (400) 이 수행되는 순서가 스위칭될 수도 있다. 예를 들어, 405에서 결정하기 이전에, 코더는 (예를 들어, 비트스트림에 제공된 플래그를 체크함으로써) POC LSB들이 정렬되지 여부를 먼저 결정할 수 있고, 그리고 POC LSB들이 정렬되지 않는다고 결정한 이후에만 블록 (405) 으로 진행할 수 있다. 또 다른 실시형태에서는, POC LSB들이 정렬된다고 결정하는 것에 부가하여, 또는 그 대신에, 코더는 블록 (405) 로 진행하기 이전에 코더에 의해 프로세싱되는 현재 픽처가 CRA 픽처 또는 BLA 픽처라고 결정할 수도 있다. 예를 들어, 코더는, POC LSB들이 정렬되지 않고, 현재 픽처가 CRA 픽처 또는 BLA 픽처라고 결정한 이후, 블록 (405) 으로 진행할 수 있다. 또 다른 실시형태에 있어서, 블록 (405) 에서, 코더는 (예를 들어, PocMsbValRequiredFlag의 값을 1의 값으로 설정함으로써) POC MSB 값들이 시그널링될 것으로 요구된다고 결정할 수 있지만, 그러한 결정과 무관하게, 슬라이스 세그먼트 헤더 확장가 존재하지 않는다는 결정에 기초하여 블록 (410) 으로 진행할 수도 있다. 다른 실시형태에서, 블록 (410) 이 제거될 수도 있으며, 방법 (400) 은 슬라이스 세그먼트 헤더 확장이 존재하지 않는다고 코더가 결정하는 경우 임의의 추가적인 동작들을 수행하지 않고 종료할 수도 있다. 또 다른 실시형태에서, 블록 (415) 이 제거될 수도 있으며, 방법 (400) 은, 슬라이스 세그먼트 헤더 확장이 존재한다고 코더가 결정하는 경우라고, POC MSB가 비트스트림에 제공되지 않는다고 코더가 결정한다면, 임의의 추가적인 동작들을 수행하지 않고 종료할 수도 있다. 따라서, 본 개시물의 실시형태들은 도 4에 도시된 예에 또는 예에 의해 제한되지 않으며, 본 개시의 사상으로부터 벗어나지 않고도 다른 변형예들이 구현될 수도 있다.
인트라 랜덤 액세스 포인트 (Intra Random Access Point, IRAP) 픽처들
몇몇 비디오 코딩 체계들은 랜덤 액세스 포인트들에 선행하는 임의의 픽처들을 디코딩할 필요 없이 비트스트림이 임의의 이러한 랜덤 액세스 포인트로부터 시작하여 디코딩될 수도 있도록 비트스트림 전체에 걸쳐 이러한 랜덤 액세스 포인트들을 제공할 수도 있다. 이러한 비디오 코딩 체계들에서는, 출력 순서에서 랜덤 액세스 포인트에 후행하는 모든 픽처들 (예컨대, 랜덤 액세스 포인트를 제공하는 픽처와는 동일한 액세스 단위에 있는 그들 픽처들을 포함함) 이 랜덤 액세스 포인트에 선행하는 임의의 픽처들을 사용하는 일 없이 올바르게 디코딩될 수 있다. 예를 들어, 심지어 비트스트림의 일부가 송신 동안 또는 디코딩 동안 손실되더라도, 디코더가 다음의 랜덤 액세스 포인트로부터 시작하여 비트스트림을 디코딩하는 것을 재개할 수도 있다. 랜덤 액세스에 대한 지원은, 예를 들어, 동적 스트리밍 서비스들, 탐색 (seek) 동작들, 채널 스위칭 등을 용이하게 할 수도 있다.
몇몇 코딩 체계들에서, 이러한 랜덤 액세스 포인트들은 인트라 랜덤 액세스 포인트 (IRAP) 픽처들이라고 지칭되는 픽처들에 의해 제공될 수도 있다. 예를 들어, 액세스 단위 ("auA") 에 포함되는 향상 계층 ("layerA") 에서의 랜덤 액세스 포인트 (예컨대, 향상 계층 IRAP 픽처에 의해 제공됨) 가, 참조 계층 ("layerB") 에 있고 디코딩 순서에서 auA에 선행하는 액세스 단위 ("auB") 에 포함되는 랜덤 액세스 포인트 (또는 auA에 포함되는 랜덤 액세스 포인트) 를 갖는 layerA의 각각의 layerB (예컨대, layerA를 예측하는데 사용되는 계층인 참조 계층) 에 대해, 출력 순서에서 auB에 후행하는 layerA에서의 픽처들 (auB에 위치된 그들 픽처들을 포함함) 은, auB에 선행하는 layerA에서의 임의의 픽처들을 디코딩할 필요 없이 올바르게 디코딩 가능하도록 계층 특정 랜덤 액세스를 제공할 수도 있다.
IRAP 픽처들은 인트라 예측을 사용하여 코딩될 (예컨대, 다른 픽처들을 참조하는 일 없이 코딩될) 수도 있고, 예를 들어, 비자발적 디코더 리프레시 (IDR) 픽처들, CRA 픽처들, 및 BLA 픽처들을 포함할 수도 있다. 비트스트림에 IDR 픽처가 있는 경우, 디코딩 순서에서 IDR 픽처에 선행하는 모든 픽처들은 디코딩 순서에서 IDR 픽처에 후행하는 픽처들에 의한 예측을 위해 사용되지 않는다. 비트스트림에 CRA 픽처가 있는 경우, CRA 픽처에 후행하는 픽처들은 디코딩 순서에서 CRA 픽처에 선행하는 픽처들을 예측을 위해 사용할 수도 있거나 또는 사용하지 않을 수도 있다. 디코딩 순서에서 CRA 픽처에 후행하지만 디코딩 순서에서 CRA 픽처에 선행하는 픽처들을 사용하는 픽처들은 랜덤 액세스 스킵된 리딩 (random access skipped leading, RASL) 픽처들이라고 지칭될 수도 있다. 디코딩 순서에서 IRAP 픽처에 후행하고 출력 순서에서 IRAP 픽처에 선행하는 다른 유형의 픽처가 랜덤 액세스 디코딩 가능 리딩 (random access decodable leading, RADL) 픽처인데, 그 RADL 픽처는 디코딩 순서에서 IRAP 픽처에 선행하는 임의의 픽처들에 대한 참조들을 포함하지 않을 수도 있다. RASL 픽처들은 CRA 픽처에 선행하는 픽처들이 이용 가능하지 않다면 디코더에 의해 버려질 수도 있다. BLA 픽처에 선행하는 픽처들이 디코더에 이용 가능하지 않을 수도 있음을 BLA 픽처가 디코더에게 표시한다 (예컨대, 두 개의 비트스트림들이 함께 스플라이싱 (splicing) 되고 BLA 픽처는 디코딩 순서에서 제 2 비트스트림의 첫 번째 픽처가기 때문이다). IRAP 픽처인 기본 계층 픽처 (예컨대, 0의 계층 ID 값을 갖는 픽처) 을 포함하는 액세스 단위 (예컨대, 다수의 계층들에 걸쳐 동일한 출력 시간과 연관된 모든 코딩된 픽처들을 포함하는 픽처들의 그룹) 가 IRAP 액세스 단위라고 지칭될 수도 있다.
IRAP 픽처들의 교차 계층 정렬 (cross-layer alignment)
몇몇 기존의 코딩 체계들에서, IRAP 픽처들은 상이한 계층들에 걸쳐 정렬되는 (예컨대, 동일한 액세스 단위에 포함되는) 것이 요구되지 않을 수도 있다. 예를 들어, IRAP 픽처들이 정렬될 것이 요구되었다면, 적어도 하나의 IRAP 픽처를 포함하는 임의의 액세스 단위는 IRAP 픽처들만을 포함할 것이다. 한편, IRAP 픽처들이 정렬될 것이 요구되지 않았다면, 단일 액세스 단위에서, (예컨대, 제 1 계층에서의) 하나의 픽처는 IRAP 픽처일 수도 있고, (예컨대, 제 2 계층에서의 다른 픽처는 비-IRAP 픽처일 수도 있다. 비트스트림에서 이러한 비-정렬된 IRAP 픽처들을 갖는 것은 몇몇 장점들을 제공할 수도 있다. 예를 들어, 2-계층 비트스트림에서, 향상 계층에서보다 기본 계층에서 더 많은 IRAP 픽처들이 있다면, 브로드캐스트 및 멀티캐스트 애플리케이션들에서, 낮은 튠-인 (tune-in) 지연과 높은 코딩 효율이 달성될 수 있다.
몇몇 비디오 코딩 체계들에서, 디코딩된 픽처들이 디스플레이되는 상대적 순서의 트랙을 유지하는데 POC 가 사용될 수도 있다. 이러한 코딩 체계들의 일부는 특정한 유형들의 픽처들이 비트스트림에서 프로세싱될 때마다 POC 값들이 리셋 (예컨대, 0으로 세팅 또는 비트스트림에서 시그널링되는 어떤 값으로 세팅) 되게 할 수도 있다. 이러한 픽처들은 POC 리세팅 픽처들로 지칭될 수도 있다. 예를 들어, 특정한 IRAP 픽처들의 POC 값들은 리셋되어, 디코딩 순서에서 그들 IRAP 픽처들에 선행하는 다른 픽처들의 POC 값들이 또한 리셋되게 할 수도 있다. 이는 IRAP 픽처들이 상이한 계층들에 걸쳐 정렬되는 것이 요구되지 않는 경우 문제가 될 수도 있다. 예를 들어, 하나의 픽처 ("picA") 가 IRAP 픽처이고 동일한 액세스 단위에서의 다른 픽처 ("picB") 가 IRAP 픽처가 아닌 경우, picA를 포함하는 계층에서의, IRAP 픽처인 picA로 인해 리셋되는 픽처 ("picC") 의 POC 값은 picB를 포함하는 계층에서의, 리셋되지 않는 픽처 ("picD") 의 POC 값과는, picC와 picD가 동일한 액세스 단위에 있을 때, 상이할 수도 있다. 이는 심지어 picC와 picD가 동일한 액세스 단위 (예컨대, 동일한 출력 시간) 를 갖더라도, picC와 picD가 상이한 POC 값들을 갖게 한다. 따라서, 이 예에서, picC 및 picD의 POC 값들을 도출하기 위한 도출 프로세스는 POC 값들 및 액세스 단위들의 정의에 부합하는 POC 값들을 생성하도록 수정될 수 있다.
POC 리세팅 기간들을 가로지르는 장기 참조 픽처들
특정 EL의 CRA 픽처 및/또는 이러한 CRA 픽처와 연관된 RASL 픽처가 예측을 위해 장기 참조 픽처들 (LTRPs) 을 이용하고 그리고 디코딩 순서에서 LTRP들에 후행하고 디코딩 순서에서 CRA 픽처에 선행하는 하나 이상의 POC 리세팅 픽처들이 동일 계층에 존재하는 경우, 디코딩 순서에서 CRA 픽처에 선행하는 하나 이상의 하나 이상의 POC 리세팅 픽처들을 제거함으로써 얻어지는 소정의 비트스트림들이 CRA 픽처 및/또는 RASL 픽처로 하여금 예측을 위해 잘못된 픽처들을 참조하게 하거나 또는 이들 참조 픽처들 중 일부로 하여금 예측을 위해 이용불가능하게 할 수 있을 것이다.
도 5는 EL (510) 및 BL (520) 을 포함한 멀티 계층 비트스트림 (500) 을 도시한다. EL (510) 은 EL 픽처들 (511-518) 을 포함하고, BL은 BL 픽처들 (521-528) 을 포함한다. 멀티 계층 비트스트림 (500) 은 액세스 단위들 (AU들)(530-537) 을 더 포함한다. 도 5에 도시된 바와 같이, AU (530) 는 EL 픽처 (511) 및 BL 픽처 (521) 를 포함하고, AU (531) 는 EL 픽처 (512) 및 BL 픽처 (522) 를 포함하고, AU (532) 는 EL 픽처 (513) 및 BL 픽처 (523) 를 포함하고, AU (533) 는 EL 픽처 (514) 및 BL 픽처 (524) 를 포함하고, AU (534) 는 EL 픽처 (515) 및 BL 픽처 (525) 를 포함하고, AU (535) 는 EL 픽처 (516) 및 BL 픽처 (526) 를 포함하고, AU (536) 는 EL 픽처 (517) 및 BL 픽처 (527) 를 포함하며, 그리고 AU (537) 는 EL 픽처 (518) 및 BL 픽처 (528) 를 포함한다. 도 5의 예에서, BL 픽처들 (522-524) 은 IDR 픽처들이고, EL 픽처 (515) 는 CRA 픽처이며, 그리고 EL 픽처 (516) 는 CRA 픽처 (515) 와 연관된 RASL 픽처이다. EL 픽처 (511) 는 RASL 픽처 (516) 의 LTRP 이다 (예를 들어, RASL 픽처 (516) 는 LTRP (511) 에 기초하여 코딩된다). EL 픽처들 (512-514) 은 POC 리세팅 픽처들이다. 즉, 비트스트림 (500) 은 교차 계층 정렬되지 않은 IRAP 픽처들 (예를 들어, IDR 픽처들 (522-524)) 을 포함한다.
도 5의 예에서, LTRP (511) 가 RASL 픽처 (516) 가 사용하는 유일한 참조 픽처인 경우, CRA 픽처 (515) 의 참조 픽처 세트 (RPS) 서브세트 RefPicSetLtFoll (예를 들어, 디코딩 순서에서 CRA 픽처 (515) 에 후행하는 픽처들에 의해 참조를 위해 사용되는 LTRP들의 세트) 는 LTRP (511) 를 포함할 수도 있으며, 그 이유는 RASL 픽처 (516) 가 참조를 위해 LTRP (511) 를 사용하기 때문이다. 유사하게, POC 리세팅 픽처들 (512-514) 은 또한 그 각각의 RPS에서 LTRP (511) 를 가질 수도 있다. 본 개시의 몇몇 실시형태들에서, 미들 박스는 (예를 들어, 소정의 밴드폭 조건들을 만족시키거나 또는 보다 낮은 이용가능 밴드폭으로 조정하기 위해) 비트스트림을 다운-스위치시킨 이후 업-스위치시킬 수도 있다. 이러한 실시형태들에서, 미들 박스는 도 6에 도시된 비트스트림 (600) 을 만들 수도 있다. 도 6의 멀티 계층 비트스트림 (600) 은 EL (610) 및 BL (620) 을 포함한다. EL (610) 은 EL 픽처들 (611 및 615-618) 을 포함하고, BL은 BL 픽처들 (621-628) 을 포함한다. 멀티 계층 비트스트림 (600) 은 AU들 (630-637) 을 더 포함한다. 도 6에 도시된 바와 같이, AU (630) 는 EL 픽처 (611) 및 BL 픽처 (621) 을 포함하고, AU (631) 는 BL 픽처 (622) 를 포함하고, AU (632) 는 BL 픽처 (623) 를 포함하고, AU (633) 는 BL 픽처 (624) 를 포함하고, AU (634) 는 EL 픽처 (615) 및 BL 픽처 (625) 를 포함하고, AU (635) 는 EL 픽처 (616) 및 BL 픽처 (626) 를 포함하고, AU (636) 는 EL 픽처 (617) 및 BL 픽처 (627) 를 포함하고, 그리고 AU (637) 는 EL 픽처 (618) 및 BL 픽처 (628) 를 포함한다. 도 6의 예에서, BL 픽처들 (622-624) 은 IDR 픽처들이고, EL 픽처 (615) 는 CRA 픽처이며, 그리고 EL 픽처 (616) 는 CRA 픽처 (615) 와 연관된 RASL 픽처이다. EL 픽처 (611) 는 RASL 픽처 (616) 의 LTRP 이다 (예를 들어, RASL 픽처 (616) 는 LTRP (611) 에 기초하여 코딩된다). 도 6에 도시된 바와 같이, 도 5의 POC 리세팅 픽처들 (512-514) 에 대응하는 EL 픽처들은 비트스트림 (600) 으로부터 제거된다.
도 6의 예에서, LTRP (611) 는 EL (610) 에 대응하는 서브 디코딩된 픽처 버퍼 (DPB) 에서 이용할 수 있다. 하지만, 다운-스위치 및 업-스위치의 결과로서, 디코딩 순서에서 LTRP (611) 에 후행하지만 CRA 픽처 (615) 에 선행하는 POC 리세팅 픽처들과 연관하여 수행된 POC 리세트들에 의해 감분되었을, LTRP (611) 의 POC는 감분되지 않는다. (LTRP (611) 를 포함한) 이러한 POC 리세팅 픽처들에 선행하는 픽처들의 POC들이 증분되는 양은 소실 (또는 비트스트림 (600) 을 프로세싱하는 디코더에 의해 증분가능) 되는데, 그 이유는 POC 리세팅 픽처들이 다운-스위치 및 업-스위치 동안 제거되었기 때문이다. 예를 들어, 비트스트림 (600) 을 위해 사용된 POC LSB 길이가 8 비트이고, CRA 픽처 (615) 와 연관된 RPS가 오리지널 비트스트림 (500) 에서 LTRP (611) (예를 들어, 100) 의 POC LSB를 사용하여 LTRP (611) 를 참조하는 경우, LTRP (611) 를 참조하기 위해 CRA 픽처 (615) 의 RPS에 의해 사용된 POC LSB는 다운-스위치 및 업-스위치 이후 더 이상 유효하지 않다. CRA 픽처 (615) 의 NAL 유닛 타입이 BLA 픽처의 NAL 유닛 타입들 중 하나로 변경되지 않거나 또는 CRA 픽처 (615) 에 대응하는 HandleCraAsBlaFlag가 1의 값으로 설정되지 않는다면, 결과적인 비트스트림 (600) 은 비준수 비트스트림으로 간주될 것이다. 예에서, RASL 픽처 (616) 가 참조를 위해 단지 LTRP (611) 만을 사용하는 경우, RASL 픽처 (616) 가 정확하게 디코딩될 수 있기 때문에 CRA 픽처 (615) 를 BLA 픽처로 마킹하거나 또는 이들의 플래그 HandleCraAsBlaFlag를 1의 값으로 변화시킬 필요가 없다.
본 개시의 몇몇 실시형태들에서, RASL 픽처 (616) 가 LTRP (611) 대신에 단기 참조 픽처 (STRP) 를 참조하고, STRP가 비트스트림으로부터 제거되는 경우, STRP를 제거하는 미들 박스는 RASL 픽처 (616) 와 연관된 CRA 픽처 (예를 들어, 도 6의 예에서의 CRA 픽처 (615)) 의 NAL 유닛 타입을 변화시키거나 또는 CRA 픽처가 BLA 픽처로 취급될 수 있도록 이러한 CRA 픽처에 대응하는 HandleCraAsBlaFlag의 값을 1과 동일하게 설정시키기 위해 권한받을 수 있다.
본 개시의 몇몇 실시형태들에서, 비트스트림 준수 제약은, 디코딩 순서에서 RASL 픽처들의 연관된 IRAP 픽처에 선행하는 동일 계층에서 POC 리세팅 픽처에 선행하는 LTRP들을 사용할 수 없다는 것을 규정할 수 있다. 이러한 실시형태들에서, 코더는 이러한 비트스트림 제약을 적용가능할 수 있도록 결정하고 코딩된 비트스트림이 비트스트림 제약에 준수하도록 비트스트림 제약에 부착시킬 수도 있다. 도 5의 예에서, RASL 픽처 (516) 는 참조를 위해 LTRP (511) 를 사용할 수 없을 수 있다. 본 개시의 몇몇 실시형태들에서, 비트스트림 준수 제약은, CRA와 동일한 계층에 있는 임의의 POC 리세팅 픽처에 디코딩 순서에서 선행하고 CRA 픽처에 디코딩 순서에서 선행하는 임의의 LTRP를 CRA 픽처가 이들의 RPS에서 포함할 수 없다고 규정할 수도 있다. 본 개시의 몇몇 실시형태들에서, 비트스트림 준수 제약은, CRA와 동일한 계층에 있는 임의의 POC 리세팅 픽처에 디코딩 순서에서 선행하고 CRA 픽처에 디코딩 순서에서 선행하는 임의의 픽처를 CRA 픽처가 이들의 RPS에서 포함할 수 없다고 규정할 수도 있다. 본 개시의 몇몇 실시형태들에서, 본원에 기재된 비트스트림 준수 제약은 0보다 큰 nuh_layer_id를 갖는 계층들 (예를 들어, 기본 계층 이외의 계층들) 에 적용될 수도 있다.
예를 들어, 비트스트림 준수 제약은 RPS에 대한 하기 제약을 포함함으로써 구현될 수 있다: "CRA 픽처의 RefPicSetLtFoll (존재하는 경우) 에서의 임의의 픽처가, CRA 픽처에 디코딩 순서에서 선행하고 CRA 픽처와 동일한 nuh_layer_id를 갖는 POC 리세팅 픽처에 선행하지 않을 것이라는 것이 비트스트림 준수의 요건이다". 대안으로, 하기 제약이 사용될 수도 있다: 0보다 큰 nuh_layer_id를 갖는 CRA 픽처에서의 RPS에서의 임의의 픽처가 CRA 픽처에 디코딩 순서에서 선행하고 CRA 픽처와 동일한 nuh_layer_id를 갖는 임의의 POC 리세팅 픽처에 선행하지 않을 것이라는 것이 비트스트림 준수의 요건이다".
POC 리세팅 기간에서의 픽처 없음
비트스트림이 전체 POC 리세팅 기간 (예를 들어, POC 리세트로 시작하고 다음 POC 리세트 바로 이전에 종료하는 기간) 동안 특정 계층에서 임의의 픽처를 포함하지 않는다면, 인코더는 동일한 사용 사례 등에서 준수 비트스트림을 발생시킬 수 없을 수도 있다. 예를 들어, 각각의 계층에서 픽처들과 연관된 POC 값들은, 그 계층에 속하고 POC 리세팅 기간에 포함되는, 제 1 픽처 (예를 들어, POC 리세팅 픽처) 에서 이용가능한 정보에 기초하여 감분된다. 특정 계층이 POC 리세팅 기간에 주어진 임의의 픽처를 포함하지 않는 경우, 특정 계층에서의 픽처들과 연관된 POC 값들이 감분되어야 하는 양이 이용가능하지 않을 수 있거나 또는 결정가능하지 않을 수도 있다. 이 문제는 도 7에 나타내진다.
도 7은 EL (710) 및 BL (720) 을 포함한 멀티 계층 비트스트림 (700) 을 도시한다. EL (710) 은 EL 픽처들 (711, 712, 및 715-718) 을 포함하고, BL은 BL 픽처들 (721-728) 을 포함한다. 멀티 계층 비트스트림 (700) 은 AU들 (730-737) 을 더 포함한다. 도 7에 도시된 바와 같이, AU (730) 는 EL 픽처 (711) 및 BL 픽처 (721) 을 포함하고, AU (731) 는 EL 픽처 (712) 및 BL 픽처 (722) 를 포함하고, AU (732) 는 BL 픽처 (723) 를 포함하고, AU (733) 는 BL 픽처 (724) 를 포함하고, AU (734) 는 EL 픽처 (715) 및 BL 픽처 (725) 를 포함하고, AU (735) 는 EL 픽처 (716) 및 BL 픽처 (726) 를 포함하고, AU (736) 는 EL 픽처 (717) 및 BL 픽처 (727) 를 포함하고, 그리고 AU (737) 는 EL 픽처 (718) 및 BL 픽처 (728) 를 포함한다. 도 7의 예에서, BL 픽처 (723) 는 IDR 픽처이고, BL 픽처 (725) 는 CRA 픽처이다. IDR 픽처 (723) 에서, CRA 픽처 (725), 및 EL 픽처 (715) 는 (예를 들어, 풀 POC 리세트 또는 POC MSB 리세트를 나타내는) 1 또는 2와 동일한 poc_reset_idc 값들을 갖는 POC 리세팅 픽처들이다.
도 7에 예시된 바와 같이, 비트스트림 (700) 은 AU (732) 에서 AU (733) 까지 임의의 EL 픽처들을 포함하지 않는다. 즉, 코더가 IDR 픽처 (723) 와 연관된 POC 리세트 (예를 들어, AU (732) 에서의 픽처들의 풀 POC 리세트) 를 수행하는 경우, 코더는 AU (732) 에 선행하는 EL 픽처들이 감분되어야 하는 양을 모를 수도 있다. POC MSB 리세트가 AU (734) 에서 수행되어야 한다는 것을 EL 픽처 (715) 와 연관된 poc_reset_idc가 나타내는 경우, 코더는 AU (732) 에서 수행되지 않았지만 수행되어야 했던 EL 픽처들의 POC 감분을 인지하지 않을 수도 있다.
본 개시의 몇몇 실시형태들에서, POC 감분 정보는 슬라이스 세그먼트 헤더 확장에서 추가로 시그널링되고, 이러한 추가 정보는 현재 픽처와 동일한 계층에 있는 이전에 디코딩된 픽처들의 POC 값들이 감분되어야 하는 값을 도출하기 위해 사용될 수도 있다. 다른 실시형태들에서, 추가적인 POC 감분 정보는, 픽처가 POC MSB 리세트 (예를 들어, 풀 리세트는 아님) 와 연관되는 POC 리세팅 픽처인 경우에만 전송될 수도 있다. 이들 피쳐들은 아래에 나타낸 바와 같이 구현될 수도 있다.
슬라이스 세그먼트 헤더 신택스로의 변경들
인코더는, 3의 값과 동일한 poc_reset_idc와 연관된 기능성이 제거되고 별도의 플래그로서 제공되는 경우 도 7에 예시된 비트스트림을 인코딩할 수도 있다. 이러한 변경은, 3의 값과 동일한 poc_reset_idc와 연관된 기능성이 이러한 변경 이전에 1 또는 2의 poc_reset_idc 값들과 연관되었던 이들 픽처들에 대해 사용될 수 있다는 것을 허용할 수도 있다. 신택스, 시멘틱스, 및 디코딩 프로세스에 대한 변경들은 아래에 강조되어 있다: 추가는 이탤릭체로 나타내고 삭제는 [[이중 괄호]]로 나타낸다. 표 1은 slice_segment_header( ) syntax에 대한 변경을 나타낸다:
Figure 112016095591167-pct00001
표 1: slice_segment_header( )의 예시적인 신택스
슬라이스 세그먼트 헤더 시멘틱스로의 변경들
슬라이스 세그먼트 헤더 시멘틱스는 아래에 도시된 바와 같이 변경될 수 있으며, 여기서 추가는 이탤릭체로 나타내고 삭제는 [[이중 괄호]]로 나타낸다:
0과 동일한 poc_reset_idc는 현재 픽처에 대한 픽처 순서 카운트 값의 최상위 비트들도 최하위 비트들도 리셋되지 않음을 규정한다. 1과 동일한 poc_reset_idc는 현재 픽처에 대한 픽처 순서 카운트 값의 최상위 비트들만이 리셋될 수도 있음을 규정한다. 2와 동일한 poc_reset_idc는 현재 픽처에 대한 픽처 순서 카운트 값의 최상위 비트들 및 최하위 비트들 양쪽 모두가 리셋될 수도 있음을 규정한다. [[3과 동일한 poc_reset_idc는, 현재 픽처에 대한 픽처 순서 카운트 값의 최상위 비트들만 또는 최상위 비트들 및 최하위 비트들 양쪽 모두 중 어느 하나가 리셋될 수도 있고 추가적인 픽처 순서 카운트 정보는 시그널링됨을 규정한다.]] 존재하지 않는 경우, poc_reset_idc의 값은 0과 동일한 것으로 유추된다.
다음의 제약조건들이 적용되는 것이 비트스트림 준수의 요건이다:
- poc_reset_idc의 값은, RASL 픽처, RADL 픽처, 서브 계층 비참조 픽처, 또는 0보다 더 큰 TemporalId를 갖는 픽처, 또는 1과 동일한 discardable_flag를 갖는 픽처에 대해 1 또는 2와 동일하지 않을 것이다.
- 액세스 단위에서의 모든 픽처들의 poc_reset_idc의 값은 동일할 것이다.
- 0과 동일한 nuh_layer_id를 갖는 액세스 단위에서의 픽처가 nal_unit_type의 특정 값을 갖는 IRAP 픽처이고 상이한 값의 nal_unit_type을 갖는 동일한 액세스 단위에 적어도 하나의 다른 픽처가 있는 경우, poc_reset_idc의 값은 액세스 단위에서의 모든 픽처들에 대해 1 또는 2와 동일할 것이다.
- 0보다 큰 nuh_layer_id를 갖고 액세스 단위에서의 nal_unit_type의 nal_unit_type의 특정 값을 갖는 IAP 픽처인 적어도 하나의 픽처가 있고 상이한 값의 nal_unit_type을 갖는 동일한 액세스 단위에 적어도 하나의 다른 픽처가 있는 경우, poc_reset_idc의 값은 그 액세스 단위에서의 모든 픽처들에 대해 1 또는 2와 동일할 것이다.
- CRA 또는 BLA 픽처의 poc_reset_idc의 값은 3 미만일 것이다.
- 액세스 단위에서 0과 동일한 nuh_layer_id를 갖는 픽처가 IDR 픽처이고 동일한 액세스 단위에서 적어도 하나의 비-IDR 픽처가 있는 경우, poc_reset_idc의 값은 액세스 단위에서의 모든 픽처들에 대해 2와 동일할 것이다.
- 액세스 단위에서 0과 동일한 nuh_layer_id를 갖는 픽처가 IDR 픽처가 아닌 경우, poc_reset_idc의 값은 그 액세스 단위에서의 임의의 픽처에 대해 2와 동일하지 않을 것이다.
액세스 단위의 poc_reset_idc의 값은 그 액세스 단위의 픽처들의 poc_reset_idc의 값이다.
poc_reset_period_id는 POC 리셋 기간을 식별한다. 동일한 계층에서의 디코딩 순서에서는 1 또는 2와 동일한 값의 poc_reset_period_id 및 poc_reset_idc를 갖는 연속적인 두 개의 픽처들이 없을 것이다. 존재하지 않는 경우, poc_reset_period_id의 값은 다음과 같이 유추된다:
- 슬라이스 세그먼트 헤더에 존재하는 poc_reset_period_id를 갖는 이전 픽처 picA이 현재 픽처와 동일한 비트스트림의 계층에 존재한다면, poc_reset_period_id의 값은 picA의 poc_reset_period_id의 값과 동일한 것으로 유추된다.
- 그렇지 않은 경우, poc_reset_period_id의 값은 0과 동일한 것으로 유추된다.
주의 - 한 계층에서의 다수의 픽처들은, 이러한 픽처들이 디코딩 순서에서 두 개의 연속적인 액세스 단위들에서 발생하지 않는 한, 동일한 값의 poc_reset_period_id를 갖는 것과 1 또는 2와 동일한 poc_reset_idc를 갖는 것이 금지되지 않는다. 픽처 손실들, 비트스트림 추출, 탐색, 또는 스플라이싱 동작들로 인해 이러한 두 개의 픽처들의 비트스트림에서 나타날 공산 (likelihood) 을 최소화하기 위해, 인코더들은 (위에서 규정된 제약조건들에 따라서) poc_reset_period_id의 값을 각각의 POC 리세팅 기간에 대해 랜덤 값이 되도록 세팅해야 한다.
다음의 제약조건들이 적용되는 것이 비트스트림 준수의 요건이다:
- 하나의 POC 리세팅 기간이 1 또는 2와 동일한 poc_reset_idc를 갖는 하나를 초과하는 액세스 단위를 포함하지 않을 것이다.
- 1 또는 2와 동일한 poc_reset_idc를 갖는 액세스 단위는 POC 리세팅 기간에서의 첫 번째 액세스 단위일 것이다.
- 디코딩 순서에서 POC 리세팅 기간의 모든 계층들 중에서 제 1 POC 리세팅 픽처에 디코딩 순서에서 후행하는 픽처가, 디코딩 순서에서 제 1 POC 리세팅 픽처에 선행하는 임의의 계층에서의 다른 픽처에, 출력 순서에서, 선행하지 않을 것이다.
1과 동일한 poc_decrement_info_present_flag 는, 신택스 엘리먼트들 full_poc_reset_flag 및 poc_lsb_val이 슬라이스 헤더 확장에서 시그널링됨을 규정한다. 0과 동일한 poc_decrement_info_present_flag는, 신택스 엘리먼트들 full_poc_reset_flag 및 poc_lsb_val이 슬라이스 헤더 확장에서 시그널링되지 않음을 규정한다.
1과 동일한 full_poc_reset_flag는, 동일한 계층의 디코딩 순서에서의 이전의 픽처가 동일한 POC 리세팅 기간에 속하지 않는 경우, 현재 픽처에 대한 픽처 순서 카운트 값의 최상위 비트들 및 최하위 비트들 양쪽 모두가 리셋됨을 규정한다. 0과 동일한 full_poc_reset_flag는, 동일한 계층의 디코딩 순서에서의 이전의 픽처가 동일한 POC 리세팅 기간에 속하지 않는 경우, 현재 픽처에 대한 픽처 순서 카운트 값의 최상위 비트들만이 리셋됨을 규정한다.
poc_lsb_val은 현재 픽처의 픽처 순서 카운트를 도출하는데 사용될 수도 있는 값을 규정한다. poc_lsb_val 신택스 엘리먼트의 길이는 log2_max_pic_order_cnt_lsb_minus4 + 4 비트이다.
비트스트림 준수의 요건은, poc_decrement_info_present_flag가 1과 동일 [[poc_reset_idc가 3과 동일]] 하고, 현재 픽처와 동일한 계층에 있는, 1 또는 2와 동일한 poc_reset_idc를 갖는, 그리고 동일한 POC 리셋 기간에 속하는, 디코딩 순서에서 이전의 픽처 picA가 비트스트림에 존재하는 경우, picA는 현재 픽처와는 동일한 계층에 있는, RASL 픽처, RADL 픽처 또는 서브 계층 비참조 픽처가 아닌, 그리고 0과 동일한 TemporalId 및 0과 동일한 discardable_flag를 갖는, 디코딩 순서에서의 이전의 픽처와 동일한 픽처일 것이고, 현재 픽처의 poc_lsb_val의 값은 picA의 slice_pic_order_cnt_lsb의 값과 동일할 것이라는 것이다.
변수 PocMsbValRequiredFlag는 다음과 같이 도출된다:
PocMsbValRequiredFlag = CraOrBlaPicFlag && ( !vps_poc_lsb_aligned_flag | | ( vps_poc_lsb_aligned_flag && NumDirectRefLayers[ nuh_layer_id ] = = 0 ) )
대안으로, 비트스트림 준수 제약으로서 하기 제약이 추가된다.
그것은 하기 제약이 적용되는 비트스트림 준수의 요건이다:
- poc_decrement_info_present_flag가 1과 동일한 경우, poc_reset_idc는 0 또는 2와 동일하지 않을 것이다.
대안으로, 비트스트림 준수 제약으로서 하기 제약이 추가된다.
그것은 하기 제약이 적용되는 비트스트림 준수의 요건이다:
- poc_decrement_info_present_flag가 1과 동일한 경우, poc_reset_idc는 2와 동일하지 않을 것이다.
POC의 디코딩 프로세서에 대한 변경들
HEVC 명세서에 기재된 기존의 디코딩 프로세스는 아래에 나타낸 바와 같이 변경될 수 있으며, 여기서 추가는 이탤릭체로 나타내고 삭제는 [[이중 괄호]]로 나타낸다.
F.8.3.1 픽처 순서 카운트에 대한 디코딩 프로세스
이 프로세스의 출력은 PicOrderCntVal, 즉, 현재 픽처의 픽처 순서 카운트이다.
픽처 순서 카운트들이 픽처들을 식별하기 위해, 병합 모드 및 모션 벡터 예측에서의 모션 파라미터들을 도출하기 위해, 그리고 디코더 적합성 체킹을 위해 사용된다 (하위절 C.5 참조).
각각의 코딩된 픽처는 PicOrderCntVal이라고 지칭되는 픽처 순서 카운트 변수와 연관된다.
현재 픽처가 POC 리세팅 기간의 모든 계층들 중에서 제 1 픽처인 경우, 변수 PocDecrementedInDPBFlag[　i　]는 0에서 62까지를 포함하는 i의 각각의 값에 대해 0과 동일하게 설정된다.
변수 pocResettingFlag는 다음과 같이 도출된다:
- 현재 픽처가 POC 리세팅 픽처라면, 다음이 적용된다:
- vps_poc_lsb_aligned_flag가 0과 동일한 경우, pocResettingFlag는 1과 동일하게 설정된다.
- 그렇지 않은 경우, PocDecrementedInDPBFlag[　nuh_layer_id　]가 1과 동일한 경우, pocResettingFlag는 0과 동일하게 설정된다.
- 그렇지 않은 경우, pocResettingFlag 1과 동일하게 설정된다.
- 그렇지 않은 경우, pocResettingFlag 0과 동일하게 설정된다.
리스트 affectedLayerList는 다음과 같이 도출된다:
- vps_poc_lsb_aligned_flag가 0과 동일한 경우, affectedLayerList는 현재 픽처의 nuh_layer_id로 이루어진다.
- 그렇지 않은 경우, affectedLayerList는 현재 픽처의 nuh_layer_id로 이루어지고, nuh_layer_id 값들은 0에서 NumPredictedLayers[　currNuhLayerId　]　-　1 까지를 포함한 범위의 j의 모든 값들에 대해 PredictedLayerId[　currNuhLayerId　][　j　]와 동일하며, currNuhLayerId는 현재 픽처의 nuh_layer_id 값이다.
pocResettingFlag가 1과 동일한 경우, 다음이 적용된다:
- FirstPicInLayerDecodedFlag[　nuh_layer_id　]가 1과 동일한 경우, 다음이 적용된다:
- 변수 pocMsbDelta, pocLsbDelta 및 DeltaPocVal이 다음과 같이 도출된다:
Figure 112016095591167-pct00002
- DPB에 있고 PocDecrementedInDPBFlag[　nuhLayerId　] 이 0인 nuh_layer_id value nuhLayerId를 갖고 그리고 affectedLayerList에서의 임의의 값과 동일한, 각각의 픽처의 PicOrderCntVal은 DeltaPocVal 만큼 감소된다.
- affectedLayerList에 포함된 nuhLayerId의 각각의 값에 대해 PocDecrementedInDPBFlag[　nuhLayerId　]은 1과 동일하게 설정된다.
- 현재 픽처의 PicOrderCntVal이 다음과 같이 도출된다:
Figure 112016095591167-pct00003
그렇지 않은 경우, 다음이 적용된다:
- 현재 픽처의 PicOrderCntVal이 다음과 같이 도출된다:
Figure 112016095591167-pct00004
affectedLayerList에 포함된 lId 값들의 각각에 대한 PrevPicOrderCnt[　lId　]의 값은 다음과 같이 도출된다:
- 현재 픽처가 RASL 픽처, RADL 픽처 또는 하위 계층 비참조 계층이 아니고, 그리고 현재 픽처가 0과 동일한 TemporalId 및 0과 동일한 discardable_flag를 갖는 경우, PrevPicOrderCnt[　lId　]는 PicOrderCntVal과 동일하게 설정된다.
- 그렇지 않은 경우, poc_decrement_info_present_flag가 1과 동일 [[poc_reset_idc가 3과 동일]] 하고 다음 조건들 중 하나가 참이면, PrevPicOrderCnt[　lId　]는 (　full_poc_reset_flag　?　0　:　poc_lsb_val　) 과 동일하게 설정된다:
- FirstPicInLayerDecodedFlag[　nuh_layer_id　]는 0과 동일하다.
- FirstPicInLayerDecodedFlag[　nuh_layer_id　]는 1과 동일하고 현재 픽처는 POC 리세팅 픽처이다.
PicOrderCntVal의 값은 -231 에서　231　-　1 까지를 포함하는 범위일 수 있다. 하나의 CVS에서, 동일한 계층에서의 임의의 2개의 코딩된 픽처에 대한 PicOrderCntVal 값들은 동일하지 않을 수 있다.
함수 PicOrderCnt( picX )는 다음과 같이 규정된다:
PicOrderCnt( picX ) = 픽처 picX의 PicOrderCntVal
함수 DiffPicOrderCnt(　picA,　picB　)는 다음과 같이 규정된다:
DiffPicOrderCnt( picA, picB ) = PicOrderCnt( picA ) - PicOrderCnt( picB )
비트스트림은 -215 에서 215 - 1 까지를 포함한 범위에 있지 않는, 디코딩 프로세스에서 사용되는 DiffPicOrderCnt (picA, picB) 의 값들이 되는 데이터를 포함하지 않을 것이다.
주의 - X를 현재 픽처 그리고 Y 및 Z를 동일한 시퀀스에서의 2 개의 다른 픽처들이라고 하면, DiffPicOrderCnt (X, Y) 및 DiffPicOrderCnt (X, Z) 양쪽 모두가 양이거나 또는 양쪽 모두가 음인 경우에 Y 및 Z는 X로부터의 동일한 출력 순서 방향에 있다고 간주된다.
대안으로, CRA는 3과 동일한 poc_reset_idc를 갖도록 허용될 것이고 poc_msb_val의 시멘틱스는 poc_msb_val의 값이 현재 픽처와 [[동일 계층에서의]] 이전 POC 리세팅 픽처 또는 [[동일 계층에서의]] 이전 IDR 픽처의 픽처 순서 카운트들의 최상위 비트들의 값들 간의 차이와 동일하도록 변경된다.
슬라이스 세그먼트 헤더 확장 신택스 엘리먼트들의 시멘틱스
현재 신택스 엘리먼트들의 시멘틱스 slice_segment_header_extension_data_bit 및 slice_segment_header_extension_data_bit는 정의되지 않는다. 하기 시멘틱스가 HEVC 명세서에 부가될 수도 있다.
slice_segment_header_extension_length 는, 바이트 단위로, 이 신택스 엘리먼트 이후 슬라이스 헤더 확장 데이터의 길이를 규정한다. slice_segment_header_extension_length의 값은 0에서 4096까지를 포함하는 범위에 있을 것이다. 존재하지 않는 경우, slice_segment_header_extension_length의 값은 0과 동일한 것으로 추론된다.
slice_segment_header_extension_data_bit 는 임의의 값을 가질 수도 있다. 디코더들은 slice_segment_header_extension_data_bit의 값을 무시할 것이다. 이들의 값은 본 명세서의 본 버전에서 규정된 프로파일들에 대한 디코더 일치에 영향을 주지 않는다.
poc_reset_info_present_flag의 시멘틱스
신택스 엘리먼트 poc_reset_info_present_flag는 PPS에서 시그널링되며, 플래그 pps_extension_type_flag[ 0 ]의 값에 대해 컨디셔닝된다. poc_reset_info_present_flag의 신택스 및 시멘틱스는 아래에 재현된다. 표 2는 pic_parameter_set_rbsp( )의 예시적인 신택스를 예시한다.
Figure 112016095591167-pct00005
표 2: pic_parameter_set_rbsp( )의 예시적인 신택스
pps_extension_type_flag[ i ] 는, 본 명세서의 본 버전에 일치하는 비트스트림에서, 1에서 6까지를 포함하는 범위의 i에 대해 0과 동일할 것이다. pps_extension_type_flag[ 0 ]이 1과 동일하다는 것은, poc_reset_info_present_flag가 PPS RBSP 신택스 구조에 존재한다는 것을 규정한다. pps_extension_type_flag[ 0 ]이 0과 동일하다는 것은, poc_reset_info_present_flag가 PPS RBSP 신택스 구조에 존재하지 않는다는 것을 규정한다. pps_extension_type_flag[ i ]의 경우 1의 값은, 1에서 7까지를 포함하는 범위의 i에 대해, 미래 사용을 위해 ITU-T | ISO/IEC에 의해 리저브된다. pps_extension_type_flag[ 7 ]이 0과 동일하다는 것은, PPS RBSP 신택스 구조에 어떠한 pps_extension_data_flag도 존재하지 않는다는 것을 규정한다. 디코더들은, PPS NAL 유닛에서 pps_extension_type_flag[ 7 ]에 대해 값 1로 이어지는 모든 pps_extension_data_flag 신택스 엘리먼트들을 무시할 것이다.
poc_reset_info_present_flag가 0과 동일하다는 것은, 신택스 엘리먼트 poc_reset_idc가 PPS를 지칭하는 슬라이스들의 슬라이스 세그먼트 헤더들에 존재하지 않는다는 것을 규정한다. poc_reset_info_present_flag가 1과 동일하다는 것은, 신택스 엘리먼트 poc_reset_idc가 PPS를 지칭하는 슬라이스들의 슬라이스 세그먼트 헤더들에 존재한다는 것을 규정한다.
몇몇 구현예들에서, poc_reset_info_present_flag의 값이 0과 동일한 경우라도, 현재 신택스는 pps_extension_type_flag[ 0 ]가 1의 값으로 설정되고 poc_reset_info_present_flag가 시그널링된다고 지시한다. 하지만, poc_reset_info_present_flag를 시그널링하지 않고 대신에 신택스 엘리먼트가 존재하지 않는 경우 이들의 값이 0과 동일할 것으로 추론하는 것이 보다 효과적일 수도 있다. 이러한 변화는 아래에 도시된 시멘틱스를 변경하는 것에 의해 구현될 수 있고, 부가된 언어는 이탤릭체로 나타낸다:
poc_reset_info_present_flag가 0과 동일하다는 것은, 신택스 엘리먼트 poc_reset_idc가 PPS를 지칭하는 슬라이스들의 슬라이스 세그먼트 헤더들에 존재하지 않는다는 것을 규정한다. poc_reset_info_present_flag가 1과 동일하다는 것은, 신택스 엘리먼트 poc_reset_idc가 PPS를 지칭하는 슬라이스들의 슬라이스 세그먼트 헤더들에 존재한다는 것을 규정한다. 존재하지 않는 경우, poc_reset_info_present_flag의 값은 0과 동일한 것으로 추론된다.
본 개시물에 설명된 기법들은 독립적으로 적용될 수 있고 이들 일부 또는 모두는 조합하여 적용될 수 있다. 본원에 기재된 표시들, 플래그들, 및/또는 신택스 엘리먼트들은, VPS, SPS, PPS, 슬라이스 헤더들, SEI 메시지들 등을 포함하지만 이에 한정되지 않는 비트스트림의 다양한 부분들에서 제공될 수 있고, 심지어 외부 수단에 의해 규정될 수도 있다.
다른 고려사항들
본원에 개시된 정보와 신호들이 다양한 상이한 기술들 및 기법들 중 임의의 것을 사용하여 표현될 수도 있다. 예를 들어, 위의 설명 전체에 걸쳐 언급될 수도 있는 데이터, 명령들, 커맨드들, 정보, 신호들, 비트들, 심볼들, 및 칩 (chip) 들은 전압들, 전류들, 전자기파들, 자기적 장들 또는 입자들, 광학적 장들 또는 입자들, 또는 그들의 임의의 조합에 의해 표현될 수도 있다.
본원에 개시된 실시형태들과 관련하여 설명되는 다양한 예시적인 논리 블록들, 모듈들, 회로들, 및 알고리즘 단계들은 전자 하드웨어, 컴퓨터 소프트웨어, 또는 양쪽 모두의 조합들로 구현될 수도 있다. 하드웨어 및 소프트웨어의 이러한 교환가능성을 명백하게 예증하기 위하여, 다양한 예시적인 컴포넌트들, 블록들, 모듈들, 회로들, 및 단계들이 일반적으로 그들의 기능의 관점에서 설명되어 있다. 이러한 기능이 하드웨어 또는 소프트웨어 중 어느 것으로 구현되는지는 전체 시스템에 부과되는 특정 애플리케이션 및 설계 제약들에 달려있다. 당업자들은 설명된 기능을 각각의 특정한 애플리케이션에 대하여 다양한 방식들로 구현할 수도 있지만, 이러한 구현 결정은 본 발명의 범위를 벗어나게 하는 것으로 해석되지 않아야 한다.
본원에서 설명된 기법들은 하드웨어, 소프트웨어, 펌웨어, 또는 그들의 임의의 조합으로 구현될 수도 있다. 이러한 기법들은 범용 컴퓨터들, 무선 통신 디바이스 핸드셋들, 또는 무선 통신 디바이스 핸드셋들 및 다른 디바이스들에서의 애플리케이션을 포함한 다수의 용도들을 갖는 집적회로 디바이스들과 같은 다양한 디바이스들 중 임의의 것에 구현될 수도 있다. 모듈들 또는 컴포넌트들로서 설명되는 임의의 특징부들은 통합형 로직 디바이스에 함께 또는 개별적이지만 상호작용하는 로직 디바이스들로서 따로따로 구현될 수도 있다. 소프트웨어로 구현된다면, 이 기법들은, 실행될 때 위에서 설명된 방법들 중의 하나 이상을 수행하는 명령들을 포함한 프로그램 코드를 포함하는 컴퓨터 판독가능 데이터 저장 매체에 의해 적어도 부분적으로 실현될 수도 있다. 컴퓨터 판독가능 데이터 저장 매체는 패키징 자료들을 포함할 수도 있는 컴퓨터 프로그램 제품의 부분을 형성할 수도 있다. 컴퓨터 판독가능 저장 매체는 메모리 또는 데이터 저장 매체, 이를테면 동기식 다이나믹 랜덤 액세스 메모리 (SDRAM) 와 같은 랜덤 액세스 메모리 (RAM), 판독전용 메모리 (ROM), 비휘발성 랜덤 액세스 메모리 (NVRAM), 전기 소거가능 프로그램가능 판독전용 메모리 (EEPROM), 플래시 메모리, 자기 또는 광 데이터 저장 매체 등을 포함할 수도 있다.
프로그램 코드는 하나 이상의 프로세서들, 이를테면 하나 이상의 DSP들, 범용 마이크로프로세서들, ASIC들, FPGA들, 또는 다른 동등한 집적 또는 개별 로직 회로를 포함할 수도 있는 프로세서에 의해 실행될 수도 있다. 이러한 프로세서는 본 개시물에서 설명되는 기법들 중 임의의 것을 수행하도록 구성될 수도 있다. 범용 프로세서가 마이크로프로세서일 수도 있지만, 대체예에서, 그 프로세서는 기존의 임의의 프로세서, 제어기, 마이크로제어기, 또는 상태 머신 (state machine) 일 수도 있다. 프로세서가 또한, 컴퓨팅 디바이스들의 조합, 예컨대, DSP 및 마이크로프로세서의 조합, 복수의 마이크로프로세서들, DSP 코어와 협력하는 하나 이상의 마이크로프로세서들, 또는 임의의 다른 이러한 구성으로서 구현될 수도 있다. 따라서, 본원에서 사용되는 바와 같은 "프로세서"라는 용어는 앞서의 구조, 앞서의 구조의 임의의 조합, 또는 본원에서 설명된 기법들의 구현에 적합한 임의의 다른 구조 또는 장치 중 임의의 것을 지칭할 수도 있다. 덧붙여서, 일부 양태들에서, 본원에서 설명된 기능은 인코딩 및 디코딩을 위해 구성된 전용 소프트웨어 모듈들 또는 하드웨어 모듈들 내에 제공될 수도 있거나, 또는 결합형 비디오 인코더-디코더 (CODEC) 에 통합될 수도 있다. 또한, 본 기법들은 하나 이상의 회로들 또는 로직 엘리먼트들 내에 완전히 구현될 수 있다.
본 개시물의 기법들은 무선 핸드셋, 집적회로 (IC) 또는 IC들의 세트 (예컨대, 칩 셋) 를 포함하는 매우 다양한 디바이스들 또는 장치들로 구현될 수도 있다. 다양한 컴포넌트들, 모듈들, 또는 유닛들은 개시된 기법들을 수행하도록 구성된 디바이스들의 기능적 양태들을 강조하기 위해 본 개시물에서 설명되지만, 상이한 하드웨어 유닛들에 의한 실현을 반드시 요구하지는 않는다. 대신에, 위에서 설명된 바와 같이, 다양한 유닛들은 코덱 하드웨어 유닛에 결합되거나 또는 적합한 소프트웨어 및/또는 펌웨어에 연계하여, 위에서 설명된 바와 같은 하나 이상의 프로세서들을 포함한 상호운용적 하드웨어 유닛들의 컬렉션에 의해 제공될 수도 있다.
본 발명의 다양한 실시형태들이 설명되었다. 이들 및 다른 실시형태들은 다음의 청구항들의 범위 내에 있다.

Claims (30)

  1. 비트스트림에서 비디오 정보를 디코딩하기 위한 장치로서,
    현재 픽처를 갖는 비디오 계층과 연관된 비디오 데이터를 저장하도록 구성된 메모리; 및
    상기 메모리와 통신하는 프로세서를 포함하고,
    상기 프로세서는:
    상기 현재 픽처와 연관된 슬라이스 세그먼트 헤더 확장의 길이가 제로인지 여부를 결정하고;
    상기 현재 픽처와 연관된 상기 슬라이스 세그먼트 헤더 확장의 길이가 제로라는 결정에 기초하여, 상기 현재 픽처와 연관된 픽처 오더 카운트 (POC; picture order count) 값의 하나 이상의 최상위 비트들 (MSB들; most significant bits) 을 나타내는 제 1 신택스 엘리먼트가 상기 비트스트림에 존재하지 않는다고 결정하고; 그리고
    상기 제 1 신택스 엘리먼트가 상기 비트스트림에 존재하지 않는다는 결정에 기초하여, 상기 현재 픽처와 연관된 상기 POC 값의 상기 하나 이상의 MSB들을 나타내는 상기 제 1 신택스 엘리먼트를 상기 비트스트림에서 수신하지 않고 상기 현재 픽처를 디코딩하도록 구성되는, 비트스트림에서 비디오 정보를 디코딩하기 위한 장치.
  2. 제 1 항에 있어서,
    상기 프로세서는 또한, 상기 슬라이스 세그먼트 헤더 확장의 길이를 나타내는 제 2 신택스 엘리먼트에 기초하여 상기 슬라이스 세그먼트 헤더 확장의 길이가 제로인지 여부를 결정하도록 구성되는, 비트스트림에서 비디오 정보를 디코딩하기 위한 장치.
  3. 제 1 항에 있어서,
    상기 프로세서는 또한, 상기 현재 픽처와 연관된 상기 슬라이스 세그먼트 헤더 확장이 상기 비트스트림에 존재하는지 여부를 나타내는 제 3 신택스 엘리먼트에 기초하여 상기 슬라이스 세그먼트 헤더 확장의 길이가 제로인지 여부를 결정하도록 구성되는, 비트스트림에서 비디오 정보를 디코딩하기 위한 장치.
  4. 제 1 항에 있어서,
    상기 프로세서는 또한, 상기 현재 픽처가 클린 랜덤 액세스 (CRA; clean random access) 픽처인지 또는 브로큰 링크 액세스 (BLA; broken link access) 픽처인지 여부에 적어도 부분적으로 기초하여, 상기 제 1 신택스 엘리먼트가 상기 비트스트림에 존재하지 않는다고 결정하도록 구성되는, 비트스트림에서 비디오 정보를 디코딩하기 위한 장치.
  5. 제 1 항에 있어서,
    상기 프로세서는 또한:
    상기 현재 픽처가 CRA 픽처인지 또는 BLA 픽처인지 여부를 결정하고;
    상기 현재 픽처가 CRA 픽처 또는 BLA 픽처라는 결정에 기초하여 상기 POC 값의 상기 하나 이상의 MSB들이 상기 비트스트림에 제공될 것으로 요구된다는 표시를 프로세싱하고; 그리고
    상기 POC 값의 상기 하나 이상의 MSB들이 상기 비트스트림에 존재할 것으로 요구된다는 표시와 무관하게, 상기 슬라이스 세그먼트 헤더 확장의 길이가 제로라는 결정에 기초하여, 상기 제 1 신택스 엘리먼트가 상기 비트스트림에 존재하지 않는다고 결정하도록 구성되는, 비트스트림에서 비디오 정보를 디코딩하기 위한 장치.
  6. 제 5 항에 있어서,
    상기 프로세서는 또한, 상기 슬라이스 세그먼트 헤더 확장의 길이를 나타내는 제 2 신택스 엘리먼트에 기초하여 상기 슬라이스 세그먼트 헤더 확장의 길이가 제로인지 여부를 결정하도록 구성되는, 비트스트림에서 비디오 정보를 디코딩하기 위한 장치.
  7. 제 1 항에 있어서,
    상기 프로세서는 또한, 상기 제 1 신택스 엘리먼트가 상기 비트스트림에 존재하지 않는다고 나타내기 위해 파라미터를 제로로 설정하도록 구성되는, 비트스트림에서 비디오 정보를 디코딩하기 위한 장치.
  8. 제 1 항에 있어서,
    상기 프로세서는 또한, 또 다른 픽처와 연관된 또 다른 슬라이스 세그먼트 헤더 확장의 길이가 제로가 아니라는 결정에 기초하여, 상기 또 다른 픽처와 연관된 POC 값의 하나 이상의 MSB들을 나타내는 제 2 신택스 엘리먼트들에 적어도 부분적으로 기초하여 상기 비디오 계층을 디코딩하도록 구성되는, 비트스트림에서 비디오 정보를 디코딩하기 위한 장치.
  9. 제 8 항에 있어서,
    상기 제 2 신택스 엘리먼트는 상기 또 다른 슬라이스 세그먼트 헤더 확장에 제공되는, 비트스트림에서 비디오 정보를 디코딩하기 위한 장치.
  10. 제 8 항에 있어서,
    상기 프로세서는 또한:
    상기 또 다른 슬라이스 세그먼트 헤더 확장이 상기 비트스트림에 존재한다는 결정에 기초하여 상기 또 다른 픽처와 연관된 상기 POC 값의 상기 하나 이상의 MSB들이 상기 비트스트림에 존재할 것으로 요구되는지 여부를 결정하고; 그리고
    상기 또 다른 픽처와 연관된 상기 POC 값의 상기 하나 이상의 MSB들이 상기 비트스트림에 존재할 것으로 요구된다는 결정에 기초하여 상기 비트스트림에서 상기 제 2 신택스 엘리먼트를 프로세싱하도록 구성되는, 비트스트림에서 비디오 정보를 디코딩하기 위한 장치.
  11. 제 1 항에 있어서,
    상기 프로세서는 또한, 연관된 상기 POC 값의 상기 하나 이상의 MSB들이 상기 비트스트림에 존재할 것으로 요구되지 않는다는 결정에 기초하여 상기 제 1 신택스 엘리먼트가 상기 비트스트림에 존재하지 않는다고 결정하도록 구성되는, 비트스트림에서 비디오 정보를 디코딩하기 위한 장치.
  12. 비트스트림에서 비디오 정보를 디코딩하는 방법으로서,
    비디오 계층에서의 현재 픽처와 연관된 슬라이스 세그먼트 헤더 확장의 길이가 제로인지 여부를 결정하는 단계; 및
    (i) 상기 현재 픽처와 연관된 상기 슬라이스 세그먼트 헤더 확장의 길이가 제로라는 결정에 기초하여, 상기 현재 픽처와 연관된 픽처 오더 카운트 (POC; picture order count) 값의 하나 이상의 최상위 비트들 (MSB들; most significant bits) 을 나타내는 제 1 신택스 엘리먼트가 상기 비트스트림에 존재하지 않는다고 결정하고, 그리고 상기 제 1 신택스 엘리먼트가 상기 비트스트림에 존재하지 않는다는 결정에 기초하여, 상기 현재 픽처와 연관된 상기 POC 값의 상기 하나 이상의 MSB들을 나타내는 상기 제 1 신택스 엘리먼트를 상기 비트스트림에서 수신하지 않고 상기 현재 픽처를 디코딩하는 것, 또는
    (ii) 상기 현재 픽처와 연관된 상기 슬라이스 세그먼트 헤더 확장의 길이가 제로가 아니라는 결정에 기초하여, 상기 현재 픽처와 연관된 POC 값의 하나 이상의 MSB들이 상기 비트스트림에 존재할 것으로 요구되는지 여부를 결정하고, 그리고 상기 현재 픽처와 연관된 상기 POC 값의 상기 하나 이상의 MSB들이 상기 비트스트림에 존재할 것으로 요구된다는 결정에 기초하여, 상기 현재 픽처와 연관된 상기 POC 값의 상기 하나 이상의 MSB들을 나타내는 상기 제 1 신택스 엘리먼트를 상기 비트스트림에서 수신함으로써 적어도 부분적으로 상기 현재 픽처를 디코딩하는 것
    중 하나를 수행하는 단계를 포함하는, 비트스트림에서 비디오 정보를 디코딩하는 방법.
  13. 제 12 항에 있어서,
    상기 슬라이스 세그먼트 헤더 확장의 길이를 나타내는 제 2 신택스 엘리먼트에 기초하여 상기 슬라이스 세그먼트 헤더 확장의 길이가 제로인지 여부를 결정하는 단계를 더 포함하는, 비트스트림에서 비디오 정보를 디코딩하는 방법.
  14. 제 12 항에 있어서,
    상기 현재 픽처와 연관된 상기 슬라이스 세그먼트 헤더 확장이 상기 비트스트림에 존재하는지 여부를 나타내는 제 3 신택스 엘리먼트에 기초하여 상기 슬라이스 세그먼트 헤더 확장의 길이가 제로인지 여부를 결정하는 단계를 더 포함하는, 비트스트림에서 비디오 정보를 디코딩하는 방법.
  15. 제 12 항에 있어서,
    상기 현재 픽처가 클린 랜덤 액세스 (CRA) 픽처인지 또는 브로큰 링크 액세스 (BLA) 픽처인지 여부에 적어도 부분적으로 기초하여, 상기 현재 픽처와 연관된 상기 제 1 신택스 엘리먼트가 상기 비트스트림에 존재하지 않는다고 결정하는 단계를 더 포함하는, 비트스트림에서 비디오 정보를 디코딩하는 방법.
  16. 제 12 항에 있어서,
    상기 현재 픽처가 CRA 픽처인지 또는 BLA 픽처인지 여부를 결정하는 단계;
    상기 현재 픽처가 CRA 픽처 또는 BLA 픽처라는 결정에 기초하여 상기 POC 값의 상기 하나 이상의 MSB들이 상기 비트스트림에 존재할 것으로 요구된다고 결정하는 단계; 및
    상기 POC 값의 상기 하나 이상의 MSB들이 상기 비트스트림에 존재할 것으로 요구된다는 결정과 무관하게, 상기 슬라이스 세그먼트 헤더 확장의 길이가 제로라는 결정에 기초하여, 상기 제 1 신택스 엘리먼트가 상기 비트스트림에 존재하지 않는다고 결정하는 단계를 더 포함하는, 비트스트림에서 비디오 정보를 디코딩하는 방법.
  17. 제 16 항에 있어서,
    상기 슬라이스 세그먼트 헤더 확장의 길이를 나타내는 제 2 신택스 엘리먼트에 기초하여 상기 슬라이스 세그먼트 헤더 확장의 길이가 제로인지 여부를 결정하는 단계를 더 포함하는, 비트스트림에서 비디오 정보를 디코딩하는 방법.
  18. 제 12 항에 있어서,
    상기 제 1 신택스 엘리먼트가 상기 비트스트림에 존재하지 않는다고 나타내기 위해 파라미터를 제로로 설정하는 단계를 더 포함하는, 비트스트림에서 비디오 정보를 디코딩하는 방법.
  19. 제 12 항에 있어서,
    또 다른 픽처와 연관된 또 다른 슬라이스 세그먼트 헤더 확장의 길이가 제로가 아니라는 결정에 기초하여, 상기 또 다른 픽처와 연관된 POC 값의 하나 이상의 MSB들을 나타내는 제 2 신택스 엘리먼트들에 적어도 부분적으로 기초하여 상기 비디오 계층을 디코딩하는 단계를 더 포함하는, 비트스트림에서 비디오 정보를 디코딩하는 방법.
  20. 제 19 항에 있어서,
    상기 제 2 신택스 엘리먼트는 상기 또 다른 슬라이스 세그먼트 헤더 확장에 제공되는, 비트스트림에서 비디오 정보를 디코딩하는 방법.
  21. 제 19 항에 있어서,
    상기 또 다른 픽처와 연관된 상기 POC 값의 상기 하나 이상의 MSB들이 상기 비트스트림에 존재할 것으로 요구된다는 결정에 기초하여 상기 비트스트림에서 상기 또 다른 픽처와 연관된 상기 POC 값의 상기 하나 이상의 MSB들을 프로세싱하는 단계를 더 포함하는, 비트스트림에서 비디오 정보를 디코딩하는 방법.
  22. 제 12 항에 있어서,
    연관된 상기 POC 값의 상기 하나 이상의 상기 MSB들이 상기 비트스트림에 존재할 것으로 요구되지 않는다는 결정에 기초하여 상기 제 1 신택스 엘리먼트가 상기 비트스트림에 존재하지 않는다고 결정하는 단계를 더 포함하는, 비트스트림에서 비디오 정보를 디코딩하는 방법.
  23. 코드를 포함하는 컴퓨터 판독가능 저장 매체로서,
    상기 코드가 실행되는 경우 장치로 하여금:
    현재 픽처를 갖는 비트스트림의 비디오 계층과 연관된 비디오 데이터를 저장하게 하고;
    상기 현재 픽처와 연관된 슬라이스 세그먼트 헤더 확장의 길이가 제로인지 여부를 결정하게 하고;
    상기 현재 픽처와 연관된 상기 슬라이스 세그먼트 헤더 확장의 길이가 제로라는 결정에 기초하여, 상기 현재 픽처와 연관된 픽처 오더 카운트 (POC; picture order count) 값의 하나 이상의 최상위 비트들 (MSB들; most significant bits) 을 나타내는 제 1 신택스 엘리먼트가 상기 비트스트림에 존재하지 않는다고 결정하게 하고; 그리고
    상기 제 1 신택스 엘리먼트가 상기 비트스트림에 존재하지 않는다는 결정에 기초하여, 상기 현재 픽처와 연관된 상기 POC 값의 상기 하나 이상의 MSB들을 나타내는 상기 제 1 신택스 엘리먼트를 상기 비트스트림에서 수신하지 않고 상기 현재 픽처를 디코딩하게 하는, 컴퓨터 판독가능 저장 매체.
  24. 제 23 항에 있어서,
    상기 코드는 또한, 상기 장치로 하여금, 상기 슬라이스 세그먼트 헤더 확장의 길이를 나타내는 제 2 신택스 엘리먼트에 기초하여 상기 슬라이스 세그먼트 헤더 확장의 길이가 제로인지 여부를 결정하게 하는, 컴퓨터 판독가능 저장 매체.
  25. 제 23 항에 있어서,
    상기 코드는 또한, 상기 현재 픽처와 연관된 상기 슬라이스 세그먼트 헤더 확장이 상기 비트스트림에 존재하는지 여부를 나타내는 제 3 신택스 엘리먼트에 기초하여 상기 슬라이스 세그먼트 헤더 확장의 길이가 제로인지 여부를 결정하게 하는, 컴퓨터 판독가능 저장 매체.
  26. 제 23 항에 있어서,
    상기 코드는 또한, 상기 장치로 하여금:
    상기 현재 픽처가 클린 랜덤 액세스 (CRA) 픽처인지 또는 브로큰 링크 액세스 (BLA) 픽처인지 여부를 결정하게 하고;
    상기 현재 픽처가 CRA 픽처 또는 BLA 픽처라는 결정에 기초하여 상기 POC 값의 상기 하나 이상의 MSB들이 상기 비트스트림에 존재할 것으로 요구된다고 결정하게 하고; 그리고
    상기 POC 값의 상기 하나 이상의 MSB들이 상기 비트스트림에 존재할 것으로 요구된다는 표시와 무관하게, 상기 슬라이스 세그먼트 헤더 확장의 길이가 제로라는 결정에 기초하여, 상기 제 1 신택스 엘리먼트가 상기 비트스트림에 존재하지 않는다고 결정하게 하는, 컴퓨터 판독가능 저장 매체.
  27. 비트스트림에서 비디오 정보를 디코딩하도록 구성된 비디오 코딩 디바이스로서,
    상기 비디오 코딩 디바이스는:
    현재 픽처를 갖는 비디오 계층과 연관된 비디오 데이터를 저장하는 수단;
    상기 현재 픽처와 연관된 슬라이스 세그먼트 헤더 확장의 길이가 제로인지 여부를 결정하는 수단;
    상기 현재 픽처와 연관된 상기 슬라이스 세그먼트 헤더 확장의 길이가 제로라는 결정에 기초하여, 상기 현재 픽처와 연관된 픽처 오더 카운트 (POC; picture order count) 값의 하나 이상의 최상위 비트들 (MSB들; most significant bits) 을 나타내는 제 1 신택스 엘리먼트가 상기 비트스트림에 존재하지 않는다고 결정하는 수단; 및
    상기 제 1 신택스 엘리먼트가 상기 비트스트림에 존재하지 않는다는 결정에 기초하여, 상기 현재 픽처와 연관된 상기 POC 값의 상기 하나 이상의 MSB들을 나타내는 상기 제 1 신택스 엘리먼트를 상기 비트스트림에서 수신하지 않고 상기 현재 픽처를 디코딩하는 수단을 포함하는, 비디오 코딩 디바이스.
  28. 제 27 항에 있어서,
    상기 슬라이스 세그먼트 헤더 확장의 길이를 나타내는 제 2 신택스 엘리먼트에 기초하여 상기 슬라이스 세그먼트 헤더 확장의 길이가 제로인지 여부를 결정하는 수단을 더 포함하는, 비디오 코딩 디바이스.
  29. 제 27 항에 있어서,
    상기 현재 픽처와 연관된 상기 슬라이스 세그먼트 헤더 확장이 상기 비트스트림에 존재하는지 여부를 나타내는 제 3 신택스 엘리먼트에 기초하여 상기 슬라이스 세그먼트 헤더 확장의 길이가 제로인지 여부를 결정하는 수단을 더 포함하는, 비디오 코딩 디바이스.
  30. 제 27 항에 있어서,
    상기 현재 픽처가 클린 랜덤 액세스 (CRA) 픽처인지 또는 브로큰 링크 액세스 (BLA) 픽처인지 여부를 결정하는 수단;
    상기 현재 픽처가 CRA 픽처 또는 BLA 픽처라는 결정에 기초하여 상기 POC 값의 하나 이상의 MSB들이 상기 비트스트림에 존재할 것으로 요구된다고 결정하는 수단; 및
    상기 POC 값의 하나 이상의 MSB들이 상기 비트스트림에 존재할 것으로 요구된다는 결정과 무관하게, 상기 슬라이스 세그먼트 헤더 확장의 길이가 제로라는 결정에 기초하여, 상기 제 1 신택스 엘리먼트가 상기 비트스트림에 존재하지 않는다고 결정하는 수단을 더 포함하는, 비디오 코딩 디바이스.
KR1020167027378A 2014-03-17 2015-03-13 비디오 정보의 스케일러블 코딩을 위한 디바이스 및 방법 KR101948999B1 (ko)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
US201461954545P 2014-03-17 2014-03-17
US61/954,545 2014-03-17
US201461955140P 2014-03-18 2014-03-18
US61/955,140 2014-03-18
US14/656,447 2015-03-12
US14/656,447 US9848199B2 (en) 2014-03-17 2015-03-12 Device and method for scalable coding of video information
PCT/US2015/020469 WO2015142651A1 (en) 2014-03-17 2015-03-13 Device and method for scalable coding of video information

Publications (2)

Publication Number Publication Date
KR20160132894A KR20160132894A (ko) 2016-11-21
KR101948999B1 true KR101948999B1 (ko) 2019-02-15

Family

ID=54070441

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020167027378A KR101948999B1 (ko) 2014-03-17 2015-03-13 비디오 정보의 스케일러블 코딩을 위한 디바이스 및 방법

Country Status (8)

Country Link
US (1) US9848199B2 (ko)
EP (1) EP3120560B1 (ko)
JP (1) JP6434044B2 (ko)
KR (1) KR101948999B1 (ko)
CN (1) CN106105222B (ko)
BR (1) BR112016021475B8 (ko)
MX (1) MX355918B (ko)
WO (1) WO2015142651A1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10674171B2 (en) * 2011-09-27 2020-06-02 Telefonaktiebolaget Lm Ericsson (Publ) Decoders and methods thereof for managing pictures in video decoding process
US20220038681A1 (en) * 2018-11-05 2022-02-03 Interdigital Vc Holdings, Inc. Video encoding or decoding using block extension for overlapped block motion compensation
US11159827B2 (en) * 2019-09-23 2021-10-26 Tencent America LLC Method for signaling output layer set with sub picture
EP4062640A4 (en) 2019-12-26 2023-01-11 ByteDance Inc. PROFILE, ROW AND LAYER INDICATION IN VIDEO CODING
KR20220120566A (ko) 2019-12-26 2022-08-30 바이트댄스 아이엔씨 비디오 비트스트림들에서의 가상 참조 디코더 파라미터들의 시그널링에 대한 제약들
CN114902677A (zh) 2019-12-27 2022-08-12 字节跳动有限公司 信令通知视频子图片的语法
WO2021142365A2 (en) 2020-01-09 2021-07-15 Bytedance Inc. Restrictions on gradual decoding refresh (gdr) unit
US11563980B2 (en) * 2020-04-02 2023-01-24 Qualcomm Incorporated General constraint information syntax in video coding

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101855908B (zh) * 2007-10-15 2012-11-21 高通股份有限公司 用于可缩放视频译码的改进的加强层译码
US9591303B2 (en) * 2012-06-28 2017-03-07 Qualcomm Incorporated Random access and signaling of long-term reference pictures in video coding
US9332255B2 (en) * 2012-06-28 2016-05-03 Qualcomm Incorporated Signaling long-term reference pictures for video coding
JP6190397B2 (ja) * 2012-07-01 2017-08-30 シャープ株式会社 パラメータセットにおいて長期参照ピクチャをシグナリングするためのデバイス
WO2014028838A1 (en) * 2012-08-16 2014-02-20 Vid Scale, Inc. Slice based skip mode signaling for multiple layer video coding
TR201809689T4 (tr) * 2013-01-16 2018-07-23 Ericsson Telefon Ab L M Bir video dizisinin kodlanması için kodlayıcı ve kod çözücü.

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Chen J et al: "High efficiency video coding (HEVC) scalable extension Draft 5", no. JCTVC-P1008-v4, 22 January 2014.
Ramasubramonian A K et al: "MV-HEVC/SHVC HLS: On picture order count and related", JCTVC-Q0146, 18 March 2014.

Also Published As

Publication number Publication date
US20150264369A1 (en) 2015-09-17
JP6434044B2 (ja) 2018-12-05
CN106105222B (zh) 2019-12-27
JP2017513340A (ja) 2017-05-25
CN106105222A (zh) 2016-11-09
US9848199B2 (en) 2017-12-19
WO2015142651A1 (en) 2015-09-24
EP3120560B1 (en) 2023-07-26
BR112016021475A8 (pt) 2021-07-06
MX2016011215A (es) 2016-11-30
BR112016021475B8 (pt) 2024-02-06
EP3120560A1 (en) 2017-01-25
BR112016021475B1 (pt) 2023-12-26
BR112016021475A2 (pt) 2017-08-15
KR20160132894A (ko) 2016-11-21
EP3120560C0 (en) 2023-07-26
MX355918B (es) 2018-05-04

Similar Documents

Publication Publication Date Title
KR102312763B1 (ko) 비디오 정보의 스케일러블 코딩을 위한 디바이스 및 방법
CA2930331C (en) Support of base layer of a different codec in multi-layer video coding
KR20160099686A (ko) 비디오 정보의 스케일러블 코딩을 위한 디바이스 및 방법
KR101948999B1 (ko) 비디오 정보의 스케일러블 코딩을 위한 디바이스 및 방법
EP3158760B1 (en) Full picture order count reset for multi-layer codecs
KR20160145076A (ko) 멀티 계층 코딩에서의 컨포먼스 윈도우 정보
KR20160105437A (ko) 비디오 코딩에서의 nooutputofpriorpicsflag 의 개선된 추론
EP3120563A1 (en) Derivation of sps temporal id nesting information for multi-layer bitstreams
KR101864053B1 (ko) 멀티 계층 코딩에서 계층간 레퍼런스 픽처 세트 (ｒｐｓ) 의 코딩 및 비트스트림의 종단 (ｅｏｂ) 네트워크 액세스 계층 (ｎａｌ) 유닛들의 코딩을 위한 방법들
KR102312764B1 (ko) 멀티 계층 코딩에서 레퍼런스 픽처 세트 (ｒｐｓ) 를 코딩하기 위한 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant