KR102082031B1 - Hevc 멀티-계층 확장물들에서 비-hevc 기본 계층의 지원 - Google Patents

Hevc 멀티-계층 확장물들에서 비-hevc 기본 계층의 지원 Download PDF

Info

Publication number
KR102082031B1
KR102082031B1 KR1020167021419A KR20167021419A KR102082031B1 KR 102082031 B1 KR102082031 B1 KR 102082031B1 KR 1020167021419 A KR1020167021419 A KR 1020167021419A KR 20167021419 A KR20167021419 A KR 20167021419A KR 102082031 B1 KR102082031 B1 KR 102082031B1
Authority
KR
South Korea
Prior art keywords
video
layer
picture
base layer
bitstream
Prior art date
Application number
KR1020167021419A
Other languages
English (en)
Other versions
KR20160106135A (ko
Inventor
예-쿠이 왕
Original Assignee
퀄컴 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 퀄컴 인코포레이티드 filed Critical 퀄컴 인코포레이티드
Publication of KR20160106135A publication Critical patent/KR20160106135A/ko
Application granted granted Critical
Publication of KR102082031B1 publication Critical patent/KR102082031B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/30—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using hierarchical techniques, e.g. scalability
    • H04N19/33—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using hierarchical techniques, e.g. scalability in the spatial domain
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/102—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or selection affected or controlled by the adaptive coding
    • H04N19/103—Selection of coding mode or of prediction mode
    • H04N19/105—Selection of the reference unit for prediction within a chosen coding or prediction mode, e.g. adaptive choice of position and number of pixels used for prediction
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/134—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or criterion affecting or controlling the adaptive coding
    • H04N19/136—Incoming video signal characteristics or properties
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/169—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding
    • H04N19/17—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object
    • H04N19/172—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object the region being a picture, frame or field
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/169—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding
    • H04N19/187—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being a scalable video layer
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/20—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using video object coding
    • H04N19/29—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using video object coding involving scalability at the object level, e.g. video object layer [VOL]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/30—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using hierarchical techniques, e.g. scalability
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/30—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using hierarchical techniques, e.g. scalability
    • H04N19/39—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using hierarchical techniques, e.g. scalability involving multiple description coding [MDC], i.e. with separate layers being structured as independently decodable descriptions of input picture data
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/44—Decoders specially adapted therefor, e.g. video decoders which are asymmetric with respect to the encoder
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/50—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding
    • H04N19/59—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding involving spatial sub-sampling or interpolation, e.g. alteration of picture size or resolution
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/50—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding
    • H04N19/597—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding specially adapted for multi-view video sequence encoding
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/70—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by syntax aspects related to video coding, e.g. related to compression standards

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)
  • Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)

Abstract

비디오 정보를 코딩하도록 구성된 장치는 메모리 및 메모리와 통신하는 프로세서를 포함한다. 메모리는 비트스트림과 연관된 비디오 정보를 저장하도록 구성된다. 그 장치는 상기 메모리와 통신하는 프로세서를 더 포함하며, 그 프로세서는 참조 계층이 비트스트림에 포함되는지의 여부를 결정하도록 구성된다. 프로세서는 추가로, 참조 계층이 비트스트림에 포함되는지의 여부에 기초하여, 디코딩된 픽처 버퍼에 대한 하나 이상의 파라미터들의 표시를 결정하고, 디코딩된 픽처 버퍼에 대한 하나 이상의 파라미터들의 결정된 표시에 적어도 부분적으로 기초하여 비디오 정보를 코딩하도록 구성된다.

Description

HEVC 멀티-계층 확장물들에서 비-HEVC 기본 계층의 지원{SUPPORT OF NON-HEVC BASE LAYER IN HEVC MULTI-LAYER EXTENSIONS}
본 개시는 비디오 코딩 및 압축 분야에 관한 것으로, 상세하게는, 스케일가능 비디오 코딩 (SVC), 멀티뷰 비디오 코딩 (MVC), 또는 3차원 (3D) 비디오 코딩에 관한 것이다.
디지털 비디오 기능들은, 디지털 텔레비전들, 디지털 다이렉트 브로드캐스트 시스템들, 무선 브로드캐스트 시스템들, 개인 정보 단말 (PDA) 들, 랩톱 또는 데스크톱 컴퓨터들, 디지털 카메라들, 디지털 레코딩 디바이스들, 디지털 미디어 플레이어들, 비디오 게임용 디바이스들, 비디오 게임 콘솔들, 셀룰러 또는 위성 무선 전화들, 화상 원격회의 디바이스들 등을 포함하는 광범위한 디바이스들 내로 편입될 수 있다. 디지털 비디오 디바이스들은 MPEG-2, MPEG-4, ITU-T H.263, ITU-T H.264/MPEG-4, 파트 10, 진보된 비디오 코딩 (AVC) 에 의해 정의된 표준들, 현재 개발 중에 있는 고효율 비디오 코딩 (HEVC) 표준, 및 이러한 표준들의 확장물들에서 설명된 것들과 같은 비디오 코딩 기법들을 구현한다. 비디오 디바이스들은 이러한 비디오 코딩 기법들을 구현함으로써 디지털 비디오 정보를 더 효율적으로 송신하고, 수신하고, 인코딩하고, 디코딩하고, 및/또는 저장할 수도 있다.
비디오 압축 기법들은 비디오 시퀀스들에 고유한 중복성을 감소시키거나 제거하기 위해 공간적 (인트라-픽처 (intra-picture)) 예측 및/또는 시간적 (인터-픽처 (inter-picture)) 예측을 수행한다. 블록-기반 비디오 코딩을 위하여, 비디오 슬라이스 (예컨대, 비디오 프레임, 비디오 프레임의 부분 등) 는 비디오 블록들로 파티셔닝 (partitioning) 될 수도 있으며, 이 비디오 블록들은 또한, 트리블록 (treeblock) 들, 코딩 유닛 (CU) 들 및/또는 코딩 노드들로서 지칭될 수도 있다. 픽처의 인트라-코딩된 (I) 슬라이스에서의 비디오 블록들은 동일한 픽처에서의 이웃하는 블록들 내의 참조 샘플들에 대한 공간적 예측을 이용하여 인코딩된다. 픽처의 인터-코딩된 (P 또는 B) 슬라이스 내의 비디오 블록들은 동일한 픽처에서의 이웃하는 블록들 내의 참조 샘플들에 대한 공간적 예측, 또는 다른 참조 픽처들에서의 참조 샘플들에 대한 시간적 예측을 이용할 수도 있다. 픽처들은 프레임들로서 지칭될 수도 있고, 참조 픽처들은 참조 프레임들로서 지칭될 수도 있다.
공간적 또는 시간적 예측은 코딩되어야 할 블록에 대한 예측 블록으로 귀착된다. 잔차 데이터는 코딩되어야 할 원래의 블록 및 예측 블록 사이의 픽셀 차이들을 나타낸다. 인터-코딩된 블록은 예측 블록을 형성하는 참조 샘플들의 블록을 지시하는 모션 벡터와, 코딩된 블록 및 예측 블록 사이의 차이를 표시하는 잔차 데이터에 따라 인코딩된다. 인트라-코딩된 블록은 인트라-코딩 모드 및 잔차 데이터에 따라 인코딩된다. 추가의 압축을 위하여, 잔차 데이터는 픽셀 도메인으로부터 변환 도메인으로 변환되어 잔차 변환 계수들로 귀착될 수도 있고, 그 후 잔차 변환 계수들은 양자화될 수도 있다. 초기에 2 차원 어레이로 배치된 양자화된 변환 계수들은 변환 계수들의 1 차원 벡터를 생성하기 위하여 스캔될 수도 있고, 엔트로피 코딩은 훨씬 더 많은 압축을 달성하기 위하여 적용될 수도 있다.
스케일가능 비디오 코딩 (SVC) 은, 때때로 참조 계층 (RL) 으로 지칭되는 기본 계층 (BL) 및 하나 이상의 스케일가능 향상 계층들 (EL들) 이 사용되는, 비디오 코딩을 지칭한다. SVC 에서, BL 은 기본 레벨의 품질을 갖는 비디오 데이터를 운반할 수 있다. 하나 이상의 EL들은 예컨대, 더 높은 공간, 시간, 및/또는 신호대 잡음 (SNR) 레벨들을 지원하도록 추가의 비디오 데이터를 운반할 수 있다. EL들은 이전에 인코딩된 계층과 관련하여 정의될 수도 있다. 예를 들어, 최하위 계층은 BL 로서 기능할 수도 있고, 최상위 계층은 EL 로서 기능할 수도 있다. 중간 계층들은 EL들 또는 RL들, 또는 이들 양자로서 기능할 수도 있다. 예를 들어, 중앙에 있는 계층은 BL 또는 임의의 중간의 EL들과 같이 그 밑의 계층들에 대해서는 EL 일 수도 있고, 동시에 그 위의 하나 이상의 EL들에 대해서는 RL 로서 기능할 수도 있다. 유사하게, HEVC 표준의 멀티뷰 또는 3D 확장물에서, 다수의 뷰들이 존재할 수도 있고, 하나의 뷰의 정보는 또 다른 뷰의 정보 (예컨대, 모션 추정, 모션 벡터 예측 및/또는 다른 리던던시들) 를 코딩하는데 활용될 수도 있다.
SVC 에서, EL 에서의 현재 블록은 RL 로부터 유도된 정보를 사용하여 코딩 (예컨대, 인코딩 또는 디코딩) 될 수도 있다. 예를 들면, EL 에서의 현재 블록은 RL 에서의 공동 위치된 블록의 정보 (예컨대, 텍스처 정보 또는 모션 정보) 를 사용하여 코딩될 수도 있다 (본 개시물에서 사용되는 것과 같은 용어 "공동 위치된" 은 현재 블록, 예컨대 현재 코딩되고 있는 블록과 동일한 이미지에 대응하는 다른 계층에서의 블록을 지칭할 수도 있다). 일부 구현들에서, 특정 RL 이 EL 을 코딩하는데 사용되는지의 여부는 플래그 또는 신택스 엘리먼트로서 시그널링될 수도 있다. 플래그 또는 신택스 엘리먼트가 특정 RL 이 EL 을 코딩하는데 사용되고 있는 것을 표시한다면, 다른 플래그 또는 신택스 엘리먼트는 추가로, 예를 들어 텍스처 (픽셀) 정보, 모션 정보, 또는 양자의 정보와 같이 특정 참조 픽처에서 어떤 종류의 정보가 EL 을 코딩하는데 사용되는지를 표시하도록 시그널링될 수도 있다.
특정 케이스들에서, RL 에서의 정보의 일부분은 EL 을 코딩하는데 사용하기에 가능하지 않을 수도 있다. 예를 들어, 일부 구현들에서, RL 이 비-HEVC 코덱을 사용하여 코딩된다면, RL 의 모션 정보는 EL 을 코딩하기 위한 HEVC 코덱에서 사용가능하지 않을 수도 있다. 그러한 경우에, EL 은 여전히 RL 의 텍스처 정보를 사용하여 코딩될 수도 있지만, RL 의 모션 정보는 EL 을 코딩하는데 사용되지 않을 수도 있다.
RL 을 코딩하기 위해 사용된 코덱의 타입에 대한 RL 에서 특정 타입들의 정보의 사용가능성의 이러한 의존도를 이용함으로써, 어떤 타입의 정보가 RL 로부터 유도되는지를 결정하기 위해 수행되는 프로세싱의 일부는 생략될 수도 있고 (예컨대, 정보가 사용불가능하다면, 그 정보가 EL 을 코딩하기 위해 사용되는지의 여부를 체크할 필요가 없다), 따라서 개선된 코딩 효율 및/도는 감소된 계산 복잡도를 발생한다.
본 개시물의 시스템들, 방법들 및 디바이스들 각각은 여러 혁신적인 양태들을 가지며, 이들 중 어느 것도 본원에서 개시된 바람직한 속성들에 대해 독자적으로 책임지는 것은 아니다.
일 양태에서, 본 개시물은 비디오 정보를 코딩하는 방법을 개시한다. 그 방법은, 참조 계층이 비트스트림에 포함되는지 여부를 결정하는 것, 참조 계층이 비트스트림에 포함되는지 여부에 기초하여, 디코딩된 픽처 버퍼에 대한 하나 이상의 파라미터들의 표시를 결정하는 것, 및 디코딩된 픽처 버퍼에 대한 하나 이상의 파라미터들의 결정된 표시에 적어도 부분적으로 기초하여 비디오 정보를 코딩하는 것을 포함한다.
일부 양태들에서, 참조 계층은 비-HEVC (고효율 비디오 코딩) 코덱을 사용하여, 및/또는 어드밴스드 비디오 코딩 (AVC) 코덱을 사용하여 코딩될 수도 있다. 참조 계층이 비트스트림에 포함되는지 여부를 결정하는 것은 플래그 또는 변수의 값에 기초하여 참조 계층이 비트스트림에 포함되는지 여부를 결정하는 것을 포함할 수도 있다. 일부 양태들에서, 하나 이상의 파라미터들은 최고 시간 서브-계층에 대한 디코딩된 픽처 버퍼의 최대 사이즈를 시그널링하는 파라미터를 포함한다. 예를 들면, 참조 계층이 비트스트림에 포함되는지 여부에 기초하여 최고 시간 서브-계층에 대한 디코딩된 픽처 버퍼의 최대 사이즈를 시그널링하는 파라미터의 표시를 결정하는 것은, 참조 계층이 비트스트림에 포함되지 않을 경우, 최고 시간 서브-계층에 대한 디코딩된 픽처 버퍼의 최대 사이즈를 시그널링하는 파라미터의 표시가 0 의 값을 가지는 것으로 결정하는 것을 포함할 수도 있다. 하나 이상의 파라미터들은 최대 레이턴시를 시그널링하는 파라미터를 포함할 수도 있다. 일 양태에서, 하나 이상의 파라미터들은 출력 픽처들의 최대 재정렬을 시그널링하는 파라미터를 포함할 수도 있다. 일부 양태들에서, 비디오 정보를 코딩하는 것은 비디오 정보를 인코딩 및 디코딩하는 것 중 적어도 하나를 포함할 수도 있다.
일 양태에서, 본 개시물은 비디오 정보를 코딩하도록 구성된 장치를 설명하고, 그 장치는 비트스트림과 연관된 비디오 정보를 저장하도록 구성된 메모리를 포함한다. 그 장치는 또한, 메모리와 통신하는 프로세서를 포함하고, 프로세서는, 참조 계층이 비트스트림에 포함되는지 여부를 결정하고, 참조 계층이 비트스트림에 포함되는지 여부에 기초하여, 디코딩된 픽처 버퍼에 대한 하나 이상의 파라미터들의 표시를 결정하고, 그리고 디코딩된 픽처 버퍼에 대한 하나 이상의 파라미터들의 결정된 표시에 적어도 부분적으로 기초하여 비디오 정보를 코딩하도록 구성된다.
본 개시물의 일 양태는 실행될 경우, 장치로 하여금, 프로세스를 수행하게 하는 비-일시적 컴퓨터 판독가능 매체를 설명한다. 그 프로세스는, 참조 계층이 비트스트림에 포함되는지 여부를 결정하는 것을 포함한다. 그 프로세스는 추가로, 참조 계층이 비트스트림에 포함되는지 여부에 기초하여, 디코딩된 픽처 버퍼에 대한 하나 이상의 파라미터들의 표시를 결정하는 것을 포함한다. 그 프로세스는 추가로, 디코딩된 픽처 버퍼에 대한 하나 이상의 파라미터들의 결정된 표시에 적어도 부분적으로 기초하여 비디오 정보를 코딩하는 것을 포함한다.
일 양태에서, 비디오 정보를 코딩하도록 구성된 비디오 코딩 디바이스가 설명된다. 그 비디오 코딩 디바이스는, 참조 계층이 비트스트림에 포함되는지 여부를 결정하는 수단, 참조 계층이 비트스트림에 포함되는지 여부에 기초하여, 디코딩된 픽처 버퍼에 대한 하나 이상의 파라미터들의 표시를 결정하는 수단, 및 디코딩된 픽처 버퍼에 대한 하나 이상의 파라미터들의 결정된 표시에 적어도 부분적으로 기초하여 비디오 정보를 코딩하는 수단을 포함한다.
도 1a 는 본 개시물에서 설명된 양태들에 따른 기술들을 활용할 수도 있는 예시적인 비디오 인코딩 및 디코딩 시스템을 도시한 블록 다이어그램이다.
도 1b 는 본 개시물에서 설명된 양태들에 따른 기술들을 수행할 수도 있는 다른 예시적인 비디오 인코딩 및 디코딩 시스템을 도시한 블록 다이어그램이다.
도 2a 는 본 개시물에서 설명된 양태들에 따른 기술들을 구현할 수도 있는 비디오 인코더의 예를 도시한 블록 다이어그램이다.
도 2b 는 본 개시물에서 설명된 양태들에 따른 기술들을 구현할 수도 있는 비디오 인코더의 예를 도시한 블록 다이어그램이다.
도 3a 는 본 개시물에서 설명된 양태들에 따른 기술들을 구현할 수도 있는 비디오 디코더의 예를 도시한 블록 다이어그램이다.
도 3b 는 본 개시물에서 설명된 양태들에 따른 기술들을 구현할 수도 있는 비디오 디코더의 예를 도시한 블록 다이어그램이다.
도 4 는 본 개시물의 일 실시형태에 따라, 비디오 정보를 코딩하는 방법을 예시하는 플로우 차트를 도시한다.
도 5 는 본 개시물의 일 실시형태에 따라, 비디오 정보를 코딩하는 방법을 예시하는 플로우 차트를 도시한다.
도 6 은 본 개시물의 일 실시형태에 따라, 비디오 정보를 코딩하는 방법을 예시하는 플로우 차트를 도시한다.
도 7 은 본 개시물의 다른 실시형태에 따라, 비디오 정보를 코딩하는 방법을 예시하는 플로우 차트를 도시한다.
본원에서 설명된 어떤 실시형태들은 HEVC (고효율 비디오 코딩) 와 같은, 진보된 비디오 코덱들의 맥락에서의 스케일가능 비디오 코딩을 위한 계층간 예측에 관한 것이다. 더욱 구체적으로, 본 개시는 멀티 계층 비디오 코딩에서의 계층간 예측의 개선된 성능을 위한 시스템들 및 방법들에 관한 것이다.
이하의 설명에서는, 어떤 실시형태들과 관련된 H.264/AVC 기법들이 설명되고; HEVC 표준 및 관련된 기법들이 또한 논의된다. 어떤 실시형태들은 HEVC 및/또는 H.264 표준들의 맥락에서 본원에서 설명되지만, 당업자는 본원에서 개시된 시스템들 및 방법들이 임의의 적당한 비디오 코딩 표준에 적용가능할 수도 있다는 것을 인식할 수도 있다. 예를 들어, 본원에서 개시된 실시형태들은 다음의 표준들 중의 하나 이상에 적용가능할 수도 있다: 그 스케일가능 비디오 코딩 (SVC) 및 멀티뷰 비디오 코딩 (MVC) 확장물들을 포함하는, ITU-T H.261, ISO/IEC MPEG-1 비주얼 (Visual), ITU-T H.262 또는 ISO/IEC MPEG-2 비주얼, ITU-T H.263, ISO/IEC MPEG-4 비주얼 및 ITU-T H.264 (또한, ISO/IEC MPEG-4 AVC 로서 알려짐).
HEVC 는 일반적으로 많은 점들에서 이전의 비디오 코딩 표준들의 프레임워크를 따른다. HEVC 에서의 예측의 유닛은 어떤 이전의 비디오 코딩 표준들에서의 예측의 유닛 (예컨대, 매크로블록) 과 상이하다. 실제로, 매크로블록의 개념은 어떤 이전의 비디오 코딩 표준들에서 이해된 바와 같이 HEVC 에서 존재하지는 않는다. 매크로블록은 다른 가능한 장점들 중에서도, 높은 유연성 (flexibility) 을 제공할 수도 있는, 쿼드트리 방식에 기초한 계층적 구조에 의해 대체된다. 예를 들어, HEVC 방식 내에서는, 3 개의 타입들의 블록들, 코딩 유닛 (CU), 예측 유닛 (PU), 및 변환 유닛 (TU) 이 정의된다. CU 는 영역 분할의 기본 유닛을 지칭할 수도 있다. CU 는 매크로블록의 개념과 유사할 수도 있지만, 그것은 최대 사이즈를 한정하지 않고, 컨텐츠 적응성 (content adaptivity) 을 개선시키기 위하여 4 개의 동일한 사이즈의 CU들로의 재귀적 분할을 허용할 수도 있다. PU 는 인터/인트라 예측의 기본 유닛으로 간주될 수도 있고, 불규칙적인 이미지 패턴들을 효과적으로 코딩하기 위하여 단일 PU 에서 다수의 임의적인 형상 파티션들을 포함할 수도 있다. TU 는 변환의 기본 유닛으로 간주될 수도 있다. 그것은 PU 로부터 독립적으로 정의될 수 있지만, 그러나, 그 사이즈는 TU 가 속하는 CU 로 제한될 수도 있다. 3 개의 상이한 개념들로의 블록 구조의 이 분리는 각각이 그 역할에 따라 최적화되도록 할 수도 있고, 이것은 개선된 코딩 효율로 귀착될 수도 있다.
예시만의 목적들을 위하여, 본원에서 개시된 어떤 실시형태들은 2 개의 계층들 (예컨대, 기본 계층과 같은 더 낮은 계층과, 강화 계층과 같은 더 높은 계층) 만을 포함하는 예들로 설명된다. 이러한 예들은 다수의 기본 및/또는 강화 계층들을 포함하는 구성들에 적용가능할 수도 있다는 것을 이해해야 한다. 게다가, 설명의 용이함을 위하여, 다음의 개시는 어떤 실시형태들을 참조한 용어들 "프레임들" 또는 "블록들" 을 포함한다. 그러나, 이 용어들은 제한하는 것으로 의도된 것은 아니다. 예를 들어, 이하에서 설명된 기법들은 블록들 (예컨대, CU, PU, TU, 매크로블록들 등), 슬라이스들, 프레임들 등과 같은 임의의 적당한 비디오 유닛들과 함께 이용될 수 있다.
비디오 코딩 표준들
비디오 이미지, TV 이미지, 스틸 이미지 (still image), 또는 비디오 레코더 또는 컴퓨터에 의해 생성된 이미지와 같은 디지털 이미지는 수평 및 수직 라인들로 배열된 픽셀들 또는 샘플들로 구성될 수도 있다. 단일 이미지에서의 픽셀들의 수는 전형적으로 수만이다. 각각의 픽셀은 전형적으로 휘도 (luminance) 및 색차 (chrominance) 정보를 포함한다. 압축이 없다면, 이미지 인코더로부터 이미지 디코더로 전달되어야 할 정보의 분량이 너무 막대하여, 그것은 실시간 이미지 송신을 불가능하게 한다. 송신되어야 할 정보의 양을 감소시키기 위하여, JPEG, MPEG 및 H.263 표준들과 같은 다수의 상이한 압축 표준들이 개발되었다.
비디오 코딩 표준들은 그 SVC 및 MVC 확장물들을 포함하는, ITU-T H.261, ISO/IEC MPEG-1 비주얼, ITU-T H.262 또는 ISO/IEC MPEG-2 비주얼, ITU-T H.263, ISO/IEC MPEG-4 비주얼 및 ITU-T H.264 를 포함한다.
게다가, 새로운 비디오 코딩 표준, 즉, 고효율 비디오 코딩 (HEVC) 은, ITU-T 비디오 코딩 전문가 그룹 (Video Coding Experts Group; VCEG) 및 ISO/IEC 모션 픽처 전문가 그룹 (Motion Picture Experts Group; MPEG) 의 비디오 코딩에 관한 합동 협력 팀 (Joint Collaboration Team on Video Coding; JCT-VC) 에 의해 개발되고 있다. HEVC 초안 10 에 대한 전체 인용은 문서 JCTVC-L1003, Bross 등, "High Efficiency Video Coding (HEVC) Text Specification Draft 10 (고효율 비디오 코딩 (HEVC) 텍스트 사양 초안 10)", ITU-T SG16 WP3 및 ISO/IEC JTC1/SC29/WG11 의 비디오 코딩에 관한 합동 협력 팀 (JCT-VC), 12 차 회의: 제네바, 스위스, 2013 년 1 월 14 일 내지 2013 년 1 월 23 일이다. HEVC 에 대한 멀티뷰 확장물, 즉, MV-HEVC 와, SHVC 로 명명된 HEVC 에 대한 스케일가능 확장물은 또한, JCT-3V (3D 비디오 코딩 확장 개발에 관한 ITU-T/ISO/IEC 합동 협력 팀) 및 JCT-VC 에 의해 각각 개발되고 있다.
신규한 시스템들, 장치들, 및 방법들의 다양한 양태들은 첨부한 도면들을 참조하여 이하에서 더욱 완전하게 설명된다. 그러나, 본 개시는 많은 상이한 형태들로 구체화될 수도 있지만, 본 개시의 전반에 걸쳐 제시된 임의의 특정 구조 또는 기능으로 제한되는 것으로 해석되지 않아야 한다. 오히려, 이 양태들은, 본 개시가 철저하고 완벽할 것이며, 본 개시의 범위를 당업자들에게 완전히 전달하도록 제공된다. 본원에서의 교시 사항들에 기초하여, 당업자는 본 개시의 범위가, 본 개시의 임의의 다른 양태에 독립적으로 또는 이와 조합하여 구현되든지 간에, 본원에서 개시된 신규한 시스템들, 장치들, 및 방법들의 임의의 양태를 커버하도록 의도되는 것을 인식해야 한다. 예를 들어, 본원에서 기재된 임의의 수의 양태들을 이용하여 장치가 구현될 수도 있거나 방법이 실시될 수도 있다. 게다가, 본 개시의 범위는 다른 구조, 기능성, 또는 본원에서 기재된 본 개시의 다양한 양태들에 추가하거나 이 다양한 양태들 이외의 구조 및 기능성을 이용하여 실시되는 이러한 장치 또는 방법을 커버하도록 의도된다. 본원에서 개시된 임의의 양태는 청구항의 하나 이상의 구성요소들에 의해 구체화될 수도 있다는 것이 이해되어야 한다.
특정 양태들이 본원에서 설명되지만, 이 양태들의 많은 변형들 및 치환들은 개시의 범위 내에 속한다. 바람직한 양태들의 일부의 이익들 및 장점들이 언급되지만, 본 개시의 범위는 특정 이익들, 용도들, 또는 목적들에 제한되도록 의도되지 않는다. 오히려, 본 개시의 양태들은 상이한 무선 기술들, 시스템 구성들, 네트워크들, 및 송신 프로토콜들에 폭넓게 적용가능하도록 의도되며, 이들의 일부는 바람직한 양태들의 도면들 및 다음의 설명에서 예로서 예시되어 있다. 상세한 설명 및 도면들은 제한하는 것이 아니라 본 개시의 예시에 불과하고, 본 개시의 범위는 첨부된 청구항들 및 그 등가물들에 의해 정의된다.
첨부된 도면들은 예들을 예시한다. 첨부된 도면들에서 참조 번호들에 의해 표시된 구성요소들은 다음의 설명에서 유사한 참조 번호들에 의해 표시된 구성요소들에 대응한다. 본 개시에서, 서수 단어들 (예컨대, "제 1", "제 2", "제 3", 및 기타 등등) 로 시작하는 명칭들을 가지는 구성요소들은 구성요소들이 특정 순서를 가지는 것을 반드시 암시하지는 않는다. 오히려, 이러한 서수 단어들은 동일하거나 유사한 타입의 상이한 구성요소들을 지칭하기 위하여 이용되는 것에 불과하다.
비디오 코딩 시스템
도 1a 는 본 개시에서 설명된 양태들에 따라 기법들을 사용할 수도 있는 일 예의 비디오 코딩 시스템 (10) 을 예시하는 블록도이다. 본원에서 이용 및 설명된 바와 같이, 용어 "비디오 코더" 는 일반적으로 비디오 인코더들 및 비디오 디코더들의 양자를 지칭한다. 본 개시에서, 용어들 "비디오 코딩" 또는 "코딩" 은 일반적으로 비디오 인코딩 및 비디오 디코딩을 지칭할 수도 있다. 비디오 인코더들 및 비디오 디코더들에 추가로, 본 출원에서 설명된 양태들은 트랜스코더들 (예컨대, 일 비트스트림을 디코딩하고 다른 비트스트림을 재-인코딩할 수 있는 디바이스들) 및 미들박스들 (예컨대, 비트스트림을 수정하고, 변환하고, 및/또는 그렇지 않으면 조종할 수 있는 디바이스들) 과 같은 다른 관련 디바이스들로 확장될 수도 있다.
도 1a 에서 도시된 바와 같이, 비디오 코딩 시스템 (10) 은 목적지 모듈 (14) 에 의해 더 이후의 시간에 디코딩되어야 할 인코딩된 비디오 데이터를 생성하는 소스 모듈 (12) 을 포함한다. 도 1a 의 예에서, 소스 모듈 (12) 및 목적지 모듈 (14) 은 별도의 디바이스들 상에 있고, 구체적으로, 소스 모듈 (12) 은 소스 디바이스의 일부이고, 목적지 모듈 (14) 은 목적지 디바이스의 일부이다. 그러나, 소스 및 목적지 모듈들 (12, 14) 은 도 1b 의 예에서 도시된 바와 같이, 동일한 디바이스 상에 있을 수도 있거나 동일한 디바이스의 일부일 수도 있다는 것에 주목한다.
도 1a 를 다시 한번 참조하면, 소스 모듈 (12) 및 목적지 모듈 (14) 은, 데스크톱 컴퓨터들, 노트북 (예컨대, 랩톱) 컴퓨터들, 태블릿 컴퓨터들, 셋톱 (set-top) 박스들, 소위 "스마트" 폰들과 같은 전화 핸드셋들, 소위 "스마트" 패드들, 텔레비전들, 카메라들, 디스플레이 디바이스들, 디지털 미디어 플레이어들, 비디오 게임용 콘솔들, 비디오 스트리밍 디바이스 등을 포함하는 광범위한 디바이스들 중의 임의의 것을 포함할 수도 있다. 일부의 경우들에는, 소스 모듈 (12) 및 목적지 모듈 (14) 이 무선 통신을 위해 구비될 수도 있다.
목적지 모듈 (14) 은 링크 (16) 를 통해 디코딩되어야 할 인코딩된 비디오 데이터를 수신할 수도 있다. 링크 (16) 는 인코딩된 비디오 데이터를 소스 모듈 (12) 로부터 목적지 모듈 (14) 로 이동시킬 수 있는 임의의 타입의 매체 또는 디바이스를 포함할 수도 있다. 도 1a 의 예에서, 링크 (16) 는 소스 모듈 (12) 이 인코딩된 비디오 데이터를 실시간으로 목적지 모듈 (14) 로 직접 송신하는 것을 가능하게 하기 위한 통신 매체를 포함할 수도 있다. 인코딩된 비디오 데이터는 무선 통신 프로토콜과 같은 통신 표준에 따라 변조될 수도 있고, 목적지 모듈 (14) 로 송신될 수도 있다. 통신 매체는 무선 주파수 (RF) 스펙트럼 또는 하나 이상의 물리적 송신 라인들과 같은 임의의 무선 또는 유선 통신 매체를 포함할 수도 있다. 통신 매체는 로컬 영역 네트워크, 광역 네트워크, 또는 인터넷과 같은 글로벌 네트워크와 같은 패킷-기반 네트워크의 일부를 형성할 수도 있다. 통신 매체는 라우터들, 스위치들, 기지국들, 또는 소스 모듈 (12) 로부터 목적지 모듈 (14) 로의 통신을 가능하게 하기 위해 유용할 수도 있는 임의의 다른 장비를 포함할 수도 있다.
대안적으로, 인코딩된 데이터는 출력 인터페이스 (22) 로부터 선택적인 저장 디바이스 (31) 로 출력될 수도 있다. 유사하게, 인코딩된 데이터는 입력 인터페이스 (28) 에 의해 저장 디바이스 (31) 로부터 액세스될 수도 있다. 저장 디바이스 (31) 는 하드 드라이브, 플래시 메모리, 휘발성 또는 비-휘발성 메모리, 또는 인코딩된 비디오 데이터를 저장하기 위한 임의의 다른 적당한 디지털 저장 매체들과 같은, 분산되거나 국소적으로 액세스된 다양한 데이터 저장 매체들 중의 임의의 것을 포함할 수도 있다. 추가의 예에서, 저장 디바이스 (31) 는 소스 모듈 (12) 에 의해 생성된 인코딩된 비디오를 유지할 수도 있는 파일 서버 또는 또 다른 중간 저장 디바이스에 대응할 수도 있다. 목적지 모듈 (14) 은 스트리밍 또는 다운로드를 통해 저장 디바이스 (31) 로부터 저장된 비디오 데이터를 액세스할 수도 있다. 파일 서버는 인코딩된 비디오 데이터를 저장할 수 있으며 그 인코딩된 비디오 데이터를 목적지 모듈 (14) 로 송신할 수 있는 임의의 타입의 서버일 수도 있다. 일 예의 파일 서버들은 (예컨대, 웹사이트를 위한) 웹 서버, FTP 서버, 네트워크 연결 저장 (network attached storage; NAS) 디바이스들, 또는 로컬 디스크 드라이브를 포함한다. 목적지 모듈 (14) 은 인터넷 접속을 포함하는 임의의 표준 데이터 접속을 통해 인코딩된 비디오 데이터를 액세스할 수도 있다. 이것은, 파일 서버 상에 저장된 인코딩된 비디오 데이터를 액세스하기에 적당한 무선 채널 (예컨대, Wi-Fi 접속), 유선 접속 (예컨대, DSL, 케이블 모뎀 등), 또는 양자의 조합을 포함할 수도 있다. 저장 디바이스 (31) 로부터의 인코딩된 비디오 데이터의 송신은 스트리밍 송신, 다운로드 송신, 또는 양자의 조합일 수도 있다.
본 개시의 기법들은 무선 애플리케이션들 또는 설정들로 제한되지 않는다. 기법들은 오버-디-에어 (over-the-air) 텔레비전 브로드캐스트들, 케이블 텔레비전 송신들, 위성 텔레비전 송신들, 예컨대, 인터넷을 통한 스트리밍 비디오 송신들 (예컨대, HTTP 를 통한 동적 적응적 스트리밍 (dynamic adaptive streaming over HTTP; DASH) 등), 데이터 저장 매체 상에서의 저장을 위한 디지털 비디오의 인코딩, 데이터 저장 매체 상에 저장된 디지털 비디오의 디코딩, 또는 다른 애플리케이션들과 같은 다양한 멀티미디어 애플리케이션들 중의 임의의 것의 지원 하에서 비디오 코딩에 적용될 수도 있다. 일부의 예들에서, 비디오 코딩 시스템 (10) 은 비디오 스트리밍, 비디오 재생, 비디오 브로드캐스팅, 및/또는 영상 통화 (video telephony) 와 같은 애플리케이션들을 지원하기 위하여 일방향 (one-way) 또는 양방향 (two-way) 비디오 송신을 지원하도록 구성될 수도 있다.
도 1a 의 예에서, 소스 모듈 (12) 은 비디오 소스 (18), 비디오 인코더 (20), 및 출력 인터페이스 (22) 를 포함한다. 일부의 경우들에는, 출력 인터페이스 (22) 가 변조기/복조기 (모뎀) 및/또는 송신기를 포함할 수도 있다. 소스 모듈 (12) 에서, 비디오 소스 (18) 는 비디오 캡처 디바이스, 예컨대, 비디오 카메라, 이전에 캡처된 비디오를 포함하는 비디오 아카이브 (video archive), 비디오 컨텐츠 제공자로부터 비디오를 수신하기 위한 비디오 공급 인터페이스, 및/또는 소스 비디오로서 컴퓨터 그래픽 데이터를 생성하기 위한 컴퓨터 그래픽 시스템과 같은 소스, 또는 이러한 소스들의 조합을 포함할 수도 있다. 하나의 예로서, 비디오 소스 (18) 가 비디오 카메라일 경우, 소스 모듈 (12) 및 목적지 모듈 (14) 은 도 1b 의 예에서 예시된 바와 같이, 소위 카메라 폰들 또는 비디오 폰들을 형성할 수도 있다. 그러나, 본 개시에서 설명된 기법들은 일반적으로 비디오 코딩에 적용가능할 수도 있고, 무선 및/또는 유선 애플리케이션들에 적용될 수도 있다.
캡처된 (captured), 프리-캡처된 (pre-captured), 또는 컴퓨터-생성된 비디오는 비디오 인코더 (20) 에 의해 인코딩될 수도 있다. 인코딩된 비디오 데이터는 소스 모듈 (12) 의 출력 인터페이스 (22) 를 통해 목적지 모듈 (14) 로 직접 송신될 수도 있다. 인코딩된 비디오 데이터는 또한 (또는 대안적으로), 디코딩 및/또는 재생을 위하여, 목적지 모듈 (14) 또는 다른 디바이스들에 의한 더 이후의 액세스를 위해 저장 디바이스 (31) 상으로 저장될 수도 있다. 도 1a 및 도 1b 에 도시된 비디오 인코더 (20) 는 도 2a 에 도시된 비디오 인코더 (20), 도 2b 에 도시된 비디오 인코더 (23), 또는 본원에 설명된 임의의 다른 비디오 인코더를 포함할 수도 있다.
도 1a 의 예에서, 목적지 모듈 (14) 은 입력 인터페이스 (28), 비디오 디코더 (30), 및 디스플레이 디바이스 (32) 를 포함한다. 일부의 경우들에는, 입력 인터페이스 (28) 가 수신기 및/또는 모뎀을 포함할 수도 있다. 목적지 모듈 (14) 의 입력 인터페이스 (28) 는 링크 (16) 를 통해 인코딩된 비디오 데이터를 수신할 수도 있다. 링크 (16) 를 통해 통신되거나 저장 디바이스 (31) 상에서 제공된 인코딩된 비디오 데이터는 비디오 데이터를 디코딩함에 있어서, 비디오 디코더 (30) 와 같은 비디오 디코더에 의한 이용을 위하여 비디오 인코더 (20) 에 의해 생성된 다양한 신택스 엘리먼트 (syntax element) 들을 포함할 수도 있다. 이러한 신택스 엘리먼트들은 통신 매체 상에서 송신되거나, 저장 매체 상에 저장되거나, 파일 서버에 저장된 인코딩된 비디오 데이터와 함께 포함될 수도 있다. 도 1a 및 도 1b 에 도시된 비디오 디코더 (30) 는 도 3a 에 도시된 비디오 디코더 (30), 도 3b 에 도시된 비디오 디코더 (33), 또는 본원에 설명된 임의의 다른 비디오 디코더를 포함할 수도 있다.
디스플레이 디바이스 (32) 는 목적지 모듈 (14) 과 통합될 수도 있거나, 목적지 모듈 (14) 의 외부에 있을 수도 있다. 일부의 예들에서, 목적지 모듈 (14) 은 통합된 디스플레이 디바이스를 포함할 수도 있고, 또한, 외부의 디스플레이 디바이스와 인터페이싱하도록 구성될 수도 있다. 다른 예들에서, 목적지 모듈 (14) 은 디스플레이 디바이스일 수도 있다. 일반적으로, 디스플레이 디바이스 (32) 는 디코딩된 비디오 데이터를 사용자에게 디스플레이하고, 액정 디스플레이 (LCD), 플라즈마 디스플레이, 유기 발광 다이오드 (OLED) 디스플레이, 또는 또 다른 타입의 디스플레이 디바이스와 같은 다양한 디스플레이 디바이스들 중의 임의의 것을 포함할 수도 있다.
관련된 양태들에서, 도 1b 는 일 예의 비디오 인코딩 및 디코딩 시스템 (10') 을 도시하고, 여기서, 소스 및 목적지 모듈들 (12, 14) 은 디바이스 또는 사용자 디바이스 (11) 상에 있거나 그 일부이다. 디바이스 (11) 는 "스마트" 폰 등과 같은 전화 핸드셋일 수도 있다. 디바이스 (11) 는 소스 및 목적지 모듈들 (12, 14) 과 동작가능하게 통신하는 선택적인 제어기/프로세서 모듈 (13) 을 포함할 수도 있다. 도 1b 의 시스템 (10') 은 비디오 인코더 (20) 및 출력 인터페이스 (22) 사이에 비디오 프로세싱 유닛 (21) 을 더 포함할 수도 있다. 일부의 구현예들에서, 비디오 프로세싱 유닛 (21) 은 도 1b 에서 예시된 바와 같이, 별도의 유닛이지만; 그러나, 다른 구현예들에서는, 비디오 프로세싱 유닛 (21) 이 비디오 인코더 (20) 및/또는 프로세서/제어기 모듈 (13) 의 부분으로서 구현될 수도 있다. 도 1b 의 시스템 (10') 및 그 컴포넌트들은 그 외에는, 도 1a 의 시스템 (10) 및 그 컴포넌트들과 유사하다.
비디오 인코더 (20) 및 비디오 디코더 (30) 는 현재 개발 중에 있는 HEVC 표준과 같은 비디오 압축 표준에 따라 동작할 수도 있고, HEVC 테스트 모델 (HEVC Test Model; HM) 을 준수할 수도 있다. 대안적으로, 비디오 인코더 (20) 및 비디오 디코더 (30) 는 MPEG-4, 파트 10, 진보된 비디오 코딩 (AVC), 또는 이러한 표준들의 확장물들로서 대안적으로 지칭된 ITU-T H.264 표준과 같은 다른 전용 또는 산업 표준들에 따라 동작할 수도 있다. 그러나, 본 개시의 기법들은 임의의 특정 코딩 표준으로 제한되지 않는다. 비디오 압축 표준들의 다른 예들은 MPEG-2 및 ITU-T H.263 을 포함한다.
도 1a 및 도 1b 에서 도시되지 않았지만, 비디오 인코더 (20) 및 비디오 디코더 (30) 는 각각 오디오 인코더 및 디코더와 통합될 수도 있고, 공통의 데이터 스트림 또는 별도의 데이터 스트림들에서 오디오 및 비디오 양자의 인코딩을 처리하기 위한 적절한 MUX-DEMUX 유닛들, 또는 다른 하드웨어 및 소프트웨어를 포함할 수도 있다. 적용가능한 경우, 일부의 예들에서, MUX-DEMUX 유닛들은 ITU H.223 멀티플렉서 프로토콜, 또는 사용자 데이터그램 프로토콜 (user datagram protocol; UDP) 과 같은 다른 프로토콜들을 준수할 수도 있다.
비디오 인코더 (20) 및 비디오 디코더 (30) 는 각각, 하나 이상의 마이크로프로세서들, 디지털 신호 프로세서 (DSP) 들, 주문형 집적 회로 (ASIC) 들, 필드 프로그래밍가능 게이트 어레이 (FPGA) 들, 개별 로직, 소프트웨어, 하드웨어, 펌웨어 또는 그 임의의 조합들과 같은 다양한 적당한 인코더 회로부 중의 임의의 것으로서 구현될 수도 있다. 기법들이 소프트웨어로 부분적으로 구현될 때, 디바이스는 소프트웨어를 위한 명령들을 적당한 비-일시적인 컴퓨터-판독가능 매체에서 저장할 수도 있고, 본 개시의 기법들을 수행하기 위하여 하나 이상의 프로세서들을 이용하여 명령들을 하드웨어로 실행할 수도 있다. 비디오 인코더 (20) 및 비디오 디코더 (30) 의 각각은 하나 이상의 인코더들 또는 디코더들 내에 포함될 수도 있고, 그 어느 하나는 조합된 인코더/디코더 (combined encoder/decoder; CODEC) 의 일부로서 각각의 디바이스 내에 통합될 수도 있다.
비디오 코딩 프로세스
위에서 간단히 언급된 바와 같이, 비디오 인코더 (20) 는 비디오 데이터를 인코딩한다. 비디오 데이터는 하나 이상의 픽처들을 포함할 수도 있다. 픽처들의 각각은 비디오의 일부를 형성하는 스틸 이미지이다. 일부의 사례들에서, 픽처는 비디오 "프레임" 으로서 지칭될 수도 있다. 비디오 인코더 (20) 가 비디오 데이터를 인코딩할 때, 비디오 인코더 (20) 는 비트스트림을 생성할 수도 있다. 비트스트림은 비디오 데이터의 코딩된 표현을 형성하는 비트들의 시퀀스를 포함할 수도 있다. 비트스트림은 코딩된 픽처들 및 연관된 데이터를 포함할 수도 있다. 코딩된 픽처는 픽처의 코딩된 표현이다.
비트스트림을 생성하기 위하여, 비디오 인코더 (20) 는 비디오 데이터에서의 각각의 픽처에 대해 인코딩 동작들을 수행할 수도 있다. 비디오 인코더 (20) 가 픽처들에 대해 인코딩 동작들을 수행할 때, 비디오 인코더 (20) 는 일련의 코딩된 픽처들 및 연관된 데이터를 생성할 수도 있다. 연관된 데이터는 비디오 파라미터 세트 (VPS), 시퀀스 파라미터 세트 (SPS), 픽처 파라미터 세트 (PPS), 적응화 파라미터 세트 (APS), 및 다른 신택스 구조들을 포함할 수도 있다. SPS 는 픽처들의 0 이상의 시퀀스들에 적용가능한 파라미터들을 포함할 수도 있다. PPS 는 0 이상의 픽처들에 적용가능한 파라미터들을 포함할 수도 있다. APS 는 0 이상의 픽처들에 적용가능한 파라미터들을 포함할 수도 있다. APS 에서의 파라미터들은 PPS 에서의 파라미터들보다 변경될 가능성이 더 많은 파라미터들일 수도 있다.
코딩된 픽처를 생성하기 위하여, 비디오 인코더 (20) 는 픽처를 동일한 사이즈의 비디오 블록들로 파티셔닝할 수도 있다. 비디오 블록은 샘플들의 2 차원 어레이일 수도 있다. 비디오 블록들의 각각은 트리블록과 연관된다. 일부의 사례들에서, 트리블록은 최대 코딩 유닛 (LCU) 으로서 지칭될 수도 있다. HEVC 의 트리블록들은 H.264/AVC 와 같은 이전의 표준들의 매크로블록들과 대략 유사할 수도 있다. 그러나, 트리블록은 반드시 특정 사이즈로 제한되는 것은 아니고, 하나 이상의 CU들을 포함할 수도 있다. 비디오 인코더 (20) 는 트리블록들의 비디오 블록들을 CU들과 연관된 비디오 블록들, 이 때문에, 명칭 "트리블록들" 로 파티셔닝하기 위하여 쿼드트리 파티셔닝을 이용할 수도 있다.
일부의 예들에서, 비디오 인코더 (20) 는 픽처를 복수의 슬라이스들로 파티셔닝할 수도 있다. 슬라이스들의 각각은 정수 (integer number) 의 CU들을 포함할 수도 있다. 일부의 사례들에서, 슬라이스는 정수의 트리블록들을 포함한다. 다른 사례들에서, 슬라이스의 경계는 트리블록 내에 있을 수도 있다.
픽처에 대해 인코딩 동작을 수행하는 것의 일부로서, 비디오 인코더 (20) 는 픽처의 각각의 슬라이스에 대해 인코딩 동작들을 수행할 수도 있다. 비디오 인코더 (20) 가 슬라이스에 대해 인코딩 동작을 수행할 때, 비디오 인코더 (20) 는 슬라이스와 연관된 인코딩된 데이터를 생성할 수도 있다. 슬라이스와 연관된 인코딩된 데이터는 "코딩된 슬라이스" 로서 지칭될 수도 있다.
코딩된 슬라이스를 생성하기 위하여, 비디오 인코더 (20) 는 슬라이스에서의 각각의 트리블록에 대해 인코딩 동작들을 수행할 수도 있다. 비디오 인코더 (20) 가 트리블록에 대해 인코딩 동작을 수행할 때, 비디오 인코더 (20) 는 코딩된 트리블록을 생성할 수도 있다. 코딩된 트리블록은 트리블록의 인코딩된 버전을 나타내는 데이터를 포함할 수도 있다.
비디오 인코더 (20) 가 코딩된 슬라이스를 생성할 때, 비디오 인코더 (20) 는 래스터 스캔 순서 (raster scan order) 에 따라 슬라이스에서의 트리블록들에 대해 인코딩 동작들을 수행 (예컨대, 인코딩) 할 수도 있다. 예를 들어, 비디오 인코더 (20) 가 슬라이스에서의 트리블록들의 각각을 인코딩하였을 때까지, 비디오 인코더 (20) 는 슬라이스에서의 트리블록들의 최상부 로우 (row) 를 가로질러 좌측으로부터 우측으로, 그 다음으로, 트리블록들의 다음의 더 낮은 로우를 가로질러 좌측으로부터 우측으로, 등등으로 진행하는 순서로 슬라이스의 트리블록들을 인코딩할 수도 있다.
래스터 스캔 순서에 따라 트리블록들을 인코딩한 결과로서, 소정의 트리블록의 상부 및 좌측의 트리블록들이 인코딩되었을 수도 있지만, 소정의 트리블록의 하부 및 우측의 트리블록들은 인코딩되지 않았을 수도 있다. 결과적으로, 비디오 인코더 (20) 는 소정의 트리블록을 인코딩할 때에 소정의 트리블록의 상부 및 좌측의 트리블록들을 인코딩함으로써 생성된 정보를 액세스할 수 있을 수도 있다. 그러나, 비디오 인코더 (20) 는 소정의 트리블록을 인코딩할 때에 소정의 트리블록의 하부 및 우측의 트리블록들을 인코딩함으로써 생성된 정보를 액세스할 수 없을 수도 있다.
코딩된 트리블록을 생성하기 위하여, 비디오 인코더 (20) 는 비디오 블록을 점진적으로 더 작은 비디오 블록들을 분할하기 위하여 트리블록의 비디오 블록에 대해 쿼드트리 파티셔닝을 재귀적으로 수행할 수도 있다. 더 작은 비디오 블록들의 각각은 상이한 CU 와 연관될 수도 있다. 예를 들어, 비디오 인코더 (20) 는 트리블록의 비디오 블록을 4 개의 동일한 사이즈의 서브-블록들로 파티셔닝할 수도 있고, 서브-블록들 중의 하나 이상을 4 개의 동일한 사이즈의 서브-서브 블록 (sub-sub-block) 들로 파티셔닝할 수도 있는 등등과 같다. 파티셔닝된 CU 는, 그 비디오 블록이 다른 CU들과 연관된 비디오 블록들로 파티셔닝되는 CU 일 수도 있다. 비-파티셔닝된 (non-partitioned) CU 는, 그 비디오 블록이 다른 CU들과 연관된 비디오 블록들로 파티셔닝되지 않는 CU 일 수도 있다.
비트스트림에서의 하나 이상의 신택스 엘리먼트들은 비디오 인코더 (20) 가 트리블록의 비디오 블록을 파티셔닝할 수도 있는 최대 횟수를 표시할 수도 있다. CU 의 비디오 블록은 형상에 있어서 정사각형일 수도 있다. CU 의 비디오 블록의 사이즈 (예컨대, CU 의 사이즈) 는 8x8 픽셀들로부터, 64x64 픽셀들 이상의 최대치를 갖는 트리블록의 비디오 블록의 사이즈 (예컨대, 트리블록의 사이즈) 까지의 범위일 수도 있다.
비디오 인코더 (20) 는 z-스캔 순서에 따라 트리블록의 각각의 CU 에 대해 인코딩 동작들을 수행 (예컨대, 인코딩) 할 수도 있다. 다시 말해서, 비디오 인코더 (20) 는 상부-좌측 CU, 상부-우측 CU, 하부-좌측 CU, 및 그 다음으로, 하부-우측 CU 를 그 순서로 인코딩할 수도 있다. 비디오 인코더 (20) 가 파티셔닝된 CU 에 대해 인코딩 동작을 수행할 때, 비디오 인코더 (20) 는 z-스캔 순서에 따라 파티셔닝된 CU 의 비디오 블록의 서브-블록들과 연관된 CU들을 인코딩할 수도 있다. 다시 말해서, 비디오 인코더 (20) 는 상부-좌측 서브-블록과 연관된 CU, 상부-우측 서브-블록과 연관된 CU, 하부-좌측 서브-블록과 연관된 CU, 및 그 다음으로, 하부-우측 서브-블록과 연관된 CU 를 그 순서로 인코딩할 수도 있다.
z-스캔 순서에 따라 트리블록의 CU들을 인코딩한 결과로서, 소정의 CU 의 상부, 상부-좌측, 상부-우측, 좌측, 및 하부-좌측의 CU들이 인코딩되었을 수도 있다. 소정의 CU 의 하부 및 우측의 CU들은 아직 인코딩되지 않았다. 결과적으로, 비디오 인코더 (20) 는 소정의 CU 를 인코딩할 때에 소정의 CU 와 이웃하는 일부의 CU들을 인코딩함으로써 생성된 정보를 액세스할 수 있을 수도 있다. 그러나, 비디오 인코더 (20) 는 소정의 CU 를 인코딩할 때에 소정의 CU 와 이웃하는 다른 CU들을 인코딩함으로써 생성된 정보를 액세스할 수 없을 수도 있다.
비디오 인코더 (20) 가 비-파티셔닝된 CU 를 인코딩할 때, 비디오 인코더 (20) 는 CU 에 대해 하나 이상의 PU들을 생성할 수도 있다. CU 의 PU들의 각각은 CU 의 비디오 블록 내의 상이한 비디오 블록과 연관될 수도 있다. 비디오 인코더 (20) 는 CU 의 각각의 PU 에 대한 예측된 비디오 블록을 생성할 수도 있다. PU 의 예측된 비디오 블록은 샘플들의 블록일 수도 있다. 비디오 인코더 (20) 는 PU 에 대한 예측된 비디오 블록을 생성하기 위하여 인트라 예측 또는 인터 예측을 이용할 수도 있다.
비디오 인코더 (20) 가 PU 의 예측된 비디오 블록을 생성하기 위하여 인트라 예측을 이용할 때, 비디오 인코더 (20) 는 PU 와 연관된 픽처의 디코딩된 샘플들에 기초하여 PU 의 예측된 비디오 블록을 생성할 수도 있다. 비디오 인코더 (20) 가 CU 의 PU들의 예측된 비디오 블록들을 생성하기 위하여 인트라 예측을 이용할 경우, CU 는 인트라-예측된 CU 이다. 비디오 인코더 (20) 가 PU 의 예측된 비디오 블록을 생성하기 위하여 인터 예측을 이용할 때, 비디오 인코더 (20) 는 PU 와 연관된 픽처 이외의 하나 이상의 픽처들의 디코딩된 샘플들에 기초하여 PU 의 예측된 비디오 블록을 생성할 수도 있다. 비디오 인코더 (20) 가 CU 의 PU들의 예측된 비디오 블록들을 생성하기 위하여 인터 예측을 이용할 경우, CU 는 인터-예측된 CU 이다.
또한, 비디오 인코더 (20) 가 PU 에 대한 예측된 비디오 블록을 생성하기 위하여 인터 예측을 이용할 때, 비디오 인코더 (20) 는 PU 에 대한 모션 정보를 생성할 수도 있다. PU 에 대한 모션 정보는 PU 의 하나 이상의 참조 블록들을 표시할 수도 있다. PU 의 각각의 참조 블록은 참조 픽처 내의 비디오 블록일 수도 있다. 참조 픽처는 PU 와 연관된 픽처 이외의 픽처일 수도 있다. 일부의 사례들에서, PU 의 참조 블록은 또한, PU 의 "참조 샘플" 로서 지칭될 수도 있다. 비디오 인코더 (20) 는 PU 의 참조 블록들에 기초하여 PU 에 대한 예측된 비디오 블록을 생성할 수도 있다.
비디오 인코더 (20) 가 CU 의 하나 이상의 PU들의 예측된 비디오 블록들을 생성한 후, 비디오 인코더 (20) 는 CU 의 PU들에 대한 예측된 비디오 블록들에 기초하여 CU 에 대한 잔차 데이터를 생성할 수도 있다. CU 에 대한 잔차 데이터는 CU 의 PU들에 대한 예측된 비디오 블록들에서의 샘플들과, CU 의 원래의 비디오 블록과의 사이의 차이들을 표시할 수도 있다.
또한, 비-파티셔닝된 CU 에 대해 인코딩 동작을 수행하는 것의 일부로서, 비디오 인코더 (20) 는 CU 의 잔차 데이터를 CU 의 TU들과 연관된 잔차 데이터의 하나 이상의 블록들 (예컨대, 잔차 비디오 블록들) 로 파티셔닝하기 위하여 CU 의 잔차 데이터에 대해 재귀적 쿼드트리 파티셔닝 (recursive quadtree partitioning) 을 수행할 수도 있다. CU 의 각각의 TU 는 상이한 잔차 비디오 블록과 연관될 수도 있다.
비디오 인코더 (20) 는 TU들과 연관된 변환 계수 블록들 (예컨대, 변환 계수들의 블록들) 을 생성하기 위하여, 하나 이상의 변환들을 TU들과 연관된 잔차 비디오 블록들에 적용할 수도 있다. 결과적으로, 변환 계수 블록은 변환 계수들의 2 차원 (2D) 행렬일 수도 있다.
변환 계수 블록을 생성한 후, 비디오 인코더 (20) 는 변환 계수 블록에 대해 양자화 프로세스를 수행할 수도 있다. 양자화는 일반적으로, 변환 계수들을 나타내기 위해 이용된 데이터의 양을 가능한 대로 감소시키기 위하여 변환 계수들이 양자화되어 추가의 압축을 제공하는 프로세스를 지칭한다. 양자화 프로세스는 변환 계수들의 일부 또는 전부와 연관된 비트 심도 (bit depth) 를 감소시킬 수도 있다. 예를 들어, n-비트 변환 계수는 양자화 동안에 m-비트 변환 계수로 라운드 다운 (round down) 될 수도 있고, 여기서, n 은 m 보다 더 크다.
비디오 인코더 (20) 는 각각의 CU 를 양자화 파라미터 (quantization parameter; QP) 값과 연관시킬 수도 있다. CU 와 연관된 QP 값은 비디오 인코더 (20) 가 CU 와 연관된 변환 계수 블록들을 어떻게 양자화하는지를 결정할 수도 있다. 비디오 인코더 (20) 는 CU 와 연관된 QP 값을 조절함으로써 CU 와 연관된 변환 계수 블록들에 적용된 양자화도 (degree of quantization) 를 조절할 수도 있다.
비디오 인코더 (20) 가 변환 계수 블록을 양자화한 후, 비디오 인코더 (20) 는 양자화된 변환 계수 블록에서 변환 계수들을 나타내는 신택스 엘리먼트들의 세트들을 생성할 수도 있다. 비디오 인코더 (20) 는 컨텍스트 적응 이진 산술 코딩 (Context Adaptive Binary Arithmetic Coding; CABAC) 동작들과 같은 엔트로피 인코딩 동작들을 이 신택스 엘리먼트들의 일부에 적용할 수도 있다. 컨텐츠 적응 가변 길이 코딩 (content adaptive variable length coding; CAVLC), 확률 간격 파티셔닝 엔트로피 (probability interval partitioning entropy; PIPE) 코딩, 또는 다른 이진 산술 코딩 (binary arithmetic coding) 과 같은 다른 엔트로피 코딩 기법들이 또한 이용될 수 있다.
비디오 인코더 (20) 에 의해 생성된 비트스트림은 일련의 네트워크 추상화 계층 (Network Abstraction Layer; NAL) 유닛들을 포함할 수도 있다. NAL 유닛들의 각각은 NAL 유닛에서의 데이터의 타입의 표시를 포함하는 신택스 구조와, 데이터를 포함하는 바이트들일 수도 있다. 예를 들어, NAL 유닛은 비디오 파라미터 세트, 시퀀스 파라미터 세트, 픽처 파라미터 세트, 코딩된 슬라이스, 보충 강화 정보 (supplemental enhancement information; SEI), 액세스 유닛 구분자 (access unit delimiter), 필러 데이터 (filler data), 또는 또 다른 타입의 데이터를 나타내는 데이터를 포함할 수도 있다. NAL 유닛에서의 데이터는 다양한 신택스 구조들을 포함할 수도 있다.
비디오 디코더 (30) 는 비디오 인코더 (20) 에 의해 생성된 비트스트림을 수신할 수도 있다. 비트스트림은 비디오 인코더 (20) 에 의해 인코딩된 비디오 데이터의 코딩된 표현을 포함할 수도 있다. 비디오 디코더 (30) 가 비트스트림을 수신할 때, 비디오 디코더 (30) 는 비트스트림에 대해 파싱 동작 (parsing operation) 을 수행할 수도 있다. 비디오 디코더 (30) 가 파싱 동작을 수행할 때, 비디오 디코더 (30) 는 비트스트림으로부터 신택스 엘리먼트들을 추출할 수도 있다. 비디오 디코더 (30) 는 비트스트림으로부터 추출된 신택스 엘리먼트들에 기초하여 비디오 데이터의 픽처들을 재구성할 수도 있다. 신택스 엘리먼트들에 기초하여 비디오 데이터를 재구성하기 위한 프로세스는 일반적으로, 신택스 엘리먼트들을 생성하기 위하여 비디오 인코더 (20) 에 의해 수행된 프로세스와 상반적일 수도 있다.
비디오 디코더 (30) 가 CU 와 연관된 신택스 엘리먼트들을 추출한 후, 비디오 디코더 (30) 는 신택스 엘리먼트들에 기초하여 CU 의 PU들에 대한 예측된 비디오 블록들을 생성할 수도 있다. 게다가, 비디오 디코더 (30) 는 CU 의 TU들과 연관된 변환 계수 블록들을 역양자화할 수도 있다. 비디오 디코더 (30) 는 CU 의 TU들과 연관된 잔차 비디오 블록들을 재구성하기 위하여 변환 계수 블록들에 대해 역변환들을 수행할 수도 있다. 예측된 비디오 블록들을 생성하고 잔차 비디오 블록들을 재구성한 후, 비디오 디코더 (30) 는 예측된 비디오 블록들 및 잔차 비디오 블록들에 기초하여 CU 의 비디오 블록을 재구성할 수도 있다. 이러한 방법으로, 비디오 디코더 (30) 는 비트스트림에서의 신택스 엘리먼트들에 기초하여 CU들의 비디오 블록들을 재구성할 수도 있다.
비디오 인코더
도 2a 는 본 개시에서 설명된 양태들에 따라 기법들을 구현할 수도 있는 비디오 인코더의 예를 예시하는 블록도이다. 비디오 인코더 (20) 는 HEVC 에 대한 것과 같은 비디오 프레임의 단일 계층을 프로세싱하도록 구성될 수도 있다. 또한, 비디오 인코더 (20) 는 본 개시의 기법들 중의 임의의 것 또는 전부를 수행하도록 구성될 수도 있다. 하나의 예로서, 예측 프로세싱 유닛 (100) 은 본 개시에서 설명된 기법들 중의 임의의 것 또는 전부를 수행하도록 구성될 수도 있다. 또 다른 실시형태에서, 비디오 인코더 (20) 는 본 개시에서 설명된 기법들 중의 임의의 것 또는 전부를 수행하도록 구성되는 선택적인 인터-계층 예측 유닛 (128) 을 포함한다. 다른 실시형태들에서, 인터-계층 예측은 예측 프로세싱 유닛 (100) (예컨대, 인터 예측 유닛 (121) 및/또는 인트라 예측 유닛 (126)) 에 의해 수행될 수 있고, 이 경우, 인터-계층 예측 유닛 (128) 은 생략될 수도 있다. 그러나, 본 개시의 양태들은 그렇게 제한되지 않는다. 일부의 예들에서, 본 개시에서 설명된 기법들은 비디오 인코더 (20) 의 다양한 컴포넌트들 사이에서 공유될 수도 있다. 일부의 예들에서, 추가적으로 또는 대안적으로, 프로세서 (도시되지 않음) 는 본 개시에서 설명된 기법들 중의 임의의 것 또는 전부를 수행하도록 구성될 수도 있다.
설명의 목적들을 위하여, 본 개시는 HEVC 코딩의 맥락에서 비디오 인코더 (20) 를 설명한다. 그러나, 본 개시의 기법들은 다른 코딩 표준들 또는 방법들에 적용가능할 수도 있다. 도 2a 에서 도시된 예는 단일 계층 코덱에 대한 것이다. 그러나, 도 2b 에 대하여 추가로 설명되는 바와 같이, 비디오 인코더 (20) 의 일부 또는 전부는 멀티-계층 코덱의 프로세싱에 대해 중복될 수도 있다.
비디오 인코더 (20) 는 비디오 슬라이스들 내의 비디오 블록들의 인트라-코딩 및 인터-코딩을 수행할 수도 있다. 인트라 코딩은 소정의 비디오 프레임 또는 픽처 내의 비디오에 있어서의 공간적 중복성을 감소시키거나 제거하기 위하여 공간적 예측에 의존한다. 인터-코딩은 비디오 시퀀스의 인접한 프레임들 또는 픽처들 내의 비디오에 있어서의 시간적 중복성을 감소시키거나 제거하기 위하여 시간적 예측에 의존한다. 인트라-모드 (I 모드) 는 몇몇 공간 기반 코딩 모드들 중의 임의의 것을 지칭할 수도 있다. 단방향 예측 (P 모드) 또는 양방향 예측 (B 모드) 과 같은 인터-모드들은 몇몇 시간 기반 코딩 모드들 중의 임의의 것을 지칭할 수도 있다.
도 2a 의 예에서, 비디오 인코더 (20) 는 복수의 기능적 컴포넌트들을 포함한다. 비디오 인코더 (20) 의 기능적 컴포넌트들은 예측 프로세싱 유닛 (100), 잔차 생성 유닛 (102), 변환 프로세싱 유닛 (104), 양자화 유닛 (106), 역양자화 유닛 (108), 역변환 유닛 (110), 재구성 유닛 (112), 필터 유닛 (113), 디코딩된 픽처 버퍼 (114), 및 엔트로피 인코딩 유닛 (116) 을 포함한다. 예측 프로세싱 유닛 (100) 은 인터 예측 유닛 (121), 모션 추정 유닛 (122), 모션 보상 유닛 (124), 인트라 예측 유닛 (126), 및 인터-계층 예측 유닛 (128) 을 포함한다. 다른 예들에서, 비디오 인코더 (20) 는 더 많거나, 더 적거나, 또는 상이한 기능적 컴포넌트들을 포함할 수도 있다. 또한, 모션 추정 유닛 (122) 및 모션 보상 유닛 (124) 은 고도로 통합될 수도 있지만, 설명의 목적들을 위하여 별도로 도 2a 의 예에서 표현된다.
비디오 인코더 (20) 는 비디오 데이터를 수신할 수도 있다. 비디오 인코더 (20) 는 다양한 소스들로부터 비디오 데이터를 수신할 수도 있다. 예를 들어, 비디오 인코더 (20) 는 (예컨대, 도 1a 또는 도 1b 에서 도시된) 비디오 소스 (18) 또는 또 다른 소스로부터 비디오 데이터를 수신할 수도 있다. 비디오 데이터는 일련의 픽처들을 나타낼 수도 있다. 비디오 데이터를 인코딩하기 위하여, 비디오 인코더 (20) 는 픽처들의 각각에 대해 인코딩 동작을 수행할 수도 있다. 픽처에 대해 인코딩 동작을 수행하는 것의 일부로서, 비디오 인코더 (20) 는 픽처의 각각의 슬라이스에 대해 인코딩 동작들을 수행할 수도 있다. 슬라이스에 대해 인코딩 동작을 수행하는 것의 일부로서, 비디오 인코더 (20) 는 슬라이스에서의 트리블록들에 대해 인코딩 동작들을 수행할 수도 있다.
트리블록에 대해 인코딩 동작을 수행하는 것의 일부로서, 예측 프로세싱 유닛 (100) 은 비디오 블록을 점진적으로 더 작은 비디오 블록들로 분할하기 위하여 트리블록의 비디오 블록에 대해 쿼드트리 파티셔닝을 수행할 수도 있다. 더 작은 비디오 블록들의 각각은 상이한 CU 와 연관될 수도 있다. 예를 들어, 예측 프로세싱 유닛 (100) 은 트리블록의 비디오 블록을 4 개의 동일한 사이즈의 서브-블록들로 파티셔닝할 수도 있고, 서브-블록들 중의 하나 이상을 4 개의 동일한 사이즈의 서브-서브-블록 (sub-sub-block) 들로 파티셔닝할 수도 있는 등등과 같다.
CU들과 연관된 비디오 블록들의 사이즈들은 8x8 샘플들로부터, 64x64 픽셀들 이상의 최대치를 갖는 트리블록의 사이즈까지의 범위일 수도 있다. 본 개시에서, "NxN" 및 "N 대 (by) N" 은 수직 및 수평 차원들의 측면에서의 비디오 블록의 샘플 차원들, 예컨대, 16x16 샘플들 또는 16 대 16 샘플들을 지칭하기 위하여 상호 교환가능하게 이용될 수도 있다. 일반적으로, 16x16 비디오 블록은 수직 방향에서의 16 개의 샘플들 (y = 16) 및 수평 방향에서의 16 개의 샘플들 (x = 16) 을 가진다. 마찬가지로, NxN 블록은 일반적으로 수직 방향에서의 N 개의 샘플들 및 수평 방향에서의 N 개의 샘플들을 가지며, 여기서, N 은 음이 아닌 정수 값을 나타낸다.
또한, 트리블록에 대해 인코딩 동작을 수행하는 것의 일부로서, 예측 프로세싱 유닛 (100) 은 트리블록에 대한 계층적 쿼드트리 데이터 구조를 생성할 수도 있다. 예를 들어, 트리블록은 쿼드트리 데이터 구조의 루트 노드 (root node) 에 대응할 수도 있다. 예측 프로세싱 유닛 (100) 이 트리블록의 비디오 블록을 4 개의 서브-블록들로 파티셔닝할 경우, 루트 노드는 쿼드트리 데이터 구조에서 4 개의 자식 노드 (child node) 들을 가진다. 자식 노드들의 각각은 서브-블록들 중의 하나와 연관된 CU 에 대응한다. 예측 프로세싱 유닛 (100) 이 서브-블록들 중의 하나를 4 개의 서브-서브-블록들로 파티셔닝할 경우, 서브-블록과 연관된 CU 에 대응하는 노드는 4 개의 자식 노드들을 가질 수도 있고, 그 각각은 서브-서브-블록들 중의 하나와 연관된 CU 에 대응한다.
쿼드트리 데이터 구조의 각각의 노드는 대응하는 트리블록 또는 CU 에 대한 신택스 데이터 (예컨대, 신택스 엘리먼트들) 를 포함할 수도 있다. 예를 들어, 쿼드트리에서의 노드는, 노드에 대응하는 CU 의 비디오 블록이 4 개의 서브-블록들로 파티셔닝 (예컨대, 분할) 되는지 여부를 표시하는 분할 플래그 (split flag) 를 포함할 수도 있다. CU 에 대한 신택스 엘리먼트들은 재귀적으로 정의될 수도 있고, CU 의 비디오 블록이 서브-블록들로 분할되는지 여부에 종속될 수도 있다. 그 비디오 블록이 파티셔닝되지 않는 CU 는 쿼드트리 데이터 구조에서의 리프 노드 (leaf node) 에 대응할 수도 있다. 코딩된 트리블록은 대응하는 트리블록에 대한 쿼드트리 데이터 구조에 기초한 데이터를 포함할 수도 있다.
비디오 인코더 (20) 는 트리블록의 각각의 비-파티셔닝된 CU 에 대해 인코딩 동작들을 수행할 수도 있다. 비디오 인코더 (20) 가 비-파티셔닝된 CU 에 대해 인코딩 동작을 수행할 때, 비디오 인코더 (20) 는 비-파티셔닝된 CU 의 인코딩된 표현을 나타내는 데이터를 생성한다.
CU 에 대해 인코딩 동작을 수행하는 것의 일부로서, 예측 프로세싱 유닛 (100) 은 CU 의 하나 이상의 PU들 중에서 CU 의 비디오 블록을 파티셔닝할 수도 있다. 비디오 인코더 (20) 및 비디오 디코더 (30) 는 다양한 PU 사이즈들을 지원할 수도 있다. 특정 CU 의 사이즈가 2Nx2N 인 것으로 가정하면, 비디오 인코더 (20) 및 비디오 디코더 (30) 는 2Nx2N 또는 NxN 의 PU 사이즈들과, 2Nx2N, 2NxN, Nx2N, NxN, 2NxnU, nLx2N, nRx2N, 또는 유사한 것의 대칭적인 PU 사이즈들에서의 인터-예측을 지원할 수도 있다. 비디오 인코더 (20) 및 비디오 디코더 (30) 는 또한, 2NxnU, 2NxnD, nLx2N, 및 nRx2N 의 PU 사이즈들에 대한 비대칭적인 파티셔닝을 지원할 수도 있다. 일부의 예들에서, 예측 프로세싱 유닛 (100) 은, CU 의 비디오 블록의 측면들과 직각으로 만나지 않는 경계를 따라 CU 의 PU들 중에서 CU 의 비디오 블록을 파티셔닝하기 위하여 기하학적 파티셔닝 (geometric partitioning) 을 수행할 수도 있다.
인터 예측 유닛 (121) 은 CU 의 각각의 PU 에 대해 인터 예측을 수행할 수도 있다. 인터 예측은 시간적 압축을 제공할 수도 있다. PU 에 대해 인터 예측을 수행하기 위하여, 모션 추정 유닛 (122) 은 PU 에 대한 모션 정보를 생성할 수도 있다. 모션 보상 유닛 (124) 은 CU 와 연관된 픽처 이외의 픽처들 (예컨대, 참조 픽처들) 의 디코딩된 샘플들 및 모션 정보에 기초하여 PU 에 대한 예측된 비디오 블록을 생성할 수도 있다. 본 개시에서, 모션 보상 유닛 (124) 에 의해 생성된 예측된 비디오 블록은 인터-예측된 비디오 블록으로서 지칭될 수도 있다.
슬라이스들은 I 슬라이스들, P 슬라이스들, 또는 B 슬라이스들일 수도 있다. 모션 추정 유닛 (122) 및 모션 보상 유닛 (124) 은 PU 가 I 슬라이스, P 슬라이스, 또는 B 슬라이스에 있는지 여부에 따라 CU 의 PU 에 대해 상이한 동작들을 수행할 수도 있다. I 슬라이스에서, 모든 PU들은 인트라 예측된다. 이 때문에, PU 가 I 슬라이스에 있을 경우, 모션 추정 유닛 (122) 및 모션 보상 유닛 (124) 은 PU 에 대해 인터 예측을 수행하지 않는다.
PU 가 P 슬라이스에 있을 경우, PU 를 포함하는 픽처는 "리스트 0" 으로서 지칭된 참조 픽처들의 리스트와 연관된다. 리스트 0 에서의 참조 픽처들의 각각은 다른 픽처들의 인터 예측을 위하여 이용될 수도 있는 샘플들을 포함한다. 모션 추정 유닛 (122) 이 P 슬라이스에서의 PU 에 대하여 모션 추정 동작을 수행할 때, 모션 추정 유닛 (122) 은 PU 에 대한 참조 블록을 위하여 리스트 0 에서의 참조 픽처들을 검색할 수도 있다. PU 의 참조 블록은, PU 의 비디오 블록에서의 샘플들에 가장 근접하게 대응하는 샘플들의 세트, 예컨대, 샘플들의 블록일 수도 있다. 모션 추정 유닛 (122) 은 참조 픽처에서의 샘플들의 세트가 PU 의 비디오 블록에서의 샘플들에 얼마나 근접하게 대응하는지를 결정하기 위하여 다양한 메트릭 (metric) 들을 이용할 수도 있다. 예를 들어, 모션 추정 유닛 (122) 은 절대차의 합 (sum of absolute difference; SAD) 의 합, 제곱차의 합 (sum of square difference; SSD), 또는 다른 차이 메트릭들에 의해, 참조 픽처에서의 샘플들의 세트가 PU 의 비디오 블록에서의 샘플들에 얼마나 근접하게 대응하는지를 결정할 수도 있다.
P 슬라이스에서의 PU 의 참조 블록을 식별한 후, 모션 추정 유닛 (122) 은 참조 블록을 포함하는 리스트 0 에서 참조 픽처를 표시하는 참조 인덱스와, PU 및 참조 블록 사이의 공간적 변위를 표시하는 모션 벡터를 생성할 수도 있다. 다양한 예들에서, 모션 추정 유닛 (122) 은 변동되는 정밀도의 정도들에 대한 모션 벡터들을 생성할 수도 있다. 예를 들어, 모션 추정 유닛 (122) 은 1/4 샘플 정밀도, 1/8 샘플 정밀도, 또는 다른 분수 샘플 정밀도로 모션 벡터들을 생성할 수도 있다. 분수 샘플 정밀도의 경우, 참조 블록 값들은 참조 픽처에서의 정수-위치 샘플 값들로부터 보간 (interpolate) 될 수도 있다. 모션 추정 유닛 (122) 은 참조 인덱스 및 모션 벡터를 PU 의 모션 정보로서 출력할 수도 있다. 모션 보상 유닛 (124) 은 PU 의 모션 정보에 의해 식별된 참조 블록에 기초하여 PU 의 예측된 비디오 블록을 생성할 수도 있다.
PU 가 B 슬라이스에 있을 경우, PU 를 포함하는 픽처는 "리스트 0" 및 "리스트 1" 로서 지칭된, 참조 픽처들의 2 개의 리스트들과 연관될 수도 있다. 일부의 예들에서, B 슬라이스를 포함하는 픽처는 리스트 0 및 리스트 1 의 조합인 리스트 조합과 연관될 수도 있다.
또한, PU 가 B 슬라이스에 있을 경우, 모션 추정 유닛 (122) 은 PU 에 대한 단방향 예측 또는 양방향 예측을 수행할 수도 있다. 모션 추정 유닛 (122) 이 PU 에 대한 단방향 예측을 수행할 때, 모션 추정 유닛 (122) 은 PU 에 대한 참조 블록을 위하여 리스트 0 또는 리스트 1 의 참조 픽처들을 검색할 수도 있다. 다음으로, 모션 추정 유닛 (122) 은 참조 블록을 포함하는 리스트 0 또는 리스트 1 에서 참조 픽처를 표시하는 참조 인덱스와, PU 및 참조 블록 사이의 공간적 변위를 표시하는 모션 벡터를 생성할 수도 있다. 모션 추정 유닛 (122) 은 참조 인덱스, 예측 방향 표시자, 및 모션 벡터를 PU 의 모션 정보로서 출력할 수도 있다. 예측 방향 표시자는 참조 인덱스가 리스트 0 또는 리스트 1 에서 참조 픽처를 표시하는지 여부를 표시할 수도 있다. 모션 보상 유닛 (124) 은 PU 의 모션 정보에 의해 표시된 참조 블록에 기초하여 PU 의 예측된 비디오 블록을 생성할 수도 있다.
모션 추정 유닛 (122) 이 PU 에 대한 양방향 예측을 수행할 때, 모션 추정 유닛 (122) 은 PU 에 대한 참조 블록을 위하여 리스트 0 에서 참조 픽처들을 검색할 수도 있고, 또한, PU 에 대한 또 다른 참조 블록을 위하여 리스트 1 에서 참조 픽처들을 검색할 수도 있다. 다음으로, 모션 추정 유닛 (122) 은 참조 블록들을 포함하는 리스트 0 또는 리스트 1 에서 참조 픽처들을 표시하는 참조 인덱스들과, 참조 블록들 및 PU 사이의 공간적 변위들을 표시하는 모션 벡터들을 생성할 수도 있다. 모션 추정 유닛 (122) 은 PU 의 참조 인덱스들 및 모션 벡터들을 PU 의 모션 정보로서 출력할 수도 있다. 모션 보상 유닛 (124) 은 PU 의 모션 정보에 의해 표시된 참조 블록들에 기초하여 PU 의 예측된 비디오 블록을 생성할 수도 있다.
일부의 사례들에서, 모션 추정 유닛 (122) 은 PU 에 대한 모션 정보의 전체 세트를 엔트로피 인코딩 유닛 (116) 으로 출력하지는 않는다. 오히려, 모션 추정 유닛 (122) 은 또 다른 PU 의 모션 정보를 참조하여 PU 의 모션 정보를 시그널링할 수도 있다. 예를 들어, 모션 추정 유닛 (122) 은 PU 의 모션 정보가 이웃하는 PU 의 모션 정보와 충분히 유사한 것으로 결정할 수도 있다. 이 예에서, 모션 추정 유닛 (122) 은 PU 와 연관된 신택스 구조에서, PU 가 이웃하는 PU 와 동일한 모션 정보를 가지는 것을 비디오 디코더 (30) 에게 표시하는 값을 표시할 수도 있다. 또 다른 예에서, 모션 추정 유닛 (122) 은 PU 와 연관된 신택스 구조에서, 이웃하는 PU 및 모션 벡터 차이 (motion vector difference; MVD) 를 식별할 수도 있다. 모션 벡터 차이는 PU 의 모션 벡터와, 표시된 이웃하는 PU 의 모션 벡터와의 사이의 차이를 표시한다. 비디오 디코더 (30) 는 PU 의 모션 벡터를 결정하기 위하여 표시된 이웃하는 PU 의 모션 벡터 및 모션 벡터 차이를 이용할 수도 있다. 제 2 PU 의 모션 정보를 시그널링할 때에 제 1 PU 의 모션 정보를 참조함으로써, 비디오 인코더 (20) 는 더 적은 비트들을 이용하여 제 2 PU 의 모션 정보를 시그널링할 수 있을 수도 있다.
CU 에 대해 인코딩 동작을 수행하는 것의 일부로서, 인트라 예측 유닛 (126) 은 CU 의 PU들에 대해 인트라 예측을 수행할 수도 있다. 인트라 예측은 공간적 압축을 제공할 수도 있다. 인트라 예측 유닛 (126) 이 PU 에 대해 인트라 예측을 수행할 때, 인트라 예측 유닛 (126) 은 동일한 픽처에서의 다른 PU들의 디코딩된 샘플들에 기초하여 PU 에 대한 예측 데이터를 생성할 수도 있다. PU 에 대한 예측 데이터는 예측된 비디오 블록 및 다양한 신택스 엘리먼트들을 포함할 수도 있다. 인트라 예측 유닛 (126) 은 I 슬라이스들, P 슬라이스들, 및 B 슬라이스들에서의 PU들에 대해 인트라 예측을 수행할 수도 있다.
PU 에 대해 인트라 예측을 수행하기 위하여, 인트라-예측 프로세싱 유닛 (126) 은 PU 에 대한 예측 데이터의 다수의 세트들을 생성하기 위하여 다수의 인트라 예측 모드들을 이용할 수도 있다. 인트라 예측 유닛 (126) 이 PU 에 대한 예측 데이터의 세트를 생성하기 위하여 인트라 예측 모드를 이용할 때, 인트라 예측 유닛 (126) 은 인트라 예측 모드와 연관된 방향 및/또는 경도 (gradient) 로 PU 의 비디오 블록을 가로질러 이웃하는 PU들의 비디오 블록들로부터 샘플들을 확장할 수도 있다. PU들, CU들, 및 트리블록들에 대한 좌측에서 우측, 상부에서 하부의 인코딩 순서를 가정하면, 이웃하는 PU들은 PU 의 상부, 상부 및 우측, 상부 및 좌측, 또는 좌측일 수도 있다. 인트라 예측 유닛 (126) 은 PU 의 사이즈에 따라, 다양한 개수들의 인트라 예측 모드들, 예컨대, 33 개의 방향성 인트라 예측 모드 (directional intra prediction mode) 들을 이용할 수도 있다.
예측 프로세싱 유닛 (100) 은 PU 에 대한 모션 보상 유닛 (124) 에 의해 생성된 예측 데이터, 또는 PU 에 대한 인트라 예측 유닛 (126) 에 의해 생성된 예측 데이터 중으로부터 PU 에 대한 예측 데이터를 선택할 수도 있다. 일부의 예들에서, 예측 프로세싱 유닛 (100) 은 예측 데이터의 세트들의 레이트/왜곡 메트릭들에 기초하여 PU 에 대한 예측 데이터를 선택한다.
예측 프로세싱 유닛 (100) 이 인트라 예측 유닛 (126) 에 의해 생성된 예측 데이터를 선택할 경우, 예측 프로세싱 유닛 (100) 은 PU들에 대한 예측 데이터를 생성하기 위하여 이용되었던 인트라 예측 모드, 예컨대, 선택된 인트라 예측 모드를 시그널링할 수도 있다. 예측 프로세싱 유닛 (100) 은 선택된 인트라 예측 모드를 다양한 방법들로 시그널링할 수도 있다. 예를 들어, 선택된 인트라 예측 모드가 이웃하는 PU 의 인트라 예측 모드와 동일할 가능성이 있다. 다시 말해서, 이웃하는 PU 의 인트라 예측 모드는 현재의 PU 에 대한 가장 가능성 있는 모드일 수도 있다. 이에 따라, 예측 프로세싱 유닛 (100) 은 선택된 인트라 예측 모드가 이웃하는 PU 의 인트라 예측 모드와 동일하다는 것을 표시하기 위한 신택스 엘리먼트를 생성할 수도 있다.
위에서 논의된 바와 같이, 비디오 인코더 (20) 는 인터-계층 예측 유닛 (128) 을 포함할 수도 있다. 인터-계층 예측 유닛 (128) 은 SVC 에서 이용가능한 하나 이상의 상이한 계층들 (예컨대, 기본 또는 참조 계층) 을 이용하여 현재의 블록 (예컨대, EL 에서의 현재의 블록) 을 예측하도록 구성된다. 이러한 예측은 인터-계층 예측으로서 지칭될 수도 있다. 인터-계층 예측 유닛 (128) 은 인터-계층 중복성을 감소시키기 위한 예측 방법들을 사용함으로써, 코딩 효율을 개선시키고 연산 자원 요건들을 감소시킨다. 인터-계층 예측의 일부의 예들은 인터-계층 인트라 예측, 인터-계층 모션 예측, 및 인터-계층 잔차 예측을 포함한다. 인터-계층 인트라 예측은 강화 계층에서 현재의 블록을 예측하기 위하여 기본 계층에서의 공동-위치된 블록들의 재구성을 이용한다. 인터-계층 모션 예측은 강화 계층에서 모션을 예측하기 위하여 기본 계층의 모션 정보를 이용한다. 인터-계층 잔차 예측은 강화 계층의 잔차를 예측하기 위하여 기본 계층의 잔차를 이용한다. 인터-계층 예측 방식들의 각각은 이하에서 더욱 상세하게 논의된다.
예측 프로세싱 유닛 (100) 이 CU 의 PU들에 대한 예측 데이터를 선택한 후, 잔차 생성 유닛 (102) 은 CU 의 비디오 블록으로부터 CU 의 PU들의 예측된 비디오 블록들을 감산함으로써 (예컨대, 마이너스 부호에 의해 표시됨) CU 에 대한 잔차 데이터를 생성할 수도 있다. CU 의 잔차 데이터는 CU 의 비디오 블록에서 샘플들의 상이한 샘플 컴포넌트들에 대응하는 2D 잔차 비디오 블록들을 포함할 수도 있다. 예를 들어, 잔차 데이터는 CU 의 PU들의 예측된 비디오 블록들에서의 샘플들의 휘도 컴포넌트들과, CU 의 원래의 비디오 블록에서의 샘플들의 휘도 컴포넌트들과의 사이의 차이들에 대응하는 잔차 비디오 블록을 포함할 수도 있다. 게다가, CU 의 잔차 데이터는 CU 의 PU들의 예측된 비디오 블록들에서의 샘플들의 색차 컴포넌트들과, CU 의 원래의 비디오 블록에서의 샘플들의 색차 컴포넌트들과의 사이의 차이들에 대응하는 잔차 비디오 블록들을 포함할 수도 있다.
예측 프로세싱 유닛 (100) 은 CU 의 잔차 비디오 블록들을 서브-블록들로 파티셔닝하기 위하여 쿼드트리 파티셔닝을 수행할 수도 있다. 각각의 분할되지 않은 잔차 비디오 블록은 CU 의 상이한 TU 와 연관될 수도 있다. CU 의 TU들과 연관된 잔차 비디오 블록들의 사이즈들 및 위치들은 CU 의 PU들과 연관된 비디오 블록들의 사이즈들 및 위치들에 기초할 수도 있거나 기초하지 않을 수도 있다. "잔차 쿼드-트리" (residual quad-tree; RQT) 로서 알려진 쿼드트리 구조는 잔차 비디오 블록들의 각각과 연관된 노드들을 포함할 수도 있다. CU 의 TU들은 RQT 의 리프 노드들에 대응할 수도 있다.
변환 프로세싱 유닛 (104) 은 하나 이상의 변환들을 TU 와 연관된 잔차 비디오 블록에 적용함으로써 CU 의 각각의 TU 에 대한 하나 이상의 변환 계수 블록들을 생성할 수도 있다. 변환 계수 블록들의 각각은 변환 계수들의 2D 행렬일 수도 있다. 변환 프로세싱 유닛 (104) 은 다양한 변환들을 TU 와 연관된 잔차 비디오 블록에 적용할 수도 있다. 예를 들어, 변환 프로세싱 유닛 (104) 은 이산 코사인 변환 (discrete cosine transform; DCT), 방향성 변환 (directional transform), 또는 개념적으로 유사한 변환을 TU 와 연관된 잔차 비디오 블록에 적용할 수도 있다.
변환 프로세싱 유닛 (104) 이 TU 와 연관된 변환 계수 블록을 생성할 때, 양자화 유닛 (106) 은 변환 계수 블록에서 변환 계수들을 양자화할 수도 있다. 양자화 유닛 (106) 은 CU 와 연관된 QP 값에 기초하여 CU 의 TU 와 연관된 변환 계수 블록을 양자화할 수도 있다.
비디오 인코더 (20) 는 QP 값을 CU 와 다양한 방법들로 연관시킬 수도 있다. 예를 들어, 비디오 인코더 (20) 는 CU 와 연관된 트리블록에 대해 레이트-왜곡 분석을 수행할 수도 있다. 레이트-왜곡 분석에서, 비디오 인코더 (20) 는 트리블록에 대해 인코딩 동작을 다수 회 수행함으로써 트리블록의 다수의 코딩된 표현들을 생성할 수도 있다. 비디오 인코더 (20) 가 트리블록의 상이한 인코딩된 표현들을 생성할 때, 비디오 인코더 (20) 는 상이한 QP 값들을 CU 와 연관시킬 수도 있다. 비디오 인코더 (20) 는, 소정의 QP 값이 최저 비트레이트 및 왜곡 메트릭을 가지는 트리블록의 코딩된 표현에서 CU 와 연관될 때에 소정의 QP 값이 CU 와 연관되는 것을 시그널링할 수도 있다.
역양자화 유닛 (108) 및 역변환 유닛 (110) 은 변환 계수 블록으로부터 잔차 비디오 블록을 재구성하기 위하여, 역양자화 및 역변환들을 변환 계수 블록에 각각 적용할 수도 있다. 재구성 유닛 (112) 은 TU 와 연관된 재구성된 비디오 블록을 생성하기 위하여, 재구성된 잔차 비디오 블록을, 예측 프로세싱 유닛 (100) 에 의해 생성된 하나 이상의 예측된 비디오 블록들로부터의 대응하는 샘플들에 추가할 수도 있다. CU 의 각각의 TU 에 대한 변환 블록들을 이러한 방법으로 재구성함으로써, 비디오 인코더 (20) 는 CU 의 비디오 블록을 재구성할 수도 있다.
재구성 유닛 (112) 은 CU 의 비디오 블록을 재구성한 후, 필터 유닛 (113) 은 CU 와 연관된 비디오 블록에서 블록킹 아티팩트들을 감소시키기 위하여 디블록킹 동작을 수행할 수도 있다. 하나 이상의 디블록킹 동작들을 수행한 후, 필터 유닛 (113) 은 CU 의 재구성된 비디오 블록을 디코딩된 픽처 버퍼 (114) 내에 저장할 수도 있다. 모션 추정 유닛 (122) 및 모션 보상 유닛 (124) 은 후속 픽처들의 PU들에 대해 인터 예측을 수행하기 위하여 재구성된 비디오 블록을 포함하는 참조 픽처를 이용할 수도 있다. 게다가, 인트라 예측 유닛 (126) 은 CU 와 동일한 픽처에서의 다른 PU들에 대해 인트라 예측을 수행하기 위하여, 디코딩된 픽처 버퍼 (114) 에서의 재구성된 비디오 블록들을 이용할 수도 있다.
엔트로피 인코딩 유닛 (116) 은 비디오 인코더 (20) 의 다른 기능적 컴포넌트들로부터 데이터를 수신할 수도 있다. 예를 들어, 엔트로피 인코딩 유닛 (116) 은 양자화 유닛 (106) 으로부터 변환 계수 블록들을 수신할 수도 있고, 예측 프로세싱 유닛 (100) 으로부터 신택스 엘리먼트들을 수신할 수도 있다. 엔트로피 인코딩 유닛 (116) 이 데이터를 수신할 때, 엔트로피 인코딩 유닛 (116) 은 엔트로피 인코딩된 데이터를 생성하기 위하여 하나 이상의 엔트로피 인코딩 동작들을 수행할 수도 있다. 예를 들어, 비디오 인코더 (20) 는 데이터에 대해, 컨텍스트 적응 가변 길이 코딩 (context adaptive variable length coding; CAVLC) 동작, CABAC 동작, 가변-대-가변 (variable-to-variable; V2V) 길이 코딩 동작, 신택스-기반 컨텍스트-적응 이진 산술 코딩 (syntax-based context-adaptive binary arithmetic coding; SBAC) 동작, 확률 간격 파티셔닝 엔트로피 (Probability Interval partitioning Entropy; PIPE) 코딩 동작, 또는 또 다른 타입의 엔트로피 인코딩 동작을 수행할 수도 있다. 엔트로피 인코딩 유닛 (116) 은 엔트로피 인코딩된 데이터를 포함하는 비트스트림을 출력할 수도 있다.
데이터에 대해 엔트로피 인코딩 동작을 수행하는 것의 일부로서, 엔트로피 인코딩 유닛 (116) 은 컨텍스트 모델을 선택할 수도 있다. 엔트로피 인코딩 유닛 (116) 이 CABAC 동작을 수행하고 있을 경우, 컨텍스트 모델은 특정 값들을 가지는 특정 빈 (bin) 들의 확률들의 추정치들을 표시할 수도 있다. CABAC 의 맥락에서, 용어 "빈" 은 신택스 엘리먼트의 이진화된 버전의 비트를 지칭하기 위하여 이용된다.
멀티-계층 비디오 인코더
도 2b 는 본 개시에서 설명된 양태들에 따라 기법들을 구현할 수도 있는 멀티-계층 비디오 인코더 (23) 의 예를 예시하는 블록도이다. 비디오 인코더 (23) 는 SHVC 및 멀티뷰 코딩을 위한 것과 같은 멀티-계층 비디오 프레임들을 프로세싱하도록 구성될 수도 있다. 또한, 비디오 인코더 (23) 는 본 개시의 기법들 중의 임의의 것 또는 전부를 수행하도록 구성될 수도 있다.
비디오 인코더 (23) 는 비디오 인코더 (20A) 및 비디오 인코더 (20B) 를 포함하고, 그 각각은 비디오 인코더 (20) 로서 구성될 수도 있으며 비디오 인코더 (20) 에 대하여 위에서 설명된 기능들을 수행할 수도 있다. 또한, 참조 번호들의 재이용에 의해 표시된 바와 같이, 비디오 인코더들 (20A 및 20B) 은 비디오 인코더 (20) 로서 시스템들 및 서브시스템들의 적어도 일부를 포함할 수도 있다. 비디오 인코더 (23) 는 2 개의 비디오 인코더들 (20A 및 20B) 을 포함하는 것으로서 예시되어 있지만, 비디오 인코더 (23) 는 이와 같이 제한되지 않으며 임의의 수의 비디오 인코더 (20) 계층들을 포함할 수도 있다. 일부의 실시형태들에서, 비디오 인코더 (23) 는 액세스 유닛에서의 각각의 픽처 또는 프레임에 대한 비디오 인코더 (20) 를 포함할 수도 있다. 예를 들어, 5 개의 픽처들을 포함하는 액세스 유닛은 5 개의 인코더 계층들을 포함하는 비디오 인코더에 의해 프로세싱되거나 인코딩될 수도 있다. 일부의 실시형태들에서, 비디오 인코더 (23) 는 액세스 유닛에서의 프레임들보다 더 많은 인코더 계층들을 포함할 수도 있다. 일부의 이러한 경우들에는, 비디오 인코더 계층들의 일부가 일부의 액세스 유닛들을 프로세싱할 때에 비활성 (inactive) 일 수도 있다.
비디오 인코더들 (20A 및 20B) 에 추가하여, 비디오 인코더 (23) 는 리샘플링 유닛 (resampling unit; 90) 을 포함할 수도 있다. 리샘플링 유닛 (90) 은 일부의 경우들에 있어서, 예를 들어, 강화 계층을 생성하기 위하여, 수신된 비디오 프레임의 기본 계층을 업샘플링할 수도 있다. 리샘플링 유닛 (90) 은 프레임의 수신된 기본 계층과 연관된 특정 정보를 업샘플링할 수도 있지만, 다른 정보는 그러하지 않다. 예를 들어, 리샘플링 유닛 (90) 은 기본 계층의 픽셀들의 공간적 사이즈 또는 수를 업샘플링할 수도 있지만, 슬라이스들의 수 또는 픽처 순서 카운트는 일정하게 유지될 수도 있다. 일부의 경우들에는, 리샘플링 유닛 (90) 이 수신된 비디오를 프로세싱하지 않을 수도 있고 및/또는 선택적일 수도 있다. 예를 들어, 일부의 경우들에는, 예측 프로세싱 유닛 (100) 이 업샘플링 (upsampling) 을 수행할 수도 있다. 일부의 실시형태들에서, 리샘플링 유닛 (90) 은 계층을 업샘플링하며, 슬라이스 경계 규칙들 및/또는 래스터 스캔 (raster scan) 규칙들의 세트를 따르기 위하여 하나 이상의 슬라이스들을 재편성하거나, 재정의하거나, 수정하거나, 조절하도록 구성된다. 액세스 유닛에서의 기본 계층 또는 더 낮은 계층을 업샘플링하는 것으로서 주로 설명되지만, 일부의 경우들에는, 리샘플링 유닛 (90) 이 계층을 다운샘플링 (downsampling) 할 수도 있다. 예를 들어, 비디오의 스트리밍 동안에 대역폭이 감소될 경우, 프레임은 업샘플링되는 대신에 다운샘플링될 수도 있다.
리샘플링 유닛 (90) 은 더 낮은 계층의 인코더 (예컨대, 비디오 인코더 (20A)) 의 디코딩된 픽처 버퍼 (114) 로부터 픽처 또는 프레임 (또는 픽처와 연관된 픽처 정보) 을 수신하고 픽처 (또는 수신된 픽처 정보) 를 업샘플링하도록 구성될 수도 있다. 다음으로, 이 업샘플링된 픽처는 더 낮은 계층의 인코더와 동일한 액세스 유닛에서의 픽처를 인코딩하도록 구성된 더 높은 계층의 인코더 (예컨대, 비디오 인코더 (20B)) 의 예측 프로세싱 유닛 (100) 에 제공될 수도 있다. 일부의 경우들에는, 더 높은 계층의 인코더가 더 낮은 계층의 인코더로부터 제거된 하나의 계층이다. 다른 경우들에는, 도 2b 의 계층 0 비디오 인코더 및 계층 1 인코더 사이에 하나 이상의 더 높은 계층의 인코더들이 있을 수도 있다.
일부의 경우들에는, 리샘플링 유닛 (90) 이 생략되거나 우회될 수도 있다. 이러한 경우들에는, 비디오 인코더 (20A) 의 디코딩된 픽처 버퍼 (114) 로부터의 픽처가 직접적으로, 또는 적어도 리샘플링 유닛 (90) 에 제공되지 않으면서, 비디오 인코더 (20B) 의 예측 프로세싱 유닛 (100) 에 제공될 수도 있다. 예를 들어, 비디오 인코더 (20B) 에 제공된 비디오 데이터와, 비디오 인코더 (20A) 의 디코딩된 픽처 버퍼 (114) 로부터의 참조 픽처가 동일한 사이즈 또는 해상도일 경우, 참조 픽처는 임의의 리샘플링 없이 비디오 인코더 (20B) 에 제공될 수도 있다.
일부의 실시형태들에서, 비디오 인코더 (23) 는 비디오 데이터를 비디오 인코더 (20A) 에 제공하기 전에, 다운샘플링 유닛 (94) 을 이용하여 더 낮은 계층의 인코더에 제공되어야 할 비디오 데이터를 다운샘플링한다. 대안적으로, 다운샘플링 유닛 (94) 은 비디오 데이터를 업샘플링하거나 다운샘플링할 수 있는 리샘플링 유닛 (90) 일 수도 있다. 또 다른 실시형태들에서는, 다운샘플링 유닛 (94) 이 생략될 수도 있다.
도 2b 에서 예시된 바와 같이, 비디오 인코더 (23) 는 멀티플렉서 (98) 또는 먹스 (mux) 를 더 포함할 수도 있다. 먹스 (98) 는 비디오 인코더 (23) 로부터의 조합된 비트스트림을 출력할 수 있다. 조합된 비트스트림은 비디오 인코더들 (20A 및 20B) 의 각각으로부터의 비트스트림을 취함으로써, 그리고 어느 비트스트림이 소정의 시간에 출력되는지를 교대시킴으로써 생성될 수도 있다. 일부의 경우들에는, 2 개의 (또는 2 개를 초과하는 비디오 인코더 계층들의 경우에는 더 많음) 비트스트림들로부터의 비트들이 한 번에 하나의 비트씩 교대될 수도 있지만, 많은 경우들에는, 비트스트림들이 상이하게 조합된다. 예를 들어, 출력 비트스트림은 선택된 비트스트림을 한 번에 하나의 블록씩 교대시킴으로써 생성될 수도 있다. 또 다른 예에서, 출력 비트스트림은 비디오 인코더들 (20A 및 20B) 의 각각으로부터의 1:1 이 아닌 (non-1:1) 비율의 블록들을 출력함으로써 생성될 수도 있다. 예를 들어, 2 개의 블록들은 비디오 인코더 (20A) 로부터 출력된 각각의 블록에 대하여 비디오 인코더 (20B) 로부터 출력될 수도 있다. 일부의 실시형태들에서, 먹스 (98) 로부터의 출력 스트림은 미리 프로그래밍될 수도 있다. 다른 실시형태들에서, 먹스 (98) 는 소스 모듈 (12) 을 포함하는 소스 디바이스 상의 프로세서로부터와 같이, 비디오 인코더 (23) 의 외부의 시스템으로부터 수신된 제어 신호에 기초하여 비디오 인코더들 (20A, 20B) 로부터의 비트스트림들을 조합할 수도 있다. 제어 신호는 비디오 소스 (18) 로부터의 비디오의 해상도 또는 비트레이트에 기초하여, 링크 (16) 의 대역폭에 기초하여, 사용자와 연관된 가입 (예컨대, 유료 가입 대 무료 가입) 에 기초하여, 또는 비디오 인코더 (23) 로부터 희망된 해상도 출력을 결정하기 위한 임의의 다른 인자에 기초하여 생성될 수도 있다.
비디오 디코더
도 3a 는 본 개시에서 설명된 양태들에 따라 기법들을 구현할 수도 있는 비디오 디코더의 예를 예시하는 블록도이다. 비디오 디코더 (30) 는 HEVC 에 대한 것과 같은 비디오 프레임의 단일 계층을 프로세싱하도록 구성될 수도 있다. 또한, 비디오 디코더 (30) 는 본 개시의 기법들 중의 임의의 것 또는 전부를 수행하도록 구성될 수도 있다. 하나의 예로서, 모션 보상 유닛 (162) 및/또는 인트라 예측 유닛 (164) 은 본 개시에서 설명된 기법들 중의 임의의 것 또는 전부를 수행하도록 구성될 수도 있다. 하나의 실시형태에서, 비디오 디코더 (30) 는 선택적으로, 본 개시에서 설명된 기법들 중의 임의의 것 또는 전부를 수행하도록 구성되는 인터-계층 예측 유닛 (166) 을 포함할 수도 있다. 다른 실시형태들에서, 인터-계층 예측은 예측 프로세싱 유닛 (152) (예컨대, 모션 보상 유닛 (162) 및/또는 인트라 예측 유닛 (164)) 에 의해 수행될 수 있고, 이 경우, 인터-계층 예측 유닛 (166) 은 생략될 수도 있다. 그러나, 본 개시의 양태들은 그렇게 제한되지 않는다. 일부의 예들에서, 본 개시에서 설명된 기법들은 비디오 디코더 (30) 의 다양한 컴포넌트들 사이에서 공유될 수도 있다. 일부의 예들에서, 추가적으로 또는 대안적으로, 프로세서 (도시되지 않음) 는 본 개시에서 설명된 기법들 중의 임의의 것 또는 전부를 수행하도록 구성될 수도 있다.
설명의 목적들을 위하여, 본 개시는 HEVC 코딩의 맥락에서 비디오 디코더 (30) 를 설명한다. 그러나, 본 개시의 기법들은 다른 코딩 표준들 또는 방법들에 적용가능할 수도 있다. 도 3a 에서 도시된 예는 단일 계층 코덱에 대한 것이다. 그러나, 도 3b 에 대하여 추가로 설명되는 바와 같이, 비디오 디코더 (30) 의 일부 또는 전부는 멀티-계층 코덱의 프로세싱에 대해 중복될 수도 있다.
도 3a 의 예에서, 비디오 디코더 (30) 는 복수의 기능적 컴포넌트들을 포함한다. 비디오 디코더 (30) 의 기능적 컴포넌트들은 엔트로피 디코딩 유닛 (150), 예측 프로세싱 유닛 (152), 역양자화 유닛 (154), 역변환 유닛 (156), 재구성 유닛 (158), 필터 유닛 (159), 및 디코딩된 픽처 버퍼 (160) 를 포함한다. 예측 프로세싱 유닛 (152) 은 모션 보상 유닛 (162), 인트라 예측 유닛 (164), 및 인터-계층 예측 유닛 (166) 을 포함한다. 일부의 예들에서, 비디오 디코더 (30) 는 도 2a 의 비디오 인코더 (20) 에 대하여 설명된 인코딩 패스와 일반적으로 상반되는 디코딩 패스를 수행할 수도 있다. 다른 예들에서, 비디오 디코더 (30) 는 더 많거나, 더 적거나, 또는 상이한 기능적 컴포넌트들을 포함할 수도 있다.
비디오 디코더 (30) 는 인코딩된 비디오 데이터를 포함하는 비트스트림을 수신할 수도 있다. 비트스트림은 복수의 신택스 엘리먼트들을 포함할 수도 있다. 비디오 디코더 (30) 가 비트스트림을 수신할 때, 엔트로피 디코딩 유닛 (150) 은 비트스트림에 대해 파싱 동작을 수행할 수도 있다. 비트스트림에 대해 파싱 동작을 수행하는 결과로서, 엔트로피 디코딩 유닛 (150) 은 비트스트림으로부터 신택스 엘리먼트들을 추출할 수도 있다. 파싱 동작을 수행하는 것의 일부로서, 엔트로피 디코딩 유닛 (150) 은 비트스트림에서의 엔트로피 인코딩된 신택스 엘리먼트들을 엔트로피 디코딩할 수도 있다. 예측 프로세싱 유닛 (152), 역양자화 유닛 (154), 역변환 유닛 (156), 재구성 유닛 (158), 및 필터 유닛 (159) 은 비트스트림으로부터 추출된 신택스 엘리먼트들에 기초하여 디코딩된 비디오 데이터를 생성하는 재구성 동작을 수행할 수도 있다.
위에서 논의된 바와 같이, 비트스트림은 일련의 NAL 유닛들을 포함할 수도 있다. 비트스트림의 NAL 유닛들은 비디오 파라미터 세트 NAL 유닛들, 시퀀스 파라미터 세트 NAL 유닛들, 픽처 파라미터 세트 NAL 유닛들, SEI NAL 유닛들 등등을 포함할 수도 있다. 비트스트림에 대해 파싱 동작을 수행하는 것의 일부로서, 엔트로피 디코딩 유닛 (150) 은 시퀀스 파라미터 세트 NAL 유닛들로부터 시퀀스 파라미터 세트들, 픽처 파라미터 세트 NAL 유닛들로부터 픽처 파라미터 세트들, SEI NAL 유닛들로부터 SEI 데이터, 등등과 같이 추출하고 이를 엔트로피 디코딩하는 파싱 동작들을 수행할 수도 있다.
게다가, 비트스트림의 NAL 유닛들은 코딩된 슬라이스 NAL 유닛들을 포함할 수도 있다. 비트스트림에 대해 파싱 동작을 수행하는 것의 일부로서, 엔트로피 디코딩 유닛 (150) 은 코딩된 슬라이스 NAL 유닛들로부터 코딩된 슬라이스들을 추출하고 이를 엔트로피 디코딩하는 파싱 동작들을 수행할 수도 있다. 코딩된 슬라이스들의 각각은 슬라이스 헤더 및 슬라이스 데이터를 포함할 수도 있다. 슬라이스 헤더는 슬라이스에 속하는 신택스 엘리먼트들을 포함할 수도 있다. 슬라이스 헤더에서의 신택스 엘리먼트들은 슬라이스를 포함하는 픽처와 연관된 픽처 파라미터 세트를 식별하는 신택스 엘리먼트를 포함할 수도 있다. 엔트로피 디코딩 유닛 (150) 은 슬라이스 헤더를 복원하기 위하여 코딩된 슬라이스 헤더에서의 신택스 엘리먼트들에 대해, CABAC 디코딩 동작들과 같은 엔트로피 디코딩 동작들을 수행할 수도 있다.
코딩된 슬라이스 NAL 유닛들로부터 슬라이스 데이터를 추출하는 것의 일부로서, 엔트로피 디코딩 유닛 (150) 은 슬라이스 데이터에서의 코딩된 CU들로부터 신택스 엘리먼트들을 추출하는 파싱 동작들을 수행할 수도 있다. 추출된 신택스 엘리먼트들은 변환 계수 블록들과 연관된 신택스 엘리먼트들을 포함할 수도 있다. 다음으로, 엔트로피 디코딩 유닛 (150) 은 신택스 엘리먼트들의 일부에 대해 CABAC 디코딩 동작들을 수행할 수도 있다.
엔트로피 디코딩 유닛 (150) 이 비-파티셔닝된 CU 에 대해 파싱 동작을 수행한 후, 비디오 디코더 (30) 는 비-파티셔닝된 CU 에 대해 재구성 동작을 수행할 수도 있다. 비-파티셔닝된 CU 에 대해 재구성 동작을 수행하기 위하여, 비디오 디코더 (30) 는 CU 의 각각의 TU 에 대해 재구성 동작을 수행할 수도 있다. CU 의 각각의 TU 에 대한 재구성 동작을 수행함으로써, 비디오 디코더 (30) 는 CU 와 연관된 잔차 비디오 블록을 재구성할 수도 있다.
TU 에 대해 재구성 동작을 수행하는 것의 일부로서, 역양자화 유닛 (154) 은 TU 와 연관된 변환 계수 블록을 역양자화, 예컨대, 탈양자화 (de-quantize) 할 수도 있다. 역양자화 유닛 (154) 은 HEVC 에 대해 제안되거나 H.264 디코딩 표준에 의해 정의된 역양자화 프로세스들과 유사한 방식으로 변환 계수 블록을 역양자화할 수도 있다. 역양자화 유닛 (154) 은 양자화도와, 마찬가지로, 적용하기 위한 역양자화 유닛 (154) 에 대한 역양자화도를 결정하기 위하여, 변환 계수 블록의 CU 에 대하여 비디오 인코더 (20) 에 의해 계산된 양자화 파라미터 QP 를 이용할 수도 있다.
역양자화 유닛 (154) 이 변환 계수 블록을 역양자화한 후, 역변환 유닛 (156) 은 변환 계수 블록과 연관된 TU 에 대한 잔차 비디오 블록을 생성할 수도 있다. 역변환 유닛 (156) 은 TU 에 대한 잔차 비디오 블록을 생성하기 위하여 역변환을 변환 계수 블록에 적용할 수도 있다. 예를 들어, 역변환 유닛 (156) 은 역 DCT, 역정수 변환, 역 카루넨-루베 변환 (Karhunen-Loeve transform; KLT), 역회전 변환, 역 방향성 변환, 또는 또 다른 역변환을 변환 계수 블록에 적용할 수도 있다. 일부의 예들에서, 역변환 유닛 (156) 은 비디오 인코더 (20) 로부터의 시그널링에 기초하여 변환 계수 블록에 적용하기 위한 역변환을 결정할 수도 있다. 이러한 예들에서, 역변환 유닛 (156) 은 변환 계수 블록과 연관된 트리블록에 대한 쿼드트리의 루트 노드에서의 시그널링된 변환에 기초하여 역변환을 결정할 수도 있다. 다른 예들에서, 역변환 유닛 (156) 은 블록 사이즈, 코딩 모드 등과 같은 하나 이상의 코딩 특성들로부터 역변환을 추론할 수도 있다. 일부의 예들에서, 역변환 유닛 (156) 은 캐스케이드 (cascaded) 역변환을 적용할 수도 있다.
일부의 예들에서, 모션 보상 유닛 (162) 은 보간 필터들에 기초하여 보간을 수행함으로써 PU 의 예측된 비디오 블록을 세분화할 수도 있다. 서브-샘플 정밀도를 갖는 모션 보상을 위해 이용되어야 할 보간 필터들에 대한 식별자들은 신택스 엘리먼트들 내에 포함될 수도 있다. 모션 보상 유닛 (162) 은 참조 블록의 정수-미만 샘플들에 대한 보간된 값들을 계산하기 위하여, PU 의 예측된 비디오 블록의 생성 동안에 비디오 인코더 (20) 에 의해 이용된 동일한 보간 필터들을 이용할 수도 있다. 모션 보상 유닛 (162) 은 수신된 신택스 정보에 따라 비디오 인코더 (20) 에 의해 이용된 보간 필터들을 결정할 수도 있고, 예측된 비디오 블록을 생성하기 위하여 보간 필터들을 이용할 수도 있다.
PU 가 인트라 예측을 이용하여 인코딩될 경우, 인트라 예측 유닛 (164) 은 PU 에 대한 예측된 비디오 블록을 생성하기 위하여 인트라 예측을 수행할 수도 있다. 예를 들어, 인트라 예측 유닛 (164) 은 비트스트림에서의 신택스 엘리먼트들에 기초하여 PU 에 대한 인트라 예측 모드를 결정할 수도 있다. 비트스트림은, 인트라 예측 유닛 (164) 이 PU 의 인트라 예측 모드를 결정하기 위하여 이용할 수도 있는 신택스 엘리먼트들을 포함할 수도 있다.
일부의 사례들에서, 신택스 엘리먼트들은 인트라 예측 유닛 (164) 이 현재의 PU 의 인트라 예측 모드를 결정하기 위하여 또 다른 PU 의 인트라 예측 모드를 이용해야 하는 것을 표시할 수도 있다. 예를 들어, 현재의 PU 의 인트라 예측 모드가 이웃하는 PU 의 인트라 예측 모드와 동일할 가능성이 있을 수도 있다. 다시 말해서, 이웃하는 PU 의 인트라 예측 모드는 현재의 PU 에 대한 가장 가능성 있는 모드일 수도 있다. 이 때문에, 이 예에서, 비트스트림은, PU 의 인트라 예측 모드가 이웃하는 PU 의 인트라 예측 모드와 동일한 것을 표시하는 작은 신택스 엘리먼트를 포함할 수도 있다. 다음으로, 인트라 예측 유닛 (164) 은 공간적으로 이웃하는 PU들의 비디오 블록들에 기초하여 PU 에 대한 예측 데이터 (예컨대, 예측된 샘플들) 를 생성하기 위하여 인트라 예측 모드를 이용할 수도 있다.
위에서 논의된 바와 같이, 비디오 디코더 (30) 는 또한, 인터-계층 예측 유닛 (166) 을 포함할 수도 있다. 인터-계층 예측 유닛 (166) 은 SVC 에서 이용가능한 하나 이상의 상이한 계층들 (예컨대, 기본 또는 참조 계층) 을 이용하여 현재의 블록 (예컨대, EL 에서의 현재의 블록) 을 예측하도록 구성된다. 이러한 예측은 인터-계층 예측으로서 지칭될 수도 있다. 인터-계층 예측 유닛 (166) 은 인터-계층 중복성을 감소시키기 위한 예측 방법들을 사용함으로써, 코딩 효율을 개선시키고 연산 자원 요건들을 감소시킨다. 인터-계층 예측의 일부의 예들은 인터-계층 인트라 예측, 인터-계층 모션 예측, 및 인터-계층 잔차 예측을 포함한다. 인터-계층 인트라 예측은 강화 계층에서 현재의 블록을 예측하기 위하여 기본 계층에서의 공동-위치된 블록들의 재구성을 이용한다. 인터-계층 모션 예측은 강화 계층에서 모션을 예측하기 위하여 기본 계층의 모션 정보를 이용한다. 인터-계층 잔차 예측은 강화 계층의 잔차를 예측하기 위하여 기본 계층의 잔차를 이용한다. 인터-계층 예측 방식들의 각각은 이하에서 더욱 상세하게 논의된다.
재구성 유닛 (158) 은 CU 의 비디오 블록을 재구성하기 위하여, CU 의 TU들과 연관된 잔차 비디오 블록들 및 CU 의 PU들의 예측된 비디오 블록들, 즉, 적용 가능하다면, 인트라-예측 데이터 또는 인터-예측 데이터의 어느 하나를 이용할 수도 있다. 이에 따라, 비디오 디코더 (30) 는 비트스트림에서의 신택스 엘리먼트들에 기초하여 예측된 비디오 블록 및 잔차 비디오 블록을 생성할 수도 있고, 예측된 비디오 블록 및 잔차 비디오 블록에 기초하여 비디오 블록을 생성할 수도 있다.
재구성 유닛 (158) 이 CU 의 비디오 블록을 재구성한 후, 필터 유닛 (159) 은 CU 와 연관된 블록킹 아티팩트들을 감소시키기 위하여 디블록킹 동작을 수행할 수도 있다. 필터 유닛 (159) 이 CU 와 연관된 블록킹 아티팩트들을 감소시키기 위하여 디블록킹 동작을 수행한 후, 비디오 디코더 (30) 는 CU 의 비디오 블록을 디코딩된 픽처 버퍼 (160) 내에 저장할 수도 있다. 디코딩된 픽처 버퍼 (160) 는 후속 모션 보상, 인트라 예측, 및 도 1a 또는 도 1b 의 디스플레이 디바이스 (32) 와 같은 디스플레이 디바이스 상에서의 제시를 위하여 참조 픽처들을 제공할 수도 있다. 예를 들어, 비디오 디코더 (30) 는, 디코딩된 픽처 버퍼 (160) 에서의 비디오 블록들에 기초하여, 다른 CU들의 PU들에 대해 인트라 예측 또는 인터 예측 동작들을 수행할 수도 있다.
멀티-계층 디코더
도 3b 는 본 개시에서 설명된 양태들에 따라 기법들을 구현할 수도 있는 멀티-계층 비디오 디코더 (33) 의 예를 예시하는 블록도이다. 비디오 디코더 (33) 는 SHVC 및 멀티뷰 코딩을 위한 것과 같은 멀티-계층 비디오 프레임들을 프로세싱하도록 구성될 수도 있다. 또한, 비디오 디코더 (33) 는 본 개시의 기법들 중의 임의의 것 또는 전부를 수행하도록 구성될 수도 있다.
비디오 디코더 (33) 는 비디오 디코더 (30A) 및 비디오 디코더 (30B) 를 포함하고, 그 각각은 비디오 디코더 (30) 로서 구성될 수도 있으며 비디오 디코더 (30) 에 대하여 위에서 설명된 기능들을 수행할 수도 있다. 또한, 참조 번호들의 재이용에 의해 표시된 바와 같이, 비디오 디코더들 (30A 및 30B) 은 비디오 디코더 (30) 로서 시스템들 및 서브시스템들의 적어도 일부를 포함할 수도 있다. 비디오 디코더 (33) 는 2 개의 비디오 디코더들 (30A 및 30B) 을 포함하는 것으로서 예시되어 있지만, 비디오 디코더 (33) 는 이와 같이 제한되지 않으며 임의의 수의 비디오 디코더 (30) 계층들을 포함할 수도 있다. 일부의 실시형태들에서, 비디오 디코더 (33) 는 액세스 유닛에서의 각각의 픽처 또는 프레임에 대한 비디오 디코더 (30) 를 포함할 수도 있다. 예를 들어, 5 개의 픽처들을 포함하는 액세스 유닛은 5 개의 디코더 계층들을 포함하는 비디오 디코더에 의해 프로세싱되거나 디코딩될 수도 있다. 일부의 실시형태들에서, 비디오 디코더 (33) 는 액세스 유닛에서의 프레임들보다 더 많은 디코더 계층들을 포함할 수도 있다. 일부의 이러한 경우들에는, 비디오 디코더 계층들의 일부가 일부의 액세스 유닛들을 프로세싱할 때에 비활성일 수도 있다.
비디오 디코더들 (30A 및 30B) 에 추가하여, 비디오 디코더 (33) 는 업샘플링 유닛 (92) 을 포함할 수도 있다. 일부의 실시형태들에서, 업샘플링 유닛 (92) 은 프레임 또는 액세스 유닛에 대한 참조 픽처 리스트에 추가되어야 할 강화된 계층을 생성하기 위하여, 수신된 비디오 프레임의 기본 계층을 업샘플링할 수도 있다. 이 강화된 계층은 디코딩된 픽처 버퍼 (160) 내에 저장될 수 있다. 일부의 실시형태들에서, 업샘플링 유닛 (92) 은 도 2a 의 리샘플링 유닛 (90) 에 대하여 설명된 실시형태들의 일부 또는 전부를 포함할 수 있다. 일부의 실시형태들에서, 업샘플링 유닛 (92) 은 계층을 업샘플링하며, 슬라이스 경계 규칙들 및/또는 래스터 스캔 규칙들의 세트를 따르기 위하여 하나 이상의 슬라이스들을 재편성하거나, 재정의하거나, 수정하거나, 조절하도록 구성된다. 일부의 경우들에는, 업샘플링 유닛 (92) 은 수신된 비디오 프레임의 계층을 업샘플링 및/또는 다운샘플링하도록 구성된 리샘플링 유닛일 수도 있다.
업샘플링 유닛 (92) 은 더 낮은 계층의 디코더 (예컨대, 비디오 디코더 (30A)) 의 디코딩된 픽처 버퍼 (160) 로부터 픽처 또는 프레임 (또는 픽처와 연관된 픽처 정보) 을 수신하고 픽처 (또는 수신된 픽처 정보) 를 업샘플링하도록 구성될 수도 있다. 다음으로, 이 업샘플링된 픽처는 더 낮은 계층의 디코더와 동일한 액세스 유닛에서의 픽처를 디코딩하도록 구성된 더 높은 계층의 디코더 (예컨대, 비디오 디코더 (30B)) 의 예측 프로세싱 유닛 (152) 에 제공될 수도 있다. 일부의 경우들에는, 더 높은 계층의 디코더가 더 낮은 계층의 디코더로부터 제거된 하나의 계층이다. 다른 경우들에는, 도 3b 의 계층 0 디코더 및 계층 1 디코더 사이에 하나 이상의 더 높은 계층의 디코더들이 있을 수도 있다.
일부의 경우들에는, 업샘플링 유닛 (92) 이 생략되거나 우회될 수도 있다. 이러한 경우들에는, 비디오 디코더 (30A) 의 디코딩된 픽처 버퍼 (160) 로부터의 픽처가 직접적으로, 또는 적어도 업샘플링 유닛 (92) 에 제공되지 않으면서, 비디오 디코더 (30B) 의 예측 프로세싱 유닛 (152) 에 제공될 수도 있다. 예를 들어, 비디오 디코더 (30B) 에 제공된 비디오 데이터와, 비디오 디코더 (30A) 의 디코딩된 픽처 버퍼 (160) 로부터의 참조 픽처가 동일한 사이즈 또는 해상도일 경우, 참조 픽처는 업샘플링 없이 비디오 디코더 (30B) 에 제공될 수도 있다. 또한, 일부의 실시형태들에서, 업샘플링 유닛 (92) 은 비디오 디코더 (30A) 의 디코딩된 픽처 버퍼 (160) 로부터 수신된 참조 픽처를 업샘플링하거나 다운샘플링하도록 구성된 리샘플링 유닛 (90) 일 수도 있다.
도 3b 에서 예시된 바와 같이, 비디오 디코더 (33) 는 디멀티플렉서 (99) 또는 디먹스 (demux) 를 더 포함할 수도 있다. 디먹스 (99) 는 인코딩된 비디오 비트스트림을 다수의 비트스트림들로 분할할 수 있고, 디먹스 (99) 에 의해 출력된 각각의 비트스트림은 상이한 비디오 디코더 (30A 및 30B) 에 제공될 수 있다. 다수의 비트스트림들은 비트스트림을 수신함으로써 생성될 수도 있고, 비디오 디코더들 (30A 및 30B) 의 각각은 소정의 시간에 비트스트림의 부분을 수신한다. 일부의 경우들에는, 디먹스 (99) 에서 수신된 비트스트림으로부터의 비트들이 비디오 디코더들 (예컨대, 도 3b 의 예에서의 비디오 디코더들 (30A 및 30B)) 의 각각 사이에서 한 번에 하나의 비트씩 교대될 수도 있지만, 많은 경우들에는, 비트스트림이 상이하게 분할된다. 예를 들어, 비트스트림은 어느 비디오 디코더가 비트스트림을 한 번에 하나의 블록씩 수신하는지를 교대시킴으로써 분할될 수도 있다. 또 다른 예에서, 비트스트림은 1:1 이 아닌 비율의 블록들에 의해 비디오 디코더들 (30A 및 30B) 의 각각으로 분할될 수도 있다. 예를 들어, 2 개의 블록들은 비디오 디코더 (30A) 에 제공된 각각의 블록에 대하여 비디오 디코더 (30B) 에 제공될 수도 있다. 일부의 실시형태들에서, 디먹스 (99) 에 의한 비트스트림의 분할은 미리 프로그래밍될 수도 있다. 다른 실시형태들에서, 디먹스 (99) 는 목적지 모듈 (14) 을 포함하는 목적지 디바이스 상의 프로세서로부터와 같이, 비디오 디코더 (33) 의 외부의 시스템으로부터 수신된 제어 신호에 기초하여 비트스트림을 분할할 수도 있다. 제어 신호는 입력 인터페이스 (28) 로부터의 비디오의 해상도 또는 비트레이트에 기초하여, 링크 (16) 의 대역폭에 기초하여, 사용자와 연관된 가입 (예컨대, 유료 가입 대 무료 가입) 에 기초하여, 또는 비디오 디코더 (33) 에 의해 획득가능한 해상도를 결정하기 위한 임의의 다른 인자에 기초하여 생성될 수도 있다.
인트라 랜덤 액세스 포인트 ( IRAP ) 픽처들
일부의 비디오 코딩 방식들은 비트스트림의 전반에 걸쳐 다양한 랜덤 액세스 포인트들을 제공할 수도 있어서, 비트스트림에서 그 랜덤 액세스 포인트들을 선행하는 임의의 픽처들을 디코딩할 필요 없이, 비트스트림은 그 랜덤 액세스 포인트들 중의 임의의 것으로부터 시작하여 디코딩될 수도 있다. 이러한 비디오 코딩 방식들에서는, (예컨대, 랜덤 액세스 포인트를 제공하는 픽처와 동일한 액세스 유닛 내에 있는 그러한 픽처들을 포함하는) 출력 순서에서 랜덤 액세스 포인트를 후행하는 모든 픽처들은 랜덤 액세스 포인트를 선행하는 임의의 픽처들을 이용하지 않으면서 정확하게 디코딩될 수 있다. 예를 들어, 비트스트림의 부분이 송신 동안, 또는 디코딩 동안에 손실되더라도, 디코더는 다음의 랜덤 액세스 포인트로부터 시작하여 비트스트림을 디코딩하는 것을 재개할 수 있다. 랜덤 액세스에 대한 지원은 예를 들어, 동적 스트리밍 서비스들, 탐색 동작들, 채널 스위칭 등을 용이하게 할 수도 있다.
일부의 코딩 방식들에서, 이러한 랜덤 액세스 포인트들은 인트라 랜덤 액세스 포인트 (IRAP) 픽처들로서 지칭되는 픽처들에 의해 제공될 수도 있다. 예를 들어, 액세스 유닛 "auA" 내에 포함된 강화 계층 ("layerA") 에서 (예컨대, 강화 계층 IRAP 픽처에 의해 제공된) 랜덤 액세스 포인트는 계층-특정 랜덤 액세스를 제공할 수도 있어서, layerB 내에 있으며 디코딩 순서에서 auA 를 선행하는 액세스 유닛 ("auB") 내에 포함된 랜덤 액세스 포인트 (또는 auA 내에 포함된 랜덤 액세스 포인트) 를 가지는 layerA 의 각각의 참조 계층 ("layerB") (예컨대, layerA 를 예측하기 위하여 이용되는 계층인 참조 계층) 에 대하여, (auB 에서 위치된 그러한 픽처들을 포함하는) 출력 순서에서 auB 를 후행하는 layerA 에서의 픽처들은 auB 를 선행하는 layerA 에서의 임의의 픽처들을 디코딩할 필요없이 정확하게 디코딩가능하다.
IRAP 픽처들은 인터-계층 예측 및/또는 인트라 예측을 이용하여 코딩될 수도 있고 (예컨대, 다른 픽처들을 참조하지 않으면서 코딩됨), 예를 들어, 순시적 디코딩 리프레시 (IDR) 픽처들, 클린 랜덤 액세스 (CRA) 픽처들, 및 파손 링크 액세스 (BLA) 픽처들을 포함할 수도 있다. 비트스트림에서 IDR 픽처가 있을 때, 디코딩 순서에서 IDR 픽처를 선행하는 모든 픽처들은 IDR 픽처를 후행하는 픽처들에 의한 예측을 위하여 이용되지 않는다. 비트스트림에서 CRA 픽처가 있을 때, CRA 픽처를 후행하는 픽처들은 예측을 위하여 디코딩 순서에서 CRA 픽처를 선행하는 픽처들을 이용할 수도 있거나 이용하지 않을 수도 있다. 디코딩 순서에서 CRA 픽처를 후행하지만, 디코딩 순서에서 CRA 픽처를 선행하는 픽처들을 이용하는 그러한 픽처들은 랜덤 액세스 스킵된 선두 (random access skipped leading; RASL) 픽처들로서 지칭될 수도 있다. 디코딩 순서에서 IRAP 픽처를 후행하며 출력 순서에서 IRAP 픽처를 선행하는 또 다른 타입의 픽처는, 디코딩 순서에서 IRAP 픽처를 선행하는 임의의 픽처들에 대한 참조들을 포함하지 않을 수도 있는 랜덤 액세스 디코딩가능 선두 (random access decodable leading; RADL) 픽처이다. RASL 픽처들은 CRA 픽처를 선행하는 픽처들이 이용가능하지 않을 경우에 디코더에 의해 폐기될 수도 있다. BLA 픽처는, (예컨대, 2 개의 비트스트림들이 함께 스플라이싱 (splice) 되고, BLA 픽처는 디코딩 순서에서 제 2 비트스트림의 최초 픽처이기 때문에) BLA 픽처를 선행하는 픽처들이 디코더에 이용가능하지 않을 수도 있다는 것을 디코더에 표시한다. IRAP 픽처인 기본 계층 픽처 (예컨대, 0 의 계층 ID 를 가짐) 를 포함하는 액세스 유닛 (예컨대, 다수의 계층들에 가로지른 동일한 출력 시간과 연관된 모든 코딩된 픽처들로 구성되는 픽처들의 그룹) 은 IRAP 액세스 유닛으로서 지칭될 수도 있다. 기본 계층과 같은 계층의 계층 ID 는 nuh_layer_id 에 포함될 수도 있다. 일부 양태들에서, 기본 계층은 0 의 계층 ID 를 가질 수도 있다.
직접 의존 플래그
일부 예시적인 구현들 (예컨대, MV-HEVC 및 SHVC) 에서, 특정 계층에 대하여, 어떤 계층 또는 계층들이 특정 계층의 인터-계층 예측을 위해 사용될 수도 있는지를 명시하는, direct_dependency_flag 라 불리는 신택스 엘리먼트가 존재한다. 일 실시형태에서, direct_dependency_flag 는 비디오 데이터의 일 계층이 비디오 데이터의 다른 계층에 기초하여 (또는 의존하여) 코딩되는지 여부를 명시하는 2 차원 어레이이다. 그러한 2 차원 어레이는 direct_dependency_flag[ i ][ j ] 의 값들의 형태를 취할 수도 있고, 여기서 i 는 코딩될 계층 (예컨대, 현재 계층) 에 대응하고 j 는 참조될 계층 (예컨대, 참조 계층) 에 대응한다. 상기 예에서, 참조 계층이 현재 계층의 직접 참조 계층이 아닐 경우 direct_dependency_flag 는 0 일 수도 있고, 참조 계층이 현재 계층의 직접 참조 계층일 경우 direct_dependency_flag 는 1 일 수도 있다. 일 실시형태에서, direct_dependency_flag 가 생략되거나 정의되지 않을 경우, 그 값은 0 인 것으로 추론된다. 다른 실시형태에서, direct_dependency_flag 가 생략되거나 정의되지 않을 경우, 그 값은 1 인 것으로 추론된다. 일 실시형태에서, 계층 A 가 계층 B 의 직접 참조 계층일 경우, 이는 계층 B 가 계층 A 에 포함된 정보에 적어도 부분적으로 기초하여 코딩될 수 있는 것을 의미한다. 다른 실시형태에서, 계층 A 가 계층 B 의 직접 참조 계층일 경우, 이는 계층 B 가 계층 A 에 포함된 정보에 적어도 부분적으로 기초하여 코딩되는 것을 의미한다. 일부 실시형태들에서, 더 작은 계층 ID (예컨대, 더 낮은 계층) 를 갖는 모든 계층들은 특정 계층의 직접 참조 계층들이다. 다른 실시형태들에서, 더 낮은 계층들의 오직 일부만이 특정 계층의 직접 참조 계층들일 수도 있다. 예를 들어, 인코더는 계산 복잡도를 감소시키기 위해 특정 계층의 직접 의존 계층들로서 더 낮은 계층들의 오직 일부를 선택할 수도 있다. 적용가능한 코딩 방식 (예컨대, HEVC) 은 특정 계층이 얼마나 많은 직접 참조 계층들을 가질 수도 있는지 (예컨대, 공간 확장성을 위해 1 이하의 참조 계층) 에 관한 제한을 가질 수도 있다. 일 실시형태에서, direct_dependency_flag 플래그는 비디오 파라미터 세트 (VPS) 에서 시그널링되고, 전체 코딩된 비디오 시퀀스 (CVS) 에 적용한다.
직접 의존 타입
현재 계층을 코딩하는데 사용되는 정보는 참조 계층의 텍스처 정보 (예컨대, 픽셀 값들), 참조 계층의 모션 정보 (예컨대, 모션 벡터들, 참조 인덱스들, 예측 방향, 등) 를 포함할 수도 있다. 그러나, 현재 계층을 코딩하는데 사용될 수도 있는 참조 계층의 정보는 본원에서 논의되는 것에 제한되지 않지만, 참조 계층에 포함되거나 참조 계층의 부분인 임의의 정보일 수 있다.
일부 구현들에서, 하나 이상의 추가의 플래그들 또는 신택스 엘리먼트들은 현재 계층을 코딩하기 위해 참조 계층으로부터 유도되고 임포트 (import) 되는 정보의 타입 또는 타입들을 표시하도록 사용될 수도 있다. 예를 들어, 일부 실시형태들에서, 참조 계층은 인터-계층 모션 예측, 인터-계층 텍스처 예측, 또는 양자를 위해 사용될 수도 있다. 일 실시형태에서, 그러한 플래그 또는 신택스 엘리먼트는 "direct_dependency_type" 로 불릴 수도 있다.
일 실시형태에서, direct_dependency_type 는 어떤 타입의 인터-계층 예측이 참조 계층을 사용하여 현재 계층을 코딩하기 위해 사용되는지를 명시하는 2 차원 어레이이다. 그러한 2 차원 어레이는 direct_dependency_type[ i ][ j ] 의 값들의 형태를 취할 수도 있고, 여기서 i 는 현재의 (예컨대 코딩될 계층) 에 대응하고, j 는 참조 계층 (예컨대, 참조될 계층) 에 대응한다. 이러한 예에서, 0 의 direct_dependency_type 값은 오직 인터-계층 샘플 예측만을 표시할 수도 있고, 1 은 오직 인터-계층 모션 예측만을 표시할 수도 있고, 2 는 인터-계층 샘플 및 모션 예측 양자를 표시할 수도 있다. 일부 실시형태들에서, 3 의 direct_dependency_type 값 (또는 임의의 다른 값) 은 어떤 의존도도 없는 것을 표시할 수도 있다. 어떻게 각각의 direct_dependency_type 값이 상이한 타입들의 인터-계측 예측에 할당되거나 맵핑되는지는 다른 구현들에서 상이할 수도 있고, 본 개시물은 direct_dependency_type 값들의 상이한 타입들의 인터-계층 예측으로의 임의의 특정 할당 또는 맵핑에 제한되지 않는다. 일 실시형태에서, direct_dependency_flag 신택스 엘리먼트는 비디오 파라미터 세트 (VPS) 에서 시그널링되고, 전체 코딩된 비디오 시퀀스 (CVS) 에 적용한다.
참조 계층 코덱
일부 기존의 코딩 방식들에서, 참조 또는 기본 계층 코덱이 임의의 수의 코덱들일 수도 있다. 예를 들어, HEVC 코덱은 참조 계층을 위해 사용될 수도 있거나, 또는 H.264/AVC 는 사용될 수도 있거나 일반적인 비-HEVC 코덱일 수도 있다. 추가로, 사용될 코덱을 표시하는 플래그가 파라미터 세트에 존재할 수도 있다. 예를 들어, 비디오 파라미터 세트 (VPS) 에서의 플래그는 HEVC 또는 비-HEVC (예컨대, AVC) 코덱이 참조 계층을 코딩하는데 사용되는지의 여부를 표시할 수도 있다. 일 예에서, 플래그 avc_base_layer_flag 는 1 과 동일한 값을 가질 수도 있고, 이는 참조 계층 코덱이 권고안 ITU-T H.264 | 국제 표준 ISO/IEC 14496-10 에 따른 비디오 코딩 표준에 부합하는 것을 표시하고, 대안적으로 0 의 값을 가질 수도 있고, 이는 참조 계층 코덱이 HEVC 사양에 부합하는 것을 표시한다. 그러므로, 향상 계층을 인코딩하거나 디코딩하도록 구성된 코딩 디바이스는, AVC 또는 HEVC 코덱 (또는 일부 다른 비-HEVC 코덱) 이 참조 계층과 관련하여 사용되는지 여부에 관한 정보를 가질 수도 있다.
예를 들어, 일부 양태들에서, 비-HEVC 코덱은 참조 또는 기본 계층을 위해 사용될 수도 있고, 하나 이상의 향상 계층들은 H.265/HEVC 코딩 표준들 및 그 멀티-계층 확장물들에 기초할 수도 있다. 예를 들어, 이들 향상 계층들은 H.265/HEVC 의 스케일가능 확장물 (SHVC) 에 기초할 수도 있다. 그러한 구성을 사용하는 것은 다수의 장점들을 가질 수도 있다. 예를 들어, 이는 오직 비-HEVC 코덱들과 호환가능한 디바이스들이 향상 계층들 없이 비디오를 코딩하게 할 수도 있고, 추가로 HEVC 코덱들과 호환가능한 디바이스들이 비디오 및 향상 계층들을 디코딩하게 한다.
SHVC -기반 향상 계층들에 대한 지원
특정 설계들은 SHVC-기반 향상 계층들을 갖는 H.264/AVC (또는 다른 비-HEVC) 기본 계층의 지원을 고려할 수도 있다. 따라서, 2 이상의 디코더들은 이들 기술들을 사용하여 비디오를 디코딩하는데 사용될 수도 있다. 예를 들어, 하나의 디코더는 당업계에 공지된 것과 같은 비-HEVC 기본 계층을 디코딩할 수도 있다. 다른 디코더, 예컨대 HEVC 디코더는 하나 이상의 SHVC-기반의 향상 계층들을 디코딩하는데 사용될 수도 있다. 일부 양태들에서, HEVC 디코더가 비-HEVC 기본 계층이 사용될 때 향상 계층들을 디코딩하게 할 수도 있는, 향상 계층들에 대한 설계를 제공하는 것이 유리할 수도 있다. HEVC 디코더의 관점에서, 이들 기본 계층들은 외부 소스 또는 외부 수단들에 의해 디코딩될 수도 있다. 따라서, HEVC 디코더가 기본 계층으로부터 임의의 정보를 수신하지 않을 수도 있거나, 또는 오직 기본 계층으로부터 정보의 제한된 서브세트, 예컨대 기본 계층으로부터 각 프레임에 대한 이미지 정보를 수신할 수도 있다.
비-HEVC-기반 기본 계층을 포함하는 비디오에서 HEVC-기반의 향상 계층을 디코딩할 경우, 어떤 기본 계층 픽처 정보도 향상 계층에 제공되지 않을 수도 있다. 대안적으로, (기본 계층 디코더와 같은) 외부 소스는 기본 계층 디코딩 픽처의 디코딩된 샘플 값들, 루마 샘플들에서의 폭 및 높이, 컬러 포맷, 루마 비트 심도, 및 크로마 비트 심도를 포함하는 기본 계층 디코딩된 픽처의 표현 포맷, 및 기본 계층 픽처가 IDR 픽처인지의 여부의 표시를 포함하여, 정보의 금지된 세트를 디코더에 제공할 수도 있다. 옵션으로, 픽처가 프레임인지 또는 필드인지 여부와, 필드일 경우, (필드가 최상위 필드인지 또는 최하위 필드인지 여부를 표시하는) 필드 패리티에 관하여 정보가 또한 제공된다. 이 정보가 제공되지 않는다면, 디코딩된 픽처는 프레임 픽처인 것으로 추론될 수도 있다.
기본 계층 픽처를 출력하는 것은 기본 계층 디코더의 책임일 수도 있다. 예를 들어, 이러한 디코더는 H.264/AVC 디코더 또는 다른 비-HEVC 코덱의 디코더일 수도 있다. 동일한 액세스 유닛에서 기본 계층 픽처와 향상 계층 픽처 간의 출력 동기화는 외부에서 제어될 수도 있다. 예를 들어, 하나의 외부 제어 방법은 프리젠테이션 타임스탬프들을 사용하는 것일 수도 있다. 일부 양태들에서, 기본 계층 디코딩된 픽처의 액세스 유닛으로의 연관은 향상 계층 디코더 외부에 있는 다른 소스 또는 기본 계층 디코더와 같은 외부 소스/소스의 책임일 수도 있다.
일부 양태들에서, 하나 이상의 향상 계층을 디코딩하는데 사용되는 SHVC 디코더는 오직 기본 계층 디코딩된 픽처에 대한 메모리의 하나의 디코딩된 픽처 저장소만을 보유할 필요가 있을 수도 있고, 이 메모리는 디코딩된 픽처 버퍼 (DPB) 의 부분으로서 간주되지 않을 수도 있다.
비-HEVC 기본 계층 디코딩된 픽처는 0 의 계층 ID (nuh_layer_id 값) 를 가질 수도 있다. 일부 양태들에서, HevcBaseLayerFlag 값은 기본 계층이 HEVC 기본 계층인지의 여부를 표시하는데 사용될 수도 있다. 기본 계층이 HEVC 기본 계층이 아닐 경우 이 플래그는 0 의 값을 가질 수도 있는 반면, 기본 계층이 HEVC 계층일 경우 이 플래그는 1 의 값을 가질 수도 있다.
일부 양태들에서, 기본 계층 디코딩된 픽처의 픽처 순서 카운트는 향상 계층 픽처들의 픽처 순서 카운트와 동일하게 세팅된다. 이 경우, 이러한 스케일가능 또는 멀티뷰 코덱에서 기본 계층 디코더에 의해 디코딩된 기본 계층 픽처의 실제 픽처 순서 카운트는 AVC 디코더에 의해 디코딩될 때의 동일한 픽처의 픽처 순서 카운트 값과 상이할 수도 있다.
일부 양태들에서, 기본 계층 디코딩된 픽처는 "장기 참조를 위해 사용되는" 으로 마킹될 수도 있다. 가설 참조 디코더 또는 버퍼링 모델의 코딩된 픽처 버퍼 동작들을 위해, 기본 계층은 제로 비트들을 가지는 것으로 고려될 수도 있다. 가설 참조 디코더 또는 버퍼링 모델의 코딩된 픽처 버퍼 동작들을 위해, 향상 계층들의 오직 디코딩된 픽처들만이 고려될 수도 있다.
SHVC -기반 향상 계층들에 대한 지원을 갖는 식별된 이슈들
전술된 것과 같이, SHVC-기반 향상 계층들은 비-HEVC 코덱, 예컨대 H.264/AVC 코덱을 사용한 기본 계층과 함께 사용될 수도 있다. 그러나, 이들 SHVC-기반 향상 계층들은 SHVC-기반 향상 계층들과 비-HEVC 기본 계층의 조합으로 인해 특정 문제들에 부딪힐 수도 있다. 특정 이슈들은 HEVC 기본 계층을 사용할 경우가 아니라, 오직 비-HEVC 기본 계층을 사용할 경우, 예컨대 디코딩된 픽처가 AVC 코더와 같은 외부 소스에 의해 SHVC 코더로 제공될 경우 발생할 수도 있다.
일부 양태들에서, 기본 계층이 비-HEVC 계층일 경우, 특정 파라미터들의 시그널링은, 그러한 시그널링을 위해 사용된 비트들의 양을 제한하는 방식으로 실행될 수도 있다. 예를 들어, 서브-DPB 사이즈, 최대 재정렬 및 최대 레이턴시를 할당하는 것과 같은 특정 DPB 파라미터들에 대하여 제한된 양의 비트들을 사용하는 것이 유리할 수도 있다. 추가로, 기본 계층이 비-HVEC 계층일 경우, 특정 신택스 구조들이 기본 계층 (계층 0) 에 적용되지 않는다면 유리할 수도 있다.
예를 들어, 특정 파라미터들의 시그널링은 비-HEVC 기본 계층을 사용할 때, 불필요하거나 중복적일 수도 있다. 특정 파라미터들은 비-HEVC 기본 계층의 존재로부터 간단히 추론될 수도 있고, 따라서 그 파라미터들의 임의의 추가의 시그널링은 불필요할 수도 있다. 따라서, 메모리 및 다른 리소스들을 효율적으로 사용하기 위해, 코더는 기본 계층이 HEVC 코덱을 사용하여 코딩되는지 여부를 결정하고, 비디오 스트림의 기본 계층을 위해 사용된 코덱에 적어도 부분적으로 기초하여 특정 파라미터들을 시그널링할지 여부를 선택하도록 구성될 수도 있다. 기본 계층이 비-HEVC 기본 계층일 경우, 코더는 명확히 정의된 값들을 가지는 것보다, 이들 파라미터들의 특정 값들을 추론하도록 구성될 수도 있다.
일부 양태들에서, 기본 계층 디코딩된 픽처는 외부 수단들 또는 외부 소스에 의해 제공될 수도 있다. 이러한 픽처는 기본 계층을 위한 서브-DPB 에 저장된다면, 이는 유리할 수도 있다. 이러한 서브-DPB 의 사이즈는 1 로 세팅될 수도 있고, 서브-DPB 는 각각의 액세스 유닛에 대한 디코딩 프로세스의 종료시 비워질 수도 있다.
(SHVC-디코더의 외부에 있기 때문에 외부 소스로 지칭될 수도 있는) 기본 계층 디코더가 기본 계층에 관한 정보를 포함하는 특정 값들을 SHVC-디코더에 제공한다면, 이는 또한 유리할 수도 있다. 예를 들어, 외부 소스는 디코딩된 기본 계층 픽처를 제공할 수도 있고, 기본 계층 픽처가 IRAP 픽처인지의 여부의 표시를 제공할 수도 있다. 기본 계층 픽처가 IRAP 픽처이면, 외부 소스는 IRAP NAL 유닛 타입을 갖는 코더를 제공하도록 추가로 요구될 수도 있고, 이는 픽처가 IDR 픽처인지, CRA 인지, 또는 BLA 픽처인지 여부를 명시한다.
DPB 파라미터들의 효율적인 시그널링
일부 양태들에서, DPB 파라미터들의 특정 시그널링은 비-HEVC 기본 계층 및 하나 이상의 SVHC-기반 향상 계층을 사용할 때 비효율적일 수도 있다. 예를 들어, 특정 파라미터들은 기본 계층이 비-HEVC 기본 계층일 경우, 제한된 값들을 가질 수도 있다. 예를 들어, 소정 파라미터는 기본 계층이 비-HEVC 계층일 때마다 단일의, 특정 값을 가질 수도 있다. 따라서, 어레이 (또는 다른 데이터 구조) 에서 각각의 엘리먼트에 대한 이들 값들을 시그널링하는 것은, 이들 값들이 기본 계층이 비-HEVC 계층이라는 표시에 기초하여 추론되거나 또는 다른 정보에 기초하여 추론될 수도 있기 때문에, 중복적일 수도 있다.
예를 들어, 시그널링될 수도 있는 하나의 DPB 파라미터는 vps_max_dec_pic_buffering_minus1[ i ] 이다. 이러한 어레이의 값 더하기 1 은 최고 시간 서브-계층이 디코딩되기 위한 디코딩된 픽처 버퍼의 최대 요구 사이즈를 시그널링한다. 그러나, 비-HEVC 기본 계층을 사용할 때, vps_max_dec_pic_buffering_minus1[ i ] 은 i 의 모든 가능한 값들에 대하여 0 일 것이다. 따라서, vps_max_dec_pic_buffering_minus1[ i ] 의 값은 비-HEVC 기본 계층을 사용할 때 제한되기 때문에, 이들 값들을 시그널링하는 것을 회피하는 것이 바람직할 수도 있다.
예를 들어, 비-HEVC 기본 계층이 존재할 경우, HevcBaseLayerFlag 의 값은 0 으로 세팅될 수도 있고, AvcBaseLayerFlag 의 값은 1 로 세팅될 수도 있다. 따라서, 코더는 vps_max_dec_pic_buffering_minus1[ i ] 에 대한 값을 세팅하기 전에, 이들 값들 중 하나 이상을 체크하도록 구성될 수도 있다. 코더가 비-HEVC 기본 계층이 존재한다고 결정할 경우, 코더는 i 의 각각의 값에 대하여 vps_max_dec_pic_buffering_minus1[ i ] 에 대한 값들을 세팅하는 것을 억제할 수도 있는데, 이는 상기 값이 기본 계층이 비-HEVC 코덱을 사용하여 코딩된다는 표시와 같은 다른 정보로부터 추론될 수도 있기 때문이다.
일부 양태들에서, 코더는, 코더가 비-HEVC 기본 계층이 존재하는 것을 결정할 경우, 각각의 가능한 i 에 대하여 vps_max_dec_pic_buffering_minus1[ i ] 의 각각의 값을 0 으로 세팅하도록 구성될 수도 있다. 예를 들어, 이러한 값 또는 다른 값은 vps_max_dec_pic_buffering_minus1[ i ] 을 시그널링하기 위해 가능한 최소 양의 비트들을 사용할 수도 있다. 어레이의 값들이 비-HEVC 기본 계층의 사용으로 인해 제한될 경우, vps_max_dec_pic_buffering_minus1[ i ] 의 값들을 시그널링하기 위해 가능한 최소 양의 비트들을 사용하는 것이 유리할 수도 있다. 따라서, vps_max_dec_pic_buffering_minus1[ i ] 에 대한 값들은 i 의 모든 가능한 값들에 대하여 0 으로 세팅될 수도 있다. 디코딩시, 디코더는 이들 값들이 비-HEVC 기본 계층의 사용에 기초하여 제한될 수도 있기 때문에, 이들 값들을 무시하도록 구성될 수도 있다.
추가로, vps_sub_layer_ordering_info_present_flag 이 존재할 수도 있고, 비-HEVC 기본 계층이 사용될 경우 1 로 세팅될 수도 있다. 1 의 값은, vps_max_dec_pic_buffering_minus1[ i ], vps_max_num_reorder_pics[ i ], 및 vps_max_latency_increase_plus1[ i ] 이 i 서브계층들에 대하여 존재하는 것을 표시할 수도 있는 반면, 0 의 값은 vps_max_dec_pic_buffering_minus1[vps_max_sub_layers_minus1 ], vps_max_num_reorder_pics[ vps_max_sub_layers_minus1 ], 및 vps_max_latency_increase_plus1[ vps_max_sub_layers_minus1 ] 의 값들이 (이들 어레이들의 각각이 i 서브계층들의 각각에 대하여 동일한 값을 가지도록) 모든 서브-계층들에 적용되는 것을 표시할 수도 있다.
시그널링될 수도 있는 다른 DPB 파라미터는 vps_max_num_reorder_pics[ i ] 이고, 이는 출력될 픽처들 간에 발생할 수 있는 최대 양의 재정렬을 표시한다. 예를 들어, 출력될 특정 픽처들은 코딩 순서에서 출력될 다른 픽처에 선행할 수도 있지만, 출력 순서에서 동일한 픽처를 후행할 수도 있다. 최대 재정렬 값 (vps_max_num_reorder_pics[ i ]) 은, i 와 동일한 HighestTid 의 값에 대하여, 디코딩 순서에서 소정 출력 픽처에 선행하지만 출력 순서에서 동일한 픽처를 후행할 수도 있는, 출력되도록 세팅되는 최대 허용가능한 수의 픽처들을 표시한다.
vps_max_dec_pic_buffering_minus1[ i ] 와 마찬가지로, 기본 계층이 비-HEVC 계층일 경우, vps_max_num_reorder_pics[ i ] 는 i 의 모든 값들에 대하여 0 으로 세팅될 수도 있다. 따라서, 코더가 기본 계층이 비-HEVC 기본 계층인 것을 결정한 후에, 코더가 vps_max_num_reorder_pics[ i ] 의 값들을 시그널링하지 않는 것이 유리할 수도 있다. 이러한 값이 시그널링되지 않을 경우, vps_max_num_reorder_pics[ i ] 의 값들은 기본 계층이 비-HEVC 계층이라는 표시에 기초하여 추론될 수도 있다. 일부 양태들에서, 코더는, 코더가 비-HEVC 기본 계층이 존재하는 것을 결정할 경우, 각각의 가능한 i 에 대하여 vps_max_num_reorder_pics[ i ] 의 각각의 값을 0 으로 세팅하도록 구성될 수도 있다.
일부 양태들에서, 코더는, 코더가 비-HEVC 기본 계층이 존재하는 것을 결정할 경우, 각각의 가능한 i 에 대하여 vps_max_num_reorder_pics[ i ] 의 각각의 값을 0 으로 세팅하도록 구성될 수도 있다. 예를 들어, 이러한 값 또는 다른 값은 vps_max_num_reorder_pics[ i ] 을 시그널링하기 위해 가능한 최소 양의 비트들을 사용할 수도 있다. 어레이의 값들이 비-HEVC 기본 계층의 사용으로 인해 제한될 경우, vps_max_num_reorder_pics[ i ] 의 값들을 시그널링하기 위해 가능한 최소 양의 비트들을 사용하는 것이 유리할 수도 있다. 따라서, vps_max_num_reorder_pics[ i ] 에 대한 값들은 i 의 모든 가능한 값들에 대하여 0 으로 세팅될 수도 있다. 디코딩시, 디코더는 이들 값들이 비-HEVC 기본 계층의 사용에 기초하여 제한될 수도 있기 때문에, 이들 값들을 무시하도록 구성될 수도 있다.
시그널링될 수도 있는 다른 DPB 파라미터는 vps_max_latency_increase_plus1[ i ] 이다. 0 과 동일하지 않은 이 파라미터의 값은, 디코딩될 최고 시간 서브-계층이 1 과 동일할 경우, 출력 순서에서 비디오 비트스트림에서의 출력 픽처를 선행할 수 있고 디코딩 순서에서 그 출력 픽처를 후행할 수 있는 최대 수의 출력 픽처들을 계산하는데 사용될 수도 있다.
상기와 같이, 기본 계층이 비-HEVC 계층일 경우, vps_max_latency_increase_plus1[ i ] 는 i 의 모든 값들에 대하여 0 으로 세팅될 수도 있다. 따라서, 코더가 기본 계층이 비-HEVC 기본 계층인 것을 결정한 후에, 코더가 vps_max_latency_increase_plus1[ i ] 의 값들을 시그널링하지 않는 것이 유리할 수도 있다. 이러한 값이 시그널링되지 않을 경우, vps_max_latency_increase_plus1[ i ] 의 값들은 기본 계층이 비-HEVC 계층이라는 표시에 기초하여 추론될 수도 있다. 일부 양태들에서, 코더는, 코더가 비-HEVC 기본 계층이 존재하는 것을 결정할 경우, 각각의 가능한 i 에 대하여 vps_max_latency_increase_plus1[ i ] 의 각각의 값을 0 으로 세팅하도록 구성될 수도 있다.
일부 양태들에서, 코더는, 코더가 비-HEVC 기본 계층이 존재하는 것을 결정할 경우, 각각의 가능한 i 에 대하여 vps_max_latency_increase_plus1[ i ] 의 각각의 값을 0 으로 세팅하도록 구성될 수도 있다. 예를 들어, 이러한 값 또는 다른 값은 vps_max_latency_increase_plus1[ i ] 을 시그널링하기 위해 가능한 최소 양의 비트들을 사용할 수도 있다. 어레이의 값들이 비-HEVC 기본 계층의 사용으로 인해 제한될 경우, vps_max_latency_increase_plus1[ i ] 의 값들을 시그널링하기 위해 가능한 최소 양의 비트들을 사용하는 것이 유리할 수도 있다. 따라서, vps_max_latency_increase_plus1[ i ] 에 대한 값들은 i 의 모든 가능한 값들에 대하여 0 으로 세팅될 수도 있다. 디코딩시, 디코더는 이들 값들이 비-HEVC 기본 계층의 사용에 기초하여 제한될 수도 있기 때문에, 이들 값들을 무시하도록 구성될 수도 있다.
따라서, 전술된 것과 같이, 코더는 vps_max_dec_pic_buffering_minus1[ i ], vps_max_num_reorder_pics[ i ], 및 vps_max_latency_increase_plus1[ i ] 을 시그널링하기 위해 가능한 최소 양의 비트들을 사용하는 것이 유리할 수도 있다. 예를 들어, 이들 어레이들의 각각의 값들이 비-HEVC 기본 계층이 사용될 경우 제한된다면, 값들이 제한되지 않는 상황들에서 요구되는 것보다 더 적은 비트들을 사용하여 이들 값들을 시그널링하는 것이 유리할 수도 있다. 예를 들어, 이들 어레이들의 각각에 대한 값들은 i 의 모든 값들에 대하여 0 으로 세팅될 수도 있다. 그 후에, 디코더는 이들 값들을 무시하도록 구성될 수도 있다. 예를 들어, 디코더는 예컨대, 플래그를 체크함으로써, 기본 계층이 HEVC 기본 계층인지 여부를 결정하도록 구성될 수도 있다. 기본 계층이 비-HEVC 기본 계층이면, 디코더는 vps_max_dec_pic_buffering_minus1[ i ], vps_max_num_reorder_pics[ i ], 및 vps_max_latency_increase_plus1[ i ] 의 각각의 값들을 무시하도록 구성될 수도 있다.
일부 양태들에서, hrd_layer_set_idx[ i ] 는 VPS 에서 i 번째 hrd_parameters( ) 신택스 구조가 적용되는 계층 세트를 명시하는데 사용될 수도 있다. 비디오 스트림들의 이전 버전들에서, hrd_layer_set_idx[ i ] 는 0 과 동일할 수도 있는 것이 명시되었을 수도 있다. 따라서, hrd_layer_set_idx[ i ] 이 0 보다 큰 것이 유리할 수도 있어서, 디코더는 비디오 스트림이 이전 표준들을 고수하는 것보다, 비-HEVC 기본 계층을 갖는 비디오 스트림인 것을 인식할 수도 있다. 추가로, 일부 양태들에서, hrd_parameters( ) 신택스 구조들 중 어느 것도, 0 의 계층 ID 를 갖는 비-HEVC 기본 계층에 적용하지 않을 수도 있다. 예를 들어, 기본 계층이 비-HEVC 인 것으로 시그널링되거나 외부에서 제공될 경우, 기본 계층이 비트스트림에 있지 않기 때문에, 어떤 HRD 파라미터들도 기본 계층에 적용가능하지 않아야만 한다.
예시적인 플로우차트 #1
도 4 는 본 개시물의 일 실시형태에 따라, 비디오 정보를 코딩하는 방법 (400) 을 예시하는 플로우차트이다. 도 4 에 도시된 단계들은, 인코더 (예컨대, 도 2a 또는 도 2b 에 도시된 것과 같은 비디오 인코더), 디코더 (예컨대, 도 3a 또는 도 3b 에 도시된 것과 같은 비디오 디코더), 또는 임의의 다른 컴포넌트에 의해 수행될 수도 있다. 편의를 위해, 방법 (400) 은 인코더, 디코더, 또는 다른 컴포넌트일 수도 있는 코더에 의해 수행되는 것으로 설명된다. 그 방법은 디코딩하는 방법 또는 인코딩하는 방법일 수도 있다.
방법 (400) 은 블록 (401) 에서 시작한다. 블록 (405) 에서, 코더는 참조 계층이 비트스트림에 포함되는지 여부를 결정한다. 예컨대, 참조 계층이 비-HEVC 코덱일 경우, 참조 계층이 비트스트림에 포함되지 않을 수도 있다. 따라서, 일부 양태들에서, 참조 계층은 비-HEVC 코덱에서 코딩될 수도 있거나, 또는 AVC 코덱에서 코딩될 수도 있고, 따라서 비트스트림에 포함되지 않을 수도 있다. 일부 양태들에서, 그 방법은 플래그 또는 변수의 값에 기초하여 참조 계층이 비트스트림에 포함되는지 여부를 결정한다. 그러한 플래그 또는 다른 표시자는 외부 소스로부터 수신될 수도 있거나, 또는 그 방법에 의해 결정될 수도 있다. 일부 양태들에서, 결정하는 수단은 프로세서를 포함할 수도 있다.
다음으로, 블록 (410) 에서, 코더는 참조 계층이 비트스트림에 포함되는지 여부에 기초하여, 디코딩된 픽처 버퍼에 대한 하나 이상의 파라미터들의 표시를 결정한다. 예를 들어, 디코딩된 픽처 버퍼에 대한 하나 이상의 파라미터들이 서브-DPB 의 최대 사이즈와 같이, DPB 의 최대 요구되는 사이즈를 시그널링하는 파라미터를 포함할 수도 있다. 일반적으로, 참조 계층이 비트스트림에 포함되지 않는다면, 이들 파라미터들에 대한 값들은 앞서 설명된 것과 같이, 공지될 수도 있다. 일부 양태들에서, 서브-DPB 의 최대 사이즈에 대한 표시를 결정하는 것은, 서브-DPB 의 최대 사이즈가 1 인 것을 표시하는 서브-DPB 의 최대 사이즈에 대한 표시를 결정하는 것을 포함할 수도 있다. 일부 양태들에서, 결정하는 수단은 프로세서를 포함할 수도 있다. 비디오 인코딩 프로세스에서, 코더는 하나 이상의 신택스 구조들을 하나 이상의 파라미터들의 표시를 포함하는 비트스트림 내에 포함시킬 수도 있다. 비디오 디코딩 프로세스에서, 표시를 결정하는 것은 비트스트림으로부터 하나 이상의 신택스 구조들을 디코딩하는 것을 포함할 수도 있다. 예시적인 신택스 구조들의 세부사항들이 본원에 설명된다.
일부 양태들에서, 파라미터는 또한, 출력 픽처들의 재정렬의 최대 회수 또는 최대 레이턴시를 시그널링하는 값을 포함할 수도 있다. 일부 양태들에서, 특정 파라미터들은 기본 계층에 대하여 사용된 코덱에 적어도 부분적으로 기초하여 결정될 수도 있다. 예를 들어, 일부 양태들에서, 하나 이상의 파라미터들의 값들은, 기본 계층이 비-HVEC 코덱일 경우, i 의 모든 가능한 값들에 대하여 0 으로 세팅될 수도 있다. 블록 (415) 에서, 코더는 디코딩된 픽처 버퍼에 대한 하나 이상의 파라미터들의 결정된 표시에 적어도 부분적으로 기초하여 비디오 정보를 코딩한다. 일부 양태들에서, 코딩하는 수단은 프로세서를 포함할 수도 있다. 방법 (400) 은 블록 (425) 에서 종료한다.
전술된 것과 같이, 도 2a 의 비디오 인코더 (20), 도 2b 의 비디오 인코더 (21), 도 3a 의 비디오 디코더 (30), 또는 도 3b 의 비디오 디코더 (31) 의 하나 이상의 컴포넌트들 (예컨대, 인터-계층 예측 유닛 (128) 및/또는 인터-계층 예측 유닛 (166)) 은 참조 계층 코덱이 특정 타입의 코덱인지 여부를 결정하는 것, 디코딩된 기본 계층 픽처를 수신하는 것, 디코딩된 기본 계층 픽처를 저장하는 것, 및 메모리를 비우는 것과 같이, 본 개시물에서 논의된 기술들 중 임의의 기술을 구현하는데 사용될 수도 있다.
비- HEVC 기본 계층을 사용할 경우 VPS 확장물에서 불필요한 시그널링을 감소시키는 것
일부 양태들에서, 기본 계층이 비-HEVC 기본 계층일 경우, VPS 비디오 사용가능성 정보 (VUI) 메타데이터를 포함하여 VPS 확장물에서 기본 계층에 대한 불필요한 시그널링을 회피하는 것이 바람직할 수도 있다. 예를 들어, VPS VUI 는 기본 계층이 비-HEVC 코덱을 사용하여 인코딩된다는 지식에 기초하여 간단히 추론될 수도 있는 다수의 값들을 포함할 수도 있고, 따라서 비디오에서 이러한 중복하는 정보를 시그널링하는 것을 계속하는 것이 불필요할 수도 있다.
예를 들어, VPS VUI 에서 특정 값들은, 단지 기본 계층이 비-HEVC 기본 계층이라는 지식에 기초하여 결정될 수도 있다. 따라서, 기본 계층은 비-HEVC 기본 계층인 것이 시그널링된다면, VPS VUI 에서 특정 값들에 대한 추가의 시그널링은 중복적이고 불필요할 수도 있다. 전술된 것과 같이, HevcBaseLayerFlag 의 값이 0 으로 세팅된다면, 이는 기본 계층이 HEVC 계층인 아닌 것을 시그널링할 수도 있다. 따라서, 다른 시그널링은 중복적이고 불필요한 것으로 회피될 수도 있다.
앞서 설명된 것과 같이, direct_dependency_type[ i ][ j ] 는 계층 i 와 계층 j 간의 의존도의 타입을 표시한다. 예를 들어, 0 의 값은 계층 j 가 계층 i 에 대하여 인터-계층 샘플 예측과 인터-계층 모션 예측 양자를 위해 사용될 수도 있는 것을 표시한다. 1 의 값은 계층 j 가 계층 i 에 대하여 인터-계층 샘플 예측을 위해 사용되지만, 인터-계층 모션 예측을 위해 사용되지 않을 수도 있는 것을 표시한다. 2 의 값은 계층 j 가 계층 i 에 대하여 인터-계층 모션 예측을 위해 사용되지만, 인터-계층 샘플 예측을 위해 사용되지 않을 수도 있는 것을 표시한다.
비-HEVC 인 기본 계층을 사용할 경우, 기본 계층으로부터의 인터-계층 모션 예측은 모든 다른 계층들에 대하여 허용되지 않을 수도 있다. 전술된 것과 같이, 비-HEVC 기본 계층은 0 의 계층 ID 를 갖는다. 추가로, 인터-계층 모션 예측이 허용되지 않을 경우, 이는 1 의 direct_dependency_type 값에 상응할 수도 있다. 따라서, direct_dependency_type[ i ][ 0 ] 의 값이 i 의 모든 값들에 대하여 1 인 것으로 추론될 수도 있는데, 이는 어떤 계층도 인터-계층 모션 예측을 위해 (0 의 계층 ID 를 갖는) 기본 계층을 사용하지 않을 수도 있기 때문이다. 이들 값들은 명확히 시그널링되지 않아야하고, 이와 같은 시그널링은 기본 계층이 비-HEVC 기본 계층이라는 표시 이후에 중복적일 수도 있다.
예를 들어, 코더, 즉 인코더 또는 디코더는 기본 계층이 비-HEVC 기본 계층인 것을 인식할 수도 있다. (예를 들면, 플래그와 같은 하나 이상의 표시에 기초하여 인식될 수도 있는) 이러한 인식에 기초하여, 코더는 i 의 모든 값들에 대하여 direct_dependency_type[ i ][ 0 ] 의 값들을 추론하도록 구성될 수도 있어서, 추론된 값들은 i 의 모든 값들에 대하여 1 일 수도 있다.
일부 양태들에서, 후행하는 코드 세그먼트는 VPD 확장물에서 불필요한 시그널링을 회피하는데 사용될 수도 있다. 이러한 코드 세그먼트는 direct_dependency_type[ i ][ 0 ] 에 대한 값들을 시그널링하는 것을 회피할 수도 있는데, 이는 전술된 것과 같이, 그 값들이 기본 계층이 HEVC 계층인 아니라는 표시에 기초하여 추론될 수도 있기 때문이다:
Figure 112016075975970-pct00001
VPS VUI 에서의 다른 값들은 또한, 기본 계층이 비-HEVC 계층인 것이 시그널링된 이후에 불필요하거나 중복적일 수도 있다. 예를 들면, sub_layers_vps_max_minus1[ 0 ] 의 값은 또한, 비-HEVC 기본 계층의 존재에 기초하여 추론될 수도 있다.
예를 들어, sub_layers_vps_max_minus1[ i ] 더하기 1 은 계층 i 에 대한 코딩된 비디오 시퀀스에 존재할 수도 있는 시간 서브-계층들의 최대 수를 명시한다. 이전과 같이, 기본 계층의 계층 ID 는 0 이다. 기본 계층이 외부 소스에 의해 디코딩되고, 디코더 (즉, SHVC 디코더) 에 의해서는 디코딩되지 않기 때문에, 기본 계층은 임의의 서브-계층들을 포함하지 않을 것이며, 다라서 비-HEVC 기본 계층에 대하여 sub_layers_vps_max_minus1[ 0 ] 에 대한 값을 시그널링하는 것은 불필요하다. 따라서, 코더는 기본 계층이 비-HEVC 기본 계층인 것을 인식하는 것에 기초하여 이 값을 추론하도록 구성될 수도 있다.
일부 양태들에서, vps_extension() 로부터 후행하는 코드 세그먼트는, 기본 계층이 비-HEVC 기본 계층일 경우, sub_layers_vps_max_minus1[ 0 ] 의 값을 시그널링하는 것을 회피하는데 사용될 수도 있고, 이는 상기 값이 불필요할 수도 있기 때문이다:
Figure 112016075975970-pct00002
VPS VUI 에서의 다른 값들은 또한, 기본 계층이 비-HEVC 계층인 것이 시그널링된 이후에 불필요하거나 중복적일 수도 있다. 예를 들면, max_tid_il_ref_pics_plus1[ 0 ][ j ] 의 값은 또한, 비-HEVC 기본 계층의 존재에 기초하여 추론될 수도 있다.
일반적으로, max_tid_il_ref_pics_plus1[ i ][ j ] 는 소정 TemporalId 를 갖는 계층 i 로부터의 픽처가 계층 j 로부터의 픽처에 대한 인터-계층 예측을 위해 사용될 수도 있는지의 여부를 결정하는데 사용될 수도 있다. 0 과 동일한 값은, 계층 i 로부터의 비-IRAP 픽처들이 계층 j 를 갖는 인터-계층 예측을 위해 사용되지 않는 것을 표시한다. 0 초과의 값은, max_tid_il_ref_pics_plus1[ i ][ j ] 이하의 TemporalId 를 갖는 계층 i 로부터의 픽처들이 계층 j 부터의 픽처들에 대한 인터-계층 예측을 위해 참조로서 사용될 수도 있는 것을 표시한다. 존재하지 않은 경우, max_tid_il_ref_pics_plus1[ i ][ j ] 는 7 과 동일한 것으로 추론된다.
그러나, 기본 계층이 비-HEVC 기본 계층이고 비트스트림에 존재하지 않을 경우, 소정 TemporalId 를 갖는 계층 0 로부터의 픽처가 계층 j 로부터의 픽처에 대한 인터-계층 예측을 위해 사용될 수도 있는지의 여부 표시하는 max_tid_il_ref_pics_plus1[ 0 ][ j ] 의 값 (여기서 기본 계층은 계층 0) 은 덜 유용하게 된다. 따라서, 이러한 값의 명백한 시그널링은 불필요할 수도 있고, 회피될 수도 있다.
일부 양태들에서, 후행하는 코드 세그먼트는, 기본 계층이 비-HEVC 기본 계층일 경우, max_tid_il_ref_pics_plus1[ 0 ][ j ] 에 대한 값을 시그널링하는 것을 회피하기 위해 vps_extension() 에서 사용될 수도 있다:
Figure 112016075975970-pct00003

예시적인 플로우차트 #2
도 5 는 본 개시물의 일 실시형태에 따라, 비디오 정보를 코딩하는 방법 (500) 을 예시하는 플로우차트이다. 도 5 에 도시된 단계들은, 인코더 (예컨대, 도 2a 또는 도 2b 에 도시된 것과 같은 비디오 인코더), 디코더 (예컨대, 도 3a 또는 도 3b 에 도시된 것과 같은 비디오 디코더), 또는 임의의 다른 컴포넌트에 의해 수행될 수도 있다. 편의를 위해, 방법 (500) 은 인코더, 디코더, 또는 다른 컴포넌트일 수도 있는 코더에 의해 수행되는 것으로 설명된다. 그 방법은 디코딩하는 방법 또는 인코딩하는 방법일 수도 있다.
방법 (500) 은 블록 (501) 에서 시작한다. 블록 (505) 에서, 코더는 참조 계층이 비트스트림에 포함되는지 여부를 결정한다. 일 실시형태에서, 참조 계층은 AVC 코덱 및/또는 비-HEVC 코덱을 사용하여 코딩될 수도 있다. 일부 양태들에서, 코더 또는 프로세서는 코덱의 플래그 또는 다른 표시자의 값에 기초하여 참조 계층이 비트스트림에 포함되는지 여부를 결정한다. 그러한 플래그 또는 다른 표시자는 외부 소스로부터 수신될 수도 있거나, 또는 그 방법에 의해 결정될 수도 있다. 일부 양태들에서, 결정하는 수단은 프로세서를 포함할 수도 있다. 비디오 인코딩 프로세스에서, 코덱의 플래그 또는 다른 표시자의 값에 기초하여 참조 계층이 비트스트림에 포함되는지 여부를 결정하는 것은 하나 이상의 신택스 구조들을 비트스트림 내에 생성하는 것을 포함할 수도 있다. 비디오 디코딩 프로세스에서, 코덱의 플래그 또는 다른 표시자의 값에 기초하여 참조 계층이 비트스트림에 포함되는지 여부를 결정하는 것은 하나 이상의 신택스 구조들을 비트스트림으로부터 디코딩하는 것을 포함할 수도 있다. 예시적인 신택스 구조들의 세부사항들이 본원에 설명된다.
다음으로, 코더는 블록 (510) 에서, 참조 계층이 비트스트림에 포함되는지 여부에 기초하여, 참조 계층에 대한 표시를 프로세싱할지 여부를 결정하는 것을 포함한다. 예를 들어, 이러한 결정은 참조 계층이 비트스트림에 포함되는지 여부에 기초하는, 그 표시가 중복하여 또는 불필요하게 렌더링될 것인지의 여부에 기초할 수도 있다. 예를 들어, 특정 표시들은 참조 계층이 비트스트림에 포함되지 않을 경우 알려진 값을 가질 수도 있어서, 그 표시를 시그널링하는 것은 불필요할 수도 있다. 일부 양태들에서, 그 표시는 소정 계층이 모션 예측 및 샘플 예측을 위해 사용될 수도 있다는 인터-계층 예측의 타입의 표시를 포함할 수도 있다. 일부 양태들에서, 그 표시는 외부 소스에 의해 코딩되고 있는 기본 계층에 대하여 시그널링하는데 불필요할 수도 있는 특정 계층에 대한 서브-계층들의 수의 표시일 수도 있다. 일부 양태들에서, 그 표시는 소정 계층이 다른 계층에 대한 인터-계층 예측을 위해 사용될 수도 있는지 여부의 표시일 수도 있다. 일부 양태들에서, 결정하는 수단은 프로세서를 포함할 수도 있다.
블록 (515) 에서, 코더는 비디오 비트스트림에서, 참조 계층이 그 비트스트림에 포함될 경우 참조 계층에 대한 표시를 프로세싱한다. 예컨대, 오직 참조 계층이 비트스트림에 포함될 경우, 예컨대 참조 계층이 HEVC 코덱을 사용하여 코딩될 경우에만, 특정 표시들이 프로세싱될 수도 있다. 다른 상황들에서, 이들 표시들은 불필요하거나 중복적일 수도 있기 때문에, 프로세싱되지 않을 수도 있다. 일부 양태들에서, 결정하는 수단은 프로세서를 포함할 수도 있다.
블록 (520) 에서, 코더는 프로세싱된 표시에 적어도 부분적으로 기초하여 비디오 정보를 코딩한다. 일부 양태들에서, 코딩하는 수단은 프로세서를 포함할 수도 있다. 방법 (500) 은 블록 (525) 에서 종료한다.
전술된 것과 같이, 도 2a 의 비디오 인코더 (20), 도 2b 의 비디오 인코더 (21), 도 3a 의 비디오 디코더 (30), 또는 도 3b 의 비디오 디코더 (31) 의 하나 이상의 컴포넌트들 (예컨대, 인터-계층 예측 유닛 (128) 및/또는 인터-계층 예측 유닛 (166)) 은 참조 계층 코덱이 특정 타입의 코덱인지 여부를 결정하는 것, 디코딩된 기본 계층 픽처를 수신하는 것, 디코딩된 기본 계층 픽처를 저장하는 것, 및 메모리를 비우는 것과 같이, 본 개시물에서 논의된 기술들 중 임의의 기술을 구현하는데 사용될 수도 있다.
디코딩된 기본 계층 픽처들을 DPB 에 저장하는 것
일부 양태들에서, 액세스 유닛에 대한 (기본 계층 디코더와 같은) 외부 소스에 의해 제공된 디코딩된 기본 계층 픽처는 DPB 에 저장되지 않지만, "장기 참조를 위해 사용되는" 으로 마킹되고, 이후 인터-계층 예측 참조를 위해 사용된다. 따라서, 이는 문제가 있을 수도 있으며, 예컨대 디코딩된 픽처는 DPB 에 있지 않다면, 인터-계층 예측 참조와 같은 참조를 위해 사용되지 않을 수도 있다.
비디오 스트림에서 기본 계층 (계층 ID 0) 은 비-HEVC 계층이기 때문에, 디코더는 계층 0 에서 코딩된 픽처를 수신하지 않을 수도 있다. 이전과 같이, 본원에서 디코더는 하나 이상의 향상 계층들을 디코딩하는데 사용될 수도 있는 SHVC 디코더를 지칭한다. 오히려, 기본 계층은 외부 소스를 사용하여 디코딩될 수도 있다. 이들 외부 소스들은 예컨대, 기본 계층을 디코딩하고 디코딩된 기본 계층 픽처를 SHVC 디코더로 통과시키도록 구성되는 AVC 디코더를 포함할 수도 있다. 디코딩된 기본 계층 픽처에 부가하여, 외부 소스는 전술된 것과 같이, 특정한 다른 정보를 디코더에 또한 제공하도록 구성될 수도 있다.
따라서, 기본 계층은 0 의 계층 ID 를 갖는 디코딩된 픽처를 포함할 수도 있다. 디코더는 기본 계층 디코딩된 픽처를 서브-DPB 에 저장하고, 이 픽처를 "장기 참조를 위해 사용되는" 으로 마킹하도록 구성될 수도 있다. 추가로, 액세스 유닛이 0 보다 큰 계층 ID 를 갖는 적어도 하나의 픽처를 갖는다면, 디코딩된 기본 계층 픽처의 PicOrderCntVal 는 액세스 유닛에서 임의의 다른 픽처의 PicOrderCntVal 과 동일하게 세팅된다. 그렇지 않으면, 기본 계층 픽처는 폐기되고, 기본 계층 디코딩된 픽처 이외에 액세스 유닛에 어떤 다른 픽처들도 존재하지 않을 경우, 기본 계층에 대한 서브-DPB 는 비어있도록 세팅된다.
액세스 유닛이 0 보다 큰 계층 ID 를 갖는 적어도 하나의 픽처를 가질 경우, 액세스 유닛에서의 모든 픽처들이 디코딩된 후에, 기본 계층에 대한 서브-DPB 는 비어있도록 세팅된다. 즉, 디코딩된 기본 계층 픽처를 포함하는 서브-DPB 는 액세스 유닛에서의 각 픽처가 디코딩된 후에 비어있을 수도 있다. 서브-DPB 의 사이즈는 1 과 동일하게 세팅될 수도 있다. 따라서, 서브-DPB 는 하나의 픽처를 저장할 수도 있고, 각각의 액세스 유닛은 하나의 기본 계층 디코딩된 픽처를 포함할 수도 있다.
예시적인 플로우차트 #3
도 6 은 본 개시물의 일 실시형태에 따라, 비디오 정보를 디코딩하는 방법 (600) 을 예시하는 플로우차트이다. 도 6 에 도시된 단계들은, 디코더 (예컨대, 도 3a 또는 도 3b 에 도시된 것과 같은 비디오 디코더), 또는 임의의 다른 컴포넌트에 의해 수행될 수도 있다. 일부 양태들에서, 그 방법은 비디오 파라미터 세트, 시퀀스 파라미터 세트, 픽처 파라미터 세트, 또는 적응화 파라미터 세트 중 하나에 포함된 값과 같은 플래그 또는 변수의 값에 기초하여 참조 계층이 비트스트림에 포함되는지 여부를 결정한다. 그러한 플래그 또는 다른 표시자는 외부 소스로부터 수신될 수도 있거나, 또는 그 방법에 의해 결정될 수도 있다. 일부 양태들에서, 결정하는 수단은 프로세서를 포함할 수도 있다.
방법 (600) 은 블록 (601) 에서 시작한다. 블록 (605) 에서, 디코더는 참조 계층이 비트스트림에 포함되지 않는 것을 결정한다. 일 예에서, 참조 계층은 AVC 코덱 및/또는 비-HEVC 코덱에 따라 코딩될 수도 있다. 일부 양태들에서, 그 방법은 코덱의 플래그 또는 다른 표시자의 값에 기초하여 비트스트림이 참조 계층을 포함하는지 여부를 결정한다. 그 값은 비디오 파라미터 세트, 시퀀스 파라미터 세트, 픽처 파라미터 세트, 또는 적응화 파라미터 세트 중 하나에 포함될 수도 있다. 그러한 플래그 또는 다른 표시자는 외부 소스로부터 수신될 수도 있거나, 또는 그 방법에 의해 결정될 수도 있다. 일부 양태들에서, 결정하는 수단은 프로세서를 포함할 수도 있다.
다음으로, 디코더는 블록 (610)에서 외부 소스로부터 디코딩된 기본 계층 픽처를 수신하고, 디코딩된 기본 계층 픽처는 액세스 유닛과 연관된다. 일 양태에서, 외부 소스는 AVC 코덱을 사용하도록 구성된 디코더 또는 비-HEVC 코덱을 사용하도록 구성된 디코더와 같은 다른 디코더를 포함할 수도 있다. 예를 들어, 외부 소스는 제 2 디코더를 포함할 수도 있다. 일부 양태들에서, 각각의 액세스 유닛과 연관된 하나의 디코딩된 기본 계층 픽처가 존재할 수도 있다. 일부 양태들에서, 결정하는 수단은 프로세서를 포함할 수도 있다.
그 후에, 디코더는 블록 (615) 에서 디코딩된 기본 계층 픽처를 메모리에 저장한다. 메모리는 DPB 또는 서브-DPB 를 포함할 수도 있다. 일부 양태들에서, 서브-DPB 는 하나의 및 오직 하나의 디코딩된 기본 계층 픽처를 보유할 수 있도록 사이징될 수도 있다. 일부 양태들에서, 디코더는 디코딩된 기본 계층 픽처가 장기 참조를 위해 사용될 수도 있다는 표시를 추가로 제공할 수도 있다. 일부 양태들에서, 저장하는 수단은 메모리를 포함할 수도 있다.
그 후에, 디코더는 블록 (618) 에서 저장된 디코딩된 기본 계층 픽처에 기초하여 액세스 유닛과 연관된 픽처들을 디코딩한다. 디코딩하는 수단은 프로세서를 포함할 수도 있다. 액세스 유닛과 연관된 픽처들을 디코딩하는 것에 후속하여, 코더는 블록 (620) 에서 메모리로부터 디코딩된 기본 계층 픽처를 비운다. 일부 양태들에서, 비우는 수단은 프로세서를 포함할 수도 있다. 방법 (600) 은 블록 (625) 에서 종료한다.
전술된 것과 같이, 도 2a 의 비디오 인코더 (20), 도 2b 의 비디오 인코더 (21), 도 3a 의 비디오 디코더 (30), 또는 도 3b 의 비디오 디코더 (31) 의 하나 이상의 컴포넌트들 (예컨대, 인터-계층 예측 유닛 (128) 및/또는 인터-계층 예측 유닛 (166)) 은 참조 계층 코덱이 특정 타입의 코덱인지 여부를 결정하는 것, 디코딩된 기본 계층 픽처를 수신하는 것, 디코딩된 기본 계층 픽처를 저장하는 것, 및 메모리를 비우는 것과 같이, 본 개시물에서 논의된 기술들 중 임의의 기술을 구현하는데 사용될 수도 있다.
IRAP 기본 계층 픽처의 시그널링
일부 양태들에서, 비-HEVC 기본 계층의 특정 속성들을 인식하기 위해, 하나 이상의 향상 계층들에 동작하는 SHVC 디코더와 같은 디코더가 유리할 수도 있다. 예를 들어, 디코더가 외부 소스에 소정 기본 계층 픽처가 IRAP 픽처인지 여부를 시그널링할 것을 요구하는 것이 바람직할 수도 있다. 기본 계층 픽처가 IRAP 픽처이면, 외부 소스는 IDR 픽처, CRA 픽처, 또는 BLA 픽처를 명시할 수도 있는 IRAP NAL 유닛 타입을 추가로 시그널링하는 것이 바람직할 수도 있다.
비-HEVC 기본 계층이 사용될 경우, 각각의 액세스 유닛은 외부 소스에 의해 (0 과 동일한 계층 ID 를 갖는) 디코딩된 기본 계층 픽처를 포함할 수도 있다. 그러한 픽처가 제공되지 않을 경우, 어떤 기본 계층 픽처도 그 액세스 유닛에 대한 인터-계층 예측을 위해 사용되지 않을 수도 있다.
디코딩된 기본 계층 픽처가 외부 소스에 의해 제공될 경우, 외부 소스는 또한 다른 정보를 제공할 수도 있다. 예를 들어, 외부 소스는 디코딩된 샘플 값들을 제공할 수도 있다. 값 chroma_format_idc 이 0 과 동일하다면, 외부 소스는 디코딩된 샘플 값으로서 하나의 샘플 어레이 SL 를 제공할 수도 있다. 그렇지 않으면, 외부 소스는 3 개의 샘플 어레이들, SL, SCb, 및 SCr 을 제공할 수도 있다.
외부 소스는 또한, 디코딩된 기본 계층 픽처가 IRAP 픽처인지 여부의 표시를 제공할 수도 있다. 예를 들어, 이 표시는 BlIrapPicFlag 로 명명되는 변수에서 발견될 수도 있다. 이러한 기본 계층 IRAP 픽처 플래그는 기본 계층 픽처가 IRAP 픽처인지 여부를 표시할 수도 있다. 1 의 값은 기본 계층 픽처가 IRAP 픽처인 것을 표시할 수도 있다. 유사하게, IrapPicFlag 로 명명되는 변수가 1 과 동일하다면, 이는 디코딩된 기본 계층 픽처가 비-IRAP 픽처인 것을 표시할 수도 있다.
기본 계층 픽처가 IEAP 픽처일 경우, 외부 소스는 IRAP NAL 유닛 타입을 추가로 제공할 수도 있다. 이는 IDR 픽처, CRA 픽처, 또는 BLA 픽처를 명시할 수도 있다. 예를 들어, 이는 변수 nal_unit_type 에 대한 값으로 제공될 수도 있다. 이러한 변수는 IRAP 픽처가 각각 IDR 픽처, CRA 픽처, 또는 BLA 픽처인지를 표시할 수도 있는, IDR_W_RADL, CRA_NUT, 또는 BLA_W_LP 의 값을 가질 수도 있다.
예를 들어, NAL 유닛 타입 변수는 IRAP 기본 계층 픽처가 IDR_W_RADL 인 것을 표시할 수도 있다. 이 값은 디코딩된 픽처가 IDR 픽처이고 Rec. ITU-T H.264 | ISO/IEC 14496-10 IDR 픽처로부터 디코딩되었음을 표시할 수도 있다.
일부 양태들에서, NAL 유닛 타입 변수는 IRAP 기본 계층 픽처가 CRA_NUT 인 것을 표시할 수도 있다. 이는 디코딩된 픽처가 CRA 픽처이고 0 과 동일한 recovery_frame_cnt 및 0 과 동일한 broken_link_flag 를 갖는 Rec. ITU-T H.264 | ISO/IEC 14496-10 복원 포인트 SEI 메세지와 연관되었던 Rec. ITU-T H.264 | ISO/IEC 14496-10 코딩된 픽처로부터 디코딩되었음을 명시한다.
일부 양태들에서, NAL 유닛 타입 변수는 IRAP 기본 계층 픽처가 BLA_W_LP 인 것을 표시할 수도 있다. 이는 디코딩된 픽처가 BLA 픽처이고 0 과 동일한 recovery_frame_cnt 및 1 과 동일한 broken_link_flag 를 갖는 Rec. ITU-T H.264 | ISO/IEC 14496-10 복원 포인트 SEI 메세지와 연관되었던 Rec. ITU-T H.264 | ISO/IEC 14496-10 코딩된 픽처로부터 디코딩되었음을 명시한다.
옵션으로, 외부 소스는 또한 픽처가 프레임 또는 필드인지 여부를 표시할 수도 있다. 그 후 픽처가 필드이면, 외부 소스는 최상위 필드 또는 최하위 필드와 같은 필드 패리티를 표시할 수도 있다. 외부 소스가 이를 표시하지 않는다면, 디코딩된 픽처는 프레임 픽처인 것으로 추론될 수도 있다.
예시적인 플로우차트 #4
도 7 은 본 개시물의 일 실시형태에 따라, 비디오 정보를 코딩하는 방법 (700) 을 예시하는 플로우차트이다. 도 7 에 도시된 단계들은, 인코더 (예컨대, 도 2a 또는 도 2b 에 도시된 것과 같은 비디오 인코더), 디코더 (예컨대, 도 3a 또는 도 3b 에 도시된 것과 같은 비디오 디코더), 또는 임의의 다른 컴포넌트에 의해 수행될 수도 있다. 편의를 위해, 방법 (700) 은 인코더, 디코더, 또는 다른 컴포넌트일 수도 있는 코더에 의해 수행되는 것으로 설명된다.
방법 (700) 은 블록 (701) 에서 시작한다. 블록 (705) 에서, 디코더는 참조 계층이 비트스트림에 포함되지 않는 것을 결정한다. 일 예에서, 참조 계층은 AVC 코덱 및/또는 비-HEVC 코덱에 따라 디코딩된다. 일부 양태들에서, 방법은 코덱의 플래그 또는 다른 표시자의 값에 기초하여 참조 계층이 비트스트림에 포함되는지 여부를 결정한다. 그러한 플래그 또는 다른 표시자는 외부 소스로부터 수신될 수도 있거나, 또는 그 방법에 의해 결정될 수도 있다. 일부 양태들에서, 결정하는 수단은 프로세서를 포함할 수도 있다. 일부 양태들에서, 그 값은 비디오 파라미터 세트, 시퀀스 파라미터 세트, 픽처 파라미터 세트, 또는 적응화 파라미터 세트 중 하나에 포함될 수도 있다.
그 후에, 디코더는 블록 (710) 에서 외부 소스로부터, 디코딩된 기본 계층 픽처를 수신한다. 일부 양태들에서, 기본 계층 픽처는 액세스 유닛과 연관될 수도 있다. 일부 양태들에서, 외부 소스는 다른 디코더를 포함할 수도 있다. 일부 양태들에서, 다른 디코더는 AVC 디코더일 수도 있다. 일부 양태들에서, 수신하는 수단은 프로세서를 포함할 수도 있다.
블록 (715) 에서, 디코더는 외부 소스로부터, 픽처가 IRAP 픽처라는 표시를 수신한다. 예를 들어, 이러한 표시는 기본 계층이 IRAP 픽처인 것을 표시하는 플래그를 포함할 수도 있다. 일부 양태들에서, 수신하는 수단은 프로세서를 포함할 수도 있다. 블록 (720) 에서, 디코더는 픽처가 IDR 픽처, CRA 픽처, 또는 BLA 픽처 중 하나인지 여부의 제 2 표시를 수신한다. 일부 양태들에서, 수신하는 수단은 프로세서를 포함할 수도 있다. 일부 양태들에서, 제 2 표시는 3 이상의 가능한 값들을 갖는 신택스 엘리먼트일 수도 있다. 블록 (730) 에서, 디코더는 제 1 및 제 2 표시들에 적어도 부분적으로 기초하여 비디오 정보를 코딩한다. 일부 양태들에서, 디코딩하는 수단은 프로세서를 포함할 수도 있다. 방법 (700) 은 블록 (730) 에서 종료한다.
전술된 것과 같이, 도 2a 의 비디오 인코더 (20), 도 2b 의 비디오 인코더 (21), 도 3a 의 비디오 디코더 (30), 또는 도 3b 의 비디오 디코더 (31) 의 하나 이상의 컴포넌트들 (예컨대, 인터-계층 예측 유닛 (128) 및/또는 인터-계층 예측 유닛 (166)) 은 참조 계층 코덱이 특정 타입의 코덱인지 여부를 결정하는 것, 디코딩된 기본 계층 픽처를 수신하는 것, 디코딩된 기본 계층 픽처를 저장하는 것, 및 메모리를 비우는 것과 같이, 본 개시물에서 논의된 기술들 중 임의의 기술을 구현하는데 사용될 수도 있다.
설계의 추가의 양태들
일반적으로, 현재 액세스 유닛에 대하여, 어떤 기본 계층 정보도 외부 소스에 의해 제공되지 않거나, 또는 외부 소스는 적어도 정보의 금지된 세트를 제공해야만 한다. 어떤 정보도 제공되지 않는다면, 기본 계층 픽처가 기본 계층 비트스트림에서의 액세스 유닛에 제공되었는지 여부에 관계없이, 기본 계층 픽처는 현재 액세스 유닛에 대한 인터-계층 예측을 위해 사용되지 않을 것이다. 대안적으로, 외부 소스는 : (1) 기본 계층 디코딩된 픽처의 디코딩된 샘플 값들, (2) 루마 샘플들에서의 폭 및 높이, 컬러 포맷, 분리된 컬러 평면 플래그, 루마 비트 심도, 및 크로마 비트 심도를 포함하는 기본 계층 디코딩된 픽처의 표현 포맷, (3) 기본 계층 픽처가 IDR 픽처인지의 여부의 표시, 및 만약 그렇다면, IDR 픽처, CRA 픽처, 또는 BLA 픽처를 명시할 수도 있는 IRAP NAK 유닛 타입, 및 옵션으로, (4) 픽처가 프레임인지 또는 필드인지 여부 및 필드일 경우, 필드 패리티 (최상위 필드 또는 최하위 필드) 를 제공하도록 금지될 수도 있다. 픽처가 프레임인지 또는 필드인지 여부에 관한 정보가 제공되지 않을 때, 디코딩된 픽처는 프레임 픽처인 것으로 추론될 수도 있다.
기본 계층 디코딩된 픽처의 픽처 순서 카운트는 존재할 경우, 동일한 액세스 유닛에서 임의의 향상 계층 픽처의 픽처 순서 카운트와 동일하게 세팅될 수도 있다. 이 경우, 이러한 스케일가능 또는 멀티뷰 코덱에서 기본 계층 디코더에 의해 디코딩된 기본 계층 픽처의 실제 픽처 순서 카운트는 AVC 디코더에 의해 디코딩될 때의 동일한 픽처의 픽처 순서 카운트 값과 상이할 수도 있다. 어떤 향상 계층 픽처도 액세스 유닛을 위해 존재하지 않을 경우, 기본 계층 디코딩된 픽처는 사용되지 않고 폐기될 수 있다.
기본 계층 디코딩된 픽처는 "장기 참조를 위해 사용되는" 으로 마킹될 수도 있다. CPB 동작들을 위해, 기본 계층은 제로 비트들을 가지는 것으로 고려될 수도 있다. DPB 동작들을 위해, 향상 계층들의 오직 디코딩된 픽처들만이 고려될 수도 있다.
기본 계층이 비-HEVC 일 때, VPS 에서 제 1 profile_tier_level() 신택스 구조의 general_profile_space 은 1 과 동일하게 세팅될 수도 있다. 이 경우, 코딩 타입이 시그널링되고, AVC 가 표시될 경우, 3-바이트 AVC 프로파일 및 레벨 정보가 시그널링되며, profile_tier_level() 신택스 구조에서 나머지 비트들은 모두 예비된다.
기본 계층이 비-HEVC 일 때, 3 개의 DPB 파라미터들 (최대 서브-DPB 사이즈, 최대 재정렬, 및 최대 레이턴시) 의 시그널링은 최소 양의 비트들을 사용하는 것이 요구될 수도 있다. hrd_parameters() 신택스 구조들 중 어느 것도 계층 세트 0 (오직 기본 계층) 에 적용되지 않는 것이 또한 요구될 수도 있다.
기본 계층이 비-HEVC 일 경우, VPS VUI 를 포함하는 VPS 확장물에서 기본 계층에 대한 불필요한 시그널링은, sub_layers_vps_max_minus1[0], max_tid_il_ref_pics_plus1[0][j], 및 direct_dependency_type[i][0] 과 같이, 회피될 수도 있다.
추가의 코드 세그먼트들
다음의 예시적인 코드 세그먼트는 VPS VUI 신택스의 부분으로서 사용될 수도 있고, 기본 계층이 HEVC 계층인지 여부에 적어도 부분적으로 기초하여 특정 플래그들을 세팅하거나 세팅하지 않기 위해 제공할 수도 있다 :
Figure 112016075975970-pct00004
Figure 112016075975970-pct00005
다음의 예시적인 코드 세그먼트는 프로파일, 티어 및 레벨 신택스의 부분으로서 사용될 수도 있고, (비디오 스트림의 기본 계층에 대하여 사용된 코덱에 기초하여 자체적으로 세팅될 수도 있는) general_profile_space 의 값에 기초하여 특정 플래그들을 세팅하거나 세팅하지 않기 위해 제공할 수도 있다:
Figure 112016075975970-pct00006
Figure 112016075975970-pct00007
일부 양태들에서, VPS 에서 제 1 profile_tier_level() 신택스 구조가 0 과 동일한 general_profile_space 플래그를 가질 경우, 변수 HevcBaseLayerFlag 는 1 과 동일하게 세팅될 수도 있고, 변수 AvcBaseLayerFlag 는 0 과 동일하게 세팅될 수도 있다. 예를 들어, 변수 HevcBaseLayerFlag 는 특정 비디오의 기본 계층이 HEVC 코덱에 기초하여 인코딩되는지 여부를 표시하는데 사용될 수도 있다. 유사하게, 변수 AvcBaseLayerFlag 는 특정 비디오의 기본 계층이 AVC 코덱에 기초하여 인코딩되는지 여부를 표시하는데 사용될 수도 있다.
대안적으로, 제 1 profile_tier_level() 신택스 구조가 1 과 동일한 general_profile_space 및 0 과 동일한 base_later_codec_type 를 가질 경우, 변수 AvcBaseLayerFlag 는 1 과 동일하게 세팅될 수도 있고, 변수 HevcBaseLayerFlag 는 0 과 동일하게 세팅될 수도 있다. 추가로, 이러한 시나리오에서, vps_sub_layer_ordering_info_present_flag 의 값은 0 과 동일하게 세팅될 수도 있고, vps_max_dec_pic_buffering_minus1[ i ], vps_max_num_reorder_pics[ i ], 및 vps_max_latency_increase_plus1[ i ] 의 값들은 i 의 모든 가능한 값들에 대하여 모두 0 과 동일할 수도 있다. 이러한 시나리오에서, 디코더들은 vps_sub_layer_ordering_info_present_flag, vps_max_dec_pic_buffering_minus1[ i ], vps_max_num_reorder_pics[ i ], 및 vps_max_latency_increase_plus1[ i ] 의 값들을 무시하도록 구성될 수도 있고, hrd_layer_set_idx[ i ] 의 값은 0 보다 클 수도 있다.
일반적으로, vps_extension_offset 플래그는 VPS NAL 유닛에서 존재할 경우, vps_vui_present_flag 로부터 시작하는 고정-길이 코딩된 정보의 다음 세트 중, VPS NAL 유닛의 시작부에서 시작하는 바이트 오프셋을 명시할 수도 있다. 존재할 경우, VPS NAL 유닛에 나타나는 에뮬레이션 방지 바이트들은 바이트 오프셋 식별을 목적으로 카운팅된다.
일부 양태들에서, 기본 계층이 HEVC 코덱을 사용하여 코딩되지 않을 (따라서, 플래그 HevcBaseLayerFlag 가 0 과 동일할) 경우, sps_scaling_list_ref_layer_id 의 값은 0 보다 클 수도 있는 것이 요구될 수도 있다. 일반적으로, sps_scaling_list_ref_layer_id 는 어떤 활성 SPS 에 대한 계층이 현재 SPS 와 동일한 스케일링 리스트 데이터와 연관되는지를 명시한다.
일반적으로, pps_scaling_list_ref_layer_id 는 어떤 활성 PPS 에 대한 계층이 현재 PPS 와 동일한 스케일링 리스트 데이터를 가지는지를 명시한다. pps_scaling_list_ref_layer_id 의 값은 0 부터 62 까지를 포함하는 범위에 있을 것이다. 일부 양태들에서, 비디오의 기본 계층이 HEVC 기본 계층이 아닐 (즉, HevcBaseLayerFlag 가 0 과 동일할) 경우, pps_scaling_list_ref_layer_id 에 대한 비트스트림 부합 요건은 0 보다 클 수도 있다.
프로파일, 티어 및 레벨 시맨틱들
일반적으로, general_profile_space 이 제공되지 않을 경우, 그 값은 0 인 것으로 추론된다. 그러나, general_profile_space 의 값이 1 과 동이하다면, 0 과 동일한 base_layer_codec_type 의 값은 기본 계층이 Rec. ITU-T H.264 | ISO/IEC 14496-10 에 부합하는 것을 명시할 수도 있다. 1 부터 63 까지를 포함하는 범위의 base_layer_codec_type 의 다른 값들은 ITU-T | ISO/IEC 에 의한 향후 사용을 위해 예비될 수도 있다.
추가로, avc_base_profile_level_idc 은 Rec. ITU-T H.264 | ISO/IEC 14496-10 기본 계층의 부합 지점을 표시할 수도 있다. 예를 들어, avc_base_profile_level_idc 는 Rec. ITU-T H.264 | ISO/IEC 14496-10 시퀀스 파라미터 세트의 profile_idc, constraint_set0_flag, constraint_set1_flag, constraint_set2_flag, constraint_set3_flag, constraint_set4_flag, constraint_set5_flag, reserved_zero_2bits, 및 level_idc 로 이루어진 Rec. ITU-T H.264 | ISO/IEC 14496-10 에서의 3 개 바이트들과 동일한 값을 가질 수도 있다.
추가로, reserved_zero_24bits 및 reserved_zero_32bits 양자는 0 과 동일할 수 있고, 다른 값들은 ITU-T | ISO/IEC 에 의한 향후 사용을 위해 예비될 수도 있다. 디코더들은 양자의 reserved_zero_24bits 및 reserved_zero_32bits 의 값들을 무시하도록 구성될 수도 있다. 예를 들어, 다음의 코드 세그먼트는 general_profile_space 가 1 로 세팅될 경우, reserved_zero_24bits 및 reserved_zero_32bits 의 값들을 세팅하기 위해 사용될 수도 있다:
Figure 112016075975970-pct00008

일반적인 디코딩 프로세스
일반적으로, 비디오의 기본 계층이 AVC 기본 계층일 경우 (즉, AvcBaseLayerFlag 가 1 과 동일할 경우), 다음이 적용된다:
비트스트림에서 계층 ID 0 을 갖는 어떤 코딩된 픽처도 존재하지 않을 수도 있다. 이는 기본 계층이 비-HEVC 계층이기 때문이며, 따라서 기본 계층에 대한 픽처는 비트스트림에 포함된 것보다, 외부 소스로부터 올 수도 있다. 계층 ID 0 에 대한 서브-DPB 의 사이즈는 1 과 동일하게 세팅된다.
계층 ID 0 을 갖는 디코딩된 픽처들에 대한 pic_width_in_luma_samples, pic_height_in_luma_samples, chroma_format_idc, separate_colour_plane_flag, bit_depth_luma_minus8, 및 bit_depth_chroma_minus8 의 값들은 외부 소스에 의해 제공된다.
각각의 액세스 유닛에 대하여, 계층 ID 0 을 갖는 디코딩된 픽처는 외부 소스에 의해 제공될 수도 있다. 제공되지 않을 경우, 계층 ID 0 을 갖는 어떤 픽처도 현재 액세스 유닛에 대한 인터-계층 예측을 위해 사용되지 않는다. 그러한 픽처가 제공될 경우, 그 픽처는 또한 디코딩된 샘플 값들 (chroma_format_idc 가 0 과 동일할 경우 1 개의 샘플 어레이 SL 또는 그렇지 않으면 3 개의 샘플 어레이들 SL, SCb, 및 SCr), 변수 variable BlIrapPicFlag 의 값, 및 BlIrapPicFlag 가 0 과 동일할 경우, 디코딩된 픽처의 nal_unit_type 의 값을 포함할 수도 있다. 추가로, 1 과 동일한 BlIrapPicFlag 는 디코딩된 픽처가 IRAP 픽처인 것을 명시한다. 1 과 동일한 IrapPicFlag 는 디코딩된 픽처가 비-IRAP 픽처인 것을 명시한다. 디코딩된 픽처의 nal_unit_type 의 제공된 값은 IDR_W_RADL, CRA_NUT, 또는 BLA_W_LP 와 동일할 수 있다. 일반적으로, IDR_W_RADL 과 동일한 nal_unit_type 의 값은 디코딩된 픽처가 IDR 픽처이고 Rec. ITU-T H.264 | ISO/IEC 14496-10 IDR 픽처로부터 디코딩되었음을 명시한다. CRA_NUT 와 동일한 nal_unit_type 의 값은 디코딩된 픽처가 CRA 픽처이고 0 과 동일한 recovery_frame_cnt 및 0 과 동일한 broken_link_flag 를 갖는 Rec. ITU-T H.264 | ISO/IEC 14496-10 복원 포인트 SEI 메세지와 연관되었던 Rec. ITU-T H.264 | ISO/IEC 14496-10 코딩된 픽처로부터 디코딩되었음을 명시한다. BLA_W_LP 와 동일한 nal_unit_type 의 값은 디코딩된 픽처가 BLA 픽처이고 0 과 동일한 recovery_frame_cnt 및 1 과 동일한 broken_link_flag 를 갖는 Rec. ITU-T H.264 | ISO/IEC 14496-10 복원 포인트 SEI 메세지와 연관되었던 Rec. ITU-T H.264 | ISO/IEC 14496-10 코딩된 픽처로부터 디코딩되었음을 명시한다. 외부 소스는 옵션으로, 픽처가 프레임인지 또는 필드인지 여부와, 필드일 경우, 필드 패리티 (최상위 필드 또는 최하위 필드) 를 표시할 수도 있다. 제공되지 않는다면, 디코딩된 픽처는 프레임 픽처인 것으로 추론된다.
일반적으로, 계층 ID 0 를 갖는 디코딩된 픽처는 서브-DPB 에 저장되고 "장기 참조를 위해 사용되는" 으로 마킹된다. 액세스 유닛이 0 보다 큰 계층 ID 를 갖는 적어도 하나의 픽처를 갖는다면, 계층 ID 0 에 대한 디코딩된 픽처의 PicOrderCntVal 는 액세스 유닛에서 0 보다 큰 계층 ID 를 갖는 임의의 픽처의 PicOrderCntVal 과 동일하게 세팅된다. 그렇지 않으면, 계층 ID 0 에 대한 디코딩된 픽처는 폐기되고 계층 ID 0 에 대한 서브-DPB 는 비어있도록 세팅된다. 액세스 유닛이 0 보다 큰 계층 ID 를 갖는 적어도 하나의 픽처를 가질 경우, 액세스 유닛에서의 모든 픽처들이 디코딩된 후에, 계층 ID 0 를 갖는 계층에 대한 서브-DPB 는 비어있도록 세팅된다.
다른 고려사항들
본원에 개시된 정보 및 신호들은 임의의 다양한 서로 다른 기술들 및 기법들을 이용하여 표현될 수도 있다. 예를 들어, 상기 설명 전반에 걸쳐 참조될 수도 있는 데이터, 명령들, 커맨드들, 정보, 신호들, 비트들, 심볼들, 및 칩들은 전압, 전류, 전자기파, 자계 또는 자성 입자, 광계 또는 광자, 또는 이들의 임의의 조합에 의해 표현될 수도 있다.
본원에서 개시된 실시형태들과 연계하여 설명된 다양한 예시적인 논리 블록들, 모듈들, 회로들, 및 알고리즘 단계들이 전자 하드웨어, 컴퓨터 소프트웨어, 또는 이들 양자 모두의 조합들로서 구현될 수도 있다. 하드웨어 및 소프트웨어의 이러한 상호 교환성을 명확하게 설명하기 위해, 다양한 예시적인 컴포넌트들, 블록들, 모듈들, 회로들, 및 단계들이 그들의 기능적 관점에서 일반적으로 상술되었다. 그러한 기능이 하드웨어로 구현되는지 또는 소프트웨어로 구현되는지의 여부는 특정 애플리케이션 및 전체 시스템에 부과되는 설계 제약들에 따라 달라진다. 당업자라면, 상기 상술한 기능성을 각각의 특정 어플리케이션에 대해 다양한 방식으로 구현할 수도 있지만, 이러한 구현 결정은 본 발명의 범위를 벗어나게 하는 것으로 이해되어서는 안된다.
본 명세서에서 설명된 기술들은 또한 하드웨어, 소프트웨어, 펌웨어, 또는 이들의 임의의 조합에서 구현될 수도 있다. 그러한 기술들은 범용 컴퓨터들, 무선 통신 디바이스 핸드셋들, 또는 무선 통신 디바이스 헤드셋들과 다른 디바이스들에서 애플리케이션을 포함하는 다수의 사용들을 갖는 집적 회로 디바이스들과 같은 다양한 디바이스들 중 임의의 디바이스에 구현될 수도 있다. 모듈들 또는 컴포넌트들로서 설명된 임의의 피쳐들은 집적된 로직 디바이스에서 함께 또는 별개이지만 상호 동작가능한 로직 디바이스들로서 개별적으로 구현될 수도 있다. 소프트웨어로 구현되는 경우, 상기 기술들은, 실행시 상술한 방법들의 적어도 하나를 수행하는 명령들을 포함하는 컴퓨터 판독가능 매체에 의해 적어도 부분적으로 실현될 수도 있다. 컴퓨터 판독가능 데이터 저장 매체는 컴퓨터 프로그램 제품의 일부를 형성할 수도 있고, 컴퓨터 프로그램 제품은 패키징 재료들을 포함할 수도 있다. 컴퓨터 판독가능 매체는 SDRAM (synchronous dynamic random access memory) 과 같은 RAM (random access memory), ROM (read-only memory), NVRAM (non-volatile random access memory), EEPROM (electrically erasable programmable read-only memory), 플래시 메모리, 자기 또는 광학 데이터 저장 매체 등과 같은 메모리 또는 데이터 저장 매체를 포함할 수도 있다. 상기 기술들은, 추가적으로, 또는 대안적으로, 명령들 또는 데이터 구조들의 형태의 코드를 전달 또는 통신하며, 컴퓨터에 의해 액세스, 판독, 및/또는 실행될 수 있는 컴퓨터 판독가능 통신 매체, 예컨대 전파된 신호들 또는 파들에 의해 적어도 부분적으로 실현될 수도 있다.
하나 이상의 디지털 신호 프로세서 (DSP) 들, 범용 마이크로프로세서들, ASIC (application specification integrated circuit) 들, FPGA (field programmable gate array) 들, 또는 임의의 다른 등가의 집적 또는 이산 논리 회로와 같은 하나 이상의 프로세서들을 포함할 수도 있는 프로세서에 의해 프로그램 코드가 실행될 수도 있다. 그러한 프로세서는 본 개시물에 설명된 기술들 중 임의의 기술을 수행하도록 구성될 수도 있다. 범용 프로세서는 마이크로프로세서일 수도 있지만; 대안적으로 프로세서는 임의의 종래의 프로세서, 컨트롤러, 마이크로컨트롤러, 또는 상태 머신일 수도 있다. 프로세서는 또한 컴퓨팅 디바이스들의 조합, 예를 들면, DSP와 마이크로프로세서의 조합, 복수의 마이크로프로세서들의 조합, DSP 코어와 연계한 하나 이상의 마이크로프로세서들의 조합, 또는 임의의 다른 그러한 구성으로서 구현될 수도 있다. 그에 따라, 본원에서 이용되는 바와 같은 용어 "프로세서" 는 앞서 언급한 구조 중 임의의 것, 앞서 언급한 구조의 임의의 조합, 또는 본원에서 설명된 기법들을 구현하기에 적합한 임의의 다른 구조 또는 장치를 지칭할 수도 있다. 또한, 몇몇 양태들에서, 본원에서 사용된 기능은, 인코딩 및 디코딩을 위해 구성된 전용 소프트웨어 모듈들 또는 하드웨어 모듈들 내에서 제공되거나, 또는 결합된 비디오 인코더-디코더(CODEC)에 내장될 수도 있다. 또한, 그 기술들은 하나 이상의 회로들 또는 로직 엘리먼트들에서 완전히 구현될 수 있다.
본 개시의 기술들은 무선 핸드셋, 집적 회로 (IC) 또는 IC들의 세트 (예를 들어, 칩 세트) 를 포함하여 매우 다양한 디바이스들 또는 장치들에서 구현될 수도 있다. 다양한 컴포넌트들, 모듈들 또는 유닛들이 개시된 기술들을 수행하도록 구성된 디바이스들의 기능적 양태들을 강조하기 위해 본 개시에서 설명되지만, 반드시 상이한 하드웨어 유닛들에 의한 실현을 요구하지는 않는다. 오히려, 상기 설명된 바와 같이, 다양한 유닛들은 적절한 소프트웨어 및/또는 펌웨어와 함께 상기 설명된 바와 같은 하나 이상의 프로세서들을 포함하여 코덱 하드웨어 유닛으로 결합되거나 또는 상호운용식 하드웨어 유닛들의 집합에 의해 제공될 수도 있다.
본 발명의 다양한 실시형태들이 설명되었다. 이들 및 다른 실시형태들은 다음의 청구항들의 범위 내에 있다.

Claims (28)

  1. 비디오 정보를 디코딩하는 방법으로서,
    HEVC 또는 그 스케일가능한 확장물에 따라 다수의 향상 계층들을 포함하는 비트스트림, 및 어드밴스드 비디오 코딩 (AVC) 코덱에 따라 코딩된 기본 계층이 상기 비트스트림에 포함되는지의 여부를 표시하는 플래그를 수신하는 단계;
    상기 플래그의 값에 기초하여 상기 향상 계층들에 대한 상기 기본 계층이 상기 비트스트림에 포함되는지의 여부를 결정하는 단계; 및
    상기 기본 계층이 상기 비트스트림에 포함되지 않는다고 결정하는 것에 응답하여, 각각의 향상 계층에 대하여, 향상 계층 [i] 을 디코딩할 때 상기 향상 계층 [i] 에 대한 디코딩된 픽처 버퍼의 최대 사이즈를 시그널링하는 파라미터 vps_max_dec_pic_buffering_minus1[i] 의 값을 무시하고 상기 향상 계층 [i] 에 대한 상기 디코딩된 픽처 버퍼의 상기 최대 사이즈를 추론하는 단계를 포함하는, 비디오 정보를 디코딩하는 방법.
  2. 제 1 항에 있어서,
    상기 기본 계층이 상기 비트스트림에 포함되는지의 여부를 결정하는 단계는, 비디오 파라미터 세트, 시퀀스 파라미터 세트, 픽처 파라미터 세트, 또는 적응화 파라미터 세트 중 하나에 포함된 플래그의 값에 기초하여 상기 기본 계층이 상기 비트스트림에 포함되는지의 여부를 결정하는 단계를 포함하는, 비디오 정보를 디코딩하는 방법.
  3. 비디오 정보를 디코딩하도록 구성된 장치로서,
    상기 비디오 정보를 저장하도록 구성된 메모리;
    상기 메모리와 통신하는 프로세서를 포함하며,
    상기 프로세서는,
    HEVC 또는 그 스케일가능한 확장물에 따라 다수의 향상 계층들을 포함하는 비트스트림, 및 어드밴스드 비디오 코딩 (AVC) 코덱에 따라 코딩된 기본 계층이 상기 비트스트림에 포함되는지의 여부를 표시하는 플래그를 수신하고,
    상기 플래그의 값에 기초하여 상기 향상 계층들에 대한 상기 기본 계층이 상기 비트스트림에 포함되는지의 여부를 결정하며, 그리고
    상기 기본 계층이 상기 비트스트림에 포함되지 않는다고 결정하는 것에 응답하여, 각각의 향상 계층에 대하여, 향상 계층 [i] 을 디코딩할 때 상기 향상 계층 [i] 에 대한 디코딩된 픽처 버퍼의 최대 사이즈를 시그널링하는 파라미터 vps_max_dec_pic_buffering_minus1[i] 의 값을 무시하고 상기 향상 계층 [i] 에 대한 상기 디코딩된 픽처 버퍼의 상기 최대 사이즈를 추론하도록
    구성되는, 비디오 정보를 디코딩하도록 구성된 장치.
  4. 실행될 경우, 장치로 하여금, 제 1 항 또는 제 2 항에 기재된 방법을 수행하게 하는 코드를 포함하는 비일시적 컴퓨터 판독가능 저장 매체.
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
  22. 삭제
  23. 삭제
  24. 삭제
  25. 삭제
  26. 삭제
  27. 삭제
  28. 삭제
KR1020167021419A 2014-01-08 2015-01-07 Hevc 멀티-계층 확장물들에서 비-hevc 기본 계층의 지원 KR102082031B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201461925149P 2014-01-08 2014-01-08
US61/925,149 2014-01-08
US14/590,897 2015-01-06
US14/590,897 US20150195549A1 (en) 2014-01-08 2015-01-06 Support of non-hevc base layer in hevc multi-layer extensions
PCT/US2015/010472 WO2015105868A1 (en) 2014-01-08 2015-01-07 Support of non-hevc base layer in hevc multi-layer extensions

Publications (2)

Publication Number Publication Date
KR20160106135A KR20160106135A (ko) 2016-09-09
KR102082031B1 true KR102082031B1 (ko) 2020-02-26

Family

ID=53496191

Family Applications (4)

Application Number Title Priority Date Filing Date
KR1020167021428A KR102333537B1 (ko) 2014-01-08 2015-01-07 Hevc 멀티-계층 확장물들에서 비-hevc 기본 계층의 지원
KR1020167021425A KR102321238B1 (ko) 2014-01-08 2015-01-07 Hevc 멀티-계층 확장물들에서 비-hevc 기본 계층의 지원
KR1020167021429A KR102119296B1 (ko) 2014-01-08 2015-01-07 Hevc 멀티-계층 확장물들에서 비-hevc 기본 계층의 지원
KR1020167021419A KR102082031B1 (ko) 2014-01-08 2015-01-07 Hevc 멀티-계층 확장물들에서 비-hevc 기본 계층의 지원

Family Applications Before (3)

Application Number Title Priority Date Filing Date
KR1020167021428A KR102333537B1 (ko) 2014-01-08 2015-01-07 Hevc 멀티-계층 확장물들에서 비-hevc 기본 계층의 지원
KR1020167021425A KR102321238B1 (ko) 2014-01-08 2015-01-07 Hevc 멀티-계층 확장물들에서 비-hevc 기본 계층의 지원
KR1020167021429A KR102119296B1 (ko) 2014-01-08 2015-01-07 Hevc 멀티-계층 확장물들에서 비-hevc 기본 계층의 지원

Country Status (8)

Country Link
US (4) US20150195549A1 (ko)
EP (4) EP3092809B1 (ko)
JP (4) JP6453347B2 (ko)
KR (4) KR102333537B1 (ko)
CN (4) CN105900430B (ko)
BR (2) BR112016015893B1 (ko)
CA (4) CA2932885C (ko)
WO (4) WO2015105872A1 (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9787966B2 (en) * 2012-09-04 2017-10-10 Industrial Technology Research Institute Methods and devices for coding interlaced depth data for three-dimensional video content
US10085017B2 (en) * 2012-11-29 2018-09-25 Advanced Micro Devices, Inc. Bandwidth saving architecture for scalable video coding spatial mode
US10212437B2 (en) * 2013-07-18 2019-02-19 Qualcomm Incorporated Device and method for scalable coding of video information
US20150195549A1 (en) 2014-01-08 2015-07-09 Qualcomm Incorporated Support of non-hevc base layer in hevc multi-layer extensions
US9402083B2 (en) * 2014-04-24 2016-07-26 Vidyo, Inc. Signaling conformance points using profile space
US10455242B2 (en) 2015-03-04 2019-10-22 Qualcomm Incorporated Signaling output indications in codec-hybrid multi-layer video coding
WO2016204481A1 (ko) * 2015-06-16 2016-12-22 엘지전자 주식회사 미디어 데이터 전송 장치, 미디어 데이터 수신 장치, 미디어 데이터 전송 방법, 및 미디어 데이터 수신 방법
CN110506421B (zh) * 2017-03-20 2023-11-07 夏普株式会社 用于以媒体应用程序格式发信号通知可伸缩视频的系统和方法
US20190141320A1 (en) * 2017-11-07 2019-05-09 Qualcomm Incorporated Enhanced reference picture management in video coding
KR102553150B1 (ko) * 2018-03-23 2023-07-10 삼성전자주식회사 외부 전자 장치와 이미지를 처리하는 전자 장치 및 그 동작 방법
GB201814693D0 (en) * 2018-09-10 2018-10-24 Crayonano As Semiconductor devices
CN113615170B (zh) * 2019-03-11 2022-11-25 华为技术有限公司 支持一个图像内的混合nal单元类型的编码方法、译码设备和编码器
CN114521327A (zh) * 2019-07-05 2022-05-20 威诺瓦国际有限公司 视频译码中的残差的量化
WO2021025485A1 (ko) * 2019-08-06 2021-02-11 현대자동차주식회사 비디오 부호화 및 복호화를 위한 엔트로피 코딩
CN113395460B (zh) * 2020-03-11 2022-07-19 浙江宇视科技有限公司 一种视频解码方法、装置、设备及可读存储介质
KR102377449B1 (ko) * 2020-07-31 2022-03-22 이화여자대학교 산학협력단 다중 코덱 기반의 전방위 몰입형 비디오에 대한 디코딩 방법 및 디코딩 장치
US11770498B2 (en) 2020-09-29 2023-09-26 Lemon Inc. Supplemental enhancement information for multi-layer video streams
WO2022207189A1 (en) * 2021-03-30 2022-10-06 Interdigital Vc Holdings France, Sas Externally enhanced prediction for video coding

Family Cites Families (96)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5510840A (en) * 1991-12-27 1996-04-23 Sony Corporation Methods and devices for encoding and decoding frame signals and recording medium therefor
JP2000333163A (ja) * 1999-05-24 2000-11-30 Sony Corp 復号装置及び方法、符号化装置及び方法、画像処理システム、画像処理方法
JP2003319391A (ja) 2002-04-26 2003-11-07 Sony Corp 符号化装置および方法、復号装置および方法、記録媒体、並びにプログラム
US8995536B2 (en) * 2003-07-23 2015-03-31 Broadcom Corporation System and method for audio/video synchronization
US7724827B2 (en) * 2003-09-07 2010-05-25 Microsoft Corporation Multi-layer run level encoding and decoding
US7133046B2 (en) * 2003-10-31 2006-11-07 Broadcom Corporation System, method, and apparatus for display manager
WO2005055605A1 (en) 2003-12-03 2005-06-16 Koninklijke Philips Electronics N.V. System and method for improved scalability support in mpeg-2 systems
US8619860B2 (en) * 2005-05-03 2013-12-31 Qualcomm Incorporated System and method for scalable encoding and decoding of multimedia data using multiple layers
US8976858B2 (en) * 2005-05-13 2015-03-10 Qualcomm Incorporated Error resilience using out of band directory information
EP1742476A1 (en) 2005-07-06 2007-01-10 Thomson Licensing Scalable video coding streaming system and transmission mechanism of the same system
JP4950206B2 (ja) 2005-10-11 2012-06-13 ノキア コーポレイション 効率的なスケーラブルストリーム適応のためのシステム及び方法
US8270496B2 (en) * 2005-10-12 2012-09-18 Thomson Licensing Region of interest H.264 scalable video coding
US9131247B2 (en) * 2005-10-19 2015-09-08 Thomson Licensing Multi-view video coding using scalable video coding
US7777812B2 (en) * 2005-11-18 2010-08-17 Sharp Laboratories Of America, Inc. Methods and systems for picture resampling
EP1806930A1 (en) 2006-01-10 2007-07-11 Thomson Licensing Method and apparatus for constructing reference picture lists for scalable video
JP4876122B2 (ja) * 2006-03-22 2012-02-15 フラウンホッファー−ゲゼルシャフト ツァ フェルダールング デァ アンゲヴァンテン フォアシュンク エー．ファオ 精度スケーラビリティを可能にする符号化スキーム
US8165196B2 (en) * 2006-09-28 2012-04-24 Broadcom Corporation System, method, and apparatus for display manager
CA2783599C (en) 2006-11-14 2013-06-25 Qualcomm Incorporated Systems and methods for channel switching
US7890986B2 (en) * 2007-06-19 2011-02-15 Broadcom Corporation System and method for reducing channel change time
US8737474B2 (en) * 2007-06-27 2014-05-27 Thomson Licensing Method and apparatus for encoding and/or decoding video data using enhancement layer residual prediction for bit depth scalability
KR101365596B1 (ko) * 2007-09-14 2014-03-12 삼성전자주식회사 영상 부호화장치 및 방법과 그 영상 복호화장치 및 방법
US8432968B2 (en) 2007-10-15 2013-04-30 Qualcomm Incorporated Scalable video coding techniques for scalable bitdepths
KR101365597B1 (ko) * 2007-10-24 2014-02-20 삼성전자주식회사 영상 부호화장치 및 방법과 그 영상 복호화장치 및 방법
CA2704490A1 (en) * 2007-11-05 2009-05-14 Thomson Licensing A scalable video coding method for fast channel change and increased error resilience
WO2010014123A1 (en) * 2008-07-26 2010-02-04 Thomson Licensing A real-time transport protocol (rtp) packetization method for fast channel change applications using scalable video coding (svc)
EP2392138A4 (en) * 2009-01-28 2012-08-29 Nokia Corp METHOD AND APPARATUS FOR VIDEO ENCODING AND DECODING
US8705624B2 (en) * 2009-11-24 2014-04-22 STMicroelectronics International N. V. Parallel decoding for scalable video coding
US20120075436A1 (en) 2010-09-24 2012-03-29 Qualcomm Incorporated Coding stereo video data
US20130089152A1 (en) * 2011-10-05 2013-04-11 Qualcomm Incorporated Signaling picture identification for video coding
US8768079B2 (en) 2011-10-13 2014-07-01 Sharp Laboratories Of America, Inc. Tracking a reference picture on an electronic device
US8787688B2 (en) 2011-10-13 2014-07-22 Sharp Laboratories Of America, Inc. Tracking a reference picture based on a designated picture on an electronic device
US9451252B2 (en) 2012-01-14 2016-09-20 Qualcomm Incorporated Coding parameter sets and NAL unit headers for video coding
US20130194585A1 (en) 2012-01-27 2013-08-01 David R. Cowles Proper installation determination based on arbitrary pattern identification
US9648317B2 (en) * 2012-01-30 2017-05-09 Qualcomm Incorporated Method of coding video and storing video content
US9578326B2 (en) * 2012-04-04 2017-02-21 Qualcomm Incorporated Low-delay video buffering in video coding
US9402082B2 (en) 2012-04-13 2016-07-26 Sharp Kabushiki Kaisha Electronic devices for sending a message and buffering a bitstream
US9532055B2 (en) * 2012-04-16 2016-12-27 Microsoft Technology Licensing, Llc Constraints and unit types to simplify video random access
US9979959B2 (en) * 2012-04-20 2018-05-22 Qualcomm Incorporated Video coding with enhanced support for stream adaptation and splicing
JP2013232775A (ja) 2012-04-27 2013-11-14 Sharp Corp 動画像復号装置、および動画像符号化装置
US8432808B1 (en) * 2012-06-15 2013-04-30 Viasat Inc. Opportunistically delayed delivery in a satellite network
WO2014002375A1 (ja) 2012-06-26 2014-01-03 三菱電機株式会社 動画像符号化・復号装置及び方法
WO2014009603A1 (en) 2012-07-02 2014-01-16 Nokia Corporation Method and apparatus for video coding
WO2014007590A1 (ko) * 2012-07-06 2014-01-09 삼성전자 주식회사 랜덤 억세스를 위한 멀티 레이어 비디오 부호화 방법 및 그 장치, 랜덤 억세스를 위한 멀티 레이어 비디오 복호화 방법 및 그 장치
IN2015MN00077A (ko) * 2012-07-06 2015-10-16 Samsung Electronics Co Ltd
US9973751B2 (en) * 2012-08-16 2018-05-15 Vid Scale, Inc. Slice base skip mode signaling for multiple layer video coding
US20150229967A1 (en) 2012-08-21 2015-08-13 Samsung Electronics Co., Ltd. Inter-layer video coding method and device for predictive information based on tree structure coding unit, and inter-layer video decoding method and device for predictive informationbased on tree structure coding unit
WO2014042460A1 (ko) * 2012-09-13 2014-03-20 엘지전자 주식회사 영상 부호화/복호화 방법 및 장치
CN104769949B (zh) * 2012-09-19 2018-03-13 高通股份有限公司 用于视差向量导出的图片的选择的方法和装置
US9374583B2 (en) * 2012-09-20 2016-06-21 Qualcomm Incorporated Video coding with improved random access point picture behaviors
CN104813669B (zh) * 2012-09-21 2018-05-22 诺基亚技术有限公司 用于视频编码的方法和装置
US10021394B2 (en) * 2012-09-24 2018-07-10 Qualcomm Incorporated Hypothetical reference decoder parameters in video coding
MY201898A (en) * 2012-09-27 2024-03-22 Dolby Laboratories Licensing Corp Inter-layer reference picture processing for coding-standard scalability
US20140085415A1 (en) * 2012-09-27 2014-03-27 Nokia Corporation Method and apparatus for video coding
EP2901688B1 (en) * 2012-09-28 2019-10-23 Nokia Technologies Oy An apparatus and a method for video coding and decoding
KR20140052831A (ko) * 2012-09-28 2014-05-07 삼성전자주식회사 참조 픽처 정보를 이용한 병렬 처리 비디오 부호화 방법 및 장치, 병렬 처리 비디오 복호화 방법 및 장치
US20140092995A1 (en) * 2012-09-28 2014-04-03 Sharp Laboratories Of America, Inc. Electronic devices for signaling a random access point picture message
BR112015000422B1 (pt) * 2012-09-28 2023-04-25 Sony Corporation Dispositivo e método de processamento de imagem
KR20150035667A (ko) * 2012-09-28 2015-04-07 삼성전자주식회사 랜덤 액세스를 위한 비디오 부호화 방법 및 장치, 비디오 복호화 방법 및 장치
US20140092976A1 (en) * 2012-09-30 2014-04-03 Sharp Laboratories Of America, Inc. System for signaling idr and bla pictures
US20140092978A1 (en) * 2012-10-01 2014-04-03 Nokia Corporation Method and apparatus for video coding
US20140098883A1 (en) * 2012-10-09 2014-04-10 Nokia Corporation Method and apparatus for video coding
WO2014056150A1 (en) * 2012-10-09 2014-04-17 Nokia Corporation Method and apparatus for video coding
KR101692651B1 (ko) * 2012-10-10 2017-01-03 지티이 코포레이션 미디어 전송 및 저장을 위해 무작위 접속 정보의 캡슐화를 위한 방법 및 장치
WO2014081226A1 (ko) * 2012-11-21 2014-05-30 엘지전자 주식회사 영상 디코딩 방법 및 이를 이용하는 장치
US20150296198A1 (en) * 2012-11-27 2015-10-15 Intellectual Discovery Co., Ltd. Method for encoding and decoding image using depth information, and device and image system using same
CN109068136B (zh) 2012-12-18 2022-07-19 索尼公司 图像处理装置和图像处理方法、计算机可读存储介质
WO2014103764A1 (ja) 2012-12-26 2014-07-03 ソニー株式会社 画像処理装置および方法
US20150326866A1 (en) * 2012-12-28 2015-11-12 Sharp Kabushiki Kaisha Image decoding device and data structure
US9942545B2 (en) * 2013-01-03 2018-04-10 Texas Instruments Incorporated Methods and apparatus for indicating picture buffer size for coded scalable video
US9900609B2 (en) * 2013-01-04 2018-02-20 Nokia Technologies Oy Apparatus, a method and a computer program for video coding and decoding
US9402076B2 (en) * 2013-01-07 2016-07-26 Qualcomm Incorporated Video buffering operations for random access in video coding
CA2897152C (en) * 2013-01-07 2019-03-05 Kemal Ugur Inter-layer video encoding and decoding with adaptive resolution change at indicated switching points
US20140218473A1 (en) * 2013-01-07 2014-08-07 Nokia Corporation Method and apparatus for video coding and decoding
US9521393B2 (en) * 2013-01-07 2016-12-13 Qualcomm Incorporated Non-nested SEI messages in video coding
US20150373354A1 (en) * 2013-01-07 2015-12-24 Samsung Electronics Co., Ltd. Method and device for encoding/decoding image so that image is compatible with multiple codecs
US9807421B2 (en) 2013-04-05 2017-10-31 Sharp Kabushiki Kaisha NAL unit type restrictions
US9351009B2 (en) 2013-04-05 2016-05-24 Sharp Kabushiki Kaisha Marking pictures for inter-layer prediction
US9532067B2 (en) 2013-04-05 2016-12-27 Sharp Kabushiki Kaisha Decoding of inter-layer reference picture set and reference picture list construction
EP3410715A1 (en) * 2013-04-05 2018-12-05 Vid Scale, Inc. Inter-layer reference picture enhancement for multiple layer video coding
US20140301477A1 (en) * 2013-04-07 2014-10-09 Sharp Laboratories Of America, Inc. Signaling dpb parameters in vps extension and dpb operation
US9591321B2 (en) * 2013-04-07 2017-03-07 Dolby International Ab Signaling change in output layer sets
MX349993B (es) 2013-04-08 2017-08-22 Arris Entpr Llc Gestion de memoria intermedia individual en codificacion de video.
US9516080B2 (en) 2013-05-31 2016-12-06 Western Digital Technologies, Inc. Methods and apparatuses for streaming content
JP2016523483A (ja) * 2013-06-18 2016-08-08 ヴィド スケール インコーポレイテッド Ｈｅｖｃ拡張のためのレイヤ間パラメータセット
KR20150026927A (ko) 2013-09-03 2015-03-11 주식회사 케이티 스케일러블 비디오 신호 인코딩/디코딩 방법 및 장치
US10257527B2 (en) * 2013-09-26 2019-04-09 Telefonaktiebolaget Lm Ericsson (Publ) Hybrid codec scalable video
KR101831290B1 (ko) * 2013-10-07 2018-02-22 테이코쿠 팔마 유에스에이, 인코포레이티드 덱스메데토미딘 경피 조성물을 사용하여 주의력 결핍 과잉행동 장애, 불안 및 불면증을 치료하기 위한 방법 및 조성물
US9819941B2 (en) 2013-10-10 2017-11-14 Qualcomm Incorporated Signaling for sub-decoded picture buffer (sub-DPB) based DPB operations in video coding
JP6472442B2 (ja) * 2013-10-11 2019-02-20 シャープ株式会社 復号方法
EP3989585A1 (en) 2013-10-11 2022-04-27 VID SCALE, Inc. High level syntax for hevc extensions
KR102246545B1 (ko) * 2013-10-12 2021-04-30 삼성전자주식회사 멀티 레이어 비디오 부호화 방법 및 장치, 멀티 레이어 비디오 복호화 방법 및 장치
KR20150046744A (ko) 2013-10-22 2015-04-30 주식회사 케이티 멀티 레이어 비디오 신호 인코딩/디코딩 방법 및 장치
CN104754358B (zh) 2013-12-27 2019-02-19 中兴通讯股份有限公司 码流的生成和处理方法、装置及系统
US9832481B2 (en) 2014-01-03 2017-11-28 Qualcomm Incorporated Support of base layer of a different codec in multi-layer video coding
EP3092806A4 (en) 2014-01-07 2017-08-23 Nokia Technologies Oy Method and apparatus for video coding and decoding
US20150195549A1 (en) 2014-01-08 2015-07-09 Qualcomm Incorporated Support of non-hevc base layer in hevc multi-layer extensions

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
S. Deshpande. On Inter-layer Reference Picture Set. JCT-VC of ITU-T and ISO/IEC. JCTVC-O0120 Ver.3, Oct. 27, 2013, pp.1-8
S. Lu, et al. AHG9: Inter-layer RPS Prediction. JCT-VC of ITU-T and ISO/IEC. JCTVC-M0140 Ver.2, Apr. 12, 2013, pp.1-9
Y-K. Wang, et al. Support of AVC base layer in SHVC. JCT-VC of ITU-T and ISO/IEC. JCTVC-P0184 Ver.3, Feb. 12, 2014, pp.1-2

Also Published As

Publication number Publication date
BR112016015893A2 (pt) 2017-08-08
KR102333537B1 (ko) 2021-11-30
US20150195529A1 (en) 2015-07-09
CN105900429A (zh) 2016-08-24
CA2932885A1 (en) 2015-07-16
US10547834B2 (en) 2020-01-28
JP6591425B2 (ja) 2019-10-16
JP6453347B2 (ja) 2019-01-16
CA2932651A1 (en) 2015-07-16
BR112016015893B1 (pt) 2023-10-10
US9794558B2 (en) 2017-10-17
CN105900429B (zh) 2019-06-04
KR102119296B1 (ko) 2020-06-04
CN105900427B (zh) 2019-07-19
EP3092807B1 (en) 2019-07-31
EP3092808A1 (en) 2016-11-16
BR112016015988B1 (pt) 2024-01-23
KR102321238B1 (ko) 2021-11-02
JP2017502609A (ja) 2017-01-19
WO2015105868A1 (en) 2015-07-16
CA2932508A1 (en) 2015-07-16
US20150195549A1 (en) 2015-07-09
WO2015105890A1 (en) 2015-07-16
US20150195548A1 (en) 2015-07-09
CN105900428B (zh) 2019-02-15
CA2932648A1 (en) 2015-07-16
CN105900428A (zh) 2016-08-24
KR20160106137A (ko) 2016-09-09
BR112016015931A2 (pt) 2017-08-08
US9826232B2 (en) 2017-11-21
CN105900430A (zh) 2016-08-24
EP3092807A1 (en) 2016-11-16
EP3092809B1 (en) 2020-04-29
KR20160106138A (ko) 2016-09-09
CA2932885C (en) 2021-03-30
BR112016015988A2 (pt) 2017-08-08
JP2017508338A (ja) 2017-03-23
EP3092809A1 (en) 2016-11-16
WO2015105885A1 (en) 2015-07-16
JP6591424B2 (ja) 2019-10-16
WO2015105872A1 (en) 2015-07-16
EP3092810B1 (en) 2019-11-20
JP2017510121A (ja) 2017-04-06
KR20160106135A (ko) 2016-09-09
JP6517219B2 (ja) 2019-05-22
EP3092808B1 (en) 2019-12-18
BR112016015918A2 (pt) 2017-08-08
CN105900427A (zh) 2016-08-24
CN105900430B (zh) 2019-05-07
KR20160106668A (ko) 2016-09-12
JP2017502610A (ja) 2017-01-19
US20150195528A1 (en) 2015-07-09
EP3092810A1 (en) 2016-11-16

Similar Documents

Publication Publication Date Title
KR102082031B1 (ko) Hevc 멀티-계층 확장물들에서 비-hevc 기본 계층의 지원
KR102038190B1 (ko) 스케일러블 비디오 코딩에서의 비트스트림 적합성 제약들
US10264272B2 (en) Device and method for scalable coding of video information
KR102127549B1 (ko) 멀티-계층 비디오 코딩에서의 상이한 코덱의 기본 계층의 지원
KR20170020799A (ko) 다중-계층 코덱들에서의 표현 포맷 업데이트
KR102398826B1 (ko) 멀티-계층 코덱들을 위한 풀 픽처 순서 카운트 리셋

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant