KR102250638B1 - 비디오 정보의 스케일러블 코딩을 위한 디바이스 및 방법 - Google Patents

비디오 정보의 스케일러블 코딩을 위한 디바이스 및 방법 Download PDF

Info

Publication number
KR102250638B1
KR102250638B1 KR1020167012119A KR20167012119A KR102250638B1 KR 102250638 B1 KR102250638 B1 KR 102250638B1 KR 1020167012119 A KR1020167012119 A KR 1020167012119A KR 20167012119 A KR20167012119 A KR 20167012119A KR 102250638 B1 KR102250638 B1 KR 102250638B1
Authority
KR
South Korea
Prior art keywords
picture
video
poc
reset
pictures
Prior art date
Application number
KR1020167012119A
Other languages
English (en)
Other versions
KR20160072142A (ko
Inventor
아다르쉬 크리쉬난 라마수브라모니안
잉 천
예-쿠이 왕
프누 헨드리
Original Assignee
퀄컴 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 퀄컴 인코포레이티드 filed Critical 퀄컴 인코포레이티드
Publication of KR20160072142A publication Critical patent/KR20160072142A/ko
Application granted granted Critical
Publication of KR102250638B1 publication Critical patent/KR102250638B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/30—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using hierarchical techniques, e.g. scalability
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/134—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or criterion affecting or controlling the adaptive coding
    • H04N19/136—Incoming video signal characteristics or properties
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/169—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding
    • H04N19/187—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being a scalable video layer
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H04N19/423—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation characterised by memory arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/102—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or selection affected or controlled by the adaptive coding
    • H04N19/103—Selection of coding mode or of prediction mode
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/102—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or selection affected or controlled by the adaptive coding
    • H04N19/103—Selection of coding mode or of prediction mode
    • H04N19/105—Selection of the reference unit for prediction within a chosen coding or prediction mode, e.g. adaptive choice of position and number of pixels used for prediction
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/102—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or selection affected or controlled by the adaptive coding
    • H04N19/103—Selection of coding mode or of prediction mode
    • H04N19/114—Adapting the group of pictures [GOP] structure, e.g. number of B-frames between two anchor frames
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/169—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding
    • H04N19/17—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object
    • H04N19/172—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object the region being a picture, frame or field
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/169—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding
    • H04N19/188—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being a video data packet, e.g. a network abstraction layer [NAL] unit
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/44—Decoders specially adapted therefor, e.g. video decoders which are asymmetric with respect to the encoder
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/46—Embedding additional information in the video signal during the compression process
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/50—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding
    • H04N19/503—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding involving temporal prediction
    • H04N19/51—Motion estimation or motion compensation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/50—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding
    • H04N19/597—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding specially adapted for multi-view video sequence encoding
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/65—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using error resilience
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/65—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using error resilience
    • H04N19/68—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using error resilience involving the insertion of resynchronisation markers into the bitstream
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/70—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by syntax aspects related to video coding, e.g. related to compression standards
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/80—Details of filtering operations specially adapted for video compression, e.g. for pixel interpolation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/90—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using coding techniques not provided for in groups H04N19/10-H04N19/85, e.g. fractals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/85—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using pre-processing or post-processing specially adapted for video compression
    • H04N19/86—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using pre-processing or post-processing specially adapted for video compression involving reduction of coding artifacts, e.g. of blockiness

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

비디오 정보를 코딩하도록 구성된 장치는 메모리 유닛 및 상기 메모리 유닛과 통신하는 프로세서를 포함한다. 메모리 유닛은 제 1 액세스 유닛에서의 제 1 픽처를 갖는 제 1 비디오 계층과 연관된 비디오 정보를 저장하도록 구성된다. 상기 프로세서는 상기 제 1 액세스 유닛에서의 제 1 픽처가 인트라 랜덤 액세스 지점 (IRAP) 픽처인지 여부를 결정하고, 상기 제 1 액세스 유닛에서의 상기 제 1 픽처가 IRAP 픽처라는 결정에 응답하여, 상기 제 1 액세스 유닛에서의 적어도 하나의 다른 픽처의 픽처 오더 카운트 (POC) 를 리셋하라는 표시를 비트스트림에서 제공하도록 구성되고, 적어도 하나의 다른 픽처는 IRAP 픽처가 아니다. 상기 프로세서는 비디오 정보를 인코딩 또는 디코딩할 수도 있다.

Description

비디오 정보의 스케일러블 코딩을 위한 디바이스 및 방법{DEVICE AND METHOD FOR SCALABLE CODING OF VIDEO INFORMATION}
본 개시물은 비디오 코딩 및 압축의 분야, 특히 스케일러블 비디오 코딩 (SVC), 멀티뷰 비디오 코딩 (MVC), 또는 3D 비디오 코딩 (3DV) 에 관한 것이다.
디지털 비디오 능력들은 디지털 텔레비전들, 디지털 직접 브로드캐스트 시스템들, 무선 브로드캐스트 시스템들, 개인 휴대정보 단말기들 (PDA들), 랩탑 또는 데스크탑 컴퓨터들, 디지털 카메라들, 디지털 리코딩 디바이스들, 디지털 미디어 플레이어들, 비디오 게이밍 디바이스들, 비디오 게임 콘솔들, 셀룰러 또는 위성 무선 전화기들, 원격 화상회의 디바이스들 등을 포함한, 광범위한 디바이스들에 포함될 수 있다. 디지털 비디오 디바이스들은 MPEG-2, MPEG-4, ITU-T H.263, ITU-T H.264/MPEG-4, 파트 10, AVC (Advanced Video Coding), 현재 개발중인 HEVC (High Efficiency Video Coding) 표준, 및 이런 표준들의 확장판들에 의해 정의된 표준들에서 설명되는 비디오 코딩 기법들과 같은, 비디오 압축 기법들을 구현한다. 비디오 디바이스들은 이러한 비디오 코딩 기법들을 구현함으로써, 디지털 비디오 정보를 좀더 효율적으로 송신하거나, 수신하거나, 인코딩하거나, 디코딩하거나, 및/또는 저장할 수도 있다.
비디오 압축 기법들은 비디오 시퀀스들에 내재하는 리던던시를 감소시키거나 또는 제거하기 위해 공간 (인트라-픽처) 예측 및/또는 시간 (인터-픽처) 예측을 수행한다. 블록-기반 비디오 코딩에 있어, 비디오 슬라이스 (예컨대, 비디오 프레임, 비디오 프레임의 부분 등) 은 비디오 블록들로 파티셔닝될 수도 있으며, 이 비디오 블록들은 또한 트리블록들, 코딩 유닛들 (CU들) 및/또는 코딩 노드들로서 지칭될 수도 있다. 픽처의 인트라-코딩된 (I) 슬라이스에서의 비디오 블록들은 동일한 픽처의 이웃하는 블록들에서의 참조 샘플들에 대한 공간 예측을 이용하여 인코딩된다. 픽처의 인터-코딩된 (P 또는 B) 슬라이스에서의 비디오 블록들은 동일한 픽처의 이웃하는 블록들에서의 참조 샘플들에 대한 공간 예측, 또는 다른 참조 픽처들에서의 참조 샘플들에 대한 시간 예측을 이용할 수도 있다. 픽처들은 프레임들로 지칭될 수 있으며, 참조 픽처들은 참조 프레임들로서 지칭될 수도 있다.
공간 또는 시간 예측은 코딩되는 블록에 대한 예측 블록을 초래한다. 잔차 데이터는 코딩되는 원래 블록과 예측 블록 사이의 픽셀 차이들을 나타낸다. 인터-코딩된 블록은 예측 블록을 형성하는 참조 샘플들의 블록을 가리키는 모션 벡터, 및 코딩된 블록과 예측 블록 사이의 차이를 나타내는 잔차 데이터에 따라서 인코딩된다. 인트라-코딩된 블록은 인트라-코딩 모드 및 잔차 데이터에 따라서 인코딩된다. 추가적인 압축을 위해, 잔차 데이터는 픽셀 도메인으로부터 변환 도메인으로 변환되어, 잔차 변환 계수들을 초래할 수도 있으며, 이 잔차 변환 계수는 그후 양자화될 수도 있다. 처음에 2차원 어레이로 배열된, 양자화된 변환 계수들은 변환 계수들의 1차원 벡터를 생성하기 위해 스캐닝될 수도 있으며, 엔트로피 인코딩이 더욱 더 많은 압축을 달성하기 위해 적용될 수도 있다.
스케일러블 비디오 코딩 (SVC) 은 참조 계층 (RL) 으로서 종종 지칭되는 기초 계층 (BL) 및 하나 이상의 스케일러블 향상 계층들 (EL들) 이 사용되는 비디오 코딩을 지칭한다. SVC 에서, 기초 계층은 베이스 레벨의 품질을 가진 비디오 데이터를 운반할 수 있다. 하나 이상의 향상 계층들은 예를 들어, 더 높은 공간, 시간, 및/또는 신호-대-잡음 (SNR) 레벨들을 지원하기 위해 추가적인 비디오 데이터를 운반할 수 있다. 향상 계층들은 이전에 인코딩된 계층에 대해 정의될 수도 있다. 예를 들어, 최하부 계층은 BL 로서 기능할 수도 있으며, 반면 최상부 계층은 EL 로서 기능할 수도 있다. 중간의 계층들은 EL들 또는 RL들, 또는 양쪽으로서 기능할 수도 있다. 예를 들어, 중간 계층 (예컨대, 최하부 계층도 최상부 계층도 아닌 계층) 은 기초 계층 또는 임의의 개재하는 (intervening) 향상 계층들과 같은, 중간 계층 아래의 계층들에 대해 EL 일 수도 있으며, 동시에 그 중간 계층 상부의 하나 이상의 향상 계층들에 대해 RL 로서 기능한다. 이와 유사하게, HEVC 표준의 멀티뷰 또는 3D 확장판에서, 다수의 뷰들이 존재할 수도 있으며, 하나의 뷰의 정보가 또 다른 뷰의 정보 (예컨대, 모션 추정, 모션 벡터 예측 및/또는 다른 리던던시들) 을 코딩하는데 (예컨대, 인코딩하거나 또는 디코딩하는데) 이용될 수도 있다.
SVC 에서, 픽처 오더 카운트 (POC) 는 픽처들이 출력되거나 또는 디스플레이될 순서를 표시하기 위해 사용될 수도 있다. 또, 일부 구현예들에서, POC 의 값은 어떤 유형들의 픽처들이 비트스트림에 나타날 때마다 리셋될 수도 있다 (예컨대, 제로로 설정되거나, 비트스트림에서 시그널링되는 어떤 값으로 설정되거나, 또는 비트스트림에 포함된 정보로부터 유도될 수도 있다). 예를 들어, 어떤 랜덤 액세스 지점 픽처들이 비트스트림에 나타낼 때, POC 가 리셋될 수도 있다. 특정의 픽처의 POC 가 리셋될 때, 디코딩 순서에서 특정의 픽처에 선행하는 임의의 픽처들의 POC들이 예를 들어, 그러한 픽처들이 출력되거나 또는 디스플레이될 상대적인 순서를 유지하기 위해 또한 리셋될 수도 있다. 디코딩 순서에서 특정의 픽처에 후속하는 임의의 픽처들의 POC들은 POC 리셋이 특정의 픽처와 관련하여 발생한다는 가정하에서 비트스트림에서 시그널링될 수도 있다. 예를 들어, POC 가 디코딩 순서 및 출력 순서에서 픽처 B 에 바로 후속하는 픽처 A 에서 0 의 값으로 리셋되면, 픽처 B 에 대한 비트스트림에서 시그널링되는 POC 는 1 의 값을 가질 수도 있다.
그러나, 어떤 경우들에서, 특정의 픽처는 디코더에 이용불가능할 수도 있다. 예를 들어, 특정의 픽처는 송신 동안 손실될 수도 있거나 또는 대역폭 제약들을 만족시키기 위해 비트스트림으로부터 제거될 수도 있다. 이러한 경우, 디코더는 디코딩 순서에서 특정의 픽처에 선행하는 픽처들의 POC들을 리셋할지를 알지 못할 수도 있다. 이것은 마치 POC 리셋이 특정의 픽처에서 수행된 것처럼 디코딩 순서에서 특정의 픽처에 후속하는 픽처들의 POC들이 시그널링되거나 또는 유도되기 때문에, 문제가 된다. 따라서, 이러한 경우, 특정의 픽처에 선행하는 픽처들과 특정의 픽처에 후속하는 픽처들 사이의 상대적인 순서가 부정확하게 될 수도 있다.
따라서, 특히 어떤 픽처들이 이용불가능하게 되는 경우에, POC 값들을 유도하는 향상된 코딩 방법이 소망된다.
본 개시물의 시스템들, 방법들 및 디바이스들은 여러 혁신적인 양태들을 각각 가지며, 그 중 단 하나의 양태가 본원에서 개시된 바람직한 속성들을 단독으로 담당하지 않는다.
일 양태에서, 비디오 정보를 코딩하도록 (예컨대, 인코딩 또는 디코딩하도록) 구성된 장치는 메모리 유닛 및 메모리 유닛과 통신하는 프로세서를 포함한다. 메모리 유닛은 제 1 액세스 유닛에서의 제 1 픽처를 갖는 제 1 비디오 계층과 연관된 비디오 정보를 저장하도록 구성된다. 상기 프로세서는 상기 제 1 액세스 유닛에서의 제 1 픽처가 인트라 랜덤 액세스 지점 (IRAP) 픽처인지 여부를 결정하고, 상기 제 1 액세스 유닛에서의 상기 제 1 픽처가 IRAP 픽처라는 결정에 응답하여, 상기 제 1 액세스 유닛에서의 적어도 하나의 다른 픽처의 픽처 오더 카운트 (POC) 를 리셋하라는 표시를 비트스트림에서 제공하도록 구성되고, 적어도 하나의 다른 픽처는 IRAP 픽처가 아니다.
또 다른 양태에서, 비디오 정보를 인코딩하는 방법은, 제 1 비디오 계층의 제 1 액세스 유닛에서의 제 1 픽처가 인트라 랜덤 액세스 지점 (IRAP) 픽처인지 여부를 결정하는 단계, 및 상기 제 1 액세스 유닛에서의 상기 제 1 픽처가 IRAP 픽처라는 결정에 응답하여, 상기 제 1 액세스 유닛에서의 적어도 하나의 다른 픽처의 픽처 오더 카운트 (POC) 를 리셋하라는 표시를 비트스트림에서 제공하는 단계를 포함하고, 적어도 하나의 다른 픽처는 IRAP 픽처가 아니다.
또 다른 양태에서, 비일시적 컴퓨터 판독가능 매체는, 실행될 때, 장치로 하여금, 프로세스를 수행하게 하는 코드를 포함한다. 상기 프로세서는, 제 1 액세스 유닛에서의 제 1 픽처를 갖는 제 1 비디오 계층과 연관된 비디오 정보를 저장하는 단계, 상기 제 1 액세스 유닛에서의 제 1 픽처가 인트라 랜덤 액세스 지점 (IRAP) 픽처인지 여부를 결정하는 단계, 및 상기 제 1 액세스 유닛에서의 상기 제 1 픽처가 IRAP 픽처라는 결정에 응답하여, 상기 제 1 액세스 유닛에서의 적어도 하나의 다른 픽처의 픽처 오더 카운트 (POC) 를 리셋하라는 표시를 비트스트림에서 제공하는 단계를 포함하고, 적어도 하나의 다른 픽처는 IRAP 픽처가 아니다.
또 다른 양태에서, 비디오 정보를 코딩하도록 구성된 비디오 코딩 디바이스는, 제 1 액세스 유닛에서의 제 1 픽처를 갖는 제 1 비디오 계층과 연관된 비디오 정보를 저장하는 수단, 상기 제 1 액세스 유닛에서의 제 1 픽처가 인트라 랜덤 액세스 지점 (IRAP) 픽처인지 여부를 결정하는 수단, 및 상기 제 1 액세스 유닛에서의 상기 제 1 픽처가 IRAP 픽처라는 결정에 응답하여, 상기 제 1 액세스 유닛에서의 적어도 하나의 다른 픽처의 픽처 오더 카운트 (POC) 를 리셋하라는 표시를 비트스트림에서 제공하는 수단을 포함하고, 적어도 하나의 다른 픽처는 IRAP 픽처가 아니다.
도 1a 는 본 개시물에서 설명하는 양태들에 따른 기법들을 이용할 수도 있는 예시적인 비디오 인코딩 및 디코딩 시스템을 예시하는 블록도이다.
도 1b 는 본 개시물에서 설명하는 양태들에 따른 기법들을 수행할 수도 있는 다른 예시적인 비디오 인코딩 및 디코딩 시스템을 예시하는 블록도이다.
도 2a 는 본 개시물에서 설명하는 양태들에 따른 기법들을 구현할 수도 있는 예시적인 비디오 인코더의 예를 예시하는 블록도이다.
도 2b 는 본 개시물에서 설명하는 양태들에 따른 기법들을 구현할 수도 있는 예시적인 비디오 인코더의 예를 예시하는 블록도이다.
도 3a 는 본 개시물에서 설명하는 양태들에 따른 기법들을 구현할 수도 있는 예시적인 비디오 디코더의 예를 예시하는 블록도이다.
도 3b 는 본 개시물에서 설명하는 양태들에 따른 기법들을 구현할 수도 있는 예시적인 비디오 디코더의 예를 예시하는 블록도이다.
도 4 는 본 개시물의 일 실시형태에 따른, 상이한 계층들에서의 픽처들의 예시적인 구성을 예시하는 블록도이다.
도 5 는 본 개시물의 일 실시형태에 따른, 상이한 계층들에서의 픽처들의 POC 값들을 예시하는 테이블이다.
도 6 은 본 개시물의 일 실시형태에 따른, 상이한 계층들에서의 픽처들의 예시적인 구성을 예시하는 블록도이다.
도 7 은 본 개시물의 일 실시형태에 따른, 상이한 계층들에서의 픽처들의 POC 값들을 예시하는 테이블이다.
도 8 은 본 개시물의 일 실시형태에 따른, 비디오 정보를 코딩하는 방법을 예시하는 플로우 차트이다.
도 9 는 본 개시물의 일 실시형태에 따른, 비디오 정보를 코딩하는 방법을 예시하는 플로우 차트이다.
도 10 은 본 개시물의 일 실시형태에 따른, 비디오 정보를 코딩하는 방법을 예시하는 플로우 차트이다.
도 11 은 본 개시물의 일 실시형태에 따른, 비디오 정보를 코딩하는 방법을 예시하는 플로우 차트이다.
도 12 는 본 개시물의 일 실시형태에 따른, 비디오 정보를 코딩하는 방법을 예시하는 플로우 차트이다.
본원에서 설명된 어떤 실시형태들은 HEVC (High Efficiency Video Coding) 와 같은, 진보된 비디오 코덱들의 맥락에서, 스케일러블 비디오 코딩을 위한 인터-계층 예측에 관한 것이다. 좀더 구체적으로는, 본 개시물은 HEVC 의 스케일러블 비디오 코딩 (SVC) 확장판에서 인터-계층 예측의 향상된 성능을 위한 시스템들 및 방법들에 관한 것이다.
하기 설명에서, 어떤 실시형태들에 관련된 H.264/AVC 기법들이 설명되며; HEVC 표준 및 관련된 기법들이 또한 설명된다. 어떤 실시형태들은 본원에서 HEVC 및/또는 H.264 표준들의 맥락에서 설명되지만, 당업자는 본원에서 개시된 시스템들 및 방법들은 임의의 적합한 비디오 코딩 표준에 적용가능할 수도 있음을 이해할 수도 있다. 예를 들어, 본원에서 개시된 실시형태들은 다음 표준들 중 하나 이상에 적용가능할 수도 있다: ITU-T H.261, ISO/IEC MPEG-1 Visual, ITU-T H.262 또는 ISO/IEC MPEG-2 Visual, ITU-T H.263, ISO/IEC MPEG-4 Visual 및 그의 스케일러블 비디오 코딩 (SVC) 및 멀티뷰 비디오 코딩 (MVC) 확장판들을 포함한, (또한, ISO/IEC MPEG-4 AVC 로서 알려진) ITU-T H.264.
HEVC 는 일반적으로 많은 측면들에서 이전 비디오 코딩 표준들의 프레임워크를 따른다. HEVC 에서 예측의 단위는 어떤 이전 비디오 코딩 표준들 (예컨대, 매크로블록) 에서의 단위와는 상이하다. 실제로, 매크로블록의 컨셉은 어떤 이전 비디오 코딩 표준들에서 이해되는 바와 같이 HEVC 에 존재하지 않는다. 매크로블록은 다른 가능한 이점들 중, 높은 유연성을 제공할 수도 있는 쿼드트리 방식에 기초하여, 계층적 구조로 대체된다. 예를 들어, HEVC 방식 내에서, 블록들의 3개의 유형들, 즉, 코딩 유닛 (CU), 예측 유닛 (PU), 및 변환 유닛 (TU) 이 정의된다. CU 는 영역 분할 (splitting) 의 기본적인 단위를 지칭할 수도 있다. CU 는 매크로블록의 컨셉과 유사한 것으로 간주될 수도 있으며, 그러나 HEVC 는 CU들의 최대 사이즈를 제한하지 않으며, 4개의 동일한 사이즈 CU들로의 회귀적인 분할을 가능하게 하여 콘텐츠 적응성을 향상시킬 수도 있다. PU 는 인터/인트라 예측의 기본적인 단위로서 간주될 수도 있으며, 단일 PU 는 불규칙적인 이미지 패턴들을 효과적으로 코딩하기 위해 다수의 임의의 형태 파티션들을 포함할 수도 있다. TU 는 변환의 기본적인 단위로서 간주될 수도 있다. TU 는 PU 와 독립적으로 정의될 수 있으며; 그러나, TU 의 사이즈는 TU 가 속하는 CU 의 사이즈에 한정될 수도 있다. 이 3개의 상이한 컨셉들로의 블록 구조의 분리는 각각이 유닛이 그 유닛의 개개의 역할에 따라서 각각 최적화될 수 있게 함으로써, 향상된 코딩 효율을 초래할 수도 있다.
단지 예시의 목적을 위해, 어떤 본원에서 개시된 실시형태들은 단지 2개의 계층들 (예컨대, 기초 계층과 같은 하부 계층, 및 향상 계층과 같은 상부 계층) 을 포함하는 예들로 설명된다. 이러한 예들이 다수의 기초 및/또는 향상 계층들을 포함하는 구성들에 적용가능할 수도 있는 것으로 이해되어야 한다. 게다가, 설명의 용이성을 위해, 다음 개시물은 어떤 실시형태들과 관련하여 용어들 "프레임들" 또는 "블록들" 을 포함한다. 그러나, 이들 용어들은 제한하는 것으로 의도되지 않는다. 예를 들어, 아래에서 설명되는 기법들은 블록들 (예컨대, CU, PU, TU, 매크로블록들, 등), 슬라이스들, 프레임들, 등과 같은, 임의의 적합한 비디오 유닛들과 함께 사용될 수 있다.
비디오 코딩 표준들
비디오 레코더 또는 컴퓨터에 의해 생성되는 비디오 이미지, TV 이미지, 정지 화상 또는 이미지와 같은, 디지털 이미지는 수평 및 수직 라인들에 배열된 픽셀들 또는 샘플들로 이루어질 수도 있다. 단일 이미지에서 픽셀들의 개수는 일반적으로 수만개이다. 각각의 픽셀은 일반적으로 휘도 및 색차 정보를 포함한다. 압축이 없다면, 이미지 인코더로부터 이미지 디코더로 운반되는 정보의 순수한 양은 실시간 이미지 송신을 불가능하게 만들 것이다. 송신되는 정보의 양을 감소시키기 위해, JPEG, MPEG 및 H.263 표준들과 같은, 다수의 상이한 압축 방법들이 개발되었다.
비디오 코딩 표준들은 ITU-T H.261, ISO/IEC MPEG-1 Visual, ITU-T H.262 또는 ISO/IEC MPEG-2 Visual, ITU-T H.263, ISO/IEC MPEG-4 Visual 및 그의 스케일러블 비디오 코딩 (SVC) 및 멀티뷰 비디오 코딩 (MVC) 확장판들을 포함한, (또한, ISO/IEC MPEG-4 AVC 로서 알려진) ITU-T H.264 를 포함한다.
게다가, 새로운 비디오 코딩 표준, 즉 고효율 비디오 코딩 (HEVC) 이 ITU-T 비디오 코딩 전문가 그룹 (VCEG) 과 ISO/IEC 동화상 전문가 그룹 (MPEG) 의 비디오 코딩에 관한 합동 연구팀 (JCT-VC) 에 의해 개발되고 있다. HEVC 초안 10 에 대한 전체 인용은 ITU-T SG16 WP3 와 ISO/IEC JTC1/SC29/WG11 의 JCT-VC (Joint Collaborative Team on Video Coding), 12차 회의: 2013년 1월 14일 내지 2013년 1월 23일, 스위스, 제네바, 문서 JCTVC-L1003, Bross 등, "High efficiency video coding (HEVC) text specification draft 10" 이다. HEVC 에 대한 멀티뷰 확장판, 즉 MV-HEVC, 및 SHVC 로 지칭되는, HEVC 에 대한 스케일러블 확장판이 또한 JCT-3V (ITU-T/ISO/IEC 3D 비디오 코딩 확장판 개발을 위한 합동 작업팀) 및 JCT-VC 에 의해 각각 개발 중에 있다.
신규한 시스템들, 장치들, 및 방법들은 이하에서 첨부 도면들을 참조하여 좀더 충분히 설명된다. 본 개시물은 그러나, 많은 상이한 형태들로 구현될 수도 있으며, 본 개시물을 통해서 제시되는 임의의 특정의 구조 또는 기능에 한정되는 것으로 해석되어서는 안된다. 대신, 이들 양태들은 본 개시물이 철저하고 완전하게 되도록, 그리고 본 개시물의 범위를 당업자들에게 충분히 전달하기 위해서 제공된다. 본원에서의 교시들에 기초하여, 당업자는 본 개시물의 범위가 본 개시물의 임의의 다른 양태와 독립적으로 구현되든 그와 결합되든, 본원에서 개시된 신규한 시스템들, 장치들, 및 방법들의 임의의 양태를 포괄하도록 의도되는 것으로 이해하여야 한다. 예를 들어, 본원에서 개시된 임의 개수의 양태들을 이용하여, 장치가 구현될 수도 있거나 또는 방법이 실시될 수도 있다. 게다가, 본 개시물의 범위는 본원에서 개시된 본 개시물의 여러 양태들에 추가해서 또는 이 이외에, 다른 구조, 기능, 또는 구조 및 기능을 이용하여 실행되는 장치 또는 방법을 포괄하도록 의도된다. 본원에서 개시된 임의의 양태는 청구항의 하나 이상의 엘리먼트들에 의해 구현될 수도 있는 것으로 이해되어야 한다.
특정의 양태들이 본원에서 설명되지만, 이들 양태들의 많은 변형예들 및 치환들은 본 개시물의 범위 이내 이다. 바람직한 양태들의 일부 이익들 및 이점들이 언급되지만, 본 개시물의 범위는 특유의 이점들, 용도들, 또는 목적들에 한정되는 것으로 의도되지 않는다. 대신, 본 개시물의 양태들은 상이한 무선 기술들, 시스템 구성들, 네트워크들, 및 송신 프로토콜들에 넓게 적용가능한 것으로 의도되며, 이들 중 일부가 일 예로서 도면들에 그리고 바람직한 양태들의 다음 설명에 예시된다. 상세한 설명 및 도면들은 한정하기 보다는 단지 본 개시물의 예시이며, 본 개시물의 범위는 첨부된 청구범위 및 이의 균등물들에 의해 정의된다.
첨부 도면들은 예들을 예시한다. 첨부 도면들에서 참조 번호들로 표시된 엘리먼트들은 다음 설명에서 유사한 참조 번호들로 표시된 엘리먼트들에 대응한다. 본 개시물에서, 서수의 단어들 (예컨대, "제 1", "제 2", "제 3", 및 기타 등등) 로 시작하는 이름들을 갖는 엘리먼트들은 엘리먼트들이 특정의 순서를 갖는다는 것을 반드시 암시하지는 않는다. 대신, 이러한 서수의 단어들은 동일한 또는 유사한 유형의 상이한 엘리먼트들을 지칭하기 위해 단지 사용된다.
비디오 코딩 시스템
도 1a 는 본 개시물에서 설명된 양태들에 따른 기법들을 이용할 수도 있는 예시적인 비디오 코딩 시스템 (10) 을 예시하는 블록도이다. 본원에서 설명되는, 용어 "비디오 코더" 는 비디오 인코더들 및 비디오 디코더들 양쪽을 포괄적으로 지칭한다. 본 개시물에서, 용어들 "비디오 코딩" 또는 "코딩" 은 포괄적으로 비디오 인코딩 및 비디오 디코딩을 지칭할 수도 있다. 비디오 인코더들 및 비디오 디코더들에 더해서, 본 출원에서 설명된 양태들은 트랜스코더들 (예컨대, 비트스트림을 디코딩하고 다른 비트스트림을 재-인코딩할 수 있는 디바이스들) 및 미들박스들 (middleboxes) (예컨대, 비트스트림을 수정하고, 변환하고, 및/또는 아니면 조작할 수 있는 디바이스들) 과 같은, 다른 관련된 디바이스들로 확장될 수도 있다.
도 1a 에 나타낸 바와 같이, 비디오 코딩 시스템 (10) 은 목적지 모듈 (14) 에 의해 추후 디코딩될 인코딩된 비디오 데이터를 생성하는 소스 모듈 (12) 를 포함한다. 도 1a 의 예에서, 소스 모듈 (12) 및 목적지 모듈 (14) 은 별개의 디바이스들 상에 있으며 - 구체적으로 말하면, 소스 모듈 (12) 은 소스 디바이스의 일부이고, 목적지 모듈 (14) 은 목적지 디바이스의 일부이다. 그러나, 소스 및 목적지 모듈들 (12, 14) 이 도 1b 의 예에 나타낸 바와 같이 동일한 디바이스 상에 또는 부분 상에 있을 수도 있다는 점에 유의한다.
또 다시 도 1a 를 참조하면, 소스 모듈 (12) 및 목적지 모듈 (14) 은 데스크탑 컴퓨터들, 노트북 (예컨대, 랩탑) 컴퓨터들, 태블릿 컴퓨터들, 셋-탑 박스들, 소위 "스마트" 폰들과 같은 전화기 핸드셋들, 소위 "스마트" 패드들, 텔레비전들, 카메라들, 디스플레이 디바이스들, 디지털 미디어 플레이어들, 비디오 게이밍 콘솔들, 비디오 스트리밍 디바이스 등을 포함한, 광범위한 디바이스들 중 임의의 디바이스를 포함할 수도 있다. 일부 경우들에서, 소스 모듈 (12) 및 목적지 모듈 (14) 은 무선 통신용으로 갖추어질 수도 있다.
목적지 모듈 (14) 은 디코딩될 인코딩된 비디오 데이터를 링크 (16) 을 통해서 수신할 수도 있다. 링크 (16) 는 인코딩된 비디오 데이터를 소스 모듈 (12) 로부터 목적지 모듈 (14) 로 이동시킬 수 있는 임의 종류의 매체 또는 디바이스를 포함할 수도 있다. 도 1a 의 예에서, 링크 (16) 는 소스 모듈 (12) 로 하여금 인코딩된 비디오 데이터를 직접 목적지 모듈 (14) 로 실시간으로 송신할 수 있게 하는 통신 매체를 포함할 수도 있다. 인코딩된 비디오 데이터는 무선 통신 프로토콜과 같은 통신 표준에 따라서 변조되어 목적지 모듈 (14) 로 송신될 수도 있다. 통신 매체는 무선 주파수 (RF) 스펙트럼 또는 하나 이상의 물리적인 송신 라인들과 같은, 임의의 무선 또는 유선 통신 매체를 포함할 수도 있다. 통신 매체는 근거리 네트워크, 광역 네트워크, 또는 글로벌 네트워크, 예컨대 인터넷과 같은 패킷-기반 네트워크의 일부를 형성할 수도 있다. 통신 매체는 라우터들, 스위치들, 기지국들, 또는 소스 모듈 (12) 로부터 목적지 모듈 (14) 로 통신을 용이하게 하는데 유용할 수도 있는 임의의 다른 장비를 포함할 수도 있다.
대안적으로, 인코딩된 데이터는 출력 인터페이스 (22) 로부터 옵션적인 저장 디바이스 (31) 로 출력될 수도 있다. 이와 유사하게, 인코딩된 데이터는 입력 인터페이스 (28) 에 의해 저장 디바이스 (31) 로부터 액세스될 수도 있다. 저장 디바이스 (31) 는 하드 드라이브, 플래시 메모리, 휘발성 또는 비-휘발성 메모리, 또는 인코딩된 비디오 데이터를 저장하기 위한 임의의 다른 적합한 디지털 저장 매체들과 같은 다양한 분산된 또는 로컬 액세스되는 데이터 저장 매체들 중 임의의 데이터 저장 매체를 포함할 수도 있다. 추가 예에서, 저장 디바이스 (31) 는 소스 모듈 (12) 에 의해 생성된 인코딩된 비디오를 유지할 수도 있는 파일 서버 또는 또 다른 중간 저장 디바이스에 대응할 수도 있다. 목적지 모듈 (14) 은 스트리밍 또는 다운로드를 통해서, 저장 디바이스 (31) 로부터의 저장된 비디오 데이터에 액세스할 수도 있다. 파일 서버는 인코딩된 비디오 데이터를 저장하고 그 인코딩된 비디오 데이터를 목적지 모듈 (14) 로 송신하는 것이 가능한 임의 종류의 서버일 수도 있다. 예시적인 파일 서버들은 웹 서버 (예컨대, 웹사이트용), FTP 서버, NAS (network attached storage) 디바이스들, 또는 로컬 디스크 드라이브를 포함한다. 목적지 모듈 (14) 은 인터넷 접속을 포함한, 임의의 표준 데이터 접속을 통해서, 인코딩된 비디오 데이터에 액세스할 수도 있다. 이것은 파일 서버 상에 저장되는 인코딩된 비디오 데이터에 액세스하는데 적합한, 무선 채널 (예컨대, Wi-Fi 접속), 유선 접속 (예컨대, DSL, 케이블 모뎀 등), 또는 양쪽의 조합을 포함할 수도 있다. 저장 디바이스 (31) 로부터의 인코딩된 비디오 데이터의 송신은 스트리밍 송신, 다운로드 송신, 또는 이 양쪽의 조합일 수도 있다.
본 개시물의 기법들은 무선 애플리케이션들 또는 설정들에 한정되지 않는다. 이 기법들은 오버-디-에어 텔레비전 브로드캐스트들, 케이블 텔레비전 송신들, 위성 텔레비전 송신들, 예컨대, 인터넷을 통한 스트리밍 비디오 송신들 (예컨대, HTTP 를 통한 동적 적응 스트리밍 (DASH) 등), 데이터 저장 매체 상에의 저장을 위한 디지털 비디오의 인코딩, 데이터 저장 매체 상에 저장된 디지털 비디오의 디코딩, 또는 다른 애플리케이션들과 같은, 다양한 멀티미디어 애플리케이션들 중 임의의 애플리케이션을 지원하는 비디오 코딩에 적용될 수도 있다. 일부 예들에서, 비디오 코딩 시스템 (10) 은 비디오 스트리밍, 비디오 플레이백, 비디오 브로드캐스팅, 및/또는 비디오 전화 통신과 같은, 지원 애플리케이션들로의 1-방향 또는 2-방향 비디오 송신을 지원하도록 구성될 수도 있다.
도 1a 의 예에서, 소스 모듈 (12) 은 비디오 소스 (18), 비디오 인코더 (20), 및 출력 인터페이스 (22) 를 포함한다. 일부의 경우, 출력 인터페이스 (22) 는 변조기/복조기 (모뎀) 및/또는 송신기를 포함할 수도 있다. 소스 모듈 (12) 에서, 비디오 소스 (18) 는 비디오 캡쳐 디바이스, 예컨대, 비디오 카메라, 이전에 캡쳐된 비디오를 포함하는 비디오 아카이브, 비디오 콘텐츠 제공자로부터 비디오를 수신하는 비디오 공급 인터페이스, 및/또는 컴퓨터 그래픽스 데이터를 소스 비디오로서 생성하는 컴퓨터 그래픽스 시스템과 같은 소스, 또는 이런 소스들의 조합을 포함할 수도 있다. 일 예로서, 비디오 소스 (18) 가 비디오 카메라이면, 소스 모듈 (12) 및 목적지 모듈 (14) 은 도 1b 의 예에 예시된 바와 같이, 소위 카메라 폰들 또는 비디오 폰들을 형성할 수도 있다. 그러나, 본 개시물에서 설명하는 기법들은 비디오 코딩에 일반적으로 적용가능할 수도 있으며, 무선 및/또는 유선 애플리케이션들에 적용될 수도 있다.
캡쳐되거나, 사전-캡쳐되거나, 또는 컴퓨터-생성된 비디오는 비디오 인코더 (20) 에 의해 인코딩될 수도 있다. 인코딩된 비디오 데이터는 소스 모듈 (12) 의 출력 인터페이스 (22) 를 통해서 목적지 모듈 (14) 에 직접 송신될 수도 있다. 인코딩된 비디오 데이터는 또한 (또는, 대안적으로) 디코딩 및/또는 플레이백을 위해, 목적지 모듈 (14) 또는 다른 디바이스들에 의한 추후 액세스를 위해, 저장 디바이스 (31) 상에 저장될 수도 있다. 도 1a 및 도 1b 에 예시된 비디오 인코더 (20) 는 도 2a 에 예시된 비디오 인코더 (20), 도 2b 에 예시된 비디오 인코더 (23), 또는 본원에서 설명되는 임의의 다른 비디오 인코더를 포함할 수도 있다.
도 1a 의 예에서, 목적지 모듈 (14) 은 입력 인터페이스 (28), 비디오 디코더 (30), 및 디스플레이 디바이스 (32) 를 포함한다. 일부의 경우, 입력 인터페이스 (28) 는 수신기 및/또는 모뎀을 포함할 수도 있다. 목적지 모듈 (14) 의 입력 인터페이스 (28) 는 링크 (16) 를 통해서 인코딩된 비디오 데이터를 수신할 수도 있다. 링크 (16) 를 통해서 통신되거나, 또는 저장 디바이스 (31) 상에 제공되는 인코딩된 비디오 데이터는, 비디오 데이터를 디코딩할 때에, 비디오 디코더 (30) 와 같은 비디오 디코더에 의해 사용하기 위한, 비디오 인코더 (20) 에 의해 생성되는 다양한 신택스 엘리먼트들을 포함할 수도 있다. 이런 신택스 엘리먼트들은 통신 매체 상으로 송신되거나, 저장 매체 상에 저장되거나, 또는 파일 서버에 저장된 인코딩된 비디오 데이터와 함께 포함될 수도 있다. 도 1a 및 도 1b 에 예시된 비디오 디코더 (30) 는 도 3a 에 예시된 비디오 디코더 (30), 도 3b 에 예시된 비디오 디코더 (33), 또는 본원에서 설명되는 임의의 다른 비디오 디코더를 포함할 수도 있다.
디스플레이 디바이스 (32) 는 목적지 모듈 (14) 과 통합되거나 또는 그 외부에 있을 수도 있다. 일부 예들에서, 목적지 모듈 (14) 은 통합된 디스플레이 디바이스를 포함하며, 또한 외부 디스플레이 디바이스와 인터페이스 접속하도록 구성될 수도 있다. 다른 예들에서, 목적지 모듈 (14) 은 디스플레이 디바이스일 수도 있다. 일반적으로, 디스플레이 디바이스 (32) 는 그 디코딩된 비디오 데이터를 사용자에게 디스플레이하고, 액정 디스플레이 (LCD), 플라즈마 디스플레이, 유기 발광 다이오드 (OLED) 디스플레이, 또는 또 다른 유형의 디스플레이 디바이스와 같은 다양한 디스플레이 디바이스들 중 임의의 디바이스를 포함할 수도 있다.
관련된 양태들에서, 도 1b 는 예시적인 비디오 인코딩 및 디코딩 시스템 (10') 을 나타내며, 여기서 소스 및 목적지 모듈들 (12, 14) 은 디바이스 또는 사용자 디바이스 (11) 상에 있거나 또는 부분이다. 디바이스 (11) 는 "스마트" 폰 또는 기타 등등과 같은, 전화기 핸드셋일 수도 있다. 디바이스 (11) 는 소스 및 목적지 모듈들 (12, 14) 과 통신 동작하는 옵션적인 제어기/프로세서 모듈 (13) 을 포함할 수도 있다. 도 1b 의 시스템 (10') 은 비디오 인코더 (20) 와 출력 인터페이스 (22) 사이의 비디오 프로세싱 유닛 (21) 을 더 포함할 수 있다. 일부 구현예들에서, 비디오 프로세싱 유닛 (21) 은 도 1b 에 예시된 바와 같이, 별개의 유닛이며; 그러나, 다른 구현예들에서, 비디오 프로세싱 유닛 (21) 은 비디오 인코더 (20) 의 일부 및/또는 프로세서/제어기 모듈 (13) 로서 구현될 수 있다. 시스템 (10') 은 또한 비디오 시퀀스에서 관심 오브젝트를 추적할 수 있는 옵션적인 추적기 (29) 를 포함할 수도 있다. 추적될 관심 오브젝트는 본 개시물의 하나 이상의 양태들과 관련하여 설명된 기법에 의해 세그먼트화될 수도 있다. 관련된 양태들에서, 트래킹은 디스플레이 디바이스 (32) 에 의해, 단독으로 또는 추적기 (29) 와 함께 수행될 수도 있다. 도 1b 의 시스템 (10'), 및 그의 구성요소들은, 그렇지 않으면, 도 1a 의 시스템 (10), 및 그의 구성요소들과 유사하다.
비디오 인코더 (20) 및 비디오 디코더 (30) 는 현재 개발중인 HEVC (High Efficiency Video Coding) 표준과 같은 비디오 압축 표준에 따라서 동작할 수도 있으며, HEVC 테스트 모델 (HM) 을 따를 수도 있다. 이의 대안으로, 비디오 인코더 (20) 및 비디오 디코더 (30) 는 MPEG 4, 파트 10, AVC (Advanced Video Coding) 로서 대안적으로 지칭되는 ITU-T H.264 표준, 또는 이런 표준들의 확장판들과 같은 다른 사유 (proprietary) 또는 산업 표준들에 따라서 동작할 수도 있다. 본 개시물의 기법들은, 그러나, 임의의 특정의 코딩 표준에 한정되지 않는다. 비디오 압축 표준들의 다른 예들은 MPEG-2 및 ITU-T H.263 을 포함한다.
도 1a 및 도 1b 의 예에 나타내지는 않지만, 비디오 인코더 (20) 및 비디오 디코더 (30) 는 오디오 인코더 및 디코더와 각각 통합될 수도 있으며, 오디오 및 비디오 양쪽의 인코딩을 공통 데이터 스트림 또는 별개의 데이터 스트림들에서 처리하기에 적합한 MUX-DEMUX 유닛들, 또는 다른 하드웨어 및 소프트웨어를 포함할 수도 있다. 적용가능한 경우, 일부 예들에서, MUX-DEMUX 유닛들은 ITU H.223 멀티플렉서 프로토콜, 또는 다른 프로토콜들, 예컨대, 사용자 데이터그램 프로토콜 (UDP) 을 준수할 수도 있다.
비디오 인코더 (20) 및 비디오 디코더 (30) 각각은 하나 이상의 마이크로프로세서들, 디지털 신호 프로세서들 (DSP들), 주문형 집적회로들 (ASIC들), 필드 프로그래밍가능 게이트 어레이들 (FPGA들), 이산 로직, 소프트웨어, 하드웨어, 펌웨어 또는 임의의 이들의 조합들과 같은, 다양한 적합한 인코더 회로 중 임의의 회로로 구현될 수도 있다. 이 기법들이 소프트웨어로 부분적으로 구현되는 경우, 디바이스는 본 개시물의 기법들을 수행하기 위해 소프트웨어용 명령들을 적합한 비일시적 컴퓨터-판독가능 매체에 저장하고, 그 명령들을 하드웨어에서 하나 이상의 프로세서들을 이용하여 실행할 수도 있다. 비디오 인코더 (20) 및 비디오 디코더 (30) 각각은 하나 이상의 인코더들 또는 디코더들에 포함될 수도 있으며, 이들 중 어느 한쪽은 각각 디바이스에서 결합된 인코더/디코더 (CODEC) 의 부분으로서 통합될 수도 있다.
비디오 코딩 프로세스
위에서 간단히 언급한 바와 같이, 비디오 인코더 (20) 는 비디오 데이터를 인코딩한다. 비디오 데이터는 하나 이상의 픽처들을 포함할 수도 있다. 픽처들의 각각은 비디오의 일부를 형성하는 정지 화상이다. 일부의 경우, 픽처는 비디오 "프레임" 으로서 지칭될 수도 있다. 비디오 인코더 (20) 가 비디오 데이터를 인코딩할 때, 비디오 인코더 (20) 는 비트스트림을 생성할 수도 있다. 비트스트림은 비디오 데이터의 코딩된 표현을 형성하는 비트들의 시퀀스를 포함할 수도 있다. 비트스트림은 코딩된 픽처들 및 연관된 데이터를 포함할 수도 있다. 코딩된 픽처는 픽처의 코딩된 표현이다.
비트스트림을 생성하기 위해, 비디오 인코더 (20) 는 비디오 데이터에서 각각의 픽처에 관해 인코딩 동작들을 수행할 수도 있다. 비디오 인코더 (20) 가 픽처들에 관해 인코딩 동작들을 수행할 때, 비디오 인코더 (20) 는 일련의 코딩된 픽처들 및 연관되는 데이터를 생성할 수도 있다. 연관되는 데이터는 비디오 파라미터 세트들 (VPS), 시퀀스 파라미터 세트들, 픽처 파라미터 세트들, 적응 파라미터 세트들, 및 다른 신택스 구조들을 포함할 수도 있다. 시퀀스 파라미터 세트 (SPS) 는 픽처들의 0개 이상의 시퀀스들에 적용가능한 파라미터들을 포함할 수도 있다. 픽처 파라미터 세트 (PPS) 는 0개 이상의 픽처들에 적용가능한 파라미터들을 포함할 수도 있다. 적응 파라미터 세트 (APS) 는 0개 이상의 픽처들에 적용가능한 파라미터들을 포함할 수도 있다. APS 에서의 파라미터들은 PPS 에서의 파라미터들보다 변할 가능성이 더 많은 파라미터들일 수도 있다.
코딩된 픽처를 생성하기 위해, 비디오 인코더 (20) 는 픽처를 동일-사이즈의 비디오 블록들로 파티셔닝할 수도 있다. 비디오 블록은 샘플들의 2차원 어레이일 수도 있다. 비디오 블록들의 각각은 트리블록과 연관된다. 일부의 경우, 트리블록은 최대 코딩 유닛 (LCU) 으로서 지칭될 수도 있다. HEVC 의 트리블록들은 H.264/AVC 와 같은, 이전 표준들의 매크로블록들과 대략적으로 유사할 수도 있다. 그러나, 트리블록은 특정의 사이즈에 반드시 제한되지 않으며, 하나 이상의 코딩 유닛들 (CU들) 을 포함할 수도 있다. 비디오 인코더 (20) 는 쿼드트리 파티셔닝을 이용하여, 트리블록들의 비디오 블록들을 CU들과 연관되는 비디오 블록들, 따라서 명칭 "트리블록들" 로 파티셔닝할 수도 있다.
일부 예들에서, 비디오 인코더 (20) 는 픽처를 복수의 슬라이스들로 파티셔닝할 수도 있다. 슬라이스들의 각각은 정수 개의 CU들을 포함할 수도 있다. 일부의 경우, 슬라이스는 정수 개의 트리블록들을 포함한다. 다른 경우, 슬라이스의 경계는 트리블록 내에 있을 수도 있다.
픽처에 대해 인코딩 동작을 수행하는 일부분으로서, 비디오 인코더 (20) 는 그 픽처의 각각의 슬라이스에 대해 인코딩 동작들을 수행할 수도 있다. 비디오 인코더 (20) 가 슬라이스에 대해 인코딩 동작을 수행할 때, 비디오 인코더 (20) 는 그 슬라이스와 연관되는 인코딩된 데이터를 생성할 수도 있다. 슬라이스와 연관되는 인코딩된 데이터는 "코딩된 슬라이스" 로서 지칭될 수도 있다.
코딩된 슬라이스를 생성하기 위해, 비디오 인코더 (20) 는 슬라이스에서의 각각의 트리블록에 관해 인코딩 동작들을 수행할 수도 있다. 비디오 인코더 (20) 가 트리블록에 대해 인코딩 동작을 수행할 때, 비디오 인코더 (20) 는 코딩된 트리블록을 생성할 수도 있다. 그 코딩된 트리블록은 트리블록의 인코딩된 버전을 나타내는 데이터를 포함할 수도 있다.
비디오 인코더 (20) 가 코딩된 슬라이스를 생성할 때, 비디오 인코더 (20) 는 스캔 순서에 따라서 슬라이스에서의 트리블록들에 관해 인코딩 동작들을 수행할 수도 있다 (예컨대, 인코딩할 수도 있다). 예를 들어, 비디오 인코더 (20) 는 비디오 인코더 (20) 가 슬라이스에서 트리블록들의 각각을 인코딩 완료할 때까지, 슬라이스에서 트리블록들의 최상부 로우를 가로질러 좌에서 우로, 그후 트리블록들의 다음 하부 로우를 가로질러 좌에서 우로, 그리고 기타 등등으로 진행하는 순서로, 슬라이스의 트리블록들을 인코딩할 수도 있다.
래스터 스캔 순서에 따라서 트리블록들을 인코딩하는 것의 결과로서, 주어진 트리블록의 상부 및 좌측에 있는 트리블록들은 인코딩되었을 수도 있지만, 주어진 트리블록의 하부 및 우측에 있는 트리블록들은 아직 인코딩되지 않았다. 그 결과, 비디오 인코더 (20) 는 주어진 트리블록을 인코딩할 때, 주어진 트리블록의 상부 및 좌측에 있는 트리블록들을 인코딩함으로써 생성되는 정보에 액세스가능할 수도 있다. 그러나, 비디오 인코더 (20) 는 주어진 트리블록을 인코딩할 때, 주어진 트리블록의 하부 및 우측에 있는 트리블록들을 인코딩함으로써 생성되는 정보에 액세스불가능할 수도 있다.
코딩된 트리블록을 생성하기 위해, 비디오 인코더 (20) 는 비디오 블록을 점진적으로 더 작은 비디오 블록들로 분할하기 위해 트리블록의 비디오 블록에 관해 쿼드트리 파티셔닝을 회귀적으로 수행할 수도 있다. 더 작은 비디오 블록들의 각각은 상이한 CU 와 연관될 수도 있다. 예를 들어, 비디오 인코더 (20) 는 트리블록의 비디오 블록을 4개의 동일-사이즈의 서브-블록들로 파티셔닝하고, 서브-블록들 중 하나 이상을 4개의 동일-사이즈의 서브-서브-블록들로 파티셔닝하는, 등을 포함할 수도 있다. 파티셔닝된 CU 는 그의 비디오 블록이 다른 CU들과 연관되는 비디오 블록들로 파티셔닝되는 CU 일 수도 있다. 비-파티셔닝된 CU 는 비디오 블록이 다른 CU들과 연관되는 비디오 블록들로 파티셔닝되지 않는 CU 일 수도 있다.
비트스트림에서 하나 이상의 신택스 엘리먼트들은 비디오 인코더 (20) 가 트리블록의 비디오 블록을 파티셔닝할 수도 있는 최대 횟수를 나타낼 수도 있다. CU 의 비디오 블록은 형태가 정사각형일 수도 있다. CU 의 비디오 블록의 사이즈 (예컨대, CU 의 사이즈) 는 8x8 픽셀들로부터 64x64 픽셀들 이상의 최대치를 갖는 트리블록의 비디오 블록의 사이즈 (예컨대, 트리블록의 사이즈) 까지의 범위일 수도 있다.
비디오 인코더 (20) 는 z-스캐닝 순서에 따라서 트리블록의 각각의 CU 에 관해 인코딩 동작들을 수행할 수도 있다 (예컨대, 인코딩할 수도 있다). 즉, 비디오 인코더 (20) 는 최상부-좌측 CU, 최상부-우측 CU, 최하부-좌측 CU, 그리고 그후 최하부-우측 CU 를, 그 순서로 인코딩할 수도 있다. 비디오 인코더 (20) 가 파티셔닝된 CU 에 관해 인코딩 동작을 수행할 때, 비디오 인코더 (20) 는 z-스캐닝 순서에 따라서, 파티셔닝된 CU 의 비디오 블록의 서브-블록들과 연관되는 CU들을 인코딩할 수도 있다. 다시 말해서, 비디오 인코더 (20) 는 좌상단 서브-블록들과 연관되는 CU, 우상단 서브-블록들과 연관되는 CU, 좌하단 서브-블록들과 연관되는 CU, 그리고, 그후 우하단 서브-블록들과 연관되는 CU 를, 그 순서대로 인코딩할 수도 있다.
z-스캐닝 순서에 따라서 트리블록의 CU들을 인코딩하는 것의 결과로서, 주어진 CU 의 상부, 좌상부, 우상부, 좌측, 및 좌하부에 있는 CU들이 인코딩되었을 수도 있다. 주어진 CU 의 하부 및 우측에 있는 CU들은 아직 인코딩되지 않았다. 그 결과, 비디오 인코더 (20) 는 주어진 CU 를 인코딩할 때 주어진 CU 에 이웃하는 일부 CU들을 인코딩함으로써 생성되는 정보에 액세스가능할 수도 있다. 그러나, 비디오 인코더 (20) 는 주어진 CU 를 인코딩할 때 주어진 CU 에 이웃하는 다른 CU들을 인코딩함으로써 생성되는 정보에 액세스불가능할 수도 있다.
비디오 인코더 (20) 가 비-파티셔닝된 CU 를 인코딩할 때, 비디오 인코더 (20) 는 그 CU 에 대한 하나 이상의 예측 유닛들 (PU들) 을 생성할 수도 있다. 그 CU 의 PU들의 각각은 CU 의 비디오 블록 내에서 상이한 비디오 블록과 연관될 수도 있다. 비디오 인코더 (20) 는 CU 의 각각의 PU 에 대해 예측된 비디오 블록을 생성할 수도 있다. PU 의 예측된 비디오 블록은 샘플들의 블록일 수도 있다. 비디오 인코더 (20) 는 인트라 예측 또는 인터 예측을 이용하여, PU 에 대한 예측된 비디오 블록을 생성할 수도 있다.
비디오 인코더 (20) 가 PU 의 예측된 비디오 블록을 생성하기 위해 인트라 예측을 이용할 때, 비디오 인코더 (20) 는 PU 와 연관되는 픽처의 디코딩된 샘플들에 기초하여 PU 의 예측된 비디오 블록을 생성할 수도 있다. 비디오 인코더 (20) 가 CU 의 PU들의 예측된 비디오 블록들을 생성하기 위해 인트라 예측을 이용하는 경우, CU 는 인트라-예측된 CU 이다. 비디오 인코더 (20) 가 PU 의 예측된 비디오 블록을 생성하기 위해 인터 예측을 이용할 때, 비디오 인코더 (20) 는 PU 와 연관되는 픽처 이외의 하나 이상의 픽처들의 디코딩된 샘플들에 기초하여, PU 의 예측된 비디오 블록을 생성할 수도 있다. 비디오 인코더 (20) 가 CU 의 PU들의 예측된 비디오 블록들을 생성하기 위해 인터 예측을 이용하면, 그 CU 는 인터-예측된 CU 이다.
더욱이, 비디오 인코더 (20) 가 PU 에 대한 예측된 비디오 블록을 생성하기 위해 인터 예측을 이용할 때, 비디오 인코더 (20) 는 PU 에 대한 모션 정보를 생성할 수도 있다. PU 에 대한 모션 정보는 PU 의 하나 이상의 참조 블록들을 나타낼 수도 있다. PU 의 각각의 참조 블록은 참조 픽처 내 비디오 블록일 수도 있다. 참조 픽처는 PU 와 연관되는 픽처와는 다른 픽처일 수도 있다. 일부의 경우, PU 의 참조 블록은 또한 PU 의 "참조 샘플" 로서 지칭될 수도 있다. 비디오 인코더 (20) 는 PU 의 참조 블록들에 기초하여, PU 에 대한 예측된 비디오 블록을 생성할 수도 있다.
비디오 인코더 (20) 가 CU 의 하나 이상의 PU들에 대해 예측된 비디오 블록들을 생성한 후, 비디오 인코더 (20) 는 CU 의 PU들에 대한 예측된 비디오 블록들에 기초하여, CU 에 대한 잔차 데이터를 생성할 수도 있다. CU 에 대한 잔차 데이터는 CU 의 PU들에 대한 예측된 비디오 블록들 및 CU 의 원래 비디오 블록에서의 샘플들 사이의 차이들을 나타낼 수도 있다.
더욱이, 비-파티셔닝된 CU 에 관해 인코딩 동작을 수행하는 것의 일부로서, 비디오 인코더 (20) 는 CU 의 잔차 데이터에 관해 회귀적인 쿼드트리 파티셔닝을 수행하여, CU 의 잔차 데이터를 CU 의 변환 유닛들 (TU들) 과 연관된 잔차 데이터의 하나 이상의 블록들 (예컨대, 잔차 비디오 블록들) 로 파티셔닝할 수도 있다. CU 의 각각의 TU 는 상이한 잔차 비디오 블록과 연관될 수도 있다.
비디오 인코더 (20) 는 하나 이상의 변환들을 TU들과 연관되는 잔차 비디오 블록들에 적용하여, TU들과 연관되는 변환 계수 블록들 (예컨대, 변환 계수들의 블록들) 을 생성할 수도 있다. 개념적으로, 변환 계수 블록은 변환 계수들의 2차원 (2D) 매트릭스일 수도 있다.
변환 계수 블록을 생성한 후, 비디오 인코더 (20) 는 변환 계수 블록에 관해 양자화 프로세스를 수행할 수도 있다. 양자화는 일반적으로 변환 계수들이 변환 계수들을 나타내는데 사용되는 데이터의 양을 감소시킬 수 있도록 양자화되어 추가적인 압축을 제공하는 프로세스를 지칭한다. 양자화 프로세스는 그 변환 계수들의 일부 또는 모두와 연관되는 비트 심도를 감소시킬 수도 있다. 예를 들어, n-비트 변환 계수는 양자화 동안 m-비트 변환 계수로 절사될 수도 있으며, 여기서, n 은 m 보다 더 크다.
비디오 인코더 (20) 는 각각의 CU 를 양자화 파라미터 (QP) 값과 연관시킬 수도 있다. CU 와 연관되는 QP 값은 비디오 인코더 (20) 가 CU 와 연관되는 변환 계수 블록들을 양자화하는 방법을 결정할 수도 있다. 비디오 인코더 (20) 는 CU 와 연관되는 QP 값을 조정함으로써, CU 와 연관되는 변환 계수 블록들에 적용되는 양자화의 정도를 조정할 수도 있다.
비디오 인코더 (20) 가 변환 계수 블록을 양자화한 후, 비디오 인코더 (20) 는 양자화된 변환 계수 블록에서 변환 계수들을 나타내는 신택스 엘리먼트들의 세트들을 생성할 수도 있다. 비디오 인코더 (20) 는 컨텍스트 적응 2진 산술 코딩 (CABAC) 동작들과 같은, 엔트로피 인코딩 동작들을 이들 신택스 엘리먼트들 중 일부에 적용할 수도 있다. 콘텐츠 적응 가변 길이 코딩 (CAVLC), 확률 간격 파티셔닝 엔트로피 (PIPE) 코딩, 또는 다른 2진 산술 코딩과 같은 다른 엔트로피 코딩 기법들이 또한 사용될 수 있다.
비디오 인코더 (20) 에 의해 생성된 비트스트림은 일련의 네트워크 추상화 계층 (NAL) 유닛들을 포함할 수도 있다. NAL 유닛들의 각각은 그 NAL 유닛에 데이터의 형태의 표시 및 그 데이터를 포함하는 바이트들을 포함하는 신택스 구조일 수도 있다. 예를 들어, NAL 유닛은 비디오 파라미터 세트, 시퀀스 파라미터 세트, 픽처 파라미터 세트, 코딩된 슬라이스, 보충 강화 정보 (SEI), 액세스 유닛 디리미터, 필러 데이터, 또는 또다른 유형의 데이터를 나타내는 데이터를 포함할 수도 있다. NAL 유닛에서의 데이터는 여러 신택스 구조들을 포함할 수도 있다.
비디오 디코더 (30) 는 비디오 인코더 (20) 에 의해 생성된 비트스트림을 수신할 수도 있다. 비트스트림은 비디오 인코더 (20) 에 의해 인코딩된 비디오 데이터의 코딩된 표현을 포함할 수도 있다. 비디오 디코더 (30) 가 비트스트림을 수신할 때, 비디오 디코더 (30) 는 비트스트림에 관해 파싱 동작을 수행할 수도 있다. 비디오 디코더 (30) 가 파싱 동작을 수행할 때, 비디오 디코더 (30) 는 비트스트림으로부터 신택스 엘리먼트들을 추출할 수도 있다. 비디오 디코더 (30) 는 비트스트림으로부터 추출된 신택스 엘리먼트들에 기초하여, 비디오 데이터의 픽처들을 복원할 수도 있다. 신택스 엘리먼트들에 기초하여 비디오 데이터를 복원하는 프로세스는 일반적으로 신택스 엘리먼트들을 생성하기 위해 비디오 인코더 (20) 에 의해 수행되는 프로세스와 반대일 수도 있다.
비디오 디코더 (30) 가 CU 와 연관되는 신택스 엘리먼트들을 추출한 후, 비디오 디코더 (30) 는 신택스 엘리먼트들에 기초하여 CU 의 PU들에 대한 예측된 비디오 블록들을 생성할 수도 있다. 게다가, 비디오 디코더 (30) 는 CU 의 TU들과 연관되는 변환 계수 블록들을 역양자화할 수도 있다. 비디오 디코더 (30) 는 변환 계수 블록들에 관해 역변환들을 수행하여, CU 의 TU들과 연관되는 잔차 비디오 블록들을 복원할 수도 있다. 예측된 비디오 블록들을 생성하고 잔차 비디오 블록들을 복원한 후, 비디오 디코더 (30) 는 예측된 비디오 블록들 및 잔차 비디오 블록들에 기초하여, CU 의 비디오 블록을 복원할 수도 있다. 이러한 방법으로, 비디오 디코더 (30) 는 비트스트림에서의 신택스 엘리먼트들에 기초하여, CU들의 비디오 블록들을 복원할 수도 있다.
비디오 인코더
도 2a 는 본 개시물에서 설명하는 양태들에 따른 기법들을 구현할 수도 있는 예시적인 비디오 인코더의 예를 예시하는 블록도이다. 비디오 인코더 (20) 는 예컨대, HEVC 에 대한 비디오 프레임의 단일 계층을 프로세싱하도록 구성될 수도 있다. 또한, 비디오 인코더 (20) 는 본 개시물의 기법들 중 임의의 기법 또는 모두를 수행하도록 구성될 수도 있다. 일 예로서, 예측 프로세싱 유닛 (100) 은 본 개시물에서 설명되는 기법들 중 임의의 기법 또는 모두를 수행하도록 구성될 수도 있다. 다른 실시형태에서, 비디오 인코더 (20) 는 본 개시물에서 설명되는 기법들 중 임의의 기법 또는 모두를 수행하도록 구성되는 옵션적인 인터-계층 예측 유닛 (128) 을 포함한다. 다른 실시형태들에서, 인터-계층 예측은 예측 프로세싱 유닛 (100) (예컨대, 인터 예측 유닛 (121) 및/또는 인트라 예측 유닛 (126)) 에 의해 수행될 수 있으며, 이 경우, 인터-계층 예측 유닛 (128) 은 생략될 수도 있다. 그러나, 본 개시물의 양태들은 이에 제한되지 않는다. 일부 예들에서, 본 개시물에서 설명하는 기법들은 비디오 인코더 (20) 의 여러 구성요소들 사이에 공유될 수도 있다. 일부 예들에서, 추가적으로 또는 대안적으로, 프로세서 (미도시) 는 본 개시물에서 설명되는 기법들 중 임의의 기법 또는 모두를 수행하도록 구성될 수도 있다.
설명의 목적을 위해, 본 개시물은 HEVC 코딩의 맥락에서 비디오 인코더 (20) 를 기술한다. 그러나, 본 개시물의 기법들은 다른 코딩 표준들 또는 방법들에 적용가능할 수도 있다. 도 2a 에 도시된 예는 단일 계층 코덱에 대한 것이다. 그러나, 도 2b 에 대해 추가로 설명되는 바와 같이, 비디오 인코더 (20) 중 일부 또는 모두는 멀티-계층 코덱의 프로세싱을 위해 중복될 수도 있다.
비디오 인코더 (20) 는 비디오 슬라이스들 내 비디오 블록들의 인트라-코딩 및 인터-코딩을 수행할 수도 있다. 인트라 코딩은 주어진 비디오 프레임 또는 픽처 내 비디오에서 공간 리던던시를 감소시키거나 또는 제거하기 위해, 공간 예측에 의존한다. 인터-코딩은 비디오 시퀀스의 인접 프레임들 또는 픽처들 내 비디오에서 시간 리던던시를 감소시키거나 또는 제거하기 위해, 시간 예측에 의존한다. 인트라-모드 (I 모드) 는 여러 공간 기반의 압축 모드들 중 임의의 코딩 모드를 지칭할 수도 있다. 단방향 예측 (P 모드) 또는 양방향 예측 (B 모드) 과 같은 인터-모드들은 여러 시간-기반의 코딩 모드들 중 임의의 모드를 지칭할 수도 있다.
도 2a 의 예에서, 비디오 인코더 (20) 는 복수의 기능적 구성요소들을 포함한다. 비디오 인코더 (20) 의 기능적 구성요소들은 예측 프로세싱 유닛 (100), 잔차 생성 유닛 (102), 변환 프로세싱 유닛 (104), 양자화 유닛 (106), 역양자화 유닛 (108), 역변환 유닛 (110), 복원 유닛 (112), 필터 유닛 (113), 디코딩된 픽처 버퍼 (114), 및 엔트로피 인코딩 유닛 (116) 을 포함한다. 예측 프로세싱 유닛 (100) 은 인터 예측 유닛 (121), 모션 추정 유닛 (122), 모션 보상 유닛 (124), 인트라 예측 유닛 (126), 및 인터 계층 예측 유닛 (128) 을 포함한다. 다른 예들에서, 비디오 인코더 (20) 는 더 많거나, 더 적거나, 또는 상이한 기능적 구성요소들을 포함할 수도 있다. 더욱이, 모션 추정 유닛 (122) 및 모션 보상 유닛 (124) 은 고도로 통합될 수도 있지만, 도 2a 의 예에서는 설명의 목적들을 위해 따로따로 나타낸다.
비디오 인코더 (20) 는 비디오 데이터를 수신할 수도 있다. 비디오 인코더 (20) 는 여러 소스들로부터 비디오 데이터를 수신할 수도 있다. 예를 들어, 비디오 인코더 (20) 는 (예컨대, 도 1a 또는 도 1b 에 도시된) 비디오 소스 (18) 또는 또 다른 소스로부터 비디오 데이터를 수신할 수도 있다. 비디오 데이터는 일련의 픽처들을 나타낼 수도 있다. 비디오 데이터를 인코딩하기 위해, 비디오 인코더 (20) 는 픽처들의 각각에 관해 인코딩 동작을 수행할 수도 있다. 픽처에 관해 인코딩 동작을 수행하는 것의 일부분으로서, 비디오 인코더 (20) 는 그 픽처의 각각의 슬라이스에 관해 인코딩 동작들을 수행할 수도 있다. 슬라이스에 대해 인코딩 동작을 수행하는 것의 일부분으로서, 비디오 인코더 (20) 는 그 슬라이스에서의 트리블록들에 관해 인코딩 동작들을 수행할 수도 있다.
트리블록에 대해 인코딩 동작을 수행하는 것의 일부분으로서, 예측 프로세싱 유닛 (100) 은 비디오 블록을 점진적으로 더 작은 비디오 블록들로 분할하기 위해 트리블록의 비디오 블록에 관해 쿼드트리 파티셔닝을 수행할 수도 있다. 더 작은 비디오 블록들의 각각은 상이한 CU 와 연관될 수도 있다. 예를 들어, 예측 프로세싱 유닛 (100) 은 트리블록의 비디오 블록을 4개의 동일-사이즈의 서브-블록들로 파티셔닝할 수도 있으며, 서브-블록들 중 하나 이상을 4개의 동일-사이즈의 서브-서브-블록들로 파티셔닝할 수도 있으며, 기타등등으로 파티셔닝할 수도 있다.
CU들과 연관되는 비디오 블록들의 사이즈는 8x8 샘플들로부터 64x64 샘플들 이상의 최대치를 갖는 트리블록의 사이즈까지의 범위일 수도 있다. 본 개시물에서, "NxN" 및 "N 곱하기 N" 은 수직 및 수평 치수들의 관점에서 비디오 블록의 샘플 치수들, 예컨대, 16x16 샘플들 또는 16 곱하기 16 샘플들을 지칭하기 위해 상호교환가능하게 사용될 수도 있다. 일반적으로, 16x16 비디오 블록은 수직 방향으로 16개의 샘플들 (y = 16) 및 수평 방향으로 16개의 샘플들 (x = 16) 을 갖는다. 이와 유사하게, NxN 블록은 일반적으로 수직 방향으로 N 개의 샘플들 및 수평 방향으로 N 개의 샘플들을 가지며, 여기서 N 은 음이 아닌 정수 값을 나타낸다.
더욱이, 트리블록에 대해 인코딩 동작을 수행하는 것의 일부로서, 예측 프로세싱 유닛 (100) 은 그 트리블록에 대한 계층적 쿼드트리 데이터 구조를 생성할 수도 있다. 예를 들어, 트리블록은 쿼드트리 데이터 구조의 루트 노드에 대응할 수도 있다. 예측 프로세싱 유닛 (100) 이 트리블록의 비디오 블록을 4개의 서브-블록들로 파티셔닝하면, 그 루트 노드는 쿼드트리 데이터 구조에서 4개의 자식 노드들을 갖는다. 자식 노드들 각각은 서브-블록들 중 하나와 연관되는 CU 에 대응한다. 예측 프로세싱 유닛 (100) 이 서브-블록들 중 하나를 4개의 서브-서브-블록들로 파티셔닝하면, 서브-블록들과 연관되는 CU 에 대응하는 노드는 4개의 자식 노드들을 가질 수도 있으며, 그 자식 노드들 각각은 서브-서브-블록들 중 하나와 연관되는 CU 에 대응한다.
쿼드트리 데이터 구조의 각각의 노드는 대응하는 트리블록 또는 CU 에 대한 신택스 데이터 (예컨대, 신택스 엘리먼트들) 를 포함할 수도 있다. 예를 들어, 쿼드트리에서의 노드는 노드에 대응하는 CU 의 비디오 블록이 4개의 서브-블록들로 파티셔닝되는지 (예컨대, 분할되는지) 여부를 나타내는 분할 플래그를 포함할 수도 있다. CU 에 대한 신택스 엘리먼트들은 회귀적으로 정의될 수도 있으며, CU 의 비디오 블록이 서브-블록들로 분할되는지에 의존할 수도 있다. 비디오 블록이 파티셔닝되지 않는 CU 는 쿼드트리 데이터 구조에서 리프 노드에 대응할 수도 있다. 코딩된 트리블록은 대응하는 트리블록에 대한 쿼드트리 데이터 구조에 기초한 데이터를 포함할 수도 있다.
비디오 인코더 (20) 는 트리블록의 각각의 비-파티셔닝된 CU 에 관해 인코딩 동작들을 수행할 수도 있다. 비디오 인코더 (20) 가 비-파티셔닝된 CU 에 대해 인코딩 동작을 수행할 때, 비디오 인코더 (20) 는 비-파티셔닝된 CU 의 인코딩된 표현을 나타내는 데이터를 생성한다.
CU 에 관해 인코딩 동작을 수행하는 것의 일부로서, 예측 프로세싱 유닛 (100) 은 CU 의 하나 이상의 PU들 사이에 CU 의 비디오 블록을 파티셔닝할 수도 있다. 비디오 인코더 (20) 및 비디오 디코더 (30) 는 여러 PU 사이즈들을 지원할 수도 있다. 특정의 CU 의 사이즈가 2Nx2N 이라고 가정하면, 비디오 인코더 (20) 및 비디오 디코더 (30) 는 2Nx2N 또는 NxN 의 PU 사이즈들, 및 2Nx2N, 2NxN, Nx2N, NxN, 2NxnU, nLx2N, nRx2N, 또는 유사한 것의 대칭적인 PU 사이즈들에서의 인터-예측을 지원한다. 비디오 인코더 (20) 및 비디오 디코더 (30) 는 또한 2NxnU, 2NxnD, nLx2N, 및 nRx2N 의 PU 사이즈들에 대한 비대칭적인 파티셔닝을 지원할 수도 있다. 일부 예들에서, 예측 프로세싱 유닛 (100) 은 기하학적 파티셔닝을 수행하여, CU 의 비디오 블록을, CU 의 PU들 사이에, CU 의 비디오 블록의 측면들과 직각으로 만나지 않는 경계를 따라서 파티셔닝할 수도 있다.
인터 예측 유닛 (121) 은 CU 의 각각의 PU 에 관해 인터 예측을 수행할 수도 있다. 인터 예측은 시간 압축을 제공할 수도 있다. PU 에 대해 인터 예측을 수행하기 위해, 모션 추정 유닛 (122) 은 PU 에 대한 모션 정보를 생성할 수도 있다. 모션 보상 유닛 (124) 은 CU 와 연관되는 픽처 (예컨대, 참조 픽처들) 이외의 픽처들의 모션 정보 및 디코딩된 샘플들에 기초하여, PU 에 대한 예측된 비디오 블록을 생성할 수도 있다. 본 개시물에서, 모션 보상 유닛 (124) 에 의해 생성되는 예측된 비디오 블록은 인터-예측된 비디오 블록으로서 지칭될 수도 있다.
슬라이스들은 I 슬라이스들, P 슬라이스들, 또는 B 슬라이스들일 수도 있다. 모션 추정 유닛 (122) 및 모션 보상 유닛 (124) 은 PU 가 I 슬라이스, P 슬라이스, 또는 B 슬라이스 내에 있는지에 따라서, CU 의 PU 에 대해 상이한 동작들을 수행할 수도 있다. I 슬라이스에서, 모든 PU들은 인트라 예측된다. 그러므로, PU 가 I 슬라이스에 있으면, 모션 추정 유닛 (122) 및 모션 보상 유닛 (124) 은 PU 에 관해 인터 예측을 수행하지 않는다.
PU 가 P 슬라이스에 있으면, PU 를 포함하는 픽처는 "리스트 0" 으로서 지칭되는 참조 픽처들의 리스트와 연관된다. 리스트 0 에서의 참조 픽처들의 각각은 다른 픽처들의 인터 예측에 사용될 수도 있는 샘플들을 포함한다. 모션 추정 유닛 (122) 이 P 슬라이스에서의 PU 에 대해 모션 추정 동작을 수행할 때, 모션 추정 유닛 (122) 은 PU 에 대한 참조 블록에 대해 리스트 0 에서의 참조 픽처들을 탐색할 수도 있다. PU 의 참조 블록은 PU 의 비디오 블록에서의 샘플들에 가장 가깝게 대응하는 샘플들의 세트, 예컨대, 샘플들의 블록일 수도 있다. 모션 추정 유닛 (122) 은 다양한 메트릭들을 이용하여, 얼마나 참조 픽처에서의 샘플들의 세트가 PU 의 비디오 블록에서의 샘플들에 가깝게 대응하는지를 결정할 수도 있다. 예를 들어, 모션 추정 유닛 (122) 은 SAD (sum of absolute difference), SSD (sum of square difference), 또는 다른 차이 메트릭들에 의해 얼마나 참조 픽처에서의 샘플들의 세트가 PU 의 비디오 블록에서의 샘플들에 가깝게 대응하는지를 결정할 수도 있다.
P 슬라이스에서 PU 의 참조 블록을 식별한 후, 모션 추정 유닛 (122) 은 그 참조 블록을 포함하는 리스트 0 에서의 참조 픽처를 나타내는 참조 인덱스 및 PU 와 참조 블록 사이의공간 변위를 나타내는 모션 벡터를 생성할 수도 있다. 여러 예들에서, 모션 추정 유닛 (122) 은 다양한 정밀도의 정도들에 대해 모션 벡터들을 생성할 수도 있다. 예를 들어, 모션 추정 유닛 (122) 은 모션 벡터들을 1/4 샘플 정밀도, 1/8 샘플 정밀도, 또는 다른 분수 샘플 정밀도로 생성할 수도 있다. 분수 샘플 정밀도의 경우, 참조 블록 값들은 참조 픽처에서의 정수-위치 샘플 값들로부터 내삽될 수도 있다. 모션 추정 유닛 (122) 은 참조 인덱스 및 모션 벡터를 PU 의 모션 정보로서 출력할 수도 있다. 모션 보상 유닛 (124) 은 PU 의 모션 정보에 의해 식별되는 참조 블록에 기초하여, PU 의 예측된 비디오 블록을 생성할 수도 있다.
PU 가 B 슬라이스에 있으면, PU 를 포함하는 픽처는 "리스트 0" 및 "리스트 1" 로 지칭되는, 참조 픽처들의 2개의 리스트들과 연관될 수도 있다. 일부 예들에서, B 슬라이스를 포함하는 픽처는 리스트 0 과 리스트 1 의 조합인 리스트 조합과 연관될 수도 있다.
더욱이, PU 가 B 슬라이스에 있으면, 모션 추정 유닛 (122) 은 PU 에 대한 단방향 예측 또는 양방향 예측을 수행할 수도 있다. 모션 추정 유닛 (122) 이 PU 에 대해 단방향 예측을 수행할 때, 모션 추정 유닛 (122) 은 PU 에 대한 참조 블록에 대해 리스트 0 또는 리스트 1 의 참조 픽처들을 탐색할 수도 있다. 모션 추정 유닛 (122) 은 그후 참조 블록을 포함하는 리스트 0 또는 리스트 1 에서의 참조 픽처를 나타내는 참조 인덱스 및 PU 와 참조 블록 사이의 공간 변위를 나타내는 모션 벡터를 생성할 수도 있다. 모션 추정 유닛 (122) 은 참조 인덱스, 예측 방향 표시자, 및 모션 벡터를 PU 의 모션 정보로서 출력할 수도 있다. 예측 방향 표시자는 참조 인덱스가 리스트 0 또는 리스트 1 에서 참조 픽처를 나타내는지를 표시할 수도 있다. 모션 보상 유닛 (124) 은 PU 의 모션 정보에 의해 표시되는 참조 블록에 기초하여, PU 의 예측된 비디오 블록을 생성할 수도 있다.
모션 추정 유닛 (122) 이 PU 에 대해 양방향 예측을 수행할 때, 모션 추정 유닛 (122) 은 PU 에 대한 참조 블록에 대해서 리스트 0 에서의 참조 픽처들을 탐색할 수도 있으며, 또한 PU 에 대한 또 다른 참조 블록에 대해서 리스트 1 에서의 참조 픽처들을 탐색할 수도 있다. 모션 추정 유닛 (122) 은 그후 참조 블록들을 포함하는 리스트 0 및 리스트 1 에서 참조 픽처들을 나타내는 참조 인덱스들 및 참조 블록들과 PU 사이의 공간 변위들을 나타내는 모션 벡터들을 생성할 수도 있다. 모션 추정 유닛 (122) 은 PU 의 참조 인덱스들 및 모션 벡터들을 PU 의 모션 정보로서 출력할 수도 있다. 모션 보상 유닛 (124) 은 PU 의 모션 정보에 의해 표시되는 참조 블록들에 기초하여, PU 의 예측된 비디오 블록을 생성할 수도 있다.
일부의 경우, 모션 추정 유닛 (122) 은 PU 에 대한 모션 정보의 전체 세트를 엔트로피 인코딩 유닛 (116) 으로 출력하지 않는다. 대신, 모션 추정 유닛 (122) 은 또 다른 PU 의 모션 정보를 참조하여 PU 의 모션 정보를 시그널링할 수도 있다. 예를 들어, 모션 추정 유닛 (122) 은 PU 의 모션 정보가 이웃하는 PU 의 모션 정보와 충분히 유사하다고 결정할 수도 있다. 이 예에서, 모션 추정 유닛 (122) 은 PU 가 이웃하는 PU 와 동일한 모션 정보를 갖는 것을 비디오 디코더 (30) 에 표시하는, 값을 PU 과 연관되는 신택스 구조에서, 표시할 수도 있다. 또 다른 예에서, 모션 추정 유닛 (122) 은 PU 와 연관되는 신택스 구조에서, 이웃하는 PU 및 모션 벡터 차이 (MVD) 를 식별할 수도 있다. 모션 벡터 차이는 PU 의 모션 벡터와 표시된 이웃하는 PU 의 모션 벡터 사이의 차이를 표시한다. 비디오 디코더 (30) 는 표시된 이웃하는 PU 의 모션 벡터 및 모션 벡터 차이를 이용하여, PU 의 모션 벡터를 결정할 수도 있다. 제 2 PU 의 모션 정보를 시그널링할 때 제 1 PU 의 모션 정보를 참조함으로써, 비디오 인코더 (20) 는 더 적은 비트들을 이용하여 제 2 PU 의 모션 정보를 시그널링가능할 수도 있다.
도 8 내지 도 12 을 참조하여 아래서 추가로 설명되는 바와 같이, 예측 프로세싱 유닛 (100) 은 도 8 내지 도 12 에 예시된 방법들을 수행함으로써 PU (또는, 임의의 다른 참조 계층 및/또는 향상 계층 블록들 또는 비디오 유닛들) 를 코딩하도록 (예컨대, 인코딩하거나 또는 디코딩하도록) 구성될 수도 있다. 예를 들어, 인터 예측 유닛 (121) (예컨대, 모션 추정 유닛 (122) 및/또는 모션 보상 유닛 (124) 을 경유한), 인트라 예측 유닛 (126), 또는 인터-계층 예측 유닛 (128) 은 도 8 내지 도 12 에 예시된 방법들을, 함께 또는 별개로 수행하도록 구성될 수도 있다.
CU 에 대해 인코딩 동작을 수행하는 것의 일부분으로서, 인트라 예측 유닛 (126) 은 CU 의 PU들에 관해 인트라 예측을 수행할 수도 있다. 인트라 예측은 공간 압축을 제공할 수도 있다. 인트라 예측 유닛 (126) 이 PU 에 관해 인트라 예측을 수행할 때, 인트라 예측 유닛 (126) 은 동일한 픽처에서의 다른 PU들의 디코딩된 샘플들에 기초하여 PU 에 대한 예측 데이터를 생성할 수도 있다. PU 에 대한 예측 데이터는 예측된 비디오 블록 및 여러 신택스 엘리먼트들을 포함할 수도 있다. 인트라 예측 유닛 (126) 은 I 슬라이스들, P 슬라이스들, 및 B 슬라이스들에서의 PU들에 대해 인트라 예측을 수행할 수도 있다.
PU 상에 인트라 예측을 수행하기 위해, 인트라 예측 유닛 (126) 은 다수의 인트라 예측 모드들을 이용하여 예측 PU 에 대한 다수의 데이터의 세트들을 생성할 수도 있다. 인트라 예측 유닛 (126) 이 인트라 예측 모드를 이용하여 PU 에 대한 예측 데이터의 세트를 생성할 때, 인트라 예측 유닛 (126) 은 샘플들을 이웃하는 PU들의 비디오 블록들로부터, PU 의 비디오 블록을 가로질러, 인트라 예측 모드와 연관되는 방향 및/또는 기울기로 확장할 수도 있다. PU들, CU들, 및 트리블록들에 대해 좌우, 상하 인코딩 순서를 가정하면, 이웃하는 PU들은 PU 의 상측에, 우상부에, 좌상부에, 또는 좌측에 있을 수도 있다. 인트라 예측 유닛 (126) 은 PU 의 사이즈에 따라서, 다양한 수의 인트라 예측 모드들, 예컨대, 33개의 방향 인트라 예측 모드들을 이용할 수도 있다.
예측 프로세싱 유닛 (100) 은 PU 에 대해 모션 보상 유닛 (124) 에 의해 생성된 예측 데이터 또는 PU 에 대해 인트라 예측 유닛 (126) 에 의해 생성된 예측 데이터 중에서, PU 에 대한 예측 데이터를 선택할 수도 있다. 일부 예들에서, 예측 프로세싱 유닛 (100) 은 예측 데이터의 세트들의 레이트/왜곡 메트릭들에 기초하여 PU 에 대한 예측 데이터를 선택한다.
예측 프로세싱 유닛 (100) 이 인트라 예측 유닛 (126) 에 의해 생성된 예측 데이터를 선택하면, 예측 프로세싱 유닛 (100) 은 PU 에 대한 예측 데이터들, 예컨대, 선택된 인트라 예측 모드를 생성하는데 사용된 인트라 예측 모드를 시그널링할 수도 있다. 예측 프로세싱 유닛 (100) 은 그 선택된 인트라 예측 모드를 여러 방법들로 시그널링할 수도 있다. 예를 들어, 선택된 인트라 예측 모드가 이웃하는 PU 의 인트라 예측 모드와 동일할 가능성이 있을 수도 있다. 다시 말해서, 이웃하는 PU 의 인트라 예측 모드는 현재의 PU 에 대해 가장 가능성있는 모드일 수도 있다. 따라서, 예측 프로세싱 유닛 (100) 은 선택된 인트라 예측 모드가 이웃하는 PU 의 인트라 예측 모드와 동일하다는 것을 표시하기 위해 신택스 엘리먼트를 생성할 수도 있다.
위에서 설명한 바와 같이, 비디오 인코더 (20) 는 인터-계층 예측 유닛 (128) 을 포함할 수도 있다. 인터-계층 예측 유닛 (128) 은 SVC 에 이용가능한 하나 이상의 상이한 계층들 (예컨대, 기초 또는 참조 계층) 을 이용하여 현재의 블록 (예컨대, EL 에서의 현재의 블록) 을 예측하도록 구성된다. 이러한 예측은 인터-계층 예측으로서 지칭될 수도 있다. 인터-계층 예측 유닛 (128) 은 예측 방법들을 이용하여 인터-계층 리던던시를 감소시켜, 코딩 효율을 향상시키고 컴퓨터 리소스 요구사항들을 감소시킨다. 인터-계층 예측의 일부 예들은 인터-계층 인트라 예측, 인터-계층 모션 예측, 및 인터-계층 잔차 예측을 포함한다. 인터-계층 인트라 예측은 기초 계층에서 동일 위치에 배치된 블록들의 복원을 이용하여 향상 계층에서의 현재의 블록을 예측한다. 인터-계층 모션 예측은 기초 계층의 모션 정보를 이용하여 향상 계층에서의 모션을 예측한다. 인터-계층 잔차 예측은 기초 계층의 잔차를 이용하여 향상 계층의 잔차를 예측한다. 인터-계층 예측 방식들의 각각이 더욱더 자세하게 아래에서 설명된다.
예측 프로세싱 유닛 (100) 이 CU 의 PU들에 대한 예측 데이터를 선택한 후, 잔차 생성 유닛 (102) 은 CU 의 비디오 블록으로부터 CU 의 PU들의 예측된 비디오 블록들을 감산함으로써 (예컨대, 마이너스 부호로 표시됨으로써) CU 에 대한 잔차 데이터를 생성할 수도 있다. CU 의 잔차 데이터는 CU 의 비디오 블록에서의 샘플들의 상이한 샘플 구성요소들에 대응하는 2D 잔차 비디오 블록들을 포함할 수도 있다. 예를 들어, 잔차 데이터는 CU 의 PU들의 예측된 비디오 블록들에서의 샘플들의 휘도 성분들과, CU 의 원래 비디오 블록에서의 샘플들의 휘도 성분들 사이의 차이들에 대응하는 잔차 비디오 블록을 포함할 수도 있다. 게다가, CU 의 잔차 데이터는 CU 의 PU들의 예측된 비디오 블록들에서의 샘플들의 색차 성분들과, CU 의 원래 비디오 블록에서의 샘플들의 색차 성분들 사이의 차이들에 대응하는 잔차 비디오 블록들을 포함할 수도 있다.
예측 프로세싱 유닛 (100) 은 쿼드트리 파티셔닝을 수행하여, CU 의 잔차 비디오 블록들을 서브-블록들로 파티셔닝할 수도 있다. 각각의 미분할된 잔차 비디오 블록은 CU 의 상이한 TU 와 연관될 수도 있다. CU 의 TU들과 연관되는 잔차 비디오 블록들의 사이즈들 및 위치들은 CU 의 PU들과 연관되는 비디오 블록들의 사이즈들 및 위치들에 기초하거나 또는 기초하지 않을 수도 있다. "잔차 쿼드 트리" (RQT) 로서 알려진 쿼드트리 구조는 잔차 비디오 블록들의 각각과 연관되는 노드들을 포함할 수도 있다. CU 의 TU들은 RQT 의 리프 노드들에 대응할 수도 있다.
변환 프로세싱 유닛 (104) 은 하나 이상의 변환들을 TU 와 연관되는 잔차 비디오 블록에 적용함으로써 CU 의 각각의 TU 에 대한 하나 이상의 변환 계수 블록들을 생성할 수도 있다. 변환 계수 블록들의 각각은 변환 계수들의 2D 매트릭스일 수도 있다. 변환 프로세싱 유닛 (104) 은 여러 변환들을 TU 와 연관되는 잔차 비디오 블록에 적용할 수도 있다. 예를 들어, 변환 프로세싱 유닛 (104) 은 이산 코사인 변환 (DCT), 방향 변환, 또는 개념적으로 유사한 변환을 TU 와 연관되는 잔차 비디오 블록에 적용할 수도 있다.
변환 프로세싱 유닛 (104) 이 TU 와 연관되는 변환 계수 블록을 생성한 후, 양자화 유닛 (106) 은 변환 계수 블록에서의 변환 계수들을 양자화할 수도 있다. 양자화 유닛 (106) 은 CU 와 연관되는 QP 값에 기초하여, CU 의 TU 와 연관되는 변환 계수 블록을 양자화할 수도 있다.
비디오 인코더 (20) 는 QP 값을 CU 와 여러 방법들로 연관시킬 수도 있다. 예를 들어, 비디오 인코더 (20) 는 CU 와 연관되는 트리블록에 관해 레이트-왜곡 분석을 수행할 수도 있다. 레이트-왜곡 분석에서, 비디오 인코더 (20) 는 트리블록에 관해 인코딩 동작을 여러번 수행함으로써, 트리블록의 다수의 코딩된 표현들을 생성할 수도 있다. 비디오 인코더 (20) 는 비디오 인코더 (20) 가 트리블록의 상이한 인코딩된 표현들을 생성할 때, 상이한 QP 값들을 CU 와 연관시킬 수도 있다. 비디오 인코더 (20) 는 주어진 QP 값이 최저 비트레이트 및 왜곡 메트릭을 갖는 트리블록의 코딩된 표현에서 CU 와 연관될 때 주어진 QP 값이 CU 와 연관된다고 시그널링할 수도 있다.
역양자화 유닛 (108) 및 역변환 유닛 (110) 은 역양자화 및 역변환들을 변환 계수 블록에 각각 적용하여, 변환 계수 블록으로부터 잔차 비디오 블록을 복원할 수도 있다. 복원 유닛 (112) 은 복원된 잔차 비디오 블록을 예측 프로세싱 유닛 (100) 에 의해 생성되는 하나 이상의 예측된 비디오 블록들로부터의 대응하는 샘플들에 가산하여, TU 와 연관되는 복원된 비디오 블록을 생성할 수도 있다. CU 의 각각의 TU 에 대한 비디오 블록들을 이 방법으로 복원함으로써, 비디오 인코더 (20) 는 CU 의 비디오 블록을 복원할 수도 있다.
복원 유닛 (112) 이 CU 의 비디오 블록을 복원한 후, 필터 유닛 (113) 은 CU 와 연관되는 비디오 블록에서 블록킹 아티팩트들을 감소시키기 위해 디블록킹 동작을 수행할 수도 있다. 하나 이상의 디블록킹 동작들을 수행한 후, 필터 유닛 (113) 은 CU 의 복원된 비디오 블록을 디코딩된 픽처 버퍼 (114) 에 저장할 수도 있다. 모션 추정 유닛 (122) 및 모션 보상 유닛 (124) 은 복원된 비디오 블록을 포함하는 참조 픽처를 이용하여, 후속 픽처들의 PU들에 관해 인터 예측을 수행할 수도 있다. 게다가, 인트라 예측 유닛 (126) 은 디코딩된 픽처 버퍼 (114) 에서의 복원된 비디오 블록들을 이용하여, CU 와 동일한 픽처에서의 다른 PU들에 관해 인트라 예측을 수행할 수도 있다.
엔트로피 인코딩 유닛 (116) 은 비디오 인코더 (20) 의 다른 기능적 구성요소들로부터 데이터를 수신할 수도 있다. 예를 들어, 엔트로피 인코딩 유닛 (116) 은 양자화 유닛 (106) 으로부터 변환 계수 블록들을 수신할 수도 있으며 예측 프로세싱 유닛 (100) 으로부터 신택스 엘리먼트들을 수신할 수도 있다. 엔트로피 인코딩 유닛 (116) 이 데이터를 수신할 때, 엔트로피 인코딩 유닛 (116) 은 하나 이상의 엔트로피 인코딩 동작들을 수행하여, 엔트로피 인코딩된 데이터를 생성할 수도 있다. 예를 들어, 비디오 인코더 (20) 는 그 데이터에 관해, 컨텍스트 적응 가변 길이 코딩 (CAVLC) 동작, CABAC 동작, 변수-대-변수 (V2V) 길이 코딩 동작, 신택스-기반 컨텍스트-적응 2진 산술 코딩 (SBAC) 동작, 확률 간격 파티셔닝 엔트로피 (PIPE) 코딩 동작, 또는 또다른 유형의 엔트로피 인코딩 동작을 수행할 수도 있다. 엔트로피 인코딩 유닛 (116) 은 엔트로피 인코딩된 데이터를 포함하는 비트스트림을 출력할 수도 있다.
데이터에 대해 엔트로피 인코딩 동작을 수행하는 것의 일부로서, 엔트로피 인코딩 유닛 (116) 은 컨텍스트 모델을 선택할 수도 있다. 엔트로피 인코딩 유닛 (116) 이 CABAC 동작을 수행하고 있으면, 컨텍스트 모델은 특정의 값들을 가지는 특정의 빈들의 확률들의 추정치들을 나타낼 수도 있다. CABAC 의 맥락에서, 용어 "빈" 은 신택스 엘리먼트의 2진화된 버전의 비트를 지칭하기 위해 사용된다.
멀티-계층 비디오 인코더
도 2b 는 본 개시물에서 설명하는 양태들에 따른 기법들을 구현할 수도 있는 예시적인 멀티-계층 비디오 인코더 (23) 의 예를 예시하는 블록도이다. 비디오 인코더 (23) 는 예컨대, SHVC 및 멀티뷰 코딩에 대해 멀티-계층 비디오 프레임들을 프로세싱하도록 구성될 수도 있다. 비디오 인코더 (23) 는 본 개시물의 기법들 중 임의의 기법 또는 모두를 수행하도록 구성될 수도 있다.
비디오 인코더 (23) 는 비디오 인코더 (20A) 및 비디오 인코더 (20B) 를 포함하며, 그 각각은 비디오 인코더 (20) 로서 구성될 수도 있으며 비디오 인코더 (20) 에 관하여 위에서 설명된 기능들을 수행할 수도 있다. 또, 참조 번호들의 재사용에 의해 표시되는 바와 같이, 비디오 인코더들 (20A 및 20B) 은 시스템들 및 서브시스템들 중 적어도 일부를 비디오 인코더 (20) 로서 포함할 수도 있다. 비디오 인코더 (23) 가 2개의 비디오 인코더들 (20A 및 20B) 을 포함하는 것으로 예시되지만, 비디오 인코더 (23) 는 그에 한정되지 않으며 임의 개수의 비디오 인코더 (20) 계층들을 포함할 수도 있다. 일부 실시형태들에서, 비디오 인코더 (23) 는 액세스 유닛에서의 각각의 픽처 또는 프레임에 대한 비디오 인코더 (20) 를 포함할 수도 있다. 예를 들어, 5개의 픽처들을 포함하는 액세스 유닛이 5개의 인코더 계층들을 포함하는 비디오 인코더에 의해 프로세싱되거나 또는 인코딩될 수도 있다. 일부 실시형태들에서, 비디오 인코더 (23) 는 액세스 유닛에서의 프레임들보다 더 많은 인코더 계층들을 포함할 수도 있다. 이러한 일부 경우들에서, 비디오 인코더 계층들 중 일부는 어떤 액세스 유닛들을 프로세싱할 때 비활성일 수도 있다.
비디오 인코더들 (20A 및 20B) 에 추가하여, 비디오 인코더 (23) 는 리샘플링 유닛 (90) 을 포함할 수도 있다. 리샘플링 유닛 (90) 은 일부의 경우, 수신된 비디오 프레임의 기초 계층을 업샘플링하여, 예를 들어, 향상 계층을 생성할 수도 있다. 리샘플링 유닛 (90) 은 다른 정보가 아닌, 프레임의 수신된 기초 계층과 연관된 특정의 정보를 업샘플링할 수도 있다. 예를 들어, 리샘플링 유닛 (90) 은 기초 계층의 공간 사이즈 또는 픽셀들의 개수를 업샘플링할 수도 있지만, 슬라이스들의 개수 또는 픽처 순서 카운트는 일정하게 유지할 수도 있다. 일부의 경우, 리샘플링 유닛 (90) 은 수신된 비디오를 프로세싱하지 않을 수도 있으며 및/또는 옵션적일 수도 있다. 예를 들어, 일부의 경우, 예측 프로세싱 유닛 (100) 은 업샘플링을 수행할 수도 있다. 일부 실시형태들에서, 리샘플링 유닛 (90) 은 계층을 업샘플링하고 슬라이스 경계 규칙들 및/또는 래스터 스캔 규칙들의 세트에 따르도록 하나 이상의 슬라이스들을 재편성하거나, 재정의하거나, 수정하거나 조정하도록 구성된다. 액세스 유닛에서 기초 계층, 또는 하부 계층을 업샘플링하는 것으로 주로 설명되지만, 일부의 경우, 리샘플링 유닛 (90) 은 계층을 다운샘플링할 수도 있다. 예를 들어, 비디오의 스트리밍 동안 대역폭이 감소되면, 프레임은 업샘플링 대신 다운샘플링될 수도 있다.
리샘플링 유닛 (90) 은 하부 계층 인코더 (예컨대, 비디오 인코더 (20A)) 의 디코딩된 픽처 버퍼 (114) 로부터 픽처 또는 프레임 (또는, 픽처와 연관된 픽처 정보) 을 수신하고 픽처 (또는, 수신된 픽처 정보) 를 업샘플링하도록 구성될 수도 있다. 이 업샘플링된 픽처는 그후 하부 계층 인코더와 동일한 액세스 유닛에서의 픽처를 인코딩하도록 구성된 상위 계층 인코더 (예컨대, 비디오 인코더 (20B)) 의 예측 프로세싱 유닛 (100) 에 제공될 수도 있다. 일부의 경우, 상위 계층 인코더는 하부 계층 인코더로부터 한 계층 제거된다. 다른 경우, 도 2b 의 계층 0 비디오 인코더와 계층 1 인코더 사이에 하나 이상의 상위 계층 인코더들이 존재할 수도 있다.
일부의 경우, 리샘플링 유닛 (90) 은 생략되거나 또는 바이패스될 수도 있다. 이러한 경우, 비디오 인코더 (20A) 의 디코딩된 픽처 버퍼 (114) 로부터의 픽처는 직접, 또는 적어도 리샘플링 유닛 (90) 에 제공됨이 없이, 비디오 인코더 (20B) 의 예측 프로세싱 유닛 (100) 에 제공될 수도 있다. 예를 들어, 비디오 인코더 (20B) 에 제공된 비디오 데이터 및 비디오 인코더 (20A) 의 디코딩된 픽처 버퍼 (114) 로부터의 참조 픽처가 동일한 사이즈 또는 해상도이면, 참조 픽처는 비디오 인코더 (20B) 에 임의의 리샘플링 없이 제공될 수도 있다.
일부 실시형태들에서, 비디오 인코더 (23) 는 비디오 데이터를 비디오 인코더 (20A) 에 제공되기 전에 다운샘플링 유닛 (94) 을 이용하여 하부 계층 인코더에 제공될 비디오 데이터를 다운샘플링한다. 대안적으로, 다운샘플링 유닛 (94) 은 비디오 데이터를 업샘플링하거나 또는 다운샘플링하는 것이 가능한 리샘플링 유닛 (90) 일 수도 있다. 또한 다른 실시형태들에서, 다운샘플링 유닛 (94) 은 생략될 수도 있다.
도 2b 에 예시된 바와 같이, 비디오 인코더 (23) 는 멀티플렉서 (98), 또는 mux 를 더 포함할 수도 있다. mux (98) 는 비디오 인코더 (23) 로부터의 결합된 비트스트림을 출력할 수도 있다. 결합된 비트스트림은 비디오 인코더들 (20A 및 20B) 의 각각으로부터 비트스트림을 취하여 어느 비트스트림이 주어진 시간에 출력되는지를 교번시킴으로써 생성된다. 일부 경우들에서 2개의 (또는, 2개보다 많은 비디오 인코더 계층들의 경우에 더 많은) 비트스트림들로부터의 비트들은 한번에 1 비트씩 교번될 수도 있지만, 많은 경우, 비트스트림들은 상이하게 결합된다. 예를 들어, 출력 비트스트림은 선택된 비트스트림을 한번에 한 블록씩 교번시킴으로써 생성될 수도 있다. 다른 예에서, 출력 비트스트림은 비디오 인코더들 (20A 및 20B) 의 각각으로부터 블록들의 비-1:1 비를 출력함으로써 생성될 수도 있다. 예를 들어, 2개의 블록들이 비디오 인코더 (20A) 로부터 출력된 각각의 블록에 대해 비디오 인코더 (20B) 로부터 출력될 수도 있다. 일부 실시형태들에서, mux (98) 로부터의 출력 스트림은 사전 프로그래밍될 수도 있다. 다른 실시형태들에서, mux (98) 는 비디오 인코더 (23) 외부에 있는 시스템으로부터, 예컨대, 소스 모듈 (12) 을 포함한 소스 디바이스 상의 프로세서로부터 수신된 제어 신호에 기초하여, 비디오 인코더들 (20A, 20B) 로부터의 비트스트림들을 결합할 수도 있다. 제어 신호는 비디오 소스 (18) 로부터의 비디오의 해상도 또는 비트레이트에 기초하여, 링크 (16) 의 대역폭에 기초하여, 사용자와 연관된 가입 (예컨대, 유료 가입 대 무료 가입) 에 기초하여, 또는 비디오 인코더 (23) 로부터 원하는 출력된 해상도를 결정하는 임의의 다른 인자에 기초하여, 생성될 수도 있다.
비디오 디코더
도 3a 는 본 개시물에서 설명하는 양태들에 따른 기법들을 구현할 수도 있는 예시적인 비디오 디코더의 예를 예시하는 블록도이다. 비디오 디코더 (30) 는 예컨대, HEVC 에 있어 비디오 프레임의 단일 계층을 프로세싱하도록 구성될 수도 있다. 게다가, 비디오 디코더 (30) 는 본 개시물의 기법들 중 임의의 기법 또는 모두를 수행하도록 구성될 수도 있다. 일 예로서, 모션 보상 유닛 (162) 및/또는 인트라 예측 유닛 (164) 은 본 개시물에서 설명되는 기법들 중 임의의 기법 또는 모두를 수행하도록 구성될 수도 있다. 일 실시형태에서, 비디오 디코더 (30) 는 옵션적으로, 본 개시물에서 설명되는 기법들 중 임의의 기법 또는 모두를 수행하도록 구성되는 인터-계층 예측 유닛 (166) 을 포함할 수도 있다. 다른 실시형태들에서, 인터-계층 예측은 예측 프로세싱 유닛 (152) (예컨대, 모션 보상 유닛 (162) 및/또는 인트라 예측 유닛 (164)) 에 의해 수행될 수 있으며, 이 경우, 인터-계층 예측 유닛 (166) 은 생략될 수도 있다. 그러나, 본 개시물의 양태들은 이에 제한되지 않는다. 일부 예들에서, 본 개시물에서 설명하는 기법들은 비디오 디코더 (30) 의 여러 구성요소들 사이에 공유될 수도 있다. 일부 예들에서, 추가적으로 또는 대안적으로, 프로세서 (미도시) 는 본 개시물에서 설명되는 기법들 중 임의의 기법 또는 모두를 수행하도록 구성될 수도 있다.
설명의 목적을 위해, 본 개시물은 HEVC 코딩의 맥락에서의 비디오 디코더 (30) 를 기술한다. 그러나, 본 개시물의 기법들은 다른 코딩 표준들 또는 방법들에 적용가능할 수도 있다. 도 3a 에 도시된 예는 단일 계층 코덱에 대한 것이다. 그러나, 도 3b 에 대해 추가로 설명되는 바와 같이, 비디오 디코더 (30) 중 일부 또는 모두는 멀티-계층 코덱의 프로세싱을 위해 중복될 수도 있다.
도 3a 의 예에서, 비디오 디코더 (30) 는 복수의 기능적 구성요소들을 포함한다. 비디오 디코더 (30) 의 기능적 구성요소들은 엔트로피 디코딩 유닛 (150), 예측 프로세싱 유닛 (152), 역양자화 유닛 (154), 역변환 유닛 (156), 복원 유닛 (158), 필터 유닛 (159), 및 디코딩된 픽처 버퍼 (160) 를 포함한다. 예측 프로세싱 유닛 (152) 은 모션 보상 유닛 (162), 인트라 예측 유닛 (164), 및 인터-계층 예측 유닛 (166) 을 포함한다. 일부 예들에서, 비디오 디코더 (30) 는 도 2a 의 비디오 인코더 (20) 에 대해 설명된 인코딩 과정과는 일반적으로 반대인 디코딩 과정을 수행할 수도 있다. 다른 예들에서, 비디오 디코더 (30) 는 더 많거나, 더 적거나, 또는 상이한 기능적 구성요소들을 포함할 수도 있다.
비디오 디코더 (30) 는 인코딩된 비디오 데이터를 포함하는 비트스트림을 수신할 수도 있다. 비트스트림은 복수의 신택스 엘리먼트들을 포함할 수도 있다. 비디오 디코더 (30) 가 비트스트림을 수신할 때, 엔트로피 디코딩 유닛 (150) 은 비트스트림에 관해 파싱 동작을 수행할 수도 있다. 비트스트림에 관해 파싱 동작을 수행하는 것의 결과로서, 엔트로피 디코딩 유닛 (150) 은 비트스트림으로부터 신택스 엘리먼트들을 추출할 수도 있다. 파싱 동작을 수행하는 것의 일부로서, 엔트로피 디코딩 유닛 (150) 은 비트스트림에서의 엔트로피 인코딩된 신택스 엘리먼트들을 엔트로피 디코딩할 수도 있다. 예측 프로세싱 유닛 (152), 역양자화 유닛 (154), 역변환 유닛 (156), 복원 유닛 (158), 및 필터 유닛 (159) 은 비트스트림으로부터 추출된 신택스 엘리먼트들에 기초하여, 디코딩된 비디오 데이터를 생성하는 복원 동작을 수행할 수도 있다.
위에서 설명한 바와 같이, 비트스트림은 일련의 NAL 유닛들을 포함할 수도 있다. 비트스트림의 NAL 유닛들은 비디오 파라미터 세트 NAL 유닛, 시퀀스 파라미터 세트 NAL 유닛들, 픽처 파라미터 세트 NAL 유닛들, SEI NAL 유닛들 등을 포함할 수도 있다. 비트스트림에 대해 파싱 동작을 수행하는 것의 일부로서, 엔트로피 디코딩 유닛 (150) 은 시퀀스 파라미터 세트 NAL 유닛들로부터 시퀀스 파라미터 세트들을, 픽처 파라미터 세트 NAL 유닛들로부터 픽처 파라미터 세트들을, SEI NAL 유닛들로부터 SEI 데이터를, 기타 등등으로 추출하여 엔트로피 디코딩하는 파싱 동작들을 수행할 수도 있다.
게다가, 비트스트림의 NAL 유닛들은 코딩된 슬라이스 NAL 유닛들을 포함할 수도 있다. 비트스트림에 관해 파싱 동작을 수행하는 것의 일부로서, 엔트로피 디코딩 유닛 (150) 은 코딩된 슬라이스 NAL 유닛들로부터 코딩된 슬라이스들을 추출하여 엔트로피 디코딩하는 파싱 동작들을 수행할 수도 있다. 코딩된 슬라이스들 각각은 슬라이스 헤더 및 슬라이스 데이터를 포함할 수도 있다. 슬라이스 헤더는 슬라이스에 관련된 신택스 엘리먼트들을 포함할 수도 있다. 슬라이스 헤더에서의 신택스 엘리먼트들은 그 슬라이스를 포함하는 픽처와 연관된 픽처 파라미터 세트를 식별하는 신택스 엘리먼트를 포함할 수도 있다. 엔트로피 디코딩 유닛 (150) 은 슬라이스 헤더를 복원하기 위해, 코딩된 슬라이스 헤더에서의 신택스 엘리먼트들에 관해 CABAC 디코딩 동작들과 같은, 엔트로피 디코딩 동작들을 수행할 수도 있다.
코딩된 슬라이스 NAL 유닛들로부터 슬라이스 데이터를 추출하는 것의 일부로서, 엔트로피 디코딩 유닛 (150) 은 슬라이스 데이터에서의 코딩된 CU들로부터 신택스 엘리먼트들을 추출하는 파싱 동작들을 수행할 수도 있다. 추출된 신택스 엘리먼트들은 변환 계수 블록들과 연관되는 신택스 엘리먼트들을 포함할 수도 있다. 엔트로피 디코딩 유닛 (150) 은 그후 신택스 엘리먼트들 중 일부에 관해 CABAC 디코딩 동작들을 수행할 수도 있다.
엔트로피 디코딩 유닛 (150) 이 비-파티셔닝된 CU 에 관해 파싱 동작을 수행한 후, 비디오 디코더 (30) 는 비-파티셔닝된 CU 에 관해 복원 동작을 수행할 수도 있다. 비-파티셔닝된 CU 에 대해 복원 동작을 수행하기 위해, 비디오 디코더 (30) 는 CU 의 각각의 TU 에 대해 복원 동작을 수행할 수도 있다. CU 의 각각의 TU 에 대해 복원 동작을 수행함으로써, 비디오 디코더 (30) 는 CU 와 연관되는 잔차 비디오 블록을 복원할 수도 있다.
TU 에 관해 복원 동작을 수행하는 것의 일부로서, 역양자화 유닛 (154) 은 TU 와 연관되는 변환 계수 블록을 역양자화할 수도 있다, 예컨대, 탈양자화할 수도 있다. 역양자화 유닛 (154) 은 변환 계수 블록을 HEVC 에 대해 제안되거나 또는 H.264 디코딩 표준에 의해 정의되는 역양자화 프로세스들과 유사한 방법으로 역양자화할 수도 있다. 역양자화 유닛 (154) 은 변환 계수 블록의 CU 에 대해 비디오 인코더 (20) 에 의해 계산된 양자화 파라미터 QP 를 이용하여, 양자화의 정도 및, 이와 유사하게, 적용할 역양자화 유닛 (154) 에 대한 역양자화의 정도를 결정할 수도 있다.
역양자화 유닛 (154) 이 변환 계수 블록을 역양자화한 후, 역변환 유닛 (156) 은 변환 계수 블록과 연관되는 TU 에 대한 잔차 비디오 블록을 생성할 수도 있다. 역변환 유닛 (156) 은 TU 에 대한 잔차 비디오 블록을 생성하기 위해 역변환을 변환 계수 블록에 적용할 수도 있다. 예를 들어, 역변환 유닛 (156) 은 역 DCT, 역 정수 변환, 역 Karhunen-Loeve 변환 (KLT), 역 회전 변환, 역 방향 변환, 또는 또 다른 역변환을 변환 계수 블록에 적용할 수도 있다. 일부 예들에서, 역변환 유닛 (156) 은 비디오 인코더 (20) 로부터의 시그널링에 기초하여, 변환 계수 블록에 적용할 역변환을 결정할 수도 있다. 이러한 예들에서, 역변환 유닛 (156) 은 변환 계수 블록과 연관되는 트리블록에 대한 쿼드트리의 루트 노드에서의 시그널링된 변환에 기초하여, 역변환을 결정할 수도 있다. 다른 예들에서, 역변환 유닛 (156) 은 하나 이상의 코딩 특성들, 예컨대 블록 사이즈, 코딩 모드 등으로부터 역변환을 추론할 수도 있다. 일부 예들에서, 역변환 유닛 (156) 은 캐스케이드된 역변환을 적용할 수도 있다.
일부 예들에서, 모션 보상 유닛 (162) 은 내삽 필터들에 기초하여 내삽을 수행함으로써, PU 의 예측된 비디오 블록을 정제 (refine) 할 수도 있다. 서브-샘플 정밀도로 모션 보상에 사용될 내삽 필터들에 대한 식별자들이 신택스 엘리먼트들에 포함될 수도 있다. 모션 보상 유닛 (162) 은 PU 의 예측된 비디오 블록의 생성 동안 비디오 인코더 (20) 에 의해 사용되는 동일한 내삽 필터들을 이용하여 참조 블록의 서브-정수 샘플들에 대해 내삽된 값들을 계산할 수도 있다. 모션 보상 유닛 (162) 은 수신된 신택스 정보에 따라 비디오 인코더 (20) 에 의해 사용되는 내삽 필터들을 결정하고 그 내삽 필터들을 이용하여 예측 비디오 블록을 생성할 수도 있다.
도 8 내지 도 12 을 참조하여 아래에서 추가로 설명되는 바와 같이, 예측 프로세싱 유닛 (152) 은 도 8 내지 도 12 에 예시된 방법들을 수행함으로써 PU (또는, 임의의 다른 참조 계층 및/또는 향상 계층 블록들 또는 비디오 유닛들) 를 코딩할 (예컨대, 인코딩하거나 또는 디코딩할) 수도 있다. 예를 들어, 모션 보상 유닛 (162), 인트라 예측 유닛 (164), 또는 인터-계층 예측 유닛 (166) 은 도 8 내지 도 12 에 예시된 방법들을, 함께 또는 따로따로 수행하도록 구성될 수도 있다.
PU 가 인트라 예측을 이용하여 인코딩되면, 인트라 예측 유닛 (164) 은 인트라 예측을 수행하여, PU 에 대한 예측된 비디오 블록을 생성할 수도 있다. 예를 들어, 인트라 예측 유닛 (164) 은 비트스트림에서의 신택스 엘리먼트들에 기초하여, 그 PU 에 대한 인트라 예측 모드를 결정할 수도 있다. 비트스트림은 인트라 예측 유닛 (164) 이 PU 의 인트라 예측 모드를 결정하는데 사용할 수도 있는 신택스 엘리먼트들을 포함할 수도 있다.
일부의 경우, 신택스 엘리먼트들은 인트라 예측 유닛 (164) 이 현재의 PU 의 인트라 예측 모드를 결정하기 위해 또 다른 PU 의 인트라 예측 모드를 이용할 것을 표시할 수도 있다. 예를 들어, 현재의 PU 의 인트라 예측 모드가 이웃하는 PU 의 인트라 예측 모드와 동일할 가능성이 있을 수도 있다. 다시 말해서, 이웃하는 PU 의 인트라 예측 모드는 현재의 PU 에 대해 가장 가능성있는 모드일 수도 있다. 그러므로, 이 예에서, 비트스트림은 PU 의 인트라 예측 모드가 이웃하는 PU 의 인트라 예측 모드와 동일하다는 것을 나타내는 작은 신택스 엘리먼트를 포함할 수도 있다. 인트라 예측 유닛 (164) 은 그후 공간적으로 이웃하는 PU들의 비디오 블록들에 기초하여, PU 에 대한 예측 데이터 (예컨대, 예측된 샘플들) 을 생성하기 위해, 인트라 예측 모드를 이용할 수도 있다.
위에서 설명한 바와 같이, 비디오 디코더 (30) 는 또한 인터-계층 예측 유닛 (166) 을 포함할 수도 있다 인터-계층 예측 유닛 (166) 은 SVC 에 이용가능한 하나 이상의 상이한 계층들 (예컨대, 기초 또는 참조 계층) 을 이용하여 현재의 블록 (예컨대, EL 에서의 현재의 블록) 을 예측하도록 구성된다. 이러한 예측은 인터-계층 예측으로서 지칭될 수도 있다. 인터-계층 예측 유닛 (166) 은 예측 방법들을 이용하여 인터-계층 리던던시를 감소시켜, 코딩 효율을 향상시키고 컴퓨터 리소스 요구사항들을 감소시킨다. 인터-계층 예측의 일부 예들은 인터-계층 인트라 예측, 인터-계층 모션 예측, 및 인터-계층 잔차 예측을 포함한다. 인터-계층 인트라 예측은 기초 계층에서 동일 위치에 배치된 블록들의 복원을 이용하여 향상 계층에서의 현재의 블록을 예측한다. 인터-계층 모션 예측은 기초 계층의 모션 정보를 이용하여 향상 계층에서의 모션을 예측한다. 인터-계층 잔차 예측은 기초 계층의 잔차를 이용하여 향상 계층의 잔차를 예측한다. 인터-계층 예측 방식들의 각각이 더욱더 자세하게 아래에서 설명된다.
복원 유닛 (158) 은 CU 의 TU들과 연관되는 잔차 비디오 블록들 및 CU 의 PU들의 예측된 비디오 블록들, 예컨대, 적용가능한 경우, 인트라-예측 데이터 또는 인터-예측 데이터를 이용하여, CU 의 비디오 블록을 복원할 수도 있다. 따라서, 비디오 디코더 (30) 는 비트스트림에서의 신택스 엘리먼트들에 기초하여, 예측된 비디오 블록 및 잔차 비디오 블록을 생성할 수도 있으며 그 예측된 비디오 블록 및 잔차 비디오 블록에 기초하여 비디오 블록을 생성할 수도 있다.
복원 유닛 (158) 이 CU 의 비디오 블록을 복원한 후, 필터 유닛 (159) 은 CU 와 연관되는 블록킹 아티팩트들을 감소시키기 위해 디블록킹 동작을 수행할 수도 있다. 필터 유닛 (159) 이 CU 와 연관되는 블록킹 아티팩트들을 감소시키기 위해 디블록킹 동작을 수행한 후, 비디오 디코더 (30) 는 CU 의 비디오 블록을 디코딩된 픽처 버퍼 (160) 에 저장할 수도 있다. 디코딩된 픽처 버퍼 (160) 는 후속 모션 보상, 인트라 예측, 및 도 1a 또는 도 1b 의 디스플레이 디바이스 (32) 와 같은 디스플레이 디바이스 상에의 프리젠테이션을 위해, 참조 픽처들을 제공할 수도 있다. 예를 들어, 비디오 디코더 (30) 는 디코딩된 픽처 버퍼 (160) 에서의 비디오 블록들에 기초하여, 다른 CU들의 PU들에 관해 인트라 예측 또는 인터 예측 동작들을 수행할 수도 있다.
멀티-계층 디코더
도 3b 는 본 개시물에서 설명하는 양태들에 따른 기법들을 구현할 수도 있는 예시적인 멀티-계층 비디오 디코더 (33) 의 예를 예시하는 블록도이다. 비디오 디코더 (33) 는 멀티-계층 비디오 프레임들을, 예컨대 SHVC 및 멀티뷰 코딩을 위해 프로세싱하도록 구성될 수도 있다. 게다가, 비디오 디코더 (33) 는 본 개시물의 기법들 중 임의의 기법 또는 모두를 수행하도록 구성될 수도 있다.
비디오 디코더 (33) 는 비디오 디코더 (30A) 및 비디오 디코더 (30B) 를 포함하며, 그 각각은 비디오 디코더 (30) 로서 구성될 수도 있으며 비디오 디코더 (30) 를 참조하여 위에서 설명된 기능들을 수행할 수도 있다. 또, 참조 번호들의 재사용에 의해 표시되는 바와 같이, 비디오 디코더들 (30A 및 30B) 은 시스템들 및 서브시스템들 중 적어도 일부를 비디오 디코더 (30) 로서 포함할 수도 있다. 비디오 디코더 (33) 가 2개의 비디오 디코더들 (30A 및 30B) 을 포함하는 것으로 예시되지만, 비디오 디코더 (33) 는 그에 한정되지 않으며 임의 개수의 비디오 디코더 (30) 계층들을 포함할 수도 있다. 일부 실시형태들에서, 비디오 디코더 (33) 는 액세스 유닛에서의 각각의 픽처 또는 프레임에 대한 비디오 디코더 (30) 를 포함할 수도 있다. 예를 들어, 5개의 픽처들을 포함하는 액세스 유닛은 5개의 디코더 계층들을 포함하는 비디오 디코더에 의해 프로세싱되거나 또는 디코딩될 수도 있다. 일부 실시형태들에서, 비디오 디코더 (33) 는 액세스 유닛에서의 프레임들보다 더 많은 디코더 계층들을 포함할 수도 있다. 어떤 이러한 경우들에서, 비디오 디코더 계층들 중 일부는 어떤 액세스 유닛들을 프로세싱할 때 비활성일 수도 있다.
비디오 디코더들 (30A 및 30B) 에 추가하여, 비디오 디코더 (33) 는 업샘플링 유닛 (92) 을 포함할 수도 있다. 일부 실시형태들에서, 업샘플링 유닛 (92) 은 프레임 또는 액세스 유닛에 대한 참조 픽처 리스트에 추가될 향상된 계층을 생성하기 위해 수신된 비디오 프레임의 기초 계층을 업샘플링할 수도 있다. 이 향상된 계층은 디코딩된 픽처 버퍼 (160) 에 저장될 수 있다. 일부 실시형태들에서, 업샘플링 유닛 (92) 은 도 2a 의 리샘플링 유닛 (90) 과 관련하여 설명된 실시형태들 중 일부 또는 모두를 포함할 수 있다. 일부 실시형태들에서, 업샘플링 유닛 (92) 은 계층을 업샘플링하고 슬라이스 경계 규칙들 및/또는 래스터 스캔 규칙들의 세트에 따르도록 하나 이상의 슬라이스들을 재편성하거나, 재정의하거나, 수정하거나 조정하도록 구성된다. 일부의 경우, 업샘플링 유닛 (92) 은 수신된 비디오 프레임의 계층을 업샘플링하고 및/또는 다운샘플링하도록 구성된 리샘플링 유닛일 수도 있다.
업샘플링 유닛 (92) 은 하부 계층 디코더 (예컨대, 비디오 디코더 (30A)) 의 디코딩된 픽처 버퍼 (160) 로부터 픽처 또는 프레임 (또는, 픽처와 연관된 픽처 정보) 을 수신하고 픽처 (또는, 수신된 픽처 정보) 를 업샘플링하도록 구성될 수도 있다. 이 업샘플링된 픽처는 그후 하부 계층 디코더와 동일한 액세스 유닛에서의 픽처를 디코딩하도록 구성된 상위 계층 디코더 (예컨대, 비디오 디코더 (30B)) 의 예측 프로세싱 유닛 (152) 에 제공될 수도 있다. 일부의 경우, 상위 계층 디코더는 하부 계층 디코더로부터 한 계층 제거된다. 다른 경우, 도 3b 의 계층 0 디코더와 계층 1 디코더 사이에 하나 이상의 상위 계층 디코더들이 존재할 수도 있다.
일부의 경우, 업샘플링 유닛 (92) 은 생략되거나 또는 바이패스될 수도 있다. 이러한 경우, 비디오 디코더 (30A) 의 디코딩된 픽처 버퍼 (160) 로부터의 픽처는 직접, 또는 적어도 업샘플링 유닛 (92) 에 제공됨이 없이, 비디오 디코더 (30B) 의 예측 프로세싱 유닛 (152) 에 제공될 수도 있다. 예를 들어, 비디오 디코더 (30B) 에 제공된 비디오 데이터 및 비디오 디코더 (30A) 의 디코딩된 픽처 버퍼 (160) 로부터의 참조 픽처가 동일한 사이즈 또는 해상도이면, 참조 픽처는 업샘플링함이 없이 비디오 디코더 (30B) 에 제공될 수도 있다. 또, 일부 실시형태들에서, 업샘플링 유닛 (92) 은 비디오 디코더 (30A) 의 디코딩된 픽처 버퍼 (160) 로부터 수신된 참조 픽처를 업샘플링되거나 또는 다운샘플링되도록 구성된 리샘플링 유닛 (90) 일 수도 있다.
도 3b 에 예시된 바와 같이, 비디오 디코더 (33) 는 디멀티플렉서 (99), 또는 demux 를 더 포함할 수도 있다. demux (99) 는 상이한 비디오 디코더 (30A 및 30B) 에 제공되는 demux (99) 에 의해, 인코딩된 비디오 비트스트림을 각각의 비트스트림 출력을 가진 다수의 비트스트림들로 분할할 수 있다. 다수의 비트스트림들이 비트스트림을 수신함으로써 생성될 수도 있으며, 비디오 디코더들 (30A 및 30B) 의 각각이 비트스트림의 일부를 주어진 시간에 수신한다. 일부 경우들에서 demux (99) 에서 수신된 비트스트림으로부터의 비트들은 비디오 디코더들 (예컨대, 도 3b 의 예에서 비디오 디코더들 (30A 및 30B)) 의 각각 사이에 한번에 1 비트씩 교번될 수도 있지만, 많은 경우들에서, 비트스트림은 다르게 분할된다. 예를 들어, 비트스트림은 어느 비디오 디코더가 비트스트림을 한번에 하나의 블록씩 수신하는지를 교번시킴으로써 분할될 수도 있다. 다른 예에서, 비트스트림은 블록들 대 비디오 디코더들 (30A 및 30B) 의 각각의 비-1:1 비로 분할될 수도 있다. 예를 들어, 2개의 블록들이 비디오 디코더 (30A) 에 제공되는 각각의 블록에 대해 비디오 디코더 (30B) 에 제공될 수도 있다. 일부 실시형태들에서, demux (99) 에 의한 비트스트림의 분할은 사전 프로그래밍될 수도 있다. 다른 실시형태들에서, demux (99) 는 비디오 디코더 (33) 외부에 있는 시스템으로부터, 예컨대 목적지 모듈 (14) 을 포함한 목적지 디바이스 상의 프로세서로부터 수신된 제어 신호에 기초하여 비트스트림을 분할할 수도 있다. 제어 신호는 입력 인터페이스 (28) 로부터의 비디오의 해상도 또는 비트레이트에 기초하여, 링크 (16) 의 대역폭에 기초하여, 사용자와 연관된 가입 (예컨대, 유료 가입 대 무료 가입) 에 기초하여, 또는 비디오 디코더 (33) 에 의해 획득가능한 해상도를 결정하는 임의의 다른 인자에 기초하여 생성될 수도 있다.
인트라 랜덤 액세스 지점 ( IRAP ) 픽처들
어떤 비디오 코딩 방식들은 비트스트림이 비트스트림에서 그들 랜덤 액세스 지점들에 선행하는 임의의 픽처들을 디코딩할 필요 없이, 그들 랜덤 액세스 지점들 중 임의의 지점에서 시작하여 디코딩될 수 있도록, 비트스트림 전반에 걸쳐서 여러 랜덤 액세스 지점들을 제공할 수도 있다. 이러한 비디오 코딩 방식들에서, (예컨대, 랜덤 액세스 지점을 제공하는 픽처와 동일한 액세스 유닛에 있는 그들 픽처들을 포함한) 출력 순서에서 랜덤 액세스 지점에 후속하는 모든 픽처들이 랜덤 액세스 지점에 선행하는 임의의 픽처들을 이용함이 없이 정확하게 디코딩될 수 있다. 예를 들어, 비록 비트스트림의 일부분이 송신 동안 또는 디코딩 동안 손실되더라도, 디코더는 다음 랜덤 액세스 지점에서 시작하여 비트스트림을 디코딩하는 것을 재개할 수 있다. 랜덤 액세스에 대한 지원은 예를 들어, 동적 스트리밍 서비스들, 탐색 (seek) 동작들, 채널 스위칭 등을 용이하게 할 수도 있다.
일부 코딩 방식들에서, 이러한 랜덤 액세스 지점들은 인트라 랜덤 액세스 지점 (IRAP) 픽처들로서 지칭되는 픽처들에 의해 제공될 수도 있다. 예를 들어, 액세스 유닛 ("auA") 에 포함된 향상 계층 ("layerA") 에서 (예컨대, 향상 계층 IRAP 픽처에 제공된) 랜덤 액세스 지점은, layerB 에 있으며 디코딩 순서에서 auA 에 선행하는 액세스 유닛 ("auB") 에 포함된 랜덤 액세스 지점 (또는, auA 에 포함된 랜덤 액세스 지점) 을 가지는 layerA 의 각각의 참조 계층 ("layerB") (예컨대, layerA 를 예측하는데 사용되는 계층인 참조 계층) 에 대해, (auB 에 로케이트된 그러한 픽처들을 포함한) 출력 순서에서 auB 에 후속하는 layerA 에서의 픽처들이 auB 에 선행하는 layerA 에서의 임의의 픽처들을 디코딩할 필요 없이, 정확하게 디코딩가능하도록, 계층-특정의 랜덤 액세스를 제공할 수도 있다.
IRAP 픽처들은 인트라 예측을 이용하여 코딩될 (예컨대, 다른 픽처들을 참조함이 없이 코딩될) 수도 있으며, 예를 들어, IDR (순시 디코더 리프레시) 픽처들, 클린 랜덤 액세스 (CRA) 픽처들, 및 브로큰 링크 액세스 (BLA) 픽처들을 포함할 수도 있다. 비트스트림에 IDR 픽처가 존재할 때, 디코딩 순서에서 IDR 픽처에 선행하는 모든 픽처들은 디코딩 순서에서 IDR 픽처에 후속하는 픽처들에 의한 예측에 사용되지 않는다. 비트스트림에 CRA 픽처가 존재할 때, CRA 픽처에 후속하는 픽처들은 예측을 위해 디코딩 순서에서 CRA 픽처에 선행하는 픽처들을 사용할 수도 있거나 또는 그렇지 않을 수도 있다. 디코딩 순서에서 CRA 픽처에 후속하지만 디코딩 순서에서 CRA 픽처에 선행하는 픽처들을 이용하는 그러한 픽처들은 랜덤 액세스 스킵된 리딩 (RASL) 픽처들로서 지칭될 수도 있다. 디코딩 순서에서 IRAP 픽처에 후속하고 출력 순서에서 IRAP 픽처에 선행하는 다른 유형의 픽처는 디코딩 순서에서 IRAP 픽처에 선행하는 임의의 픽처들에 대한 참조들을 포함하지 않을 수도 있는, 랜덤 액세스 디코딩가능한 리딩 (RADL) 픽처이다. RASL 픽처들은 CRA 픽처에 선행하는 픽처들이 이용불가능한 경우 디코더에 의해 폐기될 수도 있다. BLA 픽처는 (예컨대, 2개의 비트스트림들이 함께 스플라이스되고 BLA 픽처가 디코딩 순서에서 제 2 비트스트림의 제 1 픽처이기 때문에) BLA 픽처에 선행하는 픽처들이 디코더에 이용불가능할 수도 있다고, 디코더에게 표시한다. IRAP 픽처인 기초 계층 픽처 (예컨대, 0 의 계층 ID 값을 가지는 픽처) 를 포함하는 액세스 유닛 (예컨대, 다수의 계층들에 걸쳐서 동일한 출력 시간과 연관된 모든 코딩된 픽처들로 이루어지는 픽처들의 그룹) 은 IRAP 액세스 유닛으로서 지칭될 수도 있다.
IRAP 픽처들의 교차-계층 정렬
SVC 에서, IRAP 픽처들은 상이한 계층들을 가로질러 정렬되도록 (예컨대, 동일한 액세스 유닛에 포함되도록) 요구되지 않을 수도 있다. 예를 들어, IRAP 픽처들이 정렬되도록 요구되었으면, 적어도 하나의 IRAP 픽처를 포함하는 임의의 액세스 유닛은 단지 IRAP 픽처들만을 포함할 것이다. 한편, IRAP 픽처들이 정렬되도록 요구되지 않았으면, 단일 액세스 유닛에서, (예컨대, 제 1 계층에서) 하나의 픽처는 IRAP 픽처일 수도 있으며, (예컨대, 제 2 계층에서) 다른 픽처는 비-IRAP 픽처일 수도 있다. 비트스트림에서 이러한 비-정렬된 IRAP 픽처들을 가지는 것은 어떤 이점들을 제공할 수도 있다. 예를 들어, 2-계층 비트스트림에서, 향상 계층보다 기초 계층에서 더 많은 IRAP 픽처들이 있으면, 브로드캐스트 및 멀티캐스트 애플리케이션들에서, 낮은 동조 지연 (tune-in delay) 과 높은 코딩 효율이 달성될 수 있다.
일부 비디오 코딩 방식들에서, 픽처 순서 카운트 (POC) 는 디코딩된 픽처들이 디스플레이되는 상대적인 순서를 추적하는데 사용될 수도 있다. 이러한 코딩 방식들 중 일부는 어떤 유형들의 픽처들이 비트스트림에 나타날 때마다 POC 값들이 리셋되도록 (예컨대, 제로로 설정되거나 또는 비트스트림에서 시그널링되는 어떤 값으로 설정되도록) 할 수도 있다. 예를 들어, 어떤 IRAP 픽처들의 POC 값들이 리셋될 수도 있으며, 이에 의해 디코딩 순서에서 그들 IRAP 픽처들에 선행하는 다른 픽처들의 POC 값들이 또한 리셋될 수도 있다. 이것은 IRAP 픽처들이 상이한 계층들을 가로질러 정렬되도록 요구되지 않는 경우 문제가 될 수도 있다. 예를 들어, 하나의 픽처 ("picA") 가 IRAP 픽처이고 동일한 액세스 유닛에서의 다른 픽처 ("picB") 가 IRAP 픽처가 아닐 때, picA 를 포함하는 계층에서, IRAP 픽처인 picA 로 인해 리셋되는 픽처 ("picC") 의 POC 값은 picB 를 포함하는 계층에서, 리셋되지 않은, 픽처 ("picD") 의 POC 값과 상이할 수도 있으며, 여기서, picC 및 picD 는 동일한 액세스 유닛 내에 있다. 이는 picC 및 picD 가, 설령 그들이 동일한 액세스 유닛 (예컨대, 동일한 출력 시간) 에 속하더라도, 상이한 POC 값들을 갖도록 한다. 따라서, 이 예에서, picC 및 picD 의 POC 값들을 유도하는 유도 프로세스는 POC 값들 및 액세스 유닛들의 정의와 일치하는 POC 값들을 생성하도록 수정될 수 있다.
픽처 순서 카운트 ( POC )
위에서 설명한 바와 같이, 특정의 코딩된 픽처에 대한 픽처 순서 카운트 (picture order count; POC) (예컨대, HEVC 에서의 PicOrderCntVal) 의 값은 동일한 코딩된 비디오 시퀀스에서의 다른 픽처들에 대한, 픽처 출력 프로세스에서의 특정의 코딩된 픽처의 상대적인 순서를 나타낸다. 일부 실시형태들에서, POC 는 최하위 비트 (LSB) 및 최상위 비트 (MSB) 를 포함하며, POC 는 MSB 및 LSB 를 연쇄시켜 획득될 수도 있다. 다른 실시형태들에서, POC 는 MSB 값 및 LSB 값을 가산하여 획득될 수도 있다. LSB 는 슬라이스 헤더에서 시그널링될 수도 있으며, MSB 는, (1) RASL 또는 RADL 픽처들이 아니고, (2) 폐기가능하지 않고 (예컨대, "폐기가능한" 것으로서 마킹된 픽처들, 이것은 다른 픽처가 그들에 의존하지 않는다는 것을 표시함으로써, 그들이 대역폭 제약들을 만족시키기 위해 드롭될 수 있게 함), (3) 서브-계층 비-참조 픽처들 (예컨대, 동일한 시간 서브-계층 또는 동일한 계층에서의 다른 픽처들에 의한 참조에 사용되지 않는 픽처들) 이 아니고, (4) 0 과 동일한 시간 ID (예컨대, 시간 서브-계층 ID) 를 가지는, 디코딩 순서에서 하나 이상의 이전 픽처들의 MSB 및 LSB, 및 현재의 픽처의 NAL 유닛 유형에 기초하여, 인코더 또는 디코더에 의해 계산될 수도 있다. (1)-(4) 에서 설명된 이러한 픽처들은 본원에서 POC-앵커 픽처들로서 지칭될 수도 있다. 이와 유사하게, 0 보다 큰 시간 ID 값을 가지는 픽처들, RASL 또는 RADL 픽처들, 폐기가능한 픽처들, 또는 서브-계층 비-참조 픽처들은 비-POC-앵커 픽처들로서 지칭될 수도 있다. POC-앵커 픽처들은 인코더 및/또는 디코더가 (예컨대, 대역폭 제약을 만족시키기 위해) 비트스트림으로부터 제거하기로 선택하지 않을 수도 있는 픽처들을 더 포함할 수도 있다. POC-앵커 픽처들은 인코더 및/또는 디코더가 (예컨대, 대역폭 제약을 만족시키기 위해) 비트스트림으로부터 제거되도록 구성될 수도 있는 픽처들의 유형들과는 다른 임의의 픽처를 더 포함할 수도 있다. 비-POC-앵커 픽처들은 POC-앵커 픽처가 아닌 임의의 픽처를 포함할 수도 있다.
현재의 픽처가 (1) 1 과 동일한 NoRaslOutputFlag (예컨대, 1 로 설정되면 RASL 픽처들이 출력되지 않을 것이라는 것을 표시하고 0 으로 설정되면 RASL 픽처들이 출력될 것이라는 것을 표시하는 플래그) 를 가지는 IRAP 픽처, 또는 (2) 비트스트림의 제 1 픽처인 CRA 픽처일 때, POC MSB 의 값은 0 과 동일한 것으로 추론된다. 위에서 설명된 바와 같이, 멀티-계층 비트스트림 (예컨대, 하나 보다 많은 계층을 가진 SHVC 또는 MV-HEVC 비트스트림) 에서, 하나 이상의 픽처들이 IRAP 픽처들이고 하나 이상의 다른 픽처들이 비-IRAP 픽처들인 액세스 유닛들 (AU) 이 존재할 수도 있으며, 이러한 AU들은 "비-정렬된 IRAP AU들" 로서 지칭될 수도 있다. 비-정렬된 IRAP AU들을 포함하는 비트스트림들을 디코딩할 때, 비트스트림에서 시그널링된 POC LSB 값들에 기초하여 유도된 POC들이 액세스 유닛에서의 모든 픽처들이 동일한 POC 값을 가져야 한다는 비트스트림 적합성 요구사항을 위반할 수 있다 (그리고 가능성이 있다).
일부 실시형태들에서, POC 리셋 플래그 (예컨대, poc_reset_flag) 는, 설령 비-정렬된 IRAP AU들이 비트스트림에 존재하더라도, AU 에서의 모든 픽처들의 POC 가 동일하게 DPB 에서의 현재의 픽처 및 픽처들의 POC 값이 조정되도록, 픽처들의 POC 를 리셋하는데 사용될 수도 있다.
일부 실시형태들에서, 단일 POC 리셋 플래그 대신, 2개의 플래그들, 즉, POC MSB 리셋 플래그 (예컨대, poc_msb_reset_flag) 및 POC LSB 리셋 플래그 (예컨대, poc_lsb_reset_flag) 이 사용될 수도 있다. 전자 (즉, poc_msb_reset_flag) 는 POC 의 MSB 를 리셋시키고, 후자 (즉, poc-lsb_reset_flag) 는 POC 의 LSB 를 리셋시킨다. 이들 플래그들 양자는 슬라이스 헤더에서 시그널링될 수도 있다.
예를 들어, 특정의 픽처가 233 의 POC 값을 가지고 POC 의 MSB 및 LSB 가 1 비트 및 7 비트들을 각각 이루면, MSB 는 (예컨대, 128 의 값을 가지는) "1" 이 되며 LSB 는 (예컨대, 105 의 값을 가지는) "1101001" 이 된다. 따라서, 단지 POC 의 MSB 만이 (예컨대, 1 의 값을 가지는 poc_msb_reset_flag 를 프로세싱하는 것에 응답하여) 리셋되면, POC 값은 105 가 되며, 그리고 단지 LSB 가 (예컨대, 1 의 값을 가지는 poc_lsb_reset_flag 를 프로세싱하는 것에 응답하여) 리셋되면, POC 값은 128 이 된다. MSB 및 LSB 양쪽이 (예컨대, 1 의 값을 각각 가지는, poc_msb_reset_flag 및 poc_lsb_reset_flag 를 프로세싱하는 것에 응답하여) 리셋되면, POC 값은 0 이 된다.
POC 값들의 리셋팅
도 4 내지 도 7 를 참조하여, 비-정렬된 IRAP AU들에서 POC 값들 (예컨대, LSB 및 MSB) 을 리셋하는 동기 (motivation) 가 설명될 것이다. 위에서 설명된 바와 같이, 일부 코딩 방식들에서, 어떤 적합성 제약들은 단일 AU 에서의 모든 코딩된 픽처들의 POC 가 동일하여야 한다고 규정할 수도 있다. POC 값들의 적절한 리셋들 없이, 비트스트림에서의 비-정렬된 IRAP AU들은 이러한 적합성 제약들을 위반하는 POC 값들을 생성할 수도 있다.
도 4 는 향상 계층 (EL) (410) 및 기초 계층 (BL) (420) 을 포함하는 멀티-계층 비트스트림 (400) 을 나타낸다. EL (410) 은 EL 픽처들 (412-418) 을 포함하며, BL 은 BL 픽처들 (422-428) 을 포함한다. 멀티-계층 비트스트림 (400) 은 액세스 유닛들 (AU들) (430-460) 을 더 포함한다. AU (430) 는 EL 픽처 (412) 및 BL 픽처 (422) 를 포함하며, AU (440) 는 EL 픽처 (414) 및 BL 픽처 (424) 를 포함하며, AU (450) 는 EL 픽처 (416) 및 BL 픽처 (426) 를 포함하며, AU (460) 는 EL 픽처 (418) 및 BL 픽처 (428) 를 포함한다. 도 4 의 예에서, EL 픽처 (414) 는 IDR 픽처이고, AU (440) 에서의 대응하는 BL 픽처 (424) 는 트레일링 픽처 (예컨대, 비-IRAP 픽처) 이며, 결과적으로, AU (440) 는 비-정렬된 IRAP AU 이다. 일부 실시형태들에서, 픽처가 기초 계층에 있지 않은 IDR 픽처이면 MSB 리셋은 주어진 픽처에서 수행된다. 이러한 IDR 픽처는 비-제로 POC LSB 값을 가질 수도 있다.
도 5 는 도 4 의 멀티-계층 비트스트림 (400) 과 관련하여 시그널링되거나 또는 유도될 수도 있는 POC 값들을 예시하는 테이블 (500) 을 나타낸다. 도 5 에 나타낸 바와 같이, EL (410) 에서의 POC 의 MSB 는 EL 픽처 (414) 에서 리셋되지만, BL (420) 에서의 POC 의 MSB 는 리셋되지 않는다. 따라서, 리셋이 비-정렬된 IRAP AU (440) 에 있어서 BL (420) 에서 BL 픽처 (424) 에 수행되지 않으면, AU들 (440-460) 에서의 BL 픽처들 및 EL 픽처들의 POC 값들은 적합성 제약들에 의해 규정된 바와 같이 일치하지 (즉, 동등하지) 않을 것이다. 리셋 유 및 리셋무의 POC 값들에서의 차이들은 도 5 에 굵게 하이라이트 표시된다.
도 6 은 향상 계층 (EL) (610) 및 기초 계층 (BL) (620) 을 포함한 멀티-계층 비트스트림 (600) 을 나타낸다. EL (610) 은 EL 픽처들 (612-618) 을 포함하며, BL 은 BL 픽처들 (622-628) 을 포함한다. 멀티-계층 비트스트림 (600) 은 액세스 유닛들 (AU들) (630-660) 을 더 포함한다. AU (630) 는 EL 픽처 (612) 및 BL 픽처 (622) 를 포함하며, AU (640) 는 EL 픽처 (614) 및 BL 픽처 (624) 를 포함하며, AU (650) 는 EL 픽처 (616) 및 BL 픽처 (626) 를 포함하며, AU (660) 는 EL 픽처 (618) 및 BL 픽처 (628) 를 포함한다. 도 6 의 예에서, BL 픽처 (624) 는 IDR 픽처이고, AU (640) 에서의 대응하는 EL 픽처 (614) 는 트레일링 픽처 (예컨대, 비-IRAP 픽처) 이며, 결과적으로, AU (640) 는 비-정렬된 IRAP AU 이다. 일부 실시형태들에서, 픽처가 기초 계층에 있는 IDR 픽처이면, MSB 리셋 및 LSB 리셋이 주어진 픽처에 대해 수행된다. 예를 들어, 비트스트림은 이러한 BL IDR 픽처의 POC MSB 및 POC LSB 가 리셋되어야 한다는 표시를 포함할 수도 있다. 대안적으로, 디코더는 POC 리셋이 수행되어야 하는 비트스트림에서의 표시 없이 이러한 BL IDR 픽처의 POC MSB 및 POC LSB 의 리셋을 수행할 수도 있다.
도 7 은 도 6 의 멀티-계층 비트스트림 (600) 과 관련하여 시그널링되거나 또는 유도될 수도 있는 POC 값들을 예시하는 테이블 (700) 을 나타낸다. 도 7 에 나타낸 바와 같이, BL (620) 에서의 POC 의 MSB 및 LSB 는 BL 픽처 (624) 에서 리셋되지만, EL (610) 에서 POC 의 MSB 도 LSB 도 리셋되지 않는다. 따라서, POC 의 MSB 및 LSB 의 리셋이 비-정렬된 IRAP AU (640) 에 있어서 EL (610) 에서 EL 픽처 (614) 에 수행되지 않으면, AU들 (640-660) 에서 BL 픽처들 및 EL 픽처들의 POC 값들은 적합성 제약들에 의해 규정된 바처럼 매칭되지 않을 것이다. 리셋 유 및 리셋 무의 POC 값들에서의 차이들은 도 7 에 굵게 하이라이트 표시된다.
본원에서 설명되는 실시형태들은 도 4 및 도 6 에 예시된 예시적인 비트스트림 구성들에 한정되지 않으며, 본원에서 설명되는 기법들은 임의 개수의 계층들, 액세스 유닛들, 및 픽처들을 가지는 임의의 멀티-계층 비트스트림으로 확장될 수도 있다. 또한, 도 4 내지 도 7 에 예시된 예들에서, POC 의 LSB 는 7개의 비트들을 이용하여 표현된다. 그러나, 본원에서 설명되는 기법들은 임의의 형태들의 POC 값 표현을 가지는 시나리오로 확장될 수도 있다.
선행하는 픽처들의 리셋 및 리셋된 픽처들의 손실
MSB 리셋 또는 LSB 리셋이 특정의 픽처에서 수행될 때, 디코딩 순서에서 특정의 픽처에 선행하는 동일한 계층에서의 다른 픽처들은 또한 특정의 픽처에서 수행된 리셋에 기초하여 리셋된다. 예를 들어, 도 6 의 예에서, EL 픽처 (614) 는 241 (예컨대, 113 + 128 인, "1110001" 의 LSB + "1" 의 MSB) 의 POC 값을 갖는다. MSB 및 LSB 리셋들이 EL 픽처 (614) 에서 수행될 때, EL 픽처 (614) 의 POC 값은 0 이 되며, 디코딩 순서에서 EL 픽처 (614) 에 선행하는 EL (610) 에서의 EL 픽처 (612) 는 또한 EL 픽처 (614) 의 241 의 원래 POC 값에 기초하여 리셋된다. 예를 들어, EL 픽처 (612) 의 새로운 POC 값은 240 (예컨대, 112 + 128 인, "1110000" 의 LSB + "1" 의 MSB) 인 EL 픽처 (612) 의 사전-리셋된 POC 값에서, (241 의 값인) EL 픽처 (614) 의 사전-리셋된 POC 값을 감산하여 계산된다. 따라서, 리셋 후, EL 픽처 (612) 가 EL 픽처 (614) 이전에 출력된다는 사실에 따라서, EL 픽처 (612) 의 POC 값은 -1 이 되며, 여기서 더 작은 POC 값은 출력 순서에서 더 빠른 위치를 나타낸다. 도 7 에 나타낸 바와 같이, 후속 AU들 (650 및 660) 에 대한 시그널링된 LSB 값들은, 리셋이 EL 픽처 (614) 에서 수행된다는 가정 하에서, 그에 따라서 (예컨대, 1 및 2 로 각각) 조정된다.
그러나, 비록 위에서 설명된 MSB 및/또는 LSB 의 적절한 POC 리셋이 디코더가 신호를 프로세싱하고 그에 따라서 POC 리셋을 수행할 수 있도록 비트스트림에서 (예컨대, 슬라이스 헤더에서) 시그널링되더라도, 이러한 POC 리셋을 시그널링하는 픽처가 비트스트림의 송신 동안 손실되거나 또는 대역폭 제약들을 만족시키기 위해 비트스트림으로부터 제거되면, 특정의 픽처에서 수행되도록 의도된 POC 리셋이 적절히 수행되지 않을 수도 있다.
예를 들어, 도 6 의 예에서, EL 픽처 (614) 가 디코더에 이용불가능하면, 디코더는 AU (640) 에서 EL (610) 에서의 POC 의 MSB 및 LSB 를 리셋하는 것을 알 수 없을 것이다 (즉, 결정하지 않을 것이다). 그 결과, 디코딩 순서에서 이용불가능한 EL 픽처 (614) 에 선행하는 임의의 픽처들의 POC 값들은 EL 픽처 (614) 에서의 리셋이 거의 일어나지 않기 때문에 (즉, 리셋 동작이 수행되지 않았기 때문에), 그들의 원래, 사전-리셋된 POC 값들을 여전히 가질 것이다. 한편, 디코딩 순서에서 이용불가능한 EL 픽처 (614) 에 후속하는 픽처들의 POC 값들은 리셋이 실제로 일어났던 것처럼 (즉, 리셋 동작이 수행된 것처럼) 결정되거나 또는 시그널링되었을 것이다. 따라서, 도 7 의 예에서, EL 픽처들 (612, 616, 및 618) 은 240, 1, 및 2 의 POC 값들을 각각 가질 것이며, 이는 EL 픽처 (612) 가 출력 순서에서 EL 픽처들 (616 및 618) 에 선행한다는 점을 고려하면 부정확할 것이다. 따라서, 설령 POC 리셋을 시그널링하는 픽처가 이용불가능하게 되더라도, 올바른 POC 값들에 귀결되는 코딩 방법이 바람직하다.
예들 및 구현예들
위에서 설명된 어떤 문제들을 해결하는데 사용될 수도 있는 여러 방법들이 아래에서 설명될 것이다. 이들 방법들 중 일부는 독립적으로 적용될 수도 있으며, 그들 중 일부는 조합하여 적용될 수도 있다. 게다가, 본원에서 설명되는 방법들 중 하나 이상을 구현하는데 사용될 수도 있는 예시적인 신택스 및 의미들이 또한 아래에 제공된다. 본원에서 설명되는 방법들 중 하나 이상을 구현하기 위해 포함될 수도 있는 추가 부분들 및 삭제 부분들을 예시하기 위해 HEVC 사양의 어떤 부분들이 재현될 때, 이러한 변경들은 이탤릭체 및 삭제선으로 각각 나타낸다.
POC 유도를 위한 값들의 시그널링
일부 실시형태들에서, 올바른 POC 유도를 위한 정보를 포함하는 SEI 메시지는 POC MSB 및/또는 POC LSB 가 리셋될 픽처에 후속하는 하나 이상의 픽처들에 대해 시그널링된다. 예를 들어, SEI 메시지는 POC MSB, POC LSB, 또는 양쪽이 리셋될 다른 픽처 picB 에 후속하는 픽처 picA 와 연관될 수도 있다. 따라서, 설령 picB 가 전체적으로 손실되더라도, picA 와 연관된 SEI 메시지가 동일한 계층에서의 다른 픽처들에 대한 올바른 POC 값들을 유도하는데 사용될 수 있다.
일부 실시형태들에서, 올바른 POC 유도를 위한 정보는 POC MSB 및/또는 POC LSB 가 리셋될 픽처에 후속하는 하나 이상의 픽처들의 슬라이스 헤더에서 시그널링된다. 예를 들어, 그 정보는 POC MSB, POC LSB, 또는 양쪽이 리셋될 다른 픽처 picB 에 후속하는 픽처 picA 의 슬라이스 헤더에 포함될 수도 있다. 따라서, 설령 picB 가 전체적으로 손실되더라도, picA 의 슬라이스 헤더에 포함된 정보가 동일한 계층에서의 다른 픽처들에 대한 올바른 POC 값들을 유도하는데 사용될 수 있다.
시그널링된 값들에 기초한 올바른 POC 의 유도
도 8 은 본 개시물의 일 실시형태에 따른, 비디오 정보를 코딩하는 방법 (800) 을 예시하는 플로우차트이다. 도 8 에 예시된 단계들은 인코더 (예컨대, 도 2a 또는 도 2b 에 도시된 바와 같은 비디오 인코더), 디코더 (예컨대, 도 3a 또는 도 3b 에 도시된 바와 같은 비디오 디코더), 또는 임의의 다른 구성요소에 의해 수행될 수도 있다. 편의를 위해, 본 방법 (800) 은 인코더, 디코더, 또는 또 다른 구성요소일 수도 있는 코더에 의해 수행되는 것으로 설명된다.
방법 (800) 은 블록 801 에서 시작한다. 블록 805 에서, 코더는 픽처와 연관된 POC 유도 정보를 프로세싱한다. 일부 실시형태들에서, POC 유도 정보의 프로세싱은 POC 유도 정보를 비트스트림에서 시그널링하는 것을 포함할 수도 있다. 위에서 설명된 바와 같이, POC 유도 정보는 픽처의 슬라이스 헤더에서 시그널링될 수도 있으며 및/또는 픽처와 연관되는 SEI 메시지로서 시그널링될 수도 있다. 일부 실시형태들에서, POC 유도 정보의 프로세싱은 비트스트림에 포함된 POC 유도 정보를 시그널링하는 것을 포함할 수도 있다. 예를 들어, POC 유도 정보는 동일한 계층에서 선행하는 POC-리셋된 픽처 (예컨대, POC 리셋이 수행될 픽처) 의 POC 값이 POC 값의 최상위 비트 (MSB) 및 최하위 비트 (LSB) 양자를 리셋함으로써 또는 단지 POC 값의 MSB 만을 리셋함으로써 리셋되는지 여부를 표시하는 POC 리셋 유형; 손실되었거나 또는 제거되었으며 또한 POC 유도 정보가 연관되는 픽처에 선행하는 픽처의 POC 값을 표시하는 POC 리셋 값; 및 POC 유도 정보가 제공되는POC 리셋을 식별하는 POC 리셋 ID 를 포함할 수도 있다. 예를 들어, 디코더는 시그널링된 POC 리셋이 1 의 POC 리셋 ID 값을 가지고 1 의 POC 리셋 ID 를 가지는 다른 POC 리셋이 이미 수행되었으면, 특정의 픽처와 관련하여 시그널링된 POC 리셋을 스킵할 수도 있다.
블록 810 에서, 코더는 디코딩 순서에서 픽처에 선행하는 다른 픽처의 POC 를 결정한다. 도 7 에 나타낸 예에서, POC 값 리셋 명령을 포함하는 EL 픽처 (614) 가 손실되거나 또는 아니면 제거되더라도, EL 픽처 (612) 의 POC 값은 예를 들어, EL 픽처들 (616 및/또는 618) 과 연관된 POC 유도 정보를 이용하여 정확하게 리셋될 것이다. 방법 (800) 은 815 에서 종료한다.
위에서 설명한 바와 같이, 도 2a 의 비디오 인코더 (20), 도 2b 의 비디오 인코더 (23), 도 3a 의 비디오 디코더 (30), 또는 도 3b 의 비디오 디코더 (33) 의 하나 이상의 구성요소들 (예컨대, 인터-계층 예측 유닛 (128) 및/또는 인터-계층 예측 유닛 (166)) 은 하나 이상의 픽처들과 연관된 POC 유도 정보를 프로세싱하는 것, 및 디코딩 순서에서 하나 이상의 픽처들에 선행하는 다른 픽처의 POC 를 결정하는 것과 같은, 본 개시물에서 설명되는 기법들 중 임의의 기법을 구현하는데 사용될 수도 있다.
비- POC -앵커 픽처들에서 POC 리셋의 디스에이블링
일부 실시형태들에서, 적합성 제약은 슬라이스 세그먼트가 POC-앵커 픽처가 아닌 픽처에 속할 때 poc_lsb_reset_flag 의 값도 poc_msb_reset_flag 의 값도 1 과 동일하게 설정되지 않도록, 예를 들어, 코더에 의해, 비트스트림에 적용될 수도 있다 (예컨대, 적합성 제약은 적용가능한 것으로 결정되고 그후 동작(들)의 성능에 기초하여 준수될 수도 있다). 위에서 설명된 바와 같이, 이러한 픽처는 서브-계층 비-참조 픽처, 폐기가능한 픽처, RASL 픽처, RADL 픽처, 또는 0 보다 큰 시간 ID 를 가지는 픽처일 수도 있다. 예를 들어, 서브-계층 비-참조 픽처는 최고 시간 계층의 다른 픽처들에 의한 참조에 사용되지 않는 픽처를 지칭할 수도 있다. 폐기가능한 픽처는 임의의 다른 픽처에 의한 참조에 사용되지 않는 픽처를 지칭할 수도 있다. 예를 들어, 이러한 폐기가능한 픽처들은 "폐기가능 (discardable)" 으로 마킹될 수도 있다. 이러한 폐기가능한 픽처들은 대역폭 제약들을 만족시키기 위해 인코더 또는 디코더에 의해 비트스트림으로부터 제거될 수도 있다. 일부 실시형태들에서, 폐기가능한 픽처는 선택에 의해 (예컨대, 디코더 또는 어떤 미들박스 (middlebox) 에 의해) 비트스트림으로부터 제거될 수도 있는 임의의 픽처를 포함한다. RASL 및 RADL 픽처들은 리딩 픽처 (leading picture) 들을 지칭하며, RASL 픽처들은 디코딩 프로세스가 RASL 픽처와 연관된 IRAP 픽처에서 시작하면 출력되지 않을 수도 있다. 0 보다 큰 시간 ID 를 가지는 픽처는 프레임 레이트가 충분히 낮은 값까지 스위칭 다운되면 비트스트림으로부터 제거될 수도 있는 픽처일 수도 있다. 예를 들어, 비트스트림이 3개의 시간 서브-계층들을 포함하면, 모든 3개의 시간 서브-계층들로부터의 픽처들은 초 당 90 프레임 (fps) 에서 동작하도록 디스플레이될 수도 있으며, 하부의 2개의 시간 서브-계층들로부터의 픽처들은 60 fps 에서 동작하도록 디스플레이될 수도 있으며, 최저 시간 서브-계층으로부터의 픽처들은 30 fps 에서 동작하도록 디스플레이될 수도 있다. 위에서 설명한 바와 같이, 비트스트림 제약들 또는 다른 성능 제약들은 하나 이상의 픽처들이 비트스트림으로부터 제거되거나 또는 드롭되도록 할 수도 있으며 (예컨대, 코더는 이러한 제약들을 평가하고, 이 평가에 기초하여, 하나 이상의 픽처들이 비트스트림으로부터 제거되거나 또는 비트스트림으로부터 드롭되도록 제약들에 따라서 동작들을 수행할 수도 있다), 이 예에서, 최고 시간 서브-계층으로부터의 픽처들은 다음 최고 시간 서브-계층 등으로부터의 픽처들을 제거하기 전에 제거될 수도 있다. 예를 들어, 최저 시간 서브-계층에서의 픽처들은 모든 다른 시간 서브-계층들에서의 픽처들이 제거될 때까지 비트스트림으로부터 제거되지 않을 수도 있다. 따라서, 0 보다 큰 시간 ID 를 가지는 픽처 (여기서, 0 의 시간 ID 는 최저 시간 서브-계층에 대응한다) 는 비트스트림으로부터 제거될 가능성이 더 높다.
본원에서 설명되는 바와 같이, 이들 픽처들 (예컨대, 서브-계층 비-참조 픽처, 폐기가능한 픽처, RASL 픽처, RADL 픽처, 0 보다 큰 시간 ID 를 가지는 픽처, 및 기타 등등) 은 비-POC-앵커 픽처들로서 지칭될 수도 있다. 일부 실시형태들에서, 이들 픽처들이 (예컨대, 어떤 대역폭 제약들을 만족시키기 위해) 비트스트림으로부터 제거될 가능성이 더 높기 때문에, 이들 픽처들이 POC 리셋을 트리거할 수 없다고 규정하는 제약은 POC-리셋된 픽처가 비트스트림으로부터 제거될 수 있는 우도를 감소시키기 위해 도입될 수도 있다. 예를 들어, 폐기가능한 픽처가 (예컨대, POC MSB 리셋, POC LSB 리셋, 또는 양쪽을 시그널링함으로써) POC 리셋을 트리거하는 것을 허용받지 못하면, 설령 폐기가능한 픽처가 폐기되더라도, 디코더에 대한 그 폐기가능한 픽처의 이용불가능성 (unavailability) 은 POC 리셋들에 관한 위에서 설명된 문제들을 초래하지 않을 것이다.
일부 실시형태들에서, 코더는 POC 리셋이 특정의 픽처와 관련하여 시그널링되어야 한다고 결정하고, 그 후에 특정의 픽처가 서브-계층 비-참조 픽처, 폐기가능한 픽처, RASL 픽처, RADL 픽처, 0 보다 큰 시간 ID 를 가지는 픽처, 또는 그렇지 않으면 비트스트림으로부터 제거될 가능성이 있는 픽처라고 결정하고, 따라서 특정의 픽처에서의 POC 리셋을 시그널링하는 것을 억제하거나 또는 POC 리셋이 특정의 픽처에서 수행되지 않을 것이라고 시그널링할 수도 있다. 일부 실시형태들에서, 코더는 POC 리셋이 특정의 픽처와 관련하여 시그널링되어야 한다고 결정하고, 그 후에 (예컨대, 특정의 픽처가 어떤 픽처 유형들을 가지는 것을 방지함으로써) 특정의 픽처가 비-POC-앵커 픽처가 되는 것을 방지할 수도 있다. 일부 실시형태들에서, POC 리셋이 특정의 픽처에서 수행되어야 하는지 여부의 결정은 특정의 픽처가 서브-계층 비-참조 픽처, 폐기가능한 픽처, RASL 픽처, RADL 픽처, 0 보다 큰 시간 ID 를 가지는 픽처, 또는 그렇지 않으면 비트스트림으로부터 제거될 가능성이 있는 픽처인지 여부에 적어도 부분적으로 기초할 수도 있다. 이러한 실시형태들에서, 특정의 픽처가 POC-앵커 픽처가 아니면, 코더는 POC 리셋이 특정의 픽처에서 수행되지 않을 것이라는 것을 비트스트림에서 표시한다. 대안적으로, 코더는 간단히 POC 리셋이 특정의 픽처에서 수행될 것이라는 임의의 표시를 비트스트림에서 제공하지 않을 수도 있다. 이와 유사하게, 특정의 픽처가 POC-앵커 픽처인 경우, 코더는, POC 리셋이 특정의 픽처에서 요구되는 것으로 결정되면, POC 리셋이 특정의 픽처에서 수행될 이라는 것을 비트스트림에서 표시한다. 대안적으로, 코더는 POC 리셋이 수행되지 않을 것이라는 또는 POC 리셋이 특정의 픽처에서 수행되지 않아야 한다는 표시를 단순히 비트스트림에서 제공하지 않을 수도 있다.
비- POC -앵커 픽처들에서의 POC 리셋의 디스에이블링
도 9 는 본 개시물의 일 실시형태에 따른, 비디오 정보를 코딩하는 방법 (900) 을 예시하는 플로우차트이다. 도 9 에 예시된 단계들은 인코더 (예컨대, 도 2a 또는 도 2b 에 도시된 바와 같은 비디오 인코더), 디코더 (예컨대, 도 3a 또는 도 3b 에 도시된 바와 같은 비디오 디코더), 또는 임의의 다른 구성요소에 의해 수행될 수도 있다. 편의를 위해, 본 방법 (900) 은 인코더, 디코더, 또는 또 다른 구성요소일 수도 있는 코더에 의해 수행되는 것으로 설명된다.
방법 (900) 은 블록 901 에서 시작한다. 블록 905 에서, 코더는 픽처가 POC-앵커 픽처인지 여부를 결정한다. 예를 들어, POC-앵커 픽처들은, (1) RASL 또는 RADL 픽처들이 아니고, (2) 폐기가능하지 않고 (예컨대, "폐기가능" 으로서 마킹된 픽처들, 이는 다른 픽처가 그들에 의존하지 않는다는 것을 표시함으로써, 그들이 대역폭 제약들을 만족시키기 위해 드롭될 수 있게 함), (3) 서브-계층 비-참조 픽처들 (예컨대, 더 높은 시간 계층들에서의 다른 픽처들에 의한 참조를 위해 사용되지 않는 픽처들) 이 아니고, (4) 0 과 동일한 시간 ID (예컨대, 시간 서브-계층 ID) 를 가지고, 및/또는 (5) 그렇지 않으면 비트스트림으로부터 제거될 가능성이 있는 임의의 다른 픽처인, 임의의 픽처들을 포함할 수도 있다. 픽처가 POC-앵커 픽처가 아니라고 코더가 결정하면, 본 방법 (900) 은 910 으로 진행한다. 한편, 픽처가 POC-앵커 픽처라고 코더가 결정하면, 본 방법 (900) 은 915 로 진행한다.
블록 910 에서, 코더는 POC 리셋이 픽처에서 수행되지 않을 픽처에 대해 시그널링한다. 예를 들어, 코더는 POC LSB 리셋도 POC MSB 리셋도 픽처와 관련하여 수행되지 않을 것이라는 것을 표시하는 하나 이상의 플래그들을 시그널링할 수도 있다. 일부 실시형태들에서, 코더는 시그널링하지 않거나 또는 아니면 POC 리셋이 픽처에서 수행될 것이라는 임의의 표시를 비트스트림에서 제공할 수도 있다. 예를 들어, 디코딩 프로세스 동안, POC 리셋이 수행될 것이라는 것을 표시하는 어떤 신호 또는 표시도 비트스트림에서 제공되지 않으면, 디코더는 POC 리셋을 그 픽처에서 수행하지 않을 수도 있다.
블록 915 에서, 코더는 픽처에 대한 POC 리셋을 시그널링한다. 예를 들어, 코더는 POC LSB 리셋, POC MSB 리셋, 또는 양쪽이 수행될 것이라는 것을 표시하는 하나 이상의 플래그들을 비트스트림에서 시그널링할 수도 있다. 일부 실시형태들에서, 코더는 시그널링하지 않거나 또는 아니면 POC 리셋이 픽처에서 수행되지 않을 것이라는 임의의 표시를 비트스트림에서 제공한다. 예를 들어, 디코딩 프로세스 동안, 디코더는 POC 리셋이 수행될, 그리고, POC 리셋을 디스에이블하는 어떤 추가적인 신호 또는 표시도 비트스트림에서 제공되지 않으면, 디코더가 추론되거나 또는 결정되는 바에 따라 POC 리셋을 수행해야 한다는 것을 비트스트림에서의 다른 신호들 또는 표시들로부터 추론하거나 또는 결정할 수도 있다. 방법 (900) 은 920 에서 종료한다.
위에서 설명한 바와 같이, 도 2a 의 비디오 인코더 (20), 도 2b 의 비디오 인코더 (23), 도 3a 의 비디오 디코더 (30), 또는 도 3b 의 비디오 디코더 (33) 의 하나 이상의 구성요소들 (예컨대, 인터-계층 예측 유닛 (128) 및/또는 인터-계층 예측 유닛 (166)) 은 픽처가 POC-앵커 픽처인지 여부를 결정하고, POC 리셋을 인에이블하고, POC 리셋을 디스에이블하고, POC 리셋이 수행될 것이라는 표시를 비트스트림에서 제공하고, 그리고 POC 리셋이 수행되지 않을 것이라는 표시를 비트스트림에서 제공하는 것과 같은, 본 개시물에서 설명되는 기법들 중 임의의 기법을 구현하는데 사용될 수도 있다.
방법 (900) 에서, 도 9 에 도시된 블록들 중 하나 이상이 제거될 (예컨대, 수행되지 않을) 수도 있으며 및/또는 본 방법이 수행되는 순서는 스위칭될 수도 있다. 예를 들어, 블록 910 이 도 9 에 도시되지만, 블록 910 은 제거될 수도 있으며, 방법 (900) 은 픽처가 POC-앵커 픽처가 아니라고 코더가 결정하면 임의의 추가적인 동작들을 수행함이 없이 종료할 수도 있다. 대안적으로, 블록 915 은 제거될 수도 있으며, 방법 (900) 은 픽처가 POC-앵커 픽처라고 코더가 결정하면 임의의 추가적인 동작들을 수행함이 없이 종료할 수도 있다. 따라서, 본 개시물의 실시형태들은 도 9 에 나타낸 예에, 또는 그에 의해 한정되지 않으며, 다른 변형예들이 본 개시물의 사상으로부터 일탈함이 없이 구현될 수도 있다.
비-정렬된 IRAP AU 에서의 IRAP 픽처들
일부 실시형태들에서, 액세스 유닛이 1 과 동일한 NoRaslOutputFlag 를 가진 IRAP 픽처인 적어도 하나의 픽처를 포함할 때, POC MSB (예컨대, POC 의 MSB) 리셋이 IRAP 픽처들이 아닌 액세스 유닛에서의 모든 픽처들에 대해 수행되도록, 적합성 제약이 비트스트림에 적용될 수도 있다. 이러한 실시형태들에서, 비-IRAP 픽처들과 연관된 poc_msb_reset_flag 는 (예컨대, POC MSB 리셋이 이러한 비-IRAP 픽처들에서 수행될 것이라는 것을 표시하는) 1 로 설정될 수도 있다. 예를 들어, 픽처 A 가 (예컨대, 1 의 NoRaslOutputFlag 값으로 표시된) 스플라이스 지점에 바로 후속하는 액세스 유닛에서의 IRAP 픽처이고 픽처 A 와 동일한 액세스 유닛 내에 있는 픽처 B 가 비-IRAP 픽처이면, POC MSB 리셋은 픽처 B 에 대해 비트스트림에서 시그널링될 수도 있다.
도 10 은 본 개시물의 일 실시형태에 따른, 비디오 정보를 코딩하는 방법 (1000) 을 예시하는 플로우차트이다. 도 10 에 예시된 단계들은 인코더 (예컨대, 도 2a 또는 도 2b 에 도시된 바와 같은 비디오 인코더), 디코더 (예컨대, 도 3a 또는 도 3b 에 도시된 바와 같은 비디오 디코더), 또는 임의의 다른 구성요소에 의해 수행될 수도 있다. 편의를 위해, 본 방법 (1000) 은 인코더, 디코더, 또는 또 다른 구성요소일 수도 있는 코더에 의해 수행되는 것으로 설명된다.
방법 (1000) 은 블록 1001 에서 시작한다. 블록 1005 에서, 코더는 픽처가 IRAP 픽처인지 여부를 결정한다. 위에서 설명된 바와 같이, 일부 실시형태들에서, IRAP 픽처는 IDR 픽처, CRA 픽처, 또는 BLA 픽처일 수도 있다. 일부 실시형태들에서, 코더는 비트스트림에 포함된 정보에 기초하여, 그 픽처가 스플라이스 지점에 바로 후속하는 액세스 유닛 내에 있는지 여부를 추가로 결정할 수도 있다. 일부 실시형태들에서, 코더는 그 픽처가 스플라이스 지점에 바로 후속하는 액세스 유닛 내에 있는지 여부를 결정하는 대신, 디코딩 순서에서 그 픽처에 선행하는 픽처들이 출력되어야 하는지 여부를 추가로 결정할 수도 있다. 예를 들어, 그 픽처가 스플라이스 지점에 바로 후속하는 액세스 유닛 내에 있는지 여부 또는 디코딩 순서에서 그 픽처에 선행하는 픽처들이 출력되어야 하는지 여부는, 비트스트림에서 시그널링되거나 또는 표시되거나, 또는 코더에 이용가능한 다른 정보 (예컨대, NoRaslOutputFlag) 로부터 유도되는 하나 이상의 변수들에 의해 표시될 수도 있다. 예를 들어, IDR 픽처들 및 CRA 픽처들에 대해, NoRaslOutputFlag 는 비트스트림에 포함된 다른 정보로부터 유도될 수도 있다. BLA 픽처들에 대해, 이러한 BLA 픽처들의 존재가 디코더에게, BLA 픽처들이 스플라이스 지점에 바로 뒤따른다고 표시할 수도 있다. 픽처가 IRAP 픽처라고 코더가 결정하면, 본 방법 (1000) 은 블록 1010 으로 진행한다. 그렇지 않으면, 본 방법 (1000) 은 1015 에서 종료한다.
블록 1010 에서, 코더는 액세스 유닛에서의 모든 다른 비-IRAP 픽처들에 대해 POC MSB 리셋을 인에이블한다. 일부 실시형태들에서, 코더는 디코딩 순서에서 스플라이스 지점에 바로 후속하는 액세스 유닛에서의 모든 다른 비-IRAP 픽처들에 대해 POC MSB 리셋을 인에이블한다. 예를 들어, 코더는 POC MSB 리셋이 비-IRAP 픽처들의 각각에 대해 수행될 것이라는 것을 표시하는, 1 의 값을 가지는 POC MSB 리셋 플래그 (예컨대, poc_msb_reset_flag) 를 시그널링할 수도 있다. 방법 (1000) 은 1015 에서 종료한다.
위에서 설명한 바와 같이, 도 2a 의 비디오 인코더 (20), 도 2b 의 비디오 인코더 (23), 도 3a 의 비디오 디코더 (30), 또는 도 3b 의 비디오 디코더 (33) 의 하나 이상의 구성요소들 (예컨대, 인터-계층 예측 유닛 (128) 및/또는 인터-계층 예측 유닛 (166)) 은 픽처가 IRAP 픽처인지 여부를 결정하고, 그리고 액세스 유닛에서의 모든 다른 비-IRAP 픽처들에 대해 POC MSB 리셋을 인에이블하는 것과 같은, 본 개시물에서 설명되는 기법들 중 임의의 기법을 구현하는데 사용될 수도 있다.
방법 (1000) 에서, 도 10 에 도시된 블록들 중 하나 이상이 제거될 (예컨대, 수행되지 않을) 수도 있으며 및/또는 본 방법이 수행되는 순서는 스위칭될 수도 있다. 따라서, 본 개시물의 실시형태들은 도 10 에 나타낸 예에 또는 그에 의해 한정되지 않으며, 다른 변형예들이 본 개시물의 사상으로부터 일탈함이 없이 구현될 수도 있다.
비-정렬된 IRAP AU 에서의 기초 계층 IDR 픽처들
일부 실시형태들에서, 액세스 유닛 A 가 IDR 픽처인 기초 계층 픽처를 포함할 때, POC LSB (예컨대, POC 의 LSB) 리셋이 IDR 픽처들이 아니거나 또는 비트스트림에서 시그널링된 비-제로 POC LSB 값을 가지는 액세스 유닛 A 에서의 모든 향상 계층 픽처들에 대해 수행되도록, 적합성 제약이 비트스트림에 적용될 수도 있다. 이러한 실시형태들에서, (예컨대, POC LSB 리셋이 이러한 EL 픽처들에서 수행될 것을 표시하는) poc_lsb_reset_flag 는 EL 픽처들과 연관된다. 예를 들어, 기초 계층에서의 픽처 A 가 IDR 픽처이고 픽처 A 와 동일한 액세스 유닛 내에 있는 픽처 B 가 IDR 픽처가 아니면, POC LSB 리셋이 픽처 B 에 대해 비트스트림에서 시그널링될 수도 있다. 다른 예에서, 기초 계층에서의 픽처 A 가 IDR 픽처이고 픽처 A 와 동일한 액세스 유닛에서의 픽처 C 가 비트스트림에서 시그널링된 0 의 POC LSB 값을 가지면, POC LSB 리셋이 픽처 C 에 대해 비트스트림에서 시그널링될 필요가 없을 수도 있다.
도 11 은 본 개시물의 일 실시형태에 따른, 비디오 정보를 코딩하는 방법 (1100) 을 예시하는 플로우차트이다. 도 11 에 예시된 단계들은 인코더 (예컨대, 도 2a 또는 도 2b 에 도시된 바와 같은 비디오 인코더), 디코더 (예컨대, 도 3a 또는 도 3b 에 도시된 바와 같은 비디오 디코더), 또는 임의의 다른 구성요소에 의해 수행될 수도 있다. 편의를 위해, 본 방법 (1100) 은 인코더, 디코더, 또는 또 다른 구성요소일 수도 있는 코더에 의해 수행되는 것으로 설명된다.
방법 (1100) 은 블록 1101 에서 시작한다. 블록 1105 에서, 코더는 픽처가 기초 계층 IDR 픽처인지 여부를 결정한다. 일부 실시형태들에서, BL IDR 픽처의 POC 는 0 으로 자동적으로 리셋된다. 픽처가 BL IDR 픽처라고 코더가 결정하면, 본 방법 (1100) 은 블록 1110 으로 진행한다. 그렇지 않으면, 방법 (1100) 은 1115 에서 종료한다.
블록 1110 에서, 코더는 액세스 유닛에서의 모든 다른 비-IDR 픽처들에 대해 POC LSB 리셋을 인에이블한다. 예를 들어, 코더는 POC LSB 리셋이 BL IDR 픽처와 동일한 액세스 유닛에서의 비-IDR 픽처들의 각각에 대해 수행될 것이라는 것을 표시하는 1 의 값을 가지는 POC LSB 리셋 플래그 (예컨대, poc_lsb_reset_flag) 를 시그널링할 수도 있다. 방법 (1100) 은 1115 에서 종료한다.
위에서 설명한 바와 같이, 도 2a 의 비디오 인코더 (20), 도 2b 의 비디오 인코더 (23), 도 3a 의 비디오 디코더 (30), 또는 도 3b 의 비디오 디코더 (33) 의 하나 이상의 구성요소들 (예컨대, 인터-계층 예측 유닛 (128) 및/또는 인터-계층 예측 유닛 (166)) 은 픽처가 BL IDR 픽처인지 여부를 결정하고, 그리고 액세스 유닛에서의 모든 다른 비-IDR 픽처들에 대해 POC LSB 리셋을 인에이블하는 것과 같은, 본 개시물에서 설명되는 기법들 중 임의의 기법을 구현하는데 사용될 수도 있다.
방법 (1100) 에서, 도 11 에 도시된 블록들 중 하나 이상이 제거될 (예컨대, 수행되지 않을) 수도 있으며 및/또는 본 방법이 수행되는 순서는 스위칭될 수도 있다. 따라서, 본 개시물의 실시형태들은 도 11 에 나타낸 예에, 또는 그에 의해 한정되지 않으며, 다른 변형예들이 본 개시물의 사상으로부터 일탈함이 없이 구현될 수도 있다.
후속 픽처들에서의 백업 리셋의 시그널링
일부 실시형태들에서, 유도된 POC (예컨대, PicOrderCntVal) 를, 1 과 동일한 NoRaslOutputFlag 를 가지는 IRAP 픽처이고 picA 와 동일한 액세스 유닛 내에 있는 다른 픽처와 정렬하기 위해 그의 POC MSB 값을 리셋하는 각각의 픽처 picA 에 대해, POC MSB 리셋이 하나 이상의 픽처들과 수행될 것이라는 표시가 디코딩 순서에서 picA 에 후속하는, picA 와 동일한 계층에서의 하나 이상의 픽처들과 연관하여 비트스트림에서 제공될 수도 있다. 예를 들어, 1 의 값을 가지는 poc_msb_reset_flag 는 하나 이상의 픽처들의 각각에 대해 시그널링될 수도 있다.
도 12 는 본 개시물의 일 실시형태에 따른, 비디오 정보를 코딩하는 방법 (1200) 을 예시하는 플로우차트이다. 도 12 에 예시된 단계들은 인코더 (예컨대, 도 2a 또는 도 2b 에 도시된 바와 같은 비디오 인코더), 디코더 (예컨대, 도 3a 또는 도 3b 에 도시된 바와 같은 비디오 디코더), 또는 임의의 다른 구성요소에 의해 수행될 수도 있다. 편의를 위해, 본 방법 (1200) 은 인코더, 디코더, 또는 또 다른 구성요소일 수도 있는 코더에 의해 수행되는 것으로 설명된다.
방법 (1200) 은 블록 1201 에서 시작한다. 블록 1205 에서, 코더는 POC MSB 리셋이 특정의 픽처에서 수행될지 여부를 결정한다. 위에서 설명된 바와 같이, 일부 실시형태들에서, POC MSB 리셋은 상이한 계층들에서의 픽처들이 비-정렬된 IRAP 액세스 유닛에서 부합하지 않는 POC 값들을 가지는 것을 방지하기 위해 수행될 수도 있다. 일부 실시형태들에서, 코더는 특정의 픽처가 비-정렬된 IRAP 액세스 유닛에서의 비-IRAP 픽처인지 여부를 추가로 결정한다. POC MSB 리셋이 특정의 픽처에서 수행될 것이라고 코더가 결정하면, 본 방법 (1200) 은 블록 1210 으로 진행한다. 그렇지 않으면, 방법 (1200) 은 1215 에서 종료한다.
블록 1210 에서, 코더는 디코딩 순서에서 특정의 픽처에 후속하는 하나 이상의 픽처들에 대해 POC MSB 리셋을 인에이블한다. 일부 실시형태들에서, 하나 이상의 픽처들은 특정의 픽처와 동일한 계층에 있을 수도 있다. 예를 들어, 코더는 디코딩 순서에서 특정의 픽처에 바로 후속하는 픽처에 대해, POC MSB 리셋이 디코딩 순서에서 특정의 픽처에 바로 후속하는 픽처에 대해 수행될 것이라는 것을 표시하는, 1 의 값을 가지는 POC MSB 리셋 플래그 (예컨대, poc_msb_reset_flag) 를 시그널링할 수도 있다. 위에서 설명된 바와 같이, POC MSB 리셋이 수행될 것이라는 표시를 가지는 특정의 픽처가 손실되면, 디코딩 순서에서 특정의 픽처에 바로 후속하는 픽처에서 POC MSB 의 백-업 리셋은 디코딩 순서에서 특정의 픽처에 바로 후속하는 픽처와 연관된 표시에 기초한다. 일부 실시형태들에서, 코더는 POC MSB 리셋이 한번보다 많이 수행되지 않도록 사용될 수도 있는 표시 또는 변수를 추가로 제공할 수도 있다. 이러한 표시 또는 변수 (예컨대, POC 리셋 ID) 는 POC MSB 리셋이 수행되었는지 여부를 결정하는데 도움이 될 수도 있다. 일부 실시형태들에서, 코더는 오직 특정의 픽처가 비-정렬된 IRAP 액세스 유닛에서의 비-IRAP 픽처인 경우에만 하나 이상의 픽처들에 대해 POC MSB 리셋을 인에이블한다. 방법 (1200) 은 1215 에서 종료한다.
위에서 설명한 바와 같이, 도 2a 의 비디오 인코더 (20), 도 2b 의 비디오 인코더 (23), 도 3a 의 비디오 디코더 (30), 또는 도 3b 의 비디오 디코더 (33) 의 하나 이상의 구성요소들 (예컨대, 인터-계층 예측 유닛 (128) 및/또는 인터-계층 예측 유닛 (166)) 은, POC MSB 리셋이 특정의 픽처에서 수행될지 여부를 결정하고, 그리고 디코딩 순서에서 특정의 픽처에 후속하는 하나 이상의 픽처들에 대해 POC MSB 리셋을 인에이블하는 것과 같은, 본 개시물에서 설명되는 기법들 중 임의의 기법을 구현하는데 사용될 수도 있다.
방법 (1200) 에서, 도 12 에 도시된 블록들 중 하나 이상이 제거될 (예컨대, 수행되지 않을) 수도 있으며 및/또는 본 방법이 수행되는 순서는 스위칭될 수도 있다. 따라서, 본 개시물의 실시형태들은 도 12 에 나타낸 예에, 또는 그에 의해 한정되지 않으며, 다른 변형예들이 본 개시물의 사상으로부터 일탈함이 없이 구현될 수도 있다.
선행하는 픽처들의 POC 값들의 시그널링
일부 실시형태들에서, 유도된 PicOrderCntVal 를, 0 과 동일한 nuh_layer_id 를 가지고 picA 와 동일한 액세스 유닛 내에 있는 IDR 픽처와 정렬하기 위해 그의 POC 값을 리셋하는 픽처 picA 에 대해, POC 리셋 이전 picA 의 PicOrderCntVal 의 값은 디코딩 순서에서 picA 에 후속하고 picA 와 동일한 nuh_layer_id 를 가지는 하나 이상의 픽처들에 대해 시그널링된다.
예시적인 구현예 : 슬라이스 세그먼트 헤더 신택스
다음 예시적인 슬라이스 세그먼트 헤더 신택스는 본원에서 설명되는 실시형태들 중 하나 이상을 구현하는데 사용될 수도 있다.
Figure 112016043891703-pct00001
Figure 112016043891703-pct00002
테이블 1. 예시적인 슬라이스 세그먼트 헤더 신택스
예시적인 구현예들 : 슬라이스 세그먼트 헤더 의미들
다음 예시적인 의미들이 본원에서 설명되는 실시형태들 중 하나 이상을 구현하는데 사용될 수도 있다. HEVC 사양에서 기존 언어에 대한 변경들은 이탤릭체로 표시된다.
1 과 동일한 poc _ msb _reset_flag 는 현재의 픽처에 대한 유도된 픽처 순서 카운트의 MSB 값이 0 과 동일하다는 것을 규정한다. 0 과 동일한 poc_msb_reset_flag 는 현재의 픽처에 대한 유도된 픽처 순서 카운트의 MSB 값이 0 과 동일하거나 또는 동일하지 않을 수도 있다는 것을 규정한다.
현재의 픽처가 1 과 동일한 NoRaslOutputFlag 를 가진 IRAP 픽처가 아니고 그리고 현재의 액세스 유닛에서의 적어도 하나의 픽처가 1 과 동일한 NoRaslOutputFlag 를 가진 IRAP 픽처일 때, poc _ msb _reset_flag 가 존재할 것이며 그 값은 1 과 동일할 것이다.
존재하지 않을 때, poc_msb_reset_flag 의 값은 0 과 동일한 것으로 추론된다.
1 과 동일한 poc _ lsb _reset_flag 는 현재의 픽처에 대한 유도된 픽처 순서 카운트가 0 과 동일하다는 것을 규정한다. 0 과 동일한 poc_lsb_reset_flag 는 현재의 픽처에 대한 유도된 픽처 순서 카운트가 0 과 동일하거나 또는 동일하지 않을 수도 있다는 것을 규정한다.
현재의 픽처가 IDR 픽처가 아니거나 또는 slice_ pic _order_ cnt _ lsb 가 0 과 동일하지 않고, 그리고 현재의 액세스 유닛에서 0 과 동일한 nuh _layer_ id 를 가진 픽처가 IDR 픽처일 때, poc _ lsb _reset_flag 가 존재할 것이며, 그 값은 1 과 동일할 것이다.
존재하지 않을 때, poc_lsb_reset_flag 의 값은 0 과 동일한 것으로 추론된다.
poc _ msb _reset_ flag 의 값이 0 과 동일할 때, poc _ lsb _reset_ flag 의 값은 0 과 동일할 것이다.
비트스트림 적합성의 요구사항은, 현재의 액세스 유닛에 1 과 동일한 NoRaslOutputFlag 를 가진 IRAP 픽처가 존재할 때, 현재의 픽처가 0 과 동일한 discardable_flag 및 0 보다 큰 TemporalId 를 가질 것이고, 그리고 서브-계층 비-참조 픽처 , RASL 픽처 , 또는 RADL 픽처가 아닐 것이라는 것이다.
대안적으로, 다음 제약 사항들이 poc_msb_reset_flag 및 poc_lsb_reset_flag 의 의미들에 추가될 수 있다:
비트스트림 적합성의 요구사항은, 16 미만인 nal_unit_type 의 값을 가지고 그리고 nal_unit_type % 2 = 0 를 가지는 슬라이스들에 대해, poc_lsb_reset_flag 및 poc_msb_reset_flag 양쪽의 값이 0 과 동일할 것이라는 것이다.
비트스트림 적합성의 요구사항은, poc_lsb_reset_flag 또는 poc_msb_reset_flag, 또는 양쪽의 값이 1 과 동일할 때, discardable_flag 의 값이, 존재할 때, 0 과 동일할 것이라는 것이다.
비트스트림 적합성의 요구사항은, 액세스 유닛이 1 과 동일한 NoRaslOutputFlag 를 가진 IRAP 픽처인 픽처를 포함할 때, 다음 조건들이 적용된다는 것이다: (1) 0 과 동일한 nuh_layer_id 를 가진 픽처가 IDR 픽처이면, poc_lsb_reset_flag 및 poc_msb_reset_flag 의 값이 양쪽 다, 0 과 동일하지 않은 nuh_layer_id 를 가지는 그 액세스 유닛에서의 모든 픽처들에 대해 1 과 동일하게 설정될 것이라는 조건; 및 (2) 그렇지 않으면, poc_lsb_reset_flag 의 값이 1 과 동일하게 설정될 것이며 poc_msb_reset_flag 의 값이 양쪽 다, 1 과 동일한 NoRaslOutputFlag 를 가진 IRAP 픽처가 아닌 그 액세스 유닛에서의 모든 픽처들에 대해 1과 동일하게 설정될 것이라는 조건.
예시적인 구현예 : POC 및 참조 픽처 세트에 대한 디코딩 프로세스
각각의 슬라이스에 대한 POC 의 예시적인 유도가 아래에 설명된다. poc_lsb_reset_flag 또는 poc_msb_reset_flag 의 값이 1 로 설정될 때, 현재의 픽처 및 "참조용으로 사용됨" 으로 마크되거나 또는 출력에 요구되는 DPB 에서의 모든 픽처들의 POC 는 감분된다.
픽처 순서 카운트에 대한 디코딩 프로세스
이 프로세스의 출력은 PicOrderCntVal , 즉, 현재의 픽처의 픽처 순서 카운트이다.
픽처 순서 카운트들은 병합 모드 및 모션 벡터 예측에서의 모션 파라미터들을 유도하기 위해 그리고 디코더 적합성 체킹을 위해 픽처들을 식별하는데 이용된다.
각각의 코딩된 픽처는 PicOrderCntVal 로서 표시되는, 픽처 순서 카운트 변수와 연관된다.
현재의 픽처가 1 과 동일한 NoRaslOutputFlag 를 가진 IRAP 픽처가 아닐 때, 변수들 prevPicOrderCntLsb 및 prevPicOrderCntMsb 는 다음과 같이 유도된다:
prevTid0Pic 가 0 과 동일한 TemporalId 및 현재의 픽처의 nuh _layer_id 와 동일한 nuh _layer_ id 를 가지며 그리고 RASL 픽처 , RADL 픽처 , 또는 서브-계층 비-참조 픽처가 아닌 디코딩 순서에서의 이전 픽처이라 하고 prevPicOrderCnt 가 prevTid0Pic 의 PicOrderCntVal 과 동일하다고 하자.
변수 prevPicOrderCntLsb 는 prevPicOrderCnt & (
MaxPicOrderCntLsb - 1 ) 과 동일하게 설정된다.
변수 prevPicOrderCntMsb 는 prevPicOrderCnt -
prevPicOrderCntLsb 과 동일하게 설정된다.
현재의 픽처의 변수 PicOrderCntMsb 는 다음과 같이 유도된다:
현재의 픽처가 1 과 동일한 NoRaslOutputFlag 를 가진 IRAP 픽처이면 , PicOrderCntMsb 는 0 과 동일하게 설정된다.
그렇지 않으면, PicOrderCntMsb 는 다음과 같이 유도된다:
Figure 112016043891703-pct00003
PicOrderCntVal 는 다음과 같이 유도된다:
Figure 112016043891703-pct00004
0 과 동일한 nuh _layer_ id 를 가지는 모든 IDR 픽처들은 , slice_pic_order_cnt_lsb 가 IDR 픽처들에 대해 0 으로 추론되고 prevPicOrderCntLsb 및 prevPicOrderCntMsb 양쪽 다 0 과 동일하게 설정되므로, 0 과 동일한 PicOrderCntVal 을 가질 것이라는 점에 유의해야 한다.
poc _ msb _reset_flag 가 1 과 동일할 때, DPB 내에 있고 현재의 픽처와 동일한 계층에 속하는 각각의 픽처의 PicOrderCntVal 은 PicOrderCntMsb 만큼 감분된다.
poc _ lsb _reset_flag 가 1 과 동일할 때, DPB 내에 있고 현재의 픽처와 동일한 계층에 속하는 각각의 픽처의 PicOrderCntVal 은 slice_ pic _order_ cnt _ lsb 만큼 감분된다.
PicOrderCntVal 의 값은 -231 내지 231 - 1 의 범위 이내여야 한다. 하나의 CVS 에서 , 동일한 계층에서의 임의의 2개의 코딩된 픽처들에 대한 PicOrderCntVal 값들은 동일하지 않아야 한다.
함수 PicOrderCnt ( picX ) 는 다음과 같이 규정된다:
PicOrderCnt ( picX ) = 픽처 picX 의 PicOrderCntVal
함수 DiffPicOrderCnt ( picA , picB ) 는 다음과 같이 규정된다:
DiffPicOrderCnt ( picA , picB ) = PicOrderCnt ( picA ) - PicOrderCnt ( picB )
비트스트림은 -215 내지 215 - 1 의 범위 내에 있지 않는 , 디코딩 프로세스에서 사용되는 DiffPicOrderCnt( picA , picB ) 의 값들을 초래하는 데이터를 포함하지 않아야 한다.
X 가 현재의 픽처고 Y 및 Z 가 동일한 시퀀스에서의 2개의 다른 픽처들이면 , Y 및 Z 는 DiffPicOrderCnt ( X, Y ) 및 DiffPicOrderCnt ( X, Z ) 양쪽이 양이거나 또는 양쪽이 음일 때 X 로부터 동일한 출력 순서 방향인 것으로 간주된다는 점에 유의해야 한다.
참조 픽처 세트에 대한 디코딩 프로세스
참조 픽처 세트에 대한 디코딩 프로세스는 MV- HEVC WD5 에 정의된 디코딩 프로세스와 동일하다.
예시적인 구현예 : 일반적인 SEI 페이로드 신택스
다음 예시적인 SEI 페이로드 신택스가 본원에서 설명되는 실시형태들 중 하나 이상을 구현하는데 사용될 수도 있다. 아래 예에서, "XXX" 는 예시적인 신택스와 관련하여 이용될 수도 있는 페이로드 유형을 나타내는 임의의 값으로 대체될 수도 있다. 예를 들어, "XXX" 는 다른 SEI 메시지에 아직 사용되지 않은, 1 과 255 사이의 임의의 값으로 대체될 수도 있다. 다른 예에서, "XXX" 의 값은 255 에 한정되지 않으며, 더 높은 값을 갖는다. HEVC 사양에서의 기존 언어에 대한 변경들은 이탤릭체로 표시된다.
Figure 112016043891703-pct00005
테이블 2. 예시적인 SEI 페이로드 신택스
예시적인 구현예 : POC 리셋 정보 SEI 메시지 신택스
다음 예시적인 POC 리셋 정보 신택스가 본원에서 설명되는 실시형태들 중 하나 이상을 구현하는데 사용될 수도 있다. HEVC 사양에서 기존 언어에 대한 변경들은 이탤릭체로 표시된다.
Figure 112016043891703-pct00006
테이블 3. 예시적인 POC 리셋 정보 신택스
일부 실시형태들에서, poc_reset_value, poc_reset_id, 또는 양자는 지수-골롬 (Golomb) 코드들 (예컨대, ue(v) 코딩) 을 이용하여 코딩된다.
예시적인 구현예 : POC 리셋 정보 SEI 메시지 의미들
다음 예시적인 POC 리셋 정보 의미들이 본원에서 설명되는 실시형태들 중 하나 이상을 구현하는데 사용될 수도 있다: " POC 리셋 정보 SEI 메시지는, 1 과 동일한 poc_lsb_reset_flag 또는 poc_msb_reset_flag 를 가지고, 연관된 픽처와 동일한 계층에서 디코딩 순서에서 이전 픽처가 손실되더라도, 연관된 픽처에 대한 올바른 POC 유도를 가능하게 하는 정보를 제공한다. SEI 메시지에 포함된 정보는 또한 연관된 픽처와 동일한 계층에 있는 DPB 에서의 다른 픽처들의 POC 값들을 유도하는데 사용될 수 있다. POC - 리셋된 픽처는 1 과 동일한, poc_msb_reset_flag 또는 poc _ lsb _reset_flag, 또는 양쪽의 값을 가지는 픽처로서 정의된다. 연관된 POC - 리셋된 픽처는 1 과 동일한 poc _ lsb _reset_flag 또는 poc_msb_reset_flag 를 갖고, 연관된 픽처와 동일한 계층에서 디코딩 순서에서 이전 픽처를 지칭한다. POC 리셋 정보 SEI 메시지의 연관된 픽처는 SEI 메시지와 연관된 픽처를 지칭한다. 비- 네스트된 POC 리셋 정보 SEI 메시지는 디코딩 순서에서 제 1 VCL NAL 유닛이 비- 네스트된 POC 리셋 정보 SEI 메시지를 포함하는 SEI NAL 유닛의 연관된 VCL NAL 유닛인 픽처와 연관된다. 비- 네스트된 POC 리셋 정보 SEI 메시지를 포함하는 SEI NAL 유닛의 nuh _layer_id 는 연관된 픽처의 nuh_layer_id 와 동일할 것이다".
대안적으로, SEI 메시지의 연관성은 다음과 같이 정의될 수도 있다: "비- 네스트된 POC 리셋 정보 SEI 메시지는 디코딩할 때에 다음 액세스 유닛에서의 픽처 picA 와 연관되며, 여기서, picA 는 비- 네스트된 POC 리셋 정보 SEI 메시지를 포함하는 SEI NAL 유닛과 동일한 nuh _layer_ id 의 값을 갖는다".
대안적으로, SEI 메시지의 연관성은 다음과 같이 정의될 수도 있다: "비- 네스트된 POC 리셋 정보 SEI 메시지는, SEI NAL 유닛과 동일한 nuh _layer_id 값을 가지며, 그리고 디코딩 순서에서 SEI 메시지의 뒤를 잇고 SEI NAL 유닛과 동일한 nuh_layer_id 의 값을 가지고 1 과 동일한 poc _ lsb _reset_flag 또는 poc_msb_reset_flag 의 값들을 가지는 제 1 픽처에 선행하는 픽처 picA 와 연관된다".
대안적으로, POC 리셋 정보 (poc_reset_info_cancel( )) 의 취소 (cancellation) 를 표시하는 공 SEI 메시지 (empty SEI message) 가 시그널링될 수도 있으며, SEI 메시지의 연관성은 다음과 같이 정의될 수도 있다: "비- 네스트된 POC 리셋 정보 SEI 메시지는 SEI NAL 유닛과 동일한 nuh _layer_ id 의 값을 가지고, 디코딩 순서에서 SEI 메시지의 뒤를 잇고, 그리고 poc _reset_info_cancel( ) SEI 메시지를 포함하는 액세스 유닛에 포함되는 제 1 픽처 picA 와 연관된다. poc_reset_info_cancel( ) SEI 메시지를 포함하는 SEI NAL 유닛의 nuh _layer_ id 의 값은 연관된 픽처의 nuh _layer_id 와 동일할 것이다".
다음 의미들이 poc_reset_type_flag, poc_reset_value, 및 poc_reset_id 에 대해 사용될 수도 있다: "1 과 동일한 poc _reset_type_flag 는 POC MSB 가 리셋되었으며 POC LSB 가 연관된 POC - 리셋된 픽처에 대해 리셋되지 않았다는 것을 표시한다. 0 과 동일한 poc _reset_type_flag 는 POC MSB 및 POC LSB 양쪽이 연관된 POC-리셋된 픽처에 대해 리셋되었다는 것을 규정하며; poc _reset_value 는 POC 리셋이 적용되기 이전에 연관된 POC-리셋된 픽처의 POC 값 (즉, poc_msb_reset_flag 및 poc _ lsb _reset_flag 양자가 0 과 동일하다고 상정하는 유도된 POC 값) 을 표시하며; 그리고, poc _reset_id 는 연관된 픽처와 동일한 계층에서의 POC - 리셋된 픽처의 식별자를 규정한다. 비트스트림에서 어떤 특정의 계층의 2개의 연속된 POC - 리셋된 픽처들도 동일한 poc _reset_ id 의 값을 가지지 않을 것이다".
연관된 POC-리셋된 픽처가 손실되었을 때, 이 값은 또한 다음과 같이, DPB 에서의 연관된 픽처 및 동일한 계층의 다른 디코딩된 픽처들의 POC 값들을 유도하는데 사용될 수 있다는 점에 유의해야 한다. poc_reset_type_flag 의 값이 0 과 동일할 때, 연관된 픽처의 POC 는 prevPicOrderCntLsb 를 poc_reset_value % MaxPicOrderCntLsb 와 동일하게, 그리고 prevPicOrderCntMsb 를 0 과 동일하게 설정하고, 픽처 순서 카운트에 대한 디코딩 프로세스의 나머지를 따름으로써 유도될 수 있으며, 그 연관된 픽처와 동일한 계층에 속하는 DPB 에서의 모든 픽처들의 PicOrderCntVal 의 값은 poc_reset_value - poc_reset_value % MaxPicOrderCntLsb 만큼 감분된다. poc_reset_type_flag 의 값이 1 과 동일할 때, 연관된 픽처의 POC 는 prevPicOrderCntLsb 및 prevPicOrderCntMsb 양쪽을 0 과 동일하게 설정하고 픽처 순서 카운트에 대한 디코딩 프로세스의 나머지를 따름으로써, 유도될 수 있으며, 그 연관된 픽처와 동일한 계층에 속하는 DPB 에서의 모든 픽처들의 PicOrderCntVal 의 값은 poc_reset_value 만큼 감분된다.
일부 실시형태들에서, SEI 메시지들과 관련하여 위에서 설명된 것들과 유사한 신택스 엘리먼트들이 슬라이스 세그먼트 헤더 신택스에 포함되며, 어구 "현재의 픽처" 는 POC 리셋 정보 SEI 메시지 의미들과 관련하여 위에서 설명된 예시적인 의미들에서의 어구 "연관된 픽처" 대신에 사용된다.
다른 고려사항들
본원에서 개시된 정보 및 신호들은 다양한 상이한 기술들 및 기법들 중 어느 것을 이용하여서도 표현될 수도 있다. 예를 들어, 상기 설명 전반에 걸쳐서 인용될 수도 있는 데이터, 명령들, 지령들, 정보, 신호들, 비트들, 심볼들 및 칩들은, 전압들, 전류들, 전자기파들, 자기장들 또는 자기 입자들, 광학장들 또는 광학 입자들, 또는 이들의 임의의 조합으로 표현될 수도 있다.
본원에서 개시된 실시형태들과 관련하여 설명된 여러가지 예시적인 로직 블록들, 모듈들, 회로들, 및 알고리즘 단계들은 전자적 하드웨어, 컴퓨터 소프트웨어, 또는 양쪽의 조합들로서 구현될 수도 있다. 이러한 하드웨어와 소프트웨어의 상호 교환가능성을 명확히 예시하기 위하여, 이상에서는, 여러 예시적인 구성요소들, 블록들, 모듈들, 회로들 및 단계들을 그들의 기능의 관점에서 일반적으로 설명되었다. 이런 기능이 하드웨어 또는 소프트웨어로 구현되는지 여부는 특정의 애플리케이션 및 전체 시스템에 부과되는 설계 제한 사항들에 의존한다. 숙련자들은 각각의 특정의 애플리케이션 마다 설명한 기능을 여러가지 방법으로 구현할 수도 있으며, 그러나 이런 구현 결정들이 본 발명의 범위로부터 일탈을 초래하는 것으로 해석되어서는 안된다.
본원에서 설명된 기법들은 하드웨어, 소프트웨어, 펌웨어, 또는 이들의 임의의 조합으로 구현될 수도 있다. 이러한 기법들은 범용 컴퓨터들, 무선 통신 디바이스 핸드셋들, 또는 무선 통신 디바이스 핸드셋들 및 다른 디바이스들에서의 애플리케이션을 포함한 다수의 용도들을 가진 집적 회로 디바이스들과 같은 다양한 디바이스들 중 임의의 디바이스에서 구현될 수도 있다. 모듈들 또는 구성요소들로서 설명하는 임의의 특징들은 통합 로직 디바이스 내에 함께, 또는 별개의 연동가능한 로직 디바이스들로서 별개로 구현될 수도 있다. 소프트웨어로 구현되는 경우, 이 기법들은 실행될 때, 위에서 설명된 방법들 중 하나 이상을 수행하는 명령들을 포함하는 프로그램 코드를 포함하는 컴퓨터-판독가능 데이터 저장 매체에 의해 적어도 부분적으로 실현될 수도 있다. 컴퓨터-판독가능 데이터 저장 매체는 패키징 재료들을 포함할 수도 있는 컴퓨터 프로그램 제품의 일부를 형성할 수도 있다. 컴퓨터-판독가능 매체는 메모리 또는 데이터 저장 매체들, 예컨대, 동기식 동적 랜덤 액세스 메모리 (SDRAM) 과 같은 랜덤 액세스 메모리 (RAM), 판독 전용 메모리 (ROM), 비-휘발성 랜덤 액세스 메모리 (NVRAM), 전기적으로 소거가능한 프로그래밍가능 판독 전용 메모리 (EEPROM), 플래시 메모리, 자기 또는 광학 데이터 저장 매체들 등을 포함할 수도 있다. 기법들은 추가적으로, 또는 대안적으로, 프로그램 코드를 명령들 또는 데이터 구조들의 유형으로 운반하거나 또는 통신하고 그리고 컴퓨터에 의해 액세스되거나, 판독되거나, 및/또는 실행될 수 있는, 전파 신호들 또는 파들과 같은, 컴퓨터-판독가능 통신 매체에 의해 적어도 부분적으로 실현될 수도 있다.
프로그램 코드는 하나 이상의 디지털 신호 프로세서들 (DSP들), 범용 마이크로프로세서들, 주문형 집적회로들 (ASIC들), 필드 프로그래밍가능 로직 어레이들 (FPGA들), 또는 다른 등가의 집적 또는 이산 로직 회로와 같은, 하나 이상의 프로세서들을 포함할 수도 있는 프로세서에 의해 실행될 수도 있다. 이러한 프로세서는 본 개시물에서 설명하는 기법들 중 임의의 기법들을 수행하도록 구성될 수도 있다. 범용 프로세서는 마이크로프로세서일 수도 있으며; 그러나 대안적으로는, 프로세서는 임의의 종래의 프로세서, 제어기, 마이크로제어기 또는 상태 머신일 수도 있다. 프로세서는 또한 컴퓨팅 디바이스들의 조합, 예컨대, DSP 와 마이크로프로세서의 조합, 복수의 마이크로프로세서들, DSP 코어와 결합된 하나 이상의 마이크로프로세서들, 또는 임의의 다른 이러한 구성으로서 구현될 수도 있다. 따라서, 용어 "프로세서" 는, 본원에서 사용될 때 전술한 구조 중 임의의 구조, 전술한 구조의 임의의 조합, 또는 본원에서 설명하는 기법들의 구현에 적합한 임의의 다른 구조 또는 장치를 지칭할 수도 있다. 게다가, 일부 양태들에서, 본원에서 설명하는 기능은 인코딩 및 디코딩하도록 구성된 전용 소프트웨어 모듈들 또는 하드웨어 모듈들 내에 제공되거나, 또는 결합된 비디오 인코더-디코더 (코덱) 에 포함될 수도 있다. 또한, 이 기법들은 하나 이상의 회로들 또는 로직 엘리먼트들로 전적으로 구현될 수 있다.
본 개시물의 기법들은 무선 핸드셋, 집적 회로 (IC) 또는 IC들의 세트 (예컨대, 칩 세트) 를 포함한, 매우 다양한 디바이스들 또는 장치들로 구현될 수도 있다. 개시한 기법들을 수행하도록 구성되는 디바이스들의 기능적 양태들을 강조하기 위해서 여러 구성요소들, 모듈들, 또는 유닛들이 본 개시물에서 설명되지만, 상이한 하드웨어 유닛들에 의한 실현을 반드시 필요로 하지는 않는다. 대신, 위에서 설명한 바와 같이, 여러 유닛들이 코덱 하드웨어 유닛에 결합되거나 또는 적합한 소프트웨어 및/또는 펌웨어와 함께, 위에서 설명한 바와 같은 하나 이상의 프로세서들을 포함한, 상호작용하는 하드웨어 유닛들의 컬렉션으로 제공될 수도 있다.
여러 본 발명의 실시형태들이 설명되었다. 이들 및 다른 실시형태들은 다음 청구항들의 범위 이내이다.

Claims (25)

  1. 비디오 정보를 코딩하도록 구성된 장치로서,
    제 1 액세스 유닛을 갖는 제 1 비디오 계층과 연관된 비디오 정보를 저장하도록 구성된 메모리 유닛; 및
    상기 메모리 유닛과 통신하는 프로세서를 포함하고,
    상기 프로세서는
    상기 제 1 액세스 유닛이, 적어도 하나의 픽처의 랜덤 액세스 스킵된 리딩 (RASL) 픽처가 출력되지 않을 것이라는 제 1 표시와 연관된 인트라 랜덤 액세스 지점 (IRAP) 픽처인 적어도 하나의 픽처를 갖는지 여부를 결정하고;
    상기 제 1 액세스 유닛이 상기 제 1 표시와 연관된 IRAP 픽처인 적어도 하나의 픽처를 갖는다는 결정에 응답하여, 상기 제 1 표시와 연관된 IRAP 픽처가 아닌 상기 제 1 액세스 유닛에서의 각각의 픽처의 픽처 순서 카운트 (POC) 의 하나 이상의 최상위 비트 (MSB) 만을 리셋하라는 제 2 표시를 비트스트림에서 제공하도록 구성되는, 비디오 정보를 코딩하도록 구성된 장치.
  2. 제 1 항에 있어서,
    상기 프로세서는, 상기 제 1 표시와 연관된 IRAP 픽처가 아닌 상기 제 1 액세스 유닛에서의 상기 각각의 픽처의 상기 POC 의 상기 하나 이상의 MSB 가 리셋될 것임을 표시하는 하나 이상의 플래그들을 시그널링하도록 구성되는, 비디오 정보를 코딩하도록 구성된 장치.
  3. 제 1 항에 있어서,
    상기 제 1 비디오 계층은 기초 계층이고, 상기 프로세서는 또한, 상기 제 1 액세스 유닛이 순시 디코더 리프레시 (IDR) 픽처인 상기 제 1 비디오 계층에서의 픽처를 갖는지 여부를 결정하고, 상기 제 1 액세스 유닛이 IDR 픽처인 상기 제 1 비디오 계층에서의 픽처를 갖는다는 결정에 응답하여, IDR 픽처가 아닌 상기 제 1 액세스 유닛에서의 각각의 픽처의 하나 이상의 최하위 비트 (LSB) 가 리셋될 것임을 표시하는 하나 이상의 플래그들을 시그널링하도록 구성되는, 비디오 정보를 코딩하도록 구성된 장치.
  4. 제 1 항에 있어서,
    상기 프로세서는 또한, 디코딩 순서에서 상기 각각의 픽처 중 하나에 후속하고 상기 각각의 픽처와 동일한 비디오 계층에 있는 하나 이상의 픽처들과 연관된 하나 이상의 플래그들을 시그널링하도록 구성되고, 상기 하나 이상의 플래그들은 상기 하나 이상의 픽처들의 각각의 POC 가 리셋될 것임을 표시하는, 비디오 정보를 코딩하도록 구성된 장치.
  5. 제 4 항에 있어서,
    상기 프로세서는 또한, 상기 하나 이상의 픽처들의 각각의 상기 POC 의 하나 이상의 MSB 가 리셋될 것임을 표시하는 것에 의해 상기 하나 이상의 플래그들을 시그널링하도록 구성되는, 비디오 정보를 코딩하도록 구성된 장치.
  6. 제 1 항에 있어서,
    상기 프로세서는 또한, 상기 제 1 액세스 유닛이 슬라이스 지점에 바로 후속하는지 여부를 결정하도록 구성되고, 상기 프로세서는, 또한 상기 제 1 액세스 유닛이 슬라이스 지점에 바로 후속됨을 결정하는 것에 응답하여, 상기 비트스트림에서 상기 제 2 표시를 제공하도록 구성되는, 비디오 정보를 코딩하도록 구성된 장치.
  7. 제 1 항에 있어서,
    상기 장치는 인코더를 포함하고, 상기 프로세서는 또한 상기 비트스트림에서 상기 비디오 정보를 인코딩하도록 구성되는, 비디오 정보를 코딩하도록 구성된 장치.
  8. 제 1 항에 있어서,
    상기 장치는 디코더를 포함하고, 상기 프로세서는 또한 상기 비트스트림에서 상기 비디오 정보를 디코딩하도록 구성되는, 비디오 정보를 코딩하도록 구성된 장치.
  9. 제 1 항에 있어서,
    상기 장치는 컴퓨터, 노트북, 랩탑, 태블릿 컴퓨터, 셋-탑 박스, 전화기 핸드셋, 스마트 폰, 스마트 패드, 텔레비전, 카메라, 디스플레이 디바이스, 디지털 미디어 플레이어, 비디오 게이밍 콘솔, 및 차재 컴퓨터로 이루어진 군으로부터 선택된 디바이스를 포함하는, 비디오 정보를 코딩하도록 구성된 장치.
  10. 비디오 정보를 인코딩하는 방법으로서,
    제 1 비디오 계층의 제 1 액세스 유닛이, 적어도 하나의 픽처의 랜덤 액세스 스킵된 리딩 (RASL) 픽처가 출력되지 않을 것이라는 제 1 표시와 연관된 인트라 랜덤 액세스 지점 (IRAP) 픽처인 적어도 하나의 픽처를 갖는지 여부를 결정하는 단계; 및
    상기 제 1 액세스 유닛이 상기 제 1 표시와 연관된 IRAP 픽처인 적어도 하나의 픽처를 갖는다는 결정에 응답하여, 상기 제 1 표시와 연관된 IRAP 픽처가 아닌 상기 제 1 액세스 유닛에서의 각각의 픽처의 픽처 순서 카운트 (POC) 의 하나 이상의 최상위 비트 (MSB) 만을 리셋하라는 제 2 표시를 비트스트림에서 제공하는 단계를 포함하는, 비디오 정보를 인코딩하는 방법.
  11. 제 10 항에 있어서,
    상기 비트스트림에서 상기 표시를 제공하는 단계는 상기 제 1 표시와 연관된 IRAP 픽처가 아닌 상기 제 1 액세스 유닛에서의 상기 각각의 픽처의 상기 POC 의 상기 하나 이상의 MSB 가 리셋될 것임을 표시하는 하나 이상의 플래그들을 시그널링하는 단계를 포함하는, 비디오 정보를 인코딩하는 방법.
  12. 제 10 항에 있어서,
    상기 제 1 비디오 계층은 기초 계층이고, 상기 방법은, 상기 제 1 액세스 유닛이 순시 디코더 리프레시 (IDR) 픽처인 상기 제 1 비디오 계층에서의 픽처를 갖는지 여부를 결정하는 단계, 및 상기 제 1 액세스 유닛이 IDR 픽처인 상기 제 1비디오 계층에서의 픽처를 갖는다는 결정에 응답하여, IDR 픽처가 아닌 상기 제 1 액세스 유닛에서의 각각의 픽처의 하나 이상의 최하위 비트 (LSB) 가 리셋될 것임을 표시하는 하나 이상의 플래그들을 시그널링하는 단계를 더 포함하는, 비디오 정보를 인코딩하는 방법.
  13. 제 10 항에 있어서,
    디코딩 순서에서 상기 각각의 픽처에 후속하고 상기 각각의 픽처와 동일한 비디오 계층에 있는 하나 이상의 픽처들과 연관된 하나 이상의 플래그들을 시그널링하는 단계를 더 포함하고, 상기 하나 이상의 플래그들은 상기 하나 이상의 픽처들의 각각의 POC 가 리셋될 것임을 표시하는, 비디오 정보를 인코딩하는 방법.
  14. 제 13 항에 있어서,
    상기 하나 이상의 플래그들을 시그널링하는 단계는 상기 하나 이상의 픽처들의 각각의 상기 POC 의 하나 이상의 MSB 가 리셋될 것임을 표시하는 단계를 포함하는, 비디오 정보를 인코딩하는 방법.
  15. 제 10 항에 있어서,
    상기 제 1 액세스 유닛이 슬라이스 지점에 바로 후속하는지 여부를 결정하는 단계를 더 포함하고, 상기 제 2 표시를 제공하는 단계는, 또한 상기 제 1 액세스 유닛이 슬라이스 지점에 바로 후속됨을 결정하는 것에 응답하여, 상기 비트스트림에서 상기 제 2 표시를 제공하는 단계를 포함하는, 비디오 정보를 인코딩하는 방법.
  16. 코드를 포함하는 비일시적 컴퓨터 판독가능 매체로서,
    상기 코드는, 실행될 때, 장치로 하여금,
    제 1 액세스 유닛을 갖는 제 1 비디오 계층과 연관된 비디오 정보를 저장하게 하고;
    상기 제 1 액세스 유닛이, 적어도 하나의 픽처의 랜덤 액세스 스킵된 리딩 (RASL) 픽처가 출력되지 않을 것이라는 제 1 표시와 연관된 인트라 랜덤 액세스 지점 (IRAP) 픽처인 적어도 하나의 픽처를 갖는지 여부를 결정하게 하고;
    상기 제 1 액세스 유닛이 상기 제 1 표시와 연관된 IRAP 픽처인 적어도 하나의 픽처를 갖는다는 결정에 응답하여, 상기 제 1 표시와 연관된 IRAP 픽처가 아닌 상기 제 1 액세스 유닛에서의 각각의 픽처의 픽처 순서 카운트 (POC) 의 하나 이상의 최상위 비트 (MSB) 만을 리셋하라는 제 2 표시를 비트스트림에서 제공하게 하는, 비일시적 컴퓨터 판독가능 매체.
  17. 제 16 항에 있어서,
    상기 코드는 상기 장치로 하여금, 상기 제 1 표시와 연관된 IRAP 픽처가 아닌 상기 제 1 액세스 유닛에서의 상기 각각의 픽처의 상기 POC 의 상기 하나 이상의 MSB 가 리셋될 것임을 표시하는 하나 이상의 플래그들을 시그널링하게 하는, 비일시적 컴퓨터 판독가능 매체.
  18. 제 16 항에 있어서,
    상기 제 1 비디오 계층은 기초 계층이고, 상기 코드는 또한 상기 장치로 하여금, 상기 제 1 액세스 유닛이 순시 디코더 리프레시 (IDR) 픽처인 상기 제 1 비디오 계층에서의 픽처를 갖는지 여부를 결정하게 하고, 상기 제 1 액세스 유닛이 IDR 픽처인 상기 제 1 비디오 계층에서의 픽처를 갖는다는 결정에 응답하여, IDR 픽처가 아닌 상기 제 1 액세스 유닛에서의 각각의 픽처의 하나 이상의 최하위 비트 (LSB) 가 리셋될 것임을 표시하는 하나 이상의 플래그들을 시그널링하게 하는, 비일시적 컴퓨터 판독가능 매체.
  19. 제 16 항에 있어서,
    상기 코드는 또한 상기 장치로 하여금, 디코딩 순서에서 상기 각각의 픽처 중 하나에 후속하고 상기 각각의 픽처와 동일한 비디오 계층에 있는 하나 이상의 픽처들과 연관된 하나 이상의 플래그들을 시그널링하게 하고, 상기 하나 이상의 플래그들은 상기 하나 이상의 픽처들의 각각의 POC 가 리셋될 것임을 표시하는, 비일시적 컴퓨터 판독가능 매체.
  20. 비디오 정보를 코딩하도록 구성된 비디오 코딩 디바이스로서,
    제 1 액세스 유닛을 갖는 제 1 비디오 계층과 연관된 비디오 정보를 저장하는 수단;
    상기 제 1 액세스 유닛이, 적어도 하나의 픽처의 랜덤 액세스 스킵된 리딩 (RASL) 픽처가 출력되지 않을 것이라는 제 1 표시와 연관된 인트라 랜덤 액세스 지점 (IRAP) 픽처인 적어도 하나의 픽처를 갖는지 여부를 결정하는 수단;
    상기 제 1 액세스 유닛이 상기 제 1 표시와 연관된 IRAP 픽처인 적어도 하나의 픽처를 갖는다는 결정에 응답하여, 상기 제 1 표시와 연관된 IRAP 픽처가 아닌 상기 제 1 액세스 유닛에서의 각각의 픽처의 픽처 순서 카운트 (POC) 의 하나 이상의 최상위 비트 (MSB) 만을 리셋하라는 제 2 표시를 비트스트림에서 제공하는 수단
    을 포함하는, 비디오 코딩 디바이스.
  21. 제 20 항에 있어서,
    상기 표시를 제공하는 수단은 상기 제 1 표시와 연관된 IRAP 픽처가 아닌 상기 제 1 액세스 유닛에서의 상기 각각의 픽처의 상기 POC 의 상기 하나 이상의 MSB 가 리셋될 것임을 표시하는 하나 이상의 플래그들을 시그널링하는, 비디오 코딩 디바이스.
  22. 제 20 항에 있어서,
    상기 제 1 비디오 계층은 기초 계층이고, 상기 비디오 코딩 디바이스는, 상기 제 1 액세스 유닛이 순시 디코더 리프레시 (IDR) 픽처인 상기 제 1 비디오 계층에서의 픽처를 갖는지 여부를 결정하는 수단, 및 상기 제 1 액세스 유닛이 IDR 픽처인 상기 제 1 비디오 계층에서의 픽처를 갖는다는 결정에 응답하여, IDR 픽처가 아닌 상기 제 1 액세스 유닛에서의 각각의 픽처의 하나 이상의 최하위 비트 (LSB) 가 리셋될 것임을 표시하는 하나 이상의 플래그들을 시그널링하는 수단을 더 포함하는, 비디오 코딩 디바이스.
  23. 제 20 항에 있어서,
    디코딩 순서에서 상기 각각의 픽처에 후속하고 상기 각각의 픽처와 동일한 비디오 계층에서의 하나 이상의 픽처들과 연관된 하나 이상의 플래그들을 시그널링하는 수단을 더 포함하고, 상기 하나 이상의 플래그들은 상기 하나 이상의 픽처들의 각각의 POC 가 리셋될 것임을 표시하는, 비디오 코딩 디바이스.
  24. 삭제
  25. 삭제
KR1020167012119A 2013-10-14 2014-10-14 비디오 정보의 스케일러블 코딩을 위한 디바이스 및 방법 KR102250638B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201361890868P 2013-10-14 2013-10-14
US61/890,868 2013-10-14
US14/513,030 US10212435B2 (en) 2013-10-14 2014-10-13 Device and method for scalable coding of video information
US14/513,030 2014-10-13
PCT/US2014/060492 WO2015057711A1 (en) 2013-10-14 2014-10-14 Device and method for scalable coding of video information

Publications (2)

Publication Number Publication Date
KR20160072142A KR20160072142A (ko) 2016-06-22
KR102250638B1 true KR102250638B1 (ko) 2021-05-10

Family

ID=52809632

Family Applications (3)

Application Number Title Priority Date Filing Date
KR1020167012119A KR102250638B1 (ko) 2013-10-14 2014-10-14 비디오 정보의 스케일러블 코딩을 위한 디바이스 및 방법
KR1020167012117A KR102220256B1 (ko) 2013-10-14 2014-10-14 비디오 정보의 스케일러블 코딩을 위한 디바이스 및 방법
KR1020167012118A KR102312763B1 (ko) 2013-10-14 2014-10-14 비디오 정보의 스케일러블 코딩을 위한 디바이스 및 방법

Family Applications After (2)

Application Number Title Priority Date Filing Date
KR1020167012117A KR102220256B1 (ko) 2013-10-14 2014-10-14 비디오 정보의 스케일러블 코딩을 위한 디바이스 및 방법
KR1020167012118A KR102312763B1 (ko) 2013-10-14 2014-10-14 비디오 정보의 스케일러블 코딩을 위한 디바이스 및 방법

Country Status (10)

Country Link
US (3) US9979971B2 (ko)
EP (3) EP3058741B1 (ko)
JP (3) JP6580576B2 (ko)
KR (3) KR102250638B1 (ko)
CN (3) CN105637880B (ko)
BR (3) BR112016008235B1 (ko)
ES (2) ES2744201T3 (ko)
HU (1) HUE044813T2 (ko)
MX (3) MX358539B (ko)
WO (3) WO2015057705A1 (ko)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
PL3138672T3 (pl) 2011-11-10 2020-05-18 Packsize Llc Maszyna przekształcająca
KR20190053290A (ko) * 2012-06-25 2019-05-17 닛본 덴끼 가부시끼가이샤 비디오 인코딩/디코딩 장치, 방법 및 프로그램
US9979971B2 (en) 2013-10-14 2018-05-22 Qualcomm Incorporated Device and method for scalable coding of video information
WO2015105399A1 (ko) * 2014-01-13 2015-07-16 삼성전자 주식회사 멀티 레이어 비디오 부호화 방법 및 장치, 멀티 레이어 비디오 복호화 방법 및 장치.
US10093438B2 (en) 2014-12-29 2018-10-09 Packsize Llc Converting machine
US10850469B2 (en) 2016-06-16 2020-12-01 Packsize Llc Box forming machine
WO2017218296A1 (en) 2016-06-16 2017-12-21 Packsize Llc A box template production system and method
US11242214B2 (en) 2017-01-18 2022-02-08 Packsize Llc Converting machine with fold sensing mechanism
SE541921C2 (en) 2017-03-06 2020-01-07 Packsize Llc A box erecting method and system
SE540672C2 (en) 2017-06-08 2018-10-09 Packsize Llc Tool head positioning mechanism for a converting machine, and method for positioning a plurality of tool heads in a converting machine
US11173685B2 (en) 2017-12-18 2021-11-16 Packsize Llc Method for erecting boxes
US11247427B2 (en) 2018-04-05 2022-02-15 Avercon BVBA Packaging machine infeed, separation, and creasing mechanisms
US11305903B2 (en) 2018-04-05 2022-04-19 Avercon BVBA Box template folding process and mechanisms
US11634244B2 (en) 2018-06-21 2023-04-25 Packsize Llc Packaging machine and systems
SE543046C2 (en) 2018-09-05 2020-09-29 Packsize Llc A box erecting method and system
CN110933411B (zh) 2018-09-19 2023-12-12 北京字节跳动网络技术有限公司 用于帧内编码的邻近的相邻块的选择
WO2020093999A1 (en) * 2018-11-05 2020-05-14 Beijing Bytedance Network Technology Co., Ltd. Inter prediction with refinement in video processing
US11524474B2 (en) 2018-11-30 2022-12-13 Packsize Llc Adjustable cutting and creasing heads for creating angled cuts and creases
DE112020000348T5 (de) 2019-01-07 2021-09-16 Packsize Llc Kartonaufrichtungsmaschine
US11701854B2 (en) 2019-03-14 2023-07-18 Packsize Llc Packaging machine and systems
US10986353B2 (en) * 2019-03-15 2021-04-20 Tencent America LLC Decoded picture buffer management for video coding
US11539957B2 (en) * 2019-06-20 2022-12-27 Tencent America LLC Layered random access with reference picture resampling
KR20220063278A (ko) 2019-09-24 2022-05-17 후아웨이 테크놀러지 컴퍼니 리미티드 모든 계층에 대한 스케일러블 네스팅 sei 메시지
WO2021134015A1 (en) 2019-12-26 2021-07-01 Bytedance Inc. Profile, tier and layer indication in video coding
EP4062634A4 (en) 2019-12-26 2022-12-28 ByteDance Inc. LIMITATIONS ON SIGNALING HYPOTHETICAL REFERENCE DECODER PARAMETERS IN VIDEO BITSTREAMS
WO2021133721A1 (en) 2019-12-26 2021-07-01 Bytedance Inc. Techniques for implementing a decoding order within a coded picture
CN114902567A (zh) 2019-12-27 2022-08-12 字节跳动有限公司 视频编解码中的子图像信令
US11356698B2 (en) 2019-12-30 2022-06-07 Tencent America LLC Method for parameter set reference constraints in coded video stream
EP4074052A4 (en) 2020-01-09 2023-05-31 ByteDance Inc. PROCESSING OF FILLER DATA UNITS IN VIDEO STREAMS
KR20230017819A (ko) * 2020-05-22 2023-02-06 엘지전자 주식회사 영상 코딩 방법 및 그 장치
US12041386B2 (en) 2020-09-29 2024-07-16 Lemon Inc. Dependent random access point indication in video bitstreams

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100714696B1 (ko) 2005-06-24 2007-05-04 삼성전자주식회사 다계층 기반의 가중 예측을 이용한 비디오 코딩 방법 및장치
IN2014MN01853A (ko) 2006-11-14 2015-07-03 Qualcomm Inc
JP5535646B2 (ja) 2007-01-05 2014-07-02 トムソン ライセンシング スケーラブル映像符号化用の仮想リファレンスデコーダ
KR20090004659A (ko) * 2007-07-02 2009-01-12 엘지전자 주식회사 디지털 방송 시스템 및 데이터 처리 방법
KR20090004658A (ko) * 2007-07-02 2009-01-12 엘지전자 주식회사 디지털 방송 시스템 및 데이터 처리 방법
JP4935746B2 (ja) 2008-04-07 2012-05-23 富士通株式会社 動画像符号化装置、動画像復号化装置及びその符号化、復号化方法
BRPI0915795A2 (pt) 2008-07-16 2015-11-10 Thomson Licensing método de codificação de vídeo escalonável para mudança rápida de canal para aumentar eficácia de codificação
WO2010041855A2 (en) * 2008-10-06 2010-04-15 Lg Electronics Inc. A method and an apparatus for processing a video signal
TW201032597A (en) * 2009-01-28 2010-09-01 Nokia Corp Method and apparatus for video coding and decoding
US9516379B2 (en) * 2011-03-08 2016-12-06 Qualcomm Incorporated Buffer management in video codecs
US20130089152A1 (en) 2011-10-05 2013-04-11 Qualcomm Incorporated Signaling picture identification for video coding
US8787688B2 (en) * 2011-10-13 2014-07-22 Sharp Laboratories Of America, Inc. Tracking a reference picture based on a designated picture on an electronic device
US20130094774A1 (en) * 2011-10-13 2013-04-18 Sharp Laboratories Of America, Inc. Tracking a reference picture based on a designated picture on an electronic device
US10003817B2 (en) 2011-11-07 2018-06-19 Microsoft Technology Licensing, Llc Signaling of state information for a decoded picture buffer and reference picture lists
KR102094503B1 (ko) 2012-04-15 2020-03-30 삼성전자주식회사 다계층 비디오 부호화 방법 및 장치, 다계층 비디오 복호화 방법 및 장치
US9532055B2 (en) 2012-04-16 2016-12-27 Microsoft Technology Licensing, Llc Constraints and unit types to simplify video random access
WO2013162258A1 (ko) * 2012-04-23 2013-10-31 삼성전자 주식회사 다시점 비디오 부호화 방법 및 장치, 다시점 비디오 복호화 방법 및 장치
CN108540813B (zh) * 2012-09-28 2021-03-16 杜比国际公司 图像解码装置
US20140092976A1 (en) * 2012-09-30 2014-04-03 Sharp Laboratories Of America, Inc. System for signaling idr and bla pictures
US9532052B2 (en) 2013-04-08 2016-12-27 Qualcomm Incorporated Cross-layer POC alignment for multi-layer bitstreams that may include non-aligned IRAP pictures
EP3056008A4 (en) * 2013-10-10 2017-03-22 Sharp Kabushiki Kaisha Alignment of picture order count
KR20150043222A (ko) 2013-10-12 2015-04-22 삼성전자주식회사 멀티 레이어 비디오 부호화 방법 및 그 장치, 멀티 레이어 비디오 복호화 방법 및 그 장치
US9979971B2 (en) 2013-10-14 2018-05-22 Qualcomm Incorporated Device and method for scalable coding of video information
EP3078195A4 (en) * 2013-12-02 2017-08-09 Nokia Technologies OY Video encoding and decoding

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
A. K. Ramasubramonian, et al. MV-HEVC/SHVC HLS: On picture order count. JCT-VC of ITU-T and ISO/IEC. JCTVC-O0213 Ver.1, Oct. 15, 2013, pp.1-10
Y. Chen, et al. MV-HEVC/SHVC HLS: Cross-layer POC alignment. JCT-VC of ITU-T and ISO/IEC. JCTVC-N0244 Ver.1, Jul. 16, 2013, pp.1-4

Also Published As

Publication number Publication date
CN105637880B (zh) 2018-08-24
KR20160072142A (ko) 2016-06-22
CN105637880A (zh) 2016-06-01
US20150103923A1 (en) 2015-04-16
KR102312763B1 (ko) 2021-10-13
ES2744201T3 (es) 2020-02-24
JP2016539601A (ja) 2016-12-15
BR112016008225A2 (ko) 2017-08-01
KR20160071413A (ko) 2016-06-21
CN105637881B (zh) 2019-04-02
US10212435B2 (en) 2019-02-19
MX360311B (es) 2018-10-29
EP3058745A1 (en) 2016-08-24
JP6486952B2 (ja) 2019-03-20
KR20160070786A (ko) 2016-06-20
EP3058744A1 (en) 2016-08-24
BR112016008235A2 (ko) 2017-08-01
BR112016008225B1 (pt) 2023-04-18
BR112016008235B1 (pt) 2023-04-18
MX2016004642A (es) 2016-08-05
MX2016004631A (es) 2016-08-05
BR112016008237A2 (ko) 2017-08-01
WO2015057705A1 (en) 2015-04-23
CN105637882A (zh) 2016-06-01
JP6542239B2 (ja) 2019-07-10
US9979971B2 (en) 2018-05-22
JP2016539600A (ja) 2016-12-15
US20150103903A1 (en) 2015-04-16
EP3058741A1 (en) 2016-08-24
CN105637882B (zh) 2018-12-04
MX2016004635A (es) 2016-08-05
EP3058741B1 (en) 2021-10-06
WO2015057711A1 (en) 2015-04-23
US20150103922A1 (en) 2015-04-16
MX358539B (es) 2018-08-24
BR112016008237B1 (pt) 2023-04-18
ES2895442T3 (es) 2022-02-21
JP2016537932A (ja) 2016-12-01
EP3058744B1 (en) 2019-06-05
KR102220256B1 (ko) 2021-02-24
JP6580576B2 (ja) 2019-09-25
EP3058745B1 (en) 2020-02-12
WO2015057714A1 (en) 2015-04-23
MX365607B (es) 2019-06-07
CN105637881A (zh) 2016-06-01
HUE044813T2 (hu) 2019-11-28
US9900605B2 (en) 2018-02-20

Similar Documents

Publication Publication Date Title
KR102250638B1 (ko) 비디오 정보의 스케일러블 코딩을 위한 디바이스 및 방법
KR102038190B1 (ko) 스케일러블 비디오 코딩에서의 비트스트림 적합성 제약들
KR102127549B1 (ko) 멀티-계층 비디오 코딩에서의 상이한 코덱의 기본 계층의 지원
WO2015195938A1 (en) Representation format update in multi-layer codecs
KR102288262B1 (ko) 비디오 정보의 스케일러블 코딩을 위한 디바이스 및 방법
KR20170022995A (ko) 멀티-계층 코덱들을 위한 픽처 순서 카운트 리셋
KR102312764B1 (ko) 멀티 계층 코딩에서 레퍼런스 픽처 세트 (ｒｐｓ) 를 코딩하기 위한 방법

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant